CN105336774A - 垂直双扩散场效应晶体管及其制作方法 - Google Patents
垂直双扩散场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN105336774A CN105336774A CN201410307663.8A CN201410307663A CN105336774A CN 105336774 A CN105336774 A CN 105336774A CN 201410307663 A CN201410307663 A CN 201410307663A CN 105336774 A CN105336774 A CN 105336774A
- Authority
- CN
- China
- Prior art keywords
- source region
- diffusion field
- manufacture method
- bilateral diffusion
- vertical bilateral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了垂直双扩散场效应晶体管制作方法和垂直双扩散场效应晶体管,垂直双扩散场效应晶体管制作方法,包括:在衬底上依次氧化硅层和淀积多晶硅层之后,通过光刻及刻蚀在多晶硅层上形成接触孔;向衬底注入离子,形成P型体区;通过第一掩膜在P型体区上的第一预设区域形成第一光刻胶掩膜,在P型体区注入N型掺杂元素,形成第一源区;通过第二掩膜在P型体区上的第二预设区域形成第二光刻胶掩膜,在P型体区注入N型掺杂元素,形成第二源区,其中,第一源区和第二源区不相交。通过本发明的技术方案,在常规工艺中增加一次源区注入工艺,能够显著降低功率器件的反向恢复电流,提高功率器件工作效率,同时对功率器件的其他性能不会产生影响。
Description
技术领域
本发明涉及半导体器件及其工艺制造领域,具体而言,涉及一种垂直双扩散场效应晶体管制作方法和一种垂直双扩散场效应晶体管。
背景技术
垂直双扩散场效应晶体管(VDMOS)的漏极和源极分别在功率器件的两侧,使电流在功率器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小,是一种用途非常广泛的功率器件。
在速度更高、电压更低、电流密度更大的发展趋势下,人们需要更高速、更高效率的功率器件。在整流电路中,改善VDMOS的反向恢复性能,降低损耗,提高工作效率,具有重要的意义。
在整流电路中使用的VDMOS,它的工作效率直接影响整个电路的工作效率。以最简单的整流电路为例,电路中通常有两个VDMOS,一个导通时,另一个处于关断状态,为了防止电路中的两个VDMOS同时导通,出现短路现象,在实际应用中,两个VDMOS开关状态切换时,会有一段时间两个VDMOS均处于关断状态,这段时间被称为“死区”时间。在“死区”时间中,电路里的电流通过VDMOS的寄生二极管导通续流。二极管导通不仅使正向压降大,而且二极管还会带来反向恢复的问题,二极管工作状态的改变需要一定的时间,从截止到充分导通要经历一个正向恢复过程,从导通到可靠截止要经历一个反向恢复过程,这会使功率器件的工作效率下降。所以减小VDMOS寄生体二极管的反向恢复电流,对提高功率器件的工作效率有重要作用。
因此如何减小功率器件寄生体二极管的反向恢复电流成为目前亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一,提出了一种垂直双扩散场效应晶体管制作方法,通过常规工艺中增加一次源区注入工艺,能够显著降低功率器件的反向恢复电流,提高功率器件工作效率,同时对功率器件的其他性能不会产生影响。
有鉴于此,根据本发明的一个方面,提供了一种垂直双扩散场效应晶体管制作方法,包括:在衬底上生长氧化硅层和淀积多晶硅层之后,通过光刻及刻蚀在所述多晶硅层上形成接触孔;向所述衬底注入离子,形成P型体区;通过第一掩膜在所述P型体区上的第一预设区域形成第一光刻胶掩膜,在所述P型体区注入N型掺杂元素,形成第一源区;通过第二掩膜在所述P型体区上的第二预设区域形成第二光刻胶掩膜,在所述P型体区注入所述N型掺杂元素,形成第二源区,其中,所述第一源区和所述第二源区不相交。
通过多晶硅层上的接触孔使用第一掩膜和第二掩膜向P型体区两次注入N型掺杂元素,也即增加一次源区注入,使得功率器件的源区之间形成一个寄生体三极管,使功率器件工作在续流状态时,一部分电流流过三极管,流过二极管电流减弱,相应地减少了空穴的注入,进而减少了在漂移区存储的少数载流子,最终减小器件反向恢复电流峰值和电荷。与现有技术中管理器件的制作方法相比,仅需在常规工艺中增加一次源区注入工艺,工艺简单,而且能够显著降低功率器件的反向恢复电流,提高功率器件工作效率,同时对功率器件的其他性能不会产生影响。
根据本发明的另一方面,提出了一种垂直双扩散场效应晶体管,所述垂直双扩散场效应晶体管采用上述任一技术方案所述的垂直双扩散场效应晶体管制作方法制作而成。
附图说明
图1示出了根据本发明的实施例的垂直双扩散场效应晶体管制作方法的示意流程图;
图2示出了根据本发明的实施例的衬底上生长氧化硅层和淀积多晶硅层之后的功率器件剖面结构示意图;
图3示出了根据本发明的实施例的衬底上形成光刻胶窗口之后的功率器件剖面结构示意图;
图4示出了根据本发明的实施例的刻蚀多晶硅层形成接触孔之后的功率器件剖面结构示意图;
图5示出了根据本发明的实施例的注入离子形成P型体区之后的功率器件剖面结构示意图;
图6示出了根据本发明的实施例的第一次源区注入之后的功率器件剖面结构示意图;
图7示出了根据本发明的实施例的第二次源区注入之后的功率器件剖面结构示意图;
图8示出了根据本发明的实施例的第二次体区注入之后的功率器件剖面结构示意图;
图9示出了根据本发明的实施例的淀积介质层和淀积金属层之后的功率器件剖面结构示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述的其他方式来实施,因此,本发明并不限于下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的垂直双扩散场效应晶体管制作方法的示意流程图。
如图1所示,根据本发明的实施例的垂直双扩散场效应晶体管制作方法,可以包括以下步骤:步骤102,在衬底上生长氧化硅层和淀积多晶硅层之后,通过光刻及刻蚀在所述多晶硅层上形成接触孔;步骤104,向所述衬底注入离子,形成P型体区;步骤106,通过第一掩膜在所述P型体区上的第一预设区域形成第一光刻胶掩膜,在所述P型体区注入N型掺杂元素,形成第一源区;步骤108,通过第二掩膜在所述P型体区上的第二预设区域形成第二光刻胶掩膜,在所述P型体区注入所述N型掺杂元素,形成第二源区,其中,所述第一源区和所述第二源区不相交。
通过多晶硅层上的接触孔使用第一掩膜和第二掩膜向P型体区两次注入N型掺杂元素,也即增加一次源区注入,使得功率器件的源区之间形成一个寄生体三极管,使功率器件工作在续流状态时,一部分电流流过三极管,流过二极管电流减弱,相应地减少了空穴的注入,进而减少了在漂移区存储的少数载流子,最终减小器件反向恢复电流峰值和电荷。与现有技术中管理器件的制作方法相比,仅需在常规工艺中增加一次源区注入工艺,工艺简单,而且能够显著降低功率器件的反向恢复电流,提高功率器件工作效率,同时对功率器件的其他性能不会产生影响。
在上述技术方案中,优选地,所述第二源区包括两块独立的区域,且所述两块独立的区域位于所述第一源区的两侧。
在该技术方案中,第一源区和第二源区均是通过接触孔以及掩膜进行注入的,且第二源区包括两块独立的区域,第二源区的两块独立区域位于第一源区的两侧,以便于源区之间形成一个寄生体三极管,使功率器件工作在续流状态时,一部分电流流过三极管,流过二极管电流减弱,相应地减少了空穴的注入,进而减少了在漂移区存储的少数载流子,最终减小器件反向恢复电流峰值和电荷,提高功率器件工作效率,同时对功率器件的其他性能不会产生影响。
在上述技术方案中,优选地,所述第二源区的N型掺杂元素注入剂量大于所述第一源区的N型掺杂元素注入剂量,且所述第二源区的N型掺杂元素注入能量大于所述第一源区的N型掺杂元素注入能量。
在上述技术方案中,优选地,所述刻蚀为湿法刻蚀和/或湿法刻蚀。
具体来说,在对多晶硅层进行刻蚀时,可以采取湿法刻蚀的方法(刻蚀效果良好),也可以采取干法刻蚀的方法(刻蚀速度较快),还可以采取干法刻蚀与湿法刻蚀相结合的方法,以在确保刻蚀效果的前提下,提高对栅氧化层的刻蚀速度。
在上述技术方案中,优选地,所述离子是单一离子或复合离子,其中,所述离子包括以下至少之一或其组合:氢、氦、硼、砷、铝。
在上述技术方案中,优选地,所述氧化硅层和所述多晶硅层的厚度均为0.01μm至10μm。
在上述技术方案中,优选地,在形成所述第二源区之后,还包括:在所述衬底表面淀积介质层,刻蚀所述介质层形成沟槽;在所述衬底表面淀积金属层,以连接所述第一源区和所述第二源区。
在该技术方案中,通过在衬底表面淀积介质层,竖直向下的各向异性刻蚀介质层形成沟槽,然后在衬底表面淀积金属层,连接第一源区和第二源区以形成寄生体三极管。
在上述技术方案中,优选地,所述沟槽的深度为0.1μm至10μm。
在上述技术方案中,优选地,所述在所述P型体区表面淀积介质层之前,还包括:刻蚀所述P型体区表面的光刻胶,向所述P型体区注入离子。
接下来参考图2至图9进一步详细说明根据本发明的一个实施例。
根据本发明的实施例的垂直双扩散场效应晶体管制作方法,其中衬底以硅片为例,可以包括:
如图2所示,在硅片202上依次生长氧化硅层204和淀积多晶硅层206,其中,氧化硅层和多晶硅层的厚度均为0.01μm至10μm。
如图3所示,在多晶硅层206上淀积光阻层302,并通过光刻、刻蚀的方式在所述多晶硅层206上形成光刻胶窗口。
如图4所示,通过光刻胶窗口干法刻蚀和/或湿法刻蚀多晶硅层206,形成接触孔402。
如图5所示,在硅片202的表面进行P型离子注入,在多晶硅窗口402处形成P型体区502,其中,P型离子可以是氢和/或氦和/或硼等离子,P型离子可以采用单一离子也可以采用复合离子,当然,本领域技术人员应当理解的是,此处P型离子可以选择的还有很多,此处并不用于具体限定,例如:砷、铝等。
如图6所示,通过第一掩膜602,在P型体区502的表面第一预设区域形成第一光刻胶掩膜,进行第一次源区注入,形成第一源区604。
如图7所示,通过第二掩膜702,在P型体区502的表面第二预设区域形成第二光刻胶掩膜,进行第二次源区注入,形成第二源区(704A和704B)。
如图8所示,在进行第二次源区注入之后,去除多晶硅层206表面的光刻胶,进行第二次P型离子注入,当然,根据不同功率器件的需求,此步骤可以省略。
如图9所示,在硅片202表面淀积介质层902,竖直向下各向异性刻蚀介质层902,在接触孔402的侧壁形成侧墙,然后刻蚀氧化硅层204形成沟槽,沟槽深度为0.1μm至10μm,然后在硅片202表面淀积金属层904以连接第一源区和第二源区形成寄生体三极管。
根据本发明的实施例的垂直双扩散场效应晶体管,采用如上述任一技术方案中所述的垂直双扩散场效应晶体管制作方法制作而成。
根据本发明的垂直双扩散场效应晶体管,通过常规工艺中增加一次源区注入工艺,能够显著降低功率器件的反向恢复电流,提高功率器件工作效率,同时对功率器件的其他性能不会产生影响。
以上仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种垂直双扩散场效应晶体管制作方法,其特征在于,包括:
在衬底上依次氧化硅层和淀积多晶硅层之后,通过光刻及刻蚀在所述多晶硅层上形成接触孔;
向所述衬底注入离子,形成P型体区;
通过第一掩膜在所述P型体区上的第一预设区域形成第一光刻胶掩膜,在所述P型体区注入N型掺杂元素,形成第一源区;
通过第二掩膜在所述P型体区上的第二预设区域形成第二光刻胶掩膜,在所述P型体区注入所述N型掺杂元素,形成第二源区,其中,所述第一源区和所述第二源区不相交。
2.根据权利要求1所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述第二源区包括两块独立的区域,且所述两块独立的区域位于所述第一源区的两侧。
3.根据权利要求2所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述第二源区的N型掺杂元素注入剂量大于所述第一源区的N型掺杂元素注入剂量,且所述第二源区的N型掺杂元素注入能量大于所述第一源区的N型掺杂元素注入能量。
4.根据权利要求1所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述刻蚀为湿法刻蚀和/或湿法刻蚀。
5.根据权利要求1所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述离子是单一离子或复合离子,其中,所述离子包括以下至少之一或其组合:氢、氦、硼、砷、铝。
6.根据权利要求1所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述氧化硅层和所述多晶硅层的厚度均为0.01μm至10μm。
7.根据权利要求1至6中任一项所述的垂直双扩散场效应晶体管制作方法,其特征在于,在形成所述第二源区之后,还包括:
在所述衬底表面淀积介质层,刻蚀所述介质层形成沟槽;
在所述衬底表面淀积金属层,以连接所述第一源区和所述第二源区。
8.根据权利要求7所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述沟槽的深度为0.1μm至10μm。
9.根据权利要求7所述的垂直双扩散场效应晶体管制作方法,其特征在于,所述在所述P型体区表面淀积介质层之前,还包括:
刻蚀所述P型体区表面的光刻胶,向所述P型体区注入离子。
10.一种垂直双扩散场效应晶体管,其特征在于,所述垂直双扩散场效应晶体管采用如权利要求1至9中任一项所述的垂直双扩散场效应晶体管制作方法制作而成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307663.8A CN105336774B (zh) | 2014-06-30 | 2014-06-30 | 垂直双扩散场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410307663.8A CN105336774B (zh) | 2014-06-30 | 2014-06-30 | 垂直双扩散场效应晶体管及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105336774A true CN105336774A (zh) | 2016-02-17 |
CN105336774B CN105336774B (zh) | 2019-02-19 |
Family
ID=55287191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410307663.8A Active CN105336774B (zh) | 2014-06-30 | 2014-06-30 | 垂直双扩散场效应晶体管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105336774B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417639A (zh) * | 2018-04-20 | 2018-08-17 | 上海颛芯企业管理咨询合伙企业(有限合伙) | 半导体器件结构及其形成方法 |
WO2020057425A1 (zh) * | 2018-09-21 | 2020-03-26 | 无锡华润上华科技有限公司 | 垂直双扩散半导体元器件及其制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
US6462378B1 (en) * | 1999-01-15 | 2002-10-08 | Fairchild Korea Semiconductor, Ltd. | Power MOSFET with decreased body resistance under source region |
CN1416178A (zh) * | 2001-05-09 | 2003-05-07 | 株式会社东芝 | 半导体器件 |
CN101488458A (zh) * | 2008-01-16 | 2009-07-22 | 恩益禧电子股份有限公司 | 半导体器件的制造方法以及半导体器件 |
US20100117164A1 (en) * | 2008-11-13 | 2010-05-13 | Wei-Chieh Lin | Semiconductor device with a low jfet region resistance |
-
2014
- 2014-06-30 CN CN201410307663.8A patent/CN105336774B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
US6462378B1 (en) * | 1999-01-15 | 2002-10-08 | Fairchild Korea Semiconductor, Ltd. | Power MOSFET with decreased body resistance under source region |
CN1416178A (zh) * | 2001-05-09 | 2003-05-07 | 株式会社东芝 | 半导体器件 |
CN101488458A (zh) * | 2008-01-16 | 2009-07-22 | 恩益禧电子股份有限公司 | 半导体器件的制造方法以及半导体器件 |
US20100117164A1 (en) * | 2008-11-13 | 2010-05-13 | Wei-Chieh Lin | Semiconductor device with a low jfet region resistance |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108417639A (zh) * | 2018-04-20 | 2018-08-17 | 上海颛芯企业管理咨询合伙企业(有限合伙) | 半导体器件结构及其形成方法 |
WO2020057425A1 (zh) * | 2018-09-21 | 2020-03-26 | 无锡华润上华科技有限公司 | 垂直双扩散半导体元器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105336774B (zh) | 2019-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103456791B (zh) | 沟槽功率mosfet | |
CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
CN114975602B (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
CN102931090B (zh) | 一种超结mosfet的制造方法 | |
CN103441148A (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
CN105679667A (zh) | 一种沟槽igbt器件的终端结构制造方法 | |
WO2016015501A1 (zh) | 隧穿晶体管结构及其制造方法 | |
CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
CN105185831A (zh) | 一种沟道自对准的碳化硅mosfet结构及其制造方法 | |
CN102184945A (zh) | 一种槽栅型mosfet器件 | |
CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
CN103681315A (zh) | 埋层的形成方法 | |
CN105336774A (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
CN105280493A (zh) | 一种沟槽igbt器件的制造方法 | |
KR101868634B1 (ko) | 반도체 소자의 제조 방법 | |
KR101259895B1 (ko) | 횡형 절연 게이트 바이폴라 트랜지스터 및 그 제조 방법 | |
CN106601795B (zh) | 一种沟槽式场效应晶体管及其制造方法 | |
CN105244277A (zh) | 无结场效应晶体管及其形成方法 | |
CN113035715B (zh) | 屏蔽栅沟槽场效应晶体管及其制备方法 | |
CN211017082U (zh) | 一种超结型mosfet器件 | |
CN113745338A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
CN103681332B (zh) | 晶体管的形成方法、半导体器件的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |