CN103681332B - 晶体管的形成方法、半导体器件的形成方法 - Google Patents

晶体管的形成方法、半导体器件的形成方法 Download PDF

Info

Publication number
CN103681332B
CN103681332B CN201210333018.4A CN201210333018A CN103681332B CN 103681332 B CN103681332 B CN 103681332B CN 201210333018 A CN201210333018 A CN 201210333018A CN 103681332 B CN103681332 B CN 103681332B
Authority
CN
China
Prior art keywords
semiconductor substrate
grid structure
transistor
formation method
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210333018.4A
Other languages
English (en)
Other versions
CN103681332A (zh
Inventor
蒲月皎
施雪捷
俞少峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210333018.4A priority Critical patent/CN103681332B/zh
Publication of CN103681332A publication Critical patent/CN103681332A/zh
Application granted granted Critical
Publication of CN103681332B publication Critical patent/CN103681332B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种晶体管的形成方法和半导体器件的形成方法。所述晶体管的形成方法包括：提供半导体衬底；在半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；以所述栅极结构为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。本发明可以增大晶体管沟道区的有效宽度，提高器件性能。

Description

晶体管的形成方法、半导体器件的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法和半导体器件的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的沟道区尺寸也越来越小。
现有技术形成晶体管的方法包括：
提供半导体衬底，半导体衬底中包括多个浅沟槽隔离结构；
在半导体衬底上形成栅极结构；
以栅极结构为掩模，沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入，形成轻掺杂区；
在栅极结构侧面的半导体衬底上形成侧墙，以栅极结构和侧墙为掩模，在半导体衬底中进行重掺杂离子注入，形成重掺杂。
更多关于晶体管制作方法的技术可参考专利号为US6004852的美国专利文献。
然而随着工艺节点的进一步缩小，尤其是对于40nm工艺节点及以下的晶体管而言，晶体管的沟道区宽度也越来越小。在晶体管沟道区长度不变的情况下，晶体管的宽度越小，该晶体管的驱动电流越小，从而晶体管的性能越差。
因此，如何提高晶体管的沟道区有效宽度以提高器件性能就成为本领域技术人员亟待解决的问题之一。
发明内容
本发明解决的问题是提供一种晶体管的形成方法和半导体器件的形成方法，可以增大晶体管沟道区的有效宽度，提高器件性能。
为解决上述问题，本发明提供了一种晶体管的形成方法，包括：
提供半导体衬底；
在所述半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；
在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；
以所述栅极结构为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。
可选地，所述设定阈值大于或等于10nm。
可选地，所述设定角度大于或等于60°且小于或等于70°。
为解决上述问题，本发明还提供了一种半导体器件的形成方法，所述半导体器件包括晶体管，采用上述的晶体管的形成方法形成晶体管。
与现有技术相比，本发明技术方案具有以下优点：本发明利用在半导体衬底中形成浅沟槽隔离结构时，半导体衬底与浅沟槽隔离结构相邻的侧壁为倾斜表面，通过增加浅沟槽隔离结构的上表面与半导体衬底上表面的高度差，可以增加倾斜表面的面积，进而当在半导体衬底表面形成栅极结构时，栅极结构也位于半导体衬底宽度方向的两个倾斜表面上，从而增加了沟道区的有效宽度，在沟道区长度不变的情况下，可以增加晶体管的驱动电流，提高晶体管的性能。为了保证轻掺杂区掺杂的均匀性，在沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入的同时，还沿与半导体衬底上表面的夹角为设定角度的方向在半导体衬底被栅极结构覆盖的两个倾斜表面中进行轻掺杂离子注入，从而可以进一步提高晶体管的性能。
附图说明
图1是本发明实施例中半导体衬底的俯视结构示意图；
图2是沿图1中AA方向的剖面结构示意图；
图3是本发明实施例中栅极结构的俯视结构示意图；
图4是沿图3中AA方向的剖面结构示意图；
图5是沿图3中BB方向进行第一次轻掺杂离子注入时的剖面结构示意图；
图6是沿图3中AA方向进行第二次轻掺杂离子注入时的剖面结构示意图；
图7是分别采用本发明实施例方法与现有技术得到的晶体管的栅电压和漏电流之间的关系示意图；
图8是分别采用本发明实施例方法与现有技术得到的晶体管的饱和漏电流和关态电流之间的关系示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，现有技术随着晶体管尺寸的日益减小，晶体管沟道区的宽长比也随之减小，从而影响了器件的性能。
针对上述缺陷，发明人发现：现有技术在半导体衬底中形成浅沟槽隔离结构时，会在浅沟槽隔离结构的顶部侧边缘处会产生缺角（divot），由于现有技术中浅沟槽隔离结构的上表面与半导体衬底上表面的高度差比较小，从而该缺角也比较小。但是当增加浅沟槽隔离结构上表面与半导体衬底上表面的高度差之后，该缺角也会变大，即半导体衬底与浅沟槽隔离结构相邻的侧壁为比较大的倾斜表面，当在半导体衬底上形成栅极结构时，栅极结构也会覆盖位于沟道区宽度方向的部分倾斜表面，即栅极结构沿沟道区宽度方向的长度增加了，这部分被覆盖的倾斜表面也会形成导电通路，从而就可以增加沟道区的有效宽度。由于整个倾斜表面比较大，仅沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入，未被栅极结构覆盖的那部分倾斜表面上注入的离子浓度就会比较低，因此还需要沿与半导体衬底上表面的夹角为设定角度的方向在半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，以得到均匀的轻掺杂，最终可以提高晶体管的性能。
下面结合附图进行详细说明。
参考图1所示，本实施例提供了一种晶体管的形成方法，包括以下步骤：
首先，结合参考图1和图2所示，提供半导体衬底，且在半导体衬底中形成多个浅沟槽隔离结构300，浅沟槽隔离结构300之间的区域定义为器件区200。其中，图1为俯视结构示意图，图2为沿图1中AA方向的剖面结构示意图。本发明中宽度方向指的是晶体管沟道区的宽度方向，长度方向指的是晶体管沟道区的长度方向。
所述半导体衬底用于为后续工艺提供工作平台，所述半导体衬底的材料可以为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。
所述浅沟槽隔离结构300的上表面低于所述器件区200的上表面210（即半导体衬底的上表面）且差值h大于设定阈值，所述设定阈值可以预先设定，且可以修改。所述设定阈值的取值不能太小，否则达不到增加沟道区有效宽度的目的；所述设定阈值的取值也不能太大，否则会影响浅沟槽隔离结构300发挥隔离的作用。
具体地，所述设定阈值的取值范围可以大于或等于10nm，如：10nm、13nm或15nm等。
所述浅沟槽隔离结构300的顶部侧边缘处会产生缺角，从而使得半导体衬底与浅沟槽隔离结构300相邻的侧壁为倾斜表面。
与现有技术相比，本实施例极大地降低了浅沟槽隔离结构300上表面的高度，以保证形成浅沟槽隔离结构300之后，与浅沟槽隔离结构300相邻的半导体衬底有比较大面积的侧壁露出来。
在一个具体例子中，浅沟槽隔离结构300可以采用以下方法形成：
在半导体衬底上依次形成垫氧化层（如氧化硅）、硬掩模层（如氮化硅）、光刻胶层，对光刻胶层进行曝光、显影以形成图形化光刻胶层，此时，光刻胶层上形成有开口；
依次刻蚀位于开口下方的硬掩模层、垫氧化层、半导体衬底以在半导体衬底内对应开口的位置形成浅沟槽；
去除图形化光刻胶层，沉积绝缘层（如氧化硅）以使浅沟槽被绝缘层填充，过量沉积的绝缘层覆盖在硬掩模层上；
利用化学机械抛光（CMP）工艺对绝缘层进行平坦化处理，直至硬掩模层露出，在化学机械抛光的过程中，硬掩模层充当抛光阻挡层。然后再去除硬掩模层以获得浅沟槽隔离结构；
利用湿法刻蚀去除半导体衬底上的垫氧化层，得到图1和图2所示的结构。
需要说明的是，在本发明的其他实施例中，还可以采用其他工艺形成包括缺角的浅沟槽隔离结构，其不限制本发明的保护范围。
接着，结合参考图3和图4所示，在所述半导体衬底上形成栅极结构400，所述栅极结构400覆盖宽度方向的所述倾斜表面。
本实施例中所述栅极结构400从下至上可以依次包括栅介电层410和栅电极层420。具体地，所述栅介电层410的材质可以为高介电常数（即高k）物质，所述栅电极层420的材质可以为金属；或者，所述栅介电层410的材质可以为氧化物或氮化物，所述栅电极层420的材质可以为多晶硅。
所述栅极结构400的具体形成工艺对于本领域技术人员是熟知的，在此不再赘述。
需要说明的是，在本发明的其它实施例中，所述栅极结构可以仅包括栅电极层，其不限制本发明的保护范围。
由于本实施例中浅沟槽隔离结构300的上表面远低于半导体衬底的上表面210，因此当在半导体衬底的上表面210形成栅极结构400时，栅极结构400便会覆盖与其相邻的半导体衬底中被暴露出的侧壁，即半导体衬底宽度方向的两个倾斜表面。此时，虽然晶体管沟道区的实际宽度没有变化，但由于栅极结构400沿沟道区宽度方向的长度增加了，从而使得晶体管沟道区的有效宽度也增加了，最终在保证晶体管沟道区长度不变的情况下，可以提高晶体管沟道区的宽长比，即提高晶体管的性能。
接着，参考图5所示，以所述栅极结构400为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构400两侧的半导体衬底中进行一次或多次轻掺杂离子注入；参考图6所示，以所述栅极结构400为掩模，沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构400覆盖的两个倾斜表面中进行一次或多次轻掺杂离子注入，形成轻掺杂区。
需要说明的是，本实施例中图5和图6对应的步骤可以交换执行的先后顺序，其不限制本发明的保护范围。
所述轻掺杂离子注入的具体离子类型、注入能量、注入剂量等均与现有技术相同，在此不再赘述。同一方向的轻掺杂离子注入可以进行一次，也可以进行多次。
由于沿沟道区宽度方向有比较大面积的半导体衬底侧壁暴露出来，当仅沿与半导体衬底上表面垂直的方向向栅极结构两侧的半导体衬底中进行轻掺杂离子时，该侧壁对应的注入离子浓度低于半导体衬底上表面的注入离子浓度，因此为了保证轻掺杂区掺杂离子的均匀性，本实施例还沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行一次或多次轻掺杂离子注入。
所述设定角度可以预先设定，且可以修改。所述设定角度的取值不能太小，否则会使半导体衬底暴露出的侧壁对应的掺杂离子浓度较大；所述设定角度的取值也不能太大，否则会使半导体衬底暴露出的侧壁对应的掺杂离子浓度较小。
具体地，本实施例中所述设定角度大于或等于60°且小于或等于70°，如：60°、65°或70°。
再次参考图6所示，由于沿沟道区宽度方向有两个不同方向的半导体衬底侧壁暴露出来，因此所述沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入包括：先沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的一个方向M的倾斜表面中进行一次或多次轻掺杂离子注入，再沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的另一个方向N的倾斜表面中进行一次或多次轻掺杂离子注入。
接着，形成所述轻掺杂区之后，在所述栅极结构两侧形成侧墙；以所述侧墙和栅极结构为掩模，在侧墙两侧的半导体衬底中进行重掺杂离子注入，形成重掺杂区。
本实施例中形成侧墙和重掺杂区的具体工艺与现有技术相同，在此不再赘述。
至此形成沟道区宽长比比较大的小尺寸晶体管。
图7示出了分别采用本实施例方法与现有技术得到的晶体管的栅电压和漏电流之间的关系示意图，其中，横坐标为栅电压，单位为伏特（V）；纵坐标为漏电流，单位为安培（A）。通过比较图7中两条曲线可知：采用本实施例方法得到的晶体管的开启性能优于采用现有技术得到的晶体管的开启性能。
图8示出了分别采用本发明实施例方法与现有技术得到的晶体管的饱和漏电流和关态电流之间的关系示意图，其中，横坐标为饱和漏电流，单位为毫安每微米（mA/μm）；纵坐标为关态电流，单位为安培（A）。通过比较图8中两条直线可知：采用本实施例方法得到的晶体管的关闭性能优于采用现有技术得到的晶体管的关闭性能。
综上所示，本实施例方法形成的晶体管在沟道区长度不变的情况下，可以大大增加沟道区的有效宽度，从而增加晶体管的性能。
相应地，本实施方式还提供了一种半导体器件的形成方法，所述半导体器件包括PMOS晶体管、NMOS晶体管或CMOS晶体管等晶体管，其中，可以采用上述实施例的方法形成所述晶体管，在此不再赘述。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；
在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；
以所述栅极结构为掩模，沿与所述半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区；
形成所述轻掺杂区之后，在所述栅极结构两侧形成侧墙；以所述侧墙和栅极结构为掩模，在侧墙两侧的半导体衬底中进行重掺杂离子注入，形成重掺杂区。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述设定阈值大于或等于10nm。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述设定角度大于或等于60°且小于或等于70°。
4.如权利要求1所述的晶体管的形成方法，其特征在于，先沿与所述半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行一次或多次轻掺杂离子注入；再沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行一次或多次轻掺杂离子注入。
5.如权利要求1所述的晶体管的形成方法，其特征在于，先沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行一次或多次轻掺杂离子注入；再沿与所述半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行一次或多次轻掺杂离子注入。
6.如权利要求1、4或5所述的晶体管的形成方法，其特征在于，所述沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入包括：先沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的一个方向的倾斜表面中进行一次或多次轻掺杂离子注入，再沿与所述半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的另一个方向的倾斜表面中进行一次或多次轻掺杂离子注入。
7.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极结构包括：栅介电层和栅电极层。
8.如权利要求7所述的晶体管的形成方法，其特征在于，所述栅介电层的材质为高介电常数物质，所述栅电极层的材质为金属。
9.如权利要求7所述的晶体管的形成方法，其特征在于，所述栅介电层的材质为氧化物或氮化物，所述栅电极层的材质为多晶硅。
10.一种半导体器件的形成方法，其特征在于，所述半导体器件包括晶体管，采用如权利要求1至9中任一项所述的晶体管的形成方法形成晶体管。
CN201210333018.4A 2012-09-10 2012-09-10 晶体管的形成方法、半导体器件的形成方法 Active CN103681332B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210333018.4A CN103681332B (zh) 2012-09-10 2012-09-10 晶体管的形成方法、半导体器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210333018.4A CN103681332B (zh) 2012-09-10 2012-09-10 晶体管的形成方法、半导体器件的形成方法

Publications (2)

Publication Number Publication Date
CN103681332A CN103681332A (zh) 2014-03-26
CN103681332B true CN103681332B (zh) 2016-03-16

Family

ID=50318523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210333018.4A Active CN103681332B (zh) 2012-09-10 2012-09-10 晶体管的形成方法、半导体器件的形成方法

Country Status (1)

Country Link
CN (1) CN103681332B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745110B (zh) * 2020-05-28 2024-01-23 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法
CN115083918B (zh) * 2022-07-19 2022-11-04 合肥晶合集成电路股份有限公司 晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054777A (zh) * 2009-10-28 2011-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管
CN102105977A (zh) * 2008-07-31 2011-06-22 格罗方德半导体公司 基于硅/碳材料的pmos与nmos晶体管的性能提升

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102105977A (zh) * 2008-07-31 2011-06-22 格罗方德半导体公司 基于硅/碳材料的pmos与nmos晶体管的性能提升
CN102054777A (zh) * 2009-10-28 2011-05-11 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN102097381A (zh) * 2009-12-14 2011-06-15 中芯国际集成电路制造(上海)有限公司 Cmos晶体管应力记忆处理方法和cmos晶体管

Also Published As

Publication number Publication date
CN103681332A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US11515418B2 (en) Vertical tunneling FinFET
US9054193B2 (en) Fin field-effect transistors
US9607995B2 (en) Semiconductor structure and fabrication method thereof, and static random access memory cell
CN107958873B (zh) 鳍式场效应管及其形成方法
US10971590B2 (en) Transistor layout to reduce kink effect
WO2016150335A1 (zh) 隧穿场效应晶体管及其制作方法
CN107919324B (zh) 半导体器件的形成方法
CN104576382B (zh) 一种非对称FinFET结构及其制造方法
CN113257921B (zh) 半导体结构
US10205005B1 (en) Semiconductor device and method for fabricating the same
CN105810729A (zh) 鳍式场效应晶体管及其制造方法
CN101924110B (zh) 一种体区接触的soi晶体管结构及其制备方法
US20150295070A1 (en) Finfet and method for manufacturing the same
CN105826381B (zh) 鳍式场效应晶体管及其形成方法
CN108630542B (zh) 半导体结构及其形成方法
CN108807179B (zh) 半导体结构及其形成方法
CN103681332B (zh) 晶体管的形成方法、半导体器件的形成方法
CN104282564A (zh) 半导体器件和鳍式场效应晶体管的形成方法
CN105374878B (zh) 包括带电荷穿通阻止层以降低穿通的半导体器件及其制造方法
CN107275400B (zh) 半导体结构及其形成方法
CN112713088B (zh) 半导体结构及其形成方法
CN114256336A (zh) 一种半导体器件及其制造方法
KR101063567B1 (ko) Ｍｏｓ 디바이스 및 그 제조방법
CN105336774A (zh) 垂直双扩散场效应晶体管及其制作方法
CN112151360B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant