CN113745110B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113745110B CN113745110B CN202010466108.5A CN202010466108A CN113745110B CN 113745110 B CN113745110 B CN 113745110B CN 202010466108 A CN202010466108 A CN 202010466108A CN 113745110 B CN113745110 B CN 113745110B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- layer
- top surface
- insulating layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 238000000034 method Methods 0.000 title claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 150000002500 ions Chemical class 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 152
- 238000005468 ion implantation Methods 0.000 claims description 36
- 239000011810 insulating material Substances 0.000 claims description 18
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000001039 wet etching Methods 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910017855 NH 4 F Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000004075 alteration Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- CZXRMHUWVGPWRM-UHFFFAOYSA-N strontium;barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Sr+2].[Ba+2] CZXRMHUWVGPWRM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供一种半导体结构及其形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底上依次形成有栅介质层、栅极层；去除部分所述栅极层、栅介质层及半导体衬底，形成沟槽；在所述沟槽中形成绝缘层，所述绝缘层的顶面低于所述半导体衬底的顶面；向所述半导体衬底的侧壁注入离子，形成源极和漏极。采用本申请的形成方法可以节省光罩成本，减少工艺步骤，避免半导体结构水平方向上无效面积的增加，在同等性能的情况下，可以大幅度缩小器件尺寸。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
传统的栅极结构与隔离沟槽间隔一定距离，在进行离子注入时，离子可以垂直穿过间隔区域的半导体衬底表面，从而注入到半导体衬底中。
然而，随着半导体器件的尺寸越来越小，栅极结构与隔离沟槽之间不存在间距，使得离子注入的空间被挤占，离子垂直于半导体衬底注入时会受到多晶硅层的阻挡，无法直接注入到半导体衬底中。
发明内容
本申请解决的技术问题是小尺寸半导体器件的离子注入空间被挤占后，无法将离子直接注入到半导体衬底中。
为解决上述技术问题，本申请提供了一种半导体结构的形成方法，包括提供半导体衬底，所述半导体衬底上依次形成有栅介质层、栅极层；去除部分所述栅极层、栅介质层及半导体衬底，形成沟槽；在所述沟槽中形成绝缘层，所述绝缘层的顶面低于所述半导体衬底的顶面；向所述半导体衬底的侧壁注入离子，形成源极和漏极。
在本申请实施例中，所述栅极层表面还形成有图案化的光刻胶。
在本申请实施例中，以所述光刻胶为掩膜，采用干法或者湿法刻蚀工艺去除部分所述栅极层、栅介质层及半导体衬底。
在本申请实施例中，在所述沟槽中形成绝缘层的工艺包括：在所述沟槽内以及栅极层表面沉积绝缘材料层；平坦化所述绝缘材料层，使平坦化后的所述绝缘材料层的顶面与所述栅极层的顶面共面；去除部分所述绝缘材料层，形成绝缘层，所述绝缘层的顶面低于所述半导体衬底的顶面。
在本申请实施例中，采用干法或湿法刻蚀工艺去除部分所述绝缘材料层。
在本申请实施例中，所述绝缘层的顶面与所述半导体衬底的顶面之间的高度差为大于0且小于或等于50nm。
在本申请实施例中，所述绝缘层的高度为150nm～300nm。
在本申请实施例中，所述沟槽的深宽比为(15～3)∶1。
在本申请实施例中，采用倾斜离子注入法在在高于所述绝缘层的部分半导体衬底中形成源极和漏极。
在本申请实施例中，所述倾斜离子注入法的工艺包括：在高于所述绝缘层的部分半导体衬底的一侧进行第一次倾斜离子注入；在高于所述绝缘层的部分半导体衬底的另一侧进行第二次倾斜离子注入。
在本申请实施例中，以垂直于半导体衬底表面的竖直面为基准，以垂直于半导体衬底表面的竖直面为基准，所述第一次倾斜离子注入和第二次倾斜离子注入的角度为大于0°且小于或等于60°。
在本申请实施例中，所述第一次倾斜离子注入和第二次倾斜离子注入的浓度为1E13原子/平方厘米至5E15原子/平方厘米。
在本申请实施例中，形成所述源极和漏极后，还包括：在所述绝缘层和栅极层表面形成层间介质层，且所述绝缘层表面的层间介质层的顶面与所述栅极层表面的层间介质层的顶面共面。
本申请还提供了一种半导体结构，包括：半导体衬底；绝缘层，位于所述半导体衬底中，且所述绝缘层的顶面低于所述半导体衬底的顶面；栅极结构，位于所述半导体衬底的表面；源极和漏极，分别位于部分半导体衬底的两侧壁，并向内部扩展。
在本申请实施例中，所述绝缘层的顶面与所述半导体衬底的顶面之间的高度差为大于0且小于或等于50nm。
在本申请实施例中，所述绝缘层的高度为150nm～300nm。
在本申请实施例中，所述沟槽的深宽比为(15～3)∶1。
在本申请实施例中，所述源极和漏极位于所述栅极结构的下方。
与现有技术相比，本申请技术方案的半导体结构的形成方法具有如下优异效果：
通过降低绝缘层的高度，使绝缘层的顶面低于所述半导体衬底的顶面，露出部分所述半导体衬底的侧壁，为离子注入提供了注入空间；向所述半导体衬底的侧壁注入离子，形成源极和漏极，形成的源极和漏极位于所述栅介质层下方，较以往的位于栅极结构两侧的半导体衬底中的源极和漏极而言，避免了半导体结构水平方向上无效面积的增加，在同等性能的情况下，可以大幅度缩小器件尺寸。
进一步地，通过在半导体衬底上依次形成有栅介质层、栅极层，然后仅通过一次刻蚀便可形成沟槽和栅极结构，节省了光罩成本，减少了工艺步骤。
附图说明
以下附图详细描述了本申请中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本申请的范围，其他方式的实施例也可能同样的完成本申请中的发明意图。应当理解，附图未按比例绘制。其中：
图1为一种半导体结构的形成方法对应的半导体结构的结构示意图；
图2为另一种半导体结构的结构示意图；
图3为本申请实施例中半导体结构的形成方法的流程示意图；
图4至图8为本申请实施例中半导体结构的形成方法各步骤对应的半导体结构的结构示意图。
具体实施方式
以下描述提供了本申请的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本申请中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本申请的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本申请不限于所示的实施例，而是与权利要求一致的最宽范围。
下面结合实施例和附图对本申请技术方案进行详细说明。
参考图1，一种半导体结构的形成方法，包括：提供半导体衬底100，所述半导体衬底100表面形成有栅介质层110，然后刻蚀部分所述栅介质层110和半导体衬底100，在所述半导体衬底100中形成沟槽隔离结构120。
然后，在所述栅介质层110的表面形成栅极层130，且所述栅极层130与所述沟槽隔离结构120之间存在足够的空间，可以在该空间进行离子注入形成源极140和漏极150。
但是，上述形成方法在形成沟槽隔离结构120和栅极层130时需要进行两步刻蚀，因此光罩成本较高。同时，在相同尺寸的情况下，为了使离子注入有足够的空间，所述栅极层130的尺寸要相对减小，提高了工艺的难度和精度。
参考图2，随着器件尺寸的进一步缩小，出现了另一种半导体结构。该半导体结构在上述半导体结构的基础上，不再保留所述栅极层130与所述浅沟槽隔离结构120之间的空间，即沟槽隔离结构120的侧壁和栅极层130的侧壁处于同一平面，这就导致了离子垂直注入时，受到栅极层130的阻挡，无法直接注入到半导体衬底100中。
基于此，本申请技术方案的半导体结构的形成方法，通过改变工艺步骤，从而改变栅极结构与沟槽隔离结构之间的结构关系，使小尺寸器件在离子注入时有充裕的注入空间，避免了水平方向上无效面积的增加，降低了工艺难度。
参考图3，本申请实施例的半导体结构的形成方法，包括：
步骤S1，提供半导体衬底，所述半导体衬底上依次形成有栅介质层和栅极层；
步骤S2，去除部分所述栅极层、栅介质层及半导体衬底，形成沟槽；
步骤S3，在所述沟槽中形成绝缘层，所述绝缘层的顶面低于所述半导体衬底的顶面；
步骤S4，向所述半导体衬底的侧壁注入离子，形成源极和漏极。
参考图3和图4，提供半导体衬底200，所述半导体衬底200上依次形成有栅介质层210和栅极层220。
其中半导体衬底200可以是以下材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括所述材料层构成的多层结构或者为绝缘体上硅(SOI)，绝缘体上层叠硅(SSOI)等。在本申请实施例中，所述半导体衬底200的构成材料为单晶硅或者绝缘体上硅。
在所述半导体衬底200上依次形成栅介质层210与栅极层220，具体形成工艺为：用热氧化法或化学气相沉积法在半导体衬底200上形成栅介质层210；然后用化学气相沉积法或低压等离子体化学气相沉积或等离子体增强化学气相沉积工艺在栅介质层210上形成栅极层220。
所述栅介质层210的材料可以是氧化硅(SiO2)或氮氧化硅(SiON)等。在较小的工艺节点下，栅极层220的特征尺寸很小，栅介质层210优选高介电常数(高K)材料。所述高K材料可以包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化锆、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝等。在一些实施例中，是氧化铪、氧化锆或氧化铝。所述栅介质层210的厚度可以为1nm～10nm。
所述栅极层220可以是包含半导体材料的多层结构，例如硅、锗、金属或其组合。在一些实施例中，为多晶硅。所述栅极层220的厚度可以为50～150nm。
在一些实施例中，所述栅极层220表面可以形成图案化的光刻胶(未示出)，定义栅极层图案。
参考图5，去除部分所述栅极层220、栅介质层210及半导体衬底200，形成沟槽230。在一些实施例中，以所述光刻胶层为掩膜，采用干法或湿法刻蚀工艺刻蚀部分所述栅极层220、栅介质层210及半导体衬底200，并通过灰化工艺去除栅极层220表面的光刻胶层。采用干法刻蚀工艺时，刻蚀气体可以包括CF4、CHF3、C2F6、C4F8、C5F8，各刻蚀气体的流量可以根据实际工艺情况进行设计。采用湿法刻蚀工艺时，刻蚀溶剂可以包括HF、NH4F等，刻蚀时的温度可以根据实际工艺情况进行调节。在一些实施例中，所述沟槽的深宽比为(15～3)∶1。本申请实施例形成的所述栅极层、栅介质层和沟槽的工艺仅需一步刻蚀便可形成，节省了光罩成本，简化了工艺流程。
参考图6，在所述沟槽230中形成绝缘层240，所述绝缘层240的顶面低于所述半导体衬底200的顶面。在一些实施例中，可以先在所述栅极层220表面和所述沟槽230内沉积绝缘材料层，例如，可以通过化学气相沉积(CVD)，物理气相沉积(PVD)或原子层沉积(ALD)形成所述绝缘材料层。所述绝缘材料层可以包括氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、低介电常数材料和/或其他合适的绝缘材料。
然后平坦化所述绝缘材料层，平坦化所述绝缘材料层的工艺可以采用化学机械抛光法，使所述绝缘材料层的顶面与所述栅极层220的顶面共面。随后去除部分所述绝缘材料层，形成绝缘层240，所述绝缘层240的顶面低于所述半导体衬底200的顶面。在一些实施例中，可以通过干法刻蚀工艺去除部分所述绝缘材料层，所述干法刻蚀工艺的气体可以包括CF4、CHF3、C2F6、C4F8、C5F8，还可以通过湿法刻蚀工艺去除，刻蚀溶剂可以包括HF、NH4F等，干法刻蚀的气体流量与湿法刻蚀的温度可以根据实际工艺情况进行调节。
所述绝缘层240与所述半导体衬底200之间形成高度差，为离子注入工艺提供了注入空间，将使离子注入工艺沿竖直方向注入，缩小器件在水平方向上的尺寸。本申请所述的″水平方向″是指沿沟道的方向，所述″竖直方向″是指垂直沟道的方向。在一些实施例中，所述绝缘层240的高度为150nm～300nm，所述绝缘层240的顶面与所述半导体衬底的顶面之间的高度差为大于0且小于或等于50nm。
参考图7，向所述半导体衬底200的侧壁注入离子，形成源极250和漏极260。在本申请实施例中，进行两次倾斜离子注入，先在高于所述绝缘层240的部分半导体衬底200的一侧进行第一次倾斜离子注入，然后在另一侧进行第二次倾斜离子注入。形成源极250和漏极260的顺序不作限定，在一些实施例中，所述第一次倾斜离子注入形成源极250，所述第二次倾斜离子注入形成漏极260。
以垂直于半导体衬底表面的竖直面为基准，在一些实施例中，所述第一次倾斜离子注入和第二次倾斜离子注入的角度为大于0°且小于或等于60°。所述第一次倾斜离子注入和第二次倾斜离子注入的浓度为1E13原子/平方厘米至5E15原子/平方厘米。所述第一次倾斜离子注入和第二次倾斜离子注入的离子类型可以是N型或P型，N型离子如磷、砷等，P型离子如硼、氟化硼等。
现有技术形成的源极250和漏极260位于栅极结构两侧的半导体衬底中，而本申请实施例形成的源极250和漏极260位于栅介质层210的下方，在实现同等器件效率的情况下，本申请实施例形成的器件尺寸会大幅度减小。
参考图8，形成源极250和漏极260之后，还可以在所述绝缘层240和栅极层230表面形成层间介质层270，且所述绝缘层240表面的层间介质层270的顶面与所述栅极层230表面的层间介质层270的顶面共面。所述层间介质层270的材料可以包括SiO2、SiN、HfO2、HfN、Al2O3、AlN、SiCN或SiOC中的至少一种。
综上所述，本申请实施例的形成方法仅通过一次刻蚀，便可形成栅极结构和沟槽，节省了光罩成本，减少了工艺步骤。且将水平方向离子注入改进成竖直方向离子注入，形成的源极和漏极位于所述栅介质层下方的半导体衬底中，避免了半导体结构水平方向上无效面积的增加，在同等性能的情况下，可以大幅度缩小器件尺寸。
继续参考图7，本申请实施例还提供了一种半导体结构，包括：半导体衬底200；绝缘层240，位于所述半导体衬底200中，且所述绝缘层240的顶面低于所述半导体衬底的顶面；栅极结构，位于所述半导体衬底200表面，包括位于所述半导体衬底200表面的栅介质层220和位于所述栅介质层220表面的栅极层230；源极250和漏极260，分别位于部分所述半导体衬底200的两侧壁，并向内部扩展。所述源极250和漏极260位于所述栅极结构的下方，具体地，位于所述栅介质层220下方。
在一些实施例中，所述绝缘层的顶面与所述半导体衬底的顶面之间的高度差为大于0且小于或等于50nm。所述绝缘层的高度为150nm～300nm。所述沟槽的深宽比为(15～3)∶1。
综上所述，在阅读本申请内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本申请的示例性实施例的精神和范围内。
应当理解，本实施例使用的术语″和/或″包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作″连接″或″耦接″至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件″上″时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语″直接地″表示没有中间元件。还应当理解，术语″包含″、″包含着″、″包括″或者″包括着″，在本申请文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本申请的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
此外，本申请说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上依次形成有栅介质层、栅极层；
去除部分所述栅极层、栅介质层及半导体衬底，形成沟槽；
在所述沟槽中形成绝缘层，所述绝缘层的顶面低于所述半导体衬底的顶面；
向所述半导体衬底的水平方向的两个侧壁注入离子，在所述半导体结构的沟道方向形成源极和漏极。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极层表面还形成有图案化的光刻胶。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，以所述光刻胶为掩膜，采用干法或者湿法刻蚀工艺去除部分所述栅极层、栅介质层及半导体衬底。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，在所述沟槽中形成绝缘层的工艺包括：
在所述沟槽内以及栅极层表面沉积绝缘材料层；
平坦化所述绝缘材料层，使平坦化后的所述绝缘材料层的顶面与所述栅极层的顶面共面；
去除所述沟槽内的部分所述绝缘材料层，形成绝缘层，所述绝缘层的顶面低于所述半导体衬底的顶面。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，采用干法或湿法刻蚀工艺去除部分所述绝缘材料层。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述绝缘层的顶面与所述半导体衬底的顶面之间的高度差为大于0且小于或等于50nm。
7.根据权利要求1所述的半导体结构，其特征在于，所述绝缘层的高度为150nm～300nm。
8.根据权利要求1所述的半导体结构，其特征在于，所述沟槽的深宽比为(15～3)：1。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用倾斜离子注入法在在高于所述绝缘层的部分半导体衬底中形成源极和漏极。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述倾斜离子注入法的工艺包括：
在高于所述绝缘层的部分半导体衬底的一侧进行第一次倾斜离子注入；
在高于所述绝缘层的部分半导体衬底的另一侧进行第二次倾斜离子注入。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，以垂直于半导体衬底表面的竖直面为基准，所述第一次倾斜离子注入和第二次倾斜离子注入的角度为大于0°且小于或等于60°。
12.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一次倾斜离子注入和第二次倾斜离子注入的浓度为1E13原子/平方厘米至5E15原子/平方厘米。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述源极和漏极后，还包括：在所述绝缘层和栅极层表面形成层间介质层，且所述绝缘层表面的层间介质层的顶面与所述栅极层表面的层间介质层的顶面共面。
14.一种半导体结构，其特征在于，采用权利要求1至13中的任意一项所述的方法形成，包括：
半导体衬底；
绝缘层，位于所述半导体衬底中，且所述绝缘层的顶面低于所述半导体衬底的顶面；
栅极结构，位于所述半导体衬底的表面；
源极和漏极，分别位于部分所述半导体衬底的两侧壁，并沿沟道方向向半导体衬底内部延伸。
15.根据权利要求14所述的半导体结构，其特征在于，所述绝缘层的顶面与所述半导体衬底的顶面之间的高度差为大于0且小于或等于50nm。
16.根据权利要求14所述的半导体结构，其特征在于，所述绝缘层的高度为150nm～300nm。
17.根据权利要求14所述的半导体结构，其特征在于，所述沟槽的深宽比为(15～3)：1。
18.根据权利要求14所述的半导体结构，其特征在于，所述源极和漏极位于所述栅极结构的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010466108.5A CN113745110B (zh) | 2020-05-28 | 2020-05-28 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010466108.5A CN113745110B (zh) | 2020-05-28 | 2020-05-28 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113745110A CN113745110A (zh) | 2021-12-03 |
| CN113745110B true CN113745110B (zh) | 2024-01-23 |
Family
ID=78724008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010466108.5A Active CN113745110B (zh) | 2020-05-28 | 2020-05-28 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745110B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521493B1 (en) * | 2000-05-19 | 2003-02-18 | International Business Machines Corporation | Semiconductor device with STI sidewall implant |
| KR20030063642A (ko) * | 2002-01-23 | 2003-07-31 | 삼성전자주식회사 | 무경계 콘텍홀을 갖는 반도체 소자의 제조 방법 |
| KR20060000483A (ko) * | 2004-06-29 | 2006-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| CN101685793A (zh) * | 2008-09-22 | 2010-03-31 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN103681332A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法、半导体器件的形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9299838B2 (en) * | 2011-10-24 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOSFETs with multiple dislocation planes |
-
2020
- 2020-05-28 CN CN202010466108.5A patent/CN113745110B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6521493B1 (en) * | 2000-05-19 | 2003-02-18 | International Business Machines Corporation | Semiconductor device with STI sidewall implant |
| KR20030063642A (ko) * | 2002-01-23 | 2003-07-31 | 삼성전자주식회사 | 무경계 콘텍홀을 갖는 반도체 소자의 제조 방법 |
| KR20060000483A (ko) * | 2004-06-29 | 2006-01-06 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| CN101685793A (zh) * | 2008-09-22 | 2010-03-31 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN103681332A (zh) * | 2012-09-10 | 2014-03-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法、半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113745110A (zh) | 2021-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11854903B2 (en) | Footing removal in cut-metal process | |
| TWI584472B (zh) | 半導體元件結構及其形成方法 | |
| TWI755106B (zh) | 半導體結構及其形成方法 | |
| US11164959B2 (en) | VFET devices with ILD protection | |
| US10950731B1 (en) | Inner spacers for gate-all-around semiconductor devices | |
| US20220029002A1 (en) | Method of fabricating a semiconductor device | |
| WO2015021670A1 (zh) | 半导体器件及其制造方法 | |
| KR20190055720A (ko) | 게이트 라스트 프로세스에서의 선택적 하이 k 형성 | |
| TW202211327A (zh) | 半導體裝置及其形成方法 | |
| US20240096707A1 (en) | Footing Removal in Cut-Metal Process | |
| KR20210095989A (ko) | 누설 방지 구조체 및 방법 | |
| US20220376081A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20190063484A (ko) | N7/n5 finfet 및 그 이상을 위한 공극 스페이서를 제조하는 방법 | |
| CN113764529B (zh) | 半导体结构及其形成方法 | |
| CN113745110B (zh) | 半导体结构及其形成方法 | |
| TW202339104A (zh) | 半導體結構及其形成方法 | |
| US9941372B2 (en) | Semiconductor device having electrode and manufacturing method thereof | |
| CN113496885B (zh) | 半导体结构及其形成方法 | |
| TWI832404B (zh) | 半導體結構及其形成方法 | |
| US12125915B2 (en) | Source/drain features of multi-gate devices | |
| US11894274B2 (en) | Dummy fin with reduced height and method forming same | |
| TWI548098B (zh) | 半導體元件及其製造方法 | |
| CN115841983A (zh) | 半导体结构及其形成方法 | |
| TW202203455A (zh) | 半導體裝置 | |
| KR102143520B1 (ko) | 펌핑 캐패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |