CN108417639A - 半导体器件结构及其形成方法 - Google Patents
半导体器件结构及其形成方法 Download PDFInfo
- Publication number
- CN108417639A CN108417639A CN201810754787.9A CN201810754787A CN108417639A CN 108417639 A CN108417639 A CN 108417639A CN 201810754787 A CN201810754787 A CN 201810754787A CN 108417639 A CN108417639 A CN 108417639A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- substrate
- injection zone
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000002347 injection Methods 0.000 claims abstract description 41
- 239000007924 injection Substances 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 38
- 210000000746 body region Anatomy 0.000 claims abstract description 25
- 150000002500 ions Chemical class 0.000 claims description 36
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 230000002146 bilateral effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Abstract
本公开涉及一种半导体器件结构及其形成方法。该方法包括：在衬底上依次生成第一和第二介质层；对第二介质层刻蚀处理形成第一注入区域；对第一注入区域第一离子注入处理形成掺杂区域；在第二介质层上依次生成第三和第四介质层；对第四介质层边墙刻蚀处理形成第二注入区域；对第二注入区域第二离子注入处理，在衬底中形成源极区域以及体区域。根据本公开的实施例，能够在衬底的第一注入区域上生成介质层，对介质层边墙刻蚀以形成第二注入区域并进行第二次离子注入，在衬底中形成半导体器件的源极区域以及体区域，从而准确控制源极区域及体区域，进而准确控制器件的沟道长度，提高MOS器件的性能。
Description
技术领域
本公开涉及半导体工艺技术领域，尤其涉及一种半导体器件结构及其形成方法。
背景技术
在高压大电流半导体器件（例如垂直双扩散金属氧化物晶体管VDMOS和横向扩散金属氧化物晶体管LDMOS）中，需要在栅极和源极之间形成掺杂的体（body）区域，以使器件在被施加电压时形成沟道并导通。在相关技术中，通常采用离子注入并进行高温退火以实现杂质扩散，或采用大角度离子注入等方式进行掺杂。然而，这些方式在实际生产中难以控制，导致器件性能较差。
发明内容
有鉴于此，本公开提出了一种半导体器件结构及其形成方法，能够得到易于控制且性能稳定的器件结构。
根据本公开的一方面，提供了一种半导体器件结构的形成方法，所述方法包括：
在衬底上依次生成第一介质层和第二介质层；
对所述第二介质层进行刻蚀处理，形成第一注入区域；
对所述第一注入区域进行第一离子注入处理，在所述衬底中形成掺杂区域；
在所述第二介质层上依次生成第三介质层和第四介质层；
对所述第四介质层进行边墙刻蚀处理，形成第二注入区域；
对所述第二注入区域进行第二离子注入处理，在所述衬底中形成半导体器件的源极区域以及体区域，
其中，所述体区域包括所述掺杂区域中除所述源极区域之外的区域。
在一种可能的实现方式中，所述方法还包括：
去除所述第一介质层、所述第二介质层、所述第三介质层及所述第四介质层；
在所述衬底上依次生成第五介质层和第六介质层；
对所述第六介质层进行刻蚀处理，使得所述第六介质层形成为所述半导体器件的栅极区域。
在一种可能的实现方式中，对所述第四介质层进行边墙刻蚀处理，形成第二注入区域，包括：
采用刻蚀剂刻蚀所述第四介质层第一时间段，以使刻蚀后的第四介质层在所述第一注入区域上的水平宽度达到预设宽度；
将所述第一注入区域中未被所述刻蚀后的第四介质层遮挡的区域确定为所述第二注入区域。
在一种可能的实现方式中，所述源极区域与所述体区域的掺杂类型不同，所述源极区域与所述衬底的掺杂类型相同。
在一种可能的实现方式中，所述衬底包括硅或碳化硅；
所述第一介质层、所述第三介质层及所述第五介质层包括二氧化硅或氮化硅；
所述第二介质层、所述第四介质层及所述第六介质层包括多晶硅。
在一种可能的实现方式中，所述第一介质层及所述第三介质层的厚度为10nm-200nm，所述第二介质层及所述第四介质层的厚度为0.2um-2um。
在一种可能的实现方式中，所述半导体器件包括垂直双扩散金属氧化物晶体管VDMOS或横向扩散金属氧化物晶体管LDMOS。
在一种可能的实现方式中，所述衬底的材料包括硅Si、碳化硅SiC、氮化镓GaN以及砷化镓GaAs中的任意一种。
根据本公开的另一方面，提供了一种半导体器件结构，所述半导体器件结构是根据上述的方法形成的。
根据本公开的各方面的半导体器件结构及其形成方法，能够在已进行第一次离子注入的衬底的第一注入区域上生成介质层，对介质层进行边墙刻蚀以形成第二注入区域，并对第二注入区域进行第二次离子注入，在衬底中形成半导体器件的源极区域以及体区域，从而准确控制源极区域及体区域，进而准确控制器件的沟道长度，提高MOS器件的性能。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1示出根据本公开一实施例的半导体器件结构的形成方法的流程图。
图2a-图2j示出根据本公开一实施例的半导体器件结构的工艺流程的示意图。
图3示出根据本公开一实施例的半导体器件结构的形成方法的流程图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
图1示出根据本公开一实施例的半导体器件结构的形成方法的流程图。如图1所示，该方法包括：
在步骤S101中，在衬底上依次生成第一介质层和第二介质层；
在步骤S102中，对所述第二介质层进行刻蚀处理，形成第一注入区域；
在步骤S103中，对所述第一注入区域进行第一离子注入处理，在所述衬底中形成掺杂区域；
在步骤S104中，在所述第二介质层上依次生成第三介质层和第四介质层；
在步骤S105中，对所述第四介质层进行边墙刻蚀处理，形成第二注入区域；
在步骤S106中，对所述第二注入区域进行第二离子注入处理，在所述衬底中形成半导体器件的源极区域以及体区域，
其中，所述体区域包括所述掺杂区域中除所述源极区域之外的区域。
根据本公开的实施例，能够在衬底上形成第一注入区域并进行第一次离子注入，在注入后的衬底上生成介质层，对介质层进行边墙刻蚀以形成第二注入区域，并对第二注入区域进行第二次离子注入，在衬底中形成半导体器件的源极区域以及体区域，从而准确控制源极区域及体区域，进而准确控制器件的沟道长度，提高MOS器件的性能。
举例来说，待形成的半导体器件可包括垂直双扩散金属氧化物晶体管VDMOS或横向扩散金属氧化物晶体管LDMOS等电压控制型MOS器件。此类MOS器件可在合适的栅极电压的控制下，在器件的源极和漏极之间形成导电沟道，实现源极和漏极之间的电流垂直流动。
图2a-图2j示出根据本公开一实施例的半导体器件结构的工艺流程的示意图。在一种可能的实现方式中，可首先准备半导体器件结构的衬底。该衬底的材料可例如包括硅（Si）、碳化硅（SiC）、氮化镓（GaN）以及砷化镓（GaAs）中的任意一种，并可根据半导体器件的类型而采用N型衬底或P型衬底。
在一种可能的实现方式中，如图2a所示，可以在衬底21上生成第一介质层22。第一介质层22可包括二氧化硅或氮化硅，其厚度可为10nm-200nm（100Å-2000Å），例如，第一介质层的厚度可为500Å。
在一种可能的实现方式中，如图2b所示，可在第一介质层22上生成第二介质层23。第二介质层23可例包括多晶硅，其厚度可为0.2um-2um，例如，第二介质层的厚度可为0.8um。
在一种可能的实现方式中，如图2c所示，可在步骤S102中对第二介质层进行刻蚀处理，形成第一注入区域231。对第二介质层的刻蚀处理过程可采用常规的光刻及刻蚀方式。例如，可在第二介质层上涂覆光刻胶，根据预先设定的图形对光刻胶进行曝光及显影处理，通过干法刻蚀或湿法刻蚀方式刻蚀所述第二介质层，并在刻蚀完成后移除光刻胶。本公开对第二介质层的具体刻蚀处理方式不作限制。
在一种可能的实现方式中，如图2d所示，可在步骤S103中对第一注入区域231进行第一离子注入处理，在所述衬底21中形成掺杂区域211。该第一离子注入处理可采用常规的离子注入方式实现。其中，用于第一离子注入的离子类型可与衬底21的掺杂类型不同，例如当衬底21为N型衬底时，第一离子注入的离子可为P型离子；当衬底21为P型衬底时，第一离子注入的离子可为N型离子。应当理解，掺杂区域211的深度可根据实际需要进行设定，本公开对此不作限制。
在一种可能的实现方式中，如图2e所示，在形成掺杂区域211后，可在第二介质层23上生成第三介质层24。第三介质层24可包括二氧化硅或氮化硅，其厚度可为10nm-200nm（200Å-2000Å），例如，第三介质层的厚度可为500Å。
在一种可能的实现方式中，如图2f所示，可在第一介质层22（第一注入区域）和第三介质层24上生成第四介质层25。第四介质层25可例包括多晶硅，其厚度可为0.2um-2um，例如，第四介质层的厚度可为0.8um。
在一种可能的实现方式中，如图2g所示，可在步骤S105中对第四介质层25进行边墙刻蚀处理，形成第二注入区域251。
在一种可能的实现方式中，步骤S105可包括：
采用刻蚀剂刻蚀所述第四介质层第一时间段，以使刻蚀后的第四介质层在所述第一注入区域上的水平宽度达到预设宽度；
将所述第一注入区域中未被所述刻蚀后的第四介质层遮挡的区域确定为所述第二注入区域。
举例来说，可以采用刻蚀剂对第四介质层25进行各向异性刻蚀，使得竖直方向的刻蚀速度大于水平方向的刻蚀速度。可控制刻蚀时间为第一时间段，以使刻蚀后的第四介质层25在所述第一注入区域上的水平宽度达到预设宽度。从而，可将第一注入区域231中未被所述刻蚀后的第四介质层遮挡的区域确定为所述第二注入区域251（如图2g所示）。
应当理解，可根据器件的实际需要以及具体的刻蚀工艺来设定该预设宽度和刻蚀时间（第一时间段），本公开对此不作限制。
在一种可能的实现方式中，如图2h所示，可在步骤S106中对第二注入区域251进行第二离子注入处理，在所述衬底21中形成半导体器件的源极区域212以及体区域213，其中，体区域213包括所述掺杂区域211中除所述源极区域212之外的区域。该第二离子注入处理可采用常规的离子注入方式实现。
其中，用于第二离子注入的离子类型可与掺杂区域211的掺杂类型不同，而与衬底21的掺杂类型相同，例如当衬底21为N型衬底时，第一离子注入的离子可为P型离子，第二离子注入的离子可为N型离子；当衬底21为P型衬底时，第一离子注入的离子可为N型离子，第二离子注入的离子可为P型离子。源极区域212的深度可小于掺杂区域211的深度。应当理解，源极区域212的具体深度可根据实际需要进行设定，本公开对此不作限制。
通过这种方式，可以形成半导体器件的源极区域212以及体区域213。其中，可由边墙的宽度（刻蚀后的第四介质层在所述第一注入区域上的水平宽度）控制体区域213的宽度，进而控制半导体器件的沟道长度，使得器件的生产过程易于控制，从而能够使生成的半导体器件（MOSFET）性能稳定。
此外，源极区域212与体区域213可实现自对准，能够避免多次光刻及刻蚀（套刻）过程中的对准误差，从而简化工艺流程并提高器件性能。
图3示出根据本公开一实施例的半导体器件结构的形成方法的流程图。如图3所示，在一种可能的实现方式中，所述方法还包括：
在步骤S107中，去除所述第一介质层、所述第二介质层、所述第三介质层及所述第四介质层；
在步骤S108中，在所述衬底上依次生成第五介质层和第六介质层；
在步骤S109中，对所述第六介质层进行刻蚀处理，使得所述第六介质层形成为所述半导体器件的栅极区域。
举例来说，如图2i所示，在形成半导体器件的源极区域212及体区域213后，可以从衬底21上去除第一介质层22、第二介质层23、第三介质层24及第四介质层25。可根据第一介质层22、第二介质层23、第三介质层24及第四介质层25的具体材质，采用不同的方式去除各介质层，本公开对此不作限制。
在一种可能的实现方式中，如图2j所示，可以在衬底21上依次生成第五介质层26和第六介质层27。其中，第五介质层26可包括二氧化硅或氮化硅，其厚度可为10nm-200nm（100Å-2000Å），例如，第五介质层26的厚度可为500Å。第六介质层27可例包括多晶硅，其厚度可为0.2um-2um，例如，第六介质层27的厚度可为0.8um。
在一种可能的实现方式中，如图2j所示，可采用预先设定的栅图形对第六介质层27进行刻蚀处理，使得第六介质层27形成为半导体器件的栅极区域271。其中，栅极区域271可完全遮挡体区域213，以便在栅极电压的控制下，在源极和漏极之间形成导电沟道。应当理解，对第六介质层27的刻蚀处理过程可采用常规的光刻及刻蚀方式，本公开对此不作限制。
通过这种方式，可以形成半导体器件的栅极区域，实现半导体器件的栅极区域与源极区域之间的匹配，从而提高半导体器件的性能。
经过上述工艺步骤的处理，可形成具有栅极区域、源极区域以及体区域的半导体器件结构。在此半导体器件结构基础上，可继续进行常规工艺流程，最终形成完整的半导体器件。本公开对后续的工艺流程不作限制。
根据本公开实施例的半导体器件结构的形成方法，能够形成具有栅极区域、源极区域以及体区域的半导体器件结构。可由边墙的宽度控制体区域的宽度，进而控制半导体器件的沟道长度，使得器件的生产过程易于控制，从而能够使生成的半导体器件（MOSFET）性能稳定。并且，源极区域与体区域可实现自对准，能够避免多次光刻及刻蚀（套刻）过程中的对准误差，从而简化工艺流程并提高器件性能。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (9)
1.一种半导体器件结构的形成方法，其特征在于，包括：
在衬底上依次生成第一介质层和第二介质层；
对所述第二介质层进行刻蚀处理，形成第一注入区域；
对所述第一注入区域进行第一离子注入处理，在所述衬底中形成掺杂区域；
在所述第二介质层上依次生成第三介质层和第四介质层；
对所述第四介质层进行边墙刻蚀处理，形成第二注入区域；
对所述第二注入区域进行第二离子注入处理，在所述衬底中形成半导体器件的源极区域以及体区域，
其中，所述体区域包括所述掺杂区域中除所述源极区域之外的区域。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
去除所述第一介质层、所述第二介质层、所述第三介质层及所述第四介质层；
在所述衬底上依次生成第五介质层和第六介质层；
对所述第六介质层进行刻蚀处理，使得所述第六介质层形成为所述半导体器件的栅极区域。
3.根据权利要求1所述的方法，其特征在于，对所述第四介质层进行边墙刻蚀处理，形成第二注入区域，包括：
采用刻蚀剂刻蚀所述第四介质层第一时间段，以使刻蚀后的第四介质层在所述第一注入区域上的水平宽度达到预设宽度；
将所述第一注入区域中未被所述刻蚀后的第四介质层遮挡的区域确定为所述第二注入区域。
4.根据权利要求1所述的方法，其特征在于，所述源极区域与所述体区域的掺杂类型不同，所述源极区域与所述衬底的掺杂类型相同。
5.根据权利要求2所述的方法，其特征在于，所述衬底包括硅或碳化硅；
所述第一介质层、所述第三介质层及所述第五介质层包括二氧化硅或氮化硅；
所述第二介质层、所述第四介质层及所述第六介质层包括多晶硅。
6.根据权利要求1所述的方法，其特征在于，所述第一介质层及所述第三介质层的厚度为10nm-200nm，所述第二介质层及所述第四介质层的厚度为0.2um-2um。
7.根据权利要求1所述的方法，其特征在于，所述半导体器件包括垂直双扩散金属氧化物晶体管VDMOS或横向扩散金属氧化物晶体管LDMOS。
8.根据权利要求1所述的方法，其特征在于，所述衬底的材料包括硅Si、碳化硅SiC、氮化镓GaN以及砷化镓GaAs中的任意一种。
9.一种半导体器件结构，其特征在于，所述半导体器件结构是根据权利要求1-8中任意一项所述的方法形成的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810360574 | 2018-04-20 | ||
| CN2018103605748 | 2018-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108417639A true CN108417639A (zh) | 2018-08-17 |
| CN108417639B CN108417639B (zh) | 2018-11-23 |
Family
ID=63141797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810754787.9A Active CN108417639B (zh) | 2018-04-20 | 2018-07-11 | 半导体器件结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108417639B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070075364A1 (en) * | 2005-09-30 | 2007-04-05 | Analog Power Intellectual Properties Limited | Power MOSFETs and methods of making same |
| CN103578992A (zh) * | 2012-07-25 | 2014-02-12 | 北大方正集团有限公司 | 一种集成vdmos芯片及其制作方法 |
| CN105097540A (zh) * | 2014-05-21 | 2015-11-25 | 北大方正集团有限公司 | 平面vdmos器件的制造方法 |
| CN105304492A (zh) * | 2014-07-30 | 2016-02-03 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
| CN105336774A (zh) * | 2014-06-30 | 2016-02-17 | 北大方正集团有限公司 | 垂直双扩散场效应晶体管及其制作方法 |
-
2018
- 2018-07-11 CN CN201810754787.9A patent/CN108417639B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070075364A1 (en) * | 2005-09-30 | 2007-04-05 | Analog Power Intellectual Properties Limited | Power MOSFETs and methods of making same |
| CN103578992A (zh) * | 2012-07-25 | 2014-02-12 | 北大方正集团有限公司 | 一种集成vdmos芯片及其制作方法 |
| CN105097540A (zh) * | 2014-05-21 | 2015-11-25 | 北大方正集团有限公司 | 平面vdmos器件的制造方法 |
| CN105336774A (zh) * | 2014-06-30 | 2016-02-17 | 北大方正集团有限公司 | 垂直双扩散场效应晶体管及其制作方法 |
| CN105304492A (zh) * | 2014-07-30 | 2016-02-03 | 北大方正集团有限公司 | 一种半导体器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108417639B (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI616935B (zh) | 橫向擴散金氧半導體裝置中之錐形閘極氧化物 | |
| JP2012060189A (ja) | 高電圧ｆｅｔ用ゲートエッチング方法 | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| KR100385859B1 (ko) | 트렌치 게이트 mosfet 전력소자 제조방법 | |
| CN105304630B (zh) | 半导体器件及其制造方法 | |
| JP2004520724A (ja) | トレンチゲート半導体デバイスの製造 | |
| US9484437B2 (en) | Lateral double diffused metal oxide semiconductor device and manufacturing method thereof | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| JP4122230B2 (ja) | オン抵抗が低減された二重拡散型電界効果トランジスタ | |
| TW574746B (en) | Method for manufacturing MOSFET with recessed channel | |
| CN108417639B (zh) | 半导体器件结构及其形成方法 | |
| US9882045B2 (en) | Vertical conduction integrated electronic device protected against the latch-up and relating manufacturing process | |
| CN109585284A (zh) | 半导体器件及其形成方法 | |
| CN104134661A (zh) | 一种高压集成电路及其制造方法 | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| CN110289310A (zh) | 晶体管、栅极结构及其制备方法 | |
| CN109285783A (zh) | 半导体器件结构及形成方法 | |
| CN104008975A (zh) | 一种沟槽型功率mos晶体管的制造方法 | |
| TW202013460A (zh) | 屏蔽閘極式金氧半場效應電晶體及其製造方法 | |
| CN117855283B (zh) | 一种ldmos器件及其制备方法 | |
| JP5266738B2 (ja) | トレンチゲート型半導体装置の製造方法 | |
| KR19990051079A (ko) | 절연막 경사식각을 이용한 전력소자 제조방법 | |
| CN110676173B (zh) | 半导体器件结构及其形成方法 | |
| CN110098110B (zh) | 半导体器件及其形成方法 | |
| CN104008976A (zh) | 一种沟槽功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211227 Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New Area, Pudong New Area, Shanghai Patentee after: INVENTCHIP TECHNOLOGY Co.,Ltd. Address before: Room 501-131, 5th floor, Fuxi Road, Pudong New Area, Shanghai Patentee before: SHANGHAI ZHUANXIN ENTERPRISE MANAGEMENT CONSULTATION PARTNERSHIP ENTERPRISE (L.P.) |