KR100385859B1 - 트렌치 게이트 mosfet 전력소자 제조방법 - Google Patents
트렌치 게이트 mosfet 전력소자 제조방법 Download PDFInfo
- Publication number
- KR100385859B1 KR100385859B1 KR10-2000-0082805A KR20000082805A KR100385859B1 KR 100385859 B1 KR100385859 B1 KR 100385859B1 KR 20000082805 A KR20000082805 A KR 20000082805A KR 100385859 B1 KR100385859 B1 KR 100385859B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- self
- oxide film
- trench gate
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title abstract description 9
- 229910052739 hydrogen Inorganic materials 0.000 title abstract description 9
- 239000001257 hydrogen Substances 0.000 title abstract description 9
- 238000000137 annealing Methods 0.000 title abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 244000208734 Pisonia aculeata Species 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 4
- 238000005137 deposition process Methods 0.000 claims 1
- 238000000992 sputter etching Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 6
- 238000005984 hydrogenation reaction Methods 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 수소 어널링 및 자기정렬기술을 이용한 트렌치 게이트 MOSFET 전력소자 제조방법에 관한 것으로서, 보다 상세하게는 자기정렬 및 측벽 산화막을 사용하여 마스크 수를 줄이고 수소 열처리를 이용하여 트렌치 코너부분을 라운딩하여 소자의 항복전압 및 신뢰성을 크게 향상시킬 수 있는 트렌치 게이트 전력 MOSFET 제작방법에 관한 것이다.
상기한 트렌치 게이트 전력 MOSFET 제작방법은 트렌치를 수소로 열처리하여 상기 트렌치 코너부분을 라운딩함으로서 상기 트렌치 표면에 균일한 산화막을 성장시켜 전기적 특성을 향상시킨 것을 특징으로 한다.
Description
본 발명은 수소 어널링 및 자기정렬기술을 이용한 트렌치 게이트 전력소자에 관한 것으로서, 보다 상세하게는 자기정렬 및 측벽 산화막을 사용하여 마스크 수를 줄이고 수소화 열처리를 이용하여 트렌치 코너부분을 라운딩하여 소자의 항복전압 및 신뢰성을 크게 향상시킬 수 있는 트렌치 게이트 전력 MOSFET 제작방법에 관한 것이다.
종래의 트렌치 게이트 전력 MOSFET는 공정이 복잡하고 누설전류, 항복전압 및 신뢰성에 있어 문제점이 많았다. 다시 말해서, 종래의 트렌치 TMOSFET 전력소자는 보통 5~6개의 마스크를 사용하여 제작됨으로서 제작공정이 복잡하다. 또한, 양질의 게이트 절연막을 트렌치 표면에 성장시키는 기술, 다결정실리콘으로 트렌치 채우기(filling) 및 평탄화 기술에 많은 문제점을 내포하고 있기 때문에 누설전류, 항복전압 및 신뢰성에 대한 많은 연구가 선행되어야 한다. 현재 트렌치 게이트 MOSFET는 기술개발에 따라 트렌치 게이트 MOSFET의 항복전압 및 신뢰성 특성은 많이 개선되었지만 그에 따른 공정의 복잡성 및 다른 전기적 특성 변화를 조절하는데 있어 어려움이 있다.
따라서 상기한 종래기술의 문제점을 해결하기 위해 안출된 본 발명에 따른 수소화 어널링 및 자기정렬기술을 이용한 트렌치 게이트 전력소자는 트렌치 측벽산화막 형성 및 자기정렬 기술을 도입하여 3장의 마스크로 기존의 트렌치 게이트 MOSFET를 제작하여 공정을 간단히 하고, 또한 트렌치 표면에 균일한 산화막을 성장시켜 소자의 전기적 특성, 특히 누설전류, 항복전압 및 신뢰성을 향상시키기 위하여 수소 열처리로 트렌치 코너영역을 Rounding 하여 트렌치 표면에 균일한 두께의 산화막을 성장시키는 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일 실시예에 따라 제작된 트렌치 게이트 전력 MOSFET 의 단면도,
도 2a 내지 2i는 본 발명에 일 실시예에 의해 제작된 트렌치 게이트 전력 MOSFET의 제조방법을 나타낸 공정도이다.
※도면의 주요 부분에 대한 부호의 설명※
10 : n+/n- 기판/에피층 11 : 산화막
12 : 질화막 13 :피 베이스(p-base) 층
14 : 측벽 산화막 15 : 트렌치
16 : 게이트 산화막 17 : 다결정 실리콘
18 : 소스 20 : p+ 소스
21 : 소스 전극 22 : 드레인 전극
상기한 목적을 달성하기 위한 본 발명에 따른 수소화 어널링 및 자기정렬기술을 이용한 트렌치 게이트 전력소자는 트렌치를 수소로 열처리하여 상기 트렌치 코너부분을 라운딩함으로서 상기 트렌치 표면에 균일한 산화막이 형성되어 전기적 특성이 향상된 것을 특징으로 하는 트렌치 게이트 MOSFET 전력소자가 제공된다.
또한, 트렌치 게이트 MOSFET 전력소자 제조방법에 있어서, 트렌치를 수소로 열처리하여 상기 트렌치 코너부분을 라운딩함으로서 상기 트렌치 표면에 균일한 산화막을 성장시켜 전기적 특성을 향상시킨 것을 특징으로 하는 트렌치 게이트 MOSFET 전력소자 제조방법이 제공된다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 트렌치 게이트 MOSFET 전력소자 제조방법을 보다 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따라 제작된 트렌치 전력소자의 단면도이다. 도 1을 참조하면, 본 발명에 따른 트렌치 전력소자는 제조공정의 단순화 이외에 종래의 트렌치 전력소자와 비교할 때 트렌치 측벽막과 자기정렬 기술을 이용하기 때문에 고집적화가 가능하다. 또한 수소화 열처리로 인하여 트렌치 코너부분이 라운딩 되어 소자의 신뢰성을 향상시키고 누설전류를 크게 줄일 수 있다.
도 2a 내지 2i는 본 발명의 일 실시예에 따라 트렌치 게이트 MOSFET 전력소자의 제조방법을 나타낸 공정도이다.
(1) 제 1단계
먼저 도 2a를 참조하면, 도 2a는 n+/n- 기판/에피층(10) 위에 산화막(11)과 2000~4000Å의 질화막(12)을 성장 및 증착한 후 감광층(1)을 증착한 것을 나타낸 것이다.
트렌치 마스크(제1 마스크)를 사용하여 트렌치 영역을 정의하고 질화막(12)을 에칭한다(도 2b) 또한 붕소(boron)를 1~5E12/cm2농도로 이온주입하고 1150℃에서 drive-in 하여 소자의 채널이 형성될 피 베이스(p-base) 층(13)을 형성한다(도2c).
(2) 제 2단계
다음에 2000~5000 Å의 TEOS 산화막을 이용하여 트렌치 측벽에 측벽 산화막(14)을 형성시킨다(도 2d). 계속해서 RIE(Reactive Ion Etching)를 이용하여 트렌치(15)를 형성시키고(도 2e), 상기 트렌치 측벽 산화막(14)을 제거한 후 생긴 Pull-back 영역을 이용하여 900~1000℃의 수소화 분위기에서 열처리함으로서 트렌치 바닥 및 윗부분의 코너를 라운딩(Rounding) 한다(도 2f). 이때 측벽 산화막(14)을 제거함으로서 생기는 풀백(Pull-back) 영역은 트렌치 코너 라운딩의 크기 및 형태를 결정하는 중요한 역할을 한다.
(3) 제 3단계
도 2g에서는 트렌치 표면상태를 향상시키기 위하여 500 Å의 희생 산화막(sacrificial oxide)을 성장시키고 제거한 후 게이트 산화막(16)을 900~1000 ℃에서 500 Å 정도 성장시킨다. 다음에 다결정 실리콘(17)을 증착 및 에칭하여(제 2마스크) 표면의 다결정 실리콘을 에칭한 후 As++ (5E15/cm2) 을 이온주입 한다.
(4) 제 4단계
다시 3000~5000 Å의 O3-TEOS 산화막(19)을 증착하고 에치 백(Etch-back)을 질화막(12)이 보일 때까지 진행시킨 다음 상기 질화막(12)을 제거한다(도 2h). 계속해서 붕소와 같은 억셉터(acceptor)를 2~3E15/cm2이온주입 및 드라이브 인(drive-in) 하여 p+ body 접촉(contact,20)을 형성하고, 마지막으로 전면(前面)에 알루미늄을 증착하고 에칭하여 소스 및 게이트 전극(21, 제 3 마스크)을 형성하고 아울러 웨이퍼의 뒷면에도 알루미늄을 증착하여 드레인 전극(22)을 형성하여 트렌치 게이트 전력 MOSFET를 완성한다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기한 바와 같이 본 발명에 따른 수소화 어널링 및 자기정렬기술을 이용한 트렌치 게이트 전력소자는 종래의 트렌치 게이트 파워 MOSFET를 3장의 마스크를 사용하여 제작함으로서 생산단가를 대폭 줄일 수 있으며, 측벽산화막 및 자기정렬 기술을 이용하여 소스를 형성시킴에 따라 고집적 트렌치 기술을 구현할 수 있어 on-저항을 향상시킬 수 있고 대전류화가 용이하다. 또한, 수소 열처리로 트렌치 표면에 균일한 산화막을 성장시킬 수 있기 때문에 소자의 전기적 특성, 특히 누설전류, 항복전압 및 신뢰성을 향상시킨다.
Claims (6)
- 삭제
- 기판 상에 제1 산화막과 질화막을 증착하는 공정, 증착된 질화막 위에 감광층을 증착하는 공정을 포함하는 트렌치 게이트 MOSFET 전력소자 제조방법에 있어서,상기 감광층 증착 공정 후에, 트렌치 마스크를 사용하여 질화막을 에칭하는 제1 단계;붕소를 이온주입하고 드라이브 인하여 피 베이스(P-base)층을 형성하는 제2 단계;트렌치 측벽 산화막을 형성한 후 이온 에칭하여 트렌치를 형성하는 제3 단계:상기 트렌치 측벽 산화막을 제거한 후 자동적으로 형성되는 풀 백(pull-back) 영역을 이용하여 트렌치 코너 부분을 라운딩되게 열처리하는 제4 단계;상기 트렌치 영역에 게이트 산화막을 성장시키고 다결정 실리콘을 증착 및 에칭한 후 이온주입하는 제5 단계;상기 트렌치 영역 상에 제2 산화막을 증착하고 상기 질화막을 제거한 후, 바디 컨텍트를 형성하는 제6 단계; 및소스 전극, 게이트 전극 및 드레인 전극을 형성하는 제7 단계를 포함하는 트렌치 게이트 MOSFET 전력소자 제조방법.
- 삭제
- 삭제
- 삭제
- 제2항에 있어서,상기 제6 단계는 상기 질화막을 제거하고 억셉터(acceptor)를 이온주입 및 드라이브 인하는 자기정렬 공정으로 상기 바디 컨택트를 형성하는 특징으로 하는 트렌치 게이트 MOSFET 전력소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0082805A KR100385859B1 (ko) | 2000-12-27 | 2000-12-27 | 트렌치 게이트 mosfet 전력소자 제조방법 |
| US10/032,629 US6511886B2 (en) | 2000-12-27 | 2001-12-26 | Method for manufacturing trench-gate type power semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0082805A KR100385859B1 (ko) | 2000-12-27 | 2000-12-27 | 트렌치 게이트 mosfet 전력소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054110A KR20020054110A (ko) | 2002-07-06 |
| KR100385859B1 true KR100385859B1 (ko) | 2003-06-02 |
Family
ID=19703667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0082805A KR100385859B1 (ko) | 2000-12-27 | 2000-12-27 | 트렌치 게이트 mosfet 전력소자 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6511886B2 (ko) |
| KR (1) | KR100385859B1 (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6706604B2 (en) * | 1999-03-25 | 2004-03-16 | Hitachi, Ltd. | Method of manufacturing a trench MOS gate device |
| US7078296B2 (en) * | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| US20050106794A1 (en) * | 2002-03-26 | 2005-05-19 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing a semiconductor device |
| JP4123961B2 (ja) * | 2002-03-26 | 2008-07-23 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
| US7161208B2 (en) * | 2002-05-14 | 2007-01-09 | International Rectifier Corporation | Trench mosfet with field relief feature |
| KR100967200B1 (ko) * | 2003-02-05 | 2010-07-05 | 매그나칩 반도체 유한회사 | 트렌치 ｄｍｏｓ 트랜지스터 및 그 제조 방법 |
| KR100468785B1 (ko) * | 2003-02-19 | 2005-01-29 | 삼성전자주식회사 | 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법 |
| KR100518054B1 (ko) * | 2003-06-26 | 2005-09-28 | 주식회사 케이이씨 | 트랜지스터 및 그 제조 방법 |
| JP4567969B2 (ja) * | 2003-10-28 | 2010-10-27 | 東部エレクトロニクス株式会社 | 半導体素子のトランジスタ製造方法 |
| DE10361135B4 (de) * | 2003-12-23 | 2006-07-27 | Infineon Technologies Ag | Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain |
| KR100596780B1 (ko) * | 2004-04-22 | 2006-07-04 | 주식회사 하이닉스반도체 | 디램 셀 제조방법 |
| JP2005327799A (ja) * | 2004-05-12 | 2005-11-24 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| GB0411971D0 (en) * | 2004-05-28 | 2004-06-30 | Koninkl Philips Electronics Nv | Semiconductor device and method for manufacture |
| US7808029B2 (en) * | 2006-04-26 | 2010-10-05 | Siliconix Technology C.V. | Mask structure for manufacture of trench type semiconductor device |
| KR100988776B1 (ko) * | 2007-12-27 | 2010-10-20 | 주식회사 동부하이텍 | 리세스드 게이트 트랜지스터의 제조 방법 |
| JP5472862B2 (ja) * | 2009-03-17 | 2014-04-16 | 三菱電機株式会社 | 電力用半導体装置の製造方法 |
| CN102082125B (zh) * | 2009-11-30 | 2013-06-12 | 杰力科技股份有限公司 | 功率金氧半导体场效晶体管的制造方法 |
| US8349691B2 (en) * | 2010-01-14 | 2013-01-08 | Excelliance Mos Corporation | Method of forming power MOSFET |
| CN103219241B (zh) * | 2012-01-19 | 2016-06-22 | 立新半导体有限公司 | 一种制备沟槽半导体分立器件的方法 |
| US9577073B2 (en) * | 2014-12-11 | 2017-02-21 | Infineon Technologies Ag | Method of forming a silicon-carbide device with a shielded gate |
| CN109545855B (zh) * | 2018-11-19 | 2021-09-17 | 中国科学院微电子研究所 | 一种碳化硅双沟槽mosfet器件有源区的制备方法 |
| CN113540234A (zh) * | 2020-04-10 | 2021-10-22 | 南京紫竹微电子有限公司 | 自对准的沟槽式场效应晶体管及其制备方法 |
| CN113594039B (zh) * | 2020-04-30 | 2023-11-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036380A (ko) * | 1999-10-08 | 2001-05-07 | 정선종 | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60223153A (ja) * | 1984-04-19 | 1985-11-07 | Nippon Telegr & Teleph Corp <Ntt> | Ｍｉｓ型キャパシタを有する半導体装置の製法 |
| JPH0779133B2 (ja) * | 1986-06-12 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US4992390A (en) * | 1989-07-06 | 1991-02-12 | General Electric Company | Trench gate structure with thick bottom oxide |
| US5780353A (en) * | 1996-03-28 | 1998-07-14 | Advanced Micro Devices, Inc. | Method of doping trench sidewalls before trench etching |
| TW442972B (en) * | 1999-10-01 | 2001-06-23 | Anpec Electronics Corp | Fabricating method of trench-type gate power metal oxide semiconductor field effect transistor |
-
2000
- 2000-12-27 KR KR10-2000-0082805A patent/KR100385859B1/ko not_active IP Right Cessation
-
2001
- 2001-12-26 US US10/032,629 patent/US6511886B2/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010036380A (ko) * | 1999-10-08 | 2001-05-07 | 정선종 | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6511886B2 (en) | 2003-01-28 |
| KR20020054110A (ko) | 2002-07-06 |
| US20020081795A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385859B1 (ko) | 트렌치 게이트 mosfet 전력소자 제조방법 | |
| US6444528B1 (en) | Selective oxide deposition in the bottom of a trench | |
| US6498071B2 (en) | Manufacture of trench-gate semiconductor devices | |
| KR100517559B1 (ko) | 핀 전계효과 트랜지스터 및 그의 핀 형성방법 | |
| KR100225409B1 (ko) | 트렌치 디-모오스 및 그의 제조 방법 | |
| JP3217690B2 (ja) | 半導体装置の製造方法 | |
| KR100399583B1 (ko) | 자기 정렬 기술을 이용한 트렌치 게이트 전력 소자 제조방법 | |
| JP2006261703A (ja) | メサ分離ｓｏｉトランジスタおよびそれの製造方法 | |
| JP2009505403A (ja) | シールドゲート電界効果トランジスタにおけるインターポリ絶縁膜の構造および製造方法。 | |
| JP2004031963A (ja) | イオン注入によるトレンチ内の自己整合された差別的酸化 | |
| JPH09283535A (ja) | 半導体装置の製造方法 | |
| KR100719152B1 (ko) | 전계-효과 트랜지스터 및 그 제조 방법 | |
| WO2003021684A1 (en) | Method for producing a semiconductor device having an edge structure | |
| CN110957357B (zh) | 屏蔽栅极式金氧半场效应晶体管的制造方法 | |
| US6518129B2 (en) | Manufacture of trench-gate semiconductor devices | |
| US7391077B2 (en) | Vertical type semiconductor device | |
| US20040214397A1 (en) | Low voltage power MOSFET device and process for its manufacture | |
| KR20000056248A (ko) | 소오스/드레인 영역의 수평방향 확산을 방지하는 전계효과 트랜지스터 및 그 제조방법 | |
| KR101801406B1 (ko) | 반도체 장치 및 관련 제조 방법 | |
| JP2020506547A (ja) | トレンチ分離構造およびその製造方法 | |
| CN113594043A (zh) | 沟槽型mosfet器件及其制造方法 | |
| KR100306744B1 (ko) | 트렌치게이트전력소자의제조방법 | |
| KR100275484B1 (ko) | 트렌치형 게이트 전극을 갖는 전력소자 제조방법 | |
| JPH08255902A (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
| TWI804303B (zh) | 寄生接面場效電晶體阻抗的降低方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130424 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20150427 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |