CN104008975A - 一种沟槽型功率mos晶体管的制造方法 - Google Patents

一种沟槽型功率mos晶体管的制造方法 Download PDF

Info

Publication number
CN104008975A
CN104008975A CN201410253152.2A CN201410253152A CN104008975A CN 104008975 A CN104008975 A CN 104008975A CN 201410253152 A CN201410253152 A CN 201410253152A CN 104008975 A CN104008975 A CN 104008975A
Authority
CN
China
Prior art keywords
doping
mos transistor
power mos
groove
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410253152.2A
Other languages
English (en)
Inventor
刘伟
苗跃
王鹏飞
龚轶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Dongwei Semiconductor Co Ltd
Suzhou Oriental Semiconductor Co Ltd
Original Assignee
Suzhou Dongwei Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Dongwei Semiconductor Co Ltd filed Critical Suzhou Dongwei Semiconductor Co Ltd
Priority to CN201410253152.2A priority Critical patent/CN104008975A/zh
Publication of CN104008975A publication Critical patent/CN104008975A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明属于半导体器件制造技术领域，特别是涉及一种沟槽型功率MOS晶体管的制造方法。本发明是在器件的U形凹槽内形成场氧化层后，采用光刻胶作为牺牲介质层，采用等离子体刻蚀方法，使得刻蚀后的光刻胶仅保留在U形凹槽内，之后刻蚀掉外露的场氧化层，然后剥除光刻胶，再进行栅氧化层的氧化和多晶硅栅极的淀积，最后形成与源区和沟道掺杂区接触的源极金属。本发明具有工艺过程简单可靠、易于控制等优点，可降低沟槽型功率MOS晶体管器件的生产成本和提高其成品率。

Description

一种沟槽型功率MOS晶体管的制造方法
技术领域
本发明属于半导体器件制造技术领域，特别是涉及一种沟槽型功率MOS晶体管的制造方法。
背景技术
随着现代微电子技术的不断深入发展，功率MOS晶体管以其输入阻抗高、低损耗、开关速度快、无二次击穿、安全工作区宽、动态性能好、易与前极耦合实现大电流化、转换效率高等优点，逐渐替代双极型器件成为当今功率器件发展的主流。公知的功率器件主要有平面扩散型MOS晶体管和沟槽型MOS晶体管等类型。以沟槽型MOS晶体管为例，该器件因采用垂直沟道型结构，其面积比平面扩散型MOS晶体管要小很多，所以其电流密度有很大的提高。
沟槽型MOS晶体管的制造方法：如图1所示，首先在半导体衬底内形成U形凹槽，然后在该U形凹槽的表面形成厚场氧化层101，接着淀积多晶硅牺牲介质层102并对多晶硅牺牲介质层进行刻蚀，使得刻蚀后的多晶硅牺牲介质层102仅保留在U形凹槽的特定深度内，之后刻蚀掉外露的厚场氧化层，再在刻蚀掉的厚场氧化层处氧化形成一层薄栅氧化层103，在形成薄栅氧化层103过程中，会同时在多晶硅牺牲介质层的表面形成氧化层；接下来，如图2所示，采用等离子体刻蚀方法刻蚀掉多晶硅牺牲介质层102表面的氧化层，并继续刻蚀掉多晶硅牺牲介质层102，然后刻蚀掉薄栅氧化层103，再重新进行栅氧化层104的氧化和多晶硅栅极105的淀积；最后形成源区与源极金属接触。
上述沟槽型MOS晶体管器件的制造方法，在进行薄栅氧化层103氧化的同时，会在多晶硅牺牲介质层表面形成氧化层，从而阻断了多晶硅牺牲介质层102与外部电极的连接，为不影响这种连接，需要刻蚀掉多晶硅牺牲介质层表面的氧化层，但在进行该刻蚀时又会对薄栅氧化层103造成损伤，因此需要同时刻蚀掉多晶硅牺牲介质层102和薄栅氧化层103，再重新进行栅氧化层的氧化和多晶硅栅极的淀积，这就使得该器件的制造工艺十分复杂，不仅制造成本高，而且降低了该器件的成品率。如何克服现有技术的不足已成为当今半导体器件制造技术领域中研究的热点之一。
发明内容
本发明的目的是为克服现有技术的不足而提供一种沟槽型功率MOS晶体管的制造方法，本发明采用光刻胶替代多晶硅作为牺牲介质层，能够简化沟槽型功率MOS晶体管的制造工艺，降低沟槽型功率MOS晶体管的制造成本和提高其成品率。
根据本发明提出的一种沟槽型功率MOS晶体管的制造方法，其具体步骤包括：
(1)在第一种掺杂类型的半导体衬底内进行沟道离子注入，形成第二种掺杂类型的沟道掺杂区；
(2)在所述半导体衬底的表面形成硬掩膜层；
(3)采用光刻和刻蚀，在所述半导体衬底内形成U形凹槽；
(4)在所述U形凹槽的表面氧化形成第一层绝缘薄膜；
其特征在于还包括：
(5)淀积一层光刻胶，然后采用等离子体刻蚀方法使得刻蚀后的光刻胶仅保留在所述U形凹槽内并位于所述沟道掺杂区的底部；
(6)刻蚀掉外露的所述第一层绝缘薄膜；
(7)剥除光刻胶；
(8)氧化形成第二层绝缘薄膜；
(9)淀积第一层导电薄膜并对该第一层导电薄膜进行刻蚀，刻蚀后的第一层导电薄膜低于所述半导体衬底的表面；
(10)淀积第三层绝缘薄膜并对该第三层绝缘薄膜进行刻蚀，刻蚀后的第三层绝缘薄膜低于所述半导体衬底的表面的硬掩膜层；
(11)刻蚀掉硬掩膜层；
(12)进行离子注入，在所述半导体衬底内所述沟道掺杂区的顶部形成第一种掺杂类型的源区；
(13)进行光刻，暴露出部分所述第一种掺杂类型的源区；
(14)以光刻胶为掩模刻对暴露出的部分所述第一种掺杂类型的源区进行刻蚀，之后沿着该暴露处进行第二种掺杂类型的离子注入，在所述半导体衬底内形成与外部金属接触的沟道掺杂区的高掺杂浓度掺杂区；
(15)去除光刻胶后淀积金属层，形成与所述源区和沟道掺杂区接触的源极金属。
本发明进一步的优选方案在于：
本发明步骤(1)和步骤(12)所述第一种掺杂类型为n型掺杂，则步骤(1)和步骤(14)所述第二种掺杂类型为p型掺杂。
本发明步骤(1)和步骤(12)所述第一种掺杂类型为p型掺杂，则步骤(1)和步骤(14)所述第二种掺杂类型为n型掺杂。
本发明步骤(4)所述第一层绝缘薄膜的材质为氧化硅，其厚度为20～300纳米。
本发明步骤(8)所述第二层绝缘薄膜的材质为氧化硅，其厚度为4～30纳米。
本发明步骤(10)所述第三层绝缘薄膜的材质为氧化硅或氮化硅，其厚度为50～500纳米。
本发明步骤(9)所述第一层导电薄膜的材质为掺杂的多晶硅或金属导电材料。
本发明步骤(1)所述第二种掺杂类型的沟道掺杂区可在步骤(11)所述硬掩膜层被刻蚀掉后，采用离子注入方法在所述半导体衬底内形成。
本发明的实现原理在于：本发明首先是在所述器件的U形凹槽内形成厚场氧化层，以光刻胶替代传统工艺中的多晶硅作为牺牲介质层，并采用等离子体刻蚀方法，通过控制等离子体刻蚀的时间使得刻蚀后的光刻胶仅保留在U形凹槽内并位于所述沟道掺杂区的底部，以便刻蚀掉外露的厚场氧化层，然后剥除光刻胶，再进行栅氧化层的氧化和多晶硅栅极的淀积。
本发明与现有技术相比其显著优点在于：
一是本发明采用光刻胶作为牺牲介质层，采用等离子刻蚀方法刻蚀光刻胶，相比现有的多晶硅淀积工艺更加易于控制、且成本低和效率高。
二是本发明采用去光刻胶工艺对半导体衬底不会造成损伤，因此不需要进行栅氧化层的预氧化，在去光刻胶后可直接进行栅氧化层的氧化和多晶硅栅极的淀积。表1是在器件U形凹槽的表面形成场氧化层后，本发明的沟槽型功率MOS晶体管的制造工艺与现有的沟槽型功率MOS晶体管的制造工艺主要区别的对比，由表1可知，本发明采用光刻胶为牺牲介质层，可省略掉栅氧化层预氧化一个步骤以及氧化层刻蚀两个步骤，在整体上简化和优化了沟槽型功率MOS晶体的制造工艺，从而可降低沟槽型功率MOS晶体管的生产成本和提高该产品的成品率。
表1.本发明与现有技术制造工艺主要区别的对比表
主要步骤 现有技术 本发明
1 淀积多晶硅 旋涂光刻胶
2 多晶硅回刻 等离子体刻蚀光刻胶
3 场氧化层刻蚀 场氧化层刻蚀
4 栅氧化层预氧化 /
5 各向异性刻蚀氧化层 /
6 多晶硅刻蚀 去光刻胶
7 氧化层刻蚀 /
8 栅氧化层氧化 栅氧化层氧化
9 多晶硅栅极淀积 多晶硅栅极淀积
附图说明
图1和图2是现有公知的沟槽型功率MOS晶体管的制造方法中的部分工艺流程示意图。
图3至图11是本发明的沟槽型功率MOS晶体管的制造方法的一个实施例的工艺流程示意图。
图12和图13是采用本发明的沟槽型功率MOS晶体管的制造方法得到沟槽型功率MOS晶体管的两个实施例的剖面示意图。
具体实施方式
为清楚地说明本发明的具体实施方式，说明书附图中所列示图，放大了本发明所述的层和区域的厚度，且所示图形大小并不代表实际尺寸；附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于附图中所示区域的特定形状，而是包括所得到的形状如制造引起的偏差等、再如刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例中均以矩形表示；同时在下面的描述中，所使用的术语半导体衬底可理解为包括正在工艺加工中的半导体晶片，还包括在其上所制备的其它薄膜层。
下面结合附图和实施例对本发明的具体实施方式作进一步的详细说明。
图3至图11是应用本发明提出的一种沟槽型功率MOS晶体管的制造方法同时制造三个并联的沟槽型功率MOS晶体管的一个实施例的工艺流程示意图，其具体实施步骤依次如下：
结合图3，首先在半导体衬底内进行沟道离子注入形成第二种掺杂类型的沟道掺杂区202，该半导体衬底中还包含有高掺杂浓度的第一种掺杂类型的漏区200和低掺杂浓度的第一种掺杂类型的漂移区201。
所述半导体衬底的材质可选择硅、碳化硅、砷化镓、氮化镓、绝缘体上的碳化硅、绝缘体上的硅或硅上氮化镓等；第一种掺杂类型与第二种掺杂类型为相反的掺杂类型，当第一种掺杂类型为n型掺杂时，则第二种掺杂类型为p型掺杂；相对应的，当第一种掺杂类型为p型掺杂时，则第二种掺杂类型为n型掺杂。
接下来以硅衬底为例描述本发明的沟槽型功率MOS晶体管的制造工艺。
结合图4，在所述半导体衬底的表面形成硬掩膜层301，该硬掩膜层301包括一层薄氧化层和一层厚氮化硅层，薄氧化层用于改善氮化硅层与半导体衬底之间的应力，然后采用光刻工艺和刻蚀工艺在该半导体衬底内形成U形凹槽。
结合图5，在器件的U形凹槽的表面氧化形成第一层绝缘薄膜203，该第一层绝缘薄膜203为厚场氧化层，其材质为氧化硅，其厚度范围为20～300纳米；接下来，旋涂一层光刻胶302，然后采用等离子体刻蚀方法，使得刻蚀后的光刻胶302仅保留在U形凹槽内并位于所述沟道掺杂区202的底部；其中，等离子体刻蚀的功率和时间取决于光刻胶选择的类型和光刻胶的旋涂厚度。
结合图6，刻蚀掉外露的第一层绝缘薄膜203，并剥除光刻胶302，然后氧化形成第二层绝缘薄膜204，该第二层绝缘薄膜204为栅氧化层，其材质为氧化硅，其厚度范围为4～30纳米；在进行栅氧化层204的氧化之前，可先用稀释的氢氟酸清洗暴露出的沟道掺杂区202表面的氧化物杂质。
结合图7，淀积第一层导电薄膜205并对该第一层导电薄膜205进行刻蚀，刻蚀后的第一层导电薄膜205应低于所述半导体衬底的表面；该第一层导电薄膜205的材质既可为掺杂的多晶硅，也可为金属导电材料。
结合图8，淀积第三层绝缘薄膜206并对该第三层绝缘薄膜206进行刻蚀，刻蚀后的第三层绝缘薄膜206应低于硬掩膜层301的表面；该第三层绝缘薄膜的材质为氧化硅或氮化硅，其厚度范围为50～500纳米。
结合图9，刻蚀掉硬掩膜层301，然后以所述第三层绝缘薄膜206为掩膜进行离子注入，在所述半导体衬底内所述沟道掺杂区202的顶部形成第一种掺杂类型的源区207。
结合图10，淀积一层光刻胶303并曝光、显影以暴露出部分第一种掺杂类型的源区207，然后以光刻胶为掩模对暴露出的源区207部分进行刻蚀从而将沟道掺杂区202暴露出来，之后沿着该暴露处进行第二种掺杂类型的离子注入，在所述半导体衬底内形成与外部金属接触的沟道掺杂区202的高掺杂浓度的掺杂区208。
结合图11，最后去除光刻胶303，然后淀积金属层以形成与源区207和沟道掺杂区202接触的源极金属209。
本发明的具体实施方式需要进一步说明的是：
通过光刻工艺暴露出部分源区207后，对该源区207进行刻蚀时可不刻蚀至沟道掺杂区202的表面，然后进行第二种掺杂类型的离子注入在半导体衬底内形成与外部金属接触的沟道掺杂区202的高掺杂浓度的掺杂区208，形成源极金属后的结构如图12所示；采用该方法可减少刻蚀源区207的时间，并用第二种掺杂类型的高掺杂浓度的掺杂区208的掺杂离子把未刻蚀至沟道掺杂区202表面的源区207部分反型掉，从而使得高掺杂浓度的掺杂区208与沟道掺杂区202接触。
在形成源区时，可不选择以第三层绝缘薄膜206为掩膜，而先通过一步光刻工艺定义出源区的位置，然后以光刻胶为掩膜进行第一种掺杂类型的离子注入在半导体衬底内形成源区207，然后再通过一步光刻工艺定义出衬底接触的位置，并以光刻胶为掩膜进行第二种掺杂类型的离子注入在半导体衬底内形成与外部金属接触的沟道掺杂区202的高掺杂浓度的掺杂区208；形成源极金属后的结构如图13所示。采用该方法可以省略掉对半导体衬底的刻蚀，但是会增加一步光刻工艺。
第二种掺杂类型的沟道掺杂区202还可在硬掩膜层301被刻蚀掉后，采用离子注入方法形成，即刻蚀掉硬掩膜层301后，以第三层绝缘薄膜206为掩膜进行离子注入，在所述半导体衬底内形成第二种掺杂类型的沟道掺杂区202。
本发明的具体实施方式中凡未涉到的说明属于本领域的公知技术，可参考公知技术加以实施。
以上具体实施方式及实施例是对本发明提出的一种沟槽型功率MOS晶体管的制造方法技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。

Claims (8)

1.一种沟槽型功率MOS晶体管的制造方法，包括以下步骤：
（1）在第一种掺杂类型的半导体衬底内进行沟道离子注入，形成第二种掺杂类型的沟道掺杂区； 
（2）在所述半导体衬底的表面形成硬掩膜层；
（3）采用光刻和刻蚀方法，在所述半导体衬底内形成U形凹槽；
（4）在所述U形凹槽的表面氧化形成第一层绝缘薄膜；
其特征在于还包括：
（5）淀积一层光刻胶，然后采用等离子体刻蚀方法使得刻蚀后的光刻胶仅保留在所述U形凹槽内并位于所述沟道掺杂区的底部；
（6）刻蚀掉外露的所述第一层绝缘薄膜；
（7）剥除光刻胶；
（8）氧化形成第二层绝缘薄膜；
（9）淀积第一层导电薄膜并对该第一层导电薄膜进行刻蚀，刻蚀后的第一层导电薄膜低于所述半导体衬底的表面；
（10）淀积第三层绝缘薄膜并对该第三层绝缘薄膜进行刻蚀，刻蚀后的第三层绝缘薄膜低于所述半导体衬底的表面的硬掩膜层；
（11）刻蚀掉硬掩膜层；
（12）进行离子注入，在所述半导体衬底内所述沟道掺杂区的顶部形成第一种掺杂类型的源区；
（13）进行光刻，暴露出部分所述第一种掺杂类型的源区；
（14）以光刻胶为掩模刻对暴露出的部分所述第一种掺杂类型的源区进行刻蚀，之后沿着该暴露处进行第二种掺杂类型的离子注入，在所述半导体衬底内形成与外部金属接触的沟道掺杂区的高掺杂浓度掺杂区；
（15）最后去除光刻胶后淀积金属层，形成与所述源区和沟道掺杂区接触的源极金属。
2.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（1）和步骤（12）所述第一种掺杂类型为n型掺杂，则步骤（1）和步骤（14）所述第二种掺杂类型为p型掺杂。
3.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（1）和步骤（12）所述第一种掺杂类型为p型掺杂，则步骤（1）和步骤（14）所述第二种掺杂类型为n型掺杂。
4.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（4）所述第一层绝缘薄膜的材质为氧化硅，其厚度为20～300纳米。
5.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（8）所述第二层绝缘薄膜的材质为氧化硅，其厚度为4～30纳米。
6.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（10）所述第三层绝缘薄膜的材质为氧化硅或氮化硅，其厚度为50～500纳米。
7.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（9）所述第一层导电薄膜的材质为掺杂的多晶硅或金属导电材料。
8.根据权利要求1所述的沟槽型功率MOS晶体管的制造方法，其特征在于步骤（1）所述第二种掺杂类型的沟道掺杂区可在步骤（11）所述刻蚀掉硬掩膜层后，采用离子注入方法在所述半导体衬底内形成。
CN201410253152.2A 2014-06-09 2014-06-09 一种沟槽型功率mos晶体管的制造方法 Pending CN104008975A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410253152.2A CN104008975A (zh) 2014-06-09 2014-06-09 一种沟槽型功率mos晶体管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410253152.2A CN104008975A (zh) 2014-06-09 2014-06-09 一种沟槽型功率mos晶体管的制造方法

Publications (1)

Publication Number Publication Date
CN104008975A true CN104008975A (zh) 2014-08-27

Family

ID=51369587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410253152.2A Pending CN104008975A (zh) 2014-06-09 2014-06-09 一种沟槽型功率mos晶体管的制造方法

Country Status (1)

Country Link
CN (1) CN104008975A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834462A (zh) * 2018-06-28 2020-10-27 华为技术有限公司 一种半导体器件及制造方法
CN112820645A (zh) * 2020-12-31 2021-05-18 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205658C (zh) * 1999-05-25 2005-06-08 理查德·K·威廉斯 具有多厚度栅极氧化层的槽型半导体器件的制造方法
US20100065904A1 (en) * 2008-09-16 2010-03-18 James Pan High density trench field effect transistor
CN103824764A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种沟槽型mos器件中沟槽栅的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1205658C (zh) * 1999-05-25 2005-06-08 理查德·K·威廉斯 具有多厚度栅极氧化层的槽型半导体器件的制造方法
US20100065904A1 (en) * 2008-09-16 2010-03-18 James Pan High density trench field effect transistor
CN103824764A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 一种沟槽型mos器件中沟槽栅的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834462A (zh) * 2018-06-28 2020-10-27 华为技术有限公司 一种半导体器件及制造方法
CN111834462B (zh) * 2018-06-28 2024-02-09 华为技术有限公司 一种半导体器件及制造方法
CN112820645A (zh) * 2020-12-31 2021-05-18 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法
CN112820645B (zh) * 2020-12-31 2022-07-05 北京燕东微电子科技有限公司 一种功率半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
US10535551B2 (en) Lateral PiN diodes and schottky diodes
US9543432B2 (en) High voltage LDMOS device with an increased voltage at source (high side) and a fabricating method thereof
CN102842610B (zh) Igbt芯片及其制作方法
CN104103523A (zh) 一种带u形沟槽的功率器件的制造方法
CN103715133B (zh) Mos晶体管及其形成方法
CN103151309B (zh) 深沟槽功率mos器件及其制备方法
CN105097649A (zh) 半导体结构的形成方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN104347422A (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
CN103956338A (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
CN105655402A (zh) 低压超结mosfet终端结构及其制造方法
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
CN102437060B (zh) 一种u型沟道的隧穿场效应晶体管的制造方法
CN114038751A (zh) 一种上下结构的屏蔽栅mosfet器件的制作方法
CN103151310B (zh) 深沟槽功率mos器件及其制造方法
CN104916544A (zh) 一种沟槽式分栅功率器件的制造方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
WO2016165516A1 (zh) 分栅功率器件的制造方法
CN106158957A (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN103050405B (zh) 一种dmos器件及其制作方法
CN111129157A (zh) 屏蔽栅功率mosfet器件及其制造方法
CN104253041A (zh) 非穿通型绝缘栅双极晶体管的制造方法
CN102737970B (zh) 半导体器件及其栅介质层制造方法
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN102800589B (zh) 一种基于SOI的SiGe-HBT晶体管的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140827

WD01 Invention patent application deemed withdrawn after publication