CN105097540A - 平面vdmos器件的制造方法 - Google Patents
平面vdmos器件的制造方法 Download PDFInfo
- Publication number
- CN105097540A CN105097540A CN201410217049.2A CN201410217049A CN105097540A CN 105097540 A CN105097540 A CN 105097540A CN 201410217049 A CN201410217049 A CN 201410217049A CN 105097540 A CN105097540 A CN 105097540A
- Authority
- CN
- China
- Prior art keywords
- layer
- epitaxial loayer
- tagma
- dielectric layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及一种平面VDMOS器件的制造方法,包括:在外延层的表面上生成初氧层,对初氧层进行光刻和刻蚀,形成体区注入窗口,通过体区注入窗口对外延层进行两种离子的注入和驱入,形成体区和源区;去掉外延层的表面上的初氧层;在外延层的表面上依次生成栅氧层、多晶硅层和介质层;对介质层进行光刻和刻蚀,形成接触孔,通过接触孔对外延层进行第三离子的注入和驱入,形成深体区;对源区进行刻蚀;在介质层的表面上生成金属层并对其进行光刻和刻蚀,形成栅极引线和源极引线,从而保证在体区、源区和深体区的形成过程中,不会在栅氧层中引入大量可动电荷,从而减小栅源间漏电IGSS,提高平面VDMOS器件的性能。
Description
技术领域
本发明涉及半导体芯片制造工艺技术领域,尤其涉及一种平面VDMOS器件的制造方法。
背景技术
目前,对于平面VDMOS器件来说,栅源间漏电(IGSS)是衡量器件性能的一个关键参数。一般情况下平面VDMOS器件要求IGSS需小于100纳安,若IGSS过大,轻则会导致平面VDMOS器件的功耗增大,寿命变短;重则会导致平面VDMOS器件的栅源短路,难以正常工作。
现有技术中,平面VDMOS器件的制造过程如图1-图4所示,主要包括:(1)在衬底1的外延层2的表面上生长栅氧层3和多晶硅层4,对多晶硅层4进行光刻和刻蚀,形成体区注入窗口11,通过体区注入窗口11对外延层2进行第一离子的注入,形成体区5(P-body)(见图1);(2)通过体区注入窗口11对外延层2进行光刻、刻蚀以及第二离子的注入,形成源区6,即先在栅氧上不需要刻蚀的部分涂上光刻胶7,然后进行刻蚀及注入(见图2);(3)通过体区注入窗口11对外延层2进行第三离子的注入,形成深体区(见图3);(4)在多晶硅层4的表面上生成介质层8,对介质层8进行光刻和刻蚀,形成接触孔(见图4);(5)在介质层8的表面上生成金属层,并对金属层进行光刻和刻蚀,形成栅极引线和源极引线,得到平面VDMOS器件。
然而,在现有的平面VDMOS器件制造过程中,在体区5、源区6和深体区的注入时需要经过栅氧层3,在栅氧层3中引入了大量可动电荷,使得栅源间漏电IGSS过大,导致采用上述制造方法制造的平面VDMOS器件寿命较短或者难以正常工作,影响平面VDMOS器件的性能。
发明内容
本发明提供一种平面VDMOS器件的制造方法,用于解决现有技术中平面VDMOS器件寿命较短或者难以正常工作的问题。
本发明的第一个方面是提供一种平面VDMOS器件的制造方法,包括:
在外延层的表面上生成初氧层,对所述初氧层进行光刻和刻蚀,形成体区注入窗口,通过所述体区注入窗口对所述外延层进行第一离子的注入和驱入,形成体区;
通过所述体区注入窗口对所述外延层进行第二离子的注入和驱入,形成源区;
去掉所述外延层的表面上的所述初氧层;
在所述外延层的表面上依次生成栅氧层、多晶硅层和介质层;
对所述介质层进行光刻和刻蚀,形成接触孔,通过所述接触孔对所述外延层进行第三离子的注入,形成深体区;
对所述源区进行刻蚀;
在所述介质层的表面上生成金属层,并对所述金属层进行光刻和刻蚀,形成栅极引线和源极引线。
结合第一个方面,在第一个方面的第一种实施方式中,所述对所述介质层进行光刻和刻蚀,形成接触孔,通过所述接触孔对所述外延层进行第三离子的注入,形成深体区,包括:
对所述介质层进行光刻;
分别对介质层、多晶硅层和栅氧层进行刻蚀,形成接触孔;
通过所述接触孔对所述外延层进行第三离子的注入,形成深体区。
结合第一个方面,在第一个方面的第二种实施方式中,对所述源区进行刻蚀所采用的工艺为spacer自对准工艺。
结合第一个方面的第二种实施方式,在第一个方面的第三种实施方式中,对所述源区进行刻蚀,包括:
在所述介质层的表面以及接触孔内生成氮化硅层;
对所述接触孔底部的氮化硅层进行刻蚀,形成侧墙;
对所述侧墙保护区域以外的源区进行刻蚀。
结合第一个方面,在第一个方面的第四种实施方式中,所述去掉所述外延层的表面上的所述初氧层,包括:
在所述外延层的表面上生成牺牲氧层;
湿法去掉所述外延层的表面上的所有氧化层。
结合第一个方面或者第一个方面的任一种实施方式,在第一个方面的第五种实施方式中,所述介质层的材料为氧化硅。
结合第一个方面或者第一个方面的任一种实施方式,在第一个方面的第六种实施方式中,所述初氧层的厚度为3000A。
本发明中,在外延层的表面上生成栅氧层之前,先在外延层的表面上生成初氧层,对初氧层进行光刻和刻蚀,形成体区注入窗口,通过体区注入窗口进行两种离子的注入和驱入,形成体区和源区,然后去掉外延层的表面上的初氧层,而在外延层的表面上生成栅氧层、多晶硅层和介质层之后,再对介质层进行光刻和刻蚀,形成接触孔,通过接触孔对外延层进行离子的注入,形成深体区,在介质层的表面上生成金属层后,得到平面VDMOS器件,从而保证在体区、源区和深体区的形成过程中,不会在栅氧中引入大量可动电荷,从而减小栅源间漏电IGSS,延长平面VDMOS器件的寿命且保证平面VDMOS器件能够正常工作,提高平面VDMOS器件的性能。
附图说明
图1为现有技术中形成体区时平面VDMOS器件的结构示意图;
图2为现有技术中形成源区时平面VDMOS器件的结构示意图;
图3为现有技术中形成深体区时平面VDMOS器件的结构示意图;
图4为现有技术中生成介质层,对介质层进行光刻和刻蚀,形成接触孔时平面VDMOS器件的结构示意图;
图5为本发明提供的平面VDMOS器件的制造方法一个实施例的流程图;
图6为本发明提供的平面VDMOS器件的制造方法中形成体区时平面VDMOS器件的结构示意图;
图7为本发明提供的平面VDMOS器件的制造方法中形成源区后平面VDMOS器件的结构示意图;
图8为本发明提供的平面VDMOS器件的制造方法中去掉外延层的表面上的初氧层后平面VDMOS器件的结构示意图;
图9为本发明提供的平面VDMOS器件的制造方法中生成栅氧层、多晶硅层和介质层后平面VDMOS器件的结构示意图;
图10为本发明提供的平面VDMOS器件的制造方法中形成深体区后平面VDMOS器件的结构示意图;
图11为本发明提供的平面VDMOS器件的制造方法中生成氮化硅层后平面VDMOS器件的结构示意图;
图12为本发明提供的平面VDMOS器件的制造方法中对氮化硅层进行刻蚀,形成侧墙时平面VDMOS器件的结构示意图;
图13为本发明提供的平面VDMOS器件的制造方法中对侧墙保护区域以外的源区进行刻蚀后平面VDMOS器件的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图5为本发明提供的平面VDMOS器件的制造方法一个实施例的流程图,如图5所示,包括:
501、在外延层2的表面上生成初氧层9,对初氧层9进行光刻和刻蚀,形成体区注入窗口11,通过体区注入窗口11对外延层2进行第一离子的注入和驱入,形成体区5。
本发明提供的平面VDMOS器件的制造方法的执行主体具体可以为用于制造平面VDMOS器件的设备。其中,形成体区5时平面VDMOS器件的结构示意图可以如图6所示,包括:衬底1(N-Sub)、外延层2(N-Epi)、初氧层9以及位于外延层2内部的体区5,外延层2位于衬底1之上,初氧层9位于外延层2之上,初氧层9上的空白位置为被刻蚀掉的部分。可选的,初氧层9的厚度可以为3000A。可选的,第一离子可以为硼离子。
502、通过体区注入窗口11对外延层2进行第二离子的注入和驱入,形成源区6。
其中,形成源区6后平面VDMOS器件的结构示意图可以如图7所示,源区6具体位于体区5内部。可选的,第二离子可以为磷离子。
503、去掉外延层2的表面上的初氧层9。
其中,去掉外延层2的表面上的初氧层9后平面VDMOS器件的结构示意图可以如图8所示。去掉外延层2的表面上的初氧层9的过程具体可以为:在外延层2的表面上生成牺牲氧层;湿法去掉外延层2的表面上的所有氧化层,即去掉外延层2的表面上的牺牲氧层和初氧层9。
504、在外延层2的表面上依次生成栅氧层3、多晶硅层4和介质层8。
其中,生成栅氧层3、多晶硅层4(Poly)和介质层8后平面VDMOS器件的结构示意图可以如图9所示,栅氧层3位于衬底1之上,多晶硅层4位于栅氧层3之上,介质层8位于多晶硅层4之上。另外,介质层8的材料具体可以为氧化硅。
505、对介质层8进行光刻和刻蚀,形成接触孔,通过接触孔对外延层2进行第三离子的注入,形成深体区。
其中,形成深体区(Deepbody)后平面VDMOS器件的结构示意图可以如图10所示。可选的,第三离子可以为二氟化硼(BF2)。
506、对源区6进行刻蚀。
507、在介质层8的表面上生成金属层,并对金属层进行光刻和刻蚀,形成栅极引线和源极引线。
进一步地,步骤505具体可以包括:对介质层8进行光刻;分别对介质层8、多晶硅层4和栅氧层3进行刻蚀,形成接触孔;通过接触孔对外延层2进行第三离子的注入,形成深体区。
需要进行说明的是,步骤505中先对介质层8进行光刻,然后分别对介质层8、多晶硅层4和栅氧层3进行刻蚀,形成接触孔的过程,使得步骤505中只需要一个光刻版,就可以完成对介质层8、多晶硅层4和栅氧层3的光刻和刻蚀,因此本发明提供的平面VDMOS器件的制造方法中所需要的光刻版的数量为3个,而现有技术中平面VDMOS器件的制造方法中所需要的光刻版的数量为4个,相对于现有技术而言,本发明提供的平面VDMOS器件的制造方法在一定程度上降低了平面VDMOS器件的制造成本和生产成本。
更进一步地,步骤506中对源区6进行刻蚀所采用的工艺为spacer自对准工艺。对应的,步骤506采用spacer自对准工艺对源区6进行刻蚀的过程可以包括:在介质层8的表面以及接触孔内生成氮化硅层10;对接触孔底部的氮化硅层10进行刻蚀,形成侧墙;对侧墙保护区域以外的源区6进行刻蚀。
其中,生成氮化硅层10后平面VDMOS器件的结构示意图可以如图11所示;对氮化硅层10进行刻蚀,形成侧墙时平面VDMOS器件的结构示意图可以如图12所示;对侧墙保护区域以外的源区6进行刻蚀后平面VDMOS器件的结构示意图可以如图13所示。
本实施例中,在外延层2的表面上生成栅氧层3之前,先在外延层2的表面上生成初氧层9,对初氧层9进行光刻和刻蚀,形成体区注入窗口11,通过体区注入窗口11进行两种离子的注入和驱入,形成体区5和源区6,然后去掉外延层2的表面上的初氧层9,而在外延层2的表面上生成栅氧层3、多晶硅层4和介质层8之后,再对介质层8进行光刻和刻蚀,形成接触孔,通过接触孔对外延层2进行离子的注入,形成深体区,在介质层8的表面上生成金属层后,得到平面VDMOS器件,从而保证在体区5、源区6和深体区的形成过程中,不会在栅氧中引入大量可动电荷,从而减小栅源间漏电IGSS,延长平面VDMOS器件的寿命且保证平面VDMOS器件能够正常工作,提高平面VDMOS器件的性能。
本领域普通技术人员可以理解:实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时,执行包括上述各方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (7)
1.一种平面VDMOS器件的制造方法,其特征在于,包括:
在外延层的表面上生成初氧层,对所述初氧层进行光刻和刻蚀,形成体区注入窗口,通过所述体区注入窗口对所述外延层进行第一离子的注入和驱入,形成体区;
通过所述体区注入窗口对所述外延层进行第二离子的注入和驱入,形成源区;
去掉所述外延层的表面上的所述初氧层;
在所述外延层的表面上依次生成栅氧层、多晶硅层和介质层;
对所述介质层进行光刻和刻蚀,形成接触孔,通过所述接触孔对所述外延层进行第三离子的注入,形成深体区;
对所述源区进行刻蚀;
在所述介质层的表面上生成金属层,并对所述金属层进行光刻和刻蚀,形成栅极引线和源极引线。
2.根据权利要求1所述的方法,其特征在于,所述对所述介质层进行光刻和刻蚀,形成接触孔,通过所述接触孔对所述外延层进行第三离子的注入,形成深体区,包括:
对所述介质层进行光刻;
分别对介质层、多晶硅层和栅氧层进行刻蚀,形成接触孔;
通过所述接触孔对所述外延层进行第三离子的注入,形成深体区。
3.根据权利要求1所述的方法,其特征在于,对所述源区进行刻蚀所采用的工艺为spacer自对准工艺。
4.根据权利要求3所述的方法,其特征在于,对所述源区进行刻蚀,包括:
在所述介质层的表面以及接触孔内生成氮化硅层;
对所述接触孔底部的氮化硅层进行刻蚀,形成侧墙;
对所述侧墙保护区域以外的源区进行刻蚀。
5.根据权利要求1所述的方法,其特征在于,所述去掉所述外延层的表面上的所述初氧层,包括:
在所述外延层的表面上生成牺牲氧层;
湿法去掉所述外延层的表面上的所有氧化层。
6.根据权利要求1-5任一项所述的方法,其特征在于,所述介质层的材料为氧化硅。
7.根据权利要求1-5任一项所述的方法,其特征在于,所述初氧层的厚度为3000A。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410217049.2A CN105097540B (zh) | 2014-05-21 | 2014-05-21 | 平面vdmos器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410217049.2A CN105097540B (zh) | 2014-05-21 | 2014-05-21 | 平面vdmos器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105097540A true CN105097540A (zh) | 2015-11-25 |
CN105097540B CN105097540B (zh) | 2018-07-24 |
Family
ID=54577693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410217049.2A Active CN105097540B (zh) | 2014-05-21 | 2014-05-21 | 平面vdmos器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097540B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107680933A (zh) * | 2016-08-02 | 2018-02-09 | 比亚迪股份有限公司 | Mos型功率器件及其制造方法 |
CN108417639A (zh) * | 2018-04-20 | 2018-08-17 | 上海颛芯企业管理咨询合伙企业(有限合伙) | 半导体器件结构及其形成方法 |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101017849A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺 |
CN101150069A (zh) * | 2007-11-09 | 2008-03-26 | 中国电子科技集团公司第二十四研究所 | 低导通电阻功率vdmos晶体管的制造方法 |
CN101369538A (zh) * | 2007-08-15 | 2009-02-18 | 北方工业大学 | 低导通阻抗功率场效应管vdmos的制作方法 |
CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
CN101789448A (zh) * | 2010-03-02 | 2010-07-28 | 清华大学 | 基于应变硅技术的p沟vdmos器件 |
CN102148164A (zh) * | 2011-03-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Vdmos器件的形成方法 |
CN102184894A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 半导体器件及形成方法、vdmos晶体管及形成方法 |
CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
CN103035725A (zh) * | 2011-09-30 | 2013-04-10 | 马克西姆综合产品公司 | 双栅极捆扎的vdmos器件 |
CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
CN103413763A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超级结晶体管及其形成方法 |
CN103441148A (zh) * | 2013-08-13 | 2013-12-11 | 电子科技大学 | 一种集成肖特基二极管的槽栅vdmos器件 |
CN103578992A (zh) * | 2012-07-25 | 2014-02-12 | 北大方正集团有限公司 | 一种集成vdmos芯片及其制作方法 |
CN103681842A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 一种vdmos管以及vdmos管的制造方法 |
-
2014
- 2014-05-21 CN CN201410217049.2A patent/CN105097540B/zh active Active
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101017849A (zh) * | 2007-02-14 | 2007-08-15 | 上海富华微电子有限公司 | 一种复合栅、栅源自隔离vdmos、igbt功率器件及其制造工艺 |
CN101369538A (zh) * | 2007-08-15 | 2009-02-18 | 北方工业大学 | 低导通阻抗功率场效应管vdmos的制作方法 |
CN101150069A (zh) * | 2007-11-09 | 2008-03-26 | 中国电子科技集团公司第二十四研究所 | 低导通电阻功率vdmos晶体管的制造方法 |
CN101383287A (zh) * | 2008-09-27 | 2009-03-11 | 电子科技大学 | 一种垂直双扩散金属氧化物半导体器件的制造方法 |
CN101789448A (zh) * | 2010-03-02 | 2010-07-28 | 清华大学 | 基于应变硅技术的p沟vdmos器件 |
CN102148164A (zh) * | 2011-03-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | Vdmos器件的形成方法 |
CN102184894A (zh) * | 2011-04-22 | 2011-09-14 | 上海宏力半导体制造有限公司 | 半导体器件及形成方法、vdmos晶体管及形成方法 |
CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
CN103035725A (zh) * | 2011-09-30 | 2013-04-10 | 马克西姆综合产品公司 | 双栅极捆扎的vdmos器件 |
CN103578992A (zh) * | 2012-07-25 | 2014-02-12 | 北大方正集团有限公司 | 一种集成vdmos芯片及其制作方法 |
CN103681842A (zh) * | 2012-09-14 | 2014-03-26 | 北大方正集团有限公司 | 一种vdmos管以及vdmos管的制造方法 |
CN103151268A (zh) * | 2013-03-21 | 2013-06-12 | 矽力杰半导体技术(杭州)有限公司 | 一种垂直双扩散场效应管及其制造工艺 |
CN103441148A (zh) * | 2013-08-13 | 2013-12-11 | 电子科技大学 | 一种集成肖特基二极管的槽栅vdmos器件 |
CN103413763A (zh) * | 2013-08-22 | 2013-11-27 | 上海宏力半导体制造有限公司 | 超级结晶体管及其形成方法 |
Non-Patent Citations (1)
Title |
---|
谢加雄: "具采样及抗辐照加固功能的高压DMOS设计", 《电子科技大学硕士论文》 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107680933A (zh) * | 2016-08-02 | 2018-02-09 | 比亚迪股份有限公司 | Mos型功率器件及其制造方法 |
CN108417639A (zh) * | 2018-04-20 | 2018-08-17 | 上海颛芯企业管理咨询合伙企业(有限合伙) | 半导体器件结构及其形成方法 |
CN108417639B (zh) * | 2018-04-20 | 2018-11-23 | 上海颛芯企业管理咨询合伙企业(有限合伙) | 半导体器件结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105097540B (zh) | 2018-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100707803B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
CN104821318A (zh) | 分离栅存储器件及其形成方法 | |
CN106298790B (zh) | 快闪存储器的形成方法 | |
CN104465523A (zh) | 闪存存储器的制造方法 | |
CN102254867B (zh) | 快闪存储器的制作方法 | |
CN105097540A (zh) | 平面vdmos器件的制造方法 | |
US20170194444A1 (en) | Methods and structures for a split gate memory cell structure | |
CN105428319A (zh) | 闪存结构的制造方法 | |
CN105470127A (zh) | 去除深沟槽中残留光阻的方法及闪存的制作方法 | |
CN101819974A (zh) | 沟槽式金属氧化物半导体晶体管 | |
CN101872726B (zh) | 半导体器件的制造方法 | |
CN105226002B (zh) | 自对准沟槽型功率器件及其制造方法 | |
CN106803509A (zh) | 一种解决分栅快闪存储器编程串扰失效的工艺制造方法 | |
CN105070718B (zh) | 一种降低sonos存储器串联电阻的方法 | |
TWI533441B (zh) | Sonos裝置及其製造方法 | |
CN104465339B (zh) | 半导体器件的制造方法 | |
CN105206528A (zh) | 平面vdmos器件的制造方法 | |
KR20060009487A (ko) | 반도체 소자의 제조방법 | |
CN210668278U (zh) | 半导体结构及电子设备 | |
CN103715146B (zh) | 闪存的制作方法 | |
CN102593055B (zh) | 高压器件集成电路的制造方法 | |
CN107204338A (zh) | 闪存存储单元的形成方法 | |
KR20100001868A (ko) | 반도체 소자의 제조 방법 | |
CN106024640B (zh) | 一种沟槽栅器件的制作方法 | |
CN104022028A (zh) | 栅极结构及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
TR01 | Transfer of patent right |