CN103681842A - 一种vdmos管以及vdmos管的制造方法 - Google Patents
一种vdmos管以及vdmos管的制造方法 Download PDFInfo
- Publication number
- CN103681842A CN103681842A CN201210342823.3A CN201210342823A CN103681842A CN 103681842 A CN103681842 A CN 103681842A CN 201210342823 A CN201210342823 A CN 201210342823A CN 103681842 A CN103681842 A CN 103681842A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- titanium
- polycrystalline silicon
- grid polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title abstract description 15
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 3
- 150000004706 metal oxides Chemical class 0.000 title abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 239000002184 metal Substances 0.000 claims abstract description 97
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 79
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 73
- 239000010936 titanium Substances 0.000 claims abstract description 71
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 71
- 230000001413 cellular effect Effects 0.000 claims abstract description 67
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 55
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 230000003647 oxidation Effects 0.000 claims abstract description 32
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 32
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种VDMOS管以及VDMOS管的制作方法，所述VDMOS管具体包括：元胞区域，所述元胞区域具体包括：外延层；在所述外延层表面形成的栅氧化区域；在所述栅氧化区域表面形成的栅极多晶硅区域；在所述外延层和所述栅极多晶硅区域表面形成的钛的硅化物层；栅极金属层，设置于所述元胞区域表面的第一区域；源极金属层，设置于所述元胞区域表面的第二区域。
Description
技术领域
本发明涉及半导体领域，特别涉及一种VDMOS管以及VDMOS管的制造方法。
背景技术
随着超大规模集成电路的发展，产生了各种新型的功率器件，其中，最具有代表性的器件就是VDMOS管（Vertical Double-diffused MOS：垂直双扩散金属-氧化物半导体场效应晶体管）。
不管是作为开关应用还是线性应用，VDMOS管都是理想的功率器件。故而，VDMOS管已经广泛应用于各种领域，比如：电子调速、逆变器、开关电源、电子开关、高保真音响和电子镇流器等等。
对于VDMOS管而言，其电流通过能力是一项非常重要的指标，为了增加VDMOS管的电流通过能力，通常需要在芯片上集成尽量多的元胞，如图1所示，为元胞的结构图：
半导体衬底101；
N型外延层102，形成于所述半导体衬底101表面；
P-体区103，形成于所述N型外延层102内部，所述P-体区103上表面与所述N型外延层102上表面等高；
N+源区104，形成于所述P-体区103内部；
P+深体区105，形成于所述P-体区103内部；
栅氧化区域106，形成于所述N型外延层102表面；
栅极多晶硅区域107，形成于所述栅氧化区域106表面；
介质层108，形成于所述栅氧化区域106和所述栅极多晶硅区域107表面；
源极金属层109，形成于所述N型外延层102和所述介质层108表面。
其中，在现有技术中通常在VDMOS管的源极金属层底部并行排列很多个元胞，而在VDMOS的栅极金属层底部设置绝缘层和多晶硅层。
本申请发明人在实现本申请实施例技术方案的过程中，至少发现现有技术中存在如下技术问题：
由于在现有技术中，只能在VDMOS管的源极金属层底部设置元胞，而不能在栅极金属层底部设置元胞，故而导致一个芯片上面设置的元胞数量过少，进而存在着VDMOS管的电流通过能力较差的技术问题。
发明内容
本发明实施例提供一种VDMOS管以及VDMOS管的制造方法，用于解决现有技术中VDMOS管的电流通过能力较差的技术问题。
一方面，本申请通过本申请的一实施例提供如下技术方案：
一种VDMOS管，包括：
元胞区域，所述元胞区域具体包括：外延层；在所述外延层表面形成的栅氧化区域；在所述栅氧化区域表面形成的栅极多晶硅区域；在所述外延层和所述栅极多晶硅区域表面形成的钛的硅化物层；
栅极金属层，形成于所述元胞区域表面的第一区域；
源极金属层，形成于所述元胞区域表面的第二区域。
进一步的，所述钛的硅化物层，具体采用如下方式形成：
在所述外延层和所述栅极多晶硅区域表面形成钛层；
使所述钛层与所述栅极多晶硅区域以及所述外延层反应，进而在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层。
进一步的，所述VDMOS管还包括：
氮化硅侧墙，形成于在所述栅极多晶硅区域中的每个多晶硅区域侧壁。
进一步的，所述VDMOS管还包括：
介质层，形成于所述钛的硅化物层表面的第三区域以及所述氮化硅侧墙表面。
进一步的，所述源极金属层具体形成于：
所述介质层表面的第四区域以及所述外延层表面不包含所述介质层的第五区域。
进一步的，所述栅极金属层具体形成于：
所述介质层表面的第六区域。
进一步的，所述VDMOS管还包括：
第一开孔，形成于所述介质层上与所述栅极金属层的第七区域对应的第八区域，并且，所述第一开孔中包含与所述栅极金属层所对应的金属，以将所述栅极金属层连接于所述钛的硅化物层。
另一方面，本申请通过本申请的另一实施例，提供如下技术方案：
一种VDMOS管制造方法，所述方法用于对包括由外延层，在所述外延层表面形成的栅氧化区域，以及在所述栅氧化区域中每个栅氧化区域表面形成的栅极多晶硅区域构成的元胞区域进行加工，所述方法包括：
在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层；
在所述元胞区域表面的第一区域形成的源极金属层；
在所述元胞区域表面的第二区域形成的栅极金属层。
进一步的，所述在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层，具体包括：
在所述外延层和所述栅极多晶硅区域表面形成钛层；
使所述钛层与所述栅极多晶硅区域以及所述外延层反应，进而在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层。
进一步的，在所述外延层和所述栅极多晶硅区域表面形成钛层之前，所述方法还包括：
在所述栅极多晶硅区域中的每个多晶硅区域侧壁形成氮化硅侧墙。
进一步的，所述使所述钛层与所述栅极多晶硅区域反应之后，所述方法还包括：
在所述钛的硅化物层表面的第三区域以及所述氮化硅侧墙表面形成介质层。
进一步的，所述在所述元胞区域表面的第一区域形成的源极金属层，具体为：
在所述介质层表面的第四区域以及所述外延层表面不包含所述介质层的第五区域形成源极金属层。
进一步的，所述在所述元胞区域表面的第一区域形成的栅极金属层，具体为：
在所述介质层表面的第六区域形成栅极金属层。
进一步的，在所述介质层表面的第六区域形成栅极金属层之后，所述方法还包括：
将所述介质层上的与所述栅极金属层的第七区域对应的第八区域形成第一开孔；
在所述第一开孔内填充与所述栅极金属层所对应的金属，以将所述栅极金属层连接于所述栅极多晶硅表面的钛的硅化物层。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
（1）由于在本申请实施例中，不仅在所述VDMOS的源极金属层底部并行设置多个元胞，更在所述VDMOS管的栅极金属层底部设置多个元胞，故而增加了一个芯片表面设置的元胞的数目，进而达到了提高VDMOS管的电流通过能力的技术效果。
（2）由于在本申请实施例中，通过在VDMOS的外延层和多晶硅栅极的表面生成了一层钛的硅化物层，进而将所述VDMOS管的栅极金属层的元胞N+源区和P+深体区短接起来，从而保证了在所述栅极金属层底部的元胞区域的寄生三极管的基区与发射区之间形成的PN结无法达到正向导通电压，故而保证了所述VDMOS管的单脉冲雪崩击穿能力，进而保证了所述VDMOS管的安全工作。
（3）由于在本申请实施例中，栅极金属层底部的元胞区域，其外延层表面生长了钛的硅化物层，这些硅化物的电阻要比没有硅化物的N+源区的电阻小，这就降低了栅极金属层底部的元胞所对应的源极电流通过N+源区时的电阻的大小，进而进一步的增加了VDMOS管的电流通过能力。
附图说明
图1为现有技术中VDMOS管的结构图；
图2为本申请一实施例中VDMOS管的结构图；
图3为本申请一实施例中元胞区域的结构图；
图4为本申请实施例中包含半导体衬底层的VDMOS管的结构图；
图5为本申请一实施例中包含形成栅氧化层之后的所述VDMOS管结构图
图6为本申请一实施例中包含P-体区的VDMOS管的结构图；
图7为本申请一实施例中包含N+源区的VDMOS管的结构图；
图8为本申请一实施例中包含氮化硅侧墙的VDMOS管的结构图；
图9为本申请一实施例中形成氮化硅层时所述VDMOS管的结构图；
图10为本申请一实施例中包含P+深体区的VDMOS管的结构图；
图11为本申请一实施例中形成钛层时所述VDMOS管的结构图；
图12为本申请一实施例中包含介质层的VDMOS管的结构图；
图13为本申请一实施例中源极金属层的具体位置示意图；
图14为本申请一实施例中栅极金属层的具体位置的示意图；
图15为所述元胞区域之间形成寄生三极管的示意图；
图16为本申请另一实施例中制造VDMOS管的方法的流程图。
具体实施方式
本申请实施例通过提供一种VDMOS管及VDMOS管的制造方法，解决了现有技术中VDMOS管的电流通过能力较差的技术问题，达到了提高VDMOS中电流通过能力的技术效果。
本申请实施例中的技术方案为解决上述问题，总体思路如下：
在所述VDMOS管的源极金属层底部和栅极金属层底部都设置有元胞，其中，所述元胞具体包括：
外延层；在所述外延层表面形成的栅氧化区域；在所述栅氧化区域表面形成的栅极多晶硅区域；在所述外延层和所述栅极多晶硅区域表面形成的钛的硅化物层；
由于通过所述钛的硅化物层，可以将设置在所述外延层内部的N+源区和P+深体区进行短接，从而保证了设置在所述栅极金属层底部的元胞的寄生三极管的发射区与基区之间形成的PN结无法达到正向导通电压，从而在增加VDMOS管的电流通过能力的情况下，保证了VDMOS管的安全工作。
如图2所示，所述VDMOS管具体包括如下结构：
元胞区域201，如图3所示，所述元胞区域201具体包括：
外延层301；
在所述外延层301表面形成的栅氧化区域302；
在所述栅氧化区域302表面形成的栅极多晶硅区域303；
在所述外延层301和所述栅极多晶硅区域303表面形成的钛的硅化物层304；
栅极金属层202，形成于所述元胞区域201表面的第一区域；
源极金属层203，形成于所述元胞区域201表面的第二区域。
在具体实施过程中，所述外延层301具体为N型外延层，所述N型外延层的材料为单晶硅，厚度约为：1~100微米。
在具体实施过程中，如图4所示，所述N型外延层底部还包括一层半导体衬底层305，所述半导体衬底层305的导电类型为N型。
在具体实施过程中，请参考图5，所述栅氧化区域302具体采用如下方式获得：
在形成所述外延层301之后，在高温炉管中作干氧化操作，进而形成栅氧化层306，所述栅氧化层306可以为氧化硅，所述栅氧化层306的厚度为0.04~0.15微米；
然后刻蚀掉一部分栅氧化层306，进而获得所述栅氧化区域302。
在具体实施过程中，如图6所示，所述VDMOS管还包括：
P-体区307，所述P-体区307可以采用如下方式获得：
在形成所述栅氧化层306之后，在所述栅氧化层306表面形成栅极多晶硅区域303；
在形成所述栅极多晶硅区域303之后，在所述外延层301表面注入硼离子，然后在炉管中保持高温的条件下，比如1150度左右，进行驱入操作，以形成所述P-体区307。
在具体实施过程中，如图7所示，所述VDMOS还包括：
N+源区308，所述N+源区308可以采用如下方式获得：
在形成所述P-体区307之后，在所述栅氧化层306表面部分区域涂上光刻胶，利用光刻胶以及栅极多晶硅区域303的阻挡，向所述N外延层注入磷离子或者砷离子，进而形成所述N+源区308。
在具体实施过程中，如图8所示，所述VDMOS管还包括：
氮化硅侧墙309，形成于在所述栅极多晶硅区域303中的每个多晶硅区域侧壁。
在具体实施过程中，所述氮化硅侧墙309，可以采用如下方式获得：
请参考图9，在形成所述N+源区308之后，在所述栅极多晶硅区域303和所述栅氧化层306表面形成一层氮化硅层310；
然后通过干法刻蚀，刻蚀掉多余的氮化硅，从而在所述栅极多晶硅区域303侧壁形成氮化硅侧墙309。
请参考图10，在具体实施过程中，所述VDMOS管还包括：
P+深体区311，所述P+深体区311可以采用如下方式获得：
在形成所述氮化硅侧墙309之后，利用栅极多晶硅区域303和所述氮化硅侧墙309的遮挡，进而在所述P+深体区311注入硼离子。
另外，在形成所述P+深体区311之后，就可以进行刻蚀掉一部分栅氧化层306的操作，进而形成所述栅氧化区域302。
在具体实施过程中，所述钛的硅化物层304，可以采用如下方式形成：
请参考图11，在形成所述栅氧化区域302之后，在所述外延层301和所述栅极多晶硅区域303表面通过溅射的方式，形成一层钛层312，所述钛层的厚度约在0.02~0.10微米；
然后，使所述钛层312与所述栅极多晶硅区域303以及所述外延层301反应，进而在所述外延层301表面和所述栅极多晶硅区域303表面形成钛的硅化物层304。
在具体实施过程中，可以采用如下方式让所述钛层312与所述栅极多晶硅区域303和所述外延层301反应：
在700度左右的温度条件下，对整个VDMOS管进行高温退火，然后与钛层312接触的栅极多晶硅区域303、N+源区308以及P+深体区311表面都会形成所述钛的硅化物304，而钛层312与所述氮化硅侧墙309的接触面则不会形成所述钛的硅化物304。
接着采用硫酸和双氧水的混合液去除掉多余的钛层312；
最后在900左右的温度下，对整个VDMOS管再进行一次高温退火，就可以使得所述钛的硅化物304的电阻进一步的降低。
在具体实施过程中，如图12所示，所述VDMOS管还包括：
介质层313，形成于所述钛的硅化物层304表面的第三区域以及所述氮化硅侧墙303表面。
在具体实施过程中，所述介质层313通常的材料为：掺有硼离磷离或者不掺硼磷的二氧化硅层。
在具体实施过程中，如图13所示，所述源极金属层203具体形成于：
所述介质层313表面的第四区域以及所述外延层301表面不包含所述介质层303的第五区域。
所述源极金属层203的材料可以为：铝（98.5%）硅(1%)铜(0.5%)合金。
而在具体实施过程中，如图14所示，所述栅极金属层202具体形成于：
所述介质层313表面的第六区域。
所述栅极金属层202的材料可以为：铝（98.5%）硅(1%)铜(0.5%)合金。
另外，在具体实施过程中，所述MOS管还包括：
第一开孔，形成于所述介质层313上与所述栅极金属层202的第七区域对应的第八区域，并且，所述第一开孔314中包含与所述栅极金属层202所对应的金属，以将所述栅极金属层202连接于所述栅极多晶硅区域303表面的钛的硅化物层304。
对于VDMOS管而言，保持N+源区308和P+深体区311的良好电学短接关系，是确保VDMOS管雪崩击穿能力的重要手段，如果这两个区域没有进行良好的短接，则有可能导致VDMOS管雪崩击穿能力变得较差。
其失效机理请参考图15，在VDMOS管内部有一个寄生的三极管，当VDMOS管的漏极/源极的反向电流流过P-体区时，在P-体区产生压降，当压降等于寄生三极管的基区1502/发射区1501之间形成的PN结的正向导通电压0.7V时，由于VDMOS管的芯片中的部分元胞和其它元胞之间的搀杂浓度不一致，而那些搀杂浓度较低的元胞，由于基极电流的增加和三极管放大作用促使三极管导通，从而导致失控现象发生。此时栅极的电压不足够关断VDMOS管，一旦器件中某个元胞处的三极管被导通，将会形成一个所有电流流经的通道，从而导致所述VDMOS管被烧毁。
而如果元胞被设置在源极金属层203底部，因为通过源极金属层203可以将N+源区308和P+深体区311短接起来，从而使寄生三极管的发射区1501和基区1502之间形成的PN结无法达到正向导通电压0.7V，故而在源极金属层203底部设置元胞的话，不会造成寄生三极管被导通从而烧毁器件的情况。
但是，如果将元胞设置在栅极金属层202底部，由于栅极金属层202设置介质层313表面，故而现有技术中，不能通过栅极金属层202将N+源区308和P+深体区311短接起来，从而就会导致单脉冲雪崩击穿能力变差，进而烧毁器件。
但是，在本申请实施例中，由于在N+源区308表面生成了一层钛的硅化物层304，从而基于所述钛的硅化物层304将N+源区308和P+深体区311短接起来，故而，一来保证了在所述栅极金属层202底部的元胞的寄生三极管的发射区1501与基区1502之间形成的PN结无法达到正向导通电压0.7V，故而保证了单脉冲雪崩击穿能力；二来，由于栅极金属层202底部的元胞，其外延层301表面生长了钛的硅化物层304，这些硅化物的电阻要比没有硅化物的N+源区的电阻小，这就降低了栅极金属层202底部的元胞所对应的源极电流通过N+源区时的电阻的大小，进而增加了电流的流量。
基于同一发明构思，本申请另一实施例提供一种VDMOS管的制作方法，所述方法用于对包括由外延层301，在所述外延层301表面形成的栅氧化区域302，以及在所述栅氧化区域302中每个栅氧化区域表面形成的栅极多晶硅区域303构成元胞区域。所述元胞区域201的结构图请参考图3。
在具体实施过程中，所述用于制造MOS管的器件可以采用如下方式获得：
请参考图5，首先形成一层半导体衬底层305，所述半导体衬底层305的导电类型可以为N型。
进一步的，在所述半导体衬底层305表面形成外延层301，在具体实施过程中，所述外延层301具体为N型外延层，所述N型外延层的材料为单晶硅，厚度约为：1~100微米。
进一步的，在形成所述外延层301之后，在高温炉管中作干氧化操作，进而形成栅氧化层306，在具体实施过程中，所述栅氧化层306可以为氧化硅，所述栅氧化层306的厚度为0.04~0.15微米。
进一步的，请参考图6，在形成所述栅氧化层306之后，在所述栅氧化层306表面形成所述栅极多晶硅区域，在具体实施过程中，首先将所述VDMOS管在约为650度的温度环境下，生成多晶硅层，所述多晶硅层的厚度约为0.50微米左右，然后对所述多晶硅层进行刻蚀，进而生成所述栅极多晶硅区域303。
进一步的，请参考图7，在形成所述栅极多晶硅区域303之后，，在所述外延层301表面注入硼离子，然后在炉管中保持高温的条件下，比如1150度左右，进行驱入操作，以形成所述P-体区307。
进一步的，请参考图8，在形成所述P-体区307之后，在所述栅氧化层306表面部分区域涂上光刻胶，利用光刻胶以及栅极多晶硅区域303的阻挡，向所述N外延层注入磷离子或者砷离子，进而形成N+源区308。
进一步的，请参考图8和图9，在形成所述N+源区308之后，在所述栅极多晶硅区域303和所述栅氧化层306表面形成一层氮化硅层310；
然后通过干法刻蚀，刻蚀掉多余的氮化硅，从而在所述栅极多晶硅区域303侧壁形成氮化硅侧墙309。
进一步的，请参考图10，在形成所述氮化硅侧墙309之后，利用栅极多晶硅区域303和所述氮化硅侧墙309的遮挡，进而在所述P+深体区311注入硼离子。
进一步的，在形成所述P+深体区311之后，就可以刻蚀掉一部分栅氧化层306，进而形成所述栅氧化区域302。
基于上述操作，形成所述制造VDMOS管的器件之后，如图16所示，所述VDMOS管的制造方法还包括如下步骤：
S1601：在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层；
在具体实施过程中，所述钛的硅化物层304，可以采用如下方式形成：
请参考图11，在形成所述栅氧化区域302之后，在所述外延层301和所述栅极多晶硅区域303表面通过溅射的方式，形成一层钛层312，所述钛层的厚度约在0.02~0.10微米；
然后，使所述钛层312与所述栅极多晶硅区域303以及所述外延层301反应，进而在所述外延层301表面和所述栅极多晶硅区域303表面形成钛的硅化物层304。
在具体实施过程中，可以采用如下方式让所述钛层312与所述栅极多晶硅区域303和所述外延层301反应：
在700度左右的温度条件下，对整个VDMOS管进行高温退火，然后与钛层312接触的栅极多晶硅区域303、N+源区308以及P+深体区311表面都会形成所述钛的硅化物304，而钛层312与所述氮化硅侧墙309的接触面则不会形成所述钛的硅化物304。
接着采用硫酸和双氧水的混合液去除掉多余的钛层312；
最后在900左右的温度下，对整个VDMOS管再进行一次高温退火，就可以使得所述钛的硅化物304的电阻进一步的降低。
在具体实施过程中，在形成所述钛的硅化物层304之后，所述方法还包括：
请参考图12，在所述钛的硅化物层304表面的第三区域以及所述氮化硅侧墙表面形成介质层313，所述介质层313通常的材料为：掺有硼离磷离或者不掺硼磷的二氧化硅层。
在基于步骤S1601形成钛的硅化物层304和介质层313之后，就可以执行步骤S1602以及步骤S1603，其中，所述步骤S1602具体为：在所述元胞区域表面的第一区域形成的源极金属层203；
在具体实施过程中，所述在所述元胞区域201表面的第一区域形成的源极金属层203，具体为：
在所述介质层313表面的第四区域以及所述外延层301表面不包含所述介质层303的第五区域形成源极金属层203。
其中，所述源极金属层203的材料可以为：铝（98.5%）硅(1%)铜(0.5%)合金。
所述步骤S1603具体为：在所述元胞区域表面的第二区域形成的栅极金属层。
在具体实施过程中，所述在所述元胞区域201表面的第一区域形成的栅极金属层202，具体为：
在所述介质层313表面的第六区域形成栅极金属层202。
所述栅极金属层202的材料可以为：铝（98.5%）硅(1%)铜(0.5%)合金。
另外，在具体实施过程中，在形成所述栅极金属层202和所述源极金属层203之后，所述方法还包括：
将所述介质层313上的与所述栅极金属层202的第七区域对应的第八区域形成第一开孔；
在所述第一开孔内填充与所述栅极金属层202所对应的金属，以将所述栅极金属层202连接于所述栅极多晶硅表面的钛的硅化物层204。
由于本实施例所介绍的VDMOS管的制造方法为制造本申请另一实施例中VDMOS管的方法，故而，基于另一实施例中的VDMOS管，本领域所述技术人员能够了解本实施例中所采用的VDMOS管的制造方法所制造的VDMOS管的详细结构和具体变形，故而在此不再详细介绍。只要本领域所属技术人员所制造的本申请另一实施例中MOS管所采用的方法，都属于本申请所欲保护的范围。
本申请提供的一个或多个技术方案，至少具有如下技术效果或优点：
（1）由于在本申请实施例中，不仅在所述VDMOS的源极金属层底部并行设置多个元胞，更在所述VDMOS管的栅极金属层底部设置多个元胞，故而增加了一个芯片表面设置的元胞的数目，进而达到了提高VDMOS管的电流通过能力的技术效果。
（2）由于在本申请实施例中，通过在VDMOS的外延层和多晶硅栅极的表面生成了一层钛的硅化物层，进而将所述VDMOS管的栅极金属层底部的元胞N+源区和P+深体区短接起来，从而保证了在所述栅极金属层底部的元胞的寄生三极管的发射区和基区之间形成的PN结无法达到正向导通电压，故而保证了所述VDMOS管的单脉冲雪崩击穿能量不会变差，进而保证了所述VDMOS管的安全工作。
（3）由于在本申请实施例中，由于栅极金属层底部的元胞区域，其外延层表面生长了钛的硅化物层，这些硅化物的电阻要比没有硅化物的N+源区的电阻小，这就降低了栅极金属层底部的元胞所对应的源极电流通过N+源区时的电阻的大小，进而进一步的增加了VDMOS管的电流通过能力。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (14)
1.一种VDMOS管，其特征在于，包括：
元胞区域，所述元胞区域具体包括：外延层；在所述外延层表面形成的栅氧化区域；在所述栅氧化区域表面形成的栅极多晶硅区域；在所述外延层和所述栅极多晶硅区域表面形成的钛的硅化物层；
栅极金属层，形成于所述元胞区域表面的第一区域；
源极金属层，形成于所述元胞区域表面的第二区域。
2.如权利要求1所述的VDMOS管，其特征在于，所述钛的硅化物层，具体采用如下方式形成：
在所述外延层和所述栅极多晶硅区域表面形成钛层；
使所述钛层与所述栅极多晶硅区域以及所述外延层反应，进而在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层。
3.如权利要求1所述的VDMOS管，其特征在于，所述VDMOS管还包括：
氮化硅侧墙，形成于在所述栅极多晶硅区域中的每个多晶硅区域侧壁。
4.如权利要求3所述的VDMOS管，其特征在于，所述VDMOS管还包括：
介质层，形成于所述钛的硅化物层表面的第三区域以及所述氮化硅侧墙表面。
5.如权利要求4所述的VDMOS管，其特征在于，所述源极金属层具体形成于：
所述介质层表面的第四区域以及所述外延层表面不包含所述介质层的第五区域。
6.如权利要求4所述的VDMOS管，其特征在于，所述栅极金属层具体形成于：
所述介质层表面的第六区域。
7.如权利要求6所述的VDMOS管，其特征在于，所述VDMOS管还包括：
第一开孔，形成于所述介质层上与所述栅极金属层的第七区域对应的第八区域，并且，所述第一开孔中包含与所述栅极金属层所对应的金属，以将所述栅极金属层连接于所述钛的硅化物层。
8.一种VDMOS管制造方法，其特征在于，所述方法用于对包括由外延层，在所述外延层表面形成的栅氧化区域，以及在所述栅氧化区域中每个栅氧化区域表面形成的栅极多晶硅区域所构成元胞区域进行加工，所述方法包括：
在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层；
在所述元胞区域表面的第一区域形成的源极金属层；
在所述元胞区域表面的第二区域形成的栅极金属层。
9.如权利要求8所述的方法，其特征在于，所述在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层，具体包括：
在所述外延层和所述栅极多晶硅区域表面形成钛层；
使所述钛层与所述栅极多晶硅区域以及所述外延层反应，进而在所述外延层表面和所述栅极多晶硅区域表面形成钛的硅化物层。
10.如权利要求8所述的方法，其特征在于，在所述外延层和所述栅极多晶硅区域表面形成钛层之前，所述方法还包括：
在所述栅极多晶硅区域中的每个多晶硅区域侧壁形成氮化硅侧墙。
11.如权利要求10所述的方法，其特征在于，所述使所述钛层与所述栅极多晶硅区域反应之后，所述方法还包括：
在所述钛的硅化物层表面的第三区域以及所述氮化硅侧墙表面形成介质层。
12.如权利要求11所述的方法，其特征在于，所述在所述元胞区域表面的第一区域形成的源极金属层，具体为：
在所述介质层表面的第四区域以及所述外延层表面不包含所述介质层的第五区域形成源极金属层。
13.如权利要求11所述的方法，其特征在于，所述在所述元胞区域表面的第一区域形成的栅极金属层，具体为：
在所述介质层表面的第六区域形成栅极金属层。
14.如权利要求13所述的方法，其特征在于，在所述介质层表面的第六区域形成栅极金属层之后，所述方法还包括：
将所述介质层上的与所述栅极金属层的第七区域对应的第八区域形成第一开孔；
在所述第一开孔内填充与所述栅极金属层所对应的金属，以将所述栅极金属层连接于所述栅极多晶硅表面的钛的硅化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210342823.3A CN103681842A (zh) | 2012-09-14 | 2012-09-14 | 一种vdmos管以及vdmos管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210342823.3A CN103681842A (zh) | 2012-09-14 | 2012-09-14 | 一种vdmos管以及vdmos管的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103681842A true CN103681842A (zh) | 2014-03-26 |
Family
ID=50318792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210342823.3A Pending CN103681842A (zh) | 2012-09-14 | 2012-09-14 | 一种vdmos管以及vdmos管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103681842A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097540A (zh) * | 2014-05-21 | 2015-11-25 | 北大方正集团有限公司 | 平面vdmos器件的制造方法 |
| CN105826202A (zh) * | 2015-01-09 | 2016-08-03 | 北大方正集团有限公司 | 半导体器件的制作方法和半导体器件 |
| CN106033774A (zh) * | 2015-03-13 | 2016-10-19 | 北大方正集团有限公司 | 一种场效应管及其制备方法 |
| CN116013905A (zh) * | 2023-03-27 | 2023-04-25 | 通威微电子有限公司 | 一种半导体器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
| US5883412A (en) * | 1994-07-14 | 1999-03-16 | Sgs-Thomson Microelectronics S.R.L. | Low gate resistance high-speed MOS-technology integrated structure |
| CN101807597A (zh) * | 2010-04-02 | 2010-08-18 | 中国电子科技集团公司第五十五研究所 | 一种自对准亚微米栅结构及其制作方法 |
-
2012
- 2012-09-14 CN CN201210342823.3A patent/CN103681842A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5119153A (en) * | 1989-09-05 | 1992-06-02 | General Electric Company | Small cell low contact resistance rugged power field effect devices and method of fabrication |
| US5883412A (en) * | 1994-07-14 | 1999-03-16 | Sgs-Thomson Microelectronics S.R.L. | Low gate resistance high-speed MOS-technology integrated structure |
| CN101807597A (zh) * | 2010-04-02 | 2010-08-18 | 中国电子科技集团公司第五十五研究所 | 一种自对准亚微米栅结构及其制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097540A (zh) * | 2014-05-21 | 2015-11-25 | 北大方正集团有限公司 | 平面vdmos器件的制造方法 |
| CN105097540B (zh) * | 2014-05-21 | 2018-07-24 | 北大方正集团有限公司 | 平面vdmos器件的制造方法 |
| CN105826202A (zh) * | 2015-01-09 | 2016-08-03 | 北大方正集团有限公司 | 半导体器件的制作方法和半导体器件 |
| CN105826202B (zh) * | 2015-01-09 | 2020-03-06 | 北大方正集团有限公司 | 半导体器件的制作方法和半导体器件 |
| CN106033774A (zh) * | 2015-03-13 | 2016-10-19 | 北大方正集团有限公司 | 一种场效应管及其制备方法 |
| CN116013905A (zh) * | 2023-03-27 | 2023-04-25 | 通威微电子有限公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW588460B (en) | Trench power MOSFET and method of making the same | |
| CN102195623B (zh) | 控制双极半导体元件中的复合速率 | |
| CN102779756B (zh) | 半导体功率装置的制作方法 | |
| CN110459602A (zh) | 具有纵向浮空场板的器件及其制造方法 | |
| CN103681842A (zh) | 一种vdmos管以及vdmos管的制造方法 | |
| CN106571394A (zh) | 功率器件及其制造方法 | |
| KR20160035838A (ko) | 고전압 반도체 소자 및 그 제조 방법 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN105206607A (zh) | 半导体装置及其制造方法 | |
| CN107845580A (zh) | 一种vdmos器件及其制作方法 | |
| CN100568469C (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| CN101814436A (zh) | 纵向高压深槽半导体管的制备方法 | |
| CN103022123A (zh) | 超级结半导体器件及其制造方法 | |
| CN103035674B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN107403727B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 | |
| CN105448733A (zh) | 一种耗尽型vdmos器件及其制造方法 | |
| CN104157690B (zh) | 一种带槽型结构的应变nldmos器件及其制作方法 | |
| CN101853785B (zh) | 纵向高压硼扩散深槽半导体管的制备方法 | |
| CN104638004A (zh) | 超级结mosfet器件的结构 | |
| CN111627982B (zh) | 一种高性能超结结构igbt的结构及其方法 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN102208451B (zh) | 用于高压集成电路的金属绝缘栅场效应管结构及制备方法 | |
| CN102176469A (zh) | 一种具有p埋层的SOI nLDMOS器件单元 | |
| CN102867848B (zh) | 沟槽式功率半导体元件及其制造方法 | |
| CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140326 |