CN203617299U - 一种双扩散金属氧化物半导体 - Google Patents
一种双扩散金属氧化物半导体 Download PDFInfo
- Publication number
- CN203617299U CN203617299U CN201320773284.9U CN201320773284U CN203617299U CN 203617299 U CN203617299 U CN 203617299U CN 201320773284 U CN201320773284 U CN 201320773284U CN 203617299 U CN203617299 U CN 203617299U
- Authority
- CN
- China
- Prior art keywords
- type
- heavily doped
- doped region
- metal oxide
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 23
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 23
- 238000009792 diffusion process Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 229920005591 polysilicon Polymers 0.000 claims abstract description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 36
- 229910052760 oxygen Inorganic materials 0.000 claims description 36
- 239000001301 oxygen Substances 0.000 claims description 36
- 239000010410 layer Substances 0.000 claims description 21
- 238000002513 implantation Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 22
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Abstract
本申请公开了一种双扩散金属氧化物半导体。所述双扩散金属氧化物半导体包括：P型衬底、外延层、场氧、N型阱区、栅氧、多晶硅栅、P型基区、第一N型重掺杂区、第二N型重掺杂区以及P型重掺杂区。所述双扩散金属氧化物半导体具有更小的Ron×A。
Description
技术领域
本实用新型涉及一种半导体器件，更具体地说，本实用新型涉及一种DMOS(双扩散金属氧化物半导体)器件。
背景技术
开关电源被广泛应用于电能转换。其中，buck转换器(降压转换器)是其中众所周知的一种开关电源。buck转换器包括如图1所示耦接的上拉功率器件11、下拉功率器件12、电感13和电容14，其将输入电压VIN转化为较低的输出电压VOUT。由于DMOS器件的优越性能，上述上拉功率器件11和下拉功率器件12通常选用DMOS器件。
在高压应用场合(如输入电压VIN高于100V)，由于上拉DMOS需要N型掩埋层(NBL)来隔离衬底与体区，上拉DMOS的尺寸往往大于下拉DMOS的尺寸。因此上拉DMOS的击穿电压主要由其漂移区的掺杂决定。而下拉DMOS无需N型掩埋层，其可通过在N型阱至衬底间使用降低表面场技术，来维持高的击穿电压。
但是，随着半导体行业的发展，需要更高的击穿电压和更小的Ron×A(其中，Ron表示导通电阻，A表示器件面积)。
实用新型内容
因此本实用新型的目的在于解决现有技术的上述技术问题，提出一种改进的双扩散金属氧化物半导体。
根据上述目的，本实用新型提出了一种双扩散金属氧化物半导体，包括：P型衬底；形成在P型衬底上的外延层；形成在外延层上的场氧；形成在外延层内的N型阱区；形成在外延层上的栅氧；形成在栅氧和场氧上的多晶硅栅；形成在外延层内的P型基区；形成在N型阱区内的第一N型重掺杂区；形成在P型基区内的第二N型重掺杂区；以及形成在P型基区内的P型重掺杂区，所述P型重掺杂区毗邻所述第二N型重掺杂区。
根据本实用新型的实施例，其中所述双扩散金属氧化物半导体还包括：形成在多晶硅栅上的正硅酸乙酯层；形成在正硅酸乙酯层和栅氧上的层间介质层；与第一N型重掺杂区接触的漏极电极；与第二N型重掺杂区和P型重掺杂区接触的源极电极。
根据本实用新型的实施例，其中所述双扩散金属氧化物半导体还包括：形成在外延层内与P型基区合并的深P型区。
根据本实用新型的实施例，其中所述P型基区和深P型区的接合处为圆形，且其曲率大于0.5μm。
根据本实用新型的实施例，其中所述深P型区的掺杂浓度在区间1×1013cm-3～1×1015cm-3之间，其注入能量为100KeV左右。
根据本实用新型的实施例，其中所述双扩散金属氧化物半导体还包括：形成在外延层内P型基区下的N型轻掺杂阱区，所述N型阱区形成在所属N型轻掺杂阱区内。
根据本实用新型的实施例，其中所述双扩散金属氧化物半导体应用在衬底和P型基区之间的电势差小于1V的场合。
根据本实用新型的实施例，其中从P型基区的边缘至N型阱区的边缘的宽度为0.8μm；从N型阱区的边缘至第一N型重掺杂区的边缘的宽度d2为2.5μm。
根据本实用新型的实施例，其中所述场氧为浅沟道结构。
根据本实用新型各方面的上述双扩散金属氧化物半导体具有更小的Ron×A。
附图说明
图1为现有buck电路结构示意图；
图2示意性地示出了根据本实用新型一实施例的高压上拉DMOS 100的剖面图；
图3示意性地示出了根据本实用新型另一实施例的高压上拉DMOS 200的剖面图；
图4示意性地示出了根据本实用新型又一实施例的高压上拉DMOS 300的剖面图；
图5示意性地示出了根据本实用新型又一实施例的高压上拉DMOS 400的剖面图；
图6A～6I示意性地示出了根据本发明又一个实施例的高压上拉DMOS的制作流程图。
具体实施方式
下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“连接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
在某些白光LED驱动器的应用中，半导体衬底和体区之间的电势差很低(如低于1V)。因此，本实用新型下述各实施例将NBL从上拉DMOS中移除，以减小器件体积，从而使器件具有较小的Ron×A。
图2示意性地示出了根据本实用新型一实施例的高压上拉DMOS100的剖面图。在图2所示实施例中，高压上拉DMOS100包括：P型衬底101；形成在P型衬底101上的外延层120；形成在外延层120上的场氧102；形成在外延层120内的N型阱区103；形成在外延层120上的栅氧104；形成在栅氧104和场氧102上的多晶硅栅105；形成在多晶硅栅105上的正硅酸乙酯(Tetra Ethyl OrthoSilicate)层112；形成在外延层120内的P型基区106；形成在N型阱区103内的第一N型重掺杂区(如N+)107；形成在P型基区106内的第二N型重掺杂区(如N+)108；形成在P型基区106内的P型重掺杂区(如P+)109，其中P型重掺杂区109毗邻第二N型重掺杂区108。
在一个实施例中，高压上拉DMOS100进一步包括：形成在正硅酸乙酯层112和栅氧104上的层间介质层115；与第一N型重掺杂区107接触的漏极电极110；与第二N型重掺杂区108和P型重掺杂区109接触的源极电极111。
在一个实施例中，正硅酸乙酯层112的厚度大约为
在一个实施例中，外延层120为P型掺杂。在其他一些实施例中，外延层120可为N型掺杂。
在一个实施例中，N型阱区103作为漏极体区，P型基区106作为源极体区，第一N型重掺杂区107作为漏极接触区，第二N型重掺杂区108作为源极接触区，P型重掺杂区109作为体接触区。
在图2所示实施例中，场氧102具有浅沟道隔离结构(shallow-trenchisolation)。
图3示意性地示出了根据本实用新型另一实施例的高压上拉DMOS 200的剖面图。图3所示高压上拉DMOS 200与图2所示高压上拉DMOS100相似。与图2所示高压上拉DMOS 100不同的是，在图3所示高压上拉DMOS 200中，其场氧102不具有浅沟道隔离结构。具体来说，图3所示高压上拉DMOS 200包括：P型衬底101；形成在P型衬底101上的外延层120；形成在外延层120上的场氧102；形成在外延层120内的N型阱区103；形成在外延层120上的栅氧104；形成在栅氧104和场氧102上的多晶硅栅105；形成在多晶硅栅105上的正硅酸乙酯(Tetra Ethyl Ortho Silicate)层112；形成在外延层120内的P型基区106；形成在N型阱区103内的第一N型重掺杂区(如N+)107；形成在P型基区106内的第二N型重掺杂区(如N+)108；形成在P型基区106内的P型重掺杂区(如P+)109，其中P型重掺杂区109毗邻第二N型重掺杂区108；与第一N型重掺杂区107接触的漏极电极110；与第二N型重掺杂区108和P型重掺杂区109接触的源极电极111。
在图3所示实施例中，为了绘图简便，未示出层间介质层。但本领域的技术人员应当意识到，图3所示高压上拉DMOS可包括层间介质层。
在一个实施例中，正硅酸乙酯层112的厚度大约为
图4示意性地示出了根据本实用新型又一实施例的高压上拉DMOS 300的剖面图。图4所示高压上拉DMOS 300与图3所示高压上拉DMOS 100相似。与图3所示高压上拉DMOS 200不同的是，图4所示高压上拉DMOS 300还包括：形成在外延层120内的深P型区113，其中该深P型区113作为支持源极体区，且该深P型区113与P型基区106合并在一起以增大源极体区的曲率(curvature)并减小第二N型重掺杂区108下的诱使寄生NPN导通的阻抗，从而提高高压上拉DMOS的稳健性。
在一个实施例中，P型基区106和深P型区113的接合处是圆的，并且具有大于0.5μm的曲率。在其他实施例中，P型基区106和深P型区113的接合处可具有其他数值的曲率。
在一个实施例中，深P型区113具有最优化的掺杂浓度和注入能量，以在源极区周围形成大的曲率。在一个实施例中，深P型区113的掺杂浓度在区间1×1013cm-3～1×1015cm-3之间，其注入能量为100KeV左右。在其他实施例中，深P型区113可具有其他合适的掺杂浓度和注入能量。
图5示意性地示出了根据本实用新型又一实施例的高压上拉DMOS 400的剖面图。图5所示高压上拉DMOS 400与图3所示高压上拉DMOS 200相似。与图3所示高压上拉DMOS 200不同的是，图5所示高压上拉DMOS 500还包括：形成在外延层120内的N型轻掺杂阱区114。具体来说，图5所示高压上拉DMOS 400包括：P型衬底101；形成在P型衬底101上的外延层120；形成在外延层120上的场氧102；形成在外延层120内的N型阱区103；形成在外延层120上的栅氧104；形成在栅氧104和场氧102上的多晶硅栅105；形成在外延层120内的P型基区106；形成在外延层120内位于P型基区106下方的N型轻掺杂阱区114，其中N型阱区103形成在N型轻掺杂阱区114内；形成在N型阱区103内的第一N型重掺杂区(如N+)107；形成在P型基区106内的第二N型重掺杂区(如N+)108；形成在P型基区106内的P型重掺杂区(如P+)109，其中P型重掺杂区109毗邻第二N型重掺杂区108；与第一N型重掺杂区107接触的漏极电极110；与第二N型重掺杂区108和P型重掺杂区109接触的源极电极111。
在一个实施例中，N型轻掺杂阱区114具有最优的宽度。在一个实施例中，从P型基区106的边缘至N型阱区103的边缘的宽度d1为0.8μm，从N型阱区103的边缘至第一N型重掺杂区107的边缘的宽度d2为2.5μm。
在一个实施例中，N型轻掺杂阱区114和N型阱区103作为高压上拉DMOS的漂移区。
图6A～6H示意性地示出了根据本实用新型又一个实施例的高压上拉DMOS的制作流程图。
如图6A所示，所述制作流程包括在衬底101上形成外延层120。在一个实施例中，所述外延层120采用淀积技术，如化学气相沉积技术、等离子增强化学气相沉积技术、原子层沉积技术、液相外延技术或者其他合适的淀积技术。在一个实施例中，外延层120为P型掺杂。在其他一些实施例中，外延层120可为N型掺杂。
如图6B所示，所述制作流程包括在外延层120内形成场氧102和N型阱区103。在图6B所示实施例中，场氧102未被制作成浅沟道隔离结构。但在其他一些实施例中，场氧102可被制作成浅沟道隔离结构。在一个实施例中，场氧102通过湿法氧化技术形成。
如图6C所示，所述制作流程包括在外延层120上形成栅氧104。在一个实施例中，栅氧104通过干法氧化技术形成。
如图6D所示，所述制作流程包括在栅氧104和场氧102上形成多晶硅栅105。
如图6E所示，所述制作流程包括在多晶硅栅105上形成正硅酸乙酯层112。在一个实施例中，正硅酸乙酯层112的厚度大约为
如图6F所示，所述制作流程包括在外延层120内形成P型基区106。在一个实施例中，P型基区106通过扩散技术或者注入技术形成。
如图6G所示，所述制作流程包括在N型阱区103内形成第一N型重掺杂区107、在P型基区106内形成第二N型重掺杂区108和P型重掺杂区109，所述P型重掺杂区109毗邻第二N型重掺杂区108。在一个实施例中，第一N型重掺杂区107、第二N型重掺杂区108和P型重掺杂区109通过注入技术形成。
如图6H所示，所述制作流程包括在正硅酸乙酯层112和栅氧104上形成层间介质层115。在一个实施例中，层间介质层115通过淀积技术形成。
如图6I所示，所述制作流程包括形成与第一N型重掺杂区107接触的漏极电极110、与第二N型重掺杂区108和P型重掺杂区109接触的源极电极111。
在一个实施例中，所述制作流程还包括：在N型阱区103形成之前，在外延层120内形成N型轻掺杂阱区，其中N型阱区103在之后的制作过程中形成在N型轻掺杂阱区内，如N型阱区103为N型轻掺杂阱区的一部分。在一个实施例中，N型轻掺杂阱区通过扩散技术或者注入技术形成。
在一个实施例中，所述制作流程还包括：在P型基区106形成之后，在外延层120内形成深P型区，所述深P型区与所述P型基区合并在一起。在一个实施例中，深P型区通过扩散技术或者注入技术形成。在一个实施例中，深P型区113的掺杂浓度在区间1×1013cm-3～1×1015cm-3之间，其注入能量大约为100KeV。在其他实施例中，深P型区113可具有其他合适的掺杂浓度和注入能量。
与现有高压上拉DMOS相比，前述各实施例的高压上拉DMOS具有更小的Ron×A。不同于现有技术，前述各实施例的高压上拉DMOS将NBL从器件中移除，因此在给定的击穿电压下具有更小的面积，或者说在给定的面积下具有更高的击穿电压。此外，前述多个实施例的高压上拉DMOS包括与P型基区合并的深P型阱。该深P型阱具有最优的掺杂浓度和注入能量，因此增大了其体区曲率、减小了诱因寄生NPN导通的阻抗。增大的体区曲率提高了击穿电压，减小的诱使寄生NPN导通的阻抗使得高压上拉DMOS具有更大的安全工作区。进一步地，前述多个实施例的高压上拉DMOS还包括形成在外延层内的N型轻掺杂阱区。所述N型轻掺杂阱区具有最优宽度，以避免衬底和体区之间的穿通。
虽然已参照几个典型实施例描述了本实用新型，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本实用新型能够以多种形式具体实施而不脱离实用新型的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。
Claims (9)
1.一种双扩散金属氧化物半导体，其特征在于，包括：
P型衬底；
形成在P型衬底上的外延层；
形成在外延层上的场氧；
形成在外延层内的N型阱区；
形成在外延层上的栅氧；
形成在栅氧和场氧上的多晶硅栅；
形成在外延层内的P型基区；
形成在N型阱区内的第一N型重掺杂区；
形成在P型基区内的第二N型重掺杂区；以及
形成在P型基区内的P型重掺杂区，所述P型重掺杂区毗邻所述第二N型重掺杂区。
2.如权利要求1所述的双扩散金属氧化物半导体，其特征在于，进一步包括：
形成在多晶硅栅上的正硅酸乙酯层；
形成在正硅酸乙酯层和栅氧上的层间介质层；
与第一N型重掺杂区接触的漏极电极；
与第二N型重掺杂区和P型重掺杂区接触的源极电极。
3.如权利要求1所述的双扩散金属氧化物半导体，其特征在于，还包括：形成在外延层内与P型基区合并的深P型区。
4.如权利要求3所述的双扩散金属氧化物半导体，其特征在于，其中所述P型基区和深P型区的接合处为圆形，且其曲率大于0.5μm。
5.如权利要求3所述的双扩散金属氧化物半导体，其特征在于，其中所述深P型区的掺杂浓度在区间1×1013cm-3～1×1015cm-3之间，其注入能量为100KeV左右。
6.如权利要求1所述的双扩散金属氧化物半导体，其特征在于，还包括：形成在外延层内P型基区下的N型轻掺杂阱区，所述N型阱区形成在所属N型轻掺杂阱区内。
7.如权利要求1所述的双扩散金属氧化物半导体，其特征在于，其中所述双扩散金属氧化物半导体应用在衬底和P型基区之间的电势差小于1V的场合。
8.如权利要求1所述的双扩散金属氧化物半导体，其特征在于，其中
从P型基区的边缘至N型阱区的边缘的宽度为0.8μm；
从N型阱区的边缘至第一N型重掺杂区的边缘的宽度d2为2.5μm。
9.如权利要求1所述的双扩散金属氧化物半导体，其特征在于，其中所述场氧为浅沟道结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/692,984 | 2012-12-03 | ||
| US13/692,984 US8772867B2 (en) | 2012-12-03 | 2012-12-03 | High voltage high side DMOS and the method for forming thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203617299U true CN203617299U (zh) | 2014-05-28 |
Family
ID=50084589
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310634212.0A Pending CN103594520A (zh) | 2012-12-03 | 2013-11-29 | 一种双扩散金属氧化物半导体及其制作方法 |
| CN201320773284.9U Expired - Fee Related CN203617299U (zh) | 2012-12-03 | 2013-11-29 | 一种双扩散金属氧化物半导体 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310634212.0A Pending CN103594520A (zh) | 2012-12-03 | 2013-11-29 | 一种双扩散金属氧化物半导体及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8772867B2 (zh) |
| CN (2) | CN103594520A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594520A (zh) * | 2012-12-03 | 2014-02-19 | 成都芯源系统有限公司 | 一种双扩散金属氧化物半导体及其制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617143A (zh) * | 2015-01-05 | 2015-05-13 | 无锡友达电子有限公司 | 一种减小导通电阻的p型横向双扩散mos管 |
| US9502251B1 (en) | 2015-09-29 | 2016-11-22 | Monolithic Power Systems, Inc. | Method for fabricating low-cost isolated resurf LDMOS and associated BCD manufacturing process |
| CN105489481B (zh) | 2016-01-13 | 2018-08-03 | 成都芯源系统有限公司 | 一种阶梯型厚栅氧化层的制作方法 |
| US9893146B1 (en) | 2016-10-04 | 2018-02-13 | Monolithic Power Systems, Inc. | Lateral DMOS and the method for forming thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| JP4590884B2 (ja) * | 2003-06-13 | 2010-12-01 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US6946705B2 (en) * | 2003-09-18 | 2005-09-20 | Shindengen Electric Manufacturing Co., Ltd. | Lateral short-channel DMOS, method of manufacturing the same, and semiconductor device |
| US8159029B2 (en) * | 2008-10-22 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | High voltage device having reduced on-state resistance |
| US8198679B2 (en) | 2009-05-28 | 2012-06-12 | Monolithic Power Systems, Inc. | High voltage NMOS with low on resistance and associated methods of making |
| US8664067B2 (en) | 2010-11-18 | 2014-03-04 | Monolithic Power Systems, Inc. | CMOS devices with reduced short channel effects |
| CN102169903B (zh) | 2011-03-22 | 2013-05-01 | 成都芯源系统有限公司 | Ldmos器件 |
| US20120244668A1 (en) | 2011-03-25 | 2012-09-27 | Jeesung Jung | Semiconductor devices with layout controlled channel and associated processes of manufacturing |
| US8772867B2 (en) * | 2012-12-03 | 2014-07-08 | Monolithic Power Systems, Inc. | High voltage high side DMOS and the method for forming thereof |
-
2012
- 2012-12-03 US US13/692,984 patent/US8772867B2/en active Active
-
2013
- 2013-11-29 CN CN201310634212.0A patent/CN103594520A/zh active Pending
- 2013-11-29 CN CN201320773284.9U patent/CN203617299U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594520A (zh) * | 2012-12-03 | 2014-02-19 | 成都芯源系统有限公司 | 一种双扩散金属氧化物半导体及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140151792A1 (en) | 2014-06-05 |
| US8772867B2 (en) | 2014-07-08 |
| CN103594520A (zh) | 2014-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102610643B (zh) | 沟槽金属氧化物半导体场效应晶体管器件 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN204289464U (zh) | 一种高压pmos器件 | |
| CN102231390B (zh) | 一种超结结构的纵向双扩散金属氧化物半导体功率器件 | |
| CN105070759A (zh) | Nldmos器件及其制造方法 | |
| CN102751332B (zh) | 耗尽型功率半导体器件及其制造方法 | |
| JP6618615B2 (ja) | 横方向拡散金属酸化物半導体電界効果トランジスタ | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN203351605U (zh) | 一种高压半导体器件 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN106972047B (zh) | 一种ldmos器件 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN109698237A (zh) | 一种沟槽栅碳化硅mosfet器件及其制造方法 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN104900526A (zh) | Vdmos的制造方法和vdmos | |
| CN104518027A (zh) | Ldmos器件及其制造方法 | |
| CN104617139A (zh) | Ldmos器件及制造方法 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102867844A (zh) | 一种p型纵向高耐压的横向双扩散金属氧化物半导体晶体管 | |
| CN103681791B (zh) | Nldmos器件及制造方法 | |
| CN103762241B (zh) | 一种梳状栅纵向沟道soi ldmos单元 | |
| CN102176469A (zh) | 一种具有p埋层的SOI nLDMOS器件单元 | |
| CN202736927U (zh) | 耗尽型功率半导体器件 | |
| CN102130166A (zh) | Dddmos器件 | |
| CN103811547B (zh) | 降低ldmos器件峰值电场的版图结构及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140528 Termination date: 20181129 |