CN203351605U - 一种高压半导体器件 - Google Patents

一种高压半导体器件 Download PDF

Info

Publication number
CN203351605U
CN203351605U CN201320386324.4U CN201320386324U CN203351605U CN 203351605 U CN203351605 U CN 203351605U CN 201320386324 U CN201320386324 U CN 201320386324U CN 203351605 U CN203351605 U CN 203351605U
Authority
CN
China
Prior art keywords
pressure trap
doped region
heavily doped
low pressure
doping type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201320386324.4U
Other languages
English (en)
Inventor
吉扬永
张磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Application granted granted Critical
Publication of CN203351605U publication Critical patent/CN203351605U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种高压半导体器件。所述高压半导体器件包括外延层、第一低压阱、第二低压阱、高压阱、第一重掺杂区、第二重掺杂区、第三重掺杂区、场氧和栅极区。所述高压半导体器件减少了工艺制作的层数，降低了成本。

Description

一种高压半导体器件
技术领域
本实用新型涉及一种半导体器件，更具体地说，本实用新型涉及一种双阱工艺的高压半导体器件。
背景技术
高压半导体器件通常采用低浓度掺杂阱作为体区以获得高击穿电压，而低压半导体器件通常采用高浓度掺杂阱作为体区以获得低导通电阻。一般来说，采用高浓度掺杂阱作为体区的半导体器件具有较高的阈值电压，而采用低浓度掺杂阱作为体区的半导体器件具有较低的阈值电压。因此，为了制作高压半导体器件，大部分现有BCD(Bipolar-CMOS-DMOS)工艺采用具有第一掺杂类型的低浓度掺杂阱作为体区，并在该体区上添加额外一层来调整阈值电压，从而使形成的高压半导体器件具有和低压半导体器件一致的阈值电压。这种方法增加了成本。
另外一种现有技术采用具有第二掺杂类型的低浓度掺杂阱作为漏极区，同时采用具有第一掺杂类型的低压阱作为体区。这种方法无需使用额外的调节层，但该方法需要额外的具有第二掺杂类型的低浓度掺杂阱，也增加了成本。
实用新型内容
因此本实用新型的目的在于解决现有技术的上述技术问题，提出一种高压半导体器件。
为实现上述目的，根据本实用新型的实施例，提出了一种高压半导体器件，包括：具有第二掺杂类型的外延层；形成在外延层内的第一低压阱，所述第一低压阱具有第二掺杂类型；形成在外延层内的第二低压阱，所述第二低压阱具有第一掺杂类型；形成在外延层内的高压阱，所述高压阱具有第一掺杂类型，其中所述第二低压阱被所述高压阱围绕；形成在第一低压阱内的第一重掺杂区，所述第一重掺杂区具有第二掺杂类型；形成在第二低压阱内的第二重掺杂区，所述第二重掺杂区具有第二掺杂类型；形成在第二低压阱内的第三重掺杂区，所述第三重掺杂区具有第一掺杂类型，其中第三重掺杂区毗邻所述第二重掺杂区；形成在外延层内的场氧，所述场氧具有浅沟道隔离结构；以及形成在外延层上的栅极区。
根据本实用新型的实施例，其中所述高压半导体器件进一步包括：具有第一掺杂类型的掩埋层，所述掩埋层形成在所述外延层的下面。
根据本实用新型的实施例，其中所述第一低压阱作为漏极体区；所述第二低压阱作为源极体区；所述高压阱作为支持体区。
根据本实用新型的实施例，其中所述第二低压阱的掺杂浓度高于高压阱的掺杂浓度。
根据本实用新型的实施例，其中所述高压半导体器件进一步包括：与所述第一重掺杂区接触的漏极电极；以及与所述第二重掺杂区和第三重掺杂区接触的源极电极。
为实现上述目的，根据本实用新型的实施例，还提出了一种高压半导体器件，包括：具有第二掺杂类型的外延层；形成在外延层内的第一低压阱，所述第一低压阱具有第二掺杂类型；形成在外延层内的第二低压阱，所述第二低压阱具有第一掺杂类型；形成在外延层内的高压阱，所述高压阱具有第一掺杂类型，其中所述第二低压阱被所述高压阱围绕；形成在第一低压阱内的第一重掺杂区，所述第一重掺杂区具有第二掺杂类型；形成在第二低压阱内的第二重掺杂区，所述第二重掺杂区具有第二掺杂类型；形成在第二低压阱内的第三重掺杂区，所述第三重掺杂区具有第一掺杂类型，其中第三重掺杂区毗邻所述第二重掺杂区；形成在外延层上的场氧；以及形成在外延层和场氧上的栅极区。
根据本实用新型的实施例，其中所述高压半导体器件进一步包括：具有第一掺杂类型的掩埋层，所述掩埋层形成在所述外延层的下面。
根据本实用新型的实施例，其中所述第一低压阱作为漏极体区；所述第二低压阱作为源极体区；所述高压阱作为支持体区。
根据本实用新型的实施例，其中所述第二低压阱的掺杂浓度高于高压阱的掺杂浓度。
根据本实用新型的实施例，其中所述高压半导体器件进一步包括：与所述第一重掺杂区接触的漏极电极；以及与所述第二重掺杂区和第三重掺杂区接触的源极电极。
根据本实用新型各方面的上述高压半导体器件，减少了工艺制作的层数，降低了成本。
附图说明
图1为根据本实用新型一实施例的高压半导体器件100的剖面示意图；
图2A～2H以剖面图的形式示意性地示出根据本实用新型一个实施例形成高压半导体器件的工艺过程中半导体衬底的变化；
图3为根据本实用新型另一实施例的高压半导体器件200的剖面示意图；
图4A～4G以剖面图的形式示意性地示出根据本实用新型又一个实施例形成高压半导体器件的工艺过程中半导体衬底的变化。
具体实施方式
下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的电路、材料或方法。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本实用新型至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。应当理解，当称元件“耦接到”或“耦接到”另一元件时，它可以是直接耦接或耦接到另一元件或者可以存在中间元件。相反，当称元件“直接耦接到”或“直接耦接到”另一元件时，不存在中间元件。相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
图1为根据本实用新型一实施例的高压半导体器件100的剖面示意图。在图1所示实施例中，所述高压半导体器件100包括：具有第一掺杂类型的掩埋层101；形成在掩埋层101上的外延层102，所述外延层102具有第二掺杂类型；形成在外延层102内的第一低压阱103，所述第一低压阱103具有第二掺杂类型；形成在外延层102内的第二低压阱104，所述第二低压阱104具有第一掺杂类型；形成在外延层102内的高压阱105，所述高压阱105具有第一掺杂类型，其中所述第二低压阱104被所述高压阱105围绕；形成在第一低压阱103内的第一重掺杂区31，所述第一重掺杂区31具有第二掺杂类型；形成在第二低压阱104内的第二重掺杂区41，所述第二重掺杂区41具有第二掺杂类型；形成在第二低压阱104内的第三重掺杂区42，所述第三重掺杂区42具有第一掺杂类型，其中第三重掺杂区42毗邻所述第二重掺杂区41；形成在外延层102内的场氧106，所述场氧106具有浅沟道隔离(shallow-trench isolation，STI)结构；以及形成在外延层102上的栅极区107。
在一个实施例中，掩埋层101形成在具有第二掺杂类型的衬底上。在其他一些实施例中，所述高压半导体器件100不具有掩埋层101，所述外延层102直接形成在衬底上。
在一个实施例中，栅极区107包括栅氧层71和多晶硅层72。
在一个实施例中，所述第一低压阱103作为漏极体区，所述第二低压阱104作为源极体区，所述高压阱105作为支持体区。
在一个实施例中，所述高压半导体器件100进一步包括：与第一重掺杂区31接触的漏极电极108；与第二重掺杂区41、第三重掺杂区42接触的源极电极109。
在一个实施例中，所述第二低压阱104的掺杂浓度高于高压阱105的掺杂浓度。
在一个实施例中，所述高压半导体器件包括高压P型金属氧化物半导体器件(PMOS)，所述第一掺杂类型为N型，所述第二掺杂类型为P型。
在一个实施例中，所述高压半导体器件包括高压N型金属氧化物半导体器件(NMOS)，所述第一掺杂类型为P型，所述第二掺杂类型为N型。
图2A～2H以剖面图的形式示意性地示出根据本实用新型一个实施例形成高压半导体器件的工艺过程中半导体衬底的变化。
如图2A所示，所述工艺流程包括在衬底10上形成具有第一掺杂类型(如N型)的掩埋层101。在一个实施例中，所述掩埋层具有高浓度掺杂(如N+)。所述掩埋层可用于减小阻抗或用于隔离。
如图2B所示，所述工艺流程包括：采用化学气相沉积法(CVD)、等离子体增强型化学气相沉积(PECVD)、原子层沉积(ALD)、液相外延和/或其他合适的沉积技术在掩埋层101上沉积具有第二掺杂类型(如P型)的外延层102。在一个实施例中，所述工艺流程可不包括形成掩埋层101，所述外延层102可直接形成在衬底10上。
如图2C所示，所述工艺流程包括在外延层上102上形成具有第一掺杂类型(如N型)的高压阱105。在一个实施例中，高压阱105为低浓度掺杂(如N-)。在一个实施例中，所述高压阱105可通过扩散或者注入技术形成。
如图2D所示，所述工艺流程包括在外延层102内形成场氧106，其中场氧106具有浅沟道隔离结构。在一个实施例中，所述场氧106可通过湿法氧化技术形成。
如图2E所示，所述工艺流程包括：在外延层102内形成具有第二掺杂类型(如P型)的第一低压阱103和具有第一掺杂类型(如N型)的第二低压阱104，其中第二低压阱104被高压阱105围绕。在一个实施例中，第一低压阱103作为所述高压半导体器件的漏极体区，第二低压阱104作为所述高压半导体器件的源极体区，高压阱105作为所述源极体区的支持体区。在一个实施例中，所述第一低压阱103横向延伸出所述场氧106。在一个实施例中，所述第一低压阱103和所述第二低压阱104可通过扩散技术或者注入技术形成。
如图2F所示，所述工艺流程包括：在外延层102上形成栅极区107。在一个实施例中，所述栅极区107可通过湿法氧化技术形成。在一个实施例中，所述栅极区107包括栅氧层71和多晶硅层72。
如图2G所示，所述工艺流程包括：在第一低压阱103内形成具有第二掺杂类型(如P型)的第一重掺杂区31，在第二低压阱104内形成具有第二掺杂类型(如P型)的第二重掺杂区41，以及在第二低压阱104内形成具有第一掺杂类型(如N型)的第三重掺杂区42，其中所述第三重掺杂区42毗邻第二重掺杂区41。在一个实施例中，所述第一重掺杂区31、第二重掺杂区41和第三重掺杂区42可通过注入技术形成。
如图2H所示，所述工艺流程包括：形成与第一重掺杂区31接触的漏极电极108，形成与第二重掺杂区41和第三重掺杂区43接触的源极电极109。
图3为根据本实用新型另一实施例的高压半导体器件200的剖面示意图。对比图1所示的高压半导体器件100，图3所示高压半导体器件200没有浅沟道隔离结构。具体来说，在图3所示实施例中，所述高压半导体器件200包括：具有第一掺杂类型的掩埋层201；形成在掩埋层201上的外延层202，所述外延层202具有第二掺杂类型；形成在外延层202内的第一低压阱203，所述第一低压阱203具有第二掺杂类型；形成在外延层202内的第二低压阱204，所述第二低压阱204具有第一掺杂类型；形成在外延层202内的高压阱205，所述高压阱205具有第一掺杂类型，其中所述第二低压阱204被所述高压阱205围绕；形成在第一低压阱203内的第一重掺杂区31，所述第一重掺杂区31具有第二掺杂类型；形成在第二低压阱204内的第二重掺杂区41，所述第二重掺杂区41具有第二掺杂类型；形成在第二低压阱204内的第三重掺杂区42，所述第三重掺杂区42具有第一掺杂类型，其中所述第三重掺杂区42毗邻所述第二重掺杂区41；形成在外延层202上的场氧206；以及形成在外延层202和场氧206上的栅极区207。
在一个实施例中，掩埋层201形成在具有第二掺杂类型的衬底上。在其他一些实施例中，所述高压半导体器件200不具有掩埋层201，所述外延层202直接形成在衬底上。
在一个实施例中，所述第一低压阱203作为漏极体区，所述第二低压阱204作为源极体区，所述高压阱205作为支持体区。
在一个实施例中，所述高压半导体器件200进一步包括：与第一重掺杂区31接触的漏极电极208；和与第二重掺杂区41、第三重掺杂区42接触的源极电极209。
在一个实施例中，所述第二低压阱204的掺杂浓度高于高压阱205的掺杂浓度。
在一个实施例中，所述高压半导体器件200包括高压P型金属氧化物半导体器件(PMOS)，所述第一掺杂类型为N型，所述第二掺杂类型为P型。
图4A～4H以剖面图的形式示意性地示出根据本实用新型又一个实施例形成高压半导体器件的工艺过程中半导体衬底的变化。
如图4A所示，所述工艺流程包括在衬底10上形成具有第一掺杂类型(如N型)的掩埋层201。在一个实施例中，所述掩埋层具有高浓度掺杂(如N+)。所述掩埋层201可用于减小阻抗或用于隔离。
如图4B所示，所述工艺流程包括：采用化学气相沉积法(CVD)、等离子体增强型化学气相沉积(PECVD)、原子层沉积(ALD)、液相外延和/或其他合适的沉积技术在掩埋层101上沉积具有第二掺杂类型(如P型)的外延层202。在一个实施例中，所述工艺流程可不包括形成掩埋层201，所述外延层202可直接形成在衬底10上。
如图4C所示，所述工艺流程包括：在外延层上202上形成具有第二掺杂类型(如P型)的第一低压阱203、具有第一掺杂类型(如N型)的第二低压阱204和具有第一掺杂类型(如N型)的高压阱205，其中所述第二低压阱204被所述高压阱205围绕。在一个实施例中，所述第一低压阱203、第二低压阱204和高压阱205可通过扩散或者注入技术形成。在一个实施例中，所述第一低压阱203作为所述高压半导体器件的漏极体区，所述第二低压阱204作为所述高压半导体器件的源极体区，所述高压阱205作为所述漏极体区的支持体区。在一个实施例中，第二低压阱204的掺杂浓度高于高压阱205的掺杂浓度。
如图4D所示，所述工艺流程包括在外延层202上形成场氧206。在一个实施例中，所述场氧206可通过湿法氧化技术形成。
如图4E所示，所述工艺流程包括在外延层202和场氧206上形成栅极区207。在一个实施例中，所述栅极区207可通过干法氧化技术形成。在一个实施例中，所述栅极区207包括栅氧层71和多晶硅层72。
如图4F所示，所述工艺流程包括：在第一低压阱203内形成具有第二掺杂类型(如P型)的第一重掺杂区31，在第二低压阱204内形成具有第二掺杂类型(如P型)的第二重掺杂区41，以及在第二低压阱204内形成具有第一掺杂类型(如N型)的第三重掺杂区42，其中所述第三重掺杂区42毗邻第二重掺杂区41。在一个实施例中，所述第一重掺杂区31、第二重掺杂区41和第三重掺杂区42可通过注入技术形成。
如图4G所示，所述工艺流程包括：形成与第一重掺杂区31接触的漏极电极208，形成与第二重掺杂区41和第三重掺杂区43接触的源极电极209。
相比于现有技术，前述各实施例所述的高压半导体器件需要更少的层数，从而降低了成本。前述各实施例所述高压半导体器件采用具有第一掺杂类型的高浓度掺杂阱(如第二低压阱104或204)作为主要体区，确保了高压半导体器件具有与低压半导体器件相一致的阈值电压；采用具有第二掺杂类型的高浓度掺杂阱(如第一低压阱103或203)作为漏极体区，降低了高压半导体器件的阻抗；并且采用具有第一掺杂类型的低浓度掺杂阱(如高压阱105或205)作为支持体区，提高了高压半导体器件的击穿电压。而上述具有第一掺杂类型的高浓度掺杂阱(如第二低压阱104或204)和具有第二掺杂类型的高浓度掺杂阱(如第一低压阱103或203)被广泛用于低压半导体器件和其他器件中，具有第一掺杂类型的低浓度掺杂阱(如高压阱105或205)被广泛用于垂直型金属氧化物半导体(DMOS)和其他器件中。因此，上述各实施例所述的高压半导体器件可被用于任意具有第一掺杂类型的低/中/高压阱，以及具有第二掺杂类型的低压阱的BCD工艺中。
虽然已参照几个典型实施例描述了本实用新型，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本实用新型能够以多种形式具体实施而不脱离实用新型的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种高压半导体器件，其特征在于，包括：
具有第二掺杂类型的外延层；
形成在外延层内的第一低压阱，所述第一低压阱具有第二掺杂类型；
形成在外延层内的第二低压阱，所述第二低压阱具有第一掺杂类型；
形成在外延层内的高压阱，所述高压阱具有第一掺杂类型，其中所述第二低压阱被所述高压阱围绕；
形成在第一低压阱内的第一重掺杂区，所述第一重掺杂区具有第二掺杂类型；
形成在第二低压阱内的第二重掺杂区，所述第二重掺杂区具有第二掺杂类型；
形成在第二低压阱内的第三重掺杂区，所述第三重掺杂区具有第一掺杂类型，其中第三重掺杂区毗邻所述第二重掺杂区；
形成在外延层内的场氧，所述场氧具有浅沟道隔离结构；以及
形成在外延层上的栅极区。
2.如权利要求1所述的高压半导体器件，其特征在于，进一步包括：具有第一掺杂类型的掩埋层，所述掩埋层形成在所述外延层的下面。
3.如权利要求1所述的高压半导体器件，其特征在于，
所述第一低压阱作为漏极体区；
所述第二低压阱作为源极体区；
所述高压阱作为支持体区。
4.如权利要求1所述的高压半导体器件，其特征在于，所述第二低压阱的掺杂浓度高于高压阱的掺杂浓度。
5.如权利要求1所述的高压半导体器件，其特征在于，进一步包括：
与所述第一重掺杂区接触的漏极电极；以及
与所述第二重掺杂区和第三重掺杂区接触的源极电极。
6.一种高压半导体器件，其特征在于，包括：
具有第二掺杂类型的外延层；
形成在外延层内的第一低压阱，所述第一低压阱具有第二掺杂类型；
形成在外延层内的第二低压阱，所述第二低压阱具有第一掺杂类型；
形成在外延层内的高压阱，所述高压阱具有第一掺杂类型，其中所述第二低压阱被所述高压阱围绕；
形成在第一低压阱内的第一重掺杂区，所述第一重掺杂区具有第二掺杂类型；
形成在第二低压阱内的第二重掺杂区，所述第二重掺杂区具有第二掺杂类型；
形成在第二低压阱内的第三重掺杂区，所述第三重掺杂区具有第一掺杂类型，其中第三重掺杂区毗邻所述第二重掺杂区；
形成在外延层上的场氧；以及
形成在外延层和场氧上的栅极区。
7.如权利要求6所述的高压半导体器件，其特征在于，
所述第一低压阱作为漏极体区；
所述第二低压阱作为源极体区；
所述高压阱作为支持体区。
8.如权利要求6所述的高压半导体器件，其特征在于，所述第二低压阱的掺杂浓度高于高压阱的掺杂浓度。
9.如权利要求6所述的高压半导体器件，其特征在于，进一步包括：
与所述第一重掺杂区接触的漏极电极；以及
与所述第二重掺杂区和第三重掺杂区接触的源极电极。
10.如权利要求6所述的高压半导体器件，其特征在于，进一步包括：
具有第一掺杂类型的掩埋层，所述掩埋层形成在所述外延层的下面。
CN201320386324.4U 2012-07-13 2013-07-01 一种高压半导体器件 Expired - Fee Related CN203351605U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/549,319 2012-07-13
US13/549,319 US8916913B2 (en) 2012-07-13 2012-07-13 High voltage semiconductor device and the associated method of manufacturing

Publications (1)

Publication Number Publication Date
CN203351605U true CN203351605U (zh) 2013-12-18

Family

ID=49368412

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320386324.4U Expired - Fee Related CN203351605U (zh) 2012-07-13 2013-07-01 一种高压半导体器件
CN201310271755.0A Active CN103367451B (zh) 2012-07-13 2013-07-01 一种高压半导体器件及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310271755.0A Active CN103367451B (zh) 2012-07-13 2013-07-01 一种高压半导体器件及其制作方法

Country Status (3)

Country Link
US (1) US8916913B2 (zh)
CN (2) CN203351605U (zh)
TW (1) TW201403676A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367451A (zh) * 2012-07-13 2013-10-23 成都芯源系统有限公司 一种高压半导体器件及其制作方法
CN104538445A (zh) * 2013-12-27 2015-04-22 成都芯源系统有限公司 一种高压pmos器件及其制作工艺流程

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105633078B (zh) 2015-12-23 2018-06-22 成都芯源系统有限公司 双极结型半导体器件及其制造方法
CN105489481B (zh) 2016-01-13 2018-08-03 成都芯源系统有限公司 一种阶梯型厚栅氧化层的制作方法
US9893146B1 (en) 2016-10-04 2018-02-13 Monolithic Power Systems, Inc. Lateral DMOS and the method for forming thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
JPH0897411A (ja) * 1994-09-21 1996-04-12 Fuji Electric Co Ltd 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
US6144069A (en) * 1999-08-03 2000-11-07 United Microelectronics Corp. LDMOS transistor
US7851314B2 (en) * 2008-04-30 2010-12-14 Alpha And Omega Semiconductor Incorporated Short channel lateral MOSFET and method
CN101930926B (zh) * 2009-06-25 2012-06-20 上海华虹Nec电子有限公司 Ldmos制造方法
CN102130166A (zh) * 2010-01-20 2011-07-20 上海华虹Nec电子有限公司 Dddmos器件
TWI478336B (zh) * 2011-05-06 2015-03-21 Episil Technologies Inc 減少表面電場的結構及橫向雙擴散金氧半導體元件
US8581338B2 (en) * 2011-05-12 2013-11-12 United Microelectronics Corp. Lateral-diffused metal oxide semiconductor device (LDMOS) and fabrication method thereof
US8916913B2 (en) * 2012-07-13 2014-12-23 Monolithic Power Systems, Inc. High voltage semiconductor device and the associated method of manufacturing

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367451A (zh) * 2012-07-13 2013-10-23 成都芯源系统有限公司 一种高压半导体器件及其制作方法
CN103367451B (zh) * 2012-07-13 2016-06-15 成都芯源系统有限公司 一种高压半导体器件及其制作方法
CN104538445A (zh) * 2013-12-27 2015-04-22 成都芯源系统有限公司 一种高压pmos器件及其制作工艺流程

Also Published As

Publication number Publication date
CN103367451A (zh) 2013-10-23
US8916913B2 (en) 2014-12-23
US20140015017A1 (en) 2014-01-16
CN103367451B (zh) 2016-06-15
TW201403676A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
CN203351605U (zh) 一种高压半导体器件
CN204289464U (zh) 一种高压pmos器件
US9159795B2 (en) High side DMOS and the method for forming thereof
US20150270162A1 (en) Method of fabricating semiconductor device
US20140124856A1 (en) Semiconductor device and fabricating method thereof
CN102097476B (zh) 集成电路结构与其形成方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN203617299U (zh) 一种双扩散金属氧化物半导体
CN102136493A (zh) 高压隔离型ldnmos器件及其制造方法
US8642414B2 (en) MOS transistor structure with in-situ doped source and drain and method for forming the same
CN101783295A (zh) 一种高压ldmos器件及其制造方法
CN104716179A (zh) 一种具有深孔的ldmos器件及其制造方法
US8723256B1 (en) Semiconductor device and fabricating method thereof
CN103545346B (zh) 隔离型n型ldmos器件及其制造方法
CN109698237A (zh) 一种沟槽栅碳化硅mosfet器件及其制造方法
CN103840008B (zh) 基于bcd工艺的高压ldmos器件及制造工艺
CN103199109A (zh) 一种nldmos器件及其制造方法
CN103456783B (zh) 高击穿电压p型ldmos器件及制造方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
CN104900526A (zh) Vdmos的制造方法和vdmos
CN104253090A (zh) Cmos晶体管的形成方法
CN103199110B (zh) 一种nldmos器件及其制造方法
CN103681791B (zh) Nldmos器件及制造方法
CN103050529B (zh) 一种低压本征nmos器件及其制造方法
CN102130166A (zh) Dddmos器件

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131218

Termination date: 20170701