CN103441131A - 部分耗尽绝缘体上硅器件结构 - Google Patents

部分耗尽绝缘体上硅器件结构 Download PDF

Info

Publication number
CN103441131A
CN103441131A CN2013103858931A CN201310385893A CN103441131A CN 103441131 A CN103441131 A CN 103441131A CN 2013103858931 A CN2013103858931 A CN 2013103858931A CN 201310385893 A CN201310385893 A CN 201310385893A CN 103441131 A CN103441131 A CN 103441131A
Authority
CN
China
Prior art keywords
active area
region
grid
device structure
tagma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013103858931A
Other languages
English (en)
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2013103858931A priority Critical patent/CN103441131A/zh
Publication of CN103441131A publication Critical patent/CN103441131A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明提供了一种部分耗尽绝缘体上硅器件结构，包括：半导体衬底，包括依次自下至上依次层叠的底层衬底、绝缘区埋层以及上层衬底；器件有源区，位于所述上层衬底中，所述器件有源区具有体区、源区和漏区；栅极，横跨所述器件有源区上，所述体区位于所述栅极下方，所述源区和漏区分别位于所述栅极的两侧；体接触有源区，位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触；其中，所述栅极与所述体接触有源区电气连接。在本发明提供的部分耗尽绝缘体上硅器件结构，能够提高部分耗尽绝缘体上硅动态阈值晶体管开启的均匀性。

Description

部分耗尽绝缘体上硅器件结构
技术领域
本发明涉及半导体制造技术领域，特别涉及一种部分耗尽绝缘体上硅器件结构。
背景技术
绝缘体上硅(silicon on insulator，简称SOI)技术中，器件仅制造于表层很薄的硅膜中，器件与底层衬底之间由一氧化物的绝缘区埋层隔离，该结构的寄生电容小，使得SOI器件拥有高速度和低功耗的特点。由于SOI CMOS器件的全介质隔离彻底消除了体硅CMOS器件的寄生闩锁效应，SOI全介质隔离使得SOI技术的集成密度高、抗辐射性能好，所以，SOI技术广泛应用于射频、高压以及抗辐照等领域。
SOI MOS器件根据体区是否耗尽分为部分耗尽SOI(PDSOI)和全耗尽SOI(FDSOI)。其中，部分耗尽SOI MOS的体区并未完全耗尽，使得体区处于悬空状态，碰撞电离产生的电荷无法迅速移走，这会导致SOI MOS特有的浮体效应。对于SOI NMOS沟道电子在漏端碰撞电离产生的电子-空穴对，空穴流向体区，SOI MOS浮体效应导致空穴在体区积累，从而抬高体区电势，使得SOINMOS的阈值电压降低继而漏电流增加，导致器件的输出特征曲线有翘曲现象，这一现象称为Kink效应。Kink效应对器件和电路性能以及可靠性产生诸多不利的影响，在器件设计时应尽量避免。对SOI PMOS，由于空穴的电离率比较低，碰撞电离产生的电子-空穴对远低于SOI NMOS，因此，SOI PMOS中的Kink效应不明显。
为了解决部分耗尽SOI NMOS存在的问题，现有技术通常采用体接触(bodycontact)的方法将“体”接固定电位(源端接地)。图1是现有技术中的部分耗尽绝缘体上硅器件结构的俯视图，图2为图1中沿线AA'的剖面图。现有技术中的部分耗尽绝缘体上硅器件结构100包括半导体衬底101、器件有源区139(图1中虚线框所示区域)、栅极140、体接触有源区150。其中，所述半导体衬底101包括依次自下至上依次层叠的底层衬底110、绝缘区埋层120以及上层衬底130，所述器件有源区139位于所述上层衬底130中，所述器件有源区139具有体区131、源区132和漏区133，所述栅极140横跨所述器件有源区139上，所述体区131位于所述栅极140下方，所述源区132和漏区133分别位于所述栅极140的两侧，所述体接触有源区150位于所述器件有源区132的宽度方向W一侧的所述上层衬底130中。所述栅极140通过第一通孔接触141与所述体接触有源区150连通，从而使得所述栅极140和所述体区131连接到一起，从而形成动态阈值MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金氧半场效晶体管)。在PDSOI MOSFET中，由于所述栅极140的厚度有限，所述体区131的寄生电阻190会使动态阈值MOSFET开启不均匀，从而影响器件的性能。
发明内容
本发明的目的在于提供一种部分耗尽绝缘体上硅器件结构，能够提高部分耗尽绝缘体上硅器件中动态阈值晶体管开启电压的均匀性。
为解决上述技术问题，本发明提供一种部分耗尽绝缘体上硅器件结构，包括：
半导体衬底，包括依次自下至上依次层叠的底层衬底、绝缘区埋层以及上层衬底；
器件有源区，位于所述上层衬底中，所述器件有源区具有体区、源区和漏区；
栅极，横跨所述器件有源区上，所述体区位于所述栅极下方，所述源区和漏区分别位于所述栅极的两侧；
体接触有源区，位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触；
其中，所述栅极与所述体接触有源区电气连接。
进一步的，所述栅极中具有第一通孔接触，所述体接触有源区上具有至少一第二通孔接触，所述第一通孔接触与所述第二通孔接触通过互连层连接。
进一步的，所述栅极的长度大于所述器件有源区的长度，所述第一通孔接触位于所述器件有源区以外的所述栅极中。
进一步的，所述互连层为第一金属互连层。
进一步的，所述浅隔离区为浅槽隔离。
进一步的，所述浅隔离区的材料为氧化硅。
进一步的，所述体区和体接触有源区为P型掺杂，所述源区和漏区为N型掺杂，所述体区的掺杂浓度低于所述体接触有源区的掺杂浓度；或所述体区和体接触有源区为N型掺杂，所述源区和漏区为P型掺杂，所述体区的掺杂浓度低于所述体接触有源区的掺杂浓度。
进一步的，所述体区的掺杂剂量为1E14cm-2～1E16cm-2，所述体接触有源区的掺杂剂量为1E18cm-2～1E20cm-2。
与现有技术相比，本发明提供的部分耗尽绝缘体上硅器件结构具有以下优点：
在本发明提供的部分耗尽绝缘体上硅器件结构中，所述体接触有源区位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触，所述栅极与所述体接触有源区电气连接，与现有技术相比，采用所述浅隔离区实现所述栅极与所述体区的连接，以在所述栅极、所述体接触有源区和所述体区形成动态阈值晶体管，由于所述体区的寄生电阻均匀分布，从而能够提高部分耗尽绝缘体上硅动态阈值晶体管开启的均匀性。
附图说明
图1是现有技术中的部分耗尽绝缘体上硅器件结构的俯视图；
图2为图1中沿线AA'的剖面图；
图3是本发明一实施例的部分耗尽绝缘体上硅器件结构的俯视图；
图4为图3中沿线BB'的剖面图；
图5为图3中沿线CC'的剖面图；
图6是本发明另一实施例的部分耗尽绝缘体上硅器件结构的俯视图。
具体实施方式
下面将结合示意图对本发明的部分耗尽绝缘体上硅器件结构进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于提供一种部分耗尽绝缘体上硅器件结构，包括：半导体衬底，包括依次自下至上依次层叠的底层衬底、绝缘区埋层以及上层衬底；器件有源区，位于所述上层衬底中，所述器件有源区具有体区、源区和漏区；栅极，横跨所述器件有源区上，所述体区位于所述栅极下方，所述源区和漏区分别位于所述栅极的两侧；体接触有源区，位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触；其中，所述栅极与所述体接触有源区电气连接。采用所述浅隔离区实现所述栅极与所述体区的连接，以在所述栅极、所述体接触有源区和所述体区形成动态阈值晶体管，由于所述体区的寄生电阻均匀分布，从而能够提高部分耗尽绝缘体上硅动态阈值晶体管开启的均匀性。
以下结合图3-图5具体说明本实施例的部分耗尽绝缘体上硅器件结构，其中，图3是本发明一实施例的部分耗尽绝缘体上硅器件结构的俯视图，图4为图3中沿线BB'的剖面图，图5为图3中沿线CC'的剖面图。
如图3所示，在本实施例中，部分耗尽绝缘体上硅器件结构200包括半导体衬底201、器件有源区239(如图3虚线框所示区域)、栅极240、以及体接触有源区250。
所述半导体衬底201包括依次自下至上依次层叠的底层衬底210、绝缘区埋层220以及上层衬底230，所述器件有源区239位于所述上层衬底230中，所述器件有源区239具有体区231、源区232和漏区233，所述栅极240横跨所述器件有源区239上，所述体区231位于所述栅极240下方，所述源区232和漏区233分别位于所述栅极240的两侧，所述体接触有源区250位于所述器件有源区239的宽度方向(W方向)一侧的所述上层衬底230中，所述体接触有源区250与所述漏区233通过一浅隔离区260相隔绝，所述浅隔离区260不与所述绝缘埋层220相接触，其中，所述栅极240与所述体接触有源区250电气连接。如图4所示，在本实施例中，所述浅隔离区260的深度浅于所述漏区233和所述体接触有源区250，但是，所述浅隔离区260的深度还可以深于所述漏区233和所述体接触有源区250，只要所述浅隔离区260不与所述绝缘埋层220相接触，亦在本发明的思想范围之内。较佳的，所述半导体衬底201还包括隔离区234等必要结构，此为本领域的公知常识，在此不做赘述。
采用所述浅隔离区260实现所述栅极240与所述体区231的连接，以在所述栅极240、所述体接触有源区250和所述体区231形成动态阈值晶体管；并且，由于所述体接触有源区250位于所述器件有源区239的宽度方向W一侧的所述上层衬底230中，所以，所述体区231的寄生电阻290在所述器件有源区239的宽度方向(W方向)靠近所述漏区233的一侧并排排列，如图3所示，并排排列的所述寄生电阻290均匀分布，从而提高部分耗尽绝缘体上硅器件结构200中形成的动态阈值晶体管开启的均匀性。
在本实施例中，所述栅极240中具有第一通孔接触241，所述体接触有源区250上具有至少一第二通孔接触251，所述第一通孔接触241与所述第二通孔接触251通过互连层连接，从而保证所述栅极240与所述体接触有源区250电气连接。较佳的，所述栅极240的长度大于所述器件有源区239的长度，所述第一通孔接触241位于所述器件有源区239以外的所述栅极240中。但所述栅极240的形状并不限于图3所示的形状，所述栅极240的形状还可以为T型等形状。
在本实施例中，所述互连层为第一金属互连层270，但是，所述互连层并不限于为第一金属互连层270，还可以为第二金属互连层等，只要可以实现所述栅极240与所述体接触有源区250电气连接，亦在本发明的思想范围之内。
较佳的，所述浅隔离区260为浅槽隔离，可以实现小尺寸的有效隔离，但所述浅隔离区260为局部氧化隔离，亦在本发明的思想范围之内。在本实施例中，所述浅隔离区260的材料为氧化硅，但只要是可以实现电气隔离的材料均可。
在本实施例中，所述部分耗尽绝缘体上硅器件结构200为NMOS管，所述体区231和体接触有源区250为P型掺杂，所述源区232和漏区233为N型掺杂，所述体区231的掺杂浓度低于所述体接触有源区250的掺杂浓度，但所述部分耗尽绝缘体上硅器件结构200还可以为PMOS管，所述体区231和体接触有源区250为P型掺杂，所述源区232和漏区233为N型掺杂，亦在本发明的思想范围之内。较佳的，所述体区231的掺杂剂量为1E14cm-2～1E16cm-2，优选1E15cm-2，所述体接触有源区250的掺杂剂量为1E18cm-2～1E20cm-2，优选1E19cm-2。
本发明并不限于以上实施例，其中，所述体接触有源区250并不限于位于所述器件有源区239的宽度方向(W方向)靠近所述漏区233的一侧的所述上层衬底230中。所述体接触有源区250还可以位于所述器件有源区239的宽度方向(W方向)靠近所述源区232的一侧的所述上层衬底230中，所述体接触有源区250与所述源区232通过一浅隔离区260相隔绝，亦可以实现所述体区231的寄生电阻290在所述器件有源区239的宽度方向(W方向)靠近所述源区232的一侧并排排列，并排排列的所述寄生电阻290均匀分布，从而提高部分耗尽绝缘体上硅器件结构200中形成的动态阈值晶体管的开启的均匀性。此外，所述体接触有源区250还可以分别位于所述器件有源区239的宽度方向(W方向)靠近所述源区232的一侧以及靠近所述漏区233的一侧的所述上层衬底230中，如图6所示。图6是本发明另一实施例的部分耗尽绝缘体上硅器件结构的俯视图，在图6中，参考标号表示与图3相同的表述与本发明一实施例相同的部件。如图6所示，所述体接触有源区250分别位于所述器件有源区239的宽度方向(W方向)靠近所述源区232的一侧以及靠近所述漏区233的一侧的所述上层衬底230中，所述体接触有源区250与所述源区232通过一浅隔离区260相隔绝，所述体接触有源区250与所述漏区233亦通过一浅隔离区260相隔绝，亦可以实现所述体区231的寄生电阻290在所述器件有源区239的宽度方向(W方向)靠近所述源区232的一侧以及靠近所述漏区233的一侧并排排列，并排排列的所述寄生电阻290均匀分布，从而提高部分耗尽绝缘体上硅器件结构200中形成的动态阈值晶体管的开启的均匀性。
综上所述，本发明提供一种部分耗尽绝缘体上硅器件结构，在本发明提供的部分耗尽绝缘体上硅器件结构中，所述体接触有源区位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触，所述栅极与所述体接触有源区电气连接。与现有技术相比，本发明提供的部分耗尽绝缘体上硅器件结构具有以下优点：
采用所述浅隔离区实现所述栅极与所述体区的连接，以在所述栅极、所述体接触有源区和所述体区形成动态阈值晶体管，由于所述体区的寄生电阻均匀分布，从而能够提高部分耗尽绝缘体上硅动态阈值晶体管开启的均匀性。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (8)

1.一种部分耗尽绝缘体上硅器件结构，包括：
半导体衬底，包括依次自下至上依次层叠的底层衬底、绝缘区埋层以及上层衬底；
器件有源区，位于所述上层衬底中，所述器件有源区具有体区、源区和漏区；
栅极，横跨所述器件有源区上，所述体区位于所述栅极下方，所述源区和漏区分别位于所述栅极的两侧；
体接触有源区，位于所述器件有源区的宽度方向一侧的所述上层衬底中，所述体接触有源区与所述漏区或所述源区通过一浅隔离区相隔绝，所述浅隔离区不与所述绝缘埋层相接触；
其中，所述栅极与所述体接触有源区电气连接。
2.如权利要求1所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述栅极中具有第一通孔接触，所述体接触有源区上具有至少一第二通孔接触，所述第一通孔接触与所述第二通孔接触通过互连层连接。
3.如权利要求2所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述栅极的长度大于所述器件有源区的长度，所述第一通孔接触位于所述器件有源区以外的所述栅极中。
4.如权利要求2所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述互连层为第一金属互连层。
5.如权利要求1所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述浅隔离区为浅槽隔离。
6.如权利要求5所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述浅隔离区的材料为氧化硅。
7.如权利要求1所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述体区和体接触有源区为P型掺杂，所述源区和漏区为N型掺杂，所述体区的掺杂浓度低于所述体接触有源区的掺杂浓度；或所述体区和体接触有源区为N型掺杂，所述源区和漏区为P型掺杂，所述体区的掺杂浓度低于所述体接触有源区的掺杂浓度。
8.如权利要求7所述的部分耗尽绝缘体上硅器件结构，其特征在于，所述体区的掺杂剂量为1E14cm-2～1E16cm-2，所述体接触有源区的掺杂剂量为1E18cm-2～1E20cm-2。
CN2013103858931A 2013-08-29 2013-08-29 部分耗尽绝缘体上硅器件结构 Pending CN103441131A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013103858931A CN103441131A (zh) 2013-08-29 2013-08-29 部分耗尽绝缘体上硅器件结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013103858931A CN103441131A (zh) 2013-08-29 2013-08-29 部分耗尽绝缘体上硅器件结构

Publications (1)

Publication Number Publication Date
CN103441131A true CN103441131A (zh) 2013-12-11

Family

ID=49694817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013103858931A Pending CN103441131A (zh) 2013-08-29 2013-08-29 部分耗尽绝缘体上硅器件结构

Country Status (1)

Country Link
CN (1) CN103441131A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752429A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN105047720A (zh) * 2015-08-11 2015-11-11 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN105280715A (zh) * 2015-11-30 2016-01-27 上海华虹宏力半导体制造有限公司 Soi体接触器件结构
CN106935634A (zh) * 2015-12-30 2017-07-07 意法半导体(克洛尔2)公司 低噪声mos晶体管及相应电路
CN112054025A (zh) * 2020-08-31 2020-12-08 中国科学院微电子研究所 一种串联soi mosfet器件结构及其制备方法
CN114068686A (zh) * 2020-08-06 2022-02-18 格芯(美国)集成电路科技有限公司 具有交错的体接触的器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007872A (ko) * 1998-07-08 2000-02-07 김영환 에스오아이 소자 및 그 제조방법
CN1308378A (zh) * 2000-01-12 2001-08-15 国际商业机器公司 隐埋金属体接触结构和制造半导体场效应晶体管器件的方法
CN102208449A (zh) * 2011-05-24 2011-10-05 上海宏力半导体制造有限公司 一种soi体接触mos晶体管及其形成方法
CN102683417A (zh) * 2012-05-17 2012-09-19 中国科学院微电子研究所 Soi mos晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000007872A (ko) * 1998-07-08 2000-02-07 김영환 에스오아이 소자 및 그 제조방법
CN1308378A (zh) * 2000-01-12 2001-08-15 国际商业机器公司 隐埋金属体接触结构和制造半导体场效应晶体管器件的方法
CN102208449A (zh) * 2011-05-24 2011-10-05 上海宏力半导体制造有限公司 一种soi体接触mos晶体管及其形成方法
CN102683417A (zh) * 2012-05-17 2012-09-19 中国科学院微电子研究所 Soi mos晶体管

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752429A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN104752429B (zh) * 2015-04-17 2017-10-27 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN105047720A (zh) * 2015-08-11 2015-11-11 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN105047720B (zh) * 2015-08-11 2018-06-29 上海华虹宏力半导体制造有限公司 绝缘体上硅射频开关器件结构
CN105280715A (zh) * 2015-11-30 2016-01-27 上海华虹宏力半导体制造有限公司 Soi体接触器件结构
CN105280715B (zh) * 2015-11-30 2018-05-08 上海华虹宏力半导体制造有限公司 Soi体接触器件结构
CN106935634A (zh) * 2015-12-30 2017-07-07 意法半导体(克洛尔2)公司 低噪声mos晶体管及相应电路
CN114068686A (zh) * 2020-08-06 2022-02-18 格芯(美国)集成电路科技有限公司 具有交错的体接触的器件
CN112054025A (zh) * 2020-08-31 2020-12-08 中国科学院微电子研究所 一种串联soi mosfet器件结构及其制备方法
CN112054025B (zh) * 2020-08-31 2023-11-14 中国科学院微电子研究所 一种串联soi mosfet器件结构及其制备方法

Similar Documents

Publication Publication Date Title
CN103441131A (zh) 部分耗尽绝缘体上硅器件结构
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN102969355B (zh) 一种soi基pmosfet功率器件
KR20100099047A (ko) 저전력 실리콘-온-인슐레이터 디바이스들을 위한 비대칭 소스/드레인 접합들
US10217828B1 (en) Transistors with field plates on fully depleted silicon-on-insulator platform and method of making the same
CN104240762A (zh) 反熔丝结构及编程方法
CN104201204A (zh) 横向对称dmos管及其制造方法
CN109698196B (zh) 功率半导体器件
CN104269436B (zh) 采用两种性质的本征应变膜的应变ldmos器件
CN103489865B (zh) 一种横向集成soi半导体功率器件
CN103762237A (zh) 具有场板结构的横向功率器件
CN104701373A (zh) Ldmos晶体管及其形成方法
CN103700701B (zh) 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关器件
CN203644791U (zh) 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件
CN109390409B (zh) 一种阈值可调式高压金属氧化物半导体器件及其制备方法
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
CN204289462U (zh) 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件
CN103715263B (zh) 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件
CN204029815U (zh) 横向对称dmos管
CN103700703B (zh) 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件
CN103681789B (zh) 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件
CN203644788U (zh) 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关零损耗器件
CN203644789U (zh) 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件
CN112054061B (zh) 一种部分耗尽绝缘体上硅的体接触结构及其制作方法
CN101777564B (zh) 一种具有垂直栅结构的soi cmos器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140504

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140504

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131211

WD01 Invention patent application deemed withdrawn after publication