CN204289462U - 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 - Google Patents
基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 Download PDFInfo
- Publication number
- CN204289462U CN204289462U CN201320868249.5U CN201320868249U CN204289462U CN 204289462 U CN204289462 U CN 204289462U CN 201320868249 U CN201320868249 U CN 201320868249U CN 204289462 U CN204289462 U CN 204289462U
- Authority
- CN
- China
- Prior art keywords
- region
- type
- oxide
- gate
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了基于SOI工艺的背栅漏/源半浮前栅N-MOSFET射频开关低损耗器件，将SOI PMOS器件漏/源区进行改造，将源(或漏)区的结深设置略小于P型顶层硅厚度，以背栅漏半浮为例，源区结深较深，漏区的结深设置略小于P型顶层硅厚度，形成寄生二极管，从而对漏极施加直流信号的隔离，通过体、背栅偏置设置、使得背栅MOSFET沟道进入导通状态，由于背栅MOSFET工作于导通状态，该结构对前栅MOSFET开态下的阻抗形成调整、使前栅N-MOSFET作为开关开态应用下的射频损耗降低，甚至形成零损耗射频开关；当器件自热效应产生、导致背栅MOSFET形成负阻抗时，或当背栅MOSFET工作于放大状态时，则前栅耦合信号可直接得到放大，并补偿前栅开态下的能量损耗，形成超低、零损耗射频开关。
Description
技术领域
本实用新型属于半导体技术领域，涉及一种基于SOI(绝缘层上半导体)工艺的背栅漏/源半浮前栅N-MOSFET(N型金属-氧化物-半导体晶体管)射频开关低损耗器件。
背景技术
SOI NMOS器件由于采用介质隔离，消除了闩锁效应，并且其独特的绝缘埋层结构，在很大程度上减少了器件的寄生效应，大大提高了电路的性能，具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小等优势，被广泛应用于低压低功耗、高速、抗辐照、耐高温等领域。常规SOI NMOS器件的结构为绝缘衬底、埋层、顶层单晶硅层的三明治结构，制作器件时在顶层单晶硅层形成器件的源，漏，沟道区等结构。该SOI NMOS器件正常工作时，源漏导通形成的沟道只在P型沟道区的顶层正表面，且为横向沟道，栅场板覆盖于栅氧化层上，导致通态功耗高，器件工作效率低，作为射频开关运用时损耗大，不利于提高器件和系统的整体性能。
实用新型内容
针对上述技术缺陷，本实用新型提出基于SOI工艺的背漏栅/源半浮前栅N-MOSFET射频开关低损耗器件
为了解决上述技术问题，本实用新型的技术方案如下：
基于SOI工艺的背栅漏半浮前栅N-MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底1、埋氧化层2、P型沟道区12和深沟槽隔离区(4-1、4-2)，埋氧化层2覆盖在P型半导体衬底1上，P型沟道区12设置在埋氧化层2上，深沟槽隔离区(4-1、4-2)设置在埋氧化层2上且环绕P型沟道区12、N型 源区3和N型漏区11的四周；
在紧靠P型沟道区12的一侧设置一个较重掺杂N型半导体区作为MOS器件的N型源区3，结深较深；另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区11，该漏区结深小于P型沟道区12或者深沟槽隔离区(4-1、4-2)的厚度；一薄层横向氧化层作为栅氧化层9设置在P型沟道区12上，覆盖N型源区3顶部的局部、P型沟道区12的顶部全部、N型漏区11顶部的局部；一多晶硅层作为MOS栅8设置在栅氧化层9之上；
在深沟槽隔离区4-1顶部全部、N型源区3顶部一部分覆盖第一场氧化层5-1；在N型源区3顶部一部分、栅氧化层9一侧面、MOS栅8一侧面、MOS栅8顶部一部分覆盖第二场氧化层5-2；在MOS栅8顶部一部分、MOS栅8一侧面、栅氧化层9一侧面、N型漏区11顶部一部分覆盖第三场氧化层5-3；在N型漏区11顶部一部分、深沟槽隔离区4-2顶部全部覆盖第四场氧化层5-4；N型源区3顶部的其余部分覆盖金属层作为源电极6，源电极6覆盖部分第一场氧化层5-1的顶部、部分第二场氧化层5-2的顶部；MOS栅8顶部的其余部分覆盖金属层作为栅电极7，栅电极7覆盖部分第二场氧化层5-2的顶部、部分第三场氧化层5-3的顶部；N型漏区11顶部的其余部分覆盖金属层作为漏电极10，漏电极10覆盖部分第三场氧化层5-3的顶部、部分第四场氧化层5-4的顶部。
2、基于SOI工艺的背栅源半浮前栅N-MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底1、埋氧化层2、P型沟道区12和深沟槽隔离区(4-1、4-2)，埋氧化层2覆盖在P型半导体衬底1上，P型沟道区12设置在埋氧化层2上，深沟槽隔离区(4-1、4-2)设置在埋氧化层2上且环绕P型沟道区12、N型源区3和N型漏区11的四周；
在紧靠P型沟道区12的一侧设置一个较重掺杂N型半导体区作为MOS器 件的N型源区3，该源区结深小于P型沟道区12或者深沟槽隔离区(4-1、4-2)的厚度；另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区11，结深较深；一薄层横向氧化层作为栅氧化层9设置在P型沟道区12上，覆盖N型源区3顶部的局部、P型沟道区12的顶部全部、N型漏区11顶部的局部；一多晶硅层作为MOS栅8设置在栅氧化层9之上；
在深沟槽隔离区4-1顶部全部、N型源区3顶部一部分覆盖第一场氧化层5-1；在N型源区3顶部一部分、栅氧化层9一侧面、MOS栅8一侧面、MOS栅8顶部一部分覆盖第二场氧化层5-2；在MOS栅8顶部一部分、MOS栅8一侧面、栅氧化层9一侧面、N型漏区11顶部一部分覆盖第三场氧化层5-3；在N型漏区11顶部一部分、深沟槽隔离区4-2顶部全部覆盖第四场氧化层5-4；N型源区3顶部的其余部分覆盖金属层作为源电极6，源电极6覆盖部分第一场氧化层5-1的顶部、部分第二场氧化层5-2的顶部；MOS栅8顶部的其余部分覆盖金属层作为栅电极7，栅电极7覆盖部分第二场氧化层5-2的顶部、部分第三场氧化层5-3的顶部；N型漏区11顶部的其余部分覆盖金属层作为漏电极10，漏电极10覆盖部分第三场氧化层5-3的顶部、部分第四场氧化层5-4的顶部。
本实用新型的有益效果在于，将SOI PMOS器件漏/源区进行改造，将源(或漏)区的结深设置略小于P型顶层硅厚度即P型沟道区深度。以背栅漏半浮为例，源区结深较深，漏区的结深设置略小于P型顶层硅厚度，形成寄生二极管，形成对漏极施加直流信号的隔离，通过体、背栅偏置设置、使得背栅MOSFET沟道进入导通状态，前栅N-MOSFET漏区交流信号会耦合到背栅MOSFET上，由于背栅MOSFET工作于导通状态，该结构对前栅MOSFET开态下的阻抗形成调整、使前栅N-MOSFET作为开关开态应用下的射频损耗降低，甚至形成低损耗射频开关；当器件自热效应产生、导致背栅MOSFET形成负阻抗时，或当背 栅MOSFET工作于放大状态时，则前栅耦合信号可直接得到放大，并补偿前栅开态下的能量损耗，形成超低、低损耗射频开关。
这种器件具有不同源漏区结深，以单一器件、形成超低或者低损耗开关应用，相比于采用补偿电路设计方法，具有更低的功耗、更小面积、更低成本，同时兼容于标准SOI工艺，工艺易于实现等特点。
附图说明
图1为一种基于SOI工艺的背栅漏半浮前栅N-MOSFET射频开关低损耗器件；
图2为一种基于SOI工艺的背栅源半浮前栅N-MOSFET射频开关低损耗器件。
具体实施方式
下面将结合附图和具体实施例对本实用新型做进一步的说明。
如图1所示，基于SOI工艺的背栅漏半浮前栅N-MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底1、埋氧化层2、P型沟道区12和深沟槽隔离区(4-1、4-2)，埋氧化层2覆盖在P型半导体衬底1上，P型沟道区12设置在埋氧化层2上，深沟槽隔离区(4-1、4-2)设置在埋氧化层2上且环绕P型沟道区12、N型源区3和N型漏区11的四周；
在紧靠P型沟道区12的一侧设置一个较重掺杂N型半导体区作为MOS器件的N型源区3，结深较深；另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区11，该漏区结深小于P型沟道区12或者深沟槽隔离区(4-1、4-2)的厚度；一薄层横向氧化层作为栅氧化层9设置在P型沟道区12上，覆盖N型源区3顶部的局部、P型沟道区12的顶部全部、N型漏区11顶部的局部；一多晶硅层作为MOS栅8设置在栅氧化层9之上；
在深沟槽隔离区4-1顶部全部、N型源区3顶部一部分覆盖第一场氧化层5-1；在N型源区3顶部一部分、栅氧化层9一侧面、MOS栅8一侧面、MOS栅8顶部一部分覆盖第二场氧化层5-2；在MOS栅8顶部一部分、MOS栅8一侧面、栅氧化层9一侧面、N型漏区11顶部一部分覆盖第三场氧化层5-3；在N型漏区11顶部一部分、深沟槽隔离区4-2顶部全部覆盖第四场氧化层5-4；N型源区3顶部的其余部分覆盖金属层作为源电极6，源电极6覆盖部分第一场氧化层5-1的顶部、部分第二场氧化层5-2的顶部；MOS栅8顶部的其余部分覆盖金属层作为栅电极7，栅电极7覆盖部分第二场氧化层5-2的顶部、部分第三场氧化层5-3的顶部；N型漏区11顶部的其余部分覆盖金属层作为漏电极10，漏电极10覆盖部分第三场氧化层5-3的顶部、部分第四场氧化层5-4的顶部。
如图2所示，基于SOI工艺的背栅源半浮前栅N-MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底1、埋氧化层2、P型沟道区12和深沟槽隔离区(4-1、4-2)，埋氧化层2覆盖在P型半导体衬底1上，P型沟道区12设置在埋氧化层2上，深沟槽隔离区(4-1、4-2)设置在埋氧化层2上且环绕P型沟道区12、N型源区3和N型漏区11的四周；
在紧靠P型沟道区12的一侧设置一个较重掺杂N型半导体区作为MOS器件的N型源区3，该源区结深小于P型沟道区12或者深沟槽隔离区(4-1、4-2)的厚度；另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区11，结深较深；一薄层横向氧化层作为栅氧化层9设置在P型沟道区12上，覆盖N型源区3顶部的局部、P型沟道区12的顶部全部、N型漏区11顶部的局部；一多晶硅层作为MOS栅8设置在栅氧化层9之上；
在深沟槽隔离区4-1顶部全部、N型源区3顶部一部分覆盖第一场氧化层5-1；在N型源区3顶部一部分、栅氧化层9一侧面、MOS栅8一侧面、MOS 栅8顶部一部分覆盖第二场氧化层5-2；在MOS栅8顶部一部分、MOS栅8一侧面、栅氧化层9一侧面、N型漏区11顶部一部分覆盖第三场氧化层5-3；在N型漏区11顶部一部分、深沟槽隔离区4-2顶部全部覆盖第四场氧化层5-4；N型源区3顶部的其余部分覆盖金属层作为源电极6，源电极6覆盖部分第一场氧化层5-1的顶部、部分第二场氧化层5-2的顶部；MOS栅8顶部的其余部分覆盖金属层作为栅电极7，栅电极7覆盖部分第二场氧化层5-2的顶部、部分第三场氧化层5-3的顶部；N型漏区11顶部的其余部分覆盖金属层作为漏电极10，漏电极10覆盖部分第三场氧化层5-3的顶部、部分第四场氧化层5-4的顶部。
实用新型将SOI PMOS器件漏/源区进行改造，将源(或漏)区的结深设置略小于P型顶层硅厚度。以背栅漏半浮为例，源区结深较深，漏区的结深设置略小于P型顶层硅厚度，形成寄生二极管，形成对漏极施加直流信号的隔离，通过体、背栅偏置设置、使得背栅MOSFET沟道进入导通状态，前栅N-MOSFET漏区交流信号会耦合到背栅MOSFET上，由于背栅MOSFET工作于导通状态，该结构对前栅MOSFET开态下的阻抗形成调整、使前栅N-MOSFET作为开关开态应用下的射频损耗降低，甚至形成低损耗射频开关；当器件自热效应产生、导致背栅MOSFET形成负阻抗时，或当背栅MOSFET工作于放大状态时，则前栅耦合信号可直接得到放大，并补偿前栅开态下的能量损耗，形成超低、低损耗射频开关。
以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型构思的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型保护范围内。
Claims (2)
1.基于SOI工艺的背栅漏半浮前栅N-MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底(1)、埋氧化层(2)、P型沟道区(12)和深沟槽隔离区(4-1、4-2)，埋氧化层(2)覆盖在P型半导体衬底(1)上，P型沟道区(12)设置在埋氧化层(2)上，深沟槽隔离区(4-1、4-2)设置在埋氧化层(2)上且环绕P型沟道区(12)、N型源区(3)和N型漏区(11)的四周；
在紧靠P型沟道区(12)的一侧设置一个较重掺杂N型半导体区作为MOS器件的N型源区(3)，结深较深；另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区(11)，该漏区结深小于P型沟道区(12)或者深沟槽隔离区(4-1、4-2)的厚度；一薄层横向氧化层作为栅氧化层(9)设置在P型沟道区(12)上，覆盖N型源区(3)顶部的局部、P型沟道区(12)的顶部全部、N型漏区(11)顶部的局部；一多晶硅层作为MOS栅(8)设置在栅氧化层(9)之上；
在深沟槽隔离区(4-1)顶部全部、N型源区(3)顶部一部分覆盖第一场氧化层(5-1)；在N型源区(3)顶部一部分、栅氧化层(9)一侧面、MOS栅(8)一侧面、MOS栅(8)顶部一部分覆盖第二场氧化层(5-2)；在MOS栅(8)顶部一部分、MOS栅(8)一侧面、栅氧化层(9)一侧面、N型漏区(11)顶部一部分覆盖第三场氧化层(5-3)；在N型漏区(11)顶部一部分、深沟槽隔离区(4-2)顶部全部覆盖第四场氧化层(5-4)；N型源区(3)顶部的其余部分覆盖金属层作为源电极(6)，源电极(6)覆盖部分第一场氧化层(5-1)的顶部、部分第二场氧化层(5-2)的顶部；MOS栅(8)顶部的其余部分覆盖金属层作为栅电极(7)，栅电极(7)覆盖部分第二场氧化层(5-2)的顶部、部分第三场氧化层(5-3)的顶部；N型漏区(11)顶部的其余部分覆盖金属层作为漏电极(10)，漏电极(10)覆盖部分第三场氧化层(5-3)的顶部、部分第四场氧化层 (5-4)的顶部。
2.基于SOI工艺的背栅源半浮前栅N-MOSFET射频开关低损耗器件，其特征在于，包括P型半导体衬底(1)、埋氧化层(2)、P型沟道区(12)和深沟槽隔离区(4-1、4-2)，埋氧化层(2)覆盖在P型半导体衬底(1)上，P型沟道区(12)设置在埋氧化层(2)上，深沟槽隔离区(4-1、4-2)设置在埋氧化层(2)上且环绕P型沟道区(12)、N型源区(3)和N型漏区(11)的四周；
在紧靠P型沟道区(12)的一侧设置一个较重掺杂N型半导体区作为MOS器件的N型源区(3)，该源区结深小于P型沟道区(12)或者深沟槽隔离区(4-1、4-2)的厚度；另一侧设置一个较重掺杂N型半导体区作为MOS器件的N型漏区(11)，结深较深；一薄层横向氧化层作为栅氧化层(9)设置在P型沟道区(12)上，覆盖N型源区(3)顶部的局部、P型沟道区(12)的顶部全部、N型漏区(11)顶部的局部；一多晶硅层作为MOS栅(8)设置在栅氧化层(9)之上；
在深沟槽隔离区(4-1)顶部全部、N型源区(3)顶部一部分覆盖第一场氧化层(5-1)；在N型源区(3)顶部一部分、栅氧化层(9)一侧面、MOS栅(8)一侧面、MOS栅(8)顶部一部分覆盖第二场氧化层(5-2)；在MOS栅(8)顶部一部分、MOS栅(8)一侧面、栅氧化层(9)一侧面、N型漏区(11)顶部一部分覆盖第三场氧化层(5-3)；在N型漏区(11)顶部一部分、深沟槽隔离区(4-2)顶部全部覆盖第四场氧化层(5-4)；N型源区(3)顶部的其余部分覆盖金属层作为源电极(6)，源电极(6)覆盖部分第一场氧化层(5-1)的顶部、部分第二场氧化层(5-2)的顶部；MOS栅(8)顶部的其余部分覆盖金属层作为栅电极(7)，栅电极(7)覆盖部分第二场氧化层(5-2)的顶部、部分第三场氧化层(5-3)的顶部；N型漏区(11)顶部的其余部分覆盖金属层作为漏电极 (10)，漏电极(10)覆盖部分第三场氧化层(5-3)的顶部、部分第四场氧化层(5-4)的顶部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320868249.5U CN204289462U (zh) | 2013-12-26 | 2013-12-26 | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201320868249.5U CN204289462U (zh) | 2013-12-26 | 2013-12-26 | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204289462U true CN204289462U (zh) | 2015-04-22 |
Family
ID=52872595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201320868249.5U Expired - Fee Related CN204289462U (zh) | 2013-12-26 | 2013-12-26 | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204289462U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715263A (zh) * | 2013-12-26 | 2014-04-09 | 杭州电子科技大学 | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关零损耗器件 |
-
2013
- 2013-12-26 CN CN201320868249.5U patent/CN204289462U/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715263A (zh) * | 2013-12-26 | 2014-04-09 | 杭州电子科技大学 | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关零损耗器件 |
| CN103715263B (zh) * | 2013-12-26 | 2016-09-28 | 杭州电子科技大学 | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100431154C (zh) | 半导体集成电路器件及其制造方法 | |
| US9240469B2 (en) | Transverse ultra-thin insulated gate bipolar transistor having high current density | |
| CN108447913B (zh) | 一种集成肖特基二极管的ldmos器件 | |
| KR20100099047A (ko) | 저전력 실리콘-온-인슐레이터 디바이스들을 위한 비대칭 소스/드레인 접합들 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN102945851A (zh) | 绝缘体上硅结构以及半导体器件结构 | |
| CN105845734B (zh) | P型动态阈值晶体管、制备方法及提高工作电压的方法 | |
| CN203644791U (zh) | 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件 | |
| CN103700701B (zh) | 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关器件 | |
| CN204289462U (zh) | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 | |
| CN109698196B (zh) | 功率半导体器件 | |
| CN203644788U (zh) | 基于soi工艺的背栅漏/源半浮前栅p-mosfet射频开关零损耗器件 | |
| Mahabadi et al. | A novel step buried oxide partial SOI LDMOSFET with triple drift layer | |
| CN203644789U (zh) | 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件 | |
| CN201374335Y (zh) | 集成纵向沟道soi ldmos器件单元 | |
| CN203644790U (zh) | 基于soi工艺的漏/源区介质(pn结)隔离前栅p-mosfet射频开关超低损耗器件 | |
| CN203707141U (zh) | 集成梳状栅纵向沟道soi ldmos单元 | |
| CN103489865B (zh) | 一种横向集成soi半导体功率器件 | |
| CN103715263B (zh) | 基于soi工艺的背栅漏/源半浮前栅n-mosfet射频开关低损耗器件 | |
| CN103700703B (zh) | 基于soi工艺的漏/源区介质(pn结)隔离前栅n-mosfet射频开关超低损耗器件 | |
| CN204289461U (zh) | 基于soi工艺的背栅源漏半浮前栅mosfet射频开关低损耗器件 | |
| CN103681789B (zh) | 一种基于soi工艺的漏源区介质/pn结隔离前栅p/n-mosfet射频开关超低损耗器件 | |
| CN103762237A (zh) | 具有场板结构的横向功率器件 | |
| CN207425863U (zh) | 具有三段式埋氧层的半导体场效应晶体管 | |
| CN103700702B (zh) | 漏/源区介质/pn结隔离前栅p-mosfet射频开关器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150422 Termination date: 20151226 |
|
| EXPY | Termination of patent right or utility model |