CN104201204A - 横向对称dmos管及其制造方法 - Google Patents
横向对称dmos管及其制造方法 Download PDFInfo
- Publication number
- CN104201204A CN104201204A CN201410396669.7A CN201410396669A CN104201204A CN 104201204 A CN104201204 A CN 104201204A CN 201410396669 A CN201410396669 A CN 201410396669A CN 104201204 A CN104201204 A CN 104201204A
- Authority
- CN
- China
- Prior art keywords
- grid
- doping type
- dmos
- dmos pipe
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title abstract description 13
- 239000004065 semiconductor Substances 0.000 title abstract description 11
- 238000009792 diffusion process Methods 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 27
- 230000004888 barrier function Effects 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910021332 silicide Inorganic materials 0.000 claims description 12
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910021645 metal ion Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
横向对称DMOS管，包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的两个有源区，有源区上方设置有与有源区欧姆接触的有源区金属电极；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区，所述漂移区和沟道区上方均为绝缘层覆盖，绝缘层上分布有栅极和副栅，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。本发明还公开了一种横向对称DMOS管制造方法。本发明可以通过在副栅极施加正电压吸引电荷在副栅下方反型，降低DMOS管的导通电阻，在作为静电防护器件使用时可以将副栅和栅极连接以增大栅漏电容，提高栅极电荷耦合速度，帮助器件快速开启。
Description
技术领域
本发明属于半导体制造领域，涉及高压DMOS管的设计和制造，特别是涉及一种横向对称DMOS管及其制造方法。
背景技术
DMOS是双重扩散MOSFET（double-Diffused MOSFET）的缩写，由于DMOS采用浅注入的漂移区承受高压，因此DMOS源漏之间的耐压性能得到大幅提升； DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管VDMOSFET（vertical double-diffused MOSFET）和横向双扩散金属氧化物半导体场效应管LDMOSFET（lateral double-dif fused MOSFET）。
DMOS器件导通电阻是指在器件工作时，从漏到源的电阻。对于 LDMOS器件应尽可能减小导通电阻。当导通电阻很小时，器件就会提供一个很好的开关特性，因为漏源之间小的导通电阻，会有较大的输出电流，从而可以具有更强的驱动能力。
同时，现有的在芯片引脚处的静电防护电路通常采用功率器件，例如二极管、三极管、CMOS及SCR器件组成，其中采用CMOS或三极管的典型实施方式如图1所示，P或NMOS管的栅极、源极和衬底连接在一起与静电泄放线，通常是集成电路芯片中最主要使用的电源线或地线连接，漏极与被防护的引脚连接，当静电来临时，由于静电脉冲通常是高频高压脉冲，通过MOS管栅极和漏极之间的寄生电容CGD，高压脉冲耦合到MOS管栅极，使MOS管栅电压发生变化，MOS管导通，从而将静电从漏端泄放到源端。
对于高压工艺中的DMOS，由于需要采用漂移区设计以增大源漏之间的耐压，使栅极的多晶硅引线距离漏极距离增加，寄生电容CGD电容值很小，在上述静电防护过程中，漏极ESD电压难以耦合到栅极，静电防护效果变差。
发明内容
为提高横向DMOS管的导通性能和高频特性，本发明公开了一种横向对称DMOS管及其制造方法。
本发明所述横向对称DMOS管，包括具备第一掺杂类型的外延层及位于外延层上具备第二掺杂类型的两个有源区，有源区上方设置有与有源区欧姆接触的有源区金属电极；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区，所述漂移区和沟道区上方均为绝缘层覆盖，绝缘层上分布有栅极和副栅，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。
优选的，所述两个有源区上的副栅与栅极平行布置，副栅位于栅极两侧，两根副栅的端头以金属连线对应连接。
优选的，所述有源区上方靠近漂移区一侧设置有金属硅化物层。
优选的，所述栅极和副栅为类型和厚度相同的多晶硅。
优选的，所述副栅为与有源区金属电极相同的金属电极。
优选的，还包括紧邻所述有源区远离漂移区的具备第一掺杂类型的衬底电位区。
具体的，所述第一掺杂类型和第二掺杂类型分别为P型和N型。
具体的，所述第一掺杂类型和第二掺杂类型分别为N型和P型。
本发明所述横向对称DMOS管制造方法，包括如下步骤：
对硅片衬底掺杂第一掺杂类型形成外延层；
在外延层上注入第二掺杂类型形成沟道区；
在外延层上注入第一掺杂类型形成有源区；
在沟道区上方淀积形成绝缘层；
在绝缘层上方淀积形成整体栅极，所述整体栅极，采用干法刻蚀去除整体栅极中多余的部分，形成分离的栅极和副栅。
优选的，在沟道区上方淀积形成绝缘层后，在绝缘层上方淀积形成整体栅极，所述整体栅极材料为多晶硅，同时在有源区上方靠近漂移区一侧淀积多晶硅；
对准有源区上方靠近漂移区一侧淀积的多晶硅进行金属离子注入，形成硅化物金属层。
本发明所述的横向对称DMOS管及其制造方法，可以通过在副栅极施加正电压吸引电荷在副栅下方反型，降低DMOS管的导通电阻，在作为静电防护器件使用时可以将副栅和栅极连接以增大栅漏电容，提高栅极电荷耦合速度，帮助器件快速开启。
附图说明
图1为本发明所述横向对称DMOS管的一种具体实施方式结构示意图；
图2为本发明栅极和副栅分布形式的一种具体实施方式示意图；
图中附图标记名称为：1-外延层 2-有源区 3-衬底电位区 4-沟道区 5-有源区金属电极，6-副栅，7-栅极 8-绝缘层 9-金属连线 10-金属硅化物层。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
如图1所示，本发明所述横向对称DMOS管，包括具备第一掺杂类型的外延层1及位于外延层上具备第二掺杂类型的两个有源区2，有源区上方设置有与有源区欧姆接触的有源区金属电极5；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区4，所述漂移区和沟道区上方均为绝缘层8覆盖，绝缘层上分布有栅极7和副栅6，分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。
所述第一掺杂类型和第二掺杂类型分别P和N或N和P型半导体，作为横向对称DMOS管，正常工作时，在栅极和两个有源区施加工作电压，两个有源区一个作为源极，另一个作为漏极，当栅极施加栅极电压时，栅极下方的沟道区载流子反型，形成反型层沟道，位于沟道区和有源区之间的外延层由于掺杂浓度低以及上方没有栅极电压，电阻率较大，但载流子仍然可以从沟道区渡越到有源区2，使源漏之间导通。
位于沟道区和有源区之间的外延层为漂移区，副栅位于漂移区上方，通过在副栅上施加正电压，可以通过正电压吸引电子在漂移区表面，增大电子浓度，降低漂移区电阻率，从而降低导通电阻。在作为ESD静电防护器件时，将副栅与栅极通过金属连接，增大栅极之间的面积，缩小有源区与栅极距离，从而使栅漏电容增大，漏极静电电荷更容易耦合到栅极，促使器件更快触发或开启更彻底，达到泻放静电电流的目的。紧邻所述有源区远离漂移区的具备与外延层掺杂类型相同的衬底电位区，使用时与衬底电位一致，紧邻有源区设置利于提高器件的抗闩锁性能。
为进一步增大栅漏电容，还可以在有源区表面上方靠近漂移区一侧通过淀积或其他方式生成金属硅化物层10，例如硅化钨等，由于硅化金属的电阻率极低，在10E-7欧/米，相对原有的掺杂半导体表面，改善了漏极表面电场分布，提高了栅极到漏极之间的寄生电容CGD。
副栅可以是与栅极相同的多晶硅材料、或与有源区金属电极相同的金属电极，在制造时可以与对应的结构同步一次生成而无须添加额外的步骤。
如图2所示给出了栅极和副栅分布形式的一种具体实施方式，两个有源区上的副栅6与栅极7平行布置，副栅位于栅极两侧，两根副栅的端头以金属连线9对应连接，副栅形成一个整体，两根副栅电位相同，利于漂移区电阻率相等，提高器件的电流分布均匀性，在作为ESD或较大功率器件使用时，改善了器件的电力线分布。
本发明还公开了一种横向对称DMOS管制造方法，包括如下步骤：
对硅片衬底掺杂第一掺杂类型形成外延层；
在外延层上注入第二掺杂类型形成沟道区；
在外延层上注入第一掺杂类型形成有源区；
在沟道区上方淀积形成绝缘层；
在绝缘层上方淀积形成整体栅极，所述整体栅极，采用干法刻蚀去除整体栅极中多余的部分，形成分离的栅极和副栅，干法刻蚀可以减少栅漏电荷。
为形成硅化物金属层，在沟道区上方淀积形成绝缘层后，在绝缘层上方淀积形成整体栅极，所述整体栅极材料为多晶硅，同时在有源区上方靠近漂移区一侧淀积多晶硅；
对准有源区上方靠近漂移区一侧淀积的多晶硅进行金属离子注入，形成硅化物金属层，随后再按照前述对栅极和副删进行分离。上述形成硅化物金属层的方法将硅化物与栅极同时形成，只需增加一道金属离子注入工序即可同时形成栅极和硅化物金属层。
前文所述的为本发明的各个优选实施例，各个优选实施例中的优选实施方式如果不是明显自相矛盾或以某一优选实施方式为前提，各个优选实施方式都可以任意叠加组合使用，所述实施例以及实施例中的具体参数仅是为了清楚表述发明人的发明验证过程，并非用以限制本发明的专利保护范围，本发明的专利保护范围仍然以其权利要求书为准，凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (10)
1.横向对称DMOS管，其特征在于，包括具备第一掺杂类型的外延层（1）及位于外延层上具备第二掺杂类型的两个有源区（2），有源区上方设置有与有源区欧姆接触的有源区金属电极（5）；两个有源区之间为具有第二掺杂类型的漂移区，漂移区中部为具有第一掺杂类型的沟道区（4），所述漂移区和沟道区上方均为绝缘层（8）覆盖，绝缘层（8）上分布有栅极（7）和副栅（6），分别位于沟道区和漂移区上方，所述副栅上具有引线连接孔。
2.如权利要求1所述的横向对称DMOS管，其特征在于，所述两个有源区上的副栅（6）与栅极（7）平行布置，副栅（6）位于栅极（7）两侧，两根副栅的端头以金属连线（9）对应连接。
3.如权利要求1所述的横向对称DMOS管，其特征在于，所述有源区（2）上方靠近漂移区一侧设置有金属硅化物层（10）。
4.如权利要求1所述的横向对称DMOS管，其特征在于，所述栅极和副栅为类型和厚度相同的多晶硅。
5.如权利要求1所述的横向对称DMOS管，其特征在于，所述副栅为与有源区金属电极相同的金属电极。
6.如权利要求1所述的横向对称DMOS管，其特征在于，还包括紧邻所述有源区（2）远离漂移区的具备第一掺杂类型的衬底电位区（3）。
7.如权利要求1所述的横向对称DMOS管，其特征在于，所述第一掺杂类型和第二掺杂类型分别为P型和N型。
8.如权利要求1所述的横向对称DMOS管，其特征在于，所述第一掺杂类型和第二掺杂类型分别为N型和P型。
9.横向对称DMOS管制造方法，其特征在于，包括如下步骤：
对硅片衬底掺杂第一掺杂类型形成外延层；
在外延层上注入第二掺杂类型形成沟道区；
在外延层上注入第一掺杂类型形成有源区；
在沟道区上方淀积形成绝缘层；
在绝缘层上方淀积形成整体栅极，所述整体栅极，采用干法刻蚀去除整体栅极中多余的部分，形成分离的栅极和副栅。
10.如权利要求9所述的横向对称DMOS管制造方法，其特征在于，在沟道区上方淀积形成绝缘层后，在绝缘层上方淀积形成整体栅极，所述整体栅极材料为多晶硅，同时在有源区（2）上方靠近漂移区一侧淀积多晶硅；
对准有源区（2）上方靠近漂移区一侧淀积的多晶硅进行金属离子注入，形成硅化物金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410396669.7A CN104201204B (zh) | 2014-08-13 | 2014-08-13 | 横向对称dmos管制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410396669.7A CN104201204B (zh) | 2014-08-13 | 2014-08-13 | 横向对称dmos管制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104201204A true CN104201204A (zh) | 2014-12-10 |
| CN104201204B CN104201204B (zh) | 2015-06-17 |
Family
ID=52086472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410396669.7A Active CN104201204B (zh) | 2014-08-13 | 2014-08-13 | 横向对称dmos管制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104201204B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882443A (zh) * | 2015-05-15 | 2015-09-02 | 四川广义微电子股份有限公司 | Mos开关电容电路的芯片集成结构 |
| CN108615757A (zh) * | 2016-12-09 | 2018-10-02 | 清华大学 | 光调制的具有分离栅结构的场效应晶体管和集成电路 |
| CN110828452A (zh) * | 2018-08-14 | 2020-02-21 | 英飞凌科技股份有限公司 | 具有闩锁免疫的半导体器件 |
| CN113644132A (zh) * | 2021-07-13 | 2021-11-12 | 上海华力集成电路制造有限公司 | 一种基于soi晶圆双栅极的dmos器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752251A (zh) * | 2008-12-04 | 2010-06-23 | 上海华虹Nec电子有限公司 | 全自对准高压n型dmos器件及制作方法 |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| US20120056195A1 (en) * | 2010-09-06 | 2012-03-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN204029815U (zh) * | 2014-08-13 | 2014-12-17 | 四川广义微电子股份有限公司 | 横向对称dmos管 |
-
2014
- 2014-08-13 CN CN201410396669.7A patent/CN104201204B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101752251A (zh) * | 2008-12-04 | 2010-06-23 | 上海华虹Nec电子有限公司 | 全自对准高压n型dmos器件及制作方法 |
| US20120056195A1 (en) * | 2010-09-06 | 2012-03-08 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
| CN103035732A (zh) * | 2012-12-17 | 2013-04-10 | 华南理工大学 | 一种vdmos晶体管及其制备方法 |
| CN204029815U (zh) * | 2014-08-13 | 2014-12-17 | 四川广义微电子股份有限公司 | 横向对称dmos管 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104882443A (zh) * | 2015-05-15 | 2015-09-02 | 四川广义微电子股份有限公司 | Mos开关电容电路的芯片集成结构 |
| CN104882443B (zh) * | 2015-05-15 | 2017-10-31 | 四川广义微电子股份有限公司 | Mos开关电容电路的芯片集成结构 |
| CN108615757A (zh) * | 2016-12-09 | 2018-10-02 | 清华大学 | 光调制的具有分离栅结构的场效应晶体管和集成电路 |
| CN110828452A (zh) * | 2018-08-14 | 2020-02-21 | 英飞凌科技股份有限公司 | 具有闩锁免疫的半导体器件 |
| CN113644132A (zh) * | 2021-07-13 | 2021-11-12 | 上海华力集成电路制造有限公司 | 一种基于soi晶圆双栅极的dmos器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104201204B (zh) | 2015-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448979B (zh) | 横向双扩散场效应管及其形成方法 | |
| CN102169903B (zh) | Ldmos器件 | |
| US20160104766A1 (en) | Power Semiconductor Device with Source Trench and Termination Trench Implants | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| CN103579313A (zh) | 提高高压ldmos器件击穿电压的结构 | |
| CN105609409A (zh) | 在底部分上选择性地具有厚电介质的沟槽 | |
| CN104201204B (zh) | 横向对称dmos管制造方法 | |
| CN104835836B (zh) | 一种具有双电场调制的横向超结双扩散金属氧化物半导体场效应管 | |
| CN103681826A (zh) | 功率用半导体元件 | |
| CN101740392A (zh) | Ldmos晶体管、半导体器件及其制造方法 | |
| CN103441131A (zh) | 部分耗尽绝缘体上硅器件结构 | |
| CN101752347B (zh) | 一种防静电保护结构及其制作方法 | |
| CN101924131A (zh) | 横向扩散mos器件及其制备方法 | |
| CN106252413A (zh) | 具有改进的雪崩击穿特性的晶体管 | |
| CN108538909A (zh) | 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN106298943B (zh) | 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管 | |
| CN104241351B (zh) | 具有体内复合场板结构的氮化镓基异质结场效应管 | |
| CN108511527A (zh) | 具有电荷补偿块的垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| TWI675473B (zh) | 高壓半導體裝置 | |
| CN105679831B (zh) | 横向扩散场效应晶体管及其制造方法 | |
| CN108493245B (zh) | 一种常闭型氮化镓hemt器件 | |
| CN110277384B (zh) | 防静电金属氧化物半导体场效应管结构 | |
| CN204102905U (zh) | 一种rf-ldmos漏端场板结构 | |
| CN204029815U (zh) | 横向对称dmos管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |