CN102169903B - Ldmos器件 - Google Patents

Ldmos器件 Download PDF

Info

Publication number
CN102169903B
CN102169903B CN201110077379.2A CN201110077379A CN102169903B CN 102169903 B CN102169903 B CN 102169903B CN 201110077379 A CN201110077379 A CN 201110077379A CN 102169903 B CN102169903 B CN 102169903B
Authority
CN
China
Prior art keywords
drift region
ldmos device
ldmos
polycrystalline silicon
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110077379.2A
Other languages
English (en)
Other versions
CN102169903A (zh
Inventor
张磊
向泱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Priority to CN201110077379.2A priority Critical patent/CN102169903B/zh
Publication of CN102169903A publication Critical patent/CN102169903A/zh
Priority to TW101108861A priority patent/TWI476922B/zh
Priority to US13/427,658 priority patent/US20120241862A1/en
Application granted granted Critical
Publication of CN102169903B publication Critical patent/CN102169903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种LDMOS器件，包括第一导电类型的半导体衬底；在半导体衬底中形成的相互邻接的第一导电类型的体区和第二导电类型的漂移区；在体区中形成的第二导电类型的源极；在漂移区中形成的第二导电类型的漏极；位于源极和漏极之间并且与源极和漂移区邻接的栅介质层；以及位于栅介质层上方的栅极，其中，所述第一导电类型与所述第二导电类型相反，其特征在于，所述LDMOS器件还包括电容区域，所述电容区域位于所述源极和漏极之间的漂移区中，包括掺杂多晶硅区域以及将多晶硅区域与漂移区隔开的氧化物层。该LDMOS器件可以在提高击穿电电压的同时获得较小的导通电阻。

Description

LDMOS器件
技术领域
本发明涉及一种半导体器件，更具体地，涉及一种横向双扩散金属氧化物半导体(lateral double-diffused metal oxide semiconductor，LDMOS)器件。
背景技术
随着半导体技术的发展，高压横向双扩散金属氧化物半导体(lateraldouble-diffused metal oxide semiconductor，LDMOS)器件得到了日益广泛的应用。
图1示出了一种现有LDMOS的横截面图。如图1所示，该LDMOS包括P型衬底或者P型外延层11。P型衬底或者外延层11内包括高压N阱12和P型体区13。高压N阱12内包括N型漏极14。P型体区13内包括N型源极15。在源极15和漏极14之间，且在高压N阱12和P型体区13之上，具有与源极15以及高压N阱12邻接的栅介质层16a和位于栅介质层16a上方的栅极16b。优选地，在高压N阱12之上，漏极14和源极15之间，具有分别与漏极14和栅介质层16a邻接的场氧化物层17。场氧化物层17用于减小晶体管的寄生电容并提高栅极和漏极14之间的击穿电压。
在图1所示LDMOS中，高压N阱12作为漂移区，将改变LDMOS中电场的分布，提高LDMOS的击穿电压BV。其中，漂移区的长度L和掺杂浓度C是影响LDMOS击穿电压BV的两个重要因素。漂移区的长度L越长，浓度C越小，则击穿电压BV越高。另外，漂移区的长度L和浓度C还影响LDMOS的另一关键参数——漏源导通电阻Rds(on)。漂移区的长度L越长，浓度C越小，则漏源导通电阻Rds(on)越大。然而，对于LDMOS器件，应当尽可能减小导通电阻Rds(on)。这是因为漏源之间的导通电阻越小，输出电流则越大，从而可以具有更强的驱动能力。因此，在提高击穿电压BV的同时，获得较小的导通电阻Rds(on)成为了本领域技术人员始终追求的目标。
发明内容
本发明的目的是提供一种提高击穿电压和减小导通电阻的LDMOS器件。
根据本发明的一方面，提供一种LDMOS器件，包括第一导电类型的半导体衬底；在半导体衬底中形成的相互邻接的第一导电类型的体区和第二导电类型的漂移区；在体区中形成的第二导电类型的源极；在漂移区中形成的第二导电类型的漏极；位于源极和漏极之间并且与源极和漂移区邻接的栅介质层；以及位于栅介质层上方的栅极，其中，所述第一导电类型与所述第二导电类型相反，其中，所述LDMOS器件还包括电容区域，所述电容区域位于所述源极和漏极之间的漂移区中，包括掺杂多晶硅区域以及将多晶硅区域与漂移区隔开的氧化物层。
在LDMOS器件工作时，电容区域在漂移区中形成了额外的耗尽层。因此，和现有技术中的LDMOS相比，根据本发明实施例的新型LDMOS的漂移区更易在较低的漏极电压下被完全耗尽。本发明的LDMOS允许显著提高漂移区的掺杂浓度，在保持高击穿电压的同时减小了导通电阻。
附图说明
图1示出了一种现有LDMOS的横截面图。
图2示出了根据本发明第一实施例的新型LDMOS的横截面图。
图3(a)～3(e)示出了制造根据本发明第一实施例的新型LDMOS的工艺流程图。
图4示出了根据本发明第二实施例的新型LDMOS的横截面图。
图5示出了根据本发明第三实施例的新型LDMOS的横截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面详细说明本发明实施例的新型LDMOS器件。在接下来的说明中，一些具体的细节，例如实施例中的具体掺杂类型，都用于对本发明的实施例提供更好的理解。本技术领域的技术人员可以理解，即使在缺少一些细节或者其他方法、材料等结合的情况下，本发明的实施例也可以被实现。
图2示出根据本发明第一实施例的新型LDMOS的横截面图。如图2所示，根据本发明实施例的新型LDMOS器件在现有LDMOS器件(见图1)中引入电容区域18。该电容区域18位于漂移区12的顶部，包括厚氧化物层181和位于厚氧化物层181上方的掺杂多晶硅区域182，该厚氧化物层181将掺杂多晶硅区域182与漂移区12之间隔开。此处，掺杂多晶硅区域182、漂移区12和厚氧化物层181构成电容器，掺杂多晶硅区域182和漂移区12是该电容器的极板，而厚氧化物层181是该电容器的电介质。
在工作中，通过在掺杂多晶硅区域182顶部形成的电接触(未示出)，将掺杂多晶硅区域182偏置于预定电位(例如接地)，或者将掺杂多晶硅区域182浮置。由于掺杂多晶硅区域182与漂移区12之间的电容耦合，将改变漂移区12内的电场分布。因此，和现有技术中的LDMOS相比，根据本发明实施例的新型LDMOS的漂移区更易在较低的漏极电压下被完全耗尽。
具体来说，对于相同的漂移区长度L，在相同的漏源电压下，根据本发明实施例的新型LDMOS能够显著提高漂移区的掺杂浓度C而不会导致LDMOS被击穿。由于LDMOS的导通电阻Rds(on)和漂移区的掺杂浓度C有关，浓度C越高，导通电阻Rds(on)越小，因而，根据本发明实施例的新型LDMOS的导通电阻Rds(on)显著减小了。
另一方面，对于同样掺杂浓度C的LDMOS，根据本发明实施例的LDMOS的漂移区的长度L能够做得更长，因而可以获得更高的击穿电压BV。
可见，根据本发明实施例的新型LDMOS使得其击穿电压和导通电阻特性得到了提高，解决了现有技术中需要牺牲击穿电压和导通电阻之一以提高另一参数特性的问题。
图3(a)～3(e)示出了制造根据本发明第一实施例的新型LDMOS的流程图。
步骤一：如图3(a)所示，在P型衬底/P型外延层11内通过离子注入和热推进形成深的轻掺杂N型漂移区12。
步骤二：如图3(b)所示，在漂移区12上通过生长或者淀积形成场氧化物层17，并通过硅刻蚀在漂移区12内形成电容区域18。
步骤三：如图3(c)所示，在电容区域18通过生长或者淀积形成厚氧化物层181。
步骤四：如图3(d)所示，在厚氧化物层181上通过多晶硅淀积和刻蚀形成多晶硅层182；同时，在漂移区12、场氧化物层17以及P型衬底/P型外延层11之上形成LDMOS的与源极15以及高压N阱12邻接的栅介质层16a和位于栅介质层16a上方的栅极16b。
步骤五：如图3(e)所示，通过离子注入和热推进形成LDMOS的P型体区13，漏区14，源区15以及导电沟道。
图3(a)～3(e)示出了制造根据本发明第一实施例的新型LDMOS的流程图。然而，本领域技术人员应当理解，图2所示的新型LDMOS器件并不限于图3所示工艺或者流程，也可通过其它工艺或流程实现。
图4示出根据本发明第二实施例的新型LDMOS的横截面图。为了简明，对于图4所示的根据本发明第二实施例的新型LDMOS与图2所示的根据本发明第一实施例的新型LDMOS的相同之处不进行详细描述。第二实施例的新型LDMOS与第一实施例的新型LDMOS区别之处在于电容区域18位于场氧化物层17的下方，并掩埋在漂移区12中。电容区域18包括厚氧化物层181和由厚氧化物层181包围的掺杂多晶硅区域182，该厚氧化物层181将掺杂多晶硅区域182与漂移区12之间隔开。此处，掺杂多晶硅区域182、漂移区12和厚氧化物层181构成电容器，掺杂多晶硅区域182和漂移区12是该电容器的极板，而厚氧化物层181是该电容器的电介质。在某些实施例中，LDMOS可以不包括场氧化物层17，电容区域位于漂移区12中。
在工作中，通过导电通道(vias，未示出)提供与掺杂多晶硅区域182之间的电接触，将掺杂多晶硅区域182偏置于预定电位(例如接地)，或者将掺杂多晶硅区域182浮置。由于掺杂多晶硅区域182与漂移区12之间的电容耦合，在漂移区12与掺杂多晶硅区域182之间形成了额外的耗尽层。该额外的耗尽层向下延伸到漂移区12与P型衬底/P型外延层11之间形成的PN结，并且向上延伸到漂移区12的顶部。因此，和现有技术中的LDMOS相比，根据本发明实施例的新型LDMOS的漂移区更易在较低的漏极电压下被完全耗尽。
可以优化漂移区12的长度L及其厚度，使得在工作中上述额外的耗尽层可以分布在漂移区12的整个厚度上，以达到完全耗尽漂移区的作用。掩埋的电容区域18在工作中可以提供向上延伸和向下延伸的耗尽区，允许进一步提高漂移区的掺杂浓度C而不会导致LDMOS被击穿，从而进一步减小漏源导通电阻Rds(on)。
图5示出根据本发明第三实施例的新型LDMOS的横截面图。为了简明，对于图5所示的根据本发明第三实施例的新型LDMOS与图4所示的根据本发明第二实施例的新型LDMOS的相同之处不进行详细描述。第三实施例的新型LDMOS与第二实施例的新型LDMOS区别之处在于该LDMOS包括位于场氧化物层17的下方并掩埋在漂移区12中的多个电容区域18。每一个电容区域18包括厚氧化物层181和由厚氧化物层181包围的掺杂多晶硅区域182，该厚氧化物层181将掺杂多晶硅区域182与漂移区12之间隔开。此处，掺杂多晶硅区域182、漂移区12和厚氧化物层181构成电容器，掺杂多晶硅区域182和漂移区12是该电容器的极板，而厚氧化物层181是该电容器的电介质。
在工作中，通过导电通道(vias，未示出)提供与掺杂多晶硅区域182之间的电接触，将掺杂多晶硅区域182偏置于预定电位(例如接地)，或者将掺杂多晶硅区域182浮置。由于掺杂多晶硅区域182与漂移区12之间的电容耦合，上述多个电容区域18在漂移区12与掺杂多晶硅区域182之间形成了多个额外的耗尽层。该多个额外的耗尽层相互叠加，向下延伸到漂移区12与P型衬底/P型外延层11之间形成的PN结，并且向上延伸到漂移区12的顶部。因此，和现有技术中的LDMOS相比，根据本发明实施例的新型LDMOS的漂移区更易在较低的漏极电压下被完全耗尽。
可以优化漂移区12的长度L及其厚度，使得在工作中上述额外的耗尽层可以分布在漂移区12的整个厚度上，以达到完全耗尽漂移区的作用。多个掩埋的电容区域18在工作中可以提供向上延伸和向下延伸并且相互叠加的多个耗尽区，允许进一步提高漂移区的掺杂浓度C而不会导致LDMOS被击穿，从而进一步减小漏源导通电阻Rds(on)。
上述本发明的说明书和实施方式仅仅以示例性的方式对本发明实施例的LDMOS器件及其制作方法进行了说明，并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims (6)

1.一种LDMOS器件，包括第一导电类型的半导体衬底；在半导体衬底中形成的相互邻接的第一导电类型的体区和第二导电类型的漂移区；在体区中形成的第二导电类型的源极；在漂移区中形成的第二导电类型的漏极；位于源极和漏极之间并且与源极和漂移区邻接的栅介质层；以及位于栅介质层上方的栅极，其中，所述第一导电类型与所述第二导电类型相反，
其特征在于，所述LDMOS器件还包括电容区域，所述电容区域掩埋于所述源极和漏极之间的漂移区内部，包括掺杂多晶硅区域以及将多晶硅区域与漂移区隔开的氧化物层。
2.如权利要求1所述的LDMOS器件，其特征在于，所述电容区域包括两个或更多个沿着漂移区的厚度方向设置的电容区域。
3.如权利要求1或2所述的LDMOS器件，其特征在于，在LDMOS器件工作时，所述掺杂多晶硅区域偏置于预定电位。
4.如权利要求3所述的LDMOS器件，其特征在于，在LDMOS器件工作时，所述掺杂多晶硅区域接地。
5.如权利要求1或2所述的LDMOS器件，其特征在于，在LDMOS器件工作时，所述掺杂多晶硅区域浮置。
6.如权利要求1所述的LDMOS器件，其特征在于，所述LDMOS器件还包括场氧化物层，所述场氧化物层位于所述源极和漏极之间，并且分别与漏极和栅介质层邻接。
CN201110077379.2A 2011-03-22 2011-03-22 Ldmos器件 Active CN102169903B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110077379.2A CN102169903B (zh) 2011-03-22 2011-03-22 Ldmos器件
TW101108861A TWI476922B (zh) 2011-03-22 2012-03-15 橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置
US13/427,658 US20120241862A1 (en) 2011-03-22 2012-03-22 Ldmos device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110077379.2A CN102169903B (zh) 2011-03-22 2011-03-22 Ldmos器件

Publications (2)

Publication Number Publication Date
CN102169903A CN102169903A (zh) 2011-08-31
CN102169903B true CN102169903B (zh) 2013-05-01

Family

ID=44490985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110077379.2A Active CN102169903B (zh) 2011-03-22 2011-03-22 Ldmos器件

Country Status (3)

Country Link
US (1) US20120241862A1 (zh)
CN (1) CN102169903B (zh)
TW (1) TWI476922B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102983162A (zh) * 2011-09-05 2013-03-20 旺宏电子股份有限公司 半导体装置及其制造方法
CN103066109B (zh) * 2011-10-18 2015-09-30 旺宏电子股份有限公司 半导体结构及其形成方法
CN103187443B (zh) * 2011-12-30 2016-06-01 无锡华润上华半导体有限公司 横向双扩散金属氧化物半导体场效应晶体管
US8822291B2 (en) * 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
US8853022B2 (en) 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
CN103296082B (zh) * 2012-02-27 2015-12-09 无锡华润上华半导体有限公司 金属氧化层半导体场效应晶体管
US8772867B2 (en) 2012-12-03 2014-07-08 Monolithic Power Systems, Inc. High voltage high side DMOS and the method for forming thereof
US9159795B2 (en) 2013-06-28 2015-10-13 Monolithic Power Systems, Inc. High side DMOS and the method for forming thereof
TWI511296B (zh) * 2013-10-31 2015-12-01 Vanguard Int Semiconduct Corp 橫向雙擴散金氧半導體裝置及其製造方法
CN104659031B (zh) * 2013-11-20 2018-02-06 上海华虹宏力半导体制造有限公司 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法
CN104701366A (zh) * 2013-12-05 2015-06-10 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN103904123A (zh) * 2014-04-10 2014-07-02 无锡友达电子有限公司 一种有效减小导通电阻的薄栅氧n型ldmos结构
CN106158933B (zh) * 2015-04-09 2018-12-04 中国科学院上海微系统与信息技术研究所 SiC-LDMOS功率器件及其制备方法
US9853099B1 (en) * 2016-09-22 2017-12-26 Richtek Technology Corporation Double diffused metal oxide semiconductor device and manufacturing method thereof
CN107564965B (zh) * 2017-08-22 2020-03-31 电子科技大学 一种横向双扩散mos器件
CN107546274B (zh) * 2017-08-22 2020-01-17 电子科技大学 一种具有阶梯型沟槽的ldmos器件
CN110767548B (zh) * 2018-07-25 2024-03-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110473910A (zh) * 2019-08-29 2019-11-19 电子科技大学 低栅电荷的横向双扩散场效应管
US11410998B2 (en) * 2020-02-20 2022-08-09 Globalfoundries U.S. Inc. LDMOS finFET structure with buried insulator layer and method for forming same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886839A (zh) * 2004-02-24 2006-12-27 崇贸科技股份有限公司 具有均化电容的高压和低导通电阻横向扩散金属氧化物半导体晶体管
CN101026159A (zh) * 2006-02-22 2007-08-29 崇贸科技股份有限公司 具有辐射结构和隔离效果的高电压和低导通电阻晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6489203B2 (en) * 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
CN101138077A (zh) * 2005-02-07 2008-03-05 Nxp股份有限公司 横向半导体装置的制造
CN100399581C (zh) * 2006-01-19 2008-07-02 电子科技大学 射频dmos功率器件
JP2008182106A (ja) * 2007-01-25 2008-08-07 Denso Corp 半導体装置
JP5385679B2 (ja) * 2008-05-16 2014-01-08 旭化成エレクトロニクス株式会社 横方向半導体デバイスおよびその製造方法
CN101877315B (zh) * 2009-04-29 2011-09-28 上海华虹Nec电子有限公司 提高ldmos器件的崩溃电压的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1886839A (zh) * 2004-02-24 2006-12-27 崇贸科技股份有限公司 具有均化电容的高压和低导通电阻横向扩散金属氧化物半导体晶体管
CN101026159A (zh) * 2006-02-22 2007-08-29 崇贸科技股份有限公司 具有辐射结构和隔离效果的高电压和低导通电阻晶体管

Also Published As

Publication number Publication date
US20120241862A1 (en) 2012-09-27
TW201244102A (en) 2012-11-01
TWI476922B (zh) 2015-03-11
CN102169903A (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
CN102169903B (zh) Ldmos器件
US9660074B2 (en) Methods and apparatus for LDMOS devices with cascaded RESURF implants and double buffers
US8338872B2 (en) Electronic device with capcitively coupled floating buried layer
CN102610643B (zh) 沟槽金属氧化物半导体场效应晶体管器件
US8674442B2 (en) Semiconductor device and manufacturing method thereof
CN104685614A (zh) 场效应晶体管以及半导体装置
US20150243780A1 (en) Method and apparatus for power device with depletion structure
US9859414B2 (en) Semiconductor device
US8482066B2 (en) Semiconductor device
CN102064110A (zh) Ldmos晶体管及其制造方法和功率场效应晶体管
US10700193B2 (en) Power device
CN103681826A (zh) 功率用半导体元件
CN107611179A (zh) 降低栅源电容的屏蔽栅mosfet结构及其制备方法
CN104603949B (zh) 半导体器件
CN104900691A (zh) 半导体元件及其制作方法
CN103022123B (zh) 超级结半导体器件及其制造方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN109888015A (zh) Ldmos器件及其制备方法
CN104835842A (zh) Ldmos器件
CN104409500B (zh) 射频ldmos及其制作方法
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
US9105721B2 (en) Semiconductor device and manufacturing method thereof
KR20100046354A (ko) Ｌｄｍｏｓ 트랜지스터 및 그의 제조 방법
CN204651326U (zh) 高压半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant