CN103296082B - 金属氧化层半导体场效应晶体管 - Google Patents
金属氧化层半导体场效应晶体管 Download PDFInfo
- Publication number
- CN103296082B CN103296082B CN201210045076.7A CN201210045076A CN103296082B CN 103296082 B CN103296082 B CN 103296082B CN 201210045076 A CN201210045076 A CN 201210045076A CN 103296082 B CN103296082 B CN 103296082B
- Authority
- CN
- China
- Prior art keywords
- conductive material
- metal oxide
- oxide layer
- effect transistor
- semiconductor field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供一种金属氧化层半导体场效应晶体管,其包括第一导电性材料基板,形成在第一导电性材料基板上的第二导电性材料层,在第一导电性材料基板与第二导电性材料层的接面形成空乏区,其特征在于,所述第二导电性材料层上敷设有金属层以形成肖特基接面,所述金属层上敷设有绝缘层。本发明所述金属氧化层半导体场效应晶体管器件,与常规金属氧化层半导体场效应晶体管器件具有相同崩溃电压的情况下,可具有更低的导通电阻。
Description
技术领域
本发明涉及半导体器件,尤其涉及金属氧化层半导体场效应晶体管。
背景技术
理想的高电压金属半导体场效应晶体管(MOSFET)器件在其关断时具有足够高的崩溃电压(breakdownvoltage)而在其导通时具有足够低的导通电阻。业界一直在寻求相关技术以让MOSFET器件在高崩溃电压和低导通电阻之间取得平衡。
目前应用较多的是降低表面电场的技术(ReducedSurfaceField:RESURF)。该技术利用一个漏端(Drain)延伸的N型区域(也成为N型漂移区)来使得MOSFET器件在关断时具有很高的崩溃电压,同时该N型区域具有使得器件在开启时可具有低导通电阻的较高的电荷总量。
根据RESURF理论,要达到一定的崩溃电压,需要形成特定的空乏区(DepletionRegion)。目前所知的技术都是利用各种不同的PN结形成空乏区。
图1是常规MOSFET器件的示意性截面图。如图所示,该常规MOSFET中,空乏区11形成在P型衬底10和N型漂移区12的接面。为了使空乏区11可以承受较高的电压,需要形成足够的空乏区。在向MOSFET器件的漏极端施加电压之后,图1中空乏区11从未向MOSFET器件施加电压时的初始状态扩大,表现为空乏区11在N漂移区内的边由虚线110处移向N漂移区的内部,至虚线112处,随着施加到漏极端的电压的增大,空乏区进一步变大在N漂移区内的边移至虚线113处,由此形成大范围的空乏区;图中未示意空乏区11在P型衬底10中的具体变化,但实际上空乏区11在P型衬底10中的边缘也是随着施加到漏极端电压的增大而进一步向P型衬底10内部扩散。因为需要确保有足够大的崩溃电压,所以空乏区便要足够大,由此N型漂移区12内的电荷总量就必需被控制在一定的数量内。这样,即使在MOSFET器件关断时具有较高的崩溃电压,但其导通时的导通电阻也还较高。
发明内容
有鉴于此,本发明提供一种金属氧化层半导体场效应晶体管,以有效改善这种情况。该金属氧化层半导体场效应晶体管包括第一导电性材料基板,形成在第一导电性材料基板上的第二导电性材料层,在第一导电性材料基板与第二导电性材料层的接面形成空乏区,其特征在于,所述第二导电性材料层上敷设有金属层以形成肖特基接面,所述金属层上敷设有绝缘层。
根据本发明的一个方面,所述第二导电性材料层上敷设有金属层以形成一组肖特基接面,在该组肖特基接面中,相邻肖特基接面可由场氧隔开。
根据本发明的一个方面,所述金属层可由以下材料中的任一种形成:钴,钛,铝,金,钼,钴化硅,钛化硅,及钯化硅。
根据本发明的一个方面,所述肖特基接面保持浮接状态。
根据本发明的一个方面,所述第一电性材料为P型半导体材料时,所述第二导电材料为N型半导体材料。
根据本发明的又一个方面,所述第一电性材料为N型半导体材料时,所述第二导电材料为P型半导体材料。
根据本发明所述的金属氧化层半导体场效应晶体管器件,相比现有技术,其可具有更大范围的空乏区,从而在与常规金属氧化层半导体场效应晶体管器件具有相同崩溃电压的情况下,可具有更低的导通电阻。
附图说明
图1是常规MOSFET器件的示意性截面图。
图2是根据本发明的一个实施例的MOSFET器件的示意性截面图。
具体实施方式
现结合附图进一步说明本发明。本领域技术人员可以理解到,以下只是结合具体实施方式对本发明的主旨进行非限制性的说明,本发明所主张的范围由所附的权利要求确定,任何不脱离本发明精神的修改、变更都应由本发明的权利要求所涵盖。
图2是根据本发明的一个实施例的MOSFET器件的示意性截面图。该MOSFET器件包括第一导电性材料基板10,形成在第一导电性材料基板10上的第二导电性材料层12。在第一导电性材料基板10和第二导电性材料层12的接触面处形成空乏区11。空乏区11将随着施加在该MOSFET器件的漏极端的电压的增加而增大,如在背景技术部分所描述的那样;为清楚起见,图2中未标识出空乏区11的变化,但并不就此限定空乏区11在图2中的示例中并不随着施加到MOSFET器件漏极端的电压的增加而变化。第二导电性材料层12上设置有金属层15。在第二导电性材料层12和金属层15的接面处,因电子和空穴结合将在保持浮接状态的第二导电性材料层12中形成空乏区。金属层15可形成在MOSFET器件的作用区,如果该器件有若干个作用区,便可相应形成若干个金属层,从而形成若干个肖特基接面。根据本发明的一个示例性实施例,便在第二导电性材料12的多个作用区上形成多个金属层15,相邻的金属层15之间由场氧17隔开(如图2所示),由此形成若干个肖特基接面,在各肖特基接面处则形成空乏区。作为示例,以下简单说明肖特基接面的形成过程:首先在第二导电性材料层12上对应非作用区的区域形成场氧,然后在第二导电性材料层12上对应于作用区的区域淀积金属层形成肖特基接面。在肖特基接面处形成的空乏区,因肖特基结的特性,随着施加在MOSFET器件漏极端的电压的增加,该空乏区20在第二导电性材料层12中的边界201逐渐向着第二导电性材料层12内移动,依次在到达边界202之后,最终到达了边界203。理想的状态,在肖特基接面处形成的空乏区在第二导电性材料层12中的边界201向第二导电性材料层12内移动而在第二导电性材料层与第一导电性材料基板接面处形成的空乏区分别向着第二导电性材料层内和第一导电性材料基板内移动,并最终耗尽第二导电材料层。
在以上各示例中,形成金属层的金属可以选自钴,钛,铝,金,钼,钴化硅,钛化硅,或钯化硅。此外,需要说明的是,在本说明书中,“第一导电性材料”若为P型半导体材料,则“第二导电性材料”为N型半导体材料;反之,“第一导电性材料”若为N型半导体材料,则“第二导电性材料”为P型半导体材料。
综上所述,根据本发明的MOSFET器件,不仅在第一导电性材料基板10和第二导电性材料12之间形成空乏区,还在第二导电性材料层12与隔离层16之间形成一个或多个肖特基接面,从而形成一个或多个空乏区。因此,根据本发明的MOSFET器件与常规MOSFET器件相比,在第二导电性材料层12具有相同浓度的载流子时,将具有更大范围的空乏区,也就具有更大的崩溃电压;相应地,在与常规MOSFET器件相比具有相同的崩溃电压时,根据本发明的MOSFET器件因其第二导电性材料层12的载流子浓度更高而具有更低的导通电阻。
Claims (5)
1.一种金属氧化层半导体场效应晶体管,其包括第一导电性材料基板,形成在第一导电性材料基板上的第二导电性材料层,其中,所述第二导电性材料层作为所述金属氧化层半导体场效应晶体管的漏极漂移区,在第一导电性材料基板与第二导电性材料层的接面形成空乏区,其特征在于,所述第二导电性材料层上敷设有金属层以形成肖特基接面,所述金属层上敷设有绝缘层,其中,在所述第二导电性材料层上的作用区分别敷设金属层以形成一组肖特基接面,相邻肖特基接面由敷设在所述第二导电性材料层上非作用区的场氧隔开。
2.如权利要求1所述的金属氧化层半导体场效应晶体管,其特征在于,所述金属层由以下材料中的任一种形成:钴,钛,铝,金,钼,钴化硅,钛化硅,及钯化硅。
3.根据权利要求1所述的金属氧化层半导体场效应晶体管,其特征在于,所述肖特基接面保持浮接状态。
4.如权利要求1所述的金属氧化层半导体场效应晶体管,其特征在于,所述第一导电性材料为P型半导体材料,所述第二导电性材料为N型半导体材料。
5.如权利要求1所述的金属氧化层半导体场效应晶体管,其特征在于,所述第一导电性材料为N型半导体材料,所述第二导电性材料为P型半导体材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210045076.7A CN103296082B (zh) | 2012-02-27 | 2012-02-27 | 金属氧化层半导体场效应晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210045076.7A CN103296082B (zh) | 2012-02-27 | 2012-02-27 | 金属氧化层半导体场效应晶体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103296082A CN103296082A (zh) | 2013-09-11 |
CN103296082B true CN103296082B (zh) | 2015-12-09 |
Family
ID=49096685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210045076.7A Active CN103296082B (zh) | 2012-02-27 | 2012-02-27 | 金属氧化层半导体场效应晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103296082B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105226101B (zh) * | 2014-06-30 | 2018-04-10 | 无锡华润上华科技有限公司 | 结型场效应晶体管及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110804A (en) * | 1996-12-02 | 2000-08-29 | Semiconductor Components Industries, Llc | Method of fabricating a semiconductor device having a floating field conductor |
CN102169903A (zh) * | 2011-03-22 | 2011-08-31 | 成都芯源系统有限公司 | Ldmos器件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10137343C1 (de) * | 2001-07-31 | 2002-09-12 | Infineon Technologies Ag | Halbleiterstruktur mit Feldplatte |
TWI231035B (en) * | 2004-02-13 | 2005-04-11 | Vanguard Int Semiconduct Corp | High voltage ESD protection device having gap structure |
JP2007180143A (ja) * | 2005-12-27 | 2007-07-12 | Toshiba Corp | 窒化物半導体素子 |
JP5371358B2 (ja) * | 2008-09-29 | 2013-12-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2012
- 2012-02-27 CN CN201210045076.7A patent/CN103296082B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6110804A (en) * | 1996-12-02 | 2000-08-29 | Semiconductor Components Industries, Llc | Method of fabricating a semiconductor device having a floating field conductor |
CN102169903A (zh) * | 2011-03-22 | 2011-08-31 | 成都芯源系统有限公司 | Ldmos器件 |
Also Published As
Publication number | Publication date |
---|---|
CN103296082A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN207664048U (zh) | 半导体器件 | |
US8829608B2 (en) | Semiconductor device | |
CN102468337B (zh) | 半导体器件 | |
CN102169903B (zh) | Ldmos器件 | |
CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
US9543451B2 (en) | High voltage junction field effect transistor | |
US8415747B2 (en) | Semiconductor device including diode | |
CN102403315A (zh) | 半导体装置 | |
CN103280457B (zh) | 一种超低比导通电阻的横向高压功率器件及制造方法 | |
CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
US9048215B2 (en) | Semiconductor device having a high breakdown voltage | |
US9000478B2 (en) | Vertical IGBT adjacent a RESURF region | |
CN102610641A (zh) | 高压ldmos器件及其制造方法 | |
CN104838502B (zh) | 绝缘栅场效应晶体管装置及其制作方法 | |
CN109755238B (zh) | 一种分栅结构的超结功率器件 | |
WO2006134810A1 (ja) | 半導体デバイス | |
US20140097447A1 (en) | Semiconductor device and method of manufacturing the same | |
CN203300654U (zh) | 斜沟槽肖特基势垒整流器件 | |
CN101964343B (zh) | 半导体装置 | |
KR20160029630A (ko) | 반도체 장치 | |
US7683425B2 (en) | Trench gate-type MOSFET device and method for manufacturing the same | |
US10128367B2 (en) | Transistor device with increased gate-drain capacitance | |
CN103296082B (zh) | 金属氧化层半导体场效应晶体管 | |
CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
CN104916693A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171212 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: No. 5, Hanjiang Road, Wuxi national high and New Technology Industrial Development Zone Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |