CN104659031B - Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法 - Google Patents

Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法 Download PDF

Info

Publication number
CN104659031B
CN104659031B CN201310589766.3A CN201310589766A CN104659031B CN 104659031 B CN104659031 B CN 104659031B CN 201310589766 A CN201310589766 A CN 201310589766A CN 104659031 B CN104659031 B CN 104659031B
Authority
CN
China
Prior art keywords
capacitance
mos capacitance
silicon
mos
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310589766.3A
Other languages
English (en)
Other versions
CN104659031A (zh
Inventor
遇寒
蔡莹
周正良
李�昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310589766.3A priority Critical patent/CN104659031B/zh
Publication of CN104659031A publication Critical patent/CN104659031A/zh
Application granted granted Critical
Publication of CN104659031B publication Critical patent/CN104659031B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，包括不同电容密度的MOS电容，其中对需要采用较厚电容介质层的小电容密度的MOS电容一的电容介质层采用硅局部氧化层来实现、而对需要采用较薄电容介质层的大电容密度的MOS电容二的电容介质层采用形成于硅表面的介质层来实现，本发明的硅局部氧化层是通过在硅衬底中刻蚀形成沟槽并氧化形成的。MOS电容一和二的下极板都由重掺杂的硅衬底组成，MOS电容一和二的上极板由相同的正面金属刻蚀后形成。本发明还公开了一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。本发明能够使工艺流程比较简单易于实施，并使器件性能更加稳定。

Description

RFLDMOS工艺中不同电容密度的MOS电容集成结构及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种射频横向扩散金属氧化物半导体(RFLDMOS)工艺中不同电容密度的MOS电容集成结构；本发明还涉及一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。
背景技术
在RFLDMOS工艺中，为了获得共衬底(SUB)的不同电容密度的MOS电容结构，需要先长一层较厚的氧化硅，通过光刻和刻蚀，将电容密度大的区域定义出来，再淀积一层薄的氧化硅后形成。如图1所示，是现有RFLDMOS工艺中不同电容密度的MOS电容集成结构示意图；图1中显示了两个MOS电容，分别代表大电容密度和小电容密度的MOS电容，两个MOS电容采用相同的N型重掺杂的硅衬底101，小电容密度的MOS电容的电容介质层由较厚的氧化硅层103组成，氧化硅层103越厚，对应的MOS电容的电容密度越小；大电容密度的MOS电容的电容介质层由较薄的氧化硅102组成，氧化硅102的厚度越薄，对应的MOS电容的电容密度越大。两个MOS电容的上极板104a和104b都由同一正面金属层光刻刻蚀后形成。现有方法集成两个所述MOS电容时，需要先形成较厚的氧化硅层103，然后采用光刻刻蚀工艺对氧化硅层103进行刻蚀形成小电容密度的MOS电容的电容介质层；之后在淀积较薄的氧化硅层102，形成大电容密度的MOS电容的电容介质层。如果需要两种以上的电容密度，则还需要对氧化硅层102进行刻蚀，并淀积其它电容密度所要求厚度的氧化硅层。
为了形成较小的电容密度，现有技术中小电容密度的MOS电容所对应的氧化硅层103的厚度较厚，对较厚氧化硅的刻蚀工艺比较难以控制，工艺难度很大，并且刻蚀后的形貌不稳定，这将会直接影响电容性能。
发明内容
本发明所要解决的技术问题是提供一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，能保证实现不同的电容密度，并且工艺流程简单、易于实施，器件性能更加稳定。为此，本发明还提供一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法。
为解决上述技术问题，本发明提供的RFLDMOS工艺中不同电容密度的MOS电容集成结构的MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，所述MOS电容一和所述MOS电容二的下极板都由重掺杂的硅衬底组成。
所述MOS电容一的电容介质层由硅局部氧化层以及形成于所述硅局部氧化层表面的第一介质层组成，所述硅局部氧化层的形成区域形成有深沟槽，所述深沟槽内的硅被去除，所述硅局部氧化层由对所述深沟槽的侧面和底部的硅进行氧化形成，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定。
所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度。
所述MOS电容一和所述MOS电容二的上极板由相同的正面金属层刻蚀后形成；所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。
进一步的改进是，各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层为同一介质层。
进一步的改进是，所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。
进一步的改进是，所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。
为解决上述技术问题，本发明提供的RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法中MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，MOS电容集成结构的制造方法包括如下步骤：
步骤一、在重掺杂的硅衬底上生长硬掩膜层。
步骤二、采用光刻胶定义出所述MOS电容一的形成区域，通过干法刻蚀工艺将所述MOS电容一的形成区域的所述硬掩膜层去除；去除所述光刻胶，以图形化后的所述硬掩膜层为掩膜、通过干法刻蚀工艺对所述MOS电容一的形成区域的所述硅衬底进行刻蚀并形成深沟槽。
步骤三、采用氧化工艺对所述深沟槽的侧面和底部的硅进行氧化形成硅局部氧化层，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度。
步骤四、采用湿法工艺去除所述硬掩膜层。
步骤五、在所述硅局部氧化层表面形成第一介质层，由所述硅局部氧化层和所述第一介质层组成所述MOS电容一的电容介质层，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定。
在所述MOS电容二的形成区域的所述硅衬底表面形成第二介质层，所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度。
步骤六、淀积正面金属层，采用光刻刻蚀工艺对所述正面金属层进行图形化分别形成所述MOS电容一和所述MOS电容二的上极板，所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。
进一步的改进是，步骤一中的所述硬掩膜层由依次形成于所述硅衬底表面的第三氧化硅层和第四氮化硅层组成。
进一步的改进是，各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同；所述第一介质层和所述第二介质层为同一介质层，所述第一介质层和所述第二介质层采用相同工艺同时形成。
进一步的改进是，所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。
进一步的改进是，所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。
进一步的改进是，所述第一介质层和所述第二介质层为同一氧化硅层。
本发明能实现不同电容密度的MOS电容，其中对需要采用较厚电容介质层的小电容密度的MOS电容的电容介质层采用硅局部氧化层来实现、而对需要采用较薄电容介质层的大电容密度的MOS电容的电容介质层还是采用形成于硅表面的介质层来实现，本发明的硅局部氧化层是通过在硅衬底中刻蚀形成沟槽并氧化形成的，相对于现有技术中通过对形成于硅衬底表面的厚氧化硅进行刻蚀形成的电容介质层，本发明能克服现有方法对较厚氧化硅的刻蚀工艺比较难以控制、工艺难度很大、并且刻蚀后的形貌不稳定的缺点，能够使工艺流程比较简单易于实施，并使器件性能更加稳定。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有RFLDMOS工艺中不同电容密度的MOS电容集成结构示意图；
图2是本发明实施例RFLDMOS工艺中不同电容密度的MOS电容集成结构示意图；
图3-图9是本发明实施例方法各步骤中MOS电容集成结构示意图。
具体实施方式
如图2所示，是本发明实施例RFLDMOS工艺中不同电容密度的MOS电容集成结构示意图；本发明实施例RFLDMOS工艺中不同电容密度的MOS电容集成结构的MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，所述MOS电容一和所述MOS电容二的下极板都由N型重掺杂的硅衬底1组成。
所述MOS电容一的电容介质层由硅局部氧化层6以及形成于所述硅局部氧化层6表面的第一介质层组成，所述硅局部氧化层6的形成区域形成有深沟槽，所述深沟槽内的硅被去除，所述硅局部氧化层6由对所述深沟槽的侧面和底部的硅进行氧化形成，所述硅局部氧化层6将所述深沟槽完全填充且所述硅局部氧化层6的深度大于所述深沟槽的深度，由所述硅局部氧化层6和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层6的厚度由所述深沟槽的深度和氧化工艺确定。
所述MOS电容二的电容介质层由形成于所述硅衬底1表面的第二介质层2组成，由所述第二介质层2的厚度确定所述MOS电容二的电容密度；所述第二介质层2的厚度小于所述硅局部氧化层6的厚度。
所述MOS电容一的上极板7a和所述MOS电容二的上极板7b由相同的正面金属层刻蚀后形成；所述MOS电容一的上极板7a依次覆盖所述第一介质层、所述硅局部氧化层6和所述硅衬底1并由叠加而成的所述硅衬底1、所述硅局部氧化层6、所述第一介质层和对应的所述上极板7a组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层2和所述硅衬底1并由叠加而成的所述硅衬底1、所述第二介质层2和对应的所述上极板7b组成所述MOS电容二的本体结构。
通过调整所述硅局部氧化层6和所述第一介质层的厚度能够得到具有不同电容密度的所述MOS电容一，通过调整所述第二介质层2的厚度能够得到具有不同电容密度的所述MOS电容二。本发明实施例中，各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层2为同一介质层，较佳为，该介质层为氧化硅层。所述深沟槽的深度为2微米，所述硅局部氧化层6的厚度为4.3微米，所述第一介质层和所述第二介质层2为1.7微米。所述MOS电容一和所述MOS电容二的上极板的所述正面金属层的厚度为3微米。
本发明实施例中所述MOS电容一和所述MOS电容二都通过下极板和所述RFLDMOS器件的漏极实现匹配连接，所述MOS电容一和所述MOS电容二都分别通过上极板和对应的所述RFLDMOS器件的栅极实现匹配连接。
如图3至图9所示，是本发明实施例方法各步骤中MOS电容集成结构示意图。本发明实施例RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法中MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，MOS电容集成结构的制造方法包括如下步骤：
步骤一、如图3所示，在N型重掺杂的硅衬底1上生长硬掩膜层。所述硬掩膜层由依次形成于所述硅衬底1表面的第三氧化硅层2a和第四氮化硅层3组成。所述第三氧化硅层2a的厚度为100埃左右，所述第四氮化硅层3的厚度为1500埃左右。
步骤二、如图4所示，采用光刻胶定义出所述MOS电容一的形成区域，通过干法刻蚀工艺将所述MOS电容一的形成区域的所述硬掩膜层去除。
如图5所示，去除所述光刻胶，以图形化后的所述硬掩膜层为掩膜、通过干法刻蚀工艺对所述MOS电容一的形成区域的所述硅衬底1进行刻蚀并形成深沟槽5。较佳为，所述深沟槽5的深度为2微米。
步骤三、如图6所示，采用氧化工艺对所述深沟槽5的侧面和底部的硅进行氧化形成硅局部氧化层6，所述硅局部氧化层6将所述深沟槽5完全填充且所述硅局部氧化层6的深度大于所述深沟槽5的深度。较佳为，所述硅局部氧化层6为4.3微米。
步骤四、如图7所示，采用湿法工艺去除所述硬掩膜层。
步骤五、如图8所示，在所述硅局部氧化层6表面形成第一介质层，由所述硅局部氧化层6和所述第一介质层组成所述MOS电容一的电容介质层，由所述硅局部氧化层6和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层6的厚度由所述深沟槽的深度和氧化工艺确定。
在所述MOS电容二的形成区域的所述硅衬底1表面形成第二介质层2，所述MOS电容二的电容介质层由形成于所述硅衬底1表面的第二介质层2组成，由所述第二介质层2的厚度确定所述MOS电容二的电容密度；所述第二介质层2的厚度小于所述硅局部氧化层6的厚度。
通过调整所述硅局部氧化层6和所述第一介质层的厚度能够得到具有不同电容密度的所述MOS电容一，通过调整所述第二介质层2的厚度能够得到具有不同电容密度的所述MOS电容二。本发明实施例方法中，各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层2为同一介质层，较佳为，该介质层为氧化硅层。所述第一介质层和所述第二介质层2为1.7微米。
步骤六、如图9所示，淀积正面金属层，较佳为，所述正面金属层的厚度为3微米。采用光刻形成光刻胶图形4定义出所述MOS电容一和所述MOS电容二的上极板形成区域图形，采用刻蚀工艺对所述正面金属层进行图形化分别形成所述MOS电容一的上极板7a和所述MOS电容二的上极板7b，所述MOS电容一的上极板7a依次覆盖所述第一介质层、所述硅局部氧化层6和所述硅衬底1并由叠加而成的所述硅衬底1、所述硅局部氧化层6、所述第一介质层和对应的所述上极板7a组成所述MOS电容一的本体结构；所述MOS电容二的上极板7b依次覆盖所述第二介质层2和所述硅衬底1并由叠加而成的所述硅衬底1、所述第二介质层2和对应的所述上极板7b组成所述MOS电容二的本体结构。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于：MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，所述MOS电容一和所述MOS电容二的下极板都由重掺杂的硅衬底组成；
所述MOS电容一的电容介质层由硅局部氧化层以及形成于所述硅局部氧化层表面的第一介质层组成，所述硅局部氧化层的形成区域形成有深沟槽，所述深沟槽内的硅被去除，所述硅局部氧化层由对所述深沟槽的侧面和底部的硅进行氧化形成，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定；
所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度；
所述MOS电容一和所述MOS电容二的上极板由相同的正面金属层刻蚀后形成；所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。
2.如权利要求1所述的RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于：各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同，所述第一介质层和所述第二介质层为同一介质层。
3.如权利要求2所述的RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于：所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。
4.如权利要求1或2所述的RFLDMOS工艺中不同电容密度的MOS电容集成结构，其特征在于：所述MOS电容一和所述MOS电容二的上极板对应的所述正面金属层的厚度为3微米。
5.一种RFLDMOS工艺中不同电容密度的MOS电容集成结构的制造方法，其特征在于：MOS电容用于和RFLDMOS器件匹配连接，所述MOS电容包括两种结构，令第一种结构的所述MOS电容为MOS电容一，令第二种结构的所述MOS电容为MOS电容二；所述MOS电容一的电容密度低于所述MOS电容二的电容密度，MOS电容集成结构的制造方法包括如下步骤：
步骤一、在重掺杂的硅衬底上生长硬掩膜层；
步骤二、采用光刻胶定义出所述MOS电容一的形成区域，通过干法刻蚀工艺将所述MOS电容一的形成区域的所述硬掩膜层去除；去除所述光刻胶，以图形化后的所述硬掩膜层为掩膜、通过干法刻蚀工艺对所述MOS电容一的形成区域的所述硅衬底进行刻蚀并形成深沟槽；
步骤三、采用氧化工艺对所述深沟槽的侧面和底部的硅进行氧化形成硅局部氧化层，所述硅局部氧化层将所述深沟槽完全填充且所述硅局部氧化层的深度大于所述深沟槽的深度；
步骤四、采用湿法工艺去除所述硬掩膜层；
步骤五、在所述硅局部氧化层表面形成第一介质层，由所述硅局部氧化层和所述第一介质层组成所述MOS电容一的电容介质层，由所述硅局部氧化层和所述第一介质层的厚度确定所述MOS电容一的电容密度，所述硅局部氧化层的厚度由所述深沟槽的深度和氧化工艺确定；
在所述MOS电容二的形成区域的所述硅衬底表面形成第二介质层，所述MOS电容二的电容介质层由形成于所述硅衬底表面的第二介质层组成，由所述第二介质层的厚度确定所述MOS电容二的电容密度；所述第二介质层的厚度小于所述硅局部氧化层的厚度；
步骤六、淀积正面金属层，采用光刻刻蚀工艺对所述正面金属层进行图形化分别形成所述MOS电容一和所述MOS电容二的上极板，所述MOS电容一的上极板依次覆盖所述第一介质层、所述硅局部氧化层和所述硅衬底并由叠加而成的所述硅衬底、所述硅局部氧化层、所述第一介质层和对应的所述上极板组成所述MOS电容一的本体结构；所述MOS电容二的上极板依次覆盖所述第二介质层和所述硅衬底并由叠加而成的所述硅衬底、所述第二介质层和对应的所述上极板组成所述MOS电容二的本体结构。
6.如权利要求5所述的方法，其特征在于：步骤一中的所述硬掩膜层由依次形成于所述硅衬底表面的第三氧化硅层和第四氮化硅层组成。
7.如权利要求5所述的方法，其特征在于：各所述MOS电容一的电容密度相同、各所述MOS电容二的电容密度相同；所述第一介质层和所述第二介质层为同一介质层，所述第一介质层和所述第二介质层采用相同工艺同时形成。
8.如权利要求7所述的方法，其特征在于：所述深沟槽的深度为2微米，所述硅局部氧化层的厚度为4.3微米，所述第一介质层和所述第二介质层为1.7微米。
9.如权利要求5或7所述的方法，其特征在于：所述MOS电容一和所述MOS电容二的上极板对应的所述正面金属层的厚度为3微米。
10.如权利要求7所述的方法，其特征在于：所述第一介质层和所述第二介质层为同一氧化硅层。
CN201310589766.3A 2013-11-20 2013-11-20 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法 Active CN104659031B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310589766.3A CN104659031B (zh) 2013-11-20 2013-11-20 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310589766.3A CN104659031B (zh) 2013-11-20 2013-11-20 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法

Publications (2)

Publication Number Publication Date
CN104659031A CN104659031A (zh) 2015-05-27
CN104659031B true CN104659031B (zh) 2018-02-06

Family

ID=53249974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310589766.3A Active CN104659031B (zh) 2013-11-20 2013-11-20 Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法

Country Status (1)

Country Link
CN (1) CN104659031B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298536B (zh) * 2015-06-11 2019-10-15 北大方正集团有限公司 射频横向双扩散金属氧化物半导体及其制造方法
CN113078142B (zh) * 2021-03-23 2022-05-31 长鑫存储技术有限公司 半导体结构和静电防护的测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161567A (zh) * 1995-11-14 1997-10-08 日本电气株式会社 在半导体衬底上制造电容器的方法
CN102169903A (zh) * 2011-03-22 2011-08-31 成都芯源系统有限公司 Ldmos器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050201025A1 (en) * 2004-03-09 2005-09-15 Jeng-Jye Shau Capacitor coupling circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1161567A (zh) * 1995-11-14 1997-10-08 日本电气株式会社 在半导体衬底上制造电容器的方法
CN102169903A (zh) * 2011-03-22 2011-08-31 成都芯源系统有限公司 Ldmos器件

Also Published As

Publication number Publication date
CN104659031A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
CN106057674B (zh) 屏蔽栅沟槽mosfet的制造方法
CN105895516B (zh) 具有屏蔽栅的沟槽栅mosfet的制造方法
CN101567320B (zh) 功率mos晶体管的制造方法
CN104916544B (zh) 一种沟槽式分栅功率器件的制造方法
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN108649072A (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN104659031B (zh) Rfldmos工艺中不同电容密度的mos电容集成结构及制造方法
CN105529273B (zh) 沟槽栅功率器件的制造方法
CN107578992A (zh) 自对准源极接触孔的高密度沟槽型器件结构及其制备方法
CN107331620A (zh) 低压超结mosfet栅极漏电改善方法
CN114334661B (zh) 一种沟槽型双层栅功率mosfet及其制造方法
CN103632950B (zh) 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法
CN105914238B (zh) 高压jfet器件及工艺方法
CN104637799B (zh) 全自对准高密度沟槽栅场效应半导体器件制造方法
CN102723361B (zh) 一种基于自对准工艺的三多晶SOI SiGe HBT集成器件及制备方法
CN207852683U (zh) 一种低导通电阻的沟槽mosfet器件
CN106128994B (zh) 沟槽刻蚀工艺方法
CN110047831A (zh) 一种半导体功率器件及其制备方法
CN104008975A (zh) 一种沟槽型功率mos晶体管的制造方法
CN211529958U (zh) 一种低导通电阻的中低压平面栅vdmos器件
CN212587513U (zh) 一种Trench MOS器件
US9112060B2 (en) Low-leakage, high-capacitance capacitor structures and method of making
CN107123672B (zh) 射频LDMOS的PolySi薄栅结构及其制备方法
CN209401612U (zh) 浅沟槽隔离结构及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant