CN209401612U - 浅沟槽隔离结构及半导体器件 - Google Patents

Abstract

本实用新型提供了一种浅沟槽隔离结构及半导体器件，首先通过隔离结构界定出有源区，且所述隔离结构中形成有若干气隙，所述隔离结构中的气隙可以使所述隔离结构的介电常数减小，从而降低相邻所述有源区之间的相互作用，达到降低了相邻的有源区之间的排锤效应，提高了半导体器件的可靠性。

Description

浅沟槽隔离结构及半导体器件

技术领域

本实用新型涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构及半导体器件。

背景技术

目前，存储器件是半导体领域中常用的器件，现有的存储器件通常会包括若干晶体管，为了缩小存储器件的体积以达到最大的集成化，在存储器件的制作中时通常会使用沟槽型MOSFET(metal oxide semiconductor field effect transistor，金属-氧化物-半导体场效应管)。随着集成度的增加，导致相邻的MOSFET会相互影响，例如，在一个MOSFET开启和关闭的过程中，会因为电容耦合效应而影响与其相邻的MOSFET，这种效应被称为排锤效应(Hammer Effect)，从而降低器件的可靠性。

传统的MOSFET在制备过程中主要会考虑到同一个有源区内相邻的MOSFET的排锤效应，然而随着器件的尺寸微缩，相邻的有源区之间MOSFET的排锤效应已经不能被忽略。

实用新型内容

本实用新型的目的在于提供一种浅沟槽隔离结构及半导体器件，以提高现有的半导体器件的可靠性。

为了达到上述目的，本实用新型提供了一种浅沟槽隔离结构，所述浅沟槽隔离结构形成于一衬底中并界定出多个有源区，且所述浅沟槽隔离结构中形成有若干气隙。

可选的，所述浅沟槽隔离结构包括形成在一隔离沟槽中的隔离层和遮盖层，所述隔离层覆盖所述隔离沟槽的侧壁及底壁，所述遮盖层填充所述隔离沟槽的顶部开口，以封闭所述隔离沟槽，并由所述遮盖层和所述隔离层界定出所述气隙。

可选的，所述浅沟槽隔离结构包括填充于一隔离沟槽中的发泡材料层，且所述发泡材料层中形成有多个所述气隙。

本实用新型还提供了一种半导体器件，所述半导体器件包括衬底及形成于所述衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构界定出多个有源区，且所述浅沟槽隔离结构中形成有若干气隙。

可选的，所述浅沟槽隔离结构包括形成在一隔离沟槽中的隔离层和遮盖层，所述隔离层覆盖所述隔离沟槽的侧壁及底壁，所述遮盖层填充所述隔离沟槽的顶部开口，以封闭所述隔离沟槽，并由所述遮盖层和所述隔离层界定出所述气隙。

可选的，所述浅沟槽隔离结构包括填充于一隔离沟槽中的发泡材料层，且所述发泡材料层中形成有多个所述气隙。

可选的，所述半导体器件包括集成电路存储器，所述有源区用于构成所述集成电路存储器的存储单元。

可选的，所述有源区中还形成有栅极沟槽，一栅极结构形成于所述栅极沟槽中，所述栅极结构包括栅介质层、栅电极层及绝缘层，所述栅介质层形成于所述栅极沟槽的侧壁及底壁上，所述绝缘层及栅电极层分别填充所述栅极沟槽的上下两部分以共同将所述栅极沟槽填满。

可选的，相邻的所述有源区中最接近的所述栅极结构之间的间隔尺寸介于30nm～50nm。

可选的，所述有源区中形成有多个所述栅极结构时，同一个所述有源区中相邻的所述栅极结构之间的间隔尺寸介于15nm～25nm。

在本实用新型提供的浅沟槽隔离结构及半导体器件中，首先通过隔离结构界定出有源区，且所述隔离结构中形成有若干气隙，所述隔离结构中的气隙可以使所述隔离结构的介电常数减小，从而降低相邻所述有源区之间的相互作用，达到降低了相邻的有源区之间的排锤效应，提高了半导体器件的可靠性。

附图说明

图1为本实用新型提供的浅沟槽隔离结构的形成方法的流程图；

图2为本实用新型提供的衬底中的有源区的剖面示意图；

图3为本实用新型提供的在衬底中形成隔离沟槽的剖面示意图；

图4为本实用新型提供的隔离沟槽的侧壁及底壁形成隔离层的剖面示意图；

图5为本实用新型提供的在衬底上形成遮盖材料层的剖面示意图；

图6为本实用新型提供的去除部分遮盖材料层以形成隔离层的剖面示意图；

图7为本实用新型提供的在衬底中形成栅极结构的剖面示意图；

图8为本实用新型提供的在隔离沟槽中形成发泡材料层的剖面示意图；

图9为本实用新型提供的对发泡材料层执行发泡工艺的剖面示意图；

图10为本实用新型提供的去除部分发泡材料层以形成隔离材料层的剖面示意图；

图11为本实用新型提供的在衬底中形成栅极结构的又一剖面示意图；

其中，附图标记如下：

1-衬底；2-有源区；

31-隔离沟槽；32-隔离层；33-气隙；34-遮盖层；

4-遮盖材料层；

5-栅极结构；51-栅极沟槽；52-栅介质层；53-栅电极层；54-绝缘层；

6-发泡材料层；

H-相邻的所述有源区中最接近的所述栅极结构之间的间隔尺寸；

h-同一个所述有源区中相邻的所述栅极结构之间的间隔尺寸。

具体实施方式

下面将结合示意图对本实用新型的具体实施方式进行更详细的描述。根据下列描述，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

请参与图7或图11，本实施例提供了一种浅沟槽隔离结构，所述浅沟槽隔离结构形成于一衬底1中并界定出多个有源区2，且所述浅沟槽隔离结构中形成有若干气隙33。

具体的，所述浅沟槽隔离结构形成于所述衬底1中并用于隔离相邻的所述有源区2，若干所述气隙33形成于所述浅沟槽隔离结构中。如图7所示，所述衬底1中形成有隔离沟槽31，所述浅沟槽隔离结构包括一隔离层32和遮盖层34，所述隔离层32覆盖所述隔离沟槽31的侧壁及底壁，所述遮盖层34填充所述隔离沟槽31的顶部开口，以封闭所述隔离沟槽31，所述遮盖层34与所述隔离层32之间形成的空腔部分即为所述浅沟槽隔离结构中的气隙33，即由所述遮盖层34和所述隔离层32界定出了所述气隙33，此时，所述浅沟槽隔离结构中的气隙33的数量为一个。进一步，如图11所示，所述述浅沟槽隔离结构包括填充于所述隔离沟槽31中的发泡材料层6，所述发泡材料层6不高于所述隔离沟槽31的顶部开口，而所述发泡材料层6中形成有多个所述气隙33，此时，所述浅沟槽隔离结构中的气隙33的数量为多个。

所述浅沟槽隔离结构中形成有若干气隙33，所述浅沟槽隔离结构中的气隙33可以使所述浅沟槽隔离结构的介电常数减小，从而降低相邻所述有源区2之间的相互作用，达到降低了相邻的有源区2之间的排锤效应，提高半导体器件的可靠性的效果。为了形成有气隙33的浅沟槽隔离结构，下文将对所述浅沟槽隔离结构的形成方法进行详细阐述。

基于此，本实施例提供还提供了形成所述浅沟槽隔离结构的工艺流程，如图1所示，所述浅沟槽隔离结构的形成方法可以包括：

S1：提供一衬底，所述衬底中形成有至少一个隔离沟槽；以及，

S2：形成隔离材料层于所述隔离沟槽中，以构成浅沟槽隔离结构，且所述隔离材料层中形成有若干气隙。

具体的，请参阅图1，提供所述衬底1，所述衬底1中定义出了多个有源区2，每个所述有源区2均从所述衬底1的顶部向所述衬底1的内部延伸至所述衬底1的一定深度，所述有源区2中可以通过离子注入等方式形成源区和漏区(未图示)，进一步的，所述源区和漏区的掺杂类型可根据所形成的半导体器件的类型决定。

接下来，需要在所述衬底1中形成隔离相邻的所述有源区2的浅沟槽隔离结构，其中请参阅图3-图6，其为本实施例提供的一种形成所述浅沟槽隔离结构的方法。

首先如图3所示，采用各项异性的刻蚀方法从所述衬底1的顶部向下刻蚀，以在所述衬底1中形成隔离沟槽31，所述隔离沟槽31垂直于所述衬底1的延伸方向且贯穿所述有源区2，以隔离相邻的所述有源区2。可选的，每个所述隔离沟槽31之间的距离可以是相等的，且所述隔离沟槽31的深度小于所述衬底1的厚度，即所述隔离沟槽31并未贯穿所述衬底1，所述隔离沟槽31的底部是未开口的。

接着如图4所示，在所述隔离沟槽31的底壁及内壁形成隔离层32，本实施例中，所述隔离层32的材料为氧化硅，以起到隔离相邻有源区2的目的。此时，由于所述隔离层32位于所述隔离沟槽31的侧壁及底壁上，所述隔离沟槽31的顶部未被封闭的。

如图5所示，在所述衬底1上形成遮盖材料层4，所述遮盖材料层4填充所述隔离沟槽31的顶部开口并延伸覆盖所述衬底1，接着采用研磨工艺去除所述遮盖材料层4覆盖所述衬底1的部分，保留所述遮盖材料层4位于所述隔离沟槽31中的部分，以形成遮盖层34，具体如图6所示。可选的，所述遮盖层34的顶部与所述衬底1的顶部齐平，以使形成的器件的平整性更好。本实施例中，所述遮盖层34的材料与所述隔离层32的材料相同，且所述遮盖材料层4优选的采用快速化学气相沉积的方法形成，使所述遮盖材料层4形成的速度很快，不会将所述隔离沟槽31的顶部开口填充的过多，形成的气隙33的尺寸更大，隔离效果更好。

如图6所示，所述隔离层32与所述遮盖层34之间形成了封闭的空腔，即界定出了所述气隙33，所述隔离层32与所述遮盖层34构成所述隔离材料层，所述气隙33形成于所述隔离材料层中，最终所述浅沟槽隔离结构中形成有所述气隙33。采用此种方法形成的浅沟槽隔离结构中气隙33虽然只有一个，但是由于其尺寸较大，使所述浅沟槽隔离结构中大部分介质都是空气，从而大幅度降低了所述浅沟槽隔离结构的介电常数，隔离效果更好，从而有效的降低了相邻所述有源区2之间的相互作用。

请参阅图3、图8-图10，本实施例还提供了另一种浅沟槽隔离结构的形成方法。如图3及图8所示，在所述衬底1中形成所述隔离沟槽31之后，再在所述衬底1上形成发泡材料层6，所述发泡材料层6填充所述隔离沟槽31并延伸覆盖所述衬底1。然后如图9所示，执行发泡工艺以在所述发泡材料层6中形成气隙33。此时，所述发泡材料层6中的气隙33有多个，分布在所述衬底1上的发泡材料层6中及所述隔离沟槽31中的发泡材料层6中，所述气隙33的分布也可以是有序均匀的，也可以是杂乱非均匀的，本实用新型不作限制。

进一步，执行发泡工艺使所述发泡材料层6中形成气隙33的方法可以有多种，例如：将SiLK-g-PEGMA溶液旋涂至所述衬底1上并填充所述隔离沟槽31以形成所述发泡材料层6；接着执行发泡工艺，即在375摄氏度～425摄氏度的温度下，在惰性气体中烘干，除去所述SiLK-g-PEGMA溶液中的溶剂，并使得不稳定的PEGMA侧链分解，以得到纳米多孔SiLK层，即具有气隙33的发泡材料层6。可以理解的是，所述发泡材料层6的材料可以是其他的聚合物材料，例如包括芳香族热固性有机材料(SiLK)、硅基高分子材料(MSQ)、纳米沉析软化材料(如NPS)及聚酰亚胺材料(PI)中的一种或多种，且根据所述发泡材料层6材料的不同，执行不同的发泡工艺，还可以形成纳米多孔MSQ层、纳米多孔NPS层及纳米多孔PI层中的一种或多种作为具有气隙33的发泡材料层6，本实施例不再一一举例说明。

接着如图10所示，通过研磨工艺去除所述衬底1上的发泡材料层6，保留所述隔离沟槽31中的发泡材料层6，形成隔离材料层，所述隔离材料层的顶部可以与所述衬底1的顶部齐平，以保证器件的平整度。采用此种方法形成的浅槽隔离结构3中气隙33具有多个，虽然每个所述气隙33的尺寸较小，但由于所述发泡材料层6采用的材料介电常数就比较低，再形成了多个所述气隙33后，同样能够大幅度降低所述隔离结构3的介电常数，使相邻所述有源区2之间的相互作用降低。

请参阅图7及图11，本实施例还提供了一种半导体器件，所述半导体器件包括衬底1及形成于所述衬底1中的浅沟槽隔离结构，所述浅沟槽隔离结构界定出多个有源区2，且所述浅沟槽隔离结构中形成有若干气隙33。可选的，所述半导体器件包括集成电路存储器，所述有源区2用于构成所述集成电路存储器的存储单元。

进一步，如图7及图11所示，每个所述有源区2中均可以形成有若干个栅极结构5，所述栅极结构5包括形成于一位于所述衬底1中的栅极沟槽51中，所述栅极结构5包括栅介质层52、栅电极层53及绝缘层54，所述栅介质层52形成于所述栅极沟槽51的侧壁及底壁上，所述绝缘层54及栅电极层53分别填充所述栅极沟槽31的上下两部分以共同将所述栅极沟槽31填满。所述栅极沟槽51从所述衬底1的顶部往下延伸直至贯穿所述有源区2，所述栅极沟槽51的深度较所述隔离沟槽31的深度小且沿着垂直于所述衬底1延伸的方向平行设置，使所述栅极结构5与所述隔离结构3也在垂直于所述衬底的延伸方向上平行设置。

如图7及图11所示，本实施例中，每个所述有源区2中形成有两个所述栅极结构5，以形成两个存储单元，并且两个所述存储单元的漏区共用，以构成一存储晶体管对，提高了器件的密集程度。可以理解的是，在其他实施例中，每个所述有源区2中的栅极结构5也可能只有一个。

如图11所示，可选的，每个所述有源区2中的栅极结构5具有若干个，相邻的所述有源区2中最接近的所述栅极结构5之间的间隔尺寸H介于30nm～50nm；且当每个所述有源区2中包括多个所述栅极结构5时，同一个所述有源区中相邻的所述栅极结构之间的间隔尺寸h介于15nm～25nm。由于所述浅沟槽隔离结构具有气隙33，降低了所述浅沟槽隔离结构的介电常数，所以在相邻的所述有源区2中最接近的所述栅极结构5之间的距离只有几十纳米的情况下，也能起到很好的隔离作用，避免相邻的有源区2中的存储单元相互影响，提高了器件的稳定性。

进一步，参阅图2-图11，本实施例提供的所述半导体器件的形成工艺如下：采用上述所浅沟槽隔离结构的形成方法，形成多个浅沟槽隔离结构在一衬底1中，并由所述浅沟槽隔离结构界定出多个有源区2。

进一步，可以在所述有源区2中形成栅极结构5，以形成沟槽型的半导体器件。所述栅极结构5包括栅介质层52、栅电极层53及绝缘层54，具体的，所述栅极结构5的形成方法可以是：首先从所述衬底1的顶部往下刻蚀，以在所述有源区2中形成栅极沟槽51，所述栅极沟槽51位于所述有源区2中的源区及漏区之间；接着在所述栅极沟槽51的底壁及侧壁上形成栅介质层52，所述栅介质层52可以是氧化硅材料；接着在所述栅极沟槽51中填充栅电极层53及绝缘层54，所述栅电极层53位于所述栅极沟槽51的下部分，所述绝缘层54位于所述栅极沟槽51的上部分，使所述绝缘层54覆盖所述栅电极层53，以对所述栅电极层53进行隔离保护，可选的，所述栅电极层53填充的深度较所述绝缘层54填充的深度更大。

综上，在本实用新型实施例提供的浅沟槽隔离结构及半导体器件中，首先通过隔离结构界定出有源区，且所述隔离结构中形成有若干气隙，所述隔离结构中的气隙可以使所述隔离结构的介电常数减小，从而降低相邻所述有源区之间的相互作用，达到降低了相邻的有源区之间的排锤效应，提高了半导体器件的可靠性。

上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。

Claims (6)

1.一种浅沟槽隔离结构，其特征在于，所述浅沟槽隔离结构形成于一衬底中并界定出多个有源区；

其中，所述浅沟槽隔离结构包括填充于一隔离沟槽中的发泡材料层，且所述发泡材料层中形成有多个气隙，且所述气隙的分布是有序均匀的。

2.一种半导体器件，其特征在于，所述半导体器件包括衬底及形成于所述衬底中的浅沟槽隔离结构，所述浅沟槽隔离结构界定出多个有源区；

其中，所述浅沟槽隔离结构包括填充于一隔离沟槽中的发泡材料层，且所述发泡材料层中形成有多个气隙，且所述气隙的分布是有序均匀的。

3.如权利要求2所述的半导体器件，其特征在于，所述半导体器件包括集成电路存储器，所述有源区用于构成所述集成电路存储器的存储单元。

4.如权利要求3所述的半导体器件，其特征在于，所述有源区中还形成有栅极沟槽，一栅极结构形成于所述栅极沟槽中，所述栅极结构包括栅介质层、栅电极层及绝缘层，所述栅介质层形成于所述栅极沟槽的侧壁及底壁上，所述绝缘层及栅电极层分别填充所述栅极沟槽的上下两部分以共同将所述栅极沟槽填满。

5.如权利要求4所述的半导体器件，其特征在于，相邻的所述有源区中最接近的所述栅极结构之间的间隔尺寸介于30nm～50nm。

6.如权利要求4所述的半导体器件，其特征在于，所述有源区中形成有多个所述栅极结构时，同一个所述有源区中相邻的所述栅极结构之间的间隔尺寸介于15nm～25nm。