CN109601021B - 存储器单元垂直串及其形成方法 - Google Patents

存储器单元垂直串及其形成方法 Download PDF

Info

Publication number
CN109601021B
CN109601021B CN201780047080.8A CN201780047080A CN109601021B CN 109601021 B CN109601021 B CN 109601021B CN 201780047080 A CN201780047080 A CN 201780047080A CN 109601021 B CN109601021 B CN 109601021B
Authority
CN
China
Prior art keywords
opening
stack
charge storage
memory cells
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780047080.8A
Other languages
English (en)
Other versions
CN109601021A (zh
Inventor
朱宏斌
C·H·丹尼森
G·A·哈勒
M·L·卡尔森
J·D·霍普金斯
J·H·恩格
孙洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN109601021A publication Critical patent/CN109601021A/zh
Application granted granted Critical
Publication of CN109601021B publication Critical patent/CN109601021B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种形成存储器单元垂直串的方法包括形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠。上堆叠经形成于所述下堆叠上方，且包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口。所述下堆叠包括立向延伸通过多个所述第一交替层且由阻塞材料阻塞的下开口。所述上开口的至少一部分立向于所述经阻塞下开口上方。阻塞所述下开口的所述阻塞材料经移除，以形成包括所述未经阻塞下开口及所述上开口的互连开口。电荷存储材料经沉积到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元。

Description

存储器单元垂直串及其形成方法
技术领域
本文中所揭示的实施例涉及个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串以及涉及形成此类存储器单元垂直串的方法。
背景技术
存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在计算机及其它装置中具有许多用途。例如，个人计算机可具有存储于快闪存储器芯片上的BIOS。作为另一实例，快闪存储器用于固态磁盘驱动器中以取代旋转硬驱动。作为又另一实例，快闪存储器已使用在无线电子装置中，因为当其变得标准化时其使制造者能够支持新的通信协议，且能够提供远程升级所述装置的能力以改进或增强特征。
典型快闪存储器包括存储器阵列，其包含以行及列样式布置的较大数目个存储器单元。快闪存储器可以块为单位予以擦除及重新编程。NAND可为快闪存储器的基础架构。NAND单元胞包括经串联耦合到连续组合的存储器单元的至少一个选择装置(其中所述连续组合通常指称NAND串)。实例NAND架构经描述于第7,898,850号美国专利案中。
历史上，快闪存储器单元串已经布置以水平延伸，但现考虑垂直扩展存储器单元串。在制造垂直存储器单元串中的一个目标是相较于水平延伸存储器单元串减小由存储器单元占据的衬底的水平面积，尽管通常以增加垂直厚度为代价。然而，垂直定向存储器单元串可产生不存在于水平定向存储器单元串布局中的水平封包密度考虑。
发明内容
本申请的一个方面涉及一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；使用覆盖材料来覆盖所述下开口，以在所述覆盖材料下方从所述下开口形成经覆盖下空隙空间；形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述覆盖材料的上开口，所述上开口的至少一部分立向于所述经覆盖下空隙空间上方；移除所述覆盖材料以揭开所述下空隙空间，以形成包括所述经揭开下开口及所述上开口的互连开口；及在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。
本申请的另一个方面涉及一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：形成包括第一交替层的下堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；使用填充材料来填充所述下开口；形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述填充材料的上开口，所述上开口的至少一部分立向于所述经填充下开口上方；从所述下开口移除所述填充材料，以形成包括所述下开口及所述上开口的互连开口；及在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。
本申请的另一个方面涉及一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：形成包括第一交替层的下堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料；形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口，所述下堆叠包括立向延伸通过多个所述第一交替层的下开口且所述下开口由阻塞材料阻塞，所述上开口的至少一部分立向于所述经阻塞下开口上方；移除阻塞所述下开口的所述阻塞材料，以形成包括所述未经阻塞下开口及所述上开口的互连开口；及在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。
本申请的另一个方面涉及一种个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串，其包括：立向于下堆叠上方的上堆叠，所述上及下堆叠个别包括垂直交替层，所述垂直交替层包括垂直交替绝缘材料及存储器单元材料；所述存储器单元材料包括控制栅极材料、控制栅极阻断绝缘体，及电荷存储材料；对所述上及下堆叠共同的通道柱，其延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个所述垂直交替层，穿隧绝缘体横向于所述通道柱与所述电荷存储材料之间；及立向于所述上与下堆叠之间的可操作通道导电性增强虚设栅极，其可操作地接近于所述通道柱，栅极绝缘体横向于所述虚设栅极与所述通道柱之间。
本申请的又一个方面涉及一种个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串，其包括：立向于下堆叠上方的上堆叠，所述上及下堆叠个别包括垂直交替层，所述垂直交替层包括垂直交替绝缘材料及存储器单元材料；所述存储器单元材料包括控制栅极材料、控制栅极阻断绝缘体，及电荷存储材料；对所述上及下堆叠共同的通道柱，其延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个所述垂直交替层，穿隧绝缘体横向于所述通道柱与所述电荷存储材料之间；及不可操作电荷存储结构材料，其围绕所述通道柱立向于所述上与下堆叠之间。
附图说明
图1是根据本发明的实施例的在过程中的衬底片段的图解横截面图。
图2是在由图1展示的处理步骤之后的处理步骤处的图1衬底的视图。
图3是在由图2展示的处理步骤之后的处理步骤处的图2衬底的视图。
图4是在由图3展示的处理步骤之后的处理步骤处的图3衬底的视图。
图5是在由图4展示的处理步骤之后的处理步骤处的图4衬底的视图。
图6是在由图5展示的处理步骤之后的处理步骤处的图5衬底的视图。
图7是在由图6展示的处理步骤之后的处理步骤处的图6衬底的视图。
图8是在由图7展示的处理步骤之后的处理步骤处的图7衬底的视图。
图9是在由图8展示的处理步骤之后的处理步骤处的图8衬底的视图。
图10是在由图9展示的处理步骤之后的处理步骤处的图9衬底的视图，且是包括根据独立于制造方法的本发明的实施例的存储器单元垂直串的衬底片段的图解截面图。
图11是根据本发明的实施例的在过程中的衬底片段的图解截面图。
图12是在由图11展示的处理步骤之后的处理步骤处的图11衬底的视图。
图13是在由图12展示的处理步骤之后的处理步骤处的图12衬底的视图。
图14是包括根据本发明的实施例的存储器单元垂直串的衬底片段的图解截面图。
图15是通过图14中的线15-15取得的图解截面图。
图16是包括根据本发明的实施例的存储器单元垂直串的衬底片段的图解截面图。
具体实施方式
本发明的实施例涵盖个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串以及形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法。在本档案中，“水平”是指沿衬底在制造期间相对于其经处理的主要表面的一般方向(即在10度内)，且“垂直”是大体上正交于其的方向。此外，如本文中所使用的“垂直”及“水平”是相对于彼此的大体上垂直方向，无关在三维空间中衬底的定向。此外，在本档案中，“立向”、“较高”、“上部”、“下部”、“顶部”、“顶部上”、“底部”、“上方”、“下方”、“以下”、“下面”、“上”及“下”是大体上关于相对于电路经制造于其上的基底衬底的垂直方向。首先参考图1到10描述根据本发明的实例方法实施例。
参考图1，衬底片段10包括基底衬底14，且可包括半导体衬底。在本档案的上下文中，术语“半导体衬底”或“半导电衬底”经定义意为包括半导电材料的任何构造，包含(但不限于)例如半导电晶片(个别或在其上包括其它材料的组合件中)及半导电材料层(个别或在包括其它材料的组合件中)的块体半导电材料。术语“衬底”是指任何支撑结构，包含(但不限于)上文所描述的半导电衬底。基底衬底14可包括导电/导体/传导(即本文中电气地)、半导电或绝缘的/绝缘体/绝缘(即本文中电气地)材料的任何一或多者。本文所描述的材料、区域及结构中的任何者可为均质或非均质的，且无论如何，可连续或不连续地上覆于任何材料上。此外，除非另有指示，否则可使用任何合适或待开发的技术(例如原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂及离子植入)来形成每一材料。
实例衬底14包括半导体材料15，例如单晶硅，其具有经形成于其上方或其中的导电掺杂源极区域16，且其可包括电路的一部分以供制造存储器单元垂直串。实例源极区域16包括约700埃厚度的导电掺杂多晶硅于约900埃厚度的硅化钨的下伏层上方。在本档案中，将“厚度”本身(非前面的方向形容词)界定为从不同组合物的紧邻材料或紧邻区域的最接近表面垂直地通过给定材料或区域的平均直线距离。另外，本文所描述的各种材料或区域可具有基本上恒定厚度或具有可变厚度。如果具可变厚度，那么厚度是指平均厚度，除非另有指示，且此材料或区域将归因于可变厚度而具有一些最小厚度及一些最大厚度。如本文所使用，例如，如果此类材料或区域是非均质的，那么“不同组合物”仅需要可直接彼此抵靠的两个所陈述材料或区域的那些部分在化学上及/或物理上是不同的。如果两个所陈述的材料或区域并非直接彼此抵靠，那么“不同组合物”仅需要：如果此类材料或区域是非均质的，那么彼此最接近的两个所陈述材料或区域的那些部分在化学上及/或物理上是不同的。在本档案中，当所陈述的材料、区域或结构相对于彼此存在至少某一物理触摸接触时，材料、区域或结构“直接抵靠”另一材料、区域或结构。相比来说，前面未加“直接”的“上方”、“上”、“相邻”、“沿着”及“抵靠”涵盖“直接抵靠”以及其中(若干)中介材料、区域或结构导致所陈述的材料、区域或结构相对于彼此无物理触摸接触的构造。
实例电介质层18及20已经形成于源极区域16上方，且栅极材料22立向于其间。栅极材料22可最终包括与操作所述存储器单元垂直串相关联的选择装置(例如选择栅极漏极)的一部分，且可包括任何合适导电材料。一个实例是导电掺杂多晶硅。电介质层18及20可相对于彼此具相同或不同组合物，其中掺杂或未掺杂二氧化硅及氧化铝为实例。针对材料18、22及20的实例厚度是分别约200埃、1,500埃及150埃。
材料24的下堆叠已经形成于电介质材料20上方。参考“下”是相对于待随后形成的“上”堆叠，且下文如通过实例所描述。下堆叠24包括第一交替层26及28，其包括垂直交替控制栅极材料30及绝缘材料32。控制栅极材料30最终导电，其中实例是经沉积到约300埃的实例厚度的导电掺杂多晶硅。实例绝缘材料32是经沉积到约150埃的实例厚度的二氧化硅。展示仅两个控制栅极材料30层及两个绝缘材料32层，但在下堆叠24中可包含许多及更多此类垂直交替材料/层。下堆叠24包含立向延伸通过多个第一交替层26及28的下开口34。在所描绘的实施例中，下开口34立向延伸通过材料20、22及18到源极区域16。在一个实施例中且如所展示，下开口34完全立向延伸通过下堆叠24的所有层。下开口34经展示为包括垂直笔直侧壁，但此需要且可不如此。此外，且无论如何，下开口34在水平横截面中可为圆形、椭圆形、矩形或其它形状。但作为一个实例，下开口34基本上是圆形，其在其立向最外部分处具有约800埃的最大水平开口尺寸，且在其中与源极区域16会合的其立向最内部分处渐缩(未展示)到约650埃的水平开口尺寸。为简洁及简单起见，在图1中展示仅一个开口34，但将可能形成数千个或数百万个此类开口，以供最终形成数千个或数百万个存储器单元垂直串。下堆叠24可视为具有立向最外表面35。
材料可在图1所描绘的材料的旁边、立向向内或立向向外。举例来说，集成电路的其它部分或完全制造组件可经提供于高于衬底片段10、在衬底片段10周围，或在衬底片段10内某处。
参考图2，且在一个实施例中，控制栅极材料30已经历各向同性湿蚀刻以使控制栅极材料30横向地凹入。此可相对于材料32、20、22、18及16大量有选择性地进行。在本档案中，选择性蚀刻或移除是其中以至少1.5:1的速率使一个材料相对于另一所述材料移除的情况。替代地，作为其中期望少量或无材料32、20、22、18及16的移除的实例，此类材料可由衬层材料覆盖。无论如何，图2展示下开口34在垂直横截面(例如由图2所展示的垂直横截面)中包括下横向向外突出部分36。在其中(例如)原始下开口34是圆形的俯视图(未展示于图2中)中考虑，突出部分36将可能在初始下开口34周围为圆形及环形。实例横向突出深度LP为约800埃用于初始下开口34的约800埃的最大水平开口尺寸。
参考图3且在一个实施例中，下衬层38已经横向形成于下开口34内的控制栅极材料30上方。在一个实例中且如所展示，此已通过高度保形沉积(例如ALD或CVD)形成，借此下衬层38加衬于下开口34的所有表面且在顶部上沉积下堆叠24的立向最外表面35。下衬层38可包括导电、半导电或绝缘材料中的任何者，其中一个理想实例是氮化硅。理想地，将最终整体从加衬于下开口34的侧壁移除下衬层38，如下文所描述，但一些可保持于此类侧壁上方且即使如此无论绝缘还是导电组合物都可能并不一定有问题。针对下衬层38的实例厚度是约70埃。
参考图4，下开口34已被覆盖材料40覆盖以在覆盖材料40下方从下开口34形成经覆盖下空隙空间42(即，覆盖大于下开口34的最大宽度的50％)。覆盖材料40的一些可沉积到下空隙空间42中，例如如所展示。理想地，在一个实施例中，覆盖材料40是介电性的且在沉积中大部分不保形以排除填充或以其它方式加衬于下开口34的所有侧壁。特定实例包含经沉积到从约700埃到800埃的厚度的二氧化硅及氧化铝。如果需要，此可在沉积之后平坦化以产生如所展示的其平坦立向最外表面。在一个实施例中且如所展示，覆盖材料40经形成以完全覆盖(即阻塞)下开口34且借此形成待完全覆盖的空隙空间42。在一个实施例中且如所展示，覆盖材料40经形成于从经覆盖下空隙空间42横向向外的下堆叠24的立向最外表面35上方。
参考图5，材料44的上堆叠已经形成于下堆叠24上方且在如所展示的一个实施例中于覆盖材料40上方且在下衬层38上方，其从经覆盖下空隙空间42横向向外。上堆叠44包括第二交替层46及48，其包括垂直交替控制栅极材料36及绝缘材料33。再次，为简洁起见仅展示若干垂直交替控制栅极材料36层及绝缘材料33层，其中可能许多或更多此类材料层经形成于上堆叠44内。此外且无论如何，并非上堆叠44及下堆叠24中的每一者中的所有控制栅极材料及绝缘材料需要相对于彼此在堆叠内或堆叠间具相同组合物。在一个实施例中且如所展示，电介质蚀刻停止材料50是在上堆叠44与覆盖材料40之间，其中实例是约300埃厚复合层，其包括二氧化硅上方的氧化铝。展示实例导电材料52(例如导电掺杂多晶硅)及电介质材料54(例如氮化硅)已经形成于上堆叠44上方，其中在一个实例中，导电材料52随后用于另一选择装置(例如选择栅极源)的形成中，用于与经形成的存储器单元垂直串相关联的操作。上开口56已经形成(例如通过蚀刻)以立向延伸通过多个第二交替层46及48，例如首先在如所展示的蚀刻停止层50内停止。上开口56的至少一部分经覆盖于下空隙空间42上方。
参考图6，上开口56已立向向内延伸到覆盖材料40。上开口56内的控制栅极材料30已经各向同性湿蚀刻以使此材料横向地凹入以形成上开口56，以在所描绘垂直横截面中包括上横向向外突出部分58，类似于下横向向外突出部分36相对于下开口34的形成，如上文所描述。上横向向外突出部分58横向突出距离UP，其可相同于、多于或小于下横向向外突出部分36中的一或多者，其中相等突出UP及LP距离仅通过实例而展示。上衬层60已经横向形成于上开口56内的控制栅极材料36上方，且其可相同于或不同于下衬层38的组合物及厚度。
参考图7，上衬层60已经历各向异性蚀刻以从覆盖材料40的立向于水平表面上方移除上衬层60。此后接着移除覆盖材料40以揭开下空隙空间42以形成包括经揭开下开口34及上开口56的互连开口62。用于完成此的实例技术包含蚀刻，例如，覆盖材料40的干及/或湿各向异性及/或各向同性蚀刻的一或多者。在一个实例中且如所展示，移除覆盖材料40以形成互连开口62包括蚀刻，其使覆盖材料40横向向外凹入以形成互连开口62，以在垂直横截面中具有立向于上堆叠44与下堆叠24之间的中介横向向外突出部分64。在一个此实例实施例中且如所展示，中介突出部分64横向突出距离LP，其分别小于上突出部分58及下突出部分36的距离UP及LP中的每一者。
参考图8，若干处理动作已相对于图7发生。具体来说，在揭开所述经覆盖下空隙空间之后已从互连开口62移除上衬层60(未展示)及下衬层38。在一个理想实施例中，在单个蚀刻步骤中从互连开口62移除上衬层60及下衬层38，例如其中此包括可蚀刻相同材料，例如可相对于其它所描绘材料使用热浓缩磷酸、热超稀释氢氟酸及/或蒸汽NF3及O2选择性地湿蚀刻的氮化硅。无论如何，电荷存储材料经沉积到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中。举例来说，图8展示控制栅极阻断绝缘体材料66(例如，氮化硅、二氧化硅、二氧化铪、氧化锆等的一或多者)已经形成到互连开口62中及其上突出部分58、中介突出部分64及下突出部分58内。此后，电荷存储材料68(例如适于利用于浮动栅极或电荷俘获结构中的材料，例如(举例来说)硅、氮化硅、纳米点等的一或多者)已经沉积到上堆叠44及下堆叠24中的每一者中的互连开口62中，且在一个实施例中直接抵靠控制栅极阻断绝缘体材料66，其是在突出部分58、64及36中。
参考图9，已从互连开口62的侧壁移除阻断绝缘体材料66。此后，穿隧绝缘体70(例如二氧化硅及氮化硅的一或多者)已经形成到互连开口62中。
参考图10，此后通道材料72已经形成到互连开口62中用于所述垂直串的存储器单元，所述存储器单元是在上堆叠44及下堆叠24中的每一者中。在一个实施例中且如所展示，通道材料72经形成为中空通道及具有径向向内形成的电介质材料74。替代地，可使用非中空通道。通道材料72理想地包括经掺杂半导电材料(例如多晶硅)，其具有以一数量存在的通道导电改性掺杂剂，所述量产生纯质半导体性质，使得所述通道材料能够针对分别高于及低于合适阈值电压(Vt)的控制栅极电压而可操作地用作用于个别存储器单元的可切换“开”及“关”通道，此取决于针对相应个别存储器单元的电荷存储晶体管的编程状态。此实例掺杂剂数量是从5x1017原子/cm3到5x1018原子/cm3。在一个实施例中，所述通道材料具有以不大于5x1018原子/cm3的数量存在的总通道导电改性掺杂剂。无论如何，图10描绘个别存储器单元73的实例垂直串75。衬底片段10经展示为仅包括两个堆叠24及44。然而，在本文中所描述的方法及结构中可使用两个以上堆叠(未展示)。单个垂直串的构造可在每一层26/46中具有多个个别存储器单元73，例如在所描绘垂直横截面中的两个横向相对个别存储器单元73。替代地，仅单个个别存储器单元可在每一层26/46中，例如其中所述电荷存储材料形成完全围绕的环形物，其包括单个存储器单元且其具有完全围绕此环形电荷存储材料的单个控制线的控制栅极材料。
额外现存及/或待开发处理将发生于与垂直串75相关联的阵列及外围控制及存取电路的制造中，且其并非为本文中所描述的本发明的特定材料。举例来说，与存储器单元垂直串及其组件相关联的随后及额外处理因此可如第2015/0279855号美国专利申请公开案及第2015/0333143号美国专利申请公开案中所描述而发生，且所述案以引用的方式并入本文中。
接着参考图11到13相对于衬底片段10a描述形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的额外实例实施例方法。已适当地使用来自上述实施例的相同元件符号，其中使用后缀“a”或使用不同元件符号来指示一些构造差异。参考图11，衬底10a已经相同于上文直到图3所描述的实施例中而处理。此后，填充材料76已经形成于下开口34内。在一个实施例中，在下开口34内的衬层材料38的材料及填充材料76可组合视为填充材料，且其在一个实施例中经展示为过填充下开口34。衬层38可视为第一材料，其加衬于下开口34且未完全填充下开口34，其中填充材料76包括具不同于所述第一材料的组成的第二材料，且其从所述第一材料(例如衬层38)横向向内且填充未由所述第一材料占据的下开口34的剩余体积。在一个实施例中且如所展示，第一材料38及第二材料76两者经立向形成于从下开口34横向向外的下堆叠24的立向最外表面35上方。无论如何，在一个实例实施例中，填充材料76包括旋涂电介质，其经旋涂于所描绘衬底上且借此经沉积到下开口34中。
参考图12，已(例如)通过抛光或回蚀刻而移除填充材料76到第一材料38的立向最外表面。此后，上堆叠44已经形成于下堆叠24上方。上堆叠44包含上开口56，其已(仅通过实例)通过由图5及6示范的处理而处理且借此上开口56的至少一部分立向于经填充下开口34上方。但此提供一个实例实施例，其中在完成电路构造中，第一材料38仍将保持于从下开口34横向向外的下堆叠24上方且第二材料76将非如此。
参考图13，已从上开口56的基底上方移除衬层60且已从下开口34移除填充材料76(未展示)，以形成包括下开口34及上开口56的互连开口62a。此后，处理可如上文所描述或以其它方式发生，借此最小电荷存储材料经沉积到所述互连开口中，用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中，后续接着形成穿隧绝缘体及通道材料到所述互连开口中，也用于所述垂直串的存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中。如上文关于图11到13所描述的处理可使得消除保持于所述上与下堆叠之间的覆盖材料40(未展示)。替代地，此中介实例材料可经提供于所述上与下堆叠之间(未展示于图11到13中)，(例如)以导致如图10中所展示或以其它方式的构造。可使用如上文所展示及/或所描述的任何其它属性或方面。
上文所描绘方法实施例通常是形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其具有带有上开口及下开口的所述上及下堆叠，其中所述下开口被阻塞材料阻塞。在图1到10实施例中，覆盖材料40经展示为实例阻塞材料，其阻塞下开口34。图11到13的实施例中的材料38及76也包括此实例阻塞材料。无论如何，在每一此方法实施例中，上开口56的至少一部分立向地阻塞下开口34上方。此外，阻塞所述下开口的阻塞材料经移除以在包括现在未经阻塞下开口34的每一实施例中形成互连开口62/62a。在一个实施例中，所述阻塞材料经形成于从所述下开口横向向外的所述下堆叠的立向最外表面上方，其中所述上堆叠经形成于从所述下开口横向向外的所述阻塞材料上方。在一个此实施例中，在形成所述上堆叠于所述下堆叠上方之前，移除从所述下开口横向向外的一些阻塞材料，且在一个此实施例中，在形成所述上堆叠于所述下堆叠上方之前，移除从所述下开口横向向外的大多数阻塞材料(例如，由图11到13所展示的实施例，其中所有材料76经移除)。
本发明的实施例涵盖一种独立于制造方法的个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串。一个此实例实施例经展示于图10中，且包括立向于下堆叠24上方的上堆叠44。所述上及下堆叠分别个别包括垂直交替层26/28及46/48，其包括垂直交替绝缘材料32/33及存储器单元材料。所述存储器单元材料包括控制栅极材料36、控制栅极绝缘体66，及电荷存储材料68。对上堆叠44及下堆叠24共同的通道柱72延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个垂直交替层。穿隧绝缘体70横向于通道柱72与电荷存储材料68之间。所述存储器单元垂直串包括不可操作的电荷存储材料68，其立向于上堆叠44与下堆叠24之间且其围绕通道柱72。具体来说，且作为一实例，在中介突出部分64内的电荷存储材料68可不连接到任何可操作电路组件/与任何可操作电路组件连接，且借此为不可操作的电荷存储材料(例如，与可操作以确定或设置个别存储器单元的编程状态的存储器单元73的电荷存储材料68相反)。
在一个实施例中，绝缘材料70横向于不可操作电荷存储结构材料68与立向于上堆叠44与下堆叠24之间的通道柱72之间。在一个实施例中，不可操作电荷存储材料68包括顶部57、底部59、径向内侧61，及径向外侧63。在一个实施例中，控制栅极阻断绝缘体66的材料直接抵靠顶部57、底部59及径向外侧63。在一个此实施例中，绝缘材料70直接抵靠横向于此材料与立向于上堆叠44与下堆叠24之间的通道柱72之间的不可操作电荷存储结构材料68的径向内侧61。可使用如上文所展示及/或所描述的任何其它属性或方面。
接着参考图14及15相对于衬底片段10b描述个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的替代实例实施例存储器单元垂直串。已适当使用来自上述实施例的相同元件符号，其中用后缀“b”或不同元件符号指示一些构造差异。图14及15中的存储器单元73的实例垂直串75b包括立向于下堆叠24上方的上堆叠44。上堆叠44及下堆叠24个别包括垂直交替层46/48及28/26，其分别包括垂直交替绝缘材料32/33及存储器单元材料。所述存储器单元材料包括控制栅极材料30/36、控制栅极阻断绝缘体66及电荷存储材料68。通道柱72对上堆叠44及下堆叠24是共同的，且延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个垂直交替层。穿隧绝缘体70横向于通道柱72与电荷存储材料68之间。
可操作通道导电增强虚设栅极80立向于上堆叠44与下堆叠24之间，其可操作地接近于通道柱72，其中栅极绝缘体(例如材料70)横向于虚设栅极80与通道柱72之间。与比以其它方式将发生在相同区域中但在缺乏此操作虚设栅极且要求所述虚设栅极并非是所述垂直串的任何存储器单元的栅极相比，在本档案中，虚设栅极是可操作且增加所述通道的区域的导电性。虚设栅极80、栅极绝缘体70及通道柱72组合构成场效晶体管85。此可提供优于其它构造的经改进操作属性，例如相较于图10及13构造。举例来说，在图10及13构造中的每一者中，所述通道在下堆叠24与上堆叠44之间比在堆叠内个别存储器单元之间更长。操作虚设栅极80导致经新增晶体管于堆叠24与44之间的串中，因此增加此类堆叠之间的串中的通道导电性。
虚设栅极80可完全包围所述栅极绝缘体及通道且借此构成用于所述垂直串的单个栅极线82的单个虚设栅极，例如如从图15了解。替代地，作为一实例，虚设栅极可不完全包围所述栅极绝缘体及通道，而是形成两个晶体管的两个横向相对栅极线，例如如图16中的替代实施例中所展示。已适当地使用来自上述实施例的相同元件符号，其中使用后缀“c”或使用不同元件符号来指示一些构造差异。图16展示在通道柱72的相对侧上的两个栅极线82c的两个虚设栅极80c，其中通过电介质材料83使栅极线82c分离，且形成两个场效晶体管85c。虚设栅极线82c可独立或串接操作。
在一个实施例中且如所展示，存储器单元73的垂直串75b/75c缺乏横向于栅极绝缘体70与虚设栅极80/80c之间的任何电荷存储结构，所述虚设栅极80/80c立向于上堆叠44与下堆叠24之间。在一个实施例中，穿隧绝缘体70从上堆叠44立向延伸到下堆叠24，其中穿隧绝缘体70的材料包括横向于虚设栅极80与通道柱72之间的栅极绝缘体。在一个实施例中，通道柱72包括中空通道。可使用如上文所展示及/或所描述的任何其它属性或方面。
结论
在一些实施例中，一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法包括形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口。使用覆盖材料覆盖所述下开口以在所述覆盖材料下方从所述下开口形成经覆盖下空隙空间。形成上堆叠于所述下堆叠上方。所述上堆叠包括第二交替层，其包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述覆盖材料的上开口，所述上开口的至少一部分立向于所述经覆盖下空隙空间上方。移除所述覆盖材料以揭开所述下空隙空间以形成包括所述经揭开下开口及所述上开口的互连开口。在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中以用于所述垂直串的所述存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中。
在一些实施例中，一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法包括形成包括第一交替层的上堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第一交替层的下开口。使用填充材料填充所述下开口。形成上堆叠于所述下堆叠上方。所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述填充材料的上开口。所述上开口的至少一部分立向于所述经填充下开口上方。从所述下开口移除所述填充材料以形成包括所述下开口及所述上开口的互连开口。在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中。
在一些实施例中，一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法包括形成包括第一交替层的下堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料。形成上堆叠于所述下堆叠上方。所述上堆叠包括第二交替层，其包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口。所述下堆叠包括立向延伸通过多个所述第一交替层的下开口且其由阻塞材料阻塞。所述上开口的至少一部分立向于所述经阻塞下开口上方。移除阻塞所述下开口的所述阻塞材料以形成包括所述未经阻塞下开口及所述上开口的互连开口。在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元是在所述上及下堆叠中的每一者中。
在一些实施例中，一种个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串包括立向于下堆叠上方的上堆叠。所述上及下堆叠个别包括垂直交替层。所述垂直交替层包括垂直交替绝缘材料及存储器单元材料。所述存储器单元材料包括控制栅极材料、控制栅极阻断绝缘体及电荷存储材料。对所述上及下堆叠共同的通道柱延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个所述垂直交替层。穿隧绝缘体横向于所述通道柱与所述电荷存储材料之间。可操作通道导电性增强虚设栅极立向于所述上与下堆叠之间，其可操作地接近于所述通道柱，栅极绝缘体横向于所述虚设栅极与所述通道柱之间。
在一些实施例中，一种个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串包括立向于下堆叠上方的上堆叠。所述上及下堆叠个别包括垂直交替层。所述垂直交替层包括垂直交替绝缘材料及存储器单元材料。所述存储器单元材料包括控制栅极材料、控制栅极阻断绝缘体及电荷存储材料。对所述上及下堆叠共同的通道柱延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个所述垂直交替层。穿隧绝缘体横向于所述通道柱与所述电荷存储材料之间。不可操作电荷存储结构材料围绕所述通道柱立向于所述上与下堆叠之间。
在遵守法规的情况下，已用或多或少专针对结构及方法特征的语言描述本文所揭示的标的物。然而，应理解，权利要求书不受限于所展示及所描述的特定特征，这是因为本文所揭示的构件包括实例实施例。因此，权利要求书应被给予如字面措词的全范围且应根据等效物的教义来适当地加以解译。

Claims (25)

1.一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：
形成包含包括垂直交替控制栅极材料及绝缘材料的第一交替层的下堆叠，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；
使用覆盖材料来完全覆盖所述下开口，以在所述覆盖材料下方从所述下开口形成经完全覆盖下空隙空间；
形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述覆盖材料的上开口，所述上开口的至少一部分立向于所述经覆盖下空隙空间上方；
移除所述覆盖材料以揭开所述下空隙空间，以形成包括所述经揭开下开口及所述上开口的互连开口；及
在所述移除之后，沉积电荷存储材料到所述互连开口的所述经揭开下开口及所述上开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口的所述经揭开下开口及所述上开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中。
2.根据权利要求1所述的方法，其中所述覆盖材料形成于从所述经覆盖下空隙空间横向向外的所述下堆叠的立向最外表面上方，所述上堆叠形成于所述覆盖材料上方，所述覆盖材料从所述经覆盖下空隙空间横向向外。
3.根据权利要求1所述的方法，其中所述移除包括蚀刻，所述蚀刻使所述覆盖材料横向向外凹入以形成所述互连开口，以使中间横向向外突出部分在垂直横截面中立向于所述上与下堆叠之间。
4.根据权利要求3所述的方法，其中所述沉积沉积所述电荷存储材料到所述突出部分中。
5.根据权利要求4所述的方法，其包括在沉积所述电荷存储材料之前，形成控制栅极阻断绝缘体材料到所述互连开口中，所述控制栅极阻断绝缘体材料经形成于所述突出部分内，所述突出部分中的所述电荷存储材料直接抵靠在所述突出部分中的所述控制栅极阻断绝缘体材料。
6.根据权利要求3所述的方法，其中所述上开口包括在所述垂直横截面中的上横向向外突出部分，且所述下开口包括在所述垂直横截面中的下横向向外突出部分，所述中间横向向外突出部分横向突出小于所述上横向向外突出部分及所述下横向向外突出部分中的每一者。
7.根据权利要求1所述的方法，其包括在所述覆盖之前，于所述下开口内横向形成下衬层于所述控制栅极材料上方，在揭开所述下空隙空间之后，移除所述下衬层。
8.根据权利要求1所述的方法，其包括在揭开所述下空隙空间之前，于所述上开口内横向形成上衬层于所述控制栅极材料上方，在揭开所述下空隙空间之后，移除所述上衬层。
9.根据权利要求1所述的方法，其包括：
在所述覆盖之前，于所述下开口内横向形成下衬层于所述控制栅极材料上方；
在揭开所述下空隙空间之前，于所述上开口内横向形成上衬层于所述控制栅极材料上方；及
在单个蚀刻步骤中，在揭开所述下空隙空间之后，移除所述上衬层及所述下衬层。
10.一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：
形成包括第一交替层的下堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料，所述下堆叠具有立向延伸通过多个所述第一交替层的下开口；
使用填充材料来填充所述下开口；
形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层到所述填充材料的上开口，所述上开口的至少一部分立向于所述经填充下开口上方；
从所述下开口移除所述填充材料，以形成包括所述下开口及所述上开口的互连开口；及
在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，
其中所述填充材料包括第一材料，所述第一材料加衬于所述下开口且未完全填充所述下开口，所述填充材料包括具不同于所述第一材料的组成的组成的第二材料，所述第二材料从所述第一材料横向向内且填充未由所述第一材料占据的所述下开口的剩余体积。
11.根据权利要求10所述的方法，其中所述第一及第二材料两者经立向形成于从所述下开口横向向外的所述下堆叠的立向最外表面上方，在完成的电路构造中，所述第一材料保持在从所述下开口横向向外的所述下堆叠上方，在所述完成的电路构造中，所述第二材料不保持在从所述下开口横向向外的所述下堆叠上方。
12.根据权利要求10所述的方法，其中所述填充包括沉积旋涂电介质到所述下开口中。
13.一种形成个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串的方法，其包括：
形成包括第一交替层的下堆叠，所述第一交替层包括垂直交替控制栅极材料及绝缘材料；
形成上堆叠于所述下堆叠上方，所述上堆叠包括第二交替层，所述第二交替层包括垂直交替控制栅极材料及绝缘材料，所述上堆叠具有立向延伸通过多个所述第二交替层的上开口，所述下堆叠包括立向延伸通过多个所述第一交替层的下开口且所述下开口由阻塞材料阻塞，所述上开口的至少一部分立向于所述经阻塞下开口上方；
移除阻塞所述下开口的所述阻塞材料，以形成包括所述未经阻塞下开口及所述上开口的互连开口；及
在所述移除之后，沉积电荷存储材料到所述互连开口中用于所述电荷存储结构，所述电荷存储结构用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，且此后形成穿隧绝缘体及通道材料到所述互连开口中用于所述垂直串的所述存储器单元，所述存储器单元在所述上及下堆叠中的每一者中，
其中所述阻塞材料经形成于从所述下开口横向向外的所述下堆叠的立向最外表面上方，所述上堆叠经形成于从所述下开口横向向外的所述阻塞材料上方。
14.根据权利要求13所述的方法，其包括在形成所述上堆叠于所述下堆叠上方之前，移除从所述下开口横向向外的一些所述阻塞材料。
15.根据权利要求14所述的方法，其包括在形成所述上堆叠于所述下堆叠上方之前，移除从所述下开口横向向外的大多数所述阻塞材料。
16.一种个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串，其包括：
立向于下堆叠上方的上堆叠，所述上及下堆叠个别包括垂直交替层，所述垂直交替层包括垂直交替绝缘材料及存储器单元材料；所述存储器单元材料包括控制栅极材料、控制栅极阻断绝缘体，及电荷存储材料；
对所述上及下堆叠共同的通道柱，其延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个所述垂直交替层，穿隧绝缘体横向于所述通道柱与所述电荷存储材料之间；及
立向于所述上与下堆叠之间的可操作通道导电性增强虚设栅极，其可操作地接近于所述通道柱，栅极绝缘体横向于所述虚设栅极与所述通道柱之间。
17.根据权利要求16所述的存储器单元垂直串，其缺乏横向于所述栅极绝缘体与所述虚设栅极之间的任何电荷存储结构，所述虚设栅极立向于所述上与下堆叠之间。
18.根据权利要求16所述的存储器单元垂直串，其中所述穿隧绝缘体使用包括所述栅极绝缘体的所述穿隧绝缘体的材料从所述上堆叠立向延伸到所述下堆叠。
19.根据权利要求16所述的存储器单元垂直串，其中所述通道柱包括中空通道。
20.根据权利要求16所述的存储器单元垂直串，其于所述通道柱的相对侧上包括所述可操作通道导电性增强虚设栅极的两者。
21.根据权利要求16所述的存储器单元垂直串，其中所述通道柱具有以不大于5x1018原子/cm3的数量存在的总通道导电性改性掺杂剂。
22.一种个别包含包括控制栅极及电荷存储结构的可编程电荷存储晶体管的存储器单元垂直串，其包括：
立向于下堆叠上方的上堆叠，所述上及下堆叠个别包括垂直交替层，所述垂直交替层包括垂直交替绝缘材料及存储器单元材料；所述存储器单元材料包括控制栅极材料、控制栅极阻断绝缘体，及电荷存储材料；
对所述上及下堆叠共同的通道柱，其延伸通过在所述上及下堆叠中的每一者中且立向于所述上与下堆叠之间的多个所述垂直交替层，穿隧绝缘体横向于所述通道柱与所述电荷存储材料之间；及
不可操作电荷存储结构材料，其围绕所述通道柱立向于所述上与下堆叠之间，
其中所述不可操作电荷存储结构材料包括顶部、底部、径向内侧，及径向外侧；所述控制栅极阻断绝缘体的材料直接抵靠所述顶部、所述底部及所述径向外侧。
23.根据权利要求22所述的存储器单元垂直串，其包括横向于所述不可操作电荷存储结构材料与所述通道柱之间的绝缘材料，所述通道柱立向于所述上与下堆叠之间。
24.根据权利要求22所述的存储器单元垂直串，其包括绝缘材料，所述绝缘材料直接抵靠所述不可操作电荷存储结构材料的所述径向内侧横向于所述不可操作电荷存储结构材料与所述通道柱之间，所述通道柱立向于所述上与下堆叠之间。
25.根据权利要求22所述的存储器单元垂直串，其中所述通道柱具有以不大于5x1018原子/cm3的数量存在的总通道导电性改性掺杂剂。
CN201780047080.8A 2016-08-05 2017-07-31 存储器单元垂直串及其形成方法 Active CN109601021B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/229,490 2016-08-05
US15/229,490 US10090318B2 (en) 2016-08-05 2016-08-05 Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
PCT/US2017/044568 WO2018026670A1 (en) 2016-08-05 2017-07-31 Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure

Publications (2)

Publication Number Publication Date
CN109601021A CN109601021A (zh) 2019-04-09
CN109601021B true CN109601021B (zh) 2024-01-05

Family

ID=61071477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780047080.8A Active CN109601021B (zh) 2016-08-05 2017-07-31 存储器单元垂直串及其形成方法

Country Status (4)

Country Link
US (3) US10090318B2 (zh)
CN (1) CN109601021B (zh)
TW (1) TWI643313B (zh)
WO (1) WO2018026670A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551799B1 (ko) * 2016-12-06 2023-07-05 삼성전자주식회사 반도체 소자
JP2018157021A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 半導体記憶装置の製造方法
DE112018002779T5 (de) 2017-06-02 2020-04-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device
US10290643B1 (en) * 2018-01-22 2019-05-14 Sandisk Technologies Llc Three-dimensional memory device containing floating gate select transistor
US11476265B2 (en) 2018-08-17 2022-10-18 Samsung Electronics Co., Ltd. Three-dimensional semiconductor device
US10553607B1 (en) 2018-08-24 2020-02-04 Micron Technology, Inc. Method of forming an array of elevationally-extending strings of programmable memory cells and method of forming an array of elevationally-extending strings of memory cells
US10446578B1 (en) * 2018-08-24 2019-10-15 Micron Technology, Inc. Methods used in forming an array of elevationally-extending strings of memory cells, methods of forming an array of elevationally-extending strings of memory cells, and methods of forming an array of vertical strings of memory cells
US10825828B2 (en) 2018-10-11 2020-11-03 Micron Technology, Inc. Semiconductor devices and systems with channel openings or pillars extending through a tier stack, and methods of formation
KR102697628B1 (ko) 2018-12-21 2024-08-26 삼성전자주식회사 수직형 메모리 장치
JP2020136535A (ja) * 2019-02-21 2020-08-31 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法
US11239339B2 (en) 2019-04-29 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure and method
US10930658B2 (en) * 2019-06-24 2021-02-23 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
KR20210011214A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
US10580795B1 (en) 2019-08-15 2020-03-03 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11094627B2 (en) * 2019-10-25 2021-08-17 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11217601B2 (en) 2019-10-29 2022-01-04 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11309328B2 (en) 2019-10-29 2022-04-19 Micron Technology, Inc. Methods of forming microelectronic devices, and related microelectronic devices, memory devices, and electronic systems
EP3963629A4 (en) * 2020-01-21 2022-12-21 Yangtze Memory Technologies Co., Ltd. THREE-DIMENSIONAL STORAGE DEVICES WITH CRITICAL DIMENSION OF AN EXTENDED CONNECTION AND METHOD OF PRODUCTION THEREOF
US11139386B2 (en) * 2020-03-03 2021-10-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11374000B2 (en) 2020-03-10 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor with lateral protrusion structure
US11424262B2 (en) 2020-03-17 2022-08-23 Micron Technology, Inc. Microelectronic devices including staircase structures, and related memory devices and electronic systems
US11527546B2 (en) * 2020-07-30 2022-12-13 Micron Technology, Inc. Microelectronic devices including conductive structures, and related memory devices, electronic systems, and methods
WO2022082344A1 (en) * 2020-10-19 2022-04-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional nand memory device with split gates
WO2022099582A1 (en) 2020-11-13 2022-05-19 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices with support structures and methods for forming the same
CN112420716B (zh) * 2020-11-17 2021-10-26 长江存储科技有限责任公司 一种半导体器件及其制备方法
US11737274B2 (en) * 2021-02-08 2023-08-22 Macronix International Co., Ltd. Curved channel 3D memory device
US11735624B2 (en) 2021-03-05 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-lateral recessed MIM structure
US11916011B2 (en) 2021-04-14 2024-02-27 Macronix International Co., Ltd. 3D virtual ground memory and manufacturing methods for same
TWI817405B (zh) * 2022-03-23 2023-10-01 旺宏電子股份有限公司 記憶體元件
US20240244819A1 (en) * 2023-01-13 2024-07-18 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015066463A1 (en) * 2013-11-01 2015-05-07 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel
CN105144382A (zh) * 2013-03-15 2015-12-09 美光科技公司 制造集成结构的方法和形成垂直堆叠存储器单元的方法
CN105164808A (zh) * 2013-03-15 2015-12-16 美光科技公司 垂直存储器中的浮动栅极存储器单元
CN105493266A (zh) * 2013-08-12 2016-04-13 美光科技公司 半导体结构和制造半导体结构的方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5388600B2 (ja) 2009-01-22 2014-01-15 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101761366B1 (ko) * 2010-06-22 2017-07-25 삼성전자주식회사 3차원 반도체 장치의 형성 방법
US8193054B2 (en) * 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
KR20120002832A (ko) 2010-07-01 2012-01-09 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
KR20120003351A (ko) * 2010-07-02 2012-01-10 삼성전자주식회사 3차원 비휘발성 메모리 장치 및 그 동작방법
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
KR20130087233A (ko) 2012-01-27 2013-08-06 삼성전자주식회사 가변 저항 메모리 장치 및 그 형성 방법
KR20130095499A (ko) 2012-02-20 2013-08-28 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
US10504596B2 (en) * 2012-04-18 2019-12-10 Micron Technology, Inc. Apparatuses and methods of forming apparatuses using a partial deck-by-deck process flow
KR20130123165A (ko) * 2012-05-02 2013-11-12 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9595533B2 (en) 2012-08-30 2017-03-14 Micron Technology, Inc. Memory array having connections going through control gates
US8878279B2 (en) 2012-12-12 2014-11-04 Intel Corporation Self-aligned floating gate in a vertical memory structure
US9515080B2 (en) * 2013-03-12 2016-12-06 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and landing pad
US8946023B2 (en) 2013-03-12 2015-02-03 Sandisk Technologies Inc. Method of making a vertical NAND device using sequential etching of multilayer stacks
US9698153B2 (en) 2013-03-12 2017-07-04 Sandisk Technologies Llc Vertical NAND and method of making thereof using sequential stack etching and self-aligned landing pad
US9190490B2 (en) 2013-03-15 2015-11-17 Intel Corporation Local buried channel dielectric for vertical NAND performance enhancement and vertical scaling
KR102081195B1 (ko) * 2013-08-28 2020-02-25 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9437604B2 (en) 2013-11-01 2016-09-06 Micron Technology, Inc. Methods and apparatuses having strings of memory cells including a metal source
US9875801B2 (en) 2014-02-03 2018-01-23 Micron Technology, Inc. Methods and apparatuses including an asymmetric assist device
US9209199B2 (en) 2014-03-21 2015-12-08 Intel Corporation Stacked thin channels for boost and leakage improvement
US11018149B2 (en) 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device
US9196628B1 (en) 2014-05-08 2015-11-24 Macronix International Co., Ltd. 3D stacked IC device with stepped substack interlayer connectors
US9287379B2 (en) 2014-05-19 2016-03-15 Micron Technology, Inc. Memory arrays
US9595531B2 (en) 2014-07-11 2017-03-14 Intel Corporation Aluminum oxide landing layer for conductive channels for a three dimensional circuit device
US9728546B2 (en) * 2014-09-05 2017-08-08 Sandisk Technologies Llc 3D semicircular vertical NAND string with self aligned floating gate or charge trap cell memory cells and methods of fabricating and operating the same
US9299767B1 (en) 2014-09-26 2016-03-29 Intel Corporation Source-channel interaction in 3D circuit
US9793124B2 (en) 2014-10-07 2017-10-17 Micron Technology, Inc. Semiconductor structures
US9362300B2 (en) * 2014-10-08 2016-06-07 Micron Technology, Inc. Apparatuses and methods for forming multiple decks of memory cells
US9330763B1 (en) 2014-12-01 2016-05-03 Sandisk Technologies Inc. Operation modes for an inverted NAND architecture
KR20160080365A (ko) * 2014-12-29 2016-07-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9362302B1 (en) 2015-01-28 2016-06-07 Macronix International Co., Ltd. Source line formation in 3D vertical channel and memory
US9484353B1 (en) * 2015-07-20 2016-11-01 Macronix International Co., Ltd. Memory device and method for fabricating the same
US9502471B1 (en) 2015-08-25 2016-11-22 Sandisk Technologies Llc Multi tier three-dimensional memory devices including vertically shared bit lines
US9748265B1 (en) 2016-06-07 2017-08-29 Micron Technology, Inc. Integrated structures comprising charge-storage regions along outer portions of vertically-extending channel material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105144382A (zh) * 2013-03-15 2015-12-09 美光科技公司 制造集成结构的方法和形成垂直堆叠存储器单元的方法
CN105164808A (zh) * 2013-03-15 2015-12-16 美光科技公司 垂直存储器中的浮动栅极存储器单元
CN105493266A (zh) * 2013-08-12 2016-04-13 美光科技公司 半导体结构和制造半导体结构的方法
WO2015066463A1 (en) * 2013-11-01 2015-05-07 Micron Technology, Inc. Methods and apparatuses having memory cells including a monolithic semiconductor channel

Also Published As

Publication number Publication date
CN109601021A (zh) 2019-04-09
WO2018026670A1 (en) 2018-02-08
US20180040626A1 (en) 2018-02-08
US10090318B2 (en) 2018-10-02
TW201807807A (zh) 2018-03-01
US20190043884A1 (en) 2019-02-07
US11018155B2 (en) 2021-05-25
TWI643313B (zh) 2018-12-01
US10622374B2 (en) 2020-04-14
US20200212065A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN109601021B (zh) 存储器单元垂直串及其形成方法
CN107706190B (zh) 存储器单元的高度上延伸的串的阵列及其形成方法
US11056507B2 (en) Memory arrays and methods used in forming a memory array
US10249640B2 (en) Within-array through-memory-level via structures and method of making thereof
US8643084B2 (en) Vertical non-volatile memory device
CN106024794B (zh) 半导体器件及其制造方法
EP3577690A1 (en) Nand memory arrays, and methods of forming nand memory arrays
US20130341701A1 (en) Vertical Semiconductor Memory Device and Manufacturing Method Thereof
US20220328519A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US12087632B2 (en) Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells
US12096633B2 (en) Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11302712B2 (en) Integrated circuitry, memory arrays comprising strings of memory cells, methods used in forming integrated circuitry, and methods used in forming a memory array comprising strings of memory cells
US20230255030A1 (en) Integrated Circuitry, Memory Arrays Comprising Strings Of Memory Cells, Methods Used In Forming Integrated Circuitry, And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
CN115623782A (zh) 包括存储器单元串的存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
TWI849468B (zh) 包括包含記憶體單元串之記憶體陣列的積體電路系統及用於形成包括記憶體單元串之記憶體陣列的方法
US20240341095A1 (en) Memory Circuitry And Methods Used In Forming Memory Circuitry
US20240071495A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
US20240071496A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
US20240074202A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
US20240081052A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
US20240047346A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
US20240074182A1 (en) Memory Circuitry And Method Used In Forming Memory Circuitry
US20230395149A1 (en) Memory Arrays Comprising Strings Of Memory Cells And Methods Used In Forming A Memory Array Comprising Strings Of Memory Cells
WO2023224796A1 (en) Three-dimensional memory device containing word line contacts which extend through drain-select-level isolation structures and methods of making the same
CN117730633A (zh) 存储器阵列及用于形成存储器阵列的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant