DE112018002779T5 - Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät - Google Patents

Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät Download PDF

Info

Publication number
DE112018002779T5
DE112018002779T5 DE112018002779.1T DE112018002779T DE112018002779T5 DE 112018002779 T5 DE112018002779 T5 DE 112018002779T5 DE 112018002779 T DE112018002779 T DE 112018002779T DE 112018002779 T5 DE112018002779 T5 DE 112018002779T5
Authority
DE
Germany
Prior art keywords
oxide
transistor
isolator
insulator
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018002779.1T
Other languages
English (en)
Inventor
Shunpei Yamazaki
Kiyoshi Kato
Tomoaki Atsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112018002779T5 publication Critical patent/DE112018002779T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine neuartige Halbleitervorrichtung, bei der eine Speichervorrichtung von einer Einzelpolaritätsschaltung ausgebildet, die OS-Transistoren beinhaltet, wird bereitgestellt. Daher wird keine Verbindung zwischen unterschiedlichen Schichten innerhalb der Speicherschaltung benötigt. Dies ermöglicht, dass die Anzahl von Verbindungsabschnitten verringert wird, was zur Erhöhung der Flexibilität der Schaltungsanordnung und zur Erhöhung der Zuverlässigkeit des OS-Transistors führt. Insbesondere werden viele Speicherzellen bereitgestellt; daher kann, indem die Speicherzellen von Einzelpolaritätsschaltungen ausgebildet werden, die Anzahl von Verbindungsabschnitten deutlich verringert werden. Außerdem kann, indem eine Treiberschaltung in der gleichen Schicht bereitgestellt wird wie das Zellenarray, verhindert werden, dass viele Leitungen, die die Treiberschaltung und das Zellenarray verbinden, zwischen Schichten bereitgestellt werden, wodurch die Anzahl von Verbindungsabschnitten stärker verringert werden kann. Der Abstandhalter, der mit einer Vielzahl von integrierten Schaltungen versehen ist, kann als eine elektronische Komponente dienen.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein elektronisches Gerät.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Als technisches Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, kann eine Halbleitervorrichtung, eine Abbildungsvorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Anzeigesystem, ein elektronisches Gerät, eine Beleuchtungsvorrichtung, eine Eingabevorrichtung, eine Eingabe-/Ausgabevorrichtung, ein Betriebsverfahren dafür oder ein Herstellungsverfahren dafür beispielhaft angegeben werden.
  • Des Weiteren bezeichnet in dieser Beschreibung und dergleichen eine Halbleitervorrichtung im Allgemeinen eine Vorrichtung, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung, eine Speichervorrichtung und dergleichen sind jeweils eine Ausführungsform der Halbleitervorrichtung. Des Weiteren umfassen eine Anzeigevorrichtung, eine Abbildungsvorrichtung, eine elektrooptische Vorrichtung, eine Energieerzeugungsvorrichtung (darunter auch eine Dünnschichtsolarzelle, eine organische Dünnschichtsolarzelle und dergleichen) und ein elektronisches Gerät jeweils in einigen Fällen eine Halbleitervorrichtung.
  • Stand der Technik
  • Patentdokument 1 beschreibt eine Speichervorrichtung, die von einem Transistor mit einem Oxidhalbleiter und einem Transistor mit einkristallinem Silizium ausgebildet wird. Patentdokument 1 beschreibt es auch, dass ein Transistor mit einem Oxidhalbleiterfilm sehr niedrigen Sperrstrom aufweist.
  • Als Oxidhalbleiter sind beispielsweise nicht nur ein einkomponentiges Metalloxid, wie z. B. Indiumoxid oder Zinkoxid, sondern auch ein mehrkomponentiges Metalloxid bekannt. Unter dem mehrkomponentigen Metalloxid ist insbesondere ein In-Ga-Zn-Oxid (nachstehend auch als IGZO bezeichnet) intensiv untersucht worden.
  • Aus den Untersuchungen über IGZO sind in dem Oxidhalbleiter eine kristalline Struktur mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline structure, CAAC-Struktur) und eine nanokristalline (nanocrystalline, nc-) Struktur, welche weder einkristallin noch amorph sind, herausgefunden worden (siehe Nichtpatentdokument 1 bis Nichtpatentdokument 3). In Nichtpatentdokument 1 und Nichtpatentdokument 2 wird eine Technik zum Ausbilden eines Transistors unter Verwendung eines Oxidhalbleiters mit einer CAAC-Struktur offenbart. Außerdem zeigen Nichtpatentdokument 4 und Nichtpatentdokument 5, dass selbst ein Oxidhalbleiter mit niedrigerer Kristallinität als diejenigen der CAAC-Struktur und der nc-Struktur einen feinen Kristall aufweist.
  • Außerdem weist ein Transistor, der IGZO als Aktivschicht enthält, einen sehr niedrigen Sperrstrom auf (siehe Nichtpatentdokument 6), und eine LSI und eine Anzeige, die die Eigenschaften nutzen, sind berichtet worden (siehe Nichtpatentdokument 7 und Nichtpatentdokument 8).
  • [Referenz]
  • [Patentdokument]
  • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2012-256400
  • [Nicht-Patentdokument]
    • [Nicht-Patentdokument 1] S. Yamazaki et al., „SID Symposium Digest of Technical Papers", 2012, Band 43, Heft 1, S. 183-186
    • [Nicht-Patentdokument 2] S. Yamazaki et al., „Japanese Journal of Applied Physics", 2014, Band 53, Nummer 4S, S. 04ED18-1-04ED18-10
    • [Nicht-Patentdokument 3] S. Ito et al., „The Proceedings of AM-FPD'13 Digest of Technical Papers", 2013, S. 151-154
    • [Nicht-Patentdokument 4] S. Yamazaki et al., „ECS Journal of Solid State Science and Technology", 2014, Band 3, Heft 9, S. Q3012-Q3022
    • [Nicht-Patentdokument 5] S. Yamazaki, „ECS Transactions", 2014, Band 64, Heft 10, S. 155-164
    • [Nicht-Patentdokument 6] K. Kato et al., „Japanese Journal of Applied Physics", 2012, Band 51, S. 021201-1-021201-7
    • [Nicht-Patentdokument 7] S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, S. T216-T217
    • [Nicht-Patentdokument 8] S. Amano et al., „SID Symposium Digest of Technical Papers", 2010, Band 41, Heft 1, S. 626-629
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit einem geringen Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine in hohem Maße zuverlässige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Flexibilität beim Layout bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die miniaturisiert oder in hohem Maße integriert werden kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige elektronische Komponente bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, ein neuartiges elektronisches Gerät bereitzustellen.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche der vorstehend genannten Aufgaben erfüllen muss, sondern nur mindestens eine der Aufgaben. Des Weiteren steht die Beschreibung der vorstehenden Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege. Es sei angemerkt, dass weitere Aufgaben aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche, der Zeichnungen und dergleichen ersichtlich werden und weitere Aufgaben von der Erläuterung der Beschreibung, der Patentansprüche, der Zeichnungen und dergleichen abgeleitet werden können.
  • Mittel zur Lösung des Problems
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die ein Zellenarray, eine erste Treiberschaltung und eine zweite Treiberschaltung umfasst. Das Zellenarray umfasst eine erste Speicherzelle und eine zweite Speicherzelle. Die erste Treiberschaltung weist eine Funktion auf, ein Auswahlsignal zuzuführen. Die zweite Treiberschaltung weist eine Funktion auf, Daten zu schreiben oder zu lesen. Die erste Speicherzelle umfasst einen ersten Transistor und einen ersten Kondensator. Die zweite Speicherzelle umfasst einen zweiten Transistor und einen zweiten Kondensator. Ein Anschluss von Source und Drain des ersten Transistors ist elektrisch mit dem ersten Kondensator verbunden. Ein Anschluss von Source und Drain des zweiten Transistors ist elektrisch mit dem zweiten Kondensator verbunden. Die erste Treiberschaltung umfasst einen dritten Transistor. Die zweite Treiberschaltung umfasst einen vierten Transistor. Der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor enthalten jeweils in dem Kanalbildungsbereich ein Metalloxid. Die Polaritäten des ersten Transistors, des zweiten Transistors, des dritten Transistors und des vierten Transistors sind gleich. Der Kanalbildungsbereich des ersten Transistors und der Kanalbildungsbereich des zweiten Transistors sind in der gleichen Halbleiterschicht ausgebildet.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst eine Steuerschaltung. Die Steuerschaltung weist eine Funktion auf, den Betrieb der ersten Treiberschaltung und der zweiten Treiberschaltung zu steuern, und umfasst einen fünften Transistor. Der fünfte Transistor enthält in dem Kanalbildungsbereich ein Metalloxid. Die Polarität des fünften Transistors kann den Polaritäten des ersten Transistors, des zweiten Transistors, des dritten Transistors und des vierten Transistors gleich sein.
  • Bei einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst der erste Transistor eine erste Gate-Elektrode und eine erste Isolierschicht und der zweite Transistor umfasst eine zweite Gate-Elektrode und eine zweite Isolierschicht. Die erste Isolierschicht umfasst einen Bereich in Kontakt mit einer Seitenfläche der ersten Gate-Elektrode. Die zweite Isolierschicht umfasst einen Bereich in Kontakt mit einer Seitenfläche der zweiten Gate-Elektrode. Die Halbleiterschicht kann elektrisch mit einer leitenden Schicht verbunden sein, die einen Bereich umfasst, der in Kontakt mit einer Seitenfläche der ersten Isolierschicht oder der zweiten Isolierschicht ist.
  • Bei einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfassen der erste Transistor und der zweite Transistor jeweils ein Rückgate. Das Rückgate des ersten Transistors und das Rückgate des zweiten Transistors können von der gleichen leitenden Schicht ausgebildet sein.
  • Bei einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung umfasst die Halbleiterschicht an der Oberfläche eine Schicht, die ein Metall enthält. Die Schicht, die ein Metall enthält, ist in dem Bereich ausgebildet, der sich nicht mit der ersten Gate-Elektrode, der zweiten Gate-Elektrode, der ersten Isolierschicht und der zweiten Isolierschicht überlappt. Das Metall kann sich von der Hauptkomponente der Halbleiterschicht unterscheiden.
  • Bei einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann ferner das Metall Aluminium, Ruthenium, Titan, Tantal, Wolfram oder Chrom sein.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine elektronische Komponente, die ein Gehäusesubstrat, einen Abstandhalter, eine integrierte Schaltung und die vorstehend beschriebene Halbleitervorrichtung umfasst. Die integrierte Schaltung und die Halbleitervorrichtung sind über dem Abstandhalter bereitgestellt. Die integrierte Schaltung ist elektrisch mit der Halbleitervorrichtung über eine Leitung verbunden, die über dem Abstandhalter bereitgestellt ist. Die integrierte Schaltung und/oder die Halbleitervorrichtung sind/ist über den Abstandhalter elektrisch mit dem Gehäusesubstrat verbunden.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein elektronisches Gerät, das die vorstehend beschriebene elektronische Komponente, ein Mikrofon, einen Lautsprecher oder eine Kamera umfasst.
  • Wirkung der Erfindung
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine neuartige Halbleitervorrichtung bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit einem geringen Stromverbrauch bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine in hohem Maße zuverlässige Halbleitervorrichtung bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hoher Flexibilität beim Layout bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder in hohem Maße integriert werden kann. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine neuartige elektronische Komponente bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ ein neuartiges elektronisches Gerät bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise sämtliche dieser Wirkungen aufweisen muss. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Patentansprüche, der Zeichnungen und dergleichen ersichtlich und weitere Wirkungen können aus der Erläuterung der Beschreibung, der Patentansprüche, der Zeichnungen und dergleichen abgeleitet werden.
  • Figurenliste
    • [1] Darstellungen, die ein Konfigurationsbeispiel einer Speicherschaltung darstellen.
    • [2] Eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [3] Eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [4] Eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [5] Eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [6] Eine Darstellung, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [7] Eine Darstellung, die ein Konfigurationsbeispiel einer Speicherschaltung darstellt.
    • [8] Eine Darstellung, die ein Konfigurationsbeispiel einer Speicherschaltung darstellt.
    • [9] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [10] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [11] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [12] Eine Draufsicht und eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [13] Querschnittsansichten, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [14] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [15] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [16] Eine Draufsicht und eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [17] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [18] Eine Draufsicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [19] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [20] Eine Draufsicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [21] Eine Draufsicht und eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [22] Eine Draufsicht und eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [23] Eine Draufsicht und eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [24] Eine Draufsicht und eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [25] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [26] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [27] Eine Querschnittsansicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • [28] Eine perspektivische Ansicht und eine Draufsicht, die ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [29] Querschnittsansichten, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [30] Querschnittsansichten, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [31] Perspektivische Ansichten, die jeweils ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellen.
    • [32] Darstellungen, die jeweils ein Konfigurationsbeispiel eines elektronischen Geräts darstellen.
    • [33] Darstellungen, die jeweils ein Konfigurationsbeispiel eines elektronischen Geräts darstellen.
  • Beste Art zur Ausführung der Erfindung
  • Ausführungsformen der vorliegenden Erfindung werden nachstehend anhand der Zeichnungen ausführlich beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung der Ausführungsformen beschränkt ist, und es wird von einem Fachmann leicht verstanden, dass die Modi und Einzelheiten auf verschiedene Weise verändert werden können, ohne vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Demzufolge sollte die vorliegende Erfindung nicht als auf die Beschreibung der folgenden Ausführungsformen beschränkt angesehen werden.
  • Des Weiteren bedeutet ein Metalloxid in dieser Beschreibung und dergleichen im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen eingeteilt. Beispielsweise wird ein Metalloxid, das in einem Kanalbildungsbereich eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass ein Metalloxid, das mindestens eine Verstärkungsfunktion, eine Gleichrichterfunktion oder eine Schaltfunktion aufweist, als Metalloxidhalbleiter oder kurz als OS bezeichnet werden kann. In der folgenden Beschreibung wird ein Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält, auch als OS-Transistor bezeichnet.
  • In dieser Beschreibung und dergleichen wird auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen durch den Oberbegriff „Metalloxid“ ausgedrückt. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden. Die Details eines Metalloxids werden nachstehend beschrieben.
  • Des Weiteren bedeutet die explizite Erläuterung „X und Y sind verbunden“ in dieser Beschreibung und dergleichen, dass der Fall, in dem X und Y elektrisch verbunden sind, der Fall, in dem X und Y funktional verbunden sind, und der Fall, in dem X und Y direkt verbunden sind, in dieser Beschreibung und dergleichen offenbart sind. Dementsprechend ist, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten dargestellte Verbindungsbeziehung, auch eine in Zeichnungen oder Texten nicht dargestellte Verbindungsbeziehung in den Zeichnungen oder den Texten offenbart. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Beispiele für den Fall, in dem X und Y direkt verbunden sind, umfassen den Fall, in dem ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), nicht zwischen X und Y angeschlossen ist, und den Fall, in dem X und Y verbunden sind, ohne dass ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), dazwischen angeordnet ist.
  • In einem Beispiel für den Fall, in dem X und Y elektrisch verbunden sind, kann/können ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein Licht emittierendes Element oder eine Last), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass ein Schalter derart funktioniert, dass er ein- oder ausgeschaltet wird. Das heißt, dass ein Schalter eine Funktion aufweist, nämlich, dass er, indem er in den Durchlasszustand oder den Sperrzustand versetzt wird, steuert, ob der Strom fließt oder nicht. Alternativ weist der Schalter eine Funktion zum Auswählen und Umschalten eines Strompfades auf. Es sei angemerkt, dass der Fall, in dem X und Y elektrisch verbunden sind, den Fall umfasst, in dem X und Y direkt verbunden sind.
  • In dem Fall, in dem beispielsweise X und Y funktionell verbunden sind, kann/können eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung (ein Inverter, eine NAND-Schaltung, eine NOR-Schaltung oder dergleichen), eine Signalwandlerschaltung (eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung, eine Gammakorrekturschaltung oder dergleichen), eine Potentialpegel-Wandlerschaltung (eine Stromversorgungsschaltung (eine Aufwärtsschaltung, eine Abwärtsschaltung oder dergleichen), eine Pegelverschiebungsschaltung zum Verändern des Potentialpegels eines Signals oder dergleichen), eine Spannungsquelle, eine Stromquelle, ein Schaltstromkreis, eine Verstärkerschaltung (eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgerschaltung, eine Pufferschaltung oder dergleichen), eine Signalerzeugungsschaltung, eine Speicherschaltung, eine Steuerschaltung oder dergleichen), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass in dem Fall, in dem ein von X ausgegebenes Signal an Y gesendet wird, auch dann, wenn beispielsweise eine weitere Schaltung zwischen X und Y liegt, X und Y funktional verbunden sind. Es sei angemerkt, dass der Fall, in dem X und Y funktional verbunden sind, den Fall, in dem X und Y direkt verbunden sind, und den Fall umfasst, in dem X und Y elektrisch verbunden sind.
  • Es sei angemerkt, dass dann, wenn eine explizite Beschreibung „X und Y sind elektrisch verbunden“ erfolgt, der Fall, in dem X und Y elektrisch verbunden sind (d. h., dass X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen liegt), der Fall, in dem X und Y funktional verbunden sind (d. h., dass X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen liegt), und der Fall, in dem X und Y direkt verbunden sind (d. h., dass X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen liegt), in dieser Beschreibung oder dergleichen offenbart sind. Das heißt, dass dann, wenn der explizite Ausdruck „elektrisch verbunden“ erfolgt, der gleiche Inhalt wie der explizite, einfache Ausdruck „sind verbunden“ in dieser Beschreibung oder dergleichen offenbart ist.
  • Selbst wenn unabhängige Komponenten in einer Zeichnung elektrisch miteinander verbunden dargestellt sind, weist ferner eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten auf. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, weist ein leitender Film Funktionen der beiden Komponenten auf, nämlich eine Funktion der Leitung und eine Funktion der Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung“ in dieser Beschreibung einen derartigen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • In den Zeichnungen ist die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt sind, beschränkt sind. Beispielsweise könnte bei dem tatsächlichen Herstellungsprozess die Größe einer Schicht, einer Fotolackmaske oder dergleichen unabsichtlich durch eine Behandlung, wie z. B. Ätzen, verringert werden, was in einigen Fällen zum leichteren Verständnis nicht dargestellt wird. In einigen Fällen werden die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen in unterschiedlichen Zeichnungen durch die gleichen Bezugszeichen gekennzeichnet und wird ihre wiederholte Beschreibung weggelassen. Des Weiteren wird das gleiche Schraffurmuster für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht eigens durch Bezugszeichen gekennzeichnet.
  • Des Weiteren könnte im Besonderen bei einer Draufsicht (auch als „Planansicht“ bezeichnet), einer perspektivischen Ansicht oder dergleichen die Darstellung von einigen Komponenten zum leichteren Verständnis der Erfindung weggelassen werden. Außerdem könnte die Darstellung von einigen verdeckten Linien und dergleichen weggelassen werden.
  • Ferner werden die Ordnungszahlen, wie z. B. erstes und zweites, in dieser Beschreibung und dergleichen aus Gründen der Zweckmäßigkeit verwendet, und sie kennzeichnen weder die Reihenfolge von Schritten noch die Anordnungsreihenfolge von Schichten. Daher kann beispielsweise eine angemessene Beschreibung erfolgen, auch wenn „erstes“ durch „zweites“ oder „drittes“ ersetzt wird. Außerdem sind die Ordnungszahlen in dieser Beschreibung und dergleichen nicht notwendigerweise gleich denjenigen, die eine Ausführungsform der vorliegenden Erfindung spezifizieren.
  • Des Weiteren werden in dieser Beschreibung Begriffe zum Beschreiben der Anordnung, wie z. B. „über“ und „unter“, aus Gründen der Zweckmäßigkeit verwendet, um die Positionsbeziehung zwischen Komponenten anhand von Zeichnungen zu beschreiben. Ferner verändert sich die Positionsbeziehung zwischen Komponenten angemessen entsprechend der Richtung, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung verwendet werden, und eine Beschreibung kann je nach Situation angemessen erfolgen.
  • Es sei angemerkt, dass die Kanallänge beispielsweise einen Abstand zwischen einer Source (Source-Bereich oder Source-Elektrode) und einem Drain (Drain-Bereich oder Drain-Elektrode) in einem Bereich, in dem in einer Draufsicht auf einen Transistor ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich bezeichnet, in dem ein Kanal gebildet wird. Es sei angemerkt, dass bei einem Transistor Kanallängen nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanallänge eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanallänge in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert, in einem Bereich, in dem ein Kanal gebildet wird.
  • Die Kanalbreite bezeichnet beispielsweise die Länge eines Abschnitts, in dem eine Source und ein Drain in einem Bereich, in dem ein Halbleiter (oder ein Abschnitt eines Halbleiters, in dem ein Strom fließt, wenn ein Transistor eingeschaltet ist) und eine Gate-Elektrode einander überlappen, oder in einem Bereich, in dem ein Kanal gebildet wird, einander zugewandt sind. Es sei angemerkt, dass bei einem Transistor Kanalbreiten nicht notwendigerweise in allen Bereichen den gleichen Wert aufweisen. Mit anderen Worten: Die Kanalbreite eines Transistors ist in einigen Fällen nicht auf einen einzigen Wert beschränkt. Deshalb handelt es sich bei der Kanalbreite in dieser Beschreibung um einen beliebigen Wert, den Maximalwert, den Minimalwert oder den Durchschnittswert in einem Bereich, in dem ein Kanal gebildet wird.
  • Es sei angemerkt, dass sich in einigen Fällen abhängig von Transistorstrukturen eine Kanalbreite in einem Bereich, in dem ein Kanal tatsächlich gebildet wird (nachstehend auch als „effektive Kanalbreite“ bezeichnet), von einer Kanalbreite unterscheidet, die in einer Draufsicht auf einen Transistor gezeigt wird (nachstehend auch als „scheinbare Kanalbreite“ bezeichnet). Beispielsweise ist in dem Fall, in dem eine Gate-Elektrode eine Seitenfläche eines Halbleiters bedeckt, eine effektive Kanalbreite größer als eine scheinbare Kanalbreite, und in einigen Fällen kann ihr Einfluss nicht ignoriert werden. Bei einem miniaturisierten Transistor mit einer Gate-Elektrode, die eine Seitenfläche eines Halbleiters bedeckt, erhöht sich in einigen Fällen beispielsweise der Anteil eines Kanalbildungsbereichs, der in einer Seitenfläche eines Halbleiters gebildet wird. In diesem Fall ist eine effektive Kanalbreite größer als eine scheinbare Kanalbreite.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Siliziumoxynitridfilm als seine Zusammensetzung mehr Sauerstoff als Stickstoff enthält. Beispielsweise enthält der Siliziumoxynitridfilm vorzugsweise Sauerstoff, Stickstoff, Silizium und Wasserstoff in den Konzentrationsbereichen von höher als oder gleich 55 Atom-% und niedriger als oder gleich 65 Atom-%, höher als oder gleich 1 Atom-% und niedriger als oder gleich 20 Atom-%, höher als oder gleich 25 Atom-% und niedriger als oder gleich 35 Atom-% bzw. höher als oder gleich 0,1 Atom-% und niedriger als oder gleich 10 Atom-%. Ferner enthält ein Siliziumnitridoxidfilm als seine Zusammensetzung mehr Stickstoff als Sauerstoff. Beispielsweise enthält der Siliziumnitridoxidfilm vorzugsweise Stickstoff, Sauerstoff, Silizium und Wasserstoff in den Konzentrationsbereichen von höher als oder gleich 55 Atom-% und niedriger als oder gleich 65 Atom-%, höher als oder gleich 1 Atom-% und niedriger als oder gleich 20 Atom-%, höher als oder gleich 25 Atom-% und niedriger als oder gleich 35 Atom-% bzw. höher als oder gleich 0,1 Atom-% und niedriger als oder gleich 10 Atom-%.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“ und „Schicht“ je nach Sachlage oder Umständen miteinander vertauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. Auch kann der Begriff „Isolierfilm“ in einigen Fällen durch den Begriff „Isolierschicht“ ersetzt werden.
  • Ferner kann in dieser Beschreibung und dergleichen der Begriff „Isolator“ auch als Isolierfilm oder Isolierschicht bezeichnet werden. Ferner kann der Begriff „Leiter“ auch als leitender Film oder leitende Schicht bezeichnet werden. Ferner kann der Begriff „Halbleiter“ auch als Halbleiterfilm oder Halbleiterschicht bezeichnet werden.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben. Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet eine Speicherschaltung, die von einem OS-Transistor ausgebildet ist.
  • <Konfigurationsbeispiel einer Speicherschaltung>
  • Zuerst wird ein Konfigurationsbeispiel für eine Speicherschaltung, die in einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, beschrieben. 1 (A-1) zeigt ein Konfigurationsbeispiel einer Speicherschaltung MEM.
  • Die Speicherschaltung MEM beinhaltet ein Zellenarray CA, eine Treiberschaltung WD und eine Treiberschaltung BD. Außerdem ist das Zellenarray CA von einer Vielzahl von Speicherzellen MC ausgebildet, die in einer Matrix angeordnet sind.
  • Die Speicherzelle MC weist eine Funktion zum Speichern von Daten auf. Die Speicherzelle MC kann eine Funktion zum Speichern von zweistufigen (hohen und niedrigen) Daten oder eine Funktion zum Speichern von mehrstufigen Daten von mehr als vier Stufen aufweisen. Des Weiteren kann die Speicherzelle MC eine Funktion zum Speichern von analogen Daten aufweisen.
  • Die Speicherzelle MC ist mit einer Leitung WL und einer Leitung BL verbunden. Es sei angemerkt, dass 1(A-1) ein Konfigurationsbeispiel darstellt, in dem eine Leitung BL von zwei benachbarten Speicherzellen MC, die zu der gleichen Zeile gehören, gemeinsam benutzt wird.
  • Die Treiberschaltung WD weist eine Funktion zum Auswählen der Speicherzelle MC auf. Insbesondere weist die Treiberschaltung WD eine Funktion auf, der Leitung WL ein Signal zum Auswählen der Speicherzelle MC, die Daten schreibt oder liest (nachstehend auch als Auswahlsignal bezeichnet), zuzuführen.
  • Die Treiberschaltung BD weist eine Funktion zum Schreiben von Daten in die Speicherzelle MC und eine Funktion zum Lesen von Daten auf, die in der Speicherzelle MC gespeichert worden sind. Insbesondere weist die Treiberschaltung BD eine Funktion zum Zuführen eines Potentials (Schreibpotentials), das Daten entspricht, die in der Speicherzelle MC gespeichert werden, zu der Leitung BL auf, die mit der Speicherzelle MC verbunden ist, die Daten schreibt. Die Treiberschaltung BD weist ferner eine Funktion zum Lesen eines Potentials (Lesepotentials), das Daten entspricht, die in der Speicherzelle MC gespeichert worden sind, und zum Ausgeben dieses zur Außenseite auf.
  • Die Speicherzelle MC, die Treiberschaltung WD und die Treiberschaltung BD sind von OS-Transistoren ausgebildet. Ein Oxidhalbleiter weist eine Bandlücke von 3,0 eV oder mehr auf; daher weist ein OS-Transistor einen niedrigen Leckstrom infolge thermischer Anregung und einen sehr niedrigen Sperrstrom auf. Es sei angemerkt, dass ein Sperrstrom einen Strom bezeichnet, der zwischen einer Source und einem Drain eines Transistors in einem Sperrzustand fließt. Ein Oxidhalbleiter, der in einem Kanalbildungsbereich des OS-Transistors verwendet wird, ist vorzugsweise ein Oxidhalbleiter, der Indium (In) und/oder Zink (Zn) enthält. Typische Beispiele für einen derartigen Oxidhalbleiter umfassen ein In-M-Zn-Oxid (M ist beispielsweise Al, Ga, Y oder Sn). Durch Verringerung von als Elektronendonatoren dienenden Verunreinigungen, wie z. B. Feuchtigkeit oder Wasserstoff, sowie durch Verringerung von Sauerstofffehlstellen kann ein i-Typ- (intrinsischer-) oder ein im Wesentlichen i-Typ-Oxidhalbleiter erhalten werden. Ein derartiger Oxidhalbleiter kann als hochreiner Oxidhalbleiter bezeichnet werden. Die Details des OS-Transistors werden bei der Ausführungsform 3 beschrieben.
  • Ein OS-Transistor wird insbesondere vorzugsweise als Transistor in der Speicherzelle MC verwendet, da sein Sperrstrom sehr niedrig ist. Unter Verwendung eines OS-Transistors kann ein Sperrstrom pro Mikrometer einer Kanalbreite niedriger als oder gleich 100 zA/µm, niedriger als oder gleich 10 zA/µm, niedriger als oder gleich 1 zA/µm oder niedriger als oder gleich 10 yA/µm sein. Indem ein OS-Transistor für die Speicherzelle MC verwendet wird, können Daten, die in der Speicherzelle MC gespeichert werden, für eine sehr lange Zeit gehalten werden.
  • 1 (A-2) zeigt ein Konfigurationsbeispiel der Speicherzelle MC, die einen OS-Transistor beinhaltet. Hier sind zwei benachbarte Speicherzellen MC gezeigt, und eine der zwei Speicherzellen wird als Speicherzelle MCa bezeichnet und die andere der zwei Speicherzellen MC wird als Speicherzelle MCb bezeichnet. Eine Leitung BL wird von der Speicherzelle MCa und der Speicherzelle MCb gemeinsam benutzt.
  • Die Speicherzellen MC beinhalten jeweils einen Transistor T und einen Kondensator C. Der Transistor T und der Kondensator C in der Speicherzelle MCa werden auch als Transistor Ta bzw. Kondensator Ca bezeichnet, und der Transistor T und der Kondensator C in der Speicherzelle MCb werden auch als Transistor Tb bzw. Kondensator Cb bezeichnet. Die Leitung WL, die mit der Speicherzelle MCa oder MCb verbunden ist, wird als Leitung WLa bzw. WLb bezeichnet. Es sei angemerkt, dass der Transistor T ein n-Kanal-OS-Transistor ist.
  • Ein Gate des Transistors T ist mit der Leitung WL verbunden, ein Anschluss von Source und Drain des Transistors T ist mit einer Elektrode des Kondensators C verbunden, und der andere Anschluss von Source und Drain des Transistors T ist mit der Leitung BL verbunden. Die andere Elektrode des Kondensators C ist mit einer Leitung VL verbunden, die mit einem festen Potential (z. B. einem Erdpotential) versorgt wird. Es sei angemerkt, dass ein Knoten, der mit dem einen Anschluss von Source und Drain des Transistors T und der einen Elektrode des Kondensators C verbunden ist, als Knoten N bezeichnet wird.
  • Zum Schreiben von Daten in die Speicherzelle MC wird der Leitung BL ein Schreibpotential zugeführt. Anschließend wird der Leitung WL ein Auswahlsignal (ein hohes Potential) zugeführt, wodurch der Transistor T eingeschaltet wird. Dementsprechend wird dem Knoten N das Schreibpotential zugeführt. Danach wird der Leitung WL ein niedriges Potential zugeführt, wodurch der Transistor T ausgeschaltet wird. Dementsprechend wird der Knoten N schwebend, so dass das Schreibpotential gehalten wird.
  • Zum Lesen der Daten, die in der Speicherzelle MC gespeichert worden sind, wird das Potential der Leitung BL auf das Lesepotential gesetzt. Der Leitung WL wird ein Auswahlsignal (ein hohes Potential) zugeführt, wodurch der Transistor T eingeschaltet wird. Dementsprechend wird das Potential der Leitung BL entsprechend dem Potential des Knotens N bestimmt, und die Daten werden gelesen, die in der Speicherzelle MC gespeichert worden sind.
  • Da als Transistor T ein OS-Transistor verwendet wird, wird das Potential des Knotens N in einer Periode, in der der Transistor T ausgeschaltet ist, für eine sehr lange Zeit gehalten. Dies ermöglicht eine sehr seltene Aktualisierung, wodurch der Stromverbrauch verringert werden kann.
  • Da die Speicherzelle MC durch Laden und Entladen des Kondensators C Daten erneut schreibt, gibt es theoretisch keine Einschränkung der Anzahl von Neuschreibvorgängen der Speicherzelle MC und Daten können mit niedrigem Strom geschrieben und gelesen werden. Außerdem führt die einfache Schaltungskonfiguration der Speicherzelle MC leicht zu einer Erhöhung der Kapazität der Speicherschaltung MEM.
  • 1(B) stellt ein Konfigurationsbeispiel der Speicherzelle MC dar. Hier wird insbesondere eine Querschnittsansicht der Speicherzelle MCa und der Speicherzelle MCb in 1(A-2) gezeigt.
  • Die Speicherzelle MCa beinhaltet den Transistor Ta und den Kondensator Ca und die Speicherzelle MCb beinhaltet den Transistor Tb und den Kondensator Cb. Eine leitende Schicht, die als Gate des Transistors Ta dient, ist mit der Leitung WLa verbunden, und eine leitende Schicht, die als Gate des Transistors Tb dient, ist mit der Leitung WLb verbunden. Eine leitende Schicht, die als Elektrode des Kondensators Ca dient, ist mit der Leitung VL verbunden. Eine leitende Schicht, die als Elektrode des Kondensators Cb dient, ist mit der Leitung VL verbunden.
  • Außerdem können der Transistor Ta und der Transistor Tb jeweils ein Paar von Gates beinhalten. Es sei angemerkt, dass dann, wenn ein Transistor ein Paar von Gates beinhaltet, ein Gate als erstes Gate, als Vordergate oder einfach als Gate bezeichnet werden kann und das andere Gate als zweites Gate oder Rückgate bezeichnet werden kann.
  • 1(A-2) zeigt ein Konfigurationsbeispiel, in dem der Transistor Ta und der Transistor Tb jeweils ein Rückgate beinhalten. Die Rückgates des Transistors Ta und des Transistors Tb sind jeweils mit einer Leitung BGL verbunden. Indem ein bestimmtes Potential von der Leitung BGL zu den Rückgates des Transistors Ta und des Transistors Tb zugeführt wird, können die Schwellenspannungen des Transistors Ta und des Transistors Tb gesteuert werden. Beispielsweise können die Schwellenspannungen des Transistors Ta und des Transistors Tb größer als 0 V sein. Dies kann den Sperrstrom verringern. Es sei angemerkt, dass die Rückgates des Transistors Ta und des Transistors Tb von der gleichen leitenden Schicht ausgebildet sein können.
  • Des Weiteren sind der Transistor Ta und der Transistor Tb unter Verwendung eines gemeinsamen Oxids OX ausgebildet. Das Oxid OX dient als Halbleiterschicht des Transistors Ta und des Transistors Tb sowie als Elektrode des Kondensators Ca und des Kondensators Cb. Das heißt, dass ein Kanalbildungsbereich des Transistors Ta und ein Kanalbildungsbereich des Transistors Tb in der gleichen Halbleiterschicht ausgebildet werden. Außerdem ist das Oxid OX mit einer leitenden Schicht verbunden, die mit der Leitung BL verbunden ist. Die leitende Schicht, die mit der Leitung BL verbunden ist, dient als Source oder Drain des Transistors Ta sowie als Source oder Drain der Transistor Tb auf.
  • Wie in 1(B) gezeigt, kann, indem der Transistor Ta und der Transistor Tb die Leitung BL gemeinsam benutzen, die Fläche des Zellenarrays CA verkleinert werden. Die konkrete Konfiguration der Speicherzelle MCa und der Speicherzelle MCb in 1(B) wird bei der Ausführungsform 3 beschrieben.
  • Des Weiteren kann, indem die Speicherzelle MC in dem Zellenarray CA die vorstehende Konfiguration aufweist, das Zellenarray CA unter Verwendung eines n-Kanal-OS-Transistors ausgebildet werden. Eine derartige Schaltung, die von Transistoren mit der gleichen Polarität ausgebildet ist, wird nachstehend auch als Einzelpolaritätsschaltung bezeichnet.
  • Wie das Zellenarray CA können die Treiberschaltung WD und die Treiberschaltung BD auch von Einzelpolaritätsschaltungen ausgebildet sein, die OS-Transistoren beinhalten. Dies ermöglicht, dass die Polaritäten von Transistoren in dem Zellenarray CA, der Treiberschaltung WD und der Treiberschaltung BD gleich sind, so dass die Speicherschaltung MEM von Einzelpolaritätsschaltungen, die OS-Transistoren beinhalten, ausgebildet sein kann. In diesem Fall können Transistoren in dem Zellenarray CA, der Treiberschaltung WD und der Treiberschaltung BD durch den gleichen Prozess gleichzeitig hergestellt werden.
  • Es sei angemerkt, dass Einzelpolaritätsschaltungen, die OS-Transistoren beinhalten, über einem Halbleitersubstrat angeordnet werden. Dies ermöglicht, dass die Speicherschaltung MEM, die von Einzelpolaritätsschaltungen ausgebildet ist, über einer Schaltung angeordnet wird, die über einem Halbleitersubstrat ausgebildet ist; somit kann die Fläche der Halbleitervorrichtung verkleinert werden.
  • <Konfigurationsbeispiel 1 einer Halbleitervorrichtung>
  • 2 zeigt ein Konfigurationsbeispiel einer Halbleitervorrichtung 10. Die Halbleitervorrichtung 10 beinhaltet eine Schicht 20, die mit einer Einzelpolaritätsschaltung versehen ist, die von einem OS-Transistor ausgebildet ist. In der Schicht 20 kann die Speicherschaltung MEM in 1(A-1) bereitgestellt werden.
  • In die Treiberschaltung BD werden Daten, die in das Zellenarray CA geschrieben werden sollen, von außen eingegeben. Außerdem werden Daten, die aus dem Zellenarray CA gelesen worden sind, von der Treiberschaltung BD nach außen ausgegeben.
  • Das Zellenarray CA, die Treiberschaltung WD und die Treiberschaltung BD in der Speicherschaltung MEM werden jeweils von einer Einzelpolaritätsschaltung ausgebildet, die OS-Transistoren beinhaltet. Dies ermöglicht, dass die Speicherschaltung MEM in der gleichen Schicht 20 ausgebildet wird.
  • Dabei werden in dem Fall, in dem beispielsweise die Speicherschaltung MEM von n-Kanal-OS-Transistoren, die in der Schicht 20 ausgebildet werden, und Transistoren ausgebildet sind, die in einer anderen Schicht ausgebildet werden (z. B. Transistoren, die über einem Halbleitersubstrat ausgebildet werden), viele Verbindungsabschnitte (Kontaktlöchern und Leitungen) zum Verbinden dieser Transistoren benötigt. Insbesondere werden in dem Fall, in dem eine Vielzahl von den Speicherzellen MC unter Verwendung von OS-Transistoren und Transistoren ausgebildet ist, die in einer anderen Schicht ausgebildet werden, Verbindungen zwischen den zwei Schichten für jede Speicherzelle MC benötigt, so dass die Anzahl von Verbindungsabschnitten stärker erheblich zunimmt. Die Zunahme von Verbindungsabschnitten führt zur Verringerung der Flexibilität der Schaltungsanordnung.
  • Außerdem verursacht das Eindringen von Verunreinigungen (wie z. B. Wasserstoff) in einen Oxidhalbleiter in einem OS-Transistor die Verschlechterung des OS-Transistors. Dabei dienen die Verbindungsabschnitte als Pfad für Verunreinigungen und über die Verbindungsabschnitte könnten Verunreinigungen in die Schicht 20 eindringen. Deshalb nehmen dann, wenn die Anzahl der Verbindungsabschnitte zwischen den zwei Schichten zunimmt, Verunreinigungen zu, die in den Oxidhalbleiter eindringen, was zur Verschlechterung eines OS-Transistors führt, die in der Schicht 20 ausgebildet ist.
  • Bei einer Ausführungsform der vorliegenden Erfindung wird die Speicherschaltung MEM von einer Einzelpolaritätsschaltung ausgebildet, die OS-Transistoren beinhaltet. Daher wird keine Verbindung zwischen unterschiedlichen Schichten innerhalb der Speicherschaltung MEM benötigt. Dies ermöglicht, dass die Anzahl von Verbindungsabschnitten verringert wird, was zur Erhöhung der Flexibilität der Schaltungsanordnung und zur Erhöhung der Zuverlässigkeit des OS-Transistors führt.
  • Insbesondere werden viele Speicherzellen MC bereitgestellt; daher kann, indem die Speicherzellen MC von Einzelpolaritätsschaltungen ausgebildet werden, die Anzahl von Verbindungsabschnitten deutlich verringert werden. Außerdem kann, indem die Treiberschaltung WD und die Treiberschaltung BD in der gleichen Schicht bereitgestellt werden wie das Zellenarray CA, verhindert werden, dass viele Leitungen WL und BL, die die Treiberschaltung WD und das Zellenarray CA bzw. die Treiberschaltung BD und das Zellenarray CA verbinden, zwischen den Schichten bereitgestellt werden, wodurch die Anzahl von Verbindungsabschnitten stärker verringert werden kann.
  • Es sei angemerkt, dass die Speicherschaltung MEM beispielsweise als Cache-Speicher, Hauptspeichervorrichtung, Hilfsspeichervorrichtung oder dergleichen bei einem Computer verwendet werden kann.
  • Des Weiteren kann die Schicht 20 eine Steuerschaltung CC beinhalten. Die Steuerschaltung CC weist eine Funktion zum Steuern des Betriebs der Treiberschaltung WD und der Treiberschaltung BD auf. Insbesondere weist die Steuerschaltung CC eine Funktion auf, verschiedene Signale zum Steuern des Betriebs der Treiberschaltung WD und der Treiberschaltung BD auf Basis eines Steuersignals zu erzeugen, das von außen eingegeben worden ist (wie z. B. Adresssignals, Taktsignals und Chip-Enable-Signals).
  • Die Treiberschaltung WD erzeugt ein Auswahlsignal auf Basis eines Signals, das von der Steuerschaltung CC zugeführt wird (wie z. B. Adresssignals und Steuersignals), und führt es dem Zellenarray CA zu. Die Treiberschaltung BD erzeugt auf Basis eines Signals, das von der Steuerschaltung CC zugeführt wird (wie z. B. Adresssignals und Steuersignals), ein Schreibpotential, das Daten entspricht, die von außen eingegeben worden sind, und gibt es an das Zellenarray CA aus. Die Treiberschaltung BD gibt ferner auf Basis eines Signals, das von der Steuerschaltung CC zugeführt wird (wie z. B. Adresssignals und Steuersignals), Daten, die aus dem Zellenarray CA gelesen worden sind, nach außen aus.
  • Die Steuerschaltung CC wird von einer Einzelpolaritätsschaltung ausgebildet, die OS-Transistoren beinhaltet. Daher kann die Steuerschaltung CC in der Schicht 20 bereitgestellt werden, und der Betrieb der Speicherschaltung MEM kann durch die Steuerschaltung CC gesteuert werden, die in der gleichen Schicht bereitgestellt ist. Dies ermöglicht, dass die Verbindungsabschnitte zwischen der Steuerschaltung CC und der Treiberschaltung WD sowie der Steuerschaltung CC und der Treiberschaltung BD weggelassen werden.
  • Des Weiteren kann eine andere Schaltung in der Schicht 20 bereitgestellt werden. Beispielsweise kann die Schicht 20 einen Prozessor und eine Peripherieschaltung beinhalten. In diesem Fall können der Prozessor und die Peripherieschaltung jeweils von einer Einzelpolaritätsschaltung ausgebildet, die OS-Transistoren beinhaltet.
  • Als Prozessor kann ein Hauptprozessor (Central Processor Unit: CPU), ein Mikroprozessor (Micro Processor Unit: MPU), ein Grafikprozessor (Graphics Processing Unit: GPU) oder dergleichen verwendet werden. Als Peripherieschaltung können eine Speicherschaltung, eine Eingabe-/Ausgabeschaltung, eine Stromsteuereinheit, ein Timer, ein Zähler, eine Wandlerschaltung (A/D-Wandlerschaltung, D/A-Wandlerschaltung und dergleichen) und dergleichen verwendet werden. Es sei angemerkt, dass eine Vielzahl der Peripherieschaltungen bereitgestellt sein kann.
  • Die Steuerschaltung CC kann über einen Bus mit dem Prozessor und der Peripherieschaltung verbunden sein. Dies ermöglicht, dass Daten oder ein Signal über den Bus zwischen der Steuerschaltung CC, dem Prozessor und der Peripherieschaltung gesendet und empfangen werden/wird. Beispielsweise kann eine Verarbeitung oder dergleichen durchgeführt werden, bei der zum Beispiel Daten, die von dem Zellenarray CA an die Steuerschaltung CC ausgegeben worden sind, für eine Verarbeitung des Prozessors oder der Peripherieschaltung verwendet werden.
  • Es sei angemerkt, dass die Schicht 20 über einem Halbleitersubstrat angeordnet wird und dass ein Signal, das in die Schicht 20 eingegeben werden soll, von einer Schaltung zugeführt wird, die über dem Halbleitersubstrat ausgebildet ist. 3 zeigt ein Konfigurationsbeispiel, in dem die Schicht 20 über einer Schicht 30 angeordnet ist. Die Schicht 30 beinhaltet eine Schaltung, die von einem über dem Halbleitersubstrat ausgebildeten Transistor ausgebildet ist. Außerdem kann die Schaltung eine Funktion, an die Steuerschaltung CC ein Steuersignal auszugeben, oder eine Funktion aufweisen, an die Treiberschaltung BD Daten auszugeben. Die Daten, die von der Treiberschaltung BD ausgegeben worden sind, können ferner in die Schaltung in die Schicht 30 eingegeben werden.
  • In dem Fall, in dem zwischen der Schicht 20 und der Schicht 30 Daten oder ein Signal gesendet und empfangen werden/wird, sind die Schicht 20 und die Schicht 30 durch eine Leitung verbunden, die zwischen den Schichten bereitgestellt sind.
  • Wie vorstehend beschrieben, kann bei einer Ausführungsform der vorliegenden Erfindung die Anzahl von Verbindungsabschnitten zwischen der Schicht 20 und der Schicht 30 verringert werden, indem die Speicherschaltung MEM von einer Einzelpolaritätsschaltung ausgebildet wird, die OS-Transistoren beinhaltet. Es sei angemerkt, dass die Halbleitervorrichtung 10 als Speichervorrichtung, arithmetische Vorrichtung oder dergleichen verwendet werden kann.
  • Es sei angemerkt, dass vorstehend eine Konfiguration beschrieben worden ist, bei der die Schaltung, die in der Schicht 20 bereitgestellt wird, einen OS-Transistor beinhaltet; jedoch kann ein Transistor zum Einsatz kommen, bei dem in einem Film, der einen anderen Halbleiter als Oxidhalbleiter enthält, ein Kanalbildungsbereich gebildet wird. Als derartiger Transistor kann ein Transistor angegeben werden, bei dem für die Halbleiterschicht ein amorpher Siliziumfilm, ein mikrokristalliner Siliziumfilm, ein polykristalliner Siliziumfilm, ein einkristalliner Siliziumfilm, ein amorpher Germaniumfilm, ein mikrokristalliner Germaniumfilm, ein polykristalliner Germaniumfilm oder ein einkristalliner Germaniumfilm verwendet wird.
  • Des Weiteren kann, obwohl vorstehend eine Konfiguration beschrieben worden ist, bei der die Steuerschaltung CC in der Schicht 20 bereitgestellt wird, die Steuerschaltung CC in der Schicht 30, die in 3 gezeigt wird, bereitgestellt werden. In diesem Fall wird die Steuerschaltung CC von einem Transistor ausgebildet, der über dem Halbleitersubstrat ausgebildet ist. Die Steuerschaltung CC wird ferner über einen Verbindungsabschnitt, der zwischen der Schicht 20 und der Schicht 30 ausgebildet wird, mit der Treiberschaltung WD und der Treiberschaltung BD verbunden.
  • Es sei angemerkt, dass vorstehend eine Konfiguration beschrieben worden ist, bei der der Prozessor und die Peripherieschaltung bereitgestellt werden; der Prozessor und die Peripherieschaltung können in der Schicht 30 bereitgestellt werden. In diesem Fall werden der Prozessor und die Peripherieschaltung von einem Transistor ausgebildet, der über dem Halbleitersubstrat ausgebildet ist.
  • <Konfigurationsbeispiel 2 einer Halbleitervorrichtung>
  • 2 zeigt ein Konfigurationsbeispiel der Halbleitervorrichtung 10, bei der eine Schicht 20 bereitgestellt wird, die die Speicherschaltung MEM beinhaltet; jedoch können zwei oder mehr Schichten 20 übereinander angeordnet werden. 4 zeigt eine Konfiguration, bei der N (N ist eine Ganzzahl von größer als oder gleich 2) Schichten 20 (Schichten 20_1 bis 20_N) übereinander angeordnet werden. Die Schichten 20_1 bis 20_N beinhalten die Speicherschaltungen MEM_1 bzw. MEM_N. Es sei angemerkt, dass die Konfiguration und die Funktion der Speicherschaltungen MEM_1 bis MEM_N denjenigen der Speicherschaltung MEM in 2 gleich sind.
  • Auf diese Weise können, indem die Speicherschaltungen MEM übereinander angeordnet werden, die Menge an Daten erhöht werden, die in der Halbleitervorrichtung 10 gespeichert werden können.
  • <Konfigurationsbeispiel 3 einer Halbleitervorrichtung>
  • 2 zeigt ein Konfigurationsbeispiel, in dem in der Schicht 20 die Speicherschaltung MEM bereitgestellt wird; jedoch ist eine Schaltung, die in der Schicht 20 bereitgestellt wird, nicht auf die Speicherschaltung MEM beschränkt. In der Schicht 20 kann ferner eine Vielzahl von Schaltungen mit verschiedenen Funktionen bereitgestellt werden. 5 zeigt ein Konfigurationsbeispiel, in dem die Schicht 20 die Speicherschaltung MEM, ein FPGA und eine arithmetische Analogschaltung beinhaltet.
  • Ein FPGA ist eine Vorrichtung, deren Schaltungskonfiguration beliebig von dem Benutzer geändert werden kann. Eine Veränderung der Schaltungskonfiguration des FPGA wird durch Veränderung von Daten (Konfigurationsdaten) durchgeführt, die in einem Konfigurationsspeicher gespeichert worden sind, der bei einem Logikelement und einem Routing-Schalter des FPGA bereitgestellt ist. Der Konfigurationsspeicher kann von einer Einzelpolaritätsschaltung ausgebildet werden, die OS-Transistoren beinhaltet.
  • Die arithmetische Analogschaltung weist eine Funktion zum Durchführen einer Berechnung unter Verwendung von analogen Daten auf. Die analogen Daten werden in dem analogen Speicher gespeichert, der in der arithmetischen Analogschaltung bereitgestellt ist. Die arithmetische Analogschaltung kann beispielsweise für eine Berechnung der künstlichen Intelligenz (KI) verwendet werden. Insbesondere kann eine Produkt-Summen-Operation eines neuronalen Netzes durch die arithmetische Analogschaltung durchgeführt werden, die in der Schicht 20 bereitgestellt ist. Indem die Produkt-Summen-Operation durch die arithmetische Analogschaltung durchgeführt wird, können die Verkleinerung der Schaltungsgröße und die Verbesserung des Stromverbrauchs erzielt werden. Der analoge Speicher, der in der arithmetischen Analogschaltung bereitgestellt wird, kann von einer Einzelpolaritätsschaltung ausgebildet werden, die OS-Transistoren beinhaltet.
  • Es sei angemerkt, dass 5 ein Konfigurationsbeispiel zeigt, in dem die Speicherschaltung MEM, das FPGA und die arithmetische Analogschaltung in der gleichen Schicht 20 bereitgestellt werden; jedoch können diese Schaltungen jeweils in einer verschiedenen Schicht 20 bereitgestellt sein.
  • <Konfigurationsbeispiel 4 einer Halbleitervorrichtung>
  • Eine Halbleitervorrichtung 10 kann als Abbildungsvorrichtung dienen. 6 zeigt ein Konfigurationsbeispiel der Halbleitervorrichtung 10, die als Abbildungsvorrichtung dient. Die Halbleitervorrichtung 10 in 6 weist eine Struktur auf, bei der eine Schicht 40 über der Schicht 20, die die Speicherschaltung MEM beinhaltet (siehe 2), angeordnet ist.
  • Die Schicht 40 beinhaltet einen Licht empfangenden Abschnitt 41, der von einer Vielzahl von Licht empfangenden Elementen ausgebildet ist. Der Licht empfangende Abschnitt 41 weist eine Funktion zum Umwandeln emittierten Lichts 42 in ein elektrisches Signal und Ausgeben dieses als Abbildungsdaten auf.
  • Als Licht empfangendes Element kann beispielsweise eine pn-Übergangs-Photodiode, bei der ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht verwendet wird, oder dergleichen verwendet werden. Das photoelektrische Umwandlungselement mit einem auf Selen basierenden Material weist eine hohe externe Quanteneffizienz in Bezug auf sichtbares Licht auf, und unter Verwendung des photoelektrischen Umwandlungselements kann ein in hohem Maße empfindlicher optischer Sensor erhalten werden.
  • Ein auf Selen basierendes Material kann als p-Typ-Halbleiter verwendet werden. Als auf Selen basierendes Material kann kristallines Selen, wie z. B. einkristallines Selen und polykristallines Selen, amorphes Selen, eine Verbindung aus Kupfer, Indium und Selen (CIS), eine Verbindung aus Kupfer, Indium, Gallium und Selen (CIGS) oder dergleichen verwendet werden.
  • Der n-Typ-Halbleiter der vorstehenden pn-Übergangs-Photodiode wird vorzugsweise unter Verwendung eines Materials ausgebildet, das eine größere Bandlücke und eine Durchlässigkeit für sichtbares Licht aufweist. Beispielsweise kann Zinkoxid, Galliumoxid, Indiumoxid, Zinnoxid oder ein Oxid, in dem diese gemischt sind, oder dergleichen verwendet werden.
  • Des Weiteren kann als Licht empfangendes Element der Schicht 40 eine pn-Übergangs-Photodiode verwendet werden, die einen p-Typ-Siliziumhalbleiter und einen n-Typ-Siliziumhalbleiter enthält. Außerdem kann als Licht empfangendes Element auch eine pin-Übergangs-Photodiode verwendet werden, bei der eine i-Typ-Siliziumhalbleiterschicht zwischen einem p-Typ-Siliziumhalbleiter und einem n-Typ-Siliziumhalbleiter bereitgestellt ist.
  • Die vorstehend beschriebene Photodiode, die Silizium enthält, kann mit einkristallinem Silizium, amorphem Silizium, mikrokristallinem Silizium, polykristallinem Silizium oder dergleichen ausgebildet werden.
  • Des Weiteren kann die Schicht 40 eine Treiberschaltung 43 beinhalten, die mit dem Licht empfangenden Abschnitt 41 verbunden ist. Es werden Abbildungsdaten, die von dem Licht empfangenden Abschnitt 41 erhalten worden sind, von der Treiberschaltung 43 gelesen und nach außen ausgegeben werden. Es sei angemerkt, dass die Treiberschaltung 43 von einer Einzelpolaritätsschaltung ausgebildet sein kann, die OS-Transistoren beinhaltet.
  • Die Halbleitervorrichtung 10 in 6 kann als Sensor oder dergleichen verwendet werden, der in einer Kamera eingebaut wird.
  • Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein konkretes Konfigurationsbeispiel der Speicherschaltung beschrieben, das bei der vorstehenden Ausführungsform beschrieben worden ist.
  • 7 zeigt ein konkretes Konfigurationsbeispiel der Speicherschaltung MEM. Die Speicherschaltung MEM in 7 beinhaltet eines oder eine Vielzahl von Zellenarrays CA und eine Verstärkerschaltung/Verstärkerschaltungen ACa, deren Anzahl derjenigen des/der Zellenarrays CA gleich ist. Außerdem beinhaltet die Speicherschaltung MEM eine Verstärkerschaltung ACb, die eine Vielzahl von Leseverstärkern SA beinhaltet, die Treiberschaltung SAD und die Eingabe-/Ausgabeschaltung IO. In der Treiberschaltung BD in 1 sind die Verstärkerschaltung ACa, die Verstärkerschaltung ACb, die Treiberschaltung SAD und die Eingabe-/Ausgabeschaltung IO enthalten.
  • Die Verstärkerschaltung ACa weist eine Funktion zum Verstärken des Potentials der Leitung BL auf. Insbesondere wird ein Potential, das der Leitung BL von dem Zellenarray CA zugeführt wird (Lesepotential), von der Verstärkerschaltung ACa verstärkt und an eine Leitung GBL ausgegeben. Es sei angemerkt, dass die Verstärkerschaltung ACa eine Funktion aufweisen kann, auszuwählen, ob das Potential der Leitung BL an die Leitung GBL ausgegeben werden soll oder nicht. Des Weiteren wird das Potential, das an die Leitung GBL ausgegeben worden ist, in die Verstärkerschaltung ACb eingegeben.
  • Die Verstärkerschaltung ACb weist eine Funktion zum Verstärken des Potentials der Leitung GBL auf. Insbesondere weist die Verstärkerschaltung ACb eine Funktion, das Lesepotential, das von dem Zellenarray CA über die Verstärkerschaltung ACa ausgegeben worden ist, zu verstärken, und eine Funktion auf, das verstärkte Lesepotential an die Eingabe-/Ausgabeschaltung IO auszugeben. Des Weiteren weist die Verstärkerschaltung ACb eine Funktion, das Schreibpotential, das von der Eingabe-/Ausgabeschaltung IO eingegeben worden ist, zu verstärken, und eine Funktion auf, das verstärkte Schreibpotential an die Leitung GBL auszugeben. Beim Verstärken des Potentials durch die Verstärkerschaltung ACb wird eine Vielzahl der Leseverstärker SA verwendet.
  • Der Leseverstärker SA weist eine Funktion zum Verstärken der Potentialdifferenz zwischen zwei Leitungen GBL auf. Insbesondere ist der Leseverstärker SA mit zwei Leitungen GBL verbunden und weist eine Funktion auf, die Potentialdifferenz zwischen dem Potential von einer der zwei Leitungen GBL, das als Referenzpotential verwendet wird, und dem Potential der anderen der zwei Leitungen GBL zu verstärken. Der Leseverstärker SA weist ferner eine Funktion zum Halten der Potentialdifferenz zwischen den zwei Leitungen GBL auf.
  • Es sei angemerkt, dass der Betrieb des Leseverstärkers SA durch die Treiberschaltung SAD gesteuert werden kann. Die Treiberschaltung SAD weist eine Funktion, ein Steuersignal zum Steuern des Betriebs des Leseverstärkers SA, ein Adresssignal oder dergleichen zu empfangen, und eine Funktion auf, das Steuern des Betriebs des Leseverstärkers SA oder dergleichen durchzuführen. Durch die Treiberschaltung SAD werden das Auswählen des Leseverstärkers SA, der an die Eingabe-/Ausgabeschaltung IO ein Signal ausgibt, das Auswählen des Leseverstärkers SA, der ein Signal empfängt, das von der Eingabe-/Ausgabeschaltung IO ausgegeben worden ist, und dergleichen durchgeführt. Es sei angemerkt, dass die Treiberschaltung SAD mit der Steuerschaltung 21 in 2 verbunden sein kann.
  • Die Eingabe-/Ausgabeschaltung IO weist eine Funktion auf, Daten, die aus dem Zellenarray CA über den Leseverstärker SA gelesen worden sind, nach außen auszugeben. Die Eingabe-/Ausgabeschaltung IO weist ferner eine Funktion auf, Daten, die von außen eingegeben worden sind, über den Leseverstärker SA an das Zellenarray CA auszugeben.
  • Es sei angemerkt, dass zwischen der Verstärkerschaltung ACb und der Eingabe-/Ausgabeschaltung IO eine weitere Verstärkerschaltung bereitgestellt sein kann. Die Verstärkerschaltung weist eine Funktion, die Ausgabe der Verstärkerschaltung ACb zu verstärken und der Eingabe-/Ausgabeschaltung IO zuzuführen, und eine Funktion auf, die Ausgabe der Eingabe-/Ausgabeschaltung IO zu verstärken und der Verstärkerschaltung ACb zuzuführen.
  • Die Verstärkerschaltung ACa, die Verstärkerschaltung ACb, die Treiberschaltung SAD und die Eingabe-/Ausgabeschaltung IO können jeweils von einer Einzelpolaritätsschaltung ausgebildet sein, die OS-Transistoren beinhaltet. Dies ermöglicht, dass die Treiberschaltung BD von einer Einzelpolaritätsschaltung ausgebildet wird, und die Treiberschaltung BD kann in der Schicht 20 in 2 bereitgestellt werden.
  • Es sei angemerkt, dass die jeweiligen Schaltungen in der Speicherschaltung MEM auch wie in 8 angeordnet werden können. In 8 sind eine Vielzahl der Zellenarrays CA und eine Vielzahl der Verstärkerschaltungen ACa jeweils in vertikale Richtung dieser Zeichnung einander zugewandt angeordnet, wobei die Verstärkerschaltung ACb dazwischen liegt. Des Weiteren ist der Leseverstärker SA mit einer Leitung GBL, die mit dem oberen Zellenarray CA verbunden ist, und einer Leitung GBL verbunden, die mit dem unteren Zellenarray CA verbunden ist, und verstärkt die Potentialdifferenz zwischen diesen Leitungen GBL.
  • Es sei angemerkt, dass die in 7 und 8 dargestellten Anordnungen der Speicherschaltungen MEM als gefaltete Anordnung bzw. offene Anordnung bezeichnet werden können.
  • Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird ein Konfigurationsbeispiel der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung anhand von 9 bis 27 beschrieben.
  • <Konfigurationsbeispiel einer Halbleitervorrichtung>
  • 9 bis 14 sind Draufsichten auf eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung, die einen Transistor 700, eine Speicherzelle 600a und eine Speicherzelle 600b beinhaltet, und Querschnittsansichten derselben. Es sei angemerkt, dass nachstehend in einigen Fällen die Speicherzelle 600a und die Speicherzelle 600b gemeinsam als Speicherzelle 600 bezeichnet werden.
  • 9 ist eine Querschnittsansicht der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und entspricht der Schicht 20, die bei der vorstehenden Ausführungsform gezeigt worden ist. 10 ist eine Querschnittsansicht einer Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung, die sich von derjenigen in 9 unterscheidet. 11 ist eine Querschnittsansicht des Transistors 700, dessen Querschnittsansicht in der Kanallängsrichtung in 9 dargestellt wird, in der Kanalbreitenrichtung. 12(A) ist eine Draufsicht auf die Speicherzelle 600a und die Speicherzelle 600b. 12(B), 13(A) und 13(B) sind Querschnittsansichten der Speicherzelle 600a und der Speicherzelle 600b. Hier ist 12(B) eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 12(A) gekennzeichnet wird, und ist auch eine Querschnittsansicht eines Transistors 200a und eines Transistors 200b in einer Kanallängsrichtung. 13(A) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 12(A) gekennzeichnet wird, und ist auch eine Querschnittsansicht des Transistors 200a in einer Kanalquerrichtung. Es sei angemerkt, dass eine Querschnittsansicht des Transistors 200b in der Kanalbreitenrichtung gleich der Querschnittsansicht des Transistors 200a in der Kanalbreitenrichtung, die in 13(A) gezeigt wird. 13(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A5-A6 in 12(A) gekennzeichnet wird. 14 ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A7-A8 in 12(A) gekennzeichnet wird. Es sei angemerkt, dass einige Komponenten in der Draufsicht in 12(A) zur Vereinfachung der Zeichnung nicht dargestellt werden.
  • Der Transistor 700 entspricht hier einem Transistor, der in der Treiberschaltung WD, der Treiberschaltung BD oder der Steuerschaltung CC bereitgestellt ist. Die Speicherzelle 600a entspricht der Speicherzelle MCa, der Transistor 200a entspricht dem Transistor Ta und ein Kondensator 100a entspricht dem Kondensator Ca. Die Speicherzelle 600b entspricht der Speicherzelle MCb, der Transistor 200b entspricht dem Transistor Tb und ein Kondensator 100b entspricht dem Kondensator Cb. Es sei angemerkt, dass nachstehend in einigen Fällen der Transistor 200a und der Transistor 200b gemeinsam als Transistor 200 bezeichnet werden. Ferner werden nachstehend in einigen Fällen der Kondensator 100a und der Kondensator 100b gemeinsam als Kondensator 100 bezeichnet.
  • Die Schicht, die der Schicht 20 der Halbleitervorrichtung dieser Ausführungsform entspricht, beinhaltet den Transistor 200a, den Transistor 200b, den Kondensator 100a, den Kondensator 100b, den Transistor 700 sowie einen Isolator 210, einen Isolator 212, einen Isolator 273, einen Isolator 274, einen Isolator 280, einen Isolator 282 und einen Isolator 284, die als Zwischenschichtfilm dienen. Die Schicht beinhaltet ferner einen Leiter 203a, der elektrisch mit dem Transistor 200a verbunden ist und als Leitung dient, und einen Leiter 203b, der elektrisch mit dem Transistor 200b verbunden ist und als Leitung dient, sowie einen Leiter 240a, einen Leiter 240b und einen Leiter 240c, die als Anschlusspfropfen dienen. Die Schicht beinhaltet ferner einen Leiter 703, der elektrisch mit dem Transistor 700 verbunden ist und als Leitung dient, sowie einen Leiter 740a und einen Leiter 740b, die als Anschlusspfropfen dienen. Ferner können über dem Isolator 284 ein Leiter 112, der mit dem Leiter 240 oder dem Leiter 740 verbunden ist und als Leitungsschicht dient, und ein Isolator 150 bereitgestellt sein.
  • Es sei angemerkt, dass nachstehend in einigen Fällen der Leiter 203a und der Leiter 203b gemeinsam als Leiter 203 bezeichnet werden. Ferner werden nachstehend in einigen Fällen der Leiter 240a, der Leiter 240b und der Leiter 240c gemeinsam als Leiter 240 bezeichnet. Ferner werden nachstehend in einigen Fällen der Leiter 740a und der Leiter 740b gemeinsam als Leiter 740 bezeichnet. Hier werden der Leiter 703 und der Leiter 740 in der gleichen Schicht wie der Leiter 203 bzw. der Leiter 240 ausgebildet und weisen jeweils eine Struktur auf, die derjenigen des Leiters 203 bzw. des Leiters 240 ähnlich ist. Dementsprechend kann für den Leiter 703 und den Leiter 740 auf die Beschreibung des Leiter 203 und des Leiters 240 verwiesen werden.
  • Es sei angemerkt, dass ein erster Leiter des Leiters 203 in Kontakt mit einer Innenwand einer Öffnung des Isolators 212 ausgebildet ist und ein zweiter Leiter des Leiters 203 weiter innen ausgebildet ist. Hier kann eine Oberseite des Leiters 203 auf im Wesentlichen der gleichen Höhe wie eine Oberseite des Isolators 212 liegen. Es sei angemerkt, dass, obwohl bei dieser Ausführungsform eine Struktur gezeigt wird, bei der der erste Leiter des Leiters 203 und der zweite Leiter des Leiters 203 übereinander angeordnet sind, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise wird der Leiter 203 mit einer einschichtigen Struktur oder einer mehrschichtigen Struktur aus drei oder mehr Schichten bereitgestellt werden. Ferner können in dem Fall, in dem das Strukturteil eine mehrschichtige Struktur aufweist, die jeweiligen Schichten nach der Ausbildungsreihenfolge mit Ordnungszahlen versehen und voneinander unterschieden werden. Es sei angemerkt, dass der Leiter 703 eine Struktur aufweist, die derjenigen des Leiters 203 ähnlich ist.
  • Der Isolator 273 wird über dem Transistor 200a, dem Transistor 200b, dem Transistor 700 und dem Kondensator 100 bereitgestellt. Der Isolator 274 wird über dem Isolator 273 bereitgestellt. Der Isolator 280 wird über dem Isolator 274 bereitgestellt. Der Isolator 282 wird über dem Isolator 280 bereitgestellt. Der Isolator 284 wird über dem Isolator 282 bereitgestellt.
  • Des Weiteren ist der Leiter 240 in Kontakt mit einer Öffnung in dem Isolator 273, dem Isolator 274, dem Isolator 280, dem Isolator 282 und dem Isolator 284 ausgebildet. Hier kann die Oberseite des Leiters 240 im Wesentlichen auf der gleichen Höhe wie die Oberseite des Isolators 284 liegen. Es sei angemerkt, dass, obwohl bei dieser Ausführungsform der Leiter 240 eine mehrschichtige Struktur aus zwei Schichten aufweist, die vorliegende Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leiter 240 eine Einzelschicht sein oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen. Es sei angemerkt, dass der Leiter 740 eine Struktur aufweist, die derjenigen des Leiters 240 ähnlich ist.
  • Wie in 12 und 13(A) gezeigt, beinhalten der Transistor 200a und der Transistor 200b einen Isolator 214 und einen Isolator 216, die über dem Substrat (nicht dargestellt) angeordnet sind, einen Leiter 205a und einen Leiter 205b, die derart angeordnet sind, dass sie in dem Isolator 214 und dem Isolator 216 eingebettet sind, einen der Isolator 220, der über dem Isolator 216, dem Leiter 205a und dem Leiter 205b angeordnet ist, einen Isolator 222, der über dem Isolator 220 angeordnet ist, einen Isolator 224, der über dem Isolator 222 angeordnet ist, ein Oxid 230a, der über dem Isolator 224 angeordnet ist, ein Oxid 230b, das über dem Oxid 230a angeordnet ist, ein Oxid 230ca und ein Oxid 230cb, die über dem Oxid 230b angeordnet sind, einen Isolator 250a, der über dem Oxid 230ca angeordnet ist, einen Isolator 250b, der über dem Oxid 230cb angeordnet ist, ein Metalloxid 252a, das über dem Isolator 250a angeordnet ist, ein Metalloxid 252b, das über dem Isolator 250b angeordnet ist, einen Leiter 260a (einen Leiter 260aa und einen Leiter 260ab), der über dem Metalloxid 252a angeordnet ist, einen Leiter 260b (einen Leiter 260ba und einen Leiter 260bb), der über dem Metalloxid 252b angeordnet ist, einen Isolator 270a, der über dem Leiter 260a angeordnet ist, einen Isolator 271a, der über dem Isolator 270a angeordnet ist, einen Isolator 271b, der über dem Isolator 270b angeordnet ist, einen Isolator 275a, der in Kontakt mit mindestens den Seitenflächen des Oxids 230ca, des Isolators 250a, des Metalloxids 252a und des Leiters 260a angeordnet ist, einen Isolator 275b, der in Kontakt mit mindestens den Seitenflächen des Oxids 230cb, des Isolators 250b, des Metalloxids 252b und des Leiters 260b angeordnet ist, eine Schicht 242, die über dem Oxid 230a und dem Oxid 230b ausgebildet ist. Bei der Schicht 242 wird in einigen Fällen ein Teil, der sich zwischen dem Leiter 260a und dem Leiter 260b befindet, als Schicht 242b bezeichnet, ein Teil, der sich auf der gegenüberliegenden Seite der Schicht 242b bezüglich des Leiters 260a befindet, wird als Schicht 242a bezeichnet, und ein Teil, der sich auf der gegenüberliegenden Seite der Schicht 242b bezüglich des Leiters 260b befindet, wird als Schicht 242c bezeichnet. In Kontakt mit der Schicht 242b ist der Leiter 240b angeordnet.
  • Bei dem Transistor 200a dient die Schicht 242a als ein Anschluss von Source oder Drain, die Schicht 242b als der andere Anschluss von Source oder Drain, der Leiter 260a als Vordergate, der Isolator 250a als Gate-Isolierfilm für das Vordergate, der Leiter 205a als Rückgate sowie der Isolator 220, der Isolator 222 und der Isolator 224 als Gate-Isolierfilm für das Rückgate. Bei dem Transistor 200b dient die Schicht 242b als ein Anschluss von Source oder Drain, die Schicht 242c als der andere Anschluss von Source oder Drain, der Leiter 260b als Vordergate, der Isolator 250b als Gate-Isolierfilm für das Vordergate, der Leiter 205b als Rückgate sowie der Isolator 220, der Isolator 222 und der Isolator 224 als Gate-Isolierfilm für das Rückgate. Des Weiteren ist der Leiter 240b elektrisch mit einem Leiter verbunden, der der Leitung BL entspricht. Des Weiteren ist der Leiter 260a elektrisch mit einem Leiter verbunden, der als Leitung WLa dient oder der Leitung WLa entspricht. Des Weiteren ist der Leiter 260b elektrisch mit einem Leiter verbunden, der als Leitung WLb dient oder der Leitung WLb entspricht. Des Weiteren dienen der Leiter 203a und der Leiter 203b als Leitung BGL.
  • Es sei angemerkt, dass nachstehend in einigen Fällen das Oxid 230a, das Oxid 230b, das Oxid 230ca und das Oxid 230cb gemeinsam als Oxid 230 bezeichnet werden. Ferner werden nachstehend in einigen Fällen das Oxid 230ca und das Oxid 230cb gemeinsam als Oxid 230c bezeichnet. Ferner werden nachstehend in einigen Fällen der Leiter 205a und der Leiter 205b gemeinsam als Leiter 205 bezeichnet. Ferner werden nachstehend in einigen Fällen der Isolator 250a und der Isolator 250b gemeinsam als Isolator 250 bezeichnet. Ferner werden nachstehend in einigen Fällen das Metalloxid 252a und das Metalloxid 252b gemeinsam als Metalloxid 252 bezeichnet. Ferner werden nachstehend in einigen Fällen der Leiter 260a und der Leiter 260b gemeinsam als Leiter 260 bezeichnet. Ferner werden nachstehend in einigen Fällen der Leiter 260aa und der Leiter 260ab gemeinsam als Leiter 260a bezeichnet. Ferner werden nachstehend in einigen Fällen der Leiter 260ba und der Leiter 260bb gemeinsam als Leiter 260b bezeichnet. Ferner werden nachstehend in einigen Fällen der Isolator 270a und der Isolator 270b gemeinsam als Isolator 270 bezeichnet. Ferner werden nachstehend in einigen Fällen der Isolator 271a und der Isolator 271b gemeinsam als Isolator 271 bezeichnet. Ferner werden nachstehend in einigen Fällen der Isolator 275a und der Isolator 275b gemeinsam als Isolator 275 bezeichnet. Des Weiteren wird der Transistor 200b in der gleichen Schicht wie der Transistor 200a und weist eine Struktur auf, die derjenigen des Transistors 200a ähnlich ist. Wie vorstehend beschrieben, kann, sofern nicht anders angegeben, nachstehend für die Struktur des Transistors 200b auf die Beschreibung der Struktur des Transistors 200a verwiesen werden.
  • Wie in 9 und 11 gezeigt, beinhaltet ferner der Transistor 700 einen Isolator 214 und einen Isolator 216, die über einem Substrat (nicht dargestellt) bereitgestellt sind, einen Leiter 705, der derart bereitgestellt ist, dass er in dem Isolator 214 und dem Isolator 216 eingebettet ist, einen Isolator 220, der über dem Isolator 216 und dem Leiter 705 bereitgestellt ist, einen Isolator 222, der über dem Isolator 220 bereitgestellt ist, einen Isolator 724, der über dem Isolator 222 bereitgestellt ist, ein Oxid 730 (ein Oxid 730a, ein Oxid 730b und ein Oxid 730c), das über dem Isolator 724 bereitgestellt ist, einen Isolator 750, der über dem Oxid 730 bereitgestellt ist, ein Metalloxid 752, der über dem Isolator 750 bereitgestellt ist, einen Leiter 760 (einen Leiter 760a und einen Leiter 760b), der über dem Metalloxid 752 bereitgestellt ist, einen Isolator 770, der über dem Leiter 760 bereitgestellt ist, einen Isolator 771, der über dem Isolator 770 bereitgestellt ist, einen Isolator 775, der in Kontakt mit mindestens den Seitenflächen des Oxids 730c, des Isolators 750, des Metalloxids 752 und des Leiters 760 bereitgestellt ist, und Schichten 742, die über dem Oxid 730 ausgebildet sind. Des Weiteren wird der Leiter 740a derart bereitgestellt, dass er in Kontakt mit einer der Schichten 742 ist, und der Leiter 740b wird derart bereitgestellt, dass er in Kontakt mit der anderen der Schichten 742 ist.
  • Bei dem Transistor 700 dient eine der Schichten 742 als ein Anschluss von Source und Drain, die andere der Schichten 742 dient als der andere Anschluss von Source und Drain, der Leiter 760 dient als Vordergate und der Leiter 705 dient als Rückgate.
  • Dabei wird der Transistor 700 in der gleichen Schicht wie der Transistor 200 und weist eine Struktur auf, die derjenigen des Transistors 200 ähnlich ist. Daher weist das Oxid 730 eine Struktur auf, die derjenigen des Oxids 230 gleich ist, und für das Oxid 730 kann auf die Beschreibung des Oxids 230 verwiesen werden. Der Leiter 705 weist eine Struktur auf, die derjenigen des Leiters 205 gleich ist, und für den Leiter 705 kann auf die Beschreibung des Leiters 205 verwiesen werden. Der Isolator 724 weist eine Struktur auf, die derjenigen des Isolators 224 gleich ist, und für den Isolator 724 kann auf die Beschreibung des Isolators 224 verwiesen werden. Der Isolator 750 weist eine Struktur auf, die derjenigen des Isolators 250 gleich ist, und für den Isolator 750 kann auf die Beschreibung des Isolators 250 verwiesen werden. Das Metalloxid 752 weist eine Struktur auf, die derjenigen des Metalloxids 252 gleich ist, und für das Metalloxid 752 kann auf die Beschreibung des Metalloxids 252 verwiesen werden. Der Leiter 760 weist eine Struktur auf, die derjenigen des Leiters 260 gleich ist, und für den Leiter 760 kann auf die Beschreibung des Leiters 260 verwiesen werden. Der Isolator 770 weist eine Struktur auf, die derjenigen des Isolators 270 gleich ist, und für den Isolator 770 kann auf die Beschreibung des Isolators 270 verwiesen werden. Der Isolator 771 weist eine Struktur auf, die derjenigen des Isolators 271 gleich ist, und für den Isolator 771 kann auf die Beschreibung des Isolators 271 verwiesen werden. Der Isolator 775 weist eine Struktur auf, die derjenigen des Isolators 275 gleich ist, und für den Isolator 775 kann auf die Beschreibung des Isolators 275 verwiesen werden. Wie vorstehend beschrieben, kann, sofern nicht anders angegeben, nachstehend für die Struktur des Transistors 700 auf die Beschreibung der Struktur des Transistors 200 verwiesen werden.
  • Es sei angemerkt, dass, obwohl bei dem Transistor 200 drei Schichten, nämlich das Oxid 230a, das Oxid 230b und das Oxid 230c, übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann eine einschichtige Struktur aus dem Oxid 230b, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230a, eine zweischichtige Struktur aus dem Oxid 230b und dem Oxid 230c oder eine mehrschichtige Struktur aus vier oder mehr Schichten zum Einsatz kommen. Das Gleiche gilt auch für das Oxid 730 des Transistors 700. Obwohl eine Struktur gezeigt ist, bei der der Leiter 260a und der Leiter 260b in dem Transistor 200 übereinander angeordnet sind, ist die vorliegende Erfindung nicht auf diese Struktur beschränkt. Das Gleiche gilt auch für den Leiter 760 des Transistors 700.
  • Der Kondensator 100a beinhaltet die Schicht 242a (einen Bereich des Oxids 230, der als ein Anschluss von Source und Drain des Transistors 200a dient), einen Isolator 130a über der Schicht 242a und einen Leiter 120a über dem Isolator 130a. Der Leiter 120a wird derart bereitgestellt, dass er sich mindestens teilweise mit der Schicht 242a überlappt, wobei dazwischen der Isolator 130a liegt. Außerdem wird der Leiter 240a über und in Kontakt mit dem Leiter 120a bereitgestellt. Der Kondensator 100b beinhaltet die Schicht 242c (einen Bereich des Oxids 230, der als ein Anschluss von Source und Drain des Transistors 200b dient), einen Isolator 130b über der Schicht 242c und einen Leiter 120b über dem Isolator 130b. Der Leiter 120b wird derart bereitgestellt, dass er sich mindestens teilweise mit der Schicht 242b überlappt, wobei dazwischen der Isolator 130b liegt. Des Weiteren wird über und in Kontakt mit dem Leiter 120b der Leiter 240c bereitgestellt. Es sei angemerkt, dass nachstehend in einigen Fällen der Isolator 130a und der Isolator 130b gemeinsam als Isolator 130 bezeichnet werden. Des Weiteren werden nachstehend der Leiter 120a und der Leiter 120b gemeinsam als Leiter 120 bezeichnet werden.
  • Bei dem Kondensator 100a dient die Schicht 242a als eine der Elektroden und der Leiter 120a als die andere der Elektroden. Der Isolator 130a dient als Dielektrikum des Kondensators 100a. Hier dient die Schicht 242a als ein Anschluss von Source und Drain des Transistors 200a und eine der Elektroden des Transistors 100a, und dient als Knoten N. Ferner ist der Leiter 240a elektrisch mit dem Leiter verbunden, der der Leitung VL entspricht.
  • Bei dem Kondensator 100b dient die Schicht 242c als eine der Elektroden und der Leiter 120b dient als die andere der Elektroden. Der Isolator 130b dient als Dielektrikum des Kondensators 100b. Hier dient die Schicht 242c als ein Anschluss von Source und Drain des Transistors 200b und eine der Elektroden des Transistors 100b, und dient als Knoten N. Ferner ist der Leiter 240c elektrisch mit dem Leiter verbunden, der der Leitung VL entspricht.
  • Es sei angemerkt, dass in 9 und dergleichen der Isolator 130a und der Isolator 130b eine mehrschichtige Struktur aufweisen; jedoch können sie, wie in 10 gezeigt, eine einschichtige Struktur aufweisen. Obwohl bei der Struktur in 9 der Leiter 740a und der Leiter 740b benachbart sind, können sie, wie in 10 gezeigt, voneinander entfernt bereitgestellt sein. Der Leiter 240a und der Leiter 240c, die elektrisch mit der Leitung VL, die in dem Isolator 280 und dergleichen eingebettet ist, verbunden sind, können, wie in 10 gezeigt, weggelassen werden, indem eine Elektrode des Kondensators 100a und eine Elektrode des Kondensators 100b ihre Funktionen aufweisen. 10 zeigt eine Struktur, bei der sich die Leitung BL und die Leitungen WLa und WLb zueinander senkrecht kreuzen.
  • Es sei angemerkt, dass in 12 und dergleichen der Leiter 240a, der Leiter 240b und der Leiter 240c in einer geraden Reihe angeordnet sind; jedoch ist die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt und kann je nach der Schaltungsanordnung und dem Ansteuerverfahren des Speicherzellenarrays auf angemessene Weise angeordnet werden. Ferner müssen der Leiter 240a und der Leiter 240c nicht notwendigerweise bereitgestellt werden. Es sei angemerkt, dass in dem Fall, in dem sich, wie in 16 gezeigt, der Leiter 120a und der Leiter 120b weiter erstrecken und auch als Leitungen dienen, der Leiter 240a und der Leiter 240c nicht bereitgestellt werden müssen. Der Leiter 260a und der Leiter 260b sowie der Leiter 203a und der Leiter 203b können auf ähnliche Weise wie der Leiter 120a und der Leiter 120b auch als Leitungen dienen; in diesem Fall können sie sich in der Kanalbreitenrichtung des Transistors 200a oder des Transistors 200b erstrecken. Es sei angemerkt, dass sich in 16 der Leiter 120a, der Leiter 120b, der Leiter 203a und der Leiter 203b, die als Leitungen dienen, in einer Richtung erstrecken, die derjenigen Leiters 260a und des Leiters 260b gleich ist; jedoch ist eine Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt und kann je nach der Schaltungsanordnung und dem Ansteuerverfahren des Speicherzellenarrays auf angemessene Weise angeordnet werden.
  • Bei der Speicherzelle 600a und der Speicherzelle 600b, die in 16 gezeigt werden, kann eine Struktur erhalten werden, bei der sich, wie in 17 gezeigt, die Leitung WLa und die Leitung WLb sowie die Leitung BL derart bereitgestellt werden, dass sie sich zueinander senkrecht (in x-Richtung und y-Richtung der Zeichnung) kreuzen. Bei der Struktur kann sich die Leitung VL in der Richtung bereitgestellt werden, in der sich die Leitung WLa und die Leitung WLb erstrecken (in x-Richtung der Zeichnung).
  • 18 ist eine Draufsicht, bei der die Speicherzelle 600a und die Speicherzelle 600b, die in 16 gezeigt werden, in einer Matrix von 3 Zeilen und 3 Spalten angeordnet sind. Die Leitungen, die sich von dem Leiter 260 erstrecken, entsprechen den Leitungen WL_1 bis WL_6 und die Leitungen, die sich von dem Leiter 120 erstrecken, entsprechen den Leitungen VL._Die Leitungen BL_1 bis BL_3 sind in Kontakt mit der Oberseite des Leiters 240b bereitgestellt. Die Erstreckungsrichtung der Leitungen WL_1 bis WL_6 und die Erstreckungsrichtung der Leitungen BL_1 bis BL_3 kreuzen sich im Wesentlichen senkrecht. Des Weiteren kann sich die Erstreckungsrichtung der Leitung VL und die Erstreckungsrichtung der Leitungen BL_1 bis BL_3 im Wesentlichen senkrecht kreuzen. Wie in 18 gezeigt, werden die Speicherzelle 600a und die Speicherzelle 600b in einer Matrix angeordnet, wodurch das Zellenarray, das in 1 und dergleichen dargestellt wird, ausgebildet werden kann. Es sei angemerkt, dass, obwohl in 18 ein Beispiel dargestellt ist, in dem die Speicherzelle 600a und die Speicherzelle 600b in drei Zeilen und drei Spalten angeordnet sind, diese Ausführungsform nicht darauf beschränkt ist und die Anzahl und die Anordnung der Speicherzelle oder der Leitungen in dem Zellenarray in angemessener Weise bestimmt werden können. Der Einfachheit der Zeichnung halber werden in der Draufsicht in 18 einige Komponenten weggelassen, die in 16 dargestellt werden.
  • 19 ist eine Querschnittsansicht, die einem Abschnitt entspricht, der durch eine Strichpunktlinie X1-X2 in 18 gekennzeichnet wird. Wie in 19 gezeigt, kreuzen sich die Leitung BL_1 und die Leitungen WL_1 bis WL_4 zueinander senkrecht. Wie in 19 gezeigt, kreuzen sich ferner die Leitung BL_1 und die Leitung VL zueinander senkrecht. Außerdem ist die Leitung VL derart bereitgestellt, dass sie von benachbarten Speicherzellen gemeinsam benutzt wird.
  • Des Weiteren sind die Oxide 230 und die Leitungen WL in 18 derart bereitgestellt, dass die langen Seiten der Oxide 230 im Wesentlichen senkrecht zu der Erstreckungsrichtung der Leitungen WL sind; jedoch ist die vorliegende Erfindung nicht darauf beschränkt. Beispielsweise ist, wie in 20 gezeigt, die lange Seite des Oxids 230 nicht senkrecht zu der Erstreckungsrichtung der Leitungen WL und die lange Seite des Oxids 230 kann schräg zu der Erstreckungsrichtung der Leitungen WL sein. Beispielsweise können das Oxid 230 und die Leitung WL derart bereitgestellt werden, dass ein Winkel, der von der langen Seite des Oxids 230 und der Leitung WL gebildet wird, mehr als oder gleich 20° und kleiner als oder gleich 70°, bevorzugt mehr als oder gleich 30° und kleiner als oder gleich 60° ist.
  • Indem die Oxide 230 auf diese Weise derart angeordnet werden, dass sie schräg zu der Erstreckungsrichtung der Leitungen WL sind, können die Speicherzellen dicht angeordnet werden. Dementsprechend kann in einigen Fällen eine Fläche, die von dem Speicherzellenarray eingenommen wird, verringert werden und eine hohe Integration der Halbleitervorrichtung erzielt werden.
  • Wie in 12(A) gezeigt, wird der Kondensator 100a derart ausgebildet, dass er sich teilweise den Transistor 200a überlappt, und wird der Kondensator 100b derart ausgebildet, dass er sich teilweise den Transistor 200b überlappt. Dementsprechend kann die Gesamtfläche der projizierten Fläche des Transistors 200a, des Transistors 200b, des Kondensators 100a und des Kondensators 100b verringert werden, und die Fläche, die von der Speicherzelle 600a und der Speicherzelle 600b eingenommen wird, kann verringert werden. Daher kann die vorstehende Halbleitervorrichtung leicht miniaturisiert und in hohem Maße integriert werden. Indem der Transistor 200a, der Transistor 200b, der Kondensator 100a und der Kondensator 100b in dem gleichen Prozess ausgebildet werden, kann ferner der Prozess verkürzt werden, was zu einer Verbesserung der Produktivität führt.
  • Sowohl ein Anschluss von Source und Drain des Transistors 200a als auch ein Anschluss von Source und Drain des Transistors 200b sind über die Schicht 242b elektrisch mit dem Leiter 240b verbunden. Dementsprechend wird der Kontaktabschnitt des Transistors 200a und des Transistors 200b mit der Leitung BL gemeinsam benutzt, und die Anzahl von Anschlusspfropfen und Kontaktlöchern zum Verbinden des Transistors 200a und des Transistors 200b mit der Leitung BL verringert werden. Auf diese Weise kann durch gemeinsame Nutzung einer Leitung, die elektrisch mit einem Anschluss von Source und Drain verbunden ist, die Fläche, die von dem Speicherzellenarray eingenommen wird, weiter verringert werden.
  • Es sei angemerkt, dass bei der Speicherzelle 600a und der Speicherzelle 600b der Transistor 200a, der Transistor 200b, der Kondensator 100a und der Kondensator 100b derart bereitgestellt sind, dass die Kanallängsrichtung des Transistors 200a und die Kanallängsrichtung des Transistors 200b zueinander parallel sind; jedoch ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Die Speicherzelle 600a und die Speicherzelle 600b, die in 1 und dergleichen gezeigt werden, sind ein Beispiel für die Struktur einer Halbleitervorrichtung; ein Transistor mit geeigneter Struktur je nach einer Schaltungskonfiguration oder einem Betriebsverfahren kann auf angemessene Weise bereitgestellt werden.
  • Als Nächstes wird das Oxid 230, das als Halbleiterschicht des Transistors 200a und des Transistors 200b dient, detailliert beschrieben. Nachstehend wird, sofern nicht anders angegeben, für das Oxid 730 des Transistors 700 auf die Beschreibung des Oxids 230 verwiesen. Bei dem Transistor 200a und dem Transistor 200b wird vorzugsweise ein Metalloxid, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet), als Oxid 230 (das Oxid 230a, das Oxid 230b, das Oxid 230ca und das Oxid 230cb) verwendet, das einen Bereich umfasst, in dem ein Kanal gebildet wird (auch als Kanalbildungsbereich bezeichnet).
  • Ein Transistor 200, der in dem Kanalbildungsbereich einen Oxidhalbleiter enthält, weist einen sehr niedrigen Leckstrom im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für den Transistor 200, der in einer in hohem Maße integrierten Halbleitervorrichtung enthalten wird, verwendet werden.
  • Als Oxid 230 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (das Element M ist eine oder mehrere Art/en, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden), verwendet. Ein In-Ga-Oxid oder ein In-Zn-Oxid kann als Oxid 230 verwendet werden.
  • Dabei wird dem Oxidhalbleiter ein anderes Metallelement als das in dem Oxidhalbleiter enthaltene Element, wie z. B. Aluminium, Ruthenium, Titan, Tantal, Chrom oder Wolfram, zugesetzt, wodurch eine Metallverbindung ausgebildet wird und der Oxidhalbleiter einen verringerten Widerstand aufweist. Es sei angemerkt, dass vorzugsweise Aluminium, Titan, Tantal, Wolfram oder dergleichen verwendet wird.
  • Um dem Oxidhalbleiter das Metallelement zuzusetzen, wird zum Beispiel vorzugsweise über dem Oxidhalbleiter ein Metallfilm, der das Metallelement enthält, ein Nitridfilm, der das Metallelement enthält, oder ein Oxidfilm bereitgestellt, der das Metallelement enthält. Indem der Film bereitgestellt wird, wird ferner in einigen Fällen ein Teil von Sauerstoff in dem Oxidhalbleiter, der sich an der Grenzfläche zwischen dem Film und dem Oxidhalbleiter oder in der Nähe der Grenzfläche befindet, von dem Film und dergleichen absorbiert und werden Sauerstofffehlstellen gebildet, wodurch der Widerstand in der Nähe der Grenzfläche verringert wird.
  • Nachdem über dem Oxidhalbleiter der Metallfilm, der Nitridfilm, der das Metallelement enthält, oder der Oxidfilm, der das Metallelement enthält, bereitgestellt worden ist, wird vorzugsweise eine Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre durchgeführt. Durch die Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre diffundiert von dem Metallfilm, dem Nitridfilm, der das Metallelement enthält, oder dem Oxidfilm, der das Metallelement enthält, das Metallelement, das eine Komponente des Films ist, in den Oxidhalbleiter oder diffundiert das Metallelement, das eine Komponente des Oxidhalbleiters ist, in den Film, wodurch der Oxidhalbleiter und der Film eine Metallverbindung bilden, um den Widerstand zu verringern. Das Metallelement, das dem Oxidhalbleiter zugesetzt worden ist, wird relativ stabil, wenn es mit dem Metallelement in dem Oxidhalbleiter eine Metallverbindung bildet; daher kann eine in hohem Maße zuverlässige Halbleitervorrichtung bereitgestellt werden.
  • Ferner kann an einer Grenzfläche zwischen dem Oxidhalbleiter und dem Metallfilm, dem Nitridfilm, der das Metallelement enthält, oder dem Oxidfilm, der das Metallelement enthält, eine Verbindungsschicht (nachstehend auch als andere Schicht bezeichnet) gebildet sein. Es sei angemerkt, dass die Verbindungsschicht (andere Schicht) eine Schicht ist, die eine Metallverbindung enthält, die eine Komponente des Metallfilms, des Nitridfilms, der das Metallelement enthält, oder des Oxidfilms, der das Metallelement enthält, und eine Komponente des Oxidhalbleiters enthält. Beispielsweise kann als Verbindungsschicht eine Schicht gebildet sein, in der das Metallelement in dem Oxidhalbleiter mit dem zugesetzten Metallelement legiert worden ist. Die legierte Schicht ist relativ stabil und daher kann eine in hohem Maße zuverlässige Halbleitervorrichtung bereitgestellt werden.
  • Des Weiteren wird, wenn Wasserstoff in dem Oxidhalbleiter in den Bereich mit verringertem Widerstand des Oxidhalbleiters diffundiert und in eine Sauerstofffehlstelle in dem Bereich mit verringertem Widerstand eintritt, der Wasserstoff relativ stabil. Außerdem wird Wasserstoff in der Sauerstofffehlstelle in dem Oxidhalbleiter durch eine Wärmebehandlung bei 250 °C oder mehr von einer Sauerstofffehlstelle freigegeben, diffundiert in den Bereich mit verringertem Widerstand des Oxidhalbleiters, tritt in eine Sauerstofffehlstelle in dem Bereich mit verringertem Widerstand ein und wird relativ stabil. Dementsprechend neigen der Bereich des Oxidhalbleiters, der einen verringerten Widerstand aufweist, bzw. der Bereich des Oxidhalbleiters, in dem eine Metallverbindung gebildet worden ist, dazu, durch die Wärmebehandlung einen weiter verringerten Widerstand aufzuweisen, und der Oxidhalbleiter, dessen Widerstand nicht verringert worden ist, neigt dazu, durch die Wärmebehandlung eine erhöhte Reinheit (verringerte Verunreinigungen, wie z. B. Wasser und Wasserstoff) aufzuweisen und somit einen weiter erhöhten Widerstand aufzuweisen.
  • Des Weiteren wird die Ladungsträgerdichte des Oxidhalbleiters bei Vorhandensein eines Verunreinigungselements, wie z. B. Wasserstoff und Stickstoff, erhöht. Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher bildet er in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird die Ladungsträgerdichte erhöht. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Das heißt, dass ein Oxidhalbleiter, der Stickstoff oder Wasserstoff enthält, einen verringerten Widerstand aufweist.
  • Dementsprechend können, indem in dem Oxidhalbleiter das Metallelement sowie ein Verunreinigungselement, wie z. B. Wasserstoff und Stickstoff, selektiv zugesetzt wird, der Bereich mit erhöhtem Widerstand und der Bereich mit verringertem Widerstand in dem Oxidhalbleiter bereitgestellt werden. Das heißt, dass dann, wenn der Widerstand des Oxids 230 selektiv verringert wird, ein Bereich, der als Halbleiter mit niedriger Ladungsträgerdichte dient, und ein Bereich mit verringertem Widerstand, die als Source-Bereich oder Drain-Bereich dienen, in dem Oxid 230, das zur Inselform verarbeitet worden ist, bereitgestellt werden können.
  • Hier stellt 15 eine vergrößerte Ansicht eines Bereichs 239 dar, der von einer gestrichelten Linie der 12(B) umschlossen ist. Wie in 15 gezeigt, enthält der Bereich 239 das Oxid 230b, dessen Widerstand selektiv verringert worden ist.
  • Wie in 15 gezeigt, umfasst das Oxid 230 einen Bereich 234a, einen Bereich 234b, einen Bereich 231a, einen Bereich 231b, einen Bereich 231c, einen Bereich 232a, einen Bereich 232b, einen Bereich 232c und einen Bereich 232d. Hier dient der Bereich 234a als Kanalbildungsbereich des Transistors 200a, und dient der Bereich 234b als Kanalbildungsbereich des Transistors 200b. Ferner dient der Bereich 231a als einer von Source-Bereich und Drain-Bereich des Transistors 200a, der Bereich 231b dient als der andere von Source-Bereich und Drain-Bereich des Transistors 200a und einer von Source-Bereich und Drain-Bereich Transistor 200b, und der Bereich 231c dient als der andere von Source-Bereich und Drain-Bereich des Transistors 200b. Ferner befindet sich der Bereich 232a zwischen dem Bereich 234a und dem Bereich 231a, der Bereich 232b befindet sich zwischen dem Bereich 234a und dem Bereich 231b, der Bereich 232c befindet sich zwischen dem Bereich 234b und dem Bereich 231b, und der Bereich 232d befindet sich zwischen dem Bereich 234b und dem Bereich 231c. Es sei angemerkt, dass nachstehend der Bereich 234a und der Bereich 234b in einigen Fällen gemeinsam als Bereich 234 bezeichnet werden. Ferner werden der Bereich 231a, der Bereich 231b und der Bereich 231c in einigen Fällen gemeinsam als Bereich 231 bezeichnet. Der Bereich 232a, der Bereich 232b, der Bereich 232c und der Bereich 232d werden in einigen Fällen gemeinsam als Bereich 232 bezeichnet.
  • Es sei angemerkt, dass über dem Bereich 231a der Isolator 130a und der Leiter 120a bereitgestellt sind, und der Bereich 231a dient als eine der Elektroden des Kondensators 100a. Ferner sind über dem Bereich 231c der Isolator 130b und der Leiter 120b bereitgestellt und der Bereich 231c dient als eine der Elektroden des Kondensators 100b. Der Bereich 231 des Oxids 230 weist einen verringerten Widerstand auf und ist ein leitendes Oxid. Daher kann der Bereich 231 als eine Elektrode des Kondensators 100 dienen.
  • Es handelt sich bei dem Bereich 231, der als Source-Bereich oder Drain-Bereich dient, um einen Bereich, der eine hohe Ladungsträgerdichte und einen verringerten Widerstand aufweist. Außerdem handelt es sich bei dem Bereich 234, der als Kanalbildungsbereich dient, um einen Bereich mit einem hohen Widerstand, der eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, der als Source-Bereich oder Drain-Bereich dient. Außerdem handelt es sich bei dem Bereich 232 um einen Bereich, der eine höhere Sauerstoffkonzentration und eine niedrigere Ladungsträgerdichte aufweist als der Bereich 231, der als Source-Bereich oder Drain-Bereich dient, und eine niedrigere Sauerstoffkonzentration und eine höhere Ladungsträgerdichte aufweist als der Bereich 234, der als Kanalbildungsbereich dient.
  • Es sei angemerkt, dass die Konzentration eines Metallelements und/oder diejenige von Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, in dem Bereich 231 vorzugsweise höher als diejenige in dem Bereich 232 und dem Bereich 234 sind/ist.
  • Beispielsweise enthält vorzugsweise der Bereich 231 zusätzlich zu dem Oxid 230 ein oder mehrere Metallelement/e, das/die aus Aluminium, Ruthenium, Titan, Tantal, Wolfram, Chrom und dergleichen ausgewählt wird/werden.
  • Um den Bereich 231 auszubilden, wird beispielsweise ein Film, der das Metallelement enthält, in Kontakt mit dem Bereich 231 des Oxids 230 bereitgestellt. Der Film, der das Metallelement enthält, wird nach der Bildung des Bereichs 231 durch eine Ätzbehandlung oder dergleichen entfernt. Es sei angemerkt, dass als Film, der das Metallelement enthält, ein Metallfilm, ein Oxidfilm, der das Metallelement enthält, oder ein Nitridfilm, der das Metallelement enthält, verwendet werden kann. Dabei wird vorzugsweise zwischen dem Film, der das Metallelement enthält, und dem Oxid 230 die Schicht 242 ausgebildet. Beispielsweise wird in einigen Fällen die Schicht 242 an der Oberseite oder der Seitenfläche des Oxids 230 ausgebildet. Es sei angemerkt, dass die Schicht 242 eine Schicht ist, die eine Metallverbindung, die eine Komponente des Films, der das Metallelement enthält, und eine Komponente des Oxids 230 enthält, und sie kann auch als Verbindungsschicht bezeichnet werden. Beispielsweise kann als Schicht 242 eine Schicht ausgebildet werden, in der das Metallelement in dem Oxid 230 mit dem zugesetzten Metallelement legiert worden ist.
  • Indem dem Oxid 230 das Metallelement zugesetzt wird, wird in dem Oxid 230 eine Metallverbindung gebildet, wodurch der Widerstand des Bereichs 231 verringert werden kann. Es sei angemerkt, dass die Metallverbindung nicht notwendigerweise in dem Oxid 230 gebildet sein muss. Beispielsweise kann an der Oberfläche des Oxids 230 die Schicht 242 ausgebildet werden, oder zwischen dem Oxid 230 und dem Isolator 130 kann die Schicht 242 ausgebildet werden.
  • Dementsprechend umfasst der Bereich 231 in einigen Fällen auch einen Bereich mit verringertem Widerstand der Schicht 242. Deshalb kann mindestens ein Teil der Schicht 242 als Source-Bereich oder Drain-Bereich des Transistors 200a oder des Transistors 200b dienen. Dabei wird die Schicht 242 in dem Bereich 231a, dem Bereich 231b und dem Bereich 231c ausgebildet, und sie werden zu dem Bereich 242a, dem Bereich 242b bzw. dem Bereich 242c.
  • Der Bereich 232 umfasst einen Bereich, der sich mit dem Isolator 275 überlappt. Vorzugsweise ist/sind die Konzentration/en von mindestens eines von Metallelementen, wie z. B. Aluminium, Ruthenium, Titan, Tantal, Wolfram, Chrom, und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, in dem Bereich 232 höher als in dem Bereich 234. Beispielsweise bilden, indem der Film, der das Metallelement enthält, in Kontakt mit dem Bereich 231 des Oxids 230 bereitgestellt wird, in einigen Fällen eine Komponente in dem Film, der das Metallelement enthält, und eine Komponente des Oxidhalbleiters eine Metallverbindung. Die Metallverbindung zieht an sich in einigen Fällen Wasserstoff in dem Oxid 230. Dementsprechend wird in einigen Fällen die Wasserstoffkonzentration in dem Bereich 232, der dem Bereich 231 benachbart ist, erhöht.
  • Es sei angemerkt, dass eine Struktur eingesetzt werden kann, bei der der Bereich 232a und/oder der Bereich 232b einen Bereich umfassen/umfasst, der sich mit dem Leiter 260a überlappt. Bei dieser Struktur können sich der Leiter 260a mit dem Bereich 232a und dem Bereich 232b überlappen. Auf ähnliche Weise kann eine Struktur eingesetzt werden, bei der der Bereich 232c und/oder der Bereich 232d einen Bereich umfassen/umfasst, der sich mit dem Leiter 260b überlappt. Bei dieser Struktur können sich der Leiter 260b mit dem Bereich 232c und dem Bereich 232d überlappen.
  • Des Weiteren sind in 15 der Bereich 234, der Bereich 231 und der Bereich 232 in dem Oxid 230b gebildet; jedoch ist die Ausführungsform nicht darauf beschränkt. Beispielsweise können diese Bereiche auch in der Schicht 242, dem Oxid 230a und dem Oxid 230c ausgebildet werden. Obwohl in 15 die Grenzen zwischen den Bereichen in den Zeichnungen im Wesentlichen senkrecht zu der Oberseite des Oxids 230 dargestellt werden, ist diese Ausführungsform nicht darauf beschränkt. Beispielsweise kann der Bereich 232 in der Nähe der Oberfläche des Oxids 230b in Richtung des Leiters 260 vorstehen, und er kann in der Nähe der Unterseite des Oxids 230b in Richtung des Leiters 240a oder des Leiters 240b zurücktreten.
  • Bei dem Oxid 230 wird Grenzen zwischen den jeweiligen Bereichen in einigen Fällen nicht deutlich beobachtet werden. Die Konzentration eines Metallelements und die Konzentration von Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, die in jedem Bereich beobachtet werden, können sich nicht nur zwischen den Bereichen stufenweise verändern, sondern auch in jedem Bereich allmählich verändern (auch als Gradation bezeichnet). Das heißt, dass der Bereich, der näher an dem Kanalbildungsbereich liegt, vorzugsweise eine niedrigere Konzentration von Metallelementen und Verunreinigungselementen, wie z. B. Wasserstoff und Stickstoff, aufweist.
  • Um den Widerstand des Oxids 230 selektiv zu verringern, können/kann ein Metallelement, das die Leitfähigkeit erhöht, wie z. B. Aluminium, Ruthenium, Titan, Tantal, Wolfram und Chrom, und/oder eine Verunreinigung einem gewünschten Bereich zugesetzt werden. Es sei angemerkt, dass als Verunreinigung ein Element, das eine Sauerstofffehlstelle bildet, ein Element, das von einer Sauerstofffehlstelle eingefangen wird, oder dergleichen verwendet werden kann. Beispiele für das Element umfassen Wasserstoff, Bor, Kohlenstoff, Stickstoff, Fluor, Phosphor, Schwefel, Chlor und ein Edelgas. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon.
  • Wenn der Anteil des Metallelements, das die Leitfähigkeit erhöht, des Elements, das eine Sauerstofffehlstelle bildet, oder des Elements, das von einer Sauerstofffehlstelle eingefangen wird, in dem Bereich 231 erhöht wird, können die Ladungsträgerdichte erhöht und der Widerstand verringert werden.
  • Um den Widerstand des Bereich 231 zu verringern, wird vorzugsweise der Film, der das Metallelement enthält, zum Beispiel in Kontakt mit dem Bereich 231 des Oxids 230 abgeschieden. Als Film, der das Metallelement enthält, kann ein Metallfilm, ein Oxidfilm, der das Metallelement enthält, ein Nitridfilm, der das Metallelement enthält, oder dergleichen verwendet werden. Der Film, der das Metallelement enthält, wird vorzugsweise über dem Oxid 230 bereitgestellt, wobei mindestens der Isolator 250, der Metalloxid 252, der Leiter 260, der Isolator 270, der Isolator 271 und der Isolator 275 dazwischen liegen.
  • Indem das Oxid 230 und der Film, der das Metallelement enthält, in Kontakt miteinander sind, bilden eine Komponente des Films, der das Metallelement enthält, und eine Komponente des Oxids 230 eine Metallverbindung, und ein Bereich 231 mit verringertem Widerstand wird gebildet. Außerdem wird ein Teil von Sauerstoff in dem Oxid 230, der sich an der Grenzfläche zwischen dem Oxid 230 und dem Film, der das Metallelement enthält, oder in der Nähe der Grenzfläche befindet, von der Schicht 242 absorbiert, in dem Oxid 230 werden Sauerstofffehlstellen gebildet, und der Widerstand wird verringert, um den Bereich 231 zu bilden.
  • Ferner kann eine Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre in dem Zustand durchgeführt werden, in dem das Oxid 230 und der Film, der das Metallelement enthält, in Kontakt miteinander sind. Durch die Wärmebehandlung diffundiert das Metallelement, das eine Komponente des Films ist, der das Metallelement enthält, von dem Film, der das Metallelement enthält, in das Oxid 230 oder diffundiert das Metallelement, das eine Komponente des Oxids 230 ist, in den Film, der das Metallelement enthält, wodurch das Oxid 230 und der Film, der das Metallelement enthält, eine Metallverbindung bilden, um den Widerstand zu verringern. Auf diese Weise wird zwischen dem Oxid 230 und dem Film, der das Metallelement enthält, die Schicht 242 ausgebildet. Dabei ist der Film, der das Metallelement enthält, über dem Oxid 230 bereitgestellt, wobei der Isolator 250, das Metalloxid 252, der Leiter 260, der Isolator 270, der Isolator 271 und der Isolator 275 dazwischen liegen; daher wird die Schicht 242 in einem Bereich bereitgestellt, der sich nicht mit dem Leiter 260a, dem Leiter 260b, dem Isolator 275a und dem Isolator 275b des Oxids 230 überlappt. Es sei angemerkt, dass dabei das Metallelement des Oxids 230 mit dem Metallelement des Films, der das Metallelement enthält, legiert werden kann. Dementsprechend enthält in einigen Fällen die Schicht 242 eine Legierung. Die Legierung ist relativ stabil und daher kann eine in hohem Maße zuverlässige Halbleitervorrichtung bereitgestellt werden.
  • Die Wärmebehandlung kann beispielsweise bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, stärker bevorzugt höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt wird. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Nachdem eine Wärmebehandlung in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt worden ist, kann eine Wärmebehandlung in einer Atmosphäre durchgeführt werden, die ein Oxidationsgas enthält.
  • Wenn Wasserstoff in dem Oxid 230 in den Bereich 231 diffundiert und in die Sauerstofffehlstelle in dem Bereich 231 eintritt, wird der Wasserstoff relativ stabil. Wasserstoff in einer Sauerstofffehlstelle in dem Bereich 234 wird durch eine Wärmebehandlung bei 250 °C oder mehr von der Sauerstofffehlstelle freigegeben, diffundiert in den Bereich 231, tritt in eine Sauerstofffehlstelle in dem Bereich 231 ein und wird relativ stabil. Dementsprechend weist durch die Wärmebehandlung der Bereich 231 einen weiter verringerten Widerstand auf und der Bereich 234 weist eine erhöhte Reinheit (verringerte Verunreinigungen, wie z. B. Wasser und Wasserstoff) auf, um einen weiter erhöhten Widerstand aufzuweisen.
  • Im Gegensatz dazu wird in dem Bereich des Oxids 230, der sich mit dem Leiter 260 und dem Isolator 275 überlappt (dem Bereich 234 und dem Bereich 232), der Zusatz des Metallelements verhindert, da der Bereich mit dem Leiter 260 und dem Isolator 275 bedeckt ist. Ferner wird verhindert, dass in dem Bereich 234 und dem Bereich 232 des Oxids 230 Sauerstoffatome in dem Oxid 230 von dem Film, der das Metallelement enthält, absorbiert wird.
  • Indem Sauerstoff in dem Bereich 231 des Oxids 230 und dem Bereich 232, der dem Bereich 231 benachbart ist, von dem Film, der das Metallelement enthält, absorbiert wird, werden in einigen Fällen Sauerstofffehlstellen in dem Bereich 231 und dem Bereich 232 gebildet. Wenn Wasserstoff in dem Oxid 230 in die Sauerstofffehlstelle eintritt, wird die Ladungsträgerdichte in dem Bereich 231 und dem Bereich 232 erhöht. Daher wird der Widerstand des Bereichs 231 und des Bereichs 232 des Oxids 230 verringert.
  • Dabei wird in dem Fall, in dem der Film, der das Metallelement enthält, eine Funktion zum Absorbieren von Wasserstoff aufweist, Wasserstoff in dem Oxid 230 von dem Film absorbiert. Daher kann Wasserstoff, der eine Verunreinigung in dem Oxid 230 ist, verringert werden. Der Film, der das Metallelement enthält, kann in einem späteren Schritt samt dem Wasserstoff, der aus dem Oxid 230 absorbiert worden ist, entfernt werden.
  • Es sei angemerkt, dass der Film, der das Metallelement enthält, nicht notwendigerweise entfernt werden muss. Beispielsweise kann der Film, der das Metallelement enthält, verbleiben, wenn er mit einer Isoliereigenschaft bereitgestellt ist und einen hohen Widerstand aufweist. Beispielsweise wird der Film, der das Metallelement enthält, in einigen Fällen von Sauerstoff, der aus dem Oxid 230 absorbiert worden ist, oxidiert, wodurch er zu dem Isolator wird und einen hohen Widerstand aufweist. In diesem Fall dient der Film, der das Metallelement enthält, in einigen Fällen als Zwischenschichtfilm.
  • Beispielsweise wird in dem Fall, in dem in dem Film, der das Metallelement enthält, ein leitender Bereich verbleibt, der leitende Bereich durch eine Wärmebehandlung oxidiert werden, um zu dem Isolator zu werden und einen hohen Widerstand aufzuweisen. Die Wärmebehandlung wird vorzugsweise zum Beispiel in einer Oxidationsatmosphäre durchgeführt. In dem Fall, in dem es einen Strukturteil, der Sauerstoff enthält, in der Nähe des Films gibt, der das Metallelement enthält, reagiert ferner in einigen Fällen der Film, der das Metallelement enthält, durch eine Wärmebehandlung mit Sauerstoff in dem Strukturteil und wird oxidiert.
  • Indem der Film, der das Metallelement enthält, als Isolator verbleibt, kann er als Zwischenschichtfilm und Dielektrikum des Kondensators 100 dienen. In dem Fall, in dem diese Struktur zum Einsatz kommt, wird der Film, der das Metallelement enthält, mit einer Dicke bereitgestellt, mit der er im Nachprozess isoliert werden kann. Beispielsweise wird der Film, der das Metallelement enthält, mit einer Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 5 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm, bereitgestellt. Es sei angemerkt, dass in dem Fall, in dem eine Wärmebehandlung in der Oxidationsatmosphäre durchgeführt wird, die Wärmebehandlung vorzugsweise durchgeführt wird, während das Oxid 230 und der Film, der das Metallelement enthält, in Kontakt miteinander sind, nachdem eine andere Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre durchgeführt worden ist. Indem die andere Wärmebehandlung in einer Stickstoff enthaltenden Atmosphäre durchgeführt wird, kann Sauerstoff in dem Oxid 230 leicht in den Film diffundieren, der das Metallelement enthält.
  • In dem Fall, in dem der Film, der das Metallelement enthält, nach der Ausbildung der Schicht 242 eine ausreichende Leitfähigkeit aufweist, kann ein Teil des Films, der das Metallelement enthält, entfernt werden, um einen Leiter bereitzustellen, der als Source-Elektrode oder Drain-Elektrode des Transistors 200 dient. Indem die Dicke des Films, der das Metallelement enthält, genug dick ist, beispielsweise größer als oder gleich 10 nm und kleiner als oder gleich 200 nm, kann der Leiter, der als Source-Elektrode oder Drain-Elektrode dient, eine ausreichende Leitfähigkeit aufweisen. Der Leiter, der als Source-Elektrode oder Drain-Elektrode dient, kann auch ein Oxidfilm, der das Metallelement enthält, oder ein Nitridfilm sein, der das Metallelement enthält.
  • Vorstehend ist als Verfahren zum Ausbilden des Bereichs 231 und des Bereichs 232 ein Verfahren beschrieben worden, in dem der Film, der das Metallelement enthält, in Kontakt mit dem Bereich 231 des Oxids 230 bereitgestellt wird, um die Schicht 242 auszubilden; jedoch ist diese Ausführungsform nicht darauf beschränkt. Beispielsweise kann die Schicht 242 ausgebildet werden, indem ein Element, das die Ladungsträgerdichte des Oxids 230 erhöhen und den Widerstand verringern kann, als Dotierstoff zugesetzt wird.
  • Als Dotierstoff kann das Element, das eine Sauerstofffehlstelle bildet, das Element, das an eine Sauerstofffehlstelle gebunden wird, oder dergleichen verwendet werden. Als derartige Elemente werden typischerweise Bor oder Phosphor angegeben. Ferner kann Wasserstoff, Kohlenstoff, Stickstoff, Fluor, Schwefel, Chlor, Titan, ein Edelgas oder dergleichen verwendet werden. Typische Beispiele für das Edelgaselement umfassen Helium, Neon, Argon, Krypton und Xenon. Außerdem kann/können ein oder mehrere Metallelement/e, das/die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium und Lanthan ausgewählt wird/werden, zugesetzt werden. Unter den vorstehend erwähnten Elementen werden als Dotierstoff Bor und Phosphor bevorzugt. Wenn Bor oder Phosphor als Dotierstoff verwendet wird, kann ein Gerät in der Fertigungslinie von amorphem Silizium oder Niedertemperatur-Polysilizium genutzt werden; daher können Investitionen verringert werden. Die Konzentration des vorstehend angegebenen Elements kann durch Sekundärionen-Massenspektrometrie (SIMS) oder dergleichen gemessen werden.
  • Insbesondere wird als Element, das der Schicht 242 zugesetzt wird, vorzugsweise ein Element verwendet, das leicht ein Oxid bildet. Derartige Elemente umfassen typischerweise Bor, Phosphor, Aluminium und Magnesium. Das der Schicht 242 zugesetzte Element kann Sauerstoff in dem Oxid 230 extrahieren und ein Oxid ausbilden; als Ergebnis werden viele Sauerstofffehlstellen in der Schicht 242 erzeugt. Die Sauerstofffehlstellen und Wasserstoff in dem Oxid 230 werden aneinander gebunden, wodurch Ladungsträger erzeugt werden und ein Bereich mit in hohem Maße verringertem Widerstand gebildet wird. Da das der Schicht 242 zugesetzte Element in der Schicht 242 als stabiles Oxid existiert, wird es ferner von der Schicht 242 schwer abgegeben, selbst wenn bei einem späteren Schritt eine Behandlung durchgeführt wird, die bei einer hohen Temperatur durchgeführt werden muss. Das heißt, dass, indem als der Schicht 242 zugesetzte Element ein Element, das leicht ein Oxid bildet, verwendet wird, ein Bereich, dessen Widerstand selbst bei dem Schritt mit hoher Temperatur schwer erhöht wird, in dem Oxid 230 gebildet werden kann.
  • In dem Fall, in dem durch Zusatz des Dotierstoffs die Schicht 242 ausgebildet wird, wird der Dotierstoff zugesetzt wird, wobei der Isolator 271, der Isolator 270, der Leiter 260, das Metalloxid 252, der Isolator 250, das Oxid 230c und Isolator 275 als Maske verwendet werden. Dementsprechend kann die Schicht 242, die ein vorstehendes Element enthält, in dem Bereich des Oxids 230 ausgebildet werden, mit dem sich die Maske nicht überlappt. Ferner kann, anstatt als Maske den Isolator 271, den Isolator 270, den Leiter 260, das Metalloxid 252, den Isolator 250, das Oxid 230c und den Isolator 275 zu verwenden, ein Dummy-Gate ausgebildet und als Maske verwendet werden. In diesem Fall werden der Isolator 271, der Isolator 270, der Leiter 260, das Metalloxid 252, der Isolator 250, das Oxid 230c und der Isolator 275 nach dem Zusetzen des Dotierstoffs ausgebildet.
  • Als Verfahren zum Zusetzen eines Dotierstoffs kann ein Ionenimplantationsverfahren, durch das ein ionisiertes Quellengas einer Massentrennung unterzogen und dann zugesetzt wird, ein lonendotierungsverfahren, durch das ein ionisiertes Quellengas ohne Massentrennung zugesetzt wird, ein Plasma-Immersions-Ionenimplantationsverfahren oder dergleichen verwendet werden. In dem Fall, in dem eine Massentrennung durchgeführt wird, können zu addierende Ionenspezies und ihre Konzentration präzise gesteuert werden. Im Gegensatz dazu können in dem Fall, in dem eine Massentrennung nicht durchgeführt wird, Ionen mit hoher Konzentration in kurzer Zeit zugesetzt werden. Alternativ kann ein Ionendotierungsverfahren, durch das Atom- oder Molekülcluster erzeugt und ionisiert werden, verwendet werden. Es sei angemerkt, dass ein Dotierstoff auch als Ion, Donator, Akzeptor, Verunreinigung, Element oder dergleichen bezeichnet werden kann.
  • Indem der Schicht 242 das Element, das eine Sauerstofffehlstelle bildet, zugesetzt und eine Wärmebehandlung durchgeführt wird, kann Wasserstoff in dem Bereich 234, der als Kanalbildungsbereich dient, von Sauerstofffehlstellen in der Schicht 242 eingefangen werden. Dadurch kann der Transistor 200 eine stabile elektrische Eigenschaft aufweisen und die Erhöhung der Zuverlässigkeit erzielt werden.
  • Hier ist es wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, der in einem Bereich, in dem Kanal gebildet wird, Verunreinigungen und Sauerstofffehlstellen enthält, in einem Oxidhalbleiter verändert werden, wodurch die Zuverlässigkeit in einigen Fällen abnimmt. Ferner ist es wahrscheinlich, dass der Transistor, bei der ein Bereich, in dem Kanal gebildet wird, in einem Oxidhalbleiter Sauerstofffehlstellen enthält, selbstleitende Eigenschaften aufweist. Daher werden vorzugsweise Sauerstofffehlstellen in dem Bereich 234, in dem Kanal gebildet wird, so weit wie möglich verringert.
  • Somit wird, wie in 15 dargestellt, vorzugsweise der Isolator 275, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung (auch als Sauerstoffüberschuss bezeichnet), in Kontakt mit dem Isolator 250, dem Bereich 232 des Oxids 230b und dem Oxid 230c bereitgestellt. Das heißt, dass Sauerstoffüberschuss, der in dem Isolator 275 enthalten ist, in den Bereich 234 des Oxids 230 diffundiert, wodurch Sauerstofffehlstellen in dem Bereich 234 des Oxids 230 verringert werden können.
  • Um den Sauerstoffüberschussbereich in dem Isolator 275 bereitzustellen, wird vorzugsweise ein Oxid als Isolator 273, der in Kontakt mit dem Isolator 275 ist, durch ein Sputterverfahren abgeschieden. Indem ein Sputterverfahren zum Abscheiden des Oxids verwendet wird, kann ein Isolator mit wenigen Verunreinigungen, wie z. B. Wasser oder Wasserstoff, ausgebildet werden. Im Falle der Verwendung eines Sputterverfahrens wird vorzugsweise zum Beispiel eine Abscheidung unter Verwendung einer Facing-Target-Sputtereinrichtung durchgeführt. Unter Verwendung der Facing-Target-Sputtereinrichtung kann eine Abscheidung durchgeführt werden, ohne dass eine Abscheidungsoberfläche einem Bereich mit hohem elektrischem Feld zwischen einander zugewandten Targets ausgesetzt wird; daher ist es weniger wahrscheinlich, dass die Filmausbildungsoberfläche aufgrund des Plasmas beschädigt wird. Da Abscheidungsschäden an dem Oxid 230 aufgrund des Plasmas während der Abscheidung des Isolators, der zu dem Isolator 273 wird, wenig sein können, wird die Sputtereinrichtung vorzugsweise verwendet. Ein Abscheidungsverfahren unter Verwendung der Facing-Target-Sputtereinrichtung kann als Dampfabscheidungssputtern (Vapor Deposition SP: VDSP, eingetragenes Warenzeichen) bezeichnet werden.
  • Bei der Abscheidung durch ein Sputterverfahren existieren Ionen und gesputterte Teilchen zwischen einem Target und einem Substrat. Beispielsweise wird ein Potential E0 dem Target zugeführt, mit dem eine Stromquelle verbunden ist. Ein Potential E1, wie z. B. ein Erdpotential, wird dem Substrat zugeführt. Es sei angemerkt, dass das Substrat elektrisch schwebend sein kann. Außerdem gibt es einen Bereich auf einem Potential E2 zwischen dem Target und dem Substrat. Die Beziehung zwischen den Potentialen erfüllt E2 > E1 > E0.
  • Die Ionen in Plasma werden durch eine Potentialdifferenz E2 - E0 beschleunigt und kollidieren mit dem Target; demzufolge werden die gesputterten Teilchen aus dem Target ausgestoßen. Diese gesputterten Teilchen heften sich an eine Abscheidungsoberfläche an und werden darüber abgeschieden; auf diese Weise wird eine Abscheidung durchgeführt. Einige Ionen prallen gegen das Target zurück und könnten als Rückstoßionen den ausgebildeten Film passieren und von dem Isolierfilm 275 in Kontakt mit der Ausbildungsoberfläche aufgenommen werden. Die Ionen in dem Plasma werden durch eine Potentialdifferenz E2 - E1 beschleunigt und kollidieren mit der Abscheidungsoberfläche. Zu diesem Zeitpunkt erreichen einige Ionen die Innenseite des Isolierfilm 275. Wenn die Ionen von dem Isolator 275 aufgenommen werden, wird ein Bereich, der die Ionen aufgenommen hat, in dem Isolator 275 ausgebildet. Das heißt, dass in dem Fall, in dem die Ionen Sauerstoff enthalten, ein Sauerstoffüberschussbereich in dem Isolator 275 ausgebildet wird.
  • Die Einführung von Sauerstoffüberschuss in den Isolator 275 kann einen Sauerstoffüberschussbereich in dem Isolator 275 bilden. Der Sauerstoffüberschuss in dem Isolierfilm 275 wird dem Bereich 234 des Oxids 230 zugeführt und kann Sauerstofffehlstellen in dem Oxid 230 füllen.
  • Es sei angemerkt, dass für den Isolator 275 vorzugsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid oder poröses Siliziumoxid verwendet wird. Bei einem Material, wie z. B. Siliziumoxynitrid, ist es wahrscheinlich, dass ein Sauerstoffüberschussbereich gebildet wird. Im Gegensatz dazu wird bei dem Oxid 230 im Vergleich zu bei dem vorstehend beschriebenen Material, wie z. B. Siliziumoxynitrid, ein Sauerstoffüberschussbereich mit weniger Wahrscheinlichkeit gebildet, selbst wenn ein Oxidfilm, der durch ein Sputterverfahren ausgebildet wird, auf dem Oxid 230 ausgebildet wird. Dementsprechend kann, indem der Isolator 275, der einen Sauerstoffüberschussbereich umfasst, um den Bereich 234 des Oxids 230 bereitgestellt wird, dem Bereich 234 des Oxids 230 der Sauerstoffüberschuss in dem Isolator 275 effektiv zugeführt werden.
  • Für den Isolator 273 wird ferner vorzugsweise Aluminiumoxid verwendet. Aluminiumoxid, das dem Oxid 230 benachbart ist und einer Wärmebehandlung unterzogen wird, extrahiert in einigen Fällen Wasserstoff in dem Oxid 230. Es sei angemerkt, dass in dem Fall, in dem die Schicht 242 zwischen dem Oxid 230 und dem Aluminiumoxid bereitgestellt ist, Aluminiumoxid Wasserstoff in der Schicht 242 absorbiert, und die Schicht 242, in der Wasserstoff verringert worden ist, absorbiert in einigen Fällen Wasserstoff in dem Oxid 230. Bei der Struktur in 15 kann vor der Ausbildung des Leiters 240b Aluminiumoxid Wasserstoff aus der Schicht 242b absorbieren. Dementsprechend kann die Wasserstoffkonzentration in dem Oxid 230 verringern. Indem eine Wärmebehandlung durchgeführt wird, wobei der Isolator 273 und das Oxid 230 zueinander benachbart sind, kann Sauerstoff in einigen Fällen von dem Isolator 273 dem Oxid 230, dem Isolator 224 oder dem Isolator 222 zugeführt werden.
  • Wenn die vorstehend beschriebenen Strukturen oder die vorstehend beschriebenen Schritte kombiniert werden, kann der Widerstand des Oxids 230 selektiv verringert werden.
  • Das heißt, dass dann, wenn der Bereich mit niedrigem Widerstand in dem Oxid 230 unter Verwendung des Leiters 260, der als Gate-Elektrode dient, oder des Isolators 275 als Maske ausgebildet wird, der Widerstand des Oxids 230 in selbstjustierender Weise verringert wird. Deshalb können in dem Fall, in dem eine Vielzahl von Transistoren 200 gleichzeitig ausgebildet werden, Schwankungen der elektrischen Eigenschaften zwischen den Transistoren verringert werden. Die Kanallänge des Transistors 200 wird durch die Breite des Leiters 260 und die abgeschiedene Dicke des Isolators 275 bestimmt, und der Transistor 200 kann miniaturisiert werden, indem die Breite des Leiters 260 als minimale Strukturgröße bestimmt wird.
  • Folglich kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden.
  • Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für einen Transistor, der in einer in hohem Maße integrierten Halbleitervorrichtung enthalten wird, verwendet werden. Ferner weist ein Transistor, der einen Oxidhalbleiter in dem Kanalbildungsbereich enthält, einen sehr niedrigen Leckstrom (Sperrstrom) im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Da der Sperrstrom des Transistors 200 niedrig ist, kann ferner, indem der Transistor 200 in der Halbleitervorrichtung verwendet wird, der gespeicherte Inhalt für eine lange Zeit gehalten werden. Mit anderen Worten: Ein Aktualisierungsvorgang ist unnötig oder die Häufigkeit der Aktualisierungsvorgänge ist sehr niedrig, was zu einem ausreichend niedrigen Stromverbrauch der Halbleitervorrichtung führt.
  • Demzufolge kann eine Halbleitervorrichtung, die einen Transistor beinhaltet, mit hohem Durchlassstrom bereitgestellt werden. Alternativ kann eine Halbleitervorrichtung, die einen Transistor mit einem niedrigeren Sperrstrom beinhaltet, bereitstellen. Alternativ kann eine Halbleitervorrichtung mit stabilen elektrischen Eigenschaften und verbesserter Zuverlässigkeit bereitgestellt werden, bei der Schwankungen der elektrischen Eigenschaften verhindert werden.
  • Im Folgenden wird eine spezifizierte Struktur einer Schicht beschrieben, die der Schicht 20 der Halbleitervorrichtung dieser Ausführungsform entspricht. Nachstehend wird, sofern nicht anders angegeben, für den Transistor 700 auf die Beschreibung der spezifizierten Struktur des Transistors 200 verwiesen.
  • Der Leiter 203 erstreckt sich in der Kanalquerrichtung, wie in 12(A) und 13(A) gezeigt, und dient als Leitung, die ein Potential an den Leiter 205 anlegt. Es sei angemerkt, dass der Leiter 203 vorzugsweise derart bereitgestellt wird, dass er in dem der Isolator 212 eingebettet ist.
  • Der Leiter 205a wird derart ausgebildet, dass er sich mit dem Oxid 230 und dem Leiter 260a überlappt, und der Leiter 205b wird derart ausgebildet, dass er sich mit dem Oxid 230 und dem Leiter 260b überlappt. Der Leiter 205a wird über und in Kontakt mit dem Leiter 203a bereitgestellt und der Leiter 205b wird über und in Kontakt mit der Leiter 203b bereitgestellt. Es sei angemerkt, dass der Leiter 205 vorzugsweise derart bereitgestellt wird, dass er in dem der Isolator 214 und dem der Isolator 216 eingebettet ist.
  • Hier dient der Leiter 260 in einigen Fällen als erste Gate-Elektrode (auch als Vordergate-Elektrode bezeichnet). Ferner dient der Leiter 205 in einigen Fällen als zweite Gate-Elektrode (auch als Rückgate-Elektrode bezeichnet). In diesem Fall kann, indem ein an den Leiter 205 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 260 angelegten Potential geändert wird, die Schwellenspannung des Transistors 200 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 205 angelegt wird, kann die Schwellenspannung des Transistors 200 höher als 0 V sein, und der Sperrstrom kann verringert werden. Demzufolge kann ein Drain-Strom bei einer an den Leiter 260 angelegten Spannung von 0 V in dem Fall, in dem ein negatives Potential an den Leiter 205 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
  • Das heißt, dass dann, wenn der Leiter 205 über dem Leiter 203 bereitgestellt wird, der Abstand zwischen dem Leiter 260, der als erste Gate-Elektrode und Leitung dient, und dem Leiter 203 angemessen gestaltet werden kann. Das heißt, dass der Isolator 214, der Isolator 216 und dergleichen zwischen dem Leiter 203 und dem Leiter 260 bereitgestellt werden, wodurch die Parasitärkapazität zwischen dem Leiter 203 und dem Leiter 260 verringert werden kann, und die Spannungsfestigkeit zwischen dem Leiter 203 und dem Leiter 260 kann erhöht werden.
  • Außerdem kann die Verringerung der Parasitärkapazität zwischen dem Leiter 203 und dem Leiter 260 die Schaltgeschwindigkeit des Transistors 200 verbessern, so dass der Transistor 200 hohe Frequenzeigenschaften aufweisen kann. Die Erhöhung der Spannungsfestigkeit zwischen dem Leiter 203 und dem Leiter 260 kann die Zuverlässigkeit des Transistors 200 verbessern. Deshalb werden die Dicken des Isolators 214 und des Isolators 216 vorzugsweise groß. Es sei angemerkt, dass die Erstreckungsrichtung des Leiters 203 nicht darauf beschränkt ist; beispielsweise kann sich der Leiter 203 in der Kanallängsrichtung des Transistors 200 erstrecken.
  • Es sei angemerkt, dass der Leiter 205, wie in 12(A) gezeigt, derart bereitgestellt wird, dass er sich mit dem Oxid 230 und dem Leiter 260 überlappt. Außerdem wird der Leiter 205 vorzugsweise derart bereitgestellt, dass er größer ist als der Bereich 234 des Oxids 230. Insbesondere erstreckt sich der Leiter 205a, wie in 13(A) gezeigt, vorzugsweise über einen Endabschnitt des Bereichs 234a des Oxids 230 in der Kanalquerrichtung hinüber. Das heißt, dass der Leiter 205a und der Leiter 260a vorzugsweise einander überlappen, wobei der Isolator auf einer Seitenfläche des Oxids 230 in der Kanalquerrichtung dazwischen liegt. Es sei angemerkt, dass, obwohl 13(A) den Transistor 200a zeigt, das Gleiche auch für den Transistor 200b gilt.
  • Bei der vorstehenden Struktur werden in dem Fall, in dem Potentiale an den Leiter 260 und den Leiter 205 angelegt werden, ein elektrisches Feld, das von dem Leiter 260 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 205 erzeugt wird, miteinander verbunden, so dass der Kanalbildungsbereich in dem Oxid 230 bedeckt werden kann.
  • Das heißt, dass der Kanalbildungsbereich in dem Bereich 234 elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden kann. In dieser Beschreibung wird eine derartige Transistorstruktur, bei der der Kanalbildungsbereich elektrisch von den elektrischen Feldern der ersten Gate-Elektrode und der zweiten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
  • In dem Leiter 205 ist ein erster Leiter in Kontakt mit einer Innenwand einer Öffnung des Isolators 214 und des Isolators 216 ausgebildet und ein zweiter Leiter ist weiter innen ausgebildet als der erste Leiter. Hier können die Oberseiten des ersten Leiters und des zweiten Leiters im Wesentlichen in gleicher Höhe liegen wie die Oberseite des Isolators 216. Es sei angemerkt, dass, obwohl der erste Leiter des Leiters 205 und der zweite Leiter des Leiters 205 in dem Transistor 200 übereinander angeordnet sind, die vorliegende Erfindung nicht auf diese Struktur beschränkt ist. Beispielsweise kann der Leiter 205 auch als Einzelschicht oder Schichtanordnung aus mehr als drei Schichten bereitgestellt werden.
  • Hier wird für den ersten Leiter des Leiters 205 oder des Leiters 203 vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein leitendes Material, das die vorstehenden Verunreinigungen mit weniger Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein leitendes Material, das der Sauerstoff mit weniger Wahrscheinlichkeit passiert, verwendet. Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Verhindern einer Diffusion von Verunreinigungen oder Sauerstoff eine Funktion zum Verhindern einer Diffusion der vorstehenden Verunreinigungen und/oder des vorstehenden Sauerstoffs bezeichnet.
  • Indem der erste Leiter des Leiters 205 oder derjenige des Leiters 203 eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweisen, kann verhindert werden, dass die Leitfähigkeit des zweiten Leiters des Leiters 205 bzw. des Leiters 203 infolge einer Oxidation verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Daher kann eine Einzelschicht oder eine Schichtanordnung aus den vorstehenden leitenden Materialien für den ersten Leiter des Leiters 205 oder des Leiters 203 verwendet werden. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, durch den Leiter 203 und den Leiter 205 in Richtung des Transistors 200 diffundieren.
  • Für den Leiter des zweiten Leiters 205 wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Es sei angemerkt, dass es sich bei dem zweiten Leiter des Leiters 205 in der Zeichnung um eine Einzelschicht handelt; jedoch kann er eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Als zweiter Leiter des Leiters 203, der als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine höhere Leitfähigkeit aufweist als der zweite Leiter des Leiters 205. Beispielsweise kann ein leitendes Material, das Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der zweite Leiter des Leiters 203 kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Insbesondere wird vorzugsweise Kupfer für den Leiter 203 verwendet. Kupfer wird vorzugsweise für eine Leitung und dergleichen verwendet, da es einen niedrigen Widerstand aufweist. Jedoch diffundiert Kupfer leicht, und daher kann es die elektrischen Eigenschaften des Transistors 200 verschlechtern, indem es in das Oxid 230 diffundiert. Aus diesen Gründen wird beispielsweise ein Material, das Kupfer mit weniger Wahrscheinlichkeit durchlässt, wie z. B. Aluminiumoxid oder Hafniumoxid, für den der Isolator 214 verwendet, wodurch eine Diffusion von Kupfer verhindert werden kann.
  • In 12 und dergleichen sind der Transistor 200a und der Transistor 200b mit dem Leiter 205a bzw. dem Leiter 205b versehen, die als Rückgate dienen; jedoch ist die Halbleitervorrichtung der Ausführungsform nicht darauf beschränkt. In dem Fall, in dem das Rückgate des Transistors 200a und das Rückgate der Transistor 200b nicht voneinander unabhängig gesteuert werden müssen, kann eine leitende Schicht sowohl als Rückgate des Transistors 200a wie auch als Rückgate des Transistors 200b dienen. Beispielsweise kann, wie in 21 gezeigt, eine Struktur zum Einsatz kommen, bei der anstelle des Leiters 205a und des Leiters 205b ein Leiter 205c bereitgestellt ist. Der Leiter 205c dient als Rückgate des Transistors 200a und Rückgate des Transistors 200b. Wenn das Rückgate des Transistors 200a und das Rückgate des Transistors 200b separat bereitgestellt werden, ist es nötig, zum Strukturieren der Rückgates einen Abstand zwischen den Rückgates bereitzustellen; jedoch muss, indem das Rückgate des Transistors 200a und das Rückgate des Transistors 200b von der gleichen leitenden Schicht ausgebildet werden, kein derartiger Abstand bereitgestellt werden. Daher kann die Fläche, die von der Speicherzelle 600a und der Speicherzelle 600b eingenommen wird, verringert werden und die Halbleitervorrichtung der Ausführungsform kann in höherem Maße integriert werden. Des Weiteren kann unter dem Leiter 205c ein Leiter 203c bereitgestellt werden, der als Leitung BGL dient. Es sei angemerkt, dass der Leiter 205c eine Struktur aufweist, die derjenigen des Leiters 205 gleich ist, und für ihn kann auf die Beschreibung des Leiters 205 verwiesen werden. Ferner weist der Leiter 203c eine Struktur auf, die derjenigen des Leiters 203 gleich ist, und für ihn kann auf die Beschreibung des Leiters 203 verwiesen werden.
  • Obwohl sich bei der Halbleitervorrichtung in 21 eine der Seitenflächen des Leiters 205c im Wesentlichen mit einer der Seitenflächen des Isolators 275a überlappt und sich eine der Seitenflächen des Leiters 205c im Wesentlichen mit einer der Seitenflächen des Isolators 275b überlappt, ist eine Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Beispielsweise kann sich, wie in 22 gezeigt, eine der Seitenflächen des Leiters 205c im Wesentlichen mit einer der Seitenflächen des Leiters 260a überlappen, und kann sich eine der Seitenflächen des Leiters 205c im Wesentlichen mit einer der Seitenflächen des Leiters 260b überlappen. Mit anderen Worten: Die Länge des Transistors 200 des Leiters 205c in der Kanallänge in 22 ist kürzer als diejenige des Leiters 205c in 21. Wie in 22 gezeigt, sind, indem der Leiter 205c bereitgestellt wird, der Abstand zwischen einer der Seitenflächen des Leiters 205c und dem Bereich 231a sowie der Abstand zwischen einer der Seitenflächen des Leiters 205c und dem Bereich 231c größer als bei dem Transistor 200a und dem Transistor 200b in 21, wodurch die Parasitärkapazität und der Leckstrom, die zwischen ihnen erzeugt werden, verringert werden können.
  • Es sei angemerkt, dass Leiter 205, der Isolator 214 und der Isolator 216 nicht notwendigerweise bereitgestellt werden müssen. In diesem Fall kann ein Teil des Leiters 203 als zweite Gate-Elektrode dienen.
  • Der Isolator 210, der Isolator 214 und der Isolator 282 dienen jeweils vorzugsweise als isolierender Sperrfilm, um zu verhindern, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von der Seite des Substrats oder der Seite des Isolators 284 aus in den Transistor 200 eindringen. Deshalb wird für den Isolator 210, der Isolator 214 und der Isolator 282 vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, d. h. ein isolierendes Material, das die vorstehenden Verunreinigungen mit weniger Wahrscheinlichkeit passieren, verwendet. Alternativ wird vorzugsweise ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen), d. h. ein isolierendes Material, das der Sauerstoff mit geringerer Wahrscheinlichkeit passiert, verwendet.
  • Zum Beispiel wird vorzugsweise Aluminiumoxid oder dergleichen für den Isolator 210 und den Isolator 282 verwendet und Siliziumnitrid oder dergleichen wird für den der Isolator 214 verwendet. Folglich kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Substrats durch den Isolator 210 und den Isolator 214 in Richtung des Transistors 200 diffundieren. Alternativ kann verhindert werden, dass Sauerstoff, der in dem Isolator 224 und dergleichen enthalten ist, in Richtung des Substrats durch den Isolator 210 und den Isolator 214 diffundiert. Alternativ kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von der Richtung des Isolators 284 durch den Isolator 282 in Richtung des Transistors 200 diffundieren.
  • Mit der Struktur, bei der der Leiter 205 über dem Leiter 203 bereitgestellt ist, kann ferner der Isolator 214 zwischen dem Leiter 203 und dem Leiter 205 bereitgestellt werden. Hier kann selbst dann, wenn ein Metall, das leicht diffundiert, wie z. B. Kupfer, für den zweiten Leiter des Leiters 203 verwendet wird, das Bereitstellen von Siliziumnitrid oder dergleichen als der Isolator 214 verhindern, dass das Metall in Schichten oberhalb des Isolators 214 diffundiert.
  • Außerdem weisen der Isolator 212, der Isolator 216, der Isolator 280 und der Isolator 284, die als Zwischenschichtfilme dienen, vorzugsweise eine niedrigere Permittivität auf als der Isolator 210 oder der Isolator 214. In dem Fall, in dem ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die Parasitärkapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Für den Isolator 212, den der Isolator 216, der Isolator 280 und der Isolator 284 kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem beliebigen von Isolatoren, wie z. B. Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) und (Ba,Sr)TiO3 (BST), verwendet werden. Alternativ kann dem Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Die Isolatoren können alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Der Isolator 220, der Isolator 222 und der Isolator 224 dienen jeweils als Gate-Isolator. Ferner dient der Isolator 724, der in dem Transistor 700 bereitgestellt ist, auf ähnliche Weise wie der Isolator 224 als Gate-Isolator. Es sei angemerkt, dass bei dieser Ausführungsform der Isolator 224 und der Isolator 724 getrennt sind; jedoch können der Isolator 224 und der Isolator 724 auch stetig sein.
  • Als Isolator 224 in Kontakt mit dem Oxid 230 wird hier vorzugsweise ein Isolator verwendet, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung. Das heißt, dass vorzugsweise ein Sauerstoffüberschussbereich in dem Isolator 224 ausgebildet wird. Wenn ein derartiger Isolator, der Sauerstoffüberschuss enthält, in Kontakt mit dem Oxid 230 bereitgestellt wird, können Sauerstofffehlstellen in dem Oxid 230 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt.
  • Als Isolator, der den Sauerstoffüberschussbereich umfasst, wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Atome/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Atome/cm3, stärker bevorzugt größer als oder gleich 2,0 × 1019 Atome/cm3 oder größer als oder gleich 3,0 × 1020 Atome/cm3 bei einer thermischen Desorptionsspektroskopie-(TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise in einem Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C, oder höher als oder gleich 100 °C und niedriger als oder gleich 400 °C ist.
  • In dem Fall, in dem der Isolator 224 einen Sauerstoffüberschussbereich aufweist, weist der Isolator 222 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) auf (der Isolator 222 lässt vorzugsweise mit geringerer Wahrscheinlichkeit den Sauerstoff durch).
  • Wenn der Isolator 222 eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, diffundiert Sauerstoff des Sauerstoffüberschussbereichs in dem Isolator 224 nicht in Richtung des Isolators 220 und kann effizient dem Oxid 230 zugeführt werden. Ferner kann verhindert werden, dass der Leiter 205 mit Sauerstoff in dem Sauerstoffüberschussbereich des Isolators 224 reagiert.
  • Für den der Isolator 222 wird vorzugsweise zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet. Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann ein Gate-Potential während des Betriebs des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird.
  • Insbesondere wird vorzugsweise ein Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält, welcher ein isolierendes Material mit einer Funktion zum Verhindern einer Diffusion der Verunreinigungen und des Sauerstoffs, d. h. ein isolierendes Material, das der Sauerstoff mit weniger Wahrscheinlichkeit passieren, ist. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen wird vorzugsweise für den Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator 222, der aus einem derartigen Material ausgebildet wird, dient als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 230 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 200 in das Oxid 230 verhindert.
  • Alternativ kann dem Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Der Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Der Isolator 220 ist vorzugsweise thermisch stabil. Da Siliziumoxid und Siliziumoxynitrid eine thermische Stabilität aufweisen, ermöglicht eine Kombination von dem Isolator 220 mit einem Isolator aus einem Material mit hohem k, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe relative Permittivität aufweist.
  • Es sei angemerkt, dass der Isolator 220, der Isolator 222 und der Isolator 224 jeweils eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen können. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur, die aus den gleichen Materialien ausgebildet wird, eine mehrschichtige Struktur verwendet werden, die aus unterschiedlichen Materialien ausgebildet wird.
  • Das Oxid 230 beinhaltet das Oxid 230a, das Oxid 230b über dem Oxid 230a und das Oxid 230c über dem Oxid 230b. Außerdem kann dann, wenn das Oxid 230a unter dem Oxid 230b bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die unterhalb des Oxids 230a ausgebildet sind, in das Oxid 230b diffundieren. Außerdem kann dann, wenn das Oxid 230c über dem Oxid 230b bereitgestellt ist, verhindert werden, dass Verunreinigungen von den Komponenten, die oberhalb des Oxids 230c ausgebildet sind, in das Oxid 230b diffundieren.
  • Es sei angemerkt, dass das Oxid 230 vorzugsweise eine mehrschichtige Struktur aus Oxiden aufweist, die sich durch das Atomverhältnis von den Metallelementen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in Bestandteilen in dem Metalloxid, das als Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in Bestandteilen in dem Metalloxid, das als Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 230a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 230b verwendet wird. Außerdem ist das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 230b verwendet wird, vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als das Oxid 230a verwendet wird. Als Oxid 230c kann ein Metalloxid, das als Oxid 230a oder Oxid 230b verwendet werden kann, verwendet werden.
  • Die Energie des Leitungsbandminimums von jedem des Oxids 230a und des Oxids 230c ist vorzugsweise höher als die Energie des Leitungsbandminimums des Oxids 230b. Mit anderen Worten: Die Elektronenaffinität von jedem des Oxids 230a und des Oxids 230c ist vorzugsweise kleiner als die Elektronenaffinität des Oxids 230b.
  • Hier verändert sich das Leitungsbandminimum an dem Verbindungsabschnitt des Oxids 230a, des Oxids 230b und des Oxids 230c graduell. Mit anderen Worten: Die Leitungsbandminima der Verbindungsabschnitte des Oxids 230a, des Oxids 230b und des Oxids 230c verändern sich stetig oder sind stetig zusammenhängend. Dafür wird vorzugsweise die Dichte der Defektzustände in einer Mischschicht verringert, die jeweils an einer Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b sowie an einer Grenzfläche zwischen dem Oxid 230b und dem Oxid 230c gebildet wird.
  • Insbesondere kann dann, wenn das Oxid 230a und das Oxid 230b sowie das Oxid 230b und das Oxid 230c abgesehen von Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten, eine Mischschicht mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Beispielsweise wird in dem Fall, in dem es sich bei dem Oxid 230b um ein In-Ga-Zn-Oxid handelt, vorzugsweise ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid, Galliumoxid oder dergleichen als Oxid 230a und Oxid 230c verwendet.
  • Dabei dient das Oxid 230b als Hauptladungsträgerweg. Indem das Oxid 230a und das Oxid 230c die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 230a und dem Oxid 230b sowie an der Grenzfläche zwischen dem Oxid 230b und dem Oxid 230c verringert werden. Dementsprechend ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerleitung gering, und ein hoher Durchlassstrom des Transistors 200 kann erhalten werden.
  • Das Oxid 230 umfasst den Bereich 231, den Bereich 232 und den Bereich 234. Es sei angemerkt, dass mindestens ein Teil des Bereichs 231 einen Bereich umfasst, der dem Isolator 273 benachbart ist. Der Bereich 232 umfasst ferner mindestens einen Bereich, der sich mit dem Isolator 275 überlappt.
  • Es sei angemerkt, dass dann, wenn der Transistor 200 eingeschaltet wird, der Bereich 231a oder der Bereich 231b als Source-Bereich oder Drain-Bereich dient. Andererseits dient mindestens ein Teil des Bereichs 234 als Kanalbildungsbereich. Wenn der Bereich 232 zwischen dem Bereich 231 und dem Bereich 234 bereitgestellt wird, kann der Transistor 200 einen hohen Durchlassstrom und einen niedrigen Leckstrom im Sperrzustand (Sperrstrom) aufweisen.
  • Wenn der Bereich 232 in dem Transistor 200 bereitgestellt wird, werden Bereiche mit erhöhtem Widerstand nicht zwischen dem Bereich 231, der als Source-Bereich und Drain-Bereich dient, und dem Bereich 234, in dem ein Kanal gebildet wird, ausgebildet, so dass der Durchlassstrom und die Beweglichkeit des Transistors erhöht werden können. Da sich die erste Gate-Elektrode (der Leiter 260) aufgrund des Bereichs 232 nicht mit dem Source-Bereich und dem Drain-Bereich in der Kanallängsrichtung überlappt, kann eine Bildung einer unnötigen Kapazität zwischen ihnen verhindert werden. Dank des Bereichs 232 kann ferner der Leckstrom im Sperrzustand verringert werden.
  • Folglich kann, indem die Flächen der Bereiche angemessen ausgewählt werden, ein Transistor mit elektrischen Eigenschaften, die für das Schaltungsdesign erforderlich sind, leicht bereitgestellt werden. Beispielsweise wird bei dem Transistor 200 eine Struktur eingesetzt, bei der der Sperrstrom niedriger ist, und bei dem Transistor 700 eine Struktur eingesetzt, bei der der Durchlassstrom höher ist.
  • Für das Oxid 230 wird vorzugsweise ein Metalloxid verwendet, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet). Beispielsweise wird für das Metalloxid, das zu dem Bereich 234 wird, vorzugsweise ein Metalloxid mit einer Bandlücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr verwendet. Die Verwendung eines Metalloxids mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Ein Transistor, der einen Oxidhalbleiter enthält, weist einen sehr niedrigen Leckstrom im Sperrzustand auf; somit kann eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Außerdem kann ein Oxidhalbleiter durch ein Sputterverfahren oder dergleichen abgeschieden werden und kann daher für einen Transistor, der in einer in hohem Maße integrierten Halbleitervorrichtung enthalten ist, verwendet werden.
  • Der Isolator 250 dient als Gate-Isolator. Der Isolator 250a wird vorzugsweise in Kontakt mit der Oberseite des Oxids 230ca bereitgestellt, und der Isolator 250b wird vorzugsweise in Kontakt mit der Oberseite des Oxids 230cb bereitgestellt. Der Isolator 250 wird vorzugsweise unter Verwendung eines Isolators ausgebildet, von dem Sauerstoff durch Erwärmung abgegeben wird. Es handelt sich bei dem Isolator 250 um einen Oxidfilm, dessen Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffmoleküle, größer als oder gleich 1,0 × 1018 Atome/cm3, bevorzugt größer als oder gleich 1,0 × 1019 Atome/cm3, stärker bevorzugt 2,0 × 1019 Atome/cm3 oder 3,0 × 1020 Atome/cm3 bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der vorstehenden TDS-Analyse vorzugsweise in einem Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C ist.
  • Insbesondere können für den Isolator 250 Siliziumoxid, das Sauerstoffüberschuss enthält, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
  • Wenn als Isolator 250 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit der Oberseite des Oxids 230c bereitgestellt wird, kann dem Bereich 234 des Oxids 230b von dem Isolator 250 Sauerstoff effizient zugeführt werden. Ferner wird, wie bei dem Isolator 224, vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 250 verringert. Die Dicke des Isolators 250 ist vorzugsweise größer als oder gleich 1 nm und kleiner als oder gleich 20 nm.
  • Um dem Oxid 230 Sauerstoffüberschuss, der in dem Isolator 250 enthalten ist, effizient zuzuführen, kann das Metalloxid 252 bereitgestellt werden. Dementsprechend verhindert das Metalloxid 252 vorzugsweise eine Diffusion von Sauerstoff von dem Isolator 250. Das Bereitstellen des Metalloxids 252, der eine Diffusion von Sauerstoff verhindert, verhindert eine Diffusion von Sauerstoffüberschuss von dem Isolator 250 in den Leiter 260. Das heißt, dass eine Verringerung der Menge an Sauerstoffüberschuss, der dem Oxid 230 zugeführt wird, verhindert werden kann. Außerdem kann eine Oxidation des Leiters 260 aufgrund von Sauerstoffüberschuss verhindert werden.
  • Es sei angemerkt, dass Metalloxid 252 auch als ein Teil des ersten Gates dienen kann. Beispielsweise kann ein Oxidhalbleiter, der als Oxid 230 verwendet werden kann, als Metalloxid 252 verwendet werden. In diesem Fall wird der Leiter 260 durch ein Sputterverfahren ausgebildet wird, wodurch das Metalloxid 252 einen verringerten Wert des elektrischen Widerstands aufweisen und zu einem Leiter werden kann. Ein derartiger Leiter kann als Oxidleiter- (Oxide Conductor, OC-) Elektrode bezeichnet werden.
  • Ferner dient das Metalloxid 252 in einigen Fällen als ein Teil des Gate-Isolators. Deshalb wird in dem Fall, in dem Siliziumoxid, Siliziumoxynitrid oder dergleichen für den Isolator 250 verwendet wird, vorzugsweise ein Metalloxid, das ein Material mit hohem k mit hoher relativer Permittivität ist, als Metalloxid 252 verwendet. Mit einer derartigen mehrschichtigen Struktur kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen. Demzufolge kann ein Gate-Potential, das während des Betriebs des Transistors angelegt wird, verringert werden, während die physikalische Dicke gehalten wird. Außerdem kann die äquivalente Oxidfilmdicke (EOT) eines Isolators, der als Gate-Isolator dient, verringert werden.
  • Obwohl das Metalloxid 252 des Transistors 200 mit einer einschichtigen Struktur dargestellt worden ist, kann eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise können ein Metalloxid, das als ein Teil der Gate-Elektrode dient, und ein Metalloxid, das als ein Teil des Gate-Isolators dient, übereinander angeordnet werden.
  • Das Vorhandensein des Metalloxids 252 kann in dem Fall, in dem es als Gate-Elektrode dient, den Durchlassstrom des Transistors 200 verbessern, ohne den Einfluss des Leiters 260 abzuschwächen. Darüber hinaus kann in dem Fall, in dem das Metalloxid 252 als Gate-Isolator dient, der Leckstrom zwischen dem Leiter 260 und dem Oxid 230 verringert werden, indem durch die physikalische Dicke des Leiters 250 und des Metalloxids 252 der Abstand zwischen dem Leiter 260 und dem Oxid 230 gehalten wird. Außerdem können dann, wenn die mehrschichtige Struktur aus dem Isolator 250 und dem Metalloxid 252 bereitgestellt wird, der physikalische Abstand zwischen dem Leiter 260 und dem Oxid 230 sowie die Intensität des elektrischen Feldes, das von dem Leiter 260 an das Oxid 230 angelegt wird, angemessen leicht angepasst werden.
  • Insbesondere kann ein Oxidhalbleiter, der als Oxid 230 verwendet werden kann, mit verringertem Widerstand als Metalloxid 252 verwendet werden. Alternativ kann ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere wird vorzugsweise ein Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, beispielsweise Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxidfilm. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch ein thermisches Budget in dem folgenden Prozess kristallisiert wird. Es sei angemerkt, dass Metalloxid 252 keine notwendige Komponente ist. Je nach den erforderlichen Transistoreigenschaften kann eine geeignete Anordnung zum Einsatz kommen.
  • Der Leiter 260a, der als erste Gate-Elektrode dient, beinhaltet den Leiter 260aa und den Leiter 260ab über dem Leiter 260aa. Der Leiter 260b, der als erste Gate-Elektrode dient, beinhaltet den Leiter 260ba und den Leiter 260bb über dem Leiter 260ba. Für den Leiter 260a wird, wie bei dem ersten Leiter des Leiters 205, vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Verunreinigungen, wie z. B. einem Wasserstoffatom, einem Wasserstoffmolekül, einem Wassermolekül, einem Stickstoffatom, einem Stickstoffmolekül, einem Stickstoffoxidmolekül (z. B. N2O, NO und NO2) und einem Kupferatom, verwendet. Alternativ wird für den Leiter 260a vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet.
  • Wenn der Leiter 260a eine Funktion zum Verhindern einer Diffusion von Sauerstoff aufweist, kann verhindert werden, dass die Leitfähigkeit des Leiters 260b infolge einer Oxidation durch Sauerstoffüberschuss, der in dem Isolator 250 und dem Metalloxid 252 enthalten ist, verringert wird. Als leitendes Material mit einer Funktion zum Verhindern einer Diffusion von Sauerstoff wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet.
  • Für den Leiter 260b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Als Leiter 260, der als Leitung dient, wird vorzugsweise ein Leiter verwendet, der eine hohe Leitfähigkeit aufweist. Beispielsweise kann ein leitendes Material verwendet werden, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter 260b kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • In dem Fall, in dem sich der Leiter 205, wie in 13(A) gezeigt, über den Endabschnitt des Oxids 230 in der Kanalquerrichtung hinüber erstreckt, überlappt sich der Leiter 260 in dem Bereich vorzugsweise mit dem Leiter 205, wobei der Isolator 250 dazwischen bereitgestellt ist. Das heißt, dass eine mehrschichtige Struktur aus dem Leiter 205, dem Isolator 250 und dem Leiter 260 vorzugsweise außerhalb der Seitenfläche des Oxids 230 ausgebildet wird.
  • Bei der vorstehenden Struktur werden in dem Fall, in dem Potentiale an den Leiter 260 und den Leiter 205 angelegt werden, ein elektrisches Feld, das von dem Leiter 260 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 205 erzeugt wird, miteinander verbunden, so dass der Kanalbildungsbereich in dem Oxid 230 bedeckt werden kann.
  • Das heißt, dass der Kanalbildungsbereich in dem Bereich 234 elektrisch von dem elektrischen Feld des Leiters 260, der als erste Gate-Elektrode dient, und dem elektrischen Feld des Leiters 205, der als zweite Gate-Elektrode dient, umschlossen werden kann.
  • Des Weiteren kann der Isolator 270a, der als Sperrfilm dient, über dem Leiter 260ab bereitgestellt werden und kann der Isolator 270b, der als Sperrfilm dient, über dem Leiter 260bb bereitgestellt werden. Für den Isolator 270 wird vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. Zum Beispiel wird vorzugsweise Aluminiumoxid, Hafniumoxid oder dergleichen verwendet. Dementsprechend kann verhindert werden, dass der Leiter 260 von Sauerstoff, der von Komponenten aus diffundieren, die höher bereitgestellt sind als der Isolator 270, oxidiert wird. Außerdem kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die von Komponenten aus diffundieren, die höher bereitgestellt sind als der Isolator 270, durch den Leiter 260 und den Isolator 250 in das Oxid 230 eindringt.
  • Ferner wird vorzugsweise der Isolator 271a, der als Hartmaske dient, über dem Isolator 270a bereitgestellt und der Isolator 271b, der als Hartmaske dient, wird vorzugsweise über dem Isolator 270b bereitgestellt. Durch Bereitstellen des Isolators 271 kann der Leiter 260 derart verarbeitet werden, dass er eine im Wesentlichen senkrechte Seitenfläche aufweist. Insbesondere kann ein Winkel, der von der Seitenfläche des Leiters 260 und einer Oberfläche des Substrats gebildet wird, größer als oder gleich 75° und kleiner als oder gleich 100°, bevorzugt größer als oder gleich 80° und kleiner als oder gleich 95° sein. Wenn der Leiter 260 zu einer derartigen Form verarbeitet wird, kann der Isolator 275, der anschließend ausgebildet wird, in einer gewünschten Form ausgebildet werden.
  • Es sei angemerkt, dass ein isolierendes Material, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, für den Isolator 271 verwendet wird, so dass der Isolator 271 auch als Sperrfilm dient. In diesem Fall wird der Isolator 270 nicht notwendigerweise bereitgestellt.
  • Der Isolator 275a, der als Pufferschicht dient, wird in Kontakt mit der Seitenfläche des Oxids 230ca, der Seitenfläche des Isolators 250a, der Seitenfläche des Metalloxids 252a, der Seitenfläche des Leiters 260a und der Seitenfläche des Isolators 270a bereitgestellt. Der Isolator 275b, der als Pufferschicht dient, wird in Kontakt mit der Seitenfläche des Oxids 230cb, der Seitenfläche des Isolators 250b, der Seitenfläche des Metalloxids 252b, der Seitenfläche des Leiters 260b und der Seitenfläche des Isolators 270b bereitgestellt.
  • Der Isolator 275a kann ausgebildet werden, indem ein Isolierfilm ausgebildet wird, wobei er das Oxid 230ca, den Isolator 250a, das Metalloxid 252a, den Leiter 260a, den Isolator 270a und den Isolator 271a bedeckt, und der Isolierfilm einem anisotropen Ätzen (beispielsweise einer Trockenätzbehandlung) unterzogen wird. Der Isolator 275b kann auch gleichzeitig mit dem Isolator 275a ausgebildet werden.
  • Als Isolator 275 ist vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen enthalten. Insbesondere werden Siliziumoxid und Siliziumoxynitrid aufgrund ihrer thermischen Stabilität bevorzugt. Insbesondere werden Siliziumoxid und poröses Siliziumoxid bevorzugt, da bei einem späteren Schritt leicht ein Sauerstoffüberschussbereich ausgebildet werden kann.
  • Der Isolator 275 umfasst ferner vorzugsweise einen Sauerstoffüberschussbereich. Wenn als Isolator 275 ein Isolator, von dem Sauerstoff durch Erwärmung abgegeben wird, in Kontakt mit dem Oxids 230c und dem Isolator 250 bereitgestellt wird, kann dem Bereich 234 des Oxids 230b von dem Isolator 250 Sauerstoff effizient zugeführt werden. Ferner wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 275 verringert.
  • Für den Isolator 130 wird vorzugsweise ein Isolator mit einer hohen relativen Permittivität verwendet und ein Isolator, der als Isolator 222 und dergleichen verwendet werden kann, kann verwendet werden. Beispielsweise kann ein Isolator, der Oxid/e von Aluminium und/oder Hafnium enthält, verwendet werden. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen wird vorzugsweise für den Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält. Der Isolator 130 kann ferner eine einschichtige Struktur oder eine mehrschichtige Struktur aufweisen. Für den Isolator 130 kann eine Schichtanordnung aus mehr als zwei Schichten sein, die aus Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Hafniumoxid, einem Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), und dergleichen ausgewählt werden. Beispielsweise werden vorzugsweise Hafniumoxid, Aluminiumoxid und Hafniumoxid in dieser Reihenfolge durch ein ALD-Verfahren ausgebildet werden, um eine mehrschichtige Struktur auszubilden. Die Dicke des Hafniumoxids und des Aluminiumoxids sind jeweils größer als oder gleich 0,5 nm und kleiner als oder gleich 5 nm. Bei einer derartigen mehrschichtigen Struktur kann der Kondensator 100 einen großen Kapazitätswert und einen niedrigen Leckstrom aufweisen.
  • Wie in 12(A) und 12(B) gezeigt, entspricht in Draufsicht die Seitenfläche des Isolators 130 der Seitenfläche des Leiters 120; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann eine Struktur eingesetzt werden, bei der, ohne den Isolator 130 zu strukturieren, der Isolator 130 den Transistor 200a, den Transistor 200b und den Transistor 700 bedeckt.
  • Für den Leiter 120 wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Obwohl nicht dargestellt, kann der Leiter 120 eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen.
  • Wie in 14 gezeigt, werden der Isolator 130a und der Leiter 120a vorzugsweise derart bereitgestellt, dass sie auch die Seitenfläche des Oxids 230 bedecken. Bei dieser Struktur kann auch in Richtung der Seitenfläche des Oxids 230 der Kondensator 100a ausgebildet werden, daher kann die elektrische Kapazität des Kondensators 100a pro Flächeneinheit vergrößert werden. Es sei angemerkt, dass, obwohl nicht dargestellt, der Isolator 130b und der Leiter 120b des Kondensators 100b auch vorzugsweise auf ähnliche Weise wie der Isolator 130a und der Leiter 120a des Kondensators 100a bereitgestellt werden.
  • Ein Teil des Isolators 130 und derjenige des Leiters 120 werden vorzugsweise derart bereitgestellt, dass sie sich mit dem Isolator 271 überlappen. Dementsprechend dient der Bereich 231a (der Bereich 231c) bis zum Ende der Seite des Isolators 275 als Elektrode des Kondensators. Dabei kann aufgrund des Vorhandenseins des Isolators 275 die Parasitärkapazität des Leiters 120 und des Leiters 260 verringert werden.
  • Der Isolator 273 wird vorzugsweise über dem Isolator 275a, dem Isolator 275b, dem Isolator 271a, dem Isolator 271b, der Schicht 742, dem Isolator 775, dem Isolator 771, dem Leiter 120a und dem Leiter 120b bereitgestellt. Indem der Isolator 273 durch ein Sputterverfahren abgeschieden wird, kann in dem Isolator 275 und dem Isolator 775 ein Sauerstoffüberschussbereich bereitgestellt werden. Dementsprechend kann von dem Sauerstoffüberschussbereich dem Oxid 230 und Oxid 730 Sauerstoff zugeführt werden. Indem der Isolator 273 über der Schicht 242c des Oxids 230 und der Schicht 742 des Oxids 730 bereitgestellt wird, kann ferner Wasserstoff in dem Oxid 230 und dem Oxid 730 in den Isolator 273 extrahiert werden.
  • Beispielsweise kann als Isolator 273 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium oder dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff verhindert werden kann.
  • Ferner wird über dem Isolator 273 der Isolator 274 bereitgestellt. Für den Isolator 274 wird vorzugsweise ein Film verwendet, der eine Sperreigenschaft aufweist und dessen Wasserstoffkonzentration verringert worden ist. Beispielsweise wird für den Isolator 274 vorzugsweise Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, oder dergleichen verwendet. Indem der Isolator 273, der eine Sperreigenschaft aufweist, und der Isolator 274, der eine Sperreigenschaft aufweist, bereitgestellt werden, kann verhindert werden, dass Verunreinigungen von einem anderen Strukturteil, wie z. B. einem Zwischenschichtfilm, in den Transistor 200 diffundieren.
  • Der Isolator 280, der als Zwischenschichtfilm dient, wird vorzugsweise über dem Isolator 274 bereitgestellt. Wie bei dem Isolator 224 oder dergleichen wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 280 verringert. Es sei angemerkt, dass der Isolator 282, der dem Isolator 210 ähnlich ist, über dem Isolator 280 bereitgestellt werden kann. Indem der Isolator 282 durch ein Sputterverfahren abgeschieden wird, können die Verunreinigungen des Isolators 280 verringert werden. In dem Fall, in dem der Isolator 282 bereitgestellt wird, können/kann der Isolator 273 und/oder der Isolator 274 nicht bereitgestellt werden. Es sei angemerkt, dass der Isolator 284, der dem Isolator 280 ähnlich ist, über dem Isolator 282 bereitgestellt werden kann.
  • In der Öffnung, die in dem Isolator 284, dem Isolator 282, dem Isolator 280, dem Isolator 274 und dem Isolator 273 ausgebildet ist, werden der Leiter 240a, der Leiter 240b, der Leiter 240c, der Leiter 740a und der Leiter 740b bereitgestellt. Der Leiter 240a und der Leiter 240b werden zueinander zugewandt bereitgestellt, wobei der Leiter 260a dazwischen liegt, und der Leiter 240b und der Leiter 240c werden zueinander zugewandt bereitgestellt, wobei der Leiter 260b dazwischen liegt. Der Leiter 740a und der Leiter 740b werden einander zugewandt bereitgestellt, wobei der Leiter 760 dazwischen bereitgestellt ist. Es sei angemerkt, dass die Oberseiten des Leiters 240a, des Leiters 240b, des Leiters 240c, des Leiters 740a und des Leiters 740b auf der gleichen Ebene wie die Oberseite des Isolators 284 befinden können.
  • Es sei angemerkt, dass der Leiter 240b in Kontakt mit einer Innenwand der Öffnung des Isolators 284, des Isolators 282, des Isolators 280, des Isolators 274, des Isolators 273 und des Isolator 275 ausgebildet ist. Der Bereich 231b des Oxids 230 ist auf mindestens einem Teil des Unterteils der Öffnung positioniert, und daher ist der Leiter 240b in Kontakt mit dem Bereich 231b. Das Gleiche gilt auch für den Leiter 740a und den Leiter 740b. Des Weiteren ist der Leiter 240a in Kontakt mit dem Leiter 120a und der Leiter 240c ist in Kontakt mit dem Leiter 120b.
  • Wie in 12(B) und in 15 gezeigt, kann der Leiter 240b zwischen dem Leiter 260a und dem Leiter 260b bereitgestellt werden. Hier umfasst der Leiter 240b vorzugsweise einen Bereich, der in Kontakt mit einer oder beiden der Seitenflächen des Isolators 275a und des Isolators 275b ist. Dabei umfasst der Isolator 273 vorzugsweise in der Öffnung, in der der Leiter 240b eingebettet wird, einen Bereich, der in Kontakt mit einer oder beiden der Seitenflächen des Isolators 275a und des Isolators 275b ist.
  • Um die Öffnung auszubilden, in der der Leiter 240b eingebettet wird, wird vorzugsweise eine Bedingung eingesetzt, bei der beim Ausbilden der Öffnung in dem Isolator 280, dem Isolator 274 und dem Isolator 273 die Ätzrate des Isolators 275 viel niedriger ist als diejenige des Isolators 273. Wenn die Ätzrate des Isolators 275 auf 1 eingestellt wird, wird die Ätzrate des Isolators 273 bevorzugt auf 5 oder mehr, bevorzugter 10 oder mehr eingestellt. Dabei wird vorzugsweise das isolierende Material, das als Isolator 275 verwendet wird, je nach der Ätzbedingung und dem isolierenden Material, das als Isolator 273 verwendet wird, in angemessener Weise derart ausgewählt, dass die vorstehend beschriebene Ätzrate erfüllt wird. Beispielsweise kann als isolierendes Material, das als Isolator 275 verwendet wird, nicht nur das vorstehende isolierende Material, sondern auch ein isolierendes Material verwendet werden, das für den Isolator 270 verwendet werden kann.
  • In dem Fall, in dem der Isolator 273 und der Isolator 274 nicht bereitgestellt werden, ist vorzugsweise zu dem Zeitpunkt zum Ausbilden der Öffnung die Ätzrate des Isolators 275 viel niedriger als diejenige des Isolators 280. Wenn die Ätzrate des Isolators 275 auf 1 eingestellt wird, wird die Ätzrate des Isolators 280 bevorzugt auf 5 oder mehr, bevorzugter 10 oder mehr eingestellt.
  • Indem auf diese Weise die Öffnung bereitgestellt wird, in der der Leiter 240b eingebettet wird, kann, da beim Ausbilden der Öffnung der Isolator 275a und der Isolator 275b als Ätzstopper dienen, verhindert werden, dass die Öffnung den Leiter 260a und den Leiter 260b erreicht. Daher kann der Leiter 240b und die Öffnung, in der er eingebettet wird, in selbstjustierender Weise ausgebildet werden. Beispielsweise sind, wie in 23 gezeigt, der Leiter 240b und der Leiter 260b nicht in Kontakt miteinander, selbst wenn die Öffnungen, in denen der Leiter 240a, der Leiter 240b oder der Leiter 240c ausgebildet werden, in Richtung des Transistors 200b verschoben ausgebildet werden. Indem die Breite der Öffnung, in der der Leiter 240b ausgebildet wird, in der Kanallängsrichtung des Transistors 200 größer ist als der Abstand zwischen dem Isolator 275a und dem Isolator 275b, kann, wie in 23 gezeigt, der Leiter 240b vollständig in Kontakt mit der Schicht 242b sein, selbst wenn die Öffnung verschoben ausgebildet wird. Es sei angemerkt, dass dabei für den Isolator 271a und den Isolator 271b das isolierende Material, das demjenigen des Isolators 275 gleich ist, verwendet werden können, so dass der Isolator 271a und der Isolator 271b auch als Ätzstopper dienen.
  • Auf diese Weise kann ein Spielraum für einen Ausrichtungsfehler des Kontaktabschnitts (des Leiters 240b) des Transistors 200a und des Transistors 200b, des Gates des Transistors 200a und des Gates des Transistors 200b vergrößert werden, wodurch der Raum zwischen den Komponenten kleiner gestaltet werden kann. Auf diese Weise kann die vorstehende Halbleitervorrichtung miniaturisiert und in hohem Maße integriert werden.
  • Wie in 13(B) gezeigt, überlappt sich der Leiter 240b vorzugsweise mit den Seitenflächen des Oxids 230, wobei die Schicht 242b dazwischen liegt. Insbesondere überlappt sich der Leiter 240b vorzugsweise mit einer oder beiden der Seitenfläche auf der A5-Seite und der Seitenfläche auf der A6-Seite, welche die Kanalquerrichtung des Oxids 230 kreuzen. Wenn sich auf diese Weise der Leiter 240b in dem Bereich 231b, der zu dem Source-Bereich oder dem Drain-Bereich wird, mit den Seitenflächen des Oxids 230 überlappt, kann die Fläche des Kontaktabschnitts, in dem des Leiters 240b und des Transistors 200 in Kontakt miteinander sind, ohne Zunahme der Projektionsfläche des Kontaktabschnitts erhöht werden, so dass der Kontaktwiderstand zwischen dem Leiter 240b und dem Transistor 200 verringert werden kann. Demzufolge kann eine Miniaturisierung der Source-Elektrode und der Drain-Elektrode des Transistors erzielt werden, und darüber hinaus kann der Durchlassstrom erhöht werden. Es sei angemerkt, dass in 13(B) die Länge des Leiters 240b in der Kanalbreitenrichtung größer als die Länge des Oxids 230 in der Kanalbreitenrichtung; jedoch ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt ist, und beispielsweise kann die Länge des Leiters 240b in der Kanalbreitenrichtung der Länge des Oxids 230 in der Kanalbreitenrichtung gleichen.
  • Ferner können der Leiter 740a und der Leiter 740b die gleiche Struktur wie der Leiter 240b aufweisen.
  • Für den Leiter 240 und den Leiter 740 wird vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Ferner können der Leiter 240 und der Leiter 740 eine mehrschichtige Struktur aufweisen.
  • Hier wird in einigen Fällen beim Ausbilden der Öffnung des Isolators 284, des Isolators 282, des Isolators 280, des Isolators 274 und des Isolators 273 ein Bereich, in dem der Widerstand verringert worden ist, des Bereich 231 des Oxids 230 entfernt, wodurch das Oxid 230, in dem der Widerstand nicht verringert worden ist, freigelegt wird. In diesem Fall wird als Leiter, der für einen Leiter, der in Kontakt mit dem Oxid 230 ist, des Leiters 240 (nachstehend auch als erster Leiter des Leiters 240 bezeichnet) verwendet wird, vorzugsweise ein Metallfilm, ein Nitridfilm, der das Metallelement enthält, oder ein Oxidfilm, der das Metallelement enthält, verwendet. Das heißt, dass, indem das Oxid 230, dessen Widerstand nicht verringert worden ist, und der erste Leiter des Leiters 240 in Kontakt miteinander sind, Sauerstofffehlstellen in dem Oxid 230 gebildet werden, wodurch der Bereich 231 des Oxids 230 einen verringerten Widerstand aufweist. Daher kann, indem bei dem Oxid 230, das in Kontakt mit dem ersten Leiter des Leiters 240 ist, der Widerstand verringert wird, der Kontaktwiderstand zwischen dem Oxid 230 und dem Leiter 240 verringert werden. Dementsprechend enthält der erste Leiter des Leiters 240 vorzugsweise ein Metallelement, wie z. B. Aluminium, Ruthenium, Titan, Tantal und Wolfram. Der Leiter 740 weist auch vorzugsweise die gleiche Struktur auf.
  • In dem Fall, in dem der Leiter 240 und der Leiter 740 eine mehrschichtige Struktur aufweisen, wird vorzugsweise ein leitendes Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser und Wasserstoff, wie bei dem ersten Leiter des Leiters 205 oder dergleichen, für einen Leiter in Kontakt mit dem Isolator 284, dem Isolator 282, dem Isolator 280, dem Isolator 274 und dem Isolator 273 verwendet. Beispielsweise wird vorzugsweise Tantal, Tantalnitrid, Titan, Titannitrid, Ruthenium, Rutheniumoxid oder dergleichen verwendet. Das leitende Material mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, kann eine Einzelschicht oder eine Schichtanordnung sein. Wenn das leitende Material verwendet wird, kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von einer Schicht oberhalb des Isolators 284 durch den Leiter 240 und den Leiter 740 in das Oxid 230 und das Oxid 730 eindringen.
  • Es sei angemerkt, dass eine Struktur zum Einsatz kommen kann, bei der die Innenwand der Öffnungen, in denen der Leiter 240 und der Leiter 740 bereitgestellt werden, von einem Isolator, der eine Sperreigenschaft gegen Sauerstoff und Wasserstoff aufweist, bedeckt ist. Dabei wird vorzugsweise als Isolator, der eine Sperreigenschaft gegen Sauerstoff und Wasserstoff aufweist, ein Isolator verwendet, der dem Isolator 214 ähnlich ist, wie beispielsweise Aluminiumoxid. Demzufolge kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, von dem Isolator 280 oder dergleichen durch den Leiter 240 und den Leiter 740 in das Oxid 230 und das Oxid 730 eindringen. Außerdem kann der Isolator beispielsweise unter Verwendung eines ALD-Verfahrens, eines CVD-Verfahrens oder dergleichen mit guter Abdeckung ausgebildet werden.
  • Obwohl nicht dargestellt, kann ein Leiter, der als Leitung dient, in Kontakt mit der Oberseite des Leiters 240 und der Oberseite des Leiters 740 bereitgestellt sein. Für den Leiter, der als Leitung dient, wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Der Leiter kann eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan, Titannitrid und einem beliebigen der vorstehenden leitenden Materialien, aufweisen. Es sei angemerkt, dass der Leiter, wie der Leiter 203 und dergleichen, auch derart ausgebildet werden kann, dass er in einer Öffnung, die in einem Isolator bereitgestellt ist, eingebettet ist.
  • Ferner kann der Isolator 150 über dem Isolator 284 bereitgestellt werden. Der Isolator 150 kann unter Verwendung eines Materials, das demjenigen für den Isolator 280 ähnlich ist, ausgebildet werden. Der Isolator 150 kann als Planarisierungsfilm dienen, der eine unebene Form darunter abdeckt.
  • In der Öffnung, die in dem Isolator 150 ausgebildet worden ist, wird vorzugsweise der Leiter 112 bereitgestellt. Der Leiter 112 dient als Leitung des Transistors 200, des Transistors 700, des Kondensators 100 und dergleichen.
  • Für den Leiter 112 kann ein Metallfilm, der ein Element enthält, das aus Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Chrom, Neodym und Skandium ausgewählt wird, ein Metallnitridfilm, der ein beliebiges der vorstehenden Elemente als seine Komponente enthält (z. B. ein Tantalnitridfilm, ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm), oder dergleichen verwendet werden. Alternativ ist es möglich, ein leitendes Material zu verwenden, wie beispielsweise Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt worden ist.
  • Wie in 9 gezeigt, weist der Leiter 112 eine mehrschichtige Struktur aus zwei oder mehr Schichten auf. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter, der eine hohe Haftung an dem Leiter mit einer Sperreigenschaft und dem Leiter mit hoher Leitfähigkeit aufweist, ausgebildet werden. Es sei angemerkt, dass Leiter 112 nicht darauf beschränkt ist, und beispielsweise kann er eine einschichtige Struktur aufweisen.
  • Indem die der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung mit der vorstehenden Struktur ausgebildet wird, können entsprechend der Prozessregel der Generation von 14 nm oder der späteren Generation die Miniaturisierung und eine hohe Integration der Halbleitervorrichtung erzielt werden.
  • <Material für eine Halbleitervorrichtung>
  • Nachstehend werden Materialien beschrieben, die für eine Halbleitervorrichtung verwendet werden können. Nachstehend kann ein Material, das für den Transistor 200 verwendet werden kann, auch für den Transistor 700 verwendet werden, sofern nicht anders angegeben.
  • Ein nachstehend gezeigtes Material kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs- (Chemical Vapor Deposition: CVD-) Verfahren, ein Molekularstrahlepitaxie- (Molecular Beam Epitaxy: MBE-) Verfahren, ein Pulslaserabscheidungs- (Pulsed Laser Deposition: PLD-) Verfahren, ein Atomlagenabscheidungs- (Atomic Layer Deposition: ALD-) Verfahren oder dergleichen abgeschieden werden.
  • Es sei angemerkt, dass CVD-Verfahren in ein plasmaunterstütztes CVD- (Plasma Enhanced CVD: PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (Thermal CVD: TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen eingeteilt werden können. Außerdem können die CVD-Verfahren je nach Quellengas, das verwendet wird, in ein Metall-CVD- (MCVD-) Verfahren und ein metallorganisches CVD- (Metal Organic CVD: MOCVD-) Verfahren eingeteilt werden.
  • Unter Verwendung eines plasmaunterstützten CVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur erhalten werden. Des Weiteren wird bei einem thermischen CVD-Verfahren kein Plasma verwendet, und daher kann es Plasmaschäden an einem Gegenstand verringern. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. ein Transistor oder ein Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten sind/ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten sind/ist. Im Gegensatz dazu werden dann, wenn ein thermisches CVD-Verfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine derartigen Plasmaschäden verursacht, und es kann die Ausbeute der Halbleitervorrichtung erhöht werden. Da bei der Abscheidung durch ein thermisches CVD-Verfahren keine Plasmaschäden verursacht werden, kann ferner ein Film mit wenigen Defekten erhalten werden.
  • Ein ALD-Verfahren ist auch ein Abscheidungsverfahren, das Plasmaschäden an einem Gegenstand verringern kann. Dementsprechend kann ein Film mit wenigen Defekten erhalten werden. Es sei angemerkt, dass ein bei einem ALD-Verfahren verwendeter Vorläufer in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, enthält. Daher enthält ein Film, der durch ein ALD-Verfahren ausgebildet ist, in einigen Fällen Verunreinigungen, wie z. B. Kohlenstoff, in größerer Menge als ein Film, der durch ein anderes Abscheidungsverfahren bereitgestellt ist. Es sei angemerkt, dass Verunreinigungen durch Röntgenphotoelektronenspektroskopie (X-ray Photoelectron Spectroscopy: XPS) quantifiziert werden können.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen, die von einem Target oder dergleichen abgegeben werden, abgeschieden werden, sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, bei denen ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet wird. Daher sind ein CVD-Verfahren und ein ALD-Verfahren Abscheidungsverfahren, die weniger wahrscheinlich von der Form eines Gegenstandes beeinflusst werden und eine vorteilhafte Stufenabdeckung ermöglichen. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Im Gegensatz dazu weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es in einigen Fällen vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit einer hohen Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Bei einem CVD-Verfahren und einem ALD-Verfahren kann die Zusammensetzung eines auszubildenden Films durch ein Verhältnis der Durchflussrate der Quellengase gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren und ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung in Abhängigkeit von einem Verhältnis der Durchflussrate der Quellengase ausgebildet werden. Außerdem kann beispielsweise mittels eines CVD-Verfahrens und eines ALD-Verfahrens ein Film ausgebildet werden, dessen Zusammensetzung sich stetig verändert, indem das Verhältnis der Durchflussrate der Quellengase während der Ausbildung des Films geändert wird. In dem Fall, in dem der Film ausgebildet wird, während das Verhältnis der Durchflussrate der Quellengase geändert wird, kann im Vergleich zu dem Fall, in dem der Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, die Zeit, die zur Filmausbildung benötigt wird, verringert werden, da die Zeit, die zum Übertragen und zum Regulieren des Drucks benötigt wird, wegfällt. Daher kann die Produktivität einer Halbleitervorrichtung in einigen Fällen erhöht werden.
  • Die Verarbeitung des Materials kann durch ein Lithographieverfahren verarbeitet werden. Für die Verarbeitung kann ein Trockenätzverfahren oder ein Nassätzverfahren zum Einsatz kommen. Ein Trockenätzverfahren ist zur Mikrostrukturierung geeignet.
  • Bei dem Lithographieverfahren wird zuerst ein Fotolack durch eine Maske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder bleibt er übrig, so dass eine Fotolackmaske ausgebildet wird. Dann wird eine Ätzbehandlung durch die Fotolackmaske durchgeführt, wodurch ein Leiter, ein Halbleiter, ein Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden kann. Die Fotolackmaske kann ausgebildet werden, indem beispielsweise der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der ein Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) gefüllt wird, um eine Belichtung durchzuführen. Anstelle des vorstehend beschriebenen Lichts kann ein Elektronenstrahl oder ein Ionenstrahl verwendet werden. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls die vorstehend beschriebene Maske für die Belichtung des Fotolacks unnötig ist, da auf einem Fotolack direkt gezeichnet wird. Es sei angemerkt, dass die Fotolackmaske entfernt werden kann, indem beispielsweise eine Trockenätzbehandlung, wie z. B. Veraschung, durchgeführt wird, eine Nassätzbehandlung durchgeführt wird, eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt wird oder eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt wird.
  • Eine Hartmaske, die aus einem Isolator oder einem Leiter ausgebildet wird, kann anstelle der Fotolackmaske verwendet werden. In dem Fall, in dem eine Hartmaske verwendet wird, kann eine Hartmaske mit einer gewünschten Form ausgebildet werden, indem ein Isolierfilm oder ein leitender Film, der als Material der Hartmaske dient, über dem Material ausgebildet wird, eine Fotolackmaske darüber ausgebildet wird und dann das Material der Hartmaske geätzt wird. Das Ätzen des Materials kann nach dem Entfernen der Fotolackmaske oder ohne Entfernung dieser durchgeführt werden. Im letzten Fall kann die Fotolackmaske während des Ätzens entfernt werden. Die Hartmaske kann nach dem Ätzen des vorstehenden Materials durch Ätzen entfernt werden. Im Gegensatz dazu wird die Hartmaske in dem Fall, in dem das Material der Hartmaske den folgenden Prozess nicht beeinflusst oder in dem folgenden Prozess genutzt werden kann, nicht notwendigerweise entfernt.
  • Als Trockenätzeinrichtung kann eine kapazitiv gekoppelte Plasma- (Capacitively Coupled Plasma: CCP-) Ätzeinrichtung, die parallele Plattenelektroden beinhaltet, verwendet werden. Die kapazitiv gekoppelte Plasma-Ätzeinrichtung, die die parallelen Plattenelektroden beinhaltet, kann eine Struktur aufweisen, bei der ein Hochfrequenz-Strom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann eine Struktur, bei der unterschiedliche Hochfrequenz-Ströme an eine der parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Struktur, bei der Hochfrequenz-Ströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden, zum Einsatz kommen. Alternativ kann eine Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, verwendet werden. Als Trockenätzeinrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (Inductively Coupled Plasma: ICP-) Ätzeinrichtung verwendet werden.
  • <Substrat>
  • Als Substrat, über dem der Transistor 200 und der Transistor 700 ausgebildet werden, kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Beispiele für das Isolatorsubstrat umfassen ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat), ein Harzsubstrat und dergleichen. Beispiele für das Halbleitersubstrat umfassen ein Halbleitersubstrat aus Silizium, Germanium oder dergleichen und ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid. Außerdem wird ein Halbleitersubstrat, bei dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, wie z. B. ein SOI- (Silicon-On-Insulator-) Substrat, angegeben. Beispiele für das Leitersubstrat umfassen ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat und ein leitendes Harzsubstrat. Außerdem wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen angegeben. Ferner wird ein Substrat, das ein Isolatorsubstrat ist, das mit einem Leiter oder einem Halbleiter versehen ist, ein Substrat, das ein Halbleitersubstrat ist, das mit einem Leiter oder einem Isolator versehen ist, ein Substrat, das ein Leitersubstrat ist, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen angegeben. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Beispiele für das Element, das über dem Substrat bereitgestellt wird, umfassen einen Kondensator, einen Widerstand, ein Schaltelement, ein Licht emittierendes Element und ein Speicherelement.
  • Alternativ kann ein flexibles Substrat als Substrat verwendet werden. Es sei angemerkt, dass als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ein Verfahren vorhanden ist, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor abgetrennt und auf das Substrat, das ein flexibles Substrat ist, übertragen wird. In diesem Fall wird vorzugsweise eine Trennschicht zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Das Substrat kann Elastizität aufweisen. Das Substrat kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn das Biegen oder Ziehen gestoppt wird. Alternativ kann das Substrat eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Das Substrat weist einen Bereich mit einer Dicke von beispielsweise größer als oder gleich 5 µm und kleiner als oder gleich 700 µm, bevorzugt größer als oder gleich 10 µm und kleiner als oder gleich 500 µm, stärker bevorzugt größer als oder gleich 15 µm und kleiner als oder gleich 300 µm auf. Wenn das Substrat eine kleine Dicke aufweist, kann das Gewicht der Halbleitervorrichtung, die den Transistor beinhaltet, verringert werden. Wenn das Substrat eine kleine Dicke aufweist, kann in einigen Fällen selbst im Falle der Verwendung von Glas oder dergleichen das Substrat Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn das Biegen oder Ziehen gestoppt wird. Deshalb kann ein Stoß oder dergleichen, der durch Fallenlassen oder dergleichen auf die Halbleitervorrichtung über dem Substrat einwirkt, abgemildert werden. Das heißt, dass eine robuste Halbleitervorrichtung bereitgestellt werden kann.
  • Für das Substrat, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Als Substrat kann eine Platte, ein Film, eine Folie oder dergleichen, die/der eine Faser enthält, verwendet werden. Das Substrat, das ein flexibles Substrat ist, weist vorzugsweise einen niedrigeren linearen Ausdehnungskoeffizienten auf, da eine Verformung aufgrund einer Umgebung verhindert wird. Für das Substrat, das ein flexibles Substrat ist, wird beispielsweise ein Material verwendet, dessen linearer Ausdehnungskoeffizient niedriger als oder gleich 1 × 10-3 /K, niedriger als oder gleich 5 × 10-5 /K oder niedriger als oder gleich 1 × 10-5/K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird Aramid für das Substrat, das ein flexibles Substrat ist, vorteilhaft verwendet, da sein linearer Ausdehnungskoeffizient niedrig ist.
  • «Isolator»
  • Beispiele für einen Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Mit einer Miniaturisierung und einer hohen Integration eines Transistors kann beispielsweise ein Problem, wie z. B. ein Leckstrom, wegen einer Verringerung der Dicke eines Gate-Isolators verursacht werden. Wenn ein Material mit hohem k für einen als Gate-Isolator dienenden Isolator verwendet wird, kann die Spannung beim Betrieb des Transistors verringert werden, während die physikalische Dicke des Gate-Isolators gehalten wird. Im Gegensatz dazu kann dann, wenn ein Material mit niedriger relativer Permittivität für den Isolator, der als Zwischenschichtfilm dient, verwendet wird, die Parasitärkapazität, die zwischen den Leitungen gebildet wird, verringert werden. Demzufolge wird vorzugsweise ein Material je nach der Funktion des Isolators ausgewählt.
  • Außerdem umfassen Beispiele für den Isolator mit hoher relativer Permittivität Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält.
  • Beispiele für den Isolator mit niedriger relativer Permittivität umfassen Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff zugesetzt worden ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt worden sind, poröses Siliziumoxid und ein Harz.
  • Insbesondere sind Siliziumoxid und Siliziumoxynitrid thermisch stabil. Demzufolge kann eine mehrschichtige Struktur, die thermisch stabil ist und eine niedrige relative Permittivität aufweist, beispielsweise durch Kombination mit einem Harz erhalten werden. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Ferner ermöglicht beispielsweise eine Kombination von Siliziumoxid oder Siliziumoxynitrid mit einem Isolator mit hoher relativer Permittivität, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe relative Permittivität aufweist.
  • Außerdem können dann, wenn der Transistor mit einem Oxidhalbleiter von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff umschlossen ist, die elektrischen Eigenschaften des Transistors stabilisiert werden.
  • Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann beispielsweise eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält, verwendet werden. Als Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann insbesondere ein Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Beispielsweise kann als Isolator 273 ein Metalloxid, das eine oder mehrere Art/en enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium oder dergleichen ausgewählt wird/werden, verwendet werden.
  • Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von größer als oder gleich 0,5 nm und kleiner als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff verhindert werden kann. Obwohl Hafniumoxid eine niedrigere Sperreigenschaft aufweist als Aluminiumoxid, kann seine Sperreigenschaft mit einer Zunahme der Dicke erhöht werden. Deshalb kann dann, indem die Dicke von Hafniumoxid angepasst wird, die Zusatzmenge an Wasserstoff und Stickstoff geeignet angepasst werden.
  • Beispielsweise sind der Isolator 224 und der Isolator 250, die als ein Teil des Gate-Isolators dienen, jeweils vorzugsweise ein Isolator, der einen Sauerstoffüberschussbereich umfasst. Wenn eine Struktur, bei der Siliziumoxid oder Siliziumoxynitrid, welches einen Sauerstoffüberschussbereich umfasst, in Kontakt mit dem Oxid 230 ist, zum Einsatz kommt, können Sauerstofffehlstellen, die in dem Oxid 230 enthalten sind, kompensiert werden.
  • Beispielsweise kann ein Isolator, der ein Oxid von einer oder mehreren Art/en von Aluminium, Hafnium und Gallium enthält, für den Isolator 222, der als ein Teil des Gate-Isolators dient, verwendet werden. Insbesondere wird vorzugsweise Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen als Isolator verwendet, der Oxid/e von Aluminium und/oder Hafnium enthält.
  • Beispielsweise wird Siliziumoxid oder Siliziumoxynitrid, welches thermisch stabil ist, vorzugsweise für den der Isolator 220 verwendet. Wenn der Gate-Isolator eine mehrschichtige Struktur aus einem thermisch stabilen Film und einem Film mit hoher relativer Permittivität aufweist, kann die äquivalente Oxiddicke (EOT) des Gate-Isolators verringert werden, während die physikalische Dicke davon gehalten wird.
  • Mit der vorstehenden mehrschichtigen Struktur kann der Durchlassstrom ohne Abschwächung des Einflusses des elektrischen Feldes von der Gate-Elektrode erhöht werden. Da der Abstand zwischen der Gate-Elektrode und dem Bereich, in dem ein Kanal gebildet wird, durch die physikalische Dicke des Gate-Isolators gehalten wird, kann der Leckstrom zwischen der Gate-Elektrode und dem Kanalbildungsbereich verhindert werden.
  • Der Isolator 212, der Isolator 216, der Isolator 271, der Isolator 275, der Isolator 280 und der Isolator 284 enthalten jeweils vorzugsweise einen Isolator mit niedriger relativer Permittivität. Der Isolator enthält vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weist der Isolator vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder poröses Siliziumoxid auf. Wenn Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, mit einem Harz kombiniert werden, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Permittivität aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
  • Ein Isolator mit einer Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasserstoff, und Sauerstoff kann für den Isolator 210, den Isolator 214, den Isolator 270, den Isolator 273 und den Isolator 282 verwendet werden. Als Isolator 270 und Isolator 273 kann beispielsweise ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid oder Tantaloxid, Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • «Leiter»
  • Für die Leiter kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Ferner kann eine Schichtanordnung aus einer Vielzahl von leitenden Schichten, die aus den vorstehenden Materialien ausgebildet werden, verwendet werden. Beispielsweise kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden. Alternativ kann auch eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, ein sauerstoffhaltiges leitendes Material und ein stickstoffhaltiges leitendes Material kombiniert sind, verwendet werden.
  • Es sei angemerkt, dass dann, wenn ein Oxid für den Kanalbildungsbereich des Transistors verwendet wird, vorzugsweise eine mehrschichtige Struktur, bei der ein Material, das ein beliebiges der vorstehend beschriebenen Metallelemente enthält, und ein sauerstoffhaltiges leitendes Material kombiniert sind, für den Leiter, der als Gate-Elektrode dient, verwendet wird. In diesem Fall wird das sauerstoffhaltige leitende Material vorzugsweise auf der Seite des Kanalbildungsbereichs bereitgestellt. Wenn das sauerstoffhaltige leitende Material auf der Seite des Kanalbildungsbereichs bereitgestellt wird, wird Sauerstoff, der von dem leitenden Material abgegeben wird, dem Kanalbildungsbereich leicht zugeführt.
  • Insbesondere wird vorzugsweise ein leitendes Material, das Sauerstoff und ein Metallelement enthält, das in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, für den als Gate-Elektrode dienenden Leiter verwendet. Außerdem kann ein leitendes Material, das ein beliebiges der vorstehend beschriebenen Metallelemente und Stickstoff enthält, verwendet werden. Beispielsweise kann ein stickstoffhaltiges leitendes Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt worden ist, verwendet werden. Indium-Gallium-Zink-Oxid, das Stickstoff enthält, kann verwendet werden. Unter Verwendung eines derartigen Materials kann Wasserstoff, der in dem Metalloxid enthalten ist, in dem ein Kanal gebildet wird, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • Für den Leiter 260, den Leiter 203, den Leiter 205 und den Leiter 240 kann ein Material, das eine oder mehrere Art/en von Metallelementen enthält, die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt wird/werden, verwendet werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • «Metalloxid»
  • Als Oxid 230 wird vorzugsweise ein Metalloxid verwendet, das als Oxidhalbleiter dient (nachstehend auch als Oxidhalbleiter bezeichnet). Nachstehend wird ein Metalloxid beschrieben, das als Oxid 230 der vorliegenden Erfindung verwendet werden kann.
  • Ein Metalloxid enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Zusätzlich dazu ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können eine oder mehrere Art/en, die aus Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden, enthalten sein.
  • Eines oder mehrere der vorstehenden Metalle kann/können als Hauptkomponente des Metalloxids verwendet werden. Ferner kann als vorstehend beschriebenes Metall, das in der Schicht 242 enthalten ist, ein Metall ausgewählt werden, das sich von dem Metall unterscheidet, das als Hauptkomponente des Metalloxids enthalten ist.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Metalloxid um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Es sei angemerkt, dass es sich bei dem Element M um Aluminium, Gallium, Yttrium, Zinn oder dergleichen handelt. Weitere Elemente, die als Element M verwendet werden können, umfassen Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram und Magnesium. Es sei angemerkt, dass eine Vielzahl der vorstehend beschriebenen Elemente als Element M kombiniert werden kann.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden.
  • [Zusammensetzung eines Metalloxids]
  • Nachstehend wird die Zusammensetzung eines wolkenartig ausgerichteten Verbundoxidhalbleiters (CAC-, Cloud-Aligned Composite, OS) beschrieben, der für einen Transistor, der bei einer Ausführungsform der vorliegenden Erfindung offenbart wird, verwendbar ist.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen „Kristall mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystal: CAAC)“ und „wolkenartig ausgerichtetes Verbundmaterial (Cloud-Aligned Composite: CAC)“ angegeben werden könnten. Es sei angemerkt, dass CAAC ein Beispiel für eine Kristallstruktur bezeichnet und CAC ein Beispiel für eine Funktion oder eine Materialzusammensetzung bezeichnet.
  • Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als Ganzes weist der CAC-OS oder das CAC-Metalloxid eine Funktion eines Halbleiters auf. Es sei angemerkt, dass in dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer Aktivschicht eines Transistors verwendet wird, es sich bei der leitenden Funktion um eine Funktion handelt, die ermöglicht, dass Elektronen (oder Löcher) fließen, die als Ladungsträger dienen, und dass es sich bei der isolierenden Funktion um eine Funktion handelt, die nicht ermöglicht, dass Elektronen fließen, die als Ladungsträger dienen. Durch die komplementäre Wirkung der leitenden Funktion und der isolierenden Funktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind in dem Material die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen getrennt. In einigen Fällen sind die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Die leitenden Bereiche werden in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
  • Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
  • Der CAC-OS oder das CAC-Metalloxid enthält ferner Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert außerdem die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich kann in dem Fall, in dem der vorstehend beschriebene CAC-OS oder das vorstehend beschriebene CAC-Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, eine hohe Stromtreiberfähigkeit im Durchlasszustand des Transistors, d. h. ein hoher Durchlassstrom und eine hohe Feldeffektbeweglichkeit, erhalten werden.
  • Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann als Matrix-Verbundmaterial oder Metall-Matrix-Verbundmaterial bezeichnet werden.
  • [Struktur eines Metalloxids]
  • Oxidhalbleiter (Metalloxide) werden in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter eingeteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor: CAAC-OS), einen polykristallinen Oxidhalbleiter: einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor: nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, eine Vielzahl von Nanokristallen ist in Richtung der a-b-Ebene verbunden, und die Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Vielzahl von Nanokristallen verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass es schwierig ist, eine eindeutige Korngrenze (auch als Grain-Boundary bezeichnet) selbst in der Nähe der Verzerrung in dem CAAC-OS zu beobachten. Das heißt, dass eine Gitteranordnung derart verzerrt ist, dass das Bilden einer Korngrenze verhindert wird. Das liegt daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Der CAAC-OS neigt dazu, eine geschichtete Kristallstruktur (auch als geschichtete Struktur bezeichnet) aufzuweisen, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht), und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M,Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M durcheinander ersetzt werden können und dass dann, wenn das Element M der (M,Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In,M,Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In,M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Metalloxid mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt, da es schwierig ist, eine eindeutige Korngrenze zu beobachten. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Metalloxids verringern. Dies bedeutet, dass der CAAC-OS geringe Mengen an Verunreinigungen und Defekten (auch als Sauerstofffehlstellen bzw. oxygen vacancy, Vo bezeichnet) aufweist. Somit ist ein Metalloxid mit einem CAAC-OS physikalisch stabil. Daher ist ein Metalloxid mit einem CAAC-OS wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man in einigen Fällen den nc-OS von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren nicht unterscheiden.
  • Der a-ähnliche OS ist ein Metalloxid, das eine Struktur zwischen denjenigen des nc-OS und des amorphen Oxidhalbleiters aufweist. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit niedriger Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrigere Kristallinität aufweist.
  • Ein Oxidhalbleiter (Metalloxid) kann verschiedene Strukturen aufweisen, die unterschiedliche Eigenschaften zeigen. Zwei oder mehr des amorphen Oxidhalbleiters, des polykristallinen Oxidhalbleiters, des a-ähnlichen OS, des nc-OS und des CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • [Transistor, der ein Metalloxid beinhaltet]
  • Als Nächstes wird der Fall beschrieben, in dem das vorstehende Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird.
  • Es sei angemerkt, dass dann, wenn das vorstehende Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, der Transistor mit hoher Feldeffektbeweglichkeit erhalten werden kann. Außerdem kann ein in hohem Maße zuverlässiger Transistor erhalten werden.
  • Hier wird ein Beispiel der Hypothese über die elektrische Leitung eines Metalloxids beschrieben.
  • Die elektrische Leitung in dem Festkörper wird von einer Streuquelle, bezeichnet als Streuzentrum, verhindert. Beispielsweise ist es bekannt, dass in einkristallinem Silizium die Gitterstreuung und die ionisierte Verunreinigungsstreuung hauptsächliche Streuquellen sind. Mit anderen Worten: In dem nativen Zustand mit wenigen Gitterdefekten und Verunreinigungen ist die Ladungsträgerbeweglichkeit hoch, da es keinen Faktor gibt, der die elektrische Leitung in dem Festkörper verhindert.
  • Es wird angenommen, dass das Vorstehende für das Metalloxid gelten kann. Beispielsweise wird angenommen, dass bei einem Metalloxid, das geringere Sauerstoff als die stöchiometrische Zusammensetzung enthält, viele Sauerstofffehlstellen Vo existieren. Die Atome um die Sauerstofffehlstellen sind in verzerrten Stellen bezüglich des nativen Zustands angeordnet. Die Verzerrung aufgrund der Sauerstofffehlstellen könnte zu einem Streuzentrum werden.
  • Des Weiteren existiert bei einer Metallverbindung, die mehr Sauerstoff als die stöchiometrische Zusammensetzung enthält, Sauerstoffüberschuss. Der Sauerstoffüberschuss, der in der Metallverbindung freigesetzt ist, wird durch Empfangen eines Elektrons zu O- oder O2- . Der Sauerstoffüberschuss, der zu O- oder O2- geworden ist, könnte zu einem Streuzentrum werden.
  • Wie vorstehend beschrieben worden ist, wird angenommen, dass in dem Fall, in dem das Metalloxid einen nativen Zustand aufweist, in dem es mehr Sauerstoff als die stöchiometrische Zusammensetzung enthält, die Ladungsträgerbeweglichkeit hoch ist.
  • Da das Kristallwachstum in einem Indium-Gallium-Zink-Oxid (nachstehend als IGZO bezeichnet), das eine Art von Metalloxid ist, das Indium, Gallium und Zink enthält, dazu neigt, insbesondere in Luft kaum aufzutreten, führt in eigenen Fällen ein Kristall, dessen Größe klein ist (z. B. vorstehend beschriebener Nanokristall), im Vergleich zu einem Kristall, dessen Größe groß ist (hier einem Kristall, dessen Größe einige Millimeter oder einige Zentimeter misst), zu einer stabilen Struktur. Das liegt wahrscheinlich daran, dass in dem Fall, in dem kleine Kristalle miteinander verbunden sind, im Vergleich zu dem Fall des Ausbildens eines großen Kristalls die Verzerrungsenergie verringert wird.
  • Es sei angemerkt, dass in einem Bereich, in dem kleine Kristalle miteinander verbunden sind, Defekte gebildet werden könnten, um die Verzerrungsenergie des Bereichs zu verringern. Daher kann, indem die Verzerrungsenergie ohne Bildung von Defekten in dem Bereich verringert wird, die Ladungsträgerbeweglichkeit erhöht werden.
  • Außerdem wird vorzugsweise ein Metalloxid mit niedriger Ladungsträgerdichte für den Transistor verwendet. In dem Fall, in dem die Ladungsträgerdichte eines Metalloxidfilms verringert wird, wird die Konzentration von Verunreinigungen in dem Metalloxidfilm verringert, so dass die Dichte der Defektzustände verringert werden kann. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Konzentration von Verunreinigungen und einer niedrigen Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Beispielsweise kann ein Metalloxid eine Ladungsträgerdichte von niedriger als 8 × 1011 /cm3, bevorzugt niedriger als 1 × 1011 /cm3, stärker bevorzugt niedriger als 1 × 1010 /cm3, und höher als oder gleich 1 × 10-9 /cm3 aufweisen.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Metalloxidfilm weist eine niedrige Dichte der Defektzustände und demzufolge in einigen Fällen eine niedrige Dichte der Einfangzustände auf.
  • Außerdem brauchen Ladungen, die von den Einfangzuständen in dem Metalloxid eingefangen werden, lange Zeit, bis sie verschwinden, und können sich wie feste Ladungen verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich ein Metalloxid mit hoher Dichte der Einfangzustände enthält, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Deshalb ist es zur Stabilisierung der elektrischen Eigenschaften des Transistors effektiv, die Konzentration von Verunreinigungen in dem Metalloxid zu verringern. Außerdem wird es zur Verringerung der Konzentration von Verunreinigungen in dem Metalloxid bevorzugt, auch die Konzentration von Verunreinigungen in einem benachbarten Film zu verringern. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, Alkalimetall, Erdalkalimetall, Eisen, Nickel und Silizium.
  • Es sei angemerkt, dass als Metalloxid, das für einen Halbleiter eines Transistors verwendet wird, vorzugsweise ein Dünnfilm mit hoher Kristallinität verwendet wird. Mit dem Dünnfilm kann die Stabilität oder die Zuverlässigkeit des Transistors verbessert werden. Beispiele für den Dünnfilm umfassen einen Dünnfilm eines einkristallinen Metalloxids und einen Dünnfilm eines polykristallinen Metalloxids. Um den Dünnfilm eines einkristallinen Metalloxids oder den Dünnfilm eines polykristallinen Metalloxids über einem Substrat auszubilden, ist jedoch ein Hochtemperatur- oder Lasererwärmungsprozess erforderlich. Dementsprechend werden die Kosten des Herstellungsprozesses erhöht, und darüber hinaus wird die Ausbeute verringert.
  • Nichtpatentdokument 1 und Nichtpatentdokument 2 haben berichtet, dass 2009 ein In-Ga-Zn-Oxid mit einer CAAC-Struktur (als CAAC-IGZO bezeichnet) gefunden wurde. Dabei ist berichtet worden, dass CAAC-IGZO eine Ausrichtung bezüglich der c-Achse aufweist, dass eine Korngrenze in CAAC-IGZO nicht deutlich beobachtet wird, und dass CAAC-IGZO bei einer niedrigen Temperatur über einem Substrat ausgebildet werden kann. Es ist auch berichtet worden, dass ein Transistor, der CAAC-IGZO enthält, ausgezeichnete elektrische Eigenschaften und eine ausgezeichnete Zuverlässigkeit aufweist.
  • Außerdem wurde 2013 ein In-Ga-Zn-Oxid mit einer nc-Struktur (als nc-IGZO bezeichnet) gefunden (siehe Nichtpatentdokument 3). Dabei ist berichtet worden, dass nc-IGZO eine regelmäßige Atomanordnung in einem mikroskopischen Bereich (beispielsweise einem Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) aufweist, und dass es keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Bereichen beobachtet wird.
  • Nichtpatentdokument 4 und Nichtpatentdokument 5 haben eine Veränderung der durchschnittlichen Kristallgröße infolge einer Elektronenstrahlbelichtung zu Dünnfilmen von CAAC-IGZO, nc-IGZO und IGZO mit niedriger Kristallinität gezeigt. In dem Dünnfilm von IGZO mit niedriger Kristallinität wurde kristallines IGZO mit einer Größe von ungefähr 1 nm selbst vor der Elektronenstrahlbelichtung beobachtet. Deshalb ist dabei berichtet worden, dass in IGZO keine vollständige amorphe Struktur (completely amorphous structure) beobachtet werden konnte. Zudem ist gezeigt worden, dass der Dünnfilm von CAAC-IGZO und der Dünnfilm von nc-IGZO jeweils eine höhere Stabilität gegen Elektronenstrahlbelichtung aufweisen als der Dünnfilm von IGZO mit niedriger Kristallinität. Daher wird als Halbleiter eines Transistors vorzugsweise der Dünnfilm von CAAC-IGZO oder der Dünnfilm von nc-IGZO verwendet.
  • Nichtpatentdokument 6 offenbart, dass ein Transistor, der einen Metalloxid enthält, einen sehr niedrigen Leckstrom im Sperrzustand aufweist; insbesondere liegt der Sperrstrom pro Mikrometer der Kanalbreite des Transistors in der Größenordnung von yA/µm (10-24 A/µm). Beispielsweise ist eine CPU und dergleichen mit niedrigem Stromverbrauch offenbart worden, bei der eine Eigenschaft des niedrigen Leckstroms des Transistors, der ein Metalloxid enthält, genutzt wird (siehe Nichtpatentdokument 7).
  • Ferner ist die Verwendung des Transistors für die Anzeigevorrichtung berichtet worden, bei der eine Eigenschaft des niedrigen Leckstroms des Transistors, der ein Metalloxid enthält, genutzt wird (siehe Nichtpatentdokument 8). Bei der Anzeigevorrichtung wird ein angezeigtes Bild mehrere zehn Mal pro Sekunde geändert. Die Häufigkeit, mit der ein Bild pro Sekunde geändert wird, wird als Aktualisierungsrate bezeichnet. Die Aktualisierungsrate wird auch als Betriebsfrequenz bezeichnet. Eine derartige Bildschirmänderung mit hoher Geschwindigkeit, die für das menschliche Auge schwer zu erkennen ist, wird als Ursache für die Augenbelastung betrachtet. Daher ist vorgeschlagen worden, dass die Aktualisierungsrate einer Anzeigevorrichtung verringert wird, um die Anzahl von Bildneuschreibvorgängen zu reduzieren. Überdies ermöglicht der Betrieb mit einer niedrigeren Aktualisierungsrate, dass der Stromverbrauch der Anzeigevorrichtung verringert wird. Ein derartiges Betriebsverfahren wird als Idling-Stop-(IDS-) Betrieb bezeichnet.
  • Die Entdeckung der CAAC-Struktur und der nc-Struktur tragen zur Verbesserung der elektrischen Eigenschaften und der Zuverlässigkeit eines Transistors, der ein Metalloxid mit der CAAC-Struktur oder der nc-Struktur enthält, zur Reduktion der Kosten des Herstellungsprozesses sowie zur Verbesserung der Ausbeute bei. Ferner sind Untersuchungen der Verwendungen des Transistors für eine Anzeigevorrichtung und eine LSI, bei denen eine Eigenschaft des niedrigen Leckstroms des Transistors genutzt werden, entwickelt worden.
  • [Verunreinigung]
  • Hier wird der Einfluss von Verunreinigungen in dem Metalloxid beschrieben.
  • Wenn Silizium oder Kohlenstoff, welche eines der Elemente der Gruppe 14 sind, in dem Metalloxid enthalten ist, bilden sich Defektzustände in dem Metalloxid. Demzufolge wird die Silizium- oder Kohlenstoffkonzentration in dem Metalloxid oder die Silizium- oder Kohlenstoffkonzentration (die Konzentration wird durch SIMS gemessen) in der Umgebung einer Grenzfläche zu dem Metalloxid auf niedriger als oder gleich 2 × 1018 Atome/cm3, bevorzugt auf niedriger als oder gleich 2 × 1017 Atome/cm3 eingestellt.
  • Des Weiteren werden dann, wenn das Metalloxid ein Alkalimetall oder ein Erdalkalimetall enthält, in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein Alkalimetall oder Erdalkalimetall enthaltendes Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitende Eigenschaften aufweist. Deshalb wird vorzugsweise die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid verringert. Insbesondere wird die Alkalimetall- oder Erdalkalimetallkonzentration in dem Metalloxid, die durch SIMS erhalten wird, auf niedriger als oder gleich 1 × 1018 Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016 Atome/cm3 eingestellt.
  • Darüber hinaus wird das Metalloxid dann, wenn er Stickstoff enthält, leicht zum n-Typ, indem Elektronen, die als Ladungsträger dienen, entstehen und die Ladungsträgerdichte ansteigt. Folglich ist es wahrscheinlich, dass sich ein Transistor, bei dem ein stickstoffhaltiges Metalloxid für einen Kanalbildungsbereich verwendet wird, selbstleitend verhält. Daher wird vorzugsweise Stickstoff in dem Kanalbildungsbereich so weit wie möglich verringert. Beispielsweise wird die durch SIMS erhaltene Stickstoffkonzentration in dem Metalloxid auf niedriger als 5 × 1019 Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1018 Atome/cm3, stärker bevorzugt niedriger als oder gleich 1 × 1018 Atome/cm3 und noch stärker bevorzugt niedriger als oder gleich 5 × 1017 Atome/cm3 eingestellt.
  • Wasserstoff, der in einem Metalloxid enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle gebildet. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen verursacht ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, die Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass ein Transistor, der ein wasserstoffhaltiger Metalloxid enthält, selbstleitende Eigenschaften aufweist. Folglich wird der Wasserstoff in dem Metalloxid vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS erhaltene Wasserstoffkonzentration in dem Metalloxid auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, stärker bevorzugt niedriger als 5 × 1018 Atome/cm3, noch stärker bevorzugt niedriger als 1 × 1018 Atome/cm3 eingestellt.
  • Wenn ein Metalloxid, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • <Modifikationsbeispiel der Halbleitervorrichtung>
  • Nachstehend wird ein Beispiel für eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von 24 bis 27 beschrieben.
  • Eine Halbleitervorrichtung in 24, 25 und 26 unterscheidet sich von der Halbleitervorrichtung in 12 bis 15 dahingehend, dass bei dem Transistor 200 anstelle des Isolators 275 der Isolator 272 bereitgestellt ist. Es sei angemerkt, dass für andere Komponenten auf die Beschreibung der Halbleitervorrichtung in 12 bis 15 verwiesen werden kann. Ferner ist, obwohl nicht dargestellt, bei dem Transistor 700 ebenfalls anstelle des Isolators 775 ein Isolator, der dem Isolator 272 entspricht, bereitgestellt.
  • 24(A) ist eine Draufsicht auf eine Halbleitervorrichtung, die die Speicherzelle 600 beinhaltet. 24(B) und 25 sind Querschnittsansichten der Halbleitervorrichtung. 24(B) ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 24(A) gekennzeichnet wird, und ist eine Querschnittsansicht des Transistors 200a und des Transistors 200b in einer Kanallängsrichtung. 25 ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 24(A) gekennzeichnet wird, und ist eine Querschnittsansicht des Transistors 200a in einer Kanalquerrichtung. Es sei angemerkt, dass in der Draufsicht in 24(A) einige Komponenten nicht dargestellt werden, um die Zeichnung zu vereinfachen. Des Weiteren ist der Querschnitt des Abschnitts, der durch eine Strichpunktlinie A5-A6 in 24(A) gekennzeichnet wird, die gleiche Struktur, die in 13(B) gezeigt wird. 26 ist eine vergrößerte Ansicht des Bereichs 239, der in 24(B) durch eine gestrichelte Linie eingerahmt wird.
  • Der Isolator 272 wird in Kontakt mit einer Seitenfläche des Oxids 230c, einer Seitenfläche des Isolators 250, einer Seitenfläche des Metalloxids 252, einer Seitenfläche des Leiters 260 und einer Seitenfläche des Isolators 270 bereitgestellt. Hier dient der Isolator 272 als Pufferschicht. Hier wird für den Isolator 272 vorzugsweise ein isolierendes Material verwendet, das eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist. In diesem Fall dient der Isolator 272 auch als Sperrschicht.
  • Beispielsweise wird der Isolator 272 vorzugsweise durch ein ALD-Verfahren abgeschieden. Durch ein ALD-Verfahren kann ein dichter Dünnfilm abgeschieden werden. Zum Beispiel wird für den Isolator 272 vorzugsweise Aluminiumoxid oder Hafniumoxid verwendet. In dem Fall, in dem als Isolator 272 Aluminiumoxid durch ein ALD-Verfahren abgeschieden wird, ist die Dicke des Isolators 272 vorzugsweise mehr als oder gleich 0,5 nm und weniger als 3,0 nm.
  • Durch Bereitstellen des Isolators 272 können die Seitenflächen des Isolators 250, des Metalloxids 252 und des Leiters 260 mit einem Isolator, der eine Funktion zum Verhindern des Durchgangs von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, und Sauerstoff aufweist, bedeckt sein. Dementsprechend kann verhindert werden, dass Verunreinigungen, wie z. B. Wasserstoff und Wasser, durch die Endabschnitte und dergleichen des Isolators 250 und des Isolators 252 in das Oxid 230 eindringen. Folglich kann die Bildung von Sauerstofffehlstellen an der Grenzfläche zwischen dem Oxid 230 und dem Isolator 250 verhindert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 200 führt. Das heißt, dass der Isolator 272 als Seitenbarriere dient, um die Seitenflächen der Gate-Elektrode und des Gate-Isolierfilms zu schützen.
  • Indem das vorstehend beschriebene Material für den Isolator 272 verwendet wird, können der Leiter 240b, der Leiter 740a oder der Leiter 740b relativ leicht in selbstjustierender Weise ohne Kurzschluss mit dem Gate des Transistors 200a, des Transistors 200b oder des Transistors 700 ausgebildet werden. Da dementsprechend die Fläche, die von dem Transistor 200a, dem Transistor 200b oder dem Transistor 700 eingenommen wird, verringert werden kann, kann das Speicherzellenarray weiter miniaturisiert und in hohem Maße integriert werden.
  • Bei der vorstehend beschriebenen Ausführungsform können ferner in dem Fall, in dem, wie in 4 gezeigt, eine Vielzahl der Schichten 20, die das Speicherzellenarray beinhalten, übereinander angeordnet wird, Schichten 610, die den Transistor 700, die Speicherzelle 600a und die Speicherzelle 600b beinhalten, übereinander angeordnet werden, wie in 27 gezeigt. In 27 sind die ersten bis N-ten Schichten 610 übereinander angeordnet. Wie in 27 gezeigt, können durch Schichtanordnung einer Vielzahl von Zellenarrays die Zellen ohne Vergrößerung der Fläche integriert werden, die von den Zellenarrays eingenommen wird. Das heißt, dass ein 3D-Zellenarray kann ausgebildet werden.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit niedrigem Sperrstrom bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hohem Durchlassstrom bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine in hohem Maße zuverlässige Halbleitervorrichtung bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder in hohem Maße integriert werden kann. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit niedrigem Stromverbrauch bereitgestellt werden. Einer Ausführungsform der vorliegenden Erfindung entsprechend kann alternativ eine Halbleitervorrichtung mit hoher Produktivität hergestellt werden.
  • Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird ein Beispiel beschrieben, in dem die Halbleitervorrichtung 10 bei elektronischen Komponenten eingesetzt wird. Es sei angemerkt, dass die elektronische Komponente auch als Halbleitergehäuse oder IC-Gehäuse bezeichnet wird. Ein bekanntes Halbleitergehäuse ist Multi-Chip-Modul (MCM), bei dem eine Vielzahl von Halbleiterchips (integrierten Schaltungen) an einem Gehäuse montiert ist.
  • 28(A) zeigt eine perspektivische Ansicht einer Halbleitervorrichtung 300. 28(B) ist eine Draufsicht auf die Halbleitervorrichtung 300. Die Halbleitervorrichtung 300 ist sowohl eine elektronische Komponente als auch ein MCM. Bei der Halbleitervorrichtung 300 ist über einem Gehäusesubstrat 302 (einer gedruckten Leiterplatte) ein Abstandhalter 301 bereitgestellt, und über dem Abstandhalter 301 sind eine CPU 303, eine GPU 304 und eine Vielzahl der Halbleitervorrichtungen 10 bereitgestellt. Bei dieser Ausführungsform wird als Beispiel für die Halbleitervorrichtung 10 ein Speicher mit hoher Bandbreite (HBM: High Bandwidth Memory) gezeigt, der von einer Schichtanordnung einer Vielzahl von Zellenarrays ausgebildet ist.
  • Es sei angemerkt, dass bei dieser Ausführungsform als integrierte Schaltung (Halbleiterchip), die über dem Abstandhalter 301 bereitgestellt wird, CPU, GPU und Speicher (Speichervorrichtung) beispielhaft angegeben werden; jedoch kann eine andere integrierte Schaltung verwendet werden.
  • Als Gehäusesubstrat 302 kann ein Keramiksubstrat, ein Kunststoffsubstrat, ein Glasepoxidsubstrat oder dergleichen verwendet werden. Als Abstandhalter 301 kann ein Silizium-Abstandhalter, Harz-Abstandhalter oder dergleichen verwendet werden.
  • Der Abstandhalter 301 beinhaltet eine Vielzahl von Leitungen und weist eine Funktion auf, eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch zu verbinden. Die Vielzahl von Leitungen ist als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandhalter 301 weist ferner eine Funktion auf, die integrierten Schaltungen, die über dem Abstandhalter 301 bereitgestellt sind, elektrisch mit einer Elektrode des Gehäusesubstrats 302 zu verbinden. Aus diesen Gründen wird der Abstandhalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. In einigen Fällen wird der Abstandhalter 301 mit einer Durchgangselektrode versehen und unter Verwendung der Durchgangselektrode werden die integrierte Schaltung und das Gehäusesubstrat 302 elektrisch verbunden. Beim Silizium-Abstandhalter kann ferner als Durchgangselektrode eine Silizium-Durchkontaktierung (Through Silicon Via, TSV) verwendet werden.
  • Als Abstandhalter 301 wird vorzugsweise ein Silizium-Abstandhalter verwendet werden. Bei einem Silizium-Abstandhalter muss nicht notwendigerweise ein aktives Element bereitgestellt werden; daher kann er mit geringeren Kosten hergestellt werden als eine integrierte Schaltung. Außerdem kann die Ausbildung von Leitungen bei einem Silizium-Abstandhalter durch einen Halbleiterprozess durchgeführt werden; daher kann die Ausbildung von miniaturisierten Leitungen leicht erzielt werden, was bei einem Harz-Abstandhalter schwer ist.
  • Beim HBM müssen viele Leitungen verbunden werden, um eine hohe Speicherbandbreite zu erzielen. Aus diesem Grund wird bei dem Abstandhalter, an dem HBM montiert wird, eine Bildung der miniaturisierten Leitungen mit hoher Dichte erfordert. Daher wird als Abstandhalter, an dem ein HBM montiert wird, vorzugsweise ein Silizium-Abstandhalter verwendet.
  • Beim MCM, der einen Silizium-Abstandhalter beinhaltet, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten der integrierten Schaltung und demjenigen des Abstandhalters mit weniger Wahrscheinlichkeit auf. Ferner tritt, da die Ebenheit der Oberfläche des Silizium-Abstandhalters hoch ist, eine schlechte Verbindung zwischen der integrierten Schaltung, die über dem Silizium-Abstandhalter bereitgestellt ist, und dem Silizium-Abstandhalter mit weniger Wahrscheinlichkeit auf. Insbesondere wird beim 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen über einem Abstandhalter nebeneinander angeordnet wird, vorzugsweise ein Silizium-Abstandhalter verwendet.
  • 29(A) bis 29(C) sind Querschnittsansichten, die einer Strichpunktlinie A1-A2 in 28(B) entsprechen. 29(A) und 29(B) sind Querschnittsansichten der Halbleitervorrichtung 300, bei der die Halbleitervorrichtung 10 einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Zuerst wird eine herkömmliche Halbleitervorrichtung 300p beschrieben. 29(C) ist eine Querschnittsansicht, die die herkömmliche Halbleitervorrichtung 300p darstellt. Die Halbleitervorrichtung 300p beinhaltet CPU 303 (in 29(C) nicht dargestellt), eine GPU 304 und eine Halbleitervorrichtung 10p. Die Halbleitervorrichtung 10p entspricht der Halbleitervorrichtung 10.
  • In 29(C) ist der Abstandhalter 301 über dem Gehäusesubstrat 302 bereitgestellt, wobei eine Vielzahl von Bumps 311 dazwischen liegt. Ferner sind die CPU 303 (in 29(C) nicht dargestellt), die GPU 304 und die Halbleitervorrichtung 10p über dem Abstandhalter 301 bereitgestellt, wobei unterschiedliche Bumps 312 jeweils dazwischen liegen. Es sei angemerkt, dass die Bumps 312 kleiner sind als die Bumps 311. Die Bumps 311 und die Bumps 312 werden unter Verwendung eines leitenden Materials ausgebildet, das Gold (Au), Nickel (Ni), Indium (In), Zinn (Sn) oder dergleichen enthält. Beispielsweise wird in einigen Fällen als Bumps Lot verwendet.
  • Die Halbleitervorrichtung 10p beinhaltet eine Halbleitervorrichtung 25a, eine Halbleitervorrichtung 25b, eine Halbleitervorrichtung 25c und eine Halbleitervorrichtung 35. Die Halbleitervorrichtung 25a, die Halbleitervorrichtung 25b und die Halbleitervorrichtung 25c beinhalten jeweils ein Zellenarray, und die Halbleitervorrichtung 35 beinhaltet eine Logikschaltung und dergleichen, die die Halbleitervorrichtung 25a, die Halbleitervorrichtung 25b und die Halbleitervorrichtung 25c steuert. Die Halbleitervorrichtung 25a, die Halbleitervorrichtung 25b, die Halbleitervorrichtung 25c und die Halbleitervorrichtung 35 sind jeweils unter Verwendung eines Siliziumsubstrats ausgebildet.
  • Die Halbleitervorrichtung 25a ist derart über der Halbleitervorrichtung 35 bereitgestellt, dass sie einander überlappen, wobei eine Vielzahl von Bumps dazwischen liegt. Die Halbleitervorrichtung 25b ist derart über der Halbleitervorrichtung 25a bereitgestellt, dass sie einander überlappen, wobei eine Vielzahl von Bumps dazwischen liegt. Die Halbleitervorrichtung 25c ist derart über der Halbleitervorrichtung 25b bereitgestellt, dass sie einander überlappen, wobei eine Vielzahl von Bumps dazwischen liegt. Die Halbleitervorrichtung 25a, die Halbleitervorrichtung 25b, die Halbleitervorrichtung 25c und die Halbleitervorrichtung 35 sind jeweils mit einer Silizium-Durchkontaktierung 313 versehen. Die Halbleitervorrichtung 25a, die Halbleitervorrichtung 25b und die Halbleitervorrichtung 25c sind über die Silizium-Durchkontaktierung 313 und Bumps 312 elektrisch mit der Halbleitervorrichtung 35 verbunden. Ferner ist die Halbleitervorrichtung 35 über die Silizium-Durchkontaktierung 313 und Bumps 312 elektrisch mit dem Abstandhalter 301 verbunden.
  • Die Halbleitervorrichtung 10p neigt dazu, dick zu sein, da die Halbleitervorrichtung 25a, die Halbleitervorrichtung 25b, die Halbleitervorrichtung 25c und die Halbleitervorrichtung 35 übereinander angeordnet sind, wobei zwischen ihnen jeweils die Bumps 312 liegen. Das heißt, dass es schwer ist, die Halbleitervorrichtung 300p mit weniger Dicke bereitzustellen. Außerdem ist es wahrscheinlich, dass ein Anstieg der Herstellungskosten, eine Verringerung der Ausbeute und dergleichen auftreten, da viele TSV 313 verwendet werden müssen.
  • Als Nächstes wird die Halbleitervorrichtung 300 beschrieben, bei der die Halbleitervorrichtung 10 einer Ausführungsform der vorliegenden Erfindung verwendet wird. Die Halbleitervorrichtung 300 unterscheidet sich von der Halbleitervorrichtung 300p dahingehend, dass anstelle der Halbleitervorrichtung 10p die Halbleitervorrichtung 10 verwendet wird. Die Halbleitervorrichtung 10 beinhaltet eine Schicht 20_1, eine Schicht 20 2, eine Schicht 20 3 und die Schicht 30. Die Schicht 20 1, die Schicht 20 2 und die Schicht 20 3 beinhalten jeweils Zellenarray, und die Schicht 30 beinhaltet eine Logikschaltung und dergleichen, die die Schicht 20_1, die Schicht 20_2 und die Schicht 20_3 steuert. Als Schicht 30 kann das bei der vorstehenden Ausführungsform beschriebene Halbleitersubstrat verwendet werden. Es sei angemerkt, dass die ausführliche Beschreibung der Halbleitervorrichtung 10 bei dieser Ausführungsform weggelassen wird, da sie schon bei der vorstehenden Ausführungsform beschrieben worden ist.
  • 29(A) zeigt ein Beispiel für die Halbleitervorrichtung 10, bei der die Schicht 30 unter Verwendung eines Siliziumsubstrats ausgebildet ist. Die Schicht 20_1 ist über der Schicht 30 bereitgestellt, die Schicht 20_2 über der Schicht 20_1 und die Schicht 20_3 über der Schicht 20 2. Die Schicht 20 1, die Schicht 20 2 und die Schicht 20 3 sind jeweils durch den Dünnschichtprozess ausgebildet worden. Deshalb gibt es keinen Raum zwischen der Schicht 30 und der Schicht 20_1, der Schicht 20_1 und der Schicht 20_2 sowie der Schicht 20 2 und der Schicht 20 3; daher kann die Halbleitervorrichtung 10 dünn sein. Das heißt, dass es leicht ist, die Halbleitervorrichtung 300 mit weniger Dicke bereitzustellen. Außerdem müssen bei der Schicht 20_1, der Schicht 20_2 und der Schicht 20 3 weder Bumps 312 noch TSV 313 bereitgestellt werden; daher können die Verringerung der Herstellungskosten und ein Anstieg der Herstellungsausbeute erzielt werden. Außerdem kann bei der Halbleitervorrichtung 10 im Vergleich zu bei der Halbleitervorrichtung 10p das Siliziumsubstrat weniger verwendet oder nicht verwendet werden; daher können die Herstellungskosten der Halbleitervorrichtung 10 stärker verringert werden als bei der Halbleitervorrichtung 10p.
  • 29(B) zeigt ein Beispiel für die Halbleitervorrichtung 10, bei der auf ähnliche Weise wie die Schicht 20_1, die Schicht 20_2 und die Schicht 20_3 die Schicht 30 auch durch den Dünnschichtprozess ausgebildet worden ist. Bei der Halbleitervorrichtung 10, die in 29(B) gezeigt ist, wird die Schicht 30 direkt auf dem Abstandhalter 301 ausgebildet; daher können die Bumps 312, die in 29(A) zwischen der Schicht 30 und dem Abstandhalter 301 bereitgestellt sind, weggelassen werden. Somit kann die Dicke der Halbleitervorrichtung leichter verringert werden als die Dicke der Halbleitervorrichtung 300 in 29(A), und die Verringerung der Herstellungskosten und ein Anstieg der Herstellungsausbeute können erzielt werden.
  • 30(A) und 30(B) sind Querschnittsansichten, die einer Strichpunktlinie A1-A2 in 28(B) entsprechen.
  • In dem Fall, in dem auf der Halbleitervorrichtung 300 ein Kühlkörper 360 (Abstrahlplatte) bereitgestellt wird, sind die Höhen der integrierten Schaltungen, die über dem Abstandhalter bereitgestellt sind, vorzugsweise gleich wie in 30(A) gezeigt. Insbesondere sind vorzugsweise die Höhe h1 der Halbleitervorrichtung 10 über dem Abstandhalter und die Höhe h2 der GPU 304 und der CPU 303 (in 30(A) nicht dargestellt) über dem Abstandhalter im Wesentlichen gleich. Indem die Höhen der integrierten Schaltungen, die über dem Abstandhalter bereitgestellt sind, gleich sind, können alle integrierte Schaltungen sicher in Kontakt mit dem Kühlkörper 360 sein.
  • Ein Transistor, der einen Oxidhalbleiter, der eine Art eines Metalloxids ist, in einer Halbleiterschicht enthält, in der ein Kanal gebildet wird (auch als OS-Transistor bezeichnet), kann selbst dann, wenn die Temperatur beim Betrieb erhöht wird, aufgrund des sehr geringen Anstiegs des Sperrstroms stabil arbeiten. Daher kann sich in dem Fall, in dem die Halbleitervorrichtung 10 von einem OS-Transistor ausgebildet wird, die Halbleitervorrichtung 10 niedriger befinden als die GPU 304 (und die CPU 303, in 30(B) nicht dargestellt). Insbesondere kann h2 kleiner sein als h1. Indem ein OS-Transistor verwendet wird, kann die Gestaltungsfreiheit der Halbleitervorrichtung 300 erhöht werden. Indem die integrierte Schaltung von einem OS-Transistor ausgebildet wird, kann der Kühlkörper 360 weggelassen werden.
  • An dem Unterteil des Gehäusesubstrats 302 kann eine Elektrode 315 bereitgestellt werden, um die Halbleitervorrichtung 300 an einem anderen Substrat zu montieren. 31 (A) zeigt ein Beispiel, in dem eine Elektrode 315 unter Verwendung von Lotkugeln ausgebildet ist. Indem die Lotkugeln an dem Unterteil des Gehäusesubstrats 302 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array- (BGA-) Montierung erzielt werden. 31(B) zeigt ein Beispiel, in dem die Elektrode 315 unter Verwendung von leitenden Stiften ausgebildet ist. Indem die leitenden Stifte an dem Unterteil des Gehäusesubstrats 302 in einer Matrix bereitgestellt werden, kann eine Pin-Grid-Array-(PGA-) Montierung erzielt werden.
  • Die Halbleitervorrichtung 300 kann ohne Beschränkung auf BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispielsweise können die folgenden Montageverfahren zum Einsatz kommen: Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), Quad Flat Package (QFP), Quad Flat J-Ieaded Package (QFJ), Quad Flat Non-leaded Package (QFN) oder dergleichen.
  • Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden Beispiele für elektronische Geräte, an denen die Halbleitervorrichtung und/oder die elektronische Komponente montiert sind/ist, die bei der vorstehenden Ausführungsform beschrieben worden sind.
  • Eine Halbleitervorrichtung und eine elektronische Komponente einer Ausführungsform der vorliegenden Erfindung kann an verschiedenen elektronischen Geräten montiert werden. Als Beispiele für das elektronische Gerät können elektronische Geräte mit einem relativ großen Bildschirm, wie beispielsweise ein Fernsehgerät, ein Desktop- oder Laptop-PC, ein Monitor eines Computers oder dergleichen, eine Digital Signage und ein großer Spielautomat (z. B. ein Flipperautomat), eine Digitalkamera, eine digitale Videokamera, ein digitaler Fotorahmen, ein Mobiltelefon, eine tragbare Spielkonsole, ein tragbares Informationsendgerät und ein Audiowiedergabegerät angegeben werden.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann eine Antenne beinhalten. Wenn die Antenne ein Signal empfängt, kann ein Bild, Informationen oder dergleichen auf einem Anzeigeabschnitt angezeigt werden. In dem Fall, in dem das elektronische Gerät ferner eine Antenne und eine Sekundärbatterie beinhaltet, kann die Antenne für die kontaktlose Energieübertragung verwendet werden.
  • Das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung kann einen Sensor (einen Sensor mit einer Funktion zum Messen von Kraft, Verschiebung, Position, Geschwindigkeit, Beschleunigung, Winkelgeschwindigkeit, Drehzahl, Abstand, Licht, Flüssigkeit, Magnetismus, Temperatur, chemischer Substanz, Ton, Zeit, Härte, elektrischem Feld, elektrischem Strom, elektrischer Spannung, elektrischer Leistung, Strahlung, Durchflussrate, Feuchtigkeit, Steigungsgrad, Schwingung, Geruch oder Infrarotstrahlen) beinhalten.
  • Das elektronische Gerät dieser Ausführungsform kann verschiedene Funktionen aufweisen, wie z. B. eine Funktion zum Anzeigen verschiedener Informationen (z. B. eines Standbildes, eines bewegten Bildes und eines Textbildes) auf dem Anzeigeabschnitt, eine Touchscreen-Funktion, eine Funktion zum Anzeigen eines Kalenders, des Datums, der Zeit oder dergleichen, eine Funktion zum Ausführen diverser Arten von Software (Programmen), eine drahtlose Kommunikationsfunktion und eine Funktion zum Auslesen der in einem Speichermedium gespeicherten Programme oder Daten. 32 und 33 zeigen Beispiele für das elektronische Gerät.
  • Ein Roboter 2100, der in 32(A) gezeigt wird, beinhaltet eine arithmetische Vorrichtung 2110, einen Beleuchtungssensor 2101, ein Mikrofon 2102, eine obere Kamera 2103, einen Lautsprecher 2104, ein Display 2105, eine untere Kamera 2106, einen Hindernissensor 2107 und einen Bewegungsmechanismus 2108. Es sei angemerkt, dass hier beispielhaft ein humanoider Roboter gezeigt ist.
  • Bei dem Roboter 2100 können/kann die vorstehend beschriebene Halbleitervorrichtung und/oder die vorstehend beschriebene elektronische Komponente für die arithmetische Vorrichtung 2110, den Beleuchtungssensor 2101, die obere Kamera 2103, die untere Kamera 2106, den Hindernissensor 2107 und dergleichen verwendet werden.
  • Das Mikrofon 2102 weist eine Funktion auf, die Stimme des Benutzers, den Umgebungston und dergleichen zu erkennen. Der Lautsprecher 2104 weist eine Funktion auf, Töne auszugeben. Der Roboter 2100 kann unter Verwendung des Mikrofons 2102 und des Lautsprechers 2104 mit dem Benutzer kommunizieren.
  • Das Display 2105 weist eine Funktion auf, verschiedene Informationen anzuzeigen. Der Roboter 2100 kann von dem Benutzer gewünschte Informationen auf dem Display 2105 anzeigen. An dem Display 2105 kann ein Touchscreen montiert sein.
  • Die obere Kamera 2103 und die untere Kamera 2106 weisen eine Funktion auf, die Umgebung des Roboters 2100 abzubilden. Der Hindernissensor 2107 kann erkennen, ob es Hindernisse in der Bewegungsrichtung beim Vorwärtsgehen des Roboters 2100 mit zwei Beinen gibt. Der Roboter 2100 kann unter Verwendung der oberen Kamera 2103, der unteren Kamera 2106 und des Hindernissensors 2107 die Umgebung, beispielsweise ob es einen Fußgänger gibt, erkennen und sich sicher bewegen.
  • 32(B) ist eine Außenansicht, die ein Beispiel für ein Auto darstellt. Das Auto 2980 beinhaltet eine Kamera 2981 und dergleichen. Das Auto 2980 beinhaltet ferner verschiedene Sensoren, wie z. B. ein Infrarotradar, ein Millimeterwellenradar und Laserradar. Das Auto 2980 kann ein Bild analysieren, das von der Kamera 2981 aufgenommen wurde, den Verkehrszustand der Umgebung beurteilen und autonomes Fahren durchführen.
  • Bei dem Auto 2980 können/kann die vorstehend beschriebene Halbleitervorrichtung und/oder die vorstehend beschriebene elektronische Komponente für die Kamera 2981 verwendet werden.
  • 32(C) zeigt eine Situation, in der ein tragbares elektronisches Gerät 2130 in einer Kommunikation von mehreren Menschen, die auf unterschiedliche Sprachen sprechen, simultan dolmetschen.
  • Das tragbare elektronische Gerät 2130 beinhaltet ein Mikrofon, einen Lautsprecher und dergleichen, erkennt die Stimme des Benutzers und übersetzt den Inhalt in die Sprache, auf die der Gesprächspartner spricht. Für die arithmetische Vorrichtung des tragbaren elektronischen Geräts 2130 können/kann die vorstehend beschriebene Halbleitervorrichtung und/oder die vorstehend beschriebene elektronische Komponente verwendet werden.
  • 33(A) ist eine Außenansicht eines Flugkörpers 2120. Der Flugkörper 2120 beinhaltet eine arithmetische Vorrichtung 2121, einen Propeller 2123 und eine Kamera 2122 und weist eine Funktion auf, autonom zu fliegen.
  • Bei dem Flugkörpers 2120 können/kann die vorstehend beschriebene Halbleitervorrichtung und/oder die vorstehend beschriebene elektronische Komponente für die arithmetische Vorrichtung 2121 und die Kamera 2122 verwendet werden.
  • 33(B-1) und 33(B-2) zeigen jeweils ein Beispiel für einen Anwendungsmodus des Flugkörpers 2120. Wie in 33(B-1) gezeigt, wird der Flugkörper 2120 zum Transport einer Fracht 2124 verwendet werden. Wie in 33(B-2) gezeigt, wird ferner ein Behälter 2125, der mit einer Agrochemikalie gefüllt ist, an dem Flugkörper 2120 montiert und der Flugkörper 2120 kann zum Verteilen der Agrochemikalie verwendet werden.
  • Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
  • Bezugszeichenliste
  • 10: Halbleitervorrichtung, 20: Schicht, 21: Steuerschaltung, 25a: Halbleitervorrichtung, 25b: Halbleitervorrichtung, 25c: Halbleitervorrichtung, 30: Schicht, 35: Halbleitervorrichtung, 40: Schicht, 41: Licht empfangender Abschnitt, 42: Licht, 43: Treiberschaltung, 100: Kondensator, 100a: Kondensator, 100b: Kondensator, 112: Leiter, 120: Leiter, 120a: Leiter, 120b: Leiter, 130: Isolator, 130a: Isolator, 130b: Isolator, 150: Isolator, 200: Transistor, 200a: Transistor, 200b: Transistor, 203: Leiter, 203a: Leiter, 203b: Leiter, 203c: Leiter, 205: Leiter, 205a: Leiter, 205b: Leiter, 205c: Leiter, 210: Isolator, 212: Isolator, 214: Isolator, 216: Isolator, 220: Isolator, 222: Isolator, 224: Isolator, 230: Oxid, 230a: Oxid, 230b: Oxid, 230c: Oxid, 230ca: Oxid, 230cb: Oxid, 231: Bereich, 231a: Bereich, 231b: Bereich, 231c: Bereich, 232: Bereich, 232a: Bereich, 232b: Bereich, 232c: Bereich, 232d: Bereich, 234: Bereich, 234a: Bereich, 234b: Bereich, 239: Bereich, 240: Leiter, 240a: Leiter, 240b: Leiter, 240c: Leiter, 242: Schicht, 242a: Schicht, 242b: Schicht, 242c: Schicht, 250: Isolator, 250a: Isolator, 250b: Isolator, 252: Metalloxid, 252a: Metalloxid, 252b: Metalloxid, 260: Leiter, 260a: Leiter, 260aa: Leiter, 260ab: Leiter, 260b: Leiter, 260ba: Leiter, 260bb: Leiter, 270: Isolator, 270a: Isolator, 270b: Isolator, 271: Isolator, 271a: Isolator, 271b: Isolator, 272: Isolator, 273: Isolator, 274: Isolator, 275: Isolator, 275a: Isolator, 275b: Isolator, 280: Isolator, 282: Isolator, 284: Isolator
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • S. Yamazaki et al., „SID Symposium Digest of Technical Papers“, 2012, Band 43, Heft 1, S. 183-186 [0008]
    • S. Yamazaki et al., „Japanese Journal of Applied Physics“, 2014, Band 53, Nummer 4S, S. 04ED18-1-04ED18-10 [0008]
    • S. Ito et al., „The Proceedings of AM-FPD'13 Digest of Technical Papers“, 2013, S. 151-154 [0008]
    • S. Yamazaki et al., „ECS Journal of Solid State Science and Technology“, 2014, Band 3, Heft 9, S. Q3012-Q3022 [0008]
    • S. Yamazaki, „ECS Transactions“, 2014, Band 64, Heft 10, S. 155-164 [0008]
    • K. Kato et al., „Japanese Journal of Applied Physics“, 2012, Band 51, S. 021201-1-021201-7 [0008]
    • S. Matsuda et al., „2015 Symposium on VLSI Technology Digest of Technical Papers“, 2015, S. T216-T217 [0008]
    • S. Amano et al., „SID Symposium Digest of Technical Papers“, 2010, Band 41, Heft 1, S. 626-629 [0008]

Claims (8)

  1. Halbleitervorrichtung, die umfasst: ein Zellenarray; eine erste Treiberschaltung; und eine zweite Treiberschaltung umfasst, wobei das Zellenarray eine erste Speicherzelle und eine zweite Speicherzelle umfasst, wobei die erste Treiberschaltung eine Funktion aufweist, ein Auswahlsignal zuzuführen, wobei die zweite Treiberschaltung eine Funktion aufweist, Daten zu schreiben oder zu lesen, wobei die erste Speicherzelle einen ersten Transistor und einen ersten Kondensator umfasst, wobei die zweite Speicherzelle einen zweiten Transistor und einen zweiten Kondensator umfasst, wobei ein Anschluss von Source und Drain des ersten Transistors elektrisch mit dem ersten Kondensator verbunden ist, wobei ein Anschluss von Source und Drain des zweiten Transistors elektrisch mit dem zweiten Kondensator verbunden ist, wobei die erste Treiberschaltung einen dritten Transistor umfasst, wobei die zweite Treiberschaltung einen vierten Transistor umfasst, wobei der erste Transistor, der zweite Transistor, der dritte Transistor und der vierte Transistor jeweils in dem Kanalbildungsbereich ein Metalloxid enthalten, wobei die Polaritäten des ersten Transistors, des zweiten Transistors, des dritten Transistors und des vierten Transistors gleich sind, und wobei der Kanalbildungsbereich des ersten Transistors und der Kanalbildungsbereich des zweiten Transistors in der gleichen Halbleiterschicht ausgebildet sind.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner eine Steuerschaltung umfasst, wobei die Steuerschaltung eine Funktion aufweist, den Betrieb der ersten Treiberschaltung und der zweiten Treiberschaltung zu steuern, wobei die Steuerschaltung einen fünften Transistor umfasst, wobei der fünfte Transistor in dem Kanalbildungsbereich ein Metalloxid enthält, und wobei die Polarität des fünften Transistors den Polaritäten des ersten Transistors, des zweiten Transistors, des dritten Transistors und des vierten Transistors gleich sind.
  3. Halbleitervorrichtung nach Anspruch 1, wobei der erste Transistor eine erste Gate-Elektrode und eine erste Isolierschicht umfasst, wobei der zweite Transistor eine zweite Gate-Elektrode und eine zweite Isolierschicht umfasst, wobei die erste Isolierschicht einen Bereich in Kontakt mit einer Seitenfläche der ersten Gate-Elektrode umfasst, wobei die zweite Isolierschicht einen Bereich in Kontakt mit einer Seitenfläche der zweiten Gate-Elektrode umfasst, und wobei die Halbleiterschicht elektrisch mit einer leitenden Schicht, die einen Bereich umfasst, der in Kontakt mit einer Seitenfläche der ersten Isolierschicht oder der zweiten Isolierschicht ist, verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei der erste Transistor und der zweite Transistor jeweils ein Rückgate umfassen, und wobei das Rückgate des ersten Transistors und das Rückgate des zweiten Transistors von der gleichen leitenden Schicht ausgebildet sind.
  5. Halbleitervorrichtung nach einem der Ansprüche 3 und 4, wobei die Halbleiterschicht an der Oberfläche eine Schicht umfasst, die ein Metall enthält, wobei die Schicht, die ein Metall enthält, in dem Bereich ausgebildet ist, der sich nicht mit der ersten Gate-Elektrode, der zweiten Gate-Elektrode, der ersten Isolierschicht und der zweiten Isolierschicht überlappt, und wobei das Metall kann sich von der Hauptkomponente der Halbleiterschicht unterscheiden.
  6. Halbleitervorrichtung nach Anspruch 5, wobei das Metall Aluminium, Ruthenium, Titan, Tantal, Wolfram oder Chrom ist.
  7. Elektronische Komponente, die umfasst: ein Gehäusesubstrat; einen Abstandhalter; eine integrierte Schaltung; und die Halbleitervorrichtung nach Anspruch 1, wobei die integrierte Schaltung und die Halbleitervorrichtung über dem Abstandhalter bereitgestellt sind, wobei die integrierte Schaltung elektrisch mit der Halbleitervorrichtung über eine Leitung, die über dem Abstandhalter bereitgestellt ist, verbunden ist, und wobei die integrierte Schaltung und/oder die Halbleitervorrichtung über den Abstandhalter elektrisch mit dem Gehäusesubstrat verbunden sind/ist.
  8. Elektronisches Gerät, das umfasst: die elektronische Komponente nach Anspruch 7, und ein Mikrofon, einen Lautsprecher oder eine Kamera umfasst.
DE112018002779.1T 2017-06-02 2018-05-25 Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät Pending DE112018002779T5 (de)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017-110472 2017-06-02
JP2017110472 2017-06-02
JP2017-123211 2017-06-23
JP2017123211 2017-06-23
JP2017221517 2017-11-17
JP2017-221517 2017-11-17
JP2018027730 2018-02-20
JP2018027614 2018-02-20
JP2018-027614 2018-02-20
JP2018-027730 2018-02-20
PCT/IB2018/053722 WO2018220491A1 (ja) 2017-06-02 2018-05-25 半導体装置、電子部品及び電子機器

Publications (1)

Publication Number Publication Date
DE112018002779T5 true DE112018002779T5 (de) 2020-04-02

Family

ID=64455628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018002779.1T Pending DE112018002779T5 (de) 2017-06-02 2018-05-25 Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät

Country Status (6)

Country Link
US (3) US11114470B2 (de)
JP (2) JP7191820B2 (de)
KR (2) KR20200014801A (de)
CN (2) CN117560925A (de)
DE (1) DE112018002779T5 (de)
WO (1) WO2018220491A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210127721A (ko) 2019-02-22 2021-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 가지는 전기 기기

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
TWI467702B (zh) 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US7733684B2 (en) 2005-12-13 2010-06-08 Kabushiki Kaisha Toshiba Data read/write device
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
JP2008160004A (ja) 2006-12-26 2008-07-10 Toshiba Corp 半導体記憶装置及びその製造方法
JP2008251059A (ja) 2007-03-29 2008-10-16 Toshiba Corp 不揮発性半導体記憶装置およびそのデータ消去方法
JP4792008B2 (ja) 2007-03-30 2011-10-12 株式会社東芝 情報記録再生装置
JP5091526B2 (ja) 2007-04-06 2012-12-05 株式会社東芝 半導体記憶装置及びその製造方法
JP4792006B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792009B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
JP4792010B2 (ja) 2007-06-12 2011-10-12 株式会社東芝 情報記録再生装置
KR101258268B1 (ko) 2007-07-26 2013-04-25 삼성전자주식회사 비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JPWO2009122569A1 (ja) 2008-04-01 2011-07-28 株式会社東芝 情報記録再生装置
WO2009122570A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
JP5351144B2 (ja) 2008-04-01 2013-11-27 株式会社東芝 情報記録再生装置
KR20080091416A (ko) 2008-08-14 2008-10-13 김성동 3차원 반도체 장치, 그 제조 방법 및 동작 방법
JP5318107B2 (ja) 2008-09-04 2013-10-16 株式会社東芝 情報記録再生装置
WO2010026664A1 (ja) 2008-09-08 2010-03-11 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
TWI540647B (zh) * 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5462490B2 (ja) 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
KR101046719B1 (ko) 2009-05-19 2011-07-05 주식회사 하이닉스반도체 비휘발성 메모리 셀, 비휘발성 메모리 장치 및 그의 구동방법
JP4908555B2 (ja) 2009-08-05 2012-04-04 株式会社東芝 情報記録再生装置
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN116343705A (zh) 2009-10-16 2023-06-27 株式会社半导体能源研究所 显示设备
KR101591613B1 (ko) 2009-10-21 2016-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2491586B1 (de) 2009-10-21 2019-11-20 Semiconductor Energy Laboratory Co. Ltd. Halbleiterbauelement
EP2494594B1 (de) 2009-10-29 2020-02-19 Semiconductor Energy Laboratory Co. Ltd. Halbleiterbauelement
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
KR20120091243A (ko) 2009-10-30 2012-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058864A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Device including nonvolatile memory element
JP5388814B2 (ja) 2009-11-24 2014-01-15 株式会社東芝 半導体記憶装置
JP2011199215A (ja) 2010-03-24 2011-10-06 Hitachi Ltd 半導体記憶装置
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP5320601B2 (ja) 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP5568370B2 (ja) 2010-05-10 2014-08-06 株式会社日立製作所 半導体装置
US10128261B2 (en) 2010-06-30 2018-11-13 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US9397093B2 (en) 2013-02-08 2016-07-19 Sandisk Technologies Inc. Three dimensional NAND device with semiconductor, metal or silicide floating gates and method of making thereof
US8193054B2 (en) 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US8187936B2 (en) 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US9159739B2 (en) 2010-06-30 2015-10-13 Sandisk Technologies Inc. Floating gate ultrahigh density vertical NAND flash memory
US8928061B2 (en) 2010-06-30 2015-01-06 SanDisk Technologies, Inc. Three dimensional NAND device with silicide containing floating gates
US8198672B2 (en) 2010-06-30 2012-06-12 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012018964A (ja) 2010-07-06 2012-01-26 Sony Corp 記憶素子およびその駆動方法、並びに記憶装置
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
CN102959635B (zh) 2010-09-08 2015-06-03 株式会社日立制作所 半导体存储器件
JP5588816B2 (ja) 2010-10-12 2014-09-10 株式会社日立製作所 半導体記憶装置
KR101744127B1 (ko) 2010-11-17 2017-06-08 삼성전자주식회사 반도체 소자 및 그 제조방법
JP5481565B2 (ja) 2010-12-06 2014-04-23 株式会社日立製作所 不揮発性記憶装置およびその製造方法
TWI614747B (zh) * 2011-01-26 2018-02-11 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US8975680B2 (en) * 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8945996B2 (en) 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
JP5662237B2 (ja) 2011-05-10 2015-01-28 株式会社日立製作所 半導体記憶装置
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5722180B2 (ja) 2011-09-26 2015-05-20 株式会社日立製作所 不揮発性記憶装置
JP2013110279A (ja) 2011-11-21 2013-06-06 Toshiba Corp 不揮発性記憶装置
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130112219A (ko) 2012-04-03 2013-10-14 에스케이하이닉스 주식회사 적층형 메모리 장치
US9129861B2 (en) 2012-10-05 2015-09-08 Samsung Electronics Co., Ltd. Memory device
KR102031187B1 (ko) 2012-10-05 2019-10-14 삼성전자주식회사 수직형 메모리 장치
US9287167B2 (en) 2012-10-05 2016-03-15 Samsung Electronics Co., Ltd. Vertical type memory device
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
KR20140113024A (ko) 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
KR20140122042A (ko) 2013-04-09 2014-10-17 에스케이하이닉스 주식회사 접합 트랜지스터를 포함하는 3차원 저항 변화 메모리 장치 및 그 구동방법
KR20140127577A (ko) 2013-04-25 2014-11-04 에스케이하이닉스 주식회사 3차원 저항 가변 메모리 장치 및 그 제조방법
JP2015170644A (ja) 2014-03-05 2015-09-28 株式会社東芝 不揮発性半導体記憶装置
US9887212B2 (en) 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US9401364B2 (en) * 2014-09-19 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
US9793124B2 (en) 2014-10-07 2017-10-17 Micron Technology, Inc. Semiconductor structures
US9634097B2 (en) 2014-11-25 2017-04-25 Sandisk Technologies Llc 3D NAND with oxide semiconductor channel
US10396210B2 (en) * 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
US9362302B1 (en) 2015-01-28 2016-06-07 Macronix International Co., Ltd. Source line formation in 3D vertical channel and memory
US9761732B2 (en) 2015-02-25 2017-09-12 Snaptrack Inc. Tunnel thin film transistor with hetero-junction structure
JP2016167590A (ja) * 2015-03-02 2016-09-15 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
KR102393976B1 (ko) 2015-05-20 2022-05-04 삼성전자주식회사 반도체 메모리 소자
JP6773453B2 (ja) * 2015-05-26 2020-10-21 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP6343256B2 (ja) 2015-05-29 2018-06-13 東芝メモリ株式会社 半導体装置及びその製造方法
US10424671B2 (en) * 2015-07-29 2019-09-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, circuit board, and electronic device
JP6400536B2 (ja) 2015-08-04 2018-10-03 東芝メモリ株式会社 半導体記憶装置
JP2017076788A (ja) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9865656B2 (en) 2016-02-12 2018-01-09 Toshiba Memory Corporation Semiconductor memory device
US10090318B2 (en) 2016-08-05 2018-10-02 Micron Technology, Inc. Vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure and method of forming a vertical string of memory cells individually comprising a programmable charge storage transistor comprising a control gate and a charge storage structure
US10665604B2 (en) 2017-07-21 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, memory device, and electronic device

Also Published As

Publication number Publication date
JP2023025216A (ja) 2023-02-21
US20210134847A1 (en) 2021-05-06
JPWO2018220491A1 (ja) 2020-05-21
US11114470B2 (en) 2021-09-07
CN110678974A (zh) 2020-01-10
US20210384228A1 (en) 2021-12-09
CN110678974B (zh) 2023-11-28
KR20240015740A (ko) 2024-02-05
KR20200014801A (ko) 2020-02-11
WO2018220491A1 (ja) 2018-12-06
CN117560925A (zh) 2024-02-13
US20240088162A1 (en) 2024-03-14
JP7191820B2 (ja) 2022-12-19

Similar Documents

Publication Publication Date Title
DE112014006711B4 (de) Halbleitervorrichtung, Herstellungsverfahren dafür und elektronische Vorrichtung
DE112017001203T5 (de) Halbleitervorrichtung
DE112017003898T5 (de) Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112011103061T5 (de) Speichervorrichtung
DE112018002796T5 (de) Vergleichsschaltung, Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
DE112018002719T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112013006219T5 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE112017005330T5 (de) Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018003262T5 (de) Halbleitervorrichtung, Halbleiterwafer, Speichervorrichtung und elektronisches Gerät
DE112018003051T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
DE112018002846T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018003263T5 (de) Speichervorrichtung
DE112020004415T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
US20240088162A1 (en) Semiconductor device, electronic component, and electronic device
DE112019005845T5 (de) Vorrichtung zur Erkennung von Anomalien in einer Sekundärbatterie und Halbleitervorrichtung
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018001295T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112021004474T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021824200

Ipc: H01L0027108000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027108000

Ipc: H10B0012000000

R016 Response to examination communication
R016 Response to examination communication