DE112017003898T5 - Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem - Google Patents

Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem Download PDF

Info

Publication number
DE112017003898T5
DE112017003898T5 DE112017003898.7T DE112017003898T DE112017003898T5 DE 112017003898 T5 DE112017003898 T5 DE 112017003898T5 DE 112017003898 T DE112017003898 T DE 112017003898T DE 112017003898 T5 DE112017003898 T5 DE 112017003898T5
Authority
DE
Germany
Prior art keywords
circuit
signal
transistor
layer
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112017003898.7T
Other languages
English (en)
Other versions
DE112017003898B4 (de
Inventor
Takayuki Ikeda
Takahiro Fukutome
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112017003898T5 publication Critical patent/DE112017003898T5/de
Application granted granted Critical
Publication of DE112017003898B4 publication Critical patent/DE112017003898B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/067—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means
    • G06N3/0675—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using optical means using electro-optical, acousto-optical or opto-electronic means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electromagnetism (AREA)
  • Software Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Neurology (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

Eine Abbildungsvorrichtung, die mit einem neuronalen Netz verbunden ist, wird bereitgestellt. Eine Abbildungsvorrichtung mit einem Neuron in einem neuronalen Netz beinhaltet eine Vielzahl von ersten Pixeln, eine erste Schaltung, eine zweite Schaltung und eine dritte Schaltung. Jedes der Vielzahl von ersten Pixeln beinhaltet ein photoelektrisches Umwandlungselement. Die Vielzahl von ersten Pixeln ist elektrisch mit der ersten Schaltung verbunden. Die erste Schaltung ist elektrisch mit der zweiten Schaltung verbunden. Die zweite Schaltung ist elektrisch mit der dritten Schaltung verbunden. Jedes der Vielzahl von ersten Pixeln erzeugt ein Eingabesignal des Neurons. Die erste Schaltung, die zweite Schaltung und die dritte Schaltung dienen als Neuron. Die dritte Schaltung beinhaltet eine Schnittstelle, die mit dem neuronalen Netz verbunden ist.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Abbildungsvorrichtung, ein Abbildungsmodul, ein elektronisches Gerät und ein Abbildungssystem.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Die vorliegende Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung. Insbesondere betrifft eine Ausführungsform der vorliegenden Erfindung eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, ein Betriebsverfahren dafür oder ein Herstellungsverfahren dafür.
  • In dieser Beschreibung und dergleichen bezeichnet eine Halbleitervorrichtung ein Element, eine Schaltung, eine Vorrichtung oder dergleichen, das/die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Beispiel für die Halbleitervorrichtung ist ein Halbleiterelement, wie z. B. ein Transistor oder eine Diode. Ein weiteres Beispiel für die Halbleitervorrichtung ist eine Schaltung, die ein Halbleiterelement beinhaltet. Ein weiteres Beispiel für die Halbleitervorrichtung ist eine Vorrichtung, die mit einer Schaltung versehen ist, die ein Halbleiterelement beinhaltet.
  • Stand der Technik
  • Als Halbleitermaterial, das auf einen Transistor angewandt werden kann, hat ein Oxidhalbleiter Aufmerksamkeit erregt. Beispielsweise wird eine Technik in Patentdokument 1 offenbart, mit der Transistoren unter Verwendung von Zinkoxid oder einem auf In-Ga-Zn basierenden Oxidhalbleiter als Oxidhalbleiter ausgebildet werden.
  • Patentdokument 2 offenbart eine Abbildungsvorrichtung, bei der ein Transistor, der einen Oxidhalbleiter beinhaltet, in einem Teil einer Pixelschaltung verwendet wird.
  • Patentdokument 3 offenbart eine Abbildungsvorrichtung, bei der ein Transistor, der Silizium enthält, ein Transistor, der einen Oxidhalbleiter beinhaltet, und eine Photodiode, die eine kristalline Siliziumschicht beinhaltet, übereinander angeordnet sind.
  • Ein neuronales Netz, das eine Lernfähigkeit aufweist, ist in Hinblick auf eine Nichtlinearität und Anwendungen des Musterabgleichs (pattern matching performance) ausgezeichnet und kommt auf verschiedenen Gebieten, beispielsweise bei einer Steuerung, einer Prognose und einer Diagnose, zur Anwendung. Viele Strukturarten des neuronalen Netzes sind vorgeschlagen worden. Die meisten neuronalen Netze, die in der Praxis zur Anwendung gekommen sind, weisen eine dreischichtige hierarchische Architektur auf, bei der zwei Schichten (Zwischenschicht und Ausgabeschicht) von neuronalen Elementen, die jeweils die Sigmoidfunktion aufweisen, übereinander angeordnet sind. Das liegt daran, dass es Beweise gibt, die belegen, dass die dreischichtige hierarchische Architektur jede Funktion mit beliebiger Genauigkeit modellieren kann.
  • Patentdokument 4 schlägt ein Informationssystem vor, das einen Gegenstand aus einem Bild, das mit einer Abbildungsvorrichtung erhalten wird, extrahiert und erkennt.
  • [Referenzen]
  • [Patentdokumente]
    • [Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2007-123861
    • [Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2011-119711
    • [Patentdokument 3] Japanische Patentoffenlegungsschrift Nr. 2013-243355
    • [Patentdokument 4] Japanische Patentoffenlegungsschrift Nr. 2014-032542
  • Offenbarung der Erfindung
  • Eine integrierte Halbleiterschaltung mit hoher Dichte und großer Kapazität ist entwickelt worden; jedoch ist eine Miniaturisierung der integrierten Halbleiterschaltung erforderlich. Daher ist man von einer zweidimensionalen Integration zu einer dreidimensionalen Integration übergegangen. Obwohl ein Herstellungsprozess einer dreidimensionalen Integrationsstruktur kompliziert sein könnte, kann der Grad der Freiheit in Hinblick auf die Materialien und die Entwurfsregel von Schichten erhöht werden. In Anbetracht des Vorstehenden ist eine Aufgabe, eine hochfunktionelle integrierte Halbleiterschaltung herzustellen, die nur schwer durch eine zweidimensionale Integration herzustellen ist.
  • Ein Pixel einer Abbildungsvorrichtung beinhaltet ein photoelektrisches Umwandlungselement und einen Transistor. Das photoelektrische Umwandlungselement muss eine hohe optische Empfindlichkeit aufweisen, und der Transistor muss einen kleinen Sperrstrom und niedrige Rauscheigenschaften aufweisen. Es ist eine Aufgabe, ein höherfunktionelles Abbildungselement herzustellen, bei dem ein photoelektrisches Umwandlungselement und ein Transistor dreidimensional integriert werden und das in Herstellungsschritten unter Verwendung von Materialien, die für das photoelektrische Umwandlungselement und den Transistor geeignet sind, hergestellt wird.
  • Peripherieschaltungen, wie z. B. Treiberschaltungen, werden vorzugsweise in dem gleichen Prozess wie die Pixel hergestellt, so dass ein Verbindungsschritt und dergleichen vereinfacht werden.
  • Eine Erkennung und Bestimmung eines Bildes, das mit einer Abbildungsvorrichtung aufgenommen wird, durch künstliche Intelligenz (KI) sind untersucht worden. Künstliche Intelligenz zielt darauf ab, mehrere Eigenschaften von Funktionen des menschlichen Gehirns durch ein neuronales Netz zu realisieren, und erfordert eine große Anzahl von arithmetischen Operationen. In Anbetracht des Vorstehenden ist eine Aufgabe, eine arithmetische Operation mit einem neuronalen Netz in Hardware effizient durchzuführen.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Vielzahl von Pixeldatenblöcken in einen Datenblock, der ein Merkmal aufweist, zu komprimieren und umzuwandeln. Eine weitere Aufgabe ist, die Geschwindigkeit der arithmetischen Operation einer Abbildungsvorrichtung zu erhöhen. Eine weitere Aufgabe ist, eine Abbildungsvorrichtung, die dreidimensional integriert ist, bereitzustellen. Eine weitere Aufgabe ist, eine Abbildungsvorrichtung bereitzustellen, bei der eine Verschlechterung eines Signals, das durch Umwandlung durch ein photoelektrisches Umwandlungselement erzeugt wird, verringert werden kann. Eine weitere Aufgabe ist, eine neuartige Abbildungsvorrichtung oder dergleichen bereitzustellen.
  • Es sei angemerkt, dass die Beschreibungen dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege stehen. Bei einer Ausführungsform der vorliegenden Erfindung ist unnötig, sämtliche Aufgaben zu erfüllen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich sein und können davon abgeleitet werden.
  • Es sei angemerkt, dass die Aufgaben einer Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Aufgaben beschränkt sind. Die vorstehend beschriebenen Aufgaben stehen dem Vorhandensein weiterer Aufgaben nicht im Wege. Die weiteren Aufgaben sind diejenigen, die vorstehend nicht beschrieben worden sind und im Folgenden beschrieben werden. Die weiteren Aufgaben werden von einem Fachmann aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich sein und können davon abgeleitet werden. Eine Ausführungsform der vorliegenden Erfindung ist, mindestens eine der vorstehend erwähnten Aufgaben und der weiteren Aufgaben zu erfüllen.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Abbildungsvorrichtung, die ein Neuron in einem neuronalen Netz aufweist und eine Vielzahl von ersten Pixeln, eine erste Schaltung, eine zweite Schaltung und eine dritte Schaltung beinhaltet. Jedes der Vielzahl von ersten Pixeln beinhaltet ein photoelektrisches Umwandlungselement. Das photoelektrische Umwandlungselement ist elektrisch mit der ersten Schaltung verbunden. Die erste Schaltung ist elektrisch mit der zweiten Schaltung verbunden. Die zweite Schaltung ist elektrisch mit der dritten Schaltung verbunden. Jedes der Vielzahl von ersten Pixeln erzeugt ein Eingabesignal des Neurons in dem neuronalen Netz. Die erste Schaltung, die zweite Schaltung und die dritte Schaltung weisen Funktionen als Neuron auf. Die dritte Schaltung beinhaltet eine Schnittstelle, die mit dem neuronalen Netz verbunden ist.
  • Bei der vorstehenden Struktur ist jedes der Vielzahl von ersten Pixeln vorzugsweise dazu konfiguriert, empfangenes Licht in ein analoges Signal umzuwandeln. Die erste Schaltung ist vorzugsweise dazu konfiguriert, das analoge Signal zu verstärken. Die zweite Schaltung ist vorzugsweise dazu konfiguriert, die verstärkten analogen Signale zu addieren. Die dritte Schaltung ist vorzugsweise dazu konfiguriert, unter Verwendung einer Aktivierungsfunktion die addierten analogen Signale in Merkmalsdaten umzuwandeln. Die dritte Schaltung ist vorzugsweise dazu konfiguriert, die Merkmalsdaten zu bestimmen.
  • Bei der vorstehenden Struktur beinhaltet die erste Schaltung vorzugsweise eine Verstärkerschaltung, eine erste Speicherschaltung und eine erste Addierschaltung. Die zweite Schaltung beinhaltet vorzugsweise eine zweite Addierschaltung. Die dritte Schaltung beinhaltet vorzugsweise eine erste arithmetische Schaltung und eine zweite Speicherschaltung. Das erste Pixel ist vorzugsweise dazu konfiguriert, Licht in ein erstes Signal umzuwandeln und dieses auszugeben. Die Verstärkerschaltung ist vorzugsweise dazu konfiguriert, das erste Signal mit einem Verstärkungsfaktor, der in der ersten Speicherschaltung gehalten wird, zu verstärken. Die erste Addierschaltung ist vorzugsweise dazu konfiguriert, eine Offset-Spannung zu dem verstärkten ersten Signal zu addieren. Die erste Addierschaltung ist vorzugsweise dazu konfiguriert, das Ergebnis der Addition der Offset-Spannung als zweites Signal auszugeben. Die zweite Addierschaltung ist vorzugsweise dazu konfiguriert, die zweiten Signale zu addieren. Die zweite Addierschaltung ist vorzugsweise dazu konfiguriert, ein Signal, das durch Addition der zweiten Signale erhalten wird, als drittes Signal, das ein analoges Signal ist, auszugeben. Die erste arithmetische Schaltung ist vorzugsweise dazu konfiguriert, das dritte Signal zu bestimmen und zu binarisieren. Die erste arithmetische Schaltung ist vorzugsweise dazu konfiguriert, der zweiten Speicherschaltung das binarisierte Signal als Merkmalsdaten zuzuführen. Die zweite Speicherschaltung gibt vorzugsweise die Merkmalsdaten an das neuronale Netz aus.
  • Bei der vorstehenden Struktur ist jedes der Vielzahl von ersten Pixeln vorzugsweise dazu konfiguriert, empfangenes Licht in ein analoges Signal umzuwandeln und das analoge Signal als viertes Signal auszugeben. Die erste Schaltung ist vorzugsweise dazu konfiguriert, das analoge Signal in ein digitales Signal umzuwandeln. Die erste Schaltung ist dazu konfiguriert, ein fünftes Signal, das ein Merkmal aufweist, zu erzeugen, indem ein Pegel des digitalen Signals unter Verwendung einer Bitverschiebung klassifiziert wird. Die zweite Schaltung ist vorzugsweise dazu konfiguriert, das Merkmal des fünften Signals zu extrahieren und zählen. Die dritte Schaltung ist vorzugsweise dazu konfiguriert, unter Verwendung einer Aktivierungsfunktion ein Gesamtergebnis in die Merkmalsdaten umzuwandeln. Die dritte Schaltung ist vorzugsweise dazu konfiguriert, die Merkmalsdaten zu bestimmen.
  • Bei der vorstehenden Struktur beinhaltet die erste Schaltung vorzugsweise eine erste Eingabeauswahlschaltung, eine Analog-Digital-Wandlerschaltung, eine erste Bestimmungsschaltung und eine erste Speicherschaltung. Die zweite Schaltung beinhaltet vorzugsweise eine zweite Eingabeauswahlschaltung und eine Merkmalsextraktionsschaltung. Die dritte Schaltung beinhaltet vorzugsweise eine zweite Bestimmungsschaltung und eine zweite Speicherschaltung. Die erste Eingabeauswahlschaltung ist vorzugsweise dazu konfiguriert, ein beliebiges einer Vielzahl von vierten Signalen auszuwählen. Die Analog-Digital-Wandlerschaltung ist vorzugsweise dazu konfiguriert, das vierte Signal, das ein ausgewähltes analoges Signal ist, in ein digitales Signal umzuwandeln. Die erste Bestimmungsschaltung ist vorzugsweise dazu konfiguriert, das digitale Signal entsprechend einem Betrag einer ausgewählten Bitverschiebung um eine Zweierpotenz zu verstärken. Die erste Bestimmungsschaltung ist vorzugsweise dazu konfiguriert, einen Pegel des verstärkten Signals entsprechend dem Betrag einer Bitverschiebung zu bestimmen. Die erste Bestimmungsschaltung ist vorzugsweise dazu konfiguriert, der ersten Speicherschaltung das Bestimmungsergebnis als fünftes Signal zuzuführen. Die zweite Eingabeauswahlschaltung ist vorzugsweise dazu konfiguriert, das fünfte Signal, das in der ersten Speicherschaltung gehalten wird, sequenziell auszuwählen und die ausgewählten Haltedaten an die Merkmalsextraktionsschaltung auszugeben. Die Merkmalsextraktionsschaltung ist vorzugsweise dazu konfiguriert, das fünfte Signal mit einem Merkmal zu zählen. Die zweite Bestimmungsschaltung vergleicht vorzugsweise das Zählerergebnis mit einer gegebenen Bedingung. Die zweite Bestimmungsschaltung ist vorzugsweise dazu konfiguriert, der zweiten Speicherschaltung das Vergleichsergebnis als Merkmalsdaten zuzuführen. Die zweite Speicherschaltung gibt vorzugsweise die Merkmalsdaten an das neuronale Netz aus.
  • Bei der vorstehenden Struktur ist vorzuziehen, dass die Abbildungsvorrichtung, die das Neuron in dem neuronalen Netz aufweist, ferner eine Signalleitung und eine zweite Analog-Digital-Wandlerschaltung beinhaltet. Jedes der Vielzahl von ersten Pixeln ist vorzugsweise dazu konfiguriert, empfangenes Licht in ein analoges Signal umzuwandeln. Der zweiten Analog-Digital-Wandlerschaltung wird das analoge Signal vorzugsweise von jedem der Vielzahl von ersten Pixeln über die Signalleitung zugeführt.
  • Bei der vorstehenden Struktur beinhaltet die dritte Schaltung vorzugsweise eine Auswahlschaltung. Die Merkmalsdaten werden vorzugsweise in Datenblöcke unterteilt, die jeweils eine ausgewählte Länge aufweisen, und an das neuronale Netz ausgegeben.
  • Bei der vorstehenden Struktur beinhaltet das erste Pixel vorzugsweise einen ersten Transistor. Der erste Transistor beinhaltet vorzugsweise ein Metalloxid in einer Halbleiterschicht.
  • Bei der vorstehenden Struktur beinhaltet der erste Transistor, der in dem ersten Pixel enthalten ist, vorzugsweise das Metalloxid in der Halbleiterschicht. Ein zweiter Transistor, der in einer Schaltung enthalten ist, enthält vorzugsweise polykristallines Silizium in einer Halbleiterschicht.
  • Bei der vorstehenden Struktur beinhaltet der erste Transistor, der das Metalloxid in der Halbleiterschicht beinhaltet, vorzugsweise ein Rückgate.
  • Bei der vorstehenden Struktur umfasst der erste Transistor vorzugsweise einen Bereich, der sich mit dem photoelektrischen Umwandlungselement überlappt.
  • Entsprechend einer Ausführungsform der vorliegenden Erfindung kann eine Vielzahl von Pixeldatenblöcken in einen Datenblock, der ein Merkmal aufweist, komprimiert und umgewandelt werden. Die Geschwindigkeit der arithmetischen Operation einer Abbildungsvorrichtung kann erhöht werden. Eine Abbildungsvorrichtung, die dreidimensional integriert wird, kann bereitgestellt werden. Eine Abbildungsvorrichtung, bei der eine Verschlechterung eines Signals, das durch Umwandlung durch ein photoelektrisches Umwandlungselement erzeugt wird, verringert werden kann, kann bereitgestellt werden. Eine neuartige Abbildungsvorrichtung oder dergleichen kann bereitgestellt werden.
  • Es sei angemerkt, dass die Wirkungen einer Ausführungsform der vorliegenden Erfindung nicht auf die vorstehenden Wirkungen beschränkt sind. Die vorstehend beschriebenen Wirkungen stehen dem Vorhandensein weiterer Wirkungen nicht im Wege. Die weiteren Wirkungen sind diejenigen, die vorstehend nicht beschrieben worden sind und im Folgenden beschrieben werden. Die weiteren Wirkungen werden von einem Fachmann aus der Erläuterung der Beschreibung, der Zeichnungen und dergleichen ersichtlich sein und können davon abgeleitet werden. Eine Ausführungsform der vorliegenden Erfindung soll mindestens eine der vorstehend erwähnten Wirkungen und der weiteren Wirkungen aufweisen. Deshalb weist eine Ausführungsform der vorliegenden Erfindung in einigen Fällen die vorstehend beschriebenen Wirkungen nicht auf.
  • Figurenliste
    • 1 ist ein Blockdiagramm, das ein Abbildungselement darstellt.
    • 2A und 2B sind Blockdiagramme, die ein Abbildungselement darstellen.
    • 3A bis 3C sind Schaltpläne, die ein Abbildungselement darstellen.
    • 4A ist ein Zeitdiagramm, das eine Arbeitsweise eines Abbildungselements zeigt, und 4B ist ein Zeitdiagramm, das eine Arbeitsweise eines Pixels zeigt.
    • 5 ist ein Blockdiagramm, das ein Abbildungselement darstellt.
    • 6A und 6B sind Blockdiagramme, die ein Abbildungselement darstellen.
    • 7 ist ein Schaltplan, der ein Abbildungselement darstellt.
    • 8A ist ein Zeitdiagramm, das eine Arbeitsweise eines Abbildungselements zeigt, und 8B ist ein Zeitdiagramm, das eine Arbeitsweise eines Pixels zeigt.
    • 9 ist eine Querschnittsansicht, die eine Struktur einer Abbildungsvorrichtung darstellt.
    • 10 ist eine Querschnittsansicht, die eine Struktur einer Abbildungsvorrichtung darstellt.
    • 11A bis 11E sind Querschnittsansichten, die jeweils eine Verbindung eines photoelektrischen Umwandlungselements darstellen.
    • 12A bis 12D sind Querschnittsansichten, die jeweils eine Verbindung eines photoelektrischen Umwandlungselements darstellen.
    • 13 ist eine Querschnittsansicht, die eine Struktur einer Abbildungsvorrichtung darstellt.
    • 14A bis 14C sind Querschnittsansichten, die jeweils eine Verbindung eines photoelektrischen Umwandlungselements darstellen.
    • 15 ist eine Querschnittsansicht, die eine Struktur einer Abbildungsvorrichtung darstellt.
    • 16A und 16B sind Querschnittsansichten, die jeweils eine Struktur einer Abbildungsvorrichtung darstellen.
    • 17 ist eine Querschnittsansicht, die eine Struktur einer Abbildungsvorrichtung darstellt.
    • 18A bis 18C sind Schaltpläne, die jeweils ein Pixel darstellen.
    • 19A und 19B sind Schaltpläne, die jeweils ein Pixel darstellen.
    • 20A ist ein Blockdiagramm einer Analog-Digital-Wandlerschaltung, und 20B stellt eine Verbindung zwischen einem Abbildungselement und der Analog-Digital-Wandlerschaltung dar.
    • 21 A ist eine Draufsicht auf einen Transistor, und 21B und 21C sind Querschnittsansichten davon.
    • 22A ist eine Draufsicht auf einen Transistor, und 22B und 22C sind Querschnittsansichten davon.
    • 23A ist eine Draufsicht auf einen Transistor, und 23B und 23C sind Querschnittsansichten davon.
    • 24A ist eine Draufsicht auf einen Transistor, und 24B und 24C sind Querschnittsansichten davon.
    • 25A ist eine Draufsicht auf einen Transistor, und 25B und 25C sind Querschnittsansichten davon.
    • 26A ist eine Draufsicht auf einen Transistor, und 26B und 26C sind Querschnittsansichten davon.
    • 27A ist eine Draufsicht auf einen Transistor, und 27B und 27C sind Querschnittsansichten davon.
    • 28A bis 28H sind Querschnittsansichten und Draufsichten auf Transistoren.
    • 29A bis 29D sind perspektivische Ansichten und eine Querschnittsansicht, die ein Package darstellen, das eine Abbildungsvorrichtung beinhaltet.
    • 30A bis 30D sind perspektivische Ansichten und eine Querschnittsansicht, die ein Package darstellen, das eine Abbildungsvorrichtung beinhaltet.
    • 31A bis 31F stellen elektronische Geräte dar.
  • Beste Art zum Ausführen der Erfindung
  • Nachfolgend werden Ausführungsformen anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in verschiedenen Modi implementiert werden. Es erschließt sich einem Fachmann ohne Weiteres, dass Modi und Details in verschiedener Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die folgende Beschreibung der Ausführungsformen beschränkt angesehen werden.
  • In den Zeichnungen ist die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb ist die Größe, die Schichtdicke oder der Bereich nicht auf das dargestellte Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf Formen oder Werte, die in den Zeichnungen gezeigt sind, beschränkt sind.
  • Es sei angemerkt, dass in dieser Beschreibung Ordnungszahlen, wie z. B. „erste“, „zweite“ und „dritte“, verwendet werden, um eine Verwechslung zwischen Komponenten zu vermeiden, und dass die Begriffe die Komponenten zahlenmäßig nicht einschränken.
  • In dieser Beschreibung werden Begriffe zum Beschreiben der Anordnung, wie z. B. „über“, „oberhalb“, „unter“ und „unterhalb“, der Einfachheit halber beim Beschreiben einer Positionsbeziehung zwischen Komponenten anhand von Zeichnungen verwendet. Die Positionsbeziehung zwischen Komponenten wird ferner je nach Bedarf entsprechend einer Richtung geändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung verwendet werden, und eine Beschreibung kann je nach der Situation angemessen erfolgen.
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse beinhaltet, nämlich ein Gate, einen Drain und eine Source. Der Transistor umfasst einen Kanalbildungsbereich zwischen einem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und einer Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode), und ein Strom kann über den Kanalbildungsbereich zwischen der Source und dem Drain fließen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen ein Kanalbildungsbereich einen Bereich bezeichnet, über den ein Strom hauptsächlich fließt.
  • Des Weiteren könnten Funktionen einer Source und eines Drains miteinander vertauscht werden, wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten zum Einsatz kommen oder wenn eine Stromflussrichtung im Schaltungsbetrieb geändert wird. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen miteinander vertauscht werden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Begriff „elektrisch verbunden“ den Fall umfasst, in dem Komponenten über ein „Objekt mit einer elektrischen Funktion“ verbunden sind. Es gibt keine besondere Beschränkung hinsichtlich des „Objekts mit einer elektrischen Funktion“, solange zwischen Komponenten, die über das Objekt verbunden sind, elektrische Signale übertragen und empfangen werden können. Beispiele für ein „Objekt mit einer elektrischen Funktion“ sind ein Schaltelement, wie z. B. ein Transistor, ein Widerstand, ein Induktor, ein Kondensator und ein Element mit verschiedenen Funktionen sowie eine Elektrode und eine Leitung.
  • In dieser Beschreibung und dergleichen deutet der Begriff „parallel“ darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -10° und kleiner als oder gleich 10° ist, und er umfasst daher auch den Fall, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Der Begriff „senkrecht“ deutet darauf hin, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und er umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“ und „Schicht“ untereinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen in den Begriff „leitender Film“ umgewandelt werden. In einigen Fällen kann auch der Begriff „Isolierfilm“ in den Begriff „Isolierschicht“ umgewandelt werden.
  • Sofern nicht anders angegeben, bezeichnet „Sperrstrom“ in dieser Beschreibung und dergleichen einen Drain-Strom eines Transistors in einem Sperrzustand (auch als nichtleitender Zustand und Cutoff-Zustand bezeichnet). Sofern nicht anders angegeben, bedeutet der Sperrzustand eines n-Kanal-Transistors, dass die Spannung zwischen seinem Gate und seiner Source (Vgs: Gate-Source-Spannung) niedriger ist als die Schwellenspannung Vth, und der Sperrzustand eines p-Kanal-Transistors bedeutet, dass die Gate-Source-Spannung Vgs höher ist als die Schwellenspannung Vth. Beispielsweise bezeichnet in einigen Fällen der Sperrstrom eines n-Kanal-Transistors einen Drain-Strom, der dann fließt, wenn die Gate-Source-Spannung Vgs niedriger ist als die Schwellenspannung Vth.
  • In einigen Fällen hängt der Sperrstrom eines Transistors von Vgs ab. Deshalb kann „der Sperrstrom eines Transistors ist / oder kleiner“ bedeuten, dass bei einer bestimmten Vgs der Sperrstrom des Transistors / oder kleiner ist. Der Sperrstrom eines Transistors kann einen Sperrstrom bei einer gegebenen Vgs, bei Vgs in einem gegebenen Bereich, bei Vgs, bei der ein ausreichend kleiner Sperrstrom erhalten wird, oder dergleichen bezeichnen.
  • Als Beispiel wird vorausgesetzt, dass ein n-Kanal-Transistor eine Schwellenspannung Vth von 0,5 V und einen Drain-Strom von 1 × 10-9 A bei Vgs von 0,5 V, 1 × 10-13 A bei Vgs von 0,1 V, 1 × 10-19 A bei Vgs von -0,5 V und 1 × 10-22 A bei Vgs von -0,8 V aufweist. Der Drain-Strom des Transistors ist 1 × 10-19 A oder kleiner bei Vgs von -0,5 V oder bei Vgs in dem Bereich von -0,8 V bis -0,5 V; deshalb kann man sagen, dass der Sperrstrom des Transistors 1 × 10-19 A oder kleiner ist. Da bei einer bestimmten Vgs der Drain-Strom des Transistors 1 × 10-22 A oder kleiner ist, kann man sagen, dass der Sperrstrom des Transistors 1 × 10-22 A oder kleiner ist.
  • In dieser Beschreibung und dergleichen wird der Sperrstrom eines Transistors mit einer Kanalbreite W in einigen Fällen durch einen Stromwert pro Kanalbreite W oder durch einen Stromwert pro bestimmte Kanalbreite (z. B. 1 µm) dargestellt. Im letzteren Fall kann der Sperrstrom durch Strom pro Länge (z. B. A/µm) dargestellt werden.
  • In einigen Fällen hängt der Sperrstrom eines Transistors von der Temperatur ab. Sofern nicht anders angegeben, kann der Sperrstrom in dieser Beschreibung ein Sperrstrom bei Raumtemperatur, 60 °C, 85 °C, 95 °C oder 125 °C sein. Alternativ kann der Sperrstrom ein Sperrstrom bei einer Temperatur, bei der die Zuverlässigkeit einer Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, sichergestellt ist, oder bei einer Temperatur sein, bei der die Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, verwendet wird (z. B. einer Temperatur in dem Bereich von 5 °C bis 35 °C). Der Zustand, in dem der Sperrstrom eines Transistors / oder kleiner ist, kann darauf hindeuten, dass bei einer bestimmten Vgs der Sperrstrom des Transistors bei Raumtemperatur, 60 °C, 85 °C, 95 °C, 125 °C, einer Temperatur, bei der die Zuverlässigkeit einer Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, sichergestellt ist, oder einer Temperatur, bei der die Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, verwendet wird (z. B. einer Temperatur in dem Bereich von 5 °C bis 35 °C), / oder kleiner ist.
  • In einigen Fällen hängt der Sperrstrom eines Transistors von der Spannung Vds zwischen seinem Drain und seiner Source ab. Sofern nicht anders angegeben, kann der Sperrstrom in dieser Beschreibung ein Sperrstrom bei Vds von 0,1 V, 0,8 V, 1 V, 1,2 V, 1,8 V, 2,5 V, 3 V, 3,3 V, 10 V, 12 V, 16 V oder 20 V sein. Alternativ kann der Sperrstrom ein Sperrstrom bei Vds, bei der die Zuverlässigkeit einer Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, sichergestellt ist, oder bei Vds sein, die in der Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, verwendet wird. Der Zustand, in dem der Sperrstrom eines Transistors / oder kleiner ist, kann darauf hindeuten, dass bei einer bestimmten Vgs der Sperrstrom des Transistors bei Vds von 0,1 V, 0,8 V, 1 V, 1,2 V, 1,8 V, 2,5 V, 3 V, 3,3 V, 10 V, 12 V, 16 V oder 20 V, bei Vds, bei der die Zuverlässigkeit einer Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, sichergestellt ist, oder bei Vds, die in der Halbleitervorrichtung oder dergleichen, die den Transistor beinhaltet, verwendet wird, / oder kleiner ist.
  • In der vorstehenden Beschreibung des Sperrstroms kann ein Drain durch eine Source ersetzt werden. Das heißt, dass in einigen Fällen der Sperrstrom einen Strom bezeichnet, der durch eine Source eines Transistors im Sperrzustand fließt.
  • In dieser Beschreibung und dergleichen weist der Begriff „Leckstrom“ in einigen Fällen die gleiche Bedeutung wie „Sperrstrom“ auf. In dieser Beschreibung und dergleichen bezeichnet der Sperrstrom in einigen Fällen beispielsweise einen Strom, der zwischen einer Source und einem Drain eines Transistors im Sperrzustand fließt.
  • Es sei angemerkt, dass eine Spannung eine Differenz zwischen Potentialen von zwei Punkten bezeichnet, und dass ein Potential eine elektrostatische Energie (electric potential energy) einer Einheitsladung (unit charge) an einem gegebenen Punkt in einem elektrostatischen Feld bezeichnet. Es sei angemerkt, dass im Allgemeinen eine Differenz zwischen einem Potential eines Punkts und einem Referenzpotential (z. B. einem Erdpotential) einfach als Potential oder Spannung bezeichnet wird, und dass „Potential“ und „Spannung“ in vielen Fällen als Synonyme verwendet werden. Deshalb kann in dieser Beschreibung „Potential“ durch „Spannung“ ersetzt werden und umgekehrt, sofern nicht anders angegeben.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Abbildungsvorrichtung, die eine Schnittstelle beinhaltet, die mit einem neuronalen Netz verbunden ist, anhand von 1, 2A und 2B, 3A bis 3C sowie 4A und 4B beschrieben.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Struktur und ein Betriebsverfahren einer Abbildungsvorrichtung, bei der Bestimmungsschaltungen für Signale, die von Pixeln ausgegeben werden, in einem Abbildungselement verteilt sind.
  • 1 ist ein Blockdiagramm, das ein Konfigurationsbeispiel einer Abbildungsvorrichtung 100 darstellt. Die Abbildungsvorrichtung 100 beinhaltet ein Abbildungselement 10, eine Analog-Digital-Wandlerschaltung (nachstehend als A/D-Wandlerschaltung bezeichnet) 26, eine Decoder-Schaltung 27, eine Auswahlschaltung 28 und einen Steuerabschnitt 29.
  • Das Abbildungselement 10 beinhaltet eine Vielzahl von Bestimmungsschaltungen 20a, eine Vielzahl von Abtastleitungen G1, eine Vielzahl von Abtastleitungen G2, eine Vielzahl von Signalleitungen OUT und eine Vielzahl von Signalleitungen OUT1.
  • Die Bestimmungsschaltung 20a beinhaltet eine Vielzahl von Pixeln 20, eine Merkmalsextraktionsschaltung 30 und eine Bestimmungsausgabeschaltung 31. Das Pixel 20 beinhaltet eine Licht empfangende Schaltung 21, die ein photoelektrisches Umwandlungselement PD beinhaltet (siehe 3A).
  • Das Abbildungselement 10 beinhaltet die Pixel 20, die in m Zeilen und n Spalten angeordnet sind. 1 stellt einen Teil der Abbildungsvorrichtung 10 dar. Eine Struktur, bei der die Pixel 20 (Pix(i,j) bis Pix(i+3,j+3)) angeordnet sind, wird beispielhaft beschrieben. Es sei angemerkt, dass i eine natürliche Zahl von 1 oder mehr und m oder weniger ist, dass j eine natürliche Zahl von 1 oder mehr und n oder weniger ist, dass m eine natürliche Zahl von 2 oder mehr ist, dass n eine natürliche Zahl von 2 oder mehr ist, und dass k eine natürliche Zahl von 1 oder mehr und n oder weniger ist.
  • Die Bestimmungsschaltung 20a beinhaltet vier Pixel 20, die Merkmalsextraktionsschaltung 30 und die Bestimmungsausgabeschaltung 31. Die Bestimmungsausgabeschaltung 31 beinhaltet eine arithmetische Schaltung 31a und eine Speicherschaltung 31b (siehe 3B).
  • Die Pixel 20 sind elektrisch mit der Merkmalsextraktionsschaltung 30 verbunden. Die Merkmalsextraktionsschaltung 30 ist elektrisch mit der Bestimmungsausgabeschaltung 31 verbunden.
  • Es sei angemerkt, dass die Anzahl von Pixeln 20, die in der Bestimmungsschaltung 20a enthalten sind, vorzugsweise je nach Bedarf entsprechend einem zu bestimmenden Bereich bestimmt wird. Eine Licht empfangende Schaltung 21 kann mit einer Vielzahl von Verstärkerschaltungen 22 verbunden sein (siehe 2B).
  • Die Pixel Pix(i, j) und Pix(i, j+1) sind elektrisch mit der Signalleitung OUT1(i) verbunden, und die Pixel Pix(i+1, j) und Pix(i+1, j+1) sind elektrisch mit der Signalleitung OUT1(i+1) verbunden. Die Pixel Pix(i, j) und Pix(i+1, j) sind elektrisch mit der Abtastleitung G1(j) verbunden, und die Pixel Pix(i, j+1) und Pix(i+1, j+1) sind elektrisch mit der Abtastleitung G1(j+1) verbunden. Die Bestimmungsausgabeschaltung 31 ist elektrisch mit der Signalleitung OUT(i) verbunden.
  • Die Pixel 20 und die Bestimmungsschaltung 20a können jeweils unter Verwendung von Transistoren mit der gleichen Leitfähigkeit ausgebildet werden und können ohne Zunahme der Anzahl von Schritten parallel hergestellt werden.
  • Das photoelektrische Umwandlungselement PD, das in dem Pixel 20 enthalten ist, kann empfangenes Licht in einen Strom umwandeln und dann den Strom in eine Spannung umwandeln. Das Pixel 20 kann die Spannung eines analogen Signals verstärken und die resultierende Spannung als Ausgabesignal b ausgeben.
  • In der Merkmalsextraktionsschaltung 30 wird eine Vielzahl von Ausgabesignalen b einer arithmetischen Operation unterzogen. Eine Addition oder Multiplikation wird vorzugsweise als arithmetische Operation durchgeführt. Bei dieser Ausführungsform handelt es sich bei der Merkmalsextraktionsschaltung 30 um eine Addierschaltung. Die Merkmalsextraktionsschaltung 30 kann ein Ausgabesignal c ausgeben, das ein analoges Signal ist.
  • In der Bestimmungsausgabeschaltung 31 kann das Ausgabesignal c, das einem Eingangsanschluss zugeführt wird, durch die arithmetische Schaltung 31a bestimmt und binarisiert werden. Das binarisierte Signal kann in der Speicherschaltung 31b als digitales Signal gehalten werden (siehe 3B).
  • Die Speicherschaltung 31b gibt ein Ausgabesignal d aus. Das Ausgabesignal d wird der Auswahlschaltung 28 über die Signalleitung OUT zugeführt (siehe 1). Die Auswahlschaltung 28 kann die Bestimmungsergebnisse der Bestimmungsschaltungen 20a nach einer erforderlichen Datenlänge sortieren und diese auf den Steuerabschnitt 29 übertragen. Die Datenlänge des Ausgabesignals d kann entsprechend einem Kommunikationsverfahren, wie z. B. einer parallelen Kommunikation, einer seriellen Kommunikation (z. B. I2C) oder einer differentiellen Kommunikation (z. B. MIPI), bestimmt werden.
  • Das Pixel 20 kann der A/D-Wandlerschaltung 26 ein Ausgabesignal a über die Signalleitung OUT1 zuführen (siehe 2A). Die A/D-Wandlerschaltung 26 kann eine digitale Umwandlung an dem Ausgabesignal a durchführen und das resultierende Signal an den Steuerabschnitt 29 ausgeben. Durch ein optimales Verfahren kann das Signal von der A/D-Wandlerschaltung 26 auf den Steuerabschnitt 29 übertragen werden.
  • Der Steuerabschnitt 29 beinhaltet zwei Eingabeschnittstellen. Eine der Eingabeschnittstellen umfasst eine digitale Schnittstelle und deckt eine parallele Eingabe oder eine serielle Eingabe ab. Die Datenlänge von Eingabedaten wird festgelegt. Das Ausgabesignal a wird der digitalen Schnittstelle des Steuerabschnitts 29 über die A/D-Wandlerschaltung 26 zugeführt.
  • Die andere Eingabeschnittstelle deckt eine Eingabe eines neuronalen Netzes ab. Eingabedaten werden direkt in das neuronale Netz eingegeben, so dass die Datenlänge der Eingabedaten vorzugsweise in eine Datenlänge, die in dem neuronalen Netz leicht gehandhabt werden kann, umgewandelt wird. Die Datenlänge des Ausgabesignals d kann durch die Auswahlschaltung 28 umgewandelt werden. Das Ausgabesignal d wird derart verarbeitet, dass es eine geeignete Datenlänge aufweist, und dann wird es der Schnittstelle des neuronalen Netzes des Steuerabschnitts 29 zugeführt.
  • Der Typ eines photoelektrischen Umwandlungselements in der Abbildungsvorrichtung 100 kann frei ausgewählt werden. Über einem einkristallinen Siliziumsubstrat, das mit einer Photodiode bereitgestellt ist, können beispielsweise die Pixel 20 und die Bestimmungsschaltungen 20a unter Verwendung von Transistoren, die jeweils einen Oxidhalbleiter in einer Halbleiterschicht beinhlaten, ausgebildet werden.
  • Der Transistor, der einen Oxidhalbleiter in einer Halbleiterschicht beinhaltet, weist einen kleinen Sperrstrom auf und fördert daher die Bildung eines schwebenden Knotens, eines Latches und eines Speichers zum Halten von Daten in dem Pixel 20 und der Bestimmungsschaltung 20a. Daher kann die Halbleiterschicht des Transistors je nach der erforderlichen Funktion ausgewählt werden.
  • Obwohl die Abbildungsvorrichtung lediglich unter Verwendung von Transistoren mit der gleichen Leitfähigkeit ausgebildet werden kann, könnte die Fläche der Abbildungsvorrichtung groß sein. Aus diesem Grund werden Transistoren, die jeweils einen Oxidhalbleiter in einer Halbleiterschicht beinhalten, vorzugsweise für ein Pixel oder eine Speicherschaltung verwendet. Transistoren, die jeweils einkristallines Silizium in einer Halbleiterschicht beinhalten, können für Schaltungen verwendet werden, die eine Stromversorgungsfähigkeit erfordern, wie z. B. die Verstärkerschaltung, die Bestimmungsschaltung 20a, die A/D-Wandlerschaltung 26 und die Decoder-Schaltung 27. Ein Transistor, der einen Oxidhalbleiter in einer Halbleiterschicht beinhaltet, kann über einem Transistor, der einkristallines Silizium in einer Halbleiterschicht enthält, angeordnet sein. Es sei angemerkt, dass ein Beispiel für den Oxidhalbleiter bei der Ausführungsform 6 ausführlich beschrieben wird.
  • 2A ist ein Blockdiagramm, das die Bestimmungsschaltung 20a ausführlich darstellt. Als Beispiel beinhaltet die Bestimmungsschaltung 20a vier Pixel 20. Das Pixel 20 beinhaltet die Licht empfangende Schaltung 21, die Verstärkerschaltung 22 und eine Speicherschaltung 23. Die Verstärkerschaltung 22 beinhaltet eine Verstärkerschaltung 22a, eine Speicherschaltung 22b und eine Addierschaltung 22c.
  • Ein Eingangsanschluss der Verstärkerschaltung 22a ist elektrisch mit einem Ausgangsanschluss der Licht empfangenden Schaltung 21 und einem Ausgangsanschluss der Speicherschaltung 22b verbunden. Ein Ausgangsanschluss der Verstärkerschaltung 22a ist elektrisch mit der Addierschaltung 22c verbunden. Die Licht empfangende Schaltung 21 ist über die Verstärkerschaltung 22a elektrisch mit der Speicherschaltung 23 verbunden. Die Speicherschaltung 23 ist elektrisch mit der Signalleitung OUT1 verbunden.
  • Das photoelektrische Umwandlungselement PD wandelt einen erzeugten Strom in eine Spannung um, und die Licht empfangende Schaltung 21 gibt die Spannung als Ausgabesignal a aus. Das Ausgabesignal a wird der Verstärkerschaltung 22a zugeführt. Die Speicherschaltung 22b kann den Verstärkungsfaktor der Verstärkerschaltung 22a einstellen. Die Addierschaltung 22c kann eine Offset-Spannung B zu einem Ausgabesignal a1 der Verstärkerschaltung 22a addieren. Die Addierschaltung 22c gibt das Ausgabesignal b von ihrem Ausgangsanschluss an einen Eingangsanschluss der Merkmalsextraktionsschaltung 30 aus. Es sei angemerkt, dass das Ausgabesignal a1 ohne die Addierschaltung 22c der Merkmalsextraktionsschaltung 30 zugeführt werden kann.
  • Die Bestimmungsschaltung 20a in dem Blockdiagramm von 2A dient als Neuron in dem neuronalen Netz. Das Neuron dient als Synapse und Aktivierungsfunktion. Eine Synapsen-Schaltung, die als Synapse dient, kann jedes einer Vielzahl von Eingabesignalen mit einem Gewichtskoeffizienten multiplizieren und die Produkte der Eingabesignale und des Gewichtskoeffizienten addieren. Mit anderen Worten: Das Neuron weist eine Funktion zum Ausführen einer Produkt-Summen-Operation einer Vielzahl von Eingabesignalen auf. Eine Aktivierungsfunktions-Schaltung, die als Aktivierungsfunktion dient, weist eine Bestimmungsfunktion zum Extrahieren eines Merkmals aus dem Ergebnis einer Produkt-Summen-Operation auf.
  • 2B stellt das Blockdiagramm von 2A als schematische Ansicht eines Neurons dar. Eine Synapsen-Schaltung 30N beinhaltet die Pixel 20 und die Merkmalsextraktionsschaltung 30. Eine Aktivierungsfunktions-Schaltung 31N beinhaltet die Bestimmungsausgabeschaltung 31.
  • 2B stellt ein Beispiel dar, in dem vier Licht empfangende Schaltungen 21 mit der Merkmalsextraktionsschaltung 30 verbunden sind; jedoch ist die Anzahl von verbundenen Licht empfangenden Schaltungen 21 nicht auf vier beschränkt. Der Einfachheit halber sind die vier Licht empfangenden Schaltungen 21 durch PD(i), PD(i+1), PD(i+2) und PD(i+3) in 2B dargestellt. Es sei angemerkt, dass i und j jeweils eine natürliche Zahl von 1 oder mehr sind.
  • Die Verstärkerschaltung 22 kann das Ausgabesignal a mit einem Gewichtskoeffizienten A multiplizieren. Der Gewichtskoeffizient A wird in der Speicherschaltung 22b in 2A eingestellt. Der Gewichtskoeffizient A kann durch den Verstärkungsfaktor ersetzt werden. Daher wird die Merkmalsextraktionsschaltung 30 mit dem Ausgabesignal b versorgt, das derart erhalten wird, dass das Ausgabesignal a mit dem Gewichtskoeffizienten A multipliziert wird und die Offset-Spannung B oder dergleichen ferner zur Korrektur hinzugefügt wird.
  • Die Merkmalsextraktionsschaltung 30 kann eine Vielzahl von Ausgabesignalen b addieren. Daher kann das Ausgabesignal c der Merkmalsextraktionsschaltung 30 durch die folgende Formel dargestellt werden. Die Gewichtskoeffizienten A der Verstärkerschaltungen 22 können gleich sein oder sich voneinander unterscheiden.
  • Die Gesamtausgabe der Merkmalsextraktionsschaltung 30 wird unter den vorstehenden Bedingungen durch die folgende Formel 1 dargestellt. c ( j ) = ∑ ( PD ( i ) ⋅ A ( i ) + B )
    Figure DE112017003898T5_0001
  • Ein Ausgabesignal c1(j), das von der arithmetischen Schaltung 31a in der Aktivierungsfunktions-Schaltung 31N ausgegeben wird, wird durch die folgende Formel 2 dargestellt. c 1 ( j ) = f ( c ( j ) )
    Figure DE112017003898T5_0002
  • Es sei angemerkt, dass die Ausgabefunktion f(c(j)) der Aktivierungsfunktions-Schaltung 31N die Sigmoidfunktion meint. Die Bestimmungsausgabeschaltung 31, die in der Aktivierungsfunktions-Schaltung 31N enthalten ist, kann von außen mit einem Schwellenpotential als Bestimmungsbedingung oder mit einem festen Schwellenpotential versorgt werden. Daher kann die Bestimmungsausgabeschaltung 31 eine Bedingung schaffen, die als Feuern in dem neuronalen Netz bezeichnet wird, und ein binarisiertes digitales Signal ausgeben.
  • 3A bis 3C stellen Beispiele für die Schaltungen in 2A dar. 3A stellt ein Schaltungsbeispiel des Pixels 20 dar, und 3B stellt ein Schaltungsbeispiel der Bestimmungsschaltung 20a dar. 3C stellt ein Schaltungsbeispiel der Addierschaltung 22c dar, die in der Verstärkerschaltung 22 enthalten ist.
  • 3A stellt das Pixel 20 ausführlich dar. Das Pixel 20 beinhaltet die Licht empfangende Schaltung 21 und die Verstärkerschaltung 22. Die Verstärkerschaltung 22 beinhaltet die Verstärkerschaltung 22a und die Speicherschaltung 22b. Die Licht empfangende Schaltung 21 beinhaltet das photoelektrische Umwandlungselement PD, Kondensatoren C1 und C2 sowie Transistoren 41 bis 43. Eine Elektrode des photoelektrischen Umwandlungselements PD ist elektrisch mit einem Anschluss VPD 71 verbunden. Die andere Elektrode des photoelektrischen Umwandlungselements PD ist elektrisch mit einem Anschluss von Source und Drain des Transistors 41 und einem Anschluss von Source und Drain des Transistors 42 verbunden. Der andere Anschluss von Source und Drain des Transistors 41 ist elektrisch mit einer Elektrode des Kondensators CA verbunden. Ein Gate des Transistors 41 ist elektrisch mit einem Anschluss Tx 61 verbunden. Der andere Anschluss von Source und Drain des Transistors 42 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 43 und einem Anschluss VRS 72 verbunden. Ein Gate des Transistors 42 ist elektrisch mit einem Gate des Transistors 43 und einem Anschluss RS 62 verbunden. Der andere Anschluss von Source und Drain des Transistors 43 ist elektrisch mit einer Elektrode des Kondensators C2 verbunden. Die Elemente in der Licht empfangenden Schaltung 21 können auf unterschiedliche Weise miteinander verbunden sein, welche in 18A bis 18C sowie 19A und 19B dargestellt werden. 19B stellt ein Beispiel dar, in dem der Transistor 43 nicht bereitgestellt ist.
  • Der Kondensator C1 kann ein Potential, das durch das photoelektrische Umwandlungselement PD erzeugt wird, als Ausgabesignal a halten. Der Kondensator C2 kann ein Referenzpotential halten, dessen Größenordnung mit derjenigen des Ausgabesignals a zu vergleichen ist. Die Transistoren 41 bis 43 können Zeitpunkte zum Halten und Zurücksetzen von Signalen steuern.
  • Die Gilbert-Zelle-Schaltung kann für die Verstärkerschaltung 22a verwendet werden. Die Verstärkerschaltung 22a beinhaltet einen Transistor 44a, einen Transistor 45a, einen Transistor 44b, einen Transistor 45b, einen Transistor 46, einen Transistor 47, einen Transistor 48, einen Widerstand Ra und einen Widerstand Rb. Eine Elektrode des Widerstands Ra ist elektrisch mit einer Elektrode des Widerstands Rb und einem Anschluss VPI 73 verbunden. Die andere Elektrode des Widerstands Ra ist elektrisch mit einem Anschluss von Source und Drain des Transistors 44a und einem Anschluss von Source und Drain des Transistors 45b verbunden. Der andere Anschluss von Source und Drain des Transistors 44a ist elektrisch mit einem Anschluss von Source und Drain des Transistors 45a und einem Anschluss von Source und Drain des Transistors 46 verbunden. Der andere Anschluss von Source und Drain des Transistors 45a ist elektrisch mit der anderen Elektrode des Widerstands Rb und einem Anschluss von Source und Drain des Transistors 44b verbunden. Der andere Anschluss von Source und Drain des Transistors 44b ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 45b und einem Anschluss von Source und Drain des Transistors 47 verbunden. Der andere Anschluss von Source und Drain des Transistors 46 ist elektrisch mit dem anderen Anschluss von Source und Drain des Transistors 47 und einem Anschluss von Source und Drain des Transistors 48 verbunden. Ein Gate des Transistors 47 ist elektrisch mit einem Anschluss VCS verbunden. Ein Gate des Transistors 48 ist elektrisch mit einem Anschluss Vbias1 verbunden. Der andere Anschluss von Source und Drain des Transistors 48 ist elektrisch mit einem Anschluss VSS 79 verbunden. Ein Gate des Transistors 44a ist elektrisch mit einem Gate des Transistors 44b und der einen Elektrode des Kondensators C1 verbunden. Ein Gate des Transistors 45a ist elektrisch mit einem Gate des Transistors 45b und der einen Elektrode des Kondensators C2 verbunden.
  • Die Transistoren 44a und 45a bilden eine Differenzverstärkerschaltung aus, und die Transistoren 44b und 45b bilden eine weitere Differenzverstärkerschaltung aus. Die Differenzverstärkerschaltungen vergleichen jeweils das Ausgabesignal a des Kondensators C1 mit dem Referenzpotential des Kondensators C2 und führen eine Verstärkung durch.
  • Die Speicherschaltung 22b beinhaltet einen Transistor 49 und einen Kondensator C3. Ein Anschluss von Source und Drain des Transistors 49 ist elektrisch mit einem Anschluss Wd1 75 verbunden. Der andere Anschluss von Source und Drain des Transistors 49 ist elektrisch mit einer Elektrode des Kondensators C3 und einem Gate des Transistors 46 verbunden. Ein Gate des Transistors 49 ist elektrisch mit einem Anschluss W1 74 verbunden.
  • In der Speicherschaltung 22b wird ein Potential dem Kondensator C3 von einer Signalleitung Wd1 über den Transistor 49 als Verstärkungsfaktor zugeführt. Der Verstärkungsfaktor wird außen berechnet und der Speicherschaltung 22b zugeführt. Die Verstärkerschaltung 22 verstärkt eine analoge Schaltung. Demzufolge kann die Schaltungsgröße verringert werden. Zudem weist die Verstärkerschaltung 22 die Rückverfolgbarkeit auf das Ausgabesignal a und eine Rauschglättungsfunktion auf. Obwohl in 3A nicht dargestellt, kann ein Spaltentreiber oder ein Zeilentreiber zusätzlich bereitgestellt werden, um dem Kondensator C3 den Verstärkungsfaktor zuzuführen. Alternativ kann die in 1 gezeigte Decoder-Schaltung 27 verwendet werden.
  • Die Speicherschaltung 22b kann den Verstärkungsfaktor der Verstärkerschaltung 22a steuern. Der Verstärkungsfaktor entspricht dem Gewichtskoeffizienten A in der Synapsen-Schaltung. In dem Fall, in dem der gleiche Gewichtskoeffizient A für die Ausgabesignale a sämtlicher Licht empfangenden Schaltungen 21 eingestellt wird, werden sämtliche Ausgabesignale a1 gleichmäßig verstärkt, was zu einer Verbesserung der Genauigkeit des Lichtempfangens bei einer niedrigen Graustufe führt. In dem Fall, in dem unterschiedliche Gewichtskoeffizienten A eingestellt werden, heben die Ausgabesignale a1 Muster je nach den Gewichtskoeffizienten A hervor, was eine Extraktion eines bestimmten Musters vereinfacht.
  • Der Transistor 48 steuert die Gesamtstrommenge in der Verstärkerschaltung 22a. Ein Gate des Transistors 48 wird in dem Fall, in dem das Abbildungselement 10 nicht verwendet wird oder das Abbildungselement 10 absichtlich nicht betrieben wird, über einen Anschluss Vbias1 gesteuert. Somit kann der Transistor 48 die Arbeitsweise der Verstärkerschaltung 22 stoppen, was zu einer Verringerung des Stromverbrauchs führt. Die Verwendung eines Oxidhalbleiters in einer Halbleiterschicht des Transistors 48 kann seinen Sperrstrom verringern, in welchem Fall der Standby-Strom der Verstärkerschaltung 22 in einem Sperrzustand verringert werden kann.
  • Die Speicherschaltung 23 kann ein Ausgabesignal a2 der Verstärkerschaltung 22a halten. Das Ausgabesignal a2, das in der Speicherschaltung 23 gehalten wird, wird über die Signalleitung OUT1 auf die A/D-Wandlerschaltung 26 übertragen, wenn der Abtastleitung G1 ein Abtastsignal zugeführt wird. Der Kondensator C1 kann das Ausgabesignal a halten, wenn dem Anschluss Tx 61 „Low (niedrig)“ zugeführt wird. Es sei angemerkt, dass das Pixel 20 nicht notwendigerweise die Speicherschaltung 23 beinhaltet.
  • 3B stellt ein Schaltungsbeispiel der Bestimmungsschaltung 20a dar. Es sei angemerkt, dass die Addierschaltung 22c in der Verstärkerschaltung 22 enthalten ist. 3C stellt ein Beispiel für die Addierschaltung 22c dar, die unter Verwendung von passiven Elementen ausgebildet wird. Die Addierschaltung 22c beinhaltet eine Vielzahl von Widerständen.
  • Ein Additionsparameter kann von einem Anschluss Vbias2 als Spannung zugeführt werden. Der gleiche Additionsparameter kann sämtlichen Pixeln in dem Abbildungselement 10 zugeführt werden. Alternativ können unterschiedliche Spannungen den Pixeln zugeführt werden, in welchem Fall eine Speicherschaltung zusätzlich bereitgestellt wird. Der Additionsparameter kann verwendet werden, um eine Ausgabe der Verstärkerschaltung 22 zu korrigieren, und daher kann er für eine Offset-Anpassung verwendet werden. Die Struktur der Addierschaltung 22c ist nicht auf die in 3C dargestellte Struktur beschränkt, solange sie eine Addition zu einem Signal durchführen kann.
  • Als Nächstes werden die Merkmalsextraktionsschaltung 30 und die Bestimmungsausgabeschaltung 31 beschrieben, die in der Bestimmungsschaltung 20a enthalten sind. Ein Beispiel, in dem ein Operationsverstärker für die Addierschaltung in der Merkmalsextraktionsschaltung 30 verwendet wird, wird beschrieben. Die Merkmalsextraktionsschaltung 30 beinhaltet einen Operationsverstärker 30a und Widerstände R1, R2, R3, R4, Rc und Rf.
  • Ein Anschluss der Widerstände R1, R2, R3 und R4 ist jeweils elektrisch mit der entsprechenden Verstärkerschaltung 22 verbunden. Der andere Anschluss der Widerstände R1, R2, R3 und R4 ist jeweils elektrisch mit einem negativen Eingangsanschluss des Operationsverstärkers 30a verbunden. Ein Anschluss des Widerstands Rf ist elektrisch mit dem negativen Eingangsanschluss des Operationsverstärkers 30a verbunden, und der andere Anschluss des Widerstands Rf ist elektrisch mit einem Ausgangsanschluss des Operationsverstärkers 30a verbunden. Die Widerstände können jeweils nach Bedarf einen geeigneten spezifischen Widerstand aufweisen.
  • Der negative Eingangsanschluss des Operationsverstärkers 30a ist ein Referenzpunkt, an dem ein virtueller Kurzschluss besteht, so dass der Widerstand Rf eine Strom-Spannungs-Umwandlung durchführen kann. Demzufolge wird das Ergebnis, das durch Addition der Ausgabesignale b der Pixel 20 erhalten wird, als Spannungswert an den Ausgangsanschluss des Operationsverstärkers 30a ausgegeben. Ein Ausgangsanschluss der Merkmalsextraktionsschaltung 30 wird mit dem Ausgabesignal c versorgt, das ein analoges Signal ist.
  • Als Nächstes wird die Bestimmungsausgabeschaltung 31 beschrieben. Die Bestimmungsausgabeschaltung 31 beinhaltet die arithmetische Schaltung 31a und die Speicherschaltung 31b. Die arithmetische Schaltung 31a kann einen Speicher zum Halten einer Spannung der Bestimmungsbedingung beinhalten.
  • Ein Eingangsanschluss der arithmetischen Schaltung 31a ist elektrisch mit dem Ausgangsanschluss des Operationsverstärkers 30a verbunden. Ein Ausgangsanschluss der arithmetischen Schaltung 31a ist mit einem Eingangsanschluss der Speicherschaltung 31b verbunden. In dem Fall, in dem die arithmetische Schaltung 31a eine Speicherschaltung beinhaltet, können ein Spaltentreiber und ein Zeilentreiber zum Schreiben einer Spannung der Bestimmungsbedingung zusätzlich bereitgestellt werden. Alternativ kann die in 1 gezeigte Decoder-Schaltung 27 verwendet werden.
  • Die arithmetische Schaltung 31a kann unter Verwendung der Ausgabefunktion f das Ausgabesignal c der Merkmalsextraktionsschaltung 30 bestimmen. Im Falle der Software-Verarbeitung kann eine Verarbeitung mit der Sigmoidfunktion oder dergleichen durchgeführt werden. Im Falle der Hardware-Verarbeitung kann die gleiche Verarbeitung unter Verwendung der arithmetischen Schaltung 31a durchgeführt werden.
  • Die Verstärkerschaltung 31a wird über eine Signalleitung Wd2 mit einer Spannung der Bestimmungsbedingung versorgt. Die arithmetische Schaltung 31a vergleicht das Ausgabesignal c der Merkmalsextraktionsschaltung 30 mit der Spannung der Bestimmungsbedingung. In dem Fall, in dem die Spannung des Ausgabesignals c höher ist als die Spannung der Bestimmungsbedingung, gibt die arithmetische Schaltung 31a ein Signal „High (hoch)“ aus. In dem Fall, in dem die Spannung des Ausgabesignals c niedriger ist als die Spannung der Bestimmungsbedingung, gibt die arithmetische Schaltung 31a ein Signal „Low (niedrig)“ aus. Auf diese Weise werden die Ausgabesignale a der Vielzahl von Pixeln durch das Neuron verarbeitet und können unter Verwendung der Ausgabefunktion f in ein binarisiertes digitales Signal umgewandelt werden.
  • Das binarisierte Signal wird in der Speicherschaltung 31b gehalten und kann nach Bedarf gelesen werden. Das Signal wird mit einem Abtastsignal gelesen, das der Abtastleitung G2 zugeführt wird, und über die Signalleitung OUT an die Auswahlschaltung 28 ausgegeben. Zum Lesen von Daten aus der Speicherschaltung 31b können ein Spaltentreiber und ein Zeilentreiber zusätzlich bereitgestellt werden. Alternativ kann die Decoder-Schaltung 27 verwendet werden.
  • 4A ist ein Zeitdiagramm der Abbildungsvorrichtung 100 in 1. Dem Pixel 20 wird ein Abtastsignal von der Decoder-Schaltung 27 über die Abtastleitung G1(j) zugeführt und Daten, die in der Speicherschaltung 23 gehalten werden, werden auf die A/D-Wandlerschaltung 26 übertragen. Der Bestimmungsschaltung 20a wird ein Abtastsignal von der Decoder-Schaltung 27 über die Abtastleitung G2(k) zugeführt, und Daten, die in der Speicherschaltung 31b gehalten werden, werden auf die Auswahlschaltung 28 übertragen. Die Speicherschaltungen 23 und 31b können jeweils ihre Arbeitsweise zwischen der Datenakquirierung und Datenübertragung ändern. Somit kann die Speicherschaltung 31b unter Verwendung eines Transfergates ausgebildet werden. Das Abtastsignal, das von der Decoder-Schaltung zugeführt wird, kann als Signal zum Steuern des Transfergates verwendet werden.
  • 4B ist ein Zeitdiagramm der Licht empfangenden Schaltung 21, die in dem Pixel 20 in 3A enthalten ist. Die Arbeitsweise der Licht empfangenden Schaltung 21 wird durch die Abtastleitung G1(j) gesteuert. Das Abtastsignal, das über die Abtastleitung G1(j) zugeführt wird, wird auch dem Anschluss RS 62 zugeführt. Eine Periode von T1 bis T2 in 4A entspricht einer Periode von T11 bis T13 in 4B.
  • In einer Periode von T11 bis T12 wird ein Haltepotential des Kondensators C2 mit einem Potential aktualisiert, das dem Anschluss VRS 72 zugeführt wird. In der Periode von T11 bis T12 wird „Low (niedrig)“ dem Anschluss Tx 61 zugeführt, und der Transistor 41 bleibt ausgeschaltet. Der Transistor 41 bleibt für einen Zeitraum ausgeschaltet, der benötigt wird, um Daten in der Speicherschaltung 23 und der Speicherschaltung 31b zu speichern. Da die Speicherschaltung 23 und die Speicherschaltung 31b jeweils unter Verwendung eines Transfergates ausgebildet werden können, kann die Periode von T11 bis T12 unter Verwendung eines Transistors mit hoher Mobilität verkürzt werden. Der Transistor 41 ist vorzugsweise ein Transistor, der einen CAC-OS beinhaltet, der bei der Ausführungsform 6 beschrieben wird.
  • In einer Periode von T12 bis T13 wird der Anschluss Tx 61 auf „High (hoch)“ eingestellt, und die Transistoren 41 bis 43 werden eingeschaltet. Demzufolge wird das Haltepotential des Kondensators C1 mit einer Spannung aktualisiert, die dem Anschluss VRS 72 zugeführt wird.
  • Bei T13 wird das Abtastsignal, das der Abtastleitung G1(j) zugeführt wird, auf „Low (niedrig)“ eingestellt. Der Anschluss RS 62 wird auch auf „Low (niedrig)“ eingestellt. Somit werden die Transistoren 42 und 43 ausgeschaltet und der Transistor 41 bleibt eingeschaltet. Demzufolge akquiriert das photoelektrische Umwandlungselement PD Daten. Daten werden akquiriert, bis die Abtastleitung G1(j) in dem nächsten Frame ausgewählt wird. Es sei angemerkt, dass die Decoder-Schaltung, die in der Abbildungsvorrichtung 100 enthalten ist, in eine Vielzahl von Bereichen unterteilt werden kann und eine parallele Verarbeitung durchführen kann. In diesem Fall kann die Datenakquirierungsperiode kürzer sein als ein Frame.
  • Das Abbildungselement 10, das die Bestimmungsschaltungen 20a beinhaltet, kann auf ähnliche Weise wie eine Verarbeitung von analogen Daten eines Neurons im Gehirn unter Verwendung von analogen Daten eine analoge arithmetische Verarbeitung durchführen. Das Abbildungselement 10 kann eine arithmetische Verarbeitung durchführen, während die Frequenz, mit der analoge Daten in digitale Daten umgewandelt werden, auf einem möglichst niedrigen Niveau gehalten wird.
  • Das neuronale Netz erfordert eine Vielzahl von arithmetischen Verarbeitungen und hierarchischen Verarbeitungen. Bei der Struktur dieser Ausführungsform kann jedoch die Bestimmungsschaltung 20a eine Verarbeitung durchführen, die einer Verarbeitung in einer Eingabeschicht des mehrschichtigen Perzeptrons in dem neuronalen Netz entspricht. Demzufolge kann die Bestimmungsschaltung 20a, die der Eingabeschicht entspricht, zwei Arten eines Ausgabeergebnisses erhalten, nämlich ein Signal von Daten von empfangenem Licht und ein Signal, das unter Verwendung der Daten von empfangenem Licht in den Pixeln 20 durch eine analoge arithmetische Verarbeitung erhalten wird. Somit kann bei der Abbildungsvorrichtung die Anzahl von arithmetischen Verarbeitungen durch eine Software verringert werden und der Stromverbrauch der arithmetischen Verarbeitung kann verringert werden. Zudem kann die Zeit, die für die arithmetische Verarbeitung benötigt wird, verkürzt werden.
  • Bei dieser Ausführungsform kann die Abbildungsvorrichtung 100 normale Bilddaten und Daten ausgeben, die mit dem neuronalen Netz kompatibel sind. Die Abbildungsvorrichtung 100 führt, da sie unterschiedliche Arten von Daten behandelt, vorzugsweise eine Verarbeitung synchron zu einem Frame durch. Der Zeitpunkt der Abbildung wird zu der Auswahlreihenfolge von Abtastleitungen synchronisiert, so dass eine Zeitverzögerung verursacht wird. Deshalb kommt vorzugsweise ein Global-Shutter-System zum Einsatz, wenn die Abbildungsvorrichtung 100 ein Bild eines schnell beweglichen Gegenstands aufnimmt.
  • In dem Global-Shutter-System ist es vorzuziehen, dass die Anschlüsse Tx 61 und die Anschlüsse RS 62 sämtlicher Licht empfangenden Schaltungen 21, die in dem Abbildungselement 10 enthalten sind, gleichzeitig gesteuert werden. Auf diese Weise kann die Abbildungsvorrichtung 100 sämtliche Daten über das empfangene Licht der Licht empfangenden Schaltungen 21 gleichzeitig akquirieren. Die Speicherschaltungen 31b, die in den Bestimmungsschaltungen 20a enthalten sind, werden mit Daten, die durch das mehrschichtige Perzeptron arithmetisch verarbeitet werden, gleichzeitig versorgt.
  • Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird eine Abbildungsvorrichtung, die eine Schnittstelle beinhaltet, die mit einem neuronalen Netz verbunden ist, anhand von 5, 6A und 6B, 7 sowie 8A und 8B beschrieben.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Struktur und ein Betriebsverfahren einer Abbildungsvorrichtung, die sich von derjenigen bei der Ausführungsform 1 unterscheidet.
  • 5 ist ein Blockdiagramm, das ein Strukturbeispiel der Abbildungsvorrichtung 100 darstellt, die sich von derjenigen in 1 unterscheidet. Die Bestimmungsschaltung 20a mit einer Struktur, die sich von der in 1 dargestellten Struktur unterscheidet, wird beschrieben. Die Bestimmungsschaltung 20a in 5 unterscheidet sich von derjenigen in 1 darin, dass sie eine Verstärkerschaltung 300 und eine Bestimmungsausgabeschaltung 310 beinhaltet.
  • Vier Pixel 20, die in der Bestimmungsschaltung 20a enthalten sind, werden anhand von 5 beschrieben.
  • Die Pixel 20 sind elektrisch mit der Verstärkerschaltung 300 verbunden. Die Verstärkerschaltung 300 ist elektrisch mit der Bestimmungsausgabeschaltung 310 verbunden.
  • Es sei angemerkt, dass die Anzahl von Pixeln 20, die in der Bestimmungsschaltung 20a enthalten sind, vorzugsweise je nach Bedarf entsprechend einem zu bestimmenden Bereich bestimmt wird. Eine Licht empfangende Schaltung 21a in dem Pixel 20 kann mit einer Vielzahl von Verstärkerschaltungen 300 verbunden sein.
  • Das photoelektrische Umwandlungselement PD, das in der Licht empfangenden Schaltung 21a in dem Pixel 20 enthalten ist, kann empfangenes Licht in eine Spannung umwandeln. Das Pixel 20 gibt ein Ausgabesignal a aus. Die Verstärkerschaltung 300 kann ein analoges Signal in ein digitales Signal umwandeln und ein Ausgabesignal b ausgeben, das ein verstärktes digitales Signal ist.
  • In der Bestimmungsausgabeschaltung 310 wird das Ausgabesignal b einer arithmetischen Operation unterzogen. Eine Addition oder Multiplikation wird vorzugsweise als arithmetische Operation durchgeführt. Bei dieser Ausführungsform handelt es sich bei der Bestimmungsausgabeschaltung 310 um eine Addierschaltung.
  • Die Bestimmungsausgabeschaltung 310 kann ein Merkmal von Daten aus dem Ausgabesignal b extrahieren. Die extrahierten Daten werden bestimmt und das Bestimmungsergebnis kann als Ausgabesignal d ausgegeben werden.
  • 6A ist ein Blockdiagramm, das die Bestimmungsschaltung 20a ausführlich darstellt. Wie in 5 beinhaltet die Bestimmungsschaltung 20a beispielsweise die vier Pixel 20. Jedes der Pixel 20 beinhaltet die Licht empfangende Schaltung 21a und die Speicherschaltung 23. Die Bestimmungsschaltung 20a beinhaltet die Verstärkerschaltung 300, eine Merkmalsextraktionsschaltung 32 und eine Ausgabeschaltung 33.
  • Die Verstärkerschaltung 300 beinhaltet eine Eingabeauswahlschaltung 301, eine A/D-Wandlerschaltung 302, eine Bestimmungsschaltung 303 und eine Speicherschaltung 304. Die Bestimmungsschaltung 303 beinhaltet Logikschaltungen 306 und eine Auswahlschaltung 305.
  • Die Licht empfangende Schaltung 21a ist elektrisch mit der Speicherschaltung 23 verbunden. Die Speicherschaltung 23 ist elektrisch mit der Signalleitung OUT1 verbunden. Ein Ausgangsanschluss der Licht empfangenden Schaltung 21a ist elektrisch mit einem Eingangsanschluss der Eingabeauswahlschaltung 301 verbunden, die in der Verstärkerschaltung 300 enthalten ist.
  • Das photoelektrische Umwandlungselement PD, das in der Licht empfangenden Schaltung 21a enthalten ist, wandelt einen erzeugten Strom in eine Spannung um, und die Licht empfangende Schaltung 21a kann die Spannung als Ausgabesignal a ausgeben. Das Ausgabesignal a kann einem Eingangsanschluss der Verstärkerschaltung 300 zugeführt werden.
  • Die Eingabeauswahlschaltung 301 ist elektrisch mit der A/D-Wandlerschaltung 302 verbunden. Die A/D-Wandlerschaltung 302 ist elektrisch mit der Bestimmungsschaltung 303 verbunden. Die Bestimmungsschaltung 303 ist elektrisch mit der Speicherschaltung 304 verbunden.
  • Die Eingabeauswahlschaltung 301 kann eines der vier Ausgabesignale a auswählen, indem ein Signal, das von einem Taktsignal erzeugt wird, das an einen Anschluss CLK angelegt wird, verwendet wird. Die A/D-Wandlerschaltung 302 kann das ausgewählte Ausgabesignal a, das eine Spannung ist, in ein digitales Signal umwandeln und das digitale Signal an einen Eingangsanschluss der Bestimmungsschaltung 303 ausgeben. Die Bestimmungsschaltung 303 kann ein digitales Signal durch eine Bitverschiebung verstärken. Ein hochwertiges Bit wird durch eine Bitverschiebung extrahiert, und daher kann der Pegel eines hochwertigen Bits bestimmt werden. Das Bestimmungsergebnis des hochwertigen Bits kann in der Speicherschaltung 304 gehalten werden. Das gehaltene Signal kann einem Eingangsanschluss der Merkmalsextraktionsschaltung 32 als Ausgabesignal b zugeführt werden.
  • Die Merkmalsextraktionsschaltung 32 ist elektrisch mit der Ausgabeschaltung 33 verbunden. Die Merkmalsextraktionsschaltung 32 extrahiert ein Merkmal von Daten aus dem Ausgabesignal b, das ihrem Eingangsanschluss zugeführt wird. Die extrahierten Daten werden als Zählwert gezählt und einem Eingangsanschluss der Ausgabeschaltung 33 als Ausgabesignal c zugeführt. Das Ausgabesignal c wird durch die Ausgabeschaltung 33 bestimmt, und das Bestimmungsergebnis kann als Ausgabesignal d ausgegeben werden.
  • Die Bestimmungsschaltung 20a in dem Blockdiagramm von 6A dient als Neuron in dem neuronalen Netz. Das Neuron dient als Synapse und Aktivierungsfunktion. Eine Synapsen-Schaltung, die als Synapse dient, kann jedes einer Vielzahl von Eingabesignalen mit einem Gewichtskoeffizienten multiplizieren und die Produkte der Eingabesignale und des Gewichtskoeffizienten addieren. Mit anderen Worten: Das Neuron weist eine Funktion zum Ausführen einer Produkt-Summen-Operation einer Vielzahl von Eingabesignalen auf. Eine Aktivierungsfunktions-Schaltung, die als Aktivierungsfunktion dient, weist eine Bestimmungsfunktion zum Extrahieren eines Merkmals aus dem Ergebnis einer Produkt-Summen-Operation auf.
  • 6B stellt das Blockdiagramm von 6A als schematische Ansicht eines Neurons dar. Eine Synapsen-Schaltung 32N beinhaltet die Verstärkerschaltung 300 und die Merkmalsextraktionsschaltung 32. Eine Aktivierungsfunktions-Schaltung 33N beinhaltet die Ausgabeschaltung 33.
  • 6B stellt ein Beispiel dar, in dem vier Licht empfangende Schaltungen 21a mit der Verstärkerschaltung 300 verbunden sind; jedoch ist die Anzahl von verbundenen Licht empfangenden Schaltungen 21a nicht auf vier beschränkt. Der Einfachheit halber sind die vier Licht empfangenden Schaltungen 21a durch PD(i), PD(i+1), PD(i+2) und PD(i+3) in 6B dargestellt. Es sei angemerkt, dass i und j jeweils eine natürliche Zahl von 1 oder mehr sind.
  • Die Verstärkerschaltung 300 kann das Ausgabesignal a mit dem Gewichtskoeffizienten A multiplizieren. Der Gewichtskoeffizient A wird in der Bestimmungsschaltung 303 in 6A eingestellt. Der Gewichtskoeffizient A kann durch den Verstärkungsfaktor ersetzt werden. Daher wird die Merkmalsextraktionsschaltung 32 mit Daten, die derart erhalten werden, dass das Ausgabesignal a mit dem Gewichtskoeffizienten A multipliziert wird, als Ausgabesignal b versorgt.
  • Es sei angemerkt, dass die Gewichtskoeffizienten A der Bestimmungsschaltung 303 gleich sein oder sich voneinander unterscheiden können.
  • Unter den vorstehenden Bedingungen kann die Gesamtausgabe der Merkmalsextraktionsschaltung 32 durch die Formel 1 bei der Ausführungsform 1 dargestellt werden. Die Formel 2 bei der Ausführungsform 1 kann verwendet werden, um ein Ausgabesignal d(i), das von der Aktivierungsfunktions-Schaltung 33N ausgegeben wird, zu erhalten.
  • Die Ausgabefunktion f(c(i)) der Aktivierungsfunktions-Schaltung 33N meint die Sigmoidfunktion. In der Ausgabeschaltung 33, die in der Aktivierungsfunktions-Schaltung 33N enthalten ist, kann die Bestimmungsbedingung aktualisiert werden oder festgelegt sein. Daher kann eine Bedingung, die als Feuern in dem neuronalen Netz bezeichnet wird, unter Verwendung der Ausgabeschaltung 33 geschafft werden und ein binarisiertes digitales Signal kann ausgegeben werden.
  • 7 stellt Beispiele für die Schaltungen in 6A dar. 7 stellt Schaltungsbeispiele des Pixels 20, der Verstärkerschaltung 300, der Merkmalsextraktionsschaltung 32 und der Ausgabeschaltung 33 dar.
  • Zuerst wird das Pixel 20 beschrieben. Das Pixel 20 beinhaltet die Licht empfangende Schaltung 21a und die Speicherschaltung 23. Die Licht empfangende Schaltung 21a beinhaltet das photoelektrische Umwandlungselement PD, den Kondensator C1, den Transistor 41 und den Transistor 42.
  • Der Kondensator C1 kann ein Potential, das durch das photoelektrische Umwandlungselement PD erzeugt wird, als Ausgabesignal a halten. Die Transistoren 41 und 42 können Zeitpunkte zum Halten und Zurücksetzen von Signalen steuern.
  • Das Ausgabesignal a wird in der Speicherschaltung 23 gehalten und kann nach Bedarf gelesen werden. Das Signal wird mit einem Abtastsignal gelesen, das der Abtastleitung G1 zugeführt wird, und über die Signalleitung OUT1 auf die A/D-Wandlerschaltung 26 übertragen. Ein Spaltentreiber oder ein Zeilentreiber zum Lesen eines Signals aus der Speicherschaltung 23 kann zusätzlich bereitgestellt werden. Alternativ kann die Decoder-Schaltung 27 verwendet werden.
  • Als Nächstes wird die Verstärkerschaltung 300 beschrieben. Die Verstärkerschaltung 300 beinhaltet die Eingabeauswahlschaltung 301, die A/D-Wandlerschaltung 302, die Speicherschaltung 304, die Auswahlschaltung 305, die Logikschaltungen 306 und eine Zählerschaltung CN1. Es wird davon ausgegangen, dass die vier Licht empfangenden Schaltungen 21a elektrisch mit der Verstärkerschaltung 300 verbunden sind. Das Taktsignal wird der Verstärkerschaltung 300 von dem Anschluss CLK zugeführt. Das Taktsignal, das eine Referenz für einen Schaltungsbetrieb ist, wird auch der Bestimmungsausgabeschaltung 310 zugeführt.
  • Die Eingabeauswahlschaltung 301 kann eines der vier Ausgabesignale a auswählen. Bei einem der Auswahlverfahren kann die Zählerschaltung CN1 verwendet werden. Die Zählerschaltung CN1 kann der Eingabeauswahlschaltung 301 ein Ausgabesignal cnt1 zuführen. Die Zählerschaltung CN1 kann eine Größe aufweisen, die von der Anzahl von Licht empfangenden Schaltungen 21a abhängt, die mit der Verstärkerschaltung 300 verbunden sind. Die Zählerschaltung CN1 führt synchron zu dem Taktsignal, das dem Anschluss CLK zugeführt wird, einen Zählvorgang durch; deshalb kann die Eingabeauswahlschaltung 301 synchron zu dem Taktsignal das Ausgabesignal a sequenziell auswählen.
  • Die Eingabeauswahlschaltung 301 kann der A/D-Wandlerschaltung 302 das Ausgabesignal a zuführen, das entsprechend dem Ausgabesignal cnt1 ausgewählt wird. Als Beispiel wandelt die A/D-Wandlerschaltung 302 das Ausgabesignal a, das eine Spannung ist, in ein digitales Signal von 8-Bit D[7:0] um. Die A/D-Wandlerschaltung 302 wählt vorzugsweise nach Bedarf die Datenbreite aus.
  • Als Verfahren zum Verstärken eines digitalen Signals kommt ein Verfahren zum Einsatz, bei dem eine arithmetische Operation derart durchgeführt wird, dass ein Bit durch eine Bitverschiebung herausgeschoben wird. In der Bestimmungsschaltung 303 wird das digitale Signal D[7:0] durch eine Bitverschiebung verstärkt, und der Pegel des digitalen Signals kann in einen Bereich einer Vielzahl von Bereichen klassifiziert werden.
  • Bei einer Bitverschiebung kann eine Bitverschiebung (können Bitverschiebungen) nach links einen Wert um eine Zweierpotenz (z. B. doppelt, vierfach oder achtfach) verstärken. Daher bedeutet der Fall, in dem das höchstwertigste Bit D[7] des digitalen Signals D[7:0] durch eine linke Bitverschiebung „High (hoch)“ ist, dass das digitale Signal größer ist als 128 LSB. Der Fall, in dem die zwei höchstwertigsten Bits D[7:6] „High (hoch)“ sind, bedeutet, dass das digitale Signal größer ist als 192 LSB. Auf diese Weise kann die Auswahlschaltung 305 ein digitales Signal verstärken und der Pegel des digitalen Signals kann in einen Bereich einer Vielzahl von Bereichen klassifiziert werden.
  • Ein Signal zum Auswählen des Bereichs eines Pegels des digitalen Signals wird der Auswahlschaltung 305 von einem Anschluss GAIN zugeführt. Die Auswahlschaltung 305 kann in dem Fall, in dem das digitale Signal innerhalb des spezifizierten Auswahlbereichs ist, der Speicherschaltung 304 ein Signal „High (hoch)“ zuführen und in dem Fall, in dem das digitale Signal nicht innerhalb des spezifizierten Bereichs ist, der Speicherschaltung 304 ein Signal „Low (niedrig)“ zuführen. Das Signal, das an die Speicherschaltung 304 ausgegeben wird, wird als Ausgabesignal a1 bezeichnet.
  • Es sei angemerkt, dass der Betrag einer Bitverschiebung, der der Verstärkungsfaktor ist, außen berechnet wird und von dem Anschluss GAIN zugeführt wird. Deshalb können in der Verstärkerschaltung 300 sämtliche Bestimmungen unter der gleichen Bedingung oder unterschiedlichen Bedingungen durchgeführt werden. Die Bestimmungsbedingungen der Logikschaltungen 306 können unter Verwendung einer programmierbaren logischen Anordnung (programmable logic array) je nach der Verarbeitung rekonfiguriert werden.
  • Eine Latch-Schaltung kann für die Speicherschaltung 304 verwendet werden. Die Verwendung einer Latch-Schaltung für die Speicherschaltung 304 kann die Schaltungsgröße und die Anzahl von zu steuernden Signalen verringern, was vorzuziehen ist. Der Zeitpunkt zum Schreiben in die Speicherschaltung 304 kann entsprechend dem Ausgabesignal cnt1 der Zählerschaltung CN1 bestimmt werden. Beispielsweise wird in dem Fall, in dem eine Periode, während der das Ausgabesignal cnt1 „High (hoch)“ ist, eine Auswahlperiode der Eingabeauswahlschaltung 301 ist, das Ausgabesignal a1 synchron zu dem Zeitpunkt des Abfalls des Ausgabesignals cnt1 in der Speicherschaltung 304 gehalten. Das gehaltene Signal wird dem Eingangsanschluss der Merkmalsextraktionsschaltung 32 als Ausgabesignal b zugeführt.
  • Die Merkmalsextraktionsschaltung 32 kann ein Merkmal von Daten aus dem Ausgabesignal b extrahieren. Das Merkmal deutet darauf hin, ob das Ausgabesignal a, das durch die Bestimmungsschaltung 303 extrahiert wird, innerhalb des spezifizierten Bereichs ist.
  • Die Merkmalsextraktionsschaltung 32 beinhaltet eine Eingabeauswahlschaltung 32a, eine Zählerschaltung 32c, eine Zählerschaltung CN2 und einen Inverter 32b. Die Ausgabeschaltung 33 beinhaltet eine Bestimmungsschaltung 33a, einen Schaltstromkreis 33b und eine Speicherschaltung 33c.
  • Die Eingabeauswahlschaltung 32a kann eines von vier Ausgabesignalen b auswählen. Als Auswahlverfahren kann beispielsweise ein Verfahren, bei dem die Zählerschaltung CN2 verwendet wird, zum Einsatz kommen. Die Zählerschaltung CN2 nimmt Daten auf, nachdem das Ausgabesignal b der Speicherschaltung 304 bestimmt worden ist, und daher kann das Taktsignal, das der Verstärkerschaltung 300 zugeführt wird, durch den Inverter 32b invertiert werden, um der Zählerschaltung CN2 zugeführt zu werden. Die Eingabeauswahlschaltung 32a kann die Ausgabesignale b als Ausgabesignale b1 sequenziell ausgeben.
  • Die Zählerschaltung 32c kann die Anzahl von Ausgabesignalen b1 zählen, die innerhalb des spezifizierten Bereichs sind und von dem Anschluss GAIN zugeführt werden. In dem Fall, in dem der Pegel des Ausgabesignals a innerhalb des spezifizierten Bereichs ist, ist das Ausgabesignal b1 „High (hoch)“, während in dem Fall, in dem der Pegel nicht innerhalb des Bereichs ist, das Ausgabesignal b1 „Low (niedrig)“ ist.
  • Daher kann die Zählerschaltung 32c die Anzahl von Signalen zählen, die das Merkmal von Daten aufweisen. Das Zählerergebnis kann der Ausgabeschaltung 33 der Bestimmungsausgabeschaltung 310 als Ausgabesignal c zugeführt werden.
  • Ein Bestimmungswert wird der Bestimmungsschaltung 33a von einem Anschluss CMPD zugeführt. Die Bestimmungsschaltung 33a bestimmt, ob das Ausgabesignal c, das das Merkmal von Daten aufweist, höher ist als der Bestimmungswert oder nicht. Ein Ausgabesignal dout wird der Speicherschaltung 33c als Bestimmungsergebnis zugeführt. Es sei angemerkt, dass der Speicherschaltung 33c das Ausgabesignal c direkt zugeführt werden kann. Der Schaltstromkreis 33b kann die Bestimmungsverfahren ändern.
  • Obwohl verschiedene Speicherschaltungen als Speicherschaltung 33c verwendet werden können, wird eine Schaltung vorzugsweise verwendet, die dafür sorgen kann, dass eine Ausgabe eine hohe Impedanz aufzuweist. Beispielsweise kann ein Speicher, der einen Transistor beinhaltet, bei dem Silizium in einer Halbleiterschicht enthalten ist, verwendet werden. Alternativ kann ein Speicher, der einen Transistor beinhaltet, bei dem ein Oxidhalbleiter in einer Halbleiterschicht enthalten ist, verwendet werden. Es sei angemerkt, dass die Details des Oxidhalbleiters bei der Ausführungsform 6 beschrieben werden.
  • Das Ausgabesignal dout, das in der Speicherschaltung 33c gehalten wird, wird vorzugsweise nach Bedarf gelesen. Das Signal wird mit einem Abtastsignal gelesen, das der Abtastleitung G2 zugeführt wird, und über die Signalleitung OUT auf die Auswahlschaltung 28 übertragen. Zum Lesen von Daten aus der Speicherschaltung 33c können ein Spaltentreiber und ein Zeilentreiber zusätzlich bereitgestellt werden. Alternativ kann die Decoder-Schaltung 27 in 1 verwendet werden.
  • 8A ist ein Zeitdiagramm der Abbildungsvorrichtung 100 in 5. In einer Periode von T21 bis T22 wird ein Abtastsignal dem Pixel 20 von der Decoder-Schaltung 27 über die Abtastleitung G1(j) zugeführt, und Daten, die in der Speicherschaltung 23 gehalten werden, werden auf die A/D-Wandlerschaltung 26 übertragen. Der Bestimmungsschaltung 20a wird ein Abtastsignal von der Decoder-Schaltung 27 über die Abtastleitung G2(k) zugeführt, und Daten, die in der Speicherschaltung 33c gehalten werden, werden auf die Auswahlschaltung 28 übertragen.
  • 8B ist ein Zeitdiagramm der Bestimmungsschaltung 20a in 7. Die Arbeitsweise der Licht empfangenden Schaltung 21a wird über die Abtastleitung G1(j) gesteuert. Das Abtastsignal, das über die Abtastleitung G1(j) zugeführt wird, wird auch dem Anschluss RS 62 zugeführt. Die Periode von T21 bis T22 in 8A entspricht einer Periode von T31 bis T43 in 8B.
  • In einer Periode von T31 bis T41 wird „Low (niedrig)“ dem Anschluss Tx 61 zugeführt, und der Transistor 41 bleibt ausgeschaltet. Zudem wird „High (hoch)“ dem Anschluss RS 62 zugeführt, und der Transistor 42 bleibt eingeschaltet. Demzufolge wird der Verstärkerschaltung 300 das Haltepotential des Kondensators C1 als Ausgabesignal a zugeführt. In der Verstärkerschaltung 300 und der Bestimmungsausgabeschaltung 310 wird das Ausgabesignal a einer arithmetischen Verarbeitung unterzogen.
  • In einer Periode von T41 bis T43 werden der Anschluss Tx 61 und der Anschluss RS 62 auf „High (hoch)“ eingestellt, und die Transistoren 41 und 42 werden eingeschaltet. Demzufolge wird das Haltepotential des Kondensators C1 mit einer Spannung aktualisiert, die dem Anschluss VRS 72 zugeführt wird.
  • Bei T43 wird das Abtastsignal, das der Abtastleitung G1(j) zugeführt wird, auf „Low (niedrig)“ eingestellt. Der Anschluss RS 62 wird auch auf „Low (niedrig)“ eingestellt. Somit wird der Transistor 42 ausgeschaltet und der Transistor 41 bleibt eingeschaltet. Demzufolge akquiriert das photoelektrische Umwandlungselement PD Daten. Daten werden akquiriert, bis die Abtastleitung G1(j) in dem nächsten Frame ausgewählt wird. Es sei angemerkt, dass die Decoder-Schaltung, die in der Abbildungsvorrichtung 100 enthalten ist, in eine Vielzahl von Bereichen unterteilt werden kann und eine parallele Verarbeitung durchführen kann. In diesem Fall kann die Datenakquirierungsperiode kürzer sein als ein Frame.
  • 8B zeigt ein Beispiel, in dem das Abtastsignal, das der Abtastleitung G1(j) zugeführt wird, und das Abtastsignal, das der Abtastleitung G2(k-1) zugeführt wird, zum gleichen Zeitpunkt zugeführt werden. Es sei angemerkt, dass der Zeitpunkt zum Lesen von Daten aus der Speicherschaltung 33c individuell mit dem Abtastsignal, das der Abtastleitung G2 zugeführt wird, gesteuert werden kann.
  • Das in 7 dargestellte Abbildungselement 10, das die Bestimmungsschaltungen 20a beinhaltet, kann analoge Daten in digitale Daten umwandeln und auf ähnliche Weise wie eine durch ein Neuron stattfindende Verarbeitung im Gehirn eine arithmetische Verarbeitung durchführen. Bei der vorstehenden Struktur kann das Abbildungselement 10 ein Merkmal von Daten aus analogen Daten extrahieren und eine arithmetische Komprimierungsverarbeitung auf digitalen Daten durchführen. Daher kann das Abbildungselement 10 eine parallele Mehrfachverarbeitung durchführen.
  • Das neuronale Netz erfordert eine Vielzahl von arithmetischen Verarbeitungen und hierarchischen Verarbeitungen. Bei der Struktur dieser Ausführungsform kann jedoch die Bestimmungsschaltung 20a eine Verarbeitung durchführen, die einer Verarbeitung in einer Eingabeschicht des mehrschichtigen Perzeptrons in dem neuronalen Netz entspricht. Demzufolge kann die Bestimmungsschaltung 20a, die der Eingabeschicht entspricht, zwei Arten eines Ausgabeergebnisses erhalten, nämlich ein Signal von Daten von empfangenem Licht und ein Signal, das unter Verwendung der Daten von empfangenem Licht in den Pixeln 20 durch eine digitale arithmetische Verarbeitung erhalten wird. Somit kann bei der Abbildungsvorrichtung die Anzahl von arithmetischen Verarbeitungen durch eine Software verringert werden und der Stromverbrauch der arithmetischen Verarbeitung kann verringert werden. Zudem kann die Zeit, die für die arithmetische Verarbeitung benötigt wird, verkürzt werden.
  • Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform werden die Strukturen der Abbildungsvorrichtung bei der Ausführungsform 1 anhand von 9, 10, 11A bis 11E, 12A bis 12D, 13, 14A bis 14C, 15, 16A und 16B, 17, 18A bis 18C, 19A und 19B sowie 20A und 20B beschrieben.
  • 9 stellt ein Beispiel für eine spezifische Struktur des Pixels 20 dar und ist eine Querschnittsansicht in der Kanallängsrichtung der Transistoren 41 und 42, die in der Licht empfangenden Schaltung 21 enthalten sind, und der Transistoren 46 und 47, die in der Verstärkerschaltung 22a enthalten sind.
  • Obwohl Leitungen, Elektroden, Metallschichten und Kontaktstecker (Leiter 82) als unabhängige Komponenten in Querschnittsansichten bei dieser Ausführungsform gezeigt werden, werden einige von ihnen in einigen Fällen als eine Komponente bereitgestellt, wenn sie elektrisch miteinander verbunden sind. Zudem ist eine Struktur, bei der Komponenten, wie z. B. Leitungen, Elektroden und Metallschichten, über die Leiter 82 miteinander verbunden sind, lediglich ein Beispiel, und die Komponenten können, nicht über den Leiter 82, direkt miteinander verbunden sein.
  • Wie in 9, 10, 11A bis 11E, 12A bis 12D, 13, 14A bis 14C, 15 und 17 dargestellt, werden Isolierschichten 81a bis 81g, 81j und dergleichen, die als Schutzfilme, Zwischenschicht-Isolierfilme oder Planarisierungsfilme dienen, über einem Substrat und Komponenten, wie z. B. Transistoren, bereitgestellt. Beispielsweise kann ein anorganischer Isolierfilm, wie z. B. ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm, als Isolierschichten 81a bis 81g verwendet werden. Alternativ kann ein organischer Isolierfilm, wie z. B. ein Acrylharzfilm oder ein Polyimidharzfilm, verwendet werden. Obere Oberflächen der Isolierschichten 81a bis 81g und dergleichen können nach Bedarf durch chemischmechanisches Polieren (CMP) oder dergleichen einer Planarisierungsbehandlung unterzogen werden.
  • In einigen Fällen werden einige Leitungen, Transistoren und dergleichen, die in Zeichnungen dargestellt werden, nicht bereitgestellt, oder eine Leitung, ein Transistor oder dergleichen, die/der in Zeichnungen nicht dargestellt wird, ist in jeder Schicht enthalten.
  • Wie in 9 dargestellt, kann das Pixel 20 eine Schicht 1100 und eine Schicht 1200 beinhalten.
  • Die Schicht 1100 kann das photoelektrische Umwandlungselement PD beinhalten. Beispielsweise kann eine Photodiode mit zwei Anschlüssen für das photoelektrische Umwandlungselement PD verwendet werden. Die Photodiode kann beispielsweise eine PN-Photodiode, bei der ein einkristallines Siliziumsubstrat verwendet wird, eine PIN-Photodiode, bei der ein Dünnfilm aus amorphem Silizium, ein Dünnfilm aus mikrokristallinem Silizium oder ein Dünnfilm aus polykristallinem Silizium verwendet wird, oder eine Photodiode sein, bei der Selen, eine Selenverbindung oder eine organische Verbindung verwendet wird.
  • In 9 ist das photoelektrische Umwandlungselement PD, das in der Schicht 1100 enthalten ist, eine PN-Photodiode, bei der ein einkristallines Siliziumsubstrat verwendet wird. Das photoelektrische Umwandlungselement PD kann die Isolierschicht 81j, einen p+-Bereich 620, einen p--Bereich 630, einen n-Typ-Bereich 640 und einen p+-Bereich 650 umfassen.
  • In der Schicht 1200 können die Transistoren, die in der Licht empfangenden Schaltung 21, der Verstärkerschaltung 22a und der Speicherschaltung 22b enthalten sind, einen Oxidhalbleiter in ihren Halbleiterschichten beinhalten. In 9 werden die Transistoren 41 und 42, die in der Licht empfangenden Schaltung 21 enthalten sind, und die Transistoren 46 und 47, die in der Verstärkerschaltung 22a enthalten sind, als Beispiele dargestellt. Wie in 9 gezeigt, kann sich das photoelektrische Umwandlungselement PD mit der Licht empfangenden Schaltung 21 und der Verstärkerschaltung 22a überlappen; daher kann die Fläche, in der das photoelektrische Umwandlungselement PD Licht empfängt, vergrößert werden. Es sei angemerkt, dass ein Beispiel für den Oxidhalbleiter bei der Ausführungsform 6 ausführlich beschrieben wird.
  • Eine Isolierschicht 80 wird zwischen einem Bereich, der OS-Transistoren beinhaltet, und einem Bereich bereitgestellt, der Si-Vorrichtungen (z. B. Si-Transistoren oder Si-Photodioden) beinhaltet.
  • Eine Isolierschicht, die in der Nähe einer Si-Vorrichtung bereitgestellt wird, enthält vorzugsweise Wasserstoff, um offene Bindungen von Silizium aufzulösen. Hingegen führt Wasserstoff in Isolierschichten, die in der Nähe von Oxidhalbleiterschichten, bei denen es sich um Halbleiterschichten der Transistoren 41, 42 und dergleichen handelt, bereitgestellt werden, zu einer Erzeugung von Ladungsträgern in den Oxidhalbleiterschichten. Daher könnte der Wasserstoff die Zuverlässigkeit der Transistoren 41, 42 und dergleichen verringern. Aus diesem Grund wird die Isolierschicht 80, die eine Funktion zum Verhindern einer Diffusion von Wasserstoff aufweist, vorzugsweise zwischen einer Schicht, die die Si-Vorrichtung beinhaltet, und einer weiteren Schicht, die die OS-Transistoren beinhaltet und über der einen Schicht angeordnet ist, bereitgestellt. Eine Diffusion von Wasserstoff kann durch die Isolierschicht 80 verhindert werden; daher kann die Zuverlässigkeit sowohl der Si-Vorrichtung als auch der OS-Transistoren verbessert werden.
  • Die Isolierschicht 80 kann beispielsweise unter Verwendung von Aluminiumoxid, Aluminiumoxynitrid, Galliumoxid, Galliumoxynitrid, Yttriumoxid, Yttriumoxynitrid, Hafniumoxid, Hafniumoxynitrid oder Yttrium-stabilisiertem Zirconiumoxid (YSZ) ausgebildet werden.
  • Eine Elektrode (der n-Typ-Bereich 640) des photoelektrischen Umwandlungselements PD kann beispielsweise über zwei Leiter 82 und eine Leitung 69 elektrisch mit dem Transistor 41 und dem Transistor 42 verbunden sein.
  • Hier wird der Leiter 82 derart bereitgestellt, dass er die Isolierschicht 80 penetriert; daher weist auch der Leiter 82 vorzugsweise eine Funktion zum Verhindern einer Diffusion von Wasserstoff auf. Beispielsweise weist der Leiter 82 die folgende Struktur auf, die in 9 dargestellt wird: Ein Leiter 82b mit einer Sperreigenschaft gegen Wasserstoff wird mindestens an der Außenseite in Kontakt mit einer Seitenwand einer Öffnung bereitgestellt, und ein Leiter 82a mit niedrigem Widerstand wird an der Innenseite bereitgestellt. Beispielsweise kann Wolfram für den Leiter 82a verwendet werden, und Tantalnitrid oder dergleichen kann für den Leiter 82b verwendet werden. Es sei angemerkt, dass der Leiter 82 auch lediglich aus dem Leiter 82a ausgebildet sein kann. Wenn eine Schicht, die Verunreinigungen, wie z. B. Wasserstoff, enthält, nicht in Kontakt mit dem Leiter 82 ist, kann der Leiter 82 lediglich aus dem Leiter 82b ausgebildet sein.
  • In 9 werden Top-Gate-OS-Transistoren in der Schicht 1200 bereitgestellt. Beispielsweise wird jeder der OS-Transistoren über einer Schichtanordnung, die Isolierschichten beinhaltet (den Isolierschichten 81a, 80 und 81b), die über der Schicht 1100 ausgebildet sind, bereitgestellt, und beinhaltet eine Oxidhalbleiterschicht 130, leitende Schichten 140 und 150, die als Source-Elektrode und Drain-Elektrode dienen, eine Isolierschicht 160, die als Gate-Isolierschicht dient, und eine leitende Schicht 170, die als Gate-Elektrode dient. Es sei angemerkt, dass die Isolierschicht 81b auch als Gate-Isolierschicht dienen kann.
  • 9 stellt ein Beispiel für eine Struktur dar, bei der die OS-Transistoren jeweils mit einer leitenden Schicht 173, die als Rückgate-Elektrode dient, bereitgestellt sind. Bei der Struktur von 9 werden Rückgate-Elektroden, die auch als lichtundurchlässige Schichten dienen, vorzugsweise bereitgestellt, da Licht, das die Schicht 1100 passiert, die elektrischen Eigenschaften der Transistoren verändern könnte. Indem die Rückgates bereitgestellt werden, können außerdem die Schwellenspannungen und dergleichen der OS-Transistoren gesteuert werden.
  • Alternativ kann bei dem Pixel 20 eine mehrschichtige Struktur, die in 10 dargestellt wird, zum Einsatz kommen. In dem Pixel 20 in 10 sind die Schicht 1200 und die Schicht 1100 über einem Substrat 115 bereitgestellt. Das photoelektrische Umwandlungselement PD wird über den OS-Transistoren bereitgestellt, was eine elektrische Verbindung zwischen den OS-Transistoren und einer Elektrode des photoelektrischen Umwandlungselements PD fördert.
  • 10 stellt das photoelektrische Umwandlungselement PD dar, bei dem ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht 561 verwendet wird. Das photoelektrische Umwandlungselement PD, das ein auf Selen basierendes Material enthält, weist eine hohe externe Quanteneffizienz in Bezug auf sichtbares Licht auf. Des Weiteren weist ein auf Selen basierendes Material einen hohen Lichtabsorptionskoeffizienten auf, was dazu führt, dass die photoelektrische Umwandlungsschicht 561 leicht dünn gemacht werden kann. Das photoelektrische Umwandlungselement PD, das ein auf Selen basierendes Material enthält, kann ein hoch empfindlicher Sensor sein, bei dem der Betrag einer Verstärkung von Signalen aufgrund einer Lawinenmultiplikation groß ist. Mit anderen Worten: Indem ein auf Selen basierendes Material für die photoelektrische Umwandlungsschicht 561 verwendet wird, kann ein ausreichender Betrag eines Photostroms erhalten werden, selbst wenn die Pixelfläche verringert wird. Daher ist das photoelektrische Umwandlungselement PD, das ein auf Selen basierendes Material enthält, auch für eine Abbildung in einer Umgebung mit niedriger Beleuchtungsstärke geeignet.
  • Als auf Selen basierendes Material kann amorphes Selen oder kristallines Selen verwendet werden. Kristallines Selen kann erhalten werden, indem beispielsweise amorphes Selen abgeschieden wird und dann eine Wärmebehandlung ausgeführt wird. Wenn die Größe des Kristallkorns von kristallinem Selen kleiner ist als ein Pixelabstand, können Schwankungen der Eigenschaften zwischen Pixeln verringert werden. Außerdem weist kristallines Selen eine höhere spektrale Empfindlichkeit und einen höheren Lichtabsorptionskoeffizienten für sichtbares Licht auf als amorphes Selen.
  • Obwohl die photoelektrische Umwandlungsschicht 561 eine Einzelschicht in 10 ist, kann eine Schicht aus Galliumoxid, Ceroxid, einem In-Ga-Zn-Oxid oder dergleichen, wie in 11A dargestellt, als Lochinjektionsblockierschicht 568 auf einer Seite einer Licht empfangenden Oberfläche bereitgestellt werden. Alternativ kann, wie in 11B dargestellt, eine Schicht aus Nickeloxid, Antimonsulfid oder dergleichen als Elektroneninjektionsblockierschicht 569 auf einer Seite einer Elektrode 566 bereitgestellt werden. Als weitere Alternative können, wie in 11C dargestellt, die Lochinjektionsblockierschicht 568 und die Elektroneninjektionsblockierschicht 569 bereitgestellt werden.
  • Die photoelektrische Umwandlungsschicht 561 kann eine Schicht sein, die eine Verbindung aus Kupfer (copper), Indium und Selen (CIS) enthält; oder eine Schicht sein, die eine Verbindung aus Kupfer (copper), Indium, Gallium und Selen (CIGS) enthält. Die Verwendung von CIS oder CIGS ermöglicht, wie im Falle der Verwendung einer Einzelschicht von Selen, ein photoelektrisches Umwandlungselement auszubilden, das eine Lawinenmultiplikation nutzt.
  • In dem photoelektrischen Umwandlungselement PD, bei dem ein auf Selen basierendes Material verwendet wird, kann beispielsweise die photoelektrische Umwandlungsschicht 561 zwischen einer lichtdurchlässigen leitenden Schicht 562 und der Elektrode 566, die unter Verwendung eines Metallmaterials oder dergleichen ausgebildet sind, bereitgestellt werden. Des Weiteren sind CIS und CIGS p-Typ-Halbleiter, und es kann ein n-Typ-Halbleiter, wie z. B. Cadmiumsulfid oder Zinksulfid, in Kontakt mit dem p-Typ-Halbleiter bereitgestellt werden, um einen Übergang zu bilden.
  • Obwohl in 10 die lichtdurchlässige leitende Schicht 562 direkt in Kontakt mit einer Leitung 571 ist, können sie, wie in 11D dargestellt, über eine Leitung 588 in Kontakt miteinander sein. Obwohl in 10 die photoelektrische Umwandlungsschicht 561 und die lichtdurchlässige leitende Schicht 562 nicht zwischen Pixeln getrennt sind, können sie, wie in 11E dargestellt, zwischen Schaltungen getrennt sein. In einem Bereich zwischen Pixeln, in dem die Elektrode 566 nicht bereitgestellt ist, ist vorzugsweise eine Trennwand 567, die aus einem Isolator ausgebildet ist, bereitgestellt, wodurch die Bildung eines Risses in der photoelektrischen Umwandlungsschicht 561 und der lichtdurchlässigen leitenden Schicht 562 verhindert wird. Jedoch ist, wie in 12A und 12B dargestellt, die Trennwand 567 nicht notwendigerweise bereitgestellt.
  • Die Elektrode 566, die Leitung 571 und dergleichen können mehrschichtig sein. Beispielsweise kann, wie in 12C dargestellt, die Elektrode 566 zwei leitende Schichten 566a und 566b beinhalten, und die Leitung 571 kann zwei leitende Schichten 571a und 571b beinhalten. Bei der Struktur in 12C werden beispielsweise vorzugsweise die leitenden Schichten 566a und 571a aus einem niederohmigen Metall oder dergleichen ausgebildet, und die leitenden Schichten 566a und 571a werden aus einem Metall oder dergleichen ausgebildet, das eine ausgezeichnete Kontakteigenschaft mit der photoelektrischen Umwandlungsschicht 561 aufweist. Eine derartige Struktur verbessert die elektrischen Eigenschaften des photoelektrischen Umwandlungselements PD. Es sei angemerkt, dass einige Metallarten durch Kontakt mit der lichtdurchlässigen leitenden Schicht 562 eine elektrochemische Korrosion verursachen; selbst wenn ein derartiges Metall für die leitende Schicht 571a verwendet wird, kann eine elektrochemische Korrosion durch die leitende Schicht 571b verhindert werden.
  • Die leitenden Schichten 566b und 571b können beispielsweise unter Verwendung von Molybdän oder Wolfram ausgebildet werden. Die leitenden Schichten 566a und 571a können beispielsweise unter Verwendung von Aluminium, Titan oder einer Schichtanordnung aus Titan, Aluminium und Titan, die in dieser Reihenfolge übereinander angeordnet sind, ausgebildet werden.
  • Wie in 12D dargestellt, kann die lichtdurchlässige leitende Schicht 562 über den Leiter 82 und die Leitung 588 mit der Leitung 571 verbunden sein.
  • Die Trennwand 567 kann unter Verwendung eines anorganischen Isolators, eines isolierenden organischen Harzes oder dergleichen ausgebildet werden. Die Trennwand 567 kann schwarz oder dergleichen gefärbt werden, um die Transistoren und dergleichen vor Licht zu schützen und/oder die Fläche eines Licht empfangenden Abschnitts in jedem Pixel festzulegen.
  • Alternativ kann bei dem Pixel 20 eine mehrschichtige Struktur, die in 13 dargestellt wird, zum Einsatz kommen. Das Pixel 20 in 13 unterscheidet sich von dem Pixel 20 in 10 lediglich in der Struktur der Schicht 1100; die anderen Strukturen sind gleich.
  • In 13 ist das photoelektrische Umwandlungselement PD, das in der Schicht 1100 enthalten ist, eine PIN-Photodiode, bei der ein amorpher Siliziumfilm, ein mikrokristalliner Siliziumfilm oder dergleichen als photoelektrische Umwandlungsschicht verwendet wird. Das photoelektrische Umwandlungselement PD kann eine n-Typ-Halbleiterschicht 565, eine i-Typ-Halbleiterschicht 564, eine p-Typ-Halbleiterschicht 563, die Elektrode 566, die Leitung 571 und die Leitung 588 beinhalten.
  • Die Elektrode 566 ist in Kontakt mit der Isolierschicht 80. Die p-Typ-Halbleiterschicht 563 ist über die Leitung 588 elektrisch mit der Elektrode 566 verbunden. Die Leitung 588 wird derart bereitgestellt, dass sie die Isolierschicht 81e penetriert.
  • Die i-Typ-Halbleiterschicht 564 wird vorzugsweise unter Verwendung von amorphem Silizium ausgebildet. Die p-Typ-Halbleiterschicht 563 und die n-Typ-Halbleiterschicht 565 können jeweils unter Verwendung von amorphem Silizium, mikrokristallinem Silizium oder dergleichen, das einen Dotierstoff enthält, der den entsprechenden Leitfähigkeitstyp verleiht, ausgebildet werden. Eine Photodiode, bei der eine photoelektrische Umwandlungsschicht unter Verwendung von amorphem Silizium ausgebildet wird, weist eine hohe Empfindlichkeit in einem Wellenlängenbereich von sichtbarem Licht auf und kann daher schwaches sichtbares Licht leicht erfassen.
  • 14A bis 14C zeigen weitere Beispiele für die Struktur des photoelektrischen Umwandlungselements PD mit einer Struktur einer PIN-Dünnfilmphotodiode und die Verbindung zwischen dem photoelektrischen Umwandlungselement PD und den Leitungen. Es sei angemerkt, dass die Struktur des photoelektrischen Umwandlungselements PD und die Verbindung zwischen dem photoelektrischen Umwandlungselement PD und den Leitungen nicht darauf beschränkt sind, und dass weitere Strukturen zum Einsatz kommen können.
  • In 14A beinhaltet das photoelektrische Umwandlungselement PD die lichtdurchlässige leitende Schicht 562 in Kontakt mit der p-Typ-Halbleiterschicht 563. Die lichtdurchlässige leitende Schicht 562 dient als Elektrode und kann den Ausgangsstrom des photoelektrischen Umwandlungselements PD erhöhen.
  • Die lichtdurchlässige leitende Schicht 562 kann beispielsweise unter Verwendung von Indiumzinnoxid, Indiumzinnoxid, das Silizium enthält, Indiumoxid, das Zink enthält, Zinkoxid, Zinkoxid, das Gallium enthält, Zinkoxid, das Aluminium enthält, Zinnoxid, Zinnoxid, das Fluor enthält, Zinnoxid, das Antimon enthält, Graphen oder Graphenoxid ausgebildet werden. Die lichtdurchlässige leitende Schicht 562 ist nicht auf eine Einzelschicht beschränkt und kann eine Schichtanordnung aus unterschiedlichen Filmen sein.
  • In 14B sind die lichtdurchlässige leitende Schicht 562 und die Leitung 571 über den Leiter 82 und die Leitung 588 miteinander verbunden. Es sei angemerkt, dass die p-Typ-Halbleiterschicht 563 des photoelektrischen Umwandlungselements PD und die Leitung 571 über den Leiter 82 und die Leitung 588 miteinander verbunden sein können. Bei der Struktur von 14B ist die lichtdurchlässige leitende Schicht 562 nicht notwendigerweise bereitgestellt.
  • In 14C ist eine Öffnung, in der die p-Typ-Halbleiterschicht 563 freiliegt, in einer Isolierschicht 81e bereitgestellt, die das photoelektrische Umwandlungselement PD bedeckt, und die lichtdurchlässige leitende Schicht 562, die die Öffnung bedeckt, ist elektrisch mit der Leitung 571 verbunden.
  • Das photoelektrische Umwandlungselement PD, das das auf Selen basierende Material, amorphes Silizium oder dergleichen enthält, kann durch allgemeine Halbleiterherstellungsprozesse hergestellt werden, wie z. B. einen Abscheidungsprozess, einen Lithographieprozess und einen Ätzprozess. Die photoelektrische Umwandlungsschicht 561 muss, da der Widerstand des auf Selen basierenden Materials hoch ist, wie in 10 dargestellt, nicht zwischen Schaltungen getrennt sein. Daher kann das photoelektrische Umwandlungselement PD mit hoher Ausbeute und mit niedrigen Kosten hergestellt werden.
  • Alternativ kann das Pixel 20 eine mehrschichtige Struktur aufweisen, die in 15 dargestellt wird. In dem Pixel 20 in 15 sind die Schicht 1200 und die Schicht 1100 über einer Schicht 1300 bereitgestellt. In der Schicht 1300 können beispielsweise die Produktsummenschaltung, die Addierschaltung, die Speicherschaltung, wie z. B. ein Latch, die Datenumwandlungsschaltung, wie z. B. eine A/D-Wandlerschaltung, die Pufferschaltung und die Steuerschaltung für die gesamte Abbildungsvorrichtung, die in 3A bis 3C dargestellt werden, bereitgestellt werden.
  • Die Schicht 1300 kann Si-Transistoren beinhalten, die in der Verstärkerschaltung 22a, der Speicherschaltung 22b, der Merkmalsextraktionsschaltung 30 und der Bestimmungsausgabeschaltung 31 verwendet werden (z. B. die Transistoren 44 bis 48, die in der Verstärkerschaltung 22a enthalten sind). Obwohl 15 ein Beispiel für FIN-Transistoren 44 bis 48 darstellt, die auf einem Siliziumsubstrat 600 bereitgestellt sind, können die Transistoren 44a, 44b, 45a und 45b, wie in 16A dargestellt, Planartransistoren sein. Alternativ können, wie in 16B dargestellt, Transistoren, die jeweils eine Halbleiterschicht 660 beinhalten, die unter Verwendung eines Siliziumdünnfilms ausgebildet ist, verwendet werden. Die Halbleiterschicht 660 kann unter Verwendung von polykristallinem Silizium oder einkristallinem Silizium einer Silizium-auf-Isolator- (silicon-on-insulator, SOI-) Struktur ausgebildet werden.
  • 15 stellt die Struktur dar, die erhalten wird, indem der in 10 gezeigten Struktur die Schicht 1300 hinzugefügt wird; es ist auch möglich, der in 13 gezeigten Struktur die Schicht 1300 hinzuzufügen.
  • 17 ist eine Querschnittsansicht einer Struktur, die erhalten wird, indem der in 9 gezeigten Struktur eine Schicht 1400 hinzugefügt wird, und stellt drei Pixel (Pixel 20A, 20B und 20C) dar.
  • In der Schicht 1400 können eine lichtundurchlässige Schicht 1530, optische Umwandlungsschichten 1550a, 1550b und 1550c, eine Mikrolinsenanordnung 1540 und dergleichen bereitgestellt werden.
  • Eine Isolierschicht 81h wird in einem Bereich in Kontakt mit der Schicht 1100 ausgebildet. Als Isolierschicht 81h kann beispielsweise ein Siliziumoxidfilm mit einer hohen Durchlässigkeitseigenschaft für sichtbares Licht verwendet werden. Zudem kann ein Siliziumnitridfilm als Passivierungsfilm angeordnet sein. Ein dielektrischer Film aus Hafniumoxid oder dergleichen kann als Antireflexionsfilm angeordnet sein.
  • Die lichtundurchlässige Schicht 1530 kann an der Isolierschicht 81h bereitgestellt werden. Die lichtundurchlässige Schicht 1530 wird an einer Grenze zwischen benachbarten Pixeln bereitgestellt und weist eine Funktion zum Blockieren von Streulicht auf, das aus schrägen Winkeln eintritt. Die lichtundurchlässige Schicht 1530 kann aus einer Metallschicht aus Aluminium, Wolfram oder dergleichen oder einer Schichtanordnung, die die Metallschicht und einen dielektrischen Film beinhaltet, der als Antireflexionsfilm dient, ausgebildet werden.
  • Die optischen Umwandlungsschichten 1550a bis 1550c können an der Isolierschicht 81h und der lichtundurchlässigen Schicht 1530 bereitgestellt werden. Farbbilder werden erhalten, wenn beispielsweise Farbfilter von Rot (R), Grün (G), Blau (B), Gelb (Y), Cyan (C), Magenta (M) und/oder dergleichen den optischen Umwandlungsschichten 1550a bis 1550c zugeteilt werden.
  • Es sei angemerkt, dass dann, wenn ein Filter, der Licht mit einer Wellenlänge von kürzer als oder gleich derjenigen von sichtbarem Licht blockiert, als optische Umwandlungsschicht verwendet wird, eine Infrarot-Abbildungsvorrichtung erhalten wird. Wenn ein Filter, der Licht mit einer Wellenlänge von kürzer als oder gleich derjenigen von Nah-Infrarotlicht blockiert, als optische Umwandlungsschicht verwendet wird, wird eine Ferninfrarot-Abbildungsvorrichtung erhalten. Wenn ein Filter, der Licht mit einer Wellenlänge von länger als oder gleich derjenigen von sichtbarem Licht blockiert, als optische Umwandlungsschicht verwendet wird, wird eine Ultraviolett-Abbildungsvorrichtung erhalten.
  • Wenn ein Szintillator als optische Umwandlungsschicht verwendet wird, kann eine Abbildungsvorrichtung erhalten werden, die ein Bild, das die Intensität einer Strahlung visualisiert, aufnimmt und für eine Röntgenstrahl-Abbildungsvorrichtung oder dergleichen verwendet wird. Strahlungen, wie z. B. Röntgenstrahlen, die ein Objekt passieren, um in einen Szintillator einzufallen, werden dank einer Photolumineszenz in Licht (Fluoreszenz), wie z. B. sichtbares Licht oder ultraviolettes Licht, umgewandelt. Dann erkennt das photoelektrische Umwandlungselement PD das Licht, um Bilddaten zu erhalten. Außerdem kann die Abbildungsvorrichtung mit der vorstehenden Struktur in einem Strahlungsdetektor oder dergleichen verwendet werden.
  • Ein Szintillator enthält eine Substanz, die dann, wenn sie mit einer Strahlung, wie z. B. Röntgenstrahlen oder Gammastrahlen, bestrahlt wird, die Energie der Strahlung absorbiert, um sichtbares Licht oder ultraviolettes Licht zu emittieren. Beispielsweise ist es möglich, ein Harz oder eine Keramik zu verwenden, in dem/der ein beliebiges von Gd2O2S:Tb, Gd2O2S:Pr, Gd2O2S:Eu, BaFCl:Eu, Nal, Csl, CaF2, BaF2, CeF3, LiF, Lil und ZnO dispergiert ist.
  • Die Mikrolinsenanordnung 1540 kann an den optischen Umwandlungsschichten 1550a bis 1550c bereitgestellt werden. Licht, das Linsen der Mikrolinsenanordnung 1540 passiert, passiert die optischen Umwandlungsschichten 1550a bis 1550c, die direkt auf der Mikrolinsenanordnung 1540 platziert sind, und wird dem photoelektrischen Umwandlungselement PD zugeführt.
  • Wie in 18A dargestellt, kann die Licht empfangende Schaltung 21 eine Struktur aufweisen, die schwebende Knoten Fn1 und Fn2 ohne die Kondensatoren C1 und C2 beinhaltet. Der schwebende Knoten Fn1 hält unter Verwendung der Gate-Kapazitäten der Transistoren 41 und 44a sowie der parasitären Kapazität zwischen Leitungen eine Ladung.
  • Die Transistoren 41 bis 43, die in der Licht empfangenden Schaltung 21 enthalten sind, können, wie in 18B dargestellt, jeweils eine Struktur mit einem Rückgate aufweisen. 18B stellt eine Struktur dar, bei der ein konstantes Potential an die Rückgates angelegt wird, was eine Steuerung der Schwellenspannungen ermöglicht. Obwohl ein Beispiel, in dem Transistoren mit Rückgates für die Transistoren 41 bis 43 verwendet werden, gezeigt wird, können sämtliche Transistoren oder einige der Transistoren, die in der Bildvorrichtung 100 verwendet werden, Rückgates beinhalten.
  • Wie in 18B dargestellt, können Leitungen, die mit den Rückgates der Transistoren 41 bis 43 verbunden sind, elektrisch mit den Gates der entsprechenden Transistoren verbunden sein.
  • Bei einem n-Kanal-Transistor wird die Schwellenspannung in positiver Richtung verschoben, wenn ein Potential, das niedriger ist als ein Source-Potential, an das Rückgate angelegt wird. Im Gegensatz dazu wird die Schwellenspannung in negativer Richtung verschoben, wenn ein Potential, das höher ist als ein Source-Potential, an das Rückgate angelegt wird. Demzufolge kann in dem Fall, in dem der Ein/Aus-Zustand jedes Transistors mit einer vorbestimmten Gate-Spannung gesteuert wird, der Sperrstrom verringert werden, wenn ein Potential, das niedriger ist als ein Source-Potential, einem Rückgate zugeführt wird, und der Durchlassstrom kann erhöht werden, wenn ein Potential, das höher ist als ein Source-Potential, dem Rückgate zugeführt wird.
  • Vorzugsweise können die schwebenden Knoten Fn1 und Fn2 in der Licht empfangenden Schaltung 21 ein Potential sehr gut halten; daher werden, wie vorstehend beschrieben, vorzugsweise OS-Transistoren mit kleinem Sperrstrom als Transistoren 41 bis 43 verwendet. Wenn ein Potential, das niedriger ist als ein Source-Potential, den Rückgates der Transistoren 41 bis 43 zugeführt wird, kann der Sperrstrom weiter verringert werden; daher kann die Potentialhaltefähigkeit der schwebenden Knoten Fn1 und Fn2 erhöht werden.
  • Wie vorstehend beschrieben, werden, wie in 18C dargestellt, beispielsweise Transistoren mit großem Durchlassstrom vorzugsweise als Transistoren 44a und 45a verwendet, die in der Verstärkerschaltung 22a enthalten sind. Der Durchlassstrom kann erhöht werden, wenn ein Potential, das höher ist als ein Source-Potential, an Rückgates der Transistoren 44a und 45a angelegt wird. 18C stellt ein Beispiel dar, in dem ein Anschluss VBG 73 mit den Rückgates der Transistoren, die in der Licht empfangenden Schaltung 21 enthalten sind, verbunden ist und ein Anschluss VBG 73a mit den Rückgates der Transistoren, die in der Verstärkerschaltung 22a enthalten sind, verbunden ist; jedoch können die Rückgates der Transistoren mit unterschiedlichen Potentialen versorgt werden. Daher kann eine Erhöhung des Durchlassstroms Reaktionseigenschaften der Verstärkerschaltung 22a verbessern, und die Verstärkerschaltung 22a kann mit hoher Frequenz arbeiten.
  • Um die Lichtempfindlichkeit einer Abbildungsvorrichtung zu erhöhen, kann die Menge an Strom, der durch Photodioden fließt, gesteuert werden, indem eine Spannung, die zwischen den Photodioden angelegt wird, geändert wird; daher kann eine geeignete Lichtempfindlichkeit entsprechend Erkennungsdaten eines Umgebungssensors (z. B. eines Beleuchtungssensors, eines Temperatursensors oder eines Feuchtigkeitssensors), der die Verwendungsumgebung erfasst und überwacht, eingestellt werden.
  • Zusätzlich zu Stromversorgungspotentialen wird eine Vielzahl von Potentialen, wie z. B. ein Signalpotential und ein Potential, das an das Rückgate angelegt wird, innerhalb einer Abbildungsvorrichtung verwendet. Die Zufuhr einer Vielzahl von Potentialen von außerhalb einer Abbildungsvorrichtung erhöht die Anzahl von Anschlüssen; daher weist eine Abbildungsvorrichtung vorzugsweise eine Stromversorgungsschaltung auf, die innerhalb der Abbildungsvorrichtung eine Vielzahl von Potentialen erzeugt.
  • Wie in 19A dargestellt, können die Transistoren 41 und 42, die in der Licht empfangenden Schaltung 21 enthalten sind, miteinander verbunden sein. Ein Anschluss von Source und Drain des Transistors 41, ein Anschluss von Source und Drain des Transistors 42 und ein Gate des Transistors 44a sind elektrisch miteinander verbunden, um den schwebenden Knoten Fn1 gebildet zu werden.
  • Wie in 19B dargestellt, kann der Anschluss VRS 72 in 19A direkt mit einem Gate des Transistors 45a verbunden sein.
  • 20A ist ein Blockdiagramm, das ein Beispiel für die A/D-Wandlerschaltung 26 darstellt. Die A/D-Wandlerschaltung 26 kann einen Komparator 26a, eine Zählerschaltung 26b und dergleichen beinhalten und digitale Daten von zwei Bits oder mehr an eine Leitung 93 (OUT3) ausgeben.
  • Der Komparator 26a vergleicht ein Signalpotential, das von einem Anschluss 37 in einen Anschluss 38 eingegeben wird, mit einem Referenzpotential (VREF), das nach oben oder unten gezogen wird. Dann arbeitet die Zählerschaltung 26b entsprechend der Ausgabe des Komparators 26a und gibt ein digitales Signal an die Leitung 93 (OUT3) aus.
  • Um einen Hochgeschwindigkeitsbetrieb zu erzielen und Strom zu sparen, wird die A/D-Wandlerschaltung 26 vorzugsweise von Si-Transistoren ausgebildet, die eine CMOS-Schaltung ausbilden können.
  • Das Abbildungselement 10 und die A/D-Wandlerschaltung 26 können beispielsweise derart verbunden sein, dass die Anschlüsse 37 und die Anschlüsse 38, wie in 25B dargestellt, durch ein Drahtbondverfahren oder dergleichen über Drähte verbunden sind.
  • Bei der Ausführungsform 3 ist eine Ausführungsform der vorliegenden Erfindung beschrieben worden. Weitere Ausführungsformen der vorliegenden Erfindung werden bei den Ausführungsformen 1, 2 und 4 bis 8 beschrieben. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf diese Ausführungsformen beschränkt ist. Mit anderen Worten: Verschiedene Ausführungsformen der Erfindung werden bei dieser Ausführungsform und bei den Ausführungsformen 1, 2 und 4 bis 8 beschrieben, und eine Ausführungsform der vorliegenden Erfindung ist nicht auf eine besondere Ausführungsform beschränkt. Obwohl ein Beispiel beschrieben wird, in dem eine Ausführungsform der vorliegenden Erfindung auf eine Abbildungsvorrichtung angewandt wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Umständen oder Bedingungen wird eine Ausführungsform der vorliegenden Erfindung nicht notwendigerweise auf eine Abbildungsvorrichtung angewandt. Eine Ausführungsform der vorliegenden Erfindung kann beispielsweise auf eine Halbleitervorrichtung mit einer anderen Funktion angewandt werden. Obwohl ein Beispiel, in dem ein Kanalbildungsbereich, ein Source-Bereich, ein Drain-Bereich und dergleichen eines Transistors einen Oxidhalbleiter enthalten, als eine Ausführungsform der vorliegenden Erfindung beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Umständen oder Bedingungen können verschiedene Transistoren oder ein Kanalbildungsbereich, ein Source-Bereich, ein Drain-Bereich und dergleichen eines Transistors bei einer Ausführungsform der vorliegenden Erfindung verschiedene Halbleiter enthalten. Je nach Umständen oder Bedingungen können verschiedene Transistoren oder ein Kanalbildungsbereich, ein Source-Bereich, ein Drain-Bereich und dergleichen eines Transistors bei einer Ausführungsform der vorliegenden Erfindung beispielsweise mindestens eines von Silizium, Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid und einem organischen Halbleiter enthalten, oder alternativ enthalten sie nicht notwendigerweise einen Oxidhalbleiter. Obwohl ein Beispiel, in dem ein Global-Shutter-System zum Einsatz kommt, als eine Ausführungsform der vorliegenden Erfindung beschrieben wird, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Umständen oder Bedingungen kann ein anderes System, wie z. B. ein Rolling-Shutter-System, bei einer Ausführungsform der vorliegenden Erfindung zum Einsatz kommen, oder alternativ kommt ein Global-Shutter-System nicht notwendigerweise zum Einsatz.
  • Die Struktur und das Verfahren, die bei dieser Ausführungsform beschrieben worden sind, können in einer geeigneten Kombination mit einer beliebigen der bei den anderen Ausführungsformen beschriebenen anderen Strukturen und Verfahren implementiert werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird ein OS-Transistor, der bei einer Ausführungsform der vorliegenden Erfindung verwendet werden kann, anhand von Zeichnungen beschrieben. In den Zeichnungen dieser Ausführungsform werden einige Komponenten der Einfachheit halber vergrößert dargestellt, verkleinert dargestellt oder weggelassen.
  • 21A bis 21C sind eine Draufsicht und Querschnittsansichten eines Transistors 101 einer Ausführungsform der vorliegenden Erfindung. 21A ist die Draufsicht. 21B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 21A. 21C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 21A.
  • In den Zeichnungen, die bei dieser Ausführungsform beschrieben werden, wird die Richtung der Strichpunktlinie X1-X2 als Richtung der Kanallänge bezeichnet, und die Richtung der Strichpunktlinie Y1-Y2 wird als Richtung der Kanalbreite bezeichnet.
  • Der Transistor 101 beinhaltet eine Isolierschicht 120 in Kontakt mit dem Substrat 115, die leitende Schicht 173 in Kontakt mit der Isolierschicht 120, die Oxidhalbleiterschicht 130 in Kontakt mit der Isolierschicht 120, die leitenden Schichten 140 und 150, die elektrisch mit der Oxidhalbleiterschicht 130 verbunden sind, die Isolierschicht 160 in Kontakt mit der Oxidhalbleiterschicht 130 und den leitenden Schichten 140 und 150 und die leitende Schicht 170 in Kontakt mit der Isolierschicht 160.
  • Über dem Transistor 101 kann eine Isolierschicht 180 in Kontakt mit der Oxidhalbleiterschicht 130, den leitenden Schichten 140 und 150, der Isolierschicht 160 und der leitenden Schicht 170 nach Bedarf bereitgestellt werden.
  • Die Oxidhalbleiterschicht 130 kann beispielsweise eine dreischichtige Struktur aus Oxidhalbleiterschichten 130a, 130b und 130c aufweisen.
  • Die leitenden Schichten 140 und 150 können als Source-Elektrodenschicht und Drain-Elektrodenschicht dienen. Die Isolierschicht 160 und die leitende Schicht 170 können als Gate-Isolierfilm bzw. Gate-Elektrodenschicht dienen.
  • Unter Verwendung der leitenden Schicht 173 als zweite Gate-Elektrodenschicht (Rückgate) kann der Durchlassstrom erhöht werden und kann die Schwellenspannung gesteuert werden. Es sei angemerkt, dass die leitende Schicht 173 auch als lichtundurchlässige Schicht dienen kann.
  • Um den Durchlassstrom zu erhöhen, werden die leitenden Schichten 170 und 173 beispielsweise dafür gesorgt, dass sie das gleiche Potential aufweisen, und der Transistor wird als Doppel-Gate-Transistor (double-gate transistor) betrieben. Des Weiteren wird der leitenden Schicht 173 ein festes Potential zugeführt, das sich von dem Potential der leitenden Schicht 170 unterscheidet, um die Schwellenspannung zu steuern.
  • In der Oxidhalbleiterschicht 130 können ein Bereich in Kontakt mit der leitenden Schicht 140 und ein Bereich in Kontakt mit der leitenden Schicht 150 als Source-Bereich und Drain-Bereich dienen.
  • Da die Oxidhalbleiterschicht 130 in Kontakt mit den leitenden Schichten 140 und 150 ist, wird eine Sauerstofffehlstelle in der Oxidhalbleiterschicht 130 erzeugt, und dank einer Wechselwirkung zwischen der Sauerstofffehlstelle und Wasserstoff, der in der Oxidhalbleiterschicht 130 bleibt oder von außen in die Oxidhalbleiterschicht 130 diffundiert, werden die Bereiche zu niederohmigen Bereichen vom n-Typ.
  • Es sei angemerkt, dass Funktionen einer „Source“ und eines „Drains“ eines Transistors in einigen Fällen durcheinander ersetzt werden, wenn beispielsweise ein Transistor mit entgegengesetzter Polarität verwendet wird oder wenn die Richtung eines Stromflusses im Schaltungsbetrieb verändert wird. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung untereinander ausgetauscht werden. Zusätzlich kann der Begriff „Elektrodenschicht“ durch den Begriff „Leitung“ ersetzt werden.
  • Die leitenden Schichten 140 und 150 sind in Kontakt mit einer oberen Oberfläche der Oxidhalbleiterschicht 130 und sind nicht in Kontakt mit Seitenflächen der Oxidhalbleiterschicht 130. Diese Struktur fördert eine Kompensation von Sauerstofffehlstellen in der Oxidhalbleiterschicht 130 mit Sauerstoff, der in der Isolierschicht 120 enthalten ist.
  • Der Transistor bei einer Ausführungsform der vorliegenden Erfindung kann eine Struktur aufweisen, die in 22A bis 22C dargestellt wird. 22A ist eine Draufsicht auf einen Transistor 102. 22B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 22A. 22C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 22A.
  • Der Transistor 102 weist die gleiche Struktur wie der Transistor 101 auf, mit der Ausnahme, dass die leitenden Schichten 140 und 150 in Kontakt mit der Isolierschicht 120 sind und dass die leitenden Schichten 140 und 150 in Kontakt mit Seitenflächen der Oxidhalbleiterschicht 130 sind.
  • Der Transistor bei einer Ausführungsform der vorliegenden Erfindung kann eine Struktur aufweisen, die in 23A bis 23C dargestellt wird. 23A ist eine Draufsicht auf einen Transistor 103. 23B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 23A. 23C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 23A.
  • Der Transistor 103 weist die gleiche Struktur wie der Transistor 101 auf, mit der Ausnahme, dass die Oxidhalbleiterschichten 130a und 130b sowie die leitenden Schichten 140 und 150 mit der Oxidhalbleiterschicht 130c und der Isolierschicht 160 bedeckt sind.
  • Wenn die Oxidhalbleiterschicht 130c die Oxidhalbleiterschichten 130a und 130b bedeckt, kann die Wirkung der Kompensierung von Sauerstoff zu den Oxidhalbleiterschichten 130a und 130b sowie der Isolierschicht 120 erhöht werden. Außerdem kann eine Oxidation der leitenden Schichten 140 und 150 durch die Isolierschicht 180 unterdrückt werden, wobei die Oxidhalbleiterschicht 130c dazwischen platziert ist.
  • Der Transistor bei einer Ausführungsform der vorliegenden Erfindung kann eine Struktur aufweisen, die in 24A bis 24C dargestellt wird. 24A ist eine Draufsicht auf einen Transistor 104. 24B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 24A. 24C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 24A.
  • Der Transistor 104 weist die gleiche Struktur wie der Transistor 101 auf, mit der Ausnahme, dass die Oxidhalbleiterschichten 130a und 130b sowie die leitenden Schichten 140 und 150 mit der Oxidhalbleiterschicht 130c bedeckt sind, und dass die Isolierschicht 170 mit einer Isolierschicht 210 bedeckt ist.
  • Die Isolierschicht 210 kann unter Verwendung eines Materials mit einer Sperreigenschaft gegen Sauerstoff, beispielsweise eines Metalloxids, wie eines Aluminiumoxids, ausgebildet werden. Eine Oxidation der leitenden Schicht 170 durch die Isolierschicht 180 kann unterdrückt werden, wobei die Isolierschicht 210 dazwischen platziert ist.
  • Die Transistoren 101 bis 104 weisen jeweils eine Top-Gate-Struktur auf, die einen Bereich umfasst, in dem die leitende Schicht 170 die leitenden Schichten 140 und 150 überlappt. Um eine parasitäre Kapazität zu verringern, ist die Breite des Bereichs in der Kanallängsrichtung vorzugsweise größer als oder gleich 3 nm und kleiner als 300 nm. Da bei dieser Struktur ein Offset-Bereich nicht in der Oxidhalbleiterschicht 130 ausgebildet wird, kann ein Transistor mit großem Durchlassstrom leicht ausgebildet werden.
  • Der Transistor bei einer Ausführungsform der vorliegenden Erfindung kann eine Struktur aufweisen, die in 25A bis 25C dargestellt wird. 25A ist eine Draufsicht auf einen Transistor 105. 25B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 25A. 25C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 25A.
  • Der Transistor 105 beinhaltet die Isolierschicht 120 in Kontakt mit dem Substrat 115, die leitende Schicht 173 in Kontakt mit der Isolierschicht 120, die Oxidhalbleiterschicht 130 in Kontakt mit der Isolierschicht 120, die Isolierschicht 160 in Kontakt mit der Oxidhalbleiterschicht 130 und die leitende Schicht 170 in Kontakt mit der Isolierschicht 160.
  • In der Isolierschicht 180, die als Zwischenschicht-Isolierfilm dient, werden ein Leiter 200 in Kontakt mit einem Bereich 231 der Oxidhalbleiterschicht 130 und ein Leiter 201 in Kontakt mit einem Bereich 232 der Oxidhalbleiterschicht 130 bereitgestellt. Die Leiter 200 und 201 können als Teil der Source-Elektrodenschicht und Teil der Drain-Elektrodenschicht dienen.
  • Eine Verunreinigung zum Bilden einer Sauerstofffehlstelle, um die Leitfähigkeit zu erhöhen, wird vorzugsweise den Bereichen 231 und 232 bei dem Transistor 105 zugesetzt. Als Verunreinigung zum Bilden einer Sauerstofffehlstelle in einer Oxidhalbleiterschicht kann/können beispielsweise eines oder mehrere der folgenden Elemente verwendet werden: Phosphor, Arsen, Antimon, Bor, Aluminium, Silizium, Stickstoff, Helium, Neon, Argon, Krypton, Xenon, Indium, Fluor, Chlor, Titan, Zink und Kohlenstoff. Als Verfahren zum Zusetzen der Verunreinigung kann eine Plasmabehandlung, eine Ionenimplantation, eine lonendotierung, eine Plasmaimmersions-Ionenimplantation oder dergleichen verwendet werden.
  • Wenn der Oxidhalbleiterschicht das vorstehende Element als Verunreinigungselement zugesetzt wird, wird eine Bindung zwischen einem Metallelement und Sauerstoff in der Oxidhalbleiterschicht getrennt, so dass eine Sauerstofffehlstelle gebildet wird. Eine Wechselwirkung zwischen einer Sauerstofffehlstelle in der Oxidhalbleiterschicht und Wasserstoff, der in der Oxidhalbleiterschicht bleibt oder später der Oxidhalbleiterschicht zugesetzt wird, kann die Leitfähigkeit der Oxidhalbleiterschicht erhöhen.
  • Wenn einem Oxidhalbleiter, in dem durch Zusatz eines Verunreinigungselements eine Sauerstofffehlstelle gebildet wird, Wasserstoff zugesetzt wird, tritt Wasserstoff in eine Sauerstofffehlstelle ein und bildet ein Donatorniveau in der Nähe des Leitungsbands. Folglich kann ein Oxidleiter ausgebildet werden. Hier bezeichnet ein Oxidleiter einen Oxidhalbleiter, der zu einem Leiter geworden ist.
  • Der Transistor 105 weist eine selbstjustierte Struktur auf, die einen Bereich nicht umfasst, in dem die leitende Schicht 170 die leitenden Schichten 140 und 150 überlappt. Ein Transistor mit einer selbstjustierten Struktur, der eine sehr niedrige parasitäre Kapazität zwischen einer Gate-Elektrodenschicht und Source- und Drain-Elektrodenschichten aufweist, ist für Anwendungen geeignet, die einen Hochgeschwindigkeitsbetrieb erfordern.
  • Der Transistor bei einer Ausführungsform der vorliegenden Erfindung kann eine Struktur aufweisen, die in 26A bis 26C dargestellt wird. 26A ist eine Draufsicht auf einen Transistor 106. 26B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 26A. 26C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 26A.
  • Der Transistor 106 beinhaltet das Substrat 115, die Isolierschicht 120 über dem Substrat 115, die leitende Schicht 173 in Kontakt mit der Isolierschicht 120, die Oxidhalbleiterschicht 130 (die Oxidhalbleiterschichten 130a, 130b und 130c) über der Isolierschicht 120, die leitenden Schichten 140 und 150, die in Kontakt mit der Oxidhalbleiterschicht 130 sind und voneinander entfernt liegen, die Isolierschicht 160 in Kontakt mit der Oxidhalbleiterschicht 130c und die leitende Schicht 170 in Kontakt mit der Isolierschicht 160.
  • Es sei angemerkt, dass die Oxidhalbleiterschicht 130c, die Isolierschicht 160 und die leitende Schicht 170 in einer Öffnung bereitgestellt sind, die in der Isolierschicht 180 über dem Transistor 106 bereitgestellt ist und die Oxidhalbleiterschichten 130a und 130b sowie die Isolierschicht 120 erreicht.
  • Der Transistor bei einer Ausführungsform der vorliegenden Erfindung kann eine Struktur aufweisen, die in 27A bis 27C dargestellt wird. 27A ist eine Draufsicht auf einen Transistor 107. 27B zeigt einen Querschnitt entlang der Strichpunktlinie X1-X2 in 27A. 27C zeigt einen Querschnitt entlang der Strichpunktlinie Y1-Y2 in 27A.
  • Der Transistor 107 weist die gleiche Struktur wie der Transistor 106 auf, mit der Ausnahme, dass die Oxidhalbleiterschichten 130a und 130b sowie die leitenden Schichten 140 und 150 mit der Oxidhalbleiterschicht 130c und einer Oxidhalbleiterschicht 130d bedeckt sind. Die Oxidhalbleiterschicht 130d kann unter Verwendung des gleichen Materials ausgebildet werden wie die Oxidhalbleiterschicht 130c.
  • Wenn die Oxidhalbleiterschichten 130c und 130d die Oxidhalbleiterschichten 130a und 130b bedecken, kann die Wirkung der Kompensierung von Sauerstoff zu den Oxidhalbleiterschichten 130a und 130b sowie der Isolierschicht 120 erhöht werden. Außerdem kann eine Oxidation der leitenden Schichten 140 und 150 durch die Isolierschicht 180 unterdrückt werden, wobei die Oxidhalbleiterschicht 130d dazwischen platziert ist.
  • Die Transistoren 106 und 107 weisen jeweils einen kleineren Bereich auf, in dem sich ein Leiter, der als Source oder Drain dient, mit einem Leiter überlappt, der als Gate-Elektrode dient; daher kann eine parasitäre Kapazität in den Transistoren 106 und 107 verringert werden. Folglich sind die Transistoren 106 und 107 für Komponenten einer Schaltung geeignet, die einen Hochgeschwindigkeitsbetrieb erfordert.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung kann die Oxidhalbleiterschicht 130, wie in 28A dargestellt, eine Einzelschicht sein, oder sie kann, wie in 28B dargestellt, aus zwei Schichten ausgebildet werden.
  • Der Transistor einer Ausführungsform der vorliegenden Erfindung kann, wie in 28C dargestellt, derart konfiguriert sein, dass er nicht die leitende Schicht 173 beinhaltet.
  • Um bei dem Transistor einer Ausführungsform der vorliegenden Erfindung die leitende Schicht 170 elektrisch mit der leitenden Schicht 173 zu verbinden, wird beispielsweise, wie in 28D dargestellt, eine Öffnung in der Isolierschicht 120, der Oxidhalbleiterschicht 130c und der Isolierschicht 160 ausgebildet, um die leitende Schicht 173 zu erreichen, und die leitende Schicht 170 wird ausgebildet, um die Öffnung zu bedecken.
  • Der Transistor einer Ausführungsform der vorliegenden Erfindung kann, wie in 28E dargestellt, mit einer Isolierschicht 145 und einer Isolierschicht 155 bereitgestellt werden, die in Kontakt mit der leitenden Schicht 140 bzw. der leitenden Schicht 150 sind. Die Isolierschichten 145 und 155 können eine Oxidation der leitenden Schichten 140 und 150 verhindern.
  • Die Isolierschichten 145 und 155 können unter Verwendung eines Materials mit einer Sperreigenschaft gegen Sauerstoff, beispielsweise eines Metalloxids, wie eines Aluminiumoxids, ausgebildet werden.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung kann, wie in 28F dargestellt, die leitende Schicht 170 eine Schichtanordnung sein, die eine leitende Schicht 171 und eine leitende Schicht 172 beinhaltet.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung, bei dem die leitenden Schichten 140 und 150 über der Oxidhalbleiterschicht 130 bereitgestellt sind, kann die Breite (WSD) der leitenden Schichten 140 und 150, wie in Draufsichten von 28G und 28H gezeigt (die lediglich die Oxidhalbleiterschicht 130 und die leitenden Schichten 140 und 150 zeigen), kleiner sein als die Breite (Wos) der Oxidhalbleiterschicht 130. Wenn Wos ≥ WSD erfüllt wird (WSD kleiner als oder gleich Wos ist), wird ein elektrisches Feld eines Gates leicht an den gesamten Kanalbildungsbereich angelegt, so dass elektrische Eigenschaften des Transistors verbessert werden können.
  • 28A bis 28F stellen Variationsbeispiele des Transistors 101 dar; diese Beispiele können auch auf die anderen Transistoren, die bei dieser Ausführungsform beschrieben werden, angewandt werden.
  • Bei dem Transistor mit einer beliebigen der vorstehenden Strukturen bei einer Ausführungsform der vorliegenden Erfindung umschließt die leitende Schicht 170 (und die leitende Schicht 173), die als Gate-Elektrodenschicht dient, elektrisch die Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung, wobei die Isolierschicht dazwischen liegt. Eine derartige Struktur kann den Durchlassstrom erhöhen und wird als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
  • Bei dem Transistor, der die Oxidhalbleiterschichten 130a und 130b beinhaltet, und dem Transistor, der die Oxidhalbleiterschichten 130a, 130b und 130c beinhaltet, kann, indem geeignete Materialien für die zwei oder drei Schichten ausgewählt werden, die die Oxidhalbleiterschicht 130 ausbilden, ein Strom in die Oxidhalbleiterschicht 130b fließen. Da ein Strom durch die Oxidhalbleiterschicht 130b fließt, wird der Strom kaum durch eine Grenzflächenstreuung beeinflusst, was zu einem großen Durchlassstrom führt.
  • Eine Halbleitervorrichtung, die den Transistor mit einer beliebigen der vorstehenden Strukturen beinhaltet, kann vorteilhafte elektrische Eigenschaften aufweisen.
  • Die Struktur, die bei dieser Ausführungsform beschrieben wird, kann in einer geeigneten Kombination mit der Struktur, die bei einer beliebigen der anderen Ausführungsformen beschrieben wird, verwendet werden.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden Komponenten der bei der Ausführungsform 3 gezeigten Transistoren ausführlich beschrieben.
  • Als Substrat 115 kann ein Glassubstrat, ein Quarzsubstrat, ein Halbleitersubstrat, ein Keramiksubstrat, ein Metallsubstrat mit einer isolierten Oberfläche oder dergleichen verwendet werden. Weitere Beispiele sind ein Siliziumsubstrat, das mit einem Transistor und/oder einer Photodiode versehen ist; und ein Siliziumsubstrat, über dem eine Isolierschicht, eine Leitung, ein Leiter, der als Kontaktstecker dient, und dergleichen zusammen mit einem Transistor und/oder einer Photodiode bereitgestellt sind. Wenn ein p-Kanal-Transistor auf einem Siliziumsubstrat ausgebildet wird, wird vorzugsweise ein Siliziumsubstrat mit n--Typ-Leitfähigkeit verwendet. Alternativ kann ein SOI-Substrat, das eine n--Typ- oder i-Typ-Siliziumschicht beinhaltet, verwendet werden. Außerdem weist, wenn ein p-Kanal-Transistor auf einem Siliziumsubstrat ausgebildet wird, eine Oberfläche des Siliziumsubstrats, auf dem der Transistor ausgebildet wird, vorzugsweise eine (110)-Ebenenausrichtung auf, in welchem Fall die Mobilität erhöht werden kann.
  • Die Isolierschicht 120 kann eine Funktion zum Zuführen von Sauerstoff zu der Oxidhalbleiterschicht 130 sowie eine Funktion zum Verhindern einer Diffusion von Verunreinigungen von einer Komponente des Substrats 115 aufweisen. Aus diesem Grund enthält die Isolierschicht 120 bevorzugt Sauerstoff, und bevorzugter weist sie einen Sauerstoffgehalt auf, der höher ist als derjenige in der stöchiometrischen Zusammensetzung. Die Isolierschicht 120 ist ein Film, in dem die Menge an abgegebenem Sauerstoff, wenn sie in Sauerstoffatome umgewandelt wird, bei einer TDS-Analyse vorzugsweise größer als oder gleich 1,0 × 1019 Atome/cm3 ist. Bei der TDS-Analyse wird eine Wärmebehandlung derart ausgeführt, dass die Filmoberflächentemperatur in einem Bereich von 100 °C bis 700 °C, bevorzugt in einem Bereich von 100 °C bis 500 °C liegt. Wenn das Substrat 115 mit einer weiteren Vorrichtung versehen ist, dient die Isolierschicht 120 auch als Zwischenschicht-Isolierfilm. In diesem Fall wird die Isolierschicht 120 vorzugsweise einer Planarisierungsbehandlung, wie z. B. einer CMP-Behandlung, unterzogen, um eine ebene Oberfläche aufzuweisen.
  • Als leitende Schicht 173, die als Rückgate-Elektrodenschicht dient, kann beispielsweise ein leitender Film verwendet werden, der unter Verwendung von Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Mn, Nd, Sc, Ta oder W ausgebildet wird. Es ist auch möglich, eine Legierung oder ein leitendes Nitrid eines beliebigen der vorstehenden Materialien oder eine Schichtanordnung zu verwenden, die eine Vielzahl von Materialien enthält, die aus diesen Materialien, Legierungen dieser Materialien und leitenden Nitriden dieser Materialien ausgewählt werden.
  • Beispielsweise kann die Isolierschicht 120 unter Verwendung eines Oxidisolierfilms, der Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid, Tantaloxid oder dergleichen enthält; eines Nitridisolierfilms, der Siliziumnitrid, Siliziumnitridoxid, Aluminiumnitrid, Aluminiumnitridoxid oder dergleichen enthält; oder eines Mischmaterials beliebiger dieser ausgebildet werden. Die Isolierschicht 120 kann eine Schichtanordnung aus beliebigen der vorstehenden Materialien sein.
  • Die Oxidhalbleiterschicht 130 kann eine dreischichtige Struktur aufweisen, bei der die Oxidhalbleiterschichten 130a, 130b und 130c in dieser Reihenfolge von der Seite der Isolierschicht 120 aus übereinander angeordnet werden.
  • Es sei angemerkt, dass dann, wenn die Oxidhalbleiterschicht 130 eine Einzelschicht ist, eine Schicht, die der bei dieser Ausführungsform beschriebenen Oxidhalbleiterschicht 130b entspricht, verwendet wird.
  • Im Falle der Verwendung einer zweischichtigen Struktur kann die Oxidhalbleiterschicht 130 eine Schichtanordnung sein, bei der eine Schicht, die der Oxidhalbleiterschicht 130a entspricht, und eine Schicht, die der Oxidhalbleiterschicht 130b entspricht, in dieser Reihenfolge von der Seite der Isolierschicht 120 aus übereinander angeordnet werden. Bei dieser Struktur können die Positionen der Oxidhalbleiterschichten 130a und 130b untereinander ausgetauscht werden.
  • Für die Oxidhalbleiterschicht 130b wird beispielsweise ein Oxidhalbleiter verwendet, dessen Elektronenaffinität (eine Energiedifferenz zwischen dem Vakuumniveau und dem Minimum des Leitungsbandes) höher ist als diejenige der Oxidhalbleiterschichten 130a und 130c.
  • Bei einer derartigen Struktur wird dann, wenn eine Spannung an die leitende Schicht 170 angelegt wird, ein Kanal in der Oxidhalbleiterschicht 130b gebildet, deren Minimum des Leitungsbandes in der Oxidhalbleiterschicht 130 am tiefsten liegt. Deshalb kann die Oxidhalbleiterschicht 130b als einen Bereich umfassend angesehen werden, der als Halbleiter dient, während die Oxidhalbleiterschicht 130a und die Oxidhalbleiterschicht 130c als einen Bereich umfassend angesehen werden können, der als Isolator oder Halbisolator dient.
  • Ein Oxidhalbleiter, der für jede der Oxidhalbleiterschichten 130a, 130b und 130c verwendet werden kann, enthält vorzugsweise mindestens eines von In und Zn oder sowohl In als auch Zn. Um Schwankungen der elektrischen Eigenschaften des Transistors, der den Oxidhalbleiter beinhaltet, zu verringern, enthält der Oxidhalbleiter vorzugsweise einen Stabilisator, wie z. B. Al, Ga, Y oder Sn, zusätzlich zu In und/oder Zn.
  • Für die Oxidhalbleiterschichten 130a und 130c kann beispielsweise ein In-Ga-Zn-Oxid mit einem Atomverhältnis von In zu Ga und Zn (In:Ga:Zn) von 1:3:2, 1:3:3, 1:3:4, 1:3:6, 1:4:5, 1:6:4 oder 1:9:6 oder nähe dieser Verhältnisse verwendet werden. Für die Oxidhalbleiterschicht 130b kann beispielsweise ein In-Ga-Zn-Oxid mit einem Atomverhältnis In:Ga:Zn von 1:1:1, 2:1:3, 5:5:6, 3:1:2, 3:1:4, 5:1:6 oder 4:2:3 oder nähe dieser Verhältnisse verwendet werden.
  • Die Oxidhalbleiterschichten 130a, 130b und 130c können Kristallteile beinhalten. Beispielsweise kann dann, wenn Kristalle mit Ausrichtung bezüglich der c-Achse verwendet werden, der Transistor stabile elektrische Eigenschaften aufweisen. Außerdem sind Kristalle mit Ausrichtung bezüglich der c-Achse widerstandsfähig gegen Biegung; daher kann die Verwendung derartiger Kristalle die Zuverlässigkeit einer Halbleitervorrichtung verbessern, bei der ein flexibles Substrat verwendet wird.
  • Die leitende Schicht 140, die als Source-Elektrode dient, und die leitende Schicht 150, die als Drain-Elektrode dient, können beispielsweise mit einer Einzelschicht oder einer Mehrfachschicht unter Verwendung eines Materials, das aus Al, Cr, Cu, Ta, Ti, Mo, W, Ni, Mn, Nd und Sc und Legierungen oder leitenden Nitriden aus beliebigen dieser Metallmaterialien ausgewählt wird, ausgebildet werden. Unter Verwendung von Tantalnitrid, das ein leitendes Nitrid ist, kann eine Oxidation der leitenden Schichten 140 und 150 verhindert werden. Es ist auch möglich, eine Schichtanordnung aus beliebigen der vorstehenden Materialien und Cu oder einer Legierung, wie z. B. Cu-Mn, welche einen niedrigen Widerstand aufweist, zu verwenden.
  • Die vorstehenden Materialien können Sauerstoff aus einer Oxidhalbleiterschicht extrahieren. Daher wird in einem Bereich der Oxidhalbleiterschicht, der in Kontakt mit beliebigen der vorstehenden Materialien ist, Sauerstoff von der Oxidhalbleiterschicht abgegeben und wird eine Sauerstofffehlstelle gebildet. Wasserstoff, der in geringem Maße in der Oxidhalbleiterschicht enthalten ist, und die Sauerstofffehlstelle sind aneinander gebunden, so dass der Bereich merklich in einen n-Typ-Bereich umgewandelt wird. Demzufolge kann der n-Typ-Bereich als Source oder Drain des Transistors dienen.
  • Die Isolierschicht 160, die als Gate-Isolierfilm dient, kann ein Isolierfilm sein, der eines oder mehrere von Aluminiumoxid, Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält. Die Isolierschicht 160 kann eine Schichtanordnung sein, die beliebige der vorstehenden Materialien enthält.
  • Als Isolierschichten 120 und 160 in Kontakt mit der Oxidhalbleiterschicht 130 wird vorzugsweise ein Film verwendet, der weniger Stickstoffoxid abgibt. Wenn der Oxidhalbleiter in Kontakt mit einer Isolierschicht ist, die eine große Menge an Stickstoffoxid abgibt, wird in einigen Fällen die Dichte der Zustände hoch, die durch Stickstoffoxid hervorgerufen werden.
  • Unter Verwendung des vorstehenden Isolierfilms als Isolierschichten 120 und 160 kann eine Verschiebung der Schwellenspannung des Transistors verringert werden, was zu geringeren Schwankungen der elektrischen Eigenschaften des Transistors führt.
  • Als leitende Schicht 170, die als Gate-Elektrodenschicht dient, kann beispielsweise ein leitender Film aus Al, Ti, Cr, Co, Ni, Cu, Y, Zr, Mo, Ru, Ag, Mn, Nd, Sc, Ta oder W verwendet werden. Eine Legierung oder ein leitendes Nitrid eines beliebigen dieser Materialien kann auch verwendet werden. Eine Schichtanordnung, die eine Vielzahl von Materialien enthält, die aus den vorstehenden Materialien, Legierungen dieser Materialien und leitenden Nitriden dieser Materialien ausgewählt werden, kann auch verwendet werden. Als typisches Beispiel kann Wolfram, eine Schichtanordnung aus Wolfram und Titannitrid oder eine Schichtanordnung aus Wolfram und Tantalnitrid verwendet werden. Alternativ kann Cu oder eine Legierung, wie z. B. Cu-Mn, welche einen niedrigen Widerstand aufweist, oder eine Schichtanordnung aus beliebigen der vorstehenden Materialien und Cu oder einer Legierung, wie z. B. Cu-Mn, verwendet werden. Beispielsweise kann Titannitrid für die leitende Schicht 171 verwendet werden und Wolfram kann für die leitende Schicht 172 verwendet werden, um die leitende Schicht 170 ausgebildet zu werden.
  • Als leitende Schicht 170 kann eine Oxidleiterschicht aus In-Ga-Zn-Oxid, Zinkoxid, Indiumoxid, Zinnoxid, Indiumzinnoxid oder dergleichen verwendet werden. Wenn die Oxidleiterschicht in Kontakt mit der Isolierschicht 160 bereitgestellt wird, kann der Oxidhalbleiterschicht 130 Sauerstoff von der Oxidleiterschicht zugeführt werden.
  • Die Isolierschicht 180 kann ein Isolierfilm sein, der eines oder mehrere aus Magnesiumoxid, Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid und Tantaloxid enthält. Die Isolierschicht 180 kann eine Schichtanordnung aus beliebigen der vorstehenden Materialien sein.
  • Hier enthält die Isolierschicht 180, ähnlich wie die Isolierschicht 120, vorzugsweise mehr Sauerstoff als die stöchiometrische Zusammensetzung. Der von der Isolierschicht 180 abgegebene Sauerstoff kann durch die Isolierschicht 160 in den Kanalbildungsbereich in der Oxidhalbleiterschicht 130 diffundieren, so dass Sauerstofffehlstellen, die in dem Kanalbildungsbereich gebildet werden, mit Sauerstoff gefüllt werden können. Auf diese Weise können stabile elektrische Eigenschaften des Transistors erzielt werden.
  • Vorzugsweise wird ein Film mit einer Wirkung zum Blockieren von Verunreinigungen über dem Transistor oder der Isolierschicht 180 bereitgestellt. Der blockierende Film kann ein Siliziumnitridfilm, ein Aluminiumnitridfilm, ein Aluminiumoxidfilm oder dergleichen sein.
  • Ein Nitridisolierfilm weist eine Funktion zum Blockieren von Feuchtigkeit und dergleichen auf und kann die Zuverlässigkeit des Transistors verbessern. Ein Aluminiumoxidfilm weist eine hohe Sperrwirkung auf, um eine Penetration sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, zu verhindern. Demzufolge kann während und nach dem Herstellungsprozess des Transistors der Aluminiumoxidfilm vorteilhaft als Schutzfilm dienen, der Wirkungen aufweist, um zu verhindern, dass Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in die Oxidhalbleiterschicht 130 eindringen, dass Sauerstoff von der Oxidhalbleiterschicht abgegeben wird und dass Sauerstoff unnötigerweise von der Isolierschicht 120 abgegeben wird.
  • Hohe Integration einer Halbleitervorrichtung erfordert eine Miniaturisierung eines Transistors. Jedoch neigt eine Miniaturisierung eines Transistors dazu, eine Verschlechterung von elektrischen Eigenschaften des Transistors zu verursachen. Beispielsweise verursacht eine Verringerung der Kanalbreite eine Abnahme des Durchlassstroms.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung kann die Oxidhalbleiterschicht 130c die Oxidhalbleiterschicht 130b bedecken, in der der Kanal gebildet wird. Bei dieser Struktur ist die Kanalbildungsschicht nicht in Kontakt mit dem Gate-Isolierfilm; daher kann eine Streuung von Ladungsträgern an der Grenzfläche zwischen der Kanalbildungsschicht und dem Gate-Isolierfilm verringert werden, und der Durchlassstrom des Transistors kann erhöht werden.
  • Bei dem Transistor einer Ausführungsform der vorliegenden Erfindung ist, wie vorstehend beschrieben, die Gate-Elektrodenschicht (die leitende Schicht 170) derart ausgebildet, dass sie elektrisch die Oxidhalbleiterschicht 130 in der Kanalbreitenrichtung umschließt; Demzufolge wird ein elektrisches Feld eines Gates an die Oxidhalbleiterschicht 130 sowohl in einer Richtung senkrecht zu ihrer oberen Oberfläche als auch in einer Richtung senkrecht zu ihrer Seitenfläche angelegt. Mit anderen Worten: Ein elektrisches Feld eines Gates wird an die gesamte Kanalbildungsschicht angelegt und eine effektive Kanalbreite wird vergrößert, was zu einer weiteren Erhöhung des Durchlassstroms führt.
  • Obwohl verschiedene Filme, wie z. B. die Metallfilme, die Halbleiterfilme und die anorganischen Isolierfilme, welche bei dieser Ausführungsform beschrieben werden, typischerweise durch ein Sputterverfahren oder ein plasmaunterstütztes CVD-Verfahren ausgebildet werden können, können derartige Filme auch durch ein anderes Verfahren, wie z. B. ein thermisches CVD-Verfahren, ausgebildet werden. Beispiele für ein thermisches CVD-Verfahren umfassen ein metallorganisches chemisches Gasphasenabscheidungs- (metal organic chemical vapor deposition, MOCVD-) Verfahren und ein Atomlagenabscheidungs- (atomic layer deposition, ALD-) Verfahren.
  • Da kein Plasma zur Abscheidung verwendet wird, ist ein thermisches CVD-Verfahren dahingehend vorteilhaft, dass kein Defekt aufgrund von Plasmaschäden erzeugt wird.
  • Die Abscheidung durch ein thermisches CVD-Verfahren kann derart durchgeführt werden, dass ein Quellengas und ein Oxidationsmittel gleichzeitig in eine Kammer eingeleitet werden, dass der Druck in der Kammer auf einen atmosphärischen Druck oder einen reduzierten Druck eingestellt wird, und dass eine Reaktion in der Nähe des Substrats oder über dem Substrat hervorgerufen wird.
  • Die Abscheidung durch ein ALD-Verfahren wird derart durchgeführt, dass der Druck in einer Kammer auf einen atmosphärischen Druck oder einen reduzierten Druck eingestellt wird, dass Source-Gase für die Reaktion in die Kammer eingeleitet und reagiert werden, und dann, dass die Sequenz einer Gaseinleitung wiederholt wird. Ein Inertgas (z. B. Argon oder Stickstoff) kann als Trägergas zusammen mit den Source-Gasen eingeleitet werden. Beispielsweise können zwei oder mehr Arten von Source-Gasen sequenziell in die Kammer eingeleitet werden. In diesem Fall wird nach der Reaktion eines ersten Quellengases ein Inertgas eingeleitet, und dann wird ein zweites Quellengas eingeleitet, so dass die Quellengase nicht gemischt werden. Alternativ kann das erste Quellengas durch Vakuum-Evakuierung anstelle der Einleitung eines Inertgases ausgestoßen werden, und dann kann das zweite Quellengas eingeleitet werden. Das erste Quellengas wird an der Oberfläche des Substrats adsorbiert und reagiert, um eine erste Schicht auszubilden, und dann wird das eingeleitete zweite Quellengas an der ersten Schicht adsorbiert und reagiert. Als Ergebnis wird eine zweite Schicht über der ersten Schicht angeordnet, so dass ein Dünnfilm ausgebildet wird. Die Sequenz der Gaseinleitung wird gesteuert und mehrfach wiederholt, bis eine gewünschte Dicke erzielt wird, wodurch ein Dünnfilm mit ausgezeichneter Stufenabdeckung ausgebildet werden kann. Die Dicke des Dünnfilms kann durch die Anzahl der Wiederholungen der Sequenz der Gaseinleitung reguliert werden; deshalb ermöglicht ein ALD-Verfahren, eine Filmdicke präzise zu regulieren, wodurch es zur Herstellung eines sehr kleinen FET geeignet ist.
  • Eine Sputtereinrichtung vom Facing-Target-Typ kann verwendet werden, um eine Oxidhalbleiterschicht auszubilden. Eine Abscheidung unter Verwendung einer Sputtereinrichtung vom Facing-Target-Typ kann als Dampfabscheidungssputtern (vapor deposition sputtering (VDSP)) bezeichnet werden.
  • Wenn eine Oxidhalbleiterschicht unter Verwendung einer Sputtereinrichtung vom Facing-Target-Typ abgeschieden wird, können Plasmaschäden an der Oxidhalbleiterschicht während der Abscheidung verringert werden. Somit können Sauerstofffehlstellen in der Schicht verringert werden. Außerdem ermöglicht die Verwendung der Sputtereinrichtung vom Facing-Target-Typ eine Abscheidung bei niedrigem Druck. Demzufolge kann die Konzentration von Verunreinigungen (z. B. Wasserstoff, einem Edelgas, wie z. B. Argon, und Wasser) in einer abgeschiedenen Oxidhalbleiterschicht verringert werden.
  • Die Struktur, die bei dieser Ausführungsform beschrieben wird, kann in einer geeigneten Kombination mit der Struktur, die bei einer beliebigen der anderen Ausführungsformen beschrieben wird, verwendet werden.
  • (Ausführungsform 6)
  • In dieser Beschreibung und dergleichen meint ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen klassifiziert. Beispielsweise wird ein Metalloxid, das in einer Halbleiterschicht eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass ein Metalloxid, das mindestens eine Verstärkungsfunktion, eine Gleichrichterfunktion oder eine Schalterfunktion aufweist, als Metalloxidhalbleiter oder kurz als OS bezeichnet werden kann. Außerdem handelt es sich bei einem OS-Transistor um einen Transistor, der ein Metalloxid oder einen Oxidhalbleiter beinhaltet.
  • In dieser Beschreibung und dergleichen wird ein Metalloxid, das Stickstoff enthält, in einigen Fällen auch als Metalloxid bezeichnet. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden.
  • In dieser Beschreibung und dergleichen kann „Kristall mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystal, CAAC)“ oder „wolkenartig ausgerichteter Verbund (cloud-aligned composite, CAC)“ in einigen Fällen angegeben werden. CAAC bezeichnet ein Beispiel für eine Kristallstruktur, und CAC bezeichnet ein Beispiel für eine Funktion oder eine Materialzusammensetzung.
  • In dieser Beschreibung und dergleichen weist ein CAC-OS oder ein CAC-Metalloxid eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als Ganzes weist der CAC-OS oder das CAC-Metalloxid eine Funktion eines Halbleiters auf. In dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer Halbleiterschicht eines Transistors verwendet wird, erlaubt die leitende Funktion, Elektronen (oder Löcher) fließen zu lassen, die als Ladungsträger dienen, und die isolierende Funktion erlaubt, Elektronen nicht fließen zu lassen, die als Ladungsträger dienen. Durch die komplementäre Wirkung der leitenden Funktion und der isolierenden Funktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid enthält Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich kann in dem Fall, in dem der vorstehend beschriebene CAC-OS oder das CAC-Metalloxid in einem Kanalbereich eines Transistors verwendet wird, eine hohe Stromtreiberfähigkeit im Durchlasszustand des Transistors, d. h. ein großer Durchlassstrom und eine hohe Feldeffektmobilität, erhalten werden.
  • Mit anderen Worten: Ein CAC-OS oder ein CAC-Metalloxid kann als Matrix-Verbund oder Metall-Matrix-Verbund bezeichnet werden.
  • <Zusammensetzung eines CAC-OS>
  • Im Folgenden wird die Zusammensetzung eines CAC-OS beschrieben, der für den Transistor, der bei einer Ausführungsform der vorliegenden Erfindung offenbart wird, verwendet werden kann.
  • Der CAC-OS weist beispielsweise eine Zusammensetzung auf, bei der Elemente, die in einem Oxidhalbleiter enthalten sind, ungleichmäßig verteilt sind. Materialien, die ungleichmäßig verteilte Elemente beinhalten, weisen jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe auf. Es sei angemerkt, dass in der folgenden Beschreibung eines Oxidhalbleiters ein Zustand, in dem ein oder mehrere Metallelement/e ungleichmäßig verteilt ist/sind und Bereiche, die das/die Metallelement/e enthalten, vermischt sind, als Mosaikmuster oder patchartiges Muster bezeichnet wird. Der Bereich weist eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe auf.
  • Es sei angemerkt, dass ein Oxidhalbleiter vorzugsweise mindestens Indium enthält. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem kann/können eines oder mehrere aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen enthalten sein.
  • Beispielsweise weist hinsichtlich des CAC-OS ein In-Ga-Zn-Oxid mit der CAC-Zusammensetzung (ein derartiges In-Ga-Zn-Oxid kann insbesondere als CAC-IGZO bezeichnet werden) eine Zusammensetzung auf, bei der Materialien in Indiumoxid (InOX1, wobei X1 eine reelle Zahl von größer als 0 ist) oder Indiumzinkoxid (InX2ZnY2OZ2, wobei X2, Y2 und Z2 reelle Zahlen von größer als 0 sind) und in Galliumoxid (GaOX3, wobei X3 eine reelle Zahl von größer als 0 ist) oder Galliumzinkoxid (GaX4ZnY4OZ4, wobei X4, Y4 und Z4 reelle Zahlen von größer als 0 sind) geteilt werden, und ein Mosaikmuster wird gebildet. Dann wird InOX1 oder InX2ZnY2OZ2, welches das Mosaikmuster bildet, in dem Film gleichmäßig verteilt. Diese Zusammensetzung wird auch als wolkenartige Zusammensetzung bezeichnet.
  • Das heißt, dass es sich bei dem CAC-OS um einen Verbundoxidhalbleiter mit einer Zusammensetzung handelt, bei der ein Bereich, der GaOX3 als Hauptkomponente enthält, und ein Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, vermischt sind. Es sei angemerkt, dass in dieser Beschreibung dann, wenn beispielsweise das Atomverhältnis von In zu einem Element M in einem ersten Bereich größer ist als das Atomverhältnis von In zu einem Element M in einem zweiten Bereich, der erste Bereich eine höhere Konzentration von In als der zweite Bereich aufweist.
  • Es sei angemerkt, dass eine Verbindung, die In, Ga, Zn und O enthält, auch als IGZO bekannt ist. Typische Beispiele für IGZO umfassen eine kristalline Verbindung, die durch InGaO3(ZnO)m1 (m1 ist eine natürliche Zahl) repräsentiert wird, und eine kristalline Verbindung, die durch In(1+x0)Ga(1-x0)O3(ZnO)m0 (-1 ≤ x0 ≤ 1; m0 ist eine gegebene Zahl) repräsentiert wird.
  • Die vorstehenden kristallinen Verbindungen weisen eine einkristalline Struktur, eine polykristalline Struktur oder eine CAAC-Struktur auf. Es sei angemerkt, dass es sich bei der CAAC-Struktur um eine Kristallstruktur handelt, bei der eine Vielzahl von IGZO-Nanokristallen eine Ausrichtung bezüglich der c-Achse aufweist und in der Richtung der a-b-Ebene ohne Ausrichtung miteinander verbunden ist.
  • Andererseits betrifft der CAC-OS die Materialzusammensetzung eines Oxidhalbleiters. Bei einer Materialzusammensetzung eines CAC-OS, die In, Ga, Zn und O enthält, werden Bereiche mit Nanoteilchen, die Ga als Hauptkomponente enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet. Diese Bereiche mit Nanoteilchen sind unregelmäßig dispergiert, um ein Mosaikmuster zu bilden. Folglich ist die Kristallstruktur für den CAC-OS ein Sekundärelement.
  • Es sei angemerkt, dass in dem CAC-OS eine mehrschichtige Struktur, die zwei oder mehr Filme mit unterschiedlichen Atomverhältnissen beinhaltet, nicht enthalten ist. Beispielsweise ist eine zweischichtige Struktur aus einem Film, der In als Hauptkomponente enthält, und einem Film, der Ga als Hauptkomponente enthält, nicht enthalten.
  • Eine Grenze zwischen dem Bereich, der GaOX3 als Hauptkomponente enthält, und dem Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, wird in einigen Fällen nicht deutlich beobachtet.
  • In dem Fall, in dem eines oder mehrere aus Aluminium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen anstelle von Gallium in einem CAC-OS enthalten ist/sind, werden Bereiche mit Nanoteilchen, die das/die ausgewählte/n Metallelement/e als Hauptkomponente/n enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet, und diese Bereiche mit Nanoteilchen sind unregelmäßig dispergiert, um in dem CAC-OS ein Mosaikmuster zu bilden.
  • Der CAC-OS kann beispielsweise durch ein Sputterverfahren unter Bedingungen ausgebildet werden, bei denen ein Substrat absichtlich nicht erwärmt wird. In dem Fall, in dem der CAC-OS durch ein Sputterverfahren ausgebildet wird, kann/können ein oder mehrere Gas/e, das/die aus einem Inertgas (typischerweise Argon), einem Sauerstoffgas und einem Stickstoffgas ausgewählt wird/werden, als Abscheidungsgas verwendet werden. Die Durchflussmenge eines Sauerstoffgases zu der gesamten Durchflussmenge des Abscheidungsgases beim Abscheiden ist vorzugsweise möglichst niedrig; beispielsweise ist das Durchflussverhältnis eines Sauerstoffgases bevorzugt höher als oder gleich 0 % und niedriger als 30 %, bevorzugter höher als oder gleich 0 % und niedriger als oder gleich 10 %.
  • Der CAC-OS wird dadurch gekennzeichnet, dass kein deutlicher Peak bei einer Messung unter Verwendung eines θ/2θ-Scans durch ein Out-of-Plane-Verfahren beobachtet wird, welches ein Messverfahren mit einer Röntgenbeugung (X-ray diffraction, XRD) ist. Das heißt, dass die Röntgenbeugung in einem Messbereich in der Richtung der a-b-Ebene und in der Richtung der c-Achse keine Ausrichtung zeigt.
  • In einem Elektronenbeugungsbild des CAC-OS, das durch Bestrahlung mit einem Elektronenstrahl mit einem Probendurchmesser von 1 nm (auch als nanometergroßer Elektronenstrahl bezeichnet) erhalten wird, werden ein ringförmiger Bereich mit hoher Leuchtdichte und eine Vielzahl von Leuchtpunkten in dem ringförmigen Bereich beobachtet. Folglich deutet das Elektronenbeugungsbild darauf hin, dass die Kristallstruktur des CAC-OS eine nanokristalline (nanocrystal, nc-) Struktur ohne Ausrichtung in Richtungen in einer Draufsicht und einer Querschnittsansicht aufweist.
  • Beispielsweise bestätigt ein energiedispersives Röntgenspektroskopie-(energy dispersive X-ray spectroscopy, EDX-) Verteilungsbild, dass ein In-Ga-Zn-Oxid mit der CAC-Zusammensetzung eine Struktur aufweist, bei der der Bereich, der GaOX3 als Hauptkomponente enthält, und der Bereich, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, ungleichmäßig verteilt und vermischt sind.
  • Der CAC-OS weist eine Struktur auf, die sich von derjenigen einer IGZO-Verbindung unterscheidet, in der Metallelemente gleichmäßig verteilt sind, und er weist Eigenschaften auf, die sich von denjenigen der IGZO-Verbindung unterscheiden. Das heißt, dass in dem CAC-OS Bereiche, die GaOX3 oder dergleichen als Hauptkomponente enthalten, und Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, getrennt sind, um ein Mosaikmuster zu bilden.
  • Die Leitfähigkeit des Bereichs, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, ist höher als diejenige des Bereichs, der GaOX3 oder dergleichen als Hauptkomponente enthält. Mit anderen Worten: Wenn Ladungsträger durch den Bereich fließen, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält, wird die Leitfähigkeit eines Oxidhalbleiters gezeigt. Demzufolge kann dann, wenn die Bereiche, die InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthalten, in dem Oxidhalbleiter wie eine Wolke verteilt sind, eine hohe Feldeffektmobilität (µ) erzielt werden.
  • Im Gegensatz dazu ist die isolierende Eigenschaft des Bereichs, der GaOX3 oder dergleichen als Hauptkomponente enthält, höher als diejenige des Bereichs, der InX2ZnY2OZ2 oder InOX1 als Hauptkomponente enthält. Mit anderen Worten: Wenn die Bereiche, die GaOX3 oder dergleichen als Hauptkomponente enthalten, in dem Oxidhalbleiter verteilt sind, kann der Leckstrom unterdrückt werden, und kann eine vorteilhafte Schaltfunktion erzielt werden.
  • Folglich komplementieren dann, wenn ein CAC-OS für ein Halbleiterelement verwendet wird, die isolierende Eigenschaft, die aus GaOX3 oder dergleichen stammt, und die Leitfähigkeit, die aus InX2ZnY2OZ2 oder InOX1 stammt, miteinander, wodurch ein großer Durchlassstrom (Ion) und eine hohe Feldeffektmobilität (µ) erhalten werden können.
  • Ein Halbleiterelement, das einen CAC-OS beinhaltet, weist eine hohe Zuverlässigkeit auf. Daher wird der CAC-OS in verschiedenen Halbleitervorrichtungen, typischerweise einer Anzeige, vorteilhaft verwendet.
  • Mindestens ein Teil dieser Ausführungsform kann je nach Bedarf in Kombination mit einer beliebigen der anderen Ausführungsformen, die in dieser Beschreibung beschrieben werden, implementiert werden.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform werden Beispiele für ein Package und ein Kameramodul beschrieben, die jeweils einen Bildsensorchip beinhalten. Für den Bildsensorchip kann die Struktur einer Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet werden.
  • 29A ist eine perspektivische Außenansicht, die die Seite der oberen Oberfläche eines Packages zeigt, das einen Bildsensorchip beinhaltet. Das Package beinhaltet ein Package-Substrat 810, an dem ein Bildsensorchip 850 befestigt wird, ein Deckglas 820, einen Klebstoff 830 zum Binden des Package-Substrats 810 und des Deckglases 820 aneinander und dergleichen.
  • 29B ist eine perspektivische Außenansicht, die die Seite der unteren Oberfläche des Packages zeigt. An der unteren Oberfläche des Packages wird ein Ball-Grid-Array (BGA) ausgebildet, das Lotkugeln als Bumps 840 beinhaltet. Obwohl hier das BGA zum Einsatz kommt, kann alternativ ein Land-Grid-Array (LGA), ein Pin-Grid-Array (PGA) oder dergleichen zum Einsatz kommen.
  • 29C ist eine perspektivische Ansicht des Packages, in dem das Deckglas 820 und der Klebstoff 830 teilweise dargestellt werden. 29D ist eine Querschnittsansicht des Packages. Elektrodenpads 860 werden über dem Package-Substrat 810 ausgebildet, und sie sind über Durchgangslöcher 880 und Stege 885 elektrisch mit den Bumps 840 verbunden. Die Elektrodenpads 860 sind über Leitungen 870 elektrisch mit Elektroden des Bildsensorchips 850 verbunden.
  • 30A ist eine perspektivische Außenansicht, die die Seite der oberen Oberfläche eines Kameramoduls zeigt, in dem ein Bildsensorchip an einem Package mit einer Built-in-Linse montiert ist. Das Kameramodul beinhaltet ein Package-Substrat 811, an dem ein Bildsensorchip 851 befestigt wird, eine Linsenabdeckung 821, eine Linse 835 und dergleichen. Des Weiteren ist ein IC-Chip 890 mit Funktionen einer Treiberschaltung, einer Signalumwandlungsschaltung und dergleichen einer Abbildungsvorrichtung zwischen dem Package-Substrat 811 und dem Bildsensorchip 851 bereitgestellt. Somit wird ein System-in-Package (SiP) ausgebildet.
  • 30B ist eine perspektivische Außenansicht, die die Seite der unteren Oberfläche des Kameramoduls zeigt. An der unteren Oberfläche und vier Seitenflächen des Package-Substrats 811 werden Montagestege 841 bereitgestellt; diese Struktur kann als Quad-Flat-No-Lead-Package (QFN) bezeichnet werden. Obwohl hier QFN zum Einsatz kommt, kann alternativ ein Quad-Flat-Package (QFP), das vorstehende BGA oder dergleichen zum Einsatz kommen.
  • 30C ist eine perspektivische Ansicht des Moduls, in dem die Linsenabdeckung 821 und die Linse 835 teilweise dargestellt werden. 30D ist eine Querschnittsansicht des Kameramoduls. Die Stege 841 werden teilweise als Elektrodenpads 861 verwendet. Die Elektrodenpads 861 sind über Leitungen 871 elektrisch mit Elektroden des Bildsensorchips 851 und des IC-Chips 890 verbunden.
  • Der Bildsensorchip, der in dem Package mit der vorstehenden Struktur platziert ist, kann leicht montiert werden und in verschiedenen Halbleitervorrichtungen und elektronischen Geräten eingebaut werden.
  • Die Struktur, die bei dieser Ausführungsform beschrieben wird, kann in einer geeigneten Kombination mit einer beliebigen der Strukturen, die bei den anderen Ausführungsformen beschrieben werden, verwendet werden.
  • (Ausführungsform 8)
  • Beispiele für ein elektronisches Gerät, das die Abbildungsvorrichtung entsprechend einer Ausführungsform der vorliegenden Erfindung verwenden kann, umfassen Anzeigevorrichtungen, Personal Computer, Bildspeichervorrichtungen oder Bildwiedergabevorrichtungen, welche mit Aufzeichnungsmedien versehen sind, Mobiltelefone, Spielkonsolen (darunter auch tragbare Spielkonsolen), tragbare Datenendgeräte, E-Book-Lesegeräte, Kameras, wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf getragene Anzeigen bzw. Head-Mounted-Displays), Navigationssysteme, Audio-Wiedergabevorrichtungen (z. B. Car-Audio-Players und digitale Audio-Players), Kopiergeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (automated teller machines, ATM) und Verkaufsautomaten. 31A bis 31F stellen spezifische Beispiele für diese elektronischen Geräte dar.
  • 31A stellt eine Überwachungskamera dar, die ein Gehäuse 951, eine Linse 952, einen Trägerabschnitt 953 und dergleichen beinhaltet. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Überwachungskamera enthalten sein. Es sei angemerkt, dass eine „Überwachungskamera“ eine gewöhnliche Bezeichnung ist und die Anwendungen nicht einschränkt. Beispielsweise kann eine Vorrichtung, die eine Funktion einer Überwachungskamera aufweist, auch als Kamera oder Videokamera bezeichnet werden.
  • 31B stellt eine Videokamera dar, die ein erstes Gehäuse 971, ein zweites Gehäuse 972, einen Anzeigeabschnitt 973, Bedientasten 974, eine Linse 975, ein Gelenk 976 und dergleichen beinhaltet. Die Bedientasten 974 und die Linse 975 sind für das erste Gehäuse 971 bereitgestellt, und der Anzeigeabschnitt 973 ist für das zweite Gehäuse 972 bereitgestellt. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Überwachungskamera enthalten sein.
  • 31C stellt eine Digitalkamera dar, die ein Gehäuse 961, einen Auslöseknopf 962, ein Mikrophon 963, einen Licht emittierenden Abschnitt 967, eine Linse 965 und dergleichen beinhaltet. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Digitalkamera enthalten sein.
  • 31D stellt ein Informationsendgerät in Form einer Armbanduhr dar, das ein Gehäuse 931, einen Anzeigeabschnitt 932, ein Armband 933, Bedienknöpfe 935, eine Krone 936, eine Kamera 939 und dergleichen beinhaltet. Der Anzeigeabschnitt 932 kann ein Touchscreen sein. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem Informationsendgerät enthalten sein.
  • 31E stellt eine tragbare Spielkonsole dar, die Gehäuse 901 und 902, Anzeigeabschnitte 903 und 904, ein Mikrofon 905, Lautsprecher 906, eine Bedientaste 907, einen Stift 908, eine Kamera 909 und dergleichen beinhaltet. Obwohl die tragbare Spielkonsole in 31E die zwei Anzeigeabschnitte 903 und 904 umfasst, ist die Anzahl der in einer tragbaren Spielkonsole enthaltenen Anzeigeabschnitte nicht darauf beschränkt. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der tragbaren Spielkonsole enthalten sein.
  • 31F stellt ein tragbares Datenendgerät dar, das ein Gehäuse 911, einen Anzeigeabschnitt 912, eine Kamera 919 und dergleichen beinhaltet. Eine Touchscreen-Funktion des Anzeigeabschnitts 912 ermöglicht eine Eingabe und Ausgabe von Informationen. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem tragbaren Datenendgerät enthalten sein.
  • Bezugszeichenliste
  • a1: Ausgabesignal, a2: Ausgabesignal, b1: Ausgabesignal, c1: Ausgabesignal, C1: Kondensator, C2: Kondensator, C3: Kondensator, CN1: Zählerschaltung, CN2: Zählerschaltung, cnt1: Ausgabesignal, Fn1: schwebender Knoten, G1: Abtastleitung, G2: Abtastleitung, OUT1: Signalleitung, R1: Widerstand, Vbias2: Anschluss, Wd1: Signalleitung, Wd2: Signalleitung, 10: Abbildungselement, 12: Schaltung, 20: Pixel, 20a: Bestimmungsschaltung, 20A: Pixel, 20B: Pixel, 20C: Pixel, 21: Licht empfangende Schaltung, 21a: Licht empfangende Schaltung, 22: Verstärkerschaltung, 22a: Verstärkerschaltung, 22b: Speicherschaltung, 22c: Addierschaltung, 23: Speicherschaltung, 26: A/D-Wandlerschaltung, 26a: Komparator, 26b: Zählerschaltung, 27: Decoder-Schaltung, 28: Auswahlschaltung, 29: Steuerabschnitt, 30: Merkmalsextraktionsschaltung, 30a: Operationsverstärker, 30N: Synapsen-Schaltung, 31: Bestimmungsausgabeschaltung, 31a: arithmetische Schaltung, 31b: Speicherschaltung, 31N: Aktivierungsfunktions-Schaltung, 32: Merkmalsextraktionsschaltung, 32a: Eingabeauswahlschaltung, 32b: Inverter, 32c: Zählerschaltung, 32N: Synapsen-Schaltung, 33: Ausgabeschaltung, 33a: Bestimmungsschaltung, 33b: Schaltung, 33c: Speicherschaltung, 37: Anschluss, 38: Anschluss, 41: Transistor, 42: Transistor, 43: Transistor, 44: Transistor, 44a: Transistor, 44b: Transistor, 45a: Transistor, 45b: Transistor, 46: Transistor, 47: Transistor, 48: Transistor, 49: Transistor, 69: Leitung, 80: Isolierschicht, 81: Isolierschicht, 81a: Isolierschicht, 81b: Isolierschicht, 81e: Isolierschicht, 81g: Isolierschicht, 81h: Isolierschicht, 82: Leiter, 82a: Leiter, 82b: Leiter, 93: Leitung, 100: Abbildungsvorrichtung, 101: Transistor, 102: Transistor, 103: Transistor, 104: Transistor, 105: Transistor, 106: Transistor, 107: Transistor, 115: Substrat, 120: Isolierschicht, 130: Oxidhalbleiterschicht, 130a: Oxidhalbleiterschicht, 130b: Oxidhalbleiterschicht, 130c: Oxidhalbleiterschicht, 130d: Oxidhalbleiterschicht, 140: leitende Schicht, 145: Isolierschicht, 150: leitende Schicht, 155: Isolierschicht, 160: Isolierschicht, 170: leitende Schicht, 171: leitende Schicht, 172: leitende Schicht, 173: leitende Schicht, 180: Isolierschicht, 200: Leiter, 201: Leiter, 210: Isolierschicht, 231: Bereich, 232: Bereich, 300: Verstärkerschaltung, 301: Eingabeauswahlschaltung, 302: A/D-Wandlerschaltung, 303: Bestimmungsschaltung, 304: Speicherschaltung, 305: Auswahlschaltung, 306: Logikschaltung, 310: Bestimmungsausgabeschaltung, 405: Metallschicht, 406: Metallschicht, 561: photoelektrische Umwandlungsschicht, 562: lichtdurchlässige leitende Schicht, 563: Halbleiterschicht, 564: Halbleiterschicht, 565: Halbleiterschicht, 566: Elektrode, 566a: leitende Schicht, 566b: leitende Schicht, 567: Trennwand, 568: Lochinjektionsblockierschicht, 569: Elektroneninjektionsblockierschicht, 571: Leitung, 571a: leitende Schicht, 571b: leitende Schicht, 588: Leitung, 600: Siliziumsubstrat, 620: p+-Bereich, 630: p--Bereich, 640: n-Typ-Bereich, 650: p+-Bereich, 660: Halbleiterschicht, 810: Package-Substrat, 811: Package-Substrat, 820: Deckglas, 821: Linsenabdeckung, 830: Klebstoff, 835: Linse, 840: Bump, 841: Steg, 850: Bildsensorchip, 851: Bildsensorchip, 860: Elektrodenpad, 861: Elektrodenpad, 870: Leitung, 871: Leitung, 880: Durchgangsloch, 885: Steg, 890: IC-Chip, 901: Gehäuse, 902: Gehäuse, 903: Anzeigeabschnitt, 904: Anzeigeabschnitt, 905: Mikrofon, 906: Lautsprecher, 907: Bedientaste, 908: Stift, 909: Kamera, 911: Gehäuse, 912: Anzeigeabschnitt, 919: Kamera, 931: Gehäuse, 932: Anzeigeabschnitt, 933: Armband, 935: Knopf, 936: Krone, 939: Kamera, 951: Gehäuse, 952: Linse, 953: Trägerabschnitt, 961: Gehäuse, 962: Auslöseknopf, 963: Mikrophon, 965: Linse, 967: Licht emittierender Abschnitt, 971: Gehäuse, 972: Gehäuse, 973: Anzeigeabschnitt, 974: Bedientaste, 975: Linse, 976: Gelenk, 1530: lichtundurchlässige Schicht, 1540: Mikrolinsenanordnung, 1550a: optische Umwandlungsschicht, 1550b: optische Umwandlungsschicht und 1550c: optische Umwandlungsschicht.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2016-153192 , eingereicht beim japanischen Patentamt am 3. August 2016, und auf der japanischen Patentanmeldung mit der Seriennr. 2016-153194 , eingereicht beim japanischen Patentamt am 3. August 2016, deren gesamte Inhalte hiermit zum Gegenstand der vorliegenden Offenlegung gemacht sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016153192 [0352]
    • JP 2016153194 [0352]

Claims (13)

  1. Abbildungsvorrichtung mit einem Neuron in einem neuronalen Netz, die umfasst: eine Vielzahl von ersten Pixeln; eine erste Schaltung; eine zweite Schaltung; und eine dritte Schaltung, wobei jedes der Vielzahl von ersten Pixeln ein photoelektrisches Umwandlungselement beinhaltet, wobei das photoelektrische Umwandlungselement elektrisch mit der ersten Schaltung verbunden ist, wobei die erste Schaltung elektrisch mit der zweiten Schaltung verbunden ist, wobei die zweite Schaltung elektrisch mit der dritten Schaltung verbunden ist, wobei jedes der Vielzahl von ersten Pixeln ein Eingabesignal des Neurons in dem neuronalen Netz erzeugt, wobei die erste Schaltung, die zweite Schaltung und die dritte Schaltung als Neuron dienen, und wobei die dritte Schaltung eine Schnittstelle beinhaltet, die mit dem neuronalen Netz verbunden ist.
  2. Abbildungsvorrichtung nach Anspruch 1, wobei jedes der Vielzahl von ersten Pixeln dazu konfiguriert ist, empfangenes Licht in ein analoges Signal umzuwandeln, wobei die erste Schaltung dazu konfiguriert ist, das analoge Signal zu verstärken, wobei die zweite Schaltung dazu konfiguriert ist, eine Vielzahl von verstärkten analogen Signalen zu addieren, wobei die dritte Schaltung dazu konfiguriert ist, unter Verwendung einer Aktivierungsfunktion addierte analoge Signale in Merkmalsdaten umzuwandeln, und wobei die dritte Schaltung dazu konfiguriert ist, die Merkmalsdaten zu bestimmen.
  3. Abbildungsvorrichtung nach Anspruch 1, wobei die erste Schaltung eine Verstärkerschaltung, eine erste Speicherschaltung und eine erste Addierschaltung beinhaltet, wobei die zweite Schaltung eine zweite Addierschaltung beinhaltet, wobei die dritte Schaltung eine erste arithmetische Schaltung und eine zweite Speicherschaltung beinhaltet, wobei jedes der Vielzahl von ersten Pixeln dazu konfiguriert ist, Licht in ein erstes Signal umzuwandeln und dieses auszugeben, wobei die Verstärkerschaltung dazu konfiguriert ist, das erste Signal mit einem Verstärkungsfaktor, der in der ersten Speicherschaltung gehalten wird, zu verstärken, wobei die erste Addierschaltung dazu konfiguriert ist, eine Offset-Spannung zu dem verstärkten ersten Signal zu addieren, wobei die erste Addierschaltung dazu konfiguriert ist, ein zweites Signal, das ein Ergebnis der Addition der Offset-Spannung ist, an das erste Signal auszugeben, wobei die zweite Addierschaltung dazu konfiguriert ist, eine Vielzahl von zweiten Signalen zu addieren, wobei die zweite Addierschaltung dazu konfiguriert ist, ein drittes Signal, das durch Addition der Vielzahl von zweiten Signalen erhalten wird und das ein analoges Signal ist, auszugeben, wobei die erste arithmetische Schaltung dazu konfiguriert ist, das dritte Signal zu bestimmen und zu binarisieren, wobei die erste arithmetische Schaltung dazu konfiguriert ist, der zweiten Speicherschaltung das binarisierte Signal als Merkmalsdaten zuzuführen, und wobei die zweite Speicherschaltung dazu konfiguriert ist, die Merkmalsdaten an das neuronale Netz auszugeben.
  4. Abbildungsvorrichtung nach Anspruch 1, wobei jedes der Vielzahl von ersten Pixeln dazu konfiguriert ist, empfangenes Licht in ein analoges Signal umzuwandeln und das analoge Signal als viertes Signal auszugeben, wobei die erste Schaltung dazu konfiguriert ist, das vierte Signal in ein digitales Signal umzuwandeln, wobei die erste Schaltung dazu konfiguriert ist, ein fünftes Signal, das ein Merkmal aufweist, zu erzeugen, indem ein Pegel des digitalen Signals unter Verwendung einer Bitverschiebung klassifiziert wird, wobei die zweite Schaltung dazu konfiguriert ist, das Merkmal des fünften Signals zu extrahieren und zählen, wobei die dritte Schaltung dazu konfiguriert ist, unter Verwendung einer Aktivierungsfunktion ein Gesamtergebnis in Merkmalsdaten umzuwandeln, und wobei die dritte Schaltung dazu konfiguriert ist, die Merkmalsdaten zu bestimmen.
  5. Abbildungsvorrichtung nach Anspruch 4, wobei die erste Schaltung eine erste Eingabeauswahlschaltung, eine Analog-Digital-Wandlerschaltung, eine erste Bestimmungsschaltung und eine erste Speicherschaltung beinhaltet, wobei die zweite Schaltung eine zweite Eingabeauswahlschaltung und eine Merkmalsextraktionsschaltung beinhaltet, wobei die dritte Schaltung eine zweite Bestimmungsschaltung und eine zweite Speicherschaltung beinhaltet, wobei die erste Eingabeauswahlschaltung dazu konfiguriert ist, ein beliebiges einer Vielzahl von vierten Signalen auszuwählen, wobei die Analog-Digital-Wandlerschaltung dazu konfiguriert ist, das ausgewählte vierte Signal in das digitale Signal umzuwandeln, wobei die erste Bestimmungsschaltung dazu konfiguriert ist, das digitale Signal entsprechend einem Betrag einer ausgewählten Bitverschiebung um eine Zweierpotenz zu verstärken, wobei die erste Bestimmungsschaltung dazu konfiguriert ist, einen Pegel des verstärkten digitalen Signals entsprechend dem Betrag einer Bitverschiebung zu bestimmen, wobei die erste Bestimmungsschaltung dazu konfiguriert ist, der ersten Speicherschaltung ein Bestimmungsergebnis als fünftes Signal zuzuführen, wobei die zweite Eingabeauswahlschaltung dazu konfiguriert ist, das fünfte Signal, das in der ersten Speicherschaltung gehalten wird, sequenziell auszuwählen und das ausgewählte fünfte Signal an die Merkmalsextraktionsschaltung auszugeben, wobei die Merkmalsextraktionsschaltung dazu konfiguriert ist, das fünfte Signal mit dem Merkmal zu zählen, wobei die zweite Bestimmungsschaltung ein Zählerergebnis mit einer gegebenen Bedingung vergleicht, wobei die zweite Bestimmungsschaltung dazu konfiguriert ist, der zweiten Speicherschaltung ein Vergleichsergebnis als Merkmalsdaten zuzuführen, und wobei die zweite Speicherschaltung dazu konfiguriert ist, die Merkmalsdaten an das neuronale Netz auszugeben.
  6. Abbildungsvorrichtung nach Anspruch 1, die ferner umfasst: eine Signalleitung; und eine zweite Analog-Digital-Wandlerschaltung, wobei jedes der Vielzahl von ersten Pixeln dazu konfiguriert ist, empfangenes Licht in ein analoges Signal umzuwandeln, und wobei der zweiten Analog-Digital-Wandlerschaltung das analoge Signal von jedem der Vielzahl von ersten Pixeln über die Signalleitung zugeführt wird.
  7. Abbildungsvorrichtung nach Anspruch 4, wobei die dritte Schaltung eine Auswahlschaltung beinhaltet, und wobei die Merkmalsdaten in Datenblöcke unterteilt werden, die jeweils eine ausgewählte Länge aufweisen, und an das neuronale Netz ausgegeben werden.
  8. Abbildungsvorrichtung nach Anspruch 1, wobei jedes der Vielzahl von ersten Pixeln einen ersten Transistor beinhaltet, und wobei der erste Transistor ein Metalloxid in einer Halbleiterschicht beinhaltet.
  9. Abbildungsvorrichtung nach Anspruch 8, wobei der erste Transistor, der in jedem der Vielzahl von ersten Pixeln enthalten ist, ein Metalloxid in der Halbleiterschicht beinhaltet, und wobei ein zweiter Transistor, der in einer anderen Schaltung als die Vielzahl von ersten Pixeln enthalten ist, einkristallines Silizium in einer Halbleiterschicht enthält.
  10. Abbildungsvorrichtung nach Anspruch 8, wobei der erste Transistor ein Rückgate beinhaltet.
  11. Abbildungsvorrichtung nach Anspruch 8, wobei der erste Transistor einen Bereich umfasst, der sich mit dem photoelektrischen Umwandlungselement überlappt.
  12. Abbildungsmodul, das umfasst: die Abbildungsvorrichtung nach Anspruch 1; und eine Linse.
  13. Elektronisches Gerät, das umfasst: die Abbildungsvorrichtung nach Anspruch 1; und eine Anzeigevorrichtung.
DE112017003898.7T 2016-08-03 2017-07-24 Abbildungsvorrichtungen und Bildsensor Active DE112017003898B4 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2016153194 2016-08-03
JP2016-153192 2016-08-03
JP2016153192 2016-08-03
JP2016-153194 2016-08-03
PCT/IB2017/054457 WO2018025116A1 (en) 2016-08-03 2017-07-24 Imaging device, imaging module, electronic device, and imaging system

Publications (2)

Publication Number Publication Date
DE112017003898T5 true DE112017003898T5 (de) 2019-04-18
DE112017003898B4 DE112017003898B4 (de) 2024-07-18

Family

ID=61069649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017003898.7T Active DE112017003898B4 (de) 2016-08-03 2017-07-24 Abbildungsvorrichtungen und Bildsensor

Country Status (7)

Country Link
US (3) US20180039882A1 (de)
JP (5) JP7008445B2 (de)
KR (3) KR20230133409A (de)
CN (2) CN111526267B (de)
DE (1) DE112017003898B4 (de)
TW (2) TWI758307B (de)
WO (1) WO2018025116A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956526B2 (en) 2018-12-05 2024-04-09 Sony Group Corporation Image capturing element, image capturing device and method

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017098698A (ja) 2015-11-20 2017-06-01 セイコーエプソン株式会社 撮像装置、電子機器および撮像方法
KR102654485B1 (ko) * 2016-12-30 2024-04-03 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN109920808B (zh) * 2017-12-13 2024-05-14 松下知识产权经营株式会社 摄像装置
JP2019145596A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えたｘ線撮像パネルと製造方法
JP2019145594A (ja) * 2018-02-16 2019-08-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた撮像パネルと製造方法
US11062205B2 (en) * 2018-04-06 2021-07-13 Universal Display Corporation Hybrid neuromorphic computing display
WO2019210275A2 (en) * 2018-04-26 2019-10-31 David Schie Event driven mathematical engine and method
US12069870B2 (en) * 2018-06-11 2024-08-20 Cyberswarm, Inc. Synapse array
JP2019220685A (ja) * 2018-06-19 2019-12-26 シャープ株式会社 放射線検出器
US11515873B2 (en) 2018-06-29 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN112313736B (zh) 2018-07-05 2022-12-02 株式会社半导体能源研究所 显示装置及电子设备
US10924090B2 (en) * 2018-07-20 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising holding units
US11521996B2 (en) * 2018-07-20 2022-12-06 Semiconductor Energy Laboratory Co., Ltd. Imaging panel comprising a photoelectric conversion element and a first pixel circuit, and imaging device
US10708522B2 (en) 2018-08-10 2020-07-07 International Business Machines Corporation Image sensor with analog sample and hold circuit control for analog neural networks
JP7527204B2 (ja) * 2018-09-11 2024-08-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
CN109508786B (zh) * 2018-09-29 2022-04-08 南京邮电大学 一种学习、记忆和判决识别的光子类脑器件及其制备方法
KR102094275B1 (ko) * 2018-11-20 2020-03-30 광주과학기술원 이미지 센서 및 이미지 센서를 활용하는 이미지인식장치
KR102178561B1 (ko) * 2018-12-04 2020-11-13 서울대학교산학협력단 시각 적응을 모사한 다이나믹 비전 센서
US10978563B2 (en) * 2018-12-21 2021-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10861551B2 (en) * 2018-12-28 2020-12-08 Micron Technology, Inc. Memory cells configured to generate weighted inputs for neural networks
TWI685959B (zh) * 2019-01-07 2020-02-21 力晶積成電子製造股份有限公司 影像感測器及其製造方法
FR3093378B1 (fr) * 2019-03-01 2022-12-23 Isorg Capteur d'images couleur et infrarouge
US11037968B2 (en) * 2019-04-05 2021-06-15 Waymo Llc Image sensor architecture
JP7500552B2 (ja) 2019-05-08 2024-06-17 株式会社半導体エネルギー研究所 半導体装置
WO2021014258A1 (ja) 2019-07-19 2021-01-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN110474998A (zh) * 2019-07-30 2019-11-19 维沃移动通信（杭州）有限公司 终端设备
WO2021033065A1 (ja) 2019-08-22 2021-02-25 株式会社半導体エネルギー研究所 撮像装置および電子機器
WO2021070000A1 (ja) 2019-10-11 2021-04-15 株式会社半導体エネルギー研究所 撮像システム及び監視システム
KR102230234B1 (ko) * 2019-10-31 2021-03-19 동국대학교 산학협력단 스위치-커패시터를 이용한 이미지 마스크 처리 회로 및 방법
JP7315452B2 (ja) * 2019-12-20 2023-07-26 株式会社ジャパンディスプレイ 光センサ装置
JPWO2021130593A1 (de) 2019-12-27 2021-07-01
US11050965B1 (en) 2020-03-18 2021-06-29 Gwangju Institute Of Science And Technology Image sensor and image recognition apparatus using the same
CN111667064B (zh) * 2020-04-22 2023-10-13 南京惟心光电系统有限公司 基于光电计算单元的混合型神经网络及其运算方法
CN111638427B (zh) * 2020-06-03 2021-05-28 西南交通大学 一种基于核胶囊神经元覆盖的变压器故障检测方法
US20220147799A1 (en) * 2020-11-12 2022-05-12 Samsung Electronics Co., Ltd. Neural computer including image sensor capable of controlling photocurrent

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016153194A (ja) 2015-02-20 2016-08-25 昭和アルミニウム缶株式会社 印刷装置および缶体の製造方法
JP2016153192A (ja) 2015-02-20 2016-08-25 株式会社近畿開発 コンクリート構造体のプレストレス導入方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242488A (ja) * 1989-03-16 1990-09-26 Masayoshi Umeno 画像処理装置
JP2662075B2 (ja) * 1990-04-25 1997-10-08 三菱電機株式会社 積層型三次元半導体集積回路
JPH0467259A (ja) 1990-07-09 1992-03-03 Hitachi Ltd 情報処理装置
US5161014A (en) * 1990-11-26 1992-11-03 Rca Thomson Licensing Corporation Neural networks as for video signal processing
JPH04216160A (ja) * 1990-12-17 1992-08-06 Nippon Telegr & Teleph Corp <Ntt> ニュ−ラルネットワ−ク回路
JP2942047B2 (ja) * 1991-03-15 1999-08-30 シャープ株式会社 ビデオカメラ
US5901246A (en) * 1995-06-06 1999-05-04 Hoffberg; Steven M. Ergonomic man-machine interface incorporating adaptive pattern recognition based control system
JP2809954B2 (ja) * 1992-03-25 1998-10-15 三菱電機株式会社 画像感知および処理のための装置および方法
EP0630150B1 (de) * 1993-06-18 1998-08-05 Hewlett-Packard Company Neuronales Netzwerk für Farbumsetzungen
DE69534929T2 (de) * 1994-09-30 2006-11-16 Matsushita Electric Industrial Co., Ltd., Kadoma Bildaufnahmevorrichtung
JP3642591B2 (ja) 1994-11-29 2005-04-27 株式会社日立メディコ 画像処理装置
JPH08178637A (ja) 1994-12-27 1996-07-12 Mitsubishi Electric Corp 画像処理装置及び画像処理方法
JPH08204567A (ja) * 1995-01-31 1996-08-09 Canon Inc 半導体装置とこれを用いた半導体回路、相関演算装置、ａ／ｄ変換器、ｄ／ａ変換器及び信号処理システム
JPH1031551A (ja) 1996-07-15 1998-02-03 Mitsubishi Electric Corp ヒューマンインターフェースシステムおよびこれを使用した高速移動物体位置検出装置
JPH10300165A (ja) 1997-04-28 1998-11-13 Mitsubishi Electric Corp 空気調和装置
JP2980063B2 (ja) 1997-06-10 1999-11-22 三菱電機株式会社 画像処理装置
JPH11175653A (ja) 1997-12-08 1999-07-02 Mitsubishi Electric Corp 人工網膜チップ応用監視システム
JPH11177889A (ja) 1997-12-16 1999-07-02 Mitsubishi Electric Corp 人工網膜回路を用いた撮像装置
US6768515B1 (en) 1999-03-05 2004-07-27 Clarity Technologies, Inc. Two architectures for integrated realization of sensing and processing in a single device
JP2001094888A (ja) * 1999-09-22 2001-04-06 Canon Inc 撮像装置
KR101119851B1 (ko) 2004-09-09 2012-03-16 국립대학법인 홋가이도 다이가쿠 기능소자, 기억소자, 자기기록소자, 태양전지,광전변환소자, 발광소자, 촉매반응창치 및 클린유닛
WO2007015710A2 (en) * 2004-11-09 2007-02-08 Board Of Regents, The University Of Texas System The fabrication and application of nanofiber ribbons and sheets and twisted and non-twisted nanofiber yarns
US20070047803A1 (en) * 2005-08-30 2007-03-01 Nokia Corporation Image processing device with automatic white balance
EP3614442A3 (de) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement mit halbleiteroxidschicht und herstellungsverfahren dafür
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
TW200919210A (en) * 2007-07-18 2009-05-01 Steven Kays Adaptive electronic design
TW200926033A (en) * 2007-07-18 2009-06-16 Steven Kays Adaptive electronic design
KR20090107254A (ko) 2008-04-08 2009-10-13 삼성전자주식회사 이진 광신호를 이용한 이미지 센서 및 구동방법
JP2010283787A (ja) 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5220777B2 (ja) 2010-01-21 2013-06-26 オリンパス株式会社 画像処理装置、撮像装置、プログラム及び画像処理方法
JP5500007B2 (ja) 2010-09-03 2014-05-21 ソニー株式会社 固体撮像素子およびカメラシステム
US8203116B2 (en) * 2010-10-19 2012-06-19 Raytheon Company Scene based non-uniformity correction for infrared detector arrays
US20120113119A1 (en) * 2010-11-05 2012-05-10 Nova Research, Inc. Super resolution infrared imaging system
US8583577B2 (en) 2011-05-25 2013-11-12 Qualcomm Incorporated Method and apparatus for unsupervised training of input synapses of primary visual cortex simple cells and other neural circuits
JP2013009172A (ja) * 2011-06-24 2013-01-10 Olympus Corp 撮像装置及び画像生成方法
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP5870871B2 (ja) 2012-08-03 2016-03-01 株式会社デンソー 画像処理装置及び、当該画像処理装置を用いた車両制御システム
JP2015056700A (ja) 2013-09-10 2015-03-23 株式会社東芝 撮像素子、撮像装置および半導体装置
JP6139361B2 (ja) 2013-09-30 2017-05-31 株式会社東芝 医用画像処理装置、治療システム及び医用画像処理方法
KR102114343B1 (ko) 2013-11-06 2020-05-22 삼성전자주식회사 센싱 픽셀 및 이를 포함하는 이미지 센서
JP6582416B2 (ja) * 2014-05-15 2019-10-02 株式会社リコー 画像処理装置、画像処理方法及びプログラム
KR102215751B1 (ko) 2014-06-11 2021-02-16 삼성전자주식회사 데이터 전송 효율을 높일 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 이미지 처리 시스템
JP6403461B2 (ja) * 2014-07-01 2018-10-10 キヤノン株式会社 撮像装置及びその駆動方法
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
JP2016029795A (ja) 2014-07-18 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、撮像装置及び電子機器
JP6494207B2 (ja) 2014-07-31 2019-04-03 キヤノン株式会社 光電変換装置、光電変換システム、光電変換装置の駆動方法
JP6674838B2 (ja) 2015-05-21 2020-04-01 株式会社半導体エネルギー研究所 電子装置
WO2017037568A1 (en) 2015-08-31 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or electronic device including the semiconductor device
KR102609997B1 (ko) 2015-10-23 2023-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 모듈 및 전자 기기
WO2017068490A1 (en) 2015-10-23 2017-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN108701480B (zh) 2016-03-10 2022-10-14 株式会社半导体能源研究所 半导体装置
CN115995242A (zh) 2016-03-18 2023-04-21 株式会社半导体能源研究所 半导体装置
JP6540886B2 (ja) * 2016-03-30 2019-07-10 株式会社ニコン 特徴抽出素子、特徴抽出システム、および判定装置
JP7135293B2 (ja) 2017-10-25 2022-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016153194A (ja) 2015-02-20 2016-08-25 昭和アルミニウム缶株式会社 印刷装置および缶体の製造方法
JP2016153192A (ja) 2015-02-20 2016-08-25 株式会社近畿開発 コンクリート構造体のプレストレス導入方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11956526B2 (en) 2018-12-05 2024-04-09 Sony Group Corporation Image capturing element, image capturing device and method

Also Published As

Publication number Publication date
US20230297822A1 (en) 2023-09-21
JP2023009241A (ja) 2023-01-19
KR102322723B1 (ko) 2021-11-04
JP7008445B2 (ja) 2022-01-25
KR20230133409A (ko) 2023-09-19
TW202223763A (zh) 2022-06-16
TWI789259B (zh) 2023-01-01
US11699068B2 (en) 2023-07-11
JP2020065305A (ja) 2020-04-23
CN109478557A (zh) 2019-03-15
US20180039882A1 (en) 2018-02-08
DE112017003898B4 (de) 2024-07-18
KR20210134066A (ko) 2021-11-08
TW201810134A (zh) 2018-03-16
JP2024100893A (ja) 2024-07-26
CN111526267B (zh) 2022-09-02
WO2018025116A1 (en) 2018-02-08
CN111526267A (zh) 2020-08-11
JP2021108489A (ja) 2021-07-29
US20200226457A1 (en) 2020-07-16
CN109478557B (zh) 2023-07-28
JP7303842B2 (ja) 2023-07-05
JP2018026812A (ja) 2018-02-15
KR20190032387A (ko) 2019-03-27
TWI758307B (zh) 2022-03-21
JP6788757B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
DE112017003898B4 (de) Abbildungsvorrichtungen und Bildsensor
DE112018002719T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112018003617T5 (de) Abbildungsvorrichtung und elektronisches Gerät
KR102698685B1 (ko) 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
JP6960025B2 (ja) 撮像装置
DE112018003051T5 (de) Abbildungsvorrichtung und elektronisches Gerät
JP7289946B2 (ja) 撮像装置
DE112016000146T5 (de) Halbleitervorrichtung und elektronische Vorrichtung
DE112015001790T5 (de) Halbleitervorrichtung, Ansteuerverfahren der Halbleitervorrichtung und Ansteuerverfahren eines elektronischen Geräts
JP2020191472A (ja) 撮像装置
JP6904730B2 (ja) 撮像装置
DE112021002375T5 (de) Abbildungsvorrichtung und elektronisches Gerät
DE112020003782T5 (de) Abbildungsvorrichtung oder Abbildungssystem
DE112021003951T5 (de) Abbildungsvorrichtung und elektronische Vorrichtung
US20230090488A1 (en) Imaging device, electronic device, and moving object

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: GLAWE DELFS MOLL PARTNERSCHAFT MBB VON PATENT-, DE

R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division