DE112018002719T5

DE112018002719T5 - Abbildungsvorrichtung und elektronisches Gerät

Info

Publication number: DE112018002719T5
Application number: DE112018002719.8T
Authority: DE
Inventors: Takayuki Ikeda; Yoshiyuki Kurokawa; Shintaro Harada; Hidetomo Kobayashi; Roh Yamamoto; Kiyotaka KIMURA; Takashi Nakagawa; Yusuke Negoro
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2017-05-26
Filing date: 2018-05-16
Publication date: 2020-02-13
Also published as: JPWO2018215882A1; WO2018215882A1; CN110651468A; JP7322239B2; JP2020156096A; CN114628425A; US20210384239A1; JP2023129625A; US11728355B2; JP2022105562A; CN110651468B; KR102554664B1; KR20200012917A; US20200176493A1; US20210134860A9; US11101302B2; US20230387147A1

Abstract

Eine Abbildungsvorrichtung wird bereitgestellt, die geeignet ist, eine Bildverarbeitung durchzuführen. Analoge Daten (Bilddaten), die durch einen Abbildungsvorgang erhalten werden, werden in einem Pixel gehalten. In dem Pixel wird eine Produkt-Summen-Operation unter Verwendung der analogen Daten und eines beliebigen Gewichtskoeffizienten durchgeführt, um die Daten in Binärdaten umzuwandeln. Die Binärdaten werden in ein neuronales Netz oder dergleichen eingegeben, wodurch eine Verarbeitung, wie z. B. eine Bilderkennung, durchgeführt werden kann. Da eine große Menge an Bilddaten als analoge Daten in dem Pixel gehalten werden kann, kann die Behandlung effizient durchgeführt werden.

Description

Technisches Gebiet
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Abbildungsvorrichtung.
Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet einer Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung (Zusammensetzung eines Materials). Daher umfassen konkrete Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung offenbart wird, eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Abbildungsvorrichtung, ein Betriebsverfahren dafür und ein Herstellungsverfahren dafür.
In dieser Beschreibung und dergleichen ist mit einer Halbleitervorrichtung im Allgemeinen eine Vorrichtung gemeint, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Transistor und eine Halbleiterschaltung sind Ausführungsformen von Halbleitervorrichtungen. Außerdem beinhalten in einigen Fällen eine Speichervorrichtung, eine Anzeigevorrichtung, eine Abbildungsvorrichtung und ein elektronisches Gerät jeweils eine Halbleitervorrichtung.
Stand der Technik
Eine Technik, bei der ein Transistor unter Verwendung eines Oxidhalbleiterdünnfilms ausgebildet wird, der über einem Substrat ausgebildet ist, hat Aufmerksamkeit erregt. Beispielsweise offenbart Patentdokument 1 eine Abbildungsvorrichtung mit einer Struktur, bei der ein Transistor, der einen Oxidhalbleiter enthält und einen sehr niedrigen Sperrstrom aufweist, für eine Pixelschaltung verwendet wird.
Außerdem offenbart Patentdokument 2 eine Technik, bei der einer Abbildungsvorrichtung eine Berechnungsfunktion hinzugefügt wird.
[Referenzen]
[Patentdokumente]

[Patentdokument 1] Japanische Patentoffenlegungsschrift Nr. 2011-119711
[Patentdokument 2] Japanische Patentoffenlegungsschrift Nr. 2016-123087

Zusammenfassung der Erfindung
Durch die Erfindung zu lösendes Problem
Durch eine technologische Entwicklung ist es möglich geworden, durch eine Abbildungsvorrichtung, die einen Festkörper-Bildsensor, wie z. B. einen CMOS-Bildsensor, beinhaltet, ein Bild mit höherer Qualität leicht aufzunehmen. Von der nächsten Generation wird erwartet, dass eine Abbildungsvorrichtung mit einer zusätzlichen intellektuellen Funktion ausgestattet wird.
Eine Komprimierung der Bilddaten oder eine Bilderkennung wird gegenwärtig durchgeführt, nachdem Bilddaten (analoge Daten) in digitale Daten umgewandelt und nach außen extrahiert worden sind. Wenn diese Verarbeitungen innerhalb einer Abbildungsvorrichtung durchgeführt werden könnten, würde eine schnelle Kommunikation mit einem externen Gerät zustande kommen, wodurch die Benutzerfreundlichkeit verbessert wird. Eine Last einer Peripherievorrichtung oder der Stromverbrauch kann auch verringert werden. Außerdem kann dann, wenn eine komplizierte Datenverarbeitung unter Verwendung analoger Daten durchgeführt werden kann, die Zeit zur Datenumwandlung verkürzt werden.
Infolgedessen ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine Abbildungsvorrichtung bereitzustellen, die geeignet ist, eine Bildverarbeitung durchzuführen. Eine weitere Aufgabe ist, eine Abbildungsvorrichtung bereitzustellen, die geeignet ist, erhaltene Bilddaten zu erkennen. Eine weitere Aufgabe ist, eine Abbildungsvorrichtung bereitzustellen, die geeignet ist, erhaltene Bilddaten zu komprimieren.
Eine weitere Aufgabe ist, eine Abbildungsvorrichtung mit geringem Stromverbrauch bereitzustellen. Eine weitere Aufgabe ist, eine Abbildungsvorrichtung bereitzustellen, die geeignet ist, mit hoher Empfindlichkeit ein Bild aufzunehmen. Eine weitere Aufgabe ist, eine Abbildungsvorrichtung mit hoher Zuverlässigkeit bereitzustellen. Eine weitere Aufgabe ist, eine neuartige Abbildungsvorrichtung oder dergleichen bereitzustellen. Eine weitere Aufgabe ist, ein Betriebsverfahren für die Abbildungsvorrichtung bereitzustellen. Eine weitere Aufgabe ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht alle dieser Aufgaben erfüllen muss. Es sei angemerkt, dass weitere Aufgaben aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich sind und davon abgeleitet werden können.
Mittel zur Lösung des Problems
Eine Ausführungsform der vorliegenden Erfindung betrifft eine Abbildungsvorrichtung, die geeignet ist, Daten in einem Pixel zu halten und die Daten arithmetisch zu verarbeiten.
Eine Ausführungsform der vorliegenden Erfindung ist eine Abbildungsvorrichtung, die einen Pixelblock, eine erste Schaltung und eine zweite Schaltung beinhaltet. Der Pixelblock beinhaltet eine Vielzahl von Pixeln und eine dritte Schaltung. Die Pixel und die dritte Schaltung sind über eine erste Leitung elektrisch miteinander verbunden. Die Pixel weisen eine Funktion zum Erhalten eines ersten Signals durch photoelektrische Umwandlung auf. Die Pixel weisen eine Funktion zum Erzeugen von zweiten Signalen durch Multiplizieren des ersten Signals mit einem beliebigen Multiplikator und zum Ausgeben der zweiten Signale an die erste Leitung auf. Die dritte Schaltung weist eine Funktion zum Erzeugen eines dritten Signals durch Berechnung der Summe der an die erste Leitung ausgegebenen zweiten Signale und zum Ausgeben des dritten Signals an die erste Schaltung auf. Die erste Schaltung erzeugt ein viertes Signal durch Binarisierung des dritten Signals und gibt das vierte Signal an die zweite Schaltung aus.
Die zweite Schaltung kann eine Funktion zum parallelen-seriellen Umwandeln des vierten Signals aufweisen. Alternativ kann die zweite Schaltung ein neuronales Netz beinhalten, bei dem das vierte Signal als Eingabedaten verwendet wird.
Die Vielzahl von Pixeln ist vorzugsweise in einer Matrix angeordnet, und eine beliebige Spalte wird von Licht abgeschirmt.
Die Pixel können jeweils ein photoelektrisches Umwandlungselement, einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor, einen vierten Transistor und einen ersten Kondensator beinhalten. Eine Elektrode des photoelektrisches Umwandlungselements wäre dann elektrisch mit einem Anschluss von Source und Drain des ersten Transistors verbunden. Der andere Anschluss von Source und Drain des ersten Transistors wäre dann elektrisch mit einem Anschluss von Source und Drain des zweiten Transistors verbunden. Der Anschluss von Source und Drain des zweiten Transistors wäre dann elektrisch mit einem Gate des dritten Transistors verbunden. Das Gate des dritten Transistors wäre dann elektrisch mit einer Elektrode des ersten Kondensators verbunden. Ein Anschluss von Source und Drain des dritten Transistors wäre dann elektrisch mit der ersten Leitung verbunden. Die andere Elektrode des ersten Kondensators wäre dann elektrisch mit einem Anschluss von Source und Drain des vierten Transistors verbunden. Der erste und der zweite Transistor können jeweils ein Metalloxid in einem Kanalbildungsbereich enthalten.
Die Pixel können ferner jeweils einen fünften Transistor und einen sechsten Transistor beinhalten. Ein Gate des fünften Transistors wäre dann elektrisch mit dem Gate des dritten Transistors verbunden. Ein Anschluss von Source und Drain des fünften Transistors wäre dann elektrisch mit einem Anschluss von Source und Drain des sechsten Transistors verbunden.
Der dritte und der vierte Transistor enthalten jeweils vorzugsweise Silizium in einem Kanalbildungsbereich.
Die dritte Schaltung kann eine Stromversorgungsschaltung, einen siebten Transistor, einen achten Transistor, einen neunten Transistor, einen zweiten Kondensator und einen Widerstand beinhalten. Die Stromversorgungsschaltung wäre dann elektrisch mit der ersten Leitung verbunden. Die erste Leitung wäre dann elektrisch mit einer Elektrode des zweiten Kondensators verbunden. Die Elektrode des zweiten Kondensators wäre dann elektrisch mit einer Elektrode des Widerstandes verbunden. Die andere Elektrode des zweiten Kondensators wäre dann elektrisch mit einem Anschluss von Source und Drain des siebten Transistors verbunden. Der Anschluss von Source und Drain des siebten Transistors wäre dann elektrisch mit einem Gate des achten Transistors verbunden. Ein Anschluss von Source und Drain des achten Transistors wäre dann elektrisch mit einem Anschluss von Source und Drain des neunten Transistors verbunden.
Der siebte bis neunte Transistor enthalten jeweils vorzugsweise Silizium in einem Kanalbildungsbereich.
Das Metalloxid enthält vorzugsweise In, Zn und M (M ist Al, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf).
Das photoelektrische Umwandlungselement enthält vorzugsweise Selen oder eine Selen enthaltende Verbindung.
Wirkung der Erfindung
Gemäß einer Ausführungsform der vorliegenden Erfindung kann eine Abbildungsvorrichtung bereitgestellt werden, die geeignet ist, eine Bildverarbeitung durchzuführen. Alternativ kann eine Abbildungsvorrichtung bereitgestellt werden, die geeignet ist, erhaltene Bilddaten zu erkennen. Alternativ kann eine Abbildungsvorrichtung bereitgestellt werden, die geeignet ist, erhaltene Bilddaten zu komprimieren.
Alternativ kann eine Abbildungsvorrichtung mit geringem Stromverbrauch bereitgestellt werden. Alternativ kann eine Abbildungsvorrichtung bereitgestellt werden, die geeignet ist, mit hoher Empfindlichkeit ein Bild aufzunehmen. Alternativ kann eine Abbildungsvorrichtung mit hoher Zuverlässigkeit bereitgestellt werden. Alternativ kann eine neuartige Abbildungsvorrichtung oder dergleichen bereitgestellt werden. Alternativ kann ein Betriebsverfahren für die Abbildungsvorrichtung bereitgestellt werden. Alternativ kann eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden.
Figurenliste

[1] Ein Blockdiagramm, das eine Abbildungsvorrichtung darstellt.
[2] Eine Ansicht, die einen Pixelblock 200 darstellt.
[3] Eine Ansicht, die ein Pixel 100 und ein Bezugspixel 150 darstellt.
[4] Ansichten, die jeweils das Bezugspixel 150 darstellen.
[5] Ansichten, die jeweils eine Stromversorgungsschaltung 210 darstellen.
[6] Ein Ablaufdiagramm, das die Arbeitsweise des Pixelblocks 200 darstellt.
[7] Ansichten, die das Pixel 100 und den Pixelblock 200 darstellen.
[8] Ansichten, die Signale, die von dem Pixelblock 200 ausgegeben werden, und Signale darstellen, die von einer Schaltung 302 ausgegeben werden.
[9] Eine Ansicht, die die Schaltung 302 (ein neuronales Netz) darstellt.
[10] Eine Ansicht, die Pixel in der Schaltung 302 darstellt.
[11] Ansichten, die jeweils ein Strukturbeispiel des neuronalen Netzes darstellen.
[12] Ansichten, die eine Schaltung 301 und das Pixel 100 darstellen.
[13] Ansichten, die jeweils eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
[14] Ansichten, die jeweils eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
[15] Ansichten, die jeweils eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
[16] Ansichten, die jeweils eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
[17] Ansichten, die jeweils eine Struktur eines Pixels einer Abbildungsvorrichtung darstellen.
[18] Perspektivische Ansichten, die ein Package und ein Modul darstellen, in denen jeweils eine Abbildungsvorrichtung bereitgestellt ist.
[19] Ansichten, die jeweils ein elektronisches Gerät darstellen.
[20] Eine Ansicht, die eine Pixelschaltung darstellt.
[21] Ein Blockdiagramm, das ein Pixelarray darstellt.
[22] Ein Diagramm, das Berechnungsergebnisse darstellt.
[23] Ein Diagramm, das Gewichtskoeffizienten darstellt, die in Pixel eingegeben werden.
[24] Ein Diagramm, das eine Ausgabe von einem Pixel darstellt.
[25] Diagramme, die ein zur Musterextraktion verwendetes Bild und die in Pixel eingegebenen Gewichtskoeffizienten darstellen.
[26] Diagramme, die jeweils ein Ergebnis der Musterextraktion darstellen.

Ausführungsformen der Erfindung
Ausführungsformen werden unter Bezugnahme auf Zeichnungen im Detail beschrieben. Es sei angemerkt, dass die vorliegende Erfindung nicht auf die folgende Beschreibung beschränkt ist. Es ist für einen Fachmann leicht ersichtlich, dass Modi und Details auf verschiedene Weise geändert werden können, ohne vom Gedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die nachfolgende Beschreibung der Ausführungsformen beschränkt ausgelegt werden. Bei den Strukturen der nachstehend beschriebenen Erfindung werden die gleichen Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet, und die Beschreibung dieser wird in einigen Fällen nicht wiederholt. Das Schraffurmuster gleicher Bestandteile unterschiedet sich in einigen Fällen zwischen Zeichnungen oder wird sogar weggelassen.
(Ausführungsform 1)
Bei dieser Ausführungsform wird eine Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung anhand von Zeichnungen beschrieben.
Eine Ausführungsform der vorliegenden Erfindung ist eine Abbildungsvorrichtung, die mit einer zusätzlichen Funktion, wie z. B. einer Bilderkennungsfunktion, ausgestattet ist. Die Abbildungsvorrichtung kann analoge Daten (Bilddaten), die durch einen Abbildungsvorgang erhalten werden, in einem Pixel halten und Binärdaten aus Daten extrahieren, die durch Multiplizieren der analogen Daten mit einem beliebigen Gewichtskoeffizienten erhalten werden.
Die Binärdaten werden in ein neuronales Netz oder dergleichen eingegeben, wodurch eine Verarbeitung, wie z. B. eine Bilderkennung, durchgeführt werden kann. Da eine große Menge an Bilddaten als analoge Daten in Pixeln gehalten werden kann, kann die Verarbeitung effizient durchgeführt werden.
1 ist ein Blockdiagramm, das eine Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt. Die Abbildungsvorrichtung beinhaltet ein Pixelarray 300, Schaltungen 301, eine Schaltung 302, eine Schaltung 303, eine Schaltung 304 und eine Schaltung 305. Die Schaltungen 301 bis 305 bestehen jeweils nicht notwendigerweise aus nur einer einzelnen Schaltung, sondern können jeweils eine Vielzahl von Schaltungen umfassen.
Das Pixelarray 300 beinhaltet eine Vielzahl von Pixelblöcken 200. Jeder Pixelblock 200 beinhaltet, wie in 2 dargestellt, eine Vielzahl von in einer Matrix angeordneten Pixeln und eine Schaltung 201.
Unter der Vielzahl von Pixeln sind Pixel in einer beliebigen Spalte Bezugspixel 150. Die anderen Pixel sind Pixel 100. Die Pixel 100 können Bilddaten erhalten, und die Bezugspixel 150 können Signale bei der Rücksetzung ausgeben. Die Anzahl von Pixeln ist in 2 beispielhaft 2 × 3; jedoch ist eine Ausführungsform nicht darauf beschränkt. Es wird bevorzugt, dass die Anzahl der Bezugspixel der Anzahl von Zeilen entspricht.
Der Pixelblock 200 arbeitet als Produkt-Summen-Operations-Schaltung, und die Schaltung 201 weist eine Funktion zum Extrahieren des Produkts aus den Bilddaten und Gewichtskoeffizienten aus Signalen auf, die von den Pixeln 100 und den Bezugspixeln 150 ausgegeben werden.
Das Pixel 100 kann wie in 3 ein photoelektrisches Umwandlungselement 101, einen Transistor 102, einen Transistor 103, einen Kondensator 104, einen Transistor 105 und einen Transistor 106 beinhalten. Das Bezugspixel 150 kann auch im Wesentlichen die gleiche Struktur aufweisen. Im Folgenden wird hauptsächlich das Pixel 100 beschrieben. Im Hinblick auf das Bezugspixel 150 werden nur die Abschnitte, die sich von denjenigen des Pixels 100 unterscheiden, beschrieben.
Eine Elektrode des photoelektrischen Umwandlungselements 101 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 102 verbunden. Der andere Anschluss von Source und Drain des Transistors 102 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 103 verbunden. Der Anschluss von Source und Drain des Transistors 103 ist elektrisch mit einer Elektrode des Kondensators 104 verbunden. Die Elektrode des Kondensators 104 ist elektrisch mit einem Gate des Transistors 105 verbunden. Die andere Elektrode des Kondensators 104 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 106 verbunden.
Die andere Elektrode des photoelektrischen Umwandlungselements 101 ist elektrisch mit einer Leitung 114 verbunden. Ein Gate des Transistors 102 ist elektrisch mit einer Leitung 116 verbunden. Der andere Anschluss von Source und Drain des Transistors 103 ist elektrisch mit einer Leitung 115 verbunden. Ein Gate des Transistors 103 ist elektrisch mit einer Leitung 117 verbunden. Ein Anschluss von Source und Drain des Transistors 105 ist elektrisch mit einer Leitung 113 verbunden. Der andere Anschluss von Source und Drain des Transistors 105 ist elektrisch mit einer GND-Leitung oder dergleichen verbunden. Der andere Anschluss von Source und Drain des Transistors 106 ist elektrisch mit einer Leitung 111a verbunden. Ein Gate des Transistors 106 ist elektrisch mit einer Leitung 112 verbunden.
Es sei angemerkt, dass sich das Bezugspixel 150 von dem Pixel 100 darin unterscheidet, dass der andere Anschluss von Source und Drain des Transistors 106 elektrisch mit einer Leitung 111b verbunden ist und dass der Anschluss von Source und Drain des Transistors 105 elektrisch mit einer Leitung 153 verbunden ist.
Dabei entspricht eine Verbindungsstelle, bei der der andere Anschluss von Source und Drain des Transistors 102, der Anschluss von Source und Drain des Transistors 103, die Elektrode des Kondensators 104 und das Gate des Transistors 105 elektrisch miteinander verbunden sind, einem Knoten N.
Die Leitungen 114 und 115 können jeweils als Stromversorgungsleitung dienen. Beispielsweise kann die Leitung 114 als Stromversorgungsleitung mit hohem Potential dienen, und die Leitung 115 kann als Stromversorgungsleitung mit niedrigem Potential dienen. Die Leitungen 112, 116 und 117 können jeweils als Signalleitung zur Steuerung des Leitungszustandes des entsprechenden Transistors dienen. Die Leitungen 111a und 111b können jeweils als Signalleitung zum Zuführen eines Potentials, das einem Gewichtskoeffizienten entspricht, zu dem Pixel 100 dienen. Die Leitung 113 kann als Leitung zum elektrischen Verbinden des Pixels 100 mit der Schaltung 201 dienen. Die Leitung 153 kann als Leitung zum elektrischen Verbinden des Bezugspixels 150 mit der Schaltung 201 dienen.
Es sei angemerkt, dass die Leitung 113 elektrisch mit einer Verstärkerschaltung oder einer Verstärkungsregelungsschaltung verbunden sein kann.
Als photoelektrisches Umwandlungselement 101 kann eine Photodiode verwendet werden. Um die Empfindlichkeit der Lichterfassung bei niedriger Beleuchtungsstärke zu erhöhen, wird vorzugsweise eine Avalanche-Photodiode verwendet.
Da bei dem Bezugspixel 150 ein Signal ohne Verwendung des photoelektrischen Umwandlungselements 101 erzeugt wird, wird eine lichtundurchlässige Schicht 151 vorzugsweise wie in 4(A) über dem Bezugspixel 150 bereitgestellt. Alternativ wird wie in 4(B) kein photoelektrisches Umwandlungselement 101 bereitgestellt. Als weitere Alternative kann der Transistor 103 bei der Struktur in 3 stets eingeschaltet (zurückgesetzt) sein.
Der Transistor 102 kann eine Funktion zur Steuerung eines Potentials des Knotens N aufweisen. Der Transistor 103 kann eine Funktion zur Initialisierung des Potentials des Knotens N aufweisen. Der Transistor 105 kann eine Funktion aufweisen, einen Strom, der von der Schaltung 201 fließt, entsprechend dem Potential des Knotens N zu steuern. Der Transistor 106 kann eine Funktion zum Zuführen eines Potentials entsprechend einem Gewichtskoeffizienten zu dem Knoten N aufweisen.
Wenn eine Avalanche-Photodiode als photoelektrisches Umwandlungselement 101 verwendet wird, kommt es eventuell dazu, dass eine hohe Spannung angelegt wird, wodurch als Transistor, der mit dem photoelektrischen Umwandlungselement 101 verbunden ist, vorzugsweise ein Transistor mit hoher Spannungsfestigkeit verwendet wird. Als Transistor mit hoher Spannungsfestigkeit kann beispielsweise ein Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält (nachstehend als OS-Transistor bezeichnet), oder dergleichen verwendet werden. Insbesondere werden vorzugsweise OS-Transistoren als Transistor 102 und Transistor 103 verwendet.
Der OS-Transistor weist auch einen sehr niedrigen Sperrstrom auf. Indem OS-Transistoren als Transistoren 102 und 103 verwendet werden, kann die Zeit zum Halten einer Ladung an dem Knoten N äußerst lang sein. Daher kann ein Global-Shutter-System zum Einsatz kommen, bei dem ein Ladungsakkumulationsvorgang in sämtlichen Pixeln gleichzeitig durchgeführt wird, ohne dass die Schaltungsstruktur oder das Betriebsverfahren verkompliziert wird. Außerdem können, während Bilddaten an dem Knoten N gehalten werden, Berechnungen mehrmals unter Verwendung der Bilddaten durchgeführt werden.
Außerdem ist es wünschenswert, dass der Transistor 105 eine ausgezeichnete Verstärkungseigenschaft aufweist. Da der Transistor 106 häufig wiederholt ein- oder ausgeschaltet wird, handelt es sich bei ihm vorzugsweise um einen Transistor mit hoher Beweglichkeit, der schnell arbeiten kann. Daher werden als Transistoren 105 und 106 vorzugsweise Transistoren verwendet, die Silizium in einem Kanalbildungsbereich enthalten (nachstehend als Si-Transistoren bezeichnet).
Ohne darauf beschränkt zu sein, können ein OS-Transistor und ein Si-Transistor auf beliebige Weise kombiniert werden. Alternativ können alle Transistoren entweder OS-Transistoren oder Si-Transistoren sein.
Das Potential des Knotens N in dem Pixel 100 kann durch kapazitive Kopplung eines Potentials, das von der Leitung 111a zugeführt wird und einem Gewichtskoeffizienten entspricht, und eines Potentials bestimmt werden, das durch Addieren eines Rücksetzpotentials und eines Potentials (Bilddaten) erhalten wird, das durch photoelektrische Umwandlung mittels des photoelektrischen Umwandlungselements 101 erzeugt wird. Das heißt, dass ein Signal, das der Transistor 105 ausgibt, ein Produkt aus den Bilddaten und einem beliebigen Gewichtskoeffizienten umfasst.
Das Potential des Knotens N in dem Bezugspixel 150 kann durch kapazitive Kopplung eines Rücksetzpotentials, das von der Leitung 115 zugeführt wird, und eines Potentials bestimmt werden, das von der Leitung 111b zugeführt wird und einem Gewichtskoeffizienten entspricht.
Wie in 2 dargestellt, sind die jeweiligen Pixel 100 über die Leitung 113 elektrisch miteinander verbunden, und die jeweiligen Bezugspixel 150 sind über die Leitung 153 elektrisch miteinander verbunden. Deshalb führt die Schaltung 201 eine Berechnung unter Verwendung der Summe der Signale, die von den Transistoren 105 in den Pixeln 100 ausgegeben werden, und der Summe der Signale durch, die von den Transistoren 105 in den Bezugspixeln 150 ausgegeben werden.
Die Schaltung 201 beinhaltet eine Stromversorgungsschaltung 210, einen Kondensator 202, einen Transistor 203, einen Transistor 204, einen Transistor 205, einen Transistor 206 und einen Widerstand 207.
Die Stromversorgungsschaltung 210 ist elektrisch mit einer Elektrode des Kondensators 202 verbunden. Die andere Elektrode des Kondensators 202 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 203 verbunden. Der andere Anschluss von Source und Drain des Transistors 203 ist elektrisch mit einem Gate des Transistors 204 verbunden. Ein Anschluss von Source und Drain des Transistors 204 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 205 verbunden. Der Anschluss von Source und Drain des Transistors 205 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 206 verbunden. Eine Elektrode des Widerstandes 207 ist elektrisch mit der Elektrode des Kondensators 202 verbunden.
Die Stromversorgungsschaltung 210 ist elektrisch mit der Leitung 113 und der Leitung 153 verbunden. Der andere Anschluss von Source und Drain des Transistors 203 ist elektrisch mit einer Leitung 218 verbunden. Der andere Anschluss von Source und Drain des Transistors 204 ist elektrisch mit einer Leitung 219 verbunden. Der andere Anschluss von Source und Drain des Transistors 205 ist elektrisch mit einer Bezugsstromversorgungsleitung, wie z. B. einer GND-Leitung, verbunden. Der andere Anschluss von Source und Drain des Transistors 206 ist elektrisch mit einer Leitung 212 verbunden. Die andere Elektrode des Widerstandes 207 ist elektrisch mit einer Bezugsstromversorgungsleitung, wie z. B. einer GND-Leitung, verbunden.
Die Leitung 219 kann als Stromversorgungsleitung dienen. Beispielsweise kann die Leitung 219 als Stromversorgungsleitung mit hohem Potential dienen. Die Leitung 218 kann als Leitung dienen, die ein Potential nur für das Lesen zuführt. Die Leitungen 213, 214, 215 und 216 können jeweils als Signalleitung zur Steuerung des Leitungszustandes des entsprechenden Transistors dienen.
Der Transistor 203 kann eine Funktion zum Zurücksetzen des Potentials der Leitung 211 auf das Potential der Leitung 218 aufweisen. Die Transistoren 204 und 205 können als Sourcefolger-Schaltung dienen. Der Transistor 206 kann eine Funktion zum Auswählen des Pixelblocks 200 aufweisen.
Die Stromversorgungsschaltung 210 kann beispielsweise eine in 5(A) dargestellte Struktur aufweisen. 5(A) stellt eine Struktur mit n-Kanal-Transistoren dar, bei der die Ausgabeseite eines Transistors 253 elektrisch mit einem Gate eines Transistors 254, einem Drain des Transistors 254 und einem Gate eines Transistors 224 verbunden ist. Bei dieser Struktur bilden der Transistor 254 und der Transistor 224 eine Stromspiegelschaltung. Indem beliebige Signalpotentiale Signalleitungen FG und FGREF zugeführt werden und die Leitung 214 auf „H“ eingestellt wird, kann ein Konstantstrom der Leitung 113 und der Leitung 153 zugeführt werden. Bei dieser Struktur können OS-Transistoren und/oder Si-Transistoren für die Transistoren verwendet werden.
Außerdem kann eine Schaltung 220 in der Stromversorgungsschaltung 210 eine in 5(B) dargestellte Struktur mit p-Kanal-Transistoren aufweisen. Die Ausgabeseite eines Transistors 262 ist elektrisch mit einem Gate des Transistors 262 und einem Gate eines Transistors 261 verbunden. Bei dieser Struktur werden vorzugsweise Si-Transistoren für die Transistoren 261 und 262 verwendet.
Bei der Schaltung 201 können Offset-Komponenten mit Ausnahme des Produkts aus Bilddaten (Potential X) und einem Gewichtskoeffizienten (Potential W) entfernt werden, um das gezielte WX zu extrahieren. Der Ablauf der WX-Extraktion in dem Fall, in dem die in 5(A) dargestellte Schaltung als Stromversorgungsschaltung 210 verwendet wird, ist wie folgt.
Zuerst wird bei der Schaltung 201 der Transistor 203 eingeschaltet, so dass ein Potential Vr von der Leitung 218 in die Leitung 211 geschrieben wird. Hier ist das Potential Vr ein Bezugspotential, das für einen Lesevorgang verwendet wird.
Dabei wird in den Knoten N des Pixels 100 ein Potential X durch photoelektrische Umwandlung geschrieben. Gewichtskoeffizienten, die von den Leitungen 111a und 111b geschrieben werden, sind 0.
Daher ist die Summe der Ströme, die durch die Bezugspixel 150 fließen (IREF), kΣ(0 - V_th)². Hier ist k eine Konstante, und Vth ist die Schwellenspannung des Transistors 105.
Ein Strom ICM₀, der durch die Stromversorgungsschaltung 210 fließt (ICM im Falle eines Gewichts von 0), ist ICM₀ = ICREF₀ (ICREF im Falle eines Gewichts von 0) - kΣ(0 - V_th)².
Die Summe der Ströme (Ip), die durch die Pixel 100 fließen, ist kΣ(X - V_th)².
Ein Strom IR₀, der durch den Widerstand 207 fließt (IR im Falle eines Gewichts von 0), ist IR₀ = IC - ICM₀ - kΣ(X - V_th)², oder anders ausgedrückt: IR₀ = IC - ICREF₀ + kΣ(0 - V_th)² - kΣ(X - V_th)².
Dann wird der Transistor 203 ausgeschaltet, so dass das Potential Vr in der Leitung 211 gehalten wird. Anschließend werden Gewichtskoeffizienten W von den Leitungen 111a und 111b in die Pixel 100 und die Bezugspixel 150 geschrieben.
Dabei ist die Summe der Ströme (IREF), die durch die Bezugspixel 150 fließen, kΣ(W - V_th)².
Die Summe der Ströme (Ip), die durch die Pixel 100 fließen, ist kΣ(W + X - V_th)².
Ein Strom IR, der durch den Widerstand 207 fließt, ist IR = IC - ICM - kΣ(W + X - V_th)², oder anders ausgedrückt: IR = IC - ICREF + kΣ(W - V_th)² - kΣ(W + X - V_th)².
Hier wird eine Differenz zwischen IR₀ und IR wie folgt erhalten: IR₀ - IR = kΣ(V_th ² -(X - V_th)² -(W - V_th)² +(W + X - V_th)²) = kΣ(2WX). Das heißt, dass Offset-Komponenten entfernt werden und ein Term, der aus WX besteht, extrahiert werden kann.
Wenn ein Strom, der durch den Widerstand 207 fließt, IR₀ ist, hält die Leitung 211 das Potential Vr. Wenn dann der Strom, der durch den Widerstand 207 fließt, zu IR geändert wird, wird diese Differenz der Leitung 211 durch kapazitive Kopplung des Kondensators 202 hinzuaddiert. Das heißt, dass die Summe von Vr, das ein bekanntes Bezugspotential ist, und dem Potential mit einer WX-Komponente zu einem Gate-Potential des Transistors 204 wird; wenn der Transistor 206 eingeschaltet wird, kann ein Signal, von dem Offset-Komponenten entfernt werden, an die Leitung 212 ausgegeben werden.
6 ist ein Ablaufdiagramm, das die Arbeitsweise des Pixelblocks 200 darstellt. Es sei angemerkt, dass die Zeitpunkte der Umschaltung der jeweiligen Signale der Einfachheit halber im Diagramm aneinander angepasst sind; tatsächlich wird es jedoch bevorzugt, dass die Zeitpunkte unter Berücksichtigung der Verzögerung innerhalb der Schaltung voneinander abweichen.
Zuerst wird in einer Periode T1 das Potential der Leitung 117 auf „H“ eingestellt, und das Potential der Leitung 116 wird auf „H“ eingestellt, wodurch die Knoten N der Pixel 100 und der Bezugspixel 150 Rücksetzpotentiale aufweisen. Außerdem werden die Potentiale der Leitungen 111 auf „L“ eingestellt, und die Potentiale der Leitungen 112_1 bis 112_4 (d. h. der Leitungen 112 in der ersten bis vierten Zeile) werden auf „H“ eingestellt, wodurch Gewichtskoeffizienten 0 geschrieben werden.
Das Potential der Leitung 116 wird bis zu einer Periode T2 auf „H“ gehalten, wodurch das Potential X (Bilddaten) durch photoelektrische Umwandlung in dem photoelektrischen Umwandlungselement 101 in die Knoten N geschrieben wird.
In einer Periode T3 werden die Leitung 214_1 (die Leitung 214 in der ersten Zeile), die Leitung 215_1 (die Leitung 215 in der ersten Zeile), die Leitung 214 2 (die Leitung 214 in der zweiten Zeile), die Leitung 215 2 (die Leitung 215 in der zweiten Zeile) und die Leitung 216 auf „H“ eingestellt, so dass das Potential Vr in die Leitung 211 geschrieben wird.
In einer Periode T4 wird das Potential der Leitung 111 auf ein Potential entsprechend einem Gewichtskoeffizienten W111 eingestellt, und das Potential der Leitung 112_1 wird auf „H“ eingestellt, so dass der Gewichtskoeffizient W111 in den Knoten N des Pixels 100 in der ersten Zeile geschrieben wird.
In einer Periode T5 wird das Potential der Leitung 111 auf ein Potential entsprechend einem Gewichtskoeffizienten W112 eingestellt, und das Potential der Leitung 112 2 auf „H“ eingestellt, so dass der Gewichtskoeffizient W112 in den Knoten N des Pixels 100 in der zweiten Zeile geschrieben wird.
In einer Periode T6 werden die Leitung 213_1 (die Leitung 213 in der ersten Zeile), die Leitung 214_1 und die Leitung 215_1 auf „H“ eingestellt, so dass ein Signal, von dem Offset-Komponenten entfernt werden, von der Schaltung 201 des Pixelblocks 200 in der ersten Zeile ausgegeben wird.
Nachfolgend wird ein wie vorstehend beschriebener Vorgang wiederholt. In Perioden T7, T8 und T9 wird jeweils ein Signal, das mit einem beliebigen Gewichtskoeffizienten multipliziert wird, an die Pixel 100 des Pixelblocks 200 in der zweiten Zeile ausgegeben. In Perioden T10, T11 und T12 wird jeweils ein Signal, das mit einem Gewichtskoeffizienten multipliziert wird, der sich von denjenigen in den Perioden T4 und T5 unterscheidet, an die Pixel 100 des Pixelblocks 200 in der ersten Zeile ausgegeben.
Es sei angemerkt, dass die Pixel 100 von den benachbarten Pixelblöcken 200 gemeinsam verwendet werden können. Beispielsweise wird wie in 7(A) in dem Pixel 100 ein Transistor 107, der die gleiche Ausgabe wie der Transistor 105 durchführen kann, bereitgestellt. Ein Gate des Transistors 107 ist elektrisch mit dem Transistor 105 verbunden, und ein Anschluss von Source und Drain des Transistors 107 ist elektrisch mit einer Leitung 118 verbunden.
Die Leitung 118 wird für die elektrische Verbindung mit der Schaltung 201 in dem benachbarten Pixelblock verwendet. 7(B) stellt die Verbindung zwischen den Pixeln 100 (Pixeln 100a, 100b, 100c, 100d, 100e, 100f, 100g und 100h) und den Schaltungen 201 (Schaltungen 201a und 201b) in den benachbarten Pixelblöcken 200 (Pixelblöcken 200a und 200b) dar. In 7(B) wird das Bezugspixel 150 nicht dargestellt.
In dem Pixelblock 200a sind die Pixel 100a, 100b, 100c und 100d über die Leitung 113 elektrisch mit der Schaltung 201a verbunden. Außerdem sind die Pixel 100e und 100g über die Leitung 118 elektrisch mit der Schaltung 201a verbunden.
In dem Pixelblock 200b sind die Pixel 100e, 100f, 100g und 100h über die Leitung 113 elektrisch mit der Schaltung 201b verbunden. Außerdem sind die Pixel 100b und 100d über die Leitung 118 elektrisch mit der Schaltung 201b verbunden.
Das heißt, dass die Pixel 100b, 100d, 100e und 100g von dem Pixelblock 200a und dem Pixelblock 200b gemeinsam verwendet werden. Bei einer derartige Struktur kann ein Netzwerk zwischen den Pixelblöcken 200 dicht sein, was zu höherer Genauigkeit bei der Bildanalyse oder dergleichen führt.
Der Gewichtskoeffizient kann von der in 1 dargestellten Schaltung 305 an die Leitung 111 ausgegeben werden und wird vorzugsweise mindestens einmal in einer Bildperiode umgeschrieben. Als Schaltung 305 kann ein Decoder verwendet werden. Die Schaltung 305 kann einen D/A-Wandler oder einen SRAM beinhalten. Das Pixel, in das der Gewichtskoeffizient eingegeben wird, wird durch Ausgabe eines Signals von der Schaltung 304 an die Leitung 112 ausgewählt. Als Schaltung 304 kann, neben einem Decoder, ein Schieberegister verwendet werden.
An die Leitungen 213, 215, 216 und dergleichen, die mit den jeweiligen Transistoren in der Schaltung 201 verbunden sind, wird ein Signal von der Schaltung 303 ausgegeben. Als Schaltung 303 kann ein Decoder oder ein Schieberegister verwendet werden.
8(A) ist eine Ansicht, die Signale darstellt, die von den Pixelblöcken 200 ausgegeben werden. Es sei angemerkt, dass in 8(A) der Einfachheit halber beispielhaft das Pixelarray 300 vier Pixelblöcke 200 (einen Pixelblock 200c, einen Pixelblock 200d, einen Pixelblock 200e und einen Pixelblock 200f) umfasst und jeder Pixelblock 200 vier Pixel 100 umfasst.
Die Erzeugung eines Signals wird hier beispielhaft unter Verwendung des Pixelblocks 200c beschrieben; jedoch kann bei den Pixelblöcken 200d, 200e und 200f ein Signal durch einen ähnlichen Vorgang ausgegeben werden.
Bei dem Pixelblock 200c werden Bilddaten von p11, p12, p21 und p22 an den Knoten N der jeweiligen Pixel 100 gehalten. Gewichtskoeffizienten (W111, W112, W121 und W122) werden in die jeweiligen Pixel 100 eingegeben, und h111, ein Ergebnis der Produkt-Summen-Operation, wird an eine Leitung 212_1 (die Leitung 212 in der ersten Spalte) ausgegeben. Hier gilt: h111 = p11 × W111 + p12 ×W112 + p21 × W121 + p22 ×W122. Es sei angemerkt, dass die Gewichtskoeffizienten nicht immer unterschiedlich sein müssen und der gleiche Gewichtskoeffizient in einigen Fällen in eine Vielzahl von Pixeln 100 eingegeben wird.
Gleichzeitig wird durch einen Vorgang, der dem oben beschriebenen gleicht, h121, ein Ergebnis der Produkt-Summen-Operation, von dem Pixelblock 200d an eine Leitung 212 2 (die Leitung 212 in der zweiten Spalte) ausgegeben, und die Ausgabe der Pixelblöcke 200 in der ersten Zeile wird abgeschlossen.
Anschließend wird in den Pixelblöcken 200 der zweiten Zeile durch einen Vorgang, der dem oben beschriebenen gleicht, h112, ein Ergebnis der Produkt-Summen-Operation, von dem Pixelblock 200e an die Leitung 212_1 ausgegeben. Gleichzeitig wird h122, ein Ergebnis der Produkt-Summen-Operation, von dem Pixelblock 200f an die Leitung 212 2 ausgegeben, und die Ausgabe der Pixelblöcke 200 in der zweiten Zeile wird abgeschlossen.
Ferner werden die Gewichtskoeffizienten in den Pixelblöcken 200 in der ersten Zeile geändert, und h211 und h221 können durch einen Vorgang, der dem oben beschriebenen gleicht, ausgegeben werden. Außerdem werden die Gewichtskoeffizienten in den Pixelblöcken 200 in der zweiten Zeile geändert, und h212 und h222 können durch einen Vorgang, der dem oben beschriebenen gleicht, ausgegeben werden. Die vorstehenden Vorgänge werden je nach Bedarf wiederholt.
Daten der Ergebnisse der Produkt-Summen-Operationen, die an die Leitungen 212_1 und 212_2 ausgegeben werden, werden wie in 8(B) nacheinander in die Schaltungen 301 eingegeben. Bei den Schaltungen 301 handelt es sich um eine Schaltung zur Berechnung der Aktivierungsfunktion, wie z. B. eine Komparatorschaltung. Von der Komparatorschaltung wird ein Vergleichsergebnis der eingegebenen Daten und eines eingestellten Schwellenwertes als Binärdaten ausgegeben. Das heißt, dass die Pixelblöcke 200 und die Schaltungen 301 als Bestandteil eines neuronalen Netzes dienen können.
Daten, die von den Pixelblöcken 200 ausgegeben werden, entsprechen Bilddaten einer Vielzahl von Bits und werden in den Schaltungen 301 binarisiert; es kann daher davon ausgegangen werden, dass Bilddaten komprimiert werden.
Daten (h111', h121', h112', h122', h211', h221', h212' und h222'), die in den Schaltungen 301 binarisiert worden sind, werden nacheinander in die Schaltung 302 eingegeben.
Die Schaltung 302 kann beispielsweise eine Latch-Schaltung oder ein Schieberegister beinhalten. Bei einer derartigen Struktur kann eine parallele-serielle Umwandlung durchgeführt werden, und Daten, die wie in 8(B) gleichzeitig eingegeben werden, können als serielle Daten an eine Leitung 311 ausgegeben werden. Es gibt keine Beschränkung hinsichtlich des Verbindungsziels der Leitung 311. Beispielsweise kann die Leitung 311 mit einem neuronalen Netz, einer Speichervorrichtung, einer Kommunikationsvorrichtung oder dergleichen verbunden werden.
Wie in 9 dargestellt, kann die Schaltung 302 ein neuronales Netz umfassen. Das neuronale Netz beinhaltet Speicherzellen, die in einer Matrix angeordnet sind, und jede Speicherzelle hält einen Gewichtskoeffizienten. Daten, die von den Schaltungen 301 ausgegeben werden, werden in den Zellen in der Zeilenrichtung eingegeben, und eine Produkt-Summen-Operation kann in der Spaltenrichtung ausgeführt werden. Es sei angemerkt, dass die Anzahl der Speicherzellen in 9 ein Beispiel ist und nicht darauf beschränkt ist.
Das in 9 dargestellte neuronale Netz beinhaltet Speicherzellen 320, die in einer Matrix angeordnet sind, und Bezugsspeicherzellen 325 sowie eine Schaltung 340, eine Schaltung 350, eine Schaltung 360, die Schaltung 360 und eine Schaltung 370.
10 stellt ein Beispiel für die Speicherzellen 320 und die Bezugsspeicherzellen 325 dar. Die Bezugsspeicherzellen 325 sind in einer beliebigen Spalte bereitgestellt. Die Speicherzellen 320 und die Bezugsspeicherzellen 325 weisen die gleiche Struktur auf und sie beinhalten jeweils einen Transistor 161, einen Transistor 162 und einen Kondensator 163.
Ein Anschluss von Source und Drain des Transistors 161 ist elektrisch mit einem Gate des Transistors 162 verbunden. Das Gate des Transistors 162 ist elektrisch mit einer Elektrode des Kondensators 163 verbunden. Eine Verbindungsstelle, bei der der Anschluss von Source und Drain des Transistors 161, das Gate des Transistors 162 und die Elektrode des Kondensators 163 verbunden sind, entspricht einem Knoten NM.
Ein Gate des Transistors 161 ist elektrisch mit einer Leitung WL verbunden. Die andere Elektrode des Kondensators 163 ist elektrisch mit einer Leitung RW verbunden. Ein Anschluss von Source und Drain des Transistors 162 ist elektrisch mit einer Bezugspotentialleitung, wie z. B. einer GND-Leitung, verbunden.
Bei den Speicherzellen 320 ist der andere Anschluss von Source und Drain des Transistors 161 elektrisch mit einer Leitung WD verbunden. Der andere Anschluss von Source und Drain des Transistors 162 ist elektrisch mit einer Leitung BL verbunden.
Bei der Bezugsspeicherzelle 325 ist der andere Anschluss von Source und Drain des Transistors 161 elektrisch mit einer Leitung WDref verbunden. Der andere Anschluss von Source und Drain des Transistors 162 ist elektrisch mit einer Leitung BLref verbunden.
Die Leitung WL ist elektrisch mit der Schaltung 330 verbunden. Als Schaltung 330 kann ein Decoder, ein Schieberegister oder dergleichen verwendet werden.
Die Leitung RW ist elektrisch mit der Schaltung 301 verbunden. Binärdaten, die von den Schaltungen 301 an eine Leitung 311_1 und eine Leitung 311 2 ausgegeben werden, werden in jeweilige Speicherzellen geschrieben.
Die Leitung WD und die Leitung WDref sind elektrisch mit der Schaltung 340 verbunden. Als Schaltung 340 kann ein Decoder, ein Schieberegister oder dergleichen verwendet werden. Die Schaltung 340 kann einen D/A-Wandler oder einen SRAM beinhalten. Die Schaltung 340 kann einen Gewichtskoeffizienten ausgeben, der in den Knoten NM geschrieben wird.
Die Leitung BL und die Leitung BLref sind elektrisch mit der Schaltung 350 und der Schaltung 360 verbunden. Die Schaltung 350 ist eine Stromversorgungsschaltung und kann die gleiche Struktur wie die Stromversorgungsschaltung 210 aufweisen. Die Schaltung 360 kann die gleiche Struktur wie die Schaltung 201 mit Ausnahme der Stromversorgungsschaltung 210 aufweisen. Durch die Schaltung 350 und die Schaltung 360 kann ein Signal, von dem Offset-Komponenten von einem Ergebnis der Produkt-Summen-Operation entfernt werden, erhalten werden.
Die Schaltung 360 ist elektrisch mit der Schaltung 370 verbunden. Die Schaltung 370 kann die gleiche Struktur wie die Schaltung 301 aufweisen und kann auch als Aktivierungsfunktions-Schaltung bezeichnet werden. Die Aktivierungsfunktions-Schaltung weist eine Funktion zum Ausführen einer Berechnung für die Umwandlung eines von der Schaltung 360 eingegebenen Signals entsprechend einer im Voraus definierten Aktivierungsfunktion auf. Als Aktivierungsfunktion kann beispielsweise eine Sigmoidfunktion, eine tanh-Funktion, eine Softmax-Funktion, eine ReLU-Funktion, eine Schwellenfunktion oder dergleichen verwendet werden. Ein Signal, das durch die Aktivierungsfunktions-Schaltung umgewandelt wird, wird als Ausgabedaten nach außen ausgegeben.
Wie in 11(A) kann ein neuronales Netz NN eine Eingabeschicht IL, eine Ausgabeschicht OL und eine Mittelschicht (versteckte Schicht) HL beinhalten. Die Eingabeschicht IL, die Ausgabeschicht OL und die Mittelschicht HL beinhalten jeweils ein oder mehrere Neuron/en (Einheit/en). Es sei angemerkt, dass die Mittelschicht HL aus einer Schicht oder aus zwei oder mehr Schichten bestehen kann. Ein neuronales Netz, das zwei oder mehr Mittelschichten HL beinhaltet, kann auch als DNN (deep neural network bzw. tiefes neuronales Netz) bezeichnet werden. Das Lernen unter Verwendung des tiefen neuronalen Netzes kann als „tiefgehendes Lernen“ bzw. „Deep Learning“ bezeichnet werden.
Eingabedaten werden in Neuronen der Eingabeschicht IL eingegeben. Ausgabesignale aus den Neuronen der vorhergehenden Schicht oder der folgenden Schicht werden in Neuronen der Mittelschicht HL eingegeben. Ausgabesignale von Neuronen der vorhergehenden Schicht werden in Neuronen der Ausgabeschicht OL eingegeben. Es sei angemerkt, dass jedes Neuron mit allen Neuronen der vorhergehenden und folgenden Schichten verbunden sein kann (vollständige Verbindung) oder mit einigen der Neuronen verbunden sein kann.
11(B) stellt ein Beispiel für eine Berechnung mit den Neuronen dar. Hier werden ein Neuron N und zwei Neuronen der vorhergehenden Schicht, die Signale an das Neuron N ausgeben, dargestellt. Eine Ausgabe x₁ von einem Neuron der vorhergehenden Schicht und eine Ausgabe x₂ von einem Neuron der vorhergehenden Schicht werden in das Neuron N eingegeben. Anschließend wird bei dem Neuron N die Summe x₁ w₁ + x₂w₂ von dem Multiplikationsergebnis der Ausgabe x₁ mit einem Gewicht w₁ (x₁w₁ ) und dem Multiplikationsergebnis der Ausgabe x₂ mit einem Gewicht w₂ (x₂w₂ ) berechnet, und dann wird eine Vorspannung b je nach Bedarf hinzuaddiert, so dass der Wert a = x₁ w₁ + x₂w₂ + b erhalten wird. Der Wert a wird mit einer Aktivierungsfunktion h umgewandelt, und ein Ausgabesignal y = h(a + b) wird von dem Neuron N ausgegeben.
Wie oben beschrieben, umfasst die Berechnung mit den Neuronen eine Berechnung, bei der die Produkte aus den Ausgaben und den Gewichten von den Neuronen der vorhergehenden Schichten addiert werden, d. h. eine Produkt-Summen-Operation (x₁w₁ +x₂w₂, die oben beschrieben worden ist). Diese Produkt-Summen-Operation kann über einer Software unter Verwendung eines Programms oder unter Verwendung einer Hardware ausgeführt werden.
Bei einer Ausführungsform der vorliegenden Erfindung wird eine Produkt-Summen-Operation unter Verwendung einer analogen Schaltung als Hardware ausgeführt. Wenn eine analoge Schaltung als Produkt-Summen-Operations-Schaltung verwendet wird, kann die Größe der Produkt-Summen-Operations-Schaltung verringert werden oder können eine höhere Verarbeitungsgeschwindigkeit und ein geringerer Stromverbrauch durch eine Verringerung der Zugriffe auf einen Speicher erzielt werden.
Die Produkt-Summen-Operations-Schaltung beinhaltet vorzugsweise einen OS-Transistor. Da der Sperrstrom des OS-Transistors sehr niedrig ist, wird er vorteilhaft als Transistor, der in einem analogen Speicher der Produkt-Summen-Operations-Schaltung enthalten ist, verwendet. Es sei angemerkt, dass die Produkt-Summen-Operations-Schaltung sowohl einen Si-Transistor als auch einen OS-Transistor beinhalten kann.
Es ist vorstehend die Verarbeitungsbehandlung der aufgenommenen Bilddaten bei der Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben worden; die Bilddaten können auch ohne Verarbeitung extrahiert werden.
Beispielsweise wird in der vorstehenden Beschreibung bei dem Pixelblock 200c in 8(A) die Summe von den Daten p11, p12, p21 und p22 ausgegeben; wenn ein Gewichtskoeffizient, der mit einem Pixel 100 multipliziert wird, 1 ist und Gewichtskoeffizienten, die mit anderen Pixeln 100 multipliziert werden, 0 sind, können Bilddaten des Pixels 100 extrahiert werden. Außerdem können, indem die Pixel 100, bei denen jeweils der Gewichtskoeffizient 1 ist, nacheinander ausgewählt werden, Bilddaten von den sämtlichen Pixeln 100 extrahiert werden.
Wie bei der Beschreibung des Ablaufs der WX-Extraktion von der Schaltung 201 erläutert worden ist, kann der Term WX durch Erhalten der Differenz zwischen IR₀ und IR extrahiert werden. Da Signale, die von den Pixeln 100 mit einem Gewichtskoeffizienten 0 ausgegeben werden, kompensiert werden, ist es möglich, nur Signale von den Pixeln 100 zu erhalten, deren Gewichtskoeffizient 1 ist. Wenn die Auflösung zulässig ist, können die Gewichtskoeffizienten der sämtlichen Pixel 100 auf 1 eingestellt werden, um Bilddaten zu extrahieren.
Dabei sind in den Schaltungen 301 ein Komparator und ein Schalter vorzugsweise wie in 12(A) parallel geschaltet, um deren Ausgabe auszuwählen. In dem Fall, in dem eine Bildverarbeitung durchgeführt wird, wird ein Signal, das von dem Pixelblock 200 ausgegeben wird, in den Komparator eingegeben, und ein binarisiertes Signal wird an die Schaltung 302 ausgegeben. In dem Fall, in dem Bilddaten erhalten werden, wird ein Signal, das von dem Pixelblock 200 ausgegeben wird, über den Schalter an die Schaltung 302 ausgegeben. Dabei kann ein A/D-Wandler in der Schaltung 302 bereitgestellt werden.
Alternativ kann wie in 12(B) die Schaltung 301 eine Struktur aus einem Komparator und einer Auswahlschaltung aufweisen, und die Ausgabe von der Schaltung 301 kann die Schaltung 302 oder die Schaltung 306 als Ziel haben. Eine Zählerschaltung kann als Schaltung 306 verwendet werden. Ein Komparator und eine Zählerschaltung können einen A/D-Wandler bilden. Es sei angemerkt, dass die Schaltung 306 in der Schaltung 302 bereitgestellt werden kann.
Alternativ kann wie in 12(C) ein Transistor 108 und ein Transistor 109 in dem Pixel 100 bereitgestellt werden. Der Transistor 108 kann eine Funktion zum Ausgeben eines Signal (der Bilddaten) entsprechend dem Potential des Knotens N aufweisen. Der Transistor 109 kann eine Funktion zum Auswählen des Pixels 100 aufweisen.
Ein Gate des Transistors 108 ist elektrisch mit einer Elektrode des Kondensators 104 verbunden. Ein Anschluss von Source und Drain des Transistors 108 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 109 verbunden. Der andere Anschluss von Source und Drain des Transistors 108 ist elektrisch mit einer Leitung 121 verbunden. Ein Gate des Transistors 109 ist elektrisch mit einer Leitung 119 verbunden. Der andere Anschluss von Source und Drain des Transistors 109 ist elektrisch mit einer Leitung 120 verbunden.
Die Leitung 119 kann eine Funktion als Signalleitung zum Steuern des Leitungszustandes des Transistors 109 aufweisen. Die Leitung 120 kann eine Funktion als Ausgabeleitung aufweisen. Die Leitung 121 kann eine Funktion als Stromversorgungsleitung aufweisen, z. B. eine Stromversorgungsleitung mit hohem Potential.
Die Leitung 120 kann elektrisch mit einer Correlated Double Sampling- (CDS-) Schaltung und einem A/D-Wandler verbunden sein. Alternativ kann die Leitung 120 ferner über einen Schalter elektrisch mit der Leitung 113 verbunden sein. In diesem Fall können die Ausgabe von dem Transistor 105 und die Ausgabe von dem Transistor 108 selektiv in die Schaltung 201 eingegeben werden. Wenn die Ausgabe von dem Transistor 108 ausgewählt wird, können Bilddaten erhalten werden, indem die Schaltung 301 die Struktur in 12(A) oder 12(B) aufweist.
Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
(Ausführungsform 2)
Bei dieser Ausführungsform werden ein Strukturbeispiel und dergleichen einer Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung beschrieben.
13(A) stellt beispielhaft die Struktur eines Pixels einer Abbildungsvorrichtung dar. In dem Pixel in 13(A) sind beispielsweise eine Schicht 561 und eine Schicht 562 übereinander angeordnet.
Die Schicht 561 umfasst das photoelektrische Umwandlungselement 101. Das photoelektrische Umwandlungselement 101 kann wie in 13(C) eine Schichtanordnung aus einer Schicht 565a, einer Schicht 565b und einer Schicht 565c aufweisen.
Das photoelektrische Umwandlungselement 101 in 13(C) ist eine pn-Übergangs-Photodiode; beispielsweise können ein p⁺-Typ-Halbleiter, ein n-Typ-Halbleiter und ein n⁺-Typ-Halbleiter für die Schicht 565a, die Schicht 565b bzw. die Schicht 565c verwendet werden. Alternativ können ein n⁺-Typ-Halbleiter, ein p-Typ-Halbleiter und ein p⁺-Typ-Halbleiter für die Schicht 565a, die Schicht 565b bzw. die Schicht 565c verwendet werden. Alternativ kann das photoelektrische Umwandlungselement 101 eine pin-Übergangs-Photodiode sein, bei der ein i-Typ-Halbleiter für die Schicht 565b verwendet wird.
Die pn-Übergangs-Photodiode oder die pin-Übergangs-Photodiode kann unter Verwendung von einkristallinem Silizium ausgebildet werden. Alternativ kann die pin-Übergangs-Photodiode unter Verwendung eines Dünnfilms aus amorphem Silizium, mikrokristallinem Silizium, polykristallinem Silizium oder dergleichen ausgebildet werden.
Das photoelektrische Umwandlungselement 101 in der Schicht 561 kann wie in 13(D) eine Schichtanordnung aus einer Schicht 566a, einer Schicht 566b, einer Schicht 566c und einer Schicht 566d aufweisen. Das photoelektrische Umwandlungselement 101 in 13(D) ist ein Beispiel für eine Avalanche-Photodiode. Die Schicht 566a und die Schicht 566d entsprechen jeweils einer Elektrode, und die Schichten 566b und 566c entsprechen einem photoelektrischen Umwandlungsabschnitt.
Die Schicht 566a ist vorzugsweise eine Schicht aus einem niederohmigen Metall oder dergleichen. Beispielsweise kann Aluminium, Titan, Wolfram, Tantal, Silber oder eine Schichtanordnung dieser verwendet werden.
Für die Schicht 566d wird vorzugsweise eine leitende Schicht verwendet, die eine hohe Durchlässigkeit für sichtbares Licht aufweist. Beispielsweise kann Indiumoxid, Zinnoxid, Zinkoxid, Indiumzinnoxid, Gallium-Zink-Oxid, Indium-Gallium-Zink-Oxid, Graphen oder dergleichen verwendet werden. Die Schicht 566d kann auch weggelassen werden.
Die Schichten 566b und 566c in dem photoelektrischen Umwandlungsabschnitt können beispielsweise die Struktur einer pn-Übergangs-Photodiode aufweisen, bei der ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht verwendet wird. Es wird bevorzugt, dass ein auf Selen basierendes Material, das ein p-Typ-Halbleiter ist, für die Schicht 566b verwendet wird und Galliumoxid, das ein n-Typ-Halbleiter ist, für die Schicht 566c verwendet wird.
Das photoelektrische Umwandlungselement, das ein auf Selen basierendes Material enthält, weist eine hohe externe Quanteneffizienz in Bezug auf sichtbares Licht auf. Dieses photoelektrische Umwandlungselement kann die elektronische Verstärkung in Bezug auf die Menge an einfallendem Licht unter Nutzung des Avalanche-Durchbruchs erhöhen. Des Weiteren weist ein auf Selen basierendes Material einen hohen Lichtabsorptionskoeffizienten auf, was bei der Produktion vorteilhaft ist, da die photoelektrische Umwandlungsschicht dünn hergestellt werden kann. Ein Dünnfilm aus einem auf Selen basierenden Material kann durch ein Vakuumverdampfungsverfahren, ein Sputterverfahren oder dergleichen ausgebildet werden.
Als auf Selen basierendes Material kann kristallines Selen, wie z. B. einkristallines Selen oder polykristallines Selen, amorphes Selen, eine Verbindung aus Kupfer, Indium und Selen (copper, indium, selenium: CIS), eine Verbindung aus Kupfer, Indium, Gallium und Selen (copper, indium, gallium, selenium: CIGS) oder dergleichen verwendet werden.
Ein n-Typ-Halbleiter wird vorzugsweise aus einem Material, das eine große Bandlücke aufweist und sichtbares Licht durchlassen kann, ausgebildet. Beispielsweise kann Zinkoxid, Galliumoxid, Indiumoxid, Zinnoxid, ein Mischoxid dieser oder dergleichen verwendet werden. Diese Materialien weisen auch eine Funktion als Lochinjektionsblockierschicht auf und können den Dunkelstrom verringern.
Als Schicht 562 in 13(A) kann beispielsweise ein Siliziumsubstrat verwendet werden. Das Siliziumsubstrat umfasst einen Si-Transistor oder dergleichen. Unter Verwendung des Si-Transistors kann neben einer Pixelschaltung eine Schaltung zum Betreiben der Pixelschaltung, eine Leseschaltung eines Bildsignals, eine Bildverarbeitungsschaltung oder dergleichen bereitgestellt werden. Insbesondere können einige oder alle Transistoren, die in den bei der Ausführungsform 1 beschriebenen Peripherieschaltungen (den Pixeln 100, den Bezugspixeln 150, der Schaltung 201, den Schaltungen 301 bis 305 und dergleichen) enthalten sind, in der Schicht 562 bereitgestellt werden.
Alternativ kann das Pixel wie in 13(B) eine mehrschichtige Struktur aus der Schicht 561, einer Schicht 563 und der Schicht 562 aufweisen.
Die Schicht 563 kann OS-Transistoren (z. B. die Transistoren 102 und 103 des Pixels 100) umfassen. Dabei umfasst die Schicht 562 vorzugsweise Si-Transistoren (z. B. die Transistoren 105 und 106 des Pixels 100). Alternativ können einige Transistoren in den bei der Ausführungsform 1 beschriebenen Peripherieschaltungen in der Schicht 563 bereitgestellt werden.
Bei dieser Struktur können Bestandteile in der Pixelschaltung und die Peripherieschaltungen in einer Vielzahl von Schichten verteilt werden, und die Bestandteile oder die Bestandteile und die Peripherieschaltungen können übereinander angeordnet werden, so dass die Fläche der Abbildungsvorrichtung verringert werden kann. Es sei angemerkt, dass bei der Struktur in 13(B) die Schicht 562 als Stützsubstrat verwendet werden kann und die Pixel 100 sowie die Peripherieschaltungen in der Schicht 561 und der Schicht 563 bereitgestellt werden können.
Als Halbleitermaterial, das für den OS-Transistor verwendet wird, kann ein Metalloxid verwendet werden, dessen Energielücke größer als oder gleich 2 eV, bevorzugt größer als oder gleich 2,5 eV, stärker bevorzugt größer als oder gleich 3 eV ist. Ein typisches Beispiel dafür ist ein Oxidhalbleiter, der Indium enthält, und beispielsweise kann ein CAC-OS, der nachstehend beschrieben wird, oder dergleichen verwendet werden.
Die Halbleiterschicht kann beispielsweise ein Film sein, der durch ein Oxid auf In-M-Zn-Basis repräsentiert wird, das Indium, Zink und M (ein Metall, wie z. B. Aluminium, Titan, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Cer, Zinn, Neodym oder Hafnium) enthält.
In dem Fall, in dem der in der Halbleiterschicht enthaltene Oxidhalbleiter ein Oxid auf In-M-Zn-Basis enthält, erfüllt das Atomverhältnis der Metallelemente eines Sputtertargets, das zum Ausbilden eines Films aus dem In-M-Zn-Oxid verwendet wird, vorzugsweise In ≥ M und Zn ≥ M. Beispielsweise ist das Atomverhältnis der Metallelemente in einem derartigen Sputtertarget vorzugsweise In:M:Zn = 1:1:1, In:M:Zn = 1:1:1,2, In:M:Zn = 3:1:2, In:M:Zn = 4:2:3, In:M:Zn = 4:2:4,1, In:M:Zn = 5:1:6, In:M:Zn = 5:1:7 oder In:M:Zn = 5:1:8. Es sei angemerkt, dass das Atomverhältnis der Metallelemente in der ausgebildeten Halbleiterschicht in einem Bereich von ±40 % von den vorstehenden Atomverhältnissen der Metallelemente der Sputtertargets abweicht.
Ein Oxidhalbleiter mit niedriger Ladungsträgerdichte wird als Halbleiterschicht verwendet. Für die Halbleiterschicht kann beispielsweise ein Oxidhalbleiter verwendet werden, dessen Ladungsträgerdichte niedriger als oder gleich 1 × 10¹⁷ /cm³, bevorzugt niedriger als oder gleich 1 × 10¹⁵ /cm³, stärker bevorzugt niedriger als oder gleich 1 × 10¹³ /cm³, stärker bevorzugt niedriger als oder gleich 1 × 10¹¹ /cm³, stärker bevorzugt niedriger als 1 × 10¹⁰ /cm³, und höher als oder gleich 1 × 10^-9 /cm³ ist. Ein derartiger Oxidhalbleiter wird als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiter bezeichnet. Ein derartiger Oxidhalbleiter weist eine niedrige Verunreinigungskonzentration und eine niedrige Dichte der Defektzustände auf und kann daher als stabile Eigenschaften aufweisend angesehen werden.
Es sei angemerkt, dass je nach erforderlichen Halbleitereigenschaften und elektrischen Eigenschaften (z. B. Feldeffektbeweglichkeit und Schwellenspannung) des Transistors ein Material mit einer geeigneten Zusammensetzung verwendet werden kann, ohne dabei auf die vorstehenden Beispiele beschränkt zu sein. Um die erforderlichen Halbleitereigenschaften des Transistors zu erhalten, werden vorzugsweise die Ladungsträgerdichte, die Verunreinigungskonzentration, die Defektdichte, das Atomverhältnis zwischen einem Metallelement und Sauerstoff, der Atomabstand, die Dichte und dergleichen der Halbleiterschicht auf geeignete Werte eingestellt.
Wenn der in der Halbleiterschicht enthaltene Oxidhalbleiter Silizium oder Kohlenstoff enthält, welche zur Gruppe 14 gehörende Elemente sind, nimmt die Anzahl von Sauerstofffehlstellen zu, so dass die Halbleiterschicht zum n-Typ wird. Deshalb ist die Silizium- oder Kohlenstoffkonzentration (die durch Sekundärionen-Massenspektrometrie gemessene Konzentration) in der Halbleiterschicht niedriger als oder gleich 2 × 10¹⁸ Atome/cm³, bevorzugt niedriger als oder gleich 2 × 10¹⁷ Atome/cm³.
Alkalimetall und Erdalkalimetall könnten Ladungsträger erzeugen, wenn sie an einen Oxidhalbleiter gebunden werden, in welchem Falle der Sperrstrom des Transistors ansteigen könnte. Deshalb ist die Alkalimetall- oder Erdalkalimetallkonzentration in der Halbleiterschicht (die durch Sekundärionen-Massenspektrometrie gemessene Konzentration) niedriger als oder gleich 1 × 10¹⁸ Atome/cm³, bevorzugt niedriger als oder gleich 2 × 10¹⁶ Atome/cm³.
Wenn der in der Halbleiterschicht enthaltene Oxidhalbleiter Stickstoff enthält, werden Elektronen, die als Ladungsträger dienen, erzeugt, und es steigt die Ladungsträgerdichte an, so dass die Halbleiterschicht leicht zum n-Typ wird. Folglich ist es wahrscheinlich, dass ein Transistor, der einen Stickstoff enthaltenden Oxidhalbleiter enthält, selbstleitende Eigenschaften aufweist. Daher ist die Stickstoffkonzentration in der Halbleiterschicht (die durch Sekundärionen-Massenspektrometrie gemessene Konzentration) vorzugsweise niedriger als oder gleich 5 × 10¹⁸ Atome/cm³.
Die Halbleiterschicht kann beispielsweise eine nicht-einkristalline Struktur aufweisen. Die nicht-einkristalline Struktur umfasst beispielsweise einen CAAC-OS (einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse bzw. c-Axis Aligned Crystalline Oxide Semiconductor oder einen in der a-b-Ebene verankerten kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse bzw. c-Axis Aligned ab-Plane-Anchored Crystalline Oxide Semiconductor), der einen Kristall mit Ausrichtung bezüglich der c-Achse enthält, eine polykristalline Struktur, eine mikrokristalline Struktur oder eine amorphe Struktur. Unter den nicht-einkristallinen Strukturen weist die amorphe Struktur die höchste Dichte der Defektzustände auf, während der CAAC-OS die niedrigste Dichte der Defektzustände aufweist.
Ein Oxidhalbleiterfilm mit einer amorphen Struktur weist beispielsweise eine ungeordnete Atomanordnung und keine kristalline Komponente auf. Alternativ weist ein Oxidfilm mit einer amorphen Struktur beispielsweise eine vollständig amorphe Struktur und keinen Kristallteil auf.
Es sei angemerkt, dass es sich bei der Halbleiterschicht um einen Mischfilm handeln kann, der zwei oder mehr der folgenden Bereiche umfasst: einen Bereich mit einer amorphen Struktur, einen Bereich mit einer mikrokristallinen Struktur, einen Bereich mit einer polykristallinen Struktur, einen CAAC-OS-Bereich und einen Bereich mit einer einkristallinen Struktur. Der Mischfilm weist beispielsweise in einigen Fällen eine einschichtige Struktur oder eine mehrschichtige Struktur auf, die zwei oder mehr der oben erwähnten Bereiche umfasst.
Nachstehend wird die Zusammensetzung eines CAC-OS (eines wolkenartig ausgerichteten Verbundoxidhalbleiters bzw. Cloud-Aligned Composite OS) beschrieben, der eine Ausführungsform der nicht-einkristallinen Halbleiterschicht ist.
Es handelt sich bei dem CAC-OS beispielsweise um ein Material mit einer Zusammensetzung, bei der Elemente, die in einem Oxidhalbleiter enthalten sind, ungleichmäßig verteilt sind, wobei sie jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder eine ähnliche Größe aufweisen. Es sei angemerkt, dass in der folgenden Beschreibung eines Oxidhalbleiters ein Zustand, in dem ein oder mehrere Metallelement/e ungleichmäßig verteilt ist/sind und Bereiche, die das/die Metallelement/e enthalten, mit einer Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 1 nm und kleiner als oder gleich 2 nm oder einer ähnlichen Größe vermischt sind, als Mosaikmuster oder patchartiges Muster bezeichnet wird.
Es sei angemerkt, dass ein Oxidhalbleiter vorzugsweise mindestens Indium enthält. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem kann/können eines oder mehrere von Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen enthalten sein.
Beispielsweise weist der CAC-OS im In-Ga-Zn-Oxid (ein derartiges In-Ga-Zn-Oxid unter CAC-OS kann insbesondere als CAC-IGZO bezeichnet werden) eine Zusammensetzung auf, bei der Materialien in Indiumoxid (InO_X1, wobei X1 eine reelle Zahl von größer als 0 ist), Indiumzinkoxid (In_X2Zn_Y2O_Z2, wobei X2, Y2 und Z2 reelle Zahlen von größer als 0 sind) oder dergleichen und in Galliumoxid (GaO_X3, wobei X3 eine reelle Zahl von größer als 0 ist), Galliumzinkoxid (Ga_X4Zn_Y4O_Z4, wobei X4, Y4 und Z4 reelle Zahlen von größer als 0 sind) oder dergleichen geteilt werden, und ein Mosaikmuster wird gebildet. Dann wird InO_X1 oder In_X2Zn_Y2O_Z2, welches das Mosaikmuster bildet, in dem Film gleichmäßig verteilt. Diese Zusammensetzung wird nachstehend auch als wolkenartige Zusammensetzung bezeichnet.
Das heißt, dass der CAC-OS ein Verbundoxidhalbleiter mit einer Zusammensetzung ist, bei der ein Bereich, der GaO_X3 als Hauptkomponente enthält, und ein Bereich, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, gemischt sind. Es sei angemerkt, dass in dieser Beschreibung dann, wenn beispielsweise das Atomverhältnis von In zu einem Element M in einem ersten Bereich größer ist als das Atomverhältnis von In zu einem Element M in einem zweiten Bereich, der erste Bereich eine höhere Konzentration von In als der zweite Bereich aufweist.
Es sei angemerkt, dass eine Verbindung, die In, Ga, Zn und O enthält, auch als IGZO bekannt ist. Typische Beispiele für IGZO umfassen eine kristalline Verbindung, die durch InGaO₃(ZnO)_m1 dargestellt wird (m1 ist eine natürliche Zahl), und eine kristalline Verbindung, die durch In_(1+x0)Ga_(1-x0)O₃(ZnO)_m0 dargestellt wird (-1 ≤ x0 ≤ 1; m0 ist eine vorgegebene Zahl).
Die vorstehenden kristallinen Verbindungen weisen eine einkristalline Struktur, eine polykristalline Struktur oder eine CAAC-Struktur auf. Es sei angemerkt, dass es sich bei der CAAC-Struktur um eine Kristallstruktur handelt, bei der eine Vielzahl von IGZO-Nanokristallen eine Ausrichtung bezüglich der c-Achse aufweist und in der Richtung der a-b-Ebene ohne Ausrichtung miteinander verbunden ist.
Andererseits betrifft der CAC-OS die Materialzusammensetzung eines Oxidhalbleiters. Bei einer Materialzusammensetzung eines CAC-OS, die In, Ga, Zn und O umfasst, werden Bereiche mit Nanoteilchen, die Ga als Hauptkomponente enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet, wobei diese Bereiche mit Nanoteilchen unregelmäßig dispergiert sind, um ein Mosaikmuster zu bilden. Folglich ist die Kristallstruktur für den CAC-OS ein Sekundärelement.
Es sei angemerkt, dass in dem CAC-OS eine mehrschichtige Struktur, die zwei oder mehrere Filme mit unterschiedlichen Zusammensetzungen umfasst, nicht enthalten ist. Beispielsweise ist eine zweischichtige Struktur aus einem Film, der In als Hauptkomponente enthält, und einem Film, der Ga als Hauptkomponente enthält, nicht enthalten.
Eine Grenze zwischen dem Bereich, der GaO_X3 als Hauptkomponente enthält, und dem Bereich, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, wird in einigen Fällen nicht deutlich beobachtet.
In dem Fall, in dem eines oder mehrere von Aluminium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen anstelle von Gallium in einem CAC-OS enthalten ist/sind, werden Bereiche mit Nanoteilchen, die das/die ausgewählte/n Metallelement/e als Hauptkomponente/n enthalten, in einem Teil des CAC-OS beobachtet, und Bereiche mit Nanoteilchen, die In als Hauptkomponente enthalten, werden in einem Teil davon beobachtet, und diese Bereiche mit Nanoteilchen sind unregelmäßig dispergiert, um in dem CAC-OS ein Mosaikmuster zu bilden.
Der CAC-OS kann beispielsweise durch ein Sputterverfahren unter Bedingungen ausgebildet werden, bei denen ein Substrat nicht absichtlich erwärmt wird. In dem Fall, in dem der CAC-OS durch ein Sputterverfahren ausgebildet wird, kann/können ein oder mehrere Gas/e, das/die aus einem Inertgas (typischerweise Argon), einem Sauerstoffgas und einem Stickstoffgas ausgewählt wird/werden, als Abscheidungsgas verwendet werden. Das Verhältnis der Durchflussmenge eines Sauerstoffgases zu der gesamten Durchflussmenge des Abscheidungsgases beim Abscheiden ist vorzugsweise möglichst niedrig, und beispielsweise ist das Durchflussverhältnis eines Sauerstoffgases bevorzugt höher als oder gleich 0 % und niedriger als 30 %, stärker bevorzugt höher als oder gleich 0 % und niedriger als oder gleich 10 %.
Der CAC-OS wird dadurch gekennzeichnet, dass kein deutlicher Peak bei einer Messung unter Verwendung eines θ/2θ-Scans durch ein Out-of-Plane-Verfahren, welches ein Messverfahren mit einer Röntgenbeugung (X-ray diffraction, XRD) ist, beobachtet wird. Das heißt, dass die Röntgenbeugung in einem Messbereich in der Richtung der a-b-Ebene und in der Richtung der c-Achse keine Ausrichtung zeigt.
In einem Elektronenbeugungsbild des CAC-OS, das durch Bestrahlung mit einem Elektronenstrahl mit einem Sondendurchmesser von 1 nm (auch als nanometergroßer Elektronenstrahl bezeichnet) erhalten wird, werden ein ringförmiger Bereich mit hoher Leuchtdichte und eine Vielzahl von Leuchtpunkten in dem ringförmigen Bereich beobachtet. Folglich deutet das Elektronenbeugungsbild darauf hin, dass die Kristallstruktur des CAC-OS eine nanokristalline (nanocrystal, nc-) Struktur mit keiner Ausrichtung in Richtungen in einer Draufsicht und einer Querschnittsansicht aufweist.
Beispielsweise bestätigt auch ein energiedispersives Röntgenspektroskopie-(EDX: energy dispersive X-ray spectroscopy) Verteilungsbild, dass ein CAC-OS in einem In-Ga-Zn-Oxid eine Struktur aufweist, bei der Bereiche, die GaO_X3 als Hauptkomponente enthalten, und Bereiche, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, ungleichmäßig verteilt und vermischt sind.
Der CAC-OS weist eine Struktur auf, die sich von derjenigen einer IGZO-Verbindung unterscheidet, in der Metallelemente gleichmäßig verteilt sind, und er weist Eigenschaften auf, die sich von denjenigen der IGZO-Verbindung unterscheiden. Das heißt, dass in dem CAC-OS Bereiche, die GaO_X3 oder dergleichen als Hauptkomponente enthalten, und Bereiche, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, voneinander getrennt sind, um ein Mosaikmuster zu bilden.
Die Leitfähigkeit eines Bereichs, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält, ist höher als diejenige eines Bereichs, der GaO_X3 oder dergleichen als Hauptkomponente enthält. Mit anderen Worten: Wenn Ladungsträger durch Bereiche fließen, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, wird die Leitfähigkeit eines Oxidhalbleiters gezeigt. Demzufolge kann dann, wenn Bereiche, die In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthalten, in einem Oxidhalbleiter wie eine Wolke verteilt sind, eine hohe Feldeffektbeweglichkeit (µ) erzielt werden.
Im Gegensatz dazu ist die isolierende Eigenschaft eines Bereichs, der GaO_X3 oder dergleichen als Hauptkomponente enthält, höher als diejenige eines Bereichs, der In_X2Zn_Y2O_Z2 oder InO_X1 als Hauptkomponente enthält. Mit anderen Worten: Wenn Bereiche, die GaO_X3 oder dergleichen als Hauptkomponente enthalten, in einem Oxidhalbleiter verteilt sind, kann der Leckstrom unterdrückt werden, und es kann eine vorteilhafte Schaltfunktion erzielt werden.
Folglich komplementieren dann, wenn ein CAC-OS für ein Halbleiterelement verwendet wird, die isolierende Eigenschaft, die aus GaO_X3 oder dergleichen stammt, und die Leitfähigkeit, die aus In_X2Zn_Y2O_Z2 oder InO_X1 stammt, miteinander, wodurch ein hoher Durchlassstrom (I_on) und eine hohe Feldeffektbeweglichkeit (µ) erhalten werden können.
Ein Halbleiterelement, das einen CAC-OS enthält, weist eine hohe Zuverlässigkeit auf. Daher wird der CAC-OS in verschiedenen Halbleitervorrichtungen vorteilhaft verwendet.
14(A) ist eine Ansicht, die ein Beispiel für den Querschnitt des Pixels in 13(A) darstellt. Die Schicht 561 umfasst als photoelektrisches Umwandlungselement 101 eine pn-Übergangs-Photodiode, bei der Silizium für eine photoelektrische Umwandlungsschicht verwendet wird. Die Schicht 562 umfasst Si-Transistoren, und in 14(A) werden die Transistoren 102 und 105, die in der Pixelschaltung enthalten sind, beispielhaft dargestellt.
Bei dem photoelektrischen Umwandlungselement 101 können die Schicht 565a, die Schicht 565b und die Schicht 565c ein p⁺-Typ-Bereich, ein n-Typ-Bereich bzw. ein n⁺-Typ-Bereich sein. In der Schicht 565b wird ein Bereich 536 zum Verbinden einer Stromversorgungsleitung mit der Schicht 565c bereitgestellt. Beispielsweise kann der Bereich 536 ein p⁺-Typ-Bereich sein.
Obwohl in 14(A) die Si-Transistoren eine planare Struktur aufweisen, bei der ein Kanalbildungsbereich in einem Siliziumsubstrat 540 gebildet wird, kann auch eine Struktur wie in 16(A) oder 16(B) zum Einsatz kommen, bei der eine FIN-Halbleiterschicht in dem Siliziumsubstrat 540 bereitgestellt wird. 16(A) entspricht einem Querschnitt in der Kanallängsrichtung, und 16(B) entspricht einem Querschnitt in der Kanalquerrichtung.
Alternativ können, wie in 16(C) dargestellt, Transistoren, die jeweils eine Halbleiterschicht 545 beinhalten, die unter Verwendung eines Siliziumdünnfilms ausgebildet ist, verwendet werden. Die Halbleiterschicht 545 kann beispielsweise unter Verwendung von einkristallinem Silizium, das auf einer Isolierschicht 546 über dem Siliziumsubstrat 540 ausgebildet ist (silicon-on-insulator, SOI), ausgebildet werden.
14(A) stellt ein Strukturbeispiel dar, in dem eine elektrische Verbindung zwischen Bestandteilen in der Schicht 561 und Bestandteilen in der Schicht 562 durch eine Befestigungstechnik erhalten wird.
In der Schicht 561 sind eine Isolierschicht 542, eine leitende Schicht 533 und eine leitende Schicht 534 bereitgestellt. Die leitende Schicht 533 und die leitende Schicht 534 weisen jeweils einen Bereich auf, der in der Isolierschicht 542 eingebettet ist. Die leitende Schicht 533 ist elektrisch mit der Schicht 565a verbunden. Die leitende Schicht 534 ist elektrisch mit dem Bereich 536 verbunden. Die Oberflächen der Isolierschicht 542, der leitenden Schicht 533 und der leitenden Schicht 534 sind planarisiert, so dass sie die gleiche Höhe aufweisen.
In der Schicht 562 sind die Isolierschicht 541, eine leitende Schicht 531 und eine leitende Schicht 532 bereitgestellt. Die leitende Schicht 531 und die leitende Schicht 532 weisen jeweils einen Bereich auf, der in der Isolierschicht 541 eingebettet ist. Die leitende Schicht 531 ist elektrisch mit der Stromversorgungsleitung verbunden. Die leitende Schicht 532 ist elektrisch mit der Source oder dem Drain des Transistors 102 verbunden. Die Oberflächen der Isolierschicht 541, der leitenden Schicht 531 und der leitenden Schicht 532 sind planarisiert, so dass sie die gleiche Höhe aufweisen.
Die leitende Schicht 531 und die leitende Schicht 533 enthalten vorzugsweise das gleiche Metallelement als Hauptkomponente. Die leitende Schicht 532 und die leitende Schicht 534 enthalten vorzugsweise das gleiche Metallelement als Hauptkomponente. Die Isolierschicht 541 und die Isolierschicht 542 enthalten die gleiche Komponente.
Beispielsweise kann für die leitenden Schichten 531, 532, 533 und 534 Cu, Al, Sn, Zn, W, Ag, Pt, Au oder dergleichen verwendet werden. Unter Berücksichtigung der Einfachheit beim Verbinden wird vorzugsweise Cu, Al, W oder Au verwendet. Für die Isolierschichten 541 und 542 kann Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Titannitrid oder dergleichen verwendet werden.
Das heißt, dass das gleiche Metallmaterial, das vorstehend beschrieben worden ist, vorzugsweise sowohl für die Kombination aus den leitenden Schichten 531 und 533 als auch für die Kombination aus den leitenden Schichten 532 und 534 verwendet wird. Außerdem wird das gleiche isolierende Material, das vorstehend beschrieben worden ist, vorzugsweise für die Isolierschichten 541 und 542 verwendet. Bei dieser Struktur kann eine Befestigung erfolgen, bei der die Grenzfläche zwischen den Schichten 561 und 562 als Verbindungsstelle dient.
Durch die Befestigung können eine elektrische Verbindung der Kombination aus den leitenden Schichten 531 und 533 sowie eine elektrische Verbindung der Kombination aus den leitenden Schichten 532 und 534 erhalten werden. Ferner können die Isolierschichten 541 und 542 mit mechanischer Festigkeit verbunden werden.
Wenn Metallschichten verbunden werden, kann ein Verbindungsverfahren mit Oberflächenaktivierung verwendet werden, bei dem ein Oxidfilm, eine Verunreinigungsadsorptionsschicht oder dergleichen auf einer Oberfläche durch eine Sputterbehandlung oder dergleichen entfernt wird und gereinigte und aktivierte Oberflächen in Kontakt miteinander gebracht und verbunden werden. Alternativ kann ein Verbindungsverfahren mit Verteilung oder dergleichen verwendet werden, bei dem Oberflächen unter Verwendung von Temperatur und Druck verbunden werden. Bei jedem dieser Verfahren werden die Metallschichten auf atomarer Ebene verbunden, wodurch eine Verbindung erzielt wird, die sowohl elektrisch als auch mechanisch vorteilhaft ist.
Wenn Isolierschichten verbunden werden, kann ein hydrophiles Verbindungsverfahren oder dergleichen verwendet werden, bei dem Oberflächen, die durch Polieren oder dergleichen sehr flach gemacht und mittels Sauerstoffplasmas oder dergleichen einer hydrophilen Behandlung unterzogen wurden, in Kontakt miteinander gebracht und temporär verbunden werden und danach durch Dehydrierung mittels einer Wärmebehandlung final verbunden werden. Auch bei einem hydrophilen Verbindungsverfahren werden die Isolierschichten auf atomarer Ebene verbunden, so dass eine Verbindung erzielt wird, die mechanisch vorteilhaft ist.
Wenn die Schicht 561 und die Schicht 562 befestigt werden, können beispielsweise ein Verbindungsverfahren mit Oberflächenaktivierung und ein hydrophiles Verbindungsverfahren kombiniert werden, da sich die Isolierschichten und die Metallschichten an den Verbindungsoberflächen der beiden Schichten befinden.
Beispielsweise kann ein Verfahren oder dergleichen verwendet werden, bei dem die Oberflächen nach dem Polieren gereinigt werden, die Oberflächen der Metallschichten einer Antioxidationsbehandlung und einer hydrophilen Behandlung unterzogen werden und dann ein Verbinden durchgeführt wird. Außerdem kann eine hydrophile Behandlung durchgeführt werden, bei der ein schwer zu oxidierendes Metall, wie z. B. Au, für eine Oberfläche einer Metallschicht verwendet wird. Es sei angemerkt, dass ein Verbindungsverfahren außer den vorstehenden Verfahren verwendet werden kann.
14(B) ist eine Querschnittsansicht in dem Fall, in dem für die Schicht 561 des Pixels in 13(A) eine pn-Übergangs-Photodiode verwendet wird, die ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht enthält. Die Photodiode beinhaltet die Schicht 566a als Elektrode, die Schichten 566b und 566c als photoelektrische Umwandlungsschicht sowie die Schicht 566d als andere Elektrode.
In diesem Fall kann die Schicht 561 direkt auf der Schicht 562 ausgebildet werden. Die Schicht 566a ist elektrisch mit der Source oder dem Drain des Transistors 102 verbunden. Die Schicht 566d ist über den Bereich 536 elektrisch mit einer Stromversorgungsleitung verbunden.
15(A) ist eine Ansicht, die ein Beispiel für den Querschnitt des Pixels in 13(B) darstellt. Die Schicht 561 umfasst als photoelektrisches Umwandlungselement 101 eine pn-Übergangs-Photodiode, bei der Silizium für eine photoelektrische Umwandlungsschicht verwendet wird. Die Schicht 562 umfasst einen Si-Transistor, und 15(A) stellt beispielhaft den Transistor 105 dar, der in der Pixelschaltung enthalten ist. Die Schicht 562 umfasst OS-Transistoren, und 15(A) stellt beispielhaft die Transistoren 102 und 103 dar, die in der Pixelschaltung enthalten sind. Hier wird ein Strukturbeispiel gezeigt, in dem die Schicht 561 und die Schicht 563 durch Befestigung elektrisch verbunden sind.
Obwohl in 15(A) die OS-Transistoren eine selbst justierende Struktur aufweisen, kann es sich bei ihnen wie in 16(D) um einen nicht selbst justierenden Top-Gate-Transistor handeln.
Die Transistoren 102 und 103 beinhalten jeweils ein Rückgate 535; jedoch kann auch eine Ausführungsform ohne Rückgate zum Einsatz kommen. Das Rückgate 535 ist in einigen Fällen wie in 16(E) elektrisch mit einem Vordergate eines Transistors verbunden, das auf der gegenüberliegenden Seite bereitgestellt ist. Alternativ kann dem Rückgate 535 ein festes Potential zugeführt werden, das sich von einem Potential unterscheidet, das dem Vordergate zugeführt wird.
Eine Isolierschicht 543 mit einer Funktion zum Verhindern der Diffusion von Wasserstoff wird zwischen einem Bereich, in dem ein OS-Transistor ausgebildet wird, und einem Bereich bereitgestellt, in dem ein Si-Transistor ausgebildet wird. Wasserstoff in einer Isolierschicht, die in der Umgebung eines Kanalbildungsbereichs des Transistors 105 bereitgestellt ist, schließt freie Bindungen von Silizium ab. Hingegen führt Wasserstoff in einer Isolierschicht, die in der Umgebung der Kanalbildungsbereiche der Transistoren 102 und 103 bereitgestellt ist, zu einer Erzeugung von Ladungsträgern in den Oxidhalbleiterschichten.
Durch die Isolierschicht 543 wird Wasserstoff in einer Schicht eingeschlossen, so dass die Zuverlässigkeit des Transistors 105 verbessert werden kann. Zusätzlich wird eine Diffusion von Wasserstoff von einer Schicht in eine andere Schicht verhindert, so dass auch die Zuverlässigkeit der Transistoren 102 und 103 verbessert wird.
Für die Isolierschicht 543 kann beispielsweise Aluminiumoxid, Aluminiumoxynitrid, Galliumoxid, Galliumoxynitrid, Yttriumoxid, Yttriumoxynitrid, Hafniumoxid, Hafniumoxynitrid oder Yttrium-stabilisiertem Zirconiumoxid (YSZ) verwendet werden.
15(B) ist eine Querschnittsansicht in dem Fall, in dem für die Schicht 561 des Pixels in 13(B) eine pn-Übergangs-Photodiode verwendet wird, die ein auf Selen basierendes Material für eine photoelektrische Umwandlungsschicht enthält. Die Schicht 561 kann direkt auf der Schicht 563 ausgebildet werden. Für die Details der Schichten 561, 562 und 563 kann auf die vorstehende Beschreibung Bezug genommen werden.
17(A) ist eine perspektivische Ansicht, die ein Beispiel darstellt, in dem ferner ein Farbfilter oder dergleichen bei dem Pixel der Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung bereitgestellt wird. In der perspektivischen Ansicht werden auch Querschnitte einer Vielzahl von Pixeln dargestellt. Eine Isolierschicht 580 wird über der Schicht 561 ausgebildet, in der das photoelektrische Umwandlungselement 101 ausgebildet wird. Als Isolierschicht 580 kann ein Siliziumoxidfilm mit hoher Durchlässigkeit für sichtbares Licht oder dergleichen verwendet werden. Zudem kann ein Siliziumnitridfilm als Passivierungsfilm angeordnet werden. Ein dielektrischer Film aus Hafniumoxid oder dergleichen kann als Antireflexionsfilm angeordnet werden.
Eine lichtundurchlässige Schicht 581 kann über der Isolierschicht 580 ausgebildet werden. Die lichtundurchlässige Schicht 581 weist eine Funktion zum Verhindern einer Farbmischung von Licht auf, das einen darüber liegenden Farbfilter passiert. Für die lichtundurchlässige Schicht 581 kann eine Metallschicht aus Aluminium, Wolfram oder dergleichen verwendet werden. Alternativ können die Metallschicht und ein dielektrischer Film, der als Antireflexionsfilm dient, übereinander angeordnet werden.
Eine organische Harzschicht 582 kann als Planarisierungsfilm über der Isolierschicht 580 und der lichtundurchlässigen Schicht 581 bereitgestellt werden. Ferner werden Farbfilter 583 (Farbfilter 583a, 583b und 583c) für die jeweiligen Pixel ausgebildet. Beispielsweise werden den Farbfiltern 583a, 583b und 583c die Farben, R (Rot), G (Grün), B (Blau), Y (Gelb), C (Cyan), M (Magenta) und dergleichen, zugeteilt, so dass ein Farbbild erhalten werden kann.
Über den Farbfiltern 583 kann eine Isolierschicht 586 mit Durchlässigkeit für sichtbares Licht oder dergleichen bereitgestellt werden.
Wie in 17(B) kann eine optische Umwandlungsschicht 585 anstelle der Farbfilter 583 verwendet werden. Bei einer derartigen Struktur können bei der Abbildungsvorrichtung Bilder in verschiedenen Wellenlängenbereichen erhalten werden.
Wenn beispielsweise ein Filter, der Licht mit einer Wellenlänge von kürzer als oder gleich derjenigen von sichtbarem Licht blockiert, als optische Umwandlungsschicht 585 verwendet wird, kann eine Infrarot-Abbildungsvorrichtung erhalten werden. Wenn ein Filter, der Licht mit einer Wellenlänge von kürzer als oder gleich derjenigen von Nah-Infrarotlicht blockiert, als optische Umwandlungsschicht 585 verwendet wird, kann eine Ferninfrarot-Abbildungsvorrichtung erhalten werden. Wenn ein Filter, der Licht mit einer Wellenlänge von länger als oder gleich derjenigen von sichtbarem Licht blockiert, als optische Umwandlungsschicht 585 verwendet wird, kann eine Ultraviolett-Abbildungsvorrichtung erhalten werden.
Wenn ein Szintillator als optische Umwandlungsschicht 585 verwendet wird, kann eine Abbildungsvorrichtung erhalten werden, die ein Bild, das die Intensität einer Strahlung visualisiert, aufnimmt und für eine Röntgenstrahl-Abbildungsvorrichtung oder dergleichen verwendet wird. Strahlungen, wie z. B. Röntgenstrahlen, die ein Objekt passieren, um in einen Szintillator einzufallen, werden dank einer Photolumineszenz in Licht (Fluoreszenz), wie z. B. sichtbares Licht oder ultraviolettes Licht, umgewandelt. Dann erfasst das photoelektrische Umwandlungselement 101 das Licht, um Bilddaten zu erhalten. Außerdem kann die Abbildungsvorrichtung mit der vorstehenden Struktur in einem Strahlungsdetektor oder dergleichen verwendet werden.
Ein Szintillator enthält eine Substanz, die dann, wenn sie mit einer Strahlung, wie z. B. Röntgenstrahlen oder Gammastrahlen, bestrahlt wird, die Energie der Strahlung absorbiert, um sichtbares Licht oder ultraviolettes Licht zu emittieren. Beispielsweise ist es möglich, ein Harz oder eine Keramik zu verwenden, in dem/der ein beliebiges von Gd₂O₂S:Tb, Gd₂O₂S:Pr, Gd₂O₂S:Eu, BaFCI:Eu, Nal, Csl, CaF₂, BaF₂, CeF₃, LiF, Lil und ZnO dispergiert ist.
Bei dem photoelektrischen Umwandlungselement 101, das ein auf Selen basierendes Material enthält, kann eine Strahlung, wie z. B. Röntgenstrahlen, direkt in eine Ladung umgewandelt werden, so dass ein Szintillator nicht benötigt wird.
Wie in 17(C) dargestellt, kann ein Mikrolinsenarray 584 über dem Farbfilter 583 bereitgestellt werden. Licht, das Linsen des Mikrolinsenarrays 584 passiert, passiert den Farbfilter 583, der direkt unter dem Mikrolinsenarray 584 platziert ist, und wird dann dem photoelektrischen Umwandlungselement 101 zugeführt. Das Mikrolinsenarray 584 kann über der photoelektrischen Umwandlungsschicht 585 in 17(B) bereitgestellt werden.
Nachstehend werden Beispiele für ein Package und ein Kameramodul beschrieben, die jeweils einen Bildsensorchip beinhalten. Für den Bildsensorchip kann die vorstehende Struktur der Abbildungsvorrichtung verwendet werden.
18(A1) ist eine perspektivische Außenansicht, die die Seite der oberen Oberfläche eines Packages zeigt, das einen Bildsensorchip beinhaltet. Das Package beinhaltet ein Package-Substrat 410, an dem ein Bildsensorchip 450 befestigt wird, ein Deckglas 420, einen Klebstoff 430 zum Binden des Package-Substrats 410 und des Deckglases 420 aneinander und dergleichen.
18(A2) ist eine perspektivische Außenansicht, die die Seite der unteren Oberfläche des Packages zeigt. An der unteren Oberfläche des Packages wird ein Ball-Grid-Array (BGA) ausgebildet, das Lotkugeln als Bumps 440 beinhaltet. Obwohl hier das BGA zum Einsatz kommt, kann alternativ ein Land-Grid-Array (LGA), ein Pin-Grid-Array (PGA) oder dergleichen zum Einsatz kommen.
18(A3) ist eine perspektivische Ansicht des Packages, in dem das Deckglas 420 und der Klebstoff 430 teilweise dargestellt werden. Elektrodenpads 460 werden über dem Package-Substrat 410 ausgebildet, und die Elektrodenpads 460 sind über Durchgangslöcher elektrisch mit den Bumps 440 verbunden. Die Elektrodenpads 460 sind über Leitungen 470 elektrisch mit dem Bildsensorchip 450 verbunden.
18(B1) ist eine perspektivische Außenansicht, die die Seite der oberen Oberfläche eines Kameramoduls zeigt, in dem ein Bildsensorchip an einem Package mit einer Built-in-Linse montiert ist. Das Kameramodul beinhaltet ein Package-Substrat 411, an dem ein Bildsensorchip 451 befestigt wird, eine Linsenabdeckung 421, eine Linse 435 und dergleichen. Des Weiteren ist ein IC-Chip 490 mit Funktionen einer Treiberschaltung, einer Signalumwandlungsschaltung und dergleichen einer Abbildungsvorrichtung zwischen dem Package-Substrat 411 und dem Bildsensorchip 451 bereitgestellt. Somit wird ein System-in-Package (SiP) ausgebildet.
18(B2) ist eine perspektivische Außenansicht, die die Seite der unteren Oberfläche des Kameramoduls zeigt. An der unteren Oberfläche und den Seitenflächen des Package-Substrats 411 werden Montagestege 441 bereitgestellt; diese Struktur kann als Quad-Flat-No-Lead-Package (QFN) bezeichnet werden. Diese Struktur ist nur ein Beispiel, und ein Quad-Flat-Package (QFP), das vorstehende BGA oder dergleichen kann zum Einsatz kommen.
18(B3) ist eine perspektivische Ansicht des Moduls, in dem die Linsenabdeckung 421 und die Linse 435 teilweise dargestellt werden. Die Stege 441 sind elektrisch mit Elektrodenpads 461 verbunden, und die Elektrodenpads 461 sind über Leitungen 471 elektrisch mit dem Bildsensorchip 451 oder dem IC-Chip 490 verbunden.
Der Bildsensorchip, der in dem Package mit der vorstehenden Struktur platziert ist, kann leicht an einer Leiterplatte oder dergleichen montiert werden, wodurch er in verschiedenen Halbleitervorrichtungen und elektronischen Geräten eingebaut werden kann.
Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
(Ausführungsform 3)
Beispiele für ein elektronisches Gerät, das die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung verwenden kann, umfassen Anzeigevorrichtungen, Personal Computer, Bildspeichervorrichtungen oder Bildwiedergabevorrichtungen, welche mit Aufzeichnungsmedien versehen sind, Mobiltelefone, Spielkonsolen (darunter auch tragbare Spielkonsolen), tragbare Datenendgeräte, E-Book-Lesegeräte, Kameras, wie z. B. Videokameras und digitale Fotokameras, Videobrillen (am Kopf getragene Anzeigen bzw. Head-Mounted-Displays), Navigationssysteme, Audio-Wiedergabevorrichtungen (z. B. Car-Audio-Players und digitale Audio-Players), Kopiergeräte, Faxgeräte, Drucker, Multifunktionsdrucker, Geldautomaten (automated teller machines, ATM) und Verkaufsautomaten. 19 stellt spezifische Beispiele für diese elektronischen Geräte dar.
19(A) stellt eine Überwachungskamera dar, die eine Trägerbasis 951, eine Kameraeinheit 952, eine Schutzabdeckung 953 und dergleichen beinhaltet. Die Kameraeinheit 952 beinhaltet einen Drehmechanismus oder dergleichen und kann daher, wenn sie an der Decke platziert ist, Bilder in allen Richtungen aufnehmen. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Kameraeinheit enthalten sein. Es sei angemerkt, dass eine „Überwachungskamera“ eine gewöhnliche Bezeichnung ist und die Anwendungen nicht einschränkt. Beispielsweise kann eine Vorrichtung, die eine Funktion einer Überwachungskamera aufweist, auch als Kamera oder Videokamera bezeichnet werden.
19(B) stellt eine Videokamera dar, die ein erstes Gehäuse 971, ein zweites Gehäuse 972, einen Anzeigeabschnitt 973, Bedientasten 974, eine Linse 975, ein Gelenk 976 und dergleichen beinhaltet. Die Bedientasten 974 und die Linse 975 sind bei dem ersten Gehäuse 971 bereitgestellt, und der Anzeigeabschnitt 973 ist bei dem zweiten Gehäuse 972 bereitgestellt. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Videokamera enthalten sein.
19(C) stellt eine Digitalkamera dar, die ein Gehäuse 961, einen Auslöseknopf 962, ein Mikrofon 963, einen Licht emittierenden Abschnitt 967, eine Linse 965 und dergleichen beinhaltet. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in der Digitalkamera enthalten sein.
19(D) stellt ein Informationsendgerät in Form einer Armbanduhr dar, das einen Anzeigeabschnitt 932, ein Gehäuse/Armband 933, eine Kamera 939 und dergleichen beinhaltet. Der Anzeigeabschnitt 932 beinhaltet einen Touchscreen zum Bedienen des Informationsendgeräts. Der Anzeigeabschnitt 932 und das Gehäuse/Armband 933 sind flexibel und können vorteilhaft am Körper getragen werden. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem Informationsendgerät enthalten sein.
19(E) stellt ein Beispiel für ein Mobiltelefon dar, das ein Gehäuse 981, einen Anzeigeabschnitt 982, einen Bedienknopf 983, einen externen Verbindungsanschluss 984, einen Lautsprecher 985, ein Mikrofon 986, eine Kamera 987 und dergleichen beinhaltet. Der Anzeigeabschnitt 982 des Mobiltelefons beinhaltet einen Berührungssensor. Bedienungen, wie z. B. Telefonieren und Texteingabe, können durch Berührung des Anzeigeabschnitts 982 mit einem Finger, einem Stift oder dergleichen durchgeführt werden. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem Mobiltelefon enthalten sein.
19(F) stellt ein tragbares Datenendgerät dar, das ein Gehäuse 911, einen Anzeigeabschnitt 912, eine Kamera 919 und dergleichen beinhaltet. Eine Touchscreen-Funktion des Anzeigeabschnitts 912 ermöglicht eine Eingabe und Ausgabe von Informationen. Die Abbildungsvorrichtung einer Ausführungsform der vorliegenden Erfindung kann als Bauelement zum Erhalten eines Bildes in dem tragbaren Datenendgerät enthalten sein.
Diese Ausführungsform kann gegebenenfalls mit einer Beschreibung der anderen Ausführungsformen kombiniert werden.
[Beispiel]
In diesem Beispiel wurde eine Abbildungsvorrichtung hergestellt, die die bei der Ausführungsform 1 beschriebene Struktur einer Ausführungsform der vorliegenden Erfindung aufweist, und eine Bildverarbeitung wurde innerhalb der Abbildungsvorrichtung durchgeführt; die Ergebnisse dieser werden beschrieben.
20 stellt eine Pixelschaltung (entsprechend dem Pixel 100) der hergestellten Abbildungsvorrichtung dar. Bei der Abbildungsvorrichtung, die bei der Ausführungsform 1 beschrieben worden ist, wird ein Produkt (WX) aus Bilddaten (Potential X) und einem Gewichtskoeffizienten (Potential W) aus der Differenz zwischen der Ausgabe von den Pixeln 100 und der Ausgabe von den Bezugspixeln 150 extrahiert. Bei der hergestellten Abbildungsvorrichtung werden die Bezugspixel 150 jedoch weggelassen, wird ein Double Sampling mit/ohne Eingabe des Gewichtskoeffizienten (Potentials W) durchgeführt, und wird die Differenz daraus außen berechnet, um WX zu extrahieren.
Die Pixelschaltung der hergestellten Abbildungsvorrichtung beinhaltet eine Photodiode PD und Transistoren Tr1, Tr2, Tr3, Tr4 und Tr5. Die Verbindungsstruktur ist wie in 20 dargestellt. Der Transistor Tr3 beinhaltet eine Source und einen Drain, die kurzgeschlossen sind, und dient als Kondensator (MOS-Kondensator). Selen wird für eine photoelektrische Umwandlungsschicht der Photodiode PD verwendet. Die Transistoren Tr1, Tr2, Tr3, Tr4 und Tr5 sind OS-Transistoren. Die anderen Spezifikationen sind wie in Tabelle 1 gezeigt.

[Tabelle 1]

Außenmaß des Bildsensors	30 mm (H) × 40 mm (V)
Größe des Abbildungsbereichs	23,04 mm (H) × 23,04 mm (V)
Anzahl von Pixeln	256 (H) × 256 (V)
Pixelgröße	90 mm (H) × 90 mm (V)
Pixelstruktur	PD (Se) + 4 OS-FET + 1 MOS-Kondensator
Peripherieschaltung	Zeilen- und Spaltentreiber: Schieberegisterverfahren
Leseschaltung	CDS-Sourcefolger
Ausgabeverfahren	8-Kanal analoge Spannung, sequentielle Ausgabe

TX, RS und SE sind Signalpotentiale zum Ansteuern der jeweiligen Transistoren. VPD, VRS und VPI sind Stromversorgungspotentiale, wobei VPD und VPI hohe Potentiale sind und VRS ein niedriges Potential ist. VBG ist ein Rückgate-Potential zum Anpassen der Schwellenspannungen der Transistoren Tr1 und Tr2. BW entspricht dem Gewichtskoeffizienten (dem Potential W) und wird durch kapazitive Kopplung einem Knoten N zugeführt.
Der Double Sampling-Vorgang ist wie folgt. Zuerst werden die Transistoren Tr1 und Tr2 eingeschaltet, und der Knoten N wird zurückgesetzt. Nachdem der Transistor Tr2 ausgeschaltet worden ist, wird das Potential des Knotens N durch den Betrieb der Photodiode PD geändert. Als Nächstes wird der Transistor Tr1 ausgeschaltet, und BW wird als gewünschter Gewichtskoeffizient zugeführt, um das Potential des Knotens N festzulegen. Dann wird der Transistor Tr5 eingeschaltet, so dass ein erstes Bildsignal nach außen extrahiert wird.
Anschließend wird BW auf einen Anfangswert zurückgesetzt, und ein zweites Bildsignal wird nach außen extrahiert. Dann wird die Differenz zwischen dem ersten Bildsignal und dem zweiten Bildsignal berechnet, und WX wird extrahiert. Es sei angemerkt, dass die Reihenfolge zum Erhalten des ersten Bildsignals und des zweiten Bildsignals umgekehrt sein kann.
21 ist ein Blockdiagramm eines Pixelarrays, das Pixel PIX jeweils mit der Pixelschaltung und die Wege verschiedener Signale darstellt. WMux ist eine Auswahlschaltung, die BW entsprechend einem Gewichtskoeffizienten ausgibt, und beinhaltet einen Transistor, der dem Transistor 106 in 3 entspricht.
22 stellt Berechnungsergebnisse in dem Fall dar, in dem der Gewichtskoeffizient (das Potential W) in Bezug auf die Bilddaten (das Potential X: -0,2 V bis 1,4 V) von 0,4 V bis zu 1,0 V geändert wird. Dabei ist VRES 1,2 V. 22 bestätigt, dass eine erwünschte Berechnung möglich ist.
24 zeigt Ergebnisse in dem Fall, in dem ein Bild eines längsgestreiften Objekts aufgenommen wird und Gewichtskoeffizienten den jeweiligen Pixeln derart zugeführt werden, dass sie die Direktivität wie in 23 aufweisen. In 24 stellt die horizontale Achse den Drehwinkel eines Längsstreifens dar (0° bei keiner Drehung), und die vertikale Achse stellt den digitalen Wert vom ausgegebenen WX nach einer A/D-Wandlung dar. 24 bestätigt, dass der Ausgabewert groß ist, wenn die Richtung der Längsstreifen der Direktivität des Gewichtskoeffizienten entspricht.
Durch diese Ergebnisse kann davon ausgegangen werden, dass ein Muster aus einem Bild extrahiert werden kann; ein Nachweis dieser wurde erbracht. 25(A) ist ein Bild eines Zebras, das mit einem bestimmten Gewicht aufgenommen wurde. Gewichtskoeffizienten mit Direktivität in vertikaler Richtung und Gewichtskoeffizienten mit Direktivität in horizontaler Richtung werden dem Bild wie in 25(A) bzw. in 25(B) zugeführt, und die Mustererfassung wurde untersucht. Es sei angemerkt, dass in 25(A) und 25(B) ein positiver Gewichtskoeffizient +0,8 V war und ein negativer Gewichtskoeffizient -0,4 V war.
26(A) und 26(B) zeigen Ergebnisse der Visualisierung der extrahierten Muster. 26(A) zeigt ein Ergebnis entsprechend der 24(A), in der Längsstreifen des Zebras extrahiert wurden. 26(A) zeigt ein Ergebnis entsprechend der 25(B), in der Querstreifen des Zebras extrahiert wurden.
Durch das Vorstehende konnte bestätigt werden, dass eine Bildverarbeitung (Bildmustererkennung) unter Verwendung einer Ausführungsform der vorliegenden Erfindung durchgeführt werden kann.
Bezugszeichenliste
100: Pixel, 100a: Pixel, 100b: Pixel, 100c: Pixel, 100d: Pixel, 100e: Pixel, 100f: Pixel, 100g: Pixel, 100h: Pixel, 101: photoelektrisches Umwandlungselement, 102: Transistor, 103: Transistor, 104: Kondensator, 105: Transistor, 106: Transistor, 107: Transistor, 108: Transistor, 109: Transistor, 111: Leitung, 111a: Leitung, 111b: Leitung, 112: Leitung, 112_1: Leitung, 112 2: Leitung, 112_4: Leitung, 113: Leitung, 114: Leitung, 115: Leitung, 116: Leitung, 117: Leitung, 118: Leitung, 119: Leitung, 120: Leitung, 121: Leitung, 150: Bezugspixel, 151: lichtundurchlässige Schicht, 153: Leitung, 161: Transistor, 162: Transistor, 163: Kondensator, 200: Pixelblock, 200a: Pixelblock, 200b: Pixelblock, 200c: Pixelblock, 200d: Pixelblock, 200e: Pixelblock, 200f: Pixelblock, 201: Schaltung, 201a: Schaltung, 201b: Schaltung, 202: Kondensator, 203: Transistor, 204: Transistor, 205: Transistor, 206: Transistor, 207: Widerstand, 210: Stromversorgungsschaltung, 211: Leitung, 212: Leitung, 212_1: Leitung, 212_2: Leitung, 213: Leitung, 213_1: Leitung, 214: Leitung, 214_1: Leitung, 214_2: Leitung, 215: Leitung, 215_1: Leitung, 215_2: Leitung, 216: Leitung, 218: Leitung, 219: Leitung, 220: Schaltung, 224: Transistor, 253: Transistor, 254: Transistor, 261: Transistor, 262: Transistor, 300: Pixelarray, 301: Schaltung, 302: Schaltung, 303: Schaltung, 304: Schaltung, 305: Schaltung, 306: Schaltung, 311: Leitung, 311_1: Leitung, 311_2: Leitung, 320: Speicherzelle, 325: Bezugsspeicherzelle, 330: Schaltung, 340: Schaltung, 350: Schaltung, 360: Schaltung, 370: Schaltung, 410: Package-Substrat, 411: Package-Substrat, 420: Deckglas, 421: Linsenabdeckung, 430: Klebstoff, 435: Linse, 440: Bump, 441: Steg, 450: Bildsensorchip, 451: Bildsensorchip, 460: Elektrodenpad, 461: Elektrodenpad, 470: Leitung, 471: Leitung, 490: IC-Chip, 531: leitende Schicht, 532: leitende Schicht, 533: leitende Schicht, 534: leitende Schicht, 535: Rückgate, 536: Bereich, 540: Siliziumsubstrat, 541: Isolierschicht, 542: Isolierschicht, 543: Isolierschicht, 545: Halbleiterschicht, 546: Isolierschicht, 561: Schicht, 562: Schicht, 563: Schicht, 565a: Schicht, 565b: Schicht, 565c: Schicht, 566a: Schicht, 566b: Schicht, 566c: Schicht, 566d: Schicht, 580: Isolierschicht, 581: lichtundurchlässige Schicht, 582: organische Harzschicht, 583: Farbfilter, 583a: Farbfilter, 583b: Farbfilter, 583c: Farbfilter, 584: Mikrolinsenarray, 585: photoelektrische Umwandlungsschicht, 586: Isolierschicht, 911: Gehäuse, 912: Anzeigeabschnitt, 919: Kamera, 932: Anzeigeabschnitt, 933: Gehäuse/Armband, 939: Kamera, 951: Trägerbasis, 952: Kameraeinheit, 953: Schutzabdeckung, 961: Gehäuse, 962: Auslöseknopf, 963: Mikrofon, 965: Linse, 967: Licht emittierender Abschnitt, 971: Gehäuse, 972: Gehäuse, 973: Anzeigeabschnitt, 974: Bedientaste, 975: Linse, 976: Gelenk, 981: Gehäuse, 982: Anzeigeabschnitt, 983: Bedienknopf, 984: externer Verbindungsanschluss, 985: Lautsprecher, 986: Mikrofon, 987: Kamera

Claims

Abbildungsvorrichtung, die umfasst: einen Pixelblock; eine erste Schaltung; und eine zweite Schaltung, wobei der Pixelblock eine Vielzahl von Pixeln und eine dritte Schaltung umfasst, wobei die Pixel und die dritte Schaltung über eine erste Leitung elektrisch miteinander verbunden sind, wobei die Pixel eine Funktion zum Erhalten eines ersten Signals durch photoelektrische Umwandlung aufweisen, wobei die Pixel eine Funktion zum Erzeugen von zweiten Signalen durch Multiplizieren des ersten Signals mit einem beliebigen Multiplikator und zum Ausgeben der zweiten Signale an die erste Leitung aufweisen, wobei die dritte Schaltung eine Funktion zum Erzeugen eines dritten Signals durch Berechnung der Summe der an die erste Leitung ausgegebenen zweiten Signale und zum Ausgeben des dritten Signals an die erste Schaltung aufweist, und wobei die erste Schaltung ein viertes Signal durch Binarisierung des dritten Signals erzeugt und das vierte Signal an die zweite Schaltung ausgibt.
Abbildungsvorrichtung nach Anspruch 1, wobei die zweite Schaltung eine Funktion zum parallelen-seriellen Umwandeln des vierten Signals aufweist.
Abbildungsvorrichtung nach Anspruch 1, wobei die zweite Schaltung ein neuronales Netz umfasst, bei dem das vierte Signal als Eingabedaten verwendet wird.
Abbildungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei die Vielzahl von Pixeln in einer Matrix angeordnet ist und eine beliebige Spalte von Licht abgeschirmt wird.
Abbildungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei die Pixel jeweils ein photoelektrisches Umwandlungselement, einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor, einen vierten Transistor und einen ersten Kondensator umfassen, wobei eine Elektrode des photoelektrisches Umwandlungselements elektrisch mit einem Anschluss von Source und Drain des ersten Transistors verbunden ist, wobei der andere Anschluss von Source und Drain des ersten Transistors elektrisch mit einem Anschluss von Source und Drain des zweiten Transistors verbunden ist, wobei der Anschluss von Source und Drain des zweiten Transistors elektrisch mit einem Gate des dritten Transistors verbunden ist, wobei das Gate des dritten Transistors elektrisch mit einer Elektrode des ersten Kondensators verbunden ist, wobei ein Anschluss von Source und Drain des dritten Transistors elektrisch mit der ersten Leitung verbunden ist, wobei die andere Elektrode des ersten Kondensators elektrisch mit einem Anschluss von Source und Drain des vierten Transistors verbunden ist, und wobei der erste und der zweite Transistor jeweils ein Metalloxid in einem Kanalbildungsbereich umfassen.
Abbildungsvorrichtung nach Anspruch 5, die ferner umfasst: einen fünften Transistor; und einen sechsten Transistor, wobei ein Gate des fünften Transistors elektrisch mit dem Gate des dritten Transistors verbunden ist, und wobei ein Anschluss von Source und Drain des fünften Transistors elektrisch mit einem Anschluss von Source und Drain des sechsten Transistors verbunden ist.
Abbildungsvorrichtung nach Anspruch 5, wobei der dritte und der vierte Transistor jeweils Silizium in einem Kanalbildungsbereich umfassen.
Abbildungsvorrichtung nach einem der Ansprüche 1 bis 3, wobei die dritte Schaltung eine Stromversorgungsschaltung, einen siebten Transistor, einen achten Transistor, einen neunten Transistor, einen zweiten Kondensator und einen Widerstand umfasst, wobei die Stromversorgungsschaltung elektrisch mit der ersten Leitung verbunden ist, wobei die erste Leitung elektrisch mit einer Elektrode des zweiten Kondensators verbunden ist, wobei die Elektrode des zweiten Kondensators elektrisch mit einer Elektrode des Widerstandes verbunden ist, wobei die andere Elektrode des zweiten Kondensators elektrisch mit einem Anschluss von Source und Drain des siebten Transistors verbunden ist, wobei der Anschluss von Source und Drain des siebten Transistors elektrisch mit einem Gate des achten Transistors verbunden ist, und wobei ein Anschluss von Source und Drain des achten Transistors elektrisch mit einem Anschluss von Source und Drain des neunten Transistors verbunden ist.
Abbildungsvorrichtung nach Anspruch 8, wobei der siebte bis neunte Transistor jeweils Silizium in einem Kanalbildungsbereich umfassen.
Abbildungsvorrichtung nach Anspruch 5, wobei das Metalloxid In, Zn und M (M ist AI, Ti, Ga, Sn, Y, Zr, La, Ce, Nd oder Hf) umfasst.
Abbildungsvorrichtung nach Anspruch 5, wobei das photoelektrische Umwandlungselement Selen oder eine Selen enthaltende Verbindung umfasst.
Elektronisches Gerät, das umfasst: die Abbildungsvorrichtung nach einem der Ansprüche 1 bis 3, und eine Anzeigevorrichtung.