DE112020000823T5 - Halbleitervorrichtung und elektronisches Gerät - Google Patents

Halbleitervorrichtung und elektronisches Gerät Download PDF

Info

Publication number
DE112020000823T5
DE112020000823T5 DE112020000823.1T DE112020000823T DE112020000823T5 DE 112020000823 T5 DE112020000823 T5 DE 112020000823T5 DE 112020000823 T DE112020000823 T DE 112020000823T DE 112020000823 T5 DE112020000823 T5 DE 112020000823T5
Authority
DE
Germany
Prior art keywords
line
circuit
input
potential
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020000823.1T
Other languages
English (en)
Inventor
Hajime Kimura
Yoshiyuki Kurokawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112020000823T5 publication Critical patent/DE112020000823T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computer Hardware Design (AREA)
  • Neurology (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Logic Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die eine Multiply-Accumulate-Operation mit niedrigem Stromverbrauch ausführen kann. Die Halbleitervorrichtung umfasst erste und zweite Schaltungen, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Transistor umfasst und die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Transistor umfasst. Die ersten und zweiten Schaltungen sind jeweils elektrisch mit ersten und zweiten Eingangsleitungen sowie ersten und zweiten Leitungen verbunden. Der erste Halteabschnitt weist eine Funktion zum Halten eines ersten Stroms auf, der in den ersten Transistor fließt, und der zweite Halteabschnitt weist eine Funktion zum Halten eines zweiten Stroms auf, der in den zweiten Transistor fließt. Die ersten und zweiten Ströme werden entsprechend ersten Daten bestimmt. Wenn Potentiale, die zweiten Daten entsprechen, in die ersten und zweiten Eingangsleitungen eingegeben werden, gibt die erste Schaltung einen Strom an eine der ersten Leitung und der zweiten Leitung aus und gibt die zweite Schaltung einen Strom an die andere der ersten Leitung und der zweiten Leitung aus. Die Mengen an Strömen, die die ersten und zweiten Schaltungen an die erste Leitung und die zweite Leitung ausgeben, werden entsprechend den ersten Daten und den zweiten Daten bestimmt.

Description

  • Technisches Gebiet
  • Eine Ausführungsform der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein elektronisches Gerät.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Das technische Gebiet der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft zusätzlich einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung. Daher umfassen spezifische Beispiele für das technische Gebiet einer Ausführungsform der vorliegenden Erfindung, die in dieser Beschreibung offenbart wird, eine Halbleitervorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Energiespeichervorrichtung, eine Abbildungsvorrichtung, eine Speichervorrichtung, eine Signalverarbeitungsvorrichtung, einen Prozessor, ein elektronisches Gerät, ein System, ein Betriebsverfahren dafür, ein Herstellungsverfahren dafür und ein Prüfungsverfahren dafür.
  • Stand der Technik
  • Heute werden integrierte Schaltungen, die simulieren, wie das menschliche Gehirn funktioniert, aktiv entwickelt. Diese integrierten Schaltungen weisen jeweils eine Gehirnstruktur als elektronische Schaltung auf und umfassen Schaltungen, die jeweils einem „Neuron“ oder einer „Synapse“ des menschlichen Gehirns entsprechen. Eine derartige integrierte Schaltung wird daher gegebenenfalls als „neuromorphische“, „gehirn-morphische“ oder „gehirn-inspirierte“ Schaltung bezeichnet. Diese integrierte Schaltung weist eine Nicht-von-Neumann-Architektur auf, und es wird erwartet, dass sie im Vergleich zu einer Von-Neumann-Architektur, in der der Stromverbrauch mit der Erhöhung der Verarbeitungsgeschwindigkeit ansteigt, eine parallele Verarbeitung mit sehr geringem Stromverbrauch ausführen kann.
  • Ein Informationsverarbeitungsmodell, das ein „Neuronen“ und „Synapsen“ umfassendes neuronales Schaltungsnetzwerk simuliert, wird als künstliches neuronales Netz (KNN) bezeichnet. Beispielsweise offenbaren Nicht-Patentdokument 1 und Nicht-Patentdokument 2 jeweils ein Rechenwerk, in dem ein künstliches neuronales Netz unter Verwendung eines Static Random Access Memory (SRAM) realisiert ist.
  • [Referenz]
  • [Nicht-Patentdokumente]
    • [Nicht-Patentdokument 1] M. Kang et al., „IEEE Journal Of Solid-State Circuits", 2018, Vol. 53, Nr. 2, S. 642-655.
    • [Nicht-Patentdokument 2] J. Zhang et al., „IEEE Journal Of Solid-State Circuits", 2017, Vol. 52, Nr. 4, S. 915-924.
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösendes Problem
  • Im künstlichen neuronalen Netz wird eine Berechnung durchgeführt, bei der die Verbindungsstärke einer Synapse, die zwei Neuronen verbindet (gegebenenfalls als Gewichtskoeffizient bezeichnet) mit einem Signal, das zwischen den zwei Neuronen übertragen wird, multipliziert wird. In einem hierarchischen künstlichen neuronalen Netz müssen insbesondere die Verbindungsstärken der jeweiligen Synapsen zwischen einer Vielzahl von ersten Neuronen in einer ersten Schicht und einem von zweiten Neuronen in einer zweiten Schicht mit den jeweiligen Signalen, die von der Vielzahl von ersten Neuronen in der ersten Schicht in das eine der zweiten Neuronen in der zweiten Schicht eingegeben werden, multipliziert werden, die resultierenden Produkte müssen dann summiert werden, und je nach der Größe des künstlichen neuronalen Netzes werden beispielsweise die Anzahl dieser Verbindungsstärken und die Anzahl von Parametern, die diese Signale darstellen, bestimmt. Im künstlichen neuronalen Netz kann sich also mit der Zunahme der Anzahl von Schichten, der Anzahl von Neuronen und/oder dergleichen die Anzahl von Schaltungen, die jeweils einem „Neuron“ oder einer „Synapse“ entsprechen, erhöhen, und dementsprechend kann der Berechnungsbetrag enorm werden.
  • Wenn die Anzahl von Schaltungen, die einen Chip bilden, zunimmt, steigt der Stromverbrauch an und nimmt auch die Wärmemenge zu, die beim Betrieb einer Vorrichtung erzeugt wird. Wenn insbesondere die erzeugte Wärmemenge höher wird, werden die Eigenschaften eines Schaltungselements, das in dem Chip enthalten ist, beeinflusst; deshalb umfassen die Schaltungen, die den Chip bilden, jeweils vorzugsweise ein Schaltungselement, das mit weniger Wahrscheinlichkeit durch die Temperatur beeinflusst wird. Wenn außerdem die Eigenschaften eines Transistors, einer Stromquelle oder dergleichen, der/die in dem Chip enthalten ist, schwanken, schwankt auch das Rechenergebnis.
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen, in der ein hierarchisches künstliches neuronales Netz konstruiert ist, bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen mit niedrigem Stromverbrauch bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen, die mit weniger Wahrscheinlichkeit durch die Umgebungstemperatur beeinflusst wird, bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen, die mit weniger Wahrscheinlichkeit durch Schwankungen der Eigenschaften eines Transistors beeinflusst wird, bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung oder dergleichen, die mit weniger Wahrscheinlichkeit durch Schwankungen der Eigenschaften einer Stromquelle beeinflusst wird, bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung oder dergleichen bereitzustellen.
  • Es sei angemerkt, dass die Aufgaben der Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehenden Aufgaben beschränkt sind. Die vorstehenden Aufgaben stehen dem Vorhandensein weiterer Aufgaben nicht im Wege. Es sei angemerkt, dass es sich bei den weiteren Aufgaben um diejenigen handelt, die in diesem Abschnitt nicht genannt worden sind und im Folgenden beschrieben werden. Für Fachleute werden die Aufgaben, die in diesem Abschnitt nicht genannt worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen oder dergleichen ersichtlich und können je nach Bedarf von dieser Erläuterung abgeleitet werden. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine Aufgabe der vorstehenden Aufgaben und der weiteren Aufgaben erfüllt. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht alle der vorstehenden Aufgaben und der weiteren Aufgaben erfüllen muss.
  • Mittel zur Lösung des Problems
  • (1) Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung, die zweite Eingangsleitung, eine dritte Eingangsleitung und eine vierte Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  • (2) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn in einer ersten Periode ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, sowie die Länge der ersten Periode entsprechend zweiten Daten bestimmt werden.
  • (3) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (2), wobei die erste Periode eine zweite Periode und eine dritte Periode umfasst, die erste Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der zweiten Periode das Potential auf dem ersten Pegel oder das Potential auf dem zweiten Pegel sowohl an die erste Schaltung als auch an die zweite Schaltung ausgibt, die erste Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der dritten Periode das Potential auf dem ersten Pegel oder das Potential auf dem zweiten Pegel sowohl an die erste Schaltung als auch an die zweite Schaltung ausgibt, und die Länge der dritten Periode das Doppelte der Länge der zweiten Periode ist.
  • (4) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (3), wobei die erste Schaltung einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor und einen zweiten Kondensator umfasst, der erste Halteabschnitt den ersten Transistor und den ersten Kondensator umfasst, der zweite Halteabschnitt den vierten Transistor und den zweiten Kondensator umfasst, ein erster Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Treibertransistors verbunden ist, ein zweiter Anschluss des ersten Transistors elektrisch mit der ersten Leitung verbunden ist, ein erster Anschluss des ersten Treibertransistors elektrisch mit einem ersten Anschluss des zweiten Transistors und einem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit der ersten Leitung verbunden ist, ein Gate des zweiten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des dritten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein erster Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des zweiten Kondensators und einem Gate des zweiten Treibertransistors verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein erster Anschluss des zweiten Treibertransistors elektrisch mit einem ersten Anschluss des fünften Transistors und einem ersten Anschluss des sechsten Transistors verbunden ist, ein zweiter Anschluss des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des fünften Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit der ersten Leitung verbunden ist, und ein Gate des sechsten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist.
  • (5) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (4), wobei die erste Schaltung einen siebten Transistor umfasst, die zweite Schaltung einen achten Transistor umfasst, ein erster Anschluss des siebten Transistors elektrisch mit dem ersten Anschluss des ersten Treibertransistors, dem ersten Anschluss des zweiten Transistors und dem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch entweder mit dem ersten Anschluss oder mit dem zweiten Anschluss des ersten Transistors verbunden ist, ein erster Anschluss des achten Transistors elektrisch mit dem ersten Anschluss des zweiten Treibertransistors, dem ersten Anschluss des fünften Transistors und dem ersten Anschluss des sechsten Transistors verbunden ist, ein zweiter Anschluss des achten Transistors elektrisch entweder mit dem ersten Anschluss oder mit dem zweiten Anschluss des vierten Transistors verbunden ist, und ein Gate des ersten Transistors elektrisch mit einem Gate des vierten Transistors, einem Gate des siebten Transistors und einem Gate des achten Transistors verbunden ist.
  • (6) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (3), wobei die erste Schaltung einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor und einen zweiten Kondensator umfasst, der erste Halteabschnitt den ersten Transistor und den ersten Kondensator umfasst, der zweite Halteabschnitt den vierten Transistor und den zweiten Kondensator umfasst, ein erster Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Treibertransistors verbunden ist, ein erster Anschluss des ersten Treibertransistors elektrisch mit einem zweiten Anschluss des ersten Transistors, einem ersten Anschluss des zweiten Transistors und einem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit der ersten Leitung verbunden ist, ein Gate des zweiten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des dritten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein erster Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des zweiten Kondensators und einem Gate des zweiten Treibertransistors verbunden ist, ein erster Anschluss des zweiten Treibertransistors elektrisch mit einem zweiten Anschluss des vierten Transistors, einem ersten Anschluss des fünften Transistors und einem ersten Anschluss des sechsten Transistors verbunden ist, ein zweiter Anschluss des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des fünften Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit der ersten Leitung verbunden ist, und ein Gate des sechsten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist.
  • (7) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (3), wobei die erste Schaltung einen dritten Halteabschnitt und einen dritten Treibertransistor umfasst, die zweite Schaltung einen vierten Halteabschnitt und einen vierten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer dritten Leitung verbunden ist, die zweite Schaltung elektrisch mit der dritten Leitung verbunden ist, der dritte Halteabschnitt eine Funktion zum Halten eines dritten Potentials aufweist, das einem dritten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des dritten Treibertransistors fließt, der vierte Halteabschnitt eine Funktion zum Halten eines vierten Potentials aufweist, das einem vierten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des vierten Treibertransistors fließt, der dritte Treibertransistor eine Funktion zum Fließenlassen des dritten Stroms, der dem gehaltenen dritten Potential entspricht, zwischen der Source und dem Drain des dritten Treibertransistors aufweist, der vierte Treibertransistor eine Funktion zum Fließenlassen des vierten Stroms, der dem gehaltenen vierten Potential entspricht, zwischen der Source und dem Drain des vierten Treibertransistors aufweist, und die Halbleitervorrichtung derart funktioniert, dass sie entsprechend einem Signal, das in die dritte Leitung eingegeben wird, den ersten Strom, der in eine der ersten Leitung und der zweiten Leitung fließt, auf den dritten Strom umschaltet und den zweiten Strom, der in die andere der ersten Leitung und der zweiten Leitung fließt, auf den vierten Strom umschaltet.
  • (8) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (7), die ferner eine dritte Schaltung, eine vierte Schaltung und eine fünfte Schaltung umfasst, wobei die dritte Schaltung aufweist: eine Funktion zum Zuführen des ersten Stroms, der den ersten Daten entspricht, durch die erste Leitung zu der ersten Schaltung; und eine Funktion zum Zuführen des zweiten Stroms, der den ersten Daten entspricht, durch die zweite Leitung zu der zweiten Schaltung, die vierte Schaltung aufweist: eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die erste Eingangsleitung; und eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die zweite Eingangsleitung, und die fünfte Schaltung derart funktioniert, dass sie einen Strom, der von der ersten Leitung fließt, mit demjenigen, der von der zweiten Leitung fließt, vergleicht und ein Potential, das einem Produkt der ersten Daten und der zweiten Daten entspricht, aus einem Ausgangsanschluss der fünften Schaltung ausgibt.
  • (9) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt, einen ersten Treibertransistor und einen dritten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt, einen zweiten Treibertransistor und einen vierten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer dritten Eingangsleitung, einer vierten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der dritten Eingangsleitung, der vierten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, der dritte Treibertransistor eine Funktion zum Fließenlassen eines dritten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen einer Source und einem Drain des dritten Treibertransistors aufweist, der vierte Treibertransistor eine Funktion zum Fließenlassen eines vierten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen einer Source und einem Drain des vierten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die erste Leitung, wenn das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des dritten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die erste Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des vierten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, der erste Strom, der zweite Strom, der dritte Strom und der vierte Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung, die zweite Eingangsleitung, die dritte Eingangsleitung und die vierte Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  • (10) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt, einen ersten Treibertransistor und einen dritten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt, einen zweiten Treibertransistor und einen vierten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer dritten Eingangsleitung, einer vierten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der dritten Eingangsleitung, der vierten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, der dritte Treibertransistor eine Funktion zum Fließenlassen eines dritten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen einer Source und einem Drain des dritten Treibertransistors aufweist, der vierte Treibertransistor eine Funktion zum Fließenlassen eines vierten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen einer Source und einem Drain des vierten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn in einer ersten Periode ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des dritten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des vierten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, der erste Strom, der zweite Strom, der dritte Strom und der vierte Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung, die zweite Eingangsleitung, die dritte Eingangsleitung und die vierte Eingangsleitung eingegeben werden, sowie die Länge der ersten Periode entsprechend zweiten Daten bestimmt werden.
  • (11) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (10), wobei die erste Periode eine zweite Periode und eine dritte Periode umfasst, die erste Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die dritte Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die vierte Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die erste Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die dritte Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die vierte Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, und die Länge der dritten Periode das Doppelte der Länge der zweiten Periode ist.
  • (12) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (9) bis (11), die ferner eine dritte Schaltung, eine vierte Schaltung und eine fünfte Schaltung umfasst, wobei die dritte Schaltung aufweist: eine Funktion zum Zuführen des ersten Stroms, der den ersten Daten entspricht, durch die erste Leitung zu der ersten Schaltung; und eine Funktion zum Zuführen des zweiten Stroms, der den ersten Daten entspricht, durch die zweite Leitung zu der zweiten Schaltung, die vierte Schaltung aufweist: eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die erste Eingangsleitung; eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die zweite Eingangsleitung; eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die dritte Eingangsleitung; und eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die vierte Eingangsleitung, und die fünfte Schaltung derart funktioniert, dass sie einen Strom, der von der ersten Leitung fließt, mit demjenigen, der von der zweiten Leitung fließt, vergleicht und ein Potential, das einem Produkt der ersten Daten und der zweiten Daten entspricht, aus einem Ausgangsanschluss der fünften Schaltung ausgibt.
  • (13) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung und einer ersten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung und einer zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem zweiten Pegel in die erste Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  • (14) Eine weitere Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung und einer ersten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung und einer zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn in einer ersten Periode ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des ersten Stroms an die erste Leitung, wenn in der ersten Periode ein Potential auf einem zweiten Pegel in die erste Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  • (15) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach der Ausgestaltung (14), wobei die erste Periode eine zweite Periode und eine dritte Periode umfasst, die erste Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die erste Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, und die Länge der dritten Periode das Doppelte der Länge der zweiten Periode ist.
  • (16) Eine weitere Ausführungsform der vorliegenden Erfindung ist die Halbleitervorrichtung nach einer der Ausgestaltungen (13) bis (15), wobei die erste Schaltung einen ersten Transistor, einen zweiten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung einen vierten Transistor, einen fünften Transistor und einen zweiten Kondensator umfasst, der erste Halteabschnitt den ersten Transistor und den ersten Kondensator umfasst, der zweite Halteabschnitt den vierten Transistor und den zweiten Kondensator umfasst, ein erster Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Treibertransistors verbunden ist, ein zweiter Anschluss des ersten Transistors elektrisch mit der ersten Leitung verbunden ist, ein erster Anschluss des ersten Treibertransistors elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit der ersten Leitung verbunden ist, ein Gate des zweiten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein erster Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des zweiten Kondensators und einem Gate des zweiten Treibertransistors verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein erster Anschluss des zweiten Treibertransistors elektrisch mit einem ersten Anschluss des fünften Transistors verbunden ist, ein zweiter Anschluss des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein Gate des fünften Transistors elektrisch mit der ersten Eingangsleitung verbunden ist.
  • (17) Eine weitere Ausführungsform der vorliegenden Erfindung ist ein elektronisches Gerät, das umfasst: die Halbleitervorrichtung nach einer der Ausgestaltungen (1) bis (16); und ein Gehäuse, wobei die Halbleitervorrichtung eine Berechnung eines neuronalen Netzes ausführt.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen mit einer Halbleitervorrichtung eine Vorrichtung gemeint ist, bei der Halbleitereigenschaften genutzt werden, und dass sie eine Schaltung, die ein Halbleiterelement (z. B. einen Transistor, eine Diode oder eine Photodiode) umfasst, eine Vorrichtung, die diese Schaltung umfasst, und dergleichen bezeichnet. Mit der Halbleitervorrichtung ist auch jede Vorrichtung gemeint, die unter Nutzung der Halbleitereigenschaften arbeiten kann. Beispielsweise sind eine integrierte Schaltung, ein Chip, der eine integrierte Schaltung umfasst, und ein elektronisches Bauelement, bei dem ein Chip in einem Gehäuse gelagert ist, Beispiele für die Halbleitervorrichtung. Des Weiteren können eine Speichervorrichtung, eine Anzeigevorrichtung, eine Licht emittierende Vorrichtung, eine Beleuchtungsvorrichtung, ein elektronisches Gerät und dergleichen jeweils an sich eine Halbleitervorrichtung sein oder eine Halbleitervorrichtung umfassen.
  • Wenn es in dieser Beschreibung und dergleichen einen Ausdruck „X und Y sind verbunden“ gibt, wird es davon ausgegangen, dass diese Beschreibung und dergleichen offenbaren: den Fall, in dem X und Y elektrisch verbunden sind, den Fall, in dem X und Y funktional verbunden sind, und den Fall, in dem X und Y direkt verbunden sind. Dementsprechend wird es davon ausgegangen, dass, ohne Beschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf eine in Zeichnungen oder Texten dargestellte Verbindungsbeziehung, auch eine in Zeichnungen oder Texten nicht dargestellte Verbindungsbeziehung in den Zeichnungen oder den Texten offenbart ist. X und Y stellen jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Wenn beispielsweise X und Y elektrisch verbunden sind, können ein oder mehrere Elemente, die eine elektrische Verbindung zwischen X und Y ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigegerät, ein Licht emittierendes Gerät und/oder eine Last), zwischen X und Y verbunden sein. Es sei angemerkt, dass ein Schalter derart funktioniert, dass er ein- oder ausgeschaltet wird. Das heißt, dass ein Schalter derart funktioniert, dass er steuert, ob ein Strom fließt oder nicht, indem er in einen leitenden Zustand (Durchlasszustand) oder einen nichtleitenden Zustand (Sperrzustand) versetzt wird.
  • Wenn beispielsweise X und Y funktional verbunden sind, können eine oder mehrere Schaltungen, die eine funktionale Verbindung zwischen X und Y ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Wechselrichter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung oder eine Abwärtsschaltung) oder eine Pegelverschiebungsschaltung zum Verändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltstromkreis; eine Verstärkerschaltung, wie z. B. eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgerschaltung oder eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; oder eine Steuerschaltung), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass es dann, wenn beispielsweise ein aus X ausgegebenes Signal auf Y übertragen wird, wobei auch eine weitere Schaltung zwischen X und Y vorhanden ist, davon ausgegangen wird, dass X und Y funktional verbunden sind.
  • Es sei angemerkt, dass dann, wenn ein expliziter Ausdruck „X und Y sind elektrisch verbunden“ erfolgt, der Fall, in dem X und Y elektrisch verbunden sind (d. h., dass X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen liegt), der Fall, in dem X und Y funktional verbunden sind (d. h., dass X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen liegt), und der Fall, in dem X und Y direkt verbunden sind (d. h., dass X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen liegt), mit eingeschlossen sind. Mit anderen Worten: Der explizite Ausdruck „elektrisch verbunden sein“ gleicht dem expliziten, einfachen Ausdruck „verbunden sein“.
  • Beispiele für den Ausdruck umfassen „X, Y, eine Source (oder ein erster Anschluss oder dergleichen) und ein Drain (oder ein zweiter Anschluss oder dergleichen) eines Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch verbunden“. Alternativ umfassen Beispiele für den Ausdruck „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch verbunden“. Alternativ umfassen Beispiele für den Ausdruck „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Verbindungsreihenfolge angeordnet“. Wenn die Reihenfolge der Verbindung in einer Schaltungskonfiguration durch einen Ausdruck, der diesen Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen. Es sei angemerkt, dass diese Ausdrücke Beispiele sind und es keine Beschränkung auf diese Ausdrücke gibt. Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Es sei angemerkt, dass selbst dann, wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten aufweist. Wenn zum Beispiel ein Teil einer Leitung auch als Elektrode dient, weist ein leitender Film Funktionen der beiden Komponenten auf, nämlich eine Funktion der Leitung und eine Funktion der Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung“ in dieser Beschreibung einen derartigen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • In dieser Beschreibung und dergleichen bezeichnet ein „Widerstandselement“ ein Schaltungselement, eine Leitung oder dergleichen mit einem Widerstandswert. In dieser Beschreibung und dergleichen umfasst daher ein „Widerstandselement“ eine Leitung mit einem Widerstandswert, einen Transistor, bei dem ein Strom zwischen einer Source und einem Drain fließt, eine Diode, eine Spule und dergleichen. Der Begriff „Widerstandselement“ kann daher durch den Begriff „Widerstand“, „Last“, „Bereich mit einem Widerstandswert“ oder dergleichen ersetzt werden; im Gegenteil kann der Begriff „Widerstand“, „Last“ oder „Bereich mit einem Widerstandswert“ durch den Begriff „Widerstandselement“ oder dergleichen ersetzt werden. Der Widerstandswert kann vorzugsweise zum Beispiel höher als oder gleich 1 mΩ und niedriger als oder gleich 10 Ω, bevorzugt höher als oder gleich 5 mΩ und niedriger als oder gleich 5 Ω, bevorzugter höher als oder gleich 10 mΩ und niedriger als oder gleich 1 Ω sein. Der Widerstandswert kann auch beispielsweise höher als oder gleich 1 Ω und niedriger als oder gleich 1 × 109 Ω sein.
  • In dieser Beschreibung und dergleichen bezeichnet ein „Kondensator“ ein Schaltungselement mit einem Kapazitätswert, einen Bereich einer Leitung mit einem Kapazitätswert, eine parasitäre Kapazität, eine Gate-Kapazität eines Transistors oder dergleichen. In dieser Beschreibung und dergleichen umfasst daher ein „Kondensator“ nicht nur ein Schaltungselement, das ein Paar von Elektroden und ein Dielektrikum zwischen diesen Elektroden aufweist, sondern auch eine parasitäre Kapazität, die zwischen einer Leitung und einer weiteren Leitung entsteht, eine Gate-Kapazität, die zwischen einem Anschluss von Source und Drain und einem Gate eines Transistors entsteht, und dergleichen. Der Begriff „Kondensator“, „parasitäre Kapazität“, „Gate-Kapazität“ oder dergleichen kann durch den Begriff „Kondensator“ oder dergleichen ersetzt werden; im Gegenteil kann der Begriff „Kondensator“ durch den Begriff „Kondensator“, „parasitäre Kapazität“, „Gate-Kapazität“ oder dergleichen ersetzt werden. Des Weiteren kann der Begriff „Paar von Elektroden“ eines „Kondensators“ durch „Paar von Leitern“, „Paar von leitenden Bereichen“, „Paar von Bereichen“ oder dergleichen ersetzt werden. Es sei angemerkt, dass der Kapazitätswert beispielsweise mehr als oder gleich 0,05 fF und weniger als oder gleich 10 pF sein kann. Der Kapazitätswert kann auch beispielsweise mehr als oder gleich 1 pF und weniger als oder gleich 10 µF sein.
  • In dieser Beschreibung und dergleichen weist ein Transistor drei Anschlüsse auf, die als Gate, Source und Drain bezeichnet werden. Das Gate ist ein Steueranschluss zum Steuern des Ein-/Ausschaltzustandes des Transistors. Zwei Anschlüsse, die als Source bzw. Drain dienen, sind Eingangs-/Ausgangsanschlüsse des Transistors. In Abhängigkeit vom Leitfähigkeitstyp (n-Kanal-Typ oder p-Kanal-Typ) des Transistors und von den Pegeln der Potentiale ab, die an die drei Anschlüsse des Transistors angelegt werden, dient einer der zwei Eingangs-/Ausgangsanschlüsse als Source und dient der andere als Drain. Deshalb können die Begriffe „Source“ und „Drain“ in dieser Beschreibung und dergleichen durcheinander ersetzt werden. Wenn in dieser Beschreibung und dergleichen eine Verbindungsbeziehung eines Transistors beschrieben wird, werden die Begriffe „ein Anschluss von Source und Drain“ (oder „erste Elektrode“ bzw. „erster Anschluss“) und „der andere Anschluss von Source und Drain“ (oder „zweite Elektrode“ bzw. „zweiter Anschluss“) verwendet. Es sei angemerkt, dass der Transistor in Abhängigkeit von dessen Struktur zusätzlich zu den oben genannten drei Anschlüssen ein Rückgate aufweisen kann. In diesem Fall wird in dieser Beschreibung und dergleichen gegebenenfalls eines von Gate oder Rückgate des Transistors als erstes Gate bezeichnet und wird das andere von Gate und Rückgate des Transistors als zweites Gate bezeichnet. Darüber hinaus können die Begriffe „Gate“ und „Rückgate“ im gleichen Transistor gegebenenfalls gegeneinander ausgetauscht werden. Wenn der Transistor drei oder mehr Gates aufweist, werden diese Gates in dieser Beschreibung und dergleichen gegebenenfalls beispielsweise als erstes Gate, zweites Gate bzw. drittes Gate bezeichnet.
  • In dieser Beschreibung und dergleichen kann ein Knoten in Abhängigkeit von der Schaltungskonfiguration, der Bauteilstruktur oder dergleichen auch als Anschluss, Leitung, Elektrode, leitende Schicht, Leiter, Verunreinigungsbereich oder dergleichen bezeichnet werden. Außerdem kann ein Anschluss, eine Leitung oder dergleichen auch als Knoten bezeichnet werden.
  • In dieser Beschreibung und dergleichen können „Spannung“ und „Potential“ gegeneinander ausgetauscht werden. Eine „Spannung“ bezieht sich auf eine Potentialdifferenz von einem Bezugspotential; wenn beispielsweise das Bezugspotential ein Erdpotential ist, kann „Spannung“ durch „Potential“ ersetzt werden. Das Erdpotential bedeutet nicht notwendigerweise 0 V. Es sei angemerkt, dass Potentiale relative Werte sind und dass das Potential, mit dem eine Leitung oder dergleichen versorgt wird, in einigen Fällen in Abhängigkeit von dem Bezugspotential verändert wird.
  • Ein „Strom“ bezieht sich auf ein Phänomen der Bewegung von Ladungen (elektrische Leitung); beispielsweise kann der Ausdruck „eine elektrische Leitung eines positiv geladenen Objekts tritt auf” kann in „eine elektrische Leitung eines negativ geladenen Objekts tritt in Gegenrichtung auf“ umformuliert werden. Daher bezieht sich ein „Strom“ in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, auf ein Phänomen der Bewegung von Ladungen (elektrische Leitung) infolge der Bewegung von Ladungsträgern. Beispiele für die hier genannten Ladungsträger umfassen Elektronen, Löcher, Anionen, Kationen und Komplex-Ionen, wobei die Ladungsträger von dem System abhängen, in dem der Strom fließt (z. B. in einem Halbleiter, in einem Metall, in einer Elektrolytlösung oder im Vakuum). Die „Stromrichtung“ in einer Leitung oder dergleichen ist die Richtung, in die sich positive Ladungsträger bewegen, und wird durch eine positive Strommenge gekennzeichnet. Mit anderen Worten: Negative Ladungsträger bewegen sich in eine Richtung, die der Stromrichtung entgegengesetzt ist, und diese Richtung wird durch eine negative Strommenge dargestellt. Daher kann in dieser Beschreibung und dergleichen, sofern nicht bestimmt ist, dass der Strom positiv oder negativ ist (oder sofern die Stromrichtung nicht bestimmt ist), der Ausdruck „ein Strom fließt von einem Element A in ein Element B“ oder dergleichen in „ein Strom fließt von einem Element B in ein Element A“ oder dergleichen umformuliert werden. Der Ausdruck „ein Strom wird in ein Element A eingegeben“ oder dergleichen kann in „ein Strom wird von einem Element A ausgegeben“ oder dergleichen umformuliert werden.
  • In dieser Beschreibung und dergleichen werden Ordnungszahlen, wie z. B. „erstes“, „zweites“ und „drittes“, verwendet, um eine Verwechslung zwischen Komponenten zu vermeiden. Daher schränken diese Begriffe die Anzahl der Komponenten nicht ein. Ferner schränken diese Begriffe die Reihenfolge der Komponenten nicht ein. In dieser Beschreibung und dergleichen kann beispielsweise eine „erste“ Komponente einer Ausführungsform als „zweite“ Komponente bei einer anderen Ausführungsform oder in Patentansprüchen bezeichnet werden. Außerdem kann in dieser Beschreibung und dergleichen beispielsweise eine „erste“ Komponente einer Ausführungsform bei einer anderen Ausführungsform oder in Patentansprüchen weggelassen werden.
  • In dieser Beschreibung werden in einigen Fällen Begriffe zum Beschreiben der Anordnung, wie z. B. „über“ und „unter“, der Einfachheit halber beim Beschreiben der Positionsbeziehung zwischen Komponenten unter Bezugnahme auf Zeichnungen verwendet. Die Positionsbeziehung zwischen Komponenten wird angemessen entsprechend einer Richtung verändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung und dergleichen verwendet werden, und eine Beschreibung kann je nach Umständen angemessen erfolgen. Beispielsweise kann der Ausdruck „ein Isolator, der sich auf einer Oberseite eines Leiters befindet“ in „ein Isolator, der sich auf einer Unterseite eines Leiters befindet“ umformuliert werden, wenn die Richtung einer Zeichnung, die diese Komponenten darstellt, um 180° gedreht wird.
  • Der Begriff „über“ oder „unter“ bedeutet nicht unbedingt, dass eine Komponente direkt über oder direkt unter und in direktem Kontakt mit einer anderen Komponente angeordnet ist. Beispielweise bedeutet der Ausdruck „eine Elektrode B über einer Isolierschicht A“ nicht unbedingt, dass die Elektrode B über und in direktem Kontakt mit der Isolierschicht A ausgebildet ist, und kann den Fall umfassen, in dem eine weitere Komponente zwischen der Isolierschicht A und der Elektrode B bereitgestellt ist.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“, „Schicht“ und dergleichen je nach Umständen gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen durch den Begriff „leitender Film“ ersetzt werden. Beispielsweise kann der Begriff „Isolierfilm“ in einigen Fällen durch den Begriff „Isolierschicht“ ersetzt werden. Alternativ kann je nach Sachlage oder Umständen anstatt des Begriffs „Film“, „Schicht“ oder dergleichen ein anderer Begriff verwendet werden. Beispielsweise kann der Begriff „leitende Schicht“ oder „leitender Film“ in einigen Fällen durch den Begriff „Leiter“ ersetzt werden. Beispielsweise kann der Begriff „Isolierschicht“ bzw. „Isolierfilm“ in einigen Fällen durch den Begriff „Isolator“ ersetzt werden.
  • In dieser Beschreibung und dergleichen schränken die Begriffe „Elektrode“, „Leitung“, „Anschluss“ und dergleichen die Funktionen der Komponenten nicht ein. Beispielsweise wird in einigen Fällen eine „Elektrode“ als Teil einer „Leitung“ verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Elektrode“ oder „Leitung“ auch eine Kombination aus einer Vielzahl von integrierten „Elektroden“ oder „Leitungen“ gemeint sein. Beispielsweise wird in einigen Fällen ein „Anschluss“ als Teil einer „Leitung“ oder einer „Elektrode“ verwendet und umgekehrt. Darüber hinaus kann mit dem Begriff „Anschluss“ auch eine Vielzahl von integrierten „Elektroden“, „Leitungen“, „Anschlüssen“ oder dergleichen gemeint sein. Daher kann beispielsweise eine „Elektrode“ auch als Teil einer „Leitung“ oder eines „Anschlusses“ dienen, und beispielsweise kann ein „Anschluss“ auch als Teil einer „Leitung“ oder einer „Elektrode“ dienen. Die Begriffe „Elektrode“, „Leitung“, „Anschluss“ und dergleichen werden gegebenenfalls durch den Begriff „Bereich“ oder dergleichen ersetzt.
  • In dieser Beschreibung und dergleichen können die Begriffe „Leitung“, „Signalleitung“, „Stromversorgungsleitung“ und dergleichen je nach Sachlage oder Umständen gegeneinander ausgetauscht werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Signalleitung“ ersetzt werden. Beispielsweise kann der Begriff „Leitung“ in einigen Fällen durch den Begriff „Stromversorgungsleitung“ ersetzt werden. Umgekehrt können die Begriffe „Signalleitung“, „Stromversorgungsleitung“ und dergleichen ebenfalls in einigen Fällen durch den Begriff „Leitung“ ersetzt werden. Der Begriff „Stromversorgungsleitung“ oder dergleichen kann in einigen Fällen durch den Begriff „Signalleitung“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signalleitung“ oder dergleichen ebenfalls in einigen Fällen durch den Begriff „Stromversorgungsleitung“ oder dergleichen ersetzt werden. Der Begriff „Potential“, das an eine Leitung angelegt wird, kann je nach Sachlage oder Umständen durch den Begriff „Signal“ oder dergleichen ersetzt werden. Umgekehrt kann der Begriff „Signal“ oder dergleichen ebenfalls in einigen Fällen durch den Begriff „Potential“ ersetzt werden.
  • In dieser Beschreibung und dergleichen bezeichnet eine Verunreinigung in einem Halbleiter beispielsweise ein Element, bei dem es sich um keine Hauptkomponente einer Halbleiterschicht handelt. Zum Beispiel handelt es sich bei einem Element mit einer Konzentration von weniger als 0,1 Atom-% um eine Verunreinigung. Wenn eine Verunreinigung enthalten ist, kann beispielsweise die Zustandsdichte (density of states, DOS) in einem Halbleiter gebildet werden, kann die Ladungsträgerbeweglichkeit verringert werden, oder kann die Kristallinität verringert werden. Wenn es sich bei dem Halbleiter um einen Oxidhalbleiter handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, die Elemente der Gruppe 1, die Elemente der Gruppe 2, die Elemente der Gruppe 13, die Elemente der Gruppe 14, die Elemente der Gruppe 15 und Übergangsmetalle, die sich von den Hauptkomponenten des Halbleiters unterscheiden, insbesondere Wasserstoff (darunter auch denjenigen, der im Wasser enthalten ist), Lithium, Natrium, Silizium, Bor, Phosphor, Kohlenstoff und Stickstoff. Wenn es sich insbesondere bei dem Halbleiter um eine Siliziumschicht handelt, umfassen Beispiele für eine Verunreinigung, die die Eigenschaften des Halbleiters verändert, Sauerstoff, die Elemente der Gruppe 1 außer Wasserstoff, die Elemente der Gruppe 2, die Elemente der Gruppe 13 und die Elemente der Gruppe 15.
  • In dieser Beschreibung und dergleichen wird ein Schalter in einen leitenden Zustand (Durchlasszustand) oder einen nichtleitenden Zustand (Sperrzustand) versetzt, um zu bestimmen, ob ein Strom dort hindurchfließt oder nicht. Alternativ handelt sich bei einem Schalter um ein Element, das eine Funktion zum Auswählen und Ändern eines Strompfades aufweist. Beispielsweise kann ein elektrischer Schalter oder ein mechanischer Schalter verwendet werden. Das heißt, dass der Schalter, solange er einen Strom steuern kann, nicht auf ein bestimmtes Element beschränkt ist.
  • Beispiele für den elektrischen Schalter umfassen einen Transistor (z. B. einen Bipolartransistor oder einen MOS-Transistor), eine Diode (z. B. eine PN-Diode, eine PIN-Diode, eine Schottky-Diode, eine Metall-Isolator-Metall- (MIM-) Diode, eine Metall-Isolator-Halbleiter- (metal-insulator-semiconductor, MIS-) Diode oder einen als Diode geschalteten Transistor) und eine Logikschaltung, bei der diese kombiniert sind. Es sei angemerkt, dass sich im Falle der Verwendung eines Transistors als Schalter ein „Durchlasszustand“ des Transistors auf einen Zustand bezieht, der so angesehen werden kann, dass eine Source-Elektrode und eine Drain-Elektrode des Transistors elektrisch kurzgeschlossen sind. Des Weiteren bezieht sich ein „Sperrzustand“ des Transistors auf einen Zustand, der so angesehen werden kann, dass die Source-Elektrode und die Drain-Elektrode des Transistors elektrisch getrennt sind. Es sei angemerkt, dass es dann, wenn ein Transistor lediglich als Schalter arbeitet, keine besondere Beschränkung bezüglich der Polarität (des Leitfähigkeitstyps) des Transistors gibt.
  • Ein Beispiel für den mechanischen Schalter ist ein Schalter, bei dem eine Technologie eines mikroelektromechanischen Systems (MEMS) eingesetzt wird. Ein derartiger Schalter weist eine Elektrode auf, die sich mechanisch bewegen kann, und das Leiten oder Nicht-Leiten wird durch die Bewegung der Elektrode gesteuert.
  • In dieser Beschreibung bezeichnet „parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich -10° und weniger als oder gleich 10° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel mehr als oder gleich -5° und weniger als oder gleich 5° ist. Zudem bezeichnet „im Wesentlichen parallel“ oder „annähernd parallel“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich -30° und weniger als oder gleich 30° kreuzen. Zudem bezeichnet „senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich 80° und weniger als oder gleich 100° kreuzen. Folglich ist auch der Fall mit eingeschlossen, in dem der Winkel mehr als oder gleich 85° und weniger als oder gleich 95° ist. Zudem bezeichnet „im Wesentlichen senkrecht“ oder „annähernd senkrecht“ den Zustand, in dem sich zwei gerade Linien in einem Winkel von mehr als oder gleich 60° und weniger als oder gleich 120° kreuzen.
  • Wirkung der Erfindung
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen, in der ein hierarchisches künstliches neuronales Netz konstruiert ist, bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen mit niedrigem Stromverbrauch bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen, die mit weniger Wahrscheinlichkeit durch die Umgebungstemperatur beeinflusst wird, bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen, die mit weniger Wahrscheinlichkeit durch Schwankungen der Eigenschaften eines Transistors beeinflusst wird, bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine Halbleitervorrichtung oder dergleichen, die mit weniger Wahrscheinlichkeit durch Schwankungen der Eigenschaften einer Stromquelle beeinflusst wird, bereitgestellt werden. Einer weiteren Ausführungsform der vorliegenden Erfindung entsprechend kann eine neuartige Halbleitervorrichtung oder dergleichen bereitgestellt werden.
  • Es sei angemerkt, dass die Wirkungen der Ausführungsformen der vorliegenden Erfindung nicht auf die vorstehenden Wirkungen beschränkt sind. Die vorstehenden Wirkungen stehen dem Vorhandensein weiterer Wirkungen nicht im Wege. Es sei angemerkt, dass es sich bei den weiteren Wirkungen um die Wirkungen handelt, die in diesem Abschnitt nicht genannt worden sind und im Folgenden beschrieben werden. Für Fachleute werden die Wirkungen, die in diesem Abschnitt nicht genannt worden sind, aus der Erläuterung der Beschreibung, der Zeichnungen oder dergleichen ersichtlich und können je nach Bedarf von dieser Erläuterung abgeleitet werden. Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung mindestens eine Wirkung der vorstehenden Wirkungen und der weiteren Wirkungen aufweist. Deshalb weist eine Ausführungsform der vorliegenden Erfindung in einigen Fällen nicht die vorstehenden Wirkungen auf.
  • Figurenliste
    • 1A und 1B stellen ein hierarchisches neuronales Netz dar.
    • 2 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 3 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 4 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 5A, 5B, 5C, 5D, 5E und 5F sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 6A, 6B, 6C, 6D, 6E und 6F sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 7 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 8A, 8B und 8C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 9A, 9B, 9C, 9D, 9E und 9F sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 10 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 11 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 12 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 13 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 14 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Halbleitervorrichtung darstellt.
    • 15A, 15B und 15C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 16A und 16B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 17A, 17B und 17C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 18A, 18B und 18C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer Halbleitervorrichtung darstellt.
    • 19A, 19B und 19C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer Halbleitervorrichtung darstellt.
    • 20A, 20B und 20C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer Halbleitervorrichtung darstellt.
    • 21A und 21B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 22A und 22B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 23A und 23B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 24 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 25 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 26 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 27 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 28 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 29 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 30A und 30B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 31 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 32 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 33 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 34 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 35 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 36 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 37 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 38 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 39 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 40 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 41A, 41B und 41C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 42 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 43 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 44 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 45 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 46 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 47A und 47B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 48A, 48B und 48C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer Halbleitervorrichtung darstellt.
    • 49A, 49B und 49C sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel einer Halbleitervorrichtung darstellt.
    • 50 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 51 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 52 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 53 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 54A und 54B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 55A, 55B und 55C sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 56A und 56B sind jeweils ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 57 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 58 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 59 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 60 ist ein Schaltplan, der ein Konfigurationsbeispiel einer Schaltung darstellt, die in einer Halbleitervorrichtung enthalten ist.
    • 61 ist eine schematische Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung darstellt.
    • 62 ist eine schematische Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung darstellt.
    • 63A, 63B und 63C sind jeweils eine schematische Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung darstellt.
    • 64A und 64B sind jeweils eine schematische Querschnittsansicht, die ein Strukturbeispiel eines Transistors darstellt.
    • 65 ist eine schematische Querschnittansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 66A und 66B sind jeweils eine schematische Querschnittsansicht, die ein Strukturbeispiel eines Transistors darstellt.
    • 67 ist eine schematische Querschnittansicht, die ein Strukturbeispiel einer Halbleitervorrichtung darstellt.
    • 68A ist eine Draufsicht, die ein Strukturbeispiel eines Kondensators darstellt;
    • 68B und 68C sind jeweils eine perspektivische Querschnittsansicht, die ein Strukturbeispiel des Kondensators darstellt.
    • 69A ist eine Draufsicht, die ein Strukturbeispiel eines Kondensators darstellt;
    • 69B ist eine Querschnittsansicht, die ein Strukturbeispiel des Kondensators darstellt; 69C ist eine perspektivische Querschnittsansicht, die ein Strukturbeispiel des Kondensators darstellt.
    • 70A ist eine perspektivische Ansicht, die ein Beispiel für einen Halbleiterwafer darstellt; 70B ist eine perspektivische Ansicht, die ein Beispiel für einen Chip darstellt; 70C und 70D sind jeweils eine perspektivische Ansicht, die ein Beispiel für ein elektronisches Bauelement darstellt.
    • 71 ist eine perspektivische Ansicht, die Beispiele für ein elektronisches Gerät darstellt.
    • 72A, 72B und 72C sind jeweils eine perspektivische Ansicht, die ein Beispiel für ein elektronisches Gerät darstellt.
  • Ausführungsformen der Erfindung
  • In einem künstlichen neuronalen Netz (nachstehend als neuronales Netz bezeichnet) kann die Verbindungsstärke einer Synapse verändert werden, indem das neuronale Netz mit vorhandenen Informationen versorgt wird. Eine derartige Verarbeitung, bei der die Verbindungsstärke durch die Versorgung eines neuronalen Netzes mit vorhandenen Informationen bestimmt wird, wird in einigen Fällen als „Lernen“ bezeichnet.
  • Wenn ein neuronales Netz, das „gelernt“ hat (in dem die Verbindungsstärke bestimmt worden ist), mit einigen Informationen (Daten) versorgt wird, können auf Basis der Verbindungsstärke neue Informationen ausgegeben werden. Eine derartige Verarbeitung, bei der in einem neuronalen Netz neue Informationen auf Basis der gelieferten Informationen und der Verbindungsstärke ausgegeben werden, wird in einigen Fällen als „Inferenz“ oder „Erkennung“ bezeichnet.
  • Beispiele für Modelle des neuronalen Netzes umfassen ein neuronales Hopfield-Netz und ein hierarchisches neuronales Netz. In einigen Fällen wird insbesondere ein mehrschichtiges neuronales Netz als „Deep Neural Network“ (DNN) bezeichnet und wird maschinelles Lernen mit einem Deep Neural Network als „Deep Learning“ bezeichnet.
  • In dieser Beschreibung und dergleichen bedeutet ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen eingeteilt. Beispielsweise wird ein Metalloxid, das für eine aktive Schicht eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Das heißt, dass ein Metalloxid, das einen Kanalbildungsbereich eines Transistors, der eine Verstärkungsfunktion und/oder eine Gleichrichterfunktion und/oder eine Schalterfunktion aufweist, bilden kann, als Metalloxidhalbleiter oder kurz als OS bezeichnet werden kann. Außerdem kann ein „OS-Transistor“ in einen „Transistor, der ein Metalloxid oder einen Oxidhalbleiter enthält, umformuliert werden.
  • In dieser Beschreibung und dergleichen wird auch ein stickstoffhaltiges Metalloxid gegebenenfalls durch den allgemeinen Begriff „Metalloxid“ ausgedrückt. Das stickstoffhaltige Metalloxid kann auch als Metalloxynitrid bezeichnet werden.
  • In dieser Beschreibung und dergleichen kann eine Ausführungsform der vorliegenden Erfindung konstruiert werden, indem die Struktur, die bei einer Ausführungsform beschrieben wird, angemessen mit einer Struktur kombiniert wird, die bei einer anderen Ausführungsform beschrieben wird. Wenn mehrere Strukturbeispiele bei einer Ausführungsform beschrieben werden, können diese Strukturbeispiele angemessen miteinander kombiniert werden.
  • Es sei angemerkt, dass ein Inhalt (oder ein Teil davon), der bei einer Ausführungsform beschrieben wird, auf einen anderen Inhalt (oder einen Teil davon), der bei der Ausführungsform beschrieben wird, und/oder einen Inhalt (oder einen Teil davon), der bei einer oder mehreren anderen Ausführungsformen beschrieben wird, angewendet, mit diesem kombiniert oder durch diesen ersetzt werden kann.
  • Es sei angemerkt, dass sich bei jeder Ausführungsform ein Inhalt, der bei der Ausführungsform beschrieben wird, auf einen Inhalt, der unter Bezugnahme auf verschiedene Zeichnungen beschrieben wird, oder auf einen Inhalt bezieht, der mit dem in dieser Beschreibung offenbarten Text beschrieben wird.
  • Es sei angemerkt, dass, indem ein Schema (oder ein Teil davon), das bei einer Ausführungsform beschrieben wird, mit einem anderen Teil des Schemas, einem anderen Schema (oder einem Teil davon), das bei der Ausführungsform beschrieben wird, und/oder einem Schema (oder einem Teil davon), das bei einer oder mehreren anderen Ausführungsformen beschrieben wird, kombiniert wird, viel mehr Schemata gebildet werden können.
  • Ausführungsformen, die in dieser Beschreibung offenbart sind, werden anhand von Zeichnungen beschrieben. Jedoch können die Ausführungsformen in vielen verschiedenen Modi implementiert werden, und es ist für Fachleute leicht verständlich, dass die Modi und Details auf verschiedene Weise verändert werden können, ohne dabei vom Gedanken und Schutzbereich abzuweichen. Dementsprechend sollte die vorliegende Erfindung nicht als auf die Beschreibung der Ausführungsformen beschränkt angesehen werden. Es sei angemerkt, dass bei den Strukturen der Ausführungsformen der Erfindung gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet sind, und ihre Beschreibung wird in einigen Fällen nicht wiederholt. In einer perspektivischen Ansicht oder dergleichen sind in einigen Fällen der Einfachheit der Zeichnung halber einige Komponenten weggelassen.
  • Wenn eine Vielzahl von Komponenten, die durch die gleichen Bezugszeichen gekennzeichnet sind, voneinander zu unterscheiden sind, werden in einigen Fällen Kennungen, wie z. B. „_1“, „[n]“ oder „[m, n]“, den Bezugszeichen hinzugefügt.
  • In den dieser Beschreibung beigefügten Zeichnungen ist die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb sind sie nicht notwendigerweise auf das Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele darstellen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen, Werte und dergleichen, welche in den Zeichnungen gezeigt werden, beschränkt sind. Beispielsweise können Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Rauschens oder Schwankungen eines Signals, einer Spannung oder eines Stroms aufgrund eines Zeitunterschiedes mit eingeschlossen werden.
  • In dieser Beschreibung und dergleichen bedeutet „ln:Ga:Zn = 4:2:3 oder die Nähe davon“, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 4 ist, Ga mehr als oder gleich 1 und weniger als oder gleich 3 (1 ≤ Ga ≤ 3) ist und Zn mehr als oder gleich 2 und weniger als oder gleich 4,1 (2 < Zn < 4,1) ist. ,,In:Ga:Zn = 5:1:6 oder die Nähe davon” bedeutet, dass denn, wenn In in Bezug auf die Gesamtanzahl von Atomen 5 ist, Ga mehr als 0,1 und weniger als oder gleich 2 (0,1 < Ga ≤ 2) ist und Zn mehr als oder gleich 5 und weniger als oder gleich 7 (5 < Zn < 7) ist. „In:Ga:Zn = 1:1:1 oder die Nähe davon” bedeutet, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 1 ist, Ga mehr als 0,1 und weniger als oder gleich 2 (0,1 < Ga ≤ 2) ist und Zn mehr als 0,1 und weniger als oder gleich 2 (0,1 < Zn < 2) ist. „ln:Ga:Zn = 5:1:3 oder die Nähe davon“ bedeutet, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 5 ist, Ga mehr als oder gleich 0,5 und weniger als oder gleich 1,5 (0,5 ≤ Ga ≤ 1,5) ist und Zn mehr als oder gleich 2 und weniger als oder gleich 4,1 (2 < Zn < 4,1) ist. „ln:Ga:Zn = 10:1:3 oder die Nähe davon“ bedeutet, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 10 ist, Ga mehr als oder gleich 0,5 und weniger als oder gleich 1,5 (0,5 ≤ Ga ≤ 1,5) ist und Zn mehr als oder gleich 2 und weniger als oder gleich 4,1 (2 ≤ Zn ≤ 4,1) ist. „In:Zn = 2:1 oder die Nähe davon“ bedeutet, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 1 ist, Zn mehr als 0,25 und weniger als oder gleich 0,75 (0,25 ≤ Zn ≤ 0,75) ist. „In:Zn = 5:1 oder die Nähe davon“ bedeutet, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 1 ist, Zn mehr als 0,12 und weniger als oder gleich 0,25 (0,12 < Zn ≤ 0,25) ist. „In:Zn = 10:1 oder die Nähe davon“ bedeutet, dass dann, wenn In in Bezug auf die Gesamtanzahl von Atomen 1 ist, Zn mehr als 0,07 und weniger als oder gleich 0,12 (0,07 < Zn ≤ 0,12) ist.
  • (Ausführungsform 1)
  • Bei dieser Ausführungsform wird eine Rechenschaltung beschrieben, die eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist und eine Berechnung eines neuronalen Netzes ausführt.
  • <Hierarchisches neuronales Netz>
  • Zuerst wird ein hierarchisches neuronales Netz beschrieben. Das hierarchische neuronale Netz umfasst beispielsweise eine Eingabeschicht, eine oder mehrere Zwischenschichten (versteckte Schichten) und eine Ausgabeschicht, insgesamt drei oder mehr Schichten. Ein Beispiel dafür ist ein hierarchisches neuronales Netz 100, das in 1A dargestellt ist, und das neuronale Netz 100 umfasst erste bis R-te Schichten (hier kann R eine Ganzzahl von 4 oder mehr sein). Die erste Schicht entspricht insbesondere der Eingabeschicht, die R-te Schicht entspricht der Ausgabeschicht, und die anderen Schichten entsprechen den Zwischenschichten. Es sei angemerkt, dass 1A eine (k-1)-te Schicht und eine k-te Schicht (hier ist keine Ganzzahl von mehr als oder gleich 3 und weniger als oder gleich R-1) als Zwischenschichten darstellt und dass die Darstellung der anderen Zwischenschichten weggelassen ist.
  • Jede Schicht des neuronalen Netzes 100 umfasst ein oder mehrere Neuronen. In 1A umfasst die erste Schicht Neuronen N1 (1) bis Np (1) (hier ist p eine Ganzzahl von 1 oder mehr), die (k-1)-te Schicht umfasst Neuronen N1 (k-1) bis Nm (k-1) (hier ist m eine Ganzzahl von 1 oder mehr), die k-te Schicht umfasst Neuronen N1 (k) bis Nn (k) (hier ist n eine Ganzzahl von 1 oder mehr), und die R-te Schicht umfasst Neuronen N1 (R) bis Nq (R) (hier ist q eine Ganzzahl von 1 oder mehr).
  • Es sei angemerkt, dass 1A zusätzlich zu dem Neuron N1(1), dem Neuron Np (1), dem Neuron N1 (k-1), dem Neuron Nm (k-1), dem Neuron N1 (k), dem Neuron Nn (k), dem Neuron N1 (R) und dem Neuron Nq (R) ein Neuron N1 (k-1) (hier ist i eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich m) in der (k-1)-ten Schicht und ein Neuron Nj (k) (hier ist j eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich n) in der k-ten Schicht darstellt und dass die Darstellung der anderen Neuronen weggelassen ist.
  • Als Nächstes werden die Übertragung eines Signals von einem Neuron in der vorherigen Schicht auf ein Neuron in der nächsten Schicht sowie Signale, die in ein Neuron eingegeben oder aus diesem ausgegeben werden, beschrieben. Es sei angemerkt, dass in dieser Erläuterung der Fokus auf dem Neuron Nj (k) in der k-ten Schicht gesetzt wird.
  • 1 B stellt das Neuron Nj (k) in der k-ten Schicht, Signale, die in das Neuron Nj (k) eingegeben werden, und ein Signal dar, das aus dem Neuron Nj (k) ausgegeben wird.
  • Insbesondere werden Z1 (k-1) bis zm (k-1), die Ausgangssignale der Neuronen N1 (k-1) bis Nm (k-1) in der (k-1)-ten Schicht sind, an das Neuron Nj (k) ausgegeben. Dann erzeugt das Neuron Nj (k) zj k) entsprechend Z1 (k-1) bis zm (k-1) und gibt zj k) als Ausgangssignal an jedes Neuron in der (k+1)-ten Schicht (nicht dargestellt) aus.
  • Der Übertragungsgrad eines Signals, das von einem Neuron in der vorherigen Schicht in ein Neuron in der nächsten Schicht eingegeben wird, wird durch die Verbindungsstärke einer Synapse, die diese Neuronen verbindet (nachstehend als Gewichtskoeffizient bezeichnet), bestimmt. In dem neuronalen Netz 100 wird das Signal, das aus dem Neuron in der vorherigen Schicht ausgegeben wird, mit einem entsprechenden Gewichtskoeffizienten multipliziert und in das Neuron in der nächsten Schicht eingegeben. Das Signal, das in das Neuron Nj (k) in der k-ten Schicht eingegeben wird, kann durch eine Formel (1.1) dargestellt werden, wobei i eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich m ist und der Gewichtskoeffizient einer Synapse zwischen dem Neuron Ni (k-1) in der (k-1)-ten Schicht und dem Neuron Nj (k) in der k-ten Schicht als wi (k-1) j (k) definiert ist.
    [Formel 1] w i ( k − 1 ) j ( k ) ⋅ z i ( k − 1 )
    Figure DE112020000823T5_0001
  • Mit anderen Worten: Wenn Signale von den jeweiligen Neuronen N1 (k-1) bis Nm (k-1) in der (k-1)-ten Schicht auf das Neuron Nj (k) in der k-ten Schicht übertragen werden, werden diese Signale z1 (k-1)\ bis zm (k-1) mit Gewichtskoeffizienten w1 (k-1) j (k) bis wm (k-1) j (k), die den jeweiligen Signalen entsprechen, multipliziert. Dann werden w1 (k-1) j (k)·z1 (k-1) bis Wm (k-1) j (k)·zm (k-1) in das Neuron Nj (k) in der k-ten Schicht eingegeben. Dabei wird die Summe uj (k) der Signale, die in das Neuron Nj (k) in der k-ten Schicht eingegeben werden, durch eine Formel (1.2) dargestellt.
    [Formel 2] u j ( k ) = ∑ i = 1 m w i ( k − 1 ) j ( k ) ⋅ z i ( k − 1 )
    Figure DE112020000823T5_0002
  • Dem Ergebnis der Produktsumme der Gewichtskoeffizienten w1 (k-1) j (k) bis wm (k-1) j (k) und der Signale Z1 (k-1) bis zm (k-1) der Neuronen kann eine Vorspannung als Neigung hinzugefügt werden. Die Formel (1.2) kann in die folgende Formel umformuliert werden, wobei b eine Vorspannung darstellt.
    [Formel 3] u j ( k ) = ∑ i = 1 m w i ( k − 1 ) j ( k ) ⋅ z i ( k − 1 ) + b
    Figure DE112020000823T5_0003
  • Das Neuron Nj (k) erzeugt das Ausgangssignal zj k) entsprechend uj (k). Hier wird das Ausgangssignal zj k) des Neurons Nj (k) durch die folgende Formel definiert.
    [Formel 4] z j ( k ) = ƒ ( u j ( k ) )
    Figure DE112020000823T5_0004
  • Bei der Funktion f(uj (k)) handelt es sich um eine Aktivierungsfunktion im hierarchischen neuronalen Netz, wobei eine Treppenfunktion, eine lineare Rampenfunktion, eine Sigmoidfunktion oder dergleichen zum Einsatz kommen kann. Es sei angemerkt, dass die gleiche Aktivierungsfunktion für alle Neuronen verwendet werden kann oder sich Aktivierungsfunktionen voneinander unterscheiden können. Zudem können die Aktivierungsfunktionen der Neuronen zwischen Schichten gleich sein oder sich voneinander unterscheiden.
  • Übrigens kann das Signal, das ein Neuron in jeder Schicht ausgibt, der Gewichtskoeffizient w oder die Vorspannung b einen Analogwert oder einen Digitalwert aufweisen. Der Digitalwert kann beispielsweise binär oder trinär sein. Es kann auch ein Wert mit mehr Bits zum Einsatz kommen. Im Falle des Analogwertes kann beispielsweise eine lineare Rampenfunktion oder eine Sigmoidfunktion als Aktivierungsfunktion verwendet werden. Im Falle eines binären Digitalwertes kann beispielsweise eine Treppenfunktion mit einer Ausgabe von -1 bzw. 1 oder 0 bzw. 1 verwendet werden. Außerdem kann das Signal, das ein Neuron in jeder Schicht ausgibt, trinär oder mehrwertig sein; als Aktivierungsfunktion mit einer trinären Ausgabe kann beispielsweise eine Treppenfunktion mit einer trinären oder mehrwertigen Ausgabe, nämlich eine Treppenfunktion mit einer Ausgabe von -1, 0 bzw. 1 oder eine Treppenfunktion mit einer Ausgabe von 0, 1 bzw. 2 verwendet werden. Als Aktivierungsfunktion mit einer quinären Ausgabe kann beispielsweise eine Treppenfunktion mit einer Ausgabe von -2, -1, 0, 1 bzw. 2 verwendet werden. Wenn ein Digitalwert für das Signal, das ein Neuron in jeder Schicht ausgibt, und/oder den Gewichtskoeffizienten w und/oder die Vorspannung b verwendet wird, kann beispielsweise die Schaltungsgröße verkleinert werden, kann der Stromverbrauch verringert werden oder kann die Rechengeschwindigkeit erhöht werden. Wenn ein Analogwert für das Signal, das ein Neuron in jeder Schicht ausgibt, und/oder den Gewichtskoeffizienten w und/oder die Vorspannung b verwendet wird, kann die Rechengenauigkeit verbessert werden.
  • Wenn Eingangssignale in die erste Schicht (Eingabeschicht) eingegeben werden, erzeugt das neuronale Netz 100 sequentiell in jeder Schicht der ersten Schicht (Eingabeschicht) bis zu der letzten Schicht (Ausgabeschicht) Ausgangssignale gemäß der Formel (1.1), der Formel (1.2) (oder der Formel (1.3)) und der Formel (1.4) auf Basis der Signale, die von der vorherigen Schicht eingegeben werden, und gibt diese Ausgangssignale an die nächste Schicht aus. Die Signale, die von der letzten Schicht (Ausgabeschicht) ausgegeben werden, entsprechen Berechnungsergebnissen des neuronalen Netzes 100.
  • <Konfigurationsbeispiel einer Rechenschaltung>
  • Nun wird ein Beispiel für eine Rechenschaltung beschrieben, die in dem vorstehend beschriebenen neuronalen Netz 100 Berechnungen gemäß der Formel (1.2) (oder der Formel (1.3)) und der Formel (1.4) ausführen kann. Es sei angemerkt, dass in dieser Rechenschaltung beispielsweise der Gewichtskoeffizient einer Synapsenschaltung des neuronalen Netzes 100 binär (z. B. eine Kombination von „-1“ und „+1“ oder eine Kombination von „0“ und „+1“), trinär (z. B. eine Kombination von „-1“, „0“ und „1“), quartär oder mehrwertig (z. B. im Falle eines quinären Wertes eine Kombination von „-2“, „-1“, „0“, „1“ und „2“) ist und als Aktivierungsfunktion des Neurons eine Funktion mit einer binären (z. B. eine Kombination von „-1“ und „+1“ oder eine Kombination von „0“ und „+1“), trinären (z. B. eine Kombination von „-1“, „0“ und „1“), quartären oder mehrwertigen (z. B. im Falle eines quartären Wertes eine Kombination von „0“, „1“, „2“ und „3“) Ausgabe eingesetzt wird. In dieser Beschreibung und dergleichen wird in einigen Fällen einer des Gewichtskoeffizienten und des Wertes eines Signals (gegebenenfalls als errechneter Wert bezeichnet), das von einem Neuron in der vorherigen Schicht in ein Neuron in der nächsten Schicht eingegeben wird, als erste Daten bezeichnet, und der andere von ihnen wird als zweite Daten bezeichnet. Es sei angemerkt, dass in dem neuronalen Netz 100 der Gewichtskoeffizient der Synapsenschaltung und der errechnete Wert nicht auf Digitalwerte beschränkt sind und dass auch ein Analogwert für mindestens einen von diesen verwendet werden kann.
  • Bei einer Rechenschaltung 110, die in 2 dargestellt ist, handelt es sich beispielsweise um eine Halbleitervorrichtung, die einen Array-Abschnitt ALP, eine Schaltung ILD, eine Schaltung WLD, eine Schaltung XLD und eine Schaltung AFP umfasst. Die Rechenschaltung 110 ist eine Schaltung, die die Signale z1 (k-1) bis zm (k-1), die in die Neuronen N1 (k) bis Nn (k) in der k-ten Schicht in 1A und 1B eingegeben werden, verarbeitet und Signale z1 (k) bis zn (k) erzeugt, die von den jeweiligen Neuronen N1 (k) bis Nn (k) ausgegeben werden.
  • Es sei angemerkt, dass die gesamte Rechenschaltung 110 oder ein Teil der Rechenschaltung 110 zu einem anderen Zweck als für ein neuronales Netz oder eine KI verwendet werden kann. Beispielsweise kann beim graphischen Rechnen oder wissenschaftlichen Rechnen eine Multiply-Accumulate-Operation oder eine Matrixoperation mithilfe der gesamten Rechenschaltung 110 oder eines Teils der Rechenschaltung 110 durchgeführt werden. Mit anderen Worten: Die gesamte Rechenschaltung 110 oder ein Teil der Rechenschaltung 110 kann nicht nur für eine Berechnung für eine KI, sondern auch für die allgemeine Berechnung verwendet werden.
  • Die Schaltung ILD ist beispielsweise elektrisch mit Leitungen IL[1] bis IL[n] und Leitungen ILB[1] bis ILB[n] verbunden. Die Schaltung WLD ist beispielsweise elektrisch mit Leitungen WLS[1] bis WLS[m] verbunden. Die Schaltung XLD ist beispielsweise elektrisch mit Leitungen XLS[1] bis XLS[m] verbunden. Die Schaltung AFP ist beispielsweise elektrisch mit Leitungen OL[1] bis OL[n] und Leitungen OLB[1] bis OLB[n] verbunden.
  • «Array-Abschnitt ALP»
  • Der Array-Abschnitt ALP umfasst beispielsweise m mal n Schaltungen MP. In dem Array-Abschnitt ALP sind die Schaltungen MP beispielsweise in einer Matrix mit m Zeilen und n Spalten angeordnet. Es sei angemerkt, dass in 2 die Schaltung MP, die sich in einer i-ten Zeile und einer j-ten Spalte (hier ist i eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich m, und j ist eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich n) befindet, als Schaltung MP[i,j] bezeichnet wird. Es sei angemerkt, dass 2 lediglich eine Schaltung MP[1,1], eine Schaltung MP[m,1], die Schaltung MP[i,j], eine Schaltung MP[1,n] und eine Schaltung MP[m,n] darstellt und dass die Darstellung der anderen Schaltungen MP weggelassen ist.
  • Die Schaltung MP[i,j] ist beispielsweise elektrisch mit der Leitung IL[j], der Leitung ILB[j], der Leitung WLS[i], der Leitung XLS[i], der Leitung OL[j] und der Leitung OLB[j] verbunden.
  • Die Schaltung MP[i,j] weist beispielsweise eine Funktion zum Halten eines Gewichtskoeffizienten zwischen dem Neuron Ni (k-1) und dem Neuron Nj (k) (dieser Gewichtskoeffizient wird gegebenenfalls als eine von ersten Daten und zweiten Daten bezeichnet. Hier wird er als erste Daten bezeichnet) auf. Insbesondere hält die Schaltung MP[i,j] Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die von der Leitung IL[j] und der Leitung ILB[j] eingegeben werden und den ersten Daten (dem Gewichtskoeffizienten) entsprechen. Die Schaltung MP[i,j] weist ferner eine Funktion zum Ausgeben des Produkts des Signals zi (k-1), das aus dem Neuron Ni (k-1) ausgegeben wird (dieses Signal wird gegebenenfalls als die andere der ersten Daten und der zweiten Daten bezeichnet. Hier wird es als zweite Daten bezeichnet), und der ersten Daten auf. Als konkretes Beispiel gibt dann, wenn die zweiten Daten zi (k-1) von der Leitung XLS[i] eingegeben werden, die Schaltung MP[i,j] Informationen (z. B. Ströme oder Spannungen), die dem Produkt der ersten Daten und der zweiten Daten entsprechen, oder Informationen (z. B. Ströme oder Spannungen), die im Zusammenhang mit dem Produkt der ersten Daten und der zweiten Daten stehen, an die Leitung OL[j] und die Leitung OLB[j] aus. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung IL[j] und die Leitung ILB[j] bereitgestellt sind, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Es kann lediglich eine der Leitung IL[j] und der Leitung ILB[j] bereitgestellt sein.
  • «Schaltung ILD»
  • Die Schaltung ILD weist beispielsweise eine Funktion zum Eingeben von Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten), die den ersten Daten w1 (k-1)1(k) bis wm (k-1)n(k), d. h. den Gewichtskoeffizienten, entsprechen, über die Leitungen IL[1] bis IL[n] und die Leitungen ILB[1] bis ILB[n] in die jeweiligen Schaltungen MP[1,1] bis MP[m,n] auf. Als konkretes Beispiel führt die Schaltung ILD der Schaltung MP[i,j] Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die den ersten Daten wi (k-1)j(k), d. h. dem Gewichtskoeffizienten, entsprechen, durch die Leitung IL[j] und die Leitung ILB[j] zu.
  • «Schaltung XLD»
  • Die Schaltung XLD weist beispielsweise eine Funktion zum Zuführen der zweiten Daten z1 (k-1) bis zm (k-1), die den errechneten Werten entsprechen, die aus den Neuronen N1 (k-1) bis Nm (k) ausgegeben werden, durch die Leitungen XLS[1] bis XLS[n] zu den jeweiligen Schaltungen MP[1, 1] bis MP[m,n] auf. Die Schaltung XLD führt insbesondere den Schaltungen MP[i,1] bis MP[i,n] eine Information (z. B. ein Potential oder einen Stromwert), die den aus dem Neuron Ni (k-1) ausgegebenen zweiten Daten zi (k-1) entspricht, durch die Leitung XLS[i] zu. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung XLS[i] bereitgestellt ist, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. In der Rechenschaltung 110 in 2 kann beispielsweise eine Vielzahl von Leitungen als Leitung XLS[i] verwendet werden. Als konkretes Beispiel stellt 3 eine Rechenschaltung 120 dar, in der die Leitung XLS[i], die elektrisch mit der Schaltung MP[i,j] der Rechenschaltung 110 verbunden ist, durch zwei Leitungen, nämlich eine Leitung X1L und eine Leitung X2L, ersetzt ist. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung XLS[i] bereitgestellt ist, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Zusätzlich zu der Leitung XLS[i] kann beispielsweise eine weitere Leitung, die ein invertiertes Signal des in die Leitung XLS[i] eingegebenen Signals überträgt, bereitgestellt sein.
  • «Schaltung WLD»
  • Die Schaltung WLD weist beispielsweise eine Funktion zum Auswählen der Schaltung MP auf, in die die Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die von der Schaltung ILD eingegeben werden und den ersten Daten entsprechen, geschrieben werden. Wenn beispielsweise Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) in die Schaltungen MP[i,1] bis MP[i,n], die sich in der i-ten Zeile des Array-Abschnitts ALP befinden, geschrieben werden, führt die Schaltung WLD beispielsweise der Leitung WLS[i] ein Signal zum Ein- oder Ausschalten von Schreibschaltelementen, die in den Schaltungen MP[i,1] bis MP[i,n] enthalten sind, und den Leitungen WLS ein Potential zum Ausschalten von Schreibschaltelementen zu, die in den Schaltungen MP in den anderen Zeilen als der i-ten Zeile enthalten sind. Es sei angemerkt, dass, obwohl das Beispiel, in dem die Leitung WLS[i] bereitgestellt ist, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Zusätzlich zu der Leitung WLS[i] kann beispielsweise eine weitere Leitung, die ein invertiertes Signal des in die Leitung WLS[i] eingegebenen Signals überträgt, bereitgestellt sein.
  • Es sei angemerkt, dass, obwohl das Konfigurationsbeispiel, in dem die Leitung WLS[i] in der Rechenschaltung 110 in 2 bereitgestellt ist, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann die Leitung WLS[i] durch eine Vielzahl von Leitungen ersetzt werden. Beispielsweise kann die Leitung X1L[i] der Rechenschaltung 120 in 3 auch als Auswahlsignalleitung zum Schreiben einer Information in die Schaltungen MP[i,1] bis MP[i,n] dienen. Insbesondere kann wie in einer Rechenschaltung 130, die in 4 dargestellt ist, eine Leitung WX1L[i] statt der Leitung X1L[i] der Rechenschaltung 120 verwendet werden und können die Leitungen WX1L elektrisch mit der Schaltung WLD und der Schaltung XLD verbunden sein. Es sei angemerkt, dass dann, wenn der Leitung WX1L[i] ein Signal zum Aus- oder Einschalten der Schreibschaltelementen, die in den Schaltungen MP[i,1] bis MP[i,n] enthalten sind, von der Schaltung WLD zugeführt wird, die Schaltung XLD vorzugsweise eine Funktion zum Versetzen der Schaltung XLD und der Leitungen WX1L in einen nichtleitenden Zustand aufweist. Wenn den Schaltungen MP[i,1] bis MP[i,n] ein Signal der zweiten Daten z1 (k-1) bis zm (k-1), die den errechneten Werten entsprechen, die von den Neuronen N1 (k-1) bis Nm (k) ausgegeben werden, von der Schaltung WLD durch die Leitung WX1L[i] zugeführt wird, weist die Schaltung WLD vorzugsweise eine Funktion zum Versetzen der Schaltung WLD und der Leitungen WX1L in einen nichtleitenden Zustand auf.
  • «Schaltung AFP»
  • Die Schaltung AFP umfasst beispielsweise Schaltungen ACTF[1] bis ACTF[n]. Die Schaltung ACTF[j] ist beispielsweise elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Schaltung ACTF[j] erzeugt beispielsweise ein Signal, das Informationen (z. B. Potentialen oder Stromwerten) entspricht, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden. Beispielsweise werden die Informationen (z. B. Potentiale oder Stromwerte), die von der Leitung OL[j] und der Leitung OLB[j] eigegeben werden, miteinander verglichen, und dann wird ein Signal erzeugt, das dem Vergleichsergebnis entspricht. Dieses Signal entspricht dem Signal zj (k), das aus dem Neuron Nj (k) ausgegeben wird. Mit anderen Worten: Die Schaltungen ACTF[1] bis ACTF[n] dienen jeweils beispielsweise als Schaltung, die eine Aktivierungsfunktion des vorstehend beschriebenen neuronalen Netzes berechnet. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Die Schaltungen ACTF[1] bis ACTF[n] können jeweils beispielsweise eine Funktion zum Umwandeln eines analogen Signals in ein digitales Signal aufweisen. Alternativ können die Schaltungen ACTF[1] bis ACTF[n] jeweils beispielsweise eine Funktion zum Verstärken und Ausgeben eines analogen Signals, d. h. eine Funktion zum Umwandeln einer Ausgangsimpedanz, aufweisen. Alternativ können die Schaltungen ACTF[1] bis ACTF[n] jeweils beispielsweise eine Funktion zum Umwandeln eines Stroms oder einer Ladung in eine Spannung aufweisen. Alternativ können die Schaltungen ACTF[1] bis ACTF[n] jeweils beispielsweise eine Funktion zum Initialisieren der Potentiale der Leitung OL[j] und der Leitung OLB[j] aufweisen.
  • Es sei angemerkt, dass, obwohl das Beispiel, in dem in der Rechenschaltung 110, der Rechenschaltung 120 und der Rechenschaltung 130, welche in 2 bis 4 dargestellt sind, die Schaltungen ACTF bereitgestellt sind, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise müssen die Schaltungen ACTF nicht notwendigerweise in der Schaltung AFP bereitgestellt sein.
  • Als Nächstes werden die Schaltungen ACTF[1] bis ACTF[n] beschrieben. Die Schaltungen ACTF[1] bis ACTF[n] können jeweils beispielsweise eine in 5A dargestellte Schaltungskonfiguration aufweisen. 5A stellt beispielsweise eine Schaltung dar, die das Signal zj (k) entsprechend den Strömen erzeugt, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden. 5A stellt insbesondere ein Beispiel für eine Rechenschaltung einer Aktivierungsfunktion dar, die ein binäres Ausgangssignal zj (k) ausgibt.
  • In 5A umfasst die Schaltung ACTF[j] einen Widerstand RE, einen Widerstand REB und einen Komparator CMP. Der Widerstand RE und der Widerstand REB weisen jeweils eine Funktion zum Umwandeln eines Stroms in eine Spannung auf. Sie sind daher nicht auf die Widerstände beschränkt, solange es sich bei ihnen jeweils um ein Element oder eine Schaltung handelt, das/die eine Funktion zum Umwandeln eines Stroms in eine Spannung aufweist. Die Leitung OL[j] ist elektrisch mit einem ersten Anschluss des Widerstandes RE und einem ersten Eingangsanschluss des Komparators CMP verbunden, und die Leitung OLB[j] ist elektrisch mit einem ersten Anschluss des Widerstandes REB und einem zweiten Eingangsanschluss des Komparators CMP verbunden. Ein zweiter Anschluss des Widerstandes RE ist elektrisch mit einer Leitung VAL verbunden, und ein zweiter Anschluss des Widerstandes REB ist elektrisch mit der Leitung VAL verbunden. Es sei angemerkt, dass der zweite Anschluss des Widerstandes RE und der zweite Anschluss des Widerstandes REB mit der gleichen Leitung verbunden sein können. Alternativ können sie mit unterschiedlichen Leitungen, die auf dem gleichen Potential liegen, verbunden sein.
  • Die Widerstandswerte des Widerstandes RE und des Widerstandes REB sind vorzugsweise einander gleich. Beispielsweise fällt die Differenz zwischen den Widerstandswerten des Widerstandes RE und des Widerstandes REB vorzugsweise innerhalb 10 %, bevorzugt innerhalb 5%. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Je nach Sachlage oder Umständen können der Widerstand RE und der Widerstand REB Widerstandswerte aufweisen, die sich voneinander unterscheiden.
  • Die Leitung VAL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung kann beispielsweise ein hohes Potential VDD, ein niedriges Potential VSS oder ein Erdpotential (GND) verwendet werden. Diese konstante Spannung wird vorzugsweise entsprechend der Konfiguration der Schaltung MP angemessen eingestellt. Der Leitung VAL kann beispielsweise nicht die konstante Spannung, sondern ein Impulssignal zugeführt werden.
  • Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandes RE wird entsprechend dem Strom bestimmt, der von der Leitung OL[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandes RE entspricht, in den ersten Eingangsanschluss des Komparators CMP eingegeben. Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandes REB wird ebenfalls entsprechend dem Strom bestimmt, der von der Leitung OLB[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandes REB entspricht, in den zweiten Eingangsanschluss des Komparators CMP eingegeben.
  • Der Komparator CMP funktioniert beispielsweise derart, dass er die Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, miteinander vergleicht und ein Signal entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Komparators CMP ausgibt. Beispielsweise kann der Komparator CMP ein hohes Potential aus dem Ausgangsanschluss des Komparators CMP ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMP ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung. Mit anderen Worten: Da zwei Arten von Potentialen, nämlich das hohe Potential und das niedrige Potential, aus dem Ausgangsanschluss des Komparators CMP ausgegeben werden, kann das Ausgangssignal zj (k), das die Schaltung ACTF[j] ausgibt, binär sein. Beispielsweise können das hohe Potential und das niedrige Potential, welche aus dem Ausgangsanschluss des Komparators CMP ausgegeben werden, als Ausgangssignal zj (k) „+1“ bzw. „-1“ entsprechen. Unter Umständen können das hohe Potential und das niedrige Potential, welche aus dem Ausgangsanschluss des Komparators CMP ausgegeben werden, als Ausgangssignal zj (k) „+1“ bzw. „0“ entsprechen.
  • In der Schaltung ACTF[j] in 5A werden der Widerstand RE und der Widerstand REB verwendet; jedoch sind die Komponenten nicht auf die Widerstände beschränkt, solange es sich bei ihnen jeweils um ein Element oder eine Schaltung handelt, das/die eine Funktion zum Umwandeln eines Stroms in eine Spannung aufweist. Daher können der Widerstand RE und der Widerstand REB der Schaltung ACTF[j] in 5A durch weitere Schaltungselemente ersetzt werden. Die in 5B dargestellte Schaltung ACTF[j] ist beispielsweise eine Schaltung, in der der Widerstand RE und der Widerstand REB, welche in der Schaltung ACTF[j] in 5A enthalten sind, durch einen Kondensator CE bzw. einen Kondensator CEB ersetzt sind, und kann im Wesentlichen in gleicher Weise wie die Schaltung ACTF[j] in 5A arbeiten. Es sei angemerkt, dass die Kapazitätswerte des Kondensators CE und des Kondensators CEB vorzugsweise einander gleich sind. Beispielsweise fällt die Differenz zwischen den Kapazitätswerten des Kondensators CE und des Kondensators CEB vorzugsweise innerhalb 10 %, bevorzugt innerhalb 5 %. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Es sei angemerkt, dass eine Schaltung, die Ladungen initialisiert, die in dem Kondensator CE und dem Kondensator CEB akkumuliert werden, bereitgestellt sein kann. Beispielsweise kann ein Schalter parallel zu dem Kondensator CE bereitgestellt sein. Also kann ein zweiter Anschluss des Schalters mit der Leitung VAL verbunden sein, und ein erster Anschluss des Schalters kann mit einem ersten Anschluss des Kondensators CE, der Leitung OL[j] und dem ersten Eingangsanschluss des Komparators CMP verbunden sein. Alternativ kann der zweite Anschluss des Schalters mit einer Leitung, die sich von der Leitung VAL unterscheidet, verbunden sein, und der erste Anschluss des Schalters kann mit dem ersten Anschluss des Kondensators CE, der Leitung OL[j] und dem ersten Eingangsanschluss des Komparators CMP verbunden sein. Die in 5C dargestellte Schaltung ACTF[j] ist eine Schaltung, in der der Widerstand RE und der Widerstand REB, welche in der Schaltung ACTF[j] in 5A enthalten sind, durch ein Diodenelement DE bzw. ein Diodenelement DEB ersetzt sind, und kann im Wesentlichen in gleicher Weise wie die Schaltung ACTF[j] in 5A arbeiten. Die Orientierungen des Diodenelements DE und des Diodenelements DEB (Anschlussstellen von Anoden und Kathoden) werden vorzugsweise je nach der Höhe des Potentials der Leitung VAL angemessen verändert.
  • Der Komparator CMP, der in der Schaltung ACTF[j] in 5A bis 5C enthalten ist, kann beispielsweise durch einen Operationsverstärker OP ersetzt werden. Die in 5D dargestellte Schaltung ACTF[j] weist einen Schaltplan auf, in dem der Komparator CMP der Schaltung ACTF[j] in 5A durch den Operationsverstärker OP ersetzt ist.
  • Die Schaltung ACTF[j] in 5B kann mit einem Schalter S01a und einem Schalter S01b versehen sein. Bei der Schaltung ACTF[j] können somit Potentiale, die den jeweiligen Strömen entsprechen, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden, in dem Kondensator CE und dem Kondensator CEB gehalten werden. In einem konkreten Beispiel für eine derartige Schaltung ist, wie in 5E dargestellt, die Leitung OL[j] elektrisch mit einem ersten Anschluss des Schalters S01a verbunden, sind der erste Anschluss des Kondensators CE und der erste Eingangsanschluss des Komparators CMP elektrisch mit einem zweiten Anschluss des Schalters S01a verbunden, ist die Leitung OLB[j] elektrisch mit einem ersten Anschluss des Schalters S01b verbunden und sind ein erster Anschluss des Kondensators CEB und der zweite Eingangsanschluss des Komparators CMP elektrisch mit einem zweiten Anschluss des Schalters S01b verbunden. In der Schaltung ACTF[j] in 5E können die Potentiale der Leitung OL[j] und der Leitung OLB[j] in den ersten Eingangsanschluss bzw. den zweiten Eingangsanschluss des Komparators CMP eingegeben werden, indem der Schalter S01a und der Schalter S01 b eingeschaltet werden. Indem der Schalter S01a und der Schalter S01b danach ausgeschaltet werden, können die Potentiale, die in die ersten und zweiten Eingangsanschlüsse des Komparators CMP eingegeben werden, in dem Kondensator CE bzw. dem Kondensator CEB gehalten werden. Es sei angemerkt, dass beispielsweise elektrische Schalter, wie z. B. analoge Schalter oder Transistoren, als Schalter S01a und Schalter S01b eingesetzt werden können. Als Schalter S01a und Schalter S01 b können alternativ beispielsweise mechanische Schalter eingesetzt werden. Es sei angemerkt, dass es sich dann, wenn Transistoren als Schalter S01a und Schalter S01b eingesetzt werden, bei diesen Transistoren jeweils um einen OS-Transistor oder einen Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet) handeln kann. Des Weiteren können die Spannungswerte des Kondensators CE und des Kondensators CEB gesteuert werden, indem die Periode, in der der Schalter S01a eingeschaltet ist, und die Periode, in der der Schalter S01b eingeschaltet ist, gesteuert werden. Wenn beispielsweise die Stromwerte, die in den Kondensator CE und den Kondensator CEB fließen, groß sind, werden die Periode, in der der Schalter S01a eingeschaltet ist, und die Periode, in der der Schalter S01b eingeschaltet ist, verkürzt, wodurch verhindert werden kann, dass die Spannungswerte des Kondensators CE und des Kondensators CEB zu groß werden.
  • Bei dem Komparator CMP, der in der Schaltung ACTF[j] in 5A bis 5C und 5E enthalten ist, kann es sich beispielsweise um einen Chopper-Komparator handeln. Bei dem in 5F dargestellten Komparator CMP handelt es sich um einen Chopper-Komparator, wobei der Komparator CMP einen Schalter S02a, einen Schalter S02b, einen Schalter S03, einen Kondensator CC und eine Wechselrichterschaltung INV3 umfasst. Es sei angemerkt, dass es sich bei dem Schalter S02a, dem Schalter S02b und dem Schalter S03 wie bei dem vorstehend beschriebenen Schalter S01a und dem vorstehend beschriebenen Schalter S01b um mechanische Schalter oder Transistoren, wie z. B. OS-Transistoren oder Si-Transistoren, handeln kann.
  • Ein erster Anschluss des Schalters S02a ist elektrisch mit einem Anschluss VinT verbunden, ein erster Anschluss des Schalters S02b ist elektrisch mit einem Anschluss VrefT verbunden, und ein zweiter Anschluss des Schalters S02a ist elektrisch mit einem zweiten Anschluss des Schalters S02b und einem ersten Anschluss des Kondensators CC verbunden. Ein zweiter Anschluss des Kondensators CC ist elektrisch mit einem Eingangsanschluss der Wechselrichterschaltung INV3 und einem ersten Anschluss des Schalters S03 verbunden. Ein Anschluss VoutT ist elektrisch mit einem Ausgangsanschluss der Wechselrichterschaltung INV3 und einem zweiten Anschluss des Schalters S03 verbunden.
  • Der Anschluss VinT dient als Anschluss zum Eingeben eines Eingangspotentials in den Komparator CMP, der Anschluss VrefT dient als Anschluss zum Eingeben eines Bezugspotentials in den Komparator CMP, und der Anschluss VoutT dient als Anschluss zum Ausgeben eines Ausgangspotentials des Komparators CMP. Es sei angemerkt, dass der Anschluss VinT einem des ersten Anschlusses und des zweiten Anschlusses des Komparators CMP in 5A bis 5C und 5E entsprechen kann und dass der Anschluss VrefT dem anderen des ersten Anschlusses und des zweiten Anschlusses des Komparators CMP in 5A bis 5C und 5E entsprechen kann.
  • Bei der Schaltung ACTF[j] in 5A bis 5E handelt es sich um eine Rechenschaltung einer Aktivierungsfunktion, die das binäre Ausgangssignal zj (k) ausgibt; die Schaltung ACTF[j] kann jedoch eine Konfiguration aufweisen, in der das Ausgangssignal zj (k) trinär oder mehrwertig ist oder es als Analogwert ausgegeben wird.
  • 6A bis 6F stellen jeweils ein Beispiel für eine Rechenschaltung einer Aktivierungsfunktion dar, die entsprechend den Strömen, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden, das Signal zj (k) erzeugt und ein trinäres Ausgangssignal zj (k) ausgibt.
  • Die in 6A dargestellte Schaltung ACTF[j] umfasst den Widerstand RE, den Widerstand REB, einen Komparator CMPa und einen Komparator CMPb. Die Leitung OL[j] ist elektrisch mit dem ersten Anschluss des Widerstandes RE und einem ersten Eingangsanschluss des Komparators CMPa verbunden, und die Leitung OLB[j] ist elektrisch mit dem ersten Anschluss des Widerstandes REB und einem ersten Eingangsanschluss des Komparators CMPb verbunden. Ein zweiter Eingangsanschluss des Komparators CMPa und ein zweiter Eingangsanschluss des Komparators CMPb sind elektrisch mit einer Leitung VrefL verbunden. Des Weiteren ist der zweite Anschluss des Widerstandes RE elektrisch mit der Leitung VAL verbunden, und der zweite Anschluss des Widerstandes REB ist elektrisch mit der Leitung VAL verbunden.
  • Die Leitung VrefL dient als Spannungsleitung, die eine konstante Spannung Vref liefert, wobei Vref vorzugsweise zum Beispiel höher als oder gleich GND und niedriger als oder gleich VDD ist. Je nach Umständen kann es sich bei Vref um ein Potential, das niedriger ist als GND, oder ein Potential, das höher ist als VDD, handeln. Vref wird als Bezugspotential (Vergleichspotential) in dem Komparator CMPa und dem Komparator CMPb behandelt.
  • Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandes RE wird entsprechend dem Strom bestimmt, der von der Leitung OL[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandes RE entspricht, in den ersten Eingangsanschluss des Komparators CMPa eingegeben. Die Spannung zwischen dem ersten Anschluss und dem zweiten Anschluss des Widerstandes REB wird ebenfalls entsprechend dem Strom bestimmt, der von der Leitung OLB[j] fließt. Daher wird eine Spannung, die diesem Strom und dem Widerstandswert des Widerstandes REB entspricht, in den ersten Eingangsanschluss des Komparators CMPb eingegeben.
  • Der Komparator CMPa vergleicht die Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, miteinander und gibt ein Signal entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Komparators CMPa aus. Beispielsweise kann der Komparator CMPa ein hohes Potential aus dem Ausgangsanschluss des Komparators CMPa ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung (Vref) höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMPa ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung (Vref).
  • Der Komparator CMPb vergleicht wie der Komparator CMPa die Spannungen, die in den ersten Eingangsanschluss und den zweiten Eingangsanschluss eingegeben werden, miteinander und gibt ein Signal entsprechend dem Vergleichsergebnis aus einem Ausgangsanschluss des Komparators CMPb aus. Beispielsweise kann der Komparator CMPb ein hohes Potential aus dem Ausgangsanschluss des Komparators CMPb ausgeben, wenn die in den zweiten Eingangsanschluss eingegebene Spannung (Vref) höher ist als die in den ersten Eingangsanschluss eingegebene Spannung, und kann ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMPb ausgeben, wenn die in den ersten Eingangsanschluss eingegebene Spannung höher ist als die in den zweiten Eingangsanschluss eingegebene Spannung (Vref).
  • Dabei kann das trinäre Ausgangssignal zj (k) entsprechend den Potentialen, die aus den jeweiligen Ausgangsanschlüssen des Komparators CMPa und des Komparators CMPb ausgegeben werden, dargestellt werden. Wenn beispielsweise ein hohes Potential aus dem Ausgangsanschluss des Komparators CMPa ausgegeben wird und ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMPb ausgegeben wird, kann das Ausgangssignal zj (k) „+1“ darstellen; wenn ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMPa ausgegeben wird und ein hohes Potential aus dem Ausgangsanschluss des Komparators CMPb ausgegeben wird, kann das Ausgangssignal zj (k) „-1“ darstellen; wenn ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMPa ausgegeben wird und ein niedriges Potential aus dem Ausgangsanschluss des Komparators CMPb ausgegeben wird, kann das Ausgangssignal zj (k) „+0“ darstellen.
  • Die Schaltungskonfiguration der Schaltung ACTF[j] ist nicht auf diejenige, die in 6A dargestellt ist, beschränkt und kann je nach Umständen verändert werden. Wenn beispielsweise in der Schaltung ACTF[j] in 6A die beiden Ausgabeergebnisse des Komparators CMPa und des Komparators CMPb in ein Signal zusammengefügt werden sollen, kann eine Wandlerschaltung TRF in der Schaltung ACTF[j] bereitgestellt sein. Die Schaltung ACTF[j] in 6B ist ein Konfigurationsbeispiel, in dem die Wandlerschaltung TRF in der Schaltung ACTF[j] in 6A bereitgestellt ist, wobei die Ausgangsanschlüsse des Komparators CMPa und des Komparators CMPb elektrisch mit Eingangsanschlüssen der Wandlerschaltung TRF verbunden sind. Konkrete Beispiele für die Wandlerschaltung TRF umfassen eine D/A-Wandlerschaltung (in diesem Fall weist das Signal zj (k) einen Analogwert auf).
  • Beispielsweise kann die Leitung VrefL, die in 6A elektrisch mit den zweiten Eingangsanschlüssen des Komparators CMPa und des Komparators CMPb verbunden ist, durch getrennte Leitungen, nämlich eine Leitung Vref1L und eine Leitung Vref2L, ersetzt werden. Die Schaltung ACTF[j] in 6C weist eine Konfiguration auf, in der der zweite Anschluss des Komparators CMPa, der in der Schaltung ACTF[j] in 6A enthalten ist, elektrisch nicht mit der Leitung VrefL, sondern mit der Leitung Vref1L verbunden ist und der zweite Anschluss des Komparators CMPb elektrisch nicht mit der Leitung VrefL, sondern mit der Leitung Vref2L verbunden ist. Wenn die Potentiale, die in die Leitung Vref1L und die Leitung Vref2L eingegeben werden, unterschiedliche Werte aufweisen, können Bezugspotentiale getrennt für den Komparator CMPa und den Komparator CMPb eingestellt werden.
  • In einer Konfiguration, die sich von den Konfigurationen der Schaltung ACTF[j] in 6A bis 6C unterscheidet, kann beispielsweise eine Verstärkerschaltung oder eine Impedanzwandlerschaltung verwendet werden. Zum Beispiel kann die in 6D dargestellte Schaltung ACTF[j] für die Schaltung AFP der Rechenschaltung 110 in 2 eingesetzt werden. Die Schaltung ACTF[j] in 6D umfasst den Widerstand RE, den Widerstand REB, einen Operationsverstärker OPa und einen Operationsverstärker OPb und dient als Verstärkerschaltung.
  • Die Leitung OL[j] ist elektrisch mit dem ersten Anschluss des Widerstandes RE und einem nicht-invertierten Eingangsanschluss des Operationsverstärkers OPa verbunden, und die Leitung OLB[j] ist elektrisch mit dem ersten Anschluss des Widerstandes REB und einem nicht-invertierten Eingangsanschluss des Operationsverstärkers OPb verbunden. Ein invertierter Eingangsanschluss des Operationsverstärkers OPa ist elektrisch mit einem Ausgangsanschluss des Operationsverstärkers OPa verbunden, und ein invertierter Eingangsanschluss des Operationsverstärkers OPb ist elektrisch mit einem Ausgangsanschluss des Operationsverstärkers OPb verbunden. Des Weiteren ist der zweite Anschluss des Widerstandes RE elektrisch mit der Leitung VAL verbunden, und der zweite Anschluss des Widerstandes REB ist elektrisch mit der Leitung VAL verbunden.
  • Der Operationsverstärker OPa und der Operationsverstärker OPb, welche in der Schaltung ACTF[j] in 6D enthalten sind, weisen also jeweils eine Verbindungskonfiguration eines Spannungsfolgers auf. Somit ist ein Potential, das aus dem Ausgangsanschluss des Operationsverstärkers OPa ausgegeben wird, im Wesentlichen gleich einem Potential, das in den nicht-invertierten Eingangsanschluss des Operationsverstärkers OPa eingegeben wird, und ein Potential, das aus dem Ausgangsanschluss des Operationsverstärkers OPb ausgegeben wird, ist im Wesentlichen gleich einem Potential, das in den nicht-invertierten Eingangsanschluss des Operationsverstärkers OPb eingegeben wird. In diesem Fall wird das Ausgangssignal zj (k) als zwei Analogwerte von der Schaltung ACTF[j] ausgegeben. Es sei angemerkt, dass der Ausgangsanschluss des Operationsverstärkers OPa und der Ausgangsanschluss des Operationsverstärkers OPb mit den jeweiligen Eingangsanschlüssen des Komparators CMP verbunden sein können. Eine Ausgabe des Komparators CMP kann dann als Ausgangssignal zj (k) verwendet werden.
  • In einer Konfiguration, die sich von den Konfigurationen der Schaltung ACTF[j] in 6A bis 6D unterscheidet, kann beispielsweise eine Integrierschaltung oder eine Strom-Spannungswandlerschaltung verwendet werden. Des Weiteren kann eine Integrierschaltung oder eine Strom-Spannungswandlerschaltung unter Verwendung eines Operationsverstärkers konstruiert werden. Beispielsweise kann die in 6E dargestellte Schaltung ACTF[j] für die Schaltung AFP der Rechenschaltung 110 in 2 eingesetzt werden. Die Schaltung ACTF[j] in 6E umfasst den Operationsverstärker OPa, den Operationsverstärker OPb, eine Last LEa und eine Last LEb.
  • Die Leitung OL[j] ist elektrisch mit einem ersten Eingangsanschluss (z. B. dem invertierten Eingangsanschluss) des Operationsverstärkers OPa und einem ersten Anschluss der Last LEa verbunden, und die Leitung OLB[j] ist elektrisch mit einem ersten Eingangsanschluss (z. B. dem invertierten Eingangsanschluss) des Operationsverstärkers OPb und einem ersten Anschluss der Last LEb verbunden. Ein zweiter Eingangsanschluss (z. B. der nicht-invertierte Eingangsanschluss) des Operationsverstärkers OPa ist elektrisch mit der Leitung Vref1L verbunden, und ein zweiter Eingangsanschluss (z. B. der nicht-invertierte Eingangsanschluss) des Operationsverstärkers OPb ist elektrisch mit der Leitung Vref2L verbunden. Ein zweiter Anschluss der Last LEa ist elektrisch mit dem Ausgangsanschluss des Operationsverstärkers OPa verbunden, und der zweite Anschluss der Last LEa ist elektrisch mit dem Ausgangsanschluss des Operationsverstärkers OPb verbunden.
  • Es sei angemerkt, dass die Leitung Vref1L und die Leitung Vref2L hier als Leitungen dienen, die die gleiche Spannung oder unterschiedliche Spannungen zuführen. Daher können die Leitung Vref1L und die Leitung Vref2L gegebenenfalls in eine Leitung zusammengefügt werden.
  • In der Schaltung ACTF[j] in 6E können als Last LEa und Last LEb beispielsweise Widerstände oder Kondensatoren verwendet werden. Wenn insbesondere Kondensatoren als Last LEa und Last LEb verwendet werden, dienen der Operationsverstärker OPa und die Last LEa sowie der Operationsverstärker OPb und die Last LEb jeweils als Integrierschaltung. Mit anderen Worten: Ladungen werden entsprechend den Strommengen, die in die Leitung OL[j] und die Leitung OLB[j] fließen, in den jeweiligen Kondensatoren (der Last LEa und der Last LEb) akkumuliert. Die Ströme, die von der Leitung OL[j] und der Leitung OLB[j] fließen, werden also als Signal zj (k) ausgegeben, indem die integrierten Strommengen von den Integrierschaltungen in Spannungen umgewandelt werden. Es sei angemerkt, dass der Ausgangsanschluss des Operationsverstärkers OPa und der Ausgangsanschluss des Operationsverstärkers OPb mit den jeweiligen Eingangsanschlüssen des Komparators CMP verbunden sein können. Eine Ausgabe des Komparators CMP kann dann als Ausgangssignal zj (k) verwendet werden. Es sei angemerkt, dass eine Schaltung, die Ladungen initialisiert, die in den Kondensatoren der Last LEa und der Last LEb akkumuliert werden, bereitgestellt sein kann. Beispielsweise kann ein Schalter parallel zu der Last LEa (dem Kondensator) bereitgestellt sein. Also kann ein zweiter Anschluss des Schalters mit dem Ausgangsanschluss des Operationsverstärkers OPa verbunden sein, und ein erster Anschluss des Schalters kann mit der Leitung OL[j] und dem ersten Eingangsanschluss (z. B. invertierten Eingangsanschluss) des Operationsverstärkers OPa verbunden sein.
  • Wenn in der Schaltung ACTF[j] in 6E die Ströme, die von der Leitung OL[j] und der Leitung OLB[j] fließen, in Spannungen umgewandelt und ausgegeben werden sollen, können abgesehen von den Kondensatoren Widerstände als Last LEa und Last LEb verwendet werden.
  • In einer Konfiguration, die sich von den Konfigurationen der Schaltung ACTF[j] in 6A bis 6E unterscheidet, kann beispielsweise die in 6F dargestellte Schaltung ACTF[j] für die Schaltung AFP der Rechenschaltung 110 in 2 eingesetzt werden. Die Schaltung ACTF[j] in 4F umfasst den Widerstand RE, den Widerstand REB, eine A/D-Wandlerschaltung ADCa und eine A/D-Wandlerschaltung ADCb.
  • Die Leitung OL[j] ist elektrisch mit einem Eingangsanschluss der A/D-Wandlerschaltung ADCa und dem ersten Anschluss des Widerstandes RE verbunden, und die Leitung OLB[j] ist elektrisch mit einem Eingangsanschluss der A/D-Wandlerschaltung ADCb und dem ersten Anschluss des Widerstandes REB verbunden. Der zweite Anschluss des Widerstandes RE ist elektrisch mit der Leitung VAL verbunden, und der zweite Anschluss des Widerstandes REB ist elektrisch mit der Leitung VAL verbunden.
  • In der Schaltung ACTF[j] in 6F werden die Potentiale der jeweiligen ersten Anschlüsse des Widerstandes RE und des Widerstandes REB entsprechend den Strömen bestimmt, die von der Leitung OL[j] und der Leitung OLB[j] fließen. Die Schaltung ACTF[j] funktioniert ferner derart, dass sie diese Potentiale, die Analogwerte aufweisen, mithilfe der A/D-Wandlerschaltung ADCa und der A/D-Wandlerschaltung ADCb in binäre, trinäre oder mehrwertige (z. B. 256-wertige) Digitalwerte umwandelt und diese als Signal zj (k) ausgibt.
  • Es sei angemerkt, dass der Widerstand RE und der Widerstand REB, welche in 6A bis 6D und 6F dargestellt sind, wie in 5B und 5C durch den Kondensator CE bzw. den Kondensator CEB oder durch das Diodenelement DE bzw. das Diodenelement DEB ersetzt werden können. Wenn der Widerstand RE und der Widerstand REB, welche 6A bis 6D und 6F dargestellt sind, insbesondere durch den Kondensator CE bzw. den Kondensator CEB ersetzt werden, können Potentiale, die von der Leitung OL[j] und der Leitung OLB[j] eingegeben werden, gehalten werden, indem wie in 5E ferner der Schalter S01a und der Schalter S01b bereitgestellt werden.
  • Es sei angemerkt, dass, obwohl das Beispiel, in dem in der Rechenschaltung 110, der Rechenschaltung 120 und der Rechenschaltung 130, welche in 2 bis 4 dargestellt sind, die Leitung IL, die Leitung ILB, die Leitung OL und die Leitung OLB bereitgestellt sind, gezeigt ist, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise können die Rechenschaltung 110, die Rechenschaltung 120 und die Rechenschaltung 130 jeweils eine Konfiguration aufweisen, in der die Leitung IL und die Leitung OL in eine Leitung zusammengefügt sind und die Leitung ILB und die Leitung OLB in eine Leitung zusammengefügt sind. 7 stellt eine konkrete Konfiguration dar. Eine Rechenschaltung 140, die in 7 dargestellt ist, umfasst Schaltstromkreise TW[1] bis TW[n].
  • Die Schaltstromkreise TW[1] bis TW[n] umfassen jeweils einen Anschluss TSa, einen Anschluss TSaB, einen Anschluss TSb, einen Anschluss TSbB, einen Anschluss TSc und einen Anschluss TScB.
  • Der Anschluss TSa ist elektrisch mit der Leitung OL[j] verbunden, der Anschluss TSbB ist elektrisch mit der Schaltung ILD verbunden, und der Anschluss TSc ist elektrisch mit der Schaltung ACTF[j] verbunden. Der Anschluss TSaB ist elektrisch mit der Leitung OLB[j] verbunden, der Anschluss TSbB ist elektrisch mit der Schaltung ILD verbunden, und der Anschluss TScB ist elektrisch mit der Schaltung ACTF[j] verbunden.
  • Der Schaltstromkreis TW[j] weist eine Funktion zum Versetzen des Anschlusses TSa und eines des Anschlusses TSb und des Anschlusses TSc in einen leitenden Zustand und zum Versetzen des Anschlusses TSa und des anderen des Anschlusses TSb und des Anschlusses TSc in einen nichtleitenden Zustand auf. Der Schaltstromkreis TW[j] weist ferner eine Funktion zum Versetzen des Anschlusses TSaB und eines des Anschlusses TSbB und des Anschlusses TScB in einen leitenden Zustand und zum Versetzen des Anschlusses TSaB und des anderen des Anschlusses TSbB und des Anschlusses TScB in einen nichtleitenden Zustand auf.
  • Das heißt, dass dann, wenn Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die den ersten Daten w1 (k-1)1(k) bis wm (k-1) n (k), d. h. den Gewichtskoeffizienten, entsprechen, in eine der Schaltungen MP[1,j] bis MP[m,j] eingegeben werden sollen, in dem Schaltstromkreis TW[j] der Anschluss TSa und der Anschluss TSb in einen leitenden Zustand versetzt werden und der Anschluss TSaB und der Anschluss TSbB in einen leitenden Zustand versetzt werden, wodurch der Leitung OL[j] und der Leitung OLB[j] die Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die den ersten Daten w1 (k-1)1(k) bis wm (k-1),(k) entsprechen von der Schaltung ILD zugeführt werden können.
  • Wenn die Schaltung ACTF[j] das Ergebnis der von den Schaltungen MP[1,j] bis MP[m,j] berechneten Produktsumme (Formel (1.2)) der Gewichtskoeffizienten und der Signale der Neuronen aufnehmen soll, werden in dem Schaltstromkreis TW[j] der Anschluss TSa und der Anschluss TSc in einen leitenden Zustand versetzt und werden der Anschluss TSaB und der Anschluss TScB in einen leitenden Zustand versetzt, wodurch der Schaltung ACTF[j] Informationen (z. B. Potentiale oder Stromwerte), die dem Ergebnis der Produktsumme entsprechen, von der Leitung OL[j] und der Leitung OLB[j] zugeführt werden können. In der Schaltung ACTF[j] wird der Wert der Aktivierungsfunktion aus dem eingegebenen Ergebnis der Produktsumme berechnet, so dass das Signal zj (k) als Ausgangssignal des Neurons erhalten werden kann.
  • Als Nächstes werden der Schaltstromkreis TW[j] und die Schaltung ILD, welche der in der Rechenschaltung 140 enthalten sind, beschrieben. 8A stellt ein Konfigurationsbeispiel des Schaltstromkreises TW[j] und der Schaltung ILD dar, das auf die Rechenschaltung 140 angewendet werden kann. Es sei angemerkt, dass 8A auch die Leitung OL[j], die Leitung OLB[j] und die Schaltung AFP darstellt, um ihre elektrische Verbindung mit dem Schaltstromkreis TW[j] und der Schaltung ILD zu zeigen.
  • Der Schaltstromkreis TW[j] umfasst beispielsweise einen Schalter SWI, einen Schalter SWIB, einen Schalter SWO, einen Schalter SWOB, einen Schalter SWL, einen Schalter SWLB, einen Schalter SWH und einen Schalter SWHB.
  • Die Schaltung ILD umfasst beispielsweise eine Stromquellenschaltung ISC. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann eine Spannungsquellenschaltung statt der Stromquellenschaltung ISC bereitgestellt sein. Die Stromquellenschaltung ISC weist eine Funktion zum Fließenlassen eines Stroms, der dem in die Schaltung MP einzugebenden Gewichtskoeffizienten (den ersten Daten) entspricht, in die Leitung OL[j] und/oder die Leitung OLB[j] auf. Es sei angemerkt, dass als Stromquellenschaltung ISC mindestens eine Schaltung für die Leitung OL[j] und eine Schaltung für die Leitung OLB[j] getrennt bereitgestellt sein können. Alternativ kann, wie in 8A dargestellt, mindestens eine Stromquellenschaltung ISC für ein Paar von Leitungen, nämlich für die Leitung OL[j] und die Leitung OLB[j], bereitgestellt sein.
  • Die Stromquellenschaltung ISC umfasst eine oder mehrere Konstantstromquellen; in 8A sind als mehrere Konstantstromquellen beispielsweise eine Konstantstromquellenschaltung ISC1, eine Konstantstromquellenschaltung ISC2 und eine Konstantstromquellenschaltung ISC3 bereitgestellt. Die Stromquellenschaltung ISC umfasst ferner beispielsweise mehrere Schalter, um die mehreren Konstantstromquellen auszuwählen; in 8A sind als mehrere Schalter ein Schalter SWC1, ein Schalter SWC2 und ein Schalter SWC3 bereitgestellt. Es sei angemerkt, dass dann, wenn die Stromquellenschaltung ISC lediglich eine Konstantstromquelle umfasst, die Konstantstromquellenschaltung ISC nicht notwendigerweise einen Schalter umfassen muss. Wenn alternativ die Konstantstromquellenschaltung ISC1, die Konstantstromquellenschaltung ISC2 und die Konstantstromquellenschaltung ISC3 jeweils eine Funktion zum Steuern, ob ein Strom ausgegeben wird, aufweisen, müssen der Schalter SWC1, der Schalter SWC2 und der Schalter SWC3 nicht notwendigerweise bereitgestellt sein.
  • Übrigens werden die Ströme, die in die Leitung OL[j] und die Leitung OLB[j] fließen, wie in 8A dargestellt, vorzugsweise in der gleichen Stromquellenschaltung ISC erzeugt. Wenn die Ströme, die in die Leitung OL[j] und die Leitung OLB[j] fließen, in unterschiedlichen Stromquellenschaltungen erzeugt werden, können sich beispielsweise im Herstellungsprozess eines Transistors die Eigenschaften dieses Transistors schwanken, und demzufolge kann eine Differenz zwischen den Leistungen der unterschiedlichen Stromquellenschaltungen entstehen. Wenn andererseits die gleiche Stromquellenschaltung verwendet wird, können der Leitung OL[j] und der Leitung OLB[j] Ströme mit der gleichen Höhe zugeführt werden, und somit kann die Rechengenauigkeit verbessert werden.
  • Es sei angemerkt, dass als Schalter SWI, Schalter SWIB, Schalter SWO, Schalter SWOB, Schalter SWL, Schalter SWLB, Schalter SWH, Schalter SWHB, Schalter SWC1, Schalter SWC2 und Schalter SWC3, welche anhand von 8A beschrieben werden, wie im Falle des Schalters S01a und des Schalters S01b beispielsweise Analogschalter, elektrische Schalter, wie z. B. Transistoren, oder mechanische Schalter eingesetzt werden können.
  • In dem Beispiel für den Schaltstromkreis TW[j] ist der Anschluss TSa elektrisch mit einem ersten Anschluss des Schalters SWI, einem ersten Anschluss des Schalters SWO, einem ersten Anschluss des Schalters SWL und einem ersten Anschluss des Schalters SWH verbunden. Der Anschluss TSaB ist elektrisch mit einem ersten Anschluss des Schalters SWIB, einem ersten Anschluss des Schalters SWOB, einem ersten Anschluss des Schalters SWLB und einem ersten Anschluss des Schalters SWHB verbunden. Ein zweiter Anschluss des Schalters SWI ist elektrisch mit einem Anschluss TSb1 verbunden. Ein zweiter Anschluss des Schalters SWIB ist elektrisch mit einem Anschluss TSbB1 verbunden. Ein zweiter Anschluss des Schalters SWO ist elektrisch mit dem Anschluss TSc verbunden. Ein zweiter Anschluss des Schalters SWOB ist elektrisch mit dem Anschluss TScB verbunden. Ein zweiter Anschluss des Schalters SWL ist elektrisch mit einem Anschluss TSb2 verbunden. Ein zweiter Anschluss des Schalters SWLB ist elektrisch mit einem Anschluss TSbB2 verbunden. Ein zweiter Anschluss des Schalters SWH ist elektrisch mit einem Anschluss TSb3 verbunden. Ein zweiter Anschluss des Schalters SWHB ist elektrisch mit einem Anschluss TSbB3 verbunden.
  • Der Anschluss TSb1, der Anschluss TSb2 und der Anschluss TSb3, welche in 8A dargestellt sind, entsprechen dem in 7 dargestellten Anschluss TSb. Der Anschluss TSbB1, der Anschluss TSbB2 und der Anschluss TSbB3, welche in 8A dargestellt sind, entsprechen dem in 7 dargestellten Anschluss TSbB.
  • In der Stromquellenschaltung ISC, die in der Schaltung ILD enthalten ist, ist der Anschluss TSb1 elektrisch mit einem ersten Anschluss des Schalters SWC1, einem ersten Anschluss des Schalters SWC2 und einem ersten Anschluss des Schalters SWC3 verbunden. Der Anschluss TSbB1 ist elektrisch mit dem ersten Anschluss des Schalters SWC1, dem ersten Anschluss des Schalters SWC2 und dem ersten Anschluss des Schalters SWC3 verbunden. Ein zweiter Anschluss des Schalters SWC1 ist elektrisch mit einem Ausgangsanschluss der Konstantstromquellenschaltung ISC1 verbunden, ein zweiter Anschluss des Schalters SWC2 ist elektrisch mit einem Ausgangsanschluss der Konstantstromquellenschaltung ISC2 verbunden, und ein zweiter Anschluss des Schalters SWC3 ist elektrisch mit einem Ausgangsanschluss der Konstantstromquellenschaltung ISC3 verbunden. Ein Eingangsanschluss der Konstantstromquellenschaltung ISC1, ein Eingangsanschluss der Konstantstromquellenschaltung ISC2 und ein Eingangsanschluss der Konstantstromquellenschaltung ISC3 sind jeweils elektrisch mit einer Leitung VSO verbunden.
  • Es sei angemerkt, dass in 8A die Ausgangsanschlüsse der Konstantstromquellenschaltung ISC1, der Konstantstromquellenschaltung ISC2 und der Konstantstromquellenschaltung ISC3 elektrisch mit den Anschlüssen der jeweiligen Schalter verbunden sind und die Eingangsanschlüsse elektrisch mit der Leitung VSO verbunden sind; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können die Eingangsanschlüsse der Konstantstromquellenschaltung ISC1, der Konstantstromquellenschaltung ISC2 und der Konstantstromquellenschaltung ISC3 elektrisch mit den Anschlüssen der jeweiligen Schalter verbunden sein und können die Ausgangsanschlüsse elektrisch mit der Leitung VSO verbunden sein. Es sei angemerkt, dass eine Leitung VCN2 bereitgestellt sein kann, um die Potentiale der Leitung OL[j] und der Leitung OLB[j] zu initialisieren, bevor Ströme von der Schaltung MP ausgegeben werden. Die Leitung VCN2 ist über den Schalter SWH mit der Leitung OL[j] verbunden. Die Leitung VCN2 ist ferner über den Schalter SWHB mit der Leitung OLB[j] verbunden. Die Leitung VCN2 kann ein Potential zuführen, das sich von demjenigen der Leitung VCN unterscheidet. Wenn der Leitung VCN beispielsweise VSS oder ein Erdpotential zugeführt wird, wird der Leitung VCN2 VDD oder dergleichen zugeführt. Somit können die Potentiale der Leitung OL[j] und der Leitung OLB[j] entsprechend den Strömen, die von der Schaltung MP ausgegeben werden, verändert werden.
  • 8B und 8C stellen konkrete Konfigurationsbeispiele der Konstantstromquellenschaltung ISC1, der Konstantstromquellenschaltung ISC2 und der Konstantstromquellenschaltung ISC3 dar. Die in 8B dargestellte Konstantstromquellenschaltung ISC1 (Konstantstromquellenschaltung ISC2 oder Konstantstromquellenschaltung ISC3) umfasst einen p-Kanal-Transistor, wobei ein erster Anschluss dieses Transistors elektrisch mit der Leitung VSO verbunden ist, ein zweiter Anschluss dieses Transistors elektrisch mit dem zweiten Anschluss des Schalters SWC1 (des Schalters SWC2 oder des Schalters SWC3) verbunden ist und ein Gate dieses Transistors elektrisch mit der Leitung VB verbunden ist. Die in 8C dargestellte Konstantstromquellenschaltung ISC1 (Konstantstromquellenschaltung ISC2 oder Konstantstromquellenschaltung ISC3) umfasst einen n-Kanal-Transistor, wobei ein erster Anschluss dieses Transistors elektrisch mit der Leitung VSO verbunden ist, ein zweiter Anschluss dieses Transistors elektrisch mit dem zweiten Anschluss des Schalters SWC1 (des Schalters SWC2 oder des Schalters SWC3) verbunden ist und ein Gate dieses Transistors elektrisch mit der Leitung VB verbunden ist. Sowohl in 8B als auch in 8C dient in der Konstantstromquellenschaltung ISC1 (der Konstantstromquellenschaltung ISC2 und der Konstantstromquellenschaltung ISC3) die Leitung VB als Leitung zum Eingeben einer Vorspannung in das Gate des Transistors. Es sei angemerkt, dass der Leitung VB ein Impulssignal zugeführt werden kann. Somit kann gesteuert werden, ob ein Strom von der Konstantstromquellenschaltung ausgegeben wird. In diesem Fall müssen der Schalter SWC1, der Schalter SWC2 und der Schalter SWC3 nicht notwendigerweise bereitgestellt sein. Alternativ kann der Leitung VB eine Analogspannung zugeführt werden. Somit kann ein Analogstrom von der Konstantstromquellenschaltung zugeführt werden.
  • Die Leitung VSO dient als Leitung, die der Konstantstromquellenschaltung ISC1, der Konstantstromquellenschaltung ISC2 und der Konstantstromquellenschaltung ISC3 eine konstante Spannung zuführt. Wenn beispielsweise der Leitung OL oder der Leitung OLB ein Strom von der Schaltung ILD durch den Schaltstromkreis TW[j] zugeführt wird, wird als diese konstante Spannung ein Potential (z. B. VDD) bevorzugt, das höher ist als ein Erdpotential, und ferner wird vorzugsweise die in 8B dargestellte Konstantstromquellenschaltung ISC1 (Konstantstromquellenschaltung ISC2 oder Konstantstromquellenschaltung ISC3) verwendet. Wenn beispielsweise der Leitung OL oder der Leitung OLB ein Strom von der Schaltung ILD durch den Schaltstromkreis TW[j] zugeführt wird, wird als diese konstante Spannung ein Potential, das höher als das Erdpotential und niedriger als dieses hohe Potential ist, das Erdpotential oder dergleichen bevorzugt, und ferner wird vorzugsweise die in 8C dargestellte Konstantstromquellenschaltung ISC1 (Konstantstromquellenschaltung ISC2 oder Konstantstromquellenschaltung ISC3) verwendet. Es sei angemerkt, dass in dieser Beschreibung ein Strom, der von der Schaltung ILD durch den Schaltstromkreis TW[j] in die Leitung OL oder die Leitung OLB fließt, gegebenenfalls als positiver Strom bezeichnet wird. Daher wird ein Strom, der von der Leitung OL oder der Leitung OLB durch den Schaltstromkreis TW[j] in die Schaltung ILD fließt, gegebenenfalls als negativer Strom bezeichnet.
  • Wenn übrigens der Strom, der von der Konstantstromquellenschaltung ISC1 fließt, durch lut dargestellt wird, beträgt zum Beispiel der Strom, der von der Konstantstromquellenschaltung ISC2 fließt, vorzugsweise 2lut und beträgt der Strom, der von der Konstantstromquellenschaltung ISC3 fließt, vorzugsweise 4lut. Das heißt, dass dann, wenn die Stromquellenschaltung ISC P Konstantstromquellen (P ist eine Ganzzahl von 1 oder mehr) umfasst, ein Strom, der von einer p-ten Konstantstromquelle (p ist eine Ganzzahl von mehr als oder gleich 1 und weniger als oder gleich P) fließt, vorzugsweise 2(p-1) × Iut beträgt. Auf diese Weise kann die Höhe des Stroms, der von der Stromquellenschaltung ISC fließt, verändert werden.
  • Die Anzahl der Konstantstromquellen der Stromquellenschaltung ISC ist beispielsweise drei (P = 3). Wenn ein Strom Iut in die Leitung OL[j] fließen soll, wird, nachdem der Schalter SWI eingeschaltet und der Schalter SWIB ausgeschaltet worden ist, der Schalter SWC1 eingeschaltet und werden der Schalter SWC2 und der Schalter SWC3 ausgeschaltet. Wenn ein Strom 5Iut in die Leitung OL[j] fließen soll, werden der Schalter SWC1 und der Schalter SWC3 eingeschaltet und wird der Schalter SWC2 ausgeschaltet. Das heißt, dass es sich bei dem Strom, der von der Stromquellenschaltung ISC ausgegeben wird, um einen von acht Werten („0“, „Iut“, „2Iut“, „3Iut“, „4Iut“, „5Iut“, „6Iut“ und „7Iut“) handeln kann. Es sei angemerkt, dass dann, wenn ein mehr als oktalen Strom ausgegeben werden soll, die Anzahl der Konstantstromquellen auf vier oder mehr eingestellt wird. Wenn in ähnlicher Weise der Schalter SWI ausgeschaltet und der Schalter SWIB eingeschaltet wird, kann ein Strom mit einem der acht Werte in die Leitung OLB[j] fließen. Es sei angemerkt, dass dann, wenn kein Strom von der Stromquellenschaltung ISC ausgegeben wird, der Schalter SWI und der Schalter SWIB des Schaltstromkreises TW ausgeschaltet werden können, ohne die Schalter SWC1 bis SWC3 der Stromquellenschaltung ISC auszuschalten. Wenn auf diese Weise mehrere Konstantstromquellen bereitgestellt sind, kann die D/A-Wandlung leicht realisiert werden. Es sei angemerkt, dass lediglich eine Stromquellenschaltung bereitgestellt sein kann, die derart betrieben wird, dass sie in analoger Weise den auszugebenden Stromwert verändert.
  • In der Schaltung ILD ist der Anschluss TSb2 elektrisch mit der Leitung VCN verbunden und ist der Anschluss TSbB2 elektrisch mit der Leitung VCN verbunden.
  • Die Leitung VCN dient als Leitung, die der Leitung OL[j] und/oder der Leitung OLB[j] eine konstante Spannung zuführt. Wenn beispielsweise der Leitung OL oder der Leitung OLB ein Strom (positiver Strom) von der Schaltung ILD durch den Schaltstromkreis TW[j] zugeführt wird, wird als konstante Spannung, die die Leitung VCN liefert, ein niedriges Potential (z. B. VSS) bevorzugt. Wenn beispielsweise der Schaltung ILD ein Strom (negativer Strom) von der Leitung OL oder der Leitung OLB durch den Schaltstromkreis TW[j] zugeführt wird, wird als konstantes Potential, das die Leitung VCN liefert, ein hohes Potential bevorzugt. Es sei angemerkt, dass dann, wenn, wie nachstehend beispielsweise in 42 bis 45 dargestellt, ein Kondensator C3 mit einem Source-Anschluss eines Transistors M1 oder dergleichen verbunden ist und dieser Source-Anschluss mit keiner Energieversorgungsleitung oder dergleichen verbunden ist, als konstante Spannung, die bei der Zuführung eines positiven Stroms von der Schaltung ILD durch den Schaltstromkreis TW[j] zu der Leitung OL oder der Leitung OLB die Leitung VCN liefert, ein hohes Potential (z. B. VDD) bevorzugt wird. Das heißt, dass sich bei der Zuführung der konstanten Spannung von der Leitung VCN die Potentialdifferenz zwischen beiden Enden des Kondensators C3 vorzugsweise der Null nähert. Mit anderen Worten: Der Leitung VCN wird vorzugsweise ein Potential zugeführt, mit dem kein Strom von einer Schaltung MC ausgegeben wird.
  • In der Schaltung ILD ist der Anschluss TSb3 elektrisch mit der Leitung VCN2 verbunden und ist der Anschluss TSbB3 elektrisch mit der Leitung VCN2 verbunden.
  • Die Leitung VCN2 dient als Leitung, die der Leitung OL[j] und/oder der Leitung OLB[j] eine konstante Spannung zuführt. Wenn beispielsweise der Leitung OL oder der Leitung OLB ein Strom (positiver Strom) von der Schaltung ILD durch den Schaltstromkreis TW[j] zugeführt wird, wird als konstante Spannung, die die Leitung VCN liefert, ein hohes Potential (z. B. VDD) bevorzugt. Wenn beispielsweise der Schaltung ILD ein Strom (negativer Strom) von der Leitung OL oder der Leitung OLB durch den Schaltstromkreis TW[j] zugeführt wird, wird als konstantes Potential, das die Leitung VCN liefert, ein niedriges Potential bevorzugt.
  • Der Schaltstromkreis TW[j] kann die Schaltungen, die zusammen mit der Leitung OL[j] und der Leitung OLB[j] in einen leitenden Zustand versetzt werden, umschalten, indem er den Schalter SWI, den Schalter SWIB, den Schalter SWO, den Schalter SWOB, den Schalter SWL, den Schalter SWLB, den Schalter SWH und den Schalter SWHB ein- oder ausschaltet.
  • Nun wird der Gewichtskoeffizient, der in die Schaltung MP eingegeben wird, beschrieben.
  • Wenn ein positiver Gewichtskoeffizient in die Schaltung MP eingegeben werden soll, wird ein Strom, der diesem Gewichtskoeffizienten entspricht, in die Leitung OL[j] eingegeben und wird ein konstantes Potential, das die Leitung VCN liefert, in die Leitung OLB[j] eingegeben. Beispielsweise werden die Stromquellenschaltung ISC und die Leitung OL[j] in einen leitenden Zustand versetzt, die Stromquellenschaltung ISC und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt, die Schaltung AFP und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, die Schaltung AFP und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt, die Leitung VCN und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, die Leitung VCN und die Leitung OLB[j] werden in einen leitenden Zustand versetzt, die Leitung VCN2 und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, und die Leitung VCN2 und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt. In dem Schaltstromkreis TW[j] werden also die Schalter SWI und SWLB eingeschaltet und werden der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL, der Schalter SWH und der Schalter SWHB ausgeschaltet. Demzufolge werden die Stromquellenschaltung ISC und die Leitung OL[j] in einen leitenden Zustand versetzt, so dass ein Strom von der Stromquellenschaltung ISC durch die Leitung OL[j] in die Schaltung MP fließen kann. Wenn übrigens die Anzahl der Konstantstromquellen der Stromquellenschaltung ISC P ist, weist dieser Strom einen von 2P-1 Werten (außer Nullstrom) auf. Da der positive Gewichtskoeffizient, der in die Schaltung MP eingegeben wird, entsprechend diesem Strom bestimmt wird, kann dieser Gewichtskoeffizient einen der 2P-1 Werte darstellen. Da die Leitung VCN und die Leitung OLB[j] in einen leitenden Zustand versetzt werden, wird eine konstante Spannung von der Leitung VCN in die Leitung OLB[j] eingegeben.
  • Wenn ein negativer Gewichtskoeffizient in die Schaltung MP eingegeben werden soll, wird ein Strom, der diesem Gewichtskoeffizienten entspricht, in die Leitung OLB[j] eingegeben und wird ein konstantes Potential, das die Leitung VCN liefert, in die Leitung OL[j] eingegeben. Beispielsweise werden die Stromquellenschaltung ISC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt, die Stromquellenschaltung ISC und die Leitung OLB[j] werden in einen leitenden Zustand versetzt, die Schaltung AFP und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, die Schaltung AFP und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt, die Leitung VCN und die Leitung OL[j] werden in einen leitenden Zustand versetzt, die Leitung VCN und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt, die Leitung VCN2 und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, und die Leitung VCN2 und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt. In dem Schaltstromkreis TW[j] werden also der Schalter SWIB und der Schalter SWL eingeschaltet und werden der Schalter SWI, der Schalter SWO, der Schalter SWOB, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet. Demzufolge werden die Stromquellenschaltung ISC und die Leitung OLB[j] in einen leitenden Zustand versetzt, so dass ein Strom von der Stromquellenschaltung ISC durch die Leitung OLB[j] in die Schaltung MP fließen kann. Wenn übrigens die Anzahl der Konstantstromquellen der Stromquellenschaltung ISC P ist, weist dieser Strom einen von 2P-1 Werten (außer Nullstrom) auf. Da der negative Gewichtskoeffizient, der in die Schaltung MP eingegeben wird, entsprechend diesem Strom bestimmt wird, kann dieser Gewichtskoeffizient einen der 2P-1 Werte darstellen. Da die Leitung VCN und die Leitung OL[j] in einen leitenden Zustand versetzt werden, wird eine konstante Spannung von der Leitung VCN in die Leitung OL[j] eingegeben.
  • Wenn 0 als Gewichtskoeffizient in die Schaltung MP eingegeben werden soll, wird das konstante Potential, das die Leitung VCN liefert, sowohl in die Leitung OL[j] als auch in die Leitung OLB[j] eingegeben. Beispielsweise werden die Stromquellenschaltung ISC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt, die Stromquellenschaltung ISC und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt, die Schaltung AFP und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, die Schaltung AFP und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt, die Leitung VCN und die Leitung OL[j] werden in einen leitenden Zustand versetzt, die Leitung VCN und die Leitung OLB[j] werden in einen leitenden Zustand versetzt, die Leitung VCN2 und die Leitung OL[j] werden in einen nichtleitenden Zustand versetzt, und die Leitung VCN2 und die Leitung OLB[j] werden in einen nichtleitenden Zustand versetzt. In dem Schaltstromkreis TW[j] werden also der Schalter SWL und der Schalter SWLB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWO und der Schalter SWOB ausgeschaltet. Demzufolge werden die Leitung VCN und die Leitung OL[j] in einen leitenden Zustand versetzt und werden die Leitung VCN und die Leitung OLB[j] in einen leitenden Zustand versetzt, so dass eine konstante Spannung von der Leitung VCN in die Leitungen OL[j] und OLB[j] eingegeben wird.
  • Das heißt, dass durch die Einstellung der Anzahl der Konstantstromquellen der Stromquellenschaltung ISC auf P die Anzahl der Gewichtskoeffizienten, die in die Schaltung MP eingegeben werden können (die Summe der positiven Gewichtskoeffizienten, der negativen Gewichtskoeffizienten und des Gewichtskoeffizienten von 0), 2P+1-1 beträgt.
  • Als Nächstes wird der Fall beschrieben, in dem der Schaltung AFP Informationen (z. B. Potentiale oder Ströme) von der Schaltung MP zugeführt werden.
  • Bevor der Schaltung AFP Informationen (z. B. Potentiale oder Ströme) von der Schaltung MP zugeführt werden, werden die Leitung OL[j] und die Leitung OLB[j] jeweils vorzugsweise auf ein vorbestimmtes Potential eingestellt. Wenn beispielsweise ein positiver Strom von der Schaltung AFP durch die Leitung OL oder die Leitung OLB in die Schaltung MP fließt, wird als vorbestimmtes Potential ein hohes Potential bevorzugt. Wenn beispielsweise ein positiver Strom von der Schaltung MP durch die Leitung OL oder die Leitung OLB in die Schaltung AFP fließt, wird als vorbestimmtes Potential ein niedriges Potential bevorzugt. Bevor der Schaltung AFP Informationen (z. B. Potentiale oder Ströme) von der Schaltung MP zugeführt werden, werden daher beispielsweise die Stromquellenschaltung ISC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt, werden die Stromquellenschaltung ISC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt, werden die Schaltung AFP und die Leitung OL[1] in einen nichtleitenden Zustand versetzt, werden die Schaltung AFP und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt, werden die Leitung VCN und die Leitung OL[j] in einen nichtleitenden Zustand versetzt, werden die Leitung VCN und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt, werden die Leitung VCN2 und die Leitung OL[j] in einen leitenden Zustand versetzt und werden die Leitung VCN2 und die Leitung OLB[j] in einen leitenden Zustand versetzt. In dem Schaltstromkreis TW[j] werden also der Schalter SWH und der Schalter SWHB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL und der Schalter SWLB ausgeschaltet. Demzufolge werden die Leitung OL[j] und die Leitung VCN2 in einen leitenden Zustand versetzt und werden die Leitung OLB[j] und die Leitung VCN2 in einen leitenden Zustand versetzt, so dass eine konstante Spannung von der Leitung VCN2 in die Leitung OL und die Leitung OLB eingegeben wird.
  • Wenn der Schaltung AFP Informationen (z. B. Potentiale oder Ströme) von der Schaltung MP[i,j] zugeführt werden, werden beispielsweise die Stromquellenschaltung ISC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt, werden die Stromquellenschaltung ISC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt, werden die Schaltung AFP und die Leitung OL[j] in einen leitenden Zustand versetzt, werden die Schaltung AFP und die Leitung OLB[j] in einen leitenden Zustand versetzt, werden die Leitung VCN und die Leitung OL[j] in einen nichtleitenden Zustand versetzt, werden die Leitung VCN und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt, werden die Leitung VCN2 und die Leitung OL[j] in einen nichtleitenden Zustand versetzt und werden die Leitung VCN2 und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt. In dem Schaltstromkreis TW[j] werden also der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet. Demzufolge werden die Schaltung AFP und die Schaltung MP[i,j] in einen leitenden Zustand versetzt, so dass der Schaltung AFP Informationen (z. B. Potentiale oder Ströme) von der Schaltung MP[i, j] zugeführt werden können.
  • <<Schaltung MP>>
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung MP[i,j] beschrieben, die in der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130 und der Rechenschaltung 140 enthalten ist.
  • 9A stellt ein Konfigurationsbeispiel der Schaltung MP[i,j] dar, die für die Rechenschaltung 140 eingesetzt werden kann, wobei die Schaltung MP[i,j] beispielsweise die Schaltung MC und eine Schaltung MCr umfasst. Bei der Schaltung MC und der Schaltung MCr der Schaltung MP handelt es sich jeweils um eine Schaltung, die das Produkt eines Gewichtskoeffizienten und eines Eingangssignals (eines errechneten Wertes) eines Neurons berechnet. Die Schaltung MC kann eine Konfiguration, die derjenigen der Schaltung MCr ähnlich ist, oder eine Konfiguration, die sich von derjenigen der Schaltung MCr unterscheidet, aufweisen. Daher ist das Bezugszeichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von der Schaltung MC zu unterscheiden. Die Bezugszeichen der in der Schaltung MCr enthaltenen Schaltungselemente, die später beschrieben werden, sind ebenfalls durch „r“ gekennzeichnet.
  • Die Schaltung MC umfasst beispielsweise einen Halteabschnitt HC, und die Schaltung MCr umfasst einen Halteabschnitt HCr. Der Halteabschnitt HC und der Halteabschnitt HCr weisen jeweils eine Funktion zum Halten einer Information (z. B. eines Potentials, eines Widerstandswertes oder eines Stromwertes) auf. Es sei angemerkt, dass die ersten Daten w i ( k − 1 ) j ( k ) ,
    Figure DE112020000823T5_0005
    die für die Schaltung MP[i,j] eingestellt werden, entsprechend den Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten) bestimmt, die in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden. Der Halteabschnitt HC und der Halteabschnitt HCr sind daher jeweils elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden, welche Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte) zuführen, die den ersten Daten wi (k-1)j(k) entsprechen.
  • In 9A ist die Schaltung MP[i,j] elektrisch mit einer Leitung VE[j] und einer Leitung VEr[j] verbunden. Die Leitung VE[j] und die Leitung VEr[j] dienen jeweils als Leitung, die eine konstante Spannung zuführt. Die Leitung VE[j] dient auch als Leitung, die einen Strom von der Leitung OL durch die Schaltung MC ableitet. Die Leitung VEr[j] dient auch als Leitung, die einen Strom von der Leitung OLB durch die Schaltung MCr ableitet.
  • Eine Leitung WL[i], die in 9A dargestellt ist, entspricht der Leitung WL[i] in 7. Die Leitung WL[i] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden. Beim Schreiben der Informationen (z. B. Potentiale, Widerstandswerte oder Stromwerte), die den ersten Daten wi (k-1)j(k) entsprechen, in den Halteabschnitt HC und den Halteabschnitt HCr, welche in der Schaltung MP[i,j] enthalten sind, wird der Leitung WL[i] ein vorbestimmtes Potential zugeführt; somit werden die Leitung OL[j] und der Halteabschnitt HC in einen leitenden Zustand versetzt und werden die Leitung OLB[j] und der Halteabschnitt HCr in einen leitenden Zustand versetzt. Den Leitungen OL[j] und OLB[j] werden dann Potentiale oder dergleichen, die den ersten Daten wi (k-1)j(k) entsprechen, zugeführt, wodurch diese Potentiale oder dergleichen in den Halteabschnitt HC und den Halteabschnitt HCr eingegeben werden können. Danach wird der Leitung WL[i] ein vorbestimmtes Potential zugeführt, um die Leitung OL[j] und den Halteabschnitt HC in einen nichtleitenden Zustand zu versetzen und die Leitung OLB[j] und den Halteabschnitt HCr in einen nichtleitenden Zustand zu versetzen. Schließlich werden Ströme oder dergleichen, die den ersten Daten wi (k-1)j(k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem die ersten Daten wi (k-1)j(k) einen von drei Werten „-1“, „0“ und „1“ darstellen. Wenn die ersten Daten wi (k-1)j(k) „1“ darstellen, wird beispielsweise ein vorbestimmtes Potential in dem Halteabschnitt HC gehalten, damit ein Strom, der „1“ entspricht, von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird ein Potential V0 in dem Halteabschnitt HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) „-1“ darstellen, wird beispielsweise das Potential V0 in dem Halteabschnitt HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird ein vorbestimmtes Potential in dem Halteabschnitt HCr gehalten, damit ein Strom, der „-1" entspricht, von der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) „0“ darstellen, wird dann beispielsweise das Potential V0 in dem Halteabschnitt HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird das Potential V0 in dem Halteabschnitt HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MC in die Leitung VEr[j] fließt. Es sei angemerkt, dass es sich bei dem Potential V0 um das Potential handeln kann, das in der Beschreibung von 8 die Leitung VCN liefert.
  • Es sei angemerkt, dass als weiteres Beispiel der Fall in Betracht gezogen wird, in dem die ersten Daten wi (k-1)j(k) einen Analogwert, insbesondere einen „negativen Analogwert“, „0“ oder einen „positiven Analogwert“, darstellen. Wenn die ersten Daten wi (k-1)j(k) einen „positiven Analogwert“ darstellen, wird beispielsweise ein vorbestimmtes Potential in dem Halteabschnitt HC gehalten, damit ein Analogstrom, der dem „positiven Analogwert“ entspricht, von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird das Potential V0 in dem Halteabschnitt HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) einen „negativen Analogwert“ darstellen, wird beispielsweise das Potential V0 in dem Halteabschnitt HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird ein vorbestimmtes Potential in dem Halteabschnitt HCr gehalten, damit ein Analogstrom, der dem „negativen Analogwert“ entspricht, von der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) „0“ darstellen, wird dann beispielsweise das Potential V0 in dem Halteabschnitt HC gehalten, damit kein Strom von der Leitung OL[j] durch die Schaltung MC in die Leitung VE[j] fließt, und wird das Potential V0 in dem Halteabschnitt HCr gehalten, damit kein Strom von der Leitung OLB[j] durch die Schaltung MC in die Leitung VEr[j] fließt. Es sei angemerkt, dass es sich bei dem Potential V0 wie im vorstehenden Beispiel um das Potential handeln kann, das in der Beschreibung von 8 die Leitung VCN liefert.
  • Ferner weist die Schaltung MC beispielsweise eine Funktion zum Ausgeben eines Stroms oder dergleichen, der der in dem Halteabschnitt HC gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an eine der Leitung OL[j] und der Leitung OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ausgeben eines Stroms oder dergleichen, der der in dem Halteabschnitt HCr gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an die andere der Leitung OL[j] und der Leitung OLB[j] auf. Es wird davon ausgegangen, dass dann, wenn beispielsweise ein erstes Potential in dem Halteabschnitt HC gehalten wird, die Schaltung MC einen Strom mit einem ersten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE fließen lässt, und dass dann, wenn ein zweites Potential in dem Halteabschnitt HC gehalten wird, die Schaltung MC einen Strom mit einem zweiten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE fließen lässt. In ähnlicher Weise wird davon ausgegangen, dass dann, wenn das erste Potential in dem Halteabschnitt HCr gehalten wird, die Schaltung MCr einen Strom mit dem ersten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VEr fließen lässt, und dass dann, wenn das zweite Potential in dem Halteabschnitt HCr gehalten wird, die Schaltung MCr einen Strom mit dem zweiten Stromwert von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE fließen lässt. Es sei angemerkt, dass die Höhe des ersten Stromwertes und diejenige des zweiten Stromwertes jeweils durch den Wert der ersten Daten wi (k-1)j(k) bestimmt werden. Beispielsweise kann der erste Stromwert größer oder kleiner sein als der zweite Stromwert. Zudem kann es sich beispielsweise entweder bei dem ersten Stromwert oder bei dem zweiten Stromwert um Nullstrom handeln; der Stromwert kann also 0 betragen. Des Weiteren kann sich die Richtung, in die der Strom mit dem ersten Stromwert fließt, von derjenigen unterscheiden, in die der Strom mit dem zweiten Stromwert fließt.
  • Wenn insbesondere die ersten Daten wi (k-1)j(k) beispielsweise einen der drei Werte „-1“, „0“ und „1“ darstellen, sind die Schaltungen MC und MCr vorzugsweise derart konfiguriert, dass entweder der erste Stromwert oder der zweite Stromwert Null beträgt. Es sei angemerkt, dass es sich dann, wenn die ersten Daten wi (k-1)j(k) einen Analogwert, z. B. einen „negativen Analogwert“, „0“ oder einen „positiven Analogwert“, darstellen, auch bei dem ersten Stromwert oder dem zweite Stromwert beispielsweise um einen Analogwert handeln kann.
  • Wenn übrigens der Strom, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE fließt, gleich dem Strom ist, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr fließt, können beispielsweise im Herstellungsprozess eines Transistors die Eigenschaften dieses Transistors schwanken, und demzufolge kann das Potential, das in der Schaltung MC gehalten wird, mitunter nicht dem Potential gleichen, das in der Schaltung MCr gehalten wird. Bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann selbst dann, wenn die Eigenschaften des Transistors schwanken, die Menge des Stroms, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE fließt, im Wesentlichen gleich der Menge des Stroms sein, der von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr fließt.
  • Es sei angemerkt, dass es sich in dieser Beschreibung und dergleichen bei den Strömen, den Spannungen oder dergleichen, welche den Informationen (z. B. Potentialen, Widerstandswerten oder Stromwerten) entsprechen, die in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, um positive Ströme, positive Spannungen oder dergleichen, um negative Ströme, negative Spannungen oder dergleichen oder um einen Nullstrom, eine Nullspannung oder dergleichen handeln kann; alternativ können eine positive Komponente, eine negative Komponente und 0 gemischt sein. Mit anderen Worten: Beispielsweise kann der vorstehende Ausdruck „die Schaltung MC weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die der in dem Halteabschnitt HC gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an eine der Leitung OL[j] und der Leitung OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ausgeben eines Stroms, einer Spannung oder dergleichen, der/die der in dem Halteabschnitt HCr gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, an die andere der Leitung OL[j] und der Leitung OLB[j] auf“ in den Ausdruck „die Schaltung MC weist eine Funktion zum Ableiten eines Stroms, einer Spannung oder dergleichen, der/die der in dem Halteabschnitt HC gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, von einer der Leitung OL[j] und der Leitung OLB[j] auf, und die Schaltung MCr weist eine Funktion zum Ableiten eines Stroms, einer Spannung oder dergleichen, der/die der in dem Halteabschnitt HCr gehaltenen Information (z. B. Potential, Widerstandswert oder Stromwert) entspricht, von der anderen der Leitung OL[j] und der Leitung OLB[j] auf“ umformuliert werden.
  • Die Leitung X1L[i] und die Leitung X2L[i], welche in 9A dargestellt sind, entsprechen der Leitung XLS[i] in 7. Es sei angemerkt, dass die zweiten Daten zi (k-1), die in die Schaltung MP[i,j] eingegeben werden, beispielsweise durch die Potentiale, die Ströme oder dergleichen der Leitung X1L[i] und der Leitung X2L[i] bestimmt werden. Daher werden beispielsweise Potentiale, die den zweiten Daten zi (k-1) entsprechen, über die Leitung X1L[i] und die Leitung X2L[i] in die Schaltungen MC und MCr eingegeben.
  • Die Schaltung MC ist elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden, und die Schaltung MCr ist elektrisch mit der Leitung OL[j] und der Leitung OLB[j] verbunden. Die Schaltung MC und die Schaltung MCr geben jeweils beispielsweise Ströme, Potentiale oder dergleichen, die dem Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) entsprechen, entsprechend den Potentialen, Strömen oder dergleichen, welche in die Leitung X1 L[i] und die Leitung X2L[i] eingegeben werden, an die Leitung OL[j] und die Leitung OLB[j] aus. Als konkretes Beispiel wird es durch die Potentiale der Leitung X1 L[i] und der Leitung X2L[i] bestimmt, wohin die Ströme von den Schaltungen MC und MCr ausgegeben werden. Die Schaltung MC und die Schaltung MCr weisen beispielsweise eine Schaltungskonfiguration auf, in der der Strom, der von der Schaltung MC ausgegeben wird, in eine der Leitung OL[j] und der Leitung OLB[j] fließt und der Strom, der von der Schaltung MCr ausgegeben wird, in die andere der Leitung OL[j] und der Leitung OLB[j] fließt. Die Ströme, die von den Schaltungen MC und MCr ausgegeben werden, fließen also nicht in die gleiche Leitung, sondern in unterschiedliche Leitungen. Es sei angemerkt, dass es beispielsweise einen Fall gibt, in dem ein Strom von der Schaltung MC oder der Schaltung MCr weder in die Leitung OL[j] noch in die Leitung OLB[j] fließt.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem die zweiten Daten zi (k-1) einen der drei Werte „-1“, „0“ und „1“ darstellen. Wenn die zweiten Daten zi (k-1) beispielsweise „1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) beispielsweise „-1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OLB[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) beispielsweise „0“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt, um die Ströme, die von der Schaltung MC und der Schaltung MCr ausgegeben werden, weder in die Leitung OL[j] noch in die Leitung OLB[j] fließen zu lassen.
  • Es wird ein Beispiel für den Fall gezeigt, in dem die vorstehenden Vorgänge zusammengefasst sind. Wenn die ersten Daten wi(k-1)j(k) „1“ darstellen, fließt mitunter ein Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j], während kein Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die ersten Daten wi (k-1)j(k) „-1“ darstellen, fließt kein Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j], während mitunter ein Strom von der Leitung OL[j] oder der Leitung OLB[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn die zweiten Daten zi (k-1) „1“ darstellen, werden dann die Schaltung MC und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) „-1“ darstellen, werden die Schaltung MC und die Leitung OLB[j] sowie die Schaltung MCr und die Leitung OL[j] jeweils in einen leitenden Zustand versetzt. Gemäß der vorstehenden Beschreibung geht hervor, dass dann, wenn das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen positiven Wert aufweist, ein Strom von der Leitung OL[j] durch die Schaltung MCr in die Leitung VE[j] fließt oder ein Strom von der Leitung OL[j] durch die Schaltung MCr in die Leitung VEr[j] fließt. Wenn das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen negativen Wert aufweist, fließt ein Strom von der Leitung OL[j] durch die Schaltung MCr in die Leitung VEr[j] oder fließt ein Strom von der Leitung OLB[j] durch die Schaltung MC in die Leitung VE[j]. Wenn das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) Null beträgt, fließt kein Strom von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VE[j] und fließt kein Strom von der Leitung OL[j] oder der Leitung OLB[j] in die Leitung VEr[j].
  • Als konkretes Bespiel für das vorstehend beschriebene Beispiel fließt dann, wenn die ersten Daten wi (k-1)j(k) „1“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, beispielsweise ein Strom 11 [i,j] mit dem ersten Stromwert von der Schaltung MC in die Leitung OL[j] und fließt ein Strom 12[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1)j(k) „-1“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt beispielsweise der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OL[j] und fließt der Strom I2[i,j] mit dem ersten Stromwert von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1)j(k) „O“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt der Strom 11 [i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OL[j] und fließt der Strom 12[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OLB[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null.
  • Wenn die ersten Daten wi (k-1)j(k) „1“ darstellen und die zweiten Daten zi (k-1) „-1“ darstellen, fließt der Strom I1[i,j] mit dem ersten Stromwert von der Schaltung MC in die Leitung OLB[j] und fließt der Strom 12[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1)j(k) „-1“ darstellen und die zweiten Daten zi (k-1) „-1“ darstellen, fließt der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j] mit dem ersten Stromwert von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null. Wenn die ersten Daten wi (k-1)j(k) „0“ darstellen und die zweiten Daten zi (k-1) „-1“ darstellen, fließt der Strom I1[i,j] mit dem zweiten Stromwert von der Schaltung MC in die Leitung OLB[j] und fließt der Strom I2[i,j] mit dem zweiten Stromwert von der Schaltung MCr in die Leitung OL[j]. Zu diesem Zeitpunkt beträgt die Größe des zweiten Stromwertes beispielsweise Null.
  • Wenn die zweiten Daten zi (k-1) „0“ darstellen, werden beispielsweise die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt. In ähnlicher Weise werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt. Daher wird unabhängig von dem Wert der ersten Daten wi (k-1)j(k) kein Strom von der Schaltung MC und der Schaltung MCr an die Leitung OL[j] und die Leitung OLB[j] ausgegeben.
  • Auf diese Weise fließt dann, wenn beispielsweise das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen positiven Wert aufweist, ein Strom entweder von der Schaltung MC oder von der Schaltung MCr in die Leitung OL[j]. Wenn zu diesem Zeitpunkt die ersten Daten wi (k-1)j(k) einen positiven Wert darstellen, fließt ein Strom von der Schaltung MC in die Leitung OL[j], und wenn die ersten Daten wi (k-1)j(k) einen negativen Wert darstellen, fließt ein Strom von der Schaltung MCr in die Leitung OL[j]. Wenn andererseits das Produkt der ersten Daten wi (k-1)j(k) und der zweiten Daten zi (k-1) einen negativen Wert aufweist, fließt ein Strom entweder von der Schaltung MC oder von der Schaltung MCr in die Leitung OLB[j]. Wenn zu diesem Zeitpunkt die ersten Daten wi (k-1)j(k) einen positiven Wert darstellen, fließt ein Strom von der Schaltung MC in die Leitung OLB[j], und wenn die ersten Daten wi (k-1)j(k) einen negativen Wert darstellen, fließt ein Strom von der Schaltung MCr in die Leitung OLB[j]. Daher fließt die Summe der Ströme, die von einer Vielzahl von Schaltungen MC oder Schaltungen MCr ausgegeben werden, die mit der Leitung OL[j] verbunden sind, in die Leitung OL[j]. Mit anderen Worten: Ein Strom mit einem Wert, der der Summe der positiven Werte entspricht, fließt in die Leitung OL[j]. Andererseits fließt die Summe der Ströme, die von einer Vielzahl von Schaltungen MC oder Schaltung MCr ausgegeben werden, die mit der Leitung OLB[j] verbunden sind, in die Leitung OLB[j]. Mit anderen Worten: Ein Strom mit einem Wert, der der Summe der negativen Werte entspricht, fließt in die Leitung OLB[j]. Durch die vorstehenden Vorgänge kann eine Multiply-Accumulate-Operation unter Nutzung des Gesamtstromwertes, der in die Leitung OL[j] fließt, d. h. der Summe der positiven Werte, und des Gesamtstromwertes, der in die Leitung OLB[j] fließt, d. h. der Summe der negativen Werte, erfolgen. Wenn beispielsweise der Gesamtstromwert, der in die Leitung OL[j] fließt, größer ist als der Gesamtstromwert, der in die Leitung OLB[j] fließt, kann beurteilt werden, dass das Ergebnis der Multiply-Accumulate-Operation einen positiven Wert aufweist. Wenn der Gesamtstromwert, der in die Leitung OL[j] fließt, kleiner ist als der Gesamtstromwert, der in die Leitung OLB[j] fließt, kann beurteilt werden, dass das Ergebnis der Multiply-Accumulate-Operation einen negativen Wert aufweist. Wenn der Gesamtstromwert, der in die Leitung OL[j] fließt, im Wesentlichen gleich dem Gesamtstromwert ist, der in die Leitung OLB[j] fließt, kann beurteilt werden, dass das Ergebnis der Multiply-Accumulate-Operation Null beträgt.
  • Es sei angemerkt, dass dann, wenn die zweiten Daten zi (k-1) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen, ähnliche Vorgänge durchgeführt werden können. In ähnlicher Weise können dann, wenn die ersten Daten wi (k-1)j(k) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“ darstellen, ähnliche Vorgänge durchgeführt werden.
  • Es sei angemerkt, dass die ersten Daten wi (k-1)j(k) einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert darstellen können. Als konkretes Beispiel können sie einen „negativen Analogwert“ statt von „-1“ und einen „positiven Analogwert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen Analogwert dargestellt, der dem Absolutwert des Wertes der ersten Daten wi (k-1)j(k) entspricht.
  • Als Nächstes wird ein Modifikationsbeispiel der Schaltung MP[i,j] in 9A beschrieben. Es sei angemerkt, dass im Modifikationsbeispiel der Schaltung MP[i,j] hauptsächlich Unterschiede zu der Schaltung MP[i,j] in 9A beschrieben werden und dass die Beschreibung der Gemeinsamkeiten mit der Schaltung MP[i,j] in 9A gegebenenfalls weggelassen wird.
  • In der in 9B dargestellten Schaltung MP[i,j] ist die Leitung W1L durch die Leitung WX1L ersetzt. In der Schaltung MP[i,j] in 9B dienen also die Leitung WX1L und die Leitung WL jeweils als Leitung, die ein vorbestimmtes Potential zuführt, um den leitenden Zustand und den nichtleitenden Zustand zwischen der Leitung OL[j] und dem Halteabschnitt HC umzuschalten und den leitenden Zustand und den nichtleitenden Zustand zwischen der Leitung OLB[j] und dem Halteabschnitt HCr umzuschalten. In der Schaltung MP[i,j] in 9B dienen die Leitung X1L und die Leitung X2L jeweils als Leitung, die einen Strom, eine Spannung oder dergleichen liefert, der/die den zweiten Daten zi (k-1) entspricht, die in die Schaltung MP[i,j] eingegeben werden.
  • Die Schaltung MP[i,j] in 9B kann für eine Rechenschaltung, die wie die in 13 dargestellte Rechenschaltung 130 die Leitung WX1L umfasst, und eine Rechenschaltung, die wie die in 7 dargestellte Rechenschaltung 140 weder die Leitung IL noch die Leitung ILB umfasst, eingesetzt werden. Insbesondere kann die Schaltung MP[i,j] in 9B als Schaltung MP[i,j] einer Rechenschaltung 150, die in 11 dargestellt ist, eingesetzt werden.
  • Als Nächstes wird ein Modifikationsbeispiel der Schaltung MP[i,j] in 9A, das sich von demjenigen in 9B unterscheidet, beschrieben. Die in 9C dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 9A. Die Schaltung MP[i,j] in 9C umfasst wie die Schaltung MP[i,j] in 9A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Schaltung MP[i,j] in 9C von der Schaltung MP[i,j] in 9A dahingehend, dass die Schaltung MCr keinen Halteabschnitt HCr umfasst.
  • Da die Schaltung MCr keinen Halteabschnitt HCr umfasst, muss eine Rechenschaltung, bei der die Schaltung MP[i,j] in 9C eingesetzt wird, nicht notwendigerweise die Leitung ILB[j] zum Zuführen eines Potentials, das in dem Halteabschnitt HCr zu halten ist, umfassen. Zudem muss die Schaltung MCr nicht notwendigerweise elektrisch mit der Leitung WL[i] verbunden sein.
  • In der Schaltung MP[i,j] in 9C ist der Halteabschnitt HC, der in der Schaltung MC enthalten ist, elektrisch mit der Schaltung MCr verbunden. Mit anderen Worten: Die Schaltung MP[i,j] in 9C weist eine Konfiguration auf, in der die Schaltung MCr und die Schaltung MC den gemeinsamen Halteabschnitt HC umfassen. Der Schaltung MCr kann beispielsweise ein invertiertes Signal des Signals, das in dem Halteabschnitt HC gehalten wird, von dem Halteabschnitt HC zugeführt werden. Somit können unterschiedliche Vorgänge in der Schaltung MC und der Schaltung MCr durchgeführt werden. Ferner können die Schaltung MC und die Schaltung MCr unterschiedliche Innenschaltungskonfigurationen aufweisen, so dass für das gleiche Signal, das in dem Halteabschnitt HC gehalten wird, die Schaltung MC und die Schaltung MCr Ströme mit unterschiedlichen Höhen ausgeben können. Indem dabei ein Potential, das den ersten Daten wi (k-1) j (k) entspricht, in dem Halteabschnitt HC gehalten wird und der Leitung X1L[i] und der Leitung X2L[i] Potentiale, die den zweiten Daten zi (k-1) entsprechen, zugeführt werden, kann die Schaltung MP[i,j] Ströme, die dem Produkt der ersten Daten wi (k-1) j (k) und der zweiten Daten zi (k-1) entsprechen, an die Leitung OL[j] und die Leitung OLB[j] ausgeben.
  • Es sei angemerkt, dass die Schaltungskonfiguration der Rechenschaltung 110, bei der die Schaltung MP in 9C eingesetzt wird, in diejenige einer Rechenschaltung 160, die in 12 dargestellt ist, verändert werden kann. Die Rechenschaltung 160 weist eine Konfiguration auf, in der die Leitungen ILB[1] bis ILB[m] von der Rechenschaltung 110 in 2 entfernt sind.
  • Die in 9D dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 9A, insbesondere ein Konfigurationsbeispiel der Schaltung MP[i,j], die für die Rechenschaltung 160 in 12 eingesetzt werden kann. Die Schaltung MP[i,j] in 9D umfasst wie die Schaltung MP[i,j] in 9A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Konfiguration der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 9D verbunden sind, von derjenigen der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 9A verbunden sind.
  • Eine Leitung W1L[i] und eine Leitung W2L[i], welche in 9D dargestellt sind, entsprechen der Leitung WLS[i] in 12. Die Leitung W1L[i] ist elektrisch mit dem Halteabschnitt HC verbunden, und die Leitung W2L[i] ist elektrisch mit dem Halteabschnitt HCr verbunden.
  • Die Leitung IL[j] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden.
  • Wenn in der Schaltung MP[i,j] in 9D unterschiedliche Informationen (z. B. Spannungen, Widerstandswerte oder Ströme) in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, werden der Haltevorgang der Information in dem Halteabschnitt HC und derjenige in dem Halteabschnitt HCr vorzugsweise nicht gleichzeitig, sondern der Reihe nach durchgeführt. Beispielsweise wird der Fall in Betracht gezogen, in dem die ersten Daten wi (k-1) j (k) der Schaltung MP[i,j] dargestellt werden können, indem eine erste Information in dem Halteabschnitt HC und eine zweite Information in dem Halteabschnitt HCr gehalten wird. Zuerst werden die Leitung W1L[i] und die Leitung W2L[i] jeweils mit einem vorbestimmten Potential versorgt, um den Halteabschnitt HC und die Leitung IL[j] in einen leitenden Zustand zu versetzen und den Halteabschnitt HCr und die Leitung IL[j] in einen nichtleitenden Zustand zu versetzen. Als Nächstes wird der Leitung IL[j] ein Strom, eine Spannung oder dergleichen, der/die der ersten Information entspricht, zugeführt, wodurch der Halteabschnitt HC mit der ersten Information versorgt werden kann. Danach werden die Leitung W1L[i] und die Leitung W2L[i] jeweils mit einem vorbestimmten Potential versorgt, um den Halteabschnitt HC und die Leitung IL[j] in einen nichtleitenden Zustand zu versetzen und den Halteabschnitt HCr und die Leitung IL[j] in einen leitenden Zustand zu versetzen. Anschließend wird der Leitung IL[j] ein Strom, eine Spannung oder dergleichen, der/die der zweiten Information entspricht, zugeführt, wodurch der Halteabschnitt HCr mit der zweiten Information versorgt werden kann. Auf diese Weise kann die Schaltung MP[i,j] wi (k-1) j (k) als erste Daten einstellen.
  • Es sei angemerkt, dass dann, wenn im Wesentlichen gleiche Informationen (z. B. Spannungen, Widerstandswerte oder Ströme) in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden (wenn die ersten Daten wi (k-1) j (k) der Schaltung MP[i,j] eingestellt werden, indem im Wesentlichen gleiche Informationen in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden), die Leitung W1 L[i] und die Leitung W2L[i] jeweils mit einem vorbestimmten Potential versorgt werden, um den Halteabschnitt HC und die Leitung IL[j] in einen leitenden Zustand zu versetzen und den Halteabschnitt HCr und die Leitung IL[j] in einen leitenden Zustand zu versetzen, und dann dem Halteabschnitt HC und dem Halteabschnitt HCr Ströme, Spannungen oder dergleichen, die diesen Informationen entsprechen, von der Leitung IL[j] zugeführt werden.
  • Die Schaltung MP[i,j] in 9D kann wie die Schaltung MP[i,j] in 9A Ströme, die dem Produkt der ersten Daten wi (k-1) j (k) und der zweiten Daten zi (k-1) entsprechen, an die Leitung OL[j] und die Leitung OLB[j] ausgeben, indem Potentiale, die den ersten Daten wi (k-1) j (k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden und der Leitung X1 L[i] und der Leitung X2L[i] Potentiale, die den zweiten Daten zi (k-1) entsprechen, zugeführt werden.
  • Die in 9E dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 9D. Die Schaltung MP[i,j] in 9E umfasst wie die Schaltung MP[i,j] in 9D die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Konfiguration der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 9E verbunden sind, von derjenigen der Leitungen, die elektrisch mit der Schaltung MP[i,j] in 9D verbunden sind.
  • Die Schaltung MP in 9E weist insbesondere eine Konfiguration auf, in der der Schaltung MP in 9D die Leitung ILB[j] hinzugefügt ist und die Leitung W1 L[i] und die Leitung W2L[i], welche elektrisch mit der Schaltung MP in 9D verbunden sind, durch die Leitung WL[i] ersetzt sind.
  • In der Schaltung MP in 9E ist die Leitung IL[j] elektrisch mit dem Halteabschnitt HC verbunden und ist die Leitung ILB[j] elektrisch mit dem Halteabschnitt HCr verbunden. Das heißt, dass in der Schaltung MP in 9D die Leitung IL[j] als Leitung dient, die dem Halteabschnitt HC und dem Halteabschnitt HCr Ströme, Spannungen oder dergleichen zuführt, die Informationen (z. B. Spannungen, Widerstandswerten oder Strömen) entsprechen; in der Schaltung MP in 9E dient die Leitung IL[j] als Leitung, die dem Halteabschnitt HC einen Strom, eine Spannung oder dergleichen zuführt, der/die einer Information entspricht, und dient die Leitung ILB[j] als Leitung, die dem Halteabschnitt HC einen Strom, eine Spannung oder dergleichen zuführt, der/die einer Information entspricht.
  • Da in der Schaltung MP in 9E die Leitung IL[j] und die Leitung ILB[j] elektrisch mit dem Halteabschnitt HC bzw. dem Halteabschnitt HCr verbunden sind, können dem Halteabschnitt HC und dem Halteabschnitt HCr Ströme, Spannungen oder dergleichen, die Informationen (z. B. Spannungen, Widerstandswerten oder Strömen) entsprechen, gleichzeitig zugeführt werden. Somit kann das Umschalten des leitenden Zustandes und des nichtleitenden Zustandes zwischen dem Halteabschnitt HC und der Leitung IL[j] gleichzeitig mit dem Umschalten des leitenden Zustandes und des nichtleitenden Zustandes zwischen dem Halteabschnitts HCr und der Leitung ILB[j] durchgeführt werden. In der Schaltung MP in 9D ist die Leitung W1L als Leitung, die das Umschalten des leitenden Zustandes und des nichtleitenden Zustandes zwischen dem Halteabschnitt HC und der Leitung IL[j] steuert, dargestellt und ist die Leitung W2L als Leitung, die das Umschalten des leitenden Zustandes und des nichtleitenden Zustandes zwischen dem Halteabschnitts HCr und der Leitung ILB[j] steuert, dargestellt; in der Schaltung MP in 9E ist die Leitung WL[i] als Leitung dargestellt, in die die Leitung W1L und die Leitung W2L zusammengefügt sind.
  • Es sei angemerkt, dass die Schaltung MP in 9E beispielsweise für die Rechenschaltung 110 in 2 oder die Rechenschaltung 120 in 3 eingesetzt werden kann.
  • Die in 9F dargestellte Schaltung MP[i,j] ist ein Modifikationsbeispiel der Schaltung MP[i,j] in 9A. Die Schaltung MP[i,j] in 9F umfasst wie die Schaltung MP[i,j] in 9A die Schaltung MC und die Schaltung MCr. Jedoch unterscheidet sich die Schaltung MP[i,j] in 9F von der Schaltung MP[i,j] in 9A dahingehend, dass die Schaltung MC elektrisch nicht mit der Leitung OLB[j] verbunden ist und dass die Schaltung MCr elektrisch nicht mit der Leitung OL[j] verbunden ist.
  • Die in 9F dargestellte Leitung WL[i] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden. Die in 9F dargestellte Leitung XL[i] ist elektrisch mit der Schaltung MC und der Schaltung MCr verbunden.
  • In der Schaltung MP[i,j] in 9F ist, wie nachstehend beschrieben, die Schaltung MC elektrisch nicht mit der Leitung OLB[j] verbunden und ist die Schaltung MCr elektrisch nicht mit der Leitung OL[j] verbunden. Mit anderem Worten: In der Schaltung MP[i,j] in 9F fließt im Unterschied zu in der Schaltung MP[i,j] in 9A bis 9E der Strom, der von der Schaltung MC ausgegeben wird, nicht in die Leitung OLB[j] fließt und fließt der Strom, der von der Schaltung MCr ausgegeben wird, nicht in die Leitung OL[j].
  • Deshalb wird die Schaltung MP[i,j] in 9F vorzugsweise für eine Rechenschaltung eingesetzt, wenn die zweiten Daten zi (k-1) binär sind und „0“ oder „1“ darstellen. Wenn die zweiten Daten zi (k-1) beispielsweise „1“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) beispielsweise „0“ darstellen, werden in der Schaltung MP die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils in einen nichtleitenden Zustand versetzt, um die Ströme, die von der Schaltung MC und der Schaltung MCr ausgegeben werden, weder in die Leitung OL[j] noch in die Leitung OLB[j] fließen zu lassen.
  • Wenn die Schaltung MP[i,j] in 9F für die Rechenschaltung 110 eingesetzt wird, kann beispielsweise eine Berechnung in dem Fall durchgeführt werden, in dem die ersten Daten wi (k-1) j (k) einen der drei Werte „-1“, „0“ und „1“ darstellen und die zweiten Daten zi (k-1) binär sind und „0“ oder „1“ darstellen. Es sei angemerkt, dass dann, wenn die ersten Daten wi (k-1) j (k) zwei Werte von „-1“, „0“ und „1“, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“ darstellen, der Betrieb erfolgen kann. Es sei angemerkt, dass die ersten Daten wi (k-1) j (k) auch einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert darstellen können. Als konkretes Beispiel können sie einen „negativen Analogwert“ statt von „-1“ und einen „positiven Analogwert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen Analogwert dargestellt, der dem Absolutwert des Wertes der ersten Daten wi (k-1) j (k) entspricht.
  • Die in 10 dargestellte Schaltung MP[i,j] ist eine Schaltung, die wie in 9A Ströme, die dem Produkt der ersten Daten wi (k-1) j (k) und der zweiten Daten zi (k-1) entsprechen, an die Leitung OL[j] und die Leitung OLB[j] ausgeben kann. Es sei angemerkt, dass die Schaltung MP[i,j] in 10 beispielsweise für die Rechenschaltung 110 in 2 eingesetzt werden kann.
  • Die Schaltung MP[i,j] in 10 umfasst zusätzlich zu der Schaltung MC und der Schaltung MCr einen Transistor MZ.
  • Ein erster Anschluss des Transistors MZ ist elektrisch mit einem ersten Anschluss der Schaltung MC und einem ersten Anschluss der Schaltung MCr verbunden. Ein zweiter Anschluss des Transistors MZ ist elektrisch mit einer Leitung VL verbunden. Ein Gate des Transistors MZ ist elektrisch mit der Leitung XL[i] verbunden.
  • Die Leitung VL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Diese konstante Spannung wird vorzugsweise unter Berücksichtigung von den Konfigurationen der Schaltung MP[i,j], der Rechenschaltung 110 und dergleichen bestimmt. Als diese konstante Spannung kann beispielsweise ein hohes Potential VDD, ein niedriges Potential VSS oder ein Erdpotential verwendet werden.
  • Die in 10 dargestellte Leitung WL[i] entspricht der Leitung WLS[i] in der Rechenschaltung 110 in 2. Die Leitung WL[i] ist elektrisch mit dem Halteabschnitt HC und dem Halteabschnitt HCr verbunden.
  • Die Leitung OL[j] ist elektrisch mit einem zweiten Anschluss der Schaltung MC verbunden. Die Leitung OLB[j] ist elektrisch mit einem zweiten Anschluss der Schaltung MCr verbunden.
  • Die Leitung IL[j] ist elektrisch mit dem Halteabschnitt HC verbunden, und die Leitung ILB[j] ist elektrisch mit dem Halteabschnitt HCr verbunden.
  • Für die Vorgänge, in denen in der Schaltung MP[i,j] in 10 Potentiale, die den ersten Daten entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, wird auf die Beschreibung der Vorgänge verwiesen, in denen in der Schaltung MP[i,j] in 9A Potentiale, die den ersten Daten entsprechen, gehalten werden.
  • In der Schaltung MP[i,j] in 10 funktioniert die Schaltung MC derart, dass ein Strom, der dem in dem Halteabschnitt HC gehaltenen Potential entspricht, zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließt, wenn dem ersten Anschluss der Schaltung MC die konstante Spannung, die die Leitung VL liefert, zugeführt wird. Die Schaltung MCr funktioniert derart, dass ein Strom, der dem in dem Halteabschnitt HCr gehaltenen Potential entspricht, zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr fließt, wenn dem ersten Anschluss der Schaltung MC die konstante Spannung, die die Leitung VL liefert, zugeführt wird. Mit anderen Worten: Die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließt, und die Menge an Strom, der zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr fließt, können bestimmt werden, indem Potentiale, die den ersten Daten wi (k-1) j (k) entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MP[i,j] gehalten werden. Es sei angemerkt, dass dann, wenn dem ersten Anschluss der Schaltung MC (der Schaltung MCr) die konstante Spannung, die die Leitung VL liefert, nicht zugeführt wird, die Schaltung MC (die Schaltung MCr) beispielsweise derart konfiguriert sein kann, kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC (der Schaltung MCr) fließt.
  • Wenn beispielsweise Potentiale, die den ersten Daten wi (k-1) j (k) von „1“ entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, fließt in der Schaltung MC ein vorbestimmter Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC, indem die Schaltung MC mit der konstanten Spannung, die die Leitung VL liefert, versorgt wird. Daher fließt ein Strom zwischen der Schaltung MC und der Leitung OL. Es sei angemerkt, dass dabei die Schaltung MCr derart konfiguriert ist, dass kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr fließt. Daher fließt kein Strom zwischen der Schaltung MCr und der Leitung OLB. Wenn beispielsweise Potentiale, die den ersten Daten wi (k-1) j (k) von „-1“ entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, fließt in der Schaltung MCr ein vorbestimmter Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr, indem die Schaltung MC mit der konstanten Spannung, die die Leitung VL liefert, versorgt wird. Daher fließt ein Strom zwischen der Schaltung MCr und der Leitung OLB. Es sei angemerkt, dass dabei die Schaltung MC derart konfiguriert ist, dass kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC fließt. Daher fließt kein Strom zwischen der Schaltung MC und der Leitung OL. Wenn beispielsweise Potentiale, die den ersten Daten wi (k-1) j (k) von „0“ entsprechen, in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten werden, fließt in der Schaltung MC kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MC und fließt in der Schaltung MCr kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss der Schaltung MCr, unabhängig davon, ob die Schaltung MC und die Schaltung MCr mit der konstanten Spannung der Leitung VL versorgt werden. Mit anderen Worten: Kein Strom fließt zwischen der Schaltung MC und der Leitung OL, und kein Strom fließt zwischen der Schaltung MCr und der Leitung OLB.
  • Es sei angemerkt, dass für ein konkretes Beispiel für die Potentiale, die den ersten Daten wi (k-1)j(k) entsprechen und in dem Halteabschnitt HC und dem Halteabschnitt HCr der Schaltung MP[i,j] in 10 gehalten werden, auf die Beschreibung der Schaltung MP[i,j] in 9A verwiesen wird. In der Schaltung MP[i,j] in 10 können der Halteabschnitt HC und der Halteabschnitt HCr wie in der Schaltung MP[i,j] in 9A jeweils eine Funktion zum Halten einer Information, wie z. B. eines Stroms oder eines Widerstandswertes, statt des Potentials aufweisen, und die Schaltung MC und die Schaltung MCr können jeweils eine Funktion zum Fließenlassen eines Stroms aufweisen, der dieser Information entspricht.
  • Die in 10 dargestellte Leitung XL[i] entspricht der Leitung (XLS[i] in der Rechenschaltung 110 in 2. Es sei angemerkt, dass die zweiten Daten zi (k-1), die in die Schaltung MP[i,j] eingegeben werden, beispielsweise durch das Potential, den Strom oder dergleichen der Leitung XL[i] bestimmt werden. Daher wird beispielsweise ein Potential, das den zweiten Daten zi (k-1) entspricht, über die Leitung XL[i] in das Gate des Transistors MZ eingegeben.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem die zweiten Daten zi (k-1) einen der zwei Werte „0“ und „1“ darstellen. Wenn die zweiten Daten zi (k-1) beispielsweise „1“ darstellen, wird die Leitung XL[i] mit einem hohen Potential versorgt. Da zu diesem Zeitpunkt der Transistor MZ eingeschaltet wird, werden in der Schaltung MP die Leitung VL und der erste Anschluss der Schaltung MC in einen leitenden Zustand versetzt und werden die Leitung VL und der erste Anschluss der Schaltung MCr in einen leitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) „1“ darstellen, werden also die Schaltung MC und die Schaltung MCr mit der konstanten Spannung durch die Leitung VL versorgt. Wenn die zweiten Daten zi (k-1) beispielsweise „0“ darstellen, wird die Leitung XL[i] mit einem niedrigen Potential versorgt. Zu diesem Zeitpunkt werden in der Schaltung MP die Schaltung MC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt und werden die Schaltung MCr und die Leitung OL[j] in einen nichtleitenden Zustand versetzt. Wenn die zweiten Daten zi (k-1) „0“ darstellen, werden also die Schaltung MC und die Schaltung MCr mit keiner konstanten Spannung durch die Leitung VL versorgt.
  • Wenn dabei beispielsweise die ersten Daten wi (k-1) j (k) „1“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt ein Strom zwischen der Schaltung MC und der Leitung OL und fließt kein Strom zwischen der Schaltung MCr und der Leitung OLB. Wenn beispielsweise die ersten Daten wi (k-1) j (k) „-1“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt kein Strom zwischen der Schaltung MC und der Leitung OL und fließt ein Strom zwischen der Schaltung MCr und der Leitung OLB. Wenn beispielsweise die ersten Daten wi (k-1) j (k) „0“ darstellen und die zweiten Daten zi (k-1) „1“ darstellen, fließt kein Strom zwischen der Schaltung MC und der Leitung OL sowie zwischen der Schaltung MCr und der Leitung OLB. Wenn die zweiten Daten zi (k-1) beispielsweise „0“ darstellen, fließt kein Strom zwischen der Schaltung MC und der Leitung OL sowie zwischen der Schaltung MCr und der Leitung OLB, unabhängig davon, welchen Wert von „-1“, „0“ und „1“ die ersten Daten wi (k-1) j (k) darstellen.
  • Mit anderen Worten: Die Schaltung MP[i,j] in 10 kann wie die Schaltung MP[i,j] in 9F beispielsweise eine Berechnung in dem Fall ausführen, in dem die ersten Daten wi (k-1) j (k) einen der drei Werte „-1“, „0“ und „1“ darstellen und die zweiten Daten zi (k-1) binär sind und „0“ oder „1“ darstellen. Die Schaltung MP[i,j] in 10 kann wie die Schaltung MP[i,j] in 9F auch in dem Fall funktionieren, in dem die ersten Daten wi (k-1) j (k) zwei Werte von „-1”, „0” und „1”, z. B. zwei Werte „-1“ und „1“ oder zwei Werte „0“ und „1“, darstellen. Es sei angemerkt, dass die ersten Daten wi (k-1) j (k) einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert darstellen können. Als konkretes Beispiel können sie einen „negativen Analogwert“ statt von „-1“ und einen „positiven Analogwert“ statt von „1“ darstellen. In diesem Fall wird auch die Höhe des Stroms, der von der Schaltung MC oder der Schaltung MCr fließt, beispielsweise durch einen Analogwert dargestellt, der dem Absolutwert des Wertes der ersten Daten wi (k-1) j (k) entspricht.
  • <Betriebsbeispiel der Rechenschaltung>
  • Als Nächstes wird ein Betriebsbeispiel der Rechenschaltung 140 in 7 beschrieben. Es sei angemerkt, dass in der Beschreibung dieses Betriebsbeispiels die in 13 dargestellte Rechenschaltung 140 beispielhaft verwendet wird.
  • In der Abbildung der Rechenschaltung 140 in 13 liegt der Fokus auf einer Schaltung, die sich in der j-ten Spalte der Rechenschaltung 140 in 7 befindet. Mit anderen Worten: Die Rechenschaltung 140 in 13 entspricht der Schaltung des in 1A dargestellten neuronalen Netzes 100, die eine Berechnung der Produktsumme der Signale z1 (k-1) bis zm (k-1), die von den Neuronen N1 (k-1) bis Nm (k-1) in das Neuron Nj (k) eingegeben werden, und der Gewichtskoeffizienten w1 (k-1) j (k) bis wm (k-1) j (k) sowie eine Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses dieser Multiply-Accumulate-Operation ausführt. Zudem wird die Schaltung MP in 9B als Schaltung MP eingesetzt, die in dem Array-Abschnitt ALP der Rechenschaltung 110 in 13 enthalten ist.
  • In der Rechenschaltung 140 werden zunächst die ersten Daten w1 (k-1) j (k) bis wm (k-1) j (k) für die Schaltungen MP[1,j] bis MP[m,j] eingestellt. Ein Verfahren zum Einstellen der ersten Daten wi (k-1) j (k) ist wie folgt: Vorbestimmte Potentiale werden der Reihe nach von der Schaltung WLD in die Leitungen WLS[1] bis (WLS[m] eingegeben, um die Schaltungen MP[1,j] bis MP[m,j] der Reihe nach auszuwählen, und dem Halteabschnitt HC der Schaltung MC und dem Halteabschnitt HCr der Schaltung MCr, welche in jeder der ausgewählten Schaltungen MP enthalten sind, werden Potentiale, Ströme oder dergleichen, die den ersten Daten entsprechen, von der Schaltung ILD durch den Schaltstromkreis TW[j] sowie die Leitungen OL[j] und OLB[j] zugeführt. Nach der Zuführung der Potentiale, der Ströme oder dergleichen werden dann die Schaltungen MP[1,j] bis MP[m,j] von der Schaltung WLD abgewählt; auf diese Weise können die Potentiale, die Ströme oder dergleichen, die den ersten Daten w1 (k-1) j (k) bis wm (k-1) j (k) entsprechen, in den jeweiligen Halteabschnitten HC der Schaltungen MC und den jeweiligen Halteabschnitten HCr der Schaltungen MCr gehalten werden, welche in den Schaltungen MP[1,j] bis MP[m,j] enthalten sind. Wenn die ersten Daten w1 (k-1) j (k) bis wm (k-1) j (k)jeweils beispielsweise einen positiven Wert darstellen, wird ein Wert, der diesem positiven Wert entspricht, in den Halteabschnitt HC eingegeben und wird ein Wert, der Null entspricht, in den Halteabschnitt HCr eingegeben. Wenn andererseits die ersten Daten w1 (k-1) j (k) bis wm (k-1) j (k) jeweils einen negativen Wert darstellen, wird ein Wert, der Null entspricht, in den Halteabschnitt HC eingegeben und wird ein Wert, der dem Absolutwert des negativen Wertes entspricht, in den Halteabschnitt HCr eingegeben.
  • Als Nächstes werden den Leitungen X1L[1] bis X1L[m] und den Leitungen X2L[1] bis X2L[m] die zweiten Daten z1 (k-1) bis zm (k-1) von der Schaltung XLD zugeführt. Als konkretes Beispiel werden der Leitung X1L[i] und der Leitung X2L[i] die zweiten Daten z1 (k-1) zugeführt. Es sei angemerkt, dass die Leitung X1L[i] und die Leitung X2L[i] der Leitung XLS[i] der in 7 dargestellten Rechenschaltung 140 entsprechen.
  • Entsprechend den zweiten Daten z1 (k-1) bis zm (k-1), die in die jeweiligen Schaltungen MP[1,j] bis MP[m,j] eingegeben werden, werden die leitenden Zustände zwischen den Schaltungen MC bzw. den Schaltungen MCr, welche in den Schaltungen MP[1,j] bis MP[m,j] enthalten sind, und der Leitung OL[j] bzw. der Leitung OLB[j] bestimmt. Als konkretes Beispiel befindet sich die Schaltung MP[i,j] je nach den zweiten Daten zi (k-1) in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] elektrisch leitend miteinander verbunden sind und die Schaltung MCr und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind“, einem Zustand, in dem „die Schaltung MC und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind und die Schaltung MCr und die Leitung OL[j] elektrisch leitend miteinander verbunden sind“, oder einem Zustand, in dem „die Schaltung MC und die Schaltung MCr elektrisch sowohl von der Leitung OL[j] als auch von der Leitung OLB[j] getrennt sind“. Wenn die zweiten Daten z1 (k-1) beispielsweise einen positiven Wert darstellen, wird in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden. Wenn die zweiten Daten z1 (k-1) einen negativen Wert darstellen, wird ferner in die Leitung X1L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen leitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen leitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden. Wenn die zweiten Daten z1 (k-1) Null darstellen, wird ferner in die Leitung X1 L[1] ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden. In die Leitung X2L[1] wird ferner ein Wert eingegeben, der ermöglicht, dass die Schaltung MC und die Leitung OL[j] in einen nichtleitenden Zustand versetzt werden und dass die Schaltung MCr und die Leitung OLB[j] in einen nichtleitenden Zustand versetzt werden.
  • Entsprechend den zweiten Daten zi (k-1), die in die Schaltung MP[i,j] eingegeben werden, wird der leitende Zustand oder der nichtleitende Zustand zwischen der Schaltung MC bzw. der Schaltung MCr, welche in der Schaltung MP[i,j] enthalten sind, und der Leitung OL[j] bzw. der Leitung OLB[j] bestimmt, so dass Ströme zwischen der Schaltung MC bzw. der Schaltung MCr und der Leitung OL[j] bzw. der Leitung OLB[j] ein- und ausgegeben werden. Darüber hinaus werden die Mengen dieser Ströme entsprechend den ersten Daten wi (k-1) j (k), die für die Schaltung MP[i,j] eingestellt werden, und/oder den zweiten Daten zi (k-1) bestimmt.
  • In der Schaltung MP[i,j] wird beispielsweise ein Strom, der von der Leitung OL[j] in die Schaltung MC oder die Schaltung MCr fließt, als I[i,j] bezeichnet und wird ein Strom, der von der Leitung OLB[j] in die Schaltung MC oder die Schaltung MCr fließt, als IB[i,j] bezeichnet. Ferner wird ein Strom, der von der Schaltung ACTF[j] in die Leitung OL[j] fließt, als Iout[j] bezeichnet, und ein Strom, der von der Leitung OLB[j] in die Schaltung ACTF[j] fließt, wird als IBout[j] bezeichnet. Die Ströme Iout[j] und IBout[j] können durch die folgenden Formeln dargestellt werden.
    [Formel 5] I o u t [ j ] = ∑ i = 1 m I [ i , j ]
    Figure DE112020000823T5_0006
     I B o u t [ j ] = ∑ i = 1 m I B [ i , j ]
    Figure DE112020000823T5_0007
  • Wenn in der Schaltung MP[i,j] die ersten Daten w(k-1) j (k) beispielsweise „+1“ darstellen, leitet die Schaltung MC I(+1) ab und leitet die Schaltung MCr I(-1) ab; wenn die ersten Daten wi (k-1) j (k) „-1“ darstellen, leitet die Schaltung MC I(-1) ab und leitet die Schaltung MCr I(+1) ab; wenn die ersten Daten wi (k-1) j (k) „0“ darstellen, leitet die Schaltung MC I(-1) ab und leitet die Schaltung MCr I(-1) ab.
  • Des Weiteren befindet sich dann, wenn die zweiten Daten zi (k-1) „+1“ darstellen, die Schaltung MP[i,j] in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] elektrisch leitend miteinander verbunden sind, die Schaltung MCr und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind, die Schaltung MC und die Leitung OLB[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OL[j] elektrisch voneinander getrennt sind“; wenn die zweiten Daten zi (k-1) „-1“ darstellen, befindet sie sich in einem Zustand, in dem „die Schaltung MC und die Leitung OLB[j] elektrisch leitend miteinander verbunden sind, die Schaltung MCr und die Leitung OL[j] elektrisch leitend miteinander verbunden sind, die Schaltung MC und die Leitung OL[j] elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OLB[j] elektrisch voneinander getrennt sind“; wenn die zweiten Daten zi (k-1) „0“ darstellen, befindet sie sich in einem Zustand, in dem „die Schaltung MC und die Leitung OL[j] sowie die Schaltung MC und die Leitung OLB[j] jeweils elektrisch voneinander getrennt sind und die Schaltung MCr und die Leitung OL[j] sowie die Schaltung MCr und die Leitung OLB[j] jeweils elektrisch voneinander getrennt sind“.
  • In diesem Fall sind in der Schaltung MP[i,j] der Strom I[i,j], der von der Leitung OL[j] in die Schaltung MC oder die Schaltung MCr fließt, und der Strom IB[i,j], der von der Leitung OLB[j] in die Schaltung MC oder die Schaltung MCr fließt, in der folgenden Tabelle gezeigt. Es sei angemerkt, dass die Schaltung MP[i,j] gegebenenfalls derart konfiguriert sein kann, dass die Strommenge I(-1) 0 beträgt. Es sei angemerkt, dass es sich bei dem Strom I[i,j] auch um einen Strom handeln kann, der von der Schaltung MC oder der Schaltung MCr in die Leitung OL[j] fließt. Ebenfalls kann es sich bei dem Strom IB[i,j] auch um einen Strom handeln, der von der Schaltung MC oder der Schaltung MCr in die Leitung OLB[j] fließt.
  • [Tabelle 1]
    wi (k-1) j (k) zi (k-1) I[i,j] IB[i,j]
    0 +1 I(-1) I(-1)
    +1 +1 I(+1) I(-1)
    -1 +1 I(-1) I(+1)
    0 -1 I(-1) I(-1)
    +1 -1 I(-1) I(+1)
    -1 -1 I(+1) I(-1)
    0 0 0 0
    +1 0 0 0
    -1 0 0 0
  • Wenn Iout[j] und IBout[j], welche von der Leitung OL[j] bzw. der Leitung OLB[j] fließen, dann in die Schaltung ACTF[j] eingegeben werden, vergleicht die Schaltung ACTF[j] beispielsweise Iout[j] mit IBout[j]. Die Schaltung ACTF[j] gibt beispielsweise entsprechend dem Vergleichsergebnis das Signal zj (k) aus, das das Neuron Nj (k) an die Neuronen in der (k+1)-ten Schicht sendet.
  • Die Rechenschaltung 140 in 13 kann beispielsweise eine Berechnung der Produktsumme der Signale z1 (k-1) bis zm (k-1), die von den Neuronen N1 (k-1) bis Nm (k-1) in das Neuron Nj (k) eingegeben werden, und der Gewichtskoeffizienten w1 (k-1) j (k) bis wm (k-1) j (k) sowie eine Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Multiply-Accumulate-Operation ausführen. Wenn ferner n Spalten von Schaltungen MP in dem Array-Abschnitt ALP der Rechenschaltung in 13 bereitgestellt sind, kann eine Schaltung, die der Rechenschaltung 140 in 7 gleicht, konstruiert werden. Das heißt, dass die Rechenschaltung 140 in 7 eine Multiply-Accumulate-Operation in jedem der Neuronen N1 (k) bis Nn (k) gleichzeitig mit einer Berechnung einer Aktivierungsfunktion unter Verwendung des Ergebnisses der Multiply-Accumulate-Operation ausführen kann.
  • «Modifikationsbeispiel der in der Rechenschaltung enthaltenen Schaltung oder dergleichen»
  • Die Rechenschaltung 110, die Rechenschaltung 120, die Rechenschaltung 130, die Rechenschaltung 140, die Rechenschaltung 150 und die Rechenschaltung 160, welche vorstehend beschreiben worden sind, können jeweils in eine Schaltung verändert werden, die nicht die Berechnung gemäß der Formel (1.2), sondern die Berechnung gemäß der Formel (1.3) ausführt. Die Formel (1.3) entspricht einer Berechnung, bei der dem Ergebnis der Produktsumme gemäß der Formel (1.2) eine Vorspannung hinzugefügt ist. In der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150 und der Rechenschaltung 160 kann daher jeweils eine Schaltung bereitgestellt sein, die die Leitung OL und die Leitung OLB mit einem Wert der Vorspannung versorgt.
  • Eine Rechenschaltung 170, die in 14 dargestellt ist, weist eine Schaltungskonfiguration auf, in der dem Array-Abschnitt ALP der Rechenschaltung 150 in 11 Schaltungen BS[1] bis BS[n] hinzugefügt sind.
  • Die Schaltung BS[j] ist elektrisch mit der Leitung OL[j], der Leitung OLB[j], einer Leitung WLBS und einer Leitung WXBS verbunden.
  • Wie die Leitungen WLS[1] bis WLS[m] der Rechenschaltung 110 in 2 oder dergleichen und die Leitungen WL[1] bis WL[m] der Rechenschaltung 140 in 7 oder dergleichen dient die Leitung WLBS als Leitung zum Zuführen eines Signals zum Ein- oder Ausschalten von Schreibschaltelementen, die in den Schaltungen BS[1] bis BS[n] enthalten sind. Der Leitung WLBS kann daher dieses Signal von der Schaltung WLD zugeführt werden, indem die Leitung WLBS elektrisch mit der Schaltung WLD verbunden ist.
  • Wie die Leitungen XLS[1] bis XLS[m] der Rechenschaltung 110 in 2 oder dergleichen dient die Leitung WXBS als Leitung, die den Schaltungen BS[1] bis BS[n] eine Information (z. B. ein Potential oder einen Stromwert) zuführt, die den zweiten Daten zi (k-1) entspricht, die von dem Neuron Ni (k-1) ausgegeben werden. Der Leitung WXBS kann daher diese Information von der Schaltung XLD zugeführt werden, indem die Leitung WXBS elektrisch mit der Schaltung XLD verbunden ist.
  • Wie die Leitungen WX1L[1] bis WX1L[n] der Rechenschaltung 140 in 7 oder dergleichen kann die Leitung WXBS auch als Auswahlsignalleitung zum Schreiben einer Information in die Schaltungen BS[1] bis BS[n] verwendet werden. Die Rechenschaltung 170 in 14 ist ein Beispiel, in dem die Leitung WXBS elektrisch mit der Schaltung WLD verbunden ist. Im Falle einer derartigen Konfiguration kann die Schaltung WLD der Leitung WLBS und der Leitung WXBS die jeweiligen Signale zum Ein- oder Ausschalten der Schreibschaltelemente, die in den Schaltungen BS[1] bis BS[n] enthalten sind, zuführen.
  • In der j-ten Spalte des Array-Abschnitts ALP der Rechenschaltung 170 kann die Menge an Strom, der von den Schaltungen MP[1,j] bis MP[m,j] in die Leitung OL[j] oder die Leitung OLB[j] fließt, durch die Formel (1.5) bzw. die Formel (1.6) dargestellt werden. Da die Leitung OL[j] und die Leitung OLB[j] jeweils elektrisch mit der Schaltung BS[j] verbunden sind, können die Formel (1.5) und die Formel (1.6) in die folgenden Formeln umformuliert werden, wobei IBIAS[j] den Strom, der von der Schaltung BS[j] in die Leitung OL[j] fließt, darstellt und IBIASB[j] den Strom, der von der Schaltung BS[j] in die Leitung OLB[j] fließt, darstellt.
    [Formel 6] I o u t [ j ] = ∑ i = 1 m I [ i , j ] + I B I A S [ I ]
    Figure DE112020000823T5_0008
     I B o u t [ j ] = ∑ i = 1 m I B [ i , j ] + I B I A S B [ j ]
    Figure DE112020000823T5_0009
  • Auf diese Weise können als Ergebnis der Berechnung gemäß der Formel (1.3) Iout[j] und IBout[j], welche jeweils eine Vorspannung aufweisen, erzeugt werden. Indem Iout[j] und IBout[j], welche jeweils eine Vorspannung aufweisen, in die Schaltung ACTF[j] eingegeben werden, kann ein vorgespanntes Ausgangssignal zj (k) des Neurons Nj (k) erzeugt werden.
  • In der Rechenschaltung 170 in 14 ist eine Zeile der Schaltungen BS[1] bis BS[n] in dem Array-Abschnitt ALP bereitgestellt; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können zwei oder mehr Zeilen der Schaltungen BS[1] bis BS[n] in dem Array-Abschnitt ALP bereitgestellt sein.
  • Bei einigen oder sämtlichen Transistoren, die in dem Array-Abschnitt ALP, der Schaltung ILD, der Schaltung WLD, der Schaltung XLD, der Schaltung AFP, der Schaltung MP, dem Schaltstromkreis TW und dergleichen enthalten sind, welche vorstehend beschrieben worden sind, handelt es sich vorzugsweise zum Beispiel um OS-Transistoren. Beispielsweise wird als Transistor, der einen niedrigen Sperrstrom aufweisen soll, insbesondere als Transistor mit einer Funktion zum Halten elektrischer Ladungen, die in einem Kondensator akkumuliert werden, ein OS-Transistor bevorzugt. Wenn insbesondere ein OS-Transistor als dieser Transistor eingesetzt wird, weist der OS-Transistor besonders vorzugsweise die Struktur eines Transistors auf, der bei der Ausführungsform 4 beschrieben wird. Als Metalloxid, das in einem Kanalbildungsbereich des OS-Transistors enthalten ist, können beispielsweise ein oder mehrere Materialien verwendet werden, die aus Indium, einem Element M (das Element M ist Aluminium, Gallium, Yttrium oder Zinn) und Zink ausgewählt werden. Im Besonderen weist ein Metalloxid aus Indium, Gallium und Zink eine große Bandlücke auf und ist ein intrinsischer (auch als I-Typ bezeichnet) oder im Wesentlichen intrinsischer Halbleiter, wobei die Ladungsträgerkonzentration dieses Metalloxids vorzugsweise 1 × 1018 cm-3 oder niedriger, bevorzugt niedriger als 1 × 1017 cm-3, bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugt niedriger als 1 × 1013 cm-3, sogar noch bevorzugt niedriger als 1 × 1012 cm-3 ist. Der Sperrstrom eines OS-Transistors, bei dem dieses Metalloxid in einem Kanalbildungsbereich enthalten ist, kann 10 aA (1 × 10-17 A) oder weniger pro Kanalbreite von 1 µm, bevorzugt 1 aA (1 × 10-18 A) oder weniger pro Kanalbreite von 1 µm, bevorzugter 10 zA(1 × 10-20 A) oder weniger pro Kanalbreite von 1 µm, noch bevorzugt 1 zA (1 × 10-21 A) oder weniger pro Kanalbreite von 1 µm, sogar noch bevorzugt 100 yA (1 × 10-22 A) oder weniger pro Kanalbreite von 1 µm sein. Dieser OS-Transistor weist eine niedrige Ladungsträgerdichte des Metalloxids auf; auch wenn sich die Temperatur des OS-Transistors verändert, bleibt somit der Sperrstrom niedrig. Beispielsweise kann auch bei einer Temperatur des OS-Transistors von 150 °C der Sperrstrom pro Kanalbreite von 1 µm 100 zA betragen.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf die vorstehende Beschreibung beschränkt ist; bei den Transistoren, die in dem Array-Abschnitt ALP, der Schaltung ILD, der Schaltung WLD, der Schaltung XLD, der Schaltung AFP, der Schaltung MP, dem Schaltstromkreis TW und dergleichen enthalten sind, muss es sich nicht notwendigerweise um OS-Transistoren handeln. Abgesehen des OS-Transistors kann beispielsweise ein Transistor, der Silizium in einem Kanalbildungsbereich enthält (nachstehend als Si-Transistor bezeichnet) verwendet werden. Als Silizium kann beispielsweise einkristallines Silizium, hydriertes amorphes Silizium, mikrokristallines Silizium oder polykristallines Silizium verwendet werden. Als Transistor, der sich von dem OS-Transistor und dem Si-Transistor unterscheidet, kann beispielsweise ein Transistor, in dem ein Halbleiter, wie z. B. Ge, als aktive Schicht dient, ein Transistor, in dem ein Verbindungshalbleiter, wie z. B. ZnSe, CdS, GaAs, InP, GaN oder SiGe, als aktive Schicht dient, ein Transistor, in dem Kohlenstoffnanoröhren als aktive Schicht dienen, oder ein Transistor, in dem ein organischer Halbleiter als aktive Schicht dient, verwendet werden.
  • Es sei angemerkt, dass bezüglich eines Metalloxids in einer Halbleiterschicht eines OS-Transistors ein n-Typ-Halbleiter unter Verwendung eines indiumhaltigen Metalloxids (z. B. eines In-Oxids) oder eines zinkhaltigen Metalloxids (z. B. eines Zn-Oxids) hergestellt werden kann; im Hinblick auf die Beweglichkeit und die Zuverlässigkeit ist es jedoch mitunter schwierig, einen p-Typ-Halbleiter herzustellen. Daher kann auch die folgende Konfiguration zum Einsatz kommen: In der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150, der Rechenschaltung 160 und der Rechenschaltung 170 werden OS-Transistoren und Si-Transistoren als n-Kanal-Transistoren bzw. p-Kanal-Transistoren eingesetzt, welche in dem Array-Abschnitt ALP, der Schaltung ILD, der Schaltung WLD, der Schaltung XLD, der Schaltung AFP, der Schaltung MP und dergleichen enthalten sind.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • (Ausführungsform 2)
  • Bei dieser Ausführungsform wird ein konkretes Konfigurationsbeispiel der Schaltung MP beschrieben, die bei der Ausführungsform 1 beschrieben worden ist.
  • Es sei angemerkt, dass bei der Ausführungsform 1 die Bezugszeichen der Schaltungen MP durch [1,1], [i,j], [m,n] und dergleichen, welche die Positionen in dem Array-Abschnitt ALP darstellen, gekennzeichnet werden; bei dieser Ausführungsform sind jedoch die Bezugszeichen der Schaltungen MP nicht mit [1,1], [i,j], [m,n] und dergleichen versehen, sofern nicht anders festgelegt.
  • <Konfigurationsbeispiel 1>
  • Als Erstes wird ein Beispiel für eine Schaltungskonfiguration beschrieben, die auf die Schaltung MP in 9B angewendet werden kann. Die in 15A dargestellte Schaltung MP ist ein Beispiel für eine Konfiguration der Schaltung MP in 9B, und die Schaltung MC, die in der Schaltung MP in 15A enthalten ist, umfasst beispielsweise Transistoren M1 bis M4 und einen Kondensator C1. Es sei angemerkt, dass beispielsweise der Transistor M2 und der Kondensator C1 den Halteabschnitt HC bilden.
  • In der Schaltung MP in 9B weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente und dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen und dergleichen der Schaltung MC zu unterscheiden.
  • Bei jedem der in 15A dargestellten Transistoren M1 bis M4 handelt es sich beispielsweise um einen n-Kanal-Transistor mit einer Multi-Gate-Struktur, in der Gates unter und über einem Kanal bereitgestellt sind, und die Transistoren M1 bis M4 weisen jeweils ein erstes Gate und ein zweites Gate auf. Es ist besonders bevorzugt, dass beispielsweise der Transistor M3 und der Transistor M4 die gleiche Größe ausweisen. Es sei angemerkt, dass in dieser Beschreibung und dergleichen der Einfachheit halber beispielsweise ein Gate (gegebenenfalls als Frontgate bezeichnet) als erstes Gate und ein Rückgate als zweites Gate bezeichnet wird, um diese voneinander zu unterscheiden; jedoch können das erste Gate und das zweite Gate gegeneinander ausgetauscht werden. Daher kann in dieser Beschreibung und dergleichen der Begriff „Gate“ durch den Begriff „Rückgate“ ersetzt werden. In ähnlicher Weise kann der Begriff „Rückgate“ durch den Begriff „Gate“ ersetzt werden. Als konkretes Beispiel kann eine Verbindungskonfiguration, in der „ein Gate elektrisch mit einer ersten Leitung verbunden ist und ein Rückgate elektrisch mit einer zweiten Leitung verbunden ist“ durch eine Verbindungskonfiguration ersetzt werden, in der „ein Rückgate elektrisch mit einer ersten Leitung verbunden ist und ein Gate elektrisch mit einer zweiten Leitung verbunden ist“. Beispielsweise kann, wie in 15B dargestellt, ein Rückgate des Transistors M1 elektrisch mit einem ersten Anschluss des Kondensators C1 und einem ersten Anschluss des Transistors M2 verbunden sein.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hängt nicht von der Verbindungskonfiguration eines Rückgates eines Transistors ab. Obwohl bei jedem der in 15A dargestellten Transistoren M1 bis M4 das Rückgate dargestellt ist, ist keine Abbildung der Verbindungskonfiguration dieses Rückgates vorhanden; eine Stelle, an die dieses Rückgate elektrisch angeschlossen ist, kann jedoch in einer Stufe des Entwurfs bestimmt werden. Beispielsweise können bei einem ein Rückgate aufweisenden Transistor sein Gate und sein Rückgate elektrisch miteinander verbunden sein, um den Durchlassstrom des Transistors zu erhöhen. Das heißt, dass beispielsweise ein Gate und ein Rückgate des Transistors M2 elektrisch miteinander verbunden sein können. Bei einem ein Rückgate aufweisenden Transistor kann beispielsweise das Rückgate des Transistors mit einem Potential von einer externen Schaltung oder dergleichen über eine Leitung, die elektrisch mit dieser externen Schaltung oder dergleichen verbunden ist, versorgt werden, um die Schwellenspannung des Transistors zu verändern oder um den Sperrstrom des Transistors zu verringern. Es sei angemerkt, dass dies nicht nur für 15A, sondern auch für Transistoren, die in anderen Stellen der Beschreibung genannt werden, und für Transistoren gilt, die in anderen Zeichnungen dargestellt sind.
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung hängt nicht von der Struktur eines Transistors ab, der in dieser Halbleitervorrichtung enthalten ist. Bei jedem der in 15A dargestellten Transistoren M1 bis M4 kann es sich beispielsweise um einen Transistor mit einer Struktur, die kein Rückgate aufweist, d. h. einer Single-Gate-Struktur, handeln, wie in 15C dargestellt. Alternativ können einige Transistoren Rückgates aufweisen, während einige weitere Transistoren kein Rückgate aufweisen können. Es sei angemerkt, dass dies nicht nur für den in 15A darstellten Schaltplan, sondern auch für Transistoren, die in anderen Stellen der Beschreibung genannt werden, und für Transistoren gilt, die in anderen Zeichnungen dargestellt sind.
  • In dieser Beschreibung und dergleichen können Transistoren mit verschiedenen Strukturen als Transistoren verwendet werden. Deshalb gibt es keine Beschränkung bezüglich der Arten der zu verwendenden Transistoren. Als Transistor kann beispielsweise ein Transistor, der einkristallines Silizium enthält, oder ein Transistor verwendet werden, der einen Film aus einem nicht-einkristallinen Halbleiter, typischerweise amorphem Silizium, polykristallinem Silizium, mikrokristallinem Silizium (auch als Mikrokristall-, Nanokristall- oder semi-amorphem Silizium bezeichnet) oder dergleichen, enthält. Alternativ kann ein Dünnschichttransistor (TFT), der einen dünnen Film aus einem derartigen Halbleiter umfasst, oder dergleichen verwendet werden. Die Verwendung des TFT bietet verschiedene Vorteile an. Beispielsweise können, da er bei Temperaturen hergestellt werden kann, die niedriger sind als im Falle von einkristallinem Silizium, die Herstellungskosten verringert werden, oder es kann eine größere Fertigungseinrichtung verwendet werden. Die größere Fertigungseinrichtung ermöglicht eine Herstellung über einem größeren Substrat. Deshalb können viele Anzeigevorrichtungen gleichzeitig mit geringen Kosten hergestellt werden. Da die Herstellungstemperaturen niedrig sind, kann auch ein Substrat mit niedriger Wärmebeständigkeit verwendet werden. Daher kann der Transistor über einem lichtdurchlässigen Substrat hergestellt werden. Des Weiteren kann Durchlassen von Licht bei einem Anzeigeelement unter Verwendung des Transistors über dem lichtdurchlässigen Substrat gesteuert werden. Des Weiteren kann ein Teil eines Films, der den Transistor bildet, Licht durchlassen, da die Dicke des Transistors klein ist. Folglich kann das Öffnungsverhältnis erhöht werden.
  • Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor verwenden kann, der einen Verbindungshalbleiter (z. B. SiGe oder GaAs), einen Oxidhalbleiter (z. B. Zn-O, In-Ga-Zn-O, In-Zn-O, In-Sn-O (ITO), Sn-O, Ti-O, Al-Zn-Sn-O (AZTO) oder In-Sn-Zn-O) oder dergleichen enthält. Alternativ kann ein Dünnschichttransistor, der einen dünnen Film aus einem derartigen Verbindungshalbleiter oder einem derartigen Oxidhalbleiter umfasst, oder dergleichen verwendet werden. Da somit die Herstellungstemperaturen gesenkt werden können, kann ein Transistor beispielsweise bei Raumtemperatur hergestellt werden. Dementsprechend kann ein Transistor direkt auf einem Substrat mit niedriger Wärmebeständigkeit, wie z. B. einem Kunststoffsubstrat oder einem Filmsubstrat, ausgebildet werden. Es sei angemerkt, dass ein derartiger Verbindungshalbleiter oder ein derartiger Oxidhalbleiter nicht nur für einen Kanalabschnitt des Transistors, sondern auch für sonstige Anwendungen verwendet werden kann. Beispielsweise kann ein derartiger Verbindungshalbleiter oder ein derartiger Oxidhalbleiter für eine Leitung, ein Widerstandselement, eine Pixelelektrode oder eine lichtdurchlässige Elektrode verwendet werden. Da dieses Element gleichzeitig mit dem Transistor abgeschieden oder ausgebildet werden kann, können die Kosten verringert werden.
  • Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor verwenden kann, der durch ein Tintenstrahlverfahren oder ein Druckverfahren ausgebildet wird. Diese Verfahren ermöglichen eine Herstellung bei Raumtemperatur, eine Herstellung unter niedrigem Vakuum oder eine Herstellung über einem großen Substrat. Deshalb kann eine Herstellung ohne Maske (Retikel) erfolgen, so dass die Anordnung des Transistors leicht verändert werden kann. Ferner können, da die Herstellung ohne Fotolack möglich ist, die Materialkosten gespart werden und kann die Anzahl von Schritten verringert werden. Ferner kann ein Film nur in einem Abschnitt, in dem er nötig ist, ausgebildet werden; somit kann im Vergleich zu einem Herstellungsverfahren, bei dem ein über der ganzen Oberfläche abgeschiedener Film geätzt wird, die Materialverschwendung verhindert werden und können die Kosten gespart werden.
  • Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor verwenden kann, der einen organischen Halbleiter oder Kohlenstoffnanoröhren enthält. Folglich kann ein Transistor über einem biegsamen Substrat ausgebildet werden. Eine Vorrichtung mit einem Transistor, der einen organischen Halbleiter oder Kohlenstoffnanoröhren enthält, kann stoßbeständig sein.
  • Es sei angemerkt, dass Transistoren mit verschiedenen weiteren Strukturen als Transistoren verwendet werden können. Beispielsweise kann als Transistor ein MOS-Transistor, ein Flächentransistor oder ein Bipolartransistor verwendet werden. Indem ein MOS-Transistor als Transistor verwendet wird, kann die Größe des Transistors verringert werden. Daher können viele Transistoren montiert werden. Indem ein Bipolartransistor als Transistor verwendet wird, kann ein hoher Strom zugeführt werden. Daher kann eine Schaltung mit hoher Geschwindigkeit arbeiten. Es sei angemerkt, dass ein MOS-Transistor und ein Bipolartransistor über einem Substrat ausgebildet werden können. Demzufolge können ein niedriger Stromverbrauch, eine Verringerung der Größe, ein Hochgeschwindigkeitsbetrieb und dergleichen erzielt werden.
  • Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor mit einer Struktur verwenden kann, in der Gate-Elektroden unter und über einer aktiven Schicht angeordnet sind. Die Struktur, in der die Gate-Elektroden unter und über der aktiven Schicht angeordnet sind, kann als Schaltungskonfiguration angesehen werden, in der mehrere Transistoren parallel geschaltet sind. Somit nimmt die Anzahl von Kanalbildungsbereichen zu, und der Stromwert kann demzufolge erhöht werden. In der Struktur, in der die Gate-Elektroden unter und über der aktiven Schicht angeordnet sind, ist es wahrscheinlich, dass eine Verarmungsschicht ausgebildet wird, und somit kann der S-Wert verbessert werden.
  • Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor mit einer Struktur, in der eine Gate-Elektrode über einer aktiven Schicht angeordnet ist, einer Struktur, in der eine Gate-Elektrode unter einer aktiven Schicht angeordnet ist, einer gestapelten Struktur bzw. Staggered-Struktur, einer umgekehrt gestapelten Struktur bzw. Inverted-Staggered Struktur, einer Struktur, in der ein Kanalbereich in eine Vielzahl von Bereichen eingeteilt ist, einer Struktur, in der aktive Schichten parallel geschaltet sind, oder einer Struktur, in der aktive Schichten in Reihe geschaltet sind, verwenden kann. Alternativ kann der Transistor verschiedene Strukturen aufweisen, wie beispielsweise eine Planarstruktur, eine FIN-Struktur, eine Tri-Gate-Struktur, eine Top-Gate-Struktur, eine Bottom-Gate-Struktur oder eine Doppel-Gate-Struktur (in der Gates unter und über einem Kanal angeordnet sind).
  • Es sei angemerkt, dass man als Transistor beispielsweise einen Transistor mit einer Struktur, in der sich eine Source-Elektrode und/oder eine Drain-Elektrode mit einer aktiven Schicht (oder einem Teil der aktiven Schicht) überlappen/überlappt, verwenden kann. Die Struktur, in der sich die Source-Elektrode und/oder die Drain-Elektrode mit der aktiven Schicht (oder einem Teil der aktiven Schicht) überlappen/überlappt, kann verhindern, dass Ladungen in einem Teil der aktiven Schicht akkumuliert werden und dementsprechend der Betrieb instabil wird.
  • Es sei angemerkt, dass der Transistor beispielsweise eine Struktur, in der ein LDD-Bereich bereitgestellt ist, aufweisen kann. Wenn der LDD-Bereich bereitgestellt ist, kann der Sperrstrom verringert werden oder kann die Spannungsfestigkeit (Zuverlässigkeit) des Transistors erhöht werden. Wenn der LDD-Bereich bereitgestellt ist, verändert sich beim Betrieb im gesättigten Bereich der Drain-Strom kaum, selbst wenn sich die Spannung zwischen dem Drain und der Source verändert, so dass Spannungs-Strom-Eigenschaften mit einer flachen Neigung erhalten werden können.
  • In dieser Beschreibung und dergleichen kann beispielsweise ein Transistor unter Verwendung verschiedener Substrate ausgebildet werden. Die Substratart ist nicht auf eine bestimmte Art beschränkt. Beispiele für das Substrat umfassen ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat), ein SOI-Substrat, ein Glassubstrat, ein Quarzsubstrat, ein Kunststoffsubstrat, ein Saphirglassubstrat, ein Metallsubstrat, ein Edelstahlsubstrat, ein Substrat, das eine Edelstahlfolie enthält, ein Wolframsubstrat, ein Substrat, das eine Wolframfolie enthält, ein flexibles Substrat, einen Befestigungsfilm, Papier, das ein Fasermaterial enthält, und einen Basismaterialfilm. Beispiele für ein Glassubstrat umfassen ein Bariumborosilikatglas-Substrat, ein Aluminiumborosilikatglas-Substrat und ein Kalknatronglas-Substrat. Beispiele für ein flexibles Substrat, einen Befestigungsfilm, einen Basismaterialfilm und dergleichen umfassen das Folgende. Beispielsweise können Kunststoffe angegeben werden, wie typischerweise Polyethylenterephthalat (PET), Polyethylennaphthalat (PEN), Polyethersulfon (PES) und Polytetrafluorethylen (PTFE). Ein weiteres Beispiel ist ein synthetisches Harz, wie z. B. Acryl. Weitere Beispiele umfassen Polypropylen, Polyester, Polyvinylfluorid und Polyvinylchlorid. Weitere Beispiele umfassen Polyamid, Polyimid, Aramid, ein Epoxidharz, einen durch Verdampfung ausgebildeten anorganischen Film und Papier. Wenn insbesondere Transistoren unter Verwendung eines Halbleitersubstrats, eines einkristallinen Substrats, eines SOI-Substrats oder dergleichen hergestellt werden, können kleine Transistoren hergestellt werden, bei denen Schwankungen der Eigenschaften, der Größe, der Form oder dergleichen gering sind und die eine hohe Stromfähigkeit aufweisen. Wenn eine Schaltung aus derartigen Transistoren gebildet wird, kann der Stromverbrauch der Schaltung verringert werden und kann die Schaltung höher integriert werden.
  • Ein flexibles Substrat kann als Substrat verwendet werden, und der Transistor kann direkt auf dem flexiblen Substrat ausgebildet werden. Eine Trennschicht kann ferner zwischen dem Substrat und dem Transistor bereitgestellt werden. Die Trennschicht kann verwendet werden, um eine Halbleitervorrichtung, die über dieser teilweise oder vollständig ausgebildet worden ist, von dem Substrat zu trennen und auf ein anderes Substrat zu übertragen. Dabei kann der Transistor auch auf ein Substrat mit niedriger Wärmebeständigkeit oder auf ein flexibles Substrat übertragen werden. Es sei angemerkt, dass auf die vorstehend beschriebene Trennschicht beispielsweise eine Struktur, in der anorganische Filme, nämlich ein Wolframfilm und ein Siliziumoxidfilm, übereinander angeordnet sind, oder eine Struktur, in der ein organischer Harzfilm aus Polyimid oder dergleichen über einem Substrat ausgebildet ist, angewendet werden kann.
  • Mit anderen Worten: Ein Transistor kann unter Verwendung eines Substrats ausgebildet und dann auf ein weiteres Substrat derart übertragen werden, dass der Transistor über dem weiteren Substrat angeordnet ist. Beispiele für das Substrat, auf das der Transistor übertragen wird, umfassen zusätzlich zu den vorstehend genannten Substraten, über denen der Transistor ausgebildet werden kann, ein Papiersubstrat, ein Zellglassubstrat, ein Aramidfilm-Substrat, ein Polyimidfilm-Substrat, ein Steinsubstrat, ein Holzsubstrat, ein Stoffsubstrat (darunter auch eine Naturfaser (Seide, Baumwolle oder Hanf), eine Kunstfaser (Nylon, Polyurethan oder Polyester), eine Regeneratfaser (Acetat, Cupro, Viskose oder regenerierter Polyester) und dergleichen), ein Ledersubstrat und ein Gummisubstrat. Wenn ein derartiges Substrat verwendet wird, kann eine Ausbildung eines Transistors mit vorteilhaften Eigenschaften, eine Ausbildung eines Transistors mit geringem Stromverbrauch, eine Herstellung einer beständigen Vorrichtung, eine Verleihung der Wärmebeständigkeit, eine Gewichtsreduktion oder eine Verringerung der Dicke erzielt werden.
  • Es sei angemerkt, dass sämtliche Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über dem gleichen Substrat (z. B. einem Glassubstrat, einem Kunststoffsubstrat, einem einkristallinen Substrat oder einem SOI-Substrat) ausgebildet werden können. Auf diese Weise können die Kosten durch die Verringerung der Anzahl von Bestandteilen gespart werden, oder die Zuverlässigkeit kann durch die Verringerung der Anzahl von Verbindungen mit Schaltungskomponenten erhöht werden.
  • Es sei angemerkt, dass es möglich ist, nicht sämtliche Schaltungen, die zur Realisierung einer vorbestimmten Funktion benötigt werden, über dem gleichen Substrat auszubilden. Das heißt, dass ein Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem Substrat ausgebildet sein kann und ein weiterer Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem weiteren Substrat ausgebildet sein kann. Zum Beispiel kann ein Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, über einem Glassubstrat ausgebildet sein, und ein weiterer Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden, kann über einem einkristallinen Substrat (oder einem SOI-Substrat) ausgebildet sein. Dann kann das einkristalline Substrat, über dem der weitere Teil der Schaltungen, die zur Realisierung der vorbestimmten Funktion benötigt werden (ein derartiges Substrat wird auch als IC-Chip bezeichnet), durch COG (Chip-on-Glas) mit dem Glassubstrat verbunden werden, und der IC-Chip kann über dem Glassubstrat angeordnet werden. Alternativ kann ein IC-Chip mit dem Glassubstrat mittels TAB (Tape-Automated-Bonding), COF (Chip-on-Film), SMT (Surface Mount Technology), einer gedruckten Leiterplatte oder dergleichen verbunden werden. Wenn auf diese Weise ein Teil der Schaltungen über dem gleichen Substrat wie ein Pixelabschnitt ausgebildet ist, können die Kosten durch die Verringerung der Anzahl von Bestandteilen gespart werden, oder die Zuverlässigkeit kann durch die Verringerung der Anzahl von Verbindungen mit Schaltungskomponenten erhöht werden. Insbesondere verbraucht in vielen Fällen eine Schaltung mit hoher Betriebsspannung, eine Schaltung mit hoher Betriebsfrequenz oder dergleichen eine große Menge an Strom. Um dies zu bewältigen, wird bei der Herstellung eines IC-Chips eine derartige Schaltung über einem Substrat (z. B. einem einkristallinen Substrat) ausgebildet, das sich von dem Substrat unterscheidet, über dem der Pixelabschnitt ausgebildet wird. Unter Verwendung dieses IC-Chips kann ein Anstieg des Stromverbrauchs verhindert werden.
  • In der Schaltung MP in 15A ist ein erster Anschluss des Transistors M1 elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M1 ist elektrisch mit einem ersten Anschluss des Transistors M3 und einem ersten Anschluss des Transistors M4 verbunden. Ein Gate des Transistors M1 ist elektrisch mit dem ersten Anschluss des Kondensators C1 und dem ersten Anschluss des Transistors M2 verbunden. Ein zweiter Anschluss des Kondensators C1 ist elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M2 ist elektrisch mit der Leitung OL verbunden. Das Gate des Transistors M2 ist elektrisch mit der Leitung WL verbunden. Ein zweiter Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden, und ein Gate des Transistors M3 ist elektrisch mit der Leitung WX1L verbunden. Ein zweiter Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden, und ein Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden.
  • Es wird eine Verbindungskonfiguration der Schaltung MCr, die sich von derjenigen der Schaltung MC unterscheidet, beschrieben. Ein zweiter Anschluss eines Transistors M3r ist elektrisch nicht mit der Leitung OL, sondern mit der Leitung OLB verbunden, und ein zweiter Anschluss eines Transistors M4r ist elektrisch nicht mit der Leitung OLB, sondern mit der Leitung OL verbunden. Ein erster Anschluss des Transistors M1r und ein erster Anschluss eines Kondensators C1r sind elektrisch mit der Leitung VEr verbunden.
  • Es sei angemerkt, dass, wie in 16A dargestellt, der erste Anschluss des Transistors M1 elektrisch nicht mit der Leitung VE, sondern mit einer weiteren Leitung VLm verbunden sein kann. In ähnlicher Weise kann der erste Anschluss des Transistors M1r elektrisch nicht mit der Leitung VEr, sondern mit einer weiteren Leitung VEmr verbunden sein. Es sei angemerkt, dass nicht nur in 15A, sondern auch in einem Schaltplan einer anderen Zeichnung der erste Anschluss des Transistors M1 elektrisch nicht mit der Leitung VE, sondern mit einer weiteren Leitung VEm verbunden sein kann und/oder der erste Anschluss des Transistors M1r elektrisch nicht mit der Leitung VEr, sondern mit der weiteren Leitung VEmr verbunden sein kann.
  • Es sei angemerkt, dass in dem in 15A dargestellten Halteabschnitt HC eine elektrische Anschlussstelle zwischen dem Gate des Transistors M1, dem ersten Anschluss des Kondensators C1 und dem ersten Anschluss des Transistors M2 als Knoten n1 bezeichnet wird.
  • Wie bei der Ausführungsform 1 beschrieben, weist der Halteabschnitt HC beispielsweise eine Funktion zum Halten eines Potentials auf, das den ersten Daten entspricht. Dieses Potential wird in dem Halteabschnitt HC, der in der Schaltung MC in 15A enthalten ist, auf die folgende Weise gehalten: Wenn der Transistor M2 und der Transistor M3 eingeschaltet werden, wird ein Potential von der Leitung OL eingegeben, um in den Kondensator C1 geschrieben zu werden, und danach wird der Transistor M2 ausgeschaltet. Somit kann das Potential des Knotens n1 als Potential, das den ersten Daten entspricht, gehalten werden. Dabei kann ein Strom von der Leitung OL eingegeben werden, so dass ein Potential mit einer Höhe, die der Höhe des Stroms entspricht, in dem Kondensator C1 gehalten werden kann. Somit kann der Einfluss der Schwankungen der Stromeigenschaften des Transistors M1 verringert werden.
  • Als Transistor M1 wird vorzugsweise ein Transistor mit geringem Sperrstrom eingesetzt, um das Potential des Knotens n1 für eine lange Zeit zu halten. Als Transistor mit geringem Sperrstrom kann beispielsweise ein OS-Transistor verwendet werden. Es kann auch eine Konfiguration zum Einsatz kommen, in der ein ein Rückgate aufweisender Transistor als Transistor M1 eingesetzt wird und die Schwellenspannung durch die Anlegung eines niedrigen Potentials an das Rückgate in positiver Richtung verschoben wird, um den Sperrstrom zu verringern.
  • Um in einem nachfolgend beschriebenen Betriebsbeispiel die Beschreibung eines Stroms, der in die Schaltung MP eingegeben und von dieser ausgegeben wird, zu vereinfachen, werden beide Enden der in 15A dargestellten Leitung OL als Knoten ina und Knoten outa bezeichnet und werden beide Enden der Leitung OLB als Knoten inb und Knoten outb bezeichnet.
  • Die Leitung VE dient beispielsweise als Leitung, die eine konstante Spannung zuführt. Als diese konstante Spannung kann beispielsweise ein niedriges Potential VSS, ein Erdpotential oder ein anderes niedriges Potential verwendet werden, wenn es sich bei dem Transistor M3, dem Transistor M3r, dem Transistor M4 oder dem Transistor M4r um einen n-Kanal-Transistor handelt und/oder wenn in 8 die Leitung VSO ein hohes Potential liefert. Wie die Leitung VE dienen die Leitung VEm, die Leitung VEr und die Leitung VEmr jeweils als Spannungsleitung, die eine konstante Spannung zuführt, wobei ein niedriges Potential VSS, ein anderes niedriges Potential als VSS, ein Erdpotential oder dergleichen als diese konstante Spannung verwendet werden kann. Als diese konstante Spannung kann auch ein hohes Potential VDD verwendet werden. Wenn in diesem Fall eine von 5A bis 5E, 6A bis 6D und 6F auf die Schaltungen ACTF[1] bis ACTF[n] der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150 oder der Rechenschaltung 160 angewendet wird, weist die konstante Spannung, die die Leitung VAL liefert, die elektrisch mit den Schaltungen ACTF[1] bis ACTF[n] verbunden ist, vorzugsweise ein Potential auf, das höher ist als das Potential VDD, das die Leitung VE und die Leitung VEr liefern.
  • Die konstanten Spannungen, die die Leitung VE, die Leitung VEm, die Leitung VEr und die Leitung VEmr zuführen, können sich voneinander unterscheiden oder teilweise oder sämtlich gleich sein. Wenn die Spannungen, die die jeweiligen Leitungen zuführen, gleich sind, können diese Leitungen ausgewählt und als eine Leitung verwendet werden. Wenn beispielsweise die konstanten Spannungen, die die Leitung VE, die Leitung VEm, die Leitung VEr und die Leitung VEmr liefern, im Wesentlichen gleich sind, können wie in der Schaltung MP in 16B die Leitung VEm, die Leitung VEr und die Leitung VEmr eine gleiche Leitung wie die Leitung VE sein. Des Weiteren können dann, wenn beispielsweise die konstanten Spannungen, die die Leitung VL und die Leitung VLr liefern, im Wesentlichen gleich sind, die Leitung VL und die Leitung VLr eine gleiche Leitung sein. Des Weiteren können dann, wenn beispielsweise die konstanten Spannungen, die die Leitung VLs und die Leitung VLsr liefern, im Wesentlichen gleich sind, die Leitung VLs und die Leitung VLsr eine gleiche Leitung sein. In ähnlicher Weise können auch in 16A beispielsweise die Leitung VL und die Leitung VLr die gleiche Leitung sein und können die Leitung VLm und die Leitung VLmr die gleiche Leitung sein. Des Weiteren können beispielsweise die Leitung VL und die Leitung VLmr die gleiche Leitung sein und können die Leitung VLm und die Leitung VLr die gleiche Leitung sein.
  • Die Konfiguration der Schaltung MP in 15A kann je nach Umständen verändert werden. Beispielsweise können, wie in 17A dargestellt, der Transistor M1, der Transistor M1r, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r der Schaltung MP in 15A durch einen Transistor M1p, einen Transistor M1pr, einen Transistor M3p, einen Transistor M3pr, einen Transistor M4p bzw. einen Transistor M4pr, welche p-Kanal-Transistoren sind, ersetzt werden. Als Transistor M3p, Transistor M3pr, Transistor M4p und Transistor M4pr können beispielsweise p-Kanal-Transistoren mit einer SOI- (Silicon On Insulator) Struktur eingesetzt werden. In diesem Fall wird als konstante Spannungen, die die Leitung VE und die Leitung VEr liefern, ein hohes Potential VDD bevorzugt. Wenn in diesem Fall eine von 5A bis 5E, 6A bis 6D und 6F auf die Schaltungen ACTF[1] bis ACTF[n] der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150 oder der Rechenschaltung 160 angewendet wird, wird vorzugsweise ein Erdpotential oder VSS als konstante Spannung verwendet, die die Leitung VAL liefert, die elektrisch mit den Schaltungen ACTF[1] bis ACTF[n] verbunden ist. Wenn auf diese Weise das Potential der Leitung verändert wird, wird auch die Richtung verändert, in die der Strom fließt.
  • In ähnlicher Weise kann der Transistor M2 durch einen p-Kanal-Transistor ersetzt werden.
  • Beispielsweise können, wie in 17B dargestellt, die Transistoren M4 und M4r der Schaltung MP in 15A durch die Transistoren M4p und M4pr, welche p-Kanal-Transistoren sind, ersetzt werden. Indem die Leitungen, die mit den jeweiligen Gates des Transistors M3, des Transistors M3r, des Transistors M4p und des Transistors M4pr verbunden sind, in eine Leitung WXL zusammengefügt werden, kann die Schaltung MP die ersten Daten (z. B. den Gewichtskoeffizienten), die sich von 0 unterscheiden, halten.
  • Beispielsweise können, wie in 17C dargestellt, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r der Schaltung MP in 15A durch einen Analogschalter AS3, einen Analogschalter AS4, einen Analogschalter AS3r bzw. einen Analogschalter AS4r ersetzt werden. Es sei angemerkt, dass 17C auch eine Leitung WX1LB und eine Leitung X2LB zum Ansteuern des Analogschalters AS3, des Analogschalters AS4, des Analogschalter AS3r und des Analogschalters AS4r darstellt. Die Leitung WX1LB ist elektrisch mit dem Analogschalter AS3 und dem Analogschalter AS3r verbunden, und die Leitung X2LB ist elektrisch mit dem Analogschalter AS4 und dem Analogschalter AS4r verbunden. Ein invertiertes Signal eines Signals, das in die Leitung WX1L eingegeben wird, wird in die Leitung WX1LB eingegeben, und ein invertiertes Signal eines Signals, das in die Leitung X2L eingegeben wird, wird in die Leitung X2LB eingegeben. Die Leitung WX1L und die Leitung X2L können in eine Leitung zusammengefügt werden, und die Leitung WX1LB und die Leitung X2LB in eine Leitung zusammengefügt werden (nicht dargestellt). Es sei angemerkt, dass beispielsweise der Analogschalter AS3, der Analogschalter AS4, der Analogschalter AS3r und der Analogschalter AS4r jeweils eine CMOS-Struktur aufweisen können, in der ein n-Kanal-Transistor und ein p-Kanal-Transistor verwendet werden.
  • Die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M3, des Transistors M3r, des Transistors M4 und des Transistors M4r, welche in 15A bis 15C und 16A bis 16C dargestellt sind, sind vorzugsweise einander gleich. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen. Es gibt auch eine Möglichkeit, dass die Ströme, die in den Transistor M3, den Transistor M3r, den Transistor M4 und den Transistor M4r fließen, ausgeglichen werden können. In ähnlicher Weise sind die Größen des Transistors M1 und des Transistors M1r, welche in 15A bis 15C und 16A bis 16C dargestellt sind, vorzugsweise einander gleich. In ähnlicher Weise sind die Größen des Transistors M2 und des Transistors M2r, welche in 15A bis 15C und 16A bis 16C dargestellt sind, vorzugsweise einander gleich. In ähnlicher Weise sind die Größen des Transistors M1p und des Transistors M1pr, welche in 16C dargestellt sind, vorzugsweise einander gleich. In ähnlicher Weise sind die Größen des Transistors M3p, des Transistors M3pr, des Transistors M4p und des Transistors M4pr, welche in 16C dargestellt sind, vorzugsweise einander gleich.
  • «Betriebsbeispiel»
  • Als Nächstes wird ein Betriebsbeispiel der in 15A dargestellten Schaltung MP beschrieben. 18 bis 20 sind jeweils ein Zeitdiagramm, das ein Betriebsbeispiel der Schaltung MP darstellt, wobei Veränderungen der Potentiale der Leitung WL, der Leitung WX1L, der Leitung X2L, des Knotens n1 und des Knotens n1r abgebildet sind. Es sei angemerkt, dass „high“ und „low“ in 18 bis 20 ein hohes Potential bzw. ein niedriges Potential darstellen. In diesem Betriebsbeispiel wird die Menge an Strom, der von der Leitung OL an den Knoten outa (oder von dem Knoten outa an die Leitung OL) ausgegeben wird, als IOL bezeichnet. Die Menge an Strom, der von der Leitung OLB an den Knoten outb (oder von dem Knoten outb an die Leitung OLB) ausgegeben wird, wird als IOLB bezeichnet. Die Zeitdiagramme in 18 bis 20 stellen auch den Änderungsbetrag von IOL und IOLB dar.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel VSS (ein niedriges Potential) als konstante Spannung durch die Leitung VE, die Leitung VEm, die Leitung VEr und die Leitung VEmr geliefert wird. In diesem Fall wird in 8 die Leitung VSO mit einem hohen Potential versorgt, und ein Strom fließt von der Leitung VSO durch den Schaltstromkreis TW und die Leitung OL in die Leitung VE oder die Leitung VEr. In ähnlicher Weise fließt ein Strom von der Leitung VSO durch den Schaltstromkreis TW und die Leitung OLB in die Leitung VE oder die Leitung VEr.
  • In diesem Betriebsbeispiel handelt es sich in 8 bei dem Potential, das die Leitung VCN liefert, um VSS. Wenn die Leitung VCN und der zweite Anschluss des Transistors M1 in einen leitenden Zustand versetzt werden, wird der zweite Anschluss des Transistors M1 mit VSS versorgt. Da dabei auch das Potential des Gates des Transistors M1 zu VSS wird, wird der Transistor M1 ausgeschaltet, was nachstehend ausführlich beschrieben wird. Wenn in ähnlicher Weise die Leitung VCN und ein zweiter Anschluss des Transistors M1r in einen leitenden Zustand versetzt werden, wird das Potential des zweiten Anschlusses und des Gates des Transistors M1r zu VSS, so dass der Transistor M1 r ausgeschaltet wird.
  • In der in 15A dargestellten Schaltung MP weist der Transistor M1 eine Konfiguration der Diodenverbindung auf, wenn der Transistor M2 und der Transistor M3 eingeschaltet sind. Wenn ein Strom von der Leitung OL in die Schaltung MC fließt, wird dementsprechend das Potential des zweiten Anschlusses des Transistors M1 im Wesentlichen gleich dem Potential des Gates des Transistors M1. Diese Potentiale werden durch die Menge an Strom, der von der Leitung OL in die Schaltung MC fließt, das Potential des ersten Anschlusses des Transistors M1 (hier VSS) und dergleichen bestimmt. Indem das Potential des Gates des Transistors M1 in dem Kondensator C1 gehalten wird und dann der Transistor M2 ausgeschaltet wird, dient hier der Transistor M1 als Stromquelle, die einen Strom fließen lässt, der dem Potential des Gates des Transistors M1 entspricht. Somit kann der Einfluss der Schwankungen der Stromeigenschaften des Transistors M1 verringert werden.
  • Es wird davon ausgegangen, dass dann, wenn beispielsweise eine Strommenge I1 von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, wobei dabei der Transistor M2 und der Transistor M3 eingeschaltet sind, das Potential des Gates des Transistors M1 (des Knotens n1) bei V1 liegt. Wenn dabei der Transistor M2 ausgeschaltet wird, wird V1 in dem Halteabschnitt HC gehalten. Bei dem Transistor M1 kann demzufolge der Strom I1, der dem Potential VSS des ersten Anschlusses des Transistors M1 und einem Potential V1 des Gates des Transistors M1 entspricht, zwischen einer Source und einem Drain des Transistors M1 fließen. In dieser Beschreibung und dergleichen wird dieser Vorgang beispielsweise als „für den Transistor M1 wird die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, auf I1 eingestellt“ oder „der Transistor M1 wird derart programmiert, dass die Strommenge I1 zwischen der Source und dem Drain des Transistors M1 fließt“ ausgedrückt.
  • In diesem Betriebsbeispiel fließen drei Arten von Strommengen, 0, I1 und I2, von der Leitung OL in die Schaltung MC. Für den Transistor M1 werden daher drei Arten von Strommengen, 0, I1 und I2, eingestellt. Wenn beispielsweise das Potential des Gates des Transistors M1, das in dem Halteabschnitt HC gehalten wird, bei VSS liegt, liegen auch die Potentiale des ersten Anschlusses und des zweiten Anschlusses des Transistors M1 bei VSS; daher wird der Transistor M1 ausgeschaltet, wenn die Schwellenspannung des Transistors M1 höher ist als 0. Daher fließt kein Strom zwischen der Source und dem Drain des Transistors M1, und man kann sagen, dass die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, auf 0 eingestellt ist. Wenn beispielsweise das Potential des Gates des Transistors M1, das in dem Halteabschnitt HC gehalten wird, bei V1 liegt, wird bei einer Schwellenspannung des Transistors M1 von niedriger als V1-VSS der Transistor M1 eingeschaltet. Dabei wird angenommen, dass die Strommenge I1 in den Transistor M1 fließt. Wenn das Potential des Gates des Transistors M1 bei V1 liegt, kann man daher sagen, dass die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, auf 11 eingestellt ist. Wenn beispielsweise das Potential des Gates des Transistors M1, das in dem Halteabschnitt HC gehalten wird, bei V2 liegt, wird bei einer Schwellenspannung des Transistors M1 von niedriger als V2-VSS der Transistor M1 eingeschaltet. Dabei wird angenommen, dass die Strommenge I2 in den Transistor M1 fließt. Wenn das Potential des Gates des Transistors M1 bei V2 liegt, kann man daher sagen, dass die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, auf I2 eingestellt ist.
  • Es sei angemerkt, dass die Strommenge I1 mehr als 0 und weniger als I2 ist. Ferner wird davon ausgegangen, dass das Potential V1 höher als VSS und niedriger als V2 ist. Ferner wird davon ausgegangen, dass die Schwellenspannung des Transistors M1 höher als 0 und niedriger als V1-VSS ist. Außerdem kann I1 beispielsweise durch Iut, die in der Beschreibung von 8 die Konstantstromquellenschaltung ISC1 erzeugt, ersetzt werden; I2 kann beispielsweise durch 2Iut, die in der Beschreibung von 8 die Konstantstromquellenschaltung ISC2 erzeugt, ersetzt werden.
  • Vor der Beschreibung des Betriebsbeispiels werden die ersten Daten (hier beispielsweise der Gewichtskoeffizient), die die Schaltung MP hält, wie folgt definiert. Wenn VSS an dem Knoten n1 des Halteabschnitts HC und VSS an dem Knoten n1r des Halteabschnitts HCr gehalten wird, hält die Schaltung MP „0“ als erste Daten (Gewichtskoeffizienten). Wenn V1 an dem Knoten n1 des Halteabschnitts HC und VSS an dem Knoten n1r des Halteabschnitts HCr gehalten wird, hält die Schaltung MP „+1“ als erste Daten (Gewichtskoeffizienten). Wenn V2 an dem Knoten n1 des Halteabschnitts HC und VSS an dem Knoten n1r des Halteabschnitts HCr gehalten wird, hält die Schaltung MP „+2“ als erste Daten (Gewichtskoeffizienten). Wenn VSS an dem Knoten n1 des Halteabschnitts HC und V1 an dem Knoten n1r des Halteabschnitts HCr gehalten wird, hält die Schaltung MP „-1“ als erste Daten (Gewichtskoeffizienten). Wenn VSS an dem Knoten n1 des Halteabschnitts HC und V2 an dem Knoten n1r des Halteabschnitts HCr gehalten wird, hält die Schaltung MP „-2“ als erste Daten (Gewichtskoeffizienten).
  • Die zweiten Daten (hier beispielsweise der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, werden beispielsweise wie folgt definiert. Wenn ein hohes Potential an die Leitung WX1L und ein niedriges Potential an die Leitung X2L angelegt wird, wird „+1“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben. Wenn ein niedriges Potential an die Leitung WX1L und ein hohes Potential an die Leitung X2L angelegt wird, wird „-1“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben. Wenn ein niedriges Potential an die Leitung WX1L und ein niedriges Potential an die Leitung X2L angelegt wird, wird „0“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben. Es sei angemerkt, dass als hohes Potential beispielsweise VDD oder ein Potential, das um 10 % oder mehr oder 20 % oder mehr höher ist als VDD, zum Einsatz kommt.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M1 und der Transistor M1r, welche eingeschaltet sind, schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, können der Transistor M1 und der Transistor M1r auch im linearen Bereich arbeiten. Es sei angemerkt, dass dann, wenn die ersten Daten (der Gewichtskoeffizient) einen Analogwert darstellen, beispielsweise der Transistor M1 und der Transistor M1r je nach der Größe der ersten Daten (des Gewichtskoeffizienten) sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten können.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M2, der Transistor M2r, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können der Transistor M2, der Transistor M2r, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r, welche eingeschaltet sind, im gesättigten Bereich arbeiten oder können sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten.
  • Im Folgenden wird für jede Kombination des möglichen Wertes der ersten Daten (z. B. nachstehend des Gewichtskoeffizienten) und des möglichen Wertes der zweiten Daten (z. B. nachstehend des Wertes des Signals des Neurons (des errechneten Wertes)) ein Betriebsbeispiel der Schaltung MP beschrieben.
  • (Bedingung 1)
  • Als Erstes wird beispielsweise der Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „+1“ darstellen. 18A ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Ab dem Zeitpunkt T1 bis zum Zeitpunkt T2 wird ein Anfangspotential in dem Halteabschnitt HC und dem Halteabschnitt HCr gehalten. In 18A wird als Anfangspotential beispielsweise ein Potential, das höher ist als das Potential VSS, in dem Knoten n1 und dem Knoten n1r gehalten.
  • Ein niedriges Potential wird an die Leitung WL, die Leitung WX1L und die Leitung X2L angelegt. Da dementsprechend ein niedriges Potential in die Gates des Transistors M2, des Transistors M2r, des Transistors M3, des Transistors M3r, des Transistors M4 und des Transistors M4r eingegeben wird, werden der Transistor M2, der Transistor M2r, der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet.
  • Ab dem Zeitpunkt T2 bis zum Zeitpunkt T3 wird ein hohes Potential an die Leitung WL und die Leitung WX1L angelegt. Da dementsprechend ein hohes Potential in die Gates des Transistors M2, des Transistors M2r, des Transistors M3 und des Transistors M3r eingegeben wird, werden der Transistor M2, der Transistor M2r, der Transistor M3 und der Transistor M3r eingeschaltet.
  • Obwohl in 18A nicht dargestellt ist, wird Vini als Initialisierungspotential an die Leitung OL und die Leitung OLB angelegt. Da der Transistor M2, der Transistor M2r, der Transistor M3 und der Transistor M3r eingeschaltet sind, liegen die Potentiale des Knotens n1 des Halteabschnitts HC und des Knotens n1r des Halteabschnitts HCr bei Vini. Das heißt, dass ab dem Zeitpunkt T2 bis zum Zeitpunkt T3 die Potentiale des Knotens n1 des Halteabschnitts HC und des Knotens n1r des Halteabschnitts HCr initialisiert werden.
  • Es sei angemerkt, dass als Initialisierungspotential Vini beispielsweise ein Erdpotential bevorzugt wird. Bei dem Initialisierungspotential Vini kann es sich auch um VSS, ein Potential, das höher ist als das Erdpotential, oder ein Potential, das niedriger ist als das Erdpotential, handeln. Außerdem können die Leitung OL und die Leitung OLB mit unterschiedlichen Potentialen als Initialisierungspotential Vini versorgt werden. Es sei angemerkt, dass das Initialisierungspotential Vini nicht notwendigerweise in die Leitung OL und die Leitung OLB eingegeben werden muss. Es sei angemerkt, dass die Periode ab dem Zeitpunkt T2 bis zum Zeitpunkt T3 nicht notwendigerweise bereitgestellt sein muss. Alternativ muss die Initialisierung nicht notwendigerweise ab dem Zeitpunkt T2 bis zum Zeitpunkt T3 durchgeführt werden.
  • Ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 wird das Potential VSS von der Leitung OL in die Schaltung MC eingegeben und wird das Potential VSS von der Leitung OLB in die Schaltung MCr eingegeben. Dies erfolgt, indem in 8 der Schalter SWL und der Schalter SWLB eingeschaltet werden und der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWH und der Schalter SWHB ausgeschaltet werden. Dementsprechend wird das Potential des Knotens n1 des Halteabschnitts HC zu VSS und wird das Potential des Knotens n1r des Halteabschnitts HCr zu VSS. Da demzufolge in der Schaltung MC der Transistor M1 derart konfiguriert wird, dass 0 als Strommenge fließt, fließt kein Strom von der Leitung OL durch die Schaltung MC in die Leitung VE. Da in der Schaltung MCr der Transistor M1r derart konfiguriert wird, dass 0 als Strommenge fließt, fließt kein Strom von der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Da ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 der Transistor M1 und der Transistor M1r ausgeschaltet werden, werden die Leitung OL und die Leitung VE in einen nichtleitenden Zustand versetzt und werden die Leitung OLB und die Leitung VEr in einen nichtleitenden Zustand versetzt.
  • Ab dem Zeitpunkt T4 bis zum Zeitpunkt T5 wird ein niedriges Potential an die Leitung WL und die Leitung WX1L angelegt. Da dementsprechend ein niedriges Potential in die Gates des Transistors M2, des Transistors M2r, des Transistors M3 und des Transistors M3r eingegeben wird, werden der Transistor M2, der Transistor M2r, der Transistor M3 und der Transistor M3r ausgeschaltet. Wenn der Transistor M2 und der Transistor M2r ausgeschaltet werden, wird das Potential VSS des Knotens n1 des Halteabschnitts HC gehalten und wird das Potential VSS des Knotens n1r des Halteabschnitts HCr gehalten. Wenn der Transistor M3 ausgeschaltet wird, fließt kein Strom von der Leitung OL durch die Schaltung MC in die Leitung VE. Wenn in ähnlicher Weise der Transistor M3r ausgeschaltet wird, fließt kein Strom von der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Es sei angemerkt, dass ab dem Zeitpunkt T4 bis zum Zeitpunkt T5 der Schalter SWH und der Schalter SWHB, welche in 8A dargestellt sind, eingeschaltet werden können, um die Potentiale der Leitung OL und der Leitung OLB zu initialisieren. Durch die Initialisierung der Potentiale der Leitung OL und der Leitung OLB können zum und nach dem Zeitpunkt T5 die Potentiale der Leitung OL und der Leitung OLB mithilfe der Ströme, die von der Schaltung MP ausgegeben werden, verändert werden.
  • Durch die Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 wird „0“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Nachdem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt worden sind, können in 8 der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL und der Schalter SWLB ausgeschaltet werden. Es sei angemerkt, dass nach der Einstellung des Gewichtskoeffizienten für die Schaltung MP der Schalter SWH und der Schalter SWHB eingeschaltet werden können, um die Potentiale der Leitung OL und der Leitung OLB zu initialisieren. Nach der Initialisierung der Potentiale der Leitung OL und der Leitung OLB können der Schalter SWH und der Schalter SWHB ausgeschaltet werden.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe des Signals des Neurons (des errechneten Wertes) von „+1“ in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein hohes Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein niedriges Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r eingeschaltet und werden der Transistor M4 und der Transistor M4r ausgeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen leitenden Zustand versetzt werden und die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt werden.
  • Zu diesem Zeitpunkt werden in 8 die Schalter SWO und SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen. Es sei angemerkt, dass, da der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), in der Schaltung MC kein Strom von der Leitung OL und der Leitung OLB in die Leitung VE fließt. In ähnlicher Weise fließt, da der Transistor M1r ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), in der Schaltung MCr kein Strom von der Leitung OL und der Leitung OLB in die Leitung VEr. Daher verändern sich der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, und der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T5 nicht. Zwischen der Schaltung AFP und der Leitung OL fließt daher kein Strom IOL, und zwischen der Schaltung AFP und der Leitung OLB fließt kein Strom IOLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „+1“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 weder der Strom IOL noch der Strom IOLB verändert. Es sei angemerkt, dass das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • Es sei angemerkt, dass eine Vielzahl von Multiply-Accumulate-Operationen durchgeführt werden kann, indem lediglich die zweiten Daten (z. B. der Wert des Signals des Neurons oder der errechnete Wert) verändert werden, ohne die ersten Daten (z. B. der Gewichtskoeffizient) zu aktualisieren, nachdem sie einmal eingegeben worden sind. In diesem Fall ist die Aktualisierung der ersten Daten (des Gewichtskoeffizienten) unnötig, und somit kann der Stromverbrauch verringert werden. Es sei angemerkt, dass die ersten Daten (der Gewichtskoeffizient) über einen langen Zeitraum gehalten werden müssen, um die Häufigkeit der Aktualisierung der ersten Daten (des Gewichtskoeffizienten) zu verringern. Wenn dabei beispielsweise ein OS-Transistor verwendet wird, können die ersten Daten (der Gewichtskoeffizient) unter Nutzung dessen niedrigen Sperrstroms über einen langen Zeitraum gehalten werden.
  • (Bedingung 2)
  • Als Nächstes wird beispielsweise der Fall in Betracht gezogen, in dem der die ersten Daten (der Gewichtskoeffizient) „+1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „+1“ darstellen. 18B ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T3 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1 verwiesen.
  • Ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 wird I1 als Strommenge von der Leitung OL in die Schaltung MC eingegeben und wird das Potential VSS von der Leitung OLB in die Schaltung MCr eingegeben. Dies erfolgt, indem in 8 der Schalter SWI und der Schalter SWLB eingeschaltet werden und der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet werden. Dementsprechend wird das Potential des Knotens n1 des Halteabschnitts HC zu V1 und wird das Potential des Knotens n1r des Halteabschnitts HCr zu VSS. Da demzufolge in der Schaltung MC der Transistor M1 derart konfiguriert wird, dass I1 als Strommenge fließt, fließt I1 als Strommenge von der Leitung OL durch die Schaltung MC in die Leitung VE. Da in der Schaltung MCr der Transistor M1r derart konfiguriert wird, dass 0 als Strommenge fließt, fließt kein Strom von der Leitung OLB durch die Schaltung MCr in die Leitung VEr.
  • Ab dem Zeitpunkt T4 bis zum Zeitpunkt T5 wird ein niedriges Potential an die Leitung WL und die Leitung WX1L angelegt. Da dementsprechend ein niedriges Potential in die Gates des Transistors M2, des Transistors M2r, des Transistors M3 und des Transistors M3r eingegeben wird, werden der Transistor M2, der Transistor M2r, der Transistor M3 und der Transistor M3r ausgeschaltet. Wenn der Transistor M2 und der Transistor M2r ausgeschaltet werden, wird das Potential V1 des Knotens n1 des Halteabschnitts HC gehalten und wird das Potential VSS des Knotens n1r des Halteabschnitts HCr gehalten. Wenn der Transistor M3 ausgeschaltet wird, fließt kein Strom von der Leitung OL durch die Schaltung MC in die Leitung VE. Wenn in ähnlicher Weise der Transistor M3r ausgeschaltet wird, fließt kein Strom von der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Es sei angemerkt, dass ab dem Zeitpunkt T4 bis zum Zeitpunkt T5 der Schalter SWH und der Schalter SWHB, welche in 8A dargestellt sind, eingeschaltet werden können, um die Potentiale der Leitung OL und der Leitung OLB zu initialisieren. Durch die Initialisierung der Potentiale der Leitung OL und der Leitung OLB können zum und nach dem Zeitpunkt T5 die Potentiale der Leitung OL und der Leitung OLB mithilfe der Ströme, die von der Schaltung MP ausgegeben werden, verändert werden.
  • Durch die Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 wird „+1“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Nachdem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt worden sind, können in 8 der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL und der Schalter SWLB ausgeschaltet werden. Es sei angemerkt, dass nach der Einstellung der ersten Daten (des Gewichtskoeffizienten) für die Schaltung MP der Schalter SWH und der Schalter SWHB eingeschaltet werden können, um die Potentiale der Leitung OL und der Leitung OLB zu initialisieren. Nach der Initialisierung der Potentiale der Leitung OL und der Leitung OLB können der Schalter SWH und der Schalter SWHB ausgeschaltet werden.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes)) „+1“ in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein hohes Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein niedriges Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r eingeschaltet und werden der Transistor M4 und der Transistor M4r ausgeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen leitenden Zustand versetzt werden und die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt werden.
  • Zu diesem Zeitpunkt werden in 8 der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen. Da in der Schaltung MC der Transistor M3 eingeschaltet ist und der Transistor M1r eingeschaltet ist (da er derart konfiguriert ist, dass I1 als Strommenge fließt), fließt ein Strom von der Leitung OL in die Leitung VE. Da in der Schaltung MC der Transistor M4 ausgeschaltet ist, fließt kein Strom von der Leitung OLB in die Leitung VE. Da andererseits in der Schaltung MCr der Transistor M3r eingeschaltet ist und der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Leitung OLB in die Leitung VEr. Da in der Schaltung MCr der Transistor M4r ausgeschaltet ist, fließt kein Strom von der Leitung OL in die Leitung VEr. Daher erhöht sich der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, nach dem Zeitpunkt T5 um I1, und der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich vor und nach dem Zeitpunkt T5 nicht. Zwischen der Schaltung AFP und der Leitung OL fließt daher der Strom IOL mit der Strommenge I1, und zwischen der Schaltung AFP und der Leitung OLB fließt kein Strom IOLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „+1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, „+1“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „+1“. Das Ergebnis „+1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL um I1 erhöht und der Strom IOLB nicht verändert. Es sei angemerkt, dass das Ergebnis „+1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • Es sei angemerkt, dass dann, wenn ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 dieser Bedingung beispielsweise der Strom, der von der Leitung OL in die Schaltung MC fließt, nicht auf I1, sondern auf I2 eingestellt wird, V2 in dem Halteabschnitt HC gehalten werden kann. Demzufolge wird „+2“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Wenn die ersten Daten (der Gewichtskoeffizient) „+2“ darstellen und das Signal des Neurons, das in die Schaltung MP eingegeben wird, „+1“ darstellt, beträgt das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „+2“. Das Ergebnis „+2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL um I2 erhöht und der Strom IOLB nicht verändert. Wenn auf diese Weise in der Schaltung MCr VSS in dem Halteabschnitt HCr gehalten wird und in der Schaltung MC die Strommenge auf diejenige, die sich von I1 unterscheidet, eingestellt wird, kann ein positiver Wert, der sich von „+1“ unterscheidet, als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt werden.
  • (Bedingung 3)
  • Als Nächstes wird beispielsweise der Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) w „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „+1“ darstellen. 18C ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T3 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T3 der Bedingung 1 verwiesen.
  • Ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 wird das Potential VSS von der Leitung OL in die Schaltung MC eingegeben und wird 1, als Strommenge von der Leitung OLB in die Schaltung MCr eingegeben. Dies erfolgt, indem in 8 der Schalter SWIB und der Schalter SWL eingeschaltet werden und der Schalter SWI, der Schalter SWO, der Schalter SWOB, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet werden. Dementsprechend wird das Potential des Knotens n1 des Halteabschnitts HC zu VSS und wird das Potential des Knotens n1r des Halteabschnitts HCr zu V1. Da demzufolge in der Schaltung MCr der Transistor M1 derart konfiguriert wird, dass 0 als Strommenge fließt, fließt kein Strom von der Leitung OL durch die Schaltung MC in die Leitung VE. Da in der Schaltung MCr der Transistor M1r derart konfiguriert wird, dass I1 als Strommenge fließt, fließt I1 als Strommenge von der Leitung OLB durch die Schaltung MCr in die Leitung VEr.
  • Ab dem Zeitpunkt T4 bis zum Zeitpunkt T5 wird ein niedriges Potential an die Leitung WL und die Leitung WX1L angelegt. Da dementsprechend ein niedriges Potential in die Gates des Transistors M2, des Transistors M2r, des Transistors M3 und des Transistors M3r eingegeben wird, werden der Transistor M2, der Transistor M2r, der Transistor M3 und der Transistor M3r ausgeschaltet. Wenn der Transistor M2 und der Transistor M2r ausgeschaltet werden, wird das Potential VSS des Knotens n1 des Halteabschnitts HC gehalten und wird das Potential V1 des Knotens n1r des Halteabschnitts HCr gehalten. Wenn der Transistor M3 ausgeschaltet wird, fließt kein Strom von der Leitung OL durch die Schaltung MC in die Leitung VE. Wenn in ähnlicher Weise der Transistor M3r ausgeschaltet wird, fließt kein Strom von der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Es sei angemerkt, dass ab dem Zeitpunkt T4 bis zum Zeitpunkt T5 der Schalter SWH und der Schalter SWHB, welche in 8A dargestellt sind, eingeschaltet werden können, um die Potentiale der Leitung OL und der Leitung OLB zu initialisieren. Durch die Initialisierung der Potentiale der Leitung OL und der Leitung OLB können zum und nach dem Zeitpunkt T5 die Potentiale der Leitung OL und der Leitung OLB mithilfe der Ströme, die von der Schaltung MP ausgegeben werden, verändert werden.
  • Durch die Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 wird „-1“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Nachdem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt worden sind, können in 8 der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL und der Schalter SWLB ausgeschaltet werden. Es sei angemerkt, dass nach der Einstellung der ersten Daten (des Gewichtskoeffizienten) für die Schaltung MP der Schalter SWH und der Schalter SWHB eingeschaltet werden können, um die Potentiale der Leitung OL und der Leitung OLB zu initialisieren. Nach der Initialisierung der Potentiale der Leitung OL und der Leitung OLB können der Schalter SWH und der Schalter SWHB ausgeschaltet werden.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes)) „+1“ in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein hohes Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein niedriges Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r eingeschaltet und werden der Transistor M4 und der Transistor M4r ausgeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen leitenden Zustand versetzt werden und die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt werden.
  • Zu diesem Zeitpunkt werden in 8 der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen. Da in der Schaltung MC der Transistor M3 eingeschaltet ist und der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Leitung OL in die Leitung VE. Da in der Schaltung MC der Transistor M4 ausgeschaltet ist, fließt kein Strom von der Leitung OLB in die Leitung VE. Da andererseits in der Schaltung MCr der Transistor M3r eingeschaltet ist und der Transistor M1r eingeschaltet ist (da er derart konfiguriert ist, dass I1 als Strommenge fließt), fließt ein Strom von der Leitung OLB in die Leitung VEr. Da in der Schaltung MCr der Transistor M4r ausgeschaltet ist, fließt kein Strom von der Leitung OL in die Leitung VEr. Daher verändert sich der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, vor und nach dem Zeitpunkt T5 nicht, und der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, erhöht sich nach dem Zeitpunkt T5 um I1. Zwischen der Schaltung AFP und der Leitung OL fließt daher kein Strom IOL, und zwischen der Schaltung AFP und der Leitung OLB fließt der Strom IOLB mit der Strommenge I1.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „+1“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „-1“. Das Ergebnis „-1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL nicht verändert und der Strom IOLB um I1 erhöht. Es sei angemerkt, dass das Ergebnis „-1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • Es sei angemerkt, dass dann, wenn ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 dieser Bedingung beispielsweise der Strom, der von der Leitung OLB in die Schaltung MCr fließt, nicht auf I1, sondern auf I2 eingestellt wird, V2 in dem Halteabschnitt HCr gehalten werden kann. Demzufolge wird „-2“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Wenn die ersten Daten (der Gewichtskoeffizient) „-2“ darstellen und die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, „+1“ darstellen, beträgt das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „-2“. Das Ergebnis „-2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL nicht verändert und der Strom IOLB um I2 erhöht. Wenn auf diese Weise in der Schaltung MC VSS in dem Halteabschnitt HC gehalten wird und in der Schaltung MCr die Strommenge auf diejenige, die sich von I1 unterscheidet, eingestellt wird, kann ein positiver Wert, der sich von „+1“ unterscheidet, als Gewichtskoeffizient der Schaltung MP eingestellt werden.
  • (Bedingung 4)
  • Für diese Bedingung wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „-1“ darstellen. 19A ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 1 verwiesen.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes)) „-1“ in die Schaltung MP ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein niedriges Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein hohes Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r ausgeschaltet und werden der Transistor M4 und der Transistor M4r eingeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen nichtleitenden Zustand versetzt werden und die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen leitenden Zustand versetzt werden.
  • Zu diesem Zeitpunkt werden in 8 der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL und der Schalter SWLB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen. Es sei angemerkt, dass, da der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), in der Schaltung MC kein Strom von der Leitung OL und der Leitung OLB in die Leitung VE fließt. Das heißt, dass sich der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, und der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T5 nicht verändern. In ähnlicher Weise fließt, da der Transistor M1r ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), in der Schaltung MCr kein Strom von der Leitung OL und der Leitung OLB in die Leitung VEr. Das heißt, dass sich weder der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, noch der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T5 verändert. Zwischen der Schaltung AFP und der Leitung OL fließt daher kein Strom IOL, und zwischen der Schaltung AFP und der Leitung OLB fließt kein Strom IOLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „-1“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom IOL noch der Strom IOLB verändert, was mit dem Ergebnis des Schaltungsbetriebs der Bedingung 1 übereinstimmt. Es sei angemerkt, dass das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) wie unter der Bedingung 1 in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • (Bedingung 5)
  • Für diese Bedingung wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „+1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „-1“ darstellen. 19B ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 2; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 2 verwiesen.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes)) „-1“ in die Schaltung MP ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein niedriges Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein hohes Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r ausgeschaltet und werden der Transistor M4 und der Transistor M4r eingeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen nichtleitenden Zustand versetzt werden und die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen leitenden Zustand versetzt werden.
  • Zu diesem Zeitpunkt werden in 8 der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen. Da in der Schaltung MC der Transistor M3 ausgeschaltet ist, fließt kein Strom von der Leitung OL in die Leitung VE. Da in der Schaltung MC der Transistor M4 eingeschaltet ist und der Transistor M1r eingeschaltet ist (da er derart konfiguriert ist, dass I1 als Strommenge fließt), fließt ein Strom von der Leitung OLB in die Leitung VE. Da andererseits in der Schaltung MCr der Transistor M3r ausgeschaltet ist, fließt kein Strom von der Leitung OLB in die Leitung VEr. Da in der Schaltung MCr der Transistor M4r eingeschaltet ist und der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Leitung OL in die Leitung VEr. Daher verändert sich der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, vor und nach dem Zeitpunkt T5 nicht, und der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, erhöht sich nach dem Zeitpunkt T5 um I1. Zwischen der Schaltung AFP und der Leitung OL fließt daher kein Strom IOL, und zwischen der Schaltung AFP und der Leitung OLB fließt der Strom IOLB mit der Strommenge I1.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „+1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „-1“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „-1”. Das Ergebnis „-1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL nicht verändert und der Strom IOLB um I1 erhöht, was dem Ergebnis des Schaltungsbetriebs der Bedingung 3 übereinstimmt. Es sei angemerkt, dass das Ergebnis „-1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) wie unter der Bedingung 3 in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • Es sei angemerkt, dass, wie für die Bedingung 2 beschrieben, ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 dieser Bedingung beispielsweise der Strom, der von der Leitung OL in die Schaltung MC fließt, nicht auf I1, sondern auf I2 eingestellt werden kann, damit V2 in dem Halteabschnitt HC gehalten werden kann. Demzufolge wird „+2“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Wenn die ersten Daten (der Gewichtskoeffizient) „+2“ darstellen und das Signal des Neurons, das in die Schaltung MP eingegeben wird, „-1“ darstellt, beträgt das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „-2“. Das Ergebnis „-2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL nicht verändert und der Strom IOLB um I2 erhöht. Wenn auf diese Weise in der Schaltung MCr VSS in dem Halteabschnitt HCr gehalten wird und in der Schaltung MC die Strommenge auf diejenige, die sich von I1 unterscheidet, eingestellt wird, kann ein positiver Wert, der sich von „+1“ unterscheidet, als Gewichtskoeffizient der Schaltung MP eingestellt werden.
  • (Bedingung 6)
  • Für diese Bedingung wird beispielsweise der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „-1“ darstellen. 19C ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 3; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 3 verwiesen.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes)) „-1“ in die Schaltung MP ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein niedriges Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein hohes Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3 und der Transistor M3r ausgeschaltet und werden der Transistor M4 und der Transistor M4r eingeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen nichtleitenden Zustand versetzt werden und die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen leitenden Zustand versetzt werden.
  • Zu diesem Zeitpunkt werden in 8 der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen. Da in der Schaltung MC der Transistor M3 ausgeschaltet ist, fließt kein Strom von der Leitung OL in die Leitung VE. Da in der Schaltung MC der Transistor M4 eingeschaltet ist und der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Leitung OLB in die Leitung VE. Da andererseits in der Schaltung MCr der Transistor M3r ausgeschaltet ist, fließt kein Strom von der Leitung OLB in die Leitung VEr. Da in der Schaltung MCr der Transistor M4r eingeschaltet ist und der Transistor M1 eingeschaltet ist (da er derart konfiguriert ist, dass I1 als Strommenge fließt), fließt ein Strom von der Leitung OL in die Leitung VEr. Daher erhöht sich der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, nach dem Zeitpunkt T5 um I1, und der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, verändert sich vor und nach dem Zeitpunkt T5 nicht. Zwischen der Schaltung AFP und der Leitung OL fließt daher der Strom IOL mit der Strommenge I1, und zwischen der Schaltung AFP und der Leitung OLB fließt kein Strom IOLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „-1“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „+1“. Das Ergebnis „+1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 der Strom IOL verändert und der Strom IOLB nicht verändert, was dem Ergebnis des Schaltungsbetriebs der Bedingung 2 übereinstimmt. Es sei angemerkt, dass das Ergebnis „+1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der ersten Daten (des Wertes des Signals des Neurons) wie unter der Bedingung 2 in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • Es sei angemerkt, dass, wie für die Bedingung 3 beschrieben, ab dem Zeitpunkt T3 bis zum Zeitpunkt T4 dieser Bedingung beispielsweise der Strom, der von der Leitung OLB in die Schaltung MCr fließt, nicht auf I1, sondern auf I2 eingestellt werden kann, damit V2 in dem Halteabschnitt HC gehalten werden kann. Demzufolge wird „-2“ als erste Daten (Gewichtskoeffizient) der Schaltung MP eingestellt. Wenn die ersten Daten (der Gewichtskoeffizient) „-2“ darstellen und die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, auf „-1“ darstellen, beträgt das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „+2“. Das Ergebnis „+2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 der Strom IOL nicht verändert und der Strom IOLB um I2 erhöht. Wenn auf diese Weise in der Schaltung MC VSS in dem Halteabschnitt HC gehalten wird und in der Schaltung MCr die Strommenge auf diejenige, die sich von I1 unterscheidet, eingestellt wird, kann ein positiver Wert, der sich von „+1“ unterscheidet, als Gewichtskoeffizient der Schaltung MP eingestellt werden.
  • (Bedingung 7)
  • Für diese Bedingung wird beispielsweise als Bedingung 7 der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „0“ darstellen. 20A ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 1; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 1 verwiesen.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes) „0“ in die Schaltung MP ein niedriges Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein niedriges Potential in die Gates des Transistors M3, des Transistors M3r, des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet. Das heißt, dass durch diesen Vorgang die Schaltung MC und die Leitung OL, die Schaltung MCr und die Leitung OLB, die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt werden.
  • In der Schaltung MC fließt daher unabhängig von der eingestellten Menge an Strom, der in den Transistor M1 fließt, kein Strom von der Leitung OL in eine der Leitung VE und der Leitung VEr. In der Schaltung MCr fließt ebenfalls unabhängig von der eingestellten Menge an Strom, der in den Transistor M1r fließt, kein Strom von der Leitung OLB in die andere der Leitung VE und der Leitung VEr. Das heißt, dass sich weder der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, noch der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T5 verändert.
  • Auch wenn dabei in 8 der Schalter SWO und der Schalter SWOB eingeschaltet werden und der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet werden, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen, fließt, wie vorstehend beschrieben, kein Strom IOL zwischen der Schaltung AFP und der Leitung OL und fließt kein Strom IOLB zwischen der Schaltung AFP und der Leitung OLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „0“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 weder der Strom IOL noch der Strom IOLB verändert, was den Ergebnissen des Schaltungsbetriebs der Bedingung 1 und der Bedingung 4 übereinstimmt. Es sei angemerkt, dass das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) wie unter der Bedingung 1 und der Bedingung 4 in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • (Bedingung 8)
  • Für diese Bedingung wird beispielsweise als Bedingung 8 der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „+1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „0“ darstellen. 20B ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 2; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 2 verwiesen.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes) „0“ in die Schaltung MP ein niedriges Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein niedriges Potential in die Gates des Transistors M3, des Transistors M3r, des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet. Das heißt, dass wie unter der Bedingung 7 durch diesen Vorgang unabhängig von den eingestellten Mengen an Strömen, die in den Transistor M1 und den Transistor M1r fließen, die Schaltung MC und die Leitung OL, die Schaltung MCr und die Leitung OLB, die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt werden. Daher fließt kein Strom von der Leitung OL in eine der Leitung VE und der Leitung VEr, und kein Strom fließt von der Leitung OLB in die andere der Leitung VE und der Leitung VEr; dementsprechend verändert sich weder der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, noch der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T5.
  • Auch wenn dabei in 8 der Schalter SWO und der Schalter SWOB eingeschaltet werden und der Schalter SWI, der Schalter SWIB, der Schalter SWL und der Schalter SWLB ausgeschaltet werden, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen, fließt, wie vorstehend beschrieben, kein Strom IOL zwischen der Schaltung AFP und der Leitung OL und fließt kein Strom IOLB zwischen der Schaltung AFP und der Leitung OLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „+1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „0“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T5 weder der Strom IOL noch der Strom IOLB verändert, was den Ergebnissen des Schaltungsbetriebs der Bedingung 1, der Bedingung 4 und der Bedingung 7 übereinstimmt. Es sei angemerkt, dass das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) wie unter der Bedingung 1, der Bedingung 4 und der Bedingung 7 in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • (Bedingung 9)
  • Für diese Bedingung wird beispielsweise als Bedingung 9 der Betrieb der Schaltung MP in dem Fall in Betracht gezogen, in dem die ersten Daten (der Gewichtskoeffizient) „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „0“ darstellen. 20C ist ein Zeitdiagramm der Schaltung MP in diesem Fall.
  • Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 sind ähnlich den Vorgängen ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 3; dafür wird daher auf die Beschreibung der Vorgänge ab dem Zeitpunkt T1 bis zum Zeitpunkt T5 der Bedingung 3 verwiesen.
  • Zum und nach dem Zeitpunkt T5 wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons (des errechneten Wertes)) „0“ in die Schaltung MP ein niedriges Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Zu diesem Zeitpunkt wird ein niedriges Potential in die Gates des Transistors M3, des Transistors M3r, des Transistors M4 und des Transistors M4r eingegeben. Demzufolge werden die Transistoren M3 und M3r, der Transistor M4 und der Transistor M4r ausgeschaltet. Das heißt, dass wie unter der Bedingung 7 durch diesen Vorgang unabhängig von den eingestellten Mengen an Strömen, die in den Transistor M1 und den Transistor M1r fließen, die Schaltung MC und die Leitung OL, die Schaltung MCr und die Leitung OLB, die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt werden. Daher fließt kein Strom von der Leitung OL in eine der Leitung VE und der Leitung VEr, und kein Strom fließt von der Leitung OLB in die andere der Leitung VE und der Leitung VEr; dementsprechend verändert sich weder der Strom IOL, der aus dem Knoten outa der Leitung OL ausgegeben wird, noch der Strom IOLB, der aus dem Knoten outb der Leitung OLB ausgegeben wird, vor und nach dem Zeitpunkt T5.
  • Auch wenn dabei in 8 der Schalter SWO und der Schalter SWOB eingeschaltet werden und der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet werden, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen, fließt, wie vorstehend beschrieben, kein Strom IOL zwischen der Schaltung AFP und der Leitung OL und fließt kein Strom IOLB zwischen der Schaltung AFP und der Leitung OLB.
  • Übrigens beträgt, da bei dieser Bedingung die ersten Daten (der Gewichtskoeffizient) „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons (der errechnete Wert)), die in die Schaltung MP eingegeben werden, „0“ darstellen, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) gemäß der Formel (1.1) „0“. Das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) entspricht dem Betrieb der Schaltung MP in dem Fall, in dem sich zum und nach dem Zeitpunkt T6 weder der Strom IOL noch der Strom IOLB verändert, was den Ergebnissen des Schaltungsbetriebs der Bedingung 1, der Bedingung 4, der Bedingung 7 und der Bedingung 8 übereinstimmt. Es sei angemerkt, dass das Ergebnis „0“ als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) wie unter der Bedingung 1, der Bedingung 4, der Bedingung 7 und der Bedingung 8 in 8 als Signal zj (k) von der Schaltung AFP ausgegeben wird.
  • Die Ergebnisse der Betriebsbeispiele der vorstehend beschriebenen Bedingungen 1 bis 9 sind in der folgenden Tabelle zusammengefasst. Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential als „high“ und ein niedriges Potential als „low“ bezeichnet wird.
  • [Tabelle 2]
    Bedingung Gewichtskoeffizient n1 n1r Signal X1L X2L Gewichtskoeffizient × Signal Änderungsbetrag von IOL Änderungsbetrag von IOLB
    Bedingung 1 0 VSS VSS +1 high low 0 0 0
    Bedingung 2 +1 V1 VSS +1 high low +1 I1 0
    Bedingung 3 -1 VSS V1 +1 high low -1 0 I1
    Bedingung 4 0 VSS VSS -1 low high 0 0 0
    Bedingung 5 +1 V1 VSS -1 low high -1 0 I1
    Bedingung 6 -1 VSS V1 -1 low high +1 I1 0
    Bedingung 7 0 VSS VSS 0 low low 0 0 0
    Bedingung 8 +1 V1 VSS 0 low low 0 0 0
    Bedingung 9 -1 VSS V1 0 low low 0 0 0
  • Hier ist beispielsweise der Fall gezeigt worden, in dem die Leitung OL und die Leitung OLB jeweils mit einer Schaltung MC und einer Schaltung MCr verbunden sind. Wenn im Gegensatz dazu, wie beispielsweise in 2, 3, 4, 7, 11, 12 und 6 dargestellt, die Leitung OL und die Leitung OLB jeweils mit einer Vielzahl von Schaltungen MC und einer Vielzahl von Schaltungen MCr verbunden sind, werden Ströme, die von den jeweiligen Schaltungen MC und den jeweiligen Schaltungen MCr ausgegeben werden, nach der Kirchhoffschen Knotenregel addiert. Demzufolge wird eine Addition durchgeführt. Mit anderen Worten: In jeder der Schaltungen MC und der Schaltungen MCr wird eine Multiplikation durchgeführt, und eine Addition wird durch Addieren der Ströme aus der Vielzahl von Schaltungen MC und der Vielzahl von Schaltungen MCr durchgeführt. Auf diese Weise wird eine Multiply-Accumulate-Operation durchgeführt.
  • Übrigens kann dann, wenn beim Betrieb der Schaltung MP eine Berechnung unter Verwendung von lediglich zwei Werten „+1“ und „-1“ als ersten Daten (Gewichtskoeffizienten) und lediglich zwei Werten „+1“ und „-1“ als zweiten Daten (Wert des Signals des Neurons) durchgeführt wird, die Schaltung MP wie eine Nicht-Schaltung (Koinzidenzschaltung) einer Kontravalenz funktionieren.
  • Wenn beim Betrieb der Schaltung MP eine Berechnung unter Verwendung von lediglich zwei Werten „+1“ und „0“ als ersten Daten (Gewichtskoeffizienten) und lediglich von zwei Werten „+1“ und „0“ als zweiten Daten (Wert des Signals des Neurons) durchgeführt wird, kann die Schaltung MP wie eine Konjunktionsschaltung funktionieren.
  • Übrigens können, obwohl in diesem Betriebsbeispiel die Potentiale, die in den Halteabschnitten HC und HCr der Schaltungen MC und MCr der Schaltung MP gehalten werden, mehrwertig, wie z. B. VSS, V1 und V2, sind, auch binäre Potentiale oder Analogwerte aufweisende Potentiale in den Halteabschnitten HC und HCr gehalten werden. Wenn die ersten Daten (der Gewichtskoeffizient) beispielsweise einen „positiven Analogwert“ darstellen, wird ein hohes analoges Potential an dem Knoten n1 des Halteabschnitts HC und ein niedriges Potential an dem Knoten n1r des Halteabschnitts HCr gehalten. Wenn die ersten Daten (der Gewichtskoeffizient) einen „negativen Analogwert“ darstellen, wird beispielsweise ein niedriges Potential an dem Knoten n1 des Halteabschnitts HC und ein hohes analoges Potential an dem Knoten n1r des Halteabschnitts HCr gehalten. Des Weiteren entsprechen die Höhen des Stroms IOL und des Stroms IOLB jeweils dem analogen Potential. Das Halten der Potentiale, die Analogwerte aufweisen, in den Halteabschnitten HC und HCr ist nicht auf das Betriebsbeispiel der Schaltung MP in 15A beschränkt und kann auch in einer anderen Schaltung MP, die in dieser Beschreibung und dergleichen beschrieben wird, vorgenommen werden.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 2>
  • Als Nächstes wird ein Beispiel für die Schaltungskonfiguration beschrieben, die sich von den Schaltungskonfigurationen in 15A bis 15C, 16A und 16B unterscheidet und auf die in 9B dargestellte Schaltung MP angewendet werden kann.
  • Die in 21A dargestellte Schaltung MP ist ein Konfigurationsbeispiel der Schaltung MP in 9B und unterscheidet sich von der Schaltung MP in 15A dahingehend, dass der zweite Anschluss des Transistors M2 elektrisch nicht mit der Leitung OL, sondern mit dem zweiten Anschluss des Transistors M1, dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden ist und dass ein zweiter Anschluss des Transistors M2r elektrisch nicht mit der Leitung OLB, sondern mit dem zweiten Anschluss des Transistors M1r, einem ersten Anschluss des Transistors M3r und einem ersten Anschluss des Transistors M4r verbunden ist.
  • Die Schaltung MP in 21A kann auf ähnliche Weise wie die Schaltung MP in 15A arbeiten.
  • Es wird ein weiteres Beispiel für die Schaltungskonfiguration beschrieben, die sich von derjenigen in 21A unterscheidet und auf die in 9B dargestellte Schaltung MP angewendet werden kann. Die in 21B dargestellte Schaltung MP ist ein Konfigurationsbeispiel der Schaltung MP in 9B und unterscheidet sich von der Schaltung MP in 15A dahingehend, dass die Schaltung MC einen Transistor M1c umfasst und der erste Anschluss des Transistors M4 elektrisch nicht mit dem zweiten Anschluss des Transistors M1 und dem zweiten Anschluss des Transistors M3, sondern mit dem Transistor M1c verbunden ist und dass die Schaltung MCr einen Transistor M1cr umfasst und der erste Anschluss des Transistors M4r elektrisch nicht mit dem zweiten Anschluss des Transistors M1r und einem zweiten Anschluss des Transistors M3r, sondern mit dem Transistor M1cr verbunden ist.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, der Transistor M1c und der Transistor M1cr, welche eingeschaltet sind, schließlich im gesättigten Bereich arbeiten können. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, können der Transistor M1c und der Transistor M1cr auch im linearen Bereich arbeiten. Es sei angemerkt, dass dann, wenn die ersten Daten (hier beispielsweise der Gewichtskoeffizient) einen Analogwert darstellen, beispielsweise der Transistor M1c und der Transistor M1cr je nach der Größe der ersten Daten (des Gewichtskoeffizienten) sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten können.
  • In der Schaltung MP in 21B ist ein erster Anschluss des Transistors M1c elektrisch mit der Leitung VE verbunden. Ein Gate des Transistors M1c ist elektrisch mit dem Gate des Transistors M1, dem ersten Anschluss des Transistors M2 und dem ersten Anschluss des Kondensators C1 verbunden. Zudem ist ein zweiter Anschluss des Transistors M1c elektrisch mit dem ersten Anschluss des Transistors M4 verbunden.
  • Es sei angemerkt, dass in der Schaltung MP in 21B die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden.
  • Zudem wird die Beschreibung der Abschnitte der Schaltung MP in 21B weggelassen, die eine Verbindungskonfiguration aufweisen, die derjenigen der Schaltung MP in 15A ähnlich ist.
  • In der Schaltung MP in 21B werden die Ströme, die in den Transistor M3 und den Transistor M4 fließen, durch die Potentiale der Gates des Transistors M1 und des Transistors M1c bestimmt. Es sei angemerkt, dass beispielsweise die Größen, z. B. die Kanallängen und die Kanalbreiten, des Transistors M1 und des Transistors M1c vorzugsweise einander gleich sind. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen. Des Weiteren können die Ströme, die in den Transistor M3 und den Transistor M4 fließen, ausgeglichen werden.
  • Die Schaltung MP in 21B kann auf ähnliche Weise wie die Schaltung MP in 15A arbeiten.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 3>
  • Als Nächstes wird ein Beispiel für eine Schaltungskonfiguration beschrieben, die auf die in 9E dargestellte Schaltung MP angewendet werden kann.
  • Die in 22A dargestellte Schaltung MP ist ein Konfigurationsbeispiel der Schaltung MP in 9E und unterscheidet sich von der Schaltung MP in 15A dahingehend, dass die Schaltung MC einen Transistor M5 umfasst und die Schaltung MCr einen Transistor M5r umfasst und dass die Schaltung MP elektrisch mit der Leitung IL und der Leitung ILB verbunden ist.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, der Transistor M5 und der Transistor M5r, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten können. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • In der Schaltung MP in 22A ist ein erster Anschluss des Transistors M5 elektrisch mit dem zweiten Anschluss des Transistors M2 und der Leitung IL verbunden. Ein zweiter Anschluss des Transistors M5 ist elektrisch mit dem zweiten Anschluss des Transistors M1, dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden. Ein Gate des Transistors M5 ist elektrisch mit der Leitung WL verbunden.
  • Es sei angemerkt, dass in der Schaltung MP in 22A die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden.
  • Zudem wird die Beschreibung der Abschnitte der Schaltung MP in 22A weggelassen, die eine Verbindungskonfiguration aufweisen, die derjenigen der Schaltung MP in 15A ähnlich ist.
  • In der Schaltung MP in 22A sind wie im Konfigurationsbeispiel 1 und Konfigurationsbeispiel 2 die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M1, des Transistors M2, des Transistors M3 und des Transistors M4 vorzugsweise gleich den Größen des Transistors M1r, des Transistors M2r, des Transistors M3r bzw. des Transistors M4r. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen. Zudem ist die Größe des Transistors M5 vorzugsweise gleich der Größe des Transistors M5r.
  • Die Einstellung der Ströme für die Schaltungen MC und MCr erfolgt, indem die Leitung WL mit einem hohen Potential versorgt wird, um den Transistor M2, den Transistor M2r, den Transistor M5 und den Transistor M5r einzuschalten. Nachdem die Ströme für die Schaltung MC und die Schaltung MCr eingestellt worden sind, wird zum Halten der für den Halteabschnitt HC und den Halteabschnitt HCr eingestellten Potentiale die Leitung WL mit einem niedrigen Potential versorgt, um den Transistor M2, den Transistor M2r, den Transistor M5 und den Transistor M5r auszuschalten.
  • In der im Konfigurationsbeispiel 1 und Konfigurationsbeispiel 2 beschriebenen Schaltung MP sind die Leitung, die die zweiten Daten (hier beispielsweise den Wert des Signals des Neurons) überträgt, und die Leitung zum Zuführen der Informationen (z. B. Spannungen oder Ströme), die den ersten Daten (hier beispielsweise dem Gewichtskoeffizienten) entsprechen, zu der Schaltung MP oder zum Halten dieser in die Leitung WX1L zusammengefügt; jedoch ermöglicht die Konfiguration der Schaltung MP in 22, dass die Leitung X1L als Leitung, die die zweiten Daten (den Wert des Signals des Neurons) überträgt, dient und die Leitung WL als Leitung zum Zuführen der Informationen (z. B. Spannungen oder Ströme), die den ersten Daten (dem Gewichtskoeffizienten) entsprechen, zu der Schaltung MP oder zum Halten dieser dient. Das heißt, dass man sagen kann, dass in der Schaltung MP in 22 die Leitung WX1L der Schaltung MP im Konfigurationsbeispiel 1 und Konfigurationsbeispiel 2 nach ihren Funktionen geteilt ist.
  • 22B stellt eine Schaltungskonfiguration dar, die sich von derjenigen der Schaltung MP in 22A unterscheidet.
  • Die in 22B dargestellte Schaltung MP weist eine Konfiguration auf, in der die elektrische Verbindung der ersten Anschlüsse des Transistors M5 und des Transistors M5r der Schaltung MP in 22A verändert ist. In der Schaltung MP in 22B ist insbesondere der erste Anschluss des Transistors M5 elektrisch mit dem ersten Anschluss des Transistors M2, dem Gate des Transistors M1 und dem ersten Anschluss des Kondensators C1 verbunden.
  • Die Konfiguration der in 22B dargestellten Schaltung MP ermöglicht, dass die Schaltung MP in 22B im Wesentlichen auf die gleiche Weise wie die Schaltung MP in 22A arbeitet.
  • Es sei angemerkt, dass in der in 22A und 22B dargestellten Schaltung MP die Leitung IL mit der Leitung OL vereinigt werden kann und die Leitung ILB mit der Leitung OLB vereinigt werden kann. Wenn beispielsweise in der in 22A dargestellten Schaltung MP die Leitung IL mit der Leitung OL vereinigt wird und die Leitung ILB mit der Leitung OLB vereinigt wird, kann die Konfiguration der in 23A dargestellten Schaltung MP erhalten werden. Wenn beispielsweise in der in 22B dargestellten Schaltung MP die Leitung IL mit der Leitung OL vereinigt wird und die Leitung ILB mit der Leitung OLB vereinigt wird, kann die Konfiguration der in 23B dargestellten Schaltung MP erhalten werden. Es sei angemerkt, dass die Schaltungskonfigurationen der Schaltung MP in 23A und 23B auf die in 9A dargestellte Schaltung MP angewendet werden können; bezüglich des Betriebs der Schaltung MP in 23A und 23B wird auf die Beschreibung des Betriebs der Schaltung MP in 15A verwiesen.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 4>
  • Die in 24 dargestellte Schaltung MP ist ein Beispiel für eine Schaltung, die im Unterschied zu der Schaltung MP in 15A nicht nur den Halteabschnitt HC und den Halteabschnitt HCr, sondern auch einen Halteabschnitt HCs und einen Halteabschnitt HCsr umfasst.
  • Die Schaltung MC, die in der Schaltung MP in 24 enthalten ist, umfasst zusätzlich zu den Schaltungselementen der Schaltung MP in 21A einen Transistor M1s, einen Transistor M2s, einen Transistor M6, einen Transistor M6s und einen Kondensator C1s. Die Schaltung MCr, die in der Schaltung MP in 20 enthalten ist, umfasst Schaltungselemente, die denjenigen der Schaltung MC ähnlich sind, nämlich einen Transistor M1sr, einen Transistor M2sr, einen Transistor M6r, einen Transistor M6sr und einen Kondensator C1sr, welche dem Transistor M1s, dem Transistor M2s, dem Transistor M6, dem Transistor M6s bzw. dem Kondensator C1s der Schaltung MC entsprechen. Es sei angemerkt, dass der Transistor M2s und der Kondensator C1s in dem Halteabschnitt HCs enthalten sind und der Transistor M2sr und der Kondensator C1sr in dem Halteabschnitt HCs enthalten sind.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, der Transistor M2s, der Transistor M6, der Transistor M6s, der Transistor M6r und der Transistor M6sr, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten können. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Als Nächstes wird eine Konfiguration der Schaltung MP in 24 beschrieben. Es sei angemerkt, dass die Beschreibung der Abschnitte der Schaltung MP in 24 weggelassen wird, die eine Konfiguration aufweisen, die derjenigen der Schaltung MP in 21A ähnlich ist.
  • In der Schaltung MP in 24 ist der zweite Anschluss des Transistors M1 elektrisch mit dem zweiten Anschluss des Transistors M2 und einem ersten Anschluss des Transistors M6 verbunden. Ein zweiter Anschluss des Transistors M6 ist elektrisch mit dem ersten Anschluss des Transistors M3 und dem zweiten Anschluss des Transistors M4 verbunden. Ein Gate des Transistors M6 ist elektrisch mit einer Leitung S1L verbunden. Ein erster Anschluss des Transistors M1s ist elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M1s ist elektrisch mit einem ersten Anschluss des Transistors M6s verbunden. Ein Gate des Transistors M1s ist elektrisch mit einem ersten Anschluss des Kondensators C1s und einem ersten Anschluss des Transistors M2s verbunden. Ein zweiter Anschluss des Kondensators C1s ist elektrisch mit der Leitung VE verbunden. Der zweite Anschluss des Transistors M2 ist elektrisch mit dem zweiten Anschluss des Transistors M1s und dem ersten Anschluss des Transistors M6s verbunden. Der zweite Anschluss des Transistors M6s ist elektrisch mit dem ersten Anschluss des Transistors M3 und dem zweiten Anschluss des Transistors M4 verbunden. Ein Gate des Transistors M6s ist elektrisch mit einer Leitung S2L verbunden.
  • In der Schaltung MP in 24 weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden.
  • Die Leitung S1L dient als Spannungsleitung, die ein Potential zum Ein- oder Ausschalten des Transistors M6 und des Transistors M6r zuführt, und die Leitung S2L dient als Spannungsleitung, die ein Potential zum Ein- oder Ausschalten des Transistors M6s und des Transistors M6sr zuführt.
  • In der Schaltung MP in 24 sind die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M6, des Transistors M6s, des Transistors M6r und des Transistors M6sr vorzugsweise einander gleich. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen.
  • Wenn beispielsweise die Konfiguration der in 24 dargestellten Schaltung MP auf die in 11 dargestellte Rechenschaltung 150 angewendet wird, kann die Schaltung MP der Rechenschaltung 150 zwei Arten von ersten Daten (hier beispielsweise Gewichtskoeffizienten) halten. In der Schaltung MP in 24 können insbesondere Potentiale, die ersten ersten Daten (einem ersten Gewichtskoeffizienten) entsprechen, in dem Halteabschnitt HC der Schaltung MC und dem Halteabschnitt HCr der Schaltung MCr gehalten werden und können Potentiale, die zweiten ersten Daten (einem zweiten Gewichtskoeffizienten) entsprechen, in dem Halteabschnitt HCs der Schaltung MC und dem Halteabschnitt HCsr der Schaltung MC gehalten werden. In der Schaltung MP in 24 können ferner die ersten Daten (die Gewichtskoeffizienten), die für eine Berechnung verwendet werden, je nach den Potentialen, die von der Leitung S1L und der Leitung S2L geliefert werden, umgeschaltet werden. Beispielsweise werden Potentiale, die den ersten Daten (den Gewichtskoeffizienten) w1 (k-1)j(k) bis wm (k-1)j(k) entsprechen, in den jeweiligen Halteabschnitten HC und den jeweiligen Halteabschnitten HCr gehalten, welche in den Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 150 enthalten sind, Potentiale, die den ersten Daten (den Gewichtskoeffizienten) w1 (k-1)j(k) bis wm (k-1)j(k) (hier ist h eine Ganzzahl, die 1 oder mehr ist und sich von j unterscheidet) entsprechen, werden in den jeweiligen Halteabschnitten HCs und den jeweiligen Halteabschnitten HCsr gehalten, welche in den Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 110 enthalten sind, und Potentiale, die den Signalen z1 (k-1) bis zm (k-1) entsprechen, werden in die Leitungen XLS[1] bis XLS[m] (die Leitung WX1L und die Leitung X2L in der Schaltung MP in 24) eingegeben. Wenn zu diesem Zeitpunkt ein hohes Potential an die Leitung S1L angelegt wird, um den Transistor M6 und den Transistor M6r einzuschalten, und ein niedriges Potential an die Leitung S2L angelegt wird, um den Transistor M6s und den Transistor M6sr auszuschalten, können die Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 150 eine Aktivierungsfunktion und eine Produktsumme der Gewichtskoeffizienten w1 (k-1)j(k) bis wm (k-1)j(k) und der Signale z1 (k-1) bis zm (k-1) berechnen. Wenn ein niedriges Potential an die Leitung S1L angelegt wird, um den Transistor M6 und den Transistor M6r auszuschalten, und ein hohes Potential an die Leitung S2L angelegt wird, um den Transistor M6s und den Transistor M6sr einzuschalten, können die Schaltungen MP[1,j] bis MP[m,j] der Rechenschaltung 150 eine Aktivierungsfunktion und eine Produktsumme der Gewichtskoeffizienten w1 (k-1)j(k) bis wm (k-1)j(k) und der Signale z1 (k-1) bis zm (k-1) berechnen.
  • Wenn, wie vorstehend beschrieben, die Schaltung MP in 24 für die Rechenschaltung 150 eingesetzt wird, können zwei Gewichtskoeffizienten gehalten werden und können diese Gewichtskoeffizienten bei der Berechnung der Produktsumme und der Aktivierungsfunktion umgeschaltet werden. Die Rechenschaltung 150, die die Schaltung MP in 24 umfasst, ist beispielsweise in dem Fall, in dem die Anzahl von Neuronen in der k-ten Schicht mehr als n ist, oder in dem Fall wirksam, in dem eine Berechnung in einer Zwischenschicht durchgeführt wird, die sich von der k-ten Schicht unterscheidet. Obwohl in der Schaltung MP in 24 die Schaltung MC und die Schaltung MCr jeweils zwei Halteabschnitte umfassen, können die Schaltung MC und die Schaltung MCr jeweils je nach Umständen drei oder mehr Halteabschnitte umfassen.
  • Die Schaltung MP, die in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, ist nicht auf die Schaltung MP in 24 beschränkt. Hinsichtlich der Schaltung MP der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltungskonfiguration der Schaltung MP in 24 je nach Umständen verändert werden.
  • Beispielsweise weist die in 25 dargestellte Schaltung MP eine Schaltungskonfiguration auf, die von derjenigen der Schaltung MP in 24 verändert ist. Die Schaltung MP in 25 ist insbesondere von der Schaltung MP in 24 dahingehend verändert, dass ein Transistor M3s, ein Transistor M4s, ein Transistor M3sr und ein Transistor M4sr hinzugefügt sind und die elektrische Verbindung verändert ist. Ein erster Anschluss des Transistors M3s ist elektrisch mit einem zweiten Anschluss des Transistors M6s und einem ersten Anschluss des Transistors M4s verbunden, ein zweiter Anschluss des Transistor M3s ist elektrisch mit der Leitung OL verbunden, und ein Gate des Transistors M3s ist elektrisch mit der Leitung WX1L verbunden. Ein zweiter Anschluss des Transistors M4s ist elektrisch mit der Leitung OLB verbunden, und ein Gate des Transistors M4s ist elektrisch mit der Leitung X2L verbunden.
  • Es sei angemerkt, dass in der Schaltung MP in 25 die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden. In der Schaltung MCr ist ein zweiter Anschluss des Transistors M3sr elektrisch mit der Leitung OL verbunden und ist ein zweiter Anschluss des Transistors M4sr elektrisch mit der Leitung OLB verbunden.
  • In der Schaltung MP in 25 sind die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M3, des Transistors M3s, des Transistors M3r, des Transistors M3sr, des Transistors M4, des Transistors M4s, des Transistors M4r und des Transistors M4sr vorzugsweise einander gleich. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen.
  • Durch den Betrieb, der demjenigen der Schaltung MP in 24 ähnlich ist, kann die Schaltung MP in 25 zwei Arten von ersten Daten (Gewichtskoeffizienten) halten, und bei der Berechnung der Produktsumme und der Aktivierungsfunktion können diese ersten Daten (Gewichtskoeffizienten) umgeschaltet werden. Obwohl in der Schaltung MP in 25 die Schaltung MC und die Schaltung MCr jeweils zwei Halteabschnitte umfassen, können die Schaltung MC und die Schaltung MCr jeweils je nach Umständen drei oder mehr Halteabschnitte umfassen.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 5>
  • Die in 26 dargestellte Schaltung MP umfasst im Unterschied zu der Schaltung MP in 21A beispielsweise den Transistor M1, einen Transistor M1-2b und einen Transistor M1-3b in der Schaltung MC, welche sich durch das Verhältnis der Kanalbreite (nachstehend als W-Länge bezeichnet) zu der Kanallänge (nachstehend als L-Länge bezeichnet) voneinander unterscheiden. Es sei angemerkt, dass abgesehen von dem Transistor M1, dem Transistor M1-2b und dem Transistor M1-3b weitere Transistoren bereitgestellt sein können oder der Transistor M1-3b und der Transistor M1-2b nicht notwendigerweise bereitgestellt sein müssen.
  • Die Schaltung MC, die in der Schaltung MP in 26 enthalten ist, umfasst zusätzlich zu den Schaltungselementen der Schaltung MP in 21A ferner einen Transistor M3-2b, einen Transistor M4-2b, einen Transistor M3-3b und einen Transistor M4-3b.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M1-2b und der Transistor M1-3b, welche eingeschaltet sind, wie der Transistor M1 schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, können der Transistor M1-2b und der Transistor M1-3b auch im linearen Bereich arbeiten. Es sei angemerkt, dass dann, wenn die ersten Daten (hier beispielsweise der Gewichtskoeffizient) einen Analogwert darstellen, beispielsweise der Transistor M1-2b und der Transistor M1-3b je nach der Größe der ersten Daten (des Gewichtskoeffizienten) sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten können.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M3-2b, der Transistor M4-2b, der Transistor M3-3b und der Transistor M4-3b, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Als Nächstes wird eine Konfiguration der Schaltung MP in 26 beschrieben. Es sei angemerkt, dass die Beschreibung der Abschnitte der Schaltung MP in 26 weggelassen wird, die eine Konfiguration aufweisen, die derjenigen der Schaltung MP in 21A ähnlich ist.
  • In der Schaltung MC der Schaltung MP in 26 ist ein erster Anschluss des Transistors M1-2b elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M1-2b ist elektrisch mit einem ersten Anschluss des Transistors M3-2b und einem ersten Anschluss des Transistors M4-2b verbunden. Ein Gate des Transistors M1-2b ist elektrisch mit dem ersten Anschluss des Transistors M2 und dem ersten Anschluss des Kondensators C1 verbunden. Ein zweiter Anschluss des Transistors M3-2b ist elektrisch mit der Leitung OL verbunden. Ein Gate des Transistors M3-2b ist elektrisch mit einer Leitung X1L2b verbunden. Ein zweiter Anschluss des Transistors M4-2b ist elektrisch mit der Leitung OLB verbunden. Ein Gate des Transistors M4-2b ist elektrisch mit einer Leitung X2L2b verbunden. Ein erster Anschluss des Transistors M1-3b ist elektrisch mit der Leitung VE verbunden. Ein zweiter Anschluss des Transistors M1-3b ist elektrisch mit einem ersten Anschluss des Transistors M3-3b und einem ersten Anschluss des Transistors M4-3b verbunden. Ein Gate des Transistors M1-3b ist elektrisch mit dem ersten Anschluss des Transistors M2 und dem ersten Anschluss des Kondensators C1 verbunden. Ein zweiter Anschluss des Transistors M3-3b ist elektrisch mit der Leitung OL verbunden. Ein Gate des Transistors M3-3b ist elektrisch mit einer Leitung X1L3b verbunden. Ein zweiter Anschluss des Transistors M4-3b ist elektrisch mit der Leitung OLB verbunden. Ein Gate des Transistors M4-3b ist elektrisch mit einer Leitung X2L3b verbunden.
  • Es sei angemerkt, dass in der Schaltung MP in 26 die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden. Ein zweiter Anschluss des Transistors M3-2br ist elektrisch mit der Leitung OLB verbunden, ein zweiter Anschluss des Transistors M4-2br ist elektrisch mit der Leitung OL verbunden, ein zweiter Anschluss des Transistors M3-3br ist elektrisch mit der Leitung OLB verbunden, und ein zweiter Anschluss des Transistors M4-3br ist elektrisch mit der Leitung OL verbunden.
  • In der Schaltung MP in 26 sind die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M3, des Transistors M3-2b, des Transistors M3-3b, des Transistors M3r, des Transistors M3-2br, des Transistors M3-3br, des Transistors M4, des Transistors M4-2b, des Transistors M4-3b, des Transistors M4r, des Transistors M4-2br und des Transistors M4-3br vorzugsweise einander gleich. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen.
  • Die Leitung X1L2b ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M3-2b und des Transistors M3-2br, die Leitung X2L2b ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M4-2b und des Transistors M4-2br, die Leitung X1L3b ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M3-3b und des Transistors M3-3br, und die Leitung X2L3b ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M4-3b und des Transistors M4-3br.
  • Wenn das Verhältnis der W-Länge zu der L-Länge des Transistors M1 durch W/L dargestellt wird, beträgt das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b vorzugsweise 2 × W/L und beträgt das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b vorzugsweise 4 × W/L. Da der Strom, der zwischen einer Source und einem Drain eines Transistors fließt, proportional zur Kanalbreite/Kanallänge ist, sind die Ströme, die in den Transistor M1-2b und den Transistor M1-3b fließen, ungefähr das Doppelte bzw. ungefähr das Vierfache des Stroms, der in den Transistor M1 fließt, wobei die Strukturen, die Strukturbedingungen und dergleichen des Transistors M1, des Transistors M1-2b und des Transistors M1-3b mit Ausnahme der Kanalbreite/Kanallänge gleich sind. Das heißt, dass das Verhältnis der Strommengen, die in den Transistor M1, den Transistor M1-2b und den Transistor M1-3b fließen, ungefähr 1:2:4 beträgt. Es sei angemerkt, dass der Fall in Betracht gezogen wird, in dem die Schaltung MC, die in der Schaltung MP in 26 enthalten ist, weitere Transistoren M1, beispielsweise Q (Q ist eine Ganzzahl von 4 oder mehr) Transistoren, umfasst. Ein erster Transistor wird als Transistor M1 bezeichnet, ein zweiter Transistor wird als Transistor M1-2b bezeichnet, ein dritter Transistor wird als Transistor M1-3b bezeichnet, und das Verhältnis der W-Länge zu der L-Länge eines q-ten (q ist eine Ganzzahl von mehr als oder gleich 4 und weniger als oder gleich Q) Transistors ist das 2(q-1)-Fache des Verhältnisses der W-Länge zu der L-Länge des Transistors M1; das Verhältnis der Strommengen, die in den ersten Transistor, den zweiten Transistor, den dritten Transistor und den q-ten Transistor fließen beträgt 1:2:4:2(q-1). Das heißt, dass die Schaltung MC, die in der Schaltung MP in 26 enthalten ist, die Q Transistoren derart umfassen kann, dass die Mengen an in diese fließenden Strömen ein Zweierpotenz-Verhältnis aufweisen.
  • Wenn beispielsweise Iut die Strommenge darstellt, die zwischen der Source und dem Drain des Transistors M1 fließt, betragen gemäß den vorstehenden Verhältnissen der Kanalbreite/Kanallänge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b die Strommengen, die den Transistor M1-2b und den Transistor M1-3b fließen, 2Iut bzw. 4Iut.
  • Das Verhältnis der W-Länge zu der L-Länge des Transistors M1 r ist vorzugsweise gleich dem Verhältnis der W-Länge zu der L-Länge des Transistors M1, das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2br ist vorzugsweise gleich dem Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b, und das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3br ist vorzugsweise gleich dem Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b.
  • Nun wird die Strommenge, die von der Leitung OL in die Schaltung MC fließt, in Betracht gezogen. In diesem Fall werden für die Schaltung MP positive erste Daten (ein positiver Gewichtskoeffizient) eingestellt, wird mindestens einer des Transistors M3, des Transistors M3-2b und des Transistors M3-3b eingeschaltet und werden der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet. Zu diesem Zeitpunkt verändert sich, abhängig von der Kombination des Durchlasszustandes und des Sperrzustandes des Transistors M3, des Transistors M3-2b und des Transistors M3-3b, die Strommenge, die von der Leitung OL in die Schaltung MC fließt.
  • Wenn die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, beispielsweise auf Iut eingestellt wird, beträgt die Strommenge, die in den Transistor M1-2b fließt, 2Iut und beträgt die Strommenge, die in den Transistor M1-3b fließt, 4Iut. Wenn dabei ein hohes Potential an die Leitung WX1L angelegt wird, ein niedriges Potential an die Leitung X2L angelegt wird und ferner ein niedriges Potential an die Leitung X1 L2b, die Leitung X2L2b, die Leitung X1 L3b und die Leitung X2L3b angelegt wird, kann der Transistor M3 eingeschaltet werden und können der Transistor M3-2b, der Transistor M3-3b, der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet werden. Zu diesem Zeitpunkt beträgt die Strommenge, die von der Leitung OL in die Schaltung MC fließt, Iut. Des Weiteren wird die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, beispielsweise auf Iut eingestellt, ein hohes Potential wird an die Leitung WX1L und die Leitung X1L2b angelegt, ein niedriges Potential wird an die Leitung X2L und die Leitung X2L2b angelegt, und ferner wird ein niedriges Potential an die Leitung X1L3b und die Leitung X2L3b angelegt. Zu diesem Zeitpunkt können der Transistor M3 und der Transistor M3-2b eingeschaltet und der Transistor M3-3b, der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet werden, und die Strommenge, die von der Leitung OL in die Schaltung MC fließt, beträgt 3Iut. Des Weiteren wird die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, beispielsweise auf Iut eingestellt, ein hohes Potential wird an die Leitung X1L2b und die Leitung X1L3b angelegt, ein niedriges Potential wird an die Leitung X2L2b und die Leitung X2L3b angelegt, und ferner wird ein niedriges Potential an die Leitung WX1L und die Leitung X2L angelegt. Zu diesem Zeitpunkt können der Transistor M3-2b und der Transistor M3-3b eingeschaltet und der Transistor M3, der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet werden, und die Strommenge, die von der Leitung OL in die Schaltung MC fließt, beträgt 6Iut.
  • Wenn ferner die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, beispielsweise auf 2Iut eingestellt wird, beträgt die Strommenge, die in den Transistor M1-2b fließt, 4Iut und beträgt die Strommenge, die in den Transistor M1 - 3b fließt, 8Iut. Wenn dabei ein hohes Potential an die Leitung WX1L angelegt wird, ein niedriges Potential an die Leitung X2L angelegt wird und ferner ein niedriges Potential an die Leitung X1 L2b, die Leitung X2L2b, die Leitung X1 L3b und die Leitung X2L3b angelegt wird, kann der Transistor M3 eingeschaltet werden und können der Transistor M3-2b, der Transistor M3-3b, der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet werden. Zu diesem Zeitpunkt beträgt die Strommenge, die von der Leitung OL in die Schaltung MC fließt, 2Iut. Des Weiteren wird die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, beispielsweise auf 2Iut eingestellt, ein hohes Potential wird an die Leitung WX1L und die Leitung X1L2b angelegt, ein niedriges Potential wird an die Leitung X2L und die Leitung X2L2b angelegt, und ferner wird ein niedriges Potential an die Leitung X1L3b und die Leitung X2L3b angelegt. Zu diesem Zeitpunkt können der Transistor M3 und der Transistor M3-2b eingeschaltet und der Transistor M3-3b, der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet werden, und die Strommenge, die von der Leitung OL in die Schaltung MC fließt, beträgt 6Iut. Des Weiteren wird die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, beispielsweise auf 2Iut eingestellt, ein hohes Potential wird an die Leitung X1L2b und die Leitung X1L3b angelegt, ein niedriges Potential wird an die Leitung X2L2b und die Leitung X2L3b angelegt, und ferner wird ein niedriges Potential an die Leitung WX1L und die Leitung X2L angelegt. Zu diesem Zeitpunkt können der Transistor M3-2b und der Transistor M3-3b eingeschaltet und der Transistor M3, der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet werden, und die Strommenge, die von der Leitung OL in die Schaltung MC fließt, beträgt 12Iut.
  • Das heißt, dass die Schaltung MP in 26 derart funktioniert, dass sie den Strom, die zwischen der Source und dem Drain des Transistors M1 eingestellt wird, entsprechend den Potentialen der Leitung X1, der Leitung X1L2b und der Leitung X1L3b ganzzahlig vervielfacht und den ganzzahlig vervielfachten Strom von der Leitung OL in die Schaltung MC fließen lässt. Es sei angemerkt, dass dann, indem die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b verändert werden, der Strom, der zwischen der Source und dem Drain des Transistors M1 eingestellt wird, nicht ganzzahlig, sondern um eine reelle Zahl vervielfacht werden und dann von der Leitung OL in die Schaltung MC fließen kann.
  • Obwohl im vorstehend beschriebenen Beispiel die Strommenge, die von der Leitung OL in die Schaltung MC fließt, in Betracht gezogen wurde, kann man auch die Strommenge, die von der Leitung OLB in die Schaltung MC fließt, in ähnlicher Weise betrachten. In diesem Fall werden für die Schaltung MP positive erste Daten (ein positiver Gewichtskoeffizient) eingestellt, wird mindestens einer des Transistors M4, des Transistors M4-2b und des Transistors M4-3b eingeschaltet und werden der Transistor M3, der Transistor M3-2b und der Transistor M3-3b ausgeschaltet. Zu diesem Zeitpunkt verändert sich, abhängig von der Kombination des Durchlasszustandes und des Sperrzustandes des Transistors M4, des Transistors M4-2b und des Transistors M4-3b, die Strommenge, die von der Leitung OLB in die Schaltung MC fließt. Man kann auch den Strom, der von der Leitung OLB in die Schaltung MCr fließt, in ähnlicher Weise betrachten. In diesem Fall werden für die Schaltung MP negative erste Daten (ein negativer Gewichtskoeffizient) eingestellt, wird mindestens einer des Transistors M3, des Transistors M3-2b und des Transistors M3-3b eingeschaltet und werden der Transistor M4, der Transistor M4-2b und der Transistor M4-3b ausgeschaltet. Zu diesem Zeitpunkt verändert sich, abhängig von der Kombination des Durchlasszustandes und des Sperrzustandes des Transistors M3, des Transistors M3-2b und des Transistors M3-3b, die Strommenge, die von der Leitung OLB in die Schaltung MCr fließt. Ferner kann man auch den Strom, der von der Leitung OL in die Schaltung MCr fließt, in ähnlicher Weise betrachten. In diesem Fall werden für die Schaltung MP negative erste Daten (ein negativer Gewichtskoeffizient) eingestellt, wird mindestens einer des Transistors M4, des Transistors M4-2b und des Transistors M4-3b eingeschaltet und werden der Transistor M3, der Transistor M3-2b und der Transistor M3-3b ausgeschaltet. Zu diesem Zeitpunkt verändert sich, abhängig von der Kombination des Durchlasszustandes und des Sperrzustandes des Transistors M4, des Transistors M4-2b und des Transistors M4-3b, die Strommenge, die von der Leitung OL in die Schaltung MCr fließt.
  • Wie vorstehend beschrieben, kann die Schaltung MP in 26 die eingestellte Strommenge entsprechend den Potentialen der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b ganzzahlig (um eine reelle Zahl) vervielfachen und einen Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr oder von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließen lassen. Wenn hier die zweiten Daten (hier beispielsweise der Wert des Signals des Neurons) entsprechend der Kombination der Potentiale der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b bestimmt werden, können mehrwertige (in der Konfiguration der Schaltung MP in 26 15-wertige) zweite Daten (ein mehrwertiger Wert des Signals des Neurons) bearbeitet werden. Das heißt, dass es sich bei der Schaltung MP in 26 um eine Schaltung handeln, die das Produkt der mehrwertigen ersten Daten (des mehrwertigen Gewichtskoeffizienten) und der mehrwertigen zweiten Daten (des mehrwertigen neuronalen Signals) berechnen kann.
  • Die folgende Tabelle zeigt Veränderungen der Strommengen, nämlich des Stroms IOL, der von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und des Stroms IOLB, der von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, wenn die Potentiale der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b, die den zweiten Daten (dem Wert des Signals des Neurons) entsprechen, in die Schaltung MP eingegeben werden, wobei die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen (die Strommenge, die zwischen der Source und dem Drain des Transistors M1 eingestellt wird, Iut ist und die Strommenge, die zwischen der Source und dem Drain des Transistors M1r eingestellt wird, 0 ist. Es sei angemerkt, dass das Potential des Knotens n1 des Halteabschnitts HC Vut ist und das Potential des Knotens n1r des Halteabschnitts HCr VSS ist). Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential als „high“ und ein niedriges Potential als „low“ bezeichnet wird.
  • [Tabelle 3]
    Gewichtskoeffizient n1 n1r Signal WX1L X2L X1L2b X2L2b X1L3b X2L3b Gewichtskoeffizient × Signal Änderungsbetrag von IOL Änderungsbetrag von IOLB
    +1 V1 VSS 0 low low low low low low 0 0 0
    +1 V1 VSS +1 high low low low low low +1 Iut 0
    +1 V1 VSS +2 low low high low low low +2 2Iut 0
    +1 V1 VSS +3 high low high low low low +3 3Iut 0
    +1 V1 VSS +4 low low low low high low +4 4Iut 0
    +1 V1 VSS +5 high low low low high low +5 5Iut 0
    +1 V1 VSS +6 low low high low high low +6 6Iut 0
    +1 V1 VSS +7 high low high low high low +7 7Iut 0
    +1 V1 VSS -1 low high low low low low -1 0 Iut
    +1 V1 VSS -2 low low low high low low -2 0 2'Iut
    +1 V1 VSS -3 low high low high low low -3 0 3Iut
    +1 V1 VSS -4 low low low low low high -4 0 4Iut
    +1 V1 VSS -5 low high low low low high -5 0 5Iut
    +1 V1 VSS -6 low low low high low high -6 0 6Iut
    +1 V1 VSS -7 low high low high low high -7 0 7Iut
  • Die folgende Tabelle zeigt Veränderungen der Strommengen, nämlich des Stroms IOL, der von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und des Stroms IOLB, der von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, wenn die Potentiale der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b, die den zweiten Daten (dem Wert des Signals des Neurons) entsprechen, in die Schaltung MP eingegeben werden, wobei die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen (die Strommenge, die zwischen der Source und dem Drain des Transistors M1 eingestellt wird, 0 ist und die Strommenge, die zwischen der Source und dem Drain des Transistors M1r eingestellt wird, Iut ist. Es sei angemerkt, dass das Potential des Knotens n1 des Halteabschnitts HC VSS ist und das Potential des Knotens n1r des Halteabschnitts HCr Vut ist). Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential als „high“ und ein niedriges Potential als „low“ bezeichnet wird.
  • [Tabelle 4]
    Gewichtskoeffizient n1 n1r Signal WX1L X2L X1L2b X2L2b X1L3b X2L3b Gewichtskoeffizient × Signal Änderungsbetrag von IOL Änderungsbetrag von IOLB
    -1 VSS V1 0 low low low low low low 0 0 0
    -1 VSS V1 +1 high low low low low low -1 0 Iut
    -1 VSS V1 +2 low low high low low low -2 0 2Iut
    -1 VSS V1 +3 high low high low low low -3 0 3Iut
    -1 VSS V1 +4 low low low low high low -4 0 4Iut
    -1 VSS V1 +5 high low low low high low -5 0 5Iut
    -1 VSS V1 +6 low low high low high low -6 0 6Iut
    -1 VSS V1 +7 high low high low high low -7 0 7Iut
    -1 VSS V1 -1 low high low low low low +1 Iut 0
    -1 VSS V1 -2 low low low high low low +2 2Iut 0
    -1 VSS V1 -3 low high low high low low +3 3Iut 0
    -1 VSS V1 -4 low low low low low high +4 4Iut 0
    -1 VSS V1 -5 low high low low low high +5 5Iut 0
    -1 VSS V1 -6 low low low high low high +6 6Iut 0
    -1 VSS V1 -7 low high low high low high +7 7Iut 0
  • Wenn übrigens die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, 0 beträgt, kann das Potential des Knotens n1 beispielsweise VSS sein. Demzufolge können zusätzlich zu dem Fall des Transistors M1 auch die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b und des Transistors M1-3b fließen, jeweils 0 betragen. Daher fließt, unabhängig von dem Durchlasszustand oder dem Sperrzustand des Transistors M3, des Transistors M3-2b, des Transistors M3-3b, des Transistors M4, des Transistors M4-2b und des Transistors M4-3b, kein Strom von der Leitung OL oder der Leitung OLB in die Schaltung MC.
  • Auf diese Weise wird in der Schaltung MP in 26 ein niedriges Potential oder ein hohes Potential an die Leitung WX1L, die Leitung X2L, die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b angelegt wird, wodurch die zweiten Daten (der Wert des Signals des Neurons) als 15-wertig dargestellt werden können und somit das Produkt der mehrwertigen ersten Daten (des mehrwertigen Gewichtskoeffizienten) und der mehrwertigen zweiten Daten (des mehrwertigen Wertes des Signals des Neurons) berechnet werden kann.
  • Die Schaltung MP, die in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, ist nicht auf die Schaltung MP in 26 beschränkt. Hinsichtlich der Schaltung MP der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann die Schaltungskonfiguration der Schaltung MP in 26 je nach Umständen verändert werden.
  • Beispielsweise weist die in 27 dargestellte Schaltung MP eine Schaltungskonfiguration auf, die von derjenigen der Schaltung MP in 26 verändert ist. Insbesondere weist die Schaltung MP in 27 eine Konfiguration auf, in der der Schaltung MP in 26 ein Halteabschnitt HC-2b, ein Halteabschnitt HC-3b, ein Halteabschnitt HC-2br und ein Halteabschnitt HC-3br hinzugefügt sind. Da die Konfigurationen des Halteabschnitts HC-2b, des Halteabschnitts HC-3b, des Halteabschnitts HC-2br und des Halteabschnitts HC-3br denjenigen des Halteabschnitts HC und des Halteabschnitts HCr ähnlich sind, wird auf die Beschreibung des Halteabschnitts HC und des Halteabschnitts HCr verwiesen.
  • In der Schaltung MC ist die elektrische Verbindungskonfiguration der Umgebung des Transistors M1-2b, des Transistors M3-2b, des Transistors M4-2b und des Halteabschnitts HC-2b ähnlich der elektrischen Verbindungskonfiguration der Umgebung der Transistoren M1, M3 und M4 sowie des Halteabschnitts HC. Die elektrische Verbindungskonfiguration der Umgebung des Transistors M1-3b, des Transistors M3-3b, des Transistors M4-3b und des Halteabschnitts HC-3b ist ähnlich der elektrischen Verbindungskonfiguration der Umgebung des Transistors M1, des Transistors M3, des Transistors M4 und des Halteabschnitts HC. In der Schaltung MCr ist die elektrische Verbindungskonfiguration der Umgebung des Transistors M1-2br, des Transistors M3-2br, des Transistors M4-2br und des Halteabschnitts HC-2br ähnlich der elektrischen Verbindungskonfiguration der Umgebung des Transistors M1r, des Transistors M3r, des Transistors M4r und des Halteabschnitts HCr. Die elektrische Verbindungskonfiguration der Umgebung des Transistors M1-3br, des Transistors M3-3br, des Transistors M4-3br und des Halteabschnitts HC-3br ist ähnlich der elektrischen Verbindungskonfiguration der Umgebung des Transistors M1r, des Transistors M3r, des Transistors M4r und des Halteabschnitts HCr.
  • Ferner ist der Halteabschnitt HC-2b elektrisch mit einer Leitung WL2b verbunden, der Halteabschnitt HC-3b ist elektrisch mit einer Leitung WL3b verbunden, der Halteabschnitt HC-2br ist elektrisch mit der Leitung WL2b verbunden, und der Halteabschnitt HC-3br ist elektrisch mit der Leitung WL3b verbunden.
  • Die Schaltung MP in 27 kann auf ähnliche Weise wie die Schaltung MP in 26 arbeiten, indem beispielsweise wie in der Schaltung MP in 26 die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b auf W/L, 2 × W/L bzw. 4 × W/L eingestellt werden, dasjenige Potential, bei dem die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, auf Iut eingestellt wird, in dem Halteabschnitt HC gehalten wird und ein Potential, das im Wesentlichen gleich diesem Potential ist, in dem Halteabschnitt HC-2b und dem Halteabschnitt HC-3b gehalten wird.
  • Da es nur nötig ist, im Wesentlichen gleiche Potentiale in den Halteabschnitt HC, den Halteabschnitt HC-2b und den Halteabschnitt HC-3b zu schreiben, können die Leitung WL, die Leitung WL2b und die Leitung WL3b in eine Leitung (nicht dargestellt) zusammengefügt werden.
  • Wenn beispielsweise die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b einander gleich sind und die Strommenge, die zwischen der Source und dem Drain des Transistors M1 fließt, auf I eingestellt wird, kann ein Betrieb, der demjenigen der Schaltung MP in 26 ähnlich ist, erfolgen, indem die Strommenge, die zwischen der Source und dem Drain des Transistors M1-2b fließt, auf 21 eingestellt wird und die Strommenge, die zwischen der Source und dem Drain des Transistors M1-3b fließt, auf 41 eingestellt wird.
  • Beispielsweise kann die in 28 dargestellte Schaltung MP eine Schaltungskonfiguration aufweisen, die sich von derjenigen der Schaltung MP in 27 unterscheidet und von derjenigen der Schaltung MP in 26 verändert ist. Die Schaltung MP in 28 weist eine Konfiguration auf, in der der Schaltung MP in 26 ein Transistor M2-2b, ein Transistor M2-3b, ein Transistor M2-2br und ein Transistor M2-3br hinzugefügt sind. Es sei angemerkt, dass die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b beispielsweise wie in 26W/L, 2 × W/L bzw. 4 × W/L betragen. Allerdings wird die Strommenge durch ihre eingestellte Höhe bestimmt und hängt von der W-Länge oder der L-Länge nicht ab. Daher können die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b sämtlich gleich sein. In diesem Fall variieren jedoch die Potentiale der Gates der Transistoren in Abhängigkeit von der Strommenge. Wenn die Potentiale der Gates der Transistoren ungefähr gleich sein sollen, betragen die Verhältnisse der W-Länge zu der L-Länge vorzugsweise W/L, 2 × W/L und 4 × W/L.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M2-2b, der Transistor M2-3b, der Transistor M2-2br und der Transistor M2-3br, welche eingeschaltet sind, wie der Transistor M2 und der Transistor M2r schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • In der Schaltung MC ist ein erster Anschluss des Transistors M2-2b elektrisch mit einem ersten Anschluss des Transistors M2-3b, dem ersten Anschluss des Transistors M2, dem Gate des Transistors M1, dem Gate des Transistors M1-2b, dem Gate des Transistors M1-3b und dem ersten Anschluss des Kondensators C1 verbunden. Ein zweiter Anschluss des Transistors M2-2b ist elektrisch mit dem zweiten Anschluss des Transistors M1-2b, dem ersten Anschluss des Transistors M3-2b und dem ersten Anschluss des Transistors M3-2b verbunden. Ein zweiter Anschluss des Transistors M2-3b ist elektrisch mit dem zweiten Anschluss des Transistors M1-3b, dem ersten Anschluss des Transistors M3-3b und dem ersten Anschluss des Transistors M3-3b verbunden. Ein Gate des Transistors M2-2b und ein Gate des Transistors M2-3b sind elektrisch mit der Leitung WL verbunden.
  • In der Schaltung MCr ist in ähnlicher Weise ein erster Anschluss des Transistors M2-2br elektrisch mit einem ersten Anschluss des Transistors M2-3br, dem ersten Anschluss des Transistors M2r, dem Gate des Transistors M1r, dem Gate des Transistors M1-2br, dem Gate des Transistors M1-3br und dem ersten Anschluss des Kondensators C1 verbunden. Ein zweiter Anschluss des Transistors M2-2br ist elektrisch mit dem zweiten Anschluss des Transistors M1-2br, dem ersten Anschluss des Transistors M3-2br und dem ersten Anschluss des Transistors M3-2br verbunden. Ein zweiter Anschluss des Transistors M2-3br ist elektrisch mit dem zweiten Anschluss des Transistors M1-3br, dem ersten Anschluss des Transistors M3-3br und dem ersten Anschluss des Transistors M3-3br verbunden. Ein Gate des Transistors M2-2br und ein Gate des Transistors M2-3br sind elektrisch mit der Leitung WL verbunden.
  • Die Leitung X1L2b und die Leitung X1L3b, welche in 26 dargestellt sind, werden in 28 als Leitung WX1L2b bzw. Leitung WX1L3b bezeichnet.
  • Bei der Einstellung der Ströme, die in den Transistor M1, den Transistor M1-2b, den Transistor M1-3b, den Transistor M1r, den Transistor M1-2br und den Transistor M1-3br wird ein hohes Potential in die Leitung WL, die Leitung WX1L, die Leitung WX1L2b und die Leitung WX1L3b eingegeben, um den Transistor M2, den Transistor M2-2b, den Transistor M2-3b, den Transistor M3, den Transistor M3-2b und den Transistor M3-3b einzuschalten. Des Weiteren wird ein niedriges Potential in die Leitung X2L, die Leitung X2L2b und die Leitung X2L3b eingegeben, um den Transistor M4, den Transistor M4-2b, den Transistor M4-3b, den Transistor M4r, den Transistor M4-2br und den Transistor M4-3br auszuschalten.
  • Wenn zu diesem Zeitpunkt die Summe der Ströme, die für den Transistor M1, den Transistor M1-2b und den Transistor M1-3b eingestellt werden, beispielsweise 7Iut, von der Leitung OL in die Schaltung MC fließt, wird das Potential des Knotens n1 des Halteabschnitts HC zu einem vorbestimmten Potential. Indem hier ein niedriges Potential in die Leitung WL eingegeben wird, um den Transistor M2 auszuschalten, wird das vorbestimmte Potential an dem Knoten n1 des Halteabschnitts HC gehalten. Somit wird es so eingestellt, dass die Ströme Iut, 2Iut und 4Iut zwischen der Source und dem Drain des Transistors M1, des Transistors M1-2b bzw. des Transistors M1-3b fließen.
  • Wenn in ähnlicher Weise die Summe der Ströme, die für den Transistor M1r, den Transistor M1-2br und den Transistor M1-3br eingestellt werden, beispielsweise 7Iut, von der Leitung OLB in die Schaltung MCr fließt, wird das Potential des Knotens n1r des Halteabschnitts HCr zu einem vorbestimmten Potential. Indem dann ein niedriges Potential in die Leitung WL eingegeben wird, so dass das vorbestimmte Potential an dem Knoten n1 des Halteabschnitts HCr gehalten wird, wird es so eingestellt, dass die Ströme Iut, 2Iut und 4Iut zwischen der Source und dem Drain des Transistors M1r, des Transistors M1-2br bzw. des Transistors M1-3br fließen.
  • Die Schaltung MP in 28 kann wie die Schaltung MP in 26 arbeiten. Die Konfiguration der Schaltung MP in 28 ermöglicht darüber hinaus, dass in der Schaltung MC der Einfluss der Strukturschwankungen bei der Herstellung des Transistors M1, des Transistors M1-2b und des Transistors M1-3b verringert wird. In ähnlicher Weise kann in der Schaltung MCr der Einfluss der Strukturschwankungen bei der Herstellung des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br verringert werden.
  • Als Variante der Schaltung MP in 26 können der Halteabschnitt HC und der Halteabschnitt HCr unterschiedlich konfiguriert sein. In der in 29 dargestellten Schaltung MP sind der Halteabschnitt HC und der Halteabschnitt HCr, welche in der in der Schaltung MP in 26 enthalten sind, durch eine Schaltung HCS und eine Schaltung HCSr ersetzt. Es sei angemerkt, dass die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2b und des Transistors M1-3b wie in 26 W/L, 2 × W/L bzw. 4 × W/L betragen.
  • Die Schaltung HCS ist beispielsweise elektrisch mit der Leitung OL und der Leitung OLB verbunden. Die Schaltung HCS funktioniert derart, dass sie eine oder mehrere Informationen (z. B. Potentiale oder Ströme), die von der Leitung OL und/oder der Leitung OLB eingegeben werden, empfängt und ein Potential, das diesen Informationen entspricht, hält. Die Schaltung HCS ist elektrisch mit den Gates des Transistors M1, des Transistors M1-2b und des Transistors M1-3b verbunden. Die Schaltung HCS weist eine Funktion zum Anlegen dieses gehaltenen Potentials an die Gates des Transistors M1, des Transistors M1-2b und des Transistors M1-3b auf. Daher fließt ein Source-Drain-Strom, der dem von der Schaltung HCS gelieferten Potential und dem Verhältnis der W-Länge zu der L-Länge entspricht, jeweils in den Transistor M1, den Transistor M1-2b und den Transistor M1-3b. Es sei angemerkt, dass die Schaltung HCSr in ähnlicher Weise wie die Schaltung HCS funktioniert und dass ein Source-Drain-Strom, der dem von der Schaltung HCSr gelieferten Potential und dem Verhältnis der W-Länge zu der L-Länge entspricht, jeweils in den Transistor M1r, den Transistor M1-2br und den Transistor M1-3br fließt.
  • 30A stellt ein konkretes Beispiel für die Schaltung HCS und die Schaltung HCSr dar, welche in der in 29 dargestellten Schaltung MP enthalten sind. Die Schaltung HCS und die Schaltung HCSr, welche in 30A dargestellt sind, umfassen jeweils beispielsweise ein Static Random Access Memory (SRAM). Es sei angemerkt, dass 30A die gesamte Schaltung MP darstellt, um die elektrische Verbindungskonfiguration der Schaltungselemente der Schaltung HCS und der Schaltung HCSr zu abbilden.
  • Es sei angemerkt, dass dann, wenn die Schaltung HCS und die Schaltung HCSr jeweils ein SRAM umfassen, die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise auf binäre Daten (z. B. eine Kombination von „-1“ und „+1“) oder trinäre Daten (z. B. eine Kombination von „-1“, „0“ und „+1“) beschränkt, da das SRAM entweder ein hohes Potential oder ein niedriges Potential hält. Wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise „+1“ darstellen, wird ein hohes Potential in der Schaltung HCS gehalten und wird ein niedriges Potential in der Schaltung HCSr gehalten. Wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise „-1“ darstellen, wird ein niedriges Potential in der Schaltung HCS gehalten und wird ein hohes Potential in der Schaltung HCSr gehalten. Wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise „0“ darstellen, wird ein niedriges Potential in der Schaltung HCS gehalten und wird ein niedriges Potential in der Schaltung HCSr gehalten.
  • Die Schaltung HCS umfasst einen Transistor M7, einen Transistor M7s und eine Inverterschleifenschaltung IVR. Die Inverterschleifenschaltung IVR umfasst eine Wechselrichterschaltung IV1 und eine Wechselrichterschaltung IV2.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M7 und der Transistor M7s, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Die Wechselrichterschaltung IV1 und die Wechselrichterschaltung IV2 funktionieren jeweils derart, dass sie dann, wenn ein Eingangssignal in ihren Eingangsanschluss eingegeben wird, ein invertiertes Signal dieses Eingangssignals aus ihrem Ausgangsanschluss ausgibt. Daher kann jeweils als Wechselrichterschaltung IV1 und Wechselrichterschaltung IV2 beispielsweise eine Wechselrichterschaltung verwendet werden. Es sei angemerkt, dass 30B ein Konfigurationsbeispiel der Wechselrichterschaltung IV1 und der Wechselrichterschaltung IV2 darstellt. Wie in 30B dargestellt, können die Wechselrichterschaltung IV1 und die Wechselrichterschaltung IV2 jeweils als Complementary MOS- (CMOS-) Schaltung konfiguriert sein. Eine Ausführungsform der vorliegenden Erfindung ist jedoch nicht darauf beschränkt, und beispielsweise kann eine unipolare Schaltung, die lediglich aus n-Kanal-Transistoren oder lediglich aus p-Kanal-Transistoren besteht, statt der CMOS-Schaltung zum Einsatz kommen.
  • Als Wechselrichterschaltung IV1 und Wechselrichterschaltung IV2 kann alternativ beispielsweise eine NAND-Schaltung, eine NOR-Schaltung, eine XOR-Schaltung oder eine Schaltung, in der diese kombiniert sind, verwendet werden. Wenn die Wechselrichterschaltung insbesondere durch eine NAND-Schaltung ersetzt wird, kann die NAND-Schaltung als Wechselrichterschaltung dienen, indem ein hohes Potential als festes Potential in einen der beiden Eingangsanschlüsse der NAND-Schaltung eingegeben wird. Wenn die Wechselrichterschaltung durch eine NOR-Schaltung ersetzt wird, kann die NOR-Schaltung als Wechselrichterschaltung dienen, indem ein niedriges Potential als festes Potential in einen der beiden Eingangsanschlüsse der NOR-Schaltung eingegeben wird. Wenn die Wechselrichterschaltung durch eine XOR-Schaltung ersetzt wird, kann die XOR-Schaltung als Wechselrichterschaltung dienen, indem ein hohes Potential als festes Potential in einen der beiden Eingangsanschlüsse der XOR-Schaltung eingegeben wird.
  • Wie vorstehend beschrieben, können die in dieser Beschreibung und dergleichen genannten Wechselrichterschaltungen jeweils durch eine Logikschaltung, wie z. B. eine NAND-Schaltung, eine NOR-Schaltung, eine XOR-Schaltung oder eine Schaltung, in der diese kombiniert sind, ersetzt werden. In dieser Beschreibung und dergleichen kann daher der Begriff „Wechselrichterschaltung“ als „Logikschaltung“ bezeichnet werden.
  • Ein erster Anschluss des Transistors M7 ist elektrisch mit der Leitung OL verbunden, ein zweiter Anschluss des Transistors M7 ist elektrisch mit dem Eingangsanschluss der Wechselrichterschaltung IV1, dem Ausgangsanschluss der Wechselrichterschaltung IV2, dem Gate des Transistors M1, dem Gate des Transistors M1-2b und dem Gate des Transistors M1-3b verbunden, und ein Gate des Transistors M7 ist elektrisch mit der Leitung WL verbunden. Ein erster Anschluss des Transistors M7s ist elektrisch mit der Leitung OLB verbunden, ein zweiter Anschluss des Transistors M7s ist elektrisch mit dem Ausgangsanschluss der Wechselrichterschaltung IV1 und dem Eingangsanschluss der Wechselrichterschaltung IV2 verbunden, und ein Gate des Transistors M7s ist elektrisch mit der Leitung WL verbunden. Eine Leitung VEH ist elektrisch mit hohen Potentialeingangsanschlüssen der Wechselrichterschaltung IV1 und der Wechselrichterschaltung IV2 verbunden, und die Leitung VE ist elektrisch mit niedrigen Potentialeingangsanschlüssen der Wechselrichterschaltung IV1 und der Wechselrichterschaltung IV2 verbunden.
  • Die Leitung VEH dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung kann beispielsweise ein hohes Potential VDD oder ein Potential VDDL, das höher als ein niedriges Potential VSS und niedriger als VDD ist, verwendet werden. Diese konstante Spannung wird vorzugsweise entsprechend der Konfiguration der Schaltung MP angemessen eingestellt. Der Leitung VAL kann beispielsweise nicht die konstante Spannung, sondern ein Impulssignal zugeführt werden. Es sei angemerkt, dass in der Beschreibung dieses Konfigurationsbeispiels die Leitung VEH als Leitung dient, die das Potential VDD liefert.
  • Es sei angemerkt, dass in der Schaltung MP in 30 die Schaltung HCSr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung HCS aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung HCSr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung HCS zu unterscheiden. Ein erster Anschluss eines Transistors M7r ist elektrisch mit der Leitung OLB verbunden, und ein erster Anschluss eines Transistors M7sr ist elektrisch mit der Leitung OL verbunden.
  • Wenn Informationen (z. B. Potentiale oder Ströme) in die Schaltung HCS und die Schaltung HCSr geschrieben werden, wird ein hohes Potential an die Leitung WL angelegt, um den Transistor M7, den Transistor M7s, den Transistor M7r und den Transistor M7sr einzuschalten. Danach wird eines des hohen Potentials und des niedrigen Potentials in die Leitung OL eingegeben, und das andere des hohen Potentials und des niedrigen Potentials wird in die Leitung OLB eingegeben. Besonders vorzugsweise ist das hohe Potential im Wesentlichen gleich dem Potential, das die Leitung VEH liefert. Hier wird beispielsweise das Potential VDDL als hohes Potential und das Potential VSS als niedriges Potential verwendet.
  • Nachdem eines von VDDL und VSS in die Schaltung HCS und das andere von VDDL und VSS in die Schaltung HCSr geschrieben worden ist, wird ein niedriges Potential an die Leitung WL angelegt, um den Transistor M7, den Transistor M7s, den Transistor M7r und den Transistor M7sr auszuschalten. Dementsprechend kann bei der Schaltung HCS das eine von VDDL und VSS in der Inverterschleifenschaltung IVR gehalten werden, und bei der Schaltung HCS kann das andere von VDDL und VSS in der Inverterschleifenschaltung IVRr gehalten werden.
  • Nachdem die vorbestimmten Potentiale in der Schaltung HCS und der Schaltung HCSr gehalten worden sind, wird wie in der Schaltung MP in 26 ein hohes Potential in eine der Leitung X1L (in 26 der Leitung WX1L) und der Leitung X2L und ein niedriges Potential in die andere von ihnen eingegeben, wird ein hohes Potential in eine der Leitung X1L2b und der Leitung X2L2b und ein niedriges Potential in die andere von ihnen eingegeben und wird ein hohes Potential in eine der Leitung X1 L3b und der Leitung X2L3b und ein niedriges Potential in die andere von ihnen eingegeben, wodurch die Strommenge, die von der Schaltung MC oder der Schaltung MCr in die Leitung OL oder die Leitung OLB fließt, als Produkt der binären oder trinären ersten Daten (des binären oder trinären Gewichtskoeffizienten) und der mehrwertigen (im Konfigurationsbeispiel in 30 15-wertigen) zweiten Daten (des mehrwertigen Wertes des neuronalen Signals) bearbeitet werden.
  • Die Schaltung MP in 30A kann beispielsweise in die in 31 dargestellte Schaltung MP modifiziert werden. Die Schaltung MP in 31 weist eine Konfiguration auf, in der die Schaltung HCSr von der Schaltung MP in 30A entfernt ist. Insbesondere ist der Ausgangsanschluss der Wechselrichterschaltung IV1, die in der Inverterschleifenschaltung IVR enthalten ist, elektrisch mit dem Gate des Transistors M1r der Schaltung MCr, dem Gate des Transistors M1-2br der Schaltung MCr und dem Gate des Transistors M1-3br der Schaltung MCr verbunden.
  • Die Schaltungskonfiguration der Schaltung MP in 31 ermöglicht einen Betrieb, der demjenigen der Schaltung MP in 30A ähnlich ist. Es sei angemerkt, dass, da die Schaltung MP in 31 eine Konfiguration aufweist, in der die Schaltung HCSr von der Schaltung MP in 30A entfernt ist, der Stromverbrauch im Vergleich zu der Schaltung MP in 30A verringert werden kann.
  • Die Schaltung MP in 30A kann beispielsweise in die in 32 dargestellte Schaltung MP modifiziert werden. Die Schaltung MP in 32 weist eine Konfiguration auf, in der wie in der Schaltung MP in 22A und 22B der Schaltung MP in 30A die Leitung IL und die Leitung ILB hinzugefügt sind.
  • Die Schaltung MP in 32 weist eine Konfiguration auf, in der die Funktionen der Leitung OL und der Leitung OLB der Schaltung MP in 30A getrennt sind.
  • Insbesondere dient die Leitung OL der Schaltung MP in 30A als Leitung zum Eingeben eines hohen Potentials oder eines niedrigen Potentials in die Schaltung HCS, als Leitung zum Zuführen eines Stroms durch die Schaltung MC zu der Leitung VE und als Leitung zum Zuführen eines Stroms durch die Schaltung MCr zu der Leitung VEr. Die Leitung OLB der Schaltung MP in 30A dient als Leitung zum Eingeben eines hohen Potentials oder eines niedrigen Potentials in die Schaltung HCSr, als Leitung zum Zuführen eines Stroms durch die Schaltung MC zu der Leitung VE und als Leitung zum Zuführen eines Stroms durch die Schaltung MCr zu der Leitung VEr.
  • Andererseits dient die Leitung OL der Schaltung MP in 32 als Leitung zum Zuführen eines Stroms durch die Schaltung MC zu der Leitung VE und als Leitung zum Zuführen eines Stroms durch die Schaltung MCr zu der Leitung VEr. Die Leitung OLB der Schaltung MP in 32 dient als Leitung zum Zuführen eines Stroms durch die Schaltung MC zu der Leitung VE und als Leitung zum Zuführen eines Stroms durch die Schaltung MCr zu der Leitung VEr. Die Leitung IL der Schaltung MP in 32 dient als Leitung zum Eingeben eines des hohen Potentials und des niedrigen Potentials in die Schaltung HCS, und die Leitung ILB der Schaltung MP in 32 dient als Leitung zum Eingeben des anderen des hohen Potentials und des niedrigen Potentials in die Schaltung HCSr.
  • Die Konfiguration der Schaltung MP in 32 ermöglicht einen Betrieb, der demjenigen der Schaltung MP in 30A ähnlich ist.
  • Wenn die Konfiguration der Schaltung MP in 32 auf die Rechenschaltung 110 in 2 oder die Rechenschaltung 120 in 3 angewendet wird, können wie in der in 33 dargestellten Schaltung MP beispielsweise der Transistor M7s und der Transistor M7sr von der Schaltung MP in 32 entfernt werden. Die Konfiguration der Schaltung MP in 33 ermöglicht einen Betrieb, der demjenigen der Schaltung MP in 30A ähnlich ist.
  • 34 stellt ein konkretes Beispiel für die Schaltung HCS und die Schaltung HCSr dar, welche in der in 29 dargestellten Schaltung MP enthalten sind, und zwar das Beispiel, das sich von demjenigen in 30A unterscheidet. Die in 34 dargestellte Schaltung MP umfasst eine Speicherschaltung, die als Nonvolatile Oxide Semiconductor Random Access Memory (NOSRAM) bezeichnet wird. Es sei angemerkt, dass 34 die gesamte Schaltung MP darstellt, um die elektrische Verbindungskonfiguration der Schaltungselemente der Schaltung HCS und der Schaltung HCSr zu abbilden.
  • Die Schaltung HCS umfasst einen Transistor M8 und einen Kondensator C2.
  • In dieser Beschreibung und dergleichen kann, sofern nicht anders festgelegt, der Transistor M8, der eingeschaltet ist, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des oben genannten Transistors jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Ein erster Anschluss des Transistors M8 ist elektrisch mit der Leitung IL verbunden, ein zweiter Anschluss des Transistors M8 ist elektrisch mit einem ersten Anschluss des Kondensators C2, dem Gate des Transistors M1, dem Gate des Transistors M1-2b und dem Gate des Transistors M1-3b verbunden, und ein Gate des Transistors M8 ist elektrisch mit der Leitung WL verbunden. Ein zweiter Anschluss des Kondensators C2 ist elektrisch mit der Leitung VE verbunden.
  • Es sei angemerkt, dass in der in 34 dargestellten Schaltung HCS eine elektrische Anschlussstelle zwischen dem zweiten Anschluss des Transistors M8 und dem ersten Anschluss des Kondensators C2 als Knoten n2 bezeichnet wird.
  • In der Schaltung MP in 34 weist die Schaltung HCSr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung HCS auf. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung HCSr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung HCS zu unterscheiden. Ein erster Anschluss eines Transistors M8r ist elektrisch mit der Leitung ILB verbunden.
  • Es sei angemerkt, dass dann, wenn die Schaltung HCS und die Schaltung HCSr jeweils ein NOSRAM umfassen, entweder ein hohes Potential oder ein niedriges Potential sowohl in der Schaltung HCS als auch in der Schaltung HCSr gehalten werden kann. Daher sind die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise auf binäre Daten (z. B. „-1“ und „+1“) oder trinäre Daten (z. B. „-1“, „0“ und „+1“) beschränkt. Wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise „+1“ darstellen, wird ein hohes Potential in der Schaltung HCS gehalten und wird ein niedriges Potential in der Schaltung HCSr gehalten. Wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise „-1“ darstellen, wird ein niedriges Potential in der Schaltung HCS gehalten und wird ein hohes Potential in der Schaltung HCSr gehalten. Wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, beispielsweise „0“ darstellen, wird ein niedriges Potential in der Schaltung HCS gehalten und wird ein niedriges Potential in der Schaltung HCSr gehalten. Es sei angemerkt, dass die Schaltung HCS und die Schaltung HCSr jeweils nicht einen binäre Wert (Digitalwert), nämlich ein hohes Potential und ein niedriges Potential, sondern einen trinären oder mehrwertigen Digitalwert oder einen Analogwert halten können.
  • Wenn Informationen (hier Potentiale) in die Schaltung HCS und die Schaltung HCSr geschrieben werden, wird ein hohes Potential an die Leitung WL angelegt, um den Transistor M8 und den Transistor M8r einzuschalten. Danach wird eines des hohen Potentials und des niedrigen Potentials in die Leitung IL eingegeben, und das andere des hohen Potentials und des niedrigen Potentials wird in die Leitung ILB eingegeben. Hier wird beispielsweise das Potential VDDL als hohes Potential und das Potential VSS als niedriges Potential verwendet.
  • Nachdem eines von VDDL und VSS in den ersten Anschluss des Kondensators C2 der Schaltung HCS und das andere von VDDL und VSS in einen ersten Anschluss eines Kondensators C2r der Schaltung HCSr geschrieben worden ist, wird ein niedriges Potential an die Leitung WL angelegt, um den Transistor M8 und den Transistor M8r auszuschalten. Dementsprechend kann bei der Schaltung HCS das eine von VDDL und VSS an dem Knoten n2 gehalten werden, und bei der Schaltung HCS kann das andere von VDDL und VSS an dem Knoten n2r gehalten werden.
  • Nachdem die vorbestimmten Potentiale in der Schaltung HCS und der Schaltung HCSr gehalten worden sind, wird wie in der Schaltung MP in 26 ein hohes Potential in eine der Leitung X1L (in 26 der Leitung WX1L) und der Leitung X2L und ein niedriges Potential in die andere von ihnen eingegeben, wird ein hohes Potential in eine der Leitung X1L2b und der Leitung X2L2b und ein niedriges Potential in die andere von ihnen eingegeben und wird ein hohes Potential in eine der Leitung X1 L3b und der Leitung X2L3b und ein niedriges Potential in die andere von ihnen eingegeben, wodurch die Strommenge, die von der Schaltung MC oder der Schaltung MCr in die Leitung OL oder die Leitung OLB fließt, als 3-Bit-Daten bearbeitet werden.
  • Die Schaltungskonfiguration der Schaltung MP in 34 ermöglicht einen Betrieb, der demjenigen der Schaltung MP in 30A ähnlich ist.
  • Obwohl die in 29 bis 34 dargestellte Schaltung MP eine Schaltung HCS und eine Schaltung HCSr umfasst, kann die Schaltung MP eine Vielzahl von Schaltungen HCS und eine Vielzahl von Schaltungen HCSr umfassen.
  • Die in 35 dargestellte Schaltung MP umfasst eine Schaltung HCS-2b, die wie die Schaltung HCS funktioniert, eine Schaltung HCS-3b, eine Schaltung HCS-2br, die wie die Schaltung HCSr funktioniert, und eine Schaltung HCS-3br. Insbesondere funktionieren die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCS-2br und die Schaltung HCS-3br jeweils derart, dass sie eine oder mehrere Informationen (z. B. Potentiale oder Ströme), die von der Leitung OL und/oder der Leitung OLB eingegeben werden, empfängt und ein Potential, das diesen Informationen entspricht, hält. Im Besonderen weist die Schaltung HCS-2b eine Funktion zum Anlegen eines gehaltenen Potentials an das Gate des Transistors M1-2b auf, die Schaltung HCS-3b weist eine Funktion zum Anlegen eines gehaltenen Potentials an das Gate des Transistors M1-3b auf, die Schaltung HCS-2br weist eine Funktion zum Anlegen eines gehaltenen Potentials an das Gate des Transistors M1-2br auf, und die Schaltung HCS-3br weist eine Funktion zum Anlegen eines gehaltenen Potentials an das Gate des Transistors M1-3br auf.
  • Die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und Schaltung HCS-3br können sämtlich beispielsweise SRAMs oder NOSRAMs umfassen. Es ist auch möglich, dass eine oder mehrere Schaltungen, die aus der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br ausgewählt werden, jeweils ein SRAM umfassen und die anderen Schaltungen jeweils ein NOSRAM umfassen.
  • Es sei angemerkt, dass die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br, welche in der Schaltung MP in 35 enthalten sind, jeweils elektrisch mit der Leitung OL und der Leitung OLB verbunden sind; jedoch ist die Konfiguration der Schaltung MP einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. In der Schaltung MP in 35 können beispielsweise wie in der Schaltung MP in 32 die Leitungen IL und ILB bereitgestellt sein, wobei die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b elektrisch mit der Leitung IL und der Leitung ILB verbunden sein können. In der Schaltung MP in 35 können beispielsweise wie in der Schaltung MP in 33 und 34 die Leitung IL und die Leitung ILB bereitgestellt sein, wobei die Schaltung HCS, die Schaltung HCS-2b und die HCS-3b elektrisch mit der Leitung IL verbunden sein können und die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br elektrisch mit der Leitung ILB verbunden sein können.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 6>
  • Die in 36 dargestellte Schaltung MP ist ein Beispiel für eine Schaltungskonfiguration, die als mehrere Halteabschnitte die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br umfasst und sich von derjenigen der Schaltung MP in 35 unterscheidet.
  • Wenn das Verhältnis der W-Länge zu der L-Länge des in der Schaltung MP in 36 enthaltenen Transistors M1 durch W/L dargestellt wird, beträgt das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b vorzugsweise 2 × W/L und beträgt das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b vorzugsweise 4 × W/L. Ferner ist die Größe des Transistors M1r vorzugsweise gleich derjenigen des Transistors M1, die Größe des Transistors M1-2br ist vorzugsweise gleich derjenigen des Transistors M1-2b, und die Größe des Transistors M1-3br ist vorzugsweise gleich derjenigen des Transistors M1-3b.
  • Die Schaltung HCS ist elektrisch mit der Leitung OL und dem Gate des Transistors M1 verbunden, die Schaltung HCS-2b ist elektrisch mit der Leitung OL und dem Gate des Transistors M1-2b verbunden, und die Schaltung HCS-3b ist elektrisch mit der Leitung OL und dem Gate des Transistors M1-3b verbunden.
  • Die ersten Anschlüsse des Transistors M1, des Transistors M1-2b und des Transistors M1-3b sind elektrisch mit der Leitung VE verbunden, und der erste Anschluss des Transistors M3 ist elektrisch mit dem ersten Anschluss des Transistors M4 und den zweiten Anschlüssen des Transistors M1, des Transistors M1-2b und des Transistors M1-3b verbunden. Der zweite Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden, und das Gate des Transistors M3 ist elektrisch mit der Leitung X1L verbunden. Der zweite Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden, und das Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden.
  • In der Schaltung MP in 36 weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden. Der zweite Anschluss des Transistors M3 ist elektrisch mit der Leitung OLB verbunden, und der zweite Anschluss des Transistors M4 ist elektrisch mit der Leitung OL verbunden.
  • Indem ein niedriges Potential, beispielsweise VSS, in der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br, welche in der Schaltung MCr enthalten sind, gehalten wird, können der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br ausgeschaltet werden. Indem zu diesem Zeitpunkt ein hohes Potential oder ein niedriges Potential jeweils in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b, welche in der Schaltung MC enthalten sind, gehalten wird, werden die Mengen an Strömen, die in den Transistor M1, den Transistor M1-2b und den Transistor M1-3b fließen, entsprechend den in der Schaltung HCS, der Schaltung HCS-2b bzw. der Schaltung HCS-3b gehaltenen Potentialen bestimmt. Wenn danach der Transistor M3 eingeschaltet wird und der Transistor M4 ausgeschaltet wird, kann dieser Strom von der Leitung OL durch die Schaltung MC in die Leitung VE fließen. Wenn der Transistor M3 ausgeschaltet wird und der Transistor M4 eingeschaltet wird, kann dieser Strom von der Leitung OLB durch die Schaltung MC in die Leitung VE fließen.
  • Indem ein niedriges Potential, beispielsweise VSS, in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b, welche in der Schaltung MC enthalten sind, gehalten wird, können der Transistor M1, der Transistor M1-2b und der Transistor M1-3b ausgeschaltet werden. Indem zu diesem Zeitpunkt ein hohes Potential oder ein niedriges Potential jeweils in der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br, welche in der Schaltung MC enthalten sind, gehalten wird, werden die Mengen an Strömen, die in den Transistor M1r, den Transistor M1-2br und den Transistor M1-3br fließen, entsprechend den in der Schaltung HCSr, der Schaltung HCS-2br bzw. der Schaltung HCS-3br gehaltenen Potentialen bestimmt. Wenn danach der Transistor M3r eingeschaltet wird und der Transistor M4r ausgeschaltet wird, kann dieser Strom von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließen. Wenn der Transistor M3r ausgeschaltet wird und der Transistor M4r eingeschaltet wird, kann dieser Strom von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließen.
  • Wenn beispielsweise positive erste Daten (hier beispielsweise ein positiver Gewichtskoeffizient) in der Schaltung MP in 36 gehalten werden, wird ein niedriges Potential in der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten und wird eine Kombination der Potentiale, die den positiven ersten Daten (dem positiven Gewichtskoeffizienten) entsprechen, in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b gehalten. Wenn beispielsweise negative erste Daten (ein negativer Gewichtskoeffizient) in der Schaltung MP in 36 gehalten werden, wird ein niedriges Potential in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b gehalten und wird eine Kombination der Potentiale, die den negativen ersten Daten (dem negativen Gewichtskoeffizienten) entsprechen, in der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten.
  • 37 stellt ein konkretes Beispiel für die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br dar, welche in der in 36 dargestellten Schaltung MP enthalten sind. Die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br, welche in 37 dargestellt sind, umfassen jeweils ein SRAM. Es sei angemerkt, dass in 37 die Darstellung der hohen Potentialeingangsanschlüsse und der niedrigen Potentialeingangsanschlüsse der Wechselrichterschaltung IV1 und der Wechselrichterschaltung IV2 weggelassen ist. Bezüglich der Konfiguration der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br, welche in 37 dargestellt sind, wird auf die Beschreibung der Schaltung HCS und der Schaltung HCSr verwiesen, welche in der Schaltung MP in 30A enthalten sind.
  • Als konkretes Beispiel, das sich von demjenigen in 37 unterscheidet, können die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br, welche in der in 36 dargestellten Schaltung MP enthalten sind, wie in 38 dargestellt, jeweils ein NOSRAM umfassen. Es sei angemerkt, dass bezüglich der Konfiguration der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br, welche in 38 dargestellt sind, auf die Beschreibung der Schaltung HCS und der Schaltung HCSr verwiesen wird, welche in der Schaltung MP in 34 enthalten sind.
  • Die Schaltung MP in 36 kann beispielsweise in die in 39 dargestellte Schaltung MP modifiziert werden. Die Schaltung MP in 39 ist eine Schaltung, die wie die in 26 bis 35 dargestellte Schaltung MP mehrwertige zweite Daten (hier beispielsweise einen mehrwertigen Wert des Signals des Neurons (einen mehrwertigen errechneten Wert)) bearbeiten kann. Die Schaltung MP in 39 weist eine Konfiguration auf, in der der Schaltung MC, die in der Schaltung MP in 36 enthalten ist, ein Transistor M3-2x, ein Transistor M4-2x, ein Transistor M1x, ein Transistor M1x-2b und ein Transistor M1x-3b hinzugefügt sind. Es sei angemerkt, dass die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br, welche in der Schaltung MP in 39 enthalten sind, wie in 37 dargestellt, jeweils ein SRAM umfassen.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M1x, der Transistor M1x-2b und der Transistor M1x-3b, welche eingeschaltet sind, wie der Transistor M1 schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, können der Transistor M1x, der Transistor M1x-2b und der Transistor M1x-3b im linearen Bereich arbeiten. Es sei angemerkt, dass dann, wenn die ersten Daten (der Gewichtskoeffizient) einen Analogwert darstellen, beispielsweise der Transistor M1x, der Transistor M1x-2b und der Transistor M1x-3b je nach der Größe der ersten Daten (des Gewichtskoeffizienten) sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten können.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M3-2x und der Transistor M4-2x, welche eingeschaltet sind, wie der Transistor M3 und der Transistor M4 schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise können der Transistor M3-2x und der Transistor M4-2x, welche eingeschaltet sind, im gesättigten Bereich arbeiten oder können sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten.
  • Das Verhältnis der W-Länge zu der L-Länge des Transistors M1x, der in der Schaltung MP in 39 enthalten ist, beträgt vorzugsweise 2 × W/L. Das Verhältnis der W-Länge zu der L-Länge des Transistors M1x-2b beträgt vorzugsweise 4 × W/L. Das Verhältnis der W-Länge zu der L-Länge des Transistors M1x-4b beträgt vorzugsweise 8 × W/L. Wenn noch weitere Transistoren bereitgestellt sind, kann das Verhältnis der W-Länge zu der L-Länge in ähnlicher Weise auf die entsprechende Zweierpotenz erhöht werden.
  • Erste Anschlüsse des Transistors M1x, des Transistors M1x-2b und des Transistors M1x-3b sind elektrisch mit der Leitung VE verbunden. Ein Gate des Transistors M1x ist elektrisch mit der Schaltung HCS verbunden, ein Gate des Transistors M1x-2b ist elektrisch mit der Schaltung HCS-2b verbunden, und ein Gate des Transistors M1x-3b ist elektrisch mit der Schaltung HCS-3b verbunden. Ein erster Anschluss des Transistors M3-2x ist elektrisch mit einem ersten Anschluss des Transistors M4-2x und zweiten Anschlüssen des Transistors M1x, des Transistors M1x-2b und des Transistors M1x-3b verbunden. Ein zweiter Anschluss des Transistors M3-2x ist elektrisch mit der Leitung OL verbunden, und ein Gate des Transistors M3-2x ist elektrisch mit einer Leitung X1L2x verbunden. Ein zweiter Anschluss des Transistors M4-2x ist elektrisch mit der Leitung OLB verbunden, und ein Gate des Transistors M4-2x ist elektrisch mit einer Leitung X2L2x verbunden.
  • Es sei angemerkt, dass in der Schaltung MP in 39 die Schaltung HCSr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung HCS aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung HCSr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung HCS zu unterscheiden. Ein zweiter Anschluss eines Transistors M3-2xr ist elektrisch mit der Leitung OLB verbunden, und ein zweiter Anschluss eines Transistors M4-2xr ist elektrisch mit der Leitung OL verbunden.
  • Die Leitung X1L2x ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M3-2x und des Transistors M3-2xr, und die Leitung X2L2x ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand der Transistoren M4-2x und M4-2xr.
  • Es wird davon ausgegangen, dass dann, wenn ein hohes Potential, beispielsweise VDDL, in der Schaltung HCS gehalten wird, Iut als Strommenge zwischen der Source und dem Drain des Transistors M1 fließt. Wenn in diesem Fall ein hohes Potential, beispielsweise VDDL, in der Schaltung HCS-2b gehalten wird, fließt 2Iut als Strommenge zwischen der Source und dem Drain des Transistors M1-2b, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn ein hohes Potential, beispielsweise VDDL, in der Schaltung HCS-3b gehalten wird, fließt 4Iut als Strommenge zwischen der Source und dem Drain des Transistors M1-3b, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b das Vierfache des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist.
  • Das heißt, dass sich der Strom, der von der elektrischen Anschlussstelle zwischen dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 durch die Schaltung MC in die Leitung VE fließt, entsprechend den Potentialen, die in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b gehalten werden, in Schritten von Iut von 0 bis 7Iut verändert. Diese Strommenge wird hier als IX1 bezeichnet.
  • Wenn ein hohes Potential, beispielsweise VDDL, in der Schaltung HCS gehalten wird, fließt 2Iut als Strommenge zwischen der Source und dem Drain des Transistors M1x, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1x das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn ein hohes Potential, beispielsweise VDDL, in der Schaltung HCS-2b gehalten wird, fließt 4Iut als Strommenge zwischen der Source und dem Drain des Transistors M1x-2b, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1x-2b das Vierfache des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn ein hohes Potential, beispielsweise VDDL, in der Schaltung HCS-3b gehalten wird, fließt 8Iut als Strommenge zwischen der Source und dem Drain des Transistors M1x-3b, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1x-3b das Achtfache des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist.
  • Das heißt, dass sich der Strom, der von der elektrischen Anschlussstelle zwischen dem ersten Anschluss des Transistors M3-2x und dem ersten Anschluss des Transistors M4-2x durch die Schaltung MC in die Leitung VE fließt, entsprechend den Potentialen, die in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b gehalten werden, in Schritten von 2Iut von 0 bis 14Iut verändert. Diese Strommenge wird hier als IX2 bezeichnet. Das heißt, dass IX2 = 2IX1 gilt.
  • Nun wird der Fall in Betracht gezogen, in dem dann, wenn positive erste Daten (ein positiver Gewichtskoeffizient) für die Schaltung MP in 39 eingestellt werden, die Leitung X1 L, die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x jeweils mit einem hohen Potential oder einem niedrigen Potential versorgt werden.
  • Wenn die Leitung X1 L, die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x jeweils mit einem niedrigen Potential versorgt werden, werden in der Schaltung MC der Transistor M3, der Transistor M3x-2, der Transistor M4 und der Transistor M4x-2 ausgeschaltet. Zu diesem Zeitpunkt fließt kein Strom von der Leitung OL durch die Schaltung MC in die Leitung VE.
  • Wenn die Leitung X1L mit einem hohen Potential versorgt wird und die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x jeweils mit einem niedrigen Potential versorgt werden, wird in der Schaltung MC der Transistor M3 eingeschaltet und werden der Transistor M3x-2, der Transistor M4 und der Transistor M4x-2 ausgeschaltet. Zu diesem Zeitpunkt fließt IX1 als Strommenge von der Leitung OL durch die Schaltung MC in die Leitung VE.
  • Wenn die Leitung X2L mit einem hohen Potential versorgt wird und die Leitung X1L, die Leitung X1L2x und die Leitung X2L2x jeweils mit einem niedrigen Potential versorgt werden, wird in der Schaltung MC der Transistor M4 eingeschaltet und werden der Transistor M3, der Transistor M3x-2 und der Transistor M4x-2 ausgeschaltet. Zu diesem Zeitpunkt fließt IX1 als Strommenge von der Leitung OLB durch die Schaltung MC in die Leitung VE.
  • Wenn die Leitung X1L2x mit einem hohen Potential versorgt wird und die Leitung X1L, die Leitung X2L und die Leitung X2L2x jeweils mit einem niedrigen Potential versorgt werden, wird in der Schaltung MC der Transistor M3-2x eingeschaltet und werden der Transistor M3, der Transistor M4 und der Transistor M4x-2 ausgeschaltet. Zu diesem Zeitpunkt fließt IX2 = 2IX1 als Strommenge von der Leitung OL durch die Schaltung MC in die Leitung VE.
  • Wenn die Leitung X2L2L mit einem hohen Potential versorgt wird und die Leitung X1L, die Leitung X1L2x und die Leitung X1L2x jeweils mit einem niedrigen Potential versorgt werden, wird in der Schaltung MC der Transistor M4-2x eingeschaltet und werden der Transistor M3, der Transistor M4 und der Transistor M3x-2 ausgeschaltet. Zu diesem Zeitpunkt fließt IX2 = 2IX1 als Strommenge von der Leitung OLB durch die Schaltung MC in die Leitung VE.
  • Wenn ferner die Leitung X1L und die Leitung X1L2x jeweils mit einem hohen Potential versorgt werden und die Leitung X2L und die Leitung X2L2x jeweils mit einem niedrigen Potential versorgt werden, werden in der Schaltung MC der Transistor M3 und der Transistor M3-2x eingeschaltet und werden der Transistor M4 und der Transistor M4x-2 ausgeschaltet. Zu diesem Zeitpunkt fließt IX1 + IX2 = 3IX1 als Strommenge von der Leitung OL durch die Schaltung MC in die Leitung VE.
  • Wenn in ähnlicher Weise die Leitung X2L und die Leitung X2L2x jeweils mit einem hohen Potential versorgt werden und die Leitung X1L und die Leitung X1L2x jeweils mit einem niedrigen Potential versorgt werden, werden in der Schaltung MC der Transistor M4 und der Transistor M4x-2 eingeschaltet und werden der Transistor M3 und der Transistor M3-2x ausgeschaltet. Zu diesem Zeitpunkt fließt IX1 + IX2 = 3IX1 als Strommenge von der Leitung OLB durch die Schaltung MC in die Leitung VE.
  • Wie vorstehend beschrieben, kann bei der in der Schaltung MP in 39 enthaltenen Schaltung MC ein Strom, der den in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b gehaltenen Potentialen entspricht, von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließen, und dieser Strom kann entsprechend den Potentialen, die in die Leitung X1L, die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x eingegeben werden, mit 0, 1, 2 bzw. 3 multipliziert und dann ausgegeben werden.
  • In der vorstehenden Beschreibung wurde das Beispiel erwähnt, in dem positive erste Daten (ein positiver Gewichtskoeffizient) für die Schaltung MP in 39 eingestellt werden; wenn negative erste Daten (ein negativer Gewichtskoeffizient) für die Schaltung MP in 39 eingestellt werden, kann ebenfalls bei der Schaltung MP ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließen, und dieser Strom kann entsprechend den Potentialen, die in die Leitung X1L, die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x eingegeben werden, mit 0, 1, 2 bzw. 3 multipliziert und dann ausgegeben werden.
  • Wenn 0 als erste Daten (Gewichtskoeffizient) für die Schaltung MP in 39 eingestellt wird, werden die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br jeweils mit einem niedrigen Potential, beispielsweise VSS, versorgt. Demzufolge können die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2b, des Transistors M1-3b, des Transistors M1r, des Transistors M1-2br, des Transistors M1-3br, des Transistors M1x, des Transistors M1x-2b, des Transistors M1x-3b, des Transistors M1xr, des Transistors M1x-2br und des Transistors M1x-3br fließen, jeweils auf 0 eingestellt werden. Daher fließt, unabhängig von den Potentialen, die die Leitung X1L, die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x liefern, kein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr und fließt kein Strom von der Leitung OLB in die Schaltung MC oder Schaltung MCr.
  • Wen es sich bei den Potentialen, die in der Schaltung HCS, der Schaltung HCS-2b und der Schaltung HCS-3b gehalten werden, um die den ersten Daten (dem Gewichtskoeffizienten) entsprechenden Potentiale und bei den Potentialen, die in die Leitung X1L, die Leitung X2L, die Leitung X1L2x und die Leitung X2L2x eingegeben werden, um die den zweiten Daten (dem Wert des Signals des Neurons) entsprechenden Potentiale handelt, kann die Menge an Strom, der von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, als Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) angesehen werden.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 7>
  • In den Konfigurationsbeispielen 1 bis 6 wurde die Schaltung MP beschrieben, die das Produkt der ersten Daten (hier beispielsweise des Gewichtskoeffizienten), die in der Schaltung MP gehalten werden und „positive mehrere Werte“, „0“ oder „negative mehrere Werte“ darstellen, und der zweiten Daten (hier beispielsweise des Wertes des Signals des Neurons) berechnen kann; in diesem Konfigurationsbeispiel wird beispielsweise die Schaltung MP beschrieben, die das Produkt der ersten Daten (des Gewichtskoeffizienten), die „positive mehrere Werte“, „0“ bzw. „negative mehrere Werte“ darstellen, und der binären zweiten Daten (des binären Wertes des Signals des Neurons), die „+1“ bzw. „0“ darstellen, berechnen kann.
  • Bei der in 40 dargestellten Schaltung MP handelt es sich um eine Schaltung, in der der Transistor M4 und der Transistor M4r von der Schaltung MP in 16A entfernt sind. Da der Transistor M4 und der Transistor M4r entfernt sind, ist in 40 auch die Leitung X2L zum Eingeben eines Potentials in die Gates des Transistors M4 und des Transistors M4r entfernt. Eine Leitung, die der Leitung X1L entspricht, ist in 40 als Leitung WXL bezeichnet. Es sei angemerkt, dass hier ein Beispiel für die Anwendung auf 16A dargestellt wird; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. In anderen Zeichnungen können in ähnlicher Weise der Transistor M4 und der Transistor M4r entfernt werden.
  • Die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP in 40 eingestellt werden, sind ähnlich den ersten Daten (dem Gewichtskoeffizienten), die für die Schaltung MP in 15A eingestellt werden. Bezüglich der ersten Daten (des Gewichtskoeffizienten), die für die Schaltung MP in 40 eingestellt werden, wird daher auf die Beschreibung der Schaltung MP in 15A verwiesen. Diese ersten Daten (dieser Gewichtskoeffizient) können beispielsweise „-2“, „-1“, „0“, „+1“ bzw. „+2“ darstellen.
  • Die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP in 40 eingegeben werden, stellen „+1“ dar, wenn ein hohes Potential an die Leitung WXL angelegt wird, und stellen „0“ dar, wenn ein niedriges Potential an die Leitung WXL angelegt wird.
  • Es sei angemerkt, dass für den Betrieb der Schaltung MP in 40 auf die Beschreibung des Betriebsbeispiels des Konfigurationsbeispiels 1 verwiesen wird.
  • Die folgende Tabelle zeigt für jeden Wert des Gewichtskoeffizienten, ob sich der aus dem Knoten outa der Leitung OL ausgegebene Strom IOL verändert und ob sich der aus dem Knoten outb der Leitung OLB ausgegebene Strom IOLB verändert, und zwar diese Veränderungen auf die Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP zurückzuführen sind, wobei in der Schaltung MP in 40 die ersten Daten (der Gewichtskoeffizient) und die einzugebenden zweiten Daten (der einzugebende Wert des Signals des Neurons) auf die vorstehend beschriebene Weise definiert sind. Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential als „high“ und ein niedriges Potential als „low“ bezeichnet wird.
  • [Tabelle 5]
    Gewichtskoeffizient n1 n1r Signal WXL Gewichtskoeffizient × Signal Änderungsbetrag von IOL Änderungsbetrag von IOLB
    -2 VSS V2 +1 high -2 0 I2
    -1 VSS V1 +1 high -1 0 I1
    0 VSS VSS +1 high 0 0 0
    +1 V1 VSS +1 high +1 I1 0
    +2 V2 VSS +1 high +2 I2 0
    -2 VSS V2 0 low 0 0 0
    -1 VSS V1 0 low 0 0 0
    0 VSS VSS 0 low 0 0 0
    +1 V1 VSS 0 low 0 0 0
    +2 V2 VSS 0 low 0 0 0
  • Wie in der vorstehenden Tabelle gezeigt, kann die Schaltung MP in 40 das Produkt der ersten Daten (des Gewichtskoeffizienten), die positive mehrere Werte oder negative mehrere Werte darstellen, und der binären zweiten Daten (des binären Wertes des Signals des Neurons), die „+1“ bzw. „0“ darstellen, berechnen. Es sei angemerkt, dass die ersten Daten (der Gewichtskoeffizient) nicht notwendigerweise quinär sein müssen und binär oder mehrwertig, außer quinär, sein kann. Als zwei Werte können beispielsweise zwei Werte „+1“ und „0“ oder zwei Werte „+1“ und „-1“ zum Einsatz kommen. Alternativ kann es sich bei den ersten Daten (dem Gewichtskoeffizienten) beispielsweise um einen Analogwert oder einen Mehrbit- (mehrwertigen) Digitalwert handeln.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel mehrwertige Ströme für den Halteabschnitt HC und den Halteabschnitt HCr der Schaltung MC und der Schaltung MCr der Schaltung MP eingestellt werden; jedoch die eingestellten Ströme jeweils einen Analogwert aufweisen. Wenn die ersten Daten (der Gewichtskoeffizient) beispielsweise einen „positiven Analogwert“ darstellen, wird ein Strom mit dem Analogwert an dem Knoten n1 des Halteabschnitts HC eingestellt, wird ein Potential, das diesem Strom entspricht, an dem Knoten n1 gehalten und wird ein niedriges Potential an dem Knoten n1r des Halteabschnitts HCr gehalten. Wenn die ersten Daten (der Gewichtskoeffizient) einen „negativen Analogwert“ darstellen, wird beispielsweise ein niedriges Potential an dem Knoten n1 des Halteabschnitts HC gehalten, wird ein Strom mit dem Analogwert an dem Knoten n1 des Halteabschnitts HC eingestellt und wird ein Potential, das diesem Strom entspricht, an dem Knoten n1r gehalten. Des Weiteren entsprechen die Höhen des Stroms IOL und des Stroms IOLB jeweils der Höhe des analogen Potentials.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 8>
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung MP beschrieben, in dem Transistoren, die in der der Schaltung ILD enthalten sind, und Transistoren, die in der Schaltung MP enthalten sind, die gleiche Polarität aufweisen.
  • Hier wird ein Konfigurationsbeispiel der Schaltung MP beschrieben, in der es sich bei sämtlichen enthaltenen Transistoren um n-Kanal-Transistoren handelt, wobei die Konstantstromquellenschaltung ISC1 (die Konstantstromquellenschaltung ISC2 oder die Konstantstromquellenschaltung ISC3), die in der Stromquellenschaltung ISC der Schaltung ILD enthalten ist, die Konfiguration mit dem n-Kanal-Transistor in 8C aufweist.
  • Die in 41A dargestellte Schaltung MP ist eine Schaltung mit einer Konfiguration, die von derjenigen der Schaltung MP in 21A verändert ist; die Schaltung MP in 41A unterscheidet sich von der Schaltung MP in 21A durch die Konfiguration des Halteabschnitts HC und die Stelle, an die das Rückgate des Transistors M1 angeschlossen ist. Daher wird die Beschreibung der Abschnitte der Schaltung MP in 41A weggelassen, die eine Verbindungskonfiguration aufweisen, die derjenigen der Schaltung MP in 21A ähnlich ist.
  • In der Schaltung MP in 41A umfasst der Halteabschnitt HC einen Transistor M9 und den Kondensator C3.
  • In dieser Beschreibung und dergleichen kann, sofern nicht anders festgelegt, der Transistor M9, der eingeschaltet ist, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des oben genannten Transistors jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Das Gate des Transistors M1 ist elektrisch mit einem ersten Anschluss des Transistors M9 und einem ersten Anschluss des Kondensators C3 verbunden. Ein zweiter Anschluss des Transistors M9 ist elektrisch mit der Leitung VE verbunden. Das Rückgate des Transistors M1 ist elektrisch mit dem zweiten Anschluss des Transistors M1, einem zweiten Anschluss des Kondensators C3, dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden.
  • Indem das Rückgate des Transistors M1 und der zweite Anschluss des Transistors M1 elektrisch miteinander verbunden werden und der erste Anschluss des Transistors M1 mit einem hohen Potential versorgt wird, kann die Schwellenspannung des Transistors M1 in einigen Fällen erhöht werden. Es sei angemerkt, dass die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist; in der Schaltung MP in 41A kann beispielsweise das Rückgate des Transistors M1 elektrisch mit einer Leitung, die ein niedriges Potential liefert, verbunden sein. In der Schaltung MP in 41A muss beispielsweise der Transistor M1 nicht notwendigerweise das Rückgate aufwiesen.
  • Es sei angemerkt, dass in dem in 41A dargestellten Halteabschnitt HC eine elektrische Anschlussstelle zwischen dem Gate des Transistors M1, dem ersten Anschluss des Transistors M9 und dem ersten Anschluss des Kondensators C3 als Knoten n3 bezeichnet wird.
  • In der Schaltung MP in 41A weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden.
  • In der Schaltung MP in 41A wird als Potentiale, die die Leitung VE und die Leitung VEr liefern, jeweils beispielsweise ein hohes Potential bevorzugt. Da in der in 8C dargestellten Konstantstromquellenschaltung ISC1 (Konstantstromquellenschaltung ISC2 oder Konstantstromquellenschaltung ISC3) die Leitung VSO auf einem niedrigen Potential liegt, kann ein Strom von der Schaltung MC oder der Schaltung MCr durch die Leitung OL oder die Leitung OLB in die Schaltung ILD fließen, wenn die Leitung VE und die Leitung VEr jeweils ein hohes Potential liefern. Hier wird die Beschreibung vorgenommen, wobei die Leitung VE und die Leitung VEr jeweils VDD als Potential liefern.
  • In der Schaltung MC in 41A werden bei der Einstellung des Stroms, der zwischen der Source und dem Drain des Transistors M1 fließt (bei der Einstellung der ersten Daten (hier beispielsweise des Gewichtskoeffizienten)), die Leitung WX1L und die Leitung WL jeweils mit einem hohen Potential versorgt, um den Transistor M3 und den Transistor M9 einzuschalten. Demzufolge wird das Potential des Knotens n3 des Halteabschnitts HC zu VDD. In der Stromquellenschaltung ISC in 8A wird danach ein Strom erzeugt, wodurch dieser Strom von der Leitung VE durch den Pfad zwischen der Source und dem Drain des Transistors M1, den Pfad zwischen der Source und dem Drain des Transistors M3 der Schaltung MC und die Leitung OL in die Stromquellenschaltung ISC fließt. Zu diesem Zeitpunkt wird das Potential des zweiten Anschlusses des Kondensators C3 (Potential des zweiten Anschlusses des Transistors M1) durch diesen Strom bestimmt. Hier werden die Leitung WX1L und die Leitung WL jeweils mit einem niedrigen Potential versorgt, um die Transistoren M3 und M9 auszuschalten, wodurch der Kondensator C3 die Spannung zwischen dem Gate des Transistors M1 und dem zweiten Anschluss des Transistors M1 halten. Somit kann dieser Strom zwischen der Source und dem Drain des Transistors M1 eingestellt werden. Die Leitung WX1L und die Leitung X2L werden dann jeweils mit einem vorbestimmten Potential versorgt, um einen des Transistors M3 und des Transistors M4 einzuschalten und den anderen des Transistors M3 und des Transistors M4 auszuschalten, so dass der eingestellte Strom von der Leitung VE durch die Schaltung MC in die Leitung OL oder die Leitung OLB fließen kann.
  • 41B stellt eine Variante der Konfiguration der Schaltung MP in 41A dar. Die Schaltung MP in 41B unterscheidet sich von der Schaltung MP in 41A dahingehend, dass der zweite Anschluss des Transistors M9 elektrisch nicht mit der Leitung VE, sondern mit einer Leitung VA verbunden ist und dass ein zweiter Anschluss eines Transistors M9r elektrisch nicht mit der Leitung VEr, sondern mit einer Leitung VA verbunden ist.
  • Die Leitung VA dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung wird ein Potential besonders bevorzugt, das höher als ein Erdpotential, ein niedriges Potential und VSS und niedriger als ein hohes Potential, das die Leitung VE liefert, und VDD ist. Hier wird die konstante Spannung, die die Leitung VA liefert, durch VM gekennzeichnet, wobei das Potential VM ein Potential ist, das höher als das Erdpotential, das niedrige Potential und VSS und niedriger als das hohe Potential, das die Leitung VE liefert, und VDD ist.
  • Wenn in der Schaltung MP in 41A das Potential des zweiten Anschlusses des Transistors M1 durch Vs dargestellt wird, beträgt die Source-Drain-Spannung des Transistors M1 VDD - Vs. Wenn VM in das Gate des Transistors M1 eingegeben wird, beträgt die Gate-Source-Spannung des Transistors M1 VM - Vs. Um den Transistor M1 im gesättigten Bereich arbeiten zu lassen, soll die Beziehung VDD - VS > VM - VS - Vth erfüllt werden, wobei Vth die Schwellenspannung des Transistors M1 darstellt. Wenn sich übrigens der Transistor M1 selbstleitend verhält, kann der Transistor M1 im gesättigten Bereich arbeiten, da die Gate-Source-Spannung VDD - VS einen positiven Wert aufweist, auch wenn die Gate-Source-Spannung VM - VS einen negativen Wert aufweist.
  • Es sei angemerkt, dass „selbstleitende Eigenschaften“ einen Zustand bezeichnet, in dem ein Kanal sogar dann existiert, wenn keine Spannung an ein Gate eines Transistors angelegt wird, und ein Strom durch diesen Transistor fließt.
  • In der Schaltung MP in 41B können die Leitung VA und die Leitung VAr in eine Leitung zusammengefügt werden. Beispielsweise können wie in der 41C dargestellten Schaltung MP die Leitung VA und die Leitung VAr als Leitung VA, die entlang der Spaltenrichtung bereitgestellt ist, miteinander vereinigt werden. Es sei angemerkt, dass die Leitung VA nicht entlang der Spaltenrichtung, sondern entlang der Zeilenrichtung bereitgestellt sein kann (nicht dargestellt).
  • Als Nächstes wird ein Konfigurationsbeispiel der Schaltung MP beschrieben, das sich von denjenigen in 41A bis 41C unterscheidet und in dem es sich bei der Konstantstromquellenschaltung ISC1 (der Konstantstromquellenschaltung ISC2 oder der Konstantstromquellenschaltung ISC3) und der Schaltung MP jeweils um eine unipolare Schaltung aus n-Kanal-Transistoren handelt.
  • Die in 42 dargestellte Schaltung MP ist eine Schaltung, die von der Schaltung MP in 41A derart modifiziert ist, dass mehrwertige zweite Daten (hier beispielsweise ein mehrwertiger Wert des Signals des Neurons (ein mehrwertiger errechneter Wert)) bearbeitet werden können.
  • Die Schaltung MC, die in der Schaltung MP in 42 enthalten ist, umfasst zusätzlich zu den Schaltungselementen der Schaltung MP in 41A den Transistor M1-2b, den Transistor M3-2b, den Transistor M4-2b, einen Transistor M10 und den Halteabschnitt HC-2b.
  • In dieser Beschreibung und dergleichen kann, sofern nicht anders festgelegt, der Transistor M1-2b, der eingeschaltet ist, wie der Transistor M1 schließlich im gesättigten Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des oben genannten Transistors jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im gesättigten Bereich geeignet ist. Jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Um Schwankungen der zugeführten Spannungen zu verringern, kann der Transistor M1-2b auch im linearen Bereich arbeiten. Es sei angemerkt, dass dann, wenn die ersten Daten (der Gewichtskoeffizient) einen Analogwert darstellen, beispielsweise der Transistor M1-2b je nach der Größe der ersten Daten (des Gewichtskoeffizienten) sowohl im linearen Bereich als auch im gesättigten Bereich arbeiten kann.
  • In dieser Beschreibung und dergleichen können, sofern nicht anders festgelegt, der Transistor M3-2b, der Transistor M4-2b und der Transistor M10, welche eingeschaltet sind, schließlich im linearen Bereich arbeiten. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung jedes der oben genannten Transistoren jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Als Nächstes wird eine Konfiguration der Schaltung MP in 42 beschrieben. Es sei angemerkt, dass die Beschreibung der Abschnitte der Schaltung MP in 42 weggelassen wird, die eine Konfiguration aufweisen, die derjenigen der Schaltung MP in 41A ähnlich ist.
  • Der Halteabschnitt HC-2b weist eine Konfiguration auf, die derjenigen des Halteabschnitts HC ähnlich ist. Die Schaltungselemente oder dergleichen, die in dem Halteabschnitt HC-2b enthalten sind, werden daher gegebenenfalls mittels der Bezugszeichen der Schaltungselemente beschrieben, die in dem Halteabschnitt HC enthalten sind.
  • In der Schaltung MC der Schaltung MP in 42 ist der erste Anschluss des Transistors M1-2b elektrisch mit der Leitung VE verbunden. Der zweite Anschluss des Transistors M1-2b ist elektrisch mit einem Rückgate des Transistors M1-2b, dem ersten Anschluss des Transistors M3-2b und dem ersten Anschluss des Transistors M4-2b verbunden. Das Gate des Transistors M1-2b ist elektrisch mit dem ersten Anschluss des Transistors M9 des Halteabschnitts HC-2b und dem ersten Anschluss des Kondensators C1 des Halteabschnitts HC-2b verbunden. Der Kondensator C3 des Halteabschnitts HC-2b ist elektrisch mit einem ersten Anschluss des Transistors M10 und dem zweiten Anschluss des Transistors M1 verbunden. Der zweite Anschluss des Transistors M3-2b ist elektrisch mit der Leitung OL verbunden. Das Gate des Transistors M3-2b ist elektrisch mit der Leitung X1L2b verbunden. Der zweite Anschluss des Transistors M4-2b ist elektrisch mit der Leitung OLB verbunden. Das Gate des Transistors M4-2b ist elektrisch mit der Leitung X2L2b verbunden. Ein zweiter Anschluss des Transistors M10 ist elektrisch mit dem zweiten Anschluss des Transistors M1, dem ersten Anschluss des Transistors M3, dem ersten Anschluss des Transistors M4 und dem zweiten Anschluss des Kondensators C3 des Halteabschnitts HC verbunden. Der zweite Anschluss des Transistors M9 des Halteabschnitts HC-2b ist elektrisch mit dem ersten Anschluss des Transistors M9 des Halteabschnitts HC verbunden. Ein Gate des Transistors M9 des Halteabschnitts HC-2b und ein Gate des Transistors M10 sind elektrisch mit der Leitung WL verbunden.
  • Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 42 im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden. Der zweite Anschluss des Transistors M3-2br ist elektrisch mit der Leitung OLB verbunden, und der zweite Anschluss des Transistors M4-2br ist elektrisch mit der Leitung OL verbunden.
  • In der Schaltung MP in 42 sind die Größen, wie z. B. die Kanallängen und die Kanalbreiten, des Transistors M3, des Transistors M3-2b, des Transistors M3r, des Transistors M3-2br, des Transistors M4, des Transistors M4-2b, des Transistors M4r und des Transistors M4-2br vorzugsweise einander gleich. Eine derartige Schaltungskonfiguration kann ein effizientes Layout ermöglichen.
  • In der Schaltung MP in 42 ist die Größe, wie z. B. die Kanalläge und die Kanalbreite, der Transistoren M9r, die in dem Halteabschnitt HCr und dem Halteabschnitt HC-2br enthalten sind, vorzugsweise gleich derjenigen der Transistoren M9, die in dem Halteabschnitt HC und dem Halteabschnitt HC-2b enthalten sind. Die Größe eines Transistors M10r ist vorzugsweise gleich derjenigen des Transistors M10.
  • Wenn das Verhältnis der W-Länge zu der L-Länge des Transistors M1 durch W/L dargestellt wird, beträgt das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b vorzugsweise 2W/L. Die Größe des Transistors M1r ist vorzugsweise gleich derjenigen des Transistors M1, und die Größe des Transistors M1-2br ist vorzugsweise gleich derjenigen des Transistors M1-2b.
  • Die Leitung X1L2b ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M3-2b und des Transistors M3-2br, und die Leitung X2L2b ist eine Leitung zum Umschalten zwischen dem Durchlasszustand und dem Sperrzustand des Transistors M4-2b und des Transistors M4-2br.
  • Als Nächstes wird ein Verfahren zum Einstellen des Stroms (Verfahren zum Einstellen der ersten Daten (des Gewichtskoeffizienten)) in der Schaltung MP in 42 beschrieben.
  • Zunächst werden die Leitung WX1 L und die Leitung WL jeweils mit einem hohen Potential versorgt, um den Transistor M3, den Transistor M10, den Transistor M9 des Halteabschnitts HC und den Transistor M9 des Halteabschnitts HC-2b einzuschalten. Demzufolge wird das Potential des Knotens n3 des Halteabschnitts HC zu VDD, und das Potential des Knotens n3 des Halteabschnitts HC-2b wird zu VDD. In der Stromquellenschaltung ISC in 8A wird danach ein Strom 3Iut als Strommenge erzeugt, wodurch unterschiedliche Ströme von der Leitung VE zwischen der Source und dem Drain des Transistors M1 sowie zwischen der Source und dem Drain des Transistors M1-2b fließt. Da insbesondere das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist, beträgt die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, Iut und beträgt die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1-2b fließt, 2Iut. Die Ströme, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1 und des Transistors M1-2b fließen, fließen durch den Pfad zwischen der Source und dem Drain des Transistors M3 und die Leitung OL in die Stromquellenschaltung ISC. Zu diesem Zeitpunkt wird das Potential des zweiten Anschlusses des Kondensators C3 des Halteabschnitts HC (Potential des zweiten Anschlusses des Transistors M1) durch den Strom bestimmt, der zwischen der Source und dem Drain des Transistors M1 fließt, und das Potential des zweiten Anschlusses des Kondensators C3 des Halteabschnitts HC-2b (Potential des zweiten Anschlusses des Transistors M1-2b) wird durch den Strom bestimmt, der zwischen der Source und dem Drain des Transistors M1-2b fließt. Dabei werden die Leitung WX1L und die Leitung WL jeweils mit einem niedrigen Potential versorgt, um die Transistoren M3 und M10, den Transistor M9 des Halteabschnitts HC und den Transistor M9 des Halteabschnitts HC-2b auszuschalten, wodurch der Kondensator C3 des Halteabschnitts HC die Spannung zwischen dem Gate des Transistors M1 und dem zweiten Anschluss des Transistors M1 halten kann und der Kondensator C3 des Halteabschnitts HC-2b die Spannung zwischen dem Gate des Transistors M1-2b und dem zweiten Anschluss des Transistors M1-2b halten kann. Auf diese Weise kann die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, auf Iut eingestellt werden und kann die Menge an Strom, der zwischen der Source und dem Drain des Transistors M1-2b fließt, auf 2Iut eingestellt werden.
  • Danach werden die Leitung WX1L, die Leitung X2L, die Leitung X1L2b und die Leitung X2L2b jeweils mit einem vorbestimmten Potential entsprechend den zweiten Daten (dem Wert des Signals des Neurons) versorgt, wodurch kann in der Schaltung MP das Produkt der eingestellten ersten Daten (des eingestellten Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) berechnet werden kann. Es sei angemerkt, dass die Details der Berechnung des Produkts der mehrwertigen ersten Daten (des mehrwertigen Gewichtskoeffizienten) und der mehrwertigen zweiten Daten (des mehrwertigen Wertes des Signals des Neurons) im Konfigurationsbeispiel 5 beschrieben wurde.
  • Es sei angemerkt, dass die Konfiguration der Schaltung MP in 42 in diejenige der Schaltung MP in 43 verändert werden kann. Die Schaltung MP in 43 entspricht der Schaltung MP in 42, wenn die Stelle, an die der zweite Anschluss des Transistors M9 des Halteabschnitts HC-2b angeschlossen ist, von dem ersten Anschluss des Transistors M9 des Halteabschnitts HC auf die Leitung VE gewechselt wird und die Stelle, an die der zweite Anschluss des Transistors M9r des Halteabschnitts HC-2br angeschlossen ist, von einem ersten Anschluss des Transistors M9r des Halteabschnitts HCr auf die Leitung VEr gewechselt wird. Die Schaltung MP in 43 kann auf ähnliche Weise wie die Schaltung MP in 42 arbeiten.
  • In der Schaltung MP in 42 und der Schaltung MP in 43 kann wie in der Schaltung MP in 41B die Leitung VE in die Leitung VE und die Leitung VA getrennt sein und kann die Leitung VEr in die Leitung VEr und die Leitung VAr getrennt sein. Die in 44 dargestellte Schaltung MP weist eine Konfiguration auf, in der die Leitung VE der Schaltung MP in 42 in die Leitung VE und die Leitung VA getrennt ist; die in 45 dargestellte Schaltung MP weist eine Konfiguration auf, in der die Leitung VE der Schaltung MP in 43 in die Leitung VE und die Leitung VA getrennt ist.
  • Die Schaltung MP in 44 und die Schaltung MP in 45 können auf ähnliche Weise wie die Schaltung MP in 42 und 43 arbeiten. Es sei angemerkt, dass, wie beispielsweise in 42, 43, 44 und 45 dargestellt, wenn der Kondensator C3 mit keinem Source-Anschluss des Transistors M1 oder dergleichen verbunden ist, dieser Source-Anschluss mit keiner Energieversorgungsleitung oder dergleichen verbunden ist und dessen Drain-Anschluss mit einer Energieversorgungsleitung oder dergleichen verbunden ist und wenn der Leitung OL oder der Leitung OLB ein positiver Strom von der Schaltung ILD durch den Schaltstromkreis TW[j] zugeführt wird, als konstante Spannung, die die Leitung VCN liefert, eine Spannung, die der Leitung VE oder der Leitung VA zugeführt wird, beispielsweise ein hohes Potential (z. B. VDD) bevorzugt wird. Das heißt, dass sich bei der Zuführung der konstanten Spannung von der Leitung VCN die Potentialdifferenz zwischen den beiden Enden des Kondensators C3 vorzugsweise Null nähert. Das heißt, dass vorzugsweise der Transistor M1 ausgeschaltet wird. Mit anderen Worten: Der Leitung VCN wird vorzugsweise dasjenige Potential zugeführt, auf dem kein Strom von der Schaltung MC ausgegeben wird. Andererseits liegt die Leitung VCN2 vorzugsweise auf einem niedrigen Potential, wie z. B. VSS oder einem Erdpotential. Durch den Strom, der von der Schaltung MP ausgegeben wird, können somit die Potentiale der Leitung OL und der Leitung OLB verändert werden.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 9>
  • 46 stellt ein Beispiel für die Schaltung BS und die Schaltung MP dar, welche für die Rechenschaltung 170 in 14 eingesetzt werden können.
  • Als Schaltung BS kann beispielsweise, wie in 46 dargestellt, die Schaltung MP in 40 eingesetzt werden. Eine Schaltung BMC entspricht der Schaltung MC der Schaltung MP in 40, und eine Schaltung BMCr entspricht der Schaltung MCr der Schaltung MP in 40. Ein Transistor M11 entspricht dem Transistor M1 der Schaltung MP in 40, ein Transistor M12 entspricht dem Transistor M12 der Schaltung MP in 40, ein Transistor M13 entspricht dem Transistor M13 der Schaltung MP in 40, ein Kondensator C4 entspricht dem Kondensator C1 der Schaltung MP in 40, und ein Knoten n4 entspricht dem Knoten n1 der Schaltung MP in 40. Die Leitung WXBS entspricht der Leitung WXL der Schaltung MP in 40, der Leitung WLBS entspricht der Leitung WL der Schaltung MP in 40, und eine Leitung VF entspricht der Leitung VE der Schaltung MP in 40. Bezüglich der Konfiguration der in 46 dargestellten Schaltung BS wird daher auf die Beschreibung der Schaltung MP in 40 verwiesen.
  • Als Schaltung MP kann beispielsweise, wie in 46 dargestellt, die Schaltung MP in 15A eingesetzt werden. Bezüglich der Konfiguration der in 46 dargestellten Schaltung MP wird daher auf die Beschreibung der Schaltung MP in 15A verwiesen.
  • In der Schaltung BS in 46 weist die Schaltung BMC im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung BMCr auf. In der Schaltung MP weist die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC auf. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung BSr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung BS zu unterscheiden, und die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr sind durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden.
  • Wenn eine „positive Vorspannung“ für die Schaltung BS eingestellt wird, werden wie beim Betrieb der Schaltung MP in 40 die Leitung WXBS und die Leitung WLBS jeweils mit einem hohen Potential versorgt, um den Transistor M12, den Transistor M13, einen Transistor M12r und einen Transistor M13r einzuschalten. In der Stromquellenschaltung ISC in 8A wird danach ein Strom gewählt, der dieser Vorspannung entspricht, und die Leitung OL und die Stromquellenschaltung ISC werden in einen leitenden Zustand versetzt. Demzufolge fließt dieser Strom von der Stromquellenschaltung ISC durch die Leitung OL und die Schaltung BMC in die Leitung VF, und das Potential des Knotens n4 wird zu einem Potential, das diesem Strom entspricht. Wenn zu diesem Zeitpunkt die Leitung OLB und die Leitung VCN in einen leitenden Zustand versetzt werden, wird der Knoten n4r auf der Seite der Schaltung BMCr mit dem Potential VSS von der Leitung VCN versorgt, so dass das Potential des Knotens n4r zu VSS wird. Danach werden die Leitung WXBS und die Leitung WLBS jeweils mit einem niedrigen Potential versorgt, um den Transistor M12, den Transistor M13, den Transistor M12r und den Transistor M13r auszuschalten, wodurch die Potentiale des Knotens n4 und des Knotens n4r gehalten werden können. Auf diese Weise kann die „positive Vorspannung“ für die Schaltung BS eingestellt werden.
  • Wenn eine „negative Vorspannung“ für die Schaltung BS eingestellt wird, werden die Leitung WXBS und die Leitung WLBS jeweils mit einem hohen Potential versorgt, um den Transistor M12, den Transistor M13, den Transistor M12r und den Transistor M13r einzuschalten. In der Stromquellenschaltung ISC in 8A wird danach ein Strom gewählt, der dieser Vorspannung entspricht, und die Leitung OLB und die Stromquellenschaltung ISC werden in einen leitenden Zustand versetzt. Demzufolge fließt dieser Strom von der Stromquellenschaltung ISC durch die Leitung OLB und die Schaltung BMCr in die Leitung VFr, und das Potential des Knotens n4r wird zu einem Potential, das diesem Strom entspricht. Wenn zu diesem Zeitpunkt die Leitung OL und die Leitung VCN in einen leitenden Zustand versetzt werden, wird der Knoten n4 auf der Seite der Schaltung BMC mit dem Potential VSS von der Leitung VCN versorgt, so dass das Potential des Knotens n4 zu VSS wird. Danach werden die Leitung WXBS und die Leitung WLBS jeweils mit einem niedrigen Potential versorgt, um den Transistor M12, den Transistor M13, den Transistor M12r und den Transistor M13r auszuschalten, wodurch die Potentiale des Knotens n4 und des Knotens n4r gehalten werden können. Auf diese Weise kann die „negative Vorspannung“ für die Schaltung BS eingestellt werden.
  • Wenn eine „Vorspannung von 0“ für die Schaltung BS eingestellt wird, werden die Leitung WXBS und die Leitung WLBS jeweils mit einem hohen Potential versorgt, um den Transistor M12, den Transistor M13, den Transistor M12r und den Transistor M13r einzuschalten; dementsprechend werden die Leitung OL bzw. die Leitung OLB und die Leitung VCN in einen leitenden Zustand versetzt, und die Potentiale der Knoten n4 und n4r werden zu VSS. Danach werden die Leitung WXBS und die Leitung WLBS jeweils mit einem niedrigen Potential versorgt, um den Transistor M12, den Transistor M13, den Transistor M12r und den Transistor M13r auszuschalten, wodurch das Potential VSS des Knotens n4 und des Knotens n4r gehalten wird; auf diese Weise kann die „Vorspannung von 0“ für die Schaltung BS eingestellt werden.
  • Unter Umständen können bei der Einstellung einer Vorspannung für die Schaltung BS der Knoten n4 und der Knoten n4r jeweils mit einem anderen Potential als VSS versorgt werden.
  • Nach der Einstellung der Vorspannung für die Schaltung BS werden die ersten Daten (hier beispielsweise der Gewichtskoeffizient) in der Schaltung MP gehalten und wird die Schaltung MP mit den zweiten Daten (hier beispielsweise dem Wert des Signals des Neurons) versorgt. Insbesondere wird ein Strom, der diesem Gewichtskoeffizienten entspricht, für die Schaltung MP eingestellt, und die Schaltung MP wird mit Potentialen, die den zweiten Daten (dem Wert des Signals des Neurons) entsprechen, von der Leitung WX1L und der Leitung X2L versorgt. In der Schaltung BS wird ferner das Potential der Leitung WXBS auf ein hohes Potential eingestellt, wodurch dem von der Schaltung MP berechneten Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) die Vorspannung, die für die Schaltung BS eingestellt wird, hinzugefügt werden kann.
  • Der folgende Betrieb ist auch möglich: Die ersten Daten (der Gewichtskoeffizient) werden erst in der Schaltung MP gehalten, das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) wird einmal von der Schaltung MP berechnet, entsprechend dem Berechnungsergebnis wird dann eine Vorspannung für die Schaltung BS eingestellt, und eine Rechenoperation kann noch einmal durchgeführt werden. Das heißt, dass ein Vorgang, in dem entsprechend dem Rechenergebnis die Vorspannung angemessen verändert wird, durchgeführt werden kann.
  • Es sei angemerkt, dass das Konfigurationsbeispiel in 46 die Leitung VF, die Leitung VFr, die Leitung VE und die Leitung VEr darstellt sind; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. In der Konfiguration in 46 können beispielsweise die Leitung VF und die Leitung VE in eine Leitung zusammengefügt werden und können die Leitung VFr und die Leitung VEr in eine Leitung zusammengefügt werden. In der Konfiguration in 46 können beispielsweise wie in der Schaltung MP in 16B die Leitung VF und die Leitung VFr in eine Leitung zusammengefügt werden und können die Leitung VE und die Leitung VEr in eine Leitung zusammengefügt werden. In der Konfiguration in 46 können beispielsweise die Leitung VF, die Leitung VFr, die Leitung VE und die Leitung VEr in eine Leitung zusammengefügt werden. In der Konfiguration in 46 können beispielsweise zwei oder mehr Leitungen, die aus der Leitung VF, der Leitung VFr, der Leitung VE und der Leitung VEr ausgewählt werden, in eine Leitung zusammengefügt werden.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Konfigurationsbeispiel 10>
  • Als Nächstes wird ein Beispiel für eine Schaltungskonfiguration beschrieben, die auf die in 10 dargestellte Schaltung MP angewendet werden kann.
  • Die in 47A dargestellte Schaltung MP ist ein Konfigurationsbeispiel der Schaltung MP in 10, die beispielsweise für die Rechenschaltung 140 in 7 eingesetzt werden kann. Es sei angemerkt, dass die Schaltung MP in 47A der in 40 dargestellten Schaltung MP entspricht, wenn der Transistor M3 und der Transistor M3r in einen Transistor zusammengefügt werden und die Leitung VE und die Leitung VEr in eine Leitung zusammengefügt werden. In der Schaltung MP in 47A sind insbesondere der Transistor M3 und der Transistor M3r der in 40 dargestellten Schaltung MP in den Transistor MZ zusammengefügt, und in der Schaltung MP in 47A sind die Leitung VE und die Leitung VEr der in 40 dargestellten Schaltung MP in die Leitung VE zusammengefügt.
  • Es sei angemerkt, dass die Schaltung MCr der Schaltung MP in 47A im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen der Schaltung MC zu unterscheiden.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen, sofern nicht anders festgelegt, der Transistor MZ, der eingeschaltet ist, schließlich im linearen Bereich arbeiten kann. Das heißt, dass die Gate-Spannung, die Source-Spannung und die Drain-Spannung des oben genannten Transistors jeweils auf eine Spannung vorgespannt sein können, die zur Arbeit im linearen Bereich geeignet ist.
  • Die Schaltung MC umfasst den Halteabschnitt HC und einen Transistor M20, und die Schaltung MCr umfasst den Halteabschnitt HCr und einen Transistor M20r.
  • Ein erster Anschluss des Transistors M20 ist elektrisch mit dem ersten Anschluss des Transistors MZ verbunden, ein Gate des Transistors M20 ist elektrisch mit dem zweiten Anschluss des Transistors M1 und dem ersten Anschluss des Kondensators C1 verbunden, und ein zweiter Anschluss des Transistors M20 ist elektrisch mit der Leitung OL verbunden. Der zweite Anschluss des Kondensators C1 ist elektrisch mit der Leitung VL verbunden. Der erste Anschluss des Transistors M1 ist elektrisch mit der Leitung OL verbunden.
  • Ein erster Anschluss des Transistors M20r ist elektrisch mit dem ersten Anschluss des Transistors MZ verbunden, ein Gate des Transistors M20r ist elektrisch mit einem zweiten Anschluss des Transistors M1r und einem ersten Anschluss des Kondensators C1r verbunden, und ein zweiter Anschluss des Transistors M20r ist elektrisch mit der Leitung OLB verbunden. Ein zweiter Anschluss des Kondensators C1r ist elektrisch mit der Leitung VL verbunden. Der erste Anschluss des Transistors M1 ist elektrisch mit der Leitung OLB verbunden.
  • Die Leitung VL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung kann beispielsweise ein niedriges Potential VSS oder ein Erdpotential (GND) verwendet werden.
  • Für den Halteabschnitt HC und den Halteabschnitt HCr, welche in der Schaltung MP in 47A enthalten sind, können wie für den Halteabschnitt HC und den Halteabschnitt HCr, welche in der beispielsweise in 15A dargestellten Schaltung MP enthalten sind, Strommengen, die dem Gewichtskoeffizienten entsprechen, eingestellt werden. Insbesondere wird beispielsweise in dem Halteabschnitt HC die Leitung XL mit einem vorbestimmten Potential versorgt, um den Transistor MZ einzuschalten, und wird die Leitung WL mit einem vorbestimmten Potential versorgt, um den Transistor M1 einzuschalten, so dass eine Strommenge, die dem Gewichtskoeffizienten entspricht, von der Leitung OL in den ersten Anschluss des Kondensators C1 und einen zweiten Anschluss des Transistors M20 fließt. Da zu diesem Zeitpunkt der Transistor M20 diodenverbunden ist, wird die Gate-Source-Spannung des Transistors M20 durch diese Strommenge (die Menge an Strom, der zwischen der Source und dem Drain fließt) bestimmt. Wenn zu diesem Zeitpunkt das Potential der Source des Transistors M20 auf dem Potential liegt, das die Leitung VL liefert, wird das Potential des Gates des Transistors M20 bestimmt. Wenn dabei der Transistor M1 ausgeschaltet wird, kann das Potential des Gates des Transistors M20 gehalten werden. Es sei angemerkt, dass auch in dem Halteabschnitt HCr dafür gesorgt wird, dass eine Strommenge, die dem Gewichtskoeffizienten entspricht, von der Leitung OLB in den ersten Anschluss des Kondensators C1r und einen zweiten Anschluss des Transistors M20r fließt, so dass das Potential, das dieser Strommenge entspricht, an einem Gate des Transistors M20r gehalten werden kann.
  • Hier stellt beispielsweise der Gewichtskoeffizient, der für die Schaltung MP in 48 eingestellt wird, „+1“ dar, wenn der Strom Iut für den Transistor M20 des Halteabschnitts HC eingestellt wird und dafür gesorgt wird, dass kein Strom in den Transistor M20r des Halteabschnitts HCr fließt, stellt „-1“ dar, wenn dafür gesorgt wird, dass kein Strom in den Transistor M20 des Halteabschnitts HC fließt, und der Strom Iut für den Transistor M20r des Halteabschnitts HCr eingestellt wird, und stellt „0“ dar, wenn dafür gesorgt wird, ein Strom weder in den Transistor M20 des Halteabschnitts HC noch in den Transistor M20r des Halteabschnitts HCr fließt.
  • Indem Ströme, die dem Gewichtskoeffizienten entsprechen, für den Halteabschnitt HC und den Halteabschnitt HCr eingestellt werden, werden die Potentiale der Gates des Transistors M20 und des Transistors M20r bestimmt. Indem dabei die Leitung XL beispielsweise mit einem Potential versorgt wird, das dem Wert des Signals des Neurons entspricht, wird ein Strom bestimmt, der zwischen der Schaltung MP und der Leitung OL und/oder der Leitung OLB fließt. Wenn beispielsweise die Leitung XL mit einem hohen Potential als zweiten Daten von „+1“ versorgt wird, werden der erste Anschluss des Transistors M20 und der erste Anschluss des Transistors M20r mit der konstanten Spannung versorgt, die die Leitung VL liefert. Wenn beispielsweise die Leitung XL mit einem niedrigen Potential als zweiten Daten von „0“ versorgt wird, werden der erste Anschluss des Transistors M20 und der erste Anschluss des Transistors M20r nicht mit der konstanten Spannung versorgt, die die Leitung VL liefert. Das heißt, dass ein Strom weder in den Transistor M20 noch in den Transistor M20r fließt.
  • Wenn dabei Iut als Strommenge für den Transistor M20 eingestellt ist, fließt Iut als Strommenge zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M20, indem die Source des Transistors M20 mit einem Potential der Leitung VL versorgt wird. Wenn dafür gesorgt wird, dass kein Strom in den Transistor M20 fließt, fließt kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M20, auch wenn die Source des Transistors M20 mit dem Potential der Leitung VL versorgt wird. Wenn in ähnlicher Weise Iut als Strommenge für den Transistor M20r eingestellt ist, fließt Iut als Strommenge zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M20r, indem die Source des Transistors M20r mit dem Potential der Leitung VL versorgt wird. Wenn dafür gesorgt wird, dass kein Strom in den Transistor M20r fließt, fließt kein Strom zwischen dem ersten Anschluss und dem zweiten Anschluss des Transistors M20r, auch wenn die Source des Transistors M20r mit dem Potential der Leitung VL versorgt wird.
  • Die vorstehende Beschreibung wird wie folgt zusammengefasst: Wenn das Produkt des Gewichtskoeffizienten und des Wertes des Signals des Neurons „+1“ beträgt, fließt eine Strommenge Iut zwischen der Schaltung MC und der Leitung OL und fließt kein Strom zwischen der Schaltung MCr und der Leitung OLB. Wenn das Produkt des Gewichtskoeffizienten und des Wertes des Signals des Neurons „-1“ beträgt, fließt eine Strommenge Iut zwischen der Schaltung MCr und der Leitung OLB und fließt kein Strom zwischen der Schaltung MC und der Leitung OL. Wenn das Produkt des Gewichtskoeffizienten und des Wertes des Signals des Neurons „0“ beträgt, fließt kein Strom zwischen der Schaltung MC und der Leitung OL und fließt kein Strom zwischen der Schaltung MCr und der Leitung OLB.
  • Auf die vorstehende Weise kann die Schaltung MP in 47A das Produkt des trinären Gewichtskoeffizienten von „+1“, „-1“ bzw. „0“ und des binären Signals des Neurons (des binären errechneten Wertes) von „+1“ bzw. „0“ berechnen. Die Schaltung MP in 47A kann wie die im Konfigurationsbeispiel 7 beschriebene Schaltung MP das Produkt der ersten Daten (des Gewichtskoeffizienten), die „positive mehrere Werte“, „0“ bzw. „negative mehrere Werte“ darstellen, und der binären zweiten Daten (des binären Wertes des Signals des Neurons), die „+1“ bzw. „0“ darstellen, berechnen, indem beispielsweise die Strommengen, die für den Transistor M20 und den Transistor M20r eingestellt werden, verändert werden.
  • Die in 47A dargestellte Schaltung MP kann beispielsweise in die in 47B dargestellte Schaltung MP verändert werden. Die in 47B dargestellte Schaltung MP unterscheidet sich von der Schaltung MP in 47A dahingehend, dass der zweite Anschluss des Kondensators C1 und der zweite Anschluss des Kondensators C1r elektrisch nicht mit der Leitung VL, sondern mit einer Leitung CVL verbunden sind.
  • Die Leitung CVL dient beispielsweise als Leitung, die eine konstante Spannung liefert. Als diese konstante Spannung kann beispielsweise ein hohes Potential, ein niedriges Potential oder ein Erdpotential verwendet werden.
  • Es sei angemerkt, dass dieses Konfigurationsbeispiel nach Bedarf mit einem anderen Konfigurationsbeispiel oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird eine Halbleitervorrichtung, die die Produktsumme der mehrwertigen ersten Daten (z. B. einer der Gewichtskoeffizienten und der Signale der Neuronen) und der mehrwertigen zweiten Daten (z. B. der anderen der Gewichtskoeffizienten und der Signale der Neuronen) ausführen kann, oder ein Betriebsverfahren dieser Halbleitervorrichtung beschrieben.
  • <Beispiel 1 für ein Betriebsverfahren>
  • Zunächst wird ein Beispiel für ein Betriebsverfahren zum Berechnen der Produktsumme der mehrwertigen ersten Daten (z. B. einer der Gewichtskoeffizienten und der Signale der Neuronen) und der mehrwertigen zweiten Daten (z. B. der anderen der Gewichtskoeffizienten und der Signale der Neuronen) unter Verwendung der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung oder dergleichen beschrieben.
  • Beispielsweise wird ein Betriebsverfahren der Rechenschaltung 150 in 11, bei der die Schaltung MP in 21A eingesetzt wird, in Betracht gezogen. Um die Komplexität der Beschreibung zu vermeiden, wird davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 48A ist ein Zeitdiagramm, das ein Beispiel für dieses Betriebsverfahren darstellt. 48A zeigt insbesondere Veränderungen des Potentials des Knotens n1 des Halteabschnitts HC, des Potentials des Knotens n1r des Halteabschnitts HCr, des Potentials der Leitung WX1 L, der Strommenge des Stroms IOL, der in die Leitung OL fließt, der Strommenge des Stroms IOLB, der in die Leitung OLB fließt, und der Ladungsmenge, die in dem Kondensator der Integratorschaltung der Schaltung ACTF akkumuliert wird, ab dem Zeitpunkt T11 bis zum Zeitpunkt T15 und zu Zeitpunkten in der Nähe davon. In 48A wird insbesondere die Ladungsmenge, die aufgrund des Stroms, der von der Leitung OL in den in der Last LEa enthaltenen Kondensator fließt, akkumuliert wird, durch QOL dargestellt und wird die Ladungsmenge, die aufgrund des Stroms, der von der Leitung OLB in den in der Last LEb enthaltenen Kondensator fließt, akkumuliert wird, durch QOLB dargestellt.
  • In dem in 48A dargestellten Zeitdiagramm werden die Ströme, die den mehrwertigen ersten Daten (hier beispielsweise dem Gewichtskoeffizienten) entsprechen, vor dem Zeitpunkt T11 eingestellt. Es sei angemerkt, dass bezüglich des Verfahrens zum Einstellen dieser Ströme auf die Beschreibung der Ausführungsform 2 verwiesen wird.
  • Im Betriebsbeispiel des Zeitdiagramms in 48A wird im Voraus der Gewichtskoeffizient „+1“ für die Schaltung MP eingestellt. Vor dem Zeitpunkt T11 wird insbesondere so eingestellt, dass die Strommenge I1 in den Transistor M1 fließt, wird V1 an dem Knoten n1 des Halteabschnitts HC gehalten und wird VSS an dem Knoten n1r des Halteabschnitts HCr gehalten. Es sei angemerkt, dass das Potential V1 ein Potential ist, das höher ist als VSS. Darüber hinaus werden im Voraus die Schalter SWH und SWHB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL und der Schalter SWLB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Leitung VCN2 in einen leitenden Zustand zu versetzen und die Leitung OL und die Leitung OLB jeweils mit einem hohen Potential zu versorgen.
  • Zum und nach dem Zeitpunkt T11 werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen.
  • Ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 werden die zweiten Daten (hier beispielsweise der Wert des Signals des Neurons) in die Schaltung MP eingegeben. Es sei angemerkt, dass tut die Eingabezeit ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 darstellt. Die Länge dieser Eingabezeit entspricht der Größe des Wertes des Signals des Neurons. Das heißt, dass das Rechenergebnis durch Veränderung der Länge der Eingabezeit verändert werden kann.
  • Im Betriebsbeispiel in 48A wird als Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Demzufolge wird ein hohes Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein niedriges Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben, so dass der Transistor M3 und der Transistor M3r eingeschaltet werden und der Transistor M4 und der Transistor M4r ausgeschaltet werden. Durch diesen Vorgang werden die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen leitenden Zustand versetzt und werden die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt.
  • Da zu diesem Zeitpunkt der Transistor M1 derart konfiguriert ist, dass ein Strom mit der Strommenge I1 fließt, fließt der Strom mit der Strommenge I1 von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE. Da der Transistor M1r ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Da ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden, werden ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 Ladungen immer wieder in dem Kondensator (der Last LEa) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OL elektrisch leitend verbunden ist. In idealer Weise werden zum Zeitpunkt T13 Ladungen von tut × I1 in diesem Kondensator akkumuliert. Es sei angemerkt, dass im Zeitdiagramm in 48A Q1 die Ladungsmenge darstellt, die ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 in diesem Kondensator akkumuliert wird. Andererseits wird keine Ladung in dem Kondensator (der Last LEb) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge Q1, die in die Leitung OL fließt, und der Ladungsmenge 0, die in die Leitung OLB fließt, entspricht.
  • Als Nächstes wird der Fall in Betracht gezogen, in dem im Zeitdiagramm in 48A die Eingabezeit des Signals des Neurons in die Schaltung MP von tut in 2tut verändert wird. Ein in 48B dargestelltes Zeitdiagramm zeigt ein Betriebsbeispiel in dem Fall, in dem im Zeitdiagramm in 48A die Eingabezeit des Signals des Neurons in die Schaltung MP von tut in 2tut verändert wird.
  • Die Vorgänge vor dem Zeitpunkt T12 im Zeitdiagramm in 48B sind ähnlich denjenigen im Betriebsbeispiel vor dem Zeitpunkt T12 im Zeitdiagramm in 48A. Bezüglich der Vorgänge vor dem Zeitpunkt T12 im Zeitdiagramm in 48B wird daher auf die Beschreibung der Vorgänge vor dem Zeitpunkt T12 im Zeitdiagramm in 48A verwiesen.
  • Ab dem Zeitpunkt T12 bis zum Zeitpunkt T14 des Betriebsbeispiels in 48B wird das Signal des Neurons in die Schaltung MP eingegeben. Wie vorstehend beschrieben, beträgt die Eingabezeit ab dem Zeitpunkt T12 bis zum Zeitpunkt T14 2tut.
  • Im Betriebsbeispiel in 48B wird wie im Betriebsbeispiel in 48A als Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Demzufolge fließt ein Strom mit der Strommenge I1 von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE. Kein Strom fließt von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr.
  • Da ab dem Zeitpunkt T12 bis zum Zeitpunkt T14 die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden, werden ab dem Zeitpunkt T12 bis zum Zeitpunkt T14 Ladungen immer wieder in dem Kondensator (der Last LEa) der Integratorschaltung akkumuliert, die mit der Leitung OL elektrisch leitend verbunden ist. In idealer Weise werden zum Zeitpunkt T14 Ladungen von 2tut × I1 (= 2Q1) in diesem Kondensator akkumuliert. Es sei angemerkt, dass im Zeitdiagramm in 48B Q2 die Ladungsmenge darstellt, die ab dem Zeitpunkt T12 bis zum Zeitpunkt T14 in diesem Kondensator akkumuliert wird. Andererseits wird keine Ladung in dem Kondensator (der Last LEb) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge Q2, die in die Leitung OL fließt, und der Ladungsmenge 0, die in die Leitung OLB fließt, entspricht.
  • Als Nächstes wird der Fall in Betracht gezogen, in dem im Zeitdiagramm in 48A der Gewichtskoeffizient, der für die Schaltung MP eingestellt wird, von „+1“ in „-2“ verändert wird. In einem in 48C dargestellten Zeitdiagramm wird insbesondere im Voraus vor dem Zeitpunkt T11 so eingestellt, dass der Strom I2 (= 2I1) in die Transistoren M1 und M1r fließt, wird V2 an dem Knoten n1r des Halteabschnitts HCr gehalten und wird VSS an dem Knoten n1 des Halteabschnitts HC gehalten. Es sei angemerkt, dass das Potential V2 ein Potential ist, das höher ist als V1 und VSS.
  • Die Vorgänge vor dem Zeitpunkt T12 im Zeitdiagramm in 48C sind ähnlich denjenigen im Betriebsbeispiel vor dem Zeitpunkt T12 im Zeitdiagramm in 48A. Bezüglich der Vorgänge vor dem Zeitpunkt T12 im Zeitdiagramm in 48C wird daher auf die Beschreibung der Vorgänge vor dem Zeitpunkt T12 im Zeitdiagramm in 48A verwiesen.
  • Ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 des Betriebsbeispiels in 48C wird das Signal des Neurons in die Schaltung MP eingegeben. Wie vorstehend beschrieben, beträgt die Eingabezeit ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 tut.
  • Im Betriebsbeispiel in 48C wird wie im Betriebsbeispiel in 48A als Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Demzufolge fließt ein Strom mit der Strommenge I2 von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr. Kein Strom fließt von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE.
  • Da ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden, werden ab dem Zeitpunkt T12 bis zum Zeitpunkt T14 Ladungen immer wieder in dem Kondensator (der Last LEb) der Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. In idealer Weise werden zum Zeitpunkt T13 Ladungen von tut × I2 (= 2tut × I1 = 2Q1) in diesem Kondensator akkumuliert. Es sei angemerkt, dass im Zeitdiagramm in 48C Q2 die Ladungsmenge darstellt, die ab dem Zeitpunkt T12 bis zum Zeitpunkt T13 in diesem Kondensator akkumuliert wird. Andererseits wird keine Ladung in dem Kondensator (der Last LEa) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OL elektrisch leitend verbunden ist. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge 0, die in die Leitung OL fließt, und der Ladungsmenge Q2, die in die Leitung OLB fließt, entspricht.
  • Wie in den in 48A bis 48C dargestellten Betriebsbeispielen können die zweiten Daten (der Wert des Signals des Neurons) entsprechend der Eingabeperiode der zweiten Daten in die Schaltung MP bestimmt werden, und das Rechenergebnis, das von der Schaltung ACTF ausgegeben wird, entsprechend der Länge der Eingabeperiode bestimmt. Indem die zweiten Daten (der Wert des Signals des Neurons) entsprechend der Länge der Eingabeperiode und den Potentialen, die an die Leitung WX1L und die Leitung X2L angelegt werden, definiert werden, kann daher die Schaltung MP trinäre oder mehrwertige zweite Daten (einen trinären oder mehrwertigen Wert des Signals des Neurons) bearbeiten und die Produktsumme der mehrwertigen ersten Daten (der mehrwertigen Gewichtskoeffizienten) und der trinären oder mehrwertigen zweiten Daten (der trinären oder mehrwertigen Werte der Signale des Neuronen) und/oder die Aktivierungsfunktion berechnen.
  • In diesem Betriebsbeispiel können die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, beispielsweise wie folgt definiert werden. Die zweiten Daten (der Wert des Signals des Neurons) stellen „+1“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und die Eingabeperiode tut beträgt; die zweiten Daten (der Wert des Signals des Neurons) stellen „+2“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und die Eingabeperiode 2tut beträgt; die zweiten Daten (der Wert des Signals des Neurons) stellen „+3“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und die Eingabeperiode 3tut beträgt. Die zweiten Daten (der Wert des Signals des Neurons) stellen „-1“ dar, wenn ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben wird und die Eingabeperiode tut beträgt; die zweiten Daten (der Wert des Signals des Neurons) stellen „-2“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und die Eingabeperiode 2tut beträgt; die zweiten Daten (der Wert des Signals des Neurons) stellen „-3“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und die Eingabeperiode 3tut beträgt. Die zweiten Daten (der Wert des Signals des Neurons) stellen „0“ dar, wenn ein niedriges Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird.
  • Indem die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, auf die vorstehend beschriebene Weise definiert werden, kann im in 48A dargestellten Betriebsbeispiel „+1“ als Produkt der ersten Daten (des Gewichtskoeffizienten) „+1“ und der zweiten Daten (des Wertes des Signals des Neurons) „+1“ ausgerechnet werden. Im in 48B dargestellten Betriebsbeispiel kann „+2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) „+1“ und der zweiten Daten (des Wertes des Signals des Neurons) „+2“ ausgerechnet werden. Im in 48C dargestellten Betriebsbeispiel kann „-2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) „-2“ und der zweiten Daten (des Wertes des Signals des Neurons) „+1“ ausgerechnet werden. Die folgende Tabelle zeigt die Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und die Ladungsmenge QOLB, die in die Leitung OLB fließt, wobei in diesem Betriebsbeispiel die ersten Daten (der Gewichtskoeffizient) eines von „-2“, „-1“, „0“, „+1“ und „+2“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) eines von „-2“, „-1”, „0“, „+1“ und „+2“ darstellen. Es sei angemerkt, dass in der folgenden Tabelle ein hohes Potential als „high“ und ein niedriges Potential als „low“ bezeichnet wird.
  • [Tabelle 6]
    Wert des Signals des Neurons
    -3 -2 -1 +1 +2 +3
    (WX1 L: low, (WX1L: low, (WX1L: low, 0 (WX1L: (WX1 L: high, (WX1 L: high, (WX1 L: high,
    X2L: high, 3tut) X2L: high, 2tut) X2L: high, tut) low, X2L: low) X2L: low, tut) X2L: low, 2tut) X2L: low, 3tut)
    Gewichtskoeffizient -3 QOL = 9Q1, QOL = 6Q1, QOL = 3Q1, QOL = 0, QOL = 0, QOL = 0, QOL = 0,
    QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 3Q1 QOLB = 6Q1 QOLB = 9Q1
    -2 QOL = 2Q1, QOL ~ 4Q1, QOL = 2Q1, QOL = 0, QOL = 0, QOL = 0, QOL = 0,
    QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 2Q1 QOLB = 4Q1 QOLB = 6Q1
    -1 QOL = 3Q1, QOL = 2Q1, QOL = Q1, QOL = 0, QOL = 0, QOL = 0, QOL = 0,
    QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = Q1 QOLB = 2Q1 QOLB = 3Q1
    0 QOL = 0, QOL = 0, QOL = 0, QOL = 0, QOL = 0, QOL = 0, QOL = 0,
    QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0
    +1 QOL = 0, QOL = 0, QOL = 0, QOL = 0, QOL = Q1, QOL = 2Q1, QOL = 3Q1,
    QOLB = 3Q1 QOLB = 2Q1 QOLB = Q1 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0
    +2 QOL = 0, QOL = 0, QOL = 0, QOL = 0, QOL = 2Q1, QOL = 4Q1, QOL = 6Q1,
    QOLB = 6Q1 QOLB = 4Q1 QOLB = 2Q1 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0
    +3 QOL = 0, QOL = 0, QOL = 0, QOL = 0, QOL = 3Q1, QOL = 6Q1, QOL = 9Q1,
    QOLB = 9Q1 QOLB = 6Q1 QOLB = 3Q1 QOLB = 0 QOLB = 0 QOLB = 0 QOLB = 0
  • Eine Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehend beschriebene Definition beschränkt. In der vorstehenden Beschreibung wurden positive mehrere Werte, negative mehrere Werte und 0 als zweite Daten (Wert des Signals des Neurons) definiert; jedoch können die zweiten Daten (der Wert des Signals des Neurons) als Analogwert bearbeitet werden, indem die Eingabeperiode nicht diskrete Werte, sondern sequentielle Werte aufweist (indem die Eingabeperiode auf a × tut eingestellt wird, wobei a eine positive reelle Zahl ist).
  • Obwohl in den in 48A und 48B dargestellten Betriebsbeispielen die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen und im in 48C dargestellten Betriebsbeispiel die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-2“ darstellen, kann die Berechnung unter Verwendung der ersten Daten (des Gewichtskoeffizienten) erfolgen, die einen anderen Wert als „+1“ oder „-2“ darstellen. Wie bei der Ausführungsform 1 und der Ausführungsform 2 beschrieben, kann ein Analogwert oder dergleichen als erste Daten (Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, eingestellt werden; daher kann auch die Ladungsmenge, die in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert wird, entsprechend den ersten Daten (dem Gewichtskoeffizienten), die einen Analogwert oder dergleichen darstellen, berechnet werden.
  • In den in 48A bis 48C dargestellten Betriebsbeispielen wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind. Es sei angemerkt, dass in 48A bis 48C die Veränderung des Potentials der Leitung WX1 L ab dem Zeitpunkt T12 beginnt. Das heißt, dass sich in 48A bis 48C ein niedriges Potential zum gleichen Zeitpunkt (zum Zeitpunkt T12) in ein hohes Potential verändert, obwohl die Periode, in der das Potential der Leitung WX1L auf einem hohen Potential liegt, variiert; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann der Betrieb derart durchgeführt werden, dass sich selbst dann, wenn in 48A bis 48C die Periode, in der das Potential der Leitung WX1L auf einem hohen Potential liegt, variiert, ein hohes Potential zum gleichen Zeitpunkt in ein niedriges Potential verändert. Alternativ kann der Betrieb derart durchgeführt werden, dass selbst dann, wenn in 48A bis 48C die Periode, in der das Potential der Leitung WX1L auf einem hohen Potential liegt, variiert, der mittlere Zeitpunkt der Periode, in der es auf einem hohen Potential liegt, gleich ist.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt. Beispielsweise wird der Fall in Betracht gezogen, in dem die Schaltung MP in 47A für die Rechenschaltung 140 in 7 eingesetzt wird und die Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, jeweils eine Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung) aufweisen. In der Schaltungskonfiguration in diesem Fall werden ebenfalls die Strommengen, die in den Transistor M8 und den Transistor M8r fließen, entsprechend den ersten Daten (dem Gewichtskoeffizienten) eingestellt und wird die Periode, in der die Leitung XL mit einem hohen Potential versorgt wird, entsprechend den zweiten Daten (dem Wert des Signals des Neurons) eingestellt, wodurch wie in diesem Betriebsbeispiel das Produkt der ersten Daten, die „positive mehrere Werte“, „negative mehrere Werte“ bzw. „0“ darstellen, und der zweiten Daten, die „positive mehrere Werte“ oder „0“ darstellen, berechnet werden kann. Zudem kann die Berechnung durchgeführt werden, wobei die ersten Daten und/oder die zweiten Daten einen Analogwert darstellen.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 2 für ein Betriebsverfahren>
  • Als Nächstes wird ein weiteres Beispiel für ein Betriebsverfahren beschrieben, das sich von den in 48A bis 48C dargestellten Betriebsbeispielen unterscheidet.
  • Beispielsweise wird wie in 48A bis 48C ein Betriebsverfahren der Rechenschaltung 150 in 11, bei der die Schaltung MP in 21A eingesetzt wird, in Betracht gezogen. Um die Komplexität der Beschreibung zu vermeiden, wird davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 49A ist ein Zeitdiagramm, das ein Beispiel für dieses Betriebsverfahren darstellt. 49A zeigt insbesondere Veränderungen des Potentials des Knotens n1 des Halteabschnitts HC, des Potentials des Knotens n1r des Halteabschnitts HCr, des Potentials der Leitung WX1 L, der Strommenge des Stroms IOL, der in die Leitung OL fließt, der Strommenge des Stroms IOLB, der in die Leitung OLB fließt, und der Ladungsmenge, die in dem Kondensator der Integratorschaltung der Schaltung ACTF akkumuliert wird, ab dem Zeitpunkt T21 bis zum Zeitpunkt T25 und zu Zeitpunkten in der Nähe davon. In 49A wird insbesondere die Ladungsmenge, die aufgrund des Stroms, der von der Leitung OL in den in der Last LEa enthaltenen Kondensator fließt, akkumuliert wird, durch QOL dargestellt und wird die Ladungsmenge, die aufgrund des Stroms, der von der Leitung OLB in den in der Last LEb enthaltenen Kondensator fließt, akkumuliert wird, durch QOLB dargestellt.
  • In dem in 49A dargestellten Zeitdiagramm werden die Ströme, die den mehrwertigen ersten Daten (hier beispielsweise dem Gewichtskoeffizienten) entsprechen, vor dem Zeitpunkt T21 eingestellt. Es sei angemerkt, dass bezüglich des Verfahrens zum Einstellen dieser Ströme auf die Beschreibung der Ausführungsform 2 verwiesen wird.
  • Im Betriebsbeispiel des Zeitdiagramms in 49A werden im Voraus die ersten Daten (hier beispielsweise der Gewichtskoeffizient) „+1“ für die Schaltung MP eingestellt. Vor dem Zeitpunkt T21 wird insbesondere so eingestellt, dass die Strommenge I1 in den Transistor M1 fließt, wird V1 an dem Knoten n1 des Halteabschnitts HC gehalten und wird VSS an dem Knoten n1r des Halteabschnitts HCr gehalten. Es sei angemerkt, dass das Potential V1 ein Potential ist, das höher ist als VSS. Darüber hinaus werden im Voraus der Schalter SWH und der Schalter SWHB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWO, der Schalter SWOB, der Schalter SWL und der Schalter SWLB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Leitung VCN2 in einen leitenden Zustand zu versetzen und die Leitung OL und die Leitung OLB jeweils mit einem hohen Potential zu versorgen.
  • Zum und nach dem Zeitpunkt T21 werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen.
  • Zum und nach dem Zeitpunkt T22 werden die zweiten Daten (hier beispielsweise der Wert des Signals des Neurons) in die Schaltung MP eingegeben. Es sei angemerkt, dass im Betriebsbeispiel in 48A die Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP getrennt in der Periode ab dem Zeitpunkt T22 bis zum Zeitpunkt T23, der Periode ab dem Zeitpunkt T23 bis zum Zeitpunkt T24 und der Periode ab dem Zeitpunkt T24 bis zum Zeitpunkt T25 durchgeführt wird. Insbesondere beträgt die Eingabezeit ab dem Zeitpunkt T22 bis zum Zeitpunkt T23 tut, die Eingabezeit ab dem Zeitpunkt T23 bis zum Zeitpunkt T24 beträgt 2tut, und die Eingabezeit ab dem Zeitpunkt T24 bis zum Zeitpunkt T25 beträgt 4tut. Es sei angemerkt, dass in dieser Beschreibung und dergleichen diese Perioden als erste Subperiode, zweite Subperiode bzw. dritte Subperiode bezeichnet werden.
  • Im Betriebsbeispiel in 49A wird in der ersten Subperiode und der dritten Subperiode als Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Demzufolge wird ein hohes Potential in die Gates des Transistors M3 und des Transistors M3r eingegeben und wird ein niedriges Potential in die Gates des Transistors M4 und des Transistors M4r eingegeben, so dass der Transistor M3 und der Transistor M3r eingeschaltet werden und der Transistor M4 und der Transistor M4r ausgeschaltet werden. Durch diesen Vorgang werden die Schaltung MC und die Leitung OL sowie die Schaltung MCr und die Leitung OLB jeweils in einen leitenden Zustand versetzt und werden die Schaltung MC und die Leitung OLB sowie die Schaltung MCr und die Leitung OL jeweils in einen nichtleitenden Zustand versetzt.
  • Da zu diesem Zeitpunkt der Transistor M1 derart konfiguriert ist, dass I1 als Strommenge fließt, fließt in der ersten Subperiode und der dritten Subperiode ein Strom mit der Strommenge I1 von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE. Es sei angemerkt, dass in der zweiten Subperiode ein niedriges Potential in die Leitung WX1L und die Leitung X2L eingegeben wird und ein niedriges Potential in die Gates des Transistors M3, des Transistors M3r, des Transistors M4 und des Transistors M4r eingegeben wird, so dass der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet werden und kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE fließt.
  • Da in der ersten Subperiode, der zweiten Subperiode und der dritten Subperiode der Transistor M1r ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Da zum und nach dem Zeitpunkt T22 die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden, werden zum und nach dem Zeitpunkt T22 Ladungen immer wieder in dem Kondensator (der Last LEa) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OL elektrisch leitend verbunden ist. In diesem Kondensator werden in idealer Weise in der ersten Subperiode Ladungen von tut × I1 akkumuliert und werden in der dritten Subperiode Ladungen von 4tut × I1 akkumuliert. Es sei angemerkt, dass im Zeitdiagramm in 49A Q1 die Ladungsmenge, die in der ersten Subperiode in diesem Kondensator akkumuliert werden, darstellt und Q4 die Ladungsmenge, die in der dritten Subperiode in diesem Kondensator akkumuliert werden, darstellt. Daher wird die Ladungsmenge, die zum und nach dem Zeitpunkt T25 in diesem Kondensator akkumuliert werden, durch Q1 + Q4 dargestellt. Andererseits wird keine Ladung in dem Kondensator (der Last LEb) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge Q1 + Q4 (= 5Q1), die in die Leitung OL fließt, und der Ladungsmenge 0, die in die Leitung OLB fließt, entspricht.
  • Als Nächstes wird der Fall in Betracht gezogen, in dem im Zeitdiagramm in 49A die Periode, in der das Signal des Neurons in die Schaltung MP eingegeben wird, von der ersten Periode und der dritten Periode in die zweite Periode verändert wird. Ein in 49B dargestelltes Zeitdiagramm zeigt ein Betriebsbeispiel, in dem im Zeitdiagramm in 49A die Periode, in der das Signal des Neurons in die Schaltung MP eingegeben wird, von der ersten Periode und der dritten Periode in die zweite Periode verändert wird.
  • Die Vorgänge vor dem Zeitpunkt T22 im Zeitdiagramm in 49B sind ähnlich denjenigen im Betriebsbeispiel vor dem Zeitpunkt T22 im Zeitdiagramm in 49A. Bezüglich der Vorgänge vor dem Zeitpunkt T22 im Zeitdiagramm in 49B wird daher auf die Beschreibung der Vorgänge vor dem Zeitpunkt T22 im Zeitdiagramm in 49A verwiesen.
  • Zum und nach dem Zeitpunkt T22 des Betriebsbeispiels in 49B wird das Signal des Neurons in die Schaltung MP eingegeben. Insbesondere wird, wie vorstehend beschrieben, die Eingabe des Signals des Neurons in die Schaltung MP in der zweiten Subperiode durchgeführt.
  • Im Betriebsbeispiel in 49B wird in der zweiten Subperiode als Eingabe des Signals des Neurons (des errechneten Wertes) in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Demzufolge fließt in der zweiten Subperiode ein Strom mit der Strommenge I1 von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE. Es sei angemerkt, dass in der ersten Subperiode und der dritten Subperiode ein niedriges Potential in die Leitung WX1L und die Leitung X2L eingegeben wird, so dass der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet werden und kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE fließt.
  • Da in der ersten Subperiode, der zweiten Subperiode und der dritten Subperiode der Transistor M1r ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr.
  • Da zum und nach dem Zeitpunkt T22 die zweiten Daten (das Signals des Neurons) eingegeben werden, werden zum und nach dem Zeitpunkt T22 Ladungen immer wieder in dem Kondensator (der Last LEa) der Integratorschaltung akkumuliert, die mit der Leitung OL elektrisch leitend verbunden ist. In idealer Weise werden zum Zeitpunkt T25 Ladungen von 2tut × I1 in diesem Kondensator akkumuliert. Es sei angemerkt, dass im Zeitdiagramm in 49B Q2 die Ladungsmenge darstellt, die zum und nach dem Zeitpunkt T22 in diesem Kondensator akkumuliert wird. Andererseits wird keine Ladung in dem Kondensator (der Last LEb) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge Q2 (= 2Q1), die in die Leitung OL fließt, und der Ladungsmenge 0, die in die Leitung OLB fließt, entspricht.
  • Als Nächstes werden der Fall in Betracht gezogen, in dem im Zeitdiagramm in 49A der Gewichtskoeffizient, der für die Schaltung MP eingestellt wird, von „+1“ in „-2“ verändert wird und die Periode, in der die zweiten Daten (das Signal des Neurons) eingegeben werden, von der ersten Subperiode und der dritten Subperiode in die erste Subperiode und die zweite Subperiode verändert wird.
  • In einem in 49C dargestellten Zeitdiagramm wird im Voraus vor dem Zeitpunkt T21 so eingestellt, dass der Strom I2 (= 2I1) in den Transistor M1 fließt, wird V2 an dem Knoten n1 des Halteabschnitts HC gehalten und wird VSS an dem Knoten n1r des Halteabschnitts HCr gehalten. Es sei angemerkt, dass das Potential V2 ein Potential ist, das höher ist als V1 und VSS.
  • Die Vorgänge vor dem Zeitpunkt T22 im Zeitdiagramm in 49C sind ähnlich denjenigen im Betriebsbeispiel vor dem Zeitpunkt T22 im Zeitdiagramm in 49A. Bezüglich der Vorgänge vor dem Zeitpunkt T22 im Zeitdiagramm in 49C wird daher auf die Beschreibung der Vorgänge vor dem Zeitpunkt T22 im Zeitdiagramm in 49A verwiesen.
  • Zum und nach dem Zeitpunkt T22 des Betriebsbeispiels in 49C wird das Signal des Neurons in die Schaltung MP eingegeben. Wie vorstehend beschrieben, wird die Eingabe des Signals des Neurons in die Schaltung MP in der ersten Subperiode und der zweiten Subperiode durchgeführt.
  • Im Betriebsbeispiel in 49C wird in der ersten Subperiode und der zweiten Subperiode als Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Demzufolge fließt in der ersten Subperiode und der zweiten Subperiode ein Strom mit der Strommenge I2 von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr. Es sei angemerkt, dass in einer vierten Subperiode ein niedriges Potential in die Leitung WX1L und die Leitung X2L eingegeben wird, so dass der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet werden und kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OLB und die Schaltung MCr in die Leitung VEr fließt.
  • Da in der ersten Subperiode, der zweiten Subperiode und der dritten Subperiode der Transistor M1 ausgeschaltet ist (da er derart konfiguriert ist, dass 0 als Strommenge fließt), fließt kein Strom von der Schaltung ACTF durch den Schaltstromkreis TW, die Leitung OL und die Schaltung MC in die Leitung VE.
  • Da zum und nach dem Zeitpunkt T22 die zweiten Daten (das Signal des Neurons) eingegeben werden, werden zum und nach dem Zeitpunkt T22 Ladungen immer wieder in dem Kondensator (der Last LEb) der Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. In idealer Weise werden zum Zeitpunkt T25 Ladungen von 6tut × I1 (= tut × 2I1 + 2tut × 2I1) in diesem Kondensator akkumuliert. Es sei angemerkt, dass im Zeitdiagramm in 49C 2(Q1 + Q2) die Ladungsmenge darstellt, die zum und nach dem Zeitpunkt T25 in diesem Kondensator akkumuliert wird. Andererseits wird keine Ladung in dem Kondensator (der Last LEa) der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert, die mit der Leitung OLB elektrisch leitend verbunden ist. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge Q2 entspricht, die der Ladungsmenge 0, die in die Leitung OL fließt, und der Ladungsmenge 2(Q1 + Q2) (= 6Q1), die in die Leitung OLB fließt, entspricht.
  • Wie in den in 49A bis 49C dargestellten Betriebsbeispielen können die zweiten Daten (der Wert des Signals des Neurons) entsprechend einer oder mehreren Perioden bestimmt werden, die aus mehreren Subperioden ausgewählt werden, die in einer Periode bereitgestellt sind, in der die zweiten Daten (der Wert des Signals des Neurons) in die Schaltung MP eingegeben werden können, und das Rechenergebnis, das von der Schaltung ACTF ausgegeben wird, wird entsprechend den ausgewählten Perioden bestimmt. Indem die zweiten Daten (der Wert des Signals des Neurons) entsprechend den ausgewählten Subperioden und den Potentialen, die an die Leitung WX1L und die Leitung X2L angelegt werden, definiert werden, kann daher die Schaltung MP trinäre oder mehrwertige zweite Daten (einen trinären oder mehrwertigen Wert des Signals des Neurons) bearbeiten und die Produktsumme der mehrwertigen ersten Daten (der mehrwertigen Gewichtskoeffizienten) und der trinären oder mehrwertigen zweiten Daten (der trinären oder mehrwertigen Werte der Signale der Neuronen) und/oder die Aktivierungsfunktion berechnen.
  • In diesem Betriebsbeispiel können die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, beispielsweise wie folgt definiert werden. Nur in der ersten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „+1“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird; nur in der zweiten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „+2“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird; nur in der dritten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „+4“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird. Nur in der ersten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „-1“ dar, wenn ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben wird; nur in der zweiten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „-2“ dar, wenn ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben wird; nur in der dritten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „-4“ dar, wenn ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben wird. In der ersten Subperiode, der zweiten Subperiode und der dritten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „0“ dar, wenn ein niedriges Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird.
  • Es sei angemerkt, dass dann, wenn die zweiten Daten (der Wert des Signals des Neurons) „+3“ darstellen sollen, nur in der ersten Subperiode und der zweiten Subperiode ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird; wenn die zweiten Daten (der Wert des Signals des Neurons) „+5“ darstellen sollen, wird in der ersten Subperiode und der dritten Subperiode ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben. Es sei angemerkt, dass dann, wenn die zweiten Daten (der Wert des Signals des Neurons) „-6“ darstellen sollen, nur in der zweiten Subperiode und der dritten Subperiode ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben wird; wenn die zweiten Daten (der Wert des Signals des Neurons) „-7“ darstellen sollen, wird in der ersten Subperiode, der zweiten Subperiode und der dritten Subperiode ein niedriges Potential in die Leitung WX1L und ein hohes Potential in die Leitung X2L eingegeben.
  • Indem die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, auf die vorstehend beschriebene Weise definiert werden, kann im in 49A dargestellten Betriebsbeispiel „+5“ als Produkt der ersten Daten (des Gewichtskoeffizienten) „+1“ und der zweiten Daten (des Wertes des Signals des Neurons) „+5“ ausgerechnet werden. Im in 49B dargestellten Betriebsbeispiel kann „+2“ als Produkt der ersten Daten (des Gewichtskoeffizienten) „+1“ und der zweiten Daten (des Wertes des Signals des Neurons) „+2“ ausgerechnet werden. Im in 49C dargestellten Betriebsbeispiel kann „-6“ als Produkt der ersten Daten (des Gewichtskoeffizienten) „-2“ und der zweiten Daten (des Wertes des Signals des Neurons) „+3“ ausgerechnet werden.
  • Eine Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehend beschriebene Definition beschränkt. In der vorstehenden Beschreibung sind als Periode, in der die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden können, die erste Subperiode, die zweite Subperiode und die dritte Subperiode bereitgestellt; jedoch können vier oder mehr Subperioden bereitgestellt sein. Beispielsweise kann die Periode, in der die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden können, in erste bis T-te Subperioden (T ist eine Ganzzahl von 4 oder mehr) geteilt werden, und die Länge einer s-ten Subperiode (s ist eine Ganzzahl von mehr als oder gleich 4 und weniger als oder gleich T) kann als 2(s-1) × tut bestimmt werden. Es ist auch möglich, beispielsweise die Periode, in der die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden können, in die ersten bis T-ten Subperioden (T ist eine Ganzzahl von 4 oder mehr) zu teilen und die Länge der s-ten Subperiode (s ist eine Ganzzahl von mehr als oder gleich 4 und weniger als oder gleich T) auf s × tut einzustellen. Darüber hinaus können beispielsweise die zweiten Daten (der Wert des Signals des Neurons) als reelle Zahl wie folgt definiert werden; nur in der ersten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „+0,1“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird; nur in der zweiten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „+0,2“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird; nur in der dritten Subperiode stellen die zweiten Daten (der Wert des Signals des Neurons) „+0,4“ dar, wenn ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird.
  • Obwohl in den in 49A und 49B dargestellten Betriebsbeispielen die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen und im in 49C dargestellten Betriebsbeispiel die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+2“ darstellen, kann die Berechnung unter Verwendung der ersten Daten (des Gewichtskoeffizienten) erfolgen, die einen anderen Wert als „+1“ oder „+2“ darstellen. Wie bei der Ausführungsform 1 und der Ausführungsform 2 beschrieben, kann ein negativer Wert, mehrere Werte, ein Analogwert oder dergleichen als erste Daten (Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, eingestellt werden; daher kann auch die Ladungsmenge, die in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert wird, entsprechend den ersten Daten (dem Gewichtskoeffizienten), die einen negativen Wert, mehrere Werte, einen Analogwert oder dergleichen darstellen, berechnet werden.
  • In den in 49A bis 49C dargestellten Betriebsbeispielen wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Wie in den Betriebsbeispielen in 49A bis 49C wird in der Konfiguration, in der eine oder mehrere Subperioden aus mehreren Subperioden, die als Periode, in der die zweiten Daten (der Wert des Signals des Neurons) eingegeben werden können, bereitgestellt sind, ausgewählt werden und ein Signal in den ausgewählten Perioden eingegeben wird, vorzugsweise zum Beispiel die Länge jeder Subperiode im Voraus auf der Stufe des Schaltungsdesigns bestimmt. In einer derartigen Schaltungskonfiguration kann in einigen Fällen ein einfacheres und/oder effizienteres Layout der Rechenschaltung erfolgen als in den Schaltungskonfigurationen, die in den Betriebsbeispielen in 48A bis 48C erforderlich sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 3 für ein Betriebsverfahren>
  • Hier wird ein Betriebsverfahren der Rechenschaltung 150 in 11 beschrieben, bei der die Schaltung MP in 50 eingesetzt wird.
  • Wie im Beispiel 1 für ein Betriebsverfahren und Beispiel 2 für ein Betriebsverfahren wird, um die Komplexität der Beschreibung zu vermeiden, davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 50 stellt eine Schaltungskonfiguration dar, die derjenigen der in 26 dargestellten Schaltung MP ähnlich ist. Es sei angemerkt, dass der Transistor M1, der Transistor M1r, der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b und der Transistor M1-3br vorzugsweise die gleiche Größe, z. B. W-Länge und L-Länge, aufweisen. Dieses Beispiel für ein Betriebsverfahren unterscheidet sich von dem Betriebsbeispiel der Schaltung MP in 26, das bei der Ausführungsform 2 beschrieben wurde.
  • Wenn insbesondere beim Eingeben der zweiten Daten (hier beispielsweise des Wertes des Signals des Neurons) in die Schaltung MP die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L durch tut dargestellt wird, wird der Betrieb derart durchgeführt, dass die Eingabezeit eines hohen Potentials in eine der Leitung X1L2b und der Leitung X2L2b 2tut beträgt und die Eingabezeit eines hohen Potentials in eine der Leitung X1L3b und der Leitung X2L3b 4tut beträgt. Das heißt, dass dann, wenn die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, durch tut dargestellt wird, der Betrieb derart durchgeführt wird, dass die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, 2tut beträgt und die Zeit, in der der Transistor M3-3b und der Transistor M3-3br eingeschaltet sind oder der Transistor M4-3b und der Transistor M4-3br eingeschaltet sind, 4tut beträgt. In der Schaltung MP in 50 sind daher schematische Darstellungen der Impulsspannungen und deren Eingabezeit in der Nähe der Bezugszeichen der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b dargestellt, um die Unterschied des Betriebs zu demjenigen der Schaltung MP in 26 zu zeigen.
  • Wie im Beispiel 1 für ein Betriebsverfahren und Beispiel 2 für ein Betriebsverfahren beschrieben, wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, bestimmt, indem die ersten Daten (hier beispielsweise der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3 oder der Transistor M4 eingeschaltet ist, bestimmt wird. Des Weiteren wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, bestimmt, indem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3r oder der Transistor M4r eingeschaltet ist, bestimmt wird.
  • In ähnlicher Weise werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-2b, M3-2br, M4-2b und M4-2br die Zeit, in der dieser eingeschaltet ist, bestimmt wird. Des Weiteren werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-3b, M3-3br, M4-3b und M4-3br die Zeit, in der dieser eingeschaltet ist, bestimmt wird.
  • Daher können die zweiten Daten (der Wert des Signals des Neurons) für die Schaltung MP wie in der folgenden Tabelle definiert werden.
  • [Tabelle 7]
    Signal WX1L (tut) X2L (tut) X1L2b (2tut) X2L2b (2tut) X1 L3b (4tut) X2L2b (4tut)
    0 low low low low low low
    +1 high low low low low low
    +2 low low high low low low
    +3 high low high low low low
    +4 low low low low high low
    +5 high low low low high low
    +6 low low high low high low
    +7 high low high low high low
    -1 low high low low low low
    -2 low low low high low low
    -3 low high low high low low
    -4 low low low low low high
    -5 low high low low low high
    -6 low low low high low high
    -7 low high low high low high
  • Hier wird beispielsweise davon ausgegangen, dass im Voraus „+1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird. Insbesondere wird so eingestellt, dass die Strommenge I1 in den Transistor M1 fließt, und der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br sind ausgeschaltet.
  • Da in der Schaltung MC der Transistor M1, der Transistor M1-2b und der Transistor M1-3b die gleiche Größe aufweisen, die Gates des Transistors M1, des Transistors M1-2b und des Transistors M1-3b elektrisch mit dem Knoten n1 des Halteabschnitts HC verbunden sind und die ersten Anschlüsse des Transistors M1, des Transistors M1-2b und des Transistors M1-3b elektrisch mit der Leitung VE verbunden sind, fließen im Wesentlichen die gleichen Ströme zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2b und des Transistors M1-3b. Diese Strommenge beträgt Iut.
  • Wenn „+7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1 in die Leitung VE fließt, tut × Iut, indem nur für die Zeit tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Es sei angemerkt, dass hier tut × Iut = Qut gilt. In ähnlicher Weise beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1-2b in die Leitung VE fließt, 2tut × Iut = 2Qut, indem nur für die Zeit 2tut der Transistor M3-2b eingeschaltet ist und der Transistor M4-2b ausgeschaltet ist, und die Ladungsmenge, die von der Leitung OL durch den Transistor M1-3b in die Leitung VE fließt, beträgt 4tut × Iut = 4Qut, indem nur für die Zeit 4tut der Transistor M3-3b eingeschaltet ist und der Transistor M4-3b ausgeschaltet ist. Demzufolge beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, Qut + 2Qut + 4Qut = 7Qut. Andererseits beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0, da der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br ausgeschaltet sind.
  • Es sei angemerkt, dass dann, wenn „-7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt werden und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt werden, so dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, Qut + 2Qut + 4Qut = 7Qut beträgt und die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt.
  • Beispielsweise wird davon ausgegangen, dass im Voraus „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird. Insbesondere wird so eingestellt, dass die Strommenge I1 in den Transistor M1r fließt, und der Transistor M1, der Transistor M1-2b und der Transistor M1-3b sind ausgeschaltet.
  • Da in der Schaltung MCr der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br die gleiche Größe aufweisen, die Gates des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br elektrisch mit dem Knoten n1r des Halteabschnitts HCr verbunden sind und die ersten Anschlüsse des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br elektrisch mit der Leitung VEr verbunden sind, fließen im Wesentlichen die gleichen Ströme zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br. Wie der Strom, der zwischen der Source und dem Drain des Transistors M1 fließt, beträgt diese Strommenge Iut.
  • Wenn „+7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, tut × Iut = Qut, indem nur für die Zeit tut der Transistor M3r eingeschaltet ist und der Transistor M4r ausgeschaltet ist. In ähnlicher Weise beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, 2tut × Iut = 2Qut, indem nur für die Zeit 2tut der Transistor M4-2br eingeschaltet ist und der Transistor M3-2br ausgeschaltet ist, und die Ladungsmenge, die von der Leitung OLB durch den Transistor M1-3br in die Leitung VEr fließt, beträgt 4tut × Iut = 4Qut, indem nur für die Zeit 4tut der Transistor M4-3br eingeschaltet ist und der Transistor M3-3br ausgeschaltet ist. Demzufolge beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, Qut + 2Qut + 4Qut = 7Qut. Andererseits beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0, da der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br ausgeschaltet sind.
  • Es sei angemerkt, dass dann, wenn „-7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt werden und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt werden, so dass die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, Qut + 2Qut + 4Qut = 7Qut beträgt und die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Daher kann die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „+1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den positiven zweiten Daten (dem positiven Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3, dem Transistor M3-2b und dem Transistor M3-3b, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt. Des Weiteren kann die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den positiven zweiten Daten (dem positiven Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3r, dem Transistor M3-2br und dem Transistor M3-3br, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Des Weiteren kann die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „+1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den negativen zweiten Daten (dem negativen Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M4, dem Transistor M4-2b und dem Transistor M4-3b, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt. Des Weiteren kann die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den negativen zweiten Daten (dem negativen Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M4r, dem Transistor M4-2br und dem Transistor M4-3br, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Beispielsweise werden die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, von „+1“ in eine positive Ganzzahl „A“ verändert. Insbesondere wird so eingestellt, dass die Strommenge IA (= AI1) in den Transistor M1 fließt, und der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br sind ausgeschaltet. Zu diesem Zeitpunkt betragen auch die Mengen an Strömen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b und des Transistors M1-3b fließen, jeweils IA. Daher beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, eines von AQut, 2AQut, 3QAut, 4AQut, 5AQut, 6AQut und 7AQut, indem entsprechend den zweiten Daten (dem Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3, dem Transistor M3-2b und dem Transistor M3-3b, welche in der Schaltung MP enthalten sind, ausgewählt werden. Wenn „A“ eine negative Ganzzahl ist, fließt eines von AQut, 2AQut, 3QAut, 4AQut, 5AQut, 6AQut und 7AQut als Ladungsmenge von der Leitung OLB durch die Schaltung MCr in die Leitung VEr.
  • Es sei angemerkt, dass dann, wenn im Voraus „0“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, der Transistor M1 und der Transistor M1r ausgeschaltet sind. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt oder wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, werden in 8A die Schalter SWO und SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen; somit können die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und der Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, entspricht.
  • Gemäß dem vorstehend beschriebenen Betriebsbeispiel zeigen die folgenden Tabellen die Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und die Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, wenn die ersten Daten (der Gewichtskoeffizient) „+1“ oder „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) auf die vorstehend beschriebene Weise definiert werden.
  • [Tabelle 8]
    Gewichtskoeffizient n1 n1r Wert des Signals des Neurons Gewichtskoeffizient × Signal Ladungsmenge QOL, die in die Leitung OL fließ t Ladungsmenge QOLB, die in die Leitung OLB fließt
    +1 V1 VSS 0 0 0 0
    +1 V1 VSS +1 +1 Qut 0
    +1 V1 VSS +2 +2 2Qut 0
    +1 V1 VSS +3 +3 3Qut 0
    +1 V1 VSS +4 +4 4Qut 0
    +1 V1 VSS +5 +5 5Qut 0
    +1 V1 VSS +6 +6 6Qut 0
    +1 V1 VSS +7 +1 7Qut 0
    +1 V1 VSS -1 -1 0 Qut
    +1 V1 VSS -2 -2 0 2Qut
    +1 V1 VSS -3 -3 0 3Qut
    +1 V1 VSS -4 -4 0 4Qut
    +1 V1 VSS -5 -5 0 5Qut
    +1 V1 VSS -6 -6 0 6Qut
    +1 V1 VSS -7 -7 0 7Qut
  • [Tabelle 9]
    Gewichtskoeffizient n1 n1r Wert des Signals des Neurons Gewichtskoeffizient × Signal Ladungsmenge QOL, die in die Leitung OL fließt Ladungsmenge QOLB, die in die Leitung OLB fließt
    -1 VSS V1 0 0 0 0
    -1 VSS V1 +1 -1 0 Qut
    -1 VSS V1 +2 -2 0 2Qut
    -1 VSS V1 +3 -3 0 3Qut
    -1 VSS V1 +4 -4 0 4Qut
    -1 VSS V1 +5 -5 0 5Qut
    -1 VSS V1 +6 -6 0 6Qut
    -1 VSS V1 +1 -7 0 7Qut
    -1 VSS V1 -1 +1 Qut 0
    -1 VSS V1 -2 +2 2Qut 0
    -1 VSS V1 -3 +3 3Qut 0
    -1 VSS V1 -4 +4 4Qut 0
    -1 VSS V1 -5 +5 5Qut 0
    -1 VSS V1 -6 +6 6Qut 0
    -1 VSS V1 -7 +7 7Qut 0
  • Wie vorstehend beschrieben, werden durch Bestimmung der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) die Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und die Ladungsmenge QOLB, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, entsprechend dem Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) bestimmt. Wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen positiven Wert aufweist, fließt ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr; wenn das Ergebnis des Produkts der ersten Daten des Gewichtskoeffizienten) und der zweiten Daten des Wertes des Signals des Neurons) einen negativen Wert aufweist, fließt ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr. Das heißt, dass aus der Ladungsmenge QOL und der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) berechnet werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) eines von „-7“ bis „+7“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine positive Zahl aufweist, wird in den vorstehenden Tabellen in der Spalte der Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „+1“ ersetzt, wodurch aus der Ladungsmenge QOL das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) eines von „-7“ bis „+7“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine negative Zahl aufweist, wird in den vorstehenden Tabellen in der Spalte der Ladungsmenge QOLB, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „-1“ ersetzt, wodurch aus der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann.
  • Es sei angemerkt, dass im vorstehend beschriebenen Betriebsbeispiel die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ bzw. „-1“ darstellen; jedoch kann die Berechnung unter Verwendung der ersten Daten (des Gewichtskoeffizienten), die „0“, einen Analogwert oder dergleichen darstellen, durchgeführt werden. Somit kann die Schaltung MP die Produktsumme der ersten Daten (der Gewichtskoeffizienten), die einen binären Wert, einen mehrwertigen Wert, einen Analogwert oder dergleichen darstellen, und der mehrwertigen zweiten Daten (der mehrwertigen Werte der Signale der Neuronen) und/oder die Aktivierungsfunktion berechnen.
  • Eine Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehend beschriebene Definition beschränkt. In der vorstehenden Beschreibung wurden positive mehrere Werte, negative mehrere Werte und 0 als zweite Daten (Wert des Signals des Neurons) definiert; jedoch können die zweiten Daten (der Wert des Signals des Neurons) als Analogwert bearbeitet werden, indem beispielsweise die Eingabeperiode nicht diskrete Werte, sondern sequentielle Werte aufweist (indem die Eingabeperiode auf a × tut eingestellt wird, wobei a eine positive reelle Zahl ist).
  • Wenn beispielsweise die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, tut beträgt, die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, 2tut beträgt und die Zeit, in der der Transistor M3-3b und der Transistor M3-3br eingeschaltet sind oder der Transistor M4-3b und der Transistor M4-3br eingeschaltet sind, 4tut beträgt, können die zweiten Daten (der Wert des Signals des Neurons) in dem Fall, in dem ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und ein niedriges Potential in die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b eingegeben wird, nicht als „+1“, sondern als reelle Zahl, wie z. B. „+0,1“, definiert werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfiguration der Schaltung MP in 50 beschränkt. In der Schaltung MP in 50 sind beispielsweise als Transistoren, für die Strommengen eingestellt werden, drei Transistoren, nämlich der Transistor M1, der Transistor M1-2b und der Transistor M1-3b, in der Schaltung MC und drei Transistoren, nämlich der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br, in der Schaltung MCr bereitgestellt; sowohl in der Schaltung MC als auch in der Schaltung MCr kann jedoch die Anzahl von Transistoren, für die Strommengen eingestellt werden, zwei, vier oder mehr sein.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und das Betriebsverfahren dieser Halbleitervorrichtung sind nicht auf die vorstehende Beschreibung beschränkt. In der vorstehenden Beschreibung weisen der Transistor M1, der Transistor M1r, der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b und der Transistor M1-3br der Schaltung MP in 50 die gleiche Größe auf; jedoch können dann, wenn beispielsweise die Verhältnisse der W-Länge zur L-Länge des Transistors M1, des Transistors M1r, des Transistors M1-2b und des Transistors M1-2br jeweils durch W/L dargestellt werden, die Verhältnisse der W-Länge zur L-Länge des Transistors M1-3b und des Transistors M1-3br jeweils 2W/L betragen. Wenn in diesem Fall so eingestellt wird, dass ein Strom mit der Strommenge I1 zwischen der Source und dem Drain des Transistors M1 fließt, fließt 2I1 als Strommenge zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b und des Transistors M1-3b, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b und das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b jeweils das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn in ähnlicher Weise so eingestellt wird, dass ein Strom mit der Strommenge I1 zwischen der Source und dem Drain des Transistors M1r fließt, fließt 2I1 als Strommenge zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2br und des Transistors M1-3br, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2br und das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3br jeweils das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1r ist.
  • Hier beträgt die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, tut, die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, beträgt 2tut, und die Zeit, in der der Transistor M3-3b und der Transistor M3-3br eingeschaltet sind oder der Transistor M4-3b und der Transistor M4-3br eingeschaltet sind, beträgt 2tut. Das heißt, dass beim Eingeben der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L tut beträgt, die Eingabezeit eines hohen Potentials in eine der Leitung X1L2b und der Leitung X2L2b 2tut beträgt und die Eingabezeit eines hohen Potentials in eine der Leitung X1L3b und der Leitung X2L3b 2tut beträgt. In der Schaltung MP in 51 sind schematische Darstellungen der Impulsspannungen und deren Eingabezeit, welche sich von denjenigen in 50 unterscheiden, in der Nähe der Bezugszeichen der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b dargestellt.
  • Wenn so eingestellt wird, dass ein Strom mit der Strommenge Iut zwischen der Source und dem Drain des Transistors M1 fließt, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3b in die Leitung VE fließt, 2tut × 2Iut = 4Qut, indem nur für die Zeit 2tut einer des Transistors M3-3b und des Transistors M4-3b eingeschaltet ist und der andere des Transistors M3-3b und des Transistors M4-3b ausgeschaltet ist. Es sei angemerkt, dass die Bedingungen der Ladungsmenge, die von der Leitung OL durch den Transistor M1 in die Leitung VE fließt, und der Ladungsmenge, die von der Leitung OL durch den Transistor M1-2b in die Leitung VE fließt, gleich denjenigen des im vorstehend beschriebenen Betriebsbeispiels sind; daher wird deren Beschreibung weggelassen.
  • Wenn so eingestellt wird, dass ein Strom mit der Strommenge Iut zwischen der Source und dem Drain des Transistors M1r fließt, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3br in die Leitung VE fließt, 2tut × 2Iut = 4Qut, indem nur für die Zeit 2tut einer des Transistors M3-3br und des Transistors M4-3br eingeschaltet ist und der andere des Transistors M3-3br und des Transistors M4-3br ausgeschaltet ist. Es sei angemerkt, dass die Bedingungen der Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 r in die Leitung VEr fließt, und der Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, gleich denjenigen des im vorstehend beschriebenen Betriebsbeispiels sind; daher wird deren Beschreibung weggelassen.
  • Wie vorstehend beschrieben, kann der Betrieb, der dem Betriebsbeispiel der in 50 dargestellten Schaltung MP ähnlich ist, erfolgen, indem die Größen des Transistors M1, des Transistors M1r, des Transistors M1-2b, des Transistors M1-2br, des Transistors M1-3b und des Transistors M1-3br und die Eingabezeit eines hohen Potentials jeweils in die Leitung WX1L, die Leitung X2L, die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b angemessen verändert werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfigurationen der Schaltung MP in 50 und 51 beschränkt. In der Schaltung MP in 50 sind beispielsweise als Transistoren, für die Strommengen eingestellt werden, drei Transistoren, nämlich der Transistor M1, der Transistor M1-2b und der Transistor M1-3b, in der Schaltung MC und drei Transistoren, nämlich der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br, in der Schaltung MCr bereitgestellt; sowohl in der Schaltung MC als auch in der Schaltung MCr kann jedoch die Anzahl von Transistoren, für die Strommengen eingestellt werden, zwei, vier oder mehr sein. Je nach der Anzahl dieser Transistoren können auch die Anzahl von Halteabschnitten und die Anzahl von Leitungen erhöht oder verringert werden.
  • Das Betriebsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf das vorstehend beschriebene Betriebsverfahren beschränkt. Wie im Beispiel 2 für ein Betriebsverfahren beschrieben, können beispielsweise die Eingabeperioden der Signale, die in die Leitung WX1L, die Leitung X2L, die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b eingegeben werden, jeweils in mehrere Subperioden unterteilt werden.
  • In diesem Beispiel für ein Betriebsverfahren wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 4 für ein Betriebsverfahren>
  • Hier wird ein Betriebsverfahren der Rechenschaltung 150 in 11 beschrieben, bei der die Schaltung MP in 52 eingesetzt wird.
  • Wie in den Beispielen 1 bis 3 für ein Betriebsverfahren wird, um die Komplexität der Beschreibung zu vermeiden, davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 52 stellt eine Konfiguration dar, in der der Transistor M1-3b, der Transistor M1-3br, der Transistor M3-3b, der Transistor M3-3br, der Transistor M4-3b, der Transistor M4-3br, der Halteabschnitt HC-3b und der Halteabschnitt HC-3br von der in der 27 dargestellten Schaltung MP entfernt sind. Dementsprechend sind auch die Leitung WX1L3b, die Leitung X2L2b und die Leitung WL3b von 27 entfernt. Der Transistor M1, der Transistor M1r, der Transistor M1-2b und der Transistor M1-2br weisen vorzugsweise die gleiche Größe, z. B. W-Länge und L-Länge, auf. Dieses Beispiel für ein Betriebsverfahren unterscheidet sich von dem Betriebsbeispiel der Schaltung MP in 26, das bei der Ausführungsform 2 beschrieben wurde.
  • Wenn insbesondere bei einem von der Schaltung AFP in die Schaltung MP fließenden Strom die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L durch tut dargestellt wird, wird der Betrieb derart durchgeführt, dass die Eingabezeit eines hohen Potentials in eine der Leitung X1L2b und der Leitung X2L2b 2tut beträgt. Das heißt, dass dann, wenn die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, durch tut dargestellt wird, der Betrieb derart durchgeführt wird, dass die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, 2tut beträgt. In der Schaltung MP in 52 sind daher schematische Darstellungen der Impulsspannungen und deren Eingabezeit in der Nähe der Bezugszeichen der Leitung WX1L, der Leitung X2L, der Leitung X1L2b und der Leitung X2L2b dargestellt, um die Unterschied des Betriebs zu demjenigen der Schaltung MP in 27 zu zeigen.
  • Wie im Beispiel 1 für ein Betriebsverfahren und Beispiel 2 für ein Betriebsverfahren beschrieben, wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, bestimmt, indem die ersten Daten (hier beispielsweise der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3 oder der Transistor M4 eingeschaltet ist, bestimmt wird. Des Weiteren wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, bestimmt, indem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3r oder der Transistor M4r eingeschaltet ist, bestimmt wird.
  • In ähnlicher Weise werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-2b, M3-2br, M4-2b und M4-2br die Zeit, in der dieser eingeschaltet ist, bestimmt wird.
  • Übrigens wird davon ausgegangen, dass VSS oder V1 als Digitalwert (binärer Wert) jeweils in dem Halteabschnitt HC und dem Halteabschnitt HC-2b in 52 gehalten wird. Das Potential VSS wird jeweils in dem Halteabschnitt HC und dem Halteabschnitt HC-2b gehalten, indem die Leitung VCN in 8 und der Knoten n1 des Halteabschnitts HC und/oder der Knoten n1 des Halteabschnitts HC-2b in 52 in einen leitenden Zustand versetzt werden. Das Potential V1 wird jeweils in dem Halteabschnitt HC und dem Halteabschnitt HC-2b gehalten, indem der Strom zwischen der Source und dem Drain des Transistors M1 und/oder des Transistors M1-2b auf die Strommenge I1 eingestellt wird. Es sei angemerkt, dass sich dann, wenn die Strommenge I1 für jeden der Transistoren M1 und M1-2b eingestellt wird, die Spannungen, die in den Halteabschnitten HC und HC-2b gehalten werden, unter Umständen aufgrund von Schwankungen der Transistoreigenschaften, die auf den Herstellungsprozess der Transistoren M1 und M1-2b oder dergleichen zurückzuführen sind, voneinander unterscheiden können.
  • In ähnlicher Weise wird davon ausgegangen, dass VSS oder V1 als Digitalwert (binärer Wert) jeweils in dem Halteabschnitt HCr und dem Halteabschnitt HC-2br gehalten wird.
  • Nun werden die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, definiert.
  • Wenn beispielsweise „+1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, wird es so eingestellt, dass die Strommenge I1 in den Transistor M1 fließt, und wird VSS in dem Halteabschnitt HC-2b, dem Halteabschnitt HCr und dem Halteabschnitt HC-2br gehalten. Da der erste Anschluss des Transistors M1 über den Transistor M3 elektrisch mit der Leitung OL verbunden und über den Transistor M4 elektrisch mit der Leitung OLB verbunden ist, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, tut × I1 (= Qut), wenn ein hohes Potential in eine der Leitung WX1L und der Leitung X2L eingegeben wird. Hier gilt tut × I1 = Qut. Es sei angemerkt, dass die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r, des Transistors M1-2b und des Transistors M1-2br fließen, jeweils 0 betragen, da der Transistor M1r, der Transistor M1-2b und der Transistor M1-2br ausgeschaltet werden.
  • Wenn „+2“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, wird es so eingestellt, dass die Strommenge I1 in den Transistor M1-2b fließt, und wird VSS in dem Halteabschnitt HC, dem Halteabschnitt HCr und dem Halteabschnitt HC-2br gehalten. Da der erste Anschluss des Transistors M1-2b über den Transistor M3-2b elektrisch mit der Leitung OL verbunden und über den Transistor M4-2b elektrisch mit der Leitung OLB verbunden ist, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2b in die Leitung VE fließt, 2tut × I1 = 2Qut, wenn ein hohes Potential in eine der Leitung X1L2b und der Leitung X2L2b eingegeben wird. Es sei angemerkt, dass die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1r und des Transistors M1-2br fließen, jeweils 0 betragen, da der Transistor M1, der Transistor M1r und der Transistor M1-2br ausgeschaltet werden.
  • Wenn „+3“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, wird es so eingestellt, dass die Strommenge I1 in den Transistor M1 und den Transistor M1-2b fließt, und wird VSS in dem Halteabschnitt HCr und dem Halteabschnitt HC-2br gehalten. Gemäß der vorstehenden Beschreibung beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, tut × I1, wenn ein hohes Potential in eine der Leitung WX1L und der Leitung X2L eingegeben wird, und beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, 2tut × I1, wenn ein hohes Potential in eine der Leitung X1L2b und der Leitung X2L2b eingegeben wird. Demzufolge beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, tut × I1 + 2tut × I1 = 3Qut. Es sei angemerkt, dass die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r und des Transistors M1-2br fließen, jeweils 0 betragen, da der Transistor M1r und der Transistor M1-2br ausgeschaltet werden.
  • Wenn die ersten Daten (der Gewichtskoeffizient) „-1“ darstellen, wird es so eingestellt, dass die Strommenge I1 in den Transistor M1r fließt, und wird VSS in dem Halteabschnitt HC, dem Halteabschnitt HC-2b und dem Halteabschnitt HC-2br gehalten. Da der erste Anschluss des Transistors M1r über den Transistor M3r elektrisch mit der Leitung OLB verbunden und über den Transistor M4r elektrisch mit der Leitung OL verbunden ist, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, tut × I1 (= Qut), wenn ein hohes Potential in eine der Leitung WX1L und der Leitung X2L eingegeben wird. Hier gilt tut × I1 = Qut. Es sei angemerkt, dass die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2b und des Transistors M1-2br fließen, jeweils 0 betragen, da der Transistor M1 r, der Transistor M1-2b und der Transistor M1-2br ausgeschaltet werden.
  • Wenn „-2“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, wird es so eingestellt, dass die Strommenge I1 in den Transistor M1-2br fließt, und wird VSS in dem Halteabschnitt HC, dem Halteabschnitt HCr und dem Halteabschnitt HC-2b gehalten. Da der erste Anschluss des Transistors M1-2br über den Transistor M3-2br elektrisch mit der Leitung OLB verbunden und über den Transistor M4-2b elektrisch mit der Leitung OL verbunden ist, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, 2tut × I1 = 2Qut, wenn ein hohes Potential in eine der Leitung X1L2b und der Leitung X2L2b eingegeben wird. Es sei angemerkt, dass die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1r und des Transistors M1-2b fließen, jeweils 0 betragen, da der Transistor M1, der Transistor M1r und der Transistor M1-2b ausgeschaltet werden.
  • Wenn „-3“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, wird es so eingestellt, dass die Strommenge I1 in den Transistor M1r und den Transistor M1-2br fließt, und wird VSS in dem Halteabschnitt HC und dem Halteabschnitt HC-2b gehalten. Gemäß der vorstehenden Beschreibung beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, tut × I1, wenn ein hohes Potential in eine der Leitung WX1L und der Leitung X2L eingegeben wird, und beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, 2tut × I1, wenn ein hohes Potential in eine der Leitung X1L2b und der Leitung X2L2b eingegeben wird. Demzufolge beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, tut × I1 + 2tut × I1 = 3Qut. Es sei angemerkt, dass die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1 und des Transistors M1-2b fließen, jeweils 0 betragen, da der Transistor M1 und der Transistor M1-2b ausgeschaltet werden.
  • Wenn die ersten Daten (der Gewichtskoeffizient) „0“ darstellen, wird VSS in dem Halteabschnitt HC, dem Halteabschnitt HCr, dem Halteabschnitt HC-2b und dem Halteabschnitt HC-2br gehalten. Daher betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1r, des Transistors M1-2b und des Transistors M1-2br fließen, jeweils 0.
  • Das heißt, dass mehrwertige (in diesem Betriebsbeispiel septenäre, „-3“, „-2“, -1", „0“, „+1“, „+2“ und „+3“) erste Daten (ein mehrwertiger Gewichtskoeffizient) dargestellt werden können, indem ein Digitalwert (binärer Wert) jeweils in dem Halteabschnitt HC, dem Halteabschnitt HCr, dem Halteabschnitt HC-2b und dem Halteabschnitt HC-2br gehalten wird, die Eingabeperiode eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L auf tut eingestellt wird und die Eingabeperiode eines hohen Potentials in eine der Leitung WX1L2b und der Leitung X2L2b auf 2tut eingestellt wird.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die zweiten Daten (hier beispielsweise das Signal des Neurons), die in die Schaltung MP eingegeben werden, beispielsweise wie folgt definiert sind: Wenn die zweiten Daten „+1“ darstellen, wird ein hohes Potential in die Leitung WX1L und die Leitung X1L2b eingegeben und wird ein niedriges Potential in die Leitung X2L und die Leitung X2L2b eingegeben; wenn die zweiten Daten „-1“ darstellen, wird ein niedriges Potential in die Leitung WX1L und die Leitung X1L2b eingegeben und wird ein hohes Potential in die Leitung X2L und die Leitung X2L2b eingegeben; wenn die zweiten Daten „0“ darstellen, wird ein niedriges Potential in die Leitung WX1L, die Leitung X1L2b, die Leitung X2L und die Leitung X2L2b eingegeben.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt oder wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen; somit können die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und der Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, entspricht.
  • Gemäß dem vorstehend beschriebenen Betriebsbeispiel zeigt die folgende Tabelle die Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und die Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, wenn die ersten Daten (der Gewichtskoeffizient) auf eines von „+3“, „+2“, „+1“, „0“, „-1“, „-2“ und „-3“ eingestellt werden und die zweiten Daten (der Wert des Signals des Neurons) auf die vorstehend beschriebene Weise definiert werden.
  • [Tabelle 10]
    Wert des Signals des Neurons
    -1 (WX1L: low, X2L: high) 0 (WX1L: low, X2L: low) +1 (WX1L: high, X2L: low)
    Gewichtskoeffizient -3 QOL=3Qut, QOL=0, QOL=0,
    QOLB=0 QOLB=0 QOLB=3Qut
    -2 QOL=2Qut, QOL=0, QOL=0,
    QOLB=0 QOLB=0 QOLB=2Qut
    -1 QOL=Qut, QOL=0, QOL=0,
    QOLB=0 QOLB=0 QOLB=Qut
    0 QOL=0, QOL=0, QOL=0,
    QOLB=0 QOLB=0 QOLB=0
    +1 QOL=0, QOL=0, QOL=Qut,
    QOLB=Qut QOLB=0 QOLB=0
    +2 QOL=0, QOL=0, QOL=2Qut,
    QOLB=2Qut QOLB=0 QOLB=0
    +3 QOL=0, QOL=0, QOL=3Qut,
    QOLB=3Qut QOLB=0 QOLB=0
  • Wie vorstehend beschrieben, werden durch Bestimmung der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) die Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und die Ladungsmenge QOLB, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, entsprechend dem Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) bestimmt. Wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen positiven Wert aufweist, fließt ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr; wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen negativen Wert aufweist, fließt ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr. Das heißt, dass aus der Ladungsmenge QOL und der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) berechnet werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) „-3“ bis „+3“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-1”, „0“ und „+1“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine positive Zahl aufweist, wird in der vorstehenden Tabelle in der Spalte der Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „+1“ ersetzt, wodurch aus der Ladungsmenge QOL das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) „-1“ oder „+1“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine negative Zahl aufweist, wird in der vorstehenden Tabelle in der Spalte der Ladungsmenge QOLB, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „-1“ ersetzt, wodurch aus der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann.
  • Es sei angemerkt, dass im vorstehend beschriebenen Betriebsbeispiel die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+3“, „+2“, „+1“, „0“, „-1“, „-2“ bzw. „-3“ darstellen; jedoch können die ersten Daten (der Gewichtskoeffizient), die einen Analogwert oder dergleichen darstellen, verwendet werden, wobei dabei für jede der Leitungen WX1L, X2L, X1L2b und X2L2b die Zeit, in der ein hohes Potential in diese eingegeben wird, angepasst wird. Somit kann die Schaltung MP die Produktsumme der ersten Daten (der Gewichtskoeffizienten), die einen Analogwert oder dergleichen darstellen, und der mehrwertigen zweiten Daten (der mehrwertigen Werte der Signale der Neuronen) und/oder die Aktivierungsfunktion berechnen.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfigurationen der Schaltung MP in 52 beschränkt. In der Schaltung MP in 52 sind beispielsweise als Transistoren, für die Strommengen eingestellt werden, zwei Transistoren, nämlich der Transistor M1 und der Transistor M1-2b, in der Schaltung MC und zwei Transistoren, nämlich der Transistor M1r und der Transistor M1-2br, in der Schaltung MCr bereitgestellt; sowohl in der Schaltung MC als auch in der Schaltung MCr kann jedoch die Anzahl von Transistoren, für die Strommengen eingestellt werden, drei oder mehr sein. Je nach der Anzahl dieser Transistoren können auch die Anzahl von Halteabschnitten und die Anzahl von Leitungen erhöht oder verringert werden.
  • Das Betriebsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Wie im Beispiel 2 für ein Betriebsverfahren beschrieben, können beispielsweise die Eingabeperioden der Signale, die in die Leitung WX1L, die Leitung X2L, die Leitung X1L2b und die Leitung X2L2b eingegeben werden, jeweils in mehrere Subperioden unterteilt werden.
  • In diesem Beispiel für ein Betriebsverfahren wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 5 für ein Betriebsverfahren>
  • Hier wird ein Betriebsverfahren der Rechenschaltung 150 in 11 beschrieben, bei der die Schaltung MP in 53 eingesetzt wird.
  • Wie in den Beispielen 1 bis 4 für ein Betriebsverfahren wird, um die Komplexität der Beschreibung zu vermeiden, davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 53 stellt eine Konfiguration dar, in der der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b, der Transistor M1-3br, der Transistor M3-2b, der Transistor M3-2br, der Transistor M3-3b, der Transistor M3-3br, der Transistor M4-2b, der Transistor M4-2br, der Transistor M4-3b, der Transistor M4-3br, der Halteabschnitt HC-2b, der Halteabschnitt HC-2br, der Halteabschnitt HC-3b und der Halteabschnitt HC-3br von der in der 29 dargestellten Schaltung MP entfernt sind. Dementsprechend sind auch die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b von 29 entfernt. Dieses Beispiel für ein Betriebsverfahren unterscheidet sich von dem Betriebsbeispiel der Schaltung MP in 29, das bei der Ausführungsform 2 beschrieben wurde.
  • Insbesondere wird beim Eingeben der zweiten Daten (hier beispielsweise des Wertes des Signals des Neurons) in die Schaltung MP die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L entsprechend den zweiten Daten (dem Wert des Signals des Neurons) eingestellt. Das heißt, dass die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, eingestellt wird.
  • Wie im Beispiel 1 für ein Betriebsverfahren beschrieben, wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, bestimmt, indem die ersten Daten (hier beispielsweise der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3 oder der Transistor M4 eingeschaltet ist, bestimmt wird. Des Weiteren wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, bestimmt, indem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3r oder der Transistor M4r eingeschaltet ist, bestimmt wird.
  • Wenn die zweiten Daten (der Wert des Signals des Neurons) beispielsweise „+1“ darstellen, die Eingabeperiode eines hohen Potentials in die Leitung X1L tut beträgt und ein hohes Potential an die Leitung X1L und ein niedriges Potential an die Leitung X2L angelegt wird, können die anderen zweiten Daten (der andere Wert des Signals des Neurons) wie in der folgenden Tabelle definiert werden. Es sei angemerkt, dass die folgende Tabelle nur Daten für die Ganzzahlen von „-3“ bis „+3“ zeigen.
  • [Tabelle 11]
    Signal X1L X2L
    -3 low high (3tut)
    -2 low high (2tut)
    -1 low high (tut)
    0 low low
    +1 high (tut) low
    +2 high (2tut) low
    +3 high (3tut) low
  • Wie im Konfigurationsbeispiel 5 der Ausführungsform 2 beschrieben, können die Schaltung HCS und die Schaltung HCSr jeweils ein SRAM oder ein NOSRAM umfassen. Hier wird ein binäres Potential (Digitalwert) in der Schaltung HCS und der Schaltung HCSr gehalten. Daher wird beispielsweise davon ausgegangen, dass dann, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen, ein hohes Potential (hier beispielsweise VDDL) in der Schaltung HCS und ein niedriges Potential (hier beispielsweise VSS) in der Schaltung HCSr gehalten wird, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen, ein niedriges Potential in der Schaltung HCS und ein hohes Potential in der Schaltung HCSr gehalten wird, und wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „0“ darstellen, ein niedriges Potential in der Schaltung HCS und ein niedriges Potential in der Schaltung HCSr gehalten wird.
  • Es sei angemerkt, dass dann, wenn eine Spannung VDDL in der Schaltung HCS gehalten wird, die Menge an Strom, der in den Transistor M1 fließt, I1 beträgt. Wenn eine Spannung VSS in der Schaltung HCS gehalten wird, beträgt die Menge an Strom, der in den Transistor M1 fließt, 0. Wenn in ähnlicher Weise die Spannung VDDL in der Schaltung HCSr gehalten wird, beträgt die Menge an Strom, der in den Transistor M1r fließt, I1, und wenn die Spannung VSS in der Schaltung HCSr gehalten wird, beträgt die Menge an Strom, der in den Transistor M1r fließt, 0.
  • Als Nächstes wird ein konkretes Betriebsbeispiel der Schaltung MP in 53 beschrieben.
  • Für die Schaltung MP wird beispielsweise im Voraus „+1“ als erste Daten (Gewichtskoeffizient) eingestellt.
  • Wenn „+3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1 in die Leitung VE fließt, 3tut × Iut, indem nur für die Zeit 3tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Es sei angemerkt, dass hier tut × Iut = Qut gilt. Andererseits beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0, da der Transistor M1r ausgeschaltet ist.
  • Wenn „-3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt und werden die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt, so dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 3tut × Iut = 3Qut beträgt und die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem im Voraus „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird.
  • Wenn „+3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, 3tut × Iut = 3Qut, indem nur für die Zeit 3tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Andererseits beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0, da der Transistor M1r ausgeschaltet ist.
  • Wenn „-3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt und werden die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt, so dass die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 3tut × Iut = 3Qut beträgt und die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt oder wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen; somit können die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und der Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, entspricht.
  • Gemäß dem vorstehend beschriebenen Betriebsbeispiel zeigt die folgende Tabelle die Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und die Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, wenn die ersten Daten (der Gewichtskoeffizient) „+1“ oder „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) auf die vorstehend beschriebene Weise definiert werden.
  • [Tabelle 12]
    Wert des Signals des Neurons
    -3 (X1 L: low, X2L: high, 3tut) -2 (X1 L: low, X2L: high, 2tut) -1 (X1 L: low, X2L: high, tut) 0 (X1 L: low, X2L: low) +1 (X1L: high, X2L: low, tut) +2 (X1L: high, X2L: low, 2tut) +3 (X1L: high, X2L: low, 3tut)
    Gewichtskoeffizient -1 QOL=3Q1, QOL=2Q1, QOL=Q1 QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=Q1 QOLB=2Q1 QOLB=3Q1
    0 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    +1 QOL=0, QOL=0, QOL=0, QOL=0, QOL=Q1, QOL=2Q1, QOL=3Q1,
    QOLB=3Q1 QOLB=2Q1 QOLB=Q1 QOLB=0 QOLB=0 QOLB=0 QOLB=0
  • Es sei angemerkt, dass dann, wenn die zweiten Daten (der Wert des Signals des Neurons) eine andere Ganzzahl als „-3“, „-2“, „-1“, „0“, „+1“, „+2“ und „+3“ oder eine reelle Zahl darstellen, die Eingabezeit eines hohen Potentials in eine der Leitung X1L und der Leitung X2L entsprechend der Ganzzahl oder der reellen Zahl eingestellt wird. Durch Einstellung der Eingabeperiode beispielsweise auf a × tut, wobei a eine positive reelle Zahl darstellt, können die zweiten Daten (der Wert des Signals des Neurons) als Analogwert bearbeitet werden.
  • Demzufolge kann wie in den Beispielen 1 bis 3 für ein Betriebsverfahren die Schaltung MP mit den mehrwertigen zweiten Daten (dem mehrwertigen Wert des Signals des Neurons) versorgt werden.
  • Es sei angemerkt, dass, wie vorstehend beschrieben, die Schaltung HCS und die Schaltung HCSr, welche in der Schaltung MP in 53 enthalten sind, jeweils ein SRAM umfassen können. 54A stellt ein konkretes Beispiel für die Details der Schaltung MP in 53 dar, in der die Schaltung HCS und die Schaltung HCSr jeweils ein SRAM umfassen. Es sei angemerkt, dass bezüglich der Bezugszeichen in 54A und des Verfahrens zum Halten der ersten Daten (Gewichtsdaten) auf die Beschreibung der Schaltung MP in 30 verwiesen wird.
  • Wenn es sich in der Schaltung MP in 54A bei dem Potential, das in der Schaltung HCS gehalten wird, um eines des niedrigen Potentials und des hohen Potentials und bei dem Potential, das in der Schaltung HCSr gehalten wird, um das andere des niedrigen Potentials und des hohen Potentials handelt, d. h. wenn das gleiche Potential nicht in der Schaltung HCS und der Schaltung HCSr gehalten werden muss, kann die Konfiguration der Schaltung MP in 54A in diejenige der Schaltung MP in 54B verändert werden. Die Schaltung MP in 54B umfasst die Schaltung HCS in der Schaltung MC, und die Inverterschleifenschaltung IVR, die in der Schaltung HCS enthalten ist, versorgt den Transistor M1r mit einem invertierten Signal eines Signals, mit dem das Gate des Transistors M1 versorgt wird. Es sei angemerkt, dass in diesem Fall dann, wenn beispielsweise das Gate des Transistors M1 mit einem hohen Potential versorgt wird (wenn das Gate des Transistors M1r mit einem niedrigen Potential versorgt wird), die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen können, und dann, wenn das Gate des Transistors M1 mit einem niedrigen Potential versorgt wird (wenn das Gate des Transistors M1r mit einem hohen Potential versorgt wird), die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen können.
  • 55A stellt ein Konfigurationsbeispiel dar, in dem die Schaltung HCS und die Schaltung HCSr jeweils eine Inverterschleifenschaltung IVR umfassen und das sich von demjenigen der Schaltung MP in 54A unterscheidet. Die in 55A dargestellte Schaltung MP umfasst in der Schaltung MC die Schaltung HCS, die die Inverterschleifenschaltung IVR umfasst, und die Transistoren M3 und M4 sowie in der Schaltung MCr die Schaltung HCSr, die die Inverterschleifenschaltung IVRr umfasst, den Transistor M3r und den Transistor M4r. Die Inverterschleifenschaltung IVR umfasst die Wechselrichterschaltung IV1 und die Wechselrichterschaltung IV2, und die Inverterschleifenschaltung IVRr umfasst eine Wechselrichterschaltung IV1r und eine Wechselrichterschaltung IV2r.
  • Der Ausgangsanschluss der Wechselrichterschaltung IV1 ist elektrisch mit dem Eingangsanschluss der Wechselrichterschaltung IV2, dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden, und der Ausgangsanschluss der Wechselrichterschaltung IV2 ist elektrisch mit dem Eingangsanschluss der Wechselrichterschaltung IV1 verbunden. Der zweite Anschluss des Transistors M3 ist elektrisch mit der Leitung OL verbunden, und das Gate des Transistors M3 ist elektrisch mit der Leitung WX1L verbunden. Der zweite Anschluss des Transistors M4 ist elektrisch mit der Leitung OLB verbunden, und das Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden. Ein Ausgangsanschluss der Wechselrichterschaltung IV1r ist elektrisch mit einem Eingangsanschluss der Wechselrichterschaltung IV2r, dem ersten Anschluss des Transistors M3r und dem ersten Anschluss des Transistors M4r verbunden, und ein Ausgangsanschluss der Wechselrichterschaltung IV2r ist elektrisch mit einem Eingangsanschluss der Wechselrichterschaltung IV1r verbunden. Der zweite Anschluss des Transistors M3r ist elektrisch mit der Leitung OLB verbunden, und ein Gate des Transistors M3r ist elektrisch mit der Leitung WX1L verbunden. Ein zweiter Anschluss des Transistors M4r ist elektrisch mit der Leitung OL verbunden, und ein Gate des Transistors M4r ist elektrisch mit der Leitung X2L verbunden.
  • Die Schaltung HCS funktioniert derart, dass sie mithilfe der Inverterschleifenschaltung IVR eines des hohen Potentials und des niedrigen Potentials an dem Ausgangsanschluss der Wechselrichterschaltung IV1 hält, und die Schaltung HCSr funktioniert derart, dass sie mithilfe der Inverterschleifenschaltung IVRr eines des hohen Potentials und des niedrigen Potentials an dem Ausgangsanschluss der Wechselrichterschaltung IV1 hält. Wie in 53 und 54A wird daher davon ausgegangen, dass dann, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen, ein hohes Potential (hier beispielsweise VDDL) an dem Ausgangsanschluss der Wechselrichterschaltung IV1 und ein niedriges Potential (hier beispielsweise VSS) an dem Ausgangsanschluss der Wechselrichterschaltung IV1r gehalten wird, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen, ein niedriges Potential an dem Ausgangsanschluss der Wechselrichterschaltung IV1 und ein hohes Potential an dem Ausgangsanschluss der Wechselrichterschaltung IV1r gehalten wird, und wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „0“ darstellen, ein niedriges Potential an dem Ausgangsanschluss der Wechselrichterschaltung IV1 und ein niedriges Potential an dem Ausgangsanschluss der Wechselrichterschaltung IV1r gehalten wird.
  • Die Eingabe der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP in 55A kann erfolgen, indem wie in 53 und 54A die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L eingestellt wird.
  • Die Schaltung MP in 55A unterscheidet sich von der Schaltung MP in 53, 54A und 54B und weist eine Konfiguration auf, in der ein Strom unter Verwendung eines Transistors, der in der Inverterschleifenschaltung IVR der Schaltung HCS enthalten ist, von der Leitung OL oder der Leitung OLB in die Schaltung MC fließt und ein Strom unter Verwendung eines Transistors, der in der Inverterschleifenschaltung IVRr der Schaltung HCSr enthalten ist, von der Leitung OL oder der Leitung OLB in die Schaltung MCr fließt.
  • Die Konfiguration der Schaltung MP in 55A kann in diejenige der in 55B dargestellten Schaltung MP verändert werden. Die Schaltung MP in 55B weist eine Konfiguration auf, in der die Schaltung MCr, die in der Schaltung MP in 55A enthalten ist, entfernt ist. Das heißt, dass in dieser Konfiguration ein Strom unter Verwendung des Transistors, der in der Inverterschleifenschaltung IVR der Schaltung HCS enthalten ist, von der Leitung OL oder der Leitung OLB in die Schaltung MC fließt. Es sei angemerkt, dass in diesem Fall dann, wenn beispielsweise der Ausgangsanschluss der Wechselrichterschaltung IV1 mit einem hohen Potential versorgt wird, die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen können, und dann, wenn der Ausgangsanschluss der Wechselrichterschaltung IV1 mit einem niedrigen Potential versorgt wird, die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „0“ darstellen können.
  • Die Schaltung MP in 55C weist eine Konfiguration auf, in der die Leitung X2L von der Schaltung MP in 55B entfernt ist und der erste Anschluss des Transistors M4 elektrisch mit dem Eingangsanschluss der Wechselrichterschaltung IV1 und dem Ausgangsanschluss der Wechselrichterschaltung IV2 verbunden ist. Wenn das Potential der Leitung WX1L auf einem hohen Potential liegt, wird ein Rückwärtssignal an die Leitung OL oder die Leitung OLB ausgegeben. Wenn in diesem Fall beispielsweise der Ausgangsanschluss der Wechselrichterschaltung IV1 mit einem hohen Potential versorgt wird, können die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen, und wenn der Ausgangsanschluss der Wechselrichterschaltung IV1 mit einem niedrigen Potential versorgt wird, können die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen. Bei der Zuführung der Informationen (z. B. Ströme oder Spannungen) von der Schaltung MP zu der Schaltung AFP können beispielsweise die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, „+1“ darstellen, wenn ein hohes Potential in die Leitung WX1L eingegeben wird, und können die zweiten Daten (der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, „0“ darstellen, wenn ein niedriges Potential in die Leitung WX1L eingegeben wird.
  • Es sei angemerkt, dass die Schaltung MP in 55A bis 55C beispielsweise als Schaltung MP der in 7 dargestellten Rechenschaltung 140 eingesetzt werden kann.
  • Wie vorstehend beschrieben, können die Schaltung HCS und die Schaltung HCSr, welche in der Schaltung MP in 53 enthalten sind, jeweils ein NOSRAM umfassen. 56A stellt ein konkretes Beispiel für die Details der Schaltung MP in 53 dar, in der die Schaltung HCS und die Schaltung HCSr jeweils ein SRAM umfassen. Es sei angemerkt, dass bezüglich der Bezugszeichen in 56A und des Verfahrens zum Halten der ersten Daten (Gewichtsdaten) auf die Beschreibung der Schaltung MP in 34 verwiesen wird.
  • In der Schaltung MP in 56A können die Leitung IL und die Leitung OL in eine Leitung zusammengefügt werden und/oder können die Leitung ILB und die Leitung OLB in eine Leitung zusammengefügt werden. In der Schaltung MP in 56B sind die Leitung IL und die Leitung OL als Leitung OL in eine Leitung zusammengefügt und sind die Leitung ILB und die Leitung OLB als Leitung OL in eine Leitung zusammengefügt.
  • Das Betriebsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Wie im Beispiel 2 für ein Betriebsverfahren beschrieben, können beispielsweise die Eingabeperioden der Signale, die in der Schaltung MP in 53 bis 56 in die Leitung X1L (in 55AB die Leitung WX1L) und die Leitung X2L eingegeben werden, jeweils in mehrere Subperioden unterteilt werden.
  • In diesem Beispiel für ein Betriebsverfahren wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 6 für ein Betriebsverfahren>
  • Hier wird ein Betriebsverfahren der Rechenschaltung 150 in 11 beschrieben, bei der die Schaltung MP in 57 eingesetzt wird.
  • Wie in den Beispielen 1 bis 5 für ein Betriebsverfahren wird, um die Komplexität der Beschreibung zu vermeiden, davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 57 stellt eine Schaltungskonfiguration dar, die derjenigen der in 36 dargestellten Schaltung MP ähnlich ist. Es sei angemerkt, dass in der Schaltung MP in 57 die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b elektrisch mit der Leitung OLB verbunden sind und die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br elektrisch mit der Leitung OLB verbunden sind. Dieses Beispiel für ein Betriebsverfahren unterscheidet sich von dem Betriebsbeispiel der Schaltung MP in 36, das bei der Ausführungsform 2 beschrieben wurde.
  • Insbesondere wird wie im Beispiel 5 für ein Betriebsverfahren die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L entsprechend den zweiten Daten (hier beispielsweise dem Wert des Signals des Neurons) für die Schaltung MP eingestellt. Das heißt, dass die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, eingestellt wird.
  • Wie im Beispiel 1 für ein Betriebsverfahren beschrieben, wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, bestimmt, indem die ersten Daten (hier beispielsweise der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3 oder der Transistor M4 eingeschaltet ist, bestimmt wird. Des Weiteren wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, bestimmt, indem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3r oder der Transistor M4r eingeschaltet ist, bestimmt wird.
  • Ferner werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3, M3r, M4 und M4r die Zeit, in der dieser eingeschaltet ist, bestimmt wird.
  • Daher können die zweiten Daten (der Wert des Signals des Neurons) in der Schaltung MP in 57 auf ähnliche Weise wie die zweiten Daten (der Wert des Signals des Neurons) in der Schaltung MP in 53 definiert werden.
  • Wie im Konfigurationsbeispiel 6 der Ausführungsform 2 beschrieben, können die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br, welche in der 57 dargestellt sind, beispielsweise jeweils ein SRAM oder ein NOSRAM umfassen. Hier wird ein binäres Potential (Digitalwert) in der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten.
  • Wenn die Verhältnisse der W-Länge zur L-Länge des Transistors M1 und des Transistors M1r jeweils durch W/L dargestellt werden, betragen die Verhältnisse der W-Länge zur L-Länge des Transistors M1 und des Transistors M1r jeweils 2W/L und betragen die Verhältnisse der W-Länge zur L-Länge des Transistors M1 und des Transistors M1r jeweils 4W/L.
  • Daher kann bezüglich der ersten Daten (hier beispielsweise des Gewichtskoeffizienten), die für die Schaltung MP eingestellt werden, auf den Inhalt des Konfigurationsbeispiels 6 der Ausführungsform 2 verwiesen werden. Insbesondere werden beispielsweise die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, entsprechend den Strömen bestimmt, die in den Transistor M1, den Transistor M1r, den Transistor M1-2b, den Transistor M1-2br, den Transistor M1-3b und den Transistor M1-3br fließen. Mit anderen Worten: Die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, werden entsprechend den Potentialen bestimmt, die in der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten werden. Gemäß der vorstehenden Beschreibung können die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, eingestellt werden, indem beispielsweise nach der folgenden Tabelle Potentiale in der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten werden.
  • [Tabelle 13]
    Gewichtskoeffizient HCS HCSr HCS-2b HCS-2br HCS-3b HCS-3br
    +1 VDDL VSS VSS VSS VSS VSS
    +2 VSS VSS VDDL VSS VSS VSS
    +3 VDDL VSS VDDL VSS VSS VSS
    +4 VSS VSS VSS VSS VDDL VSS
    +5 VDDL VSS VSS VSS VDDL VSS
    +6 VSS VSS VDDL VSS VDDL VSS
    +7 VDDL VSS VDDL VSS VDDL VSS
    -1 VSS VDDL VSS VSS VSS VSS
    -2 VSS VSS VSS VDDL VSS VSS
    -3 VSS VDDL VSS VDDL VSS VSS
    -4 VSS VSS VSS VSS VSS VDDL
    -5 VSS VDDL VSS VSS VSS VDDL
    -6 VSS VSS VSS VDDL VSS VDDL
    -7 VSS VDDL VSS VDDL VSS VDDL
    0 VSS VSS VSS VSS VSS VSS
  • Es sei angemerkt, dass dann, wenn die Spannung VDDL in der Schaltung HCS gehalten wird, die Menge an Strom, der in den Transistor M1 fließt, I1 beträgt. Wenn die Spannung VDDL in der Schaltung HCS-2b gehalten wird, beträgt die Menge an Strom, der in den Transistor M1 fließt, 2I1, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn die Spannung VDDL in der Schaltung HCS-3b gehalten wird, beträgt die Menge an Strom, der in den Transistor M1-3b fließt, 4I1, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b das Vierfache des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn in ähnlicher Weise die Spannung VDDL in der Schaltung HCSr gehalten wird, beträgt die Menge an Strom, der in den Transistor M1r fließt, I1; wenn die Spannung VDDL in der Schaltung HCS-2br gehalten wird, beträgt die Menge an Strom, der in den Transistor M1-2br fließt, 2I1; wenn die Spannung VDDL in der Schaltung HCS-3br gehalten wird, beträgt die Menge an Strom, der in den Transistor M1-3br fließt, 4I1. Es sei angemerkt, dass dann, wenn die Spannung VSS jeweils in der Schaltung HCS, der Schaltung HCSr, der Schaltung HCS-2b, der Schaltung HCS-2br, der Schaltung HCS-3b und der Schaltung HCS-2br gehalten wird, die Menge an Strom, der in den Transistor M1, den Transistor M1r, den Transistor M1-2b, den Transistor M1-2br, den Transistor M1-3b und den Transistor M1-3br fließt, 0 beträgt.
  • Als Nächstes wird ein konkretes Betriebsbeispiel der Schaltung MP in 57 beschrieben.
  • Für die Schaltung MP wird beispielsweise im Voraus „+7“ als erste Daten (Gewichtskoeffizient) eingestellt. In diesem Fall fließt der Strom Iut zwischen der Source und dem Drain des Transistors M1, fließt ein Strom 2Iut zwischen der Source und dem Drain des Transistors M1-2b und fließt ein Strom 4Iut zwischen der Source und dem Drain des Transistors M1-3b.
  • Wenn „+3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1 in die Leitung VE fließt, 3tut × Iut + 3tut × 2Iut + 3tut × 4Iut = 21tut × Iut, indem nur für die Zeit 3tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Es sei angemerkt, dass hier tut × Iut = Qut gilt. Das heißt, dass die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 21tut × Iut = 21Qut beträgt. Andererseits beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0, da der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br ausgeschaltet sind.
  • Wenn „-3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt, so dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 21tut × Iut = 21Qut beträgt und die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem im Voraus „-7“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird. In diesem Fall fließt der Strom I1 zwischen der Source und dem Drain des Transistors M1r, fließt ein Strom 2I1 zwischen der Source und dem Drain des Transistors M1-2br und fließt ein Strom 4I1 zwischen der Source und dem Drain des Transistors M1-3br.
  • Wenn „+3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, 3tut × Iut + 3tut × 2Iut + 3tut × 4Iut = 21tut × Iut, indem nur für die Zeit 3tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Das heißt, dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 21tut × Iut = 21Qut beträgt. Andererseits beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0, da der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br ausgeschaltet sind. Andererseits beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0, da die Transistoren M1, M1-2b und M1-3b ausgeschaltet sind.
  • Wenn „-3“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt und werden die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt, so dass die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 21tut × Iut = 21Qut beträgt und die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Durch Veränderung der ersten Daten (des Gewichtskoeffizienten), die für die Schaltung MP eingestellt werden, wird die Kombination der Potentiale verändert, die in der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten werden; demzufolge verändern sich die Mengen an Strömen, die in den Transistor M1, den Transistor M1r, den Transistor M1-2b, den Transistor M1-2br, den Transistor M1-3b und den Transistor M1-3br fließen. Folglich können die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, entsprechend den ersten Daten (dem Gewichtskoeffizienten) bestimmt werden.
  • Wenn im Voraus „0“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, sind der Transistor M1, der Transistor M1r, der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b und der Transistor M1-3br ausgeschaltet. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Wenn „0“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden der Transistor M3, der Transistor M3r, der Transistor M4 und der Transistor M4r ausgeschaltet, da ein niedriges Potential jeweils in die Leitung X1L und die Leitung X2L eingegeben wird. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt oder wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen; somit können die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Wie vorstehend beschrieben, werden durch Bestimmung der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) die Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und die Ladungsmenge QOLB, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, entsprechend dem Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) bestimmt. Wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen positiven Wert aufweist, fließt ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr; wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen negativen Wert aufweist, fließt ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr. Das heißt, dass aus der Ladungsmenge QOL und der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) berechnet werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) „+7“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) „+3“ darstellen, werden QOL = 21Qut und QOLB = 0 erfüllt. Da in diesem Fall ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, weist das Ergebnis des Produktes einen positiven Wert auf. Daher kann aus der Ladungsmenge QOL „+21“ als Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden, indem beispielsweise in der Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „+1“ ersetzt wird. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) „-7“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) „+3“ darstellen, werden QOL = 0 und QOLB = 21Qut erfüllt. Da in diesem Fall ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, weist das Ergebnis des Produktes einen negativen Wert auf. Daher kann aus der Ladungsmenge QOLB „-21“ als Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden, indem beispielsweise in der Ladungsmenge QOLB, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „-1“ ersetzt wird.
  • Wenn die zweiten Daten (der Wert des Signals des Neurons) eine andere Ganzzahl als „-3“, „-2“, „-1“, „0“, „+1“, „+2“ und „+3“ oder eine reelle Zahl darstellen, wird die Eingabezeit eines hohen Potentials in eine der Leitung X1L und der Leitung X2L entsprechend der Ganzzahl oder der reellen Zahl eingestellt. Durch Einstellung der Eingabeperiode beispielsweise auf a × tut, wobei a eine positive reelle Zahl darstellt, können die zweiten Daten (der Wert des Signals des Neurons) als Analogwert bearbeitet werden.
  • Demzufolge kann wie in den Beispielen 1 bis 3 für ein Betriebsverfahren und dem Beispiel 5 für ein Betriebsverfahren die Schaltung MP mit den mehrwertigen zweiten Daten (dem mehrwertigen Wert des Signals des Neurons) versorgt werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfigurationen der Schaltung MP in 57 beschränkt. In der Schaltung MP in 57 sind beispielsweise als Transistoren, für die Strommengen eingestellt werden, drei Transistoren, nämlich der Transistor M1, der Transistor M1-2b und der Transistor M1-3b, in der Schaltung MC und drei Transistoren, nämlich der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br, in der Schaltung MCr bereitgestellt; sowohl in der Schaltung MC als auch in der Schaltung MCr kann jedoch die Anzahl von Transistoren, für die Strommengen eingestellt werden, zwei, vier oder mehr sein. Je nach der Anzahl dieser Transistoren können auch die Anzahl von Halteabschnitten und die Anzahl von Leitungen erhöht werden.
  • Das Betriebsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Wie im Beispiel 2 für ein Betriebsverfahren beschrieben, können beispielsweise die Eingabeperioden der Signale, die in der Schaltung MP in 57 in die Leitungen X1L und X2L eingegeben werden, jeweils in mehrere Subperioden unterteilt werden.
  • In diesem Beispiel für ein Betriebsverfahren wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 7 für ein Betriebsverfahren>
  • Hier wird ein Betriebsverfahren der Rechenschaltung 150 in 11 beschrieben, bei der die Schaltung MP in 58 eingesetzt wird.
  • Wie in den Beispielen 1 bis 6 für ein Betriebsverfahren wird, um die Komplexität der Beschreibung zu vermeiden, davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden.
  • 58 stellt eine Schaltungskonfiguration dar, die derjenigen der in 29 dargestellten Schaltung MP ähnlich ist. Es sei angemerkt, dass der Transistor M1, der Transistor M1r, der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b und der Transistor M1-3br vorzugsweise die gleiche Größe, z. B. W-Länge und L-Länge, aufweisen. Dieses Beispiel für ein Betriebsverfahren unterscheidet sich von dem Betriebsbeispiel der Schaltung MP in 29, das bei der Ausführungsform 2 beschrieben wurde.
  • Wenn insbesondere wie in der Schaltung MP in 50 beim Eingeben der zweiten Daten (hier beispielsweise des Wertes des Signals des Neurons) in die Schaltung MP die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L durch tut dargestellt wird, wird der Betrieb derart durchgeführt, dass die Eingabezeit eines hohen Potentials in eine der Leitung X1L2b und der Leitung X2L2b 2tut beträgt und die Eingabezeit eines hohen Potentials in eine der Leitung X1L3b und der Leitung X2L3b 4tut beträgt. Das heißt, dass dann, wenn die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, durch tut dargestellt wird, der Betrieb derart durchgeführt wird, dass die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, 2tut beträgt und die Zeit, in der der Transistor M3-3b und der Transistor M3-3br eingeschaltet sind oder der Transistor M4-3b und der Transistor M4-3br eingeschaltet sind, 4tut beträgt. In der Schaltung MP in 58 sind daher schematische Darstellungen der Impulsspannungen und deren Eingabezeit in der Nähe der Bezugszeichen der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b dargestellt, um die Unterschied des Betriebs zu demjenigen der Schaltung MP in 29 zu zeigen.
  • Wie im Beispiel 1 für ein Betriebsverfahren und Beispiel 2 für ein Betriebsverfahren beschrieben, wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1 in die Leitung VE fließt, bestimmt, indem die ersten Daten (hier beispielsweise der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3 oder der Transistor M4 eingeschaltet ist, bestimmt wird. Des Weiteren wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, bestimmt, indem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3r oder der Transistor M4r eingeschaltet ist, bestimmt wird.
  • In ähnlicher Weise werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-2b, M3-2br, M4-2b und M4-2br die Zeit, in der dieser eingeschaltet ist, bestimmt wird. Des Weiteren werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-3b, M3-3br, M4-3b und M4-3br die Zeit, in der dieser eingeschaltet ist, bestimmt wird.
  • Daher können die zweiten Daten (der Wert des Signals des Neurons) in der Schaltung MP in 58 auf ähnliche Weise wie die zweiten Daten (der Wert des Signals des Neurons) beispielsweise in der Schaltung MP in 50, die im Beispiel 3 für ein Betriebsverfahren beschriebenen wurde, definiert werden.
  • Wie im Konfigurationsbeispiel 5 der Ausführungsform 2 beschrieben, können die Schaltung HCS und die Schaltung HCSr, welche in 58 dargestellt sind, jeweils beispielsweise ein SRAM oder ein NOSRAM umfassen. Hier wird ein binäres Potential (Digitalwert) in der Schaltung HCS und der Schaltung HCSr gehalten. Daher wird beispielsweise davon ausgegangen, dass dann, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „+1“ darstellen, ein hohes Potential (hier beispielsweise VDDL) in der Schaltung HCS und ein niedriges Potential (hier beispielsweise VSS) in der Schaltung HCSr gehalten wird, wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „-1“ darstellen, ein niedriges Potential in der Schaltung HCS und ein hohes Potential in der Schaltung HCSr gehalten wird, und wenn die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP eingestellt werden, „0“ darstellen, ein niedriges Potential in der Schaltung HCS und ein niedriges Potential in der Schaltung HCSr gehalten wird.
  • Es sei angemerkt, dass dann, wenn die Spannung VDDL in der Schaltung HCS gehalten wird, die Menge an Strom, der in den Transistor M1 fließt, I1 beträgt. Wenn die Spannung VSS in der Schaltung HCS gehalten wird, beträgt die Menge an Strom, der in den Transistor M1 fließt, 0. Wenn in ähnlicher Weise die Spannung VDDL in der Schaltung HCSr gehalten wird, beträgt die Menge an Strom, der in den Transistor M1r fließt, Iut, und wenn die Spannung VSS in der Schaltung HCSr gehalten wird, beträgt die Menge an Strom, der in den Transistor M1r fließt, 0.
  • Da in der Schaltung MC die Größen des Transistors M1, des Transistors M1-2b und des Transistors M1-3b einander gleich sind, die Gates des Transistors M1, des Transistors M1-2b und des Transistors M1-3b elektrisch mit der Schaltung HCS verbunden sind und die ersten Anschlüsse des Transistors M1, des Transistors M1-2b und des Transistors M1-3b elektrisch mit der Leitung VE verbunden sind, fließen im Wesentlichen gleiche Ströme zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2b und des Transistors M1-3b. Daher betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b und des Transistors M1-3b fließen, jeweils wie bei dem Transistor M1 Iut. Da der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br die gleiche Größe wie der Transistor M1 aufweisen, die Gates des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br elektrisch mit der Schaltung HCSr verbunden sind und die ersten Anschlüsse des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br elektrisch mit der Leitung VEr verbunden sind, fließt zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br ein Strom, der gleich demjenigen ist, der zwischen der Source und dem Drain des Transistors M1 fließt. Daher betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r, des Transistors M1-2br und des Transistors M1-3br fließen, jeweils wie bei dem Transistor M1 Iut.
  • Als Nächstes wird ein konkretes Betriebsbeispiel der Schaltung MP in 58 beschrieben.
  • Für die Schaltung MP wird beispielsweise im Voraus „+1“ als erste Daten (Gewichtskoeffizient) eingestellt.
  • Wenn „+7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1 in die Leitung VE fließt, tut × Iut, indem nur für die Zeit tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Es sei angemerkt, dass hier tut × Iut = Qut gilt. In ähnlicher Weise beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1-2b in die Leitung VE fließt, 2tut × Iut = 2Qut, indem nur für die Zeit 2tut der Transistor M3-2b eingeschaltet ist und der Transistor M4-2b ausgeschaltet ist, und die Ladungsmenge, die von der Leitung OL durch den Transistor M1-3b in die Leitung VE fließt, beträgt 4tut × Iut = 4Qut, indem nur für die Zeit 4tut der Transistor M3-3b eingeschaltet ist und der Transistor M4-3b ausgeschaltet ist. Demzufolge beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, Qut + 2Qut + 4Qut = 7Qut. Andererseits beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0, da der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br ausgeschaltet sind.
  • Es sei angemerkt, dass dann, wenn „-7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt werden und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt werden, so dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, Qut + 2Qut + 4Qut = 7Qut beträgt und die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt.
  • Beispielsweise wird der Fall in Betracht gezogen, in dem im Voraus „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird.
  • Wenn „+7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, tut × Iut = Qut, indem nur für die Zeit tut der Transistor M3r eingeschaltet ist und der Transistor M4r ausgeschaltet ist. In ähnlicher Weise beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, 2tut × Iut = 2Qut, indem nur für die Zeit 2tut der Transistor M4-2br eingeschaltet ist und der Transistor M3-2br ausgeschaltet ist, und die Ladungsmenge, die von der Leitung OLB durch den Transistor M1-3br in die Leitung VEr fließt, beträgt 4tut × Iut = 4Qut, indem nur für die Zeit 4tut der Transistor M4-3br eingeschaltet ist und der Transistor M3-3br ausgeschaltet ist. Demzufolge beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, Qut + 2Qut + 4Qut = 7Qut. Andererseits beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0, da die Transistoren M1r, M1-2br und M1-3br ausgeschaltet sind.
  • Es sei angemerkt, dass dann, wenn „-7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt werden und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt werden, so dass die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, Qut + 2Qut + 4Qut = 7Qut beträgt und die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Daher kann die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „+1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den positiven zweiten Daten (dem positiven Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3, dem Transistor M3-2b und dem Transistor M3-3b, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt. Des Weiteren kann die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den positiven zweiten Daten (dem positiven Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3r, dem Transistor M3-2br und dem Transistor M3-3br, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Des Weiteren kann die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „+1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den negativen zweiten Daten (dem negativen Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M4, dem Transistor M4-2b und dem Transistor M4-3b, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt. Des Weiteren kann die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, eines von Qut, 2Qut, 3Qut, 4Qut, 5Qut, 6Qut und 7Qut betragen, indem „-1“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird und entsprechend den negativen zweiten Daten (dem negativen Wert des Signals des Neurons) ein oder mehrere einzuschaltende Transistoren aus dem Transistor M4r, dem Transistor M4-2br und dem Transistor M4-3br, welche in der Schaltung MP enthalten sind, ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Es sei angemerkt, dass dann, wenn im Voraus „0“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, der Transistor M1, der Transistor M1r, der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b und der Transistor M1-3br ausgeschaltet werden. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Wenn „0“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden der Transistor M3, der Transistor M3-2b, der Transistor M3-3b, der Transistor M4, der Transistor M4-2b, der Transistor M4-3b, der Transistor M3r, der Transistor M3-2br, der Transistor M3-3br, der Transistor M4r, der Transistor M4-2br und der Transistor M4-3br ausgeschaltet. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt oder wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. die Leitung OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen; somit können die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und der Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, entspricht.
  • Gemäß dem vorstehend beschriebenen Betriebsbeispiel zeigen die folgenden Tabellen die Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und die Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, wenn die ersten Daten (der Gewichtskoeffizient) „+1“ oder „-1“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) auf die vorstehend beschriebene Weise definiert werden.
  • [Tabelle 14]
    Gewichtskoeffizient Wert des Signals des Neurons Gewichtskoeffizient × Signal Ladungsmenge QOL, die in die Leitung OL fließt Ladungsmenge QOLB, die in die Leitung OLB fließt
    +1 0 0 0 0
    +1 +1 +1 Qut 0
    +1 +2 +2 2Qut 0
    +1 +3 +3 3Qut 0
    +1 +4 +4 4Qut 0
    +1 +5 +5 5Qut 0
    +1 +6 +6 6Qut 0
    +1 +7 +7 7Qut 0
    +1 -1 -1 0 Qut
    +1 -2 -2 0 2Qut
    +1 -3 -3 0 3Qut
    +1 -4 -4 0 4Qut
    +1 -5 -5 0 5Qut
    +1 -6 -6 0 6Qut
    +1 -7 -7 0 7Qut
  • [Tabelle 15]
    Gewichtskoeffizient Wert des Signals des Neurons Gewichtskoeffizient × Signal Ladungsmenge QOL, die in die Leitung OL fließt Ladungsmenge QOLB, die in die Leitung OLB fließt
    -1 0 0 0 0
    -1 +1 -1 0 Qut
    -1 +2 -2 0 2Qut
    -1 +3 -3 0 3Qut
    -1 +4 -4 0 4Qut
    -1 +5 -5 0 5Qut
    -1 +6 -6 0 6Qut
    -1 +7 -7 0 7Qut
    -1 -1 +1 Qut 0
    -1 -2 +2 2Qut 0
    -1 -3 +3 3Qut 0
    -1 -4 +4 4Qut 0
    -1 -5 +5 5Qut 0
    -1 -6 +6 6Qut 0
    -1 -7 +7 7Qut 0
  • Wie vorstehend beschrieben, werden durch Bestimmung der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) die Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und die Ladungsmenge QOLB, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, entsprechend dem Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) bestimmt. Wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen positiven Wert aufweist, fließt ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr; wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen negativen Wert aufweist, fließt ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr. Das heißt, dass aus der Ladungsmenge QOL und der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) berechnet werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) „-1“ oder „+1“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine positive Zahl aufweist, wird in den vorstehenden Tabellen in der Spalte der Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „+1“ ersetzt, wodurch aus der Ladungsmenge QOL das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) „-1“ oder „+1“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine negative Zahl aufweist, wird in den vorstehenden Tabellen in der Spalte der Ladungsmenge QOLB, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „-1“ ersetzt, wodurch aus der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann.
  • Eine Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehend beschriebene Definition beschränkt. In der vorstehenden Beschreibung wurden positive mehrere Werte, negative mehrere Werte und 0 als zweite Daten (Wert des Signals des Neurons) definiert; jedoch können die zweiten Daten (der Wert des Signals des Neurons) als Analogwert bearbeitet werden, indem beispielsweise die Eingabeperiode nicht diskrete Werte, sondern sequentielle Werte aufweist (indem die Eingabeperiode auf a × tut eingestellt wird, wobei a eine positive reelle Zahl ist).
  • Wenn beispielsweise die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, tut beträgt, die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, 2tut beträgt und die Zeit, in der der Transistor M3-3b und der Transistor M3-3br eingeschaltet sind oder der Transistor M4-3b und der Transistor M4-3br eingeschaltet sind, 4tut beträgt, können die zweiten Daten (der Wert des Signals des Neurons) in dem Fall, in dem ein hohes Potential in die Leitung WX1L und ein niedriges Potential in die Leitung X2L eingegeben wird und ein niedriges Potential in die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b eingegeben wird, nicht als „+1“, sondern als reelle Zahl, wie z. B. „+0,1“, definiert werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfiguration der Schaltung MP in 58 beschränkt. In der Schaltung MP in 58 sind beispielsweise als Transistoren, für die Strommengen eingestellt werden, drei Transistoren, nämlich der Transistor M1, der Transistor M1-2b und der Transistor M1-3b, in der Schaltung MC und drei Transistoren, nämlich der Transistor M1r, der Transistor M1-2br und der Transistor M1-3br, in der Schaltung MCr bereitgestellt; sowohl in der Schaltung MC als auch in der Schaltung MCr kann jedoch die Anzahl von Transistoren, für die Strommengen eingestellt werden, zwei, vier oder mehr sein.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und das Betriebsverfahren dieser Halbleitervorrichtung sind nicht auf die vorstehende Beschreibung beschränkt. In der vorstehenden Beschreibung weisen der Transistor M1, der Transistor M1r, der Transistor M1-2b, der Transistor M1-2br, der Transistor M1-3b und der Transistor M1-3br der Schaltung MP in 58 die gleiche Größe auf; jedoch können dann, wenn beispielsweise wie in der Schaltung MP in 51 die Verhältnisse der W-Länge zur L-Länge des Transistors M1, des Transistors M1r, des Transistors M1-2b und des Transistors M1-2br jeweils durch W/L dargestellt werden, die Verhältnisse der W-Länge zur L-Länge des Transistors M1-3b und des Transistors M1-3br jeweils 2W/L betragen. Wenn davon ausgegangen wird, dass bei dem Potential VDDL, das in der Schaltung HCS gehalten wird, ein Strom mit der Strommenge I1 zwischen der Source und dem Drain des Transistors M1 fließt, fließt 2I1 als Strommenge zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b und des Transistors M1-3b, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2b und das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3b jeweils das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 ist. Wenn in ähnlicher Weise davon ausgegangen wird, dass bei dem Potential VDDL, das in der Schaltung HCSr gehalten wird, ein Strom mit der Strommenge I1 zwischen der Source und dem Drain des Transistors M1r fließt, fließt 2I1 als Strommenge zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2br und des Transistors M1-3br, da das Verhältnis der W-Länge zu der L-Länge des Transistors M1-2br und das Verhältnis der W-Länge zu der L-Länge des Transistors M1-3br jeweils das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1r ist.
  • Hier beträgt die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, tut, die Zeit, in der der Transistor M3-2b und der Transistor M3-2br eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, beträgt 2tut, und die Zeit, in der der Transistor M3-3b und der Transistor M3-3br eingeschaltet sind oder der Transistor M4-3b und der Transistor M4-3br eingeschaltet sind, beträgt 2tut. Das heißt, dass beim Eingeben der zweiten Daten (des Wertes des Signals des Neurons) in die Schaltung MP die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L tut beträgt, die Eingabezeit eines hohen Potentials in eine der Leitung X1L2b und der Leitung X2L2b 2tut beträgt und die Eingabezeit eines hohen Potentials in eine der Leitung X1L3b und der Leitung X2L3b 2tut beträgt. In der Schaltung MP in 59 sind schematische Darstellungen der Impulsspannungen und deren Eingabezeit, welche sich von denjenigen in 58 unterscheiden, in der Nähe der Bezugszeichen der Leitung WX1L, der Leitung X2L, der Leitung X1L2b, der Leitung X2L2b, der Leitung X1L3b und der Leitung X2L3b dargestellt.
  • Wenn das Potential VDDL in der Schaltung HCS gehalten wird und ein Strom mit der Strommenge Iut zwischen der Source und dem Drain des Transistors M1 fließt, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3b in die Leitung VE fließt, 2tut × 2Iut = 4Qut, indem nur für die Zeit 2tut einer des Transistors M3-3b und des Transistors M4-3b eingeschaltet ist und der andere des Transistors M3-3b und des Transistors M4-3b ausgeschaltet ist. Es sei angemerkt, dass die Bedingungen der Ladungsmenge, die von der Leitung OL durch den Transistor M1 in die Leitung VE fließt, und der Ladungsmenge, die von der Leitung OL durch den Transistor M1-2b in die Leitung VE fließt, gleich denjenigen des im vorstehend beschriebenen Betriebsbeispiels sind; daher wird deren Beschreibung weggelassen.
  • Wenn das Potential VDDL in der Schaltung HCSr gehalten wird und ein Strom mit der Strommenge I1 zwischen der Source und dem Drain des Transistors Mr1 fließt, beträgt die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3br in die Leitung VEr fließt, 2tut × 2Iut = 4Qut, indem nur für die Zeit 2tut einer des Transistors M3-3br und des Transistors M4-3br eingeschaltet ist und der Transistor M3-3br oder der Transistors M4-3br ausgeschaltet ist. Es sei angemerkt, dass die Bedingungen der Ladungsmenge, die von der Leitung OLB durch den Transistor M1r in die Leitung VEr fließt, und der Ladungsmenge, die von der Leitung OLB durch den Transistor M1-2br in die Leitung VEr fließt, gleich denjenigen des im vorstehend beschriebenen Betriebsbeispiels sind; daher wird deren Beschreibung weggelassen.
  • Wie vorstehend beschrieben, kann der Betrieb, der dem Betriebsbeispiel der in 58 dargestellten Schaltung MP ähnlich ist, erfolgen, indem die Größen des Transistors M1, des Transistors M1r, des Transistors M1-2b, des Transistors M1-2br, des Transistors M1-3b und des Transistors M1-3br und die Eingabezeit eines hohen Potentials jeweils in die Leitung X1L, die Leitung X2L, die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b angemessen verändert werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfigurationen der Schaltung MP in 58 und 59 beschränkt. In der Schaltung MP in 58 sind beispielsweise als Transistoren, in denen Ströme entsprechend dem in der Schaltung HCS gehaltenen Potential fließen, drei Transistoren, nämlich der Transistor M1, der Transistor M1-2b und der Transistor M1-3b, und als Transistoren, in denen Ströme entsprechend dem in der Schaltung HCSr gehaltenen Potential fließen, drei Transistoren, nämlich der Transistor M1 r, der Transistor M1-2br und der Transistor M1-3br, bereitgestellt; in jeder der Schaltungen MC und MCr kann jedoch die Anzahl von Transistoren, für die Strommengen eingestellt werden, zwei, vier oder mehr sein. Je nach der Anzahl dieser Transistoren können auch die Anzahl von Halteabschnitten und die Anzahl von Leitungen erhöht oder verringert werden.
  • Das Betriebsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Wie im Beispiel 2 für ein Betriebsverfahren beschrieben, können beispielsweise die Eingabeperioden der Signale, die in der Schaltung MP in 57 in die Leitung X1L, die Leitung X2L, die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b eingegeben werden, jeweils in mehrere Subperioden unterteilt werden.
  • In diesem Beispiel für ein Betriebsverfahren wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • <Beispiel 8 für ein Betriebsverfahren>
  • Hier wird ein Betriebsverfahren der Rechenschaltung 150 in 11 beschrieben, bei der die Schaltung MP in 60 eingesetzt wird.
  • Wie in den Beispielen 1 bis 7 für ein Betriebsverfahren wird, um die Komplexität der Beschreibung zu vermeiden, davon ausgegangen, dass nur eine Schaltung MP, die elektrisch mit der Leitung OL und der Leitung OLB verbunden ist, der Veränderung der Ströme dient, die in die Leitung OL und die Leitung OLB fließen. Zudem wird davon ausgegangen, dass die Leitung VE und die Leitung VEr, welche elektrisch mit der Schaltung MP verbunden sind, jeweils die Schaltung MP mit VSS als konstanter Spannung versorgen. Bei den Schaltungen ACTF[1] bis ACTF[n], die in der Schaltung AFP enthalten sind, handelt es sich jeweils beispielsweise um die Schaltung ACTF mit einer Konfiguration einer Integratorschaltung (oder einer Strom-Ladungs- (IQ-) Wandlerschaltung). In der Schaltung ACTF[j] in 6E können beispielsweise Kondensatoren oder dergleichen als Last LEa und Last LEb verwendet werden. Es sei angemerkt, dass beispielhaft der Fall beschrieben wurde, in dem die Anzahl von Transistoren, die mit einem Halteabschnitt (z. B. der Schaltung HCS) verbunden sind, drei ist (z. B. der Transistor M1, der Transistor M1-2x und der Transistor M1-3x); jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Eine willkürliche Anzahl von Transistoren kann in jedem Halteabschnitt bereitgestellt sein. In ähnlicher Weise wurde bezüglich des Transistors M3, des Transistors M3-2x und des Transistors M3-3x der Fall von drei Transistoren (der Transistor M3, der Transistor M3-2x und der Transistor M3-3x oder der Transistor M4, der Transistor M4-2x und der Transistor M4-3x) beschrieben; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und eine willkürliche Anzahl von Transistoren kann bereitgestellt sein. Obwohl der Fall von drei Halteabschnitten (z. B. die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b) beschrieben wurde, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Eine willkürliche Anzahl von Halteabschnitten kann bereitgestellt sein.
  • In der Schaltung MP in 60 umfasst die Schaltung MC den Transistor M1, den Transistor M1-2x, den Transistor M1-3x, den Transistor M1-2b, einen Transistor M1-2x-2b, einen Transistor M1-3x-2b, den Transistor M1-3b, einen Transistor M1-2x-3b, einen Transistor M1-3x-2b, den Transistor M3, den Transistor M3-2x, den Transistor M3-3x, den Transistor M4, den Transistor M4-2x, den Transistor M4-3x, die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b.
  • Es sei angemerkt, dass die Größen, z. B. die W-Längen und die L-Längen, des Transistors M1, des Transistors M1-2x und des Transistors M1-3x vorzugsweise einander gleich sind. Die Größen des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b sind vorzugsweise einander gleich. Die Größen des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b sind vorzugsweise einander gleich.
  • Wenn darüber hinaus die Verhältnisse der W-Länge zu der L-Länge des Transistors M1, des Transistors M1-2x und des Transistors M1-3x jeweils durch W/L dargestellt wird, betragen die Verhältnisse der W-Länge zu der L-Länge des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b jeweils vorzugsweise 2W/L und betragen die Verhältnisse der W-Länge zu der L-Länge des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b jeweils vorzugsweise 4W/L. Das heißt, dass das Verhältnis der W-Länge zu der L-Länge W/L des Transistors (z. B. des Transistors M1, des Transistors M1-2b oder des Transistors M1-3b), dessen Gate elektrisch mit dem Halteabschnitt (z. B. der Schaltung HCS, der Schaltung HCS-2b oder der Schaltung HCS-3b) verbunden ist, entsprechend der Anzahl von Halteabschnitten auf die entsprechende Zweierpotenz erhöht werden kann.
  • Insbesondere funktionieren die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b jeweils derart, dass sie wie die in der Schaltung MP in 29 enthaltene Schaltung HCS Informationen (z. B. Potentiale oder Ströme), die von der Leitung OL und/oder der Leitung OLB eingegeben werden, empfängt und ein Potential, das diesen Informationen entspricht, hält. Die Schaltung HCS weist ferner eine Funktion zum Anlegen dieses gehaltenen Potentials an das Gate des Transistors auf, der elektrisch mit dieser verbunden ist. Die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b können jeweils beispielsweise ein SRAM oder ein NOSRAM umfassen. Die Schaltung HCS, die Schaltung HCS-2b und die Schaltung HCS-3b, welche in der Schaltung MP in 60 enthalten sind, halten jeweils eines des hohen Potentials (hier beispielsweise VDDL) und des niedrigen Potentials (hier beispielsweise VSS) als Digitalwert (binären Wert).
  • Es sei angemerkt, dass Gates des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b elektrisch mit der Schaltung HCS-2b verbunden sind. Gates des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-2b sind elektrisch mit der Schaltung HCS-3b verbunden.
  • Es werden die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2x und des Transistors M1-3x fließen, wenn VDDL, das in der Schaltung HCS gehalten wird, in die Gates des Transistors M1, des Transistors M1-2x und des Transistors M1-3x eingegeben wird, jeweils durch Iut dargestellt. Wenn VDD, das in der Schaltung HCS-2b gehalten wird, in die Gates des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b eingegeben wird, betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b fließen, jeweils 2Iut, da die Verhältnisse der W-Länge zu der L-Länge des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b jeweils das Doppelte des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 sind. Wenn VDD, das in der Schaltung HCS-3b gehalten wird, in die Gates des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b eingegeben wird, betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b fließen, jeweils 4Iut, da die Verhältnisse der W-Länge zu der L-Länge des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b jeweils das Vierfache des Verhältnisses der W-Länge zu der L-Länge des Transistors M1 sind.
  • Die ersten Anschlüsse des Transistors M1, des Transistors M1-2x, des Transistors M1-3x, des Transistors M1-2b, des Transistors M1-2x-2b, des Transistors M1-3x-2b, des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-2b sind elektrisch mit der Leitung VE verbunden. Die Gates des Transistors M1, des Transistors M1-2x und des Transistors M1-3x sind elektrisch mit der Schaltung HCS verbunden.
  • Die zweiten Anschlüsse des Transistors M1, des Transistors M1-2b und des Transistors M1-3b sind elektrisch mit dem ersten Anschluss des Transistors M3 und dem ersten Anschluss des Transistors M4 verbunden. Die zweiten Anschlüsse des Transistors M1-2x, des Transistors M1-2x-2b und des Transistors M1-2x-3b sind elektrisch mit dem ersten Anschluss des Transistors M3-2x und dem ersten Anschluss des Transistors M4-2x verbunden. Die zweiten Anschlüsse des Transistors M1-3x, des Transistors M1-3x-2b und des Transistors M1-3x-3b sind elektrisch mit einem ersten Anschluss des Transistors M3-3x und einem ersten Anschluss des Transistors M4-3x verbunden.
  • Das Gate des Transistors M3 ist elektrisch mit der Leitung X1L verbunden, und das Gate des Transistors M4 ist elektrisch mit der Leitung X2L verbunden. Das Gate des Transistors M3-2x ist elektrisch mit der Leitung X1L2x verbunden, und das Gate des Transistors M4-2x ist elektrisch mit der Leitung X2L2x verbunden. Ein Gate des Transistors M3-3x ist elektrisch mit einer Leitung X1 L3x verbunden, und ein Gate des Transistors M4-3x ist elektrisch mit einer Leitung X2L3x verbunden.
  • Die zweiten Anschlüsse des Transistors M3, des Transistors M3-2x und des Transistors M3-3x sind elektrisch mit der Leitung OL verbunden, und die zweiten Anschlüsse des Transistors M4, des Transistors M4-2x und des Transistors M4-3x sind elektrisch mit der Leitung OLB verbunden.
  • Es sei angemerkt, dass in der Schaltung MP in 60 die Schaltung MCr im Wesentlichen die gleiche Schaltungskonfiguration wie die Schaltung MC aufweist. Deshalb sind die Bezugszeichen der Schaltungselemente oder dergleichen der Schaltung MCr durch „r“ gekennzeichnet, um sich von den Schaltungselementen oder dergleichen der Schaltung MC zu unterscheiden. Die zweiten Anschlüsse des Transistors M3r, des Transistors M3-2xr und des Transistors M3-3xr sind elektrisch mit der Leitung OLB verbunden, und die zweiten Anschlüsse des Transistors M4, des Transistors M4-2x und des Transistors M4-3x sind elektrisch mit der Leitung OL verbunden.
  • Es wird die ersten Daten (hier beispielsweise der Gewichtskoeffizient), beschrieben, die für die Schaltung MP in 60 eingestellt werden. Die ersten Daten (der Gewichtskoeffizient), die für die Schaltung MP in 60 eingestellt werden, können durch die Kombination der Potentiale, die in der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten werden, definiert werden. Insbesondere können die ersten Daten (der Gewichtskoeffizient) eingestellt werden, indem wie in der Schaltung MP in 57, die im Beispiel 6 für ein Betriebsverfahren beschrieben wurde, vorbestimmte Potentiale in der Schaltung HCS, der Schaltung HCS-2b, der Schaltung HCS-3b, der Schaltung HCSr, der Schaltung HCS-2br und der Schaltung HCS-3br gehalten werden. Gemäß der vorstehenden Beschreibung können die ersten Daten (der Gewichtskoeffizient) in der Schaltung MP in 60 auf ähnliche Weise wie die ersten Daten (der Gewichtskoeffizient) in der Schaltung MP in 57, die beispielsweise im Beispiel 6 für ein Betriebsverfahren beschrieben wurde, definiert werden.
  • Als Nächstes werden die zweiten Daten (hier beispielsweise der Wert des Signals des Neurons), die in die Schaltung MP eingegeben werden, beschreiben. Als Voraussetzung wird dann, wenn beim Eingeben der zweiten Daten (hier beispielsweise des Wertes des Signals des Neurons) in die Schaltung MP die Eingabezeit eines hohen Potentials in eine der Leitung WX1L und der Leitung X2L durch tut dargestellt wird, der Betrieb derart durchgeführt, dass die Eingabezeit eines hohen Potentials in eine der Leitung X1 L2x und der Leitung X2L2x 2tut beträgt und die Eingabezeit eines hohen Potentials in eine der Leitung X1L3x und der Leitung X2L3x 4tut beträgt. Das heißt, dass dann, wenn die Zeit, in der der Transistor M3 und der Transistor M3r eingeschaltet sind oder der Transistor M4 und der Transistor M4r eingeschaltet sind, durch tut dargestellt wird, der Betrieb derart durchgeführt wird, dass die Zeit, in der der Transistor M3-2x und der Transistor M3-2xr eingeschaltet sind oder der Transistor M4-2b und der Transistor M4-2br eingeschaltet sind, 2tut beträgt und die Zeit, in der der Transistor M3-3x und der Transistor M3-3xr eingeschaltet sind oder der Transistor M4-3x und der Transistor M4-3xr eingeschaltet sind, 4tut beträgt.
  • Wie im Beispiel 1 für ein Betriebsverfahren und Beispiel 2 für ein Betriebsverfahren beschrieben, wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch die Transistoren M1 und M1-2b sowie den Transistor M1-3b in die Leitung VE fließt, bestimmt, indem die ersten Daten (hier beispielsweise der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3 oder der Transistor M4 eingeschaltet ist, bestimmt wird. Des Weiteren wird die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1r, den Transistor M1-2br und den Transistor M1-3br in die Leitung VEr fließt, bestimmt, indem die ersten Daten (der Gewichtskoeffizient) für die Schaltung MP eingestellt werden und die Zeit, in der der Transistor M3r oder der Transistor M4r eingeschaltet ist, bestimmt wird.
  • In ähnlicher Weise werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch die Transistoren M1-2x, M1-2x-2b und M1-2x-3b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-2xr, den Transistor M1-2x-2br und den Transistor M1-2x-3br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-2b, M3-2br, M4-2b und M4-2br die Zeit, in der dieser eingeschaltet ist, bestimmt wird. Des Weiteren werden auch die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3x, den Transistor M1-3x-2b und den Transistor M1-3x-3b in die Leitung VE fließt, und die Ladungsmenge, die von der Leitung OL oder der Leitung OLB durch den Transistor M1-3xr, den Transistor M1-3x-2br und den Transistor M1-3x-3br in die Leitung VEr fließt, bestimmt, indem für jeden der Transistoren M3-3b, M3-3br, M4-3b und M4-3br die Zeit, in der dieser eingeschaltet ist, bestimmt wird.
  • Daher können die zweiten Daten (der Wert des Signals des Neurons) in der Schaltung MP in 60 auf ähnliche Weise wie die zweiten Daten (der Wert des Signals des Neurons) beispielsweise in der Schaltung MP in 50, die im Beispiel 3 für ein Betriebsverfahren beschriebenen wurde, definiert werden.
  • Wenn die ersten Daten (der Gewichtskoeffizient) und die zweiten Daten (der Wert des Signals des Neurons) auf die vorstehend beschriebene Weise bestimmt werden, kann das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) durch die Ladungsmenge, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und die Ladungsmenge, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, dargestellt werden.
  • Als Nächstes wird ein konkretes Betriebsbeispiel der Schaltung MP in 60 beschrieben.
  • Für die Schaltung MP wird beispielsweise im Voraus „+7“ als erste Daten (Gewichtskoeffizient) eingestellt. In diesem Fall fließt der Strom Iut zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2x und des Transistors M1-3x, fließt der Strom 2Iut zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2b, des Transistors M1-2x-2b und des Transistors M1-3x-2b und fließt der Strom 4Iut zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b. Andererseits betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r, des Transistors M1-2xr, des Transistors M1-3xr, des Transistors M1-2br, des Transistors M1-2x-2br, des Transistors M1-3x-2br, des Transistors M1-3br, des Transistors M1-2x-3br und des Transistors M1-3x-3br fließen, jeweils 0.
  • Wenn „+7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OL durch den Transistor M1, den Transistor M1-2b und den Transistor M1-3b in die Leitung VE fließt, tut × Iut + tut × 2Iut + tut × 4Iut = 7tut × Iut, indem nur für die Zeit tut der Transistor M3 eingeschaltet ist und der Transistor M4 ausgeschaltet ist. Es sei angemerkt, dass hier tut × Iut = Qut gilt. Die Ladungsmenge, die von der Leitung OL durch den Transistor M1-2x, den Transistor M1-2x-2b und den Transistor M1-2x-3b in die Leitung VE fließt, beträgt 2tut × Iut + 2tut × 2Iut + 2tut × 4Iut = 14tut × Iut, indem nur für die Zeit 2tut der Transistor M3-2x eingeschaltet ist und der Transistor M4-2x ausgeschaltet ist. Die Ladungsmenge, die von der Leitung OL durch den Transistor M1-3x, den Transistor M1-3x-2b und den Transistor M1-3x-3b in die Leitung VE fließt, beträgt 4tut × Iut + 4tut × 2Iut + 4tut × 4Iut = 28tut × Iut, indem nur für die Zeit 4tut der Transistor M3-3x eingeschaltet ist und der Transistor M4-3x ausgeschaltet ist. Demzufolge beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 7Qut + 14Qut + 28Qut = 49Qut. Andererseits beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0, da der Transistor M1r, der Transistor M1-2xr, der Transistor M1-3xr, der Transistor M1-2br, der Transistor M1-2x-2br, der Transistor M1-3x-2br, der Transistor M1-3br, der Transistor M1-2x-3br und der Transistor M1-3x-3br ausgeschaltet sind.
  • Es sei angemerkt, dass dann, wenn „-7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt werden und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt werden, so dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 7Qut + 14Qut + 28Qut = 49Qut beträgt und die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt.
  • Für die Schaltung MP wird beispielsweise im Voraus „-7“ als erste Daten (Gewichtskoeffizient) eingestellt. In diesem Fall fließt der Strom Iut zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1r, des Transistors M1-2xr und des Transistors M1-3xr, fließt der Strom 2Iut zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-2br, des Transistors M1-2x-2br und des Transistors M1-3x-2br und fließt der Strom 4Iut zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1-3br, des Transistors M1-2x-3br und des Transistors M1-3x-3br. Andererseits betragen die Strommengen, die zwischen der jeweiligen Source und dem jeweiligen Drain des Transistors M1, des Transistors M1-2x, des Transistors M1-3x, des Transistors M1-2b, des Transistors M1-2x-2b, des Transistors M1-3x-2b, des Transistors M1-3b, des Transistors M1-2x-3b und des Transistors M1-3x-3b fließen, jeweils 0.
  • Wenn „+7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, beträgt die Ladungsmenge, die von der Leitung OLB durch den Transistor M1r, den Transistor M1-2br und den Transistor M1-3br in die Leitung VErfließt, tut × Iut + tut × 2ILt + tut × 4Iut = 7tut × Iut, indem nur für die Zeit tut der Transistor M3r eingeschaltet ist und der Transistor M4r ausgeschaltet ist. Es sei angemerkt, dass hier tut × Iut = Qut gilt. Die Ladungsmenge, die von der Leitung OL durch den Transistor M1-2xr, den Transistor M1-2x-2br und den Transistor M1-2x-3br in die Leitung VEr fließt, beträgt 2tut × Iut + 2tut × 2Iut + 2tut × 4Iut = 14tut × Iut, indem nur für die Zeit 2tut der Transistor M3-2xr eingeschaltet ist und der Transistor M4-2xr ausgeschaltet ist. Die Ladungsmenge, die von der Leitung OLB durch den Transistor M1-3xr, den Transistor M1-3x-2br und den Transistor M1-3x-3br in die Leitung VEr fließt, beträgt 4tut × Iut + 4tut × 2Iut + 4tut × 4Iut = 28tut × Iut, indem nur für die Zeit 4tut der Transistor M3-3xr eingeschaltet ist und der Transistor M4-3xr ausgeschaltet ist. Demzufolge beträgt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 7Qut + 14Qut + 28Qut = 49Qut. Andererseits beträgt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0, da der Transistor M1, der Transistor M1-2x, der Transistor M1-3x, der Transistor M1-2b, der Transistor M1-2x-2b, der Transistor M1-3x-2b, der Transistor M1-3b, der Transistor M1-2x-3b und der Transistor M1-3x-3b ausgeschaltet sind.
  • Es sei angemerkt, dass dann, wenn „-7“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, die Leitung OLB und die Schaltung MC sowie die Leitung OL und die Schaltung MCr jeweils in einen leitenden Zustand versetzt werden und die Leitung OL und die Schaltung MCr sowie die Leitung OL und die Schaltung MC jeweils in einen nichtleitenden Zustand versetzt werden, so dass die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 7Qut + 14Qut + 28Qut = 49Qut beträgt und die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt.
  • Gemäß der vorstehenden Beschreibung kann die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, eines von „Qut“ bis „49Qut“ in Schritten von Qut betragen, indem einer von sieben Werten „+1“ bis „+7“ als positive erste Daten (positiver Gewichtskoeffizient) für die Schaltung MP eingestellt wird und ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3, dem Transistor M3-2x und dem Transistor M3-3x, welche in der Schaltung MP enthalten sind, entsprechend den positiven zweiten Daten (dem positiven Wert des Signals des Neurons) ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt. Die Ladungsmenge, die von der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, kann eines von „Qut“ bis „49Qut“ in Schritten von Qut betragen, indem einer von sieben Werten „-7“ bis „-1“ als positive erste Daten (positiver Gewichtskoeffizient) für die für die Schaltung MP eingestellt wird und ein oder mehrere einzuschaltende Transistoren aus dem Transistor M3r, dem Transistor M3-2xr und dem Transistor M3-3xr, welche in der Schaltung MP enthalten sind, entsprechend den positiven zweiten Daten (dem positiven Wert des Signals des Neurons) ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OL durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, kann eines von „Qut“ bis „49Qut“ in Schritten von Qut betragen, indem einer von sieben Werten „+1“ bis „+7“ als positive erste Daten (positiver Gewichtskoeffizient) für die Schaltung MP eingestellt wird und ein oder mehrere einzuschaltende Transistoren aus dem Transistor M4, dem Transistor M4-2x und dem Transistor M4-3x, welche in der Schaltung MP enthalten sind, entsprechend den negativen zweiten Daten (dem negativen Wert des Signals des Neurons) ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, 0 beträgt. Die Ladungsmenge, die von der Leitung OL durch die Schaltung MCr in die Leitung VEr fließt, kann eines von „Qut“ bis „49Qut“ in Schritten von Qut betragen, indem einer von sieben Werten „-7“ bis „-1“ als positive erste Daten (positiver Gewichtskoeffizient) für die für die Schaltung MP eingestellt wird und ein oder mehrere einzuschaltende Transistoren aus dem Transistor M4r, dem Transistor M4-2xr und dem Transistor M4-3xr, welche in der Schaltung MP enthalten sind, entsprechend den negativen zweiten Daten (dem negativen Wert des Signals des Neurons) ausgewählt werden. Es sei angemerkt, dass zu diesem Zeitpunkt die Ladungsmenge, die von der Leitung OLB durch die Schaltung MC in die Leitung VE fließt, 0 beträgt.
  • Es sei angemerkt, dass dann, wenn im Voraus „0“ als erste Daten (Gewichtskoeffizient) für die Schaltung MP eingestellt wird, der Transistor M1, der Transistor M1-2x, der Transistor M1-3x, der Transistor M1-2b, der Transistor M1-2x-2b, der Transistor M1-3x-2b, der Transistor M1-3b, der Transistor M1-2x-3b, der Transistor M1-3x-3b, der Transistor M1r, der Transistor M1-2xr, der Transistor M1-3xr, der Transistor M1-2br, der Transistor M1-2x-2br, der Transistor M1-3x-2br, der Transistor M1-3br, der Transistor M1-2x-3br und der Transistor M1-3x-3br ausgeschaltet werden. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Wenn „0“ als zweite Daten (Wert des Signals des Neurons) in die Schaltung MP eingegeben wird, werden der Transistor M3, der Transistor M3-2x, der Transistor M3-3x, der Transistor M4, der Transistor M4-2x, der Transistor M4-3x, der Transistor M3r, der Transistor M3-2xr, der Transistor M3-3xr, der Transistor M4r, der Transistor M4-2xr und der Transistor M4-3xr ausgeschaltet. Daher fließt kein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE, und kein Strom fließt von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr. Mit anderen Worten: Die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, betragen jeweils 0.
  • Nun wird der Fokus auf die Integratorschaltung der Schaltung ACTF gesetzt. Wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MC in die Leitung VE fließt oder wenn ein Strom von der Leitung OL oder der Leitung OLB durch die Schaltung MCr in die Leitung VEr fließt, werden in 8A der Schalter SWO und der Schalter SWOB eingeschaltet und werden der Schalter SWI, der Schalter SWIB, der Schalter SWL, der Schalter SWLB, der Schalter SWH und der Schalter SWHB ausgeschaltet, um die Leitung OL bzw. OLB und die Schaltung AFP in einen leitenden Zustand zu versetzen; somit können die Ladungsmengen, die in die Leitung OL und die Leitung OLB fließen, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden. Als Ergebnis kann die Schaltung ACTF das Signal zj (k) des Neurons ausgeben, das der Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und der Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, entspricht.
  • Gemäß dem vorstehend beschriebenen Betriebsbeispiel zeigen die folgenden Tabellen die Ladungsmenge QOL, die durch die Leitung OL geflossen ist, und die Ladungsmenge QOLB, die durch die Leitung OLB geflossen ist, wenn die ersten Daten (der Gewichtskoeffizient) einen Wert von „-7“ bis „+7“ mit Ausnahme von „0“ darstellen und die zweiten Daten (der Wert des Signals des Neurons) einen Wert von „-7“ bis „+7“ mit Ausnahme von „0“ darstellen. Es sei angemerkt, dass dann, wenn die ersten Daten (der Gewichtskoeffizient) und/oder die zweiten Daten (der Wert des Signals des Neurons) „0“ darstellen, QOL = 0 und QOLB = 0 erfüllt werden.
  • [Tabelle 16]
    Wert des Signals des Neurons
    +1 +2 +3 +4 +5 +6 +7
    Gewichtskoeffizient +1 QOL=Qut, QOL =2Qut, QOL=3Qut, QOL=4Qut, QOL=5Qut, QOL=6Qut. QOL=7Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QQLB=0
    +2 QOL =2Qut, QOL=4Qut, QOL-6Qut, QOL=8Qut, QOL=10Qut, QOL=12Qut, QOL=14Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    +3 QOL=3Qut, QOL=6Qut, QOL=9Qut, QOL=12Qut, QOL=15Qut, QOL=18Qut, QOL=21Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    +4 QOL=4Qut, QOL=8Qut. QOL=12Qut, QOL=16Qut, QOL=20Qut, QOL=24Qut, QOL=28Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    +5 QOL=5Qut. QOL=10Qut, QOL=15Qut, QOL=20Qut, QOL=25Qut, QOL=30Qut, QOL=35Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    +6 QOL=6Qut, QOL=12Qut, QOL=18Qut, QOL=24Qut, QOL=30Qut, QOL=36Qut, QOL=42Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    +7 QOL=7Qut, QOL=14Qut, QOL=21Qut, QOL=28Qut, QOL=35Qut, QOL=42Qut, QOL=49Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
  • [Tabelle 17]
    Wert des Signals des Neurons
    -7 -6 -5 -4 -3 -2 -1
    Gewichtskoeffizient +1 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=7Qut QOLB=6Qut QOLB=5Qut QOLB=4Qut QOLB=3Qut QOLB=2Qut QOLB=Qut
    +2 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=14Qut QOLB=12Qut QOLB=10Qut QOLB=8Qut QOLB=6Qut QOLB=4Qut QOLB=2Qut
    +3 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=21Qut QOLB=108Qut QOLB=105Qut QOLB=12Qut QOLB=9Qut QOLB=6Qut QOLB=3Qut
    +4 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=28Qut QOLB=24Qut QOLB=20Qut QOLB=16Qut QOLB=12Qut QOLB=8Qut QOLB=4Qut
    +5 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=35Qut QOLB=30Qut QOLB=25Qut QOLB=20Qut QOLB=105Qut QOLB=10Qut QOLB=5Qut
    +6 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=42Qut QOLB=36Qut QOLB=30Qut QOLB=24Qut QOLB=108Qut QOLB=12Qut QOLB=6Qut
    +7 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=49Qut QOLB=42Qut QOLB=35Qut QOLB=28Qut QOLB=21Qut QOLB=14Qut QOLB=7Qut
  • [Tabelle 18]
    Wert des Signals des Neurons
    +1 +2 +3 +4 +5 +6 +7
    Gewichtskoeffizient -7 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=7Qut QOLB=14Qut QOLB=21Qut QOLB=28Qut QOLB=35Qut QOLB=42Qut QOLB=49Qut
    -6 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=6Qut QOLB=12Qut QOLB=18Qut QOLB=24Qut QOLB=30Qut QOLB=36Qut QOLB=42Qut
    -5 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=5Qut QOLB=10Qut QOLB=15Qut QOLB=20Qut QOLB=25Qut QOLB=30Qut QOLB=35Qut
    -4 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=4Qut QOLB=8Qut QOLB=12Qut QOLB=16Qut QOLB=20Qut QOLB=24Qut QOLB=28Qut
    -3 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=3Qut QOLB=6Qut QOLB=9Qut QOLB=12Qut QOLB=15Qut QOLB=18Qut QOLB=21Qut
    -2 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=2Qut QOLB=4Qut QOLB=6Qut QOLB=8Qut QOLB=10ut QOLB=12Qut QOLB=14Qut
    -1 QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0, QOL=0,
    QOLB=Qut QOLB=2Qut QOLB=3Qut QOLB=4Qut QOLB=5Qut QOLB=6Qut QOLB=7Qut
  • [Tabelle 19]
    Wert des Signals des Neurons
    -7 -6 -5 -4 -3 -2 -1
    Gewichtskoeffizient -7 QOL=49Qut, QOL=42Qut, QOL=35Qut, QOL=28Qut, QOL=21 Qut. QOL=14Qut, QOL=7Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    -6 QOL=42Qut, QOL=36Qut, QOL=30Qut, QOL=24Qut, QOL=18Qut, QOL=12Qut, QOL=6Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    -5 QOL=35Qut, QOL=30Qut, QOL=25Qut, QOL=20Qut, QOL=15Qut, QOL=10Qut, QOL=5Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    -4 QOL=28Qut, QOL=24Qut, QOL=20Qut, QOL=16Qut, QOL=12Qut, QOL=8Qut, QOL=4Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    -3 QOL=21Qut. QOL=18Qut, QOL=15Qut QOL=12Qut, QOL=9Qut, QOL=6Qut, QOL=3Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    -2 QOL=14Qut, QOL=12Qut, QOL=10Qut, QOL=8Qut, QOL=6Qut, QOL=4Qut, QOL=2Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
    -1 QOL=7Qut, QOL=6Qut, QOL=5Qut, QOL=4Qut, QOL=3Qut, QOL=2Qut, QOL=Qut,
    QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0 QOLB=0
  • Wie vorstehend beschrieben, werden durch Bestimmung der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) die Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, und die Ladungsmenge QOLB, mit der ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr fließt, entsprechend dem Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) bestimmt. Wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen positiven Wert aufweist, fließt ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr; wenn das Ergebnis des Produkts der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) einen negativen Wert aufweist, fließt ein Strom von der Leitung OLB in die Schaltung MC oder die Schaltung MCr. Das heißt, dass aus der Ladungsmenge QOL und der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) berechnet werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) eines von „-7“ bis „+7“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine positive Zahl aufweist, wird in der vorstehenden Tabelle in der Spalte der Ladungsmenge QOL, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „+1“ ersetzt, wodurch aus der Ladungsmenge QOL das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann. Wenn beispielsweise die ersten Daten (der Gewichtskoeffizient) eines von „-7“ bis „+7“ darstellen, die zweiten Daten (der Wert des Signals des Neurons) eines von „-7“ bis „+7“ darstellen und das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) eine negative Zahl aufweist, wird in der vorstehenden Tabelle in der Spalte der Ladungsmenge QOLB, mit der ein Strom von der Leitung OL in die Schaltung MC oder die Schaltung MCr fließt, Qut durch „-1“ ersetzt, wodurch aus der Ladungsmenge QOLB das Produkt der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) ermittelt werden kann.
  • Eine Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehend beschriebene Definition beschränkt. In der vorstehenden Beschreibung wurden positive mehrere Werte, negative mehrere Werte und 0 als zweite Daten (Wert des Signals des Neurons) definiert; jedoch können die zweiten Daten (der Wert des Signals des Neurons) als Analogwert bearbeitet werden, indem beispielsweise die Eingabeperiode nicht diskrete Werte, sondern sequentielle Werte aufweist (indem die Eingabeperiode auf a × tut eingestellt wird, wobei a eine positive reelle Zahl ist).
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die Konfigurationen der Schaltung MP in 60 beschränkt. In der Schaltung MP in 60 sind beispielsweise als Schaltungen, die Potentiale halten, sechs Schaltungen, nämlich die Schaltung HCS, die Schaltung HCS-2b, die Schaltung HCS-3b, die Schaltung HCSr, die Schaltung HCS-2br und die Schaltung HCS-3br, bereitgestellt und ist die Anzahl von Transistoren, dessen Gates elektrisch mit den jeweiligen Schaltungen verbunden sind (der Transistor M1, der Transistor M1-2x und der Transistor M1-3x) drei; je nach den möglichen Werten der ersten Daten (des Gewichtskoeffizienten) und der zweiten Daten (des Wertes des Signals des Neurons) können jedoch die Anzahl von Schaltungen, die Potentiale halten, und die Anzahl dieser Transistoren erhöht oder verringert werden. Je nach der Anzahl dieser Transistoren können auch die Anzahl von Halteabschnitten und die Anzahl von Leitungen erhöht oder verringert werden.
  • Das Betriebsverfahren der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung ist nicht auf die vorstehende Beschreibung beschränkt. Wie im Beispiel 2 für ein Betriebsverfahren beschrieben, können beispielsweise in der Schaltung MP in 60 die Eingabeperioden der Signale, die in die Leitung X1L, die Leitung X2L, die Leitung X1L2b, die Leitung X2L2b, die Leitung X1L3b und die Leitung X2L3b eingegeben werden, jeweils in mehrere Subperioden unterteilt werden.
  • In diesem Beispiel für ein Betriebsverfahren wurde der Fall in Betracht gezogen, in dem, um die Komplexität der Beschreibung zu vermeiden, nur eine Schaltung MP elektrisch mit der Leitung OL und der Leitung OLB verbunden ist; jedoch kann wie in der Rechenschaltung 150 in 11 eine Vielzahl von Schaltungen MP elektrisch mit der Leitung OL und der Leitung OLB verbunden sein. Somit kann die Summe der Ladungsmengen, die von der Leitung OL und der Leitung OLB in die Vielzahl von Schaltungen MP eingegeben werden, in dem Kondensator der in der Schaltung ACTF enthaltenen Integratorschaltung akkumuliert werden, und die Schaltung ACTF kann das Signal zj (k) des Neurons ausgeben, das den Ladungsmengen entspricht, die durch die Leitung OL und die Leitung OLB geflossen sind.
  • Es sei angemerkt, dass in diesem Betriebsbeispiel die Rechenschaltung 150 in 11 beispielhaft beschrieben wurde; ein Betrieb, der diesem Betriebsbeispiel ähnlich ist, kann erfolgen, wenn je nach Umständen eine weitere Rechenschaltung zum Einsatz kommt.
  • Es sei angemerkt, dass dieses Beispiel für ein Betriebsverfahren nach Bedarf mit einem anderen Beispiel für ein Betriebsverfahren oder dergleichen, das in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform werden ein Strukturbeispiel der Halbleitervorrichtung, die bei der vorstehenden Ausführungsform beschrieben wurde, und ein Strukturbeispiel eines Transistors, der für diese Halbleitervorrichtung eingesetzt werden kann, beschrieben.
  • <Strukturbeispiel einer Halbleitervorrichtung>
  • Eine Halbleitervorrichtung, die in 61 dargestellt ist, umfasst einen Transistor 300, einen Transistor 500 und einen Kondensator 600. 63A ist eine Querschnittsansicht des Transistors 500 in der Kanallängsrichtung, 63B ist eine Querschnittsansicht des Transistors 500 in der Kanalbreitenrichtung, und 63C ist eine Querschnittsansicht des Transistors 300 in der Kanalbreitenrichtung.
  • Bei dem Transistor 500 handelt es sich um einen Transistor, der ein Metalloxid in einem Kanalbildungsbereich enthält (OS-Transistor). Unter Verwendung des Transistors 500, bei dem der Sperrstrom gering ist, für eine Halbleitervorrichtung, beispielsweise als Transistor M2 der Schaltung MP, die in der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150, der Rechenschaltung 160, der Rechenschaltung 170 oder dergleichen enthalten ist, können geschriebene Daten für eine lange Zeit gehalten werden. Mit anderen Worten: Die Häufigkeit der Aktualisierungsvorgänge ist gering oder ein Aktualisierungsvorgang ist unnötig, was zu einem niedrigen Stromverbrauch der Halbleitervorrichtung führen kann.
  • Die Halbleitervorrichtung, die bei dieser Ausführungsform beschrieben wird, umfasst den Transistor 300, den Transistor 500 und den Kondensator 600, wie in 61 dargestellt. Der Transistor 500 ist oberhalb des Transistors 300 bereitgestellt, und der Kondensator 600 ist oberhalb des Transistors 300 und des Transistors 500 bereitgestellt. Es sei angemerkt, dass der Kondensator 600 als Kondensator C1, Kondensator C2, Kondensator C3 oder dergleichen verwendet werden kann, welche in der Schaltung MP enthalten sind, die in der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150, der Rechenschaltung 160, der Rechenschaltung 170 oder dergleichen enthalten ist, welche bei der vorstehenden Ausführungsform beschrieben wurden.
  • Der Transistor 300 ist über einem Substrat 311 bereitgestellt und umfasst einen Leiter 316, einen Isolator 315, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, sowie einen niederohmigen Bereich 314a und einen niederohmigen Bereich 314b, welche jeweils als Source-Bereich oder Drain-Bereich dienen. Es sei angemerkt, dass der Transistor 300 beispielsweise als Transistor M2 der Schaltung MP verwendet werden kann, die in der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150, der Rechenschaltung 160, der Rechenschaltung 170 oder dergleichen enthalten ist, welche bei der vorstehenden Ausführungsform beschrieben wurden.
  • Als Substrat 311 wird vorzugsweise ein Halbleitersubstrat (z. B. ein einkristallines Substrat oder ein Siliziumsubstrat) verwendet.
  • Bei dem Transistor 300 sind, wie in 63C dargestellt, eine Oberseite und eine sich in der Kanalbreitenrichtung erstreckende Seitenfläche des Halbleiterbereichs 313 mit dem Leiter 316 bedeckt, wobei der Isolator 315 dazwischen liegt. Bei dem Transistor 300, der eine derartige Fin-Struktur aufweist, nimmt die effektive Kanalbreite zu; somit können die Eigenschaften im Durchlasszustand des Transistors 300 verbessert werden. Außerdem können, da der Beitrag des elektrischen Feldes einer Gate-Elektrode erhöht werden kann, die Eigenschaften im Sperrzustand des Transistors 300 verbessert werden.
  • Es sei angemerkt, dass der Transistor 300 ein p-Kanal-Transistor oder ein n-Kanal-Transistor sein kann.
  • Vorzugsweise enthalten ein Bereich des Halbleiterbereichs 313, in dem ein Kanal gebildet wird, ein Bereich in der Nähe davon, der niederohmige Bereich 314a und der niederohmige Bereich 314b, welche jeweils als Source-Bereich oder Drain-Bereich dienen, und dergleichen einen Halbleiter, wie z. B. einen Halbleiter auf Siliziumbasis, bevorzugt einkristallines Silizium. Alternativ können diese Bereiche unter Verwendung eines Materials, das Germanium (Ge), Siliziumgermanium (SiGe), Galliumarsenid (GaAs), Galliumaluminiumarsenid (GaAlAs) oder dergleichen enthält, ausgebildet werden. Es kann auch eine Struktur unter Verwendung von Silizium zum Einsatz kommen, dessen effektive Masse gesteuert wird, indem der Gitterabstand durch die Anlegung einer Spannung an das Kristallgitter verändert wird. Alternativ kann es sich bei dem Transistor 300 um einen Transistor mit hoher Elektronenmobilität (high-electron-mobility transistor, HEMT) unter Verwendung von GaAs und GaAlAs oder dergleichen handeln.
  • Der niederohmige Bereich 314a und der niederohmige Bereich 314b enthalten zusätzlich zu einem Halbleitermaterial, das für den Halbleiterbereich 313 eingesetzt wird, ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor.
  • Für den Leiter 316, der als Gate-Elektrode dient, kann ein Halbleitermaterial, wie z. B. Silizium, das ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor, enthält, oder ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden.
  • Es sei angemerkt, dass die Austrittsarbeit eines Leiters durch sein Material bestimmt wird; daher kann die Schwellenspannung eines Transistors durch Auswahl des Materials dieses Leiters angepasst werden. Insbesondere ist es vorzuziehen, ein Material, wie z. B Titannitrid oder Tantalnitrid, für den Leiter zu verwenden. Um sowohl die Leitfähigkeit als auch die Einbettbarkeit sicherzustellen, ist es außerdem vorzuziehen, eine Schichtanordnung aus Metallmaterialien, wie z. B. Wolfram und Aluminium, als Leiter zu verwenden; insbesondere wird Wolfram in Hinblick auf die Wärmebeständigkeit bevorzugt.
  • Es sei angemerkt, dass der in 61 dargestellte Transistor 300 nur ein Beispiel ist und nicht auf die darin dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungsstruktur oder einem Betriebsverfahren verwendet werden. Wenn es sich beispielsweise bei der Halbleitervorrichtung um eine unipolare Schaltung handelt, die aus lediglich OS-Transistoren besteht, kann die Struktur des Transistors 300, wie in 62 dargestellt, ähnlich der Struktur des Transistors 500 sein, bei dem ein Oxidhalbleiter verwendet wird. Es sei angemerkt, dass die Details des Transistors 500 nachstehend beschrieben werden.
  • Ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 sind der Reihe nach derart übereinander angeordnet, dass sie den Transistor 300 bedecken.
  • Für den Isolator 320, den Isolator 322, den Isolator 324 und den Isolator 326 kann beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid oder Aluminiumnitrid verwendet werden.
  • Es sei angemerkt, dass sich in dieser Beschreibung „Siliziumoxynitrid“ auf ein Material mit einer Zusammensetzung bezieht, in der der Sauerstoffanteil höher ist als der Stickstoffanteil, und dass sich „Siliziumnitridoxid“ auf ein Material mit einer Zusammensetzung bezieht, in der der Stickstoffanteil höher ist als der Sauerstoffanteil. In dieser Beschreibung bezieht sich „Aluminiumoxynitrid“ auf ein Material mit einer Zusammensetzung, in der der Sauerstoffanteil höher ist als der Stickstoffanteil, und „Aluminiumnitridoxid“ bezieht sich auf ein Material mit einer Zusammensetzung, in der der Stickstoffanteil höher ist als der Sauerstoffanteil.
  • Der Isolator 322 kann als Planarisierungsfilm dienen, der eine Pegeldifferenz eliminiert, die durch den unter diesem bereitgestellten Transistor 300 oder dergleichen hervorgerufen wird. Beispielsweise kann eine Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemisch-mechanischen Polier- (CMP-) Verfahrens oder dergleichen planarisiert werden, um die Ebenheit zu erhöhen.
  • Für den Isolator 324 wird vorzugsweise ein Film mit einer Sperreigenschaft verwendet, der eine Diffusion von Wasserstoff und Verunreinigungen von dem Substrat 311, dem Transistor 300 oder dergleichen in einen Bereich verhindert, in dem der Transistor 500 bereitgestellt ist.
  • Für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann beispielsweise Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden. Hier kann die Wasserstoffdiffusion in ein einen Oxidhalbleiter enthaltendes Halbleiterelement, wie z. B. den Transistor 500, die Eigenschaften dieses Halbleiterelements verschlechtern. Daher wird vorzugsweise ein Film, der die Wasserstoffdiffusion unterdrückt, zwischen dem Transistor 500 und dem Transistor 300 bereitgestellt. Es handelt sich bei dem Film, der die Wasserstoffdiffusion unterdrückt, insbesondere um einen Film, von dem eine geringe Menge an Wasserstoff abgegeben wird.
  • Die Menge an abgegebenem Wasserstoff kann beispielsweise durch thermische Desorptionsspektroskopie (TDS) analysiert werden. Bei einer TDS-Analyse bei einer Oberflächentemperatur des Films im Bereich von 50 °C bis 500 °C kann die Menge an Wasserstoff, der von dem Isolator 324 abgegeben wird, umgerechnet in Wasserstoffatome pro Flächeneinheit des Isolators 324, beispielsweise 10 × 1015 Atome/cm2 oder weniger, bevorzugt 5 × 1015 Atome/cm2 oder weniger sein.
  • Es sei angemerkt, dass die Permittivität des Isolators 326 vorzugsweise niedriger ist als diejenige des Isolators 324. Beispielsweise ist die relative Permittivität des Isolators 326 vorzugsweise niedriger als 4, bevorzugt niedriger als 3. Beispielsweise ist die relative Permittivität des Isolators 326 vorzugsweise das 0,7-Fache oder weniger, bevorzugt das 0,6-Fache oder weniger derjenigen des Isolators 324. Wenn ein Material mit niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität, die zwischen Leitungen erzeugt wird, verringert werden.
  • Ein Leiter 328, ein Leiter 330 und dergleichen, welche mit dem Kondensator 600 oder dem Transistor 500 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 eingebettet. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropfen oder Leitung dienen. Eine Vielzahl von Leitern, die als Anschlusspfropfen oder Leitung dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropfen, der mit der Leitung verbunden ist, eine einzelne Komponente sein. Das heißt, dass in einigen Fällen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropfen dient.
  • Als Material der jeweiligen Anschlusspfropfen und Leitungen (z. B. des Leiters 328 und des Leiters 330) kann eine Einzelschicht oder eine Schichtanordnung aus einem leitenden Material, wie z. B. einem Metallmaterial, einem Legierungsmaterial, einem Metallnitridmaterial oder einem Metalloxidmaterial, verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt sein. Zum Beispiel sind in 61 ein Isolator 350, ein Isolator 352 und ein Isolator 354 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropfen oder Leitung, der/die mit dem Transistor 300 verbunden ist. Es sei angemerkt, dass der Leiter 356 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 350 verwendet wird. Ferner umfasst der Leiter 356 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 350 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Es sei angemerkt, dass als Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise zum Beispiel Tantalnitrid verwendet wird. Durch Übereinanderanordnen von Tantalnitrid und Wolfram, das eine hohe Leitfähigkeit aufweist, kann die Wasserstoffdiffusion von dem Transistor 300 unterdrückt werden, während die Leitfähigkeit einer Leitung sichergestellt ist. In diesem Fall ist eine Tantalnitridschicht, die eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise in Kontakt mit dem Isolator 350, der eine Sperreigenschaft gegen Wasserstoff aufweist.
  • Eine Leitungsschicht kann über dem Isolator 354 und dem Leiter 356 bereitgestellt sein. Beispielsweise sind in 61 ein Isolator 360, ein Isolator 362 und ein Isolator 364 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 366 in dem Isolator 360, dem Isolator 362 und dem Isolator 364 ausgebildet. Der Leiter 366 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 366 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 360 verwendet wird. Ferner umfasst der Leiter 366 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 360 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Eine Leitungsschicht kann über dem Isolator 364 und dem Leiter 366 bereitgestellt sein. Beispielsweise sind in 61 ein Isolator 370, ein Isolator 372 und ein Isolator 374 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 376 in dem Isolator 370, dem Isolator 372 und dem Isolator 374 ausgebildet. Der Leiter 376 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 376 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 370 verwendet wird. Ferner umfasst der Leiter 376 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 370 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Eine Leitungsschicht kann über dem Isolator 374 und dem Leiter 376 bereitgestellt sein. Beispielsweise sind in 61 ein Isolator 380, ein Isolator 382 und ein Isolator 384 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 386 in dem Isolator 380, dem Isolator 382 und dem Isolator 384 ausgebildet. Der Leiter 386 dient als Anschlusspfropfen oder Leitung. Es sei angemerkt, dass der Leiter 386 unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden kann.
  • Es sei angemerkt, dass vorzugsweise zum Beispiel ein Isolator, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist, als Isolator 380 verwendet wird. Ferner umfasst der Leiter 386 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, ist insbesondere in einem Öffnungsabschnitt des Isolators 380 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Sperrschicht getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Obwohl die Leitungsschicht, die den Leiter 356 umfasst, die Leitungsschicht, die den Leiter 366 umfasst, die Leitungsschicht, die den Leiter 376 umfasst, und die Leitungsschicht, die den Leiter 386 umfasst, vorstehend beschrieben wurden, ist die Halbleitervorrichtung dieser Ausführungsform nicht darauf beschränkt. Drei oder weniger Leitungsschichten, die der Leitungsschicht ähnlich sind, die den Leiter 356 umfasst, können bereitgestellt sein, oder fünf oder mehr Leitungsschichten, die der Leitungsschicht ähnlich sind, die den Leiter 356 umfasst, können bereitgestellt sein.
  • Ein Isolator 510, ein Isolator 512, ein Isolator 514 und ein Isolator 516 sind der Reihe nach über dem Isolator 384 übereinander angeordnet. Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff und/oder Wasserstoff aufweist, wird vorzugsweise für einen des Isolators 510, des Isolators 512, des Isolators 514 und des Isolators 516 verwendet.
  • Für den Isolator 510 und den Isolator 514 wird vorzugsweise zum Beispiel jeweils ein Film mit einer Sperreigenschaft verwendet, der die Diffusion von Wasserstoff und Verunreinigungen von dem Substrat 311, dem Bereich, in dem der Transistor 300 bereitgestellt ist, oder dergleichen in den Bereich verhindert, in dem der Transistor 500 bereitgestellt ist. Daher kann ein Material, das demjenigen des Isolators 324 ähnlich ist, verwendet werden.
  • Für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann beispielsweise Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, verwendet werden. Die Wasserstoffdiffusion in ein einen Oxidhalbleiter enthaltendes Halbleiterelement, wie z. B. den Transistor 500, kann die Eigenschaften dieses Halbleiterelements verschlechtern. Daher wird vorzugsweise ein Film, der die Wasserstoffdiffusion unterdrückt, zwischen dem Transistor 500 und dem Transistor 300 bereitgestellt. Es handelt sich bei dem Film, der die Wasserstoffdiffusion unterdrückt, insbesondere um einen Film, von dem eine geringe Menge an Wasserstoff abgegeben wird.
  • Hinsichtlich des Films, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, für den Isolator 510 und den Isolator 514 verwendet.
  • Aluminiumoxid weist insbesondere eine hohe Sperrwirkung auf, die den Durchgang sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, unterbindet. Daher kann Aluminiumoxid verhindern, dass in einem Herstellungsprozess und nach der Herstellung des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 500 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 500 enthalten ist, unterdrückt werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 500 verwendet.
  • Beispielsweise kann ein Material, das demjenigen des Isolators 320 ähnlich ist, für den Isolator 512 und den Isolator 516 verwendet werden. Wenn ein Material mit relativ niedriger Permittivität für diese Isolatoren eingesetzt wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm als Isolator 512 und Isolator 516 verwendet werden.
  • Ein Leiter 518, ein Leiter (z. B. ein Leiter 503), der in dem Transistor 500 enthalten ist, und dergleichen sind in dem Isolator 510, dem Isolator 512, dem Isolator 514 und dem Isolator 516 eingebettet. Es sei angemerkt, dass der Leiter 518 als Anschlusspfropfen oder Leitung dient, der/die mit dem Kondensator 600 oder dem Transistor 300 verbunden ist. Der Leiter 518 kann unter Verwendung eines Materials, das den Materialien des Leiters 328 und des Leiters 330 ähnlich ist, bereitgestellt werden.
  • Insbesondere handelt es sich bei einem Bereich des Leiters 518, der in Kontakt mit dem Isolator 510 und dem Isolator 514 ist, vorzugsweise um einen Leiter mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser. In dieser Struktur können der Transistor 300 und der Transistor 500 durch eine Schicht mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser getrennt sein, so dass die Wasserstoffdiffusion von dem Transistor 300 in den Transistor 500 unterdrückt werden kann.
  • Der Transistor 500 ist über dem Isolator 516 bereitgestellt.
  • Wie in 63A und 63B dargestellt, umfasst der Transistor 500 den Leiter 503, der in dem Isolator 514 und dem Isolator 516 eingebettet angeordnet ist, einen Isolator 520, der über dem Isolator 516 und dem Leiter 503 angeordnet ist, einen Isolator 522, der über dem Isolator 520 angeordnet ist, einen Isolator 524, der über dem Isolator 522 angeordnet ist, ein Oxid 530a, das über dem Isolator 524 angeordnet ist, ein Oxid 530b, das über dem Oxid 530a angeordnet ist, einen Leiter 542a und einen Leiter 542b, welche über dem Oxid 530b voneinander getrennt angeordnet sind, einen Isolator 580, der über dem Leiter 542a und dem Leiter 542b angeordnet ist und eine Öffnung aufweist, die mit einem Bereich zwischen dem Leiter 542a und dem Leiter 542b überlappend ausgebildet ist, ein Oxid 530c, das auf einer Unterseite und einer Seitenfläche der Öffnung angeordnet ist, einen Isolator 550, der auf einer Oberfläche angeordnet ist, auf der das Oxid 530c ausgebildet ist, sowie einen Leiter 560, der auf einer Oberfläche angeordnet ist, auf der der Isolator 550 ausgebildet ist.
  • Wie in 63A und 63B dargestellt, ist vorzugsweise ein Isolator 544 zwischen dem Isolator 580 und dem Oxid 530a, dem Oxid 530b, dem Leiter 542a bzw. dem Leiter 542b angeordnet. Außerdem umfasst, wie in 63A und 63B dargestellt, der Leiter 560 vorzugsweise einen Leiter 560a, der auf der Innenseite des Isolators 550 bereitgestellt ist, und einen Leiter 560b, der in dem Leiter 560a eingebettet bereitgestellt ist. Außerdem ist, wie in 63A und 63B dargestellt, vorzugsweise ein Isolator 574 über dem Isolator 580, dem Leiter 560 und dem Isolator 550 angeordnet.
  • Es sei angemerkt, dass nachstehend das Oxid 530a, das Oxid 530b und das Oxid 530c gegebenenfalls kollektiv als Oxid 530 bezeichnet werden.
  • Es sei angemerkt, dass, obwohl der Transistor 500 eine Struktur aufweist, in der drei Schichten aus dem Oxid 530a, dem Oxid 530b und dem Oxid 530c in dem Bereich, in dem der Kanal gebildet wird, und in der Nähe davon übereinander angeordnet sind, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann eine Einzelschicht des Oxids 530b, eine zweischichtige Struktur aus dem Oxid 530b und dem Oxid 530a, eine zweischichtige Struktur aus dem Oxid 530b und dem Oxid 530c oder eine mehrschichtige Struktur aus vier oder mehr Schichten zum Einsatz kommen. Obwohl bei dem Transistor 500 der Leiter 560 eine mehrschichtige Struktur aus zwei Schichten aufweist, ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispielsweise kann der Leiter 560 eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten aufweisen. Der in 61 und 63A dargestellte Transistor 500 ist nur ein Beispiel und nicht auf die darin dargestellte Struktur beschränkt; ein geeigneter Transistor kann entsprechend einer Schaltungsstruktur oder einem Betriebsverfahren verwendet werden.
  • Hier dient der Leiter 560 als Gate-Elektrode des Transistors, und der Leiter 542a und der Leiter 542b dienen jeweils als Source-Elektrode oder Drain-Elektrode. Wie vorstehend beschrieben, ist der Leiter 560 in der Öffnung des Isolators 580 und dem Bereich zwischen dem Leiter 542a und dem Leiter 542b eingebettet ausgebildet. Die Positionen des Leiters 560, des Leiters 542a und des Leiters 542b werden in Bezug auf die Öffnung des Isolators 580 in selbstjustierender Weise gewählt. Das heißt, dass bei dem Transistor 500 die Gate-Elektrode zwischen der Source-Elektrode und der Drain-Elektrode in selbstjustierender Weise angeordnet werden kann. Demzufolge kann der Leiter 560 ausgebildet werden, ohne einen Positionsspielraum bereitzustellen; daher kann die Fläche, die von dem Transistor 500 eingenommen wird, verringert werden. Somit können eine Miniaturisierung und eine hohe Integration der Halbleitervorrichtung erzielt werden.
  • Außerdem umfasst, da der Leiter 560 in dem Bereich zwischen dem Leiter 542a und dem Leiter 542b in selbstjustierender Weise ausgebildet wird, der Leiter 560 keinen Bereich, der sich mit dem Leiter 542a oder dem Leiter 542b überlappt. Daher kann die parasitäre Kapazität zwischen dem Leiter 560 und dem Leiter 542a bzw. dem Leiter 542b verringert werden. Als Ergebnis kann die Schaltgeschwindigkeit des Transistors 500 erhöht werden, und er kann hohe Frequenzeigenschaften aufweisen.
  • Der Leiter 560 dient in einigen Fällen als erste Gate-Elektrode (auch als Top-Gate-Elektrode bezeichnet). Ferner dient der Leiter 503 in einigen Fällen als zweite Gate-Elektrode (auch als Bottom-Gate-Elektrode bezeichnet). In diesem Fall kann, indem ein an den Leiter 503 angelegtes Potential nicht synchron mit, sondern unabhängig von einem an den Leiter 560 angelegten Potential verändert wird, die Schwellenspannung des Transistors 500 gesteuert werden. Indem insbesondere ein negatives Potential an den Leiter 503 angelegt wird, kann die Schwellenspannung des Transistors 500 höher als 0 V sein und kann der Sperrstrom verringert werden. Demzufolge kann ein Drain-Strom bei einem an den Leiter 560 angelegten Potential von 0 V in dem Fall, in dem ein negatives Potential an den Leiter 503 angelegt wird, stärker verringert werden als in dem Fall, in dem es nicht angelegt wird.
  • Der Leiter 503 ist mit dem Oxid 530 und dem Leiter 560 überlappend angeordnet. Somit werden dann, wenn Potentiale an den Leiter 560 und den Leiter 503 angelegt werden, ein elektrisches Feld, das von dem Leiter 560 erzeugt wird, und ein elektrisches Feld, das von dem Leiter 503 erzeugt wird, miteinander verbunden, und der Kanalbildungsbereich, der in dem Oxid 530 gebildet wird, kann mit diesen bedeckt werden. In dieser Beschreibung und dergleichen wird eine Transistorstruktur, in der der Kanalbildungsbereich elektrisch von den elektrischen Feldern der ersten Gate-Elektrode und der zweiten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure, s-Kanal-Struktur) bezeichnet.
  • Der Leiter 503 weist eine Struktur auf, die derjenigen des Leiters 518 ähnlich ist; ein Leiter 503a ist in Kontakt mit einer Innenwand einer Öffnung in dem Isolator 514 und dem Isolator 516 ausgebildet, und ein Leiter 503b ist weiter innen ausgebildet. Es sei angemerkt, dass, obwohl bei dem Transistor 500 der Leiter 503a und der Leiter 503b übereinander angeordnet sind, eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt ist. Beispielsweise kann der Leiter 503 auch als Einzelschicht oder Schichtanordnung aus drei oder mehr Schichten bereitgestellt sein.
  • Für den Leiter 503a wird hier vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen und Kupferatomen (ein leitendes Material, das mit weniger Wahrscheinlichkeit die vorstehenden Verunreinigungen durchlässt), verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) (ein leitendes Material, das mit weniger Wahrscheinlichkeit Sauerstoff durchlässt) verwendet. Es sei angemerkt, dass in dieser Beschreibung eine Funktion zum Unterdrücken der Diffusion von Verunreinigungen oder Sauerstoff eine Funktion zum Unterdrücken der Diffusion der vorstehenden Verunreinigungen und/oder des vorstehenden Sauerstoffs bezeichnet.
  • Wenn beispielsweise der Leiter 503a eine Funktion zum Unterdrücken der Sauerstoffdiffusion aufweist, kann verhindert werden, dass sich die Leitfähigkeit infolge einer Oxidation des Leiters 503b verringert.
  • Wenn der Leiter 503 auch als Leitung dient, wird für den Leiter 503b vorzugsweise ein leitendes Material mit hoher Leitfähigkeit verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. In diesem Fall muss der Leiter 505 nicht notwendigerweise bereitgestellt sein. Es sei angemerkt, dass, obwohl der Leiter 503b als Einzelschicht dargestellt ist, er auch eine mehrschichtige Struktur, beispielsweise eine Schichtanordnung aus Titan oder Titannitrid und dem vorstehenden leitenden Material, aufweisen kann.
  • Der Isolator 520, der Isolator 522 und der Isolator 524 dienen jeweils als zweiter Gate-Isolierfilm.
  • Als Isolator 524, der in Kontakt mit dem Oxid 530 ist, wird hier vorzugsweise ein Isolator verwendet, der mehr Sauerstoff enthält als die stöchiometrische Zusammensetzung. Das heißt, dass vorzugsweise ein Bereich mit überschüssigem Sauerstoff in dem Isolator 524 ausgebildet ist. Wenn ein derartiger Isolator, der überschüssigen Sauerstoff enthält, in Kontakt mit dem Oxid 530 bereitgestellt ist, können Sauerstofffehlstellen in dem Oxid 530 verringert werden, was zu einer Verbesserung der Zuverlässigkeit des Transistors 500 führt.
  • Als Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil von Sauerstoff durch Erwärmung abgibt. Ein Oxid, das Sauerstoff durch Erwärmung abgibt, ist ein Oxidfilm, bei dem die Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffatome, bei einer thermischen Desorptionsspektroskopie- (TDS-) Analyse 1,0 × 1018 Atome/cm3 oder mehr, bevorzugt 1,0 × 1019 Atome/cm3 oder mehr, bevorzugter 2,0 × 1019 Atome/cm3 oder mehr, oder 3,0 × 1020 Atome/cm3 oder mehr ist. Es sei angemerkt, dass die Oberflächentemperatur des Films bei der TDS-Analyse vorzugsweise im Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 700 °C oder im Bereich von höher als oder gleich 100 °C und niedriger als oder gleich 400 °C fällt.
  • Eine Wärmebehandlung, eine Mikrowellenbehandlung und/oder eine Hochfrequenzbehandlung können/kann durchgeführt werden, wobei dabei der Isolator, der den Bereich mit überschüssigem Sauerstoff umfasst, in Kontakt mit dem Oxid 530 ist. Durch diese Behandlung kann Wasser oder Wasserstoff von dem Oxid 530 entfernt werden. Beispielsweise tritt in dem Oxid 530 eine Reaktion auf, in der eine VoH-Bindung geschnitten wird; anders ausgedrückt, tritt eine Reaktion „VOH → VO+H“ auf, was zu einer Dehydrierung führen kann. Ein Teil von Wasserstoff, der dabei entsteht, kann mit Sauerstoff gebunden und als H2O von dem Oxid 530 oder einem Isolator in der Nähe des Oxids 530 entfernt werden. Des Weiteren kann ein Teil von Wasserstoff in den Leiter 542a und den Leiter 542b diffundieren oder eingefangen werden (auch als Getterung bezeichnet).
  • Bei der Mikrowellenbehandlung wird vorzugsweise zum Beispiel eine Vorrichtung mit einer Stromquelle, die ein hochdichtes Plasma erzeugt, oder eine Vorrichtung mit einer Stromquelle, die eine Hochfrequenz an die Seite des Substrats anlegt, verwendet. Wenn beispielsweise ein sauerstoffhaltiges Gas und ein hochdichtes Plasma verwendet werden, können hochdichte Sauerstoffradikale erzeugt werden, und die durch das hochdichte Plasma erzeugten Sauerstoffradikale können durch die Anlegung der Hochfrequenz an die Seite des Substrats in effizienter Weise in das Oxid 530 oder einen Isolator in der Nähe des Oxids 530 eingeführt werden. Bei der Mikrowellenbehandlung kann der Druck auf 133 Pa oder höher, bevorzugt 200 Pa oder höher, bevorzugter 400 Pa oder höher eingestellt werden. Als Gas, das in eine Vorrichtung für die Mikrowellenbehandlung eingeleitet wird, können beispielsweise Sauerstoff und Argon verwendet werden, wobei die Sauerstoffdurchflussrate (O2/(O2+Ar)) 50 % oder niedriger, bevorzugt höher als oder gleich 10 % und niedriger als oder gleich 30 % sein kann.
  • Im Herstellungsprozess des Transistors 500 wird vorzugsweise eine Wärmebehandlung in einem Zustand durchgeführt, in dem eine Oberfläche des Oxids 530 freigelegt ist. Diese Wärmebehandlung kann beispielsweise bei höher als oder gleich 100 °C und niedriger als oder gleich 450 °C, bevorzugt höher als oder gleich 350 °C und niedriger als oder gleich 400 °C durchgeführt werden. Es sei angemerkt, dass die Wärmebehandlung in einer Stickstoffgasatmosphäre, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt wird, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält. Beispielsweise wird die Wärmebehandlung vorzugsweise in einer Sauerstoffatmosphäre durchgeführt. Daher kann dem Oxid 530 Sauerstoff zugeführt werden, und Sauerstofffehlstellen (Vo) können somit verringert werden. Die Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die Wärmebehandlung wie folgt durchgeführt werden: Eine Wärmebehandlung wird in einer Stickstoffgasatmosphäre oder einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren. Alternativ kann eine Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr, oder 10 % oder mehr enthält, durchgeführt werden, und eine weitere Wärmebehandlung kann anschließend in einer Stickstoffatmosphäre oder einer Inertgasatmosphäre durchgeführt werden.
  • Es sei angemerkt, dass eine Sauerstofffehlstelle in dem Oxid 530 durch eine Sauerstoffzusatzbehandlung des Oxids 530 mit zugeführtem Sauerstoff repariert werden kann; anders ausgedrückt, kann eine Reaktion „VO+O → null“ gefördert werden. Außerdem reagiert Wasserstoff, der in dem Oxid 530 verbleibt, mit dem zugeführten Sauerstoff, wodurch dieser Wasserstoff als H2O entfernt werden kann (Dehydratisierung). Somit kann die Bildung von VoH durch eine Rekombination des Wasserstoffs, der in dem Oxid 530 verbleibt, mit der Sauerstofffehlstelle unterdrückt werden.
  • Wenn der Isolator 524 einen Bereich mit überschüssigem Sauerstoff umfasst, weist der Isolator 522 vorzugsweise eine Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen oder Sauerstoffmolekülen) auf; das heißt, dass der Isolator 522 vorzugsweise mit weniger Wahrscheinlichkeit den vorstehenden Sauerstoff durchlässt.
  • Wenn der Isolator 522 eine Funktion zum Unterdrücken der Diffusion von Sauerstoff oder Verunreinigungen aufweist, diffundiert Sauerstoff, der in dem Oxid 530 enthalten ist, nicht in Richtung des Isolators 520, was vorzuziehen ist. Ferner kann verhindert werden, dass der Leiter 503 mit Sauerstoff reagiert, der in dem Isolator 524 oder dem Oxid 530 enthalten ist.
  • Für den Isolator 522 wird vorzugsweise zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein sogenanntes Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet. Wenn ein Transistor weiter miniaturisiert und hochintegriert wird, kann ein Problem, wie z. B. ein Leckstrom, aufgrund eines dünnen Gate-Isolierfilms entstehen. Wenn ein Material mit hohem k für einen Isolator, der als Gate-Isolierfilm dient, verwendet wird, kann das Gate-Potential beim Betrieb des Transistors verringert werden, während die physikalische Filmdicke aufrechterhalten wird.
  • Insbesondere wird vorzugsweise ein Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, welche jeweils ein isolierendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, Sauerstoff und dergleichen (ein isolierendes Material, das mit weniger Wahrscheinlichkeit Sauerstoff durchlässt) sind. Aluminiumoxid, Hafniumoxid, ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), oder dergleichen wird vorzugsweise als Isolator verwendet, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält. Wenn der Isolator 522 unter Verwendung eines derartigen Materials ausgebildet wird, dient der Isolator 522 als Schicht, die eine Abgabe von Sauerstoff von dem Oxid 530 und ein Eindringen von Verunreinigungen, wie z. B. Wasserstoff, von der Umgebung des Transistors 500 in das Oxid 530 unterdrückt.
  • Alternativ kann einem derartigen Isolator beispielsweise Aluminiumoxid, Bismutoxid, Germaniumoxid, Nioboxid, Siliziumoxid, Titanoxid, Wolframoxid, Yttriumoxid oder Zirconiumoxid zugesetzt werden. Dieser Isolator kann alternativ einer Nitrierungsbehandlung unterzogen werden. Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid kann über dem vorstehenden Isolator angeordnet werden.
  • Der Isolator 520 ist vorzugsweise thermisch stabil. Beispielsweise werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Ferner kann dann, wenn ein Isolator, der ein Material mit hohem k ist, mit Siliziumoxid oder Siliziumoxynitrid kombiniert wird, ein mehrschichtiger Isolator 520, der thermisch stabil ist und eine hohe relative Permittivität aufweist, erhalten werden.
  • Es sei angemerkt, dass bei dem Transistor 500 in 63A und 63B der Isolator 520, der Isolator 522 und der Isolator 524 als zweiter Gate-Isolierfilm mit einer dreischichtigen Struktur dargestellt sind; jedoch kann der zweite Gate-Isolierfilm eine einschichtige Struktur, eine zweischichtige Struktur oder eine mehrschichtige Struktur aus vier oder mehr Schichten aufweisen. In diesem Fall kann, ohne Beschränkung auf eine mehrschichtige Struktur aus dem gleichen Material, eine mehrschichtige Struktur aus unterschiedlichen Materialien verwendet werden.
  • Bei dem Transistor 500 wird vorzugsweise ein Metalloxid, das als Oxidhalbleiter dient, als Oxid 530 verwendet, das den Kanalbildungsbereich umfasst. Als Oxid 530 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. ein In-M-Zn-Oxid (ein Element M ist eine oder mehrere Arten, die aus Aluminium, Gallium, Yttrium, Kupfer, Vanadium, Beryllium, Bor, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt werden), verwendet. Bei einem In-M-Zn-Oxid, das als Oxid 530 eingesetzt werden kann, handelt es sich besonders vorzugsweise um einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis-aligned crystalline oxide semiconductor, CAAC-OS) oder einen Verbundoxidhalbleiter mit wolkenartiger Ausrichtung (cloud-aligned composite oxide semiconductor, CAC-OS) handelt. Ein In-Ga-Oxid, ein In-Zn-Oxid, ein In-Oxid oder dergleichen kann alternativ als Oxid 530 verwendet werden.
  • Außerdem wird vorzugsweise ein Metalloxid mit niedriger Ladungsträgerkonzentration für den Transistor 500 verwendet. Wenn die Ladungsträgerkonzentration eines Metalloxids verringert werden soll, kann die Verunreinigungskonzentration in dem Metalloxid verringert werden, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird ein Zustand mit einer niedrigen Verunreinigungskonzentration und einer niedrigen Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Es sei angemerkt, dass Beispiele für die Verunreinigungen in dem Metalloxid Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium umfassen.
  • Insbesondere reagiert Wasserstoff, der in dem Metalloxid enthalten ist, mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher wird in einigen Fällen eine Sauerstofffehlstelle in dem Metalloxid gebildet. Wenn Wasserstoff in eine Sauerstofffehlstelle in dem Oxid 530 eindringt, kann der Wasserstoff an die Sauerstofffehlstelle gebunden werden und VoH bilden. Dieser VoH dient als Donator, und ein Elektron kann als Ladungsträger erzeugt werden. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass sich ein Transistor, bei dem ein wasserstoffreiches Metalloxid verwendet wird, selbstleitend verhält. Es ist wahrscheinlich, dass sich Wasserstoff in dem Metalloxid durch einen Stress, wie z. B. Hitze oder ein elektrisches Feld, bewegt; wenn das Metalloxid viel Wasserstoff enthält, kann sich daher die Zuverlässigkeit des Transistors verschlechtern. Bei einer Ausführungsform der vorliegenden Erfindung wird vorzugsweise VoH in dem Oxid 530 möglichst verringert, um ein hochreines intrinsisches Oxid oder ein im Wesentlichen hochreines intrinsischen Oxid zu erhalten. Um ein derartiges Metalloxid, in dem VoH ausreichend verringert ist, zu erhalten, ist es wichtig, Verunreinigungen, wie z. B. Feuchtigkeit und Wasserstoff, von dem Metalloxid zu entfernen (gegebenenfalls als Dehydratisierungs- bzw. Dehydrierungsbehandlung bezeichnet) und durch Zuführung von Sauerstoff zu dem Metalloxid für Sauerstofffehlstellen zu entschädigen (gegebenenfalls als Sauerstoffzusatzbehandlung bezeichnet). Wenn ein Metalloxid, in dem Verunreinigungen, wie z. B. VoH, ausreichend verringert sind, für den Kanalbildungsbereich des Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • Ein Fehler, dass Wasserstoff in eine Sauerstofffehlstelle eindringt, kann als Donator des Metalloxids dienen. Jedoch ist es schwierig, diesen Fehler quantitativ abzuschätzen. Daher wird er in dem Metalloxid in einigen Fällen nicht durch die Donatorkonzentration, sondern durch die Ladungsträgerkonzentration abgeschätzt. In dieser Beschreibung und dergleichen wird deshalb als Parameter des Metalloxids in einigen Fällen nicht die Donatorkonzentration, sondern die Ladungsträgerkonzentration unter Annahme eines Zustandes, in dem kein elektrisches Feld angelegt wird, verwendet. Mit anderen Worten: Die „Ladungsträgerkonzentration“ in dieser Beschreibung und dergleichen kann in einigen Fällen in „Donatorkonzentration“ umformuliert werden.
  • Wenn ein Metalloxid als Oxid 530 verwendet wird, wird daher Wasserstoff in dem Metalloxid vorzugsweise möglichst verringert. Insbesondere ist die Wasserstoffkonzentration in dem Metalloxid, die durch Sekundärionen-Massenspektrometrie (SIMS) erhalten wird, niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3, noch bevorzugt niedriger als 1 × 1018 Atome/cm3. Wenn ein Metalloxid, in dem Verunreinigungen, wie z. B. Wasserstoff, ausreichend verringert sind, für den Kanalbildungsbereich des Transistors verwendet wird, können stabile elektrische Eigenschaften erhalten werden.
  • Wenn ein Metalloxid als Oxid 530 verwendet wird, weist dieses Metalloxid vorzugsweise eine große Bandlücke auf und ist vorzugsweise ein intrinsischer (auch als I-Typ bezeichnet) oder im Wesentlichen intrinsischer Halbleiter, und die Ladungsträgerdichte in dem Metalloxid des Kanalbildungsbereichs ist vorzugsweise niedriger als 1 × 1018 cm-3, bevorzugt niedriger als 1 × 1017 cm-3, bevorzugter niedriger als 1 × 1016 cm-3, noch bevorzugt niedriger als 1 × 1013 cm-3, sogar noch bevorzugt niedriger als 1 × 1012 cm-3. Es sei angemerkt, dass die untere Grenze der Ladungsträgerkonzentration in dem Metalloxid des Kanalbildungsbereichs nicht besonders beschränkt ist und beispielsweise 1 × 10-9 cm-3 betragen kann.
  • Wenn ein Metalloxid als Oxid 530 verwendet wird, kann, da der Leiter 542a und der Leiter 542b in Kontakt mit dem Oxid 530 ist, Sauerstoff von dem Oxid 530 in den Leiter 542a und den Leiter 542b diffundieren, und somit können der Leiter 542a und der Leiter 542b oxidiert werden. Wenn der Leiter 542a und der Leiter 542b oxidiert werden, ist die Wahrscheinlichkeit hoch, dass sich die Leitfähigkeit des Leiters 542a und des Leiters 542b verringert. Es sei angemerkt, dass die Sauerstoffdiffusion von dem Oxid 530 in den Leiter 542a und den Leiter 542b in eine Sauerstoffabsorption aus dem Oxid 530 durch den Leiter 542a und den Leiter 542b umformuliert werden kann.
  • Wenn Sauerstoff von dem Oxid 530 in den Leiter 542a und den Leiter 542b diffundiert, wird in einigen Fällen eine andere Schicht zwischen dem Leiter 542a und dem Oxid 530b sowie zwischen dem Leiter 542b und dem Oxid 530b gebildet. Diese andere Schicht enthält mehr Sauerstoff als der Leiter 542a und der Leiter 542b; daher wird angenommen, dass diese andere Schicht eine isolierende Eigenschaft aufweist. In diesem Fall kann die dreischichtige Struktur aus dem Leiter 542a oder dem Leiter 542b, dieser anderen Schicht und dem Oxid 530b als dreischichtige Struktur aus einem Metall, einem Isolator und einem Halbleiter angesehen werden und wird in einigen Fällen als Metall-Isolator-Halbleiter- (metal-insulator-semiconductor, MIS-) Struktur oder als Diodenübergangsstruktur, die als Hauptteil eine MIS-Struktur aufweist, bezeichnet.
  • Es sei angemerkt, dass die vorstehende andere Schicht nicht notwendigerweise zwischen dem Leiter 542a bzw. dem Leiter 542b und dem Oxid 530b ausgebildet wird; beispielsweise wird die andere Schicht in einigen Fällen zwischen dem Leiter 542a bzw. dem Leiter 542b und dem Oxid 530c ausgebildet.
  • Als Metalloxid, das als Kanalbildungsbereich in dem Oxid 530 dient, wird vorzugsweise ein Metalloxid mit einer Bandlücke von 2 eV oder mehr, bevorzugt 2,5 eV oder mehr verwendet. Die Verwendung eines derartigen Metalloxids mit einer großen Bandlücke kann den Sperrstrom des Transistors verringern.
  • Wenn das Oxid 530 das Oxid 530a unter dem Oxid 530b umfasst, kann verhindert werden, dass Verunreinigungen von einer Komponente, die unterhalb des Oxids 530a ausgebildet ist, in das Oxid 530b diffundieren. Außerdem kann dann, wenn das Oxid 530c über dem Oxid 530b bereitgestellt ist, verhindert werden, dass Verunreinigungen von einer Komponente, die oberhalb des Oxids 530c ausgebildet ist, in das Oxid 530b diffundieren.
  • Es sei angemerkt, dass das Oxid 530 vorzugsweise eine mehrschichtige Struktur aus einer Vielzahl von Oxidschichten aufweist, die sich durch das Atomverhältnis von Metallatomen voneinander unterscheiden. Insbesondere ist das Atomverhältnis des Elements M in den Bestandteilen des Metalloxids, das als Oxid 530a verwendet wird, vorzugsweise größer als das Atomverhältnis des Elements M in den Bestandteilen des Metalloxids, das als Oxid 530b verwendet wird. Das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 530a verwendet wird, ist vorzugsweise größer als das Atomverhältnis des Elements M zu In in dem Metalloxid, das als Oxid 530b verwendet wird. Das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 530b verwendet wird, ist vorzugsweise größer als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 530a verwendet wird. Als Oxid 530c kann ein Metalloxid, das als Oxid 530a oder Oxid 530b verwendet werden kann, verwendet werden.
  • Insbesondere kann als Oxid 530a ein Metalloxid mit einem Atomverhältnis von In zu Ga zu Zn von In:Ga:Zn = 1:3:4 oder 1:1:0,5 verwendet werden. Als Oxid 530b kann ein Metalloxid mit einem Atomverhältnis von In zu Ga zu Zn von In:Ga:Zn = 4:2:3 oder 1:1:1 verwendet werden. Als Oxid 530c kann ein Metalloxid mit einem Atomverhältnis von In zu Ga zu Zn von In:Ga:Zn = 1:3:4 oder einem Atomverhältnis von Ga zu Zn von Ga:Zn = 2:1 oder Ga:Zn = 2:5 verwendet werden. Konkrete Beispiele für die mehrschichtige Struktur des Oxids 530c umfassen eine mehrschichtige Struktur aus Metalloxiden mit Atomverhältnissen von In zu Ga zu Zn von In:Ga:Zn = 4:2:3 und In:Ga:Zn = 1:3:4, eine mehrschichtige Struktur aus Metalloxiden mit einem Atomverhältnis von Ga zu Zn von Ga:Zn = 2:1 und einem Atomverhältnis von In zu Ga zu Zn von In:Ga:Zn = 4:2:3, eine mehrschichtige Struktur aus Metalloxiden mit einem Atomverhältnis von Ga zu Zn von Ga:Zn = 2:5 und einem Atomverhältnis von In zu Ga zu Zn von In:Ga:Zn = 4:2:3 und eine mehrschichtige Struktur aus Galliumoxid und einem Metalloxid mit einem Atomverhältnis von In zu Ga zu Zn von In:Ga:Zn = 4:2:3.
  • Wenn beispielsweise das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 530a verwendet wird, kleiner ist als das Atomverhältnis von In zu dem Element M in dem Metalloxid, das als Oxid 530b verwendet wird, kann als Oxid 530b beispielsweise ein In-Ga-Zn-Oxid mit einer Zusammensetzung verwendet werden, in der das Atomverhältnis von In zu Ga zu Zn beispielsweise bei In:Ga:Zn = 5:1:6 oder in der Nähe davon, In:Ga:Zn = 5:1:3 oder in der Nähe davon oder In:Ga:Zn = 10:1:3 oder in der Nähe davon liegt.
  • Als Oxid 530b kann auch ein Metalloxid mit einer anderen Zusammensetzung als den vorstehend genannten Zusammensetzungen, wie z. B. einer Zusammensetzung von In:Zn = 2:1, einer Zusammensetzung von In:Zn = 5:1, einer Zusammensetzung von In:Zn = 10:1 oder einer Zusammensetzung in der Nähe einer von diesen, verwendet werden.
  • Das Oxid 530a, das Oxid 530b und das Oxid 530c werden vorzugsweise derart kombiniert, dass die vorstehende Beziehung der Atomverhältnisse erfüllt wird. Beispielsweise ist es vorzuziehen, dass das Oxid 530a und das Oxid 530 jeweils ein Metalloxid mit einer Zusammensetzung von In:Ga:Zn = 1:3:4 oder einer Zusammensetzung in der Nähe dieser Zusammensetzung sind und dass das Oxid 530b ein Metalloxid mit einer Zusammensetzung von In:Ga:Zn 4:2:3 bis 4:2:4,1 oder einer Zusammensetzung in der Nähe dieser Zusammensetzung ist. Es sei angemerkt, dass die vorstehende Zusammensetzung das Atomverhältnis in einem Oxid, das über einem Substrat ausgebildet ist, oder das Atomverhältnis in einem Sputtertarget darstellt. Wenn der Anteil von In in der Zusammensetzung des Oxids 530b erhöht wird, kann der Durchlasstrom, die Feldeffektbeweglichkeit oder dergleichen des Transistors erhöht werden, was vorteilhaft ist.
  • Die Energie der Leitungsbandminima des Oxids 530a und des Oxids 530c ist vorzugsweise höher als die Energie des Leitungsbandminimums des Oxids 530b. Mit anderen Worten: Die Elektronenaffinität des Oxids 530a und diejenige des Oxids 530c sind vorzugsweise niedriger als die Elektronenaffinität des Oxids 530b.
  • Hier verändern sich die Energieniveaus der Leitungsbandminima in Verbindungsabschnitten des Oxids 530a, des Oxids 530b und des Oxids 530c graduell. Mit anderen Worten: Die Energieniveaus der Leitungsbandminima in den Verbindungsabschnitten des Oxids 530a, des Oxids 530b und des Oxids 530c verändern sich stetig oder sind stetig zusammenhängend. Um eine derartige Struktur zu erhalten, wird vorzugsweise die Dichte der Defektzustände in Mischschichten verringert, die an einer Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b sowie an einer Grenzfläche zwischen dem Oxid 530b und dem Oxid 530c ausgebildet sind.
  • Insbesondere können dann, wenn das Oxid 530a und das Oxid 530b sowie das Oxid 530b und das Oxid 530c abgesehen von Sauerstoff ein gemeinsames Element (als Hauptkomponente) enthalten, Mischschichten mit einer niedrigen Dichte der Defektzustände ausgebildet werden. Wenn es sich beispielsweise bei dem Oxid 530b um ein In-Ga-Zn-Oxid handelt, wird vorzugsweise ein In-Ga-Zn-Oxid, ein Ga-Zn-Oxid, Galliumoxid oder dergleichen als Oxid 530a und Oxid 530c verwendet.
  • Dabei dient das Oxid 530b als Hauptladungsträgerweg. Wenn das Oxid 530a und das Oxid 530c die vorstehend beschriebene Struktur aufweisen, kann die Dichte der Defektzustände an der Grenzfläche zwischen dem Oxid 530a und dem Oxid 530b sowie an der Grenzfläche zwischen dem Oxid 530b und dem Oxid 530c verringert werden. Somit ist der Einfluss der Grenzflächenstreuung auf die Ladungsträgerübertragung gering, und der Transistor 500 kann einen hohen Durchlassstrom aufweisen.
  • Der Leiter 542a und der Leiter 542b, welche als Source-Elektrode und Drain-Elektrode dienen, sind über dem Oxid 530b bereitgestellt. Für den Leiter 542a und den Leiter 542b wird vorzugsweise ein Metallelement, das aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium, Iridium, Strontium und Lanthan ausgewählt wird, eine Legierung, die das vorstehende Metallelement enthält, eine Legierung, in der einige der oben genannten Metallelemente kombiniert sind, oder dergleichen verwendet. Zum Beispiel wird vorzugsweise Tantalnitrid, Titannitrid, Wolfram, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, oder ein Oxid, das Lanthan und Nickel enthält, verwendet. Tantalnitrid, Titannitrid, ein Nitrid, das Titan und Aluminium enthält, ein Nitrid, das Tantal und Aluminium enthält, Rutheniumoxid, Rutheniumnitrid, ein Oxid, das Strontium und Ruthenium enthält, und ein Oxid, das Lanthan und Nickel enthält, werden bevorzugt, da sie oxidationsbeständige leitende Materialien oder Materialien sind, die auch nach der Absorption von Sauerstoff ihre Leitfähigkeit aufrechterhalten. Darüber hinaus wird ein Metallnitridfilm aus Tantalnitrid oder dergleichen bevorzugt, da er eine Sperreigenschaft gegen Wasserstoff oder Sauerstoff aufweist.
  • Obwohl in 63A und 63B der Leiter 542a und der Leiter 542b jeweils eine einschichtige Struktur aufweisen, können sie jeweils auch eine mehrschichtige Struktur aus zwei oder mehr Schichten aufweisen. Zum Beispiel sind vorzugsweise ein Tantalnitridfilm und ein Wolframfilm übereinander angeordnet. Alternativ können ein Titanfilm und ein Aluminiumfilm übereinander angeordnet sein. Weitere Beispiele umfassen eine zweischichtige Struktur, in der ein Aluminiumfilm über einem Wolframfilm angeordnet ist, eine zweischichtige Struktur, in der ein Kupferfilm über einem Kupfer-Magnesium-Aluminiumlegierungsfilm angeordnet ist, eine zweischichtige Struktur, in der ein Kupferfilm über einem Titanfilm angeordnet ist, und eine zweischichtige Struktur, in der ein Kupferfilm über einem Wolframfilm angeordnet ist.
  • Weitere Beispiele umfassen eine dreischichtige Struktur, in der ein Aluminiumfilm oder ein Kupferfilm über einem Titanfilm oder einem Titannitridfilm angeordnet ist und ferner ein Titanfilm oder ein Titannitridfilm darüber ausgebildet ist, und eine dreischichtige Struktur, in der ein Aluminiumfilm oder ein Kupferfilm über einem Molybdänfilm oder einem Molybdännitridfilm angeordnet ist und ferner ein Molybdänfilm oder ein Molybdännitridfilm darüber ausgebildet ist. Es sei angemerkt, dass ein durchsichtiges leitendes Material, das Indiumoxid, Zinnoxid oder Zinkoxid enthält, verwendet werden kann.
  • Wie in 63A dargestellt, werden in einigen Fällen ein Bereich 543a und ein Bereich 543b als niederohmige Bereiche an der Grenzfläche zwischen dem Oxid 530 und dem Leiter 542a (Leiter 542b) und in der Nähe davon ausgebildet. In diesem Fall dient der Bereich 543a als einer des Source-Bereichs und des Drain-Bereichs, und der Bereich 543b dient als der andere des Source-Bereichs und des Drain-Bereichs. Der Kanalbildungsbereich wird in einem Bereich zwischen dem Bereich 543a und dem Bereich 543b gebildet.
  • Wenn der Leiter 542a (Leiter 542b) in Kontakt mit dem Oxid 530 bereitgestellt ist, kann sich die Sauerstoffkonzentration in dem Bereich 543a (Bereich 543b) verringern. Außerdem wird in einigen Fällen eine Metallverbindungsschicht, die das Metall, das in dem Leiter 542a (Leiter 542b) enthalten ist, und eine Komponente des Oxids 530 enthält, in dem Bereich 543a (Bereich 543b) ausgebildet. In diesem Fall erhöht sich die Ladungsträgerkonzentration in dem Bereich 543a (Bereich 543b), so dass der Bereich 543a (Bereich 543b) zu einem niederohmigen Bereich wird.
  • Der Isolator 544 ist derart bereitgestellt, dass er den Leiter 542a und den Leiter 542b bedeckt, und unterdrückt eine Oxidation des Leiters 542a und des Leiters 542b. Dabei kann der Isolator 544 derart bereitgestellt sein, dass er eine Seitenfläche des Oxids 530 bedeckt und in Kontakt mit dem Isolator 524 ist.
  • Beispielsweise kann als Isolator 544 ein Metalloxid, das eine oder mehrere Arten enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Neodymium, Lanthan, Magnesium und dergleichen ausgewählt werden, verwendet werden. Als Isolator 544 kann auch Siliziumnitridoxid, Siliziumnitrid oder dergleichen verwendet werden.
  • Insbesondere wird vorzugsweise ein Isolator, der ein Oxid von Aluminium und/oder ein Oxid von Hafnium enthält, wie z. B. Aluminiumoxid, Hafniumoxid oder ein Oxid, das Aluminium und Hafnium enthält (Hafniumaluminat), als Isolator 544 verwendet. Insbesondere weist Hafniumaluminat eine höhere Wärmebeständigkeit auf als ein Hafniumoxidfilm. Deshalb wird Hafniumaluminat bevorzugt, da es weniger wahrscheinlich ist, dass es durch eine Wärmebehandlung in einem späteren Schritt kristallisiert wird. Es sei angemerkt, dass der Isolator 544 nicht notwendigerweise bereitgestellt sein muss, wenn der Leiter 542a und der Leiter 542b jeweils ein oxidationsbeständiges Material sind oder ihre Leitfähigkeit auch nach der Absorption von Sauerstoff nicht signifikant verringert wird. Der Entwurf kann je nach den erforderlichen Transistoreigenschaften angemessen ausgeführt werden.
  • Dank des Isolators 544 kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser und Wasserstoff, die in dem Isolator 580 enthalten sind, durch das Oxid 530c und den Isolator 550 in das Oxid 530b diffundieren. Des Weiteren kann die Oxidation des Leiters 560 durch überschüssigen Sauerstoff, der in dem Isolator 580 enthalten ist, unterdrückt werden.
  • Der Isolator 550 dient als erster Gate-Isolierfilm. Der Isolator 550 ist vorzugsweise in Kontakt mit der Innenseite (der Oberseite und der Seitenfläche) des Oxids 530c angeordnet. Der Isolator 550 wird vorzugsweise wie der oben genannte Isolator 524 unter Verwendung eines Isolators ausgebildet, der überschüssigen Sauerstoff enthält und Sauerstoff durch Erwärmung abgibt.
  • Insbesondere kann Siliziumoxid, das überschüssigen Sauerstoff enthält, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder poröses Siliziumoxid verwendet werden. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt.
  • Wenn als Isolator 550 ein Isolator, der Sauerstoff durch Erwärmung abgibt, in Kontakt mit der Oberseite des Oxids 530c bereitgestellt ist, kann dem Kanalbildungsbereich des Oxids 530b Sauerstoff von dem Isolator 550 durch das Oxid 530c effektiv zugeführt werden. Ferner wird wie in dem Isolator 524 vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 550 verringert. Die Dicke des Isolators 550 ist vorzugsweise mehr als oder gleich 1 nm und weniger als oder gleich 20 nm.
  • Ferner kann ein Metalloxid zwischen dem Isolator 550 und dem Leiter 560 bereitgestellt sein, um dem Oxid 530 den überschüssigen Sauerstoff, der in dem Isolator 550 enthalten ist, effizient zuzuführen. Dieses Metalloxid unterdrückt vorzugsweise die Sauerstoffdiffusion von dem Isolator 550 in den Leiter 560. Das Bereitstellen des Metalloxids, das die Sauerstoffdiffusion unterdrückt, unterdrückt die Diffusion des überschüssigen Sauerstoffs von dem Isolator 550 in den Leiter 560. Das heißt, dass eine Verringerung der Menge des dem Oxid 530 zuzuführenden überschüssigen Sauerstoffs unterdrückt werden kann. Außerdem kann eine Oxidation des Leiters 560 aufgrund des überschüssigen Sauerstoffs unterdrückt werden. Als dieses Metalloxid kann ein Material, das für den Isolator 544 verwendet werden kann, verwendet werden.
  • Es sei angemerkt, dass der Isolator 550 wie der zweite Gate-Isolierfilm eine mehrschichtige Struktur aufweisen kann. Wenn ein Transistor weiter miniaturisiert und hochintegriert wird, kann ein Problem, wie z. B. ein Leckstrom, aufgrund eines dünnen Gate-Isolierfilms entstehen; indem der Isolator, der als Gate-Isolierfilm dient, eine mehrschichtige Struktur aus einem Material mit hohem k und einem thermisch stabilen Material aufweist, kann das Gate-Potential beim Betrieb des Transistors verringert werden, während die physikalische Filmdicke aufrechterhalten wird. Außerdem kann die mehrschichtige Struktur thermisch stabil sein und eine hohe relative Permittivität aufweisen.
  • Obwohl in 63A und 63B der Leiter 560, der als erste Gate-Elektrode dient, eine zweischichtige Struktur aufweist, kann eine einschichtige Struktur oder eine mehrschichtige Struktur aus drei oder mehr Schichten zum Einsatz kommen.
  • Für den Leiter 560a wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Verunreinigungen, wie z. B. Wasserstoffatomen, Wasserstoffmolekülen, Wassermolekülen, Stickstoffatomen, Stickstoffmolekülen, Stickstoffoxidmolekülen (z. B. N2O, NO und NO2) und Kupferatomen, verwendet. Alternativ wird vorzugsweise ein leitendes Material mit einer Funktion zum Unterdrücken der Diffusion von Sauerstoff (z. B. Sauerstoffatomen und/oder Sauerstoffmolekülen) verwendet. Wenn der Leiter 560a eine Funktion zum Unterdrücken der Sauerstoffdiffusion aufweist, kann verhindert werden, dass sich die Leitfähigkeit infolge einer Oxidation des Leiters 560b, die durch den in dem Isolator 550 enthaltenen Sauerstoff hervorgerufen wird, verringert. Als leitendes Material mit einer Funktion zum Unterdrücken der Sauerstoffdiffusion wird vorzugsweise zum Beispiel Tantal, Tantalnitrid, Ruthenium oder Rutheniumoxid verwendet. Zudem kann ein Oxidhalbleiter, der als Oxid 530 eingesetzt werden kann, als Leiter 560a verwendet werden. In diesem Fall wird der Leiter 560b durch ein Sputterverfahren abgeschieden, wodurch der Leiter 560a einen verringerten Wert des elektrischen Widerstandes aufweisen und zu einem Leiter werden kann. Ein derartiger Leiter kann als Oxidleiter- (oxide conductor, OC-) Elektrode bezeichnet werden.
  • Für den Leiter 560b wird ferner vorzugsweise ein leitendes Material verwendet, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält. Als Leiter 560b, der auch als Leitung dient, wird vorzugsweise ein Leiter mit hoher Leitfähigkeit verwendet. Beispielsweise kann ein leitendes Material, das Wolfram, Kupfer oder Aluminium als Hauptkomponente enthält, verwendet werden. Der Leiter 560b kann eine mehrschichtige Struktur, beispielsweise eine mehrschichtige Struktur aus Titan oder Titannitrid und dem vorstehenden leitenden Material, aufweisen.
  • Der Isolator 580 ist über dem Leiter 542a und dem Leiter 542b bereitgestellt, wobei der Isolator 544 dazwischen liegt. Der Isolator 580 umfasst vorzugsweise einen Bereich mit überschüssigem Sauerstoff. Der Isolator 580 enthält vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid oder ein Harz. Insbesondere werden Siliziumoxid und Siliziumoxynitrid, welche thermisch stabil sind, bevorzugt. Insbesondere werden Siliziumoxid und poröses Siliziumoxid bevorzugt, da ein Bereich mit überschüssigem Sauerstoff in einem späteren Schritt leicht ausgebildet werden kann.
  • Der Isolator 580 umfasst vorzugsweise einen Bereich mit überschüssigem Sauerstoff. Wenn der Isolator 580, der Sauerstoff durch Erwärmung abgibt, in Kontakt mit dem Oxid 530c bereitgestellt ist, kann dem Oxid 530 Sauerstoff von dem Isolator 580 durch das Oxid 530c effizient zugeführt werden. Es sei angemerkt, dass vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 580 verringert wird.
  • Die Öffnung des Isolators 580 ist derart ausgebildet, dass sie sich mit dem Bereich zwischen dem Leiter 542a und dem Leiter 542b überlappt. Demzufolge ist der Leiter 560 in der Öffnung des Isolators 580 und dem Bereich zwischen dem Leiter 542a und dem Leiter 542b eingebettet ausgebildet.
  • Für die Miniaturisierung der Halbleitervorrichtung ist es erforderlich, die Gate-Länge zu verkürzen; dabei muss verhindert werden, dass sich die Leitfähigkeit des Leiters 560 verringert. Wenn die Dicke des Leiters 560 erhöht wird, kann der Leiter 560 eine Form mit einem hohen Seitenverhältnis aufweisen. Da bei dieser Ausführungsform der Leiter 560 in der Öffnung des Isolators 580 eingebettet bereitgestellt ist, kann selbst dann, wenn der Leiter 560 eine Form mit einem hohen Seitenverhältnis aufweist, der Leiter 560 ausgebildet werden, ohne dass er während des Prozesses zerbricht.
  • Der Isolator 574 ist vorzugsweise in Kontakt mit einer Oberseite des Isolators 580, einer Oberseite des Leiters 560 und einer Oberseite des Isolators 550 bereitgestellt. Indem der Isolator 574 durch ein Sputterverfahren abgeschieden wird, können Bereiche mit überschüssigem Sauerstoff in dem Isolator 550 und dem Isolator 580 bereitgestellt werden. Dadurch kann dem Oxid 530 Sauerstoff von diesen Bereichen mit überschüssigem Sauerstoff zugeführt werden.
  • Beispielsweise kann als Isolator 574 ein Metalloxid, das eine oder mehrere Arten enthält, die aus Hafnium, Aluminium, Gallium, Yttrium, Zirconium, Wolfram, Titan, Tantal, Nickel, Germanium, Magnesium und dergleichen ausgewählt werden, verwendet werden.
  • Insbesondere weist Aluminiumoxid eine hohe Sperreigenschaft auf, so dass selbst mit einer kleinen Dicke von mehr als oder gleich 0,5 nm und weniger als oder gleich 3,0 nm eine Diffusion von Wasserstoff und Stickstoff unterdrückt werden kann. Daher kann Aluminiumoxid, das durch ein Sputterverfahren abgeschieden wird, zum einen als Sauerstoffversorgungsquelle und zum anderen als Sperrfilm gegen Verunreinigungen, wie z. B. Wasserstoff, dienen.
  • Ein Isolator 581, der als Zwischenschichtfilm dient, ist vorzugsweise über dem Isolator 574 bereitgestellt. Wie in dem Isolator 524 oder dergleichen wird vorzugsweise die Konzentration von Verunreinigungen, wie z. B. Wasser oder Wasserstoff, in dem Isolator 581 verringert.
  • Ein Leiter 540a und ein Leiter 540b sind in Öffnungen angeordnet, die in dem Isolator 581, dem Isolator 574, dem Isolator 580 und dem Isolator 544 ausgebildet sind. Der Leiter 540a und der Leiter 540b sind einander zugewandt bereitgestellt, wobei der Leiter 560 dazwischen liegt. Die Strukturen des Leiters 540a und des Leiters 540b sind denjenigen eines Leiters 546 und eines Leiters 548 ähnlich, welche nachstehend beschrieben werden.
  • Ein Isolator 582 ist über dem Isolator 581 bereitgestellt. Eine Substanz, die eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist, wird vorzugsweise für den Isolator 582 verwendet. Daher kann ein Material, das demjenigen des Isolators 514 ähnlich ist, für den Isolator 582 verwendet werden. Für den Isolator 582 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, verwendet.
  • Aluminiumoxid weist insbesondere eine hohe Sperrwirkung auf, die den Durchgang sowohl von Sauerstoff als auch von Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, unterbindet. Daher kann Aluminiumoxid verhindern, dass in einem Herstellungsprozess und nach der Herstellung des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 500 eindringen. Außerdem kann eine Abgabe von Sauerstoff von dem Oxid, das in dem Transistor 500 enthalten ist, unterdrückt werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 500 verwendet.
  • Ein Isolator 586 ist über dem Isolator 582 bereitgestellt. Für den Isolator 586 kann ein Material, das demjenigen des Isolators 320 ähnlich ist, verwendet werden. Wenn ein Material mit relativ niedriger Permittivität für diesen Isolator eingesetzt wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm oder ein Siliziumoxynitridfilm als Isolator 586 verwendet werden.
  • Der Leiter 546, der Leiter 548 und dergleichen sind in dem Isolator 520, dem Isolator 522, dem Isolator 524, dem Isolator 544, dem Isolator 580, dem Isolator 574, dem Isolator 581, dem Isolator 582 und dem Isolator 586 eingebettet.
  • Der Leiter 546 und der Leiter 548 dienen jeweils als Anschlusspfropfen oder Leitung, der/die mit dem Kondensator 600, dem Transistor 500 oder dem Transistor 300 verbunden ist. Der Leiter 546 und der Leiter 548 können unter Verwendung von Materialien, die denjenigen des Leiters 328 und des Leiters 330 ähnlich sind, bereitgestellt werden.
  • Es sei angemerkt, dass nach der Ausbildung des Transistors 500 eine Öffnung, die den Transistor 500 umgibt, ausgebildet werden kann und ein Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser derart ausgebildet werden kann, dass er diese Öffnung bedeckt. Wenn der Transistor 500 mit dem oben genannten Isolator mit hoher Sperreigenschaft eingepackt ist, kann eine Eindringung von Feuchtigkeit und Wasserstoff von außen verhindert werden. Alternativ können mehrere Transistoren 500 sämtlich mit dem Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser eingepackt sein. Es sei angemerkt, dass dann, wenn eine den Transistor 500 umgebende Öffnung ausgebildet wird, beispielsweise eine Öffnung, die den Isolator 514 oder den Isolator 522 erreicht, ausgebildet wird und der oben genannte Isolator mit hoher Sperreigenschaft in Kontakt mit dem Isolator 514 oder dem Isolator 522 ausgebildet wird, was vorzuziehen ist, da diese Schritte auch als ein Teil des Herstellungsprozesses des Transistors 500 dienen können. Es sei angemerkt, dass als Isolator mit hoher Sperreigenschaft gegen Wasserstoff oder Wasser beispielsweise ein Material, das demjenigen des Isolators 522 ähnlich ist, verwendet werden kann.
  • Des Weiteren ist der Kondensator 600 oberhalb des Transistors 500 bereitgestellt. Der Kondensator 600 umfasst einen Leiter 610, einen Leiter 620 und einen Isolator 630.
  • Ein Leiter 612 kann über dem Leiter 546 und dem Leiter 548 bereitgestellt sein. Der Leiter 612 dient als Anschlusspfropfen oder Leitung, der/die mit dem Transistor 500 verbunden ist. Der Leiter 610 dient als Elektrode des Kondensators 600. Es sei angemerkt, dass der Leiter 612 und der Leiter 610 gleichzeitig ausgebildet werden können.
  • Für den Leiter 612 und den Leiter 610 kann ein Metallfilm, der ein Element enthält, das aus Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Chrom, Neodym und Skandium ausgewählt wird, ein Metallnitridfilm, der das oben genannte Element enthält (ein Tantalnitridfilm, ein Titannitridfilm, ein Molybdännitridfilm oder ein Wolframnitridfilm), oder dergleichen verwendet werden. Alternativ ist es möglich, ein leitendes Material einzusetzen, wie beispielsweise Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt ist.
  • In 61 weisen der Leiter 612 und der Leiter 610 jeweils eine einschichtige Struktur auf; jedoch ist die Struktur nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten zum Einsatz kommen. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter ausgebildet sein, der an den Leiter mit einer Sperreigenschaft und den Leiter mit hoher Leitfähigkeit sehr haftfähig ist.
  • Der Leiter 620 ist mit dem Leiter 610 überlappend bereitgestellt, wobei der Isolator 630 dazwischen liegt. Es sei angemerkt, dass für den Leiter 620 ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial oder ein Metalloxidmaterial, verwendet werden kann. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und besonders vorzugsweise wird Wolfram verwendet. Wenn der Leiter 620 gleichzeitig mit einer anderen Komponente, wie z. B. einem Leiter, ausgebildet wird, kann Kupfer (Cu), Aluminium (AI) oder dergleichen, welche Metallmaterialien mit niedrigem Widerstand sind, verwendet werden.
  • Ein Isolator 650 ist über dem Leiter 620 und dem Isolator 630 bereitgestellt. Der Isolator 650 kann unter Verwendung eines Materials, das demjenigen des Isolators 320 ähnlich ist, bereitgestellt werden. Der Isolator 650 kann als Planarisierungsfilm dienen, der eine unebene Form unter diesem abdeckt.
  • Unter Verwendung dieser Struktur können bei einer Halbleitervorrichtung, bei der ein Transistor, der einen Oxidhalbleiter enthält, verwendet wird, eine Veränderung der elektrischen Eigenschaften unterdrückt und die Zuverlässigkeit verbessert werden. Ferner kann bei einer Halbleitervorrichtung, bei der ein Transistor, der einen Oxidhalbleiter enthält, verwendet wird, eine Miniaturisierung oder eine hohe Integration erzielt werden.
  • Als Nächstes wird ein weiteres Strukturbeispiel des in 61 und 62 dargestellten OS-Transistors beschrieben. 64A und 64B stellen ein Modifikationsbeispiel des in 63A und 63B dargestellten Transistors 500 dar, wobei 64A eine Querschnittsansicht in der Kanallängenrichtung des Transistors 500 ist und 64B eine Querschnittsansicht in der Kanalbreitenrichtung des Transistors 500 ist. Es sei angemerkt, dass die in 64A und 64B dargestellte Struktur auch auf einen anderen Transistor, der in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, wie z. B. den Transistor 300, angewendet werden kann.
  • Der Transistor 500 mit der in 64A und 64B dargestellten Struktur unterscheidet sich von dem Transistor 500 mit der in 63A und 63B dargestellten Struktur dahingehend, dass ein Isolator 402 und ein Isolator 404 bereitgestellt sind. Des Weiteren unterscheidet er sich von dem Transistor 500 mit der in 63A und 63B dargestellten Struktur dahingehend, dass ein Isolator 552 in Kontakt mit einer Seitenfläche des Leiters 540a bereitgestellt ist und der Isolator 552 in Kontakt mit einer Seitenfläche des Leiters 540b bereitgestellt ist. Darüber hinaus unterscheidet er sich von dem Transistor 500 mit der in 63A und 63B dargestellten Struktur dahingehend, dass der Isolator 520 nicht bereitgestellt ist.
  • Bei dem Transistor 500 mit der in 64A und 64B dargestellten Struktur ist der Isolator 402 über dem Isolator 512 bereitgestellt. Der Isolator 404 ist über dem Isolator 574 und dem Isolator 402 bereitgestellt.
  • Bei dem Transistor 500 mit der in 64A und 64B dargestellten Struktur sind der Isolator 514, der Isolator 516, der Isolator 522, der Isolator 524, der Isolator 544, der Isolator 580 und der Isolator 574 bereitgestellt, welche mit dem Isolator 404 bedeckt sind. Das heißt, dass der Isolator 404 in Kontakt mit einer Oberseite des Isolators 574, einer Seitenfläche des Isolators 574, einer Seitenfläche des Isolators 580, einer Seitenfläche des Isolators 544, einer Seitenfläche des Isolators 524, einer Seitenfläche des Isolators 522, einer Seitenfläche des Isolators 516, einer Seitenfläche des Isolators 514 und einer Oberseite des Isolators 402 ist. Dementsprechend sind das Oxid 530 und dergleichen durch den Isolator 404 und den Isolator 402 von außen isoliert.
  • Der Isolator 402 und der Isolator 404 weisen jeweils vorzugsweise eine hohe Funktion zum Unterdrücken der Diffusion von Wasserstoff (z. B. Wasserstoffatomen und/oder Wasserstoffmolekülen) oder Wassermolekülen auf. Zum Beispiel wird vorzugsweise Siliziumnitrid oder Siliziumnitridoxid, welche Materialien mit einer hohen Wasserstoffsperreigenschaft sind, für den Isolator 402 und den Isolator 404 verwendet. Somit kann verhindert werden, das Wasserstoff oder dergleichen in das Oxid 530 diffundiert, und daher kann eine Verschlechterung der Eigenschaften des Transistors 500 unterdrückt werden. Folglich kann die Zuverlässigkeit der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung erhöht werden.
  • Der Isolator 552 ist in Kontakt mit dem Isolator 581, dem Isolator 404, dem Isolator 574, dem Isolator 580 und dem Isolator 544 bereitgestellt. Der Isolator 552 weist vorzugsweise eine Funktion zum Unterdrücken der Diffusion von Wasserstoff oder Wassermolekülen auf. Zum Beispiel wird vorzugsweise ein Isolator, wie z. B. Siliziumnitrid, Aluminiumoxid oder Siliziumnitridoxid, welche Materialien mit einer hohen Wasserstoffsperreigenschaft sind, als Isolator 552 verwendet. Im Besonderen wird Siliziumnitrid vorteilhaft für den Isolator 552 verwendet, da es ein Material mit einer hohen Wasserstoffsperreigenschaft ist. Unter Verwendung eines Materials mit einer hohen Wasserstoffsperreigenschaft für den Isolator 552 kann verhindert werden, dass Verunreinigungen, wie z. B. Wasser oder Wasserstoff, von dem Isolator 580 oder dergleichen durch den Leiter 540a und den Leiter 540b in das Oxid 530 diffundieren. Außerdem kann verhindert werden, dass Sauerstoff, der in dem Isolator 580 enthalten ist, von dem Leiter 540a und dem Leiter 540b absorbiert wird. Auf die vorstehende Weise kann die Zuverlässigkeit der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung erhöht werden.
  • 65 ist eine Querschnittsansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, in der der Transistor 500 und der Transistor 300 jeweils die in 64A und 64B dargestellten Struktur aufweisen. Auf einer Seitenfläche des Leiters 546 ist der Isolator 552 bereitgestellt.
  • Die Struktur des in 64A und 64B dargestellten Transistors 500 kann je nach Umständen verändert werden. Beispielsweise kann der Transistor 500 in 64A und 64B als Variante zu einem in 66 dargestellten Transistor gewechselt werden. 66A ist eine Querschnittsansicht in der Kanallängenrichtung des Transistors, und 66B ist eine Querschnittsansicht in der Kanalbreitenrichtung des Transistors. Der in 66A und 66B dargestellte Transistor unterscheidet sich von dem in 64A und 64B dargestellten Transistor dahingehend, dass das Oxid 530c eine zweischichtige Struktur aus einem Oxid 530c1 und einem Oxid 530c2 aufweist.
  • Das Oxid 530c1 ist in Kontakt mit einer Oberseite des Isolators 524, einer Seitenfläche des Oxids 530a, einer Oberseite und einer Seitenfläche des Oxids 530b, Seitenflächen des Leiters 542a und des Leiters 542b, der Seitenfläche des Isolators 544 und der Seitenfläche des Isolators 580. Das Oxid 530c2 ist in Kontakt mit dem Isolator 550.
  • Als Oxid 530c1 kann beispielsweise ein In-Zn-Oxid verwendet werden. Für das Oxid 530c2 kann ein Material verwendet werden, das dem Material ähnlich ist, das für das Oxid 530c verwendet werden kann, wenn das Oxid 530c eine einschichtige Struktur aufweist. Beispielsweise kann ein Metalloxid mit einem Atomverhältnis von In:Ga:Zn = 1 :3:4, einem Atomverhältnis von Ga:Zn = 2:1 oder einem Atomverhältnis von Ga:Zn = 2:5 als Oxid 530c2 verwendet werden.
  • Wenn das Oxid 530c die zweischichtige Struktur aus dem Oxid 530c1 und dem Oxid 530c2 aufweist, kann im Vergleich zu dem Fall, in dem das Oxid 530c eine einschichtige Struktur aufweist, der Durchlassstrom des Transistors erhöht werden. Daher kann der Transistor beispielsweise als Power-MOS-Transistor eingesetzt werden. Es sei angemerkt, dass auch das Oxid 530c, das in dem Transistor mit der in 63A und 63B dargestellten Struktur enthalten ist, die zweischichtige Struktur aus dem Oxid 530c1 und dem Oxid 530c2 aufweisen kann.
  • Der Transistor mit der in 66A und 66B dargestellten Struktur kann beispielsweise als in 61 und 62 dargestellter Transistor 300 eingesetzt werden. Wie vorstehend beschrieben, kann der Transistor 300 beispielsweise als Transistor M2 der Schaltung MP eingesetzt werden, die in der Rechenschaltung 110, der Rechenschaltung 120, der Rechenschaltung 130, der Rechenschaltung 140, der Rechenschaltung 150, der Rechenschaltung 160, der Rechenschaltung 170 oder dergleichen enthalten ist. Es sei angemerkt, dass der in 66A und 66B dargestellte Transistor auch als anderer Transistor als die Transistoren 300 und 500, der in der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist, eingesetzt werden kann.
  • 67 ist eine Querschnittsansicht, die ein Strukturbeispiel der Halbleitervorrichtung darstellt, bei der der Transistor 500 die Struktur des in 63A dargestellten Transistors aufweist und der Transistor 300 die Struktur des in 66A dargestellten Transistors aufweist. Es sei angemerkt, dass wie in 65 der Isolator 552 auf der Seitenfläche des Leiters 546 bereitgestellt ist. Wie in 67 dargestellt, können bei der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung der Transistor 300 und der Transistor 500 unterschiedliche Strukturen aufweisen, während ein OS-Transistor sowohl als Transistor 300 als auch als Transistor 500 verwendet wird.
  • Als Nächstes wird ein Kondensator beschrieben, der für die Halbleitervorrichtung in 61 und 62 eingesetzt werden kann.
  • 68 stellt einen Kondensator 600A als Beispiel für den Kondensator 600 dar, der für die in 61 dargestellte Halbleitervorrichtung eingesetzt werden kann. 68A ist eine Draufsicht auf den Kondensator 600A, 68B ist eine perspektivische Ansicht, die einen Querschnitt des Kondensators 600A entlang der Strichpunktlinie L3-L4 darstellt, und 68C ist eine perspektivische Ansicht, die einen Querschnitt des Kondensators 600A entlang der Strichpunktlinie W3-L4 darstellt.
  • Der Leiter 610 dient als eine eines Paar von Elektroden des Kondensators 600A, und der Leiter 620 dient als die andere des Paars von Elektroden des Kondensators 600A. Der Isolator 630 dient als Dielektrikum, das zwischen dem Paar von Elektroden angeordnet ist.
  • Als Isolator 630 kann beispielsweise eine Schichtanordnung oder eine Einzelschicht unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumoxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid, Zirconiumoxid oder dergleichen bereitgestellt werden.
  • Zum Beispiel kann der Isolator 630 eine mehrschichtige Struktur aus einem Material mit hoher dielektrischer Festigkeit, wie z. B. Siliziumoxynitrid, und einem Material mit hoher Dielektrizitätskonstante (hohem k) aufweisen. In dem Kondensator 600A mit dieser Struktur kann durch den Isolator mit hoher Dielektrizitätskonstante (hohem k) eine ausreichende Kapazität gesichert werden, und die dielektrische Festigkeit kann durch den Isolator mit hoher dielektrischer Festigkeit erhöht werden, so dass ein elektrostatischer Durchbruch des Kondensators 600A unterdrückt werden kann.
  • Es sei angemerkt, dass Beispiele für den Isolator mit hoher Dielektrizitätskonstante (hohem k) (ein Material mit hoher relativer Permittivität) Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, und ein Nitrid, das Silizium und Hafnium enthält, umfassen.
  • Für den Isolator 630 kann alternativ zum Beispiel eine Einzelschicht oder eine Schichtanordnung aus einem Isolator, der ein Material mit hohem k, wie z. B. Aluminiumoxid, Hafniumoxid, Tantaloxid, Zirconiumoxid, Blei-Zirkonat-Titanat (PZT), Strontiumtitanat (SrTiO3) oder (Ba,Sr)TiO3 (BST), enthält, verwendet werden. Wenn beispielsweise der Isolator 630 eine Schichtanordnung ist, kann eine dreischichtige Struktur, in der Zirconiumoxid, Aluminiumoxid und Zirconiumoxid der Reihe nach übereinander angeordnet sind, eine vierschichtige Struktur, in der Zirconiumoxid, Aluminiumoxid, Zirconiumoxid und Aluminiumoxid der Reihe nach übereinander angeordnet sind, oder dergleichen zum Einsatz kommen. Als Isolator 630 kann eine Verbindung, die Hafnium und Zirconium enthält, oder dergleichen verwendet werden. Wenn die Halbleitervorrichtung weiter miniaturisiert und hochintegriert wird, kann ein Problem, wie z. B. ein Leckstrom des Transistors oder des Kondensators, aufgrund eines dünnen Gate-Isolators oder eines dünnen Dielektrikums, das für den Kondensator verwendet wird, entstehen. Wenn ein Material mit hohem k für den Gate-Isolator und einen Isolator, der als für den Kondensator verwendetes Dielektrikum dient, verwendet wird, kann das Gate-Potential beim Betrieb des Transistors verringert werden und kann die Kapazität des Kondensators gesichert werden, während die physikalische Filmdicke aufrechterhalten wird.
  • Unterhalb des Leiters 610 ist der Kondensator 600A elektrisch mit dem Leiter 546 und dem Leiter 548 verbunden. Der Leiter 546 und der Leiter 548 dienen jeweils als Anschlusspfropfen oder Leitung zum Verbinden mit einem weiteren Schaltungselement. In 68A bis 68C sind der Leiter 546 und der Leiter 548 kollektiv als Leiter 540 bezeichnet.
  • In 68A bis 68C sind der Isolator 586, in dem der Leiter 546 und der Leiter 548 eingebettet sind, und der Isolator 650, der den Leiter 620 und den Isolator 630 bedeckt, der Klarheit der Zeichnungen weggelassen.
  • Es sei angemerkt, dass es sich bei dem in 61, 62 und 68A bis 68C dargestellten Kondensator 600 um einen planaren Kondensator handelt; die Form des Kondensators ist jedoch nicht darauf beschränkt. Beispielsweise kann es sich bei dem Kondensator 600 um einen zylindrischen Kondensator 600B, der in 69A bis 69C dargestellt ist, handeln.
  • 69A ist eine Draufsicht auf den Kondensator 600B, 69B ist eine Querschnittsansicht des Kondensators 600B entlang der Strichpunktlinie L3-L4, und 69C ist eine perspektivische Ansicht, die einen Querschnitt des Kondensators 600B entlang der Strichpunktlinie W3-L4 darstellt.
  • In 69B umfasst der Kondensator 600B einen Isolator 631 über dem Isolator 586, in dem der Leiter 540 eingebettet ist, einen Isolator 651, der einen Öffnungsabschnitt umfasst, den Leiter 610, der als eine eines Paars von Elektroden dient, und den Leiter 620, der als die andere des Paars von Elektroden dient.
  • In 69C sind der Isolator 586, der Isolator 650 und der Isolator 651 der Klarheit der Zeichnung halber weggelassen.
  • Für den Isolator 631 kann beispielsweise ein Material, das demjenigen des Isolators 586 ähnlich ist, verwendet werden.
  • In dem Isolator 631 ist ein Leiter 611 derart eingebettet, dass er elektrisch mit dem Leiter 540 verbunden ist. Für den Leiter 611 kann beispielsweise ein Material, das demjenigen des Leiters 330 oder des Leiters 518 ähnlich ist, verwendet werden.
  • Für den Isolator 651 kann beispielsweise ein Material, das demjenigen des Isolators 586 ähnlich ist, verwendet werden.
  • Der Isolator 651 umfasst, wie vorstehend beschrieben, einen Öffnungsabschnitt, und dieser Öffnungsabschnitt überlappt sich mit dem Leiter 611.
  • Der Leiter 610 ist auf einem Unterteil und einer Seitenfläche dieses Öffnungsabschnitts ausgebildet. Mit anderen Worten: Der Leiter 610 überlappt sich mit dem Leiter 611 und ist elektrisch mit dem Leiter 611 verbunden.
  • Es sei angemerkt, dass bei einem Ausbildungsverfahren des Leiters 610 der Öffnungsabschnitt durch ein Ätzverfahren oder dergleichen in dem Isolator 651 ausgebildet wird und als Nächstes der Leiter 610 durch ein Sputterverfahren, ein ALD-Verfahren oder dergleichen abgeschieden wird. Danach kann der über dem Isolator 651 abgeschiedene Leiter 610 durch ein chemisch-mechanisches Polier- (CMP-) Verfahren oder dergleichen derart entfernt werden, dass der auf dem Öffnungsabschnitt abgeschiedene Leiter 610 übrig gelassen wird.
  • Der Isolator 630 befindet sich über dem Isolator 651 und auf der Oberfläche, auf der der Leiter 610 ausgebildet ist. Es sei angemerkt, dass der Isolator 630 als Dielektrikum dient, der zwischen dem Paar von Elektroden des Kondensators angeordnet ist.
  • Der Leiter 620 ist über dem Isolator 630 derart ausgebildet, dass der Öffnungsabschnitt des Isolators 651 gefüllt ist.
  • Der Isolator 650 ist derart ausgebildet, dass er den Isolator 630 und den Leiter 620 bedeckt.
  • Der in 69A bis 69C dargestellte zylindrische Kondensator 600B kann einen höheren Kapazitätswert aufweisen als der planare Kondensator 600A. Wenn der Kondensator 600B beispielsweise als Kondensator C1 oder C2, welche bei der vorstehenden Ausführungsform beschrieben wurden, eingesetzt wird, kann daher die Spannung zwischen den Anschlüssen des Kondensators für eine lange Zeit aufrechterhalten werden.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • (Ausführungsform 5)
  • Bei dieser Ausführungsform werden Strukturen eines Verbundoxidhalbleiters mit wolkenartiger Ausrichtung (cloud-aligned composite oxide semiconductor, CAC-OS) und eines kristallinen Oxidhalbleiters mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystalline oxide semiconductor, CAAC-OS) beschrieben, welche Metalloxide sind, die für den bei der vorstehenden Ausführungsform beschriebenen OS-Transistor verwendet werden können. Es sei angemerkt, dass in dieser Beschreibung und dergleichen „CAC“ ein Beispiel für eine Funktion oder eine Struktur eines Materials bezeichnet und „CAAC“ ein Beispiel für eine Kristallstruktur bezeichnet.
  • <Zusammensetzung eines Metalloxids>
  • Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als gesamtes Material weist der CAC-OS oder das CAC-Metalloxid eine Halbleiterfunktion auf. Es sei angemerkt, dass es sich dann, wenn der CAC-OS oder das CAC-Metalloxid für eine aktive Schicht eines Transistors verwendet wird, bei der leitenden Funktion um eine Funktion zum Fließenlassen von Elektronen (oder Löchern), die als Ladungsträger dienen, handelt und dass es sich bei der isolierenden Funktion um eine Funktion zum Nicht-Fließenlassen von Elektronen, die als Ladungsträger dienen, handelt. Durch die komplementären Wirkungen der leitenden Funktion und der Isolierfunktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung dieser Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen in dem Material getrennt. In einigen Fällen sind ferner die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Außerdem werden die leitenden Bereiche in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
  • Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von mehr als oder gleich 0,5 nm und weniger als oder gleich 10 nm, bevorzugt mehr als oder gleich 0,5 nm und weniger als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
  • Der CAC-OS oder das CAC-Metalloxid enthält Komponenten mit unterschiedlichen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des leitenden Bereichs. In dieser Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert außerdem die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich kann dann, wenn der vorstehend beschriebene CAC-OS oder das vorstehend beschriebene CAC-Metalloxid für einen Kanalbildungsbereich eines Transistors verwendet wird, der Transistor im Durchlasszustand eine hohe Stromtreiberfähigkeit, d. h. einen hohen Durchlassstrom und eine hohe Feldeffektbeweglichkeit, aufweisen.
  • Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann auch als Matrix-Verbundmaterial (matrix composite) oder Metall-Matrix-Verbundmaterial (metal matrix composite) bezeichnet werden.
  • <Struktur eines Metalloxids>
  • Oxidhalbleiter werden in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis-aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor, nc-OS), einen amorphähnlichen Oxidhalbleiter (a-like OS: amorphous-like oxide semiconductor, a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, seine Nanokristalle sind in Richtung der a-b-Ebene verbunden, und seine Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass eine Verzerrung einen Abschnitt bezeichnet, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Nanokristalle verbunden sind.
  • Die Form des Nanokristalls ist grundlegend sechseckig; jedoch ist die Form nicht immer auf ein regelmäßiges Sechseck beschränkt und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung und dergleichen sind in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass eine deutliche Kristallkorngrenze (auch als Grain-Boundary bezeichnet) selbst in der Nähe der Verzerrung in dem CAAC-OS nicht beobachtet werden kann. Das heißt, dass das Bilden einer Kristallkorngrenze durch die Verzerrung einer Gitteranordnung unterdrückt wird. Das liegt wahrscheinlich daran, dass der CAAC-OS eine Verzerrung dank einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung des interatomaren Bindungsabstands durch Substitution eines Metallelements und dergleichen tolerieren kann.
  • Der CAAC-OS neigt dazu, eine geschichtete Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufzuweisen, in der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht) und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M, Zn)-Schicht), übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M untereinander ausgetauscht werden können und dass dann, wenn das Element M der (M, Zn)-Schicht durch Indium ersetzt wird, diese Schicht auch als (In, M, Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann diese Schicht auch als (In, M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Oxidhalbleiter mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass bei dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Kristallkorngrenze auftritt, da eine deutliche Kristallkorngrenze nicht beobachtet werden kann. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS nur kleine Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Daher ist ein Oxidhalbleiter, der einen CAAC-OS enthält, physikalisch stabil. Deshalb ist der Oxidhalbleiter, der den CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf. Der CAAC-OS ist auch bei hohen Temperaturen im Herstellungsprozess (sogenannte Wärmebilanz) stabil. Die Verwendung des CAAC-OS für einen OS-Transistor kann daher den Freiheitsgrad des Herstellungsprozesses erhöhen.
  • In dem nc-OS weist ein mikroskopischer Bereich (z. B. ein Bereich mit einer Größe von mehr als oder gleich 1 nm und weniger als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von mehr als oder gleich 1 nm und weniger als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man den nc-OS in einigen Fällen nicht von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren unterscheiden.
  • Der a-ähnliche OS ist ein Oxidhalbleiter, der eine Struktur aufweist, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt. Der a-ähnliche OS enthält einen Hohlraum oder einen Bereich mit niedriger Dichte. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrige Kristallinität aufweist.
  • Ein Oxidhalbleiter kann verschiedene Strukturen aufweisen, die verschiedene unterschiedliche Eigenschaften zeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • <Transistor, der den Oxidhalbleiter enthält>
  • Als Nächstes wird der Fall beschrieben, in dem der vorstehende Oxidhalbleiter für einen Transistor verwendet wird.
  • Wenn der vorstehende Oxidhalbleiter für einen Transistor verwendet wird, kann der Transistor eine hohe Feldeffektbeweglichkeit aufweisen. Außerdem kann ein Transistor erhalten werden, der eine hohe Zuverlässigkeit aufweist.
  • Vorzugsweise wird ein Oxidhalbleiter mit einer niedrigen Ladungsträgerkonzentration für den Transistor verwendet. Wenn die Ladungsträgerkonzentration eines Oxidhalbleiterfilms verringert werden soll, wird die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert, um die Dichte der Defektzustände zu verringern. In dieser Beschreibung und dergleichen wird der Zustand, in dem die Verunreinigungskonzentration niedrig ist und die Dichte der Defektzustände niedrig ist, gegebenenfalls als „hochrein intrinsisch“ oder „im Wesentlichen hochrein intrinsisch“ bezeichnet und gegebenenfalls als „intrinsisch“ oder „im Wesentlichen intrinsisch“ bezeichnet.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und daher eine niedrige Dichte der Einfangzustände auf.
  • Eine Ladung, die von den Einfangzuständen in dem Oxidhalbleiter eingefangen wird, benötigt eine lange Zeit, bis sie sich verliert, und sie kann sich wie feste Ladung verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiter mit hoher Dichte der Einfangzuständen gebildet wird, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Um stabile elektrische Eigenschaften des Transistors zu erhalten, ist es daher effektiv, die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern. Um die Verunreinigungskonzentration in dem Oxidhalbleiter zu verringern, wird vorzugsweise auch die Verunreinigungskonzentration in einem Film verringert, der dem Oxidhalbleiter benachbart ist. Beispiele für die Verunreinigungen umfassen Wasserstoff, Stickstoff, ein Alkalimetall, ein Erdalkalimetall, Eisen, Nickel und Silizium.
  • <Verunreinigung>
  • Hier wird der Einfluss von Verunreinigungen in dem Oxidhalbleiter beschrieben.
  • Wenn Silizium oder Kohlenstoff, welche Elemente der Gruppe 14 sind, in dem Oxidhalbleiter enthalten ist, werden Defektzustände in dem Oxidhalbleiter gebildet. Daher werden die Silizium- oder Kohlenstoffkonzentration in dem Oxidhalbleiter und die Silizium- oder Kohlenstoffkonzentration in der Nähe einer Grenzfläche zu dem Oxidhalbleiter (die durch Sekundärionen-Massenspektrometrie (SIMS) erhaltene Konzentration) auf 2 × 1018 Atome/cm3 oder niedriger, bevorzugt 2 × 1017 Atome/cm3 oder niedriger eingestellt.
  • Wenn der Oxidhalbleiter ein Alkalimetall oder ein Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass sich ein Transistor, bei dem ein ein Alkalimetall oder ein Erdalkalimetall enthaltender Oxidhalbleiter verwendet wird, selbstleitend verhält. Deshalb wird vorzugsweise die Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter verringert. Insbesondere wird die durch SIMS erhaltene Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter auf 1 × 1018 Atome/cm3 oder niedriger, bevorzugt 2 × 1016 Atome/cm3 oder niedriger eingestellt.
  • Wenn der Oxidhalbleiter Stickstoff enthält, wird der Oxidhalbleiter infolge der Erzeugung von Elektronen, die als Ladungsträger dienen, und eines Anstiegs der Ladungsträgerkonzentration leicht zum n-Typ. Daher ist es wahrscheinlich, dass sich ein Transistor, bei dem ein stickstoffhaltiger Oxidhalbleiter als Halbleiter verwendet wird, selbstleitend verhält. Aus diesem Grund wird Stickstoff in diesem Oxidhalbleiter vorzugsweise so weit wie möglich verringert; die durch SIMS gemessene Stickstoffkonzentration im dem Oxidhalbleiter wird beispielsweise auf niedriger als 5 × 1019 Atome/cm3, bevorzugt 5 × 1018 Atome/cm3 oder niedriger, bevorzugter 1 × 1018 Atome/cm3 oder niedriger, noch bevorzugt 5 × 1017 Atome/cm3 oder niedriger eingestellt.
  • Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser und erzeugt daher in einigen Fällen Sauerstofffehlstellen. Infolge des Eindringens von Wasserstoff in diese Sauerstofffehlstelle wird in einigen Fällen ein Elektron erzeugt, das als Ladungsträger dient. In einigen Fällen führt die Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, ferner zur Erzeugung eines Elektrons, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass sich ein Transistor, bei dem ein wasserstoffhaltiger Oxidhalbleiter verwendet wird, selbstleitend verhält. Dementsprechend wird Wasserstoff in dem Oxidhalbleiterfilm vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS erhaltene Wasserstoffkonzentration in dem Oxidhalbleiter auf niedriger als 1 × 1020 Atome/cm3, bevorzugt niedriger als 1 × 1019 Atome/cm3, bevorzugter niedriger als 5 × 1018 Atome/cm3 noch bevorzugt niedriger als 1 × 1018 Atome/cm3 eingestellt.
  • Wenn ein Oxidhalbleiter, in dem Verunreinigungen ausreichend verringert sind, für einen Kanalbildungsbereich eines Transistors verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • (Ausführungsform 6)
  • Bei dieser Ausführungsform werden ein Beispiel für einen Halbleiterwafer, über dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung oder dergleichen ausgebildet ist, und ein Beispiel für ein elektronisches Bauelement, in dem diese Halbleitervorrichtung integriert ist, beschrieben.
  • <Halbleiterwafer>
  • Als Erstes wird ein Beispiel für einen Halbleiterwafer, über dem eine Halbleitervorrichtung oder dergleichen ausgebildet ist, anhand von 70A beschrieben.
  • Ein Halbleiterwafer 4800, der in 70A dargestellt ist, umfasst einen Wafer 4801 und eine Vielzahl von Schaltungsabschnitten 4802, die auf einer Oberseite des Wafers 4801 bereitgestellt sind. Es sei angemerkt, dass auf der Oberseite des Wafers 4801 ein Abstand 4803 einem Abschnitt ohne den Schaltungsabschnitt 4802 entspricht und als Bereich zur Vereinzelung dient.
  • Der Halbleiterwafer 4800 kann hergestellt werden, indem in einem Pre-Prozess die Vielzahl von Schaltungsabschnitten 4802 auf einer Oberfläche des Wafers 4801 ausgebildet wird. Danach kann eine Seite des Wafers 4801, die der Oberfläche gegenüberliegt, auf der die Vielzahl von Schaltungsabschnitten 4802 ausgebildet ist, geschleift werden, um die Dicke des Wafers 4801 zu verringern. Durch diesen Prozess kann eine Verkrümmung des Wafers 4801 oder dergleichen verringert werden und kann die Größe eines Bauteils verkleinert werden.
  • Als nächster Schritt wird ein Vereinzelungsschritt durchgeführt. Die Vereinzelung wird entlang Anreißlinien SCL1 und Anreißlinien SCL2 (in einigen Fällen auch als Vereinzelungslinien oder Schnittlinien bezeichnet), die durch Strichpunktlinien dargestellt sind, durchgeführt. Es sei angemerkt, dass um den Vereinzelungsschritt zu vereinfachen, der Abstand 4803 vorzugsweise derart bereitgestellt wird, dass mehrere Anreißlinien SCL1 parallel zueinander sind, mehrere Anreißlinien SCL2 parallel zueinander sind und sich die Anreißlinien SCL1 und die Anreißlinien SCL2 senkrecht zueinander kreuzen.
  • Durch den Vereinzelungsschritt kann ein Chip 4800a, der in 70B dargestellt ist, von dem Halbleiterwafer 4800 getrennt werden. Der Chip 4800a umfasst einen Wafer 4801a, den Schaltungsabschnitt 4802 und einen Abstand 4803a. Es sei angemerkt, dass der Abstand 4803a vorzugsweise so klein wie möglich gestaltet wird. In diesem Fall kann die Breite des Abstands 4803 zwischen den benachbarten Schaltungsabschnitten 4802 im Wesentlichen gleich der Breite der Anreißlinie SCL1 oder der Breite der Anreißlinie SCL2 sein.
  • Es sei angemerkt, dass die Form eines Elementsubstrats einer Ausführungsform der vorliegenden Erfindung nicht auf die Form des in 70A dargestellten Halbleiterwafers 4800 beschränkt ist. Beispielsweise kann ein rechteckiger Halbleiterwafer eingesetzt werden. Die Form des Elementsubstrats kann entsprechend einem Herstellungsprozess eines Elements und einer Vorrichtung zum Herstellen eines Elements angemessen verändert werden.
  • <Elektronisches Bauelement>
  • 70C stellt perspektivische Ansichten eines elektronischen Bauelements 4700 und einer Leiterplatte (Leiterplatte 4704) dar, auf der das elektronische Bauelement 4700 montiert ist. Das in 70C dargestellte elektronische Bauelement 4700 umfasst den Chip 4800a in einem Formteil 4711. Es sei angemerkt, dass der in 70C dargestellte Chip 4800a eine Struktur aufweist, in der die Schaltungsabschnitte 4802 übereinander angeordnet sind. Das heißt, dass die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die Schaltungsabschnitte 4802 eingesetzt werden kann. In 70C ist ein Teil weggelassen, um das Innere des elektronischen Bauelements 4700 darzustellen. Das elektronische Bauelement 4700 weist ein Lötauge 4712 auf der Außenseite des Formteils 4711 auf. Das Lötauge 4712 ist elektrisch mit einem Elektrodenpad 4713 verbunden, und das Elektrodenpad 4713 ist über einen Draht 4714 elektrisch mit dem Chip 4800a verbunden. Das elektronische Bauelement 4700 ist beispielsweise auf einer gedruckten Leiterplatte 4702 montiert. Derartige IC-Chips werden kombiniert und auf der gedruckten Leiterplatte 4702 elektrisch miteinander verbunden; somit wird die Leiterplatte 4704 fertiggestellt.
  • 70D stellt eine perspektivische Ansicht eines elektronischen Bauelements 4730 dar. Das elektronische Bauelement 4730 ist ein Beispiel für ein System-in-Package (SiP) oder ein Multi-Chip-Modul (MCM). Bei dem elektronischen Bauelement 4730 ist ein Abstandshalter 4731 über dem Gehäusesubstrat 4732 (einer gedruckten Leiterplatte) bereitgestellt und sind eine Halbleitervorrichtung 4735 und eine Vielzahl von Halbleitervorrichtungen 4710 über dem Abstandshalter 4731 bereitgestellt.
  • Das elektronische Bauelement 4730 umfasst die Halbleitervorrichtung 4710. Als Halbleitervorrichtung 4710 kann beispielsweise die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung oder ein High Bandwidth Memory (HBM) verwendet werden. Außerdem kann für die Halbleitervorrichtung 4735 eine integrierte Schaltung (Halbleitervorrichtung), wie z. B. ein CPU, ein GPU, ein FPGA oder eine Speichervorrichtung verwendet werden.
  • Als Gehäusesubstrat 4732 kann ein Keramiksubstrat, ein Kunststoffsubstrat, ein Glasepoxidsubstrat oder dergleichen verwendet werden. Als Abstandshalter 4731 kann ein Siliziumabstandshalter, ein Harzabstandshalter oder dergleichen verwendet werden.
  • Der Abstandshalter 4731 umfasst eine Vielzahl von Leitungen und funktioniert derart, dass er eine Vielzahl von integrierten Schaltungen mit unterschiedlichen Anschlussabständen elektrisch verbindet. Die Vielzahl von Leitungen ist als Einzelschicht oder Schichtanordnung bereitgestellt. Der Abstandshalter 4731 funktioniert ferner derart, dass er die integrierten Schaltungen, die über dem Abstandshalter 4731 bereitgestellt sind, elektrisch mit einer Elektrode des Gehäusesubstrats 4732 verbindet. Aus diesen Gründen wird der Abstandshalter in einigen Fällen als „Umverdrahtungssubstrat“ oder „Mittelsubstrat“ bezeichnet. In einigen Fällen wird der Abstandshalter 4731 mit einer Durchgangselektrode versehen, und unter Verwendung dieser Durchgangselektrode werden die integrierte Schaltung und das Gehäusesubstrat 4732 elektrisch verbunden. Beim Siliziumabstandshalter kann ferner als Durchgangselektrode eine Silizium-Durchkontaktierung (Through Silicon Via, TSV) verwendet werden.
  • Als Abstandshalter 4731 wird vorzugsweise ein Siliziumabstandshalter verwendet. Bei einem Siliziumabstandshalter muss nicht notwendigerweise ein aktives Element bereitgestellt werden; daher kann er mit geringeren Kosten hergestellt werden als eine integrierte Schaltung. Andererseits können Leitungen für einen Siliziumabstandshalter durch einen Halbleiterprozess ausgebildet werden; daher kann die Ausbildung von miniaturisierten Leitungen leicht erzielt werden, was bei einem Harzabstandshalter schwer ist.
  • Beim HBM müssen viele Leitungen verbunden werden, um eine hohe Speicherbandbreite zu erzielen. Aus diesem Grund wird bei dem Abstandshalter, an dem ein HBM montiert wird, eine Ausbildung von miniaturisierten Leitungen mit hoher Dichte erfordert. Daher wird als Abstandshalter, an dem ein HBM montiert wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Beim SiP, MCM oder dergleichen, bei dem ein Siliziumabstandshalter verwendet wird, tritt eine Verringerung der Zuverlässigkeit aufgrund der Differenz zwischen dem Ausdehnungskoeffizienten der integrierten Schaltung und demjenigen des Abstandshalters mit weniger Wahrscheinlichkeit auf. Ferner tritt, da die Ebenheit der Oberfläche des Siliziumabstandshalters hoch ist, eine schlechte Verbindung zwischen der integrierten Schaltung, die über dem Siliziumabstandshalter bereitgestellt ist, und dem Siliziumabstandshalter mit weniger Wahrscheinlichkeit auf. Insbesondere wird beim 2,5D-Gehäuse (2,5D-Montierung), bei dem eine Vielzahl von integrierten Schaltungen über einem Abstandshalter nebeneinander angeordnet wird, vorzugsweise ein Siliziumabstandshalter verwendet.
  • Des Weiteren kann ein Kühlkörper (eine Abstrahlplatte) mit dem elektronischen Bauelement 4730 überlappend bereitgestellt sein. Wenn ein Kühlkörper bereitgestellt ist, sind die Höhen der integrierten Schaltungen, die über dem Abstandshalter 4731 bereitgestellt sind, vorzugsweise gleich. Beispielsweise sind bei dem bei dieser Ausführungsform beschriebenen elektronischen Bauelement 4730 die Höhen der Halbleitervorrichtungen 4710 und der Halbleitervorrichtung 4735 vorzugsweise gleich.
  • An dem Unterteil des Gehäusesubstrats 4732 kann eine Elektrode 4733 bereitgestellt sein, um das elektronische Bauelement 4730 an einem anderen Substrat zu montieren. 70D stellt ein Beispiel dar, in dem eine Elektrode 4733 unter Verwendung von Lotkugeln ausgebildet ist. Indem die Lotkugeln an dem Unterteil des Gehäusesubstrats 4732 in einer Matrix bereitgestellt werden, kann eine Ball-Grid-Array-(BGA-) Montierung erzielt werden. Außerdem kann die Elektrode 4733 unter Verwendung von leitenden Stiften ausgebildet werden. Indem die leitenden Stifte an dem Unterteil des Gehäusesubstrats 4732 in einer Matrix bereitgestellt werden, kann eine Pin-Grid-Array-(PGA-) Montierung erzielt werden.
  • Das elektronische Bauelement 4730 kann ohne Beschränkung auf BGA und PGA durch verschiedene Montageverfahren an einem anderen Substrat montiert werden. Beispielsweise können die folgenden Montageverfahren zum Einsatz kommen: Staggered Pin Grid Array (SPGA), Land Grid Array (LGA), Quad Flat Package (QFP), Quad Flat J-Ieaded Package (QFJ), Quad Flat Non-leaded Package (QFN) oder dergleichen.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • (Ausführungsform 7)
  • Bei dieser Ausführungsform werden Beispiele für ein elektronisches Gerät, das die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung umfasst, beschrieben. Es sei angemerkt, dass in 71 das elektronische Bauelement 4700 (BMP), das diese Halbleitervorrichtung umfasst, in jedem elektronischen Gerät enthalten ist.
  • [Mobiltelefon]
  • Bei einem Informationsendgerät 5500, das in 71 dargestellt ist, handelt es sich um ein Mobiltelefon (Smartphone), das eine Art Informationsendgerät ist. Das Informationsendgerät 5500 umfasst ein Gehäuse 5510 und einen Anzeigeabschnitt 5511. Ein Touchscreen ist als Eingabeschnittstelle in dem Anzeigeabschnitt 5511 bereitgestellt, und Knöpfe sind in dem Gehäuse 5510 bereitgestellt.
  • Das Informationsendgerät 5500, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung eingesetzt wird, kann eine Applikation unter Nutzung einer künstlichen Intelligenz ausführen. Beispiele für die Applikation, bei der die künstliche Intelligenz genutzt wird, umfassen eine Applikation, die das Gespräch erkennt und den Inhalt des Gesprächs auf dem Anzeigeabschnitt 5511 anzeigt, eine Applikation, die einen Text, eine Figur oder dergleichen, welche ein Benutzer in einen Touchscreen des Anzeigeabschnitts 5511 eingibt, erkennt und sie auf dem Anzeigeabschnitt 5511 anzeigt, und eine Applikation, die eine biometrische Identifizierung mittels Fingerabdrücke oder Stimmabdrücke ausführt.
  • [Tragbares Endgerät]
  • 71 stellt eine Smartwatch 5900 als Beispiel für ein tragbares Endgerät dar. Die Smartwatch 5900 umfasst ein Gehäuse 5901, einen Anzeigeabschnitt 5902, einen Bedienknopf 5903, ein Bedienelement 5904, ein Band 5905 und dergleichen.
  • Wie das vorstehend beschriebene Informationsendgerät 5500 kann das tragbare Endgerät, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung eingesetzt wird, eine Applikation unter Nutzung einer künstlichen Intelligenz ausführen. Beispiele für die Applikation unter Nutzung einer künstlichen Intelligenz umfassen eine Applikation zum Gesundheitsmanagement einer Person, die das tragbare Endgerät trägt, und ein Navigationssystem, das einen optimalen Weg wählt und führt den Benutzer, wenn er ein Ziel eingibt.
  • [Informationsendgerät]
  • 71 stellt ein Desktop-Informationsendgerät 5300 dar. Das Desktop-Informationsendgerät 5300 umfasst einen Hauptteil 5301 des Informationsendgeräts, ein Display 5302 und eine Tastatur 5303.
  • Wie das vorstehend beschriebene Informationsendgerät 5500 kann das Desktop-Informationsendgerät 5300, bei dem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung eingesetzt wird, eine Applikation unter Nutzung einer künstlichen Intelligenz ausführen. Beispiele für die Applikation unter Nutzung einer künstlichen Intelligenz umfassen eine Design-Hilfssoftware, eine Text-Korrigiersoftware und eine automatische Menüerzeugungssoftware. Unter Verwendung des Desktop-Informationsendgeräts 5300 kann eine neuartige künstliche Intelligenz entwickelt werden.
  • Es sei angemerkt, dass in der vorstehenden Beschreibung das Smartphone und das Desktop-Informationsendgerät als elektronische Geräte beispielhalt in 71 dargestellt sind; jedoch kann eine Ausführungsform der vorliegenden Erfindung auch auf ein anderes Informationsendgerät als das Smartphone und das Desktop-Informationsendgerät angewendet werden. Beispiele für ein anderes Informationsendgerät als das Smartphone und das Desktop-Informationsendgerät umfassen einen persönlichen digitalen Assistenten (PDA), ein Laptop-Informationsendgerät und eine Workstation.
  • [Elektronisches Gerät]
  • 71 stellt einen elektrischen Gefrier-Kühlschrank 5800 als Beispiel für ein elektronisches Gerät dar. Der elektrische Gefrier-Kühlschrank 5800 umfasst ein Gehäuse 5801, eine Kühlschranktür 5802, eine Gefrierschranktür 5803 und dergleichen.
  • Indem die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für den elektrischen Gefrier-Kühlschrank 5800 eingesetzt wird, kann der elektrische Gefrier-Kühlschrank 5800 mit einer künstlichen Intelligenz erzielt werden. Mit der künstlichen Intelligenz kann der elektrische Gefrier-Kühlschrank 5800 eine Funktion zum automatischen Bestimmen des Menüs unter Berücksichtigung auf den Lebensmitteln oder dem Verbrauchsdatum der Lebensmittel in dem elektrischen Gefrier-Kühlschrank 5800, eine Funktion zum automatischen Regulieren der Temperatur entsprechend den Lebensmitteln in dem elektrischen Gefrier-Kühlschrank 5800 und dergleichen aufweisen.
  • In diesem Beispiel wurde der elektrische Gefrier-Kühlschrank als elektronisches Gerät beschrieben. Weitere Beispiele umfassen einen Staubsauger, einen Mikrowellenofen, einen Elektroofen, einen Reiskocher, einen Wasserkocher, ein Induktionskochfeld, einen Wasserserver, ein Kühl- und Heizungsgerät einschließlich einer Klimaanlage, eine Waschmaschine, einen Trockner und ein audiovisuelles Gerät.
  • [Spielkonsole]
  • 71 stellt eine tragbare Spielkonsole 5200 dar, die ein Beispiel für eine Spielkonsole ist. Die tragbare Spielkonsole 5200 umfasst ein Gehäuse 5201, einen Anzeigeabschnitt 5202, einen Knopf 5203 und dergleichen.
  • 71 stellt ferner eine stationäre Spielkonsole 7500 dar, die ein Beispiel für eine Spielkonsole ist. Die stationäre Spielkonsole 7500 umfasst einen Hauptteil 7520 und eine Steuerung 7522. Es sei angemerkt, dass die Steuerung 7522 drahtgebunden oder drahtlos an den Hauptteil 7520 angeschlossen werden kann. Obwohl in 71 nicht dargestellt ist, kann die Steuerung 7522 mit einem Anzeigeabschnitt, der ein Bild beim Spiel anzeigt, einem Touchscreen, einem Stab, einem Drehregler oder einem Schieberegler, der als andere Eingabeschnittstelle als der Knopf dient, oder dergleichen versehen sein. Die Form der Steuerung 7522 ist nicht auf diejenige, die in 71 dargestellt ist, beschränkt und kann je nach der Art des Spiels auf verschiedene Weise verändert werden. Beispielsweise kann eine pistolenförmige Steuerung, bei der ein Knopf als Auslöser dient, für ein Schießspiel, wie z. B. einen Ego-Shooter (first person shooter, FPS), verwendet werden. Für ein Musikspiel oder dergleichen kann beispielsweise eine Steuerung in Form eines Instruments, eines Musikgeräts oder dergleichen verwendet werden. Außerdem kann die stationäre Spielkonsole mit einer Kamera, einem Tiefensensor, einem Mikrofon oder dergleichen versehen sein und durch eine Geste und/oder eine Stimme des Spielspielers bedient werden, ohne die Steuerung zu verwenden.
  • Ein Bild der vorstehend beschriebenen Spielkonsole kann von einer Anzeigevorrichtung, wie z. B. einem Fernsehgerät, einem Display für einen Personal-Computer, einem Display für ein Spiel, einem Head-Mounted Display, ausgegeben werden.
  • Wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die tragbare Spielkonsole 5200 eingesetzt wird, kann die tragbare Spielkonsole 5200 mit niedrigem Stromverbrauch erzielt werden. Der niedrige Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von einer Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, eine Peripherieschaltung und ein Modul verringert werden kann.
  • Wenn ferner die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die tragbare Spielkonsole 5200 eingesetzt wird, kann die tragbare Spielkonsole 5200 mit einer künstlichen Intelligenz erzielt werden.
  • Im Allgemeinen werden das Fortschreiten eines Spiels, die Worten und Taten eines Spielcharakters und die Darstellung eines Phänomens und dergleichen in dem Spiel durch das Programm des Spiels bestimmt; jedoch ermöglicht die Anwendung der künstlichen Intelligenz auf die tragbare Spielkonsole 5200 die Darstellung, die nicht durch das Spielprogramm beschränkt ist. Beispielsweise ist es möglich, den Inhalt einer Aussage oder Frage des Spielers, die Handlung des Spiels, den Zeitpunkt und/oder Worte und Taten eines Spielcharakters zu verändern.
  • Wenn ein Spiel, das eine Vielzahl von Spielern benötigt, bei der tragbaren Spielkonsole 5200 gespielt wird, kann die künstliche Intelligenz einen virtuellen Spieler bilden; daher kann das Spiel allein gespielt werden, wobei der Spieler, der von der künstlichen Intelligenz gebildet wird, als Gegner dient.
  • 71 stellt die tragbaren Spielkonsolen als Beispiele für eine Spielkonsole dar; jedoch ist ein elektronisches Gerät einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt. Beispiele für das elektronische Gerät einer Ausführungsform der vorliegenden Erfindung umfassen eine stationäre Spielkonsole für den Heimgebrauch, eine Arcade-Spielmaschine, die in Unterhaltungseinrichtungen (z. B. einer Spielhalle oder einem Vergnügungspark) installiert wird, und eine Pitching Machine für Schlagtraining, die in Sportanlagen installiert wird.
  • [Beweglicher Gegenstand]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Fahrzeug, das ein beweglicher Gegenstand ist, und in der Umgebung des Fahrersitzes des Fahrzeugs eingesetzt werden.
  • 71 stellt ein Fahrzeug 5700 dar, das ein Beispiel für einen beweglichen Gegenstand ist.
  • In der Umgebung des Fahrersitzes des Fahrzeugs 5700 ist ein Armaturenbrett bereitgestellt, das die Geschwindigkeit, die Drehzahl einer Welle, den Kilometerstand, die verbleibende Kraftstoffmenge, die Gangposition, die Einstellung einer Klimaanlage und/oder dergleichen anzeigen kann. In der Umgebung des Fahrersitzes kann auch eine Anzeigevorrichtung bereitgestellt sein, die diese Informationen anzeigt.
  • Indem insbesondere ein Bild einer Abbildungsvorrichtung (nicht dargestellt), mit der das Fahrzeug 5700 ausgestattet ist, auf dieser Anzeigevorrichtung angezeigt wird, können ein Feld, das hinter einer Säule oder dergleichen unsichtbar ist, ein toter Winkel vom Fahrersitz und dergleichen ergänzt werden, was zu einer höheren Sicherheit führt.
  • Da die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung als Komponente einer künstlichen Intelligenz eingesetzt werden kann, kann diese Halbleitervorrichtung beispielsweise für ein automatisches Fahrsystem des Fahrzeugs 5700 verwendet werden. Diese Halbleitervorrichtung kann auch für ein System verwendet werden, das die Navigation, Risikovorhersage und/oder dergleichen ausführt. Auf dieser Anzeigevorrichtung können Informationen über eine Wegführung, eine Risikovorhersage und/oder dergleichen angezeigt werden.
  • Das Fahrzeug wurde in der vorstehenden Beschreibung als Beispiel für den beweglichen Gegenstand beschrieben; jedoch ist der bewegliche Gegenstand nicht auf das Fahrzeug beschränkt. Beispielsweise können als beweglicher Gegenstand ein Zug, eine Einschienenbahn, ein Schiff und ein Flugkörper (ein Hubschrauber, ein unbemanntes Flugzeug (eine Drohne), ein Flugzeug oder eine Rakete) angegeben werden. Wenn ein Computer einer Ausführungsform der vorliegenden Erfindung für diese beweglichen Gegenstände eingesetzt wird, können sie mit einem System, bei dem eine künstliche Intelligenz genutzt wird, ausgestattet werden.
  • [Kamera]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für eine Kamera eingesetzt werden.
  • 71 stellt eine Digitalkamera 6240 dar, die ein Beispiel für eine Abbildungsvorrichtung ist. Die Digitalkamera 6240 umfasst ein Gehäuse 6241, einen Anzeigeabschnitt 6242, einen Bedienknopf 6243, einen Auslöser 6244 und dergleichen, und eine abnehmbare Linse 6246 ist an der Digitalkamera 6240 ausgestattet. Es sei angemerkt, dass die Linse 6246 der Digitalkamera 6240 hier zum Auswechseln von dem Gehäuse 6241 abnehmbar ist; jedoch kann die Linse 6246 auch in dem Gehäuse 6241 integriert sein. Die Digitalkamera 6240 kann auch derart konfiguriert sein, dass ein Stroboskop, ein Sucher oder dergleichen getrennt auf diese aufsteckbar ist.
  • Wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die Digitalkamera 6240 eingesetzt wird, kann die Digitalkamera 6240 mit niedrigem Stromverbrauch erzielt werden. Der niedrige Stromverbrauch ermöglicht eine Verringerung der Wärmeerzeugung von einer Schaltung, wodurch der Einfluss der Wärmeerzeugung auf die Schaltung, eine Peripherieschaltung und ein Modul verringert werden kann.
  • Wenn ferner die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung für die Digitalkamera 6240 eingesetzt wird, kann die Digitalkamera 6240 mit einer künstlichen Intelligenz erzielt werden. Unter Nutzung der künstlichen Intelligenz kann die Digitalkamera 6240 eine Funktion zur automatischen Erkennung eines Objekts, wie z. B. eines Gesichts oder eines Gegenstandes, eine Funktion zur Anpassung des Fokus auf dieses Objekt, eine Funktion zur automatischen Auslösung eines Blitzes entsprechend der Umgebung, eine Funktion zur Farbkorrektur eines abgebildeten Bildes und/oder dergleichen aufweisen.
  • [Videokamera]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für eine Videokamera eingesetzt werden.
  • 71 stellt eine Videokamera 6300 dar, die ein Beispiel für eine Abbildungsvorrichtung ist. Die Videokamera 6300 umfasst ein erstes Gehäuse 6301, ein zweites Gehäuse 6302, einen Anzeigeabschnitt 6303, eine Bedientaste 6304, eine Linse 6305, ein Gelenk 6306 und dergleichen. Die Bedientaste 6304 und die Linse 6305 sind in dem ersten Gehäuse 6301 bereitgestellt, und der Anzeigeabschnitt 6303 ist in dem zweiten Gehäuse 6302 bereitgestellt. Des Weiteren sind das erste Gehäuse 6301 und das zweite Gehäuse 6302 durch das Gelenk 6306 miteinander verbunden, und der Winkel zwischen dem ersten Gehäuse 6301 und dem zweiten Gehäuse 6302 kann mit dem Gelenk 6306 verändert werden. Bilder, die auf dem Anzeigeabschnitt 6303 angezeigt werden, können entsprechend dem Winkel an dem Gelenk 6306 zwischen dem ersten Gehäuse 6301 und dem zweiten Gehäuse 6302 umgeschaltet werden.
  • Wenn ein mit der Videokamera 6300 abgebildetes Bild gespeichert wird, muss eine Codierung entsprechend dem Speicherformat der Daten durchgeführt werden. Wenn eine künstliche Intelligenz genutzt wird, kann die Videokamera 6300 bei der Codierung eine Mustererkennung mithilfe der künstlichen Intelligenz ausführen. Diese Mustererkennung ermöglicht, dass differentielle Daten einer Person, eines Tiers, eines Gegenstandes oder dergleichen, der/das in sequentiellen Daten der abgebildeten Bilder enthalten ist, berechnet werden, um eine Datenkompression durchzuführen.
  • [Erweitertes Gerät für PC]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für einen Rechner, wie z. B. einen Personal-Computer (PC), und ein erweitertes Gerät für ein Informationsendgerät eingesetzt werden.
  • 72A stellt als Beispiel für dieses erweiterte Gerät ein tragbares erweitertes Gerät 6100 dar, in dem ein zur arithmetischen Verarbeitung fähiger Chip integriert ist und das ein externes Gerät für einen PC ist. Wenn das erweiterte Gerät 6100 beispielsweise über einen Universal Serial Bus- (USB-) Anschluss an den PC angeschlossen wird, kann eine arithmetische Verarbeitung durch diesen Chip durchgeführt werden. Es sei angemerkt, dass 72A das tragbare erweiterte Gerät 6100 darstellt; jedoch ist ein erweitertes Gerät einer Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und beispielsweise kann auch ein relativ großes erweitertes Gerät mit einem Kühlventilator eingesetzt werden.
  • Das erweiterte Gerät 6100 umfasst ein Gehäuse 6101, eine Kappe 6102, einen USB-Stecker 6103 und ein Substrat 6104. Das Substrat 6104 ist in dem Gehäuse 6101 untergebracht. Auf dem Substrat 6104 ist eine Schaltung bereitgestellt, die die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung ansteuert. Das Substrat 6104 ist beispielsweise mit einem Chip 6105 (z. B. der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung, dem elektronischen Bauelement 4700 oder einem Speicherchip) und einem Steuerungschip 6106 versehen. Der USB-Stecker 6103 dient als Schnittstelle zur Verbindung mit einer externen Vorrichtung.
  • Wenn das erweiterte Gerät 6100 für einen PC oder dergleichen verwendet wird, kann die Rechenleistung dieses PC erhöht werden. Daher kann auch ein PC, dessen Verarbeitungskapazität unzureichend ist, beispielsweise eine Berechnung für eine künstliche Intelligenz oder für eine Verarbeitung eines Bewegtbildes ausführen.
  • [Rundfunksystem]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Rundfunksystem eingesetzt werden.
  • 72B zeigt eine schematische Darstellung der Datenübertragung in einem Rundfunksystem. 72B stellt insbesondere einen Weg dar, über den eine Funkwelle (ein Rundfunksignal) von einem Rundfunksender 5680 auf einen Fernsehempfänger (TV) 5600 in jedem Haushalt übertragen wird. Der TV 5600 umfasst ein Empfangsgerät (nicht dargestellt), und ein Rundfunksignal, das von einer Antenne 5650 empfangen wird, wird über dieses Empfangsgerät auf den TV 5600 übertragen.
  • Obwohl 72B eine Ultrahochfrequenz- (UHF-) Antenne als Antenne 5650 darstellt, kann auch eine BS 110° CS-Antenne, eine CS-Antenne oder dergleichen als Antenne 5650 eingesetzt werden.
  • Bei einer Funkwelle 5675A und einer Funkwelle 5675B handelt es sich jeweils um ein Rundfunksignal für einen terrestrischen Rundfunk, und ein Funkturm 5670 empfängt und verstärkt die Funkwelle 5675A, um sie als Funkwelle 5675B zu senden. In jedem Haushalt kann man die terrestrische TV-Ausstrahlung auf dem TV 5600 sehen, indem die Antenne 5650 die Funkwelle 5675B empfängt. Es sei angemerkt, dass das Rundfunksystem nicht auf den in 72B dargestellten terrestrischen Rundfunk beschränkt ist und auch für eine Satellitenübertragung mittels eines Satelliten, eine Datenübertragung über ein optisches Netzwerk oder dergleichen verwendet werden kann.
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für das vorstehend beschriebene Rundfunksystem eingesetzt werden, um ein Rundfunksystem unter Nutzung einer künstlichen Intelligenz zu erhalten. Wenn Rundfunkdaten von dem Rundfunksender 5680 auf den TV 5600 in jedem Haushalt übertragen werden, werden die Rundfunkdaten mit einem Encoder komprimiert; wenn die Antenne 5650 diese Rundfunkdaten empfängt, werden diese Rundfunkdaten mit einem Decoder des Empfangsgeräts, das in dem TV 5600 enthalten ist, dekomprimiert. Unter Nutzung der künstlichen Intelligenz kann beispielsweise bei einem Bewegungsausgleich bzw. einer Bewegungsvorhersage, der/die ein Kompressionsverfahren eines Encoders ist, ein Anzeigemuster, das in einem angezeigten Bild enthalten ist, erkannt werden. Es kann auch eine Intra-Frame-Vorhersage unter Nutzung der künstlichen Intelligenz oder dergleichen durchgeführt werden. Wenn beispielsweise Rundfunkdaten mit niedriger Auflösung empfangen werden und der TV 5600 mit hoher Auflösung diese Rundfunkdaten anzeigt werden soll, kann bei der Dekomprimierung der Rundfunkdaten mit dem Decoder eine Interpolationsverarbeitung eines Bildes, wie z. B. eine Upconversion, durchgeführt werden.
  • Das vorstehend beschriebene Rundfunksystem unter Nutzung der künstlichen Intelligenz ist zur Ultra High Definition-Fernseh- (UHDTV-: 4K-, 8K-) Sendung mit einer größeren Rundfunkdatenmenge geeignet.
  • Als Anwendung der künstlichen Intelligenz auf die Seite des TV 5600 kann beispielsweise ein Aufzeichnungsgerät mit einer künstlichen Intelligenz in dem TV 5600 bereitgestellt sein. Eine derartige Konfiguration ermöglicht, dass bei diesem Aufzeichnungsgerät die künstliche Intelligenz Vorlieben eines Benutzers lernt, um ein Programm nach den Vorlieben des Benutzers automatisch aufzuzeichnen.
  • [Authentifizierungssystem]
  • Die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung kann für ein Authentifizierungssystem eingesetzt werden.
  • 72C stellt ein Handflächenabdruck-Authentifizierungsgerät dar, das ein Gehäuse 6431, einen Anzeigeabschnitt 6432, einen Handflächenabdruck-leseabschnitt 6433 und eine Leitung 6434 umfasst.
  • In 72C nimmt das Handflächenabdruck-Authentifizierungsgerät einen Handflächenabdruck einer Hand 6435 auf. Der aufgenommene Handflächenabdruck wird einer Mustererkennung unter Nutzung einer künstlichen Intelligenz unterzogen, wodurch beurteilt werden kann, ob dieser Handflächenabdruck der eigene ist. Somit kann ein System zur Hochsicherheitsauthentifizierung aufgebaut werden. Das Authentifizierungssystem einer Ausführungsform der vorliegenden Erfindung ist nicht auf das Handflächenabdruck-Authentifizierungsgerät beschränkt, und es kann sich auch um ein Gerät handeln, das biologische Informationen über einen Fingerabdruck, eine Vene, ein Gesicht, eine Regenbogenhaut, einen Stimmenausdruck, ein Gen, ein Körpertyp und/oder dergleichen aufnimmt, um eine biologische Authentifizierung auszuführen.
  • Es sei angemerkt, dass diese Ausführungsform nach Bedarf mit einer anderen Ausführungsform, die in dieser Beschreibung beschrieben wird, kombiniert werden kann.
  • Bezugszeichenliste
    • ILD
    Schaltung,
    WLD
    Schaltung,
    XLD
    Schaltung,
    AFP
    Schaltung,
    ACTF
    Schaltung,
    MP
    Schaltung,
    MC
    Schaltung,
    MCr
    Schaltung,
    BS
    Schaltung,
    M1
    Transistor,
    M1-2b
    Transistor,
    M1-2br
    Transistor,
    M1-3b
    Transistor,
    M1-3br
    Transistor,
    M1c
    Transistor,
    M1cr
    Transistor,
    M1p
    Transistor,
    M1pr
    Transistor,
    M1r
    Transistor,
    M1s
    Transistor,
    M1sr
    Transistor,
    M1x
    Transistor,
    M1xr
    Transistor,
    M1x-2b
    Transistor,
    M1x-2br
    Transistor,
    M1x-3b
    Transistor,
    M1x-3br
    Transistor,
    M1x-4b
    Transistor,
    M1-2x
    Transistor,
    M1-2xr
    Transistor,
    M1-3x
    Transistor,
    M1-3xr
    Transistor,
    M1-2x-2b
    Transistor,
    M1-2x-2br
    Transistor,
    M1-3x-2b
    Transistor,
    M1-3x-2br
    Transistor,
    M1-2x-3b
    Transistor,
    M1-2x-
    Transistor,
    3br
    Transistor,
    M1-3x-3b
    Transistor,
    M1-3x-3br
    Transistor,
    M2
    Transistor,
    M2r
    Transistor,
    M2s
    Transistor,
    M2sr
    Transistor,
    M2-2b
    Transistor,
    M2-2br
    Transistor,
    M2-3b
    Transistor,
    M2-3br
    Transistor,
    M3
    Transistor,
    M3r
    Transistor,
    M3p
    Transistor,
    M3pr
    Transistor,
    M3s
    Transistor,
    M3sr
    Transistor,
    M3x
    Transistor,
    M3x-2
    Transistor,
    M3-2b
    Transistor,
    M3-2br
    Transistor,
    M3-2x
    Transistor,
    M3-2xr
    Transistor,
    M3-3b
    Transistor,
    M3-3br
    Transistor,
    M3-3x
    Transistor,
    M3-3xr
    Transistor,
    M4
    Transistor,
    M4p
    Transistor,
    M4r
    Transistor,
    M4s
    Transistor,
    M4sr
    Transistor,
    M4x-2
    Transistor,
    M4pr
    Transistor,
    M4-2b
    Transistor,
    M4-2br
    Transistor,
    M4-2x
    Transistor,
    M4-2xr
    Transistor,
    M4-3b
    Transistor,
    M4-3br
    Transistor,
    M4-3x
    Transistor,
    M4-3xr
    Transistor,
    M5
    Transistor,
    M5r
    Transistor,
    M6
    Transistor,
    M6r
    Transistor,
    M6s
    Transistor,
    M6sr
    Transistor,
    M7
    Transistor,
    M7r
    Transistor,
    M7s
    Transistor,
    M7sr
    Transistor,
    M8
    Transistor,
    M8r
    Transistor,
    M9
    Transistor,
    M9r
    Transistor,
    M10
    Transistor,
    M10r
    Transistor,
    M11
    Transistor,
    M12
    Transistor,
    M12r
    Transistor,
    M13
    Transistor,
    M13r
    Transistor,
    M20
    Transistor,
    M20r
    Transistor,
    MZ
    Transistor,
    CC
    Kondensator,
    CE
    Kondensator,
    CEB
    Kondensator,
    C1
    Kondensator,
    C1r
    Kondensator,
    C1s
    Kondensator,
    C1sr
    Kondensator,
    C2
    Kondensator,
    C2r
    Kondensator,
    C3
    Kondensator,
    C4
    Kondensator,
    n1
    Knoten,
    n1r
    Knoten,
    n2
    Knoten,
    n2r
    Knoten,
    n3
    Knoten,
    n3r
    Knoten,
    n4
    Knoten,
    n4r
    Knoten,
    ina
    Knoten,
    inb
    Knoten,
    outa
    Knoten,
    outb
    Knoten,
    S01a
    Schalter,
    S01b
    Schalter,
    S02a
    Schalter,
    S02b
    Schalter,
    S03
    Schalter,
    SWI
    Schalter,
    SWIB
    Schalter,
    SWO
    Schalter,
    SWOB
    Schalter,
    SWL
    Schalter,
    SWLB
    Schalter,
    SWH
    Schalter,
    SWHB
    Schalter,
    SWC1
    Schalter,
    SWC2
    Schalter,
    SWC3
    Schalter,
    AS3
    Analogschalter,
    AS3r
    Analogschalter,
    AS4
    Analogschalter,
    AS4r
    Analogschalter,
    TW[1]
    Schaltstromkreis,
    TW[/]
    Schaltstromkreis,
    TW[n]
    Schaltstromkreis,
    HC
    Halteabschnitt,
    HCr
    Halteabschnitt,
    HCs
    Halteabschnitt,
    HCsr
    Halteabschnitt,
    HC-2b
    Halteabschnitt,
    HC-2br
    Halteabschnitt,
    HC-3b
    Halteabschnitt,
    HC-3br
    Halteabschnitt,
    IV1
    Wechselrichterschaltung,
    IV1r
    Wechselrichterschaltung,
    IV2
    Wechselrichterschaltung,
    IV2r
    Wechselrichterschaltung,
    INV3
    Wechselrichterschaltung,
    IVR
    Inverterschleifenschaltung,
    IVRr
    Inverterschleifenschaltung,
    CMP1
    Komparator,
    ISC
    Stromquellenschaltung,
    ISC1
    Konstantstromquellenschaltung,
    ISC2
    Konstantstromquellenschaltung,
    ISC3
    Konstantstromquellenschaltung,
    HCS
    Schaltung,
    HCS-2b
    Schaltung,
    HCS-3b
    Schaltung,
    HCSr
    Schaltung,
    HCS-2br
    Schaltung,
    HCS-3br
    Schaltung,
    TRF
    Wandlerschaltung,
    ADCa
    A/D-Wandlerschaltung,
    ADCb
    A/D-Wandlerschaltung,
    BS
    Schaltung,
    BSr
    Schaltung,
    BMC
    Schaltung,
    BMCr
    Schaltung,
    TSa
    Anschluss,
    TSaB
    Anschluss,
    TSb
    Anschluss,
    TSb1
    Anschluss,
    TSb2
    Anschluss,
    TSb3
    Anschluss,
    TSbB
    Anschluss,
    TSbB1
    Anschluss,
    TSbB2
    Anschluss,
    TSbB3
    Anschluss,
    TSc
    Anschluss,
    TScB
    Anschluss,
    VinT
    Anschluss,
    VoutT
    Anschluss,
    VrefT
    Anschluss,
    IL
    Leitung,
    IL[1]
    Leitung,
    IL[j]
    Leitung,
    IL[n]
    Leitung,
    ILB
    Leitung,
    ILB[1]
    Leitung,
    OL
    Leitung,
    OL[1]
    Leitung,
    OL[j]
    Leitung,
    OL[n]
    Leitung,
    ILB[j]
    Leitung,
    ILB[n]
    Leitung,
    OLB
    Leitung,
    OLB[1]
    Leitung,
    OLB[/]
    Leitung,
    OLB[n]
    Leitung,
    WLS[1]
    Leitung,
    WLS[i]
    Leitung,
    WLS[m]
    Leitung,
    XL
    Leitung,
    XLS[1]
    Leitung,
    XLS[i]
    Leitung,
    XLS[m]
    Leitung,
    WLBS
    Leitung,
    WXBS
    Leitung,
    VAL
    Leitung,
    VA
    Leitung,
    VAr
    Leitung,
    VB
    Leitung,
    VSO
    Leitung,
    VCN
    Leitung,
    VCN2
    Leitung,
    VE
    Leitung,
    VEr
    Leitung,
    VEm
    Leitung,
    VEmr
    Leitung,
    VF
    Leitung,
    VFr
    Leitung,
    VrefL
    Leitung,
    VL
    Leitung,
    VLr
    Leitung,
    VLs
    Leitung,
    VLsr
    Leitung,
    VLm
    Leitung,
    VLmr
    Leitung,
    VEH
    Leitung,
    S1L
    Leitung,
    S2L
    Leitung,
    Vref1L
    Leitung,
    Vref2L
    Leitung,
    WL
    Leitung,
    W1L
    Leitung,
    W2L
    Leitung,
    WL2b
    Leitung,
    WL3b
    Leitung,
    WXL
    Leitung,
    WX1L
    Leitung,
    WX1L2b
    Leitung,
    WX1L3b
    Leitung,
    WX1LB
    Leitung,
    X1
    Leitung,
    X1L
    Leitung,
    X1L2b
    Leitung,
    X1L2x
    Leitung,
    X1L3b
    Leitung,
    X1L3x
    Leitung,
    X2L
    Leitung,
    X2L2b
    Leitung,
    X2L2L
    Leitung,
    X2L2x
    Leitung,
    X2L3b
    Leitung,
    X2L3x
    Leitung,
    X2LB
    Leitung,
    CVL
    Leitung,
    SCL1
    Anreißlinie,
    SCL2
    Anreißlinie,
    100
    neuronales Netz,
    110
    Rechenschaltung,
    120
    Rechenschaltung,
    130
    Rechenschaltung,
    140
    Rechenschaltung,
    150
    Rechenschaltung,
    160
    Rechenschaltung,
    170
    Rechenschaltung,
    300
    Transistor,
    311
    Substrat,
    313
    Halbleiterbereich,
    314a
    niederohmiger Bereich,
    314b
    niederohmiger Bereich,
    315
    Isolator,
    316
    Leiter,
    320
    Isolator,
    322
    Isolator,
    324
    Isolator,
    326
    Isolator,
    328
    Leiter,
    330
    Leiter,
    350
    Isolator,
    352
    Isolator,
    354
    Isolator,
    356
    Leiter,
    360
    Isolator,
    362
    Isolator,
    364
    Isolator,
    366
    Leiter,
    370
    Isolator,
    372
    Isolator,
    374
    Isolator,
    376
    Leiter,
    380
    Isolator,
    382
    Isolator,
    384
    Isolator,
    386
    Leiter,
    402
    Isolator,
    404
    Isolator,
    500
    Transistor,
    503
    Leiter,
    503a
    Leiter,
    503b
    Leiter,
    505
    Leiter,
    510
    Isolator,
    512
    Isolator,
    514
    Isolator,
    516
    Isolator,
    518
    Leiter,
    520
    Isolator,
    522
    Isolator,
    524
    Isolator,
    530
    Oxid,
    530a
    Oxid,
    530b
    Oxid,
    530c
    Oxid,
    530c1
    Oxid,
    530c2
    Oxid,
    540
    Leiter,
    540a
    Leiter,
    540b
    Leiter,
    542a
    Leiter,
    542b
    Leiter,
    543a
    Bereich,
    543b
    Bereich,
    544
    Isolator,
    546
    Leiter,
    548
    Leiter,
    550
    Isolator,
    552
    Isolator,
    560
    Leiter,
    560a
    Leiter,
    560b
    Leiter,
    574
    Isolator,
    580
    Isolator,
    581
    Isolator,
    582
    Isolator,
    586
    Isolator,
    600
    Kondensator,
    600A
    Kondensator,
    600B
    Kondensator,
    610
    Leiter,
    611
    Leiter,
    612
    Leiter,
    620
    Leiter,
    621
    Leiter,
    630
    Isolator,
    631
    Isolator,
    650
    Isolator,
    651
    Isolator,
    4700
    elektronisches Bauelement,
    4702
    gedruckte Leiterplatte,
    4704
    Leiterplatte,
    4710
    Halbleitervorrichtung,
    4730
    elektronisches Bauelement,
    4731
    Abstandshalter,
    4732
    Gehäusesubstrat,
    4733
    Elektrode,
    4735
    Halbleitervorrichtung,
    4800
    Halbleiterwafer,
    4800a
    Chip,
    4801
    Wafer,
    4801a
    Wafer,
    4802
    Schaltungsabschnitt,
    4803
    Abstand,
    4803a
    Abstand,
    5200
    tragbare Spielkonsole,
    5201
    Gehäuse,
    5202
    Anzeigeabschnitt,
    5203
    Knopf,
    5300
    Desktop-Informationsendgerät,
    5301
    Hauptteil,
    5302
    Display,
    5303
    Tastatur,
    5500
    Informationsendgerät,
    5510
    Gehäuse,
    5511
    Anzeigeabschnitt,
    5600
    TV,
    5650
    Antenne,
    5670
    Funkturm,
    5675A
    Funkwelle,
    5675B
    Funkwelle,
    5680
    Rundfunksender,
    5700
    Fahrzeug,
    5800
    elektrischer Gefrier-Kühlschrank,
    5801
    Gehäuse,
    5802
    Kühlschranktür,
    5803
    Gefrierschranktür,
    5901
    Gehäuse,
    5902
    Anzeigeabschnitt,
    5903
    Bedienknopf,
    5904
    Bedienelement,
    5905
    Band,
    6100
    erweitertes Gerät,
    6101
    Gehäuse,
    6102
    Kappe,
    6103
    USB-Stecker,
    6104
    Substrat,
    6105
    Chip,
    6106
    Steuerungschip,
    6240
    Digitalkamera,
    6241
    Gehäuse,
    6242
    Anzeigeabschnitt,
    6243
    Bedienknopf,
    6244
    Auslöser,
    6246
    Linse,
    6300
    Videokamera,
    6301
    erstes Gehäuse,
    6302
    zweites Gehäuse,
    6303
    Anzeigeabschnitt,
    6304
    Bedientaste,
    6305
    Linse,
    6306
    Gelenk,
    6431
    Gehäuse,
    6432
    Anzeigeabschnitt,
    6433
    Handflächenabdruck-leseabschnitt,
    6434
    Leitung,
    6435
    Hand,
    7520
    Hauptteil,
    7522
    Steuerung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • M. Kang et al., „IEEE Journal Of Solid-State Circuits“, 2018, Vol. 53, Nr. 2, S. 642-655 [0004]
    • J. Zhang et al., „IEEE Journal Of Solid-State Circuits“, 2017, Vol. 52, Nr. 4, S. 915-924 [0004]

Claims (17)

  1. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  2. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn in einer ersten Periode ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, sowie die Länge der ersten Periode entsprechend zweiten Daten bestimmt werden.
  3. Halbleitervorrichtung nach Anspruch 2, wobei die erste Periode eine zweite Periode und eine dritte Periode umfasst, die erste Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der zweiten Periode das Potential auf dem ersten Pegel oder das Potential auf dem zweiten Pegel sowohl an die erste Schaltung als auch an die zweite Schaltung ausgibt, die erste Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der dritten Periode das Potential auf dem ersten Pegel oder das Potential auf dem zweiten Pegel sowohl an die erste Schaltung als auch an die zweite Schaltung ausgibt, und die Länge der dritten Periode das Doppelte der Länge der zweiten Periode ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Schaltung einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor und einen zweiten Kondensator umfasst, der erste Halteabschnitt den ersten Transistor und den ersten Kondensator umfasst, der zweite Halteabschnitt den vierten Transistor und den zweiten Kondensator umfasst, ein erster Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Treibertransistors verbunden ist, ein zweiter Anschluss des ersten Transistors elektrisch mit der ersten Leitung verbunden ist, ein erster Anschluss des ersten Treibertransistors elektrisch mit einem ersten Anschluss des zweiten Transistors und einem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit der ersten Leitung verbunden ist, ein Gate des zweiten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des dritten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein erster Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des zweiten Kondensators und einem Gate des zweiten Treibertransistors verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein erster Anschluss des zweiten Treibertransistors elektrisch mit einem ersten Anschluss des fünften Transistors und einem ersten Anschluss des sechsten Transistors verbunden ist, ein zweiter Anschluss des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des fünften Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit der ersten Leitung verbunden ist, und ein Gate des sechsten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die erste Schaltung einen siebten Transistor umfasst, die zweite Schaltung einen achten Transistor umfasst, ein erster Anschluss des siebten Transistors elektrisch mit dem ersten Anschluss des ersten Treibertransistors, dem ersten Anschluss des zweiten Transistors und dem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des siebten Transistors elektrisch entweder mit dem ersten Anschluss oder mit dem zweiten Anschluss des ersten Transistors verbunden ist, ein erster Anschluss des achten Transistors elektrisch mit dem ersten Anschluss des zweiten Treibertransistors, dem ersten Anschluss des fünften Transistors und dem ersten Anschluss des sechsten Transistors verbunden ist, ein zweiter Anschluss des achten Transistors elektrisch entweder mit dem ersten Anschluss oder mit dem zweiten Anschluss des vierten Transistors verbunden ist, und ein Gate des ersten Transistors elektrisch mit einem Gate des vierten Transistors, einem Gate des siebten Transistors und einem Gate des achten Transistors verbunden ist.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Schaltung einen ersten Transistor, einen zweiten Transistor, einen dritten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung einen vierten Transistor, einen fünften Transistor, einen sechsten Transistor und einen zweiten Kondensator umfasst, der erste Halteabschnitt den ersten Transistor und den ersten Kondensator umfasst, der zweite Halteabschnitt den vierten Transistor und den zweiten Kondensator umfasst, ein erster Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Treibertransistors verbunden ist, ein erster Anschluss des ersten Treibertransistors elektrisch mit einem zweiten Anschluss des ersten Transistors, einem ersten Anschluss des zweiten Transistors und einem ersten Anschluss des dritten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit der ersten Leitung verbunden ist, ein Gate des zweiten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des dritten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des dritten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist, ein erster Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des zweiten Kondensators und einem Gate des zweiten Treibertransistors verbunden ist, ein erster Anschluss des zweiten Treibertransistors elektrisch mit einem zweiten Anschluss des vierten Transistors, einem ersten Anschluss des fünften Transistors und einem ersten Anschluss des sechsten Transistors verbunden ist, ein zweiter Anschluss des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist, ein Gate des fünften Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein zweiter Anschluss des sechsten Transistors elektrisch mit der ersten Leitung verbunden ist, und ein Gate des sechsten Transistors elektrisch mit der zweiten Eingangsleitung verbunden ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die erste Schaltung einen dritten Halteabschnitt und einen dritten Treibertransistor umfasst, die zweite Schaltung einen vierten Halteabschnitt und einen vierten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer dritten Leitung verbunden ist, die zweite Schaltung elektrisch mit der dritten Leitung verbunden ist, der dritte Halteabschnitt eine Funktion zum Halten eines dritten Potentials aufweist, das einem dritten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des dritten Treibertransistors fließt, der vierte Halteabschnitt eine Funktion zum Halten eines vierten Potentials aufweist, das einem vierten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des vierten Treibertransistors fließt, der dritte Treibertransistor eine Funktion zum Fließenlassen des dritten Stroms, der dem gehaltenen dritten Potential entspricht, zwischen der Source und dem Drain des dritten Treibertransistors aufweist, der vierte Treibertransistor eine Funktion zum Fließenlassen des vierten Stroms, der dem gehaltenen vierten Potential entspricht, zwischen der Source und dem Drain des vierten Treibertransistors aufweist, und die Halbleitervorrichtung derart funktioniert, dass sie entsprechend einem Signal, das in die dritte Leitung eingegeben wird, den ersten Strom, der in eine der ersten Leitung und der zweiten Leitung fließt, auf den dritten Strom umschaltet und den zweiten Strom, der in die andere der ersten Leitung und der zweiten Leitung fließt, auf den vierten Strom umschaltet.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die ferner eine dritte Schaltung, eine vierte Schaltung und eine fünfte Schaltung umfasst, wobei die dritte Schaltung aufweist: eine Funktion zum Zuführen des ersten Stroms, der den ersten Daten entspricht, durch die erste Leitung zu der ersten Schaltung; und eine Funktion zum Zuführen des zweiten Stroms, der den ersten Daten entspricht, durch die zweite Leitung zu der zweiten Schaltung, die vierte Schaltung aufweist: eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die erste Eingangsleitung; und eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die zweite Eingangsleitung, und die fünfte Schaltung derart funktioniert, dass sie einen Strom, der von der ersten Leitung fließt, mit demjenigen, der von der zweiten Leitung fließt, vergleicht und ein Potential, das einem Produkt der ersten Daten und der zweiten Daten entspricht, aus einem Ausgangsanschluss der fünften Schaltung ausgibt.
  9. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt, einen ersten Treibertransistor und einen dritten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt, einen zweiten Treibertransistor und einen vierten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer dritten Eingangsleitung, einer vierten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der dritten Eingangsleitung, der vierten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, der dritte Treibertransistor eine Funktion zum Fließenlassen des dritten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen einer Source und einem Drain des dritten Treibertransistors aufweist, der vierte Treibertransistor eine Funktion zum Fließenlassen des vierten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen einer Source und einem Drain des vierten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die erste Leitung, wenn das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des dritten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die erste Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des vierten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, der erste Strom, der zweite Strom, der dritte Strom und der vierte Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung, die zweite Eingangsleitung, die dritte Eingangsleitung und die vierte Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  10. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt, einen ersten Treibertransistor und einen dritten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt, einen zweiten Treibertransistor und einen vierten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung, einer zweiten Eingangsleitung, einer dritten Eingangsleitung, einer vierten Eingangsleitung, einer ersten Leitung und einer zweiten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung, der zweiten Eingangsleitung, der dritten Eingangsleitung, der vierten Eingangsleitung, der ersten Leitung und der zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, der dritte Treibertransistor eine Funktion zum Fließenlassen des dritten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen einer Source und einem Drain des dritten Treibertransistors aufweist, der vierte Treibertransistor eine Funktion zum Fließenlassen des vierten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen einer Source und einem Drain des vierten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn in einer ersten Periode ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird und ein Potential auf einem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des ersten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des dritten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des dritten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des zweiten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die zweite Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird; eine Funktion zum Ausgeben des vierten Stroms an die erste Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem ersten Pegel in die vierte Eingangsleitung eingegeben wird; und eine Funktion zum Ausgeben des vierten Stroms weder an die erste Leitung noch an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die dritte Eingangsleitung eingegeben wird und das Potential auf dem zweiten Pegel in die vierte Eingangsleitung eingegeben wird, der erste Strom, der zweite Strom, der dritte Strom und der vierte Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung, die zweite Eingangsleitung, die dritte Eingangsleitung und die vierte Eingangsleitung eingegeben werden, sowie die Länge der ersten Periode entsprechend zweiten Daten bestimmt werden.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die erste Periode eine zweite Periode und eine dritte Periode umfasst, die erste Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die dritte Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die vierte Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die erste Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die zweite Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die dritte Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die vierte Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, und die Länge der dritten Periode das Doppelte der Länge der zweiten Periode ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 9 bis 11, die ferner eine dritte Schaltung, eine vierte Schaltung und eine fünfte Schaltung umfasst, wobei die dritte Schaltung aufweist: eine Funktion zum Zuführen des ersten Stroms, der den ersten Daten entspricht, durch die erste Leitung zu der ersten Schaltung; und eine Funktion zum Zuführen des zweiten Stroms, der den ersten Daten entspricht, durch die zweite Leitung zu der zweiten Schaltung, die vierte Schaltung aufweist: eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die erste Eingangsleitung; eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die zweite Eingangsleitung; eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die dritte Eingangsleitung; und eine Funktion zum Eingeben des Potentials auf dem ersten Pegel oder des Potentials auf dem zweiten Pegel entsprechend den zweiten Daten in die vierte Eingangsleitung, und die fünfte Schaltung derart funktioniert, dass sie einen Strom, der von der ersten Leitung fließt, mit demjenigen, der von der zweiten Leitung fließt, vergleicht und ein Potential, das einem Produkt der ersten Daten und der zweiten Daten entspricht, aus einem Ausgangsanschluss der fünften Schaltung ausgibt.
  13. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung und einer ersten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung und einer zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des ersten Stroms an die erste Leitung, wenn ein Potential auf einem zweiten Pegel in die erste Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des zweiten Stroms an die zweite Leitung, wenn das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  14. Halbleitervorrichtung, die umfasst: eine erste Schaltung; und eine zweite Schaltung, wobei die erste Schaltung einen ersten Halteabschnitt und einen ersten Treibertransistor umfasst, die zweite Schaltung einen zweiten Halteabschnitt und einen zweiten Treibertransistor umfasst, die erste Schaltung elektrisch mit einer ersten Eingangsleitung und einer ersten Leitung verbunden ist, die zweite Schaltung elektrisch mit der ersten Eingangsleitung und einer zweiten Leitung verbunden ist, der erste Halteabschnitt eine Funktion zum Halten eines ersten Potentials aufweist, das einem ersten Strom entspricht, der von der ersten Leitung in einen Bereich zwischen einer Source und einem Drain des ersten Treibertransistors fließt, der zweite Halteabschnitt eine Funktion zum Halten eines zweiten Potentials aufweist, das einem zweiten Strom entspricht, der von der zweiten Leitung in einen Bereich zwischen einer Source und einem Drain des zweiten Treibertransistors fließt, der erste Treibertransistor eine Funktion zum Fließenlassen des ersten Stroms, der dem gehaltenen ersten Potential entspricht, zwischen der Source und dem Drain des ersten Treibertransistors aufweist, der zweite Treibertransistor eine Funktion zum Fließenlassen des zweiten Stroms, der dem gehaltenen zweiten Potential entspricht, zwischen der Source und dem Drain des zweiten Treibertransistors aufweist, die erste Schaltung aufweist: eine Funktion zum Ausgeben des ersten Stroms an die erste Leitung, wenn in einer ersten Periode ein Potential auf einem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des ersten Stroms an die erste Leitung, wenn in der ersten Periode ein Potential auf einem zweiten Pegel in die erste Eingangsleitung eingegeben wird, die zweite Schaltung aufweist: eine Funktion zum Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem ersten Pegel in die erste Eingangsleitung eingegeben wird; und eine Funktion zum Nicht-Ausgeben des zweiten Stroms an die zweite Leitung, wenn in der ersten Periode das Potential auf dem zweiten Pegel in die erste Eingangsleitung eingegeben wird, der erste Strom und der zweite Strom jeweils eine Strommenge, die ersten Daten entspricht, aufweisen, und das Potential auf dem ersten Pegel und das Potential auf dem zweiten Pegel, welche in die erste Eingangsleitung und die zweite Eingangsleitung eingegeben werden, entsprechend zweiten Daten bestimmt werden.
  15. Halbleitervorrichtung nach Anspruch 14, wobei die erste Periode eine zweite Periode und eine dritte Periode umfasst, die erste Eingangsleitung derart funktioniert, dass sie in der zweiten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, die erste Eingangsleitung derart funktioniert, dass sie in der dritten Periode sowohl die erste Schaltung als auch die zweite Schaltung mit dem Potential auf dem ersten Pegel oder dem Potential auf dem zweiten Pegel versorgt, und die Länge der dritten Periode das Doppelte der Länge der zweiten Periode ist.
  16. Halbleitervorrichtung nach einem der Ansprüche 13 bis 15, wobei die erste Schaltung einen ersten Transistor, einen zweiten Transistor und einen ersten Kondensator umfasst, die zweite Schaltung einen vierten Transistor, einen fünften Transistor und einen zweiten Kondensator umfasst, der erste Halteabschnitt den ersten Transistor und den ersten Kondensator umfasst, der zweite Halteabschnitt den vierten Transistor und den zweiten Kondensator umfasst, ein erster Anschluss des ersten Transistors elektrisch mit einem ersten Anschluss des ersten Kondensators und einem Gate des ersten Treibertransistors verbunden ist, ein zweiter Anschluss des ersten Transistors elektrisch mit der ersten Leitung verbunden ist, ein erster Anschluss des ersten Treibertransistors elektrisch mit einem ersten Anschluss des zweiten Transistors verbunden ist, ein zweiter Anschluss des zweiten Transistors elektrisch mit der ersten Leitung verbunden ist, ein Gate des zweiten Transistors elektrisch mit der ersten Eingangsleitung verbunden ist, ein erster Anschluss des vierten Transistors elektrisch mit einem ersten Anschluss des zweiten Kondensators und einem Gate des zweiten Treibertransistors verbunden ist, ein zweiter Anschluss des vierten Transistors elektrisch mit der zweiten Leitung verbunden ist, ein erster Anschluss des zweiten Treibertransistors elektrisch mit einem ersten Anschluss des fünften Transistors verbunden ist, ein zweiter Anschluss des fünften Transistors elektrisch mit der zweiten Leitung verbunden ist, und ein Gate des fünften Transistors elektrisch mit der ersten Eingangsleitung verbunden ist.
  17. Elektronisches Gerät, das umfasst: die Halbleitervorrichtung nach einem der Ansprüche 1 bis 16; und ein Gehäuse, wobei die Halbleitervorrichtung eine Berechnung eines neuronalen Netzes ausführt.
DE112020000823.1T 2019-02-15 2020-02-03 Halbleitervorrichtung und elektronisches Gerät Pending DE112020000823T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-025723 2019-02-15
JP2019025723 2019-02-15
PCT/IB2020/050821 WO2020165685A1 (ja) 2019-02-15 2020-02-03 半導体装置、及び電子機器

Publications (1)

Publication Number Publication Date
DE112020000823T5 true DE112020000823T5 (de) 2021-11-04

Family

ID=72044717

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020000823.1T Pending DE112020000823T5 (de) 2019-02-15 2020-02-03 Halbleitervorrichtung und elektronisches Gerät

Country Status (7)

Country Link
US (2) US11776586B2 (de)
JP (2) JP7443263B2 (de)
KR (1) KR20210125004A (de)
CN (1) CN113383342A (de)
DE (1) DE112020000823T5 (de)
TW (1) TW202032407A (de)
WO (1) WO2020165685A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116864510A (zh) * 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
US20220228265A1 (en) * 2021-01-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for dynamically adjusting thin-film deposition parameters

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467259A (ja) 1990-07-09 1992-03-03 Hitachi Ltd 情報処理装置
JP4393980B2 (ja) 2004-06-14 2010-01-06 シャープ株式会社 表示装置
US11568223B2 (en) 2017-04-14 2023-01-31 Semiconductor Energy Laboratory Co., Ltd. Neural network circuit
WO2018211349A1 (ja) 2017-05-19 2018-11-22 株式会社半導体エネルギー研究所 半導体装置
JP6935242B2 (ja) * 2017-06-16 2021-09-15 株式会社半導体エネルギー研究所 半導体装置、演算回路及び電子機器
WO2019207404A1 (ja) * 2018-04-26 2019-10-31 株式会社半導体エネルギー研究所 半導体装置
KR20210020934A (ko) 2018-06-15 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN112868017A (zh) 2018-10-19 2021-05-28 株式会社半导体能源研究所 半导体装置及电子设备
JP7441175B2 (ja) 2018-11-08 2024-02-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Zhang et al., „IEEE Journal Of Solid-State Circuits", 2017, Vol. 52, Nr. 4, S. 915-924
M. Kang et al., „IEEE Journal Of Solid-State Circuits", 2018, Vol. 53, Nr. 2, S. 642-655

Also Published As

Publication number Publication date
JPWO2020165685A1 (de) 2020-08-20
US20240046967A1 (en) 2024-02-08
CN113383342A (zh) 2021-09-10
JP7443263B2 (ja) 2024-03-05
US20220165311A1 (en) 2022-05-26
WO2020165685A1 (ja) 2020-08-20
US11776586B2 (en) 2023-10-03
KR20210125004A (ko) 2021-10-15
JP2024061728A (ja) 2024-05-08
TW202032407A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
DE112019005195T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112017003898T5 (de) Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem
DE112016000146T5 (de) Halbleitervorrichtung und elektronische Vorrichtung
DE112015002423T5 (de) Herstellungsverfahren einer Halbleitervorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112017001203T5 (de) Halbleitervorrichtung
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112017005330T5 (de) Halbleitervorrichtung
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018006639T5 (de) Speichervorrichtung
DE112019002901T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112020000823T5 (de) Halbleitervorrichtung und elektronisches Gerät
JP2024055903A (ja) 半導体装置
DE112018003263T5 (de) Speichervorrichtung
DE112021003900T5 (de) Halbleitervorrichtung und elektronisches Gerät
DE112018005590T5 (de) Additionsverfahren, Halbleitervorrichtung und elektronisches Gerät
DE102023109306A1 (de) Halbleitervorrichtung
DE112018001295T5 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
WO2021229373A1 (ja) 半導体装置、及び電子機器
JP7480133B2 (ja) 半導体装置、及び電子機器
DE112020001142T5 (de) KI-System und Betriebsverfahren von KI-System
DE112021004474T5 (de) Halbleitervorrichtung
DE112020004469T5 (de) Halbleitervorrichtung