DE112017005330T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112017005330T5
DE112017005330T5 DE112017005330.7T DE112017005330T DE112017005330T5 DE 112017005330 T5 DE112017005330 T5 DE 112017005330T5 DE 112017005330 T DE112017005330 T DE 112017005330T DE 112017005330 T5 DE112017005330 T5 DE 112017005330T5
Authority
DE
Germany
Prior art keywords
oxide
insulator
transistor
semiconductor device
over
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112017005330.7T
Other languages
English (en)
Inventor
Yuta ENDO
Hiromi SAWAI
Hajime Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE112017005330T5 publication Critical patent/DE112017005330T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

Es wird eine leistungsfähige und sehr zuverlässige Halbleitervorrichtung bereitgestellt. Die Halbleitervorrichtung beinhaltet ein erstes Oxid, eine Source-Elektrode, eine Drain-Elektrode, ein zweites Oxid über dem ersten Oxid, der Source-Elektrode und der Drain-Elektrode, einen Gate-Isolierfilm über dem zweiten Oxid sowie eine Gate-Elektrode über dem Gate-Isolierfilm. Die Source-Elektrode ist elektrisch mit dem ersten Oxid verbunden. Die Drain-Elektrode ist elektrisch mit dem ersten Oxid verbunden. Das erste Oxid und das zweite Oxid enthalten jeweils In, ein Element M (M ist Al, Ga, Y oder Sn) und Zn. Das erste Oxid und das zweite Oxid enthalten jeweils mehr In-Atome als Atome des Elements M. Ein Atomverhältnis des In zum Zn und Element M in dem ersten Oxid ist gleich oder ähnlich einem Atomverhältnis des In zum Zn und Element M in dem zweiten Oxid.

Description

  • Technisches Gebiet
  • Ausführungsformen der vorliegenden Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Ansteuern der Halbleitervorrichtung. Eine weitere Ausführungsform der vorliegenden Erfindung betrifft einen Halbleiterwafer, ein Modul und ein elektronisches Gerät.
  • In dieser Beschreibung und dergleichen bezieht sich eine Halbleitervorrichtung auf jede Vorrichtung, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Es können eine Anzeigevorrichtung (z. B. eine Flüssigkristallanzeigevorrichtung und eine lichtemittierende Anzeigevorrichtung), eine Projektionsvorrichtung, eine Beleuchtungsvorrichtung, eine elektrooptische Vorrichtung, eine Energiespeichervorrichtung, eine Speichervorrichtung, eine Halbleiterschaltung, eine Abbildungsvorrichtung, ein elektronisches Gerät und dergleichen eine Halbleitervorrichtung beinhalten.
  • Es sei angemerkt, dass eine Ausführungsform der vorliegenden Erfindung nicht auf das vorstehende technische Gebiet beschränkt ist. Eine Ausführungsform der Erfindung, die in dieser Beschreibung und dergleichen offenbart wird, betrifft einen Gegenstand, ein Verfahren oder ein Herstellungsverfahren. Eine Ausführungsform der vorliegenden Erfindung betrifft einen Prozess, eine Maschine, ein Erzeugnis oder eine Zusammensetzung.
  • Stand der Technik
  • Eine Technik, mit der ein Transistor unter Verwendung eines Halbleiterdünnfilms ausgebildet wird, hat Aufmerksamkeit erregt. Der Transistor wird für eine Vielzahl von elektronischen Geräten verwendet, wie beispielsweise eine integrierte Schaltung (integrated circuit, IC) und eine Bildanzeigevorrichtung (auch einfach als Anzeigevorrichtung bezeichnet). Auf Silizium basierende Halbleitermaterialien sind als Materialien für Halbleiterdünnfilme, die für Transistoren verwendet werden können, weithin bekannt. Als andere Materialien haben Oxidhalbleiter Aufmerksamkeit erregt.
  • Beispielsweise sind Techniken offenbart worden, mit denen eine Anzeigevorrichtung unter Verwendung eines Transistors hergestellt wird, dessen Aktivschicht aus Zinkoxid oder einem Oxid auf In-Ga-Zn-Basis als Oxidhalbleiter ausgebildet ist (siehe Patentdokumente 1 und 2).
  • In den letzten Jahren ist eine Technik offenbart worden, mit der eine integrierte Schaltung einer Speichervorrichtung unter Verwendung eines Transistors, der einen Oxidhalbleiter enthält, hergestellt wird (siehe Patentdokument 3). Außerdem werden nicht nur Speichervorrichtungen, sondern auch arithmetische Vorrichtungen und dergleichen unter Verwendung von Transistoren, die Oxidhalbleiter enthalten, hergestellt.
  • [Referenzen]
  • [Patentdokumente]
    • Patentdokument 1: Japanische Patentoffenlegungsschrift Nr. 2007-123861
    • Patentdokument 2: Japanische Patentoffenlegungsschrift Nr. 2007-096055
    • Patentdokument 3: Japanische Patentoffenlegungsschrift Nr. 2011-119674
  • Offenbarung der Erfindung
  • Eine Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine sehr zuverlässige Halbleitervorrichtung bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die miniaturisiert oder hoch integriert werden kann. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die mit hoher Produktivität hergestellt werden kann.
  • Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, Daten mit hoher Geschwindigkeit zu schreiben. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung mit hoher Designflexibilität bereitzustellen. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine Halbleitervorrichtung bereitzustellen, die dazu geeignet ist, den Stromverbrauch zu reduzieren. Eine weitere Aufgabe einer Ausführungsform der vorliegenden Erfindung ist, eine neuartige Halbleitervorrichtung bereitzustellen.
  • Es sei angemerkt, dass die Beschreibung dieser Aufgaben dem Vorhandensein weiterer Aufgaben nicht im Wege steht. Bei einer Ausführungsform der vorliegenden Erfindung ist es unnötig, sämtliche Aufgaben zu erfüllen. Weitere Aufgaben werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Ein Transistor, der in einer Halbleitervorrichtung enthalten ist, muss vorteilhafte elektrische Eigenschaften und eine hohe Zuverlässigkeit aufweisen. Zum Beispiel beeinflussen die Zustände eines Bereichs, in dem ein Kanal eines Transistors gebildet wird (als Kanalbildungsbereich bezeichnet), und seiner Umgebung stark die elektrischen Eigenschaften und Zuverlässigkeit des Transistors. Deshalb ist es in dem Kanalbildungsbereich und seiner Umgebung wichtig, Faktoren für die Verschlechterung der elektrischen Eigenschaften, wie z. B. Defekte und Verunreinigungen, und Faktoren für eine Abnahme der Zuverlässigkeit soweit wie möglich zu verringern.
  • Einer Ausführungsform der vorliegenden Erfindung entsprechend werden Defekte und Verunreinigungen in dem Kanalbildungsbereich und seiner Umgebung verringert, so dass eine Halbleitervorrichtung, die einen Transistor mit vorteilhaften elektrischen Eigenschaften und hoher Zuverlässigkeit beinhaltet, erhalten werden kann.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die ein erstes Oxid, eine Source-Elektrode, eine Drain-Elektrode, ein zweites Oxid über dem ersten Oxid, der Source-Elektrode und der Drain-Elektrode, einen Gate-Isolierfilm über dem zweiten Oxid sowie eine Gate-Elektrode über dem Gate-Isolierfilm beinhaltet. Die Source-Elektrode ist elektrisch mit dem ersten Oxid verbunden. Die Drain-Elektrode ist elektrisch mit dem ersten Oxid verbunden. Das erste Oxid und das zweite Oxid enthalten jeweils In, ein Element M (M ist AI, Ga, Y oder Sn) und Zn. Das erste Oxid und das zweite Oxid enthalten jeweils mehr In-Atome als Atome des Elements M. Ein Atomverhältnis des In zum Zn und Element M in dem ersten Oxid ist gleich oder ähnlich einem Atomverhältnis des In zum Zn und Element M in dem zweiten Oxid.
  • Eine Differenz zwischen einer Elektronenaffinität des ersten Oxids und einer Elektronenaffinität des zweiten Oxids ist größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV.
  • Das zweite Oxid ist elektrisch mit der Source-Elektrode verbunden.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die ein erstes Oxid, eine Source-Elektrode, eine Drain-Elektrode, ein zweites Oxid über dem ersten Oxid, der Source-Elektrode und der Drain-Elektrode, ein drittes Oxid über dem zweiten Oxid, einen Gate-Isolierfilm über dem dritten Oxid sowie eine Gate-Elektrode über dem Gate-Isolierfilm beinhaltet. Die Source-Elektrode ist elektrisch mit dem ersten Oxid verbunden. Die Drain-Elektrode ist elektrisch mit dem ersten Oxid verbunden. Das erste Oxid, das zweite Oxid und das dritte Oxid enthalten jeweils In, ein Element M (M ist AI, Ga, Y oder Sn) und Zn. Das erste Oxid und das zweite Oxid enthalten jeweils mehr In-Atome als Atome des Elements M. Das dritte Oxid enthält mehr Atome des Elements M als In-Atome. Ein Atomverhältnis des In zum Zn und Element M in dem ersten Oxid ist gleich oder ähnlich einem Atomverhältnis des In zum Zn und Element M in dem zweiten Oxid.
  • Eine Differenz zwischen einer Elektronenaffinität des ersten Oxids und einer Elektronenaffinität des zweiten Oxids ist größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV. Eine Elektronenaffinität des dritten Oxids ist niedriger als die Elektronenaffinität des zweiten Oxids. Eine Differenz zwischen der Elektronenaffinität des dritten Oxids und der Elektronenaffinität des zweiten Oxids ist größer als oder gleich 0,2 eV und kleiner als oder gleich 0,4 eV.
  • Das zweite Oxid ist elektrisch mit der Source-Elektrode verbunden.
  • Eine Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die ein erstes Oxid, ein zweites Oxid über dem ersten Oxid, eine Source-Elektrode, eine Drain-Elektrode, ein drittes Oxid über dem zweiten Oxid, der Source-Elektrode und der Drain-Elektrode, einen Gate-Isolierfilm über dem dritten Oxid sowie eine Gate-Elektrode über dem Gate-Isolierfilm beinhaltet. Die Source-Elektrode ist elektrisch mit dem zweiten Oxid verbunden. Die Drain-Elektrode ist elektrisch mit dem zweiten Oxid verbunden. Das erste Oxid, das zweite Oxid und das dritte Oxid enthalten jeweils In, ein Element M (M ist AI, Ga, Y oder Sn) und Zn. Das zweite Oxid und das dritte Oxid enthalten jeweils mehr In-Atome als Atome des Elements M. Ein Atomverhältnis des In zum Zn und Element M in dem zweiten Oxid ist gleich oder ähnlich einem Atomverhältnis des In zum Zn und Element M in dem dritten Oxid.
  • Eine Differenz zwischen einer Elektronenaffinität des zweiten Oxids und einer Elektronenaffinität des dritten Oxids ist größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV.
  • Das dritte Oxid ist elektrisch mit der Source-Elektrode verbunden.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Modul, das die vorstehend beschriebene Halbleitervorrichtung und eine gedruckte Leiterplatte beinhaltet.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein elektronisches Gerät, das die vorstehend beschriebene Halbleitervorrichtung, das Modul und einen Lautsprecher oder eine Bedientaste beinhaltet.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Halbleiterwafer, der eine Vielzahl der Halbleitervorrichtungen und einen Bereich zur Vereinzelung beinhaltet.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden eines ersten Oxids durch ein Sputterverfahren unter Verwendung eines ersten Targets; Ausbilden eines zweiten Oxids über dem ersten Oxid durch ein Sputterverfahren unter Verwendung eines zweiten Targets; Ausbilden eines ersten Leiters und eines zweiten Leiters über dem zweiten Oxid; Ausbilden eines dritten Oxids über dem zweiten Oxid, dem ersten Leiter und dem zweiten Leiter durch ein Sputterverfahren unter Verwendung eines dritten Targets; Ausbilden eines Isolators über dem dritten Oxid; und Ausbilden eines dritten Leiters über dem Isolator. Das erste Target, das zweite Target und das dritte Target enthalten jeweils mindestens zwei Arten von Metallelementen. Ein Atomverhältnis von Metallelementen in dem zweiten Target ist gleich oder ähnlich einem Atomverhältnis von Metallelementen in dem dritten Target.
  • Das zweite Target und das dritte Target enthalten jeweils In, ein Element M (M ist AI, Ga, Y oder Sn) und Zn. Das zweite Target und das dritte Target enthalten jeweils vorzugsweise mehr In-Atome als Atome des Elements M.
  • Das erste Oxid und das zweite Oxid werden vorzugsweise in dieser Reihenfolge unter reduziertem Druck ausgebildet.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden eines ersten Oxids durch ein Sputterverfahren unter Verwendung eines ersten Targets; Ausbilden eines zweiten Oxids über dem ersten Oxid durch ein Sputterverfahren unter Verwendung eines zweiten Targets; Ausbilden eines ersten Leiters und eines zweiten Leiters über dem zweiten Oxid; Ausbilden eines dritten Oxids über dem zweiten Oxid, dem ersten Leiter und dem zweiten Leiter durch ein Sputterverfahren unter Verwendung eines dritten Targets; Ausbilden eines vierten Oxids über dem dritten Oxid durch ein Sputterverfahren unter Verwendung eines vierten Targets; Ausbilden eines Isolators über dem vierten Oxid; und Ausbilden eines dritten Leiters über dem Isolator. Das erste Target, das zweite Target, das dritte Target und das vierte Target enthalten jeweils mindestens zwei Arten von Metallelementen. Ein Atomverhältnis von Metallelementen in dem zweiten Target ist gleich oder ähnlich einem Atomverhältnis von Metallelementen in dem dritten Target.
  • Es ist vorzuziehen, dass jedes der ersten bis vierten Targets In, ein Element M (M ist AI, Ga, Y oder Sn) und Zn enthält, dass das zweite Target und das dritte Target jeweils mehr In-Atome als Atome des Elements M enthalten und dass das vierte Target mehr Atome des Elements M als In-Atome enthält.
  • Das erste Oxid und das zweite Oxid werden vorzugsweise in dieser Reihenfolge unter reduziertem Druck ausgebildet.
  • Das dritte Oxid und das vierte Oxid werden vorzugsweise in dieser Reihenfolge unter reduziertem Druck ausgebildet.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Moduls. Das Modul beinhaltet eine gedruckte Leiterplatte und eine Halbleitervorrichtung, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung hergestellt wird.
  • Eine Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines elektronischen Geräts. Das elektronische Gerät beinhaltet eine Halbleitervorrichtung, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung hergestellt wird, ein Modul, das durch das Verfahren zum Herstellen eines Moduls hergestellt wird, und einen Lautsprecher oder eine Bedientaste.
  • Eine Halbleitervorrichtung mit vorteilhaften elektrischen Eigenschaften kann bereitgestellt werden. Eine sehr zuverlässige Halbleitervorrichtung kann bereitgestellt werden. Es kann eine Halbleitervorrichtung bereitgestellt werden, die miniaturisiert oder hoch integriert werden kann. Es kann eine Halbleitervorrichtung bereitgestellt werden, die mit hoher Produktivität hergestellt werden kann.
  • Es kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, Daten für eine lange Zeit zu halten. Es kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, Daten mit hoher Geschwindigkeit zu schreiben. Eine Halbleitervorrichtung mit hoher Designflexibilität kann bereitgestellt werden. Es kann eine Halbleitervorrichtung bereitgestellt werden, die dazu geeignet ist, den Stromverbrauch zu reduzieren. Eine neuartige Halbleitervorrichtung kann bereitgestellt werden.
  • Es sei angemerkt, dass die Beschreibung dieser Wirkungen dem Vorhandensein weiterer Wirkungen nicht im Wege steht. Eine Ausführungsform der vorliegenden Erfindung muss nicht alle oben angegebenen Wirkungen aufweisen. Weitere Wirkungen werden aus der Erläuterung der Beschreibung, der Zeichnungen, der Patentansprüche und dergleichen ersichtlich und können davon abgeleitet werden.
  • Figurenliste
    • 1A bis 1C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 2A bis 2C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 3A bis 3C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 4A bis 4C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 5A bis 5C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 6A bis 6C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 7A bis 7C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 8A bis 8C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 9A bis 9C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 10A bis 10C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 11A bis 11C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 12A bis 12C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 13A bis 13C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 14A bis 14C stellen ein Verfahren zum Herstellen eines Transistors einer Ausführungsform der vorliegenden Erfindung dar.
    • 15A bis 15C sind eine Draufsicht und Querschnittsansichten, welche einen Transistor einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 16 zeigt eine Energiebandstruktur eines Oxids.
    • 17 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 18 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 19 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 20 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 21 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 22 ist eine Querschnittsansicht, die eine Struktur einer Speichervorrichtung einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 23A und 23B sind Draufsichten, die einen Halbleiterwafer einer Ausführungsform der vorliegenden Erfindung darstellen.
    • 24A ist ein Ablaufdiagramm, das ein Beispiel für einen Herstellungsprozess einer elektronisch Komponente zeigt, und 24B ist eine schematische perspektivische Ansicht der elektronischen Komponente.
    • 25A bis 25F stellen elektronische Geräte von Ausführungsformen der vorliegenden Erfindung dar.
    • 26A und 26B zeigen Id-Vg-Eigenschaften in einem Beispiel.
    • 27A und 27B sind Diagramme, die die +GBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
    • 28A und 28B sind Diagramme, die die +GBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
    • 29A und 29B sind Diagramme, die die +GBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
    • 30A und 30B sind Diagramme, die +DBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
    • 31A und 31B sind Diagramme, die die -BGBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
    • 32A und 32B sind Diagramme, die die +DGBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
    • 33A und 33B sind Diagramme, die die -GBT-Stresszeit-Abhängigkeit von Δlds bzw. ΔVsh im Beispiel zeigen.
  • Beste Art zur Ausführung der Erfindung
  • Nachfolgend werden Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben. Es sei angemerkt, dass die Ausführungsformen in verschiedenen Modi ausgeführt werden können, und es erschließt sich einem Fachmann ohne Weiteres, dass Modi und Details auf verschiedene Weise geändert werden können, ohne dabei vom Erfindungsgedanken und Schutzbereich der vorliegenden Erfindung abzuweichen. Deshalb sollte die vorliegende Erfindung nicht als auf die nachfolgende Beschreibung der Ausführungsformen beschränkt angesehen werden.
  • In den Zeichnungen ist die Größe, die Schichtdicke oder der Bereich in einigen Fällen der Klarheit halber übertrieben dargestellt. Deshalb ist die Größe, die Schichtdicke oder der Bereich nicht auf das dargestellte Größenverhältnis beschränkt. Es sei angemerkt, dass die Zeichnungen schematische Ansichten sind, die ideale Beispiele zeigen, und dass Ausführungsformen der vorliegenden Erfindung nicht auf die Formen oder Werte, welche in den Zeichnungen gezeigt sind, beschränkt sind. In den Zeichnungen sind gleiche Abschnitte oder Abschnitte mit ähnlichen Funktionen durch die gleichen Bezugszeichen in unterschiedlichen Zeichnungen gekennzeichnet, und ihre Beschreibung wird nicht wiederholt. Des Weiteren wird das gleiche Schraffurmuster für Abschnitte mit ähnlichen Funktionen verwendet, und in einigen Fällen sind die Abschnitte nicht eigens durch Bezugszeichen gekennzeichnet.
  • Es sei angemerkt, dass Ordnungszahlen, wie z. B. „erstes“ und „zweites“, in dieser Beschreibung und dergleichen der Einfachheit halber verwendet werden und dass sie weder die Reihenfolge von Schritten noch die Anordnungsreihenfolge von Schichten kennzeichnen. Daher kann beispielsweise eine angemessene Beschreibung erfolgen, auch wenn „erstes“ durch „zweites“ oder „drittes“ ersetzt wird. Außerdem sind die Ordnungszahlen in dieser Beschreibung und dergleichen nicht notwendigerweise gleich denjenigen, die eine Ausführungsform der vorliegenden Erfindung spezifizieren.
  • In dieser Beschreibung werden Begriffe zum Beschreiben der Anordnung, wie z. B. „über“, „oberhalb“, „unter“ und „unterhalb“, der Einfachheit halber beim Beschreiben einer Positionsbeziehung zwischen Komponenten anhand von Zeichnungen verwendet. Die Positionsbeziehung zwischen Komponenten wird ferner je nach Bedarf entsprechend der Richtung geändert, in der jede Komponente beschrieben wird. Deshalb gibt es keine Beschränkung hinsichtlich der Begriffe, die in dieser Beschreibung verwendet werden, und eine Beschreibung kann je nach der Situation angemessen erfolgen.
  • Die „Halbleitervorrichtung“ in dieser Beschreibung und dergleichen meint jede Vorrichtung, die unter Nutzung von Halbleitereigenschaften arbeiten kann. Ein Halbleiterelement, wie z. B. ein Transistor, eine Halbleiterschaltung, eine arithmetische Vorrichtung und eine Speichervorrichtung, sind jeweils eine Ausführungsform einer Halbleitervorrichtung. Eine Abbildungsvorrichtung, eine Anzeigevorrichtung, eine Flüssigkristallanzeigevorrichtung, eine lichtemittierende Vorrichtung, eine elektro-optische Vorrichtung, eine Energieerzeugungsvorrichtung (darunter auch eine Dünnschichtsolarzelle, eine organische Dünnschichtsolarzelle und dergleichen) und ein elektronisches Gerät können jeweils eine Halbleitervorrichtung beinhalten.
  • In dieser Beschreibung und dergleichen ist ein Transistor ein Element, das mindestens drei Anschlüsse aufweist, nämlich ein Gate, einen Drain und eine Source. Der Transistor umfasst zusätzlich einen Kanalbildungsbereich zwischen einem Drain (einem Drain-Anschluss, einem Drain-Bereich oder einer Drain-Elektrode) und einer Source (einem Source-Anschluss, einem Source-Bereich oder einer Source-Elektrode), und ein Strom kann durch den Kanalbildungsbereich zwischen der Source und dem Drain fließen. Es sei angemerkt, dass sich in dieser Beschreibung und dergleichen ein Kanalbildungsbereich auf einen Bereich bezieht, durch den ein Strom hauptsächlich fließt.
  • Des Weiteren könnten die Funktionen einer Source und eines Drains miteinander vertauscht werden, wenn beispielsweise Transistoren mit unterschiedlichen Polaritäten zum Einsatz kommen oder die Stromflussrichtung im Schaltungsbetrieb geändert wird. In dieser Beschreibung und dergleichen können also die Begriffe „Source“ und „Drain“ miteinander vertauscht werden.
  • In dieser Beschreibung und dergleichen enthält ein „Siliziumoxynitridfilm“ mehr Sauerstoff als Stickstoff. Zum Beispiel enthält der Siliziumoxynitridfilm vorzugsweise Sauerstoff, Stickstoff, Silizium und Wasserstoff in den Konzentrationsbereichen von 55 At.-% oder höher und 65 At.-% oder niedriger, 1 At.-% oder höher und 20 At.-% oder niedriger, 25 At.-% oder höher und 35 At.-% oder niedriger bzw. 0,1 At.-% oder höher und 10 At.-% oder niedriger. Ferner enthält ein „Siliziumnitridoxidfilm“ mehr Stickstoff als Sauerstoff. Zum Beispiel enthält der Siliziumnitridoxidfilm vorzugsweise Stickstoff, Sauerstoff, Silizium und Wasserstoff in den Konzentrationsbereichen von 55 At.-% oder höher und 65 At.-% oder niedriger, 1 At.-% oder höher und 20 At.-% oder niedriger, 25At.-% oder höher und 35 At.-% oder niedriger bzw. 0,1 At.-% oder höher und 10 At.-% oder niedriger.
  • In dieser Beschreibung und dergleichen können die Begriffe „Film“ und „Schicht“ miteinander vertauscht werden. Beispielsweise kann der Begriff „leitende Schicht“ in einigen Fällen in den Begriff „leitender Film“ umgewandelt werden. In einigen Fällen kann auch der Begriff „isolierender Film“ in den Begriff „isolierende Schicht“ umgewandelt werden.
  • Sofern nicht anders festgelegt, handelt es sich ferner bei Transistoren, die in dieser Beschreibung und dergleichen beschrieben werden, um Feldeffekttransistoren. Sofern nicht anders festgelegt, handelt es sich bei Transistoren, die in dieser Beschreibung und dergleichen beschrieben werden, um n-Kanal-Transistoren. Daher ist, sofern nicht anders festgelegt, die Schwellenspannung (auch als „Vth“ bezeichnet) höher als 0 V.
  • In dieser Beschreibung und dergleichen bedeutet der Begriff „parallel“, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -10° und kleiner als oder gleich 10° ist, und er umfasst daher auch den Fall, in dem der Winkel größer als oder gleich -5° und kleiner als oder gleich 5° ist. Außerdem bedeutet der Begriff „im Wesentlichen parallel“, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich -30° und kleiner als oder gleich 30° ist. Der Begriff „senkrecht“ bedeutet, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 80° und kleiner als oder gleich 100° ist, und er umfasst daher auch den Fall, in dem der Winkel größer als oder gleich 85° und kleiner als oder gleich 95° ist. Außerdem bedeutet der Begriff „im Wesentlichen senkrecht“, dass der Winkel, der zwischen zwei geraden Linien gebildet wird, größer als oder gleich 60° und kleiner als oder gleich 120° ist.
  • In dieser Beschreibung sind trigonale und rhomboedrische Kristallsysteme in einem hexagonalen Kristallsystem mit eingeschlossen.
  • In dieser Beschreibung und dergleichen bedeutet beispielsweise eine explizite Beschreibung „X und Y sind verbunden“, dass X und Y elektrisch verbunden sind, dass X und Y funktional verbunden sind und dass X und Y direkt verbunden sind. Dementsprechend ist, ohne Einschränkung auf eine vorbestimmte Verbindungsbeziehung, beispielsweise auf die in Zeichnungen oder Texten gezeigte Verbindungsbeziehung, eine weitere Verbindungsbeziehung in den Zeichnungen oder den Texten enthalten.
  • Hier stellen X und Y jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film oder eine Schicht) dar.
  • Beispiele für den Fall, in dem X und Y direkt verbunden sind, umfassen den Fall, in dem ein Element, das eine elektrische Verbindung zwischen X und Y ermöglicht (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein lichtemittierendes Element und eine Last), nicht zwischen X und Y angeschlossen ist, und den Fall, in dem X und Y verbunden sind, ohne dass das Element, das die elektrische Verbindung zwischen X und Y ermöglicht, dazwischen bereitgestellt ist.
  • In dem Fall, in dem beispielsweise X und Y elektrisch verbunden sind, kann/können ein oder mehrere Element/e, das/die eine elektrische Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. ein Schalter, ein Transistor, ein Kondensator, ein Induktor, ein Widerstand, eine Diode, ein Anzeigeelement, ein lichtemittierendes Element oder eine Last), zwischen X und Y angeschlossen sein. Es sei angemerkt, dass der Schalter derart gesteuert wird, dass er ein- oder ausgeschaltet wird. Das heißt, dass der Schalter ein- oder ausgeschaltet wird, um zu bestimmen, ob ein Strom dort hindurch fließt oder nicht. Alternativ weist der Schalter eine Funktion zum Auswählen und Ändern eines Strompfads auf. Es sei angemerkt, dass der Fall, in dem X und Y elektrisch verbunden sind, den Fall umfasst, in dem X und Y direkt verbunden sind.
  • In dem Fall, in dem beispielsweise X und Y funktional verbunden sind, kann/können eine oder mehrere Schaltung/en, die eine funktionale Verbindung zwischen X und Y ermöglicht/ermöglichen (z. B. eine Logikschaltung, wie z. B. ein Inverter, eine NAND-Schaltung oder eine NOR-Schaltung; eine Signalwandlerschaltung, wie z. B. eine D/A-Wandlerschaltung, eine A/D-Wandlerschaltung oder eine Gammakorrekturschaltung; eine Potentialpegel-Wandlerschaltung, wie z. B. eine Stromversorgungsschaltung (z. B. eine Aufwärtsschaltung und eine Abwärtsschaltung) und eine Pegelverschiebungsschaltung zum Ändern des Potentialpegels eines Signals; eine Spannungsquelle; eine Stromquelle; ein Schaltstromkreis; eine Verstärkerschaltung, wie z. B. eine Schaltung, die die Signalamplitude, die Strommenge oder dergleichen erhöhen kann, ein Operationsverstärker, eine Differenzverstärkerschaltung, eine Source-Folgerschaltung und eine Pufferschaltung; eine Signalerzeugungsschaltung; eine Speicherschaltung; und eine Steuerschaltung), zwischen X und Y angeschlossen sein. Selbst wenn beispielsweise eine weitere Schaltung zwischen X und Y angeordnet ist, sind X und Y funktional verbunden, wenn ein von X ausgegebenes Signal auf Y übertragen wird. Es sei angemerkt, dass der Fall, in dem X und Y funktional verbunden sind, den Fall, in dem X und Y direkt verbunden sind, und den Fall umfasst, in dem X und Y elektrisch verbunden sind.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen eine explizite Beschreibung „X und Y sind elektrisch verbunden“ bedeutet, dass X und Y elektrisch verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei ein weiteres Element oder eine weitere Schaltung dazwischen bereitgestellt ist), dass X und Y funktional verbunden sind (d. h. den Fall, in dem X und Y funktional verbunden sind, wobei eine weitere Schaltung dazwischen bereitgestellt ist) und dass X und Y direkt verbunden sind (d. h. den Fall, in dem X und Y verbunden sind, wobei kein weiteres Element oder keine weitere Schaltung dazwischen bereitgestellt ist). Das heißt, dass in dieser Beschreibung und dergleichen die explizite Beschreibung „X und Y sind elektrisch verbunden“ gleich der Beschreibung „X und Y sind verbunden“ ist.
  • Beispielsweise kann jeder der folgenden Ausdrücke für den Fall, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors über (oder nicht über) Z1 elektrisch mit X verbunden ist und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors über (oder nicht über) Z2 elektrisch mit Y verbunden ist, oder den Fall verwendet werden, in dem eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors direkt mit einem Teil von Z1 verbunden ist und ein anderer Teil von Z1 direkt mit X verbunden ist, während ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors direkt mit einem Teil von Z2 verbunden ist und ein anderer Teil von Z2 direkt mit Y verbunden ist.
  • Beispiele für die Ausdrücke umfassen „X, Y, eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors und ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors sind elektrisch miteinander verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden“, „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist elektrisch mit X verbunden, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind in dieser Reihenfolge elektrisch miteinander verbunden“ und „X ist über eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors elektrisch mit Y verbunden, und X, die Source (oder der erste Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors und Y sind derart bereitgestellt, dass sie in dieser Reihenfolge verbunden sind“. Wenn die Reihenfolge der Verbindung in einer Schaltungskonfiguration durch einen Ausdruck, der den vorstehenden Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen.
  • Weitere Beispiele für die Ausdrücke umfassen „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens einen ersten Verbindungspfad elektrisch mit X verbunden, der erste Verbindungspfad umfasst keinen zweiten Verbindungspfad, es handelt sich bei dem zweiten Verbindungspfad um einen Pfad zwischen der Source (oder dem ersten Anschluss oder dergleichen) des Transistors und einem Drain (oder einem zweiten Anschluss oder dergleichen) des Transistors, Z1 liegt auf dem ersten Verbindungspfad, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors ist über mindestens einen dritten Verbindungspfad elektrisch mit Y verbunden, der dritte Verbindungspfad umfasst den zweiten Verbindungspfad nicht, und Z2 liegt auf dem dritten Verbindungspfad“ und „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist durch mindestens einen ersten Verbindungspfad über Z1 elektrisch mit X verbunden, der erste Verbindungspfad umfasst keinen zweiten Verbindungspfad, der zweite Verbindungspfad umfasst einen Verbindungspfad, durch den der Transistor bereitgestellt ist, ein Drain (oder ein zweiter Anschluss oder dergleichen) des Transistors ist durch mindestens einen dritten Verbindungspfad über Z2 elektrisch mit Y verbunden, und der dritte Verbindungspfad umfasst den zweiten Verbindungspfad nicht“. Ein noch weiteres Beispiel für den Ausdruck ist „eine Source (oder ein erster Anschluss oder dergleichen) eines Transistors ist über mindestens Z1 auf einem ersten elektrischen Pfad elektrisch mit X verbunden, der erste elektrische Pfad umfasst keinen zweiten elektrischen Pfad, es handelt sich bei dem zweiten elektrischen Pfad um einen elektrischen Pfad von der Source (oder dem ersten Anschluss oder dergleichen) des Transistors bis zu einem Drain (oder einem zweiten Anschluss oder dergleichen) des Transistors, der Drain (oder der zweite Anschluss oder dergleichen) des Transistors ist über mindestens Z2 auf einem dritten elektrischen Pfad elektrisch mit Y verbunden, der dritte elektrische Pfad umfasst keinen vierten elektrischen Pfad, und es handelt sich bei dem vierten elektrischen Pfad um einen elektrischen Pfad von dem Drain (oder dem zweiten Anschluss oder dergleichen) des Transistors bis zu der Source (oder dem ersten Anschluss oder dergleichen) des Transistors“. Wenn der Verbindungspfad in einer Schaltungskonfiguration durch einen Ausdruck, der den vorstehenden Beispielen ähnlich ist, definiert wird, kann man eine Source (oder einen ersten Anschluss oder dergleichen) und einen Drain (oder einen zweiten Anschluss oder dergleichen) eines Transistors voneinander unterscheiden, um den technischen Einflussbereich zu bestimmen.
  • Es sei angemerkt, dass diese Ausdrücke Beispiele sind und dass es keine Einschränkung bezüglich der Ausdrücke gibt. Hier stellen X, Y, Z1 und Z2 jeweils einen Gegenstand (z. B. eine Vorrichtung, ein Element, eine Schaltung, eine Leitung, eine Elektrode, einen Anschluss, einen leitenden Film und eine Schicht) dar.
  • Selbst wenn unabhängige Komponenten in einem Schaltplan elektrisch miteinander verbunden sind, weist eine Komponente in einigen Fällen Funktionen einer Vielzahl von Komponenten auf. Wenn beispielsweise ein Teil einer Leitung auch als Elektrode dient, dient ein leitender Film als Leitung und Elektrode. Folglich umfasst die Kategorie „elektrische Verbindung“ in dieser Beschreibung einen solchen Fall, in dem ein leitender Film Funktionen einer Vielzahl von Komponenten aufweist.
  • Es sei angemerkt, dass sich ein Sperrfilm in dieser Beschreibung auf einen Film bezieht, der eine Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, aufweist. Der Sperrfilm, der eine Leitfähigkeit aufweist, kann als leitender Sperrfilm bezeichnet werden.
  • In dieser Beschreibung und dergleichen meint ein Metalloxid im weiteren Sinne ein Oxid eines Metalls. Metalloxide werden in einen Oxidisolator, einen Oxidleiter (darunter auch einen durchsichtigen Oxidleiter), einen Oxidhalbleiter (oxide semiconductor; auch einfach als OS bezeichnet) und dergleichen unterteilt. Beispielsweise wird ein Metalloxid, das in einer aktiven Schicht eines Transistors verwendet wird, in einigen Fällen als Oxidhalbleiter bezeichnet. Mit anderen Worten: Ein OS-FET ist ein Transistor, der ein Oxid oder einen Oxidhalbleiter enthält.
  • (Ausführungsform 1)
  • <Strukturbeispiel 1 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 1000 einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • 1A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 1000 beinhaltet. 1B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 1A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000 in einer Kanallängsrichtung dar. 1C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 1A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000 in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 1A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 1000 über dem Isolator 401, einen Isolator 410 über dem Transistor 1000 und einen Isolator 420 über dem Isolator 410.
  • Der Transistor 1000 beinhaltet einen Leiter 310 und einen Isolator 301 über dem Isolator 401, einen Isolator 302 über dem Leiter 310 und dem Isolator 301, einen Isolator 303 über dem Isolator 302, einen Isolator 402 über dem Isolator 303, ein Oxid 406a über dem Isolator 402, ein Oxid 406b über dem Oxid 406a, einen Leiter 416a1 und einen Leiter 416a2, welche jeweils einen Bereich in Kontakt mit einer Oberseite des Oxids 406b umfassen, einen Sperrfilm 417a1 über dem Leiter 416a1, einen Sperrfilm 417a2 über dem Leiter 416a2, ein Oxid 406c, das einen Bereich in Kontakt mit einer Seitenfläche des Leiters 416a1, einer Seitenfläche des Leiters 416a2, einer Seitenfläche des Sperrfilms 417a1, einer Seitenfläche des Sperrfilms 417a2 und einer Oberseite des Oxids 406b umfasst, einen Isolator 412 über dem Oxid 406c, einen Leiter 404, der einen Bereich umfasst, der die Oberseite des Oxids 406b überlappt, wobei das Oxid 406c und der Isolator 412 dazwischen liegen, sowie einen Isolator 418 über dem Leiter 404. Der Isolator 301 weist eine Öffnung auf, und der Leiter 310a und der Leiter 310b sind in der Öffnung bereitgestellt.
  • In der Querschnittsansicht in der Kanallängsrichtung in 1B sind Endabschnitte des Isolators 418, Endabschnitte des Isolators 412 und Endabschnitte des Oxids 406c zueinander ausgerichtet und befinden sich über dem Sperrfilm 417a1 und dem Sperrfilm 417a2. In der Querschnittsansicht in der Kanalbreitenrichtung in 1C sind ein Endabschnitt des Isolators 418, ein Endabschnitt des Isolators 412 und ein Endabschnitt des Oxids 406c zueinander ausgerichtet und befinden sich über dem Isolator 402.
  • Bei dem Transistor 1000 dient der Leiter 404 als erste Gate-Elektrode. Der Leiter 404 kann eine mehrschichtige Struktur aufweisen, die einen Leiter 404a und einen Leiter 404b enthält. Des Weiteren kann der Leiter 404 eine mehrschichtige Struktur aufweisen, die drei oder mehr Schichten umfasst. Wenn beispielsweise der Leiter 404a mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff unter dem Leiter 404b ausgebildet wird, kann eine Oxidation des Leiters 404b verhindert werden. Alternativ enthält der Leiter 404 vorzugsweise zum Beispiel ein Metall, das gegen Oxidation beständig ist. Alternativ kann beispielsweise ein Oxidleiter oder dergleichen verwendet werden. Alternativ kann beispielsweise eine mehrschichtige Struktur, die ein Oxid mit Leitfähigkeit enthält, zum Einsatz kommen. Der Isolator 412 dient als erster Gate-Isolator.
  • Die Leiter 416a1 und 416a2 dienen als Source-Elektrode und Drain-Elektrode des Transistors. Die Leiter 416a1 und 416a2 können jeweils eine mehrschichtige Struktur aufweisen, die einen Leiter mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff enthält. Wenn beispielsweise ein Leiter mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff als obere Schicht ausgebildet wird, kann eine Oxidation der Leiter 416a1 und 416a2 verhindert werden. Alternativ enthalten der Leiter 416a1 und der Leiter 416a2 vorzugsweise ein Metall, das gegen Oxidation beständig ist. Alternativ kann ein Oxidleiter oder dergleichen verwendet werden.
  • Die Sperrfilme 417a1 und 417a2 weisen jeweils eine Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff und Wasser, auf. Der Sperrfilm 417a1 ist über dem Leiter 416a1 angeordnet und verhindert eine Diffusion von Sauerstoff in den Leiter 416a1. Der Sperrfilm 417a2 ist über dem Leiter 416a2 angeordnet und verhindert eine Diffusion von Sauerstoff in den Leiter 416a2.
  • Bei dem Transistor 1000 weisen das Oxid 406b und das Oxid 406c einen Kanalbildungsbereich auf. Das heißt, dass bei dem Transistor 1000 der Widerstand des Oxids 406b und des Oxids 406c durch ein Potential, das an den Leiter 404 angelegt wird, gesteuert werden kann. Das heißt, dass das Leiten oder Nichtleiten zwischen dem Leiter 416a1 und dem Leiter 416a2 durch das an den Leiter 404 angelegte Potential gesteuert werden kann.
  • Wie in 1C dargestellt, ist der als erste Gate-Elektrode dienende Leiter 404 derart bereitgestellt, dass er das gesamte Oxid 406b und einen Teil des Oxids 406c bedeckt, wobei der als erster Gate-Isolator dienende Isolator 412 dazwischen angeordnet ist. Daher können das gesamte Oxid 406b und der Teil des Oxids 406c elektrisch von einem elektrischen Feld des als erste Gate-Elektrode dienenden Leiters 404 umschlossen werden. Es wird eine derartige Transistorstruktur, bei der ein Kanalbildungsbereich elektrisch von einem elektrischen Feld einer ersten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
  • Wie in 1B dargestellt, sind ferner die Leiter 416a1 und 416a2, die als Source-Elektrode und Drain-Elektrode dienen, zwischen dem Oxid 406b und dem Oxid 406c angeordnet. Diese Struktur kann die Fläche in Kontakt mit der Source-Elektrode und der Drain-Elektrode erhöhen. Somit ist die Kontaktfläche zwischen den Oxiden 406b und 406c und den Leitern 416a1 und 416a2 groß, was bevorzugt wird, da der Kontaktwiderstand niedrig sein kann.
  • Das Oxid 406 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient (nachstehend wird das Metalloxid auch als Oxidhalbleiter bezeichnet). Jedoch kann anstelle der Oxide Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
  • Ein Transistor, der unter Verwendung eines Oxidhalbleiters ausgebildet wird, weist einen äußerst niedrigen Leckstrom in einem Sperrzustand auf; somit kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Ein Oxidhalbleiter kann durch ein Sputterverfahren oder dergleichen ausgebildet werden und kann daher in einem Transistor verwendet werden, der in einer hochintegrierten Halbleitervorrichtung enthalten ist.
  • Jedoch ist es wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, der unter Verwendung eines Oxidhalbleiters ausgebildet wird, durch Verunreinigungen und Sauerstofffehlstellen in dem Oxidhalbleiter verändert werden; als Ergebnis nimmt die Zuverlässigkeit in einigen Fällen ab. Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher erzeugt er in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron, das als Ladungsträger dient, erzeugt. Folglich ist es wahrscheinlich, dass ein Transistor, der einen Oxidhalbleiter mit Sauerstofffehlstellen enthält, selbstleitende Eigenschaften aufweist. Daher werden vorzugsweise Sauerstofffehlstellen in dem Oxidhalbleiter soweit wie möglich verringert.
  • Ein Oxidhalbleiter enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können ein oder mehrere Element/e enthalten sein, das/die aus Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Oxidhalbleiter um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Das Element M ist Aluminium, Gallium, Yttrium, Zinn oder dergleichen. Beispiele für weitere Elemente, die als Element M verwendet werden können, umfassen Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram und Magnesium. Es sei angemerkt, dass zwei oder mehr der vorstehenden Elemente in Kombination als Element M verwendet werden können.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden.
  • Hier enthält jedes der In-M-Zn-Oxide, die für das Oxid 406b und das Oxid 406c verwendet werden, vorzugsweise mehr In-Atome als Atome des Elements M. Die Verwendung eines derartigen Oxids erhöht die Beweglichkeit des Transistors 1000 und die Ladungsträgerdichte. Zudem wird das Oxid vorzugsweise auf der Seite des als Gate-Elektrode dienenden Leiters 404 angeordnet, wobei in diesem Fall die Steuerbarkeit eines Kanalbildungsbereichs hoch ist.
  • Zum Beispiel werden vorzugsweise Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen für das Oxid 406b und das Oxid 406c verwendet. Alternativ werden das Oxid 406b und das Oxid 406c vorzugsweise zum Beispiel unter Verwendung von Sputtertargets mit der gleichen Zusammensetzung oder im Wesentlichen den gleichen Zusammensetzungen ausgebildet. Alternativ werden das Oxid 406b und das Oxid 406c vorzugsweise zum Beispiel unter im Wesentlichen den gleichen Prozessbedingungen (z. B. Abscheidungstemperatur und Sauerstoffanteil) ausgebildet.
  • Alternativ können das Oxid 406b und das Oxid 406c beispielsweise unter Verwendung von Sputtertargets mit unterschiedlichen Zusammensetzungen ausgebildet werden. Wenn beispielsweise die Prozessbedingungen (z. B. Abscheidungstemperatur und Sauerstoffanteil) für das Oxid 406b und das Oxid 406c angemessen angepasst werden, können das Oxid 406b und das Oxid 406c in einigen Fällen Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen sein. Oxidhalbleiter mit ähnlicheren Zusammensetzungen werden in einigen Fällen als Oxid 406b und Oxid 406c bevorzugt, während sich ihre gewünschte Dicken und Funktionen voneinander unterscheiden und demzufolge auch die optimalen Abscheidungsbedingungen in einigen Fällen unterschiedlich sind. Aus diesem Grund werden Sputtertargets mit unterschiedlichen Zusammensetzungen in einigen Fällen vor Sputtertargets mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen bevorzugt, da die Zusammensetzungen des Oxids 406b und des Oxids 406c, welche unter Verwendung des Ersten ausgebildet werden, einander näher liegen können als die Zusammensetzungen derjenigen, die unter Verwendung des Letzteren ausgebildet werden.
  • Das Oxid 406b und das Oxid 406c mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen können die gleiche Elektronenaffinität oder eine geringe Differenz der Elektronenaffinität aufweisen. Wenn insbesondere nicht nur die Zusammensetzungen, sondern auch die Prozessbedingungen im Wesentlichen gleich sind, weisen das Oxid 406b und das Oxid 406c die gleiche Elektronenaffinität oder eine geringe Differenz der Elektronenaffinität auf. Dementsprechend kann die Zustandsdichte an der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c niedrig sein. Eine niedrige Grenzflächenzustandsdichte kann eine Abnahme des Durchlassstroms des Transistors 1000 verhindern. Es sei angemerkt, dass die Elektronenaffinität auch als Energiewert Ec des Leitungsbandminimums bezeichnet werden kann. Eine Differenz zwischen Ec des Oxids 406b und Ec des Oxids 406c ist vorzugsweise gering, und sie ist bevorzugt größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV, bevorzugter größer als oder gleich 0 V und kleiner als oder gleich 0,07 eV.
  • Die Elektronenaffinität oder der Ec kann aus einer Energielücke Eg und einem Ionisierungspotential Ip, das eine Differenz zwischen dem Vakuumniveau und der Energie Ev des Valenzbandmaximums ist, erhalten werden, wie in 16 gezeigt. Das Ionisierungspotential Ip kann beispielsweise mit einem Ultraviolett-Photoelektronenspektroskopie- (UPS-) Gerät gemessen werden. Die Energielücke Eg kann beispielsweise mit einem spektroskopischen Ellipsometer gemessen werden.
  • Bei der Struktur des Transistors 1000 könnten Verarbeitungsschäden an einer Oberseite oder einer Seitenfläche des Oxids 406b verursacht werden, wenn die Source-Elektrode und die Drain-Elektrode ausgebildet werden. Das heißt, dass ein Defekt infolge der Verarbeitungsschäden an oder in der Nähe der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c verursacht werden kann. Da Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen für das Oxid 406b und das Oxid 406c verwendet werden und somit die Differenz zwischen dem Ec des Oxids 406b und dem Ec des Oxids 406c gering ist, wird ein Kanalbildungsbereich nicht nur an oder in der Nähe der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c, sondern auch an oder in der Nähe einer Grenzfläche zwischen dem Oxid 406c und dem als erster Gate-Isolator dienenden Isolator 412 gebildet.
  • Deshalb kann der Einfluss der Grenzfläche zwischen dem Oxid 406b, das bei der Verarbeitung beschädigt wird, und dem Oxid 406c und der Umgebung der Grenzfläche gering sein. Ferner werden ein Oxid, das zu dem Oxid 406c wird, und ein Isolator, der zu dem als erster Gate-Isolator dienenden Isolator 412 wird, übereinander angeordnet, und dann werden sie zu dem Oxid 406c und dem Isolator 412 verarbeitet, wobei in diesem Fall die Grenzfläche und ihre Umgebung, welche nicht von den Verarbeitungsschäden beeinflusst werden, vorteilhaft sind.
  • Folglich kann die Zuverlässigkeit des Transistors 1000 verbessert werden. Außerdem kann, da das Oxid 406b und ein Teil des Oxids 406c von dem elektrischen Feld des Leiters 404 umschlossen werden, der Strom in einem Sperrzustand (Sperrstrom) verringert werden.
  • Bei dem Transistor 1000 überlappt der als erste Gate-Elektrode dienende Leiter 404 teilweise jeden der Leiter 416a1 und 416a2, die als Source-Elektrode und Drain-Elektrode dienen, wodurch eine parasitäre Kapazität zwischen dem Leiter 404 und dem Leiter 416a1 sowie eine parasitäre Kapazität zwischen dem Leiter 404 und dem Leiter 416a2 gebildet werden.
  • Die Struktur des Transistors 1000, der den Sperrfilm 417a1 sowie den Isolator 412 und das Oxid 406c zwischen dem Leiter 404 und dem Leiter 416a1 beinhaltet, ermöglicht eine Verringerung der parasitären Kapazität. In ähnlicher Weise ermöglicht die Transistorstruktur, die den Sperrfilm 417a2 sowie den Isolator 412 und das Oxid 406c zwischen dem Leiter 404 und dem Leiter 416a2 beinhaltet, eine Verringerung der parasitären Kapazität. Auf diese Weise weist der Transistor ausgezeichnete Frequenzeigenschaften auf.
  • Des Weiteren kann die vorstehende Struktur des Transistors 1000 einen Leckstrom verringern oder verhindern, der zwischen dem Leiter 404 und jedem der Leiter 416a1 und 416a2 erzeugt wird, wenn der Transistor arbeitet, z. B. wenn eine Potentialdifferenz zwischen dem Leiter 404 und jedem der Leiter 416a1 und 416a2 entsteht.
  • Ein Leiter 310 ist in der Öffnung bereitgestellt, die in dem Isolator 301 ausgebildet ist. Der Leiter 310a ist in Kontakt mit einer Innenwand der Öffnung in dem Isolator 301 ausgebildet, und der Leiter 310b ist auf der Innenseite ausgebildet. Hier können Oberseiten der Leiter 310a und 310b auf im Wesentlichen der gleichen Ebene wie eine Oberseite des Isolators 301 liegen. Der Leiter 310 dient als zweite Gate-Elektrode. Der Leiter 310 kann ein mehrschichtiger Film sein, der einen Leiter enthält, der eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist. Wenn beispielsweise der Leiter 310a unter Verwendung eines Leiters, der eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist, ausgebildet wird, kann ein Abnahme der Leitfähigkeit infolge einer Oxidation des Leiters 310b verhindert werden.
  • Der Isolator 302, der Isolator 303 und der Isolator 402 dienen als zweiter Gate-Isolierfilm. Durch Steuern eines Potentials, das dem Leiter 310 zugeführt wird, kann die Schwellenspannung des Transistors angepasst werden.
  • <Strukturbeispiel 2 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 1000a einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • 2A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 1000a beinhaltet. 2B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 2A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000a in einer Kanallängsrichtung dar. 2C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 2A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000a in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 2A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 1000a über dem Isolator 401, einen Isolator 410 über dem Transistor 1000a und einen Isolator 420 über dem Isolator 410.
  • Der Transistor 1000a beinhaltet einen Leiter 310 und einen Isolator 301 über dem Isolator 401, einen Isolator 302 über dem Leiter 310 und dem Isolator 301, einen Isolator 303 über dem Isolator 302, einen Isolator 402 über dem Isolator 303, ein Oxid 406b über dem Oxid 402, den Leiter 416a1 und den Leiter 416a2, welche jeweils einen Bereich in Kontakt mit einer Oberseite des Oxids 406b umfassen, einen Sperrfilm 417a1 über dem Leiter 416a1, einen Sperrfilm 417a2 über dem Leiter 416a2, ein Oxid 406c, das einen Bereich in Kontakt mit einer Seitenfläche des Leiters 416a1, einer Seitenfläche des Leiters 416a2, einer Seitenfläche des Sperrfilms 417a1, einer Seitenfläche des Sperrfilms 417a2 und einer Oberseite des Oxids 406b umfasst, einen Isolator 412 über dem Oxid 406c, einen Leiter 404, der einen Bereich umfasst, der die Oberseite des Oxids 406b überlappt, wobei das Oxid 406c und der Isolator 412 dazwischen liegen, sowie einen Isolator 418 über dem Leiter 404. Der Isolator 301 weist eine Öffnung auf, und der Leiter 310a und der Leiter 310b sind in der Öffnung bereitgestellt.
  • In der Querschnittsansicht in der Kanallängsrichtung in 2B sind Endabschnitte des Isolators 418, Endabschnitte des Isolators 412 und Endabschnitte des Oxids 406c zueinander ausgerichtet und befinden sich über dem Sperrfilm 417a1 und dem Sperrfilm 417a2. In der Querschnittsansicht in der Kanalbreitenrichtung in 2C sind ein Endabschnitt des Isolators 418, ein Endabschnitt des Isolators 412 und ein Endabschnitt des Oxids 406c zueinander ausgerichtet und befinden sich über dem Isolator 402.
  • Der Transistor 1000a dieser Halbleitervorrichtung beinhaltet nicht das Oxid 406a, das in dem Transistor 1000 enthalten ist. Auf die Beschreibung des Transistors 1000 kann bezüglich der anderen Struktur, Funktionen und Wirkungen des Transistors 1000a verwiesen werden.
  • <Strukturbeispiel 3 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 1000b einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • 3A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 1000b beinhaltet. 3B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 3A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000b in einer Kanallängsrichtung dar. 3C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 3A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000b in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 3A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 1000b über dem Isolator 401, einen Isolator 410 über dem Transistor 1000b und einen Isolator 420 über dem Isolator 410.
  • Der Transistor 1000b beinhaltet einen Leiter 310 und einen Isolator 301 über dem Isolator 401, einen Isolator 302 über dem Leiter 310 und dem Isolator 301, einen Isolator 303 über dem Isolator 302, einen Isolator 402 über dem Isolator 303, ein Oxid 406a über dem Isolator 402, ein Oxid 406b über dem Oxid 406a, den Leiter 416a1 und den Leiter 416a2, welche jeweils einen Bereich in Kontakt mit einer Oberseite des Oxids 406b umfassen, einen Sperrfilm 417a1 über dem Leiter 416a1, einen Sperrfilm 417a2 über dem Leiter 416a2, ein Oxid 406c, das einen Bereich in Kontakt mit einer Seitenfläche des Leiters 416a1, einer Seitenfläche des Leiters 416a2, einer Seitenfläche des Sperrfilms 417a1, einer Seitenfläche des Sperrfilms 417a2 und einer Oberseite des Leiters 406b umfasst, ein Oxid 406d über dem Oxid 406c, den Isolator 412 über dem Oxid 406d, einen Leiter 404, der einen Bereich umfasst, der die Oberseite des Oxids 406b überlappt, wobei das Oxid 406c, das Oxid 406d und der Isolator 412 dazwischen angeordnet sind, sowie einen Isolator 418 über dem Leiter 404. Der Isolator 301 weist eine Öffnung auf, und der Leiter 310a und der Leiter 310b sind in der Öffnung bereitgestellt.
  • In der Querschnittsansicht in der Kanallängsrichtung in 3B sind Endabschnitte des Isolators 418, Endabschnitte des Isolators 412, Endabschnitte der Oxide 406c und Endabschnitte der Oxide 406d zueinander ausgerichtet und befinden sich über dem Sperrfilm 417a1 und dem Sperrfilm 417a2. In der Querschnittsansicht in der Kanalbreitenrichtung in 3C sind ein Endabschnitt des Isolators 418, ein Endabschnitt des Isolators 412, ein Endabschnitt des Oxids 406c und ein Endabschnitt des Oxids 406d zueinander ausgerichtet und befinden sich über dem Isolator 402.
  • Der Transistor 1000b, der in der Halbleitervorrichtung enthalten ist, beinhaltet das Oxid 406d. Bei dem Transistor 1000b dient der Leiter 404 als erste Gate-Elektrode. Der Leiter 404 kann eine mehrschichtige Struktur aufweisen, die einen Leiter 404a und einen Leiter 404b enthält. Wenn beispielsweise der Leiter 404a mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff unter dem Leiter 404b ausgebildet wird, kann eine Oxidation des Leiters 404b verhindert werden. Alternativ enthält der Leiter 404 vorzugsweise ein Metall, das gegen Oxidation beständig ist. Alternativ kann ein Oxidleiter oder dergleichen verwendet werden. Der Isolator 412 dient als erster Gate-Isolator.
  • Die Leiter 416a1 und 416a2 dienen als Source-Elektrode und Drain-Elektrode des Transistors. Die Leiter 416a1 und 416a2 können jeweils eine mehrschichtige Struktur aufweisen, die einen Leiter mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff enthält. Wenn beispielsweise ein Leiter mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff als obere Schicht ausgebildet wird, kann eine Oxidation der Leiter 416a1 und 416a2 verhindert werden. Alternativ enthalten der Leiter 416a1 und der Leiter 416a2 vorzugsweise ein Metall, das gegen Oxidation beständig ist. Alternativ kann ein Oxidleiter e oder dergleichen verwendet werden.
  • Die Sperrfilme 417a1 und 417a2 weisen jeweils eine Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff und Wasser, auf. Der Sperrfilm 417a1 ist über dem Leiter 416a1 angeordnet und verhindert eine Diffusion von Sauerstoff in den Leiter 416a1. Der Sperrfilm 417a2 ist über dem Leiter 416a2 angeordnet und verhindert eine Diffusion von Sauerstoff in den Leiter 416a2.
  • Bei dem Transistor 1000b dienen das Oxid 406b, das Oxid 406c und das Oxid 406d als Kanalbildungsbereich. Das heißt, dass bei dem Transistor 1000b der Widerstand des Oxids 406b, des Oxids 406c und des Oxids 406d durch ein Potential, das an den Leiter 404 angelegt wird, gesteuert werden kann. Das heißt, dass das Leiten oder Nichtleiten zwischen dem Leiter 416a1 und dem Leiter 416a2 durch das an den Leiter 404 angelegte Potential gesteuert werden kann.
  • Wie in 3C dargestellt, ist der als erste Gate-Elektrode dienende Leiter 404 derart bereitgestellt, dass er das gesamte Oxid 406b, einen Teil des Oxids 406c und einen Teil des Oxids 406d bedeckt, wobei der als erster Gate-Isolator dienende Isolator 412 dazwischen angeordnet ist. Daher können das gesamte Oxid 406b, der Teil des Oxids 406c und der Teil des Oxids 406d elektrisch von einem elektrischen Feld des als erste Gate-Elektrode dienenden Leiters 404 umschlossen werden. Es wird eine derartige Transistorstruktur, bei der ein Kanalbildungsbereich elektrisch von einem elektrischen Feld einer ersten Gate-Elektrode umschlossen ist, als Struktur mit umschlossenem Kanal (surrounded channel structure bzw. s-Kanal-Struktur) bezeichnet.
  • Wie in 3B dargestellt, sind ferner die Leiter 416a1 und 416a2, die als Source-Elektrode und Drain-Elektrode dienen, zwischen dem Oxid 406b und dem Oxid 406c angeordnet. Diese Struktur kann die Fläche in Kontakt mit der Source-Elektrode und der Drain-Elektrode erhöhen. Somit ist die Kontaktfläche zwischen den Oxiden 406b und 406c und den Leitern 416a1 und 416a2 groß, was bevorzugt wird, da der Kontaktwiderstand niedrig sein kann.
  • Das Oxid 406 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient (nachstehend wird das Metalloxid auch als Oxidhalbleiter bezeichnet). Jedoch kann anstelle der Oxide Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
  • Ein Transistor, der unter Verwendung eines Oxidhalbleiters ausgebildet wird, weist einen äußerst niedrigen Leckstrom in einem Sperrzustand auf; somit kann eine Halbleitervorrichtung mit geringem Stromverbrauch bereitgestellt werden. Ein Oxidhalbleiter kann durch ein Sputterverfahren oder dergleichen ausgebildet werden und kann daher in einem Transistor verwendet werden, der in einer hochintegrierten Halbleitervorrichtung enthalten ist.
  • Jedoch ist es wahrscheinlich, dass die elektrischen Eigenschaften des Transistors, der unter Verwendung eines Oxidhalbleiters ausgebildet wird, durch Verunreinigungen und Sauerstofffehlstellen in dem Oxidhalbleiter verändert werden; als Ergebnis nimmt die Zuverlässigkeit in einigen Fällen ab. Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher erzeugt er in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird in einigen Fällen ein Elektron, das als Ladungsträger dient, erzeugt. Folglich ist es wahrscheinlich, dass ein Transistor, der einen Oxidhalbleiter mit Sauerstofffehlstellen enthält, selbstleitende Eigenschaften aufweist. Daher werden vorzugsweise Sauerstofffehlstellen in dem Oxidhalbleiter soweit wie möglich verringert.
  • Ein Oxidhalbleiter enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können ein oder mehrere Element/e enthalten sein, das/die aus Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Oxidhalbleiter um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Das Element M ist Aluminium, Gallium, Yttrium, Zinn oder dergleichen. Beispiele für weitere Elemente, die als Element M verwendet werden können, umfassen Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram und Magnesium. Es sei angemerkt, dass zwei oder mehr der vorstehenden Elemente in Kombination als Element M verwendet werden können.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden.
  • Hier enthält jedes der In-M-Zn-Oxide, die für das Oxid 406b und das Oxid 406c verwendet werden, vorzugsweise mehr In-Atome als Atome des Elements M. Die Verwendung eines derartigen Oxids erhöht die Beweglichkeit des Transistors 1000b und die Ladungsträgerdichte.
  • Zum Beispiel werden vorzugsweise Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen für das Oxid 406b und das Oxid 406c verwendet. Alternativ werden das Oxid 406b und das Oxid 406c vorzugsweise zum Beispiel unter Verwendung von Sputtertargets mit der gleichen Zusammensetzung oder im Wesentlichen den gleichen Zusammensetzungen ausgebildet. Alternativ werden das Oxid 406b und das Oxid 406c vorzugsweise zum Beispiel unter im Wesentlichen den gleichen Prozessbedingungen (z. B. Abscheidungstemperatur und Sauerstoffanteil) ausgebildet.
  • Alternativ können das Oxid 406b und das Oxid 406c beispielsweise unter Verwendung von Sputtertargets mit unterschiedlichen Zusammensetzungen ausgebildet werden. Wenn beispielsweise die Prozessbedingungen (z. B. Abscheidungstemperatur und Sauerstoffanteil) für das Oxid 406b und das Oxid 406c angemessen angepasst werden, können das Oxid 406b und das Oxid 406c in einigen Fällen Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen sein. Oxidhalbleiter mit ähnlicheren Zusammensetzungen werden in einigen Fällen als Oxid 406b und Oxid 406c bevorzugt, während sich ihre gewünschte Dicken und Funktionen voneinander unterscheiden und demzufolge auch die optimalen Abscheidungsbedingungen in einigen Fällen unterschiedlich sind. Aus diesem Grund werden Sputtertargets mit unterschiedlichen Zusammensetzungen in einigen Fällen vor Sputtertargets mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen bevorzugt, da die Zusammensetzungen des Oxids 406b und des Oxids 406c, welche unter Verwendung des Ersten ausgebildet werden, einander näher liegen können als die Zusammensetzungen derjenigen, die unter Verwendung des Letzteren ausgebildet werden.
  • Das Oxid 406b und das Oxid 406c mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen können die gleiche Elektronenaffinität oder eine geringe Differenz der Elektronenaffinität aufweisen. Wenn insbesondere nicht nur die Zusammensetzungen, sondern auch die Prozessbedingungen im Wesentlichen gleich sind, weisen das Oxid 406b und das Oxid 406c die gleiche Elektronenaffinität oder eine geringe Differenz der Elektronenaffinität auf. Dementsprechend kann die Zustandsdichte an der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c niedrig sein. Eine niedrige Grenzflächenzustandsdichte kann eine Abnahme des Durchlassstroms des Transistors 1000 verhindern. Es sei angemerkt, dass die Elektronenaffinität auch als Energiewert Ec des Leitungsbandminimums bezeichnet werden kann. Eine Differenz zwischen Ec des Oxids 406b und Ec des Oxids 406c ist vorzugsweise gering, und sie ist bevorzugt größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV, bevorzugter größer als oder gleich 0 V und kleiner als oder gleich 0,07eV.
  • Zum Beispiel werden Oxidhalbleiter mit unterschiedlichen Ec vorzugsweise für das Oxid 406c und das Oxid 406d verwendet. Insbesondere ist es beispielsweise vorzuziehen, dass der Ec des Oxids 406d kleiner ist als derjenige des Oxids 406c und eine Differenz zwischen dem Ec des Oxids 406d und demjenigen des Oxids 406c größer als oder gleich 0,2 eV und kleiner als oder gleich 0,4 eV ist. Mit dieser Struktur kann eine Struktur mit eingebettetem Kanal erhalten werden. Das heißt, dass ein Pfad gebildet wird, in dem die Menge an Strom, der an oder in der Nähe der Grenzfläche zwischen dem Oxid 406c und dem Oxid 406d fließt, größer ist als die Mange an Strom, der an oder in der Nähe der Grenzfläche zwischen dem Oxid 406d und dem Isolator 412 fließt. Demzufolge kann in dem Strompfad die Anzahl von Einfangzuständen an oder in der Nähe der Grenzfläche verringert werden. Als Ergebnis kann der Durchlassstrom erhöht werden und die Zuverlässigkeit kann verbessert werden.
  • Das In-M-Zn-Oxid, das für das Oxid 406d verwendet wird, enthält vorzugsweise zum Beispiel mehr Atome des Elements M als In-Atome. Eine derartige Zusammensetzung des Oxids 406d ermöglicht, dass sich der Ec des Oxids 406c und derjenige des Oxids 406d von anderen unterscheiden.
  • Alternativ können das Oxid 406c und das Oxid 406d beispielsweise unter Verwendung von Sputtertargets mit im Wesentlichen den gleichen Zusammensetzungen unter unterschiedlichen Prozessbedingungen ausgebildet werden. Alternativ können das Oxid 406c und das Oxid 406d unter Verwendung von Sputtertargets mit der gleichen Zusammensetzung unter unterschiedlichen Prozessbedingungen ausgebildet werden. Auf diese Weise können sich der Ec des Oxids 406c und derjenige des Oxids 406d in einigen Fällen von anderen unterscheiden.
  • Alternativ können das Oxid 406b, das Oxid 406c und das Oxid 406d beispielsweise unter Verwendung von Sputtertargets mit im Wesentlichen den gleichen Zusammensetzungen unter unterschiedlichen Prozessbedingungen ausgebildet werden. Beispielsweise können das Oxid 406b und das Oxid 406c unter im Wesentlichen den gleichen Prozessbedingungen ausgebildet werden, und das Oxid 406c und das Oxid 406d können unter unterschiedlichen Prozessbedingungen ausgebildet werden.
  • Alternativ können beispielsweise Oxidhalbleiter mit im Wesentlichen den gleichen Zusammensetzungen für das Oxid 406a und das Oxid 406d verwendet werden. Alternativ können das Oxid 406a und das Oxid 406d beispielsweise unter Verwendung von Sputtertargets mit der gleichen Zusammensetzung oder im Wesentlichen den gleichen Zusammensetzungen ausgebildet werden. Alternativ können das Oxid 406a und das Oxid 406d beispielsweise unter im Wesentlichen den gleichen Prozessbedingungen (z. B. Abscheidungstemperatur und Sauerstoffanteil) ausgebildet werden. Alternativ können das Oxid 406a und das Oxid 406d beispielsweise unter Verwendung von Sputtertargets mit unterschiedlichen Zusammensetzungen ausgebildet werden. Wenn beispielsweise die Prozessbedingungen (z. B. Abscheidungstemperatur und Sauerstoffanteil) für das Oxid 406a und das Oxid 406d angemessen angepasst werden, können das Oxid 406a und das Oxid 406d in einigen Fällen Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen sein. Es sei angemerkt, dass in diesen Fällen Oxidhalbleiter mit unterschiedlichen Zusammensetzungen oder Oxidhalbleiter mit im Wesentlichen den gleichen Zusammensetzungen für das Oxid 406d und das Oxid 406b verwendet werden können.
  • Alternativ können das Oxid 406a, das Oxid 406b, das Oxid 406c und das Oxid 406d beispielsweise unter Verwendung von Sputtertargets mit im Wesentlichen den gleichen Zusammensetzungen unter unterschiedlichen Prozessbedingungen ausgebildet werden. Beispielsweise können das Oxid 406b und das Oxid 406c unter im Wesentlichen den gleichen Prozessbedingungen ausgebildet werden, und das Oxid 406a und das Oxid 406d können unter unterschiedlichen Prozessbedingungen ausgebildet werden.
  • Bei der Struktur des Transistors 1000b könnten Verarbeitungsschäden an einer Oberseite oder einer Seitenfläche des Oxids 406b verursacht werden, wenn die Source-Elektrode und die Drain-Elektrode ausgebildet werden. Das heißt, dass ein Defekt infolge der Verarbeitungsschäden an oder in der Nähe der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c verursacht werden kann. Da Oxidhalbleiter mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen für das Oxid 406b und das Oxid 406c verwendet werden und somit die Differenz zwischen dem Ec des Oxids 406b und dem Ec des Oxids 406c gering ist, wird ein Kanalbildungsbereich nicht nur an oder in der Nähe der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c, sondern auch an oder in der Nähe der Grenzfläche zwischen dem Oxid 406c und dem Oxid 406d gebildet, dessen Ec kleiner ist als derjenige des Oxids 406c.
  • Deshalb kann der Einfluss der Grenzfläche zwischen dem Oxid 406b, das bei der Verarbeitung beschädigt wird, und dem Oxid 406c sowie der Umgebung der Grenzfläche gering sein. Ferner werden ein Oxid, das zu dem Oxid 406c wird, ein Oxid, das zu dem Oxid 406d wird, und ein Isolator, der zu dem als erster Gate-Isolator dienenden Isolator 412 wird, übereinander angeordnet, und dann werden sie zu dem Oxid 406c, dem Oxid 406d und dem Isolator 412 verarbeitet, wobei in diesem Fall die Grenzfläche zwischen dem Oxid 406c und dem Oxid 406d, ihre Umgebung, die Grenzfläche zwischen dem Oxid 406d und dem Isolator 412 sowie ihre Umgebung, welche nicht von den Verarbeitungsschäden beeinflusst werden, vorteilhaft sind.
  • Folglich kann die Zuverlässigkeit des Transistors 1000b verbessert werden. Außerdem kann, da das Oxid 406b, ein Teil des Oxids 406c und ein Teil des Oxids 406d von dem elektrischen Feld des Leiters 404 umschlossen werden, der Strom in einem Sperrzustand (Sperrstrom) verringert werden.
  • Auf die Beschreibung des Transistors 1000 kann bezüglich der anderen Struktur, Funktionen und Wirkungen des Transistors 1000b verwiesen werden.
  • <Strukturbeispiel 4 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 1000c einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • 4A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 1000c beinhaltet. 4B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 4A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000c in einer Kanallängsrichtung dar. 4C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 4A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000c in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 4A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 1000c über dem Isolator 401, einen Isolator 410 über dem Transistor 1000c und einen Isolator 420 über dem Isolator 410.
  • Der Transistor 1000c beinhaltet einen Leiter 310 und einen Isolator 301 über dem Isolator 401, einen Isolator 302 über dem Leiter 310 und dem Isolator 301, einen Isolator 303 über dem Isolator 302, einen Isolator 402 über dem Isolator 303, ein Oxid 406b über dem Isolator 402, den Leiter 416a1 und den Leiter 416a2, welche jeweils einen Bereich in Kontakt mit einer Oberseite des Oxids 406b umfassen, einen Sperrfilm 417a1 über dem Leiter 416a1, einen Sperrfilm 417a2 über dem Leiter 416a2, ein Oxid 406c, das einen Bereich in Kontakt mit einer Seitenfläche des Leiters 416a1, einer Seitenfläche des Leiters 416a2, einer Seitenfläche des Sperrfilms 417a1, einer Seitenfläche des Sperrfilms 417a2 und einer Oberseite des Oxids 406b umfasst, ein Oxid 406d über dem Oxid 406c, den Isolator 412 über dem Oxid 406d, einen Leiter 404, der einen Bereich umfasst, der die Oberseite des Oxids 406b überlappt, wobei das Oxid 406c, das Oxid 406d und der Isolator 412 dazwischen liegen, sowie einen Isolator 418 über dem Leiter 404. Der Isolator 301 weist eine Öffnung auf, und der Leiter 310a und der Leiter 310b sind in der Öffnung bereitgestellt.
  • In der Querschnittsansicht in der Kanallängsrichtung in 4B sind Endabschnitte des Isolators 418, Endabschnitte des Isolators 412, Endabschnitte des Oxids 406d und Endabschnitte des Oxids 406c zueinander ausgerichtet und befinden sich über dem Sperrfilm 417a1 und dem Sperrfilm 417a2. In der Querschnittsansicht in der Kanalbreitenrichtung in 4C sind ein Endabschnitt des Isolators 418, ein Endabschnitt des Isolators 412, ein Endabschnitt des Oxids 406c und ein Endabschnitt des Oxids 406d zueinander ausgerichtet und befinden sich über dem Isolator 402.
  • Der Transistor 1000c dieser Halbleitervorrichtung beinhaltet nicht das Oxid 406a, das in dem Transistor 1000b enthalten ist. Auf die Beschreibung des Transistors 1000b kann bezüglich der anderen Struktur, Funktionen und Wirkungen des Transistors 1000c verwiesen werden.
  • <Strukturbeispiel 5 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 1000d einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • 5A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 1000d beinhaltet. 5B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 5A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000d in einer Kanallängsrichtung dar. 5C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 5A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000d in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 5A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 1000d über dem Isolator 401, einen Isolator 410 über dem Transistor 1000d und einen Isolator 420 über dem Isolator 410.
  • Der Transistor 1000d beinhaltet einen Leiter 310 und einen Isolator 301 über dem Isolator 401, einen Isolator 302 über dem Leiter 310 und dem Isolator 301, einen Isolator 303 über dem Isolator 302, einen Isolator 402 über dem Isolator 303, ein Oxid 406a über dem Isolator 402, ein Oxid 406b über dem Oxid 406a, den Leiter 416a1 und den Leiter 416a2, welche jeweils einen Bereich in Kontakt mit einer Oberseite des Oxids 406b umfassen, einen Sperrfilm 417a1 über dem Leiter 416a1, einen Sperrfilm 417a2 über dem Leiter 416a2, ein Oxid 406c, das einen Bereich in Kontakt mit einer Seitenfläche des Leiters 416a1, einer Seitenfläche des Leiters 416a2, einer Seitenfläche des Sperrfilms 417a1, einer Seitenfläche des Sperrfilms 417a2 und einer Oberseite des Oxids 406b umfasst, einen Isolator 412 über dem Oxid 406c, einen Leiter 404, der einen Bereich umfasst, der die Oberseite des Oxids 406b überlappt, wobei das Oxid 406c und der Isolator 412 dazwischen liegen, sowie einen Isolator 418 über dem Leiter 404. Der Isolator 301 weist eine Öffnung auf, und der Leiter 310a und der Leiter 310b sind in der Öffnung bereitgestellt.
  • In 5B und 5C sind die Endabschnitte des Isolators 412 und Endabschnitte des Oxids 406c zueinander ausgerichtet und befinden sich über dem Isolator 402. Da das Oxid 406c angeordnet ist, um die Seitenfläche des Leiters 416a1 und die Seitenfläche des Leiters 416a2 zu bedecken, kann eine Oxidation der Seitenfläche des Leiters 416a1 und der Seitenfläche des Leiters 416a2 verhindert werden.
  • Auf die Beschreibung des Transistors 1000 kann bezüglich der anderen Struktur, Funktionen und Wirkungen des Transistors 1000d verwiesen werden.
  • <Strukturbeispiel 6 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 1000e einer Ausführungsform der vorliegenden Erfindung beinhaltet.
  • 6A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 1000e beinhaltet. 6B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 6A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000e in einer Kanallängsrichtung dar. 6C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 6A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 1000e in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 6A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 1000e über dem Isolator 401, einen Isolator 408a über dem Transistor 1000e, einen Isolator 408b über dem Isolator 408a, den Isolator 410 über dem Isolator 408b und einen Isolator 420 über dem Isolator 410.
  • Für den Isolator 408a wird vorzugsweise ein Metalloxid verwendet, das durch ein Sputterverfahren ausgebildet wird, und zum Beispiel wird vorzugsweise Aluminiumoxid verwendet. Der Isolator 408a ermöglicht, dass Sauerstoff einer Oberfläche zugesetzt wird, an der der Isolator 408a und der Isolator 402 in Kontakt miteinander sind, und somit kann der Isolator 402 in einen Sauerstoffüberschusszustand versetzt werden. Der Sauerstoff kann durch eine Wärmebehandlung oder dergleichen über den Isolator 402 dem Kanalbildungsbereich in dem Oxid 406 effektiv zugeführt werden. Der Sauerstoff wird auf diese Weise dem Oxid 406 zugeführt, wodurch Sauerstofffehlstellen in dem Oxid 406 verringert werden können. Da das Oxid 406 und der Isolator 402 mit überschüssigem Sauerstoff in Kontakt miteinander bereitgestellt sind, kann dem Oxid 406 Sauerstoff in gleichmäßiger Weise zugeführt werden. Somit kann der Transistor 1000e vorteilhafte Eigenschaften aufweisen.
  • Zudem kann dann, wenn ein Metalloxid, das eine Funktion zum Verhindern des Durchgangs von Sauerstoff aufweist, wie z. B. Aluminiumoxid, für den Isolator 408a verwendet wird, verhindert werden, dass der dem Isolator 402 zugesetzte Sauerstoff bei der Abscheidung nach oben diffundiert. Folglich kann dem Isolator 402 Sauerstoff effizienter zugeführt werden. Der Isolator 408b kann über dem Isolator 408a bereitgestellt werden. Für den Isolator 408b wird vorzugsweise ein Metalloxid verwendet, das durch ein Atomlagenabscheidungs-(atomic layer depositioin, ALD-) Verfahren ausgebildet wird, und zum Beispiel wird vorzugsweise Aluminiumoxid verwendet. Da ein Film, der durch ein ALD-Verfahren ausgebildet wird, eine ausgezeichnete Abdeckung aufweist, kann weiter verhindert werden, dass der dem Isolator 402 zugesetzte Sauerstoff bei der Abscheidung nach oben diffundiert. Der Isolator 402 wird unter Verwendung eines isolierenden Materials ausgebildet, das mit höherer Wahrscheinlichkeit Sauerstoff durchlässt als der Isolator 408a oder der Isolator 408b. Beispielsweise kann Siliziumoxid oder Siliziumoxynitrid verwendet werden.
  • Auf die Beschreibung des Transistors 1000 kann bezüglich der anderen Struktur, Funktionen und Wirkungen des Transistors 1000e verwiesen werden.
  • <Strukturbeispiel 7 einer Halbleitervorrichtung>
  • Im Folgenden wird ein Beispiel für eine Halbleitervorrichtung beschrieben, die einen Transistor 2000 einer Ausführungsform der vorliegenden Erfindung beinhaltet. Der Transistor 2000 beinhaltet das Oxid 406d und kann über dem Substrat ausgebildet werden, über dem die Halbleitervorrichtung mit dem Transistor 1000b ausgebildet ist.
  • 15A ist eine Draufsicht auf eine Halbleitervorrichtung, die den Transistor 2000 beinhaltet. 15B ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A1-A2 in 15A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 2000 in einer Kanallängsrichtung dar. 15C ist eine Querschnittsansicht eines Abschnitts, der durch eine Strichpunktlinie A3-A4 in 15A gekennzeichnet ist, und stellt einen Querschnitt des Transistors 2000 in einer Kanalbreitenrichtung dar. Es sei angemerkt, dass der Einfachheit der Zeichnung halber einige Komponenten nicht in der Draufsicht in 15A abgebildet werden.
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Substrat 400, einen Isolator 401 über dem Substrat 400, den Transistor 2000 über dem Isolator 401, einen Isolator 410 über dem Transistor 2000 und einen Isolator 420 über dem Isolator 410.
  • Der Transistor 2000 beinhaltet den Leiter 310 und den Isolator 301 über dem Isolator 401, den Isolator 302 über dem Leiter 310 und dem Isolator 301, den Isolator 303 über dem Isolator 302, den Isolator 402 über dem Isolator 303, ein Oxid 406a2 und ein Oxid 406a3 über dem Isolator 402, ein Oxid 406b2 und ein Oxid 406b3 über dem Oxid 406a2 und dem Oxid 406a3, den Leiter 416a1, der einen Bereich in Kontakt mit einer Oberseite des Oxids 406b2 umfasst, den Leiter 416a2, der einen Bereich in Kontakt mit einer Oberseite des Oxids 406b3 umfasst, den Sperrfilm 417a1 über dem Leiter 416a1, den Sperrfilm 417a2 über dem Leiter 416a2, das Oxid 406c, das einen Bereich in Kontakt mit einer Seitenfläche des Leiters 416a1, einer Seitenfläche des Leiters 416a2, einer Oberseite und einer Seitenfläche des Oxids 406b2, einer Oberseite und einer Seitenfläche des Oxids 406b3, einer Seitenfläche des Oxids 406a2 und einer Seitenfläche des Oxids 406a3 umfasst, das Oxid 406d über dem Oxid 406c, den Isolator 412 über dem Oxid 406d, den Leiter 404 über dem Isolator 412 sowie den Isolator 418 über dem Leiter 404. Der Isolator 301 weist eine Öffnung auf, und der Leiter 310a und der Leiter 310b sind in der Öffnung bereitgestellt.
  • Bei dem Transistor 2000 dient der Leiter 404 als erste Gate-Elektrode. Der Leiter 404 kann eine mehrschichtige Struktur aufweisen, die einen Leiter 404a und einen Leiter 404b enthält. Des Weiteren kann der Leiter 404 eine mehrschichtige Struktur aufweisen, die drei oder mehr Schichten umfasst. Wenn beispielsweise der Leiter 404a mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff unter dem Leiter 404b ausgebildet wird, kann eine Oxidation des Leiters 404b verhindert werden. Alternativ enthält der Leiter 404 vorzugsweise zum Beispiel ein Metall, das gegen Oxidation beständig ist. Alternativ kann beispielsweise ein Oxidleiter oder dergleichen verwendet werden. Alternativ kann beispielsweise eine mehrschichtige Struktur, die ein Oxid mit Leitfähigkeit enthält, zum Einsatz kommen. Der Isolator 412 dient als erster Gate-Isolator.
  • Die Leiter 416a1 und 416a2 dienen als Source-Elektrode und Drain-Elektrode des Transistors. Die Leiter 416a1 und 416a2 können jeweils eine mehrschichtige Struktur aufweisen, die einen Leiter mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff enthält. Wenn beispielsweise ein Leiter mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff als obere Schicht ausgebildet wird, kann eine Oxidation der Leiter 416a1 und 416a2 verhindert werden. Alternativ enthalten der Leiter 416a1 und der Leiter 416a2 vorzugsweise ein Metall, das gegen Oxidation beständig ist. Alternativ kann ein Oxidleiter e oder dergleichen verwendet werden.
  • Die Sperrfilme 417a1 und 417a2 weisen jeweils eine Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, auf. Der Sperrfilm 417a1 ist über dem Leiter 416a1 angeordnet und verhindert eine Diffusion von Sauerstoff in den Leiter 416a1. Der Sperrfilm 417a2 ist über dem Leiter 416a2 angeordnet und verhindert eine Diffusion von Sauerstoff in den Leiter 416a2.
  • Bei dem Transistor 2000 sind, wie in 15B dargestellt, eine Schicht, die das Oxid 406a2, das Oxid 406b2 und den Leiter 416a1 enthält, und eine Schicht, die das Oxid 406a3, das Oxid 406b3 und den Leiter 416a2 enthält, derart angeordnet, dass ein Bereich, in dem ein Teil einer Oberseite des Isolators 402 und das Oxid 406c in Kontakt miteinander sind, dazwischen bereitgestellt ist. Hier werden eine Seitenfläche der Schicht, die das Oxid 406a2, das Oxid 406b2 und den Leiter 416a1 enthält, und eine Seitenfläche der Schicht, die das Oxid 406a3, das Oxid 406b3 und den Leiter 416a2 enthält, welche einander zugewandt sind, jeweils als eine Seitenfläche bezeichnet, und Seitenflächen der Schichten, die nicht einander zugewandt sind, werden jeweils als die andere Seitenfläche bezeichnet.
  • Das Oxid 406c umfasst einen Bereich in Kontakt mit der einen Seitenfläche des Leiters 416a1 und einen Bereich in Kontakt mit der einen Seitenfläche des Leiters 416a2. Des Weiteren umfasst das Oxid 406c auch einen Bereich in Kontakt mit einem Teil einer Oberseite und der einen Seitenfläche des Oxids 406b2, einen Bereich in Kontakt mit einem Teil einer Oberseite und der einen Seitenfläche des Oxids 406b3, einen Bereich in Kontakt mit der einen Seitenfläche des Oxids 406a2 sowie einen Bereich in Kontakt mit der einen Seitenfläche des Oxids 406a3. Das heißt, dass die einen Seitenflächen stufige Formen aufweisen, in denen die Leiter 416a1 und 416a2 hinter den Oxiden 406b2 und 406b3 zurücktreten. Die anderen Seitenflächen des Oxids 406a2, des Oxids 406b2 und des Leiters 416a1 sind im Wesentlichen zueinander ausgerichtet, und die anderen Seitenflächen des Oxids 406a3, des Oxids 406b3 und des Leiters 416a2 sind im Wesentlichen zueinander ausgerichtet. Mit anderen Worten: Die anderen Seitenflächen sind flach.
  • Der Transistor 2000 beinhaltet das Oxid 406d und kann über dem Substrat ausgebildet werden, über dem die Halbleitervorrichtung mit dem Transistor 1000b ausgebildet ist.
  • Bei dem Transistor 2000 kann der Widerstand des Oxids 406 durch ein Potential, das an den Leiter 404 angelegt wird, gesteuert werden. Das heißt, dass das Leiten oder Nichtleiten zwischen dem Leiter 416a1 und dem Leiter 416a2 durch das an den Leiter 404 angelegte Potential gesteuert werden kann.
  • Da der Kanal in dem Oxid 406c in dem Transistor 2000 gebildet wird, weist der Transistor 2000 unterschiedliche Eigenschaften von dem Transistor 1000b auf.
  • Da das Oxid 406a zu dem Oxid 406a2 und dem Oxid 406a3 verarbeitet wird, handelt es sich bei dem Oxid 406a2 und dem Oxid 406a3 um Oxidhalbleiter mit der gleichen Zusammensetzung. In ähnlicher Weise handelt es sich, da das Oxid 406b zu dem Oxid 406b2 und dem Oxid 406b3 verarbeitet wird, bei dem Oxid 406b2 und dem Oxid 406b3 um Oxidhalbleiter mit der gleichen Zusammensetzung.
  • Hier enthält jedes der In-M-Zn-Oxide, die für das Oxid 406b2, das Oxid 406b3 und das Oxid 406c verwendet werden, vorzugsweise mehr In-Atome als Atome des Elements M. Die Verwendung eines derartigen Oxids wird bevorzugt, da dadurch die Beweglichkeit des Transistors 2000 und die Ladungsträgerdichte erhöht werden.
  • Die Oxide 406b2 und 406b3 sowie das Oxid 406c mit der gleichen Zusammensetzung oder ähnlichen Zusammensetzungen können den gleichen Ec oder eine geringe Differenz des Ec aufweisen. Dementsprechend können die Zustandsdichte an der Grenzfläche zwischen dem Oxid 406b2 und dem Oxid 406c sowie die Zustandsdichte an der Grenzfläche zwischen dem Oxid 406b3 und dem Oxid 406c niedrig sein. Diese niedrigen Grenzflächenzustandsdichten können eine Abnahme des Durchlassstroms des Transistors 2000 verhindern. Eine Differenz zwischen Ec des Oxids 406b2 und Ec des Oxids 406c sowie eine Differenz zwischen Ec des Oxids 406b3 und Ec des Oxids 406c sind jeweils vorzugsweise gering, und sie ist bevorzugt größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV, bevorzugter größer als oder gleich 0 V und kleiner als oder gleich 0,07eV.
  • Das In-M-Zn-Oxid, das für das Oxid 406d verwendet wird, enthält vorzugsweise mehr Atome des Elements M als In-Atome. Daher wird ein Oxidhalbleiter, dessen Ec sich von dem Ec des Oxids 406c unterscheidet, für das Oxid 406d verwendet. Es ist vorzuziehen, dass der Ec des Oxids 406d kleiner ist als derjenige des Oxids 406c und eine Differenz zwischen dem Ec des Oxids 406d und demjenigen des Oxids 406c größer als oder gleich 0,2 eV und kleiner als oder gleich 0,4 eV ist.
  • Bei der Struktur des Transistors 2000 könnten Verarbeitungsschäden an Oberseiten oder Seitenflächen der Oxide 406b2 und 406b3 verursacht werden, wenn die Source-Elektrode und die Drain-Elektrode ausgebildet werden. Das heißt, dass ein Defekt infolge der Verarbeitungsschäden an oder in der Nähe der Grenzfläche zwischen dem Oxid 406b2 und dem Oxid 406c sowie der Grenzfläche zwischen dem Oxid 406b3 und dem Oxid 406c verursacht werden kann. Ein Kanalbildungsbereich wird nicht nur in dem Oxid 406c, sondern auch an oder in der Nähe der Grenzfläche zwischen dem Oxid 406c und dem Oxid 406d gebildet, dessen Ec kleiner ist als derjenige des Oxids 406c.
  • Deshalb kann der Einfluss der Grenzfläche zwischen dem Oxid 406b2, das bei der Verarbeitung beschädigt wird, und dem Oxid 406c, der Grenzfläche zwischen dem Oxid 406b3, das bei der Verarbeitung beschädigt wird, und dem Oxid 406c sowie der Umgebung der Grenzflächen gering sein. Ferner werden ein Oxid, das zu dem Oxid 406c wird, ein Oxid, das zu dem Oxid 406d wird, und ein Isolator, der zu dem als erster Gate-Isolator dienenden Isolator 412 wird, übereinander angeordnet, und dann werden sie zu dem Oxid 406c, dem Oxid 406d und dem Isolator 412 verarbeitet, wobei in diesem Fall die Grenzfläche zwischen dem Oxid 406c und dem Oxid 406d, ihre Umgebung, die Grenzfläche zwischen dem Oxid 406d und dem Isolator 412 sowie ihre Umgebung, welche nicht von den Verarbeitungsschäden beeinflusst werden, vorteilhaft sind.
  • Daher kann ein Strom bei dem eingeschalteten Transistor 2000 (Durchlassstrom) hoch sein. Darüber hinaus kann die Zuverlässigkeit verbessert werden.
  • Bei dem Transistor 2000 überlappt der als erste Gate-Elektrode dienende Leiter 404 teilweise jeden der Leiter 416a1 und 416a2, die als Source-Elektrode und Drain-Elektrode dienen, wodurch eine parasitäre Kapazität zwischen dem Leiter 404 und dem Leiter 416a1 sowie eine parasitäre Kapazität zwischen dem Leiter 404 und dem Leiter 416a2 gebildet werden.
  • Die Struktur des Transistors 2000, der den Sperrfilm 417a1 sowie den Isolator 412, das Oxid 406c und das Oxid 406d zwischen dem Leiter 404 und dem Leiter 416a1 beinhaltet, ermöglicht eine Verringerung der parasitären Kapazität. In ähnlicher Weise ermöglicht die Transistorstruktur, die den Sperrfilm 417a2 sowie den Isolator 412, das Oxid 406c und das Oxid 406d zwischen dem Leiter 404 und dem Leiter 416a2 beinhaltet, eine Verringerung der parasitären Kapazität. Auf diese Weise weist der Transistor 2000 ausgezeichnete Frequenzeigenschaften auf.
  • Des Weiteren kann die vorstehende Struktur des Transistors 2000 einen Leckstrom verringern oder verhindern, der zwischen dem Leiter 404 und jedem der Leiter 416a1 und 416a2 erzeugt wird, wenn der Transistor 2000 arbeitet, z. B. wenn eine Potentialdifferenz zwischen dem Leiter 404 und jedem der Leiter 416a1 und 416a2 entsteht.
  • Der Leiter 310 dient als zweite Gate-Elektrode. Der Leiter 310a dient als leitender Sperrfilm. Da der 310a derart bereitgestellt ist, dass er eine Unterseite und Seitenflächen des Leiters 310b bedeckt, kann eine Oxidation des Leiters 310b verhindert werden.
  • <Substrat>
  • Als Substrat 400 kann beispielsweise ein Isolatorsubstrat, ein Halbleitersubstrat oder ein Leitersubstrat verwendet werden. Als Isolatorsubstrat wird beispielsweise ein Glassubstrat, ein Quarzsubstrat, ein Saphirsubstrat, ein stabilisiertes Zirkonoxid-Substrat (z. B. ein Yttrium-stabilisiertes Zirkonoxid-Substrat) oder ein Harzsubstrat verwendet. Als Halbleitersubstrat wird beispielsweise ein Halbleitersubstrat aus Silizium, Germanium oder dergleichen oder ein Verbindungshalbleitersubstrat aus Siliziumkarbid, Siliziumgermanium, Galliumarsenid, Indiumphosphid, Zinkoxid oder Galliumoxid verwendet. Es wird ein Halbleitersubstrat, in dem ein Isolatorbereich in dem vorstehenden Halbleitersubstrat bereitgestellt ist, z. B. ein Silizium-auf-Isolator- (silicon on insulator, SOI-) Substrat, oder dergleichen verwendet. Als Leitersubstrat wird ein Graphitsubstrat, ein Metallsubstrat, ein Legierungssubstrat, ein leitendes Harzsubstrat oder dergleichen verwendet. Es wird ein Substrat, das ein Metallnitrid enthält, ein Substrat, das ein Metalloxid enthält, oder dergleichen verwendet. Es wird ein Isolatorsubstrat, das mit einem Leiter oder einem Halbleiter versehen ist, ein Halbleitersubstrat, das mit einem Leiter oder einem Isolator versehen ist, ein Leitersubstrat, das mit einem Halbleiter oder einem Isolator versehen ist, oder dergleichen verwendet. Alternativ kann ein beliebiges dieser Substrate, über dem ein Element bereitgestellt ist, verwendet werden. Als Element, das über dem Substrat bereitgestellt ist, wird ein Kondensator, ein Widerstand, ein Schaltelement, ein lichtemittierendes Element, ein Speicherelement oder dergleichen verwendet.
  • Alternativ kann ein flexibles Substrat als Substrat 400 verwendet werden. Als Verfahren zum Bereitstellen eines Transistors über einem flexiblen Substrat ist ein Verfahren vorhanden, bei dem der Transistor über einem nicht-flexiblen Substrat ausgebildet wird und dann der Transistor abgetrennt und auf das Substrat 400 übertragen wird, das ein flexibles Substrat ist. In diesem Fall wird eine Trennschicht vorzugsweise zwischen dem nicht-flexiblen Substrat und dem Transistor bereitgestellt. Als Substrat 400 kann eine Platte, ein Film oder eine Folie verwendet werden, die/der eine Faser enthält. Das Substrat 400 kann Elastizität aufweisen. Das Substrat 400 kann eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder ziehen. Alternativ kann das Substrat 400 eine Eigenschaft aufweisen, nicht in seine ursprüngliche Form zurückzukehren. Das Substrat 400 weist einen Bereich mit einer Dicke von beispielsweise größer als oder gleich 5 µm und kleiner als oder gleich 700 µm, bevorzugt größer als oder gleich 10 µm und kleiner als oder gleich 500 µm, bevorzugter größer als oder gleich 15 µm und kleiner als oder gleich 300 µm auf. Wenn das Substrat 400 eine kleine Dicke aufweist, kann das Gewicht der Halbleitervorrichtung, die den Transistor beinhaltet, verringert werden. Wenn das Substrat 400 eine kleine Dicke aufweist, kann auch im Falle der Verwendung von Glas oder dergleichen das Substrat 400 Elastizität oder eine Eigenschaft aufweisen, in seine ursprüngliche Form zurückzukehren, wenn man aufhört, es zu biegen oder ziehen. Deshalb kann ein Stoß abgemildert werden, der auf die Halbleitervorrichtung über dem Substrat 400 einwirkt, wenn sie fallen gelassen wird oder so ähnlich. Das heißt, dass eine beständige Halbleitervorrichtung bereitgestellt werden kann.
  • Für das Substrat 400, das ein flexibles Substrat ist, kann beispielsweise ein Metall, eine Legierung, ein Harz, Glas oder eine Faser davon verwendet werden. Das flexible Substrat 400 weist vorzugsweise einen niedrigeren Längenausdehnungskoeffizienten auf, da dadurch eine Verformung aufgrund der Umgebung unterdrückt wird. Das flexible Substrat 400 wird beispielsweise unter Verwendung eines Materials ausgebildet, dessen Längenausdehnungskoeffizient niedriger als oder gleich 1 × 10-3 /K, niedriger als oder gleich 5 × 10-5 /K oder niedriger als oder gleich 1 × 10-5 /K ist. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl. Im Besonderen wird vorzugsweise Aramid für das flexible Substrat 400 verwendet, da sein Längenausdehnungskoeffizient niedrig ist.
  • <Isolator>
  • Beispiele für einen Isolator umfassen ein isolierendes Oxid, ein isolierendes Nitrid, ein isolierendes Oxynitrid, ein isolierendes Nitridoxid, ein isolierendes Metalloxid, ein isolierendes Metalloxynitrid und ein isolierendes Metallnitridoxid.
  • Der Transistor ist von einem Isolator mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, umschlossen, wodurch der Transistor stabile elektrische Eigenschaften aufweisen kann. Beispielsweise kann ein Isolator mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, sowohl als Isolator 303 als auch als Isolatoren 401, 408a, 408b, 418, und 420 verwendet werden.
  • Ein Isolator mit einer Funktion zum Verhindern eines Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, kann derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweist, der beispielsweise Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält.
  • Des Weiteren können beispielsweise der Isolator 303 sowie die Isolatoren 401, 408a, 408b, 418 und 420 jeweils unter Verwendung von einem Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid oder Siliziumnitrid ausgebildet werden. Es sei angemerkt, dass der Isolator 303 sowie die Isolatoren 401, 408a, 408b, 418 und 420 jeweils vorzugsweise Aluminiumoxid enthalten.
  • Wenn beispielsweise der Isolator 408a oder der Isolator 420 durch ein Sputterverfahren unter Verwendung eines sauerstoffhaltigen Plasmas ausgebildet wird, kann Sauerstoff einem Isolator, der als Basisschicht des Oxids dient, zugesetzt werden.
  • Die Isolatoren 301, 302, 402 und 412 können jeweils derart ausgebildet werden, dass sie eine einschichtige Struktur oder eine mehrschichtige Struktur aus einem Isolator aufweisen, der beispielsweise Bor, Kohlenstoff, Stickstoff, Sauerstoff, Fluor, Magnesium, Aluminium, Silizium, Phosphor, Chlor, Argon, Gallium, Germanium, Yttrium, Zirconium, Lanthan, Neodym, Hafnium oder Tantal enthält. Beispielsweise enthalten die Isolatoren 301, 302, 402 und 412 vorzugsweise Siliziumoxid, Siliziumoxynitrid oder Siliziumnitrid.
  • Insbesondere enthalten die Isolatoren 402 und 412 vorzugsweise einen Isolator mit hoher relativer Permittivität. Zum Beispiel enthalten die Isolatoren 402 und 412 jeweils vorzugsweise Galliumoxid, Hafniumoxid, Zirconiumoxid, ein Oxid, das Aluminium und Hafnium enthält, ein Oxynitrid, das Aluminium und Hafnium enthält, ein Oxid, das Silizium und Hafnium enthält, ein Oxynitrid, das Silizium und Hafnium enthält, ein Nitrid, das Silizium und Hafnium enthält, oder dergleichen. Alternativ weisen die Isolatoren 402 und 412 jeweils vorzugsweise eine mehrschichtige Struktur aus Siliziumoxid oder Siliziumoxynitrid und einem Isolator mit hoher relativer Permittivität auf. Da Siliziumoxid und Siliziumoxynitrid eine thermische Stabilität aufweisen, ermöglicht eine Kombination von Siliziumoxid oder Siliziumoxynitrid mit einem Isolator mit hoher relativer Permittivität, dass die mehrschichtige Struktur thermisch stabil ist und eine hohe relative Permittivität aufweist. Wenn beispielsweise in jedem der Isolatoren 402 und 412 Aluminiumoxid, Galliumoxid oder Hafniumoxid in Kontakt mit der Seite des Oxids 406 ist, kann verhindert werden, dass Silizium, das in Siliziumoxid oder Siliziumoxynitrid enthalten ist, in das Oxid 406 eindringt. Wenn beispielsweise in jedem der Isolatoren 402 und 412 Siliziumoxid oder Siliziumoxynitrid in Kontakt mit der Seite des Oxids 406 ist, könnten Einfangzentren an der Grenzfläche zwischen Aluminiumoxid, Galliumoxid oder Hafniumoxid und Siliziumoxid oder Siliziumoxynitrid gebildet werden. Die Einfangzentren können in einigen Fällen die Schwellenspannung des Transistors in positiver Richtung verschieben, indem sie Elektronen einfangen.
  • Der Isolator 410 enthält vorzugsweise einen Isolator mit niedriger relativer Permittivität. Der Isolator 410 enthält vorzugsweise zum Beispiel Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, poröses Siliziumoxid, ein Harz oder dergleichen. Alternativ weist der Isolator 410 vorzugsweise eine mehrschichtige Struktur aus einem Harz und Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Siliziumoxid, dem Fluor zugesetzt ist, Siliziumoxid, dem Kohlenstoff zugesetzt ist, Siliziumoxid, dem Kohlenstoff und Stickstoff zugesetzt sind, oder poröses Siliziumoxid auf. Wenn Siliziumoxid oder Siliziumoxynitrid, welches thermisch stabil ist, mit einem Harz kombiniert wird, kann die mehrschichtige Struktur eine thermische Stabilität und eine niedrige relative Permittivität aufweisen. Beispiele für das Harz umfassen Polyester, Polyolefin, Polyamid (z. B. Nylon oder Aramid), Polyimid, Polycarbonat und Acryl.
  • Ein Isolator mit einer Funktion zum Verhindern des Durchgangs von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff, kann für jeden der Sperrfilme 417a1 und 417a2 verwendet werden. Die Sperrfilme 417a1 und 417a2 können verhindern, dass überschüssiger Sauerstoff, der in dem Isolator 410 enthalten ist, in die Leiter 416a1 und 416a2 diffundiert.
  • Die Sperrfilme 417a1 und 417a2 können beispielsweise unter Verwendung von einem Metalloxid, wie z. B. Aluminiumoxid, Magnesiumoxid, Galliumoxid, Germaniumoxid, Yttriumoxid, Zirconiumoxid, Lanthanoxid, Neodymoxid, Hafniumoxid oder Tantaloxid, Siliziumnitridoxid oder Siliziumnitrid ausgebildet werden.
  • <Leiter>
  • Die Leiter 404a, 404b, 310a, 310b, 416a1 und 416a2 können unter Verwendung eines Materials ausgebildet werden, das ein oder mehrere Metallelement/e enthält, das/die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium, Ruthenium und dergleichen ausgewählt wird/werden. Alternativ kann ein Halbleiter mit hoher elektrischer Leitfähigkeit, typischerweise polykristallines Silizium, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, verwendet werden.
  • Alternativ kann auch ein leitendes Material verwendet werden, das Sauerstoff und ein Metallelement enthält, das in einem Metalloxid enthalten ist, das für das Oxid 406 verwendet werden kann und später beschrieben wird. Es kann ein leitendes Material verwendet werden, das ein beliebiges der vorstehenden Metallelemente und Stickstoff enthält. Beispielsweise kann ein stickstoffhaltiges leitendes Material, wie z. B. Titannitrid oder Tantalnitrid, verwendet werden. Es kann Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Silizium zugesetzt ist, verwendet werden. Indium-Gallium-Zinkoxid, das Stickstoff enthält, kann verwendet werden. Mit einem beliebigen solcher Materialien kann Wasserstoff, der in dem Oxid 406 enthalten ist, in einigen Fällen eingefangen werden. Alternativ kann Wasserstoff, der von einem externen Isolator oder dergleichen eindringt, in einigen Fällen eingefangen werden.
  • Es kann eine Schichtanordnung aus einer Vielzahl von leitenden Schichten verwendet werden, die aus den vorstehenden Materialien ausgebildet werden. Beispielsweise kann eine mehrschichtige Struktur verwendet werden, die unter Verwendung einer Kombination aus einem Material, das ein beliebiges der vorstehend aufgeführten Metallelemente enthält, und einem sauerstoffhaltigen leitenden Material ausgebildet wird. Alternativ kann auch eine mehrschichtige Struktur verwendet werden, die unter Verwendung einer Kombination aus einem Material, das ein beliebiges der vorstehend aufgeführten Metallelemente enthält, und einem stickstoffhaltigen leitenden Material ausgebildet wird. Alternativ kann auch eine mehrschichtige Struktur verwendet werden, die unter Verwendung einer Kombination aus einem Material, das ein beliebiges der vorstehend aufgeführten Metallelemente enthält, einem sauerstoffhaltigen leitenden Material und einem stickstoffhaltigen leitenden Material ausgebildet wird.
  • Wenn ein Oxid für den Kanalbildungsbereich des Transistors verwendet wird, wird vorzugsweise eine mehrschichtige Struktur, die unter Verwendung einer Kombination aus einem Material, das ein beliebiges der vorstehend beschrieben Metallelemente enthält, und einem sauerstoffhalteigen leitenden Material ausgebildet wird, für die Gate-Elektrode verwendet. In diesem Fall wird das sauerstoffhaltige leitende Material vorzugsweise auf der Seite des Kanalbildungsbereichs ausgebildet. Wenn das sauerstoffhaltige leitende Material auf der Seite des Kanalbildungsbereichs ausgebildet wird, ist es wahrscheinlich, dass Sauerstoff, das von dem leitenden Material abgegeben wird, dem Kanalbildungsbereich zugeführt wird.
  • <Metalloxid, das für das Oxid 406 verwendet werden kann>
  • Ein Metalloxid wird vorzugsweise für das Oxid 406 verwendet. Jedoch kann anstelle des Oxids 406 in einigen Fällen Silizium (darunter auch gestrecktes Silizium), Germanium, Siliziumgermanium, Siliziumkarbid, Galliumarsenid, Aluminiumgalliumarsenid, Indiumphosphid, Galliumnitrid, ein organischer Halbleiter oder dergleichen verwendet werden.
  • Im Folgenden wird das Oxid 406 einer Ausführungsform der vorliegenden Erfindung beschrieben. Das Oxid 406 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das als Oxidhalbleiter dient (nachstehend wird das Metalloxid auch als Oxidhalbleiter bezeichnet).
  • Ein Oxidhalbleiter enthält vorzugsweise mindestens Indium oder Zink. Insbesondere sind vorzugsweise Indium und Zink enthalten. Außerdem ist vorzugsweise Aluminium, Gallium, Yttrium, Zinn oder dergleichen enthalten. Ferner kann/können ein oder mehrere Element/e enthalten sein, das/die aus Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram, Magnesium und dergleichen ausgewählt wird/werden.
  • Hier wird der Fall in Betracht gezogen, in dem es sich bei dem Oxidhalbleiter um ein In-M-Zn-Oxid handelt, das Indium, ein Element M und Zink enthält. Das Element M ist Aluminium, Gallium, Yttrium, Zinn oder dergleichen. Beispiele für weitere Elemente, die als Element M verwendet werden können, umfassen Bor, Silizium, Titan, Eisen, Nickel, Germanium, Zirconium, Molybdän, Lanthan, Cer, Neodym, Hafnium, Tantal, Wolfram und Magnesium. Es sei angemerkt, dass zwei oder mehr der vorstehenden Elemente in Kombination als Element M verwendet werden können.
  • Es sei angemerkt, dass in dieser Beschreibung und dergleichen auch ein Metalloxid, das Stickstoff enthält, in einigen Fällen als Metalloxid bezeichnet wird. Zudem kann ein Metalloxid, das Stickstoff enthält, als Metalloxynitrid bezeichnet werden.
  • <Zusammensetzung eines Metalloxids>
  • Im Folgenden wird die Zusammensetzung eines wolkenartig ausgerichteten Verbundoxidhalbleiters (cloud-aligned composite oxide semiconductor, CAC-OS) beschrieben, der für einen Transistor, der bei einer Ausführungsform der vorliegenden Erfindung offenbart ist, verwendbar ist.
  • In dieser Beschreibung und dergleichen könnte „Kristall mit Ausrichtung bezüglich der c-Achse (c-axis aligned crystal, CAAC)“ oder „wolkenartig ausgerichtetes Verbundmaterial (cloud-aligned composite, CAC)“ angegeben werden. Es sei angemerkt, dass sich CAAC auf ein Beispiel für eine Kristallstruktur bezieht und CAC auf ein Beispiel für eine Funktion oder eine Materialzusammensetzung bezieht.
  • Ein CAC-OS oder ein CAC-Metalloxid weist eine leitende Funktion in einem Teil des Materials auf und weist eine isolierende Funktion in einem anderen Teil des Materials auf; als Ganzes weist der CAC-OS oder das CAC-Metalloxid eine Funktion eines Halbleiters auf. In dem Fall, in dem der CAC-OS oder das CAC-Metalloxid in einer Aktivschicht eines Transistors verwendet wird, ermöglicht die leitende Funktion, dass Elektronen (oder Löcher) fließen, die als Ladungsträger dienen, und die isolierende Funktion ermöglicht nicht, dass Elektronen fließen, die als Ladungsträger dienen. Durch die komplementäre Wirkung der leitenden Funktion und der isolierenden Funktion kann der CAC-OS oder das CAC-Metalloxid eine Schaltfunktion (Ein-/Ausschaltfunktion) aufweisen. In dem CAC-OS oder dem CAC-Metalloxid kann eine Trennung der Funktionen jede Funktion maximieren.
  • Der CAC-OS oder das CAC-Metalloxid umfasst leitende Bereiche und isolierende Bereiche. Die leitenden Bereiche weisen die vorstehend beschriebene leitende Funktion auf, und die isolierenden Bereiche weisen die vorstehend beschriebene isolierende Funktion auf. In einigen Fällen sind die leitenden Bereiche und die isolierenden Bereiche in der Größenordnung von Nanoteilchen in dem Material getrennt. In einigen Fällen sind die leitenden Bereiche und die isolierenden Bereiche in dem Material ungleichmäßig verteilt. Die leitenden Bereiche werden in einigen Fällen wolkenartig gekoppelt beobachtet, wobei ihre Grenzen unscharf sind.
  • Des Weiteren weisen in einigen Fällen in dem CAC-OS oder dem CAC-Metalloxid die leitenden Bereiche und die isolierenden Bereiche jeweils eine Größe von größer als oder gleich 0,5 nm und kleiner als oder gleich 10 nm, bevorzugt größer als oder gleich 0,5 nm und kleiner als oder gleich 3 nm auf, und sie sind in dem Material dispergiert.
  • Der CAC-OS oder das CAC-Metalloxid enthält Komponenten mit verschiedenen Bandlücken. Der CAC-OS oder das CAC-Metalloxid enthält beispielsweise eine Komponente mit einer großen Lücke aufgrund des isolierenden Bereichs und eine Komponente mit einer kleinen Lücke aufgrund des isolierenden Bereichs. Im Falle einer derartigen Zusammensetzung fließen Ladungsträger hauptsächlich in der Komponente mit einer kleinen Lücke. Die Komponente mit einer kleinen Lücke komplementiert die Komponente mit einer großen Lücke, und Ladungsträger fließen auch in der Komponente mit einer großen Lücke in Zusammenhang mit der Komponente mit einer kleinen Lücke. Folglich kann in dem Fall, in dem der vorstehend beschriebene CAC-OS oder das CAC-Metalloxid in einem Kanalbildungsbereich eines Transistors verwendet wird, eine hohe Stromtreiberfähigkeit im Durchlasszustand des Transistors, d. h. ein hoher Durchlassstrom und eine hohe Feldeffektbeweglichkeit, erhalten werden.
  • Mit anderen Worten: Der CAC-OS oder das CAC-Metalloxid kann als Matrix-Verbundmaterial oder Metall-Matrix-Verbundmaterial bezeichnet werden.
  • <Struktur eines Metalloxids>
  • Ein Oxidhalbleiter wird in einen einkristallinen Oxidhalbleiter und in einen nicht-einkristallinen Oxidhalbleiter unterteilt. Beispiele für einen nicht-einkristallinen Oxidhalbleiter umfassen einen kristallinen Oxidhalbleiter mit Ausrichtung bezüglich der c-Achse (c-axis-aligned crystalline oxide semiconductor, CAAC-OS), einen polykristallinen Oxidhalbleiter, einen nanokristallinen Oxidhalbleiter (nanocrystalline oxide semiconductor, nc-OS), einen amorphähnlichen Oxidhalbleiter (a-ähnlichen OS) und einen amorphen Oxidhalbleiter.
  • Der CAAC-OS weist eine Ausrichtung bezüglich der c-Achse auf, seine Nanokristalle sind in Richtung der a-b-Ebene verbunden, und seine Kristallstruktur weist eine Verzerrung auf. Es sei angemerkt, dass sich eine Verzerrung auf einen Abschnitt bezieht, in dem sich die Richtung einer Gitteranordnung zwischen einem Bereich mit einer gleichmäßigen Gitteranordnung und einem anderen Bereich mit einer gleichmäßigen Gitteranordnung in einem Bereich verändert, in dem die Nanokristalle verbunden sind.
  • Die Form des Nanokristalls ist grundsätzlich ein Sechseck, jedoch nicht immer ein regelmäßiges Sechseck, und ist in einigen Fällen ein unregelmäßiges Sechseck. Eine fünfeckige Gitteranordnung, eine siebeneckige Gitteranordnung oder dergleichen ist in einigen Fällen in der Verzerrung enthalten. Es sei angemerkt, dass selbst in der Nähe der Verzerrung in dem CAAC-OS keine deutliche Kristallkorngrenze beobachtet werden kann. Das heißt, dass dank der Verzerrung der Gitteranordnung die Bildung einer Korngrenzeis verhindert wird. Das liegt wahrscheinlich daran, dass der CAAC-OS eine Verzerrung aufgrund einer niedrigen Dichte der Anordnung von Sauerstoffatomen in Richtung der a-b-Ebene, einer Veränderung eines interatomaren Bindungsabstands durch Ersatz eines Metallelements und dergleichen erlauben kann.
  • Der CAAC-OS neigt dazu, eine mehrschichtige Kristallstruktur (auch als mehrschichtige Struktur bezeichnet) aufzuweisen, bei der eine Schicht, die Indium und Sauerstoff enthält (nachstehend In-Schicht) und eine Schicht, die das Element M, Zink und Sauerstoff enthält (nachstehend (M,Zn)-Schicht) übereinander angeordnet sind. Es sei angemerkt, dass Indium und das Element M durcheinander ersetzt werden können und dass dann, wenn das Element M der (M,Zn)-Schicht durch Indium ersetzt wird, die Schicht auch als (In,M,Zn)-Schicht bezeichnet werden kann. Wenn Indium der In-Schicht durch das Element M ersetzt wird, kann die Schicht auch als (In,M)-Schicht bezeichnet werden.
  • Der CAAC-OS ist ein Oxidhalbleiter mit hoher Kristallinität. Im Gegensatz dazu ist es weniger wahrscheinlich, dass in dem CAAC-OS eine Verringerung der Elektronenbeweglichkeit aufgrund der Korngrenze auftritt, da keine deutliche Korngrenze beobachtet werden kann. Ein Eindringen von Verunreinigungen, eine Bildung von Defekten oder dergleichen könnte die Kristallinität eines Oxidhalbleiters verringern. Dies bedeutet, dass der CAAC-OS kleine Mengen an Verunreinigungen und Defekten (z. B. Sauerstofffehlstellen) aufweist. Daher ist ein Oxidhalbleiter, der einen CAAC-OS enthält, physikalisch stabil. Deshalb ist der Oxidhalbleiter, der einen CAAC-OS enthält, wärmebeständig und weist eine hohe Zuverlässigkeit auf.
  • In dem nc-OS weist ein mikroskopischer Bereich (zum Beispiel ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 10 nm, insbesondere ein Bereich mit einer Größe von größer als oder gleich 1 nm und kleiner als oder gleich 3 nm) eine regelmäßige Atomanordnung auf. Es gibt keine Regelmäßigkeit der Kristallausrichtung zwischen unterschiedlichen Nanokristallen in dem nc-OS. Daher wird keine Ausrichtung des gesamten Films beobachtet. Deshalb kann man in einigen Fällen den nc-OS von einem a-ähnlichen OS oder einem amorphen Oxidhalbleiter in Abhängigkeit von einem Analyseverfahren nicht unterscheiden.
  • Der a-ähnliche OS weist eine Struktur auf, die zwischen derjenigen des nc-OS und derjenigen des amorphen Oxidhalbleiters liegt. Der a-ähnliche OS weist einen Hohlraum oder einen Bereich mit niedriger Dichte auf. Das heißt, dass der a-ähnliche OS im Vergleich zu dem nc-OS und dem CAAC-OS eine niedrige Kristallinität aufweist.
  • Ein Oxidhalbleiter kann verschiedene Strukturen aufweisen, die verschiedene unterschiedliche Eigenschaften zeigen. Zwei oder mehr von dem amorphen Oxidhalbleiter, dem polykristallinen Oxidhalbleiter, dem a-ähnlichen OS, dem nc-OS und dem CAAC-OS können in einem Oxidhalbleiter einer Ausführungsform der vorliegenden Erfindung enthalten sein.
  • <Transistor, der den Oxidhalbleiter enthält>
  • Als Nächstes wird der Fall beschrieben, in dem der Oxidhalbleiter für einen Transistor verwendet wird.
  • Es sei angemerkt, dass dann, wenn der Oxidhalbleiter für einen Transistor verwendet wird, der Transistor eine hohe Feldeffektbeweglichkeit aufweisen kann. Außerdem kann der Transistor eine hohe Zuverlässigkeit aufweisen.
  • Ein Oxidhalbleiterfilm mit niedriger Ladungsträgerdichte wird vorzugsweise für den Transistor verwendet. Um die Ladungsträgerdichte des Oxidhalbleiterfilms zu verringern, wird die Verunreinigungskonzentration in dem Oxidhalbleiterfilm verringert, so dass die Dichte der Defektzustände verringert werden kann. In dieser Beschreibung und dergleichen wird ein Zustand mit niedriger Verunreinigungskonzentration und niedriger Dichte der Defektzustände als hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Zustand bezeichnet. Beispielsweise wird ein Oxidhalbleiter verwendet, dessen Ladungsträgerdichte niedriger als 8 × 1011/cm3, bevorzugt niedriger als 1 × 1011/cm3, bevorzugter niedriger als 1 × 1010/cm3 und höher als oder gleich 1 × 10-9/cm3 ist.
  • Ein hochreiner intrinsischer oder im Wesentlichen hochreiner intrinsischer Oxidhalbleiterfilm weist in einigen Fällen eine niedrige Dichte der Defektzustände und folglich nur eine niedrige Dichte der Einfangzustände auf.
  • Ladungen, die von den Einfangzuständen in dem Oxidhalbleiter eingefangen werden, benötigen eine lange Zeit, bis sie abgegeben werden, und sie können sich wie feste Ladungen verhalten. Daher weist ein Transistor, dessen Kanalbildungsbereich in einem Oxidhalbleiter mit hoher Dichte der Einfangzuständen gebildet wird, in einigen Fällen instabile elektrische Eigenschaften auf.
  • Angesichts des Vorstehenden ist es wirksam, die Konzentration von Verunreinigungen in dem Oxidhalbleiterfilm zu verringern, um stabile elektrische Eigenschaften des Transistors zu erhalten. Um die Konzentration von Verunreinigungen in dem Oxidhalbleiter zu verringern, wird vorzugsweise die Konzentration von Verunreinigungen in einem Film verringert, der dem Oxidhalbleiter benachbart ist. Beispiele für Verunreinigungen umfassen Wasserstoff, Stickstoff, Alkalimetall, Erdalkalimetall, Eisen, Nickel und Silizium.
  • <Verunreinigung>
  • Hier wird der Einfluss von Verunreinigungen in dem Oxidhalbleiter beschrieben.
  • Wenn Silizium oder Kohlenstoff, bei denen es sich um ein Element der Gruppe 14 handelt, in dem Oxidhalbleiter enthalten ist, werden Defektzustände in dem Oxidhalbleiterfilm gebildet. Daher wird die Silizium- oder Kohlenstoffkonzentration in dem Oxidhalbleiter sowie an oder in der Nähe einer Grenzfläche zu dem Oxidhalbleiter (die Konzentration, die durch Sekundärionen-Massenspektrometrie (SIMS) erhalten wird) auf niedriger als oder gleich 2 × 1018Atome/cm3, bevorzugt auf niedriger als oder gleich 2 × 1017Atome/cm3 eingestellt.
  • Wenn der Oxidhalbleiter Alkalimetall oder Erdalkalimetall enthält, werden in einigen Fällen Defektzustände gebildet und Ladungsträger erzeugt. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein Alkalimetall oder Erdalkalimetall enthaltender Oxidhalbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Deshalb wird vorzugsweise die Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter verringert. Insbesondere wird die durch SIMS gemessene Alkalimetall- oder Erdalkalimetallkonzentration in dem Oxidhalbleiter auf niedriger als oder gleich 1 × 1018Atome/cm3, bevorzugt niedriger als oder gleich 2 × 1016Atome/cm3 eingestellt.
  • Wenn der Oxidhalbleiter Stickstoff enthält, wird der Oxidhalbleiter durch Erzeugung von Elektronen, die als Ladungsträger dienen, und einen Anstieg der Ladungsträgerdichte leicht zum n-Typ. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein stickstoffhaltiger Oxidhalbleiter als Halbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Aus diesem Grund wird Stickstoff in dem Oxidhalbleiter vorzugsweise soweit wie möglich verringert. Die durch SIMS gemessene Stickstoffkonzentration in dem Oxidhalbleiter wird beispielsweise auf niedriger als 5 × 1019Atome/cm3, bevorzugt niedriger als oder gleich 5 × 1018Atome/cm3, bevorzugter niedriger als oder gleich 1 × 1018Atome/cm3, noch bevorzugter niedriger als oder gleich 5 × 1017Atome/cm3 eingestellt.
  • Wasserstoff, der in einem Oxidhalbleiter enthalten ist, reagiert mit Sauerstoff, der an ein Metallatom gebunden ist, zu Wasser, und daher erzeugt er in einigen Fällen eine Sauerstofffehlstelle. Infolge des Eindringens von Wasserstoff in die Sauerstofffehlstelle wird mitunter ein Elektron, das als Ladungsträger dient, erzeugt. In einigen Fällen ruft ferner eine Bindung eines Teils von Wasserstoff an Sauerstoff, der an ein Metallatom gebunden ist, eine Erzeugung eines Elektrons hervor, das als Ladungsträger dient. Daher ist es wahrscheinlich, dass ein Transistor, bei dem ein wasserstoffhaltiger Oxidhalbleiter verwendet wird, selbstleitende Eigenschaften aufweist. Folglich wird Wasserstoff in dem Oxidhalbleiter vorzugsweise so weit wie möglich verringert. Insbesondere wird die durch SIMS gemessene Wasserstoffkonzentration in dem Oxidhalbleiter auf niedriger als 1 × 1020Atome/cm3, bevorzugt niedriger als 1 × 1019Atome/cm3, bevorzugter niedriger als 5 × 1018Atome/cm3, noch bevorzugter niedriger als 1 × 1018Atome/cm3 eingestellt.
  • Wenn ein Oxidhalbleiter mit ausreichend verringerter Verunreinigungskonzentration für einen Kanalbildungsbereich in einem Transistor verwendet wird, kann der Transistor stabile elektrische Eigenschaften aufweisen.
  • Diese Ausführungsform kann in geeigneter Kombination mit einer der Strukturen, die bei den anderen Ausführungsformen, einem Beispiel und dergleichen beschrieben werden, ausgeführt werden.
  • (Ausführungsform 2)
  • <Verfahren 1 zum Herstellen einer Halbleitervorrichtung>
  • Ein Verfahren zum Herstellen einer Halbleitervorrichtung, die den Transistor 1000 einer Ausführungsform der vorliegenden Erfindung beinhaltet, wird nachstehend anhand von 1A bis 1C, 7A bis 7C, 8A bis 8C, 9A bis 9C, 10A bis 10C, 11 A bis 11C, 12A bis 12C, 13A bis 13C und 14A bis 14C beschreiben. 1A, 7A, 8A, 9A, 10A, 11A, 12A, 13A und 14A sind Draufsichten. 1B, 7B, 8B, 9B, 10B, 11B, 12B, 13B und 14B sind Querschnittsansichten entlang den Strichpunktlinien A1-A2 in 1A, 7A, 8A, 9A, 10A, 11A, 12A, 13A und 14A. 1C, 7C, 8C, 9C, 10C, 11C, 12C, 13C und 14C sind Querschnittsansichten entlang den Strichpunktlinien A3-A4 in 1A, 7A, 8A, 9A, 10A, 11A, 12A, 13A und 14A.
  • Zuerst wird das Substrat 400 vorbereitet.
  • Als Nächstes wird der Isolator 401 wird ausgebildet. Der Isolator 401 kann durch ein Sputterverfahren, ein chemisches Gasphasenabscheidungs-(chemical vapor deposition, CVD-) Verfahren, ein Molekularstrahlepitaxie-(molecular beam epitaxy, MBE-) Verfahren, ein Laserstrahlverdampfungs-(pulsed laser deposition, PLD-) Verfahren, ein Atomlagenabscheidungs- (ALD-) Verfahren oder dergleichen ausgebildet werden.
  • Das CVD-Verfahren kann ein plasmaunterstütztes CVD- (plasma enhanced CVD, PECVD-) Verfahren, bei dem Plasma verwendet wird, ein thermisches CVD- (TCVD-) Verfahren, bei dem Wärme verwendet wird, ein Photo-CVD-Verfahren, bei dem Licht verwendet wird, und dergleichen umfassen.
  • Unter Verwendung eines PECVD-Verfahrens kann ein qualitativ hochwertiger Film bei einer relativ niedrigen Temperatur ausgebildet werden. Des Weiteren wird bei einem TCVD-Verfahren kein Plasma verwendet, und daher verursacht es geringere Plasmaschäden an einem Gegenstand. Beispielsweise könnte eine Leitung, eine Elektrode, ein Element (z. B. Transistor oder Kondensator) oder dergleichen, die/das in einer Halbleitervorrichtung enthalten ist, durch Empfangen von Ladungen vom Plasma aufgeladen werden. In diesem Fall könnten die akkumulierten Ladungen die Leitung, die Elektrode, das Element oder dergleichen beschädigen, die/das in der Halbleitervorrichtung enthalten ist. Im Gegensatz dazu werden dann, wenn ein TCVD-Verfahren, bei dem kein Plasma verwendet wird, zum Einsatz kommt, keine solchen Plasmaschäden verursacht, und es kann die Ausbeute von Halbleitervorrichtungen erhöht werden. Ein TCVD-Verfahren verursacht bei der Abscheidung keine Plasmaschäden, so dass ein Film mit wenigen Defekten erhalten werden kann.
  • Ein ALD-Verfahren verursacht auch geringere Plasmaschäden an einem Gegenstand. Ein ALD-Verfahren verursacht bei der Abscheidung keine Plasmaschäden, so dass ein Film mit wenigen Defekten erhalten werden kann.
  • Im Unterschied zu einem Abscheidungsverfahren, bei dem Teilchen abgeschieden werden, die von einem Target oder dergleichen abgegeben werden, wird bei einem CVD-Verfahren und einem ALD-Verfahren ein Film durch eine Reaktion an einer Oberfläche eines Gegenstandes ausgebildet. Daher ermöglichen ein CVD-Verfahren und ein ALD-Verfahren fast unabhängig von der Form eines Gegenstandes eine vorteilhafte Stufenabdeckung. Insbesondere ermöglicht ein ALD-Verfahren eine ausgezeichnete Stufenabdeckung und eine ausgezeichnete Gleichmäßigkeit der Dicke und kann beispielsweise zum Bedecken einer Oberfläche einer Öffnung mit einem hohen Seitenverhältnis vorteilhaft verwendet werden. Andererseits weist ein ALD-Verfahren eine relativ niedrige Abscheidungsrate auf; daher ist es mitunter vorzuziehen, dass ein ALD-Verfahren mit einem weiteren Abscheidungsverfahren mit hoher Abscheidungsrate, wie z. B. einem CVD-Verfahren, kombiniert wird.
  • Wenn ein CVD-Verfahren oder ein ALD-Verfahren verwendet wird, kann die Zusammensetzung eines auszubildenden Films durch eine Durchflussrate eines Quellengases gesteuert werden. Beispielsweise kann durch ein CVD-Verfahren oder ein ALD-Verfahren ein Film mit einer bestimmten Zusammensetzung je nach einer Durchflussrate eines Quellengases ausgebildet werden. Außerdem kann, indem die Durchflussrate eines Quellengases bei der Abscheidung durch ein CVD-Verfahren oder an ALD-Verfahren geändert wird, ein Film ausgebildet werden, dessen Zusammensetzung sich stetig verändert. In dem Fall, in dem ein Film ausgebildet wird, während die Durchflussrate eines Quellengases geändert wird, kann die Zeit für die Abscheidung kürzer sein als in dem Fall, in dem ein Film unter Verwendung einer Vielzahl von Abscheidungskammern ausgebildet wird, da die Zeit für den Transport und die Druckanpassung eingespart werden kann. Daher können Halbleitervorrichtungen in einigen Fällen mit verbesserter Produktivität hergestellt werden.
  • Der Isolator 401 kann eine mehrschichtige Struktur aufweisen. Beispielsweise kann die mehrschichtige Struktur ausgebildet werden, indem ein Aluminiumoxid durch ein Sputterverfahren ausgebildet wird und ein Aluminiumoxid durch ein ALD-Verfahren über dem Aluminiumoxid ausgebildet wird. Alternativ kann die mehrschichtige Struktur ausgebildet werden, indem ein Aluminiumoxid durch ein ALD-Verfahren ausgebildet wird und ein Aluminiumoxid durch ein Sputterverfahren über dem Aluminiumoxid ausgebildet wird.
  • Als Nächstes wird der Isolator 301 über dem Isolator 401 ausgebildet. Der Isolator 301 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Dann wird eine Nut in dem Isolator 301 derart ausgebildet, dass sie den Isolator 401 erreicht. Beispiele für die Nut umfassen ein Loch und eine Öffnung. Beim Ausbilden der Nut kann Nassätzen zum Einsatz kommen; jedoch kommt vorzugsweise Trockenätzen in Hinblick auf die Mikrofabrikation zum Einsatz. Es handelt sich bei dem Isolator 401 vorzugsweise um einen Isolator, der als Ätzstopperfilm dient, der beim Ausbilden der Nut durch Ätzen des Isolators 301 verwendet wird. In dem Fall, in dem beispielsweise ein Siliziumoxidfilm als Isolator 301 verwendet wird, in dem die Nut ausgebildet werden soll, wird der Isolator 401 vorzugsweise unter Verwendung eines Siliziumnitridfilms, eines Aluminiumoxidfilms oder eines Hafniumoxidfilms ausgebildet.
  • Bei dieser Ausführungsform wird für den Isolator 401 Aluminiumoxid durch ein Sputterverfahren ausgebildet und Aluminiumoxid wird durch ein ALD-Verfahren über dem Aluminiumoxid ausgebildet. Für den Isolator 301 wird Siliziumoxid durch ein CVD-Verfahren ausgebildet.
  • Nach dem Ausbilden der Nut wird ein Leiter, der zu dem Leiter 310 wird, ausgebildet. Der Leiter, der zu dem Leiter 310 wird, enthält vorzugsweise einen Leiter, der eine Funktion zum Verhindern der Durchdringung von Sauerstoff aufweist. Beispielsweise kann Tantalnitrid, Wolframnitrid oder Titannitrid verwendet werden. Alternativ kann auch ein mehrschichtiger Film verwendet werden, der unter Verwendung von dem Leiter und Tantal, Wolfram, Titan, Molybdän, Aluminium, Kupfer oder einer Molybdän-Wolframlegierung ausgebildet wird. Der Leiter, der zu dem Leiter 310 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird Tantalnitrid durch ein Sputterverfahren für den Leiter, der zu dem Leiter 310a wird, abgeschieden.
  • Dann wird ein Leiter, der zu dem Leiter 310b wird, über dem Leiter, der zu dem Leiter 310a wird, ausgebildet. Der Leiter, der zu dem Leiter 310b wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Bei dieser Ausführungsform wird für den Leiter, der zu dem Leiter 310b wird, Titannitrid durch ein CVD-Verfahren abgeschieden und Wolfram wird durch ein CVD-Verfahren über dem Titannitrid abgeschieden.
  • Als Nächstes wird ein chemisch-mechanisches Polieren (CMP) durchgeführt, um den Leiter, der zu dem Leiter 310a wird, und den Leiter, der zu dem Leiter 310b wird, zu entfernen, welche über dem Isolator 301 angeordnet sind. Demzufolge verbreiben der Leiter, der zu dem Leiter 310a wird, und der Leiter, der zu dem Leiter 310b wird, nur in der Nut, wodurch der Leiter 310, der den Leiter 310a und den Leiter 310b mit flachen Oberseiten umfasst, ausgebildet werden kann.
  • Als Nächstes wird der Isolator 302 über dem Isolator 301 und dem Leiter 310 ausgebildet. Der Isolator 302 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird der Isolator 303 über dem Isolator 302 ausgebildet. Der Isolator 303 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird der Isolator 402 über dem Isolator 303 ausgebildet. Der Isolator 402 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Als Nächstes wird vorzugsweise eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung kann bei einer Temperatur von höher als oder gleich 250 °C und niedriger als oder gleich 650 °C, bevorzugt höher als oder gleich 300 °C und niedriger als oder gleich 500 °C, bevorzugter höher als oder gleich 320 °C und niedriger als oder gleich 450 °C durchgeführt werden. Die erste Wärmebehandlung wird in Stickstoff, einer Inertgasatmosphäre oder einer Atmosphäre durchgeführt, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält. Die erste Wärmebehandlung kann unter reduziertem Druck durchgeführt werden. Alternativ kann die erste Wärmebehandlung auf die folgende Weise durchgeführt werden: Eine Wärmebehandlung wird in Stickstoff oder einer Inertgasatmosphäre durchgeführt, und dann wird eine weitere Wärmebehandlung in einer Atmosphäre, die ein Oxidationsgas mit 10 ppm oder mehr, 1 % oder mehr oder 10 % oder mehr enthält, durchgeführt, um abgegebenen Sauerstoff zu kompensieren. Durch die erste Wärmebehandlung können beispielsweise Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Isolator 402 enthalten sind, entfernt werden. Alternativ kann bei der ersten Wärmebehandlung eine Plasmabehandlung unter Verwendung von Sauerstoff unter reduziertem Druck durchgeführt werden. Die Plasmabehandlung unter Verwendung von Sauerstoff wird vorzugsweise zum Beispiel unter Verwendung einer Einrichtung durchgeführt, die eine Stromquelle zum Erzeugen von hochdichtem Plasma unter Verwendung von Mikrowellen umfasst. Alternativ kann eine Stromquelle zum Anlegen einer Hochfrequenz (HF) an die Seite eines Substrats bereitgestellt werden. Die Verwendung des hochdichten Plasmas ermöglicht, dass hochdichte Sauerstoffradikale gebildet werden, und das Anlegen der HF an die Seite des Substrats ermöglicht, dass Sauerstoffradikale, die durch das hochdichte Plasma erzeugt werden, in effizienter Weise in den Isolator 402 eingeführt werden. Alternativ kann, nachdem eine Plasmabehandlung unter Verwendung eines Inertgases mit der Einrichtung durchgeführt worden ist, eine Plasmabehandlung unter Verwendung von Sauerstoff durchgeführt werden, um abgegebenen Sauerstoff zu kompensieren. Es sei angemerkt, dass die erste Wärmebehandlung in einigen Fällen nicht notwendigerweise durchgeführt wird.
  • Diese Wärmebehandlung kann auch nach der Abscheidung des Isolators 302, nach der Abscheidung des Isolators 303 und nach der Abscheidung des Isolators 402 durchgeführt werden. Obwohl die Wärmebehandlung unter den Bedingungen für die erste Wärmebehandlung durchgeführt werden kann, wird eine Wärmebehandlung nach der Abscheidung des Isolators 302 vorzugsweise in einer stickstoffhaltigen Atmosphäre durchgeführt.
  • Bei dieser Ausführungsform wird als erste Wärmebehandlung, nachdem der Isolator 402 ausgebildet worden ist, eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei 400 °C durchgeführt, und sukzessive wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 400 °C durchgeführt.
  • Als Nächstes werden ein Oxid 406a1 und ein Oxid 406b1 der Reihe nach über dem Isolator 402 ausgebildet. Es sei angemerkt, dass das Oxid 406a1 und das Oxid 406b1 vorzugsweise sukzessive ausgebildet werden, ohne der Atmosphäre ausgesetzt zu werden. Eine derartige Filmausbildung kann verhindern, dass sich Verunreinigungen oder Feuchtigkeit in der Atmosphäre an das Oxid 406a1 heften/heftet, und es können eine Grenzfläche zwischen dem Oxid 406a1 und dem Oxid 406b1 sowie die Umgebung der Grenzfläche sauber gehalten werden.
  • Das Oxid 406a1 und das Oxid 406b1 können durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • In dem Fall, in dem das Oxid 406a1 und das Oxid 406b1 beispielsweise durch ein Sputterverfahren ausgebildet werden, wird Sauerstoff oder ein Gasgemisch aus Sauerstoff und einem Edelgas als Sputtergas verwendet. Durch Erhöhung des Anteils an Sauerstoff in dem Sputtergas kann die Menge an überschüssigem Sauerstoff in dem abzuscheidenden Oxidfilm erhöht werden.
  • Insbesondere wird während der Ausbildung des Oxids 406a1 ein Teil von Sauerstoff, der in dem Sputtergas enthalten ist, in einigen Fällen dem Isolator 402 zugeführt.
  • Es sei angemerkt, dass der Anteil an Sauerstoff in dem Sputtergas 70 % oder höher, bevorzugt 80 % oder höher und bevorzugter 100 % ist.
  • Als Nächstes wird das Oxid 406b1 durch ein Sputterverfahren ausgebildet. Wenn dabei der Anteil an Sauerstoff in dem Sputtergas höher als oder gleich 1 % und niedriger als oder gleich 30 %, bevorzugt höher als oder gleich 5 % und niedriger als oder gleich 20 % ist, wird ein sauerstoffarmer Oxidhalbleiter ausgebildet. Ein Transistor, der einen sauerstoffarmen Oxidhalbleiter enthält, kann eine relativ hohe Feldeffektbeweglichkeit aufweisen.
  • Es sei angemerkt, dass dann, wenn ein sauerstoffarmer Oxidhalbleiter für das Oxid 406b1 verwendet wird, ein Oxidfilm, der überschüssigen Sauerstoff enthält, vorzugsweise für das Oxid 406a1 verwendet wird. Die Sauerstoffdotierbehandlung kann nach dem Ausbilden des Oxids 406b1 durchgeführt werden.
  • Es sei angemerkt, dass in dem Fall, in dem das Oxid durch ein Sputterverfahren ausgebildet wird, der ausgebildete Film in einigen Fällen ein Atomverhältnis aufweist, das sich von einem Atomverhältnis des Targets unterscheidet. Beispielsweise ist abhängig von der Substrattemperatur bei der Filmausbildung der Anteil an Zink (Zn) in dem Film in einigen Fällen niedriger als der Anteil an Zink (Zn) in dem Target.
  • Insbesondere wird der Fall beschrieben, in dem In-M-Zn-Oxide als Oxid 406b1 und Oxid 406c1 (später beschrieben) ausgebildet werden. In einem Film, der durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 ausgebildet wird, ist der Atomanteil an Zn in einigen Fällen besonders niedrig. Daher liegt das Atomverhältnis des ausgebildeten Films in einigen Fällen in der Nähe von In:Ga:Zn= 4:2:3.
  • Selbst in dem Fall, in dem Filme unter Verwendung von Targets mit dem gleichen Atomverhältnis ausgebildet werden, weisen die Filme in einigen Fällen eigentlich unterschiedliche Zusammensetzungen auf, wenn sich andere Abscheidungsbedingungen voneinander unterscheiden. In dieser Beschreibung weisen deshalb in dem Fall, in dem das Oxid 406b1 und das Oxid 406c1 unter Verwendung von Targets mit dem gleichen Atomverhältnis ausgebildet werden, das Oxid 406b1 und das Oxid 406c1 das gleiche Atomverhältnis oder ähnliche Atomverhältnisse auf. Der Ausdruck „die Zusammensetzung des Oxids 406b1 ist der Zusammensetzung des Oxids 406c1 ähnlich“ umfasst den Fall, in dem der Atomanteil an Indium (In) zwischen dem Oxid 406b1 und dem Oxid 406c1 innerhalb einer Spanne von 10 At.-% schwankt.
  • Bei dieser Ausführungsform wird das Oxid 406a1 durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 1:3:4 ausgebildet, und das Oxid 406b1 wird durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 ausgebildet.
  • Danach kann eine zweite Wärmebehandlung durchgeführt werden. Für die zweite Wärmebehandlung können die Bedingungen für die erste Wärmebehandlung verwendet werden. Durch die zweite Wärmebehandlung können Verunreinigungen, wie z. B. Wasserstoff und Wasser, die in dem Oxid 406a1 und dem Oxid 406b1 enthalten sind, entfernt werden. Bei dieser Ausführungsform wird eine Behandlung eine Stunde lang in einer Stickstoffatmosphäre bei 400 °C durchgeführt, und sukzessive wird eine weitere Behandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 400 °C durchgeführt.
  • Als Nächstes wird ein Leiter 416 über dem Oxid 406b1 ausgebildet. Der Leiter 416 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Als Leiter 416 wird ein leitendes Oxid abgeschieden, wie beispielsweise Indiumzinnoxid (ITO), Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid, Indiumzinnoxid, dem Silizium zugesetzt ist, oder Indium-Gallium-Zinkoxid, das Stickstoff enthält, und es kann ein Material, das ein oder mehrere Metallelement/e enthält, das/die aus Aluminium, Chrom, Kupfer, Silber, Gold, Platin, Tantal, Nickel, Titan, Molybdän, Wolfram, Hafnium, Vanadium, Niob, Mangan, Magnesium, Zirconium, Beryllium, Indium und dergleichen ausgewählt wird/werden, ein Halbleiter mit hoher elektrischer Leitfähigkeit, der typischerweise polykristallines Silizium ist, das ein Verunreinigungselement, wie z. B. Phosphor, enthält, oder ein Silizid, wie z. B. Nickelsilizid, über dem Oxid abgeschieden werden.
  • Das Oxid kann eine Funktion zum Absorbieren von Wasserstoff in dem Oxid 406a1 und dem Oxid 406b1 und Einfangen von Wasserstoff, der von außen diffundiert, aufweisen; daher werden in einigen Fällen die elektrischen Eigenschaften und Zuverlässigkeit des Transistors 1000 verbessert. Statt des Oxids kann Titan eine ähnliche Funktion aufweisen. Bei dieser Ausführungsform wird Tantalnitrid für den Leiter 416 ausgebildet.
  • Dann wird ein Sperrfilm 417 über dem Leiter 416 ausgebildet. Der Sperrfilm 417 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Aluminiumoxid als Sperrfilm 417 ausgebildet.
  • Anschließend wird ein Leiter 411 über dem Sperrfilm 417 ausgebildet. Der Leiter 411 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Bei dieser Ausführungsform wird Tantalnitrid für den Leiter 411 ausgebildet (siehe 7A bis 7C).
  • Als Nächstes wird der Leiter 411 durch ein Lithographieverfahren zu einem Leiter 411a verarbeitet. Durch diese Verarbeitung wird vorzugsweise ein sich verjüngender Querschnitt gebildet. Der Verjüngungswinkel zwischen dem Querschnitt und einer Ebene, die parallel zur Unterseite des Substrats ist, ist größer als oder gleich 30° und kleiner als 75°, bevorzugt größer als oder gleich 30° und kleiner als 70°. Bei einem derartigen Verjüngungswinkel kann die Abdeckung mit Filmen, die später im Herstellungsprozess ausgebildet werden, verbessert werden. Die Verarbeitung wird vorzugsweise durch ein Trockenätzverfahren durchgeführt. Das Trockenätzverfahren ist zur Mikrofabrikation und zur vorstehend beschriebenen Ausbildung einer sich verjüngenden Form geeignet (siehe 8A bis 8C).
  • Bei dem Lithographieverfahren wird zuerst ein Fotolack durch eine Maske belichtet. Als Nächstes wird ein belichteter Bereich unter Verwendung einer Entwicklerlösung entfernt oder bleibt übrig, so dass eine Fotolackmaske ausgebildet wird. Dann wird ein Ätzen mit der Fotolackmaske ausgeführt. Als Ergebnis kann ein Leiter, ein Halbleiter, ein Isolator oder dergleichen zu einer gewünschten Form verarbeitet werden. Die Fotolackmaske wird ausgebildet, indem beispielsweise der Fotolack unter Verwendung von KrF-Excimerlaserlicht, ArF-Excimerlaserlicht, extrem ultraviolettem (EUV-) Licht oder dergleichen belichtet wird. Alternativ kann eine Flüssigkeitsimmersionstechnik zum Einsatz kommen, bei der man einen Abschnitt zwischen einem Substrat und einer Projektionslinse mit einer Flüssigkeit (z. B. Wasser) füllt, um eine Belichtung durchzuführen. Anstelle des vorstehend genannten Lichts kann ein Elektronenstrahl oder ein Ionenstrahl verwendet werden. Es sei angemerkt, dass im Falle der Verwendung eines Elektronenstrahls oder eines lonenstrahls keine Maske notwendig ist. Es sei angemerkt, dass eine Trockenätzbehandlung, wie z. B. Veraschung, oder eine Nassätzbehandlung zum Entfernen der Fotolackmaske verwendet werden kann. Alternativ kann eine Nassätzbehandlung nach einer Trockenätzbehandlung durchgeführt werden. Als weitere Alternative kann eine Trockenätzbehandlung nach einer Nassätzbehandlung durchgeführt werden.
  • Als Trockenätzvorrichtung kann eine kapazitiv gekoppelte Plasma-(capacitively coupled plasma, CCP-) Ätzvorrichtung verwendet werden, die parallele Plattenelektroden umfasst. Die kapazitiv gekoppelte Plasma-Ätzvorrichtung, die parallele Plattenelektroden umfasst, kann eine Struktur aufweisen, bei der ein Hochfrequenzstrom an eine der parallelen Plattenelektroden angelegt wird. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzvorrichtung eine Struktur aufweisen, bei der unterschiedliche Hochfrequenzströme an eine der parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzvorrichtung eine Struktur aufweisen, bei der Hochfrequenzströme mit der gleichen Frequenz an die parallelen Plattenelektroden angelegt werden. Alternativ kann die kapazitiv gekoppelte Plasma-Ätzvorrichtung eine Struktur aufweisen, bei der Hochfrequenzströme mit unterschiedlichen Frequenzen an die parallelen Plattenelektroden angelegt werden. Alternativ kann eine Trockenätzvorrichtung verwendet werden, die eine hochdichte Plasmaquelle umfasst. Als Trockenätzvorrichtung, die eine hochdichte Plasmaquelle umfasst, kann beispielsweise eine induktiv gekoppelte Plasma- (inductively coupled plasma, ICP-) Ätzvorrichtung verwendet werden.
  • Als Nächstes wird ein Fotolack 421 durch ein Lithographieverfahren ausgebildet.
  • Als Nächstes werden der Leiter 411, der Sperrfilm 417 und der Leiter 416 unter Verwendung eines Fotolacks 421 als Ätzmaske geätzt, um einen Leiter 411a1, einen Leiter 411a2, den Sperrfilm 417a und den Leiter 416a auszubilden (siehe 9A bis 9C).
  • Als Nächstes wird der Fotolack 421 entfernt, und dann wird ein Bereich des Sperrfilms 417a, der sich über dem Leiter 416a befindet und zwischen dem Leiter 411a1 und dem Leiter 411a2 angeordnet ist, geätzt, wodurch der Sperrfilm 417a1 und der Sperrfilm 417a2 ausgebildet werden.
  • Als Nächstes werden das Oxid 406a und das Oxid 406b ausgebildet, wobei der Leiter 411a1, der Leiter 411a2 und ein freiliegender Abschnitt der Oberfläche des Leiters 416a als Ätzmasken verwendet werden. Da Tantalnitrid bei dieser Ausführungsform für den Leiter 411a1, den Leiter 411a2 und den Leiter 416a verwendet wird, werden das Oxid 406a1 und das Oxid 406b1 vorzugsweise unter einem Ätzbedingung verarbeitet, bei der die Ätzraten der Oxide 406a1 und 406b1 höher sind als die Ätzrate von Tantalnitrid. Wenn die Ätzrate von Tantalnitrid als 1 betrachtet wird, sind die Ätzraten der Oxide 406a1 und 406b1 höher als oder gleich 3 und niedriger als oder gleich 50, bevorzugt höher als oder gleich 5 und niedriger als oder gleich 30 (siehe 10A bis 10C).
  • Als Nächstes werden der Leiter 411a1, der Leiter 411a2 und der freiliegende Abschnitt der Oberfläche des Leiters 416a geätzt, so dass der Leiter 416a1 und der Leiter 416a2 ausgebildet werden (siehe 11 A bis 11C).
  • In einigen Fällen verursacht eine im vorstehenden Prozess durchgeführten Behandlung, wie z. B. Trockenätzen, dass sich eine Verunreinigung aufgrund eines Ätzgases oder dergleichen an eine Oberfläche des Oxids 406a, des Oxids 406b oder dergleichen heftet oder in diese diffundiert. Beispiele für die Verunreinigung umfassen Fluor und Chlor.
  • Um die Verunreinigungen zu entfernen, wird eine Reinigung durchgeführt. Beispiele für das Reinigungsverfahren umfassen eine Nassreinigung mittels einer Reinigungslösung, eine Plasmabehandlung mit Plasma und eine Wärmebehandlung, und beliebige dieser Reinigungsverfahren können in einer geeigneten Kombination verwendet werden.
  • Als Nassreinigung kann eine Reinigungsbehandlung unter Verwendung einer wässrigen Lösung durchgeführt werden, die durch Verdünnen einer Oxalsäure, einer Phosphorsäure, einer Flusssäure oder dergleichen mit reinem Wasser oder kohlensäurehaltigem Wasser erhalten wird. Alternativ kann eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt werden. Bei dieser Ausführungsform wird eine Ultraschallreinigung mit reinem Wasser oder kohlensäurehaltigem Wasser durchgeführt.
  • Als Nächstes kann eine dritte Wärmebehandlung durchgeführt werden. Für die dritte Wärmebehandlung können die Bedingungen für die erste Wärmebehandlung verwendet werden. Es sei angemerkt, dass die dritte Wärmebehandlung in einigen Fällen nicht notwendigerweise durchgeführt wird. Bei dieser Ausführungsform wird die dritte Wärmebehandlung nicht durchgeführt.
  • Die vorstehende Behandlung ermöglicht eine Verringerung der Verunreinigungskonzentration. Ferner können die Feuchtigkeitskonzentration und die Wasserstoffkonzentration in dem Oxid 406a und dem Oxid 406b verringert werden.
  • Als Nächstes wird das Oxid 406c1 ausgebildet. Das Oxid 406c1 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Ein Sputterverfahren wird zur Filmausbildung besonders bevorzugt. Als Oxid 406c1, das zu dem Oxid 406c wird, wird vorzugsweise ein Oxid mit der gleichen Zusammensetzung wie das Oxid 406b ausgebildet. Das Oxid 406b und das Oxid 406c mit der gleichen Zusammensetzung können die gleiche Elektronenaffinität oder eine geringe Differenz der Elektronenaffinität aufweisen. Dementsprechend kann die Zustandsdichte an der Grenzfläche zwischen dem Oxid 406b und dem Oxid 406c niedrig sein. Eine niedrige Grenzflächenzustandsdichte kann eine Abnahme des Durchlassstroms des Transistors 1000 verhindern.
  • In dem Fall, in dem beispielsweise In-M-Zn-Oxide für das Oxid 406c1 und das Oxid 406b1 verwendet werden, werden die Oxide vorzugsweise derart ausgebildet, dass die Atomanteile an Metallelementen in dem Oxid 406c1 fast gleich den Atomanteilen an Metallelementen in dem Oxid 406b1 sind. Insbesondere werden dann, wenn ein Sputterverfahren zum Einsatz kommt, vorzugsweise Targets mit dem gleichen Atomverhältnis von Metallelementen verwendet. Des Weiteren wird ein Gasgemisch aus Sauerstoff und Argon als Sputtergas verwendet, und der Anteil an Sauerstoff, der in dem Sputtergas enthalten ist, ist höher als oder gleich 0 %, bevorzugt höher als oder gleich 80 %, bevorzugter 100 %.
  • Bei dieser Ausführungsform wird das Oxid 406c1 durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 ausgebildet. Der Anteil an Sauerstoff, der in dem Sputtergas enthalten ist, beträgt 100 %.
  • Das Oxid 406c1 wird vorzugsweise unter den vorstehenden Bedingungen abgeschieden, wobei in diesem Fall dem Oxid 406a, dem Oxid 406b und dem Isolator 402 überschüssiger Sauerstoff zugesetzt werden kann.
  • Als Nächstes wird ein Isolator 412a über dem Oxid 406c1 ausgebildet. Der Isolator 412a kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden (siehe 12A bis 12C).
  • Hier kann eine vierte Wärmebehandlung durchgeführt werden. Für diese Wärmebehandlung können die Bedingungen für die erste Wärmebehandlung verwendet werden. Die Wärmebehandlung kann die Feuchtigkeitskonzentration und die Wasserstoffkonzentration in dem Isolator 412a verringern. Es sei angemerkt, dass die vierte Wärmebehandlung in einigen Fällen nicht notwendigerweise durchgeführt wird. Bei dieser Ausführungsform wird die vierte Wärmebehandlung nicht durchgeführt.
  • Als Nächstes wird ein Leiter, der zu dem Leiter 404 wird, ausgebildet. Der Leiter, der zu dem Leiter 404 wird, kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden.
  • Es kann sich bei dem Leiter 404 um einen mehrschichtigen Film handeln. Als Leiter, der zu dem Leiter 404 wird, wird beispielsweise ein Oxid unter Bedingungen, die denjenigen für das Oxid 406c1 ähnlich sind, abgeschieden, wodurch dem Isolator 412a Sauerstoff zugesetzt werden kann. Es sei angemerkt, dass Sauerstoff, der dem Isolator 412a zugesetzt wird, als überschüssiger Sauerstoff dient.
  • Als Nächstes wird ein Leiter durch ein Sputterverfahren über dem Oxid ausgebildet. Als Ergebnis nimmt der elektrische Widerstand des Oxids ab, wodurch das Oxid ein Leiter sein kann. Dies Oxid kann als Oxidleiter- (oxide conductor, OC-) Elektrode bezeichnet werden. Ein Leiter kann ferner durch ein Sputterverfahren oder dergleichen über dem Leiter über der OC-Elektrode ausgebildet werden.
  • Bei dieser Ausführungsform wird Titannitrid durch ein Sputterverfahren als Leiter, der zu dem Leiter 404a wird, ausgebildet, und Wolfram wird durch ein Sputterverfahren als Leiter, der zu dem Leiter 404b wird, ausgebildet.
  • Hier kann eine fünfte Wärmebehandlung durchgeführt werden. Für diese Wärmebehandlung können die Bedingungen für die erste Wärmebehandlung verwendet werden. Es sei angemerkt, dass die fünfte Wärmebehandlung in einigen Fällen nicht notwendigerweise durchgeführt wird. Bei dieser Ausführungsform wird die fünfte Wärmebehandlung nicht durchgeführt.
  • Die Leiter, die zu den Leitern 404a und 404b werden, werden durch ein Lithographieverfahren verarbeitet, um die Leiter 404a und 404b auszubilden (siehe 13A bis 13C).
  • Als Nächstes kann ein Oxid, das zu dem Isolator 418 wird, abgeschieden werden. Das Oxid, das zu dem Isolator 418 wird, wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen abgeschieden werden kann. In dem Fall, in dem beispielsweise Aluminiumoxid durch ein ALD-Verfahren abgeschieden wird, kann das Oxid, das zu dem Isolator 418 wird, auf der Oberseite und den Seitenflächen des Leiters 404 derart ausgebildet werden, dass das Oxid nur geringe Nadellöcher und eine gleichmäßige Dicke aufweist, was eine Verhinderung einer Oxidation des Leiters 404 zur Folge hat. Bei dieser Ausführungsform wird Aluminiumoxid durch ein ALD-Verfahren abgeschieden.
  • Als Nächstes werden das Oxid, das zu dem Isolator 418 wird, der Isolator 412a und das Oxid 406c1 durch ein Lithographieverfahren verarbeitet, um den Isolator 418, den Isolator 412 und das Oxid 406c auszubilden. Eine Grenzfläche zwischen dem Isolator 412 und dem Oxid 406c, welche auf diese Weise ausgebildet werden, wird kaum beschädigt, was bevorzugt wird.
  • Hier sind in der Kanallängsrichtung die Endabschnitte des Isolators 418, die Endabschnitte des Isolators 412 und die Endabschnitte des Oxids 406c zueinander ausgerichtet und befinden sich über dem Sperrfilm 417a1 und dem Sperrfilm 417a2. In der Kanalbreitenrichtung sind der Endabschnitt des Isolators 418, der Endabschnitt des Isolators 412 und der Endabschnitt des Oxids 406c zueinander ausgerichtet und befinden sich über dem Isolator 402 (siehe 14A bis 14C).
  • Als Nächstes wird der Isolator 410 ausgebildet. Der Isolator 410 kann durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden. Alternativ kann der Isolator 410 durch ein Rotationsbeschichtungsverfahren, ein Tauchverfahren, ein Tröpfchenabgabeverfahren (wie z. B. ein Tintenstrahlverfahren), ein Druckverfahren (wie z. B. Siebdruck oder ein Offsetdruck), ein Verfahren mit einer Rakelschneide (doctor knife), ein Walzenbeschichtungsverfahren, ein Vorhangbeschichtungsverfahren oder dergleichen ausgebildet werden.
  • Der Isolator 410 kann derart ausgebildet werden, dass er eine flache Oberseite aufweist. Beispielsweise kann die Oberseite des Isolators 410 unmittelbar nach der Filmausbildung eine Ebenheit aufweisen. Alternativ kann der Isolator 410 beispielsweise eine Ebenheit aufweisen, indem der Isolator und dergleichen nach der Filmausbildung von der Oberseite derart entfernt werden, dass die Oberseite parallel zu einer Referenzoberfläche, wie z. B. einer Rückseite des Substrats, ist. Eine derartige Behandlung wird als Planarisierungsbehandlung bezeichnet. Beispiele für die Planarisierungsbehandlung umfassen eine CMP-Behandlung und eine Trockenätzbehandlung. Jedoch ist die Oberseite des Isolators 410 nicht notwendigerweise flach.
  • Als Nächstes wird der Isolator 420 über dem Isolator 410 ausgebildet. Der Isolator 420 wird vorzugsweise unter Verwendung eines Metalloxids ausgebildet, das durch ein Sputterverfahren, ein CVD-Verfahren, ein MBE-Verfahren, ein PLD-Verfahren, ein ALD-Verfahren oder dergleichen ausgebildet werden kann.
  • Wenn Aluminiumoxid durch ein Sputterverfahren mit Sauerstoffplasma als Isolator 420 ausgebildet wird, kann dem Isolator 410 Sauerstoff zugesetzt werden. Der zugesetzte Sauerstoff dient als überschüssiger Sauerstoff in dem Isolator 410.
  • Der Isolator 420 kann eine mehrschichtige Struktur aufweisen. Beispielsweise kann die mehrschichtige Struktur ausgebildet werden, indem ein Aluminiumoxid durch ein Sputterverfahren ausgebildet wird und ein Aluminiumoxid durch ein ALD-Verfahren über dem Aluminiumoxid ausgebildet wird. Alternativ kann die mehrschichtige Struktur ausgebildet werden, indem ein Aluminiumoxid durch ein ALD-Verfahren ausgebildet wird und ein Aluminiumoxid durch ein Sputterverfahren über dem Aluminiumoxid ausgebildet wird.
  • Hier kann eine sechste Wärmebehandlung durchgeführt werden. Für diese Wärmebehandlung können die Bedingungen für die erste Wärmebehandlung verwendet werden. Bei dieser Ausführungsform wird die sechste Wärmebehandlung eine Stunde lang in einer Sauerstoffatmosphäre bei 350 °C durchgeführt.
  • Durch den vorstehend beschriebenen Prozess kann eine Halbleitervorrichtung, die den Transistor 1000 beinhaltet, hergestellt werden (siehe 1A bis 1C).
  • (Ausführungsform 3)
  • Bei dieser Ausführungsform wird eine Ausführungsform einer Halbleitervorrichtung anhand von 17, 18, 19, 20, 21 und 22 beschrieben.
  • [Speichervorrichtung 1]
  • Halbleitervorrichtungen, die in 17 und 18 dargestellt sind, beinhalten jeweils einen Transistor 300, einen Transistor 200 und einen Kondensator 100.
  • Bei dem Transistor 200 handelt es sich um einen Transistor, bei dem ein Kanal in einer Halbleiterschicht, die einen Oxidhalbleiter enthält, gebildet wird. Da der Sperrstrom des Transistors 200 niedrig ist, können gespeicherte Daten für eine lange Zeit gehalten werden, indem der Transistor 200 in einer Speichervorrichtung verwendet wird. Mit anderen Worten: Bei einer derartigen Speichervorrichtung ist ein Aktualisierungsvorgang unnötig oder die Häufigkeit des Aktualisierungsvorgangs äußerst gering ist, was zu einem ausreichend niedrigen Stromverbrauch führt.
  • In 17A und 18 ist eine Leitung 3001 elektrisch mit einer Source des Transistors 300 verbunden. Eine Leitung 3002 ist elektrisch mit einem Drain des Transistors 300 verbunden. Eine Leitung 3003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Eine Leitung 3004 ist elektrisch mit einem ersten Gate des Transistors 200 verbunden. Eine Leitung 3006 ist elektrisch mit einem zweiten Gate des Transistors 200 verbunden. Ein Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Eine Leitung 3005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden.
  • Die in 17A und 18 dargestellten Halbleitervorrichtungen weisen jeweils ein Merkmal auf, dass das Potential des Gates des Transistors 300 gehalten werden kann, und somit können wie folgt Daten geschrieben, gehalten und gelesen werden.
  • Das Schreiben und das Halten von Daten werden beschrieben. Als Erstes wird das Potential der Leitung 3004 auf ein Potential, auf dem der Transistor 200 eingeschaltet wird, eingestellt, so dass der Transistor 200 eingeschaltet wird. Dementsprechend wird das Potential der Leitung 3003 einem Knoten FG zugeführt, an dem das Gate des Transistors 300 und die eine Elektrode des Kondensators 100 elektrisch miteinander verbunden sind. Das heißt, dass dem Gate des Transistors 300 eine vorbestimmte Ladung zugeführt wird (Schreiben). Hier wird eine der zwei Arten von Ladungen zugeführt, die verschiedene Potentialpegel liefern (nachstehend als niedrige Ladung und hohe Ladung bezeichnet). Danach wird das Potential der Leitung 3004 auf ein Potential, auf dem der Transistor 200 ausgeschaltet wird, eingestellt, so dass der Transistor 200 ausgeschaltet wird. Auf diese Weise wird die Ladung an dem Knoten FG gehalten (Halten).
  • In dem Fall, in dem der Sperrstrom des Transistors 200 niedrig ist, wird die Ladung des Knotens FG für eine lange Zeit gehalten.
  • Als Nächstes wird das Lesen von Daten beschrieben. Ein geeignetes Potential (ein Lesepotential) wird der Leitung 3005 zugeführt, während der Leitung 3001 ein vorbestimmtes Potential (ein konstantes Potential) zugeführt wird, wodurch das Potential der Leitung 3002 je nach der Menge der an dem Knoten FG gehaltenen Ladung variiert. Das liegt daran, dass im Falle der Verwendung eines n-Kanal-Transistors als Transistor 300 eine scheinbare Schwellenspannung Vth_H zu dem Zeitpunkt, zu dem die hohe Ladung dem Gate des Transistors 300 zugeführt wird, niedriger ist als eine scheinbare Schwellenspannung Vth_L zu dem Zeitpunkt, zu dem die niedrige Ladung dem Gate des Transistors 300 zugeführt wird. Eine scheinbare Schwellenspannung bezieht sich hier auf das Potential der Leitung 3005, das nötig ist, um den Transistor 300 in „Durchlasszustand“ zu versetzen. Daher wird das Potential der Leitung 3005 auf ein Potential V0, das zwischen Vth_H und Vth_L liegt, eingestellt, wodurch die dem Knoten FG zugeführte Ladung bestimmt werden kann. Beispielsweise wird in dem Fall, in dem beim Schreiben die hohe Ladung dem Knoten FG zugeführt wird und das Potential der Leitung 3005 auf V0(> Vth_H) liegt, der Transistor 300 in „Durchlasszustand“ versetzt. Andererseits verbleibt in dem Fall, in dem beim Schreiben die niedrige Ladung dem Knoten FG zugeführt wird, der Transistor 300 in „Sperrzustand“, auch wenn das Potential der Leitung 3005 auf V0(< Vth_L) liegt. Daher können die Daten, die an dem Knoten FG gehalten werden, gelesen werden, indem das Potential der Leitung 3002 bestimmt wird.
  • <Struktur der Halbleitervorrichtung 1>
  • Die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet den Transistor 300, den Transistor 200 und den Kondensator 100, wie in 17 dargestellt. Der Transistor 200 ist oberhalb des Transistors 300 bereitgestellt, und der Kondensator 100 ist oberhalb des Transistors 300 und des Transistors 200 bereitgestellt.
  • Der Transistor 300 ist über einem Substrat 311 bereitgestellt und beinhaltet einen Leiter 316, einen Isolator 315, einen Halbleiterbereich 313, der ein Teil des Substrats 311 ist, und niederohmige Bereiche 314a und 314b, die als Source-Bereich und Drain-Bereich dienen.
  • Obwohl es sich bei dem Transistor 300 in der Beschreibung dieser Ausführungsform um einen n-Kanal-Transistor handelt, kann es sich bei dem Transistor 300 entweder um einen p-Kanal-Transistor oder um einen n-Kanal-Transistor handeln.
  • Vorzugsweise enthalten ein Bereich des Halbleiterbereichs 313, in dem ein Kanal gebildet wird, ein Bereich in der Nähe davon, die niederohmigen Bereiche 314a und 314b, die als Source-Bereich und Drain-Bereich dienen, und dergleichen einen Halbleiter, wie z. B. einen Halbleiter auf Siliziumbasis, bevorzugter einkristallines Silizium. Alternativ kann ein Material enthalten sein, das Germanium (Ge), Siliziumgermanium (SiGe), Galliumarsenid (GaAs), Galliumaluminiumarsenid (GaAlAs) oder dergleichen enthält. Es kann Silizium enthalten sein, dessen effektive Masse durch Anlegen einer Vorspannung an das Kristallgitter gesteuert wird, wodurch der Gitterabstand verändert wird. Es kann sich bei dem Transistor 300 alternativ um einen Transistor mit hoher Elektronenbeweglichkeit (high-electron-mobility transistor, HEMT) aus GaAs und AlGaAs oder dergleichen handeln.
  • Die niederohmigen Bereiche 314a und 314b enthalten zusätzlich zu einem Halbleitermaterial, das für den Halbleiterbereich 313 verwendet wird, ein n-Typ-Leitfähigkeit verleihendes Element, wie z. B. Arsen oder Phosphor, oder ein p-Typ-Leitfähigkeit verleihendes Element, wie z. B. Bor.
  • Der Leiter 316, der als Gate-Elektrode dient, kann unter Verwendung eines Halbleitermaterials, wie z. B. Silizium, das das n-Typ-Leitfähigkeit verleihende Element, wie z. B. Arsen oder Phosphor, oder das p-Typ-Leitfähigkeit verleihende Element, wie z. B. Bor, enthält, oder eines leitenden Materials, wie z. B. eines Metallmaterials, eines Legierungsmaterials oder eines Metalloxidmaterials, ausgebildet werden.
  • Es sei angemerkt, dass eine Austrittsarbeit eines Leiters durch ein Material des Leiters bestimmt wird, wodurch die Schwellenspannung angepasst werden kann. Insbesondere wird vorzugsweise Titannitrid, Tantalnitrid oder dergleichen als Leiter verwendet. Um die Leitfähigkeit und Einbettbarkeit des Leiters sicherzustellen, wird ferner vorzugsweise eine Schichtanordnung aus Metallmaterialien, wie z. B. Wolfram und Aluminium, als Leiter verwendet. Insbesondere wird Wolfram in Hinblick auf die Wärmebeständigkeit bevorzugt.
  • Es sei angemerkt, dass der in 17 dargestellte Transistor 300 nur ein Beispiel ist und nicht auf die darin dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Ansteuerverfahren verwendet werden.
  • Ein Isolator 320, ein Isolator 322, ein Isolator 324 und ein Isolator 326 sind der Reihe nach derart übereinander angeordnet, dass sie den Transistor 300 bedecken.
  • Der Isolator 320, der Isolator 322, der Isolator 324 und der Isolator 326 können beispielsweise unter Verwendung von Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid oder dergleichen ausgebildet werden.
  • Der Isolator 322 kann als Planarisierungsfilm zum Eliminieren einer Pegeldifferenz dienen, die durch den unter dem Isolator 322 liegenden Transistor 300 oder dergleichen hervorgerufen wird. Beispielsweise kann die Oberseite des Isolators 322 durch eine Planarisierungsbehandlung mittels eines chemischmechanischen Polieren- (CMP-) Verfahrens oder dergleichen geebnet werden, um den Grad der Ebenheit zu erhöhen.
  • Der Isolator 324 wird vorzugsweise unter Verwendung eines Films mit einer Sperreigenschaft ausgebildet, die verhindert, dass Verunreinigungen und Wasserstoff von dem Substrat 311, dem Transistor 300 oder dergleichen in einen Bereich diffundieren, in dem der Transistor 200 ausgebildet ist.
  • Als Beispiel für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, angegeben werden. Die Diffusion von Wasserstoff in ein Halbleiterelement, das einen Oxidhalbleiter enthält, wie z. B. den Transistor 200, verschlechtert in einigen Fällen die Eigenschaften des Halbleiterelements. Daher wird vorzugsweise ein Film, der eine Wasserstoffdiffusion verhindert, zwischen dem Transistor 200 und dem Transistor 300 bereitgestellt. Insbesondere handelt es sich bei dem Film, der eine Wasserstoffdiffusion verhindert, um einen Film, von dem Wasserstoff weniger wahrscheinlich abgegeben wird.
  • Die Menge an abgegebenem Wasserstoff kann beispielsweise durch thermische Desorptionsspektroskopie (TDS) gemessen werden. Die Menge an Wasserstoff, der von dem Isolator 324 abgegeben wird, umgerechnet in Wasserstoffatome pro Flächeneinheit des Isolators 324, ist beispielsweise weniger als oder gleich 10 × 1015Atome/cm2, bevorzugt weniger als oder gleich 5 × 1015Atome/cm2 bei der TDS-Analyse im Bereich von 50 °C bis 500 °C.
  • Es sei angemerkt, dass die Permittivität des Isolators 326 vorzugsweise niedriger ist als diejenige des Isolators 324. Zum Beispiel ist die relative Permittivität des Isolators 326 bevorzugt niedriger als 4, bevorzugter niedriger als 3. Zum Beispiel ist die relative Permittivität des Isolators 326 bevorzugt das 0,7-Fache oder weniger des Isolators 324, bevorzugter das 0,6-Fache oder weniger des Isolators 324. In dem Fall, in dem ein Material mit niedriger relativer Permittivität als Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden.
  • Ein Leiter 328, ein Leiter 330 und dergleichen, welche elektrisch mit dem Kondensator 100 oder dem Transistor 200 verbunden sind, sind in dem Isolator 320, dem Isolator 322, dem Isolator 324 und dem Isolator 326 bereitgestellt. Es sei angemerkt, dass der Leiter 328 und der Leiter 330 jeweils als Anschlusspfropf oder Leitung dienen. Eine Vielzahl von Strukturen von Leitern, die als Anschlusspfropfe oder Leitungen dienen, ist in einigen Fällen gemeinsam mit dem gleichen Bezugszeichen versehen. Ferner können in dieser Beschreibung und dergleichen eine Leitung und ein Anschlusspfropf, welche elektrisch mit der Leitung verbunden sind, eine einzelne Komponente sein. Das heißt, dass es Fälle gibt, in denen ein Teil eines Leiters als Leitung dient und ein Teil eines Leiters als Anschlusspfropf dient.
  • Als Material für die jeweiligen Anschlusspfropfe und Leitungen (z. B. den Leiter 328 und den Leiter 330) kann ein leitendes Material, wie z. B. ein Metallmaterial, ein Legierungsmaterial, ein Metallnitridmaterial oder ein Metalloxidmaterial, bei einer Einzelschichtstruktur oder einer mehrschichtigen Struktur verwendet werden. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und besonders vorzugsweise wird Wolfram verwendet. Alternativ wird vorzugsweise ein leitendes Material mit niedrigem Widerstand, wie z. B. Aluminium oder Kupfer, verwendet. Die Verwendung eines leitenden Materials mit niedrigem Widerstand kann den Leitungswiderstand verringern.
  • Eine Leitungsschicht kann über dem Isolator 326 und dem Leiter 330 bereitgestellt werden. Zum Beispiel sind in 17 ein Isolator 350, ein Isolator 352 und ein Isolator 354 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 356 in dem Isolator 350, dem Isolator 352 und dem Isolator 354 ausgebildet. Der Leiter 356 dient als Anschlusspfropf oder Leitung. Es sei angemerkt, dass der Leiter 356 unter Verwendung eines Materials ausgebildet werden kann, das den zum Ausbilden des Leiters 328 und des Leiters 330 verwendeten Materialien ähnlich ist.
  • Es sei angemerkt, dass der Isolator 350 vorzugsweise zum Beispiel unter Verwendung eines Isolators ausgebildet wird, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist. Ferner umfasst der Leiter 356 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 350 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Es sei angemerkt, dass als Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, beispielsweise Tantalnitrid verwendet werden kann. Durch Übereinanderanordnen von Tantalnitrid und Wolfram, das eine hohe Leitfähigkeit aufweist, kann die Diffusion von Wasserstoff von dem Transistor 300 verhindert werden, während die Leitfähigkeit einer Leitung sichergestellt wird. In diesem Fall ist eine Tantalnitridschicht, die eine Sperreigenschaft gegen Wasserstoff aufweist, vorzugsweise in Kontakt mit dem Isolator 350, der eine Sperreigenschaft gegen Wasserstoff aufweist.
  • Eine Leitungsschicht kann über dem Isolator 350 und dem Leiter 356 bereitgestellt werden. Zum Beispiel sind in 17 ein Isolator 360, ein Isolator 362 und ein Isolator 364 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 366 in dem Isolator 360, dem Isolator 362 und dem Isolator 364 ausgebildet. Der Leiter 366 dient als Anschlusspfropf oder Leitung. Es sei angemerkt, dass der Leiter 366 unter Verwendung eines Materials ausgebildet werden kann, das den zum Ausbilden des Leiters 328 und des Leiters 330 verwendeten Materialien ähnlich ist.
  • Es sei angemerkt, dass der Isolator 360 vorzugsweise zum Beispiel unter Verwendung eines Isolators ausgebildet wird, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist. Ferner umfasst der Leiter 366 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 360 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Eine Leitungsschicht kann über dem Isolator 364 und dem Leiter 366 bereitgestellt werden. Zum Beispiel sind in 17 ein Isolator 370, ein Isolator 372 und ein Isolator 374 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 376 in dem Isolator 370, dem Isolator 372 und dem Isolator 374 ausgebildet. Der Leiter 376 dient als Anschlusspfropf oder Leitung. Es sei angemerkt, dass der Leiter 376 unter Verwendung eines Materials ausgebildet werden kann, das den zum Ausbilden des Leiters 328 und des Leiters 330 verwendeten Materialien ähnlich ist.
  • Es sei angemerkt, dass der Isolator 370 vorzugsweise zum Beispiel unter Verwendung eines Isolators ausgebildet wird, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist. Ferner umfasst der Leiter 376 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 370 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Eine Leitungsschicht kann über dem Isolator 374 und dem Leiter 376 bereitgestellt werden. Zum Beispiel sind in 17 ein Isolator 380, ein Isolator 382 und ein Isolator 384 der Reihe nach übereinander angeordnet. Ferner ist ein Leiter 386 in dem Isolator 380, dem Isolator 382 und dem Isolator 384 ausgebildet. Der Leiter 386 dient als Anschlusspfropf oder Leitung. Es sei angemerkt, dass der Leiter 386 unter Verwendung eines Materials ausgebildet werden kann, das den zum Ausbilden des Leiters 328 und des Leiters 330 verwendeten Materialien ähnlich ist.
  • Es sei angemerkt, dass der Isolator 380 vorzugsweise zum Beispiel unter Verwendung eines Isolators ausgebildet wird, der wie der Isolator 324 eine Sperreigenschaft gegen Wasserstoff aufweist. Ferner umfasst der Leiter 386 vorzugsweise einen Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist. Der Leiter, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird insbesondere in einer Öffnung des Isolators 380 ausgebildet, der eine Sperreigenschaft gegen Wasserstoff aufweist. Bei einer derartigen Struktur können der Transistor 300 und der Transistor 200 durch eine Sperrschicht getrennt sein, so dass die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden kann.
  • Ein Isolator 210, der Isolator 212, der Isolator 214 und der Isolator 216 sind der Reihe nach über dem Isolator 384 angeordnet. Ein Material, das eine Sperreigenschaft gegen Sauerstoff und Wasserstoff aufweist, wird vorzugsweise für einen beliebigen von dem Isolator 210, dem Isolator 212, dem Isolator 214 und dem Isolator 216 verwendet.
  • Die Isolatoren 210 und 214 werden vorzugsweise zum Beispiel unter Verwendung eines Films mit einer Sperreigenschaft ausgebildet, die verhindert, dass Wasserstoff und Verunreinigungen von dem Substrat 311, einem Bereich, in dem der Transistor 300 ausgebildet ist, oder dergleichen in einen Bereich diffundieren, in dem der Transistor 200 ausgebildet ist. Daher können die Isolatoren 210 und 214 unter Verwendung eines Materials ausgebildet werden, das dem zum Ausbilden des Isolators 324 verwendeten Material ähnlich ist.
  • Als Beispiel für den Film, der eine Sperreigenschaft gegen Wasserstoff aufweist, kann Siliziumnitrid, das durch ein CVD-Verfahren ausgebildet wird, angegeben werden. Die Diffusion von Wasserstoff in ein Halbleiterelement, das einen Oxidhalbleiter enthält, wie z. B. den Transistor 200, verschlechtert in einigen Fällen die Eigenschaften des Halbleiterelements. Daher wird vorzugsweise ein Film, der eine Wasserstoffdiffusion verhindert, zwischen dem Transistor 200 und dem Transistor 300 bereitgestellt. Insbesondere handelt es sich bei dem Film, der eine Wasserstoffdiffusion verhindert, um einen Film, von dem Wasserstoff weniger wahrscheinlich abgegeben wird.
  • Bezüglich des Films, der eine Sperreigenschaft gegen Wasserstoff aufweist, wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, als jeder der Isolatoren 210 und 214 verwendet.
  • Aluminiumoxid weist insbesondere eine ausgezeichnete Sperrwirkung auf, die eine Durchdringung von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, verhindert. Daher kann die Verwendung von Aluminiumoxid verhindern, dass in und nach einem Herstellungsprozess des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 200 eindringen. Zudem kann eine Abgabe von Sauerstoff aus dem Oxid in dem Transistor 200 verhindert werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 200 verwendet.
  • Zum Beispiel können die Isolatoren 212 und 216 unter Verwendung eines Materials ausgebildet werden, das dem zum Ausbilden des Isolators 320 verwendeten Material ähnlich ist. In dem Fall, in dem Zwischenschichtfilme aus einem Material mit relativ niedriger Permittivität ausgebildet werden, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen für die Isolatoren 212 und 216 verwendet werden.
  • Ein Leiter 218, ein Leiter (der Leiter 205), der in dem Transistor 200 enthalten ist, und dergleichen sind in den Isolatoren 210, 212, 214 und 216 bereitgestellt. Es sei angemerkt, dass der Leiter 218 als Anschlusspfropf oder Leitung dient, der/die elektrisch mit dem Kondensator 100 oder dem Transistor 300 verbunden ist. Der Leiter 218 kann unter Verwendung eines Materials ausgebildet werden, das den zum Ausbilden der Leiter 328 und 330 verwendeten Materialien ähnlich ist.
  • Insbesondere handelt sich bei einem Teil des Leiters 218, der in Kontakt mit den Isolatoren 210 und 214 ist, vorzugsweise um einen Leiter mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser. Bei einer derartigen Struktur können die Transistoren 300 und 200 vollständig durch die Schicht mit einer Sperreigenschaft gegen Sauerstoff, Wasserstoff und Wasser getrennt sein. Als Ergebnis kann die Diffusion von Wasserstoff von dem Transistor 300 in den Transistor 200 verhindert werden.
  • Der Transistor 200 ist über dem Isolator 216 bereitgestellt. Es sei angemerkt, dass zum Beispiel die Struktur des Transistors, der in der bei der vorstehenden Ausführungsform beschriebenen Halbleitervorrichtung enthalten ist, als Struktur des Transistors 200 verwendet werden kann. Es sei angemerkt, dass der Transistor 200 in 17 nur ein Beispiel ist und nicht auf die darin dargestellte Struktur beschränkt ist; ein geeigneter Transistor kann entsprechend einer Schaltungskonfiguration oder einem Ansteuerverfahren verwendet werden.
  • Der Isolator 280 wird über dem Transistor 200 bereitgestellt. In dem Isolator 280 wird vorzugsweise ein Sauerstoffüberschussbereich ausgebildet. Insbesondere werden im Falle der Verwendung eines Oxidhalbleiters in dem Transistor 200, wenn ein Isolator mit einem Sauerstoffüberschussbereich in einem Zwischenschichtfilm oder dergleichen in der Nähe des Transistors 200 bereitgestellt ist, Sauerstofffehlstellen in dem in dem Transistor 200 enthaltenen Oxid 230 verringert, wodurch die Zuverlässigkeit verbessert werden kann. Der Isolator 280, der den Transistor 200 bedeckt, kann als Planarisierungsfilm dienen, der eine Rauheit darunter abdeckt.
  • Als Isolator, der den Sauerstoffüberschussbereich umfasst, wird insbesondere vorzugsweise ein Oxidmaterial verwendet, das einen Teil des Sauerstoffs durch Erwärmen abgibt. Ein Oxid, das einen Teil des Sauerstoffs durch Erwärmen abgibt, ist ein Oxidfilm, bei dem die Menge an abgegebenem Sauerstoff, umgerechnet in Sauerstoffatome, größer als oder gleich 1,0 × 1018Atome/cm3, bevorzugt größer als oder gleich 3,0 × 1020Atome/cm3 bei einer TDS-Analyse ist. Es sei angemerkt, dass die Temperatur der Filmoberfläche bei der TDS-Analyse vorzugsweise höher als oder gleich 100 °C und niedriger als oder gleich 700 °C oder höher als oder gleich 100 °C und niedriger als oder gleich 500 °C ist.
  • Zum Beispiel wird als derartiges Material vorzugsweise ein Material verwendet, das Siliziumoxid oder Siliziumoxynitrid enthält. Alternativ kann ein Metalloxid verwendet werden. Es sei angemerkt, dass sich in dieser Beschreibung „Siliziumoxynitrid“ auf ein Material bezieht, das Sauerstoff mit einem höheren Anteil als Stickstoff enthält, und dass sich „Siliziumnitridoxid“ auf ein Material bezieht, das Stickstoff mit einem höheren Anteil als Sauerstoff enthält.
  • Der Isolator 282 ist über dem Isolator 280 bereitgestellt. Ein Material, das eine Sperreigenschaft gegen Sauerstoff oder Wasserstoff aufweist, wird vorzugsweise für den Isolator 282 verwendet. Daher kann der Isolator 282 unter Verwendung eines Materials ausgebildet werden, das dem zum Ausbilden des Isolators 214 verwendeten Material ähnlich ist. Als Isolator 282 wird vorzugsweise zum Beispiel ein Metalloxid, wie z. B. Aluminiumoxid, Hafniumoxid oder Tantaloxid, verwendet.
  • Aluminiumoxid weist insbesondere eine ausgezeichnete Sperrwirkung auf, die eine Durchdringung von Sauerstoff und Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, welche eine Veränderung der elektrischen Eigenschaften des Transistors verursachen, verhindert. Daher kann die Verwendung von Aluminiumoxid verhindern, dass in und nach einem Herstellungsprozess des Transistors Verunreinigungen, wie z. B. Wasserstoff und Feuchtigkeit, in den Transistor 200 eindringen. Zudem kann eine Abgabe von Sauerstoff aus dem Oxid in dem Transistor 200 verhindert werden. Deshalb wird Aluminiumoxid in geeigneter Weise als Schutzfilm für den Transistor 200 verwendet.
  • Der Isolator 286 ist über dem Isolator 282 bereitgestellt. Der Isolator 286 kann unter Verwendung eines Materials ausgebildet werden, das demjenigen des Isolators 320 ähnlich ist. In dem Fall, in dem ein Material mit relativ niedriger Permittivität für einen Zwischenschichtfilm verwendet wird, kann die parasitäre Kapazität zwischen Leitungen verringert werden. Beispielsweise kann ein Siliziumoxidfilm, ein Siliziumoxynitridfilm oder dergleichen für den Isolator 286 verwendet werden.
  • Die Leiter 246, die Leiter 248 und dergleichen sind in den Isolatoren 220, 222, 224, 280, 282 und 286 bereitgestellt.
  • Die Leiter 246 und 248 dienen als Anschlusspfropfe oder Leitungen, welche elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden sind. Die Leiter 246 und 248 können unter Verwendung eines Materials ausgebildet werden, das den zum Ausbilden der Leiter 328 und 330 verwendeten Materialien ähnlich ist.
  • Der Kondensator 100 ist oberhalb des Transistors 200 bereitgestellt. Der Kondensator 100 beinhaltet einen Leiter 110, einen Leiter 120 und einen Isolator 130.
  • Ein Leiter 112 kann über den Leitern 246 und 248 bereitgestellt werden. Es sei angemerkt, dass der Leiter 112 als Anschlusspfropf oder Leitung dient, der/die elektrisch mit dem Kondensator 100, dem Transistor 200 oder dem Transistor 300 verbunden ist. Der Leiter 110 dient als eine Elektrode des Kondensators 100. Der Leiter 112 und der Leiter 110 können gleichzeitig ausgebildet werden.
  • Der Leiter 112 und der Leiter 110 können unter Verwendung eines Metallfilms, der ein Element enthält, das aus Molybdän, Titan, Tantal, Wolfram, Aluminium, Kupfer, Chrom, Neodym und Skandium ausgewählt wird, eines Metallnitridfilms, der ein beliebiges der vorstehenden Elemente als seinen Bestandteil enthält (z. B. eines Tantalnitridfilms, eines Titannitridfilms, eines Molybdännitridfilms oder eines Wolframnitridfilms), oder dergleichen ausgebildet werden. Alternativ ist es möglich, ein leitendes Material zu verwenden, wie beispielsweise Indiumzinnoxid, Indiumoxid, das Wolframoxid enthält, Indiumzinkoxid, das Wolframoxid enthält, Indiumoxid, das Titanoxid enthält, Indiumzinnoxid, das Titanoxid enthält, Indiumzinkoxid oder Indiumzinnoxid, dem Siliziumoxid zugesetzt ist.
  • Der Leiter 112 und der Leiter 110 weisen jeweils in 17 eine einschichtige Struktur auf; jedoch ist eine Ausführungsform der vorliegenden Erfindung nicht darauf beschränkt, und es kann auch eine mehrschichtige Struktur aus zwei oder mehr Schichten verwendet werden. Beispielsweise kann zwischen einem Leiter mit einer Sperreigenschaft und einem Leiter mit hoher Leitfähigkeit ein Leiter ausgebildet werden, der an den Leiter mit einer Sperreigenschaft und den Leiter mit hoher Leitfähigkeit sehr haftfähig ist.
  • Als Dielektrikum des Kondensators 100 wird der Isolator 130 über den Leitern 112 und 110 bereitgestellt. Der Isolator 130 kann derart ausgebildet werden, dass er eine einschichtige Struktur oder eine mehrschichtige Struktur aufweist, bei der beispielsweise Siliziumoxid, Siliziumoxynitrid, Siliziumnitridoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumoxynitrid, Aluminiumnitridoxid, Aluminiumnitrid, Hafniumxid, Hafniumoxynitrid, Hafniumnitridoxid, Hafniumnitrid oder dergleichen verwendet wird.
  • Zum Beispiel wird vorzugsweise ein Material mit hoher Spannungsfestigkeit, wie z. B. Siliziumoxynitrid, für den Isolator 130 verwendet. Bei dem Kondensator 100 mit der Struktur kann dank des Isolators 130 die Spannungsfestigkeit erhöht werden und der elektrostatische Durchbruch des Kondensators 100 kann verhindert werden.
  • Über dem Isolator 130 wird der Leiter 120 derart bereitgestellt, das er den Leiter 110 überlappt. Es sei angemerkt, dass der Leiter 120 unter Verwendung eines leitenden Materials, wie z. B. eines Metallmaterials, eines Legierungsmaterials oder eines Metalloxidmaterials, ausgebildet werden kann. Vorzugsweise wird ein hochschmelzendes Material, das sowohl Wärmebeständigkeit als auch Leitfähigkeit aufweist, wie z. B. Wolfram oder Molybdän, verwendet, und besonders vorzugsweise wird Wolfram verwendet. In dem Fall, in dem der Leiter 120 gleichzeitig mit einer anderen Komponente, wie z. B. einem Leiter, ausgebildet wird, kann Cu (Kupfer), Al (Aluminium) oder dergleichen, welches ein Metallmaterial mit niedrigem Widerstand ist, verwendet werden.
  • Ein Isolator 150 ist über dem Leiter 120 und dem Isolator 130 bereitgestellt. Der Isolator 150 kann unter Verwendung eines Materials ausgebildet werden, das dem zum Ausbilden des Isolators 320 verwendeten Material ähnlich ist. Der Isolator 150 kann als Planarisierungsfilm dienen, der eine Rauheit darunter abdeckt.
  • Das vorstehende ist die Beschreibung des Strukturbeispiels. Unter Verwendung der Struktur kann eine Veränderung der elektrischen Eigenschaften verhindert werden und es kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält. Ein Transistor, der einen Oxidhalbleiter mit hohem Durchlassstrom enthält, kann bereitgestellt werden. Ein Transistor, der einen Oxidhalbleiter mit niedrigem Sperrstrom enthält, kann bereitgestellt werden. Eine Halbleitervorrichtung mit geringem Stromverbrauch kann bereitgestellt werden.
  • <Modifikationsbeispiel 1 der Speichervorrichtung 1>
  • 18 stellt ein Modifikationsbeispiel dieser Ausführungsform dar. 18 unterscheidet sich von 17 durch die Struktur des Transistors 300.
  • Bei dem in 18 dargestellten Transistor 300 weist der Halbleiterbereich 313 (Teil des Substrats 311), in dem der Kanal gebildet wird, einen vorspringenden Abschnitt auf. Ferner ist der Leiter 316 bereitgestellt, um die Oberseite und Seitenflächen des Halbleiterbereichs 313 zu bedecken, wobei der Isolator 315 dazwischen angeordnet ist. Es sei angemerkt, dass der Leiter 316 unter Verwendung eines Materials zum Anpassen der Austrittsarbeit ausgebildet werden kann. Der Transistor 300 mit einer derartigen Struktur wird auch als FIN-Transistor bezeichnet, da der vorspringende Abschnitt des Halbleitersubstrats genutzt wird. Ein Isolator, der als Maske zum Ausbilden des vorspringenden Abschnitts dient, kann in Kontakt mit der Oberseite des vorspringenden Abschnitts bereitgestellt sein. Obwohl hier der Fall beschrieben wird, in dem der vorspringende Abschnitt durch Verarbeiten eines Teils des Halbleitersubstrats ausgebildet wird, kann ein Halbleiterfilm mit einer vorspringenden Form durch Verarbeiten eines SOI-Substrats ausgebildet werden.
  • Das vorstehende ist die Beschreibung des Modifikationsbeispiels. Unter Verwendung der Struktur kann eine Veränderung der elektrischen Eigenschaften verhindert werden und es kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält. Ein Transistor, der einen Oxidhalbleiter mit hohem Durchlassstrom enthält, kann bereitgestellt werden. Ein Transistor, der einen Oxidhalbleiter mit niedrigem Sperrstrom enthält, kann bereitgestellt werden. Eine Halbleitervorrichtung mit geringem Stromverbrauch kann bereitgestellt werden.
  • <Modifikationsbeispiel 2 der Speichervorrichtung 1>
  • 19 stellt ein Modifikationsbeispiel der Speichervorrichtung dar. 19 unterscheidet sich von 17 und 18 durch die Anordnung des Kondensators 100 und dergleichen.
  • Der Kondensator 100, der in 19 dargestellt ist, kann im gleichen Schritt wie der Transistor 200 ausgebildet werden. Der in 19 dargestellte Kondensator 100 beinhaltet eine Sperrschicht 122, den Leiter 120, einen Isolator 250, ein Oxid 230c, eine Sperrschicht 245b und einen Leiter 240b. Der Leiter 120 und der Leiter 240b dienen als Elektroden des Kondensators 100. Die Sperrschicht 245b, das Oxid 230c und der Isolator 250 dienen als Dielektrikum des Kondensators 100. Es sei angemerkt, dass die Sperrschicht 122 eine Funktion zum Verhindern einer Oxidation des Leiters 120 aufweist.
  • Der Leiter 120 und der Leiter 404 sind die gleiche Schicht und können im gleichen Schritt ausgebildet werden. Die Sperrschicht 122 und der Isolator 418 sind die gleiche Schicht und können im gleichen Schritt ausgebildet werden. Daher kann der Prozess verkürzt werden, was zu einer Verbesserung der Produktivität führt.
  • Bei der in 19 dargestellten Struktur können der Transistor 200 und der Kondensator 100 durch die gleichen Schritte ausgebildet werden, wodurch der Prozess verkürzt werden kann.
  • Unter Verwendung der Struktur kann eine Veränderung der elektrischen Eigenschaften verhindert werden und es kann die Zuverlässigkeit einer Speichervorrichtung verbessert werden, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält. Ein Transistor, der einen Oxidhalbleiter mit hohem Durchlassstrom enthält, kann bereitgestellt werden. Ein Transistor, der einen Oxidhalbleiter mit niedrigem Sperrstrom enthält, kann bereitgestellt werden. Eine Speichervorrichtung mit geringem Stromverbrauch kann bereitgestellt werden.
  • Das vorstehende ist die Beschreibung des Modifikationsbeispiels. Unter Verwendung der Struktur kann eine Veränderung der elektrischen Eigenschaften verhindert und es kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält. Ein Transistor, der einen Oxidhalbleiter mit hohem Durchlassstrom enthält, kann bereitgestellt werden. Ein Transistor, der einen Oxidhalbleiter mit niedrigem Sperrstrom enthält, kann bereitgestellt werden. Eine Halbleitervorrichtung mit geringem Stromverbrauch kann bereitgestellt werden.
  • <Struktur eines Speicherzellenarrays>
  • 20 stellt ein Beispiel für ein Speicherzellenarray dieser Ausführungsform dar. Indem die in 17 und 18 dargestellten Halbleitervorrichtungen in einer Matrix angeordnet werden, kann ein Speicherzellenarray ausgebildet werden. 20 ist eine Querschnittsansicht, die einen Teil einer Zeile darstellt, in der die in 18 dargestellten Halbleitervorrichtungen in einer Matrix angeordnet sind.
  • In 20 sind die Halbleitervorrichtung, die den Transistor 300, den Transistor 200 und den Kondensator 100 beinhaltet, und einen Halbleiter, der einen Transistor 340, einen Transistor 201 und einen Kondensator 101 beinhaltet, in der gleichen Zeile angeordnet.
  • Wie in 20 dargestellt, beinhaltet das Speicherzellenarray eine Vielzahl von Transistoren (die Transistoren 200 und 201 in der Zeichnung).
  • Es sei angemerkt, dass es in dem Fall, in dem Speicherzellen angeordnet sind, notwendig ist, dass beim Lesevorgang Daten einer gewünschten Speicherzelle gelesen werden. Beispielsweise können im Falle eines NOR-Speicherzellenarrays nur Daten einer gewünschten Speicherzelle gelesen werden, indem die Transistoren 300 der Speicherzellen, aus denen keine Daten gelesen werden, ausgeschaltet werden. In diesem Fall wird ein Potential, auf dem der Transistor 300 unabhängig von der dem Knoten FG zugeführten Ladung ausgeschaltet wird, d. h. ein Potential, das niedriger ist als Vth_H, der Leitung 3005 zugeführt. Alternativ können beispielsweise im Falle eines NAND-Speicherzellenarrays nur Daten einer gewünschten Speicherzelle gelesen werden, indem die Transistoren 300 der Speicherzellen, aus denen keine Daten gelesen werden, eingeschaltet werden. In diesem Fall wird ein Potential, auf dem der Transistor 300 unabhängig von der dem Knoten FG zugeführten Ladung eingeschaltet wird, d. h. ein Potential, das höher ist als Vth_H, der Leitung 3005 zugeführt, die mit den Speicherzellen verbunden ist, aus denen keine Daten gelesen werden.
  • [Speichervorrichtung 2]
  • 21 stellt ein Beispiel für eine Speichervorrichtung dar, bei der die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Die in 21 dargestellte Speichervorrichtung beinhaltet einen Transistor 345 zusätzlich zu der in 17 dargestellten Halbleitervorrichtung, die den Transistor 200, den Transistor 300 und den Kondensator 100 beinhaltet.
  • Der Transistor 345 kann eine zweite Gate-Spannung des Transistors 200 steuern. Beispielsweise sind ein erstes Gate und ein zweites Gate des Transistors 345, wie bei einer Diode, mit seiner Source verbunden, und die Source des Transistors 345 ist mit dem zweiten Gate des Transistors 200 verbunden. Wenn ein negatives Potential des zweiten Gates des Transistors 200 bei dieser Struktur gehalten wird, liegen eine erste Gate-Source-Spannung und eine zweite Gate-Source-Spannung des Transistors 345 bei 0 V. Bei dem Transistor 345 ist ein Drain-Strom zu dem Zeitpunkt, zu dem die zweite Gate-Spannung und eine erste Gate-Spannung bei 0 V liegen, äußerst niedrig; daher kann das negative Potential des zweiten Gates des Transistors 200 für eine lange Zeit auch ohne Stromversorgung zu den Transistoren 200 und 345 gehalten werden. Dementsprechend kann die Speichervorrichtung, die die Transistoren 200 und 345 beinhaltet, gespeicherte Daten für eine lange Zeit halten.
  • In 21 ist die Leitung 3001 elektrisch mit der Source des Transistors 300 verbunden. Die Leitung 3002 ist elektrisch mit dem Drain des Transistors 300 verbunden. Die Leitung 3003 ist elektrisch mit einem Anschluss von Source und Drain des Transistors 200 verbunden. Die Leitung 3004 ist elektrisch mit dem ersten Gate des Transistors 200 verbunden. Die Leitung 3006 ist elektrisch mit dem zweiten Gate des Transistors 200 verbunden. Das Gate des Transistors 300 und der andere Anschluss von Source und Drain des Transistors 200 sind elektrisch mit einer Elektrode des Kondensators 100 verbunden. Die Leitung 3005 ist elektrisch mit der anderen Elektrode des Kondensators 100 verbunden. Eine Leitung 3007 ist elektrisch mit der Source des Transistors 345 verbunden. Eine Leitung 3008 ist elektrisch mit dem ersten Gate des Transistors 345 verbunden. Eine Leitung 3009 ist elektrisch mit dem zweiten Gate des Transistors 345 verbunden. Eine Leitung 3010 ist elektrisch mit dem Drain des Transistors 345 verbunden. Die Leitungen 3006, 3007, 3008 und 3009 sind elektrisch miteinander verbunden.
  • Die in 21 dargestellte Speichervorrichtung weist ein Merkmal auf, dass das Potential des Gates des Transistors 300 gehalten werden kann, und somit können wie folgt Daten geschrieben, gehalten und gelesen werden.
  • Die in 21 dargestellten Speichervorrichtungen werden wie die in 17 dargestellten Speichervorrichtungen in einer Matrix angeordnet, wodurch eine Speicherzellenarray ausgebildet werden kann. Es sei angemerkt, dass ein einzelner Transistor 345 zweite Gate-Spannungen der Transistoren 200 steuern kann. Aus diesem Grund kann die Anzahl von Transistoren 345 kleiner sein als die Anzahl von Transistoren 200.
  • <Struktur der Speichervorrichtung 2>
  • Der Transistor 345 und der Transistor 200 sind in der gleichen Schicht ausgebildet und können daher parallel hergestellt werden. Der Transistor 345 beinhaltet einen Leiter 460 (umfassend einen Leiter 460a und einen Leiter 460b), der als erste Gate-Elektrode dient, einen Leiter 405 (umfassend einen Leiter 405a und einen Leiter 405b), der als zweite Gate-Elektrode dient, eine Sperrschicht 470 in Kontakt mit dem Leiter 460, die Isolatoren 220, 222 und 224 sowie einen Isolator 450, welche als Gate-Isolierschichten dienen, ein Oxid 430c, das einen Kanalbildungsbereich umfasst, einen Leiter 440a sowie Oxide 431a und 431b, welche als ein Anschluss von Source und Drain dienen, und einen Leiter 440b sowie Oxide 432a und 432b, welche als andere Anschluss von Source und Drain dienen, und eine Sperrschicht 445 (eine Sperrschicht 445a und eine Sperrschicht 445b).
  • Bei dem Transistor 345 befindet sich der Leiter 405 in der gleichen Schicht wie der Leiter 205. Die Oxide 431a und 432a befinden sich in der gleichen Schicht wie das Oxid 230a, und die Oxide 431b und 432b befinden sich in der gleichen Schicht wie das Oxid 230b. Die Leiter 440 befinden sich in der gleichen Schicht wie die Leiter 240. Das Oxid 430c befindet sich in der gleichen Schicht wie das Oxid 230c. Der Isolator 450 befindet sich in der gleichen Schicht wie der Isolator 250. Der Leiter 460 befindet sich in der gleichen Schicht wie der Leiter 260. Die Sperrschicht 470 befindet sich in der gleichen Schicht wie die Sperrschicht 270.
  • In dem als Aktivschicht des Transistors 345 dienenden Oxid 430c sind, wie in dem Oxid 230 oder dergleichen, Sauerstofffehlstellen und Verunreinigungen, wie z. B. Wasserstoff oder Wasser, verringert. Daher kann die Schwellenspannung des Transistors 345 höher als 0 V sein, ein Sperrstrom kann verringert werden, und der Drain-Strom bei der zweiten Gate-Spannung und der ersten Gate-Spannung von 0 V kann äußerst niedrig sein.
  • Es wird eine Vereinzelungslinie (auch als Anreißlinie, Trennlinie oder Schnittlinie bezeichnet) beschrieben, die bereitgestellt wird, wenn ein großes Substrat in Halbleiterelemente eingeteilt werden, so dass mehrere Halbleitervorrichtungen jeweils in Chipform ausgebildet werden. In einem Beispiel für ein Trennverfahren wird beispielsweise eine Nut (eine Vereinzelungslinie) zum Trennen der Halbleiterelemente an dem Substrat ausgebildet, und dann wird das Substrat entlang der Vereinzelungslinie geschnitten, so dass mehrere getrennte Halbleitervorrichtungen erhalten werden. 21 ist beispielsweise eine Querschnittsansicht einer Struktur 500 in der Nähe der Vereinzelungslinie.
  • Wie bei der Struktur 500 werden beispielsweise Öffnungen in den Isolatoren 280, 224, 222, 220 und 216 in der Nähe eines Bereichs bereitgestellt, der die Vereinzelungslinie überlappt, die in einem Endabschnitt der Speicherzelle mit dem Transistor 200 oder dem Transistor 345 ausgebildet ist. Ferner ist der Isolator 282 derart bereitgestellt, dass er Seitenflächen der Isolatoren 280, 224, 222, 220 und 216 bedeckt.
  • In den Öffnungen sind daher die Isolatoren 222 und 214 in Kontakt mit dem Isolator 282. Dabei wird mindestens einer der Isolatoren 222 und 214 unter Verwendung des Materials und Verfahrens, welche gleich dem zum Ausbilden des Isolators 282 verwendeten Material und Verfahren sind, ausgebildet, wodurch die Adhäsion dazwischen verbessert werden kann. Beispielsweise kann Aluminiumoxid verwendet werden.
  • Bei einer derartigen Struktur können der Isolator 280 und die Transistoren 200 und 345 von den Isolatoren 210, 222 und 282 umschlossen sein. Da die Isolatoren 210, 222 und 282 Funktionen zum Verhindern der Diffusion von Sauerstoff, Wasserstoff und Wasser aufweisen, können selbst dann, wenn das Substrat zum Ausbilden einer Vielzahl von Chips in Schaltungsbereiche eingeteilt wird, die jeweils mit den Halbleiterelementen dieser Ausführungsform versehen sind, das Eindringen und die Diffusion von Verunreinigungen, wie z. B. Wasserstoff oder Wasser, in Richtung von einer Seitenfläche des eingeteilten Substrats zu dem Transistor 200 oder dem Transistor 345 verhindert werden.
  • Überdies kann bei der Struktur verhindert werden, dass überschüssiger Sauerstoff in dem Isolator 280 zur Außenseite der Isolatoren 282 und 222 diffundiert. Demzufolge wird überschüssiger Sauerstoff in dem Isolator 280 in effizienter Weise dem Oxid zugeführt, in dem der Kanal in dem Transistor 200 oder dem Transistor 345 gebildet wird. Der Sauerstoff kann Sauerstofffehlstellen in dem Oxid verringern, in dem der Kanal in dem Transistor 200 oder dem Transistor 345 gebildet wird. Somit kann das Oxid, in dem der Kanal in dem Transistor 200 oder dem Transistor 345 gebildet wird, ein Oxidhalbleiter mit niedriger Dichte von Defektzuständen und stabilen Eigenschaften sein. Das heißt, dass eine Veränderung der elektrischen Eigenschaften des Transistors 200 oder des Transistors 345 verhindert werden kann und die Zuverlässigkeit verbessert werden kann.
  • <Modifikationsbeispiel 1 der Speichervorrichtung 2>
  • 22 stellt ein Modifikationsbeispiel dieser Ausführungsform dar. 22 unterscheidet sich von 21 durch die Struktur des Transistors 345.
  • Bei dem in 22 dargestellten Transistor 345 sind der Leiter 440a, ein Leiter 441a, der Leiter 440b und ein Leiter 441b in der gleichen Schicht wie der Leiter 405 bereitgestellt. Das heißt, dass die Source- oder Drain-Elektrode des Transistors 345 gleichzeitig mit der zweiten Gate-Elektrode bereitgestellt werden kann.
  • Das vorstehende ist die Beschreibung des Modifikationsbeispiels. Unter Verwendung der Struktur kann eine Veränderung der elektrischen Eigenschaften verhindert und es kann die Zuverlässigkeit einer Halbleitervorrichtung verbessert werden, die einen Transistor beinhaltet, der einen Oxidhalbleiter enthält. Ein Transistor, der einen Oxidhalbleiter mit hohem Durchlassstrom enthält, kann bereitgestellt werden. Ein Transistor, der einen Oxidhalbleiter mit niedrigem Sperrstrom enthält, kann bereitgestellt werden. Eine Halbleitervorrichtung mit geringem Stromverbrauch kann bereitgestellt werden.
  • (Ausführungsform 4)
  • Bei dieser Ausführungsform wird eine Ausführungsform einer Halbleitervorrichtung anhand von 23A und 23B sowie 24A und 24B beschrieben.
  • <Halbleiterwafer und Chip>
  • 23A ist eine Draufsicht, die ein Substrat 711 vor einer Vereinzelungsbehandlung darstellt. Als Substrat 711 kann beispielsweise ein Halbleitersubstrat (auch als „Halbleiterwafer“ bezeichnet) verwendet werden. Eine Vielzahl von Schaltungsbereichen 712 ist über dem Substrat 711 bereitgestellt. Eine Halbleitervorrichtung oder dergleichen einer Ausführungsform der vorliegenden Erfindung kann in dem Schaltungsbereich 712 bereitgestellt werden.
  • Die mehreren Schaltungsbereichen 712 sind jeweils von einem Trennbereich 713 umgeben. Trennlinien (auch als „Vereinzelungslinien“ bezeichnet) 714 sind an einer Position angeordnet, die die Trennbereiche 713 überlappt. Das Substrat 711 kann entlang den Trennlinien 714 in Chips 715 geschnitten werden, die die Schaltungsbereiche 712 umfassen. 23B ist eine vergrößerte Ansicht des Chips 715.
  • Eine leitende Schicht, eine Halbleiterschicht oder dergleichen kann in den Trennbereichen 713 bereitgestellt werden. Indem eine leitende Schicht, eine Halbleiterschicht oder dergleichen in den Trennbereichen 713 bereitgestellt wird, wird die ESD, die in einem Vereinzelungsschritt auftreten könnte, abgemildert, was eine Abnahme der Ausbeute des Vereinzelungsschritts verhindert. Ein Vereinzelungsschritt wird im Allgemeinen durchgeführt, während reines Wasser, dessen spezifischer Widerstand durch Auflösen eines Kohlensäuregases oder dergleichen verringert wird, einem zu schneidenden Teil zugeführt wird, um beispielsweise ein Substrat abzukühlen, Späne zu entfernen und eine Elektrifizierung zu verhindern. Das Vorhandensein einer leitenden Schicht, einer Halbleiterschicht oder dergleichen in den Trennbereichen 713 ermöglicht eine Verringerung der Verwendung von reinem Wasser. Daher können die Kosten für die Herstellung von Halbleitervorrichtungen reduziert werden. Somit können Halbleitervorrichtungen mit verbesserter Produktivität hergestellt werden.
  • <Elektronische Komponente>
  • Ein Beispiel für eine elektronische Komponente, bei der der Chip 715 verwendet wird, wird anhand von 24A und 24B beschrieben. Es sei angemerkt, dass die elektronische Komponente auch als Halbleitergehäuse oder IC-Gehäuse bezeichnet wird. Die elektronische Komponente weist je nach einer Anschluss-Entnahmerichtung, einer Anschlussform und dergleichen eine Vielzahl von Standards, Namen und dergleichen auf.
  • Die elektronische Komponente wird fertiggestellt, wenn die bei der vorstehenden Ausführungsform beschriebene Halbleitervorrichtung in einem Montageprozess (Nachprozess) mit anderen Komponenten als der Halbleitervorrichtung kombiniert wird.
  • Der Nachprozess wird unter Bezugnahme auf ein Ablaufdiagramm in 24A beschrieben. Nachdem die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung und dergleichen in einem Vorprozess über dem Substrat 711 bereitgestellt worden sind, wird ein Rückseitenschleifschritt durchgeführt, in dem eine Rückseite (eine Oberfläche, auf der die Halbleitervorrichtung und dergleichen nicht ausgebildet sind) des Substrats 711 geschliffen wird (Schritt S721). Wenn die Dicke des Substrats 711 durch Schleifen verringert wird, kann die Größe der elektronischen Komponente verringert werden.
  • Als Nächstes wird das Substrat 711 in einem Vereinzelungsschritt in eine Vielzahl von Chips 715 eingeteilt (Schritt S722). Dann werden die geteilten Chips 715 einzeln in einem Chipbondenschritt mit einem Leiterrahmen verbunden (Schritt S723). Um den Chip 715 und einen Leiterrahmen in dem Chipbondenschritt zu verbinden, wird je nach den Produkten ein Verfahren ausgewählt, wie beispielsweise Harzbonden oder Tape-Automated-Bonding. Es sei angemerkt, dass der Chip 715 anstatt mit dem Leiterrahmen mit einem Interposer-Substrat verbunden werden kann.
  • Als Nächstes wird ein Drahtbondenschritt durchgeführt, um eine Leitung des Leiterrahmens über einen Metalldraht elektrisch mit einer Elektrode auf dem Chip 715 zu verbinden (Schritt S724). Als Metalldraht kann ein Silberdraht oder ein Golddraht verwendet werden. Als Drahtbonden kann Ballbonden oder Keilbonden verwendet werden.
  • Der drahtgebundene Chip 715 wird einem Formschritt zum Versiegeln des Chips mit einem Epoxidharz oder dergleichen unterzogen (Schritt S725). Durch den Formschritt wird das Innere der elektronischen Komponente mit einem Harz gefüllt, so dass ein Draht zum Verbinden des Chips 715 mit der Leitung vor äußerer mechanischer Krafteinwirkung geschützt werden kann und eine Verschlechterung der Eigenschaften (Abnahme der Zuverlässigkeit) aufgrund von Feuchtigkeit oder Staub verringert werden kann.
  • Anschließend wird die Leitung des Leiterrahmens in einem Leiterplattierungsschritt plattiert (Schritt S726). Dieser Plattierungsprozess verhindert ein Rosten der Leitung und unterstützt ein Löten beim Montieren des Chips auf einer gedruckten Leiterplatte in einem späteren Schritt. Dann wird die Leitung in einem Ausbildungsschritt geschnitten und verarbeitet (Schritt S727).
  • Als Nächstes wird ein Druck- (Markierungs-) Schritt an einer Oberfläche des Gehäuses durchgeführt (Schritt S728). Nach einem Prüfschritt (Schritt S729) zum Überprüfen, beispielsweise ob eine äußere Form gut ist und ob eine Fehlfunktion vorliegt, wird die elektronische Komponente fertiggestellt.
  • 24B ist eine perspektivische schematische Ansicht einer fertiggestellten elektronischen Komponente. 24B ist eine perspektivische schematische Ansicht, die ein Quad-Flat-Package (quad flat package, QFP) als Beispiel für die elektronische Komponente darstellt. Eine elektronische Komponente 750 in 24B beinhaltet einen Leiter 755 und eine den Chip 715. Die elektronische Komponente 750 kann mehr als einen Chip 715 beinhalten.
  • Die elektronische Komponente 750 in 24B ist beispielsweise auf einer gedruckten Leiterplatte 752 montiert. Eine Vielzahl von elektronischen Komponenten 750 sind kombiniert und elektrisch miteinander über die gedruckte Leiterplatte 752 verbunden; somit ist eine Leiterblatte fertiggestellt, auf dem die elektronischen Komponenten montiert sind (eine Leiterplatte 754). Die fertiggestellte Leiterplatte 754 ist in einem elektronischen Gerät oder dergleichen vorgesehen.
  • (Ausführungsform 5)
  • <Elektronisches Gerät>
  • Eine Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann für verschiedene elektronische Geräte verwendet werden. 25A bis 25F stellen konkrete Beispiele für die elektronischen Geräte dar, die die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhalten.
  • 25A ist eine Außenansicht, die ein Beispiel für ein Auto darstellt. Ein Auto 2980 beinhaltet eine Karosserie 2981, Räder 2982, ein Armaturenbrett 2983, Scheinwerfer 2984 und dergleichen. Das Auto 2980 beinhaltet eine Antenne, eine Batterie und dergleichen.
  • Ein Informationsendgerät 2910, das in 25B dargestellt ist, beinhaltet ein Gehäuse 2911, einen Anzeigeabschnitt 2912, ein Mikrofon 2917, einen Lautsprecherabschnitt 2914, eine Kamera 2913, einen externen Verbindungsanschluss 2916, einen Bedienschalter 2915 und dergleichen. Ein Anzeigefeld und ein Touchscreen, bei denen ein flexibles Substrat verwendet wird, sind in dem Anzeigeabschnitt 2912 bereitgestellt. In dem Gehäuse 2911 des Informationsendgeräts 2910 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Informationsendgerät 2910 kann beispielsweise als Smartphone, Mobiltelefon, Tablet-Informationsendgerät, Tablet-Personal-Computer oder E-Book-Lesegerät verwendet werden.
  • Ein Notebook-Personal-Computer 2920, der in 25C dargestellt ist, beinhaltet ein Gehäuse 2921, einen Anzeigeabschnitt 2922, eine Tastatur 2923, eine Zeigevorrichtung 2924 und dergleichen. In dem Gehäuse 2921 des Notebook-Personal-Computers 2920 sind eine Antenne, eine Batterie und dergleichen bereitgestellt.
  • Eine Videokamera 2940, die in 25D dargestellt ist, beinhaltet ein Gehäuse 2941, ein Gehäuse 2942, einen Anzeigeabschnitt 2943, Bedienschalter 2944, eine Linse 2945, ein Gelenk 2946 und dergleichen. Die Bedienschalter 2944 und die Linse 2945 sind für das Gehäuse 2941 bereitgestellt, und der Anzeigeabschnitt 2943 ist für das Gehäuse 2942 bereitgestellt. In dem Gehäuse 2941 der Videokamera 2940 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Gehäuse 2941 und das Gehäuse 2942 sind über das Gelenk 2946 miteinander verbunden, und der Winkel zwischen dem Gehäuse 2941 und dem Gehäuse 2942 kann mit dem Gelenk 2946 geändert werden. Es kann die Ausrichtung eines Bildes auf dem Anzeigeabschnitt 2943 geändert werden, und je nach dem Winkel zwischen den Gehäusen 2941 und 2942 kann zwischen Anzeigen und Nichtanzeigen eines Bildes gewechselt werden.
  • 25E stellt ein Beispiel für ein armbandartiges Informationsendgerät dar. Ein Informationsendgerät 2950 beinhaltet ein Gehäuse 2951, einen Anzeigeabschnitt 2952 und dergleichen. In dem Gehäuse 2951 des Informationsendgeräts 2950 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Der Anzeigeabschnitt 2952 wird von dem Gehäuse 2951 mit einer gekrümmten Oberfläche getragen. Ein Anzeigefeld, das mittels eines flexiblen Substrats ausgebildet wird, ist in dem Anzeigeabschnitt 2952 bereitgestellt, wodurch das Informationsendgerät 2950 ein benutzerfreundliches Informationsendgerät sein kann, das flexibel und leicht ist.
  • 25F stellt ein Beispiel für ein armbanduhrartiges Informationsendgerät dar. Ein Informationsendgerät 2960 beinhaltet ein Gehäuse 2961, einen Anzeigeabschnitt 2962, ein Band 2963, eine Schnalle 2964, einen Bedienschalter 2965, einen Eingangs-/Ausgangsanschluss 2966 und dergleichen. In dem Gehäuse 2961 des Informationsendgerät 2960 sind eine Antenne, eine Batterie und dergleichen bereitgestellt. Das Informationsendgerät 2960 kann verschiedene Applikationen ausführen, wie beispielsweise Mobiltelefongespräche, Versand und Empfang von E-Mails, Anzeige und Bearbeitung von Texten, Widergabe von Musik, Internet-Kommunikation und ein Computer-Spiel.
  • Die Anzeigefläche des Anzeigeabschnitts 2962 ist gekrümmt, und Bilder können auf der gekrümmten Anzeigefläche angezeigt werden. Der Anzeigeabschnitt 2962 beinhaltet zusätzlich einen Berührungssensor, und die Bedienung kann durch Berühren des Bildschirms mit einem Finger, einem Stift oder dergleichen durchgeführt werden. Zum Beispiel kann man durch Berühren eines Icons 2967, das auf dem Anzeigeabschnitt 2962 angezeigt wird, eine Applikation starten. Mit dem Bedienschalter 2965 können verschiedene Funktionen durchgeführt werden, wie beispielsweise Zeiteinstellung, Ein-/Ausschalten des Stroms, Ein-/Ausschalten der drahtlosen Kommunikation, Aktivieren und Deaktivieren eines Ruhemodus sowie Aktivieren und Deaktivieren eines Stromsparmodus. Zum Beispiel können die Funktionen des Bedienschalters 2965 durch Einstellen des Betriebssystems, das in dem Informationsendgerät 2960 integriert ist, eingestellt werden.
  • Bei dem Informationsendgerät 2960 kann eine Nahbereichskommunikation zum Einsatz kommen, die ein auf einem bestehenden Kommunikationsstandard basierendes Kommunikationsverfahren ist. In diesem Fall kann beispielsweise eine gegenseitige Kommunikation zwischen dem Informationsendgerät 2960 und einem Headset durchgeführt werden, das für die drahtlose Kommunikation geeignet ist, und somit sind Freisprech-Telefonate möglich. Das Informationsendgerät 2960 beinhaltet außerdem den Eingangs-/Ausgangsanschluss 2966, und Daten können über einen Verbinder direkt an ein weiteres Informationsendgerät gesendet und von ihm empfangen werden. Ferner ist ein Aufladen über den Eingangs-/Ausgangsanschluss 2966 möglich. Es sei angemerkt, dass der Ladevorgang durch drahtlose Stromversorgung durchgeführt werden kann, ohne dass der Eingangs-/Ausgangsanschluss 2966 verwendet wird.
  • Beispielsweise kann eine Speichervorrichtung, die die Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung beinhaltet, Steuerdaten, ein Steuerprogramm oder dergleichen des vorstehenden elektronischen Geräts für eine lange Zeit halten. Unter Verwendung der Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung kann ein sehr zuverlässiges elektronisches Gerät bereitgestellt werden.
  • Diese Ausführungsform kann in geeigneter Kombination mit einer der Strukturen, die bei den anderen Ausführungsformen, einem Beispiel und dergleichen beschrieben werden, ausgeführt werden.
  • [Beispiel]
  • In diesem Beispiel wurde der Transistor 1000 (eine Probe A) hergestellt, der in der in 1A bis 1C dargestellten Halbleitervorrichtung einer Ausführungsform der vorliegenden Erfindung enthalten ist. Zusätzlich wurde ein Vergleichstransistor (eine Probe B) hergestellt, bei dem das Oxid 406b (S2) und das Oxid 406c (S3) unterschiedliche Zusammensetzungen aufweisen. Die elektrischen Eigenschaften dieser Transistoren wurden gemessen, und Zuverlässigkeitsprüfungen wurden an diesen durchgeführt.
  • Um den Transistor 1000 herzustellen, wurde ein 400 nm dicker Siliziumoxidfilm durch ein thermisches Oxidationsverfahren über einem einkristallinen P-Typ-Siliziumwafer ausgebildet. Als Nächstes wurde ein 40 nm dicker erster Aluminiumoxidfilm durch ein Sputterverfahren über dem Siliziumoxidfilm ausgebildet. Dann wurde ein 150 nm dicker erster Siliziumoxynitridfilm durch ein CVD-Verfahren über dem ersten Aluminiumoxidfilm ausgebildet.
  • Als Nächstes wurde ein 35 nm dicker erster Wolframfilm durch ein Sputterverfahren über dem ersten Siliziumoxynitridfilm ausgebildet. Dann wurde der erste Wolframfilm durch ein Lithographieverfahren verarbeitet, so dass eine Hartmaske, die den ersten Wolframfilm beinhaltet, ausgebildet wurde.
  • Anschließend wurde der erste Siliziumoxynitridfilm verarbeitet, so dass eine Nut, die den ersten Aluminiumoxidfilm erreicht, ausgebildet wurde. In der Nut wurde ein erster Tantalnitridfilm durch ein Sputterverfahren ausgebildet und ein erster Titannitridfilm und ein zweiter Wolframfilm wurden durch ein ALD-Verfahren und ein CVD-Verfahren über dem ersten Tantalnitridfilm ausgebildet. Dann wurden der zweite Wolframfilm, der erste Titannitridfilm, der erste Tantalnitridfilm und der erste Wolframfilm durch eine erste CMP-Behandlung poliert, bis die Oberseite des ersten Siliziumoxynitridfilms freigelegt wurde, und der zweite Wolframfilm, der erste Titannitridfilm und der erste Tantalnitridfilm wurden in die Nut eingebettet; demzufolge wurden eine Leitungsschicht und eine zweite Gate-Elektrode ausgebildet.
  • Als Nächstes wird ein 10 nm dicker zweiter Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet. Ein 20 nm dicker Hafniumoxidfilm durch ein ALD-Verfahren ausgebildet. Dann wurde ein 30 nm dicker dritter Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet. Der zweite Siliziumoxynitridfilm, der Hafniumoxidfilm und der dritte Siliziumoxynitridfilm dienen als zweiter Gate-Isolierfilm. Als Nächstes wurde eine erste Wärmebehandlung durchgeführt. Die erste Wärmebehandlung wurde eine Stunde lang in einer stickstoffhaltigen Atmosphäre bei 400 °C durchgeführt, und anschließend wurde eine weitere Behandlung eine Stunde lang in einer sauerstoffhaltigen Atmosphäre bei 400 °C durchgeführt.
  • Als Nächstes wurde ein 5 nm dickes In-Ga-Zn-Oxid als erstes Oxid (S1) durch ein Sputterverfahren ausgebildet. Das S1 wurde unter den folgenden Bedingungen ausgebildet: Ein Target mit einem Atomverhältnis von In:Ga:Zn= 1:3:4 wurde verwendet, die Durchflussrate eines Sauerstoffgases war 45 sccm, der Druck war 0,7 Pa, und die Substrattemperatur war 200 °C.
  • Dann wurde ein 20 nm dickes In-Ga-Zn-Oxid als zweites Oxid (S2) durch ein Sputterverfahren über dem S1 ausgebildet. Das S2 wurde unter den folgenden Bedingungen ausgebildet: Ein Target mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 wurde verwendet, die Durchflussrate eines Argongases war 40 sccm, die Durchflussrate eines Sauerstoffgases war 5 sccm, der Druck war 0,7 Pa, und die Substrattemperatur war 130 °C. Es sei angemerkt, dass S1 und S2 kontinuierlich ausgebildet wurden, ohne der Atmosphäre ausgesetzt zu werden.
  • Dann wurde eine zweite Wärmebehandlung durchgeführt. Als zweite Wärmebehandlung wurde eine Behandlung eine Stunde lang in einer stickstoffhaltigen Atmosphäre bei 400 °C durchgeführt, und anschließend wurde eine weitere Behandlung eine Stunde lang in einer sauerstoffhaltigen Atmosphäre bei 400 °C durchgeführt.
  • Als Nächstes wurde ein 20 nm dicker zweiter Tantalnitridfilm durch ein Sputterverfahren über dem S2 ausgebildet. Dann wurde ein 5 nm dicker zweiter Aluminiumoxidfilm durch ein ALD-Verfahren über dem zweiten Tantalnitridfilm ausgebildet. Als Nächstes wurde ein 15 nm dicker dritter Tantalnitridfilm durch ein Sputterverfahren über dem zweiten Aluminiumoxidfilm ausgebildet.
  • Dann wurde der dritte Tantalnitridfilm durch ein Lithographieverfahren geätzt. Ein Trockenätzverfahren wurde für das Ätzen verwendet.
  • Dann wurde durch ein Lithographieverfahren eine Fotolackmaske ausgebildet und der dritte Tantalnitridfilm, der zweite Aluminiumoxidfilm und der zweite Tantalnitridfilm der Reihe nach unter Verwendung der Fotolackmaske als Ätzmaske geätzt. Danach wurde die Fotolackmaske mit Sauerstoffplasma entfernt, und es wurde ein Abschnitt des zweiten Aluminiumoxidfilms, in dem ein Kanal gebildet wurde, geätzt. Als Nächstes wurden unnötige Abschnitte von S2 und S1 der Reihe nach geätzt. Ein Trockenätzverfahren wurde für das Ätzen verwendet.
  • Dann wurde der zweite Tantalnitridfilm in einem Bereich, in dem ein Kanal gebildet wurde, geätzt. Durch dieses Ätzen wurde auch der dritte Tantalnitridfilm über dem zweiten Aluminiumoxidfilm geätzt. Ein Trockenätzverfahren wurde für das Ätzen verwendet.
  • Als Nächstes wurde S3 ausgebildet. Bei der Probe A und der Probe B wurden Oxide mit unterschiedlichen Zusammensetzungen als S3 ausgebildet. Als drittes Oxid (S3) in der Probe A wurde insbesondere ein 5 nm dickes In-Ga-Zn-Oxid durch ein Sputterverfahren ausgebildet. Das S3 wurde unter den folgenden Bedingungen ausgebildet: Ein Target mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 wurde verwendet, die Durchflussrate eines Sauerstoffgases war 45 sccm, der Druck war 0,7 Pa, und die Substrattemperatur war 130 °C.
  • Als drittes Oxid (S3) in der Probe B wurde ein 5 nm dickes In-Ga-Zn-Oxid durch ein Sputterverfahren ausgebildet. Das S3 wurde unter den folgenden Bedingungen ausgebildet: Ein Target mit einem Atomverhältnis von In:Ga:Zn= 1:3:2 wurde verwendet, die Durchflussrate eines Sauerstoffgases war 45 sccm, der Druck war 0,7 Pa, und die Substrattemperatur war 130 °C.
  • Dann wurde ein 10 nm dicker vierter Siliziumoxynitridfilm, der als erster Gate-Oxidfilm dient, durch ein CVD-Verfahren über S3 ausgebildet.
  • Dann wurde ein 10 nm dicker zweiter Titannitridfilm durch ein Sputterverfahren über dem vierten Siliziumoxynitridfilm ausgebildet, und ein 30 nm dicker dritter Wolframfilm wurde durch ein Sputterverfahren über dem zweiten Titannitridfilm ausgebildet. Der zweite Titannitridfilm und der dritte Wolframfilm wurden sukzessive ausgebildet.
  • Als Nächstes wurden der dritte Wolframfilm und der zweite Titannitridfilm der Reihe nach durch ein Lithographieverfahren geätzt, so dass eine Gate-Elektrode ausgebildet wurde. Für das Ätzen des dritten Wolframfilms und des zweiten Titannitridfilms kam ein Trockenätzverfahren zum Einsatz.
  • Als Nächstes wurde ein 7 nm dicker dritter Aluminiumoxidfilm durch ein ALD-Verfahren ausgebildet. Die Substrattemperatur war 250 °C.
  • Als Nächstes wurden ein Teil des dritten Aluminiumoxidfilms, ein Teil des vierten Siliziumoxynitridfilms und ein Teil von S3 durch ein Lithographieverfahren geätzt. Ein Trockenätzverfahren wurde für das Ätzen verwendet.
  • Als Nächstes wurde ein 310 nm dicker fünfter Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet. Dann wurde eine zweite CMP-Behandlung durchgeführt, um den fünften Siliziumoxynitridfilm zu polieren, so dass die Oberfläche des fünften Siliziumoxynitridfilms geebnet wurde.
  • Dann wurde ein 40 nm dicker vierter Aluminiumoxidfilm durch ein Sputterverfahren unter den folgenden Bedingungen über dem fünften Siliziumoxynitridfilm ausgebildet: Die Durchflussrate eines Argongases war 25 sccm, die Durchflussrate eines Sauerstoffgases war 25 sccm, der Druck war 0,4 Pa, und die Substrattemperatur war 250 °C.
  • Dann wurde eine vierte Wärmebehandlung durchgeführt. Die vierte Wärmebehandlung wurde eine Stunde lang in einer sauerstoffhaltigen Atmosphäre bei 350 °C durchgeführt.
  • Als Nächstes wurde ein 100 nm dicker sechster Siliziumoxynitridfilm durch ein CVD-Verfahren ausgebildet.
  • Als Nächstes wurde ein 90 nm dicker vierter Wolframfilm durch ein Sputterverfahren ausgebildet. Als Nächstes wurde ein 130 nm dicker Siliziumnitridfilm durch ein CVD-Verfahren ausgebildet.
  • Dann wurden ein Kontaktloch, das den zweiten Wolframfilm (zweite Gate-Elektrode) erreicht, ein Kontaktloch, das den dritten Wolframfilm (erste Gate-Elektrode) erreicht, und ein Kontaktloch, das den zweiten Tantalnitridfilm (Source-Elektrode und Drain-Elektrode) erreicht, durch ein Lithographieverfahren unter Verwendung des vierten Wolframfilms und des Siliziumnitridfilms als Ätzmasken ausgebildet. Ein 20 nm dicker dritter Titannitridfilm wurde durch ein ALD-Verfahren ausgebildet, und ein 150 nm dicker fünfter Wolframfilm wurde durch ein CVD-Verfahren ausgebildet.
  • Dann wurden der fünfte Wolframfilm, der dritte Titannitridfilm, der Siliziumnitridfilm und der fünfte Tantalnitridfilm durch eine dritte CMP-Behandlung poliert, um den sechsten Siliziumoxynitridfilm zu erreichen, so dass der fünfte Wolframfilm und der dritte Titannitridfilm in jedes Kontaktloch zum Ausbilden von Anschlusspfropfen eingebettet wurden.
  • Als Nächstes wurde ein 50 nm dicker sechster Wolframfilm durch ein Sputterverfahren ausgebildet. Als Nächstes wurde der sechste Wolframfilm durch ein Lithographieverfahren geätzt, um eine Leitungsschicht auszubilden.
  • Als Nächstes wurde die vierte Wärmebehandlung eine Stunde lang bei 250 °C durchgeführt.
  • Als Nächstes wurde ein 1 µm dicker Fotolack durch ein Beschichtungsverfahren ausgebildet. Dann wurde ein Abschnitt des Fotolacks, der zu einem Messanschluss (Messpad) wird, durch ein Lithographieverfahren entfernt.
  • Durch diese Schritte wurden der Transistor 1000 (die Probe A) und die Vergleichsprobe (die Probe B) hergestellt.
  • Als Nächstes wurden elektrische Eigenschaften des Transistors 1000 und der Vergleichsprobe gemessen. Sowohl bei der Probe A als auch bei der Probe B handelt es sich um ein 5 Quadratzoll großes Substrat, und Transistoren sind in dem Substrat angeordnet.
  • Die elektrischen Eigenschaften des Transistors 1000 und der Vergleichsprobe wurden gemessen, indem eine Veränderung der Source-Drain-Spannung (nachstehend als Drain-Strom Id bezeichnet) gemessen wurde, wenn sich eine Source-Gate-Spannung (nachstehend als Gate-Spannung Vg bezeichnet) bei einer Source-Drain-Spannung (nachstehend als Drain-Spannung Vd bezeichnet) von 0,1V oder 1,2V von -4,0V auf +4,0V änderte. Das heißt, dass Id-Vg-Eigenschaften gemessen wurden. Nachstehend bezieht sich die Gate-Spannung Vg auf das Potential einer ersten Gate-Elektrode (oberen Gate-Elektrode). Bei dieser Messung wurde das Potential einer zweiten Gate-Elektrode (Rückgate-Elektrode) auf 0 V eingestellt. Ein Potential der Rückgate-Elektrode wird als Vbg bezeichnet. Bei dieser Messung wurden die Id-Vg-Eigenschaften von neun Transistoren auf jedem Substrat gemessen.
  • Die Probe A ist eine Probe einer Ausführungsform der vorliegenden Erfindung, die derart hergestellt wurde, dass S2 und S3 durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn= 4:2:4,1 ausgebildet wurden. Deshalb enthalten S2 und S3 jeweils mehr In-Atome als Ga-Atome, und S2 und S3 weisen die gleiche Zusammensetzung oder ähnliche Zusammensetzungen auf.
  • Die Probe B ist eine Probe, die derart hergestellt wurde, dass S2 durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn = 4:2:4,1 ausgebildet wurde und S3 durch ein Sputterverfahren unter Verwendung eines Targets mit einem Atomverhältnis von In:Ga:Zn= 1:3:2 ausgebildet wurde. Deshalb handelt es sich bei S2 und S3 um Oxide mit unterschiedlichen Zusammensetzungen. S2 In enthält mehr In-Atome als Ga-Atome, und S3 enthält mehr Ga-Atome als In-Atome.
  • 26A zeigt die Id-Vg-Eigenschaften der Transistoren 1000 in der Probe A. 26B zeigt die Id-Vg-Eigenschaften der Transistoren in der Probe B. Die Transistoren in der Probe A und die Transistoren in der Probe B sind selbstsperrend und weisen vorteilhafte Eigenschaften auf, nämlich dass die Transistoren schnell von einem Sperrzustand auf einen Durchlasszustand umgeschaltet werden. Insbesondere liegt Vsh der Transistoren 1000 in der Probe A auf der positiveren Seite als Vsh der Transistoren in der Probe B, und ein besseres Ergebnis kann aus der Probe A erhalten werden. Vsh ist ein Wert von Vg, wenn Id = 1 × 1012A.
  • Als Nächstes wurden ein Transistor 1000 in der Probe A und ein Transistor in der Probe B Zuverlässigkeitsprüfungen unterzogen. Als eine der Zuverlässigkeitsprüfungen wurde ein +Gate-Vorspannungs-Temperatur-(+GBT-) Stresstest durchgeführt. Der +GBT-Stresstest ist eine der wichtigsten Zuverlässigkeitsprüfungen eines Transistors.
  • Der +GBT-Stresstest wurde unter den folgenden Bedingungen durchgeführt: Die Probentemperatur war 125 °C, Vg war +3,63V, Vd und Vs waren 0V, und eine Belastung wurde höchstens eine Stunde (3600s) lang ausgeübt. Während des Stresstests wurden zu Zeitpunkten, zu denen 100 s (0,028 h), 300 s (0,083 h), 600 s (0,17 h), 1000 s (0,28 h), 1800 s (0,5 h) und 3600 s (1 h) seit dem Beginn der Ausübung einer Belastung vergangen waren, Id-Vg-Eigenschaften bei einer Temperatur von 125°C gemessen. Bei der Messung der Id-Vg-Eigenschaften wurde Id gemessen, während sich Vg von -3,3 V auf +3,3V änderte. Es sei angemerkt, dass das Potential der zweiten Gate-Elektrode auf 0 V eingestellt wurde.
  • Hier wurden als Indizes des Betrags der durch eine Belastung hervorgerufenen Veränderung der elektrischen Eigenschaften des Transistors Δlds (%), welches eine Rate der Veränderung von Ids zeigt, und ΔVsh (V) verwendet, welches eine Rate der zeitabhängigen Veränderung von Vsh zeigt. Ids ist Id, wenn Vd 1,2 V ist und Vg 3,3 V ist. Δlds (%) ist eine Rate der Veränderung zwischen Ids zu dem Zeitpunkt, zu dem die Ausübung einer Belastung begann, und Ids zu dem Zeitpunkt, zu dem eine Stresszeit vergangen ist. ΔVsh ist eine Differenz zwischen Vsh zu dem Zeitpunkt, zu dem die Ausübung einer Belastung begann, und Vsh zu dem Zeitpunkt, zu dem eine Stresszeit vergangen ist.
  • 27A und 27B sind Diagramme, die die +GBT-Stresszeit-Abhängigkeit von ΔIds und ΔVsh des Transistors 1000 in der Probe A zeigen. 27A ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔIds zeigt, und die Rate der Veränderung liegt innerhalb ±10 %, selbst nachdem eine einstündige Stresszeit vergangen ist. 27B ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔVsh zeigt, und die Rate der Veränderung liegt innerhalb ±0,1 V, selbst nachdem eine einstündige Stresszeit vergangen ist.
  • 28A und 28B sind Diagramme, die die +GBT-Stresszeit-Abhängigkeit von ΔIds und ΔVsh des Transistors in der Probe B zeigen. 28A ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔIds zeigt, und die Rate der Veränderung liegt innerhalb ±10 %, selbst nachdem eine einstündige Stresszeit vergangen ist. 28B ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔVsh zeigt, und die Rate der Veränderung überschreitet bereits bei einer Stresszeit von 100 s (0,028 h) +0,1V.
  • Wie vorstehend beschrieben, ist nach den Ergebnissen der Messung der Id-Vg-Eigenschaften und des +GBT-Stresstests festgestellt worden, dass der Transistor 1000, bei dem S2 und S3 jeweils mehr In-Atome als Ga-Atome enthalten und S2 und S3 die gleiche Zusammensetzung oder ähnliche Zusammensetzungen aufweisen, vorteilhafte Id-Vg-Eigenschaften und eine hohe Zuverlässigkeit aufweist.
  • Als Nächstes wurde die Probe A einer langen Zuverlässigkeitsprüfung unterzogen. Als lange Zuverlässigkeitsprüfung wurde ein +GBT-Stresstest kontinuierlich 132 h lang durchgeführt. 29A ist ein Diagramm, das die +GBT-Stresszeit-Abhängigkeit von ΔIds zeigt, und die Rate der Veränderung ist +9,2%, wobei dieser Wert innerhalb ±10 % liegt, nachdem eine Stresszeit von 114 h vergangen ist. 29B ist ein Diagramm, das die +GBT-Stresszeit-Abhängigkeit von ΔVsh zeigt, und die Rate der Veränderung liegt innerhalb ±0,1 V, selbst nachdem eine Stresszeit von 132 h vergangen ist.
  • Wie vorstehend beschrieben, ist nach dem Ergebnis der langen Zuverlässigkeitsprüfung bestätigt worden, dass der Transistor 1000, bei dem S2 und S3 einer Ausführungsform der vorliegenden Erfindung jeweils mehr In-Atome als Ga-Atome enthalten und S2 und S3 die gleiche Zusammensetzung oder ähnliche Zusammensetzungen aufweisen, eine hohe Zuverlässigkeit aufweist.
  • Als Nächstes wurden weitere Zuverlässigkeitsprüfungen durchgeführt. Insbesondere wurden ein +Drain-Vorspannungs-Temperatur-(+DBT-) Stresstest, ein -Rückgate-Vorspannungs-Temperatur- (-BGBT-) Stresstest, ein +Drain-Gate-Vorspannungs-Temperatur- (+DGBT-) Stresstest und ein -GBT-Stresstest durchgeführt.
  • Als +DBT-Stresstest wurde eine Belastung höchstens 12 h lang unter den folgenden Bedingungen ausgeübt: Die Probentemperatur war 125°C, Vg war 0 V, Vs war 0 V, Vbg war 0 V, und Vd war +1,32V.
  • 30A ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔIds zeigt, und 30B ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔVsh zeigt. Eine Rate der Veränderung von ΔIds des Transistors 1000 in der Probe A liegt innerhalb ±10 %, und eine Rate der Veränderung von ΔVsh des Transistors 1000 in der Probe A liegt innerhalb ±0,1 V. Eine Rate der Veränderung von ΔIds des Transistors in der Probe B überschreitet ±10 %, und eine Rate der Veränderung von ΔVsh des Transistors in der Probe B überschreitet ebenfalls ±0,1 V.
  • Als -BGBT-Stresstest wurde eine Belastung höchstens 12 h lang unter den folgenden Bedingungen ausgeübt: Die Probentemperatur war 125°C, Vg war 0 V, Vs war 0 V, Vbg war -8 V, und Vd war 0 V.
  • 31A ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔIds zeigt, und 31B ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔVsh zeigt. Schwankungen von ΔIds des Transistors 1000 in der Probe A überschreitet ±10 %. Eine Rate der Veränderung von ΔVsh des Transistors 1000 in der Probe A liegt innerhalb ±0,1 V. Eine Rate der Veränderung von ΔIds des Transistors in der Probe B überschreitet ±10 %, und eine Rate der Veränderung von ΔVsh des Transistors in der Probe B überschreitet ebenfalls ±0,1 V.
  • Als +DGBT-Stresstest wurde eine Belastung höchstens 12 h lang unter den folgenden Bedingungen ausgeübt: Die Probentemperatur war 125°C, Vg war ±3,63V, Vs war 0 V, Vbg war 0 V, und Vd war 1,32 V.
  • 32A ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔIds zeigt, und 32B ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔVsh zeigt. Die Rate der Veränderung von ΔIds des Transistors 1000 in der Probe A überschreitet ±10 %, während die Rate der Veränderung von ΔVsh des Transistors 1000 in der Probe A innerhalb ±0,1 V liegt. Eine Rate der Veränderung von ΔIds des Transistors in der Probe B überschreitet ±10 %, und eine Rate der Veränderung von ΔVsh des Transistors in der Probe B überschreitet ebenfalls ±0,1 V.
  • Als -GBT-Stresstest wurde eine Belastung höchstens 12 h lang unter den folgenden Bedingungen ausgeübt: Die Probentemperatur war 125°C, Vg war -3,32 V, Vs war 0 V, Vbg war 0 V, und Vd war 0 V.
  • 33A ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔIds zeigt, und 33B ist ein Diagramm, das die Stresszeit-Abhängigkeit von ΔVsh zeigt. Die Rate der Veränderung von ΔIds des Transistors 1000 in der Probe A liegt innerhalb ±10 %, und die Rate der Veränderung von ΔVsh des Transistors 1000 in der Probe A liegt ebenfalls innerhalb ±0,1 V. Eine Rate der Veränderung von ΔIds des Transistors in der Probe B überschreitet ±10 %, und eine Rate der Veränderung von ΔVsh des Transistors in der Probe B überschreitet ebenfalls ±0,1 V.
  • Wie vorstehend beschrieben, ist auch bei dem +DBT-Stresstest, dem -BGBT-Stresstest, dem +DGBT-Stresstest und dem -GBT-Stresstest bestätigt worden, dass der Transistor 1000, bei dem S2 und S3 einer Ausführungsform der vorliegenden Erfindung jeweils mehr In-Atome als Ga-Atome enthalten und S2 und S3 die gleiche Zusammensetzung oder ähnliche Zusammensetzungen aufweisen, eine hohe Zuverlässigkeit aufweist.
  • Bezugszeichenliste
  • 100: Kondensator, 101: Kondensator, 110: Leiter, 112: Leiter, 120: Leiter, 122: Sperrschicht, 130: Isolator, 150: Isolator, 200: Transistor, 201: Transistor, 205: Leiter, 210: Isolator, 212: Isolator, 214: Isolator, 216: Isolator, 218: Leiter, 220: Isolator, 222: Isolator, 224: Isolator, 230: Oxid, 230a: Oxid, 230b: Oxid, 230c: Oxid, 240: Leiter, 240b: Leiter, 245b: Sperrschicht, 246: Leiter, 248: Leiter, 250: Isolator, 260: Leiter, 270: Sperrschicht, 280: Isolator, 282: Isolator, 286: Isolator, 300: Transistor, 301: Isolator, 302: Isolator, 303: Isolator, 310: Leiter, 310a: Leiter, 310b: Leiter, 311: Substrat, 313: Halbleiterbereich, 314a: niederohmiger Bereich, 314b: niederohmiger Bereich, 315: Isolator, 316: Leiter, 320: Isolator, 322: Isolator, 324: Isolator, 326: Isolator, 328: Leiter, 330: Leiter, 340: Transistor, 345: Transistor, 350: Isolator, 352: Isolator, 354: Isolator, 356: Leiter, 360: Isolator, 362: Isolator, 364: Isolator, 366: Leiter, 370: Isolator, 372: Isolator, 374: Isolator, 376: Leiter, 380: Isolator, 382: Isolator, 384: Isolator, 386: Leiter, 400: Substrat, 401: Isolator, 402: Isolator, 404: Leiter, 404a: Leiter, 404b: Leiter, 405: Leiter, 405a: Leiter, 405b: Leiter, 406: Oxid, 406a: Oxid, 406a1: Oxid, 406a2: Oxid, 406a3: Oxid, 406b: Oxid, 406b1: Oxid, 406b2: Oxid, 406b3: Oxid, 406c: Oxid, 406c1: Oxid, 406d: Oxid, 408: Isolator, 408a: Isolator, 408b: Isolator, 410: Isolator, 411: Leiter, 411a: Leiter, 411a1: Leiter, 411a2: Leiter, 412: Isolator, 412a: Isolator, 416: Leiter, 416a: Leiter, 416a1: Leiter, 416a2: Leiter, 417: Sperrfilm, 417a: Sperrfilm, 417a1: Sperrfilm, 417a2: Sperrfilm, 417b1: Sperrfilm, 417b2: Sperrfilm, 418: Isolator, 420: Isolator, 421: Fotolack, 430c: Oxid, 431a: Oxid, 431b: Oxid, 432a: Oxid, 432b: Oxid, 440: Leiter, 440a: Leiter, 440b: Leiter, 441a: Leiter, 441b: Leiter, 445: Sperrschicht, 445a: Sperrschicht, 445b: Sperrschicht, 450: Isolator, 460: Leiter, 460a: Leiter, 460b: Leiter, 470: Sperrschicht, 500: Struktur, 711: Substrat, 712: Schaltungsbereich, 713: Trennbereich, 714: Trennlinie, 715: Chip, 750: elektronische Komponente, 752: gedruckte Leiterplatte, 754: Leiterplatte, 755: Leiter, 1000: Transistor, 1000a: Transistor, 1000b: Transistor, 1000c: Transistor, 1000d: Transistor, 1000e: Transistor, 2000: Transistor, 2910: Informationsendgerät, 2911: Gehäuse, 2912: Anzeigeabschnitt, 2913: Kamera, 2914: Lautsprecherabschnitt, 2915: Bedienschalter, 2916: externer Verbindungsabschnitt, 2917: Mikrofon, 2920: Notebook-Personal-Computer, 2921: Gehäuse, 2922: Anzeigeabschnitt, 2923: Tastatur, 2924: Zeigevorrichtung, 2940: Videokamera, 2941: Gehäuse, 2942: Gehäuse, 2943: Anzeigeabschnitt, 2944: Bedienschalter, 2945: Linse, 2946: Gelenk, 2950: Informationsendgerät, 2951: Gehäuse, 2952: Anzeigeabschnitt, 2960: Informationsendgerät, 2961: Gehäuse, 2962: Anzeigeabschnitt, 2963: Band, 2964: Schnalle, 2965: Bedienschalter, 2966: Eingangs-/Ausgangsanschluss, 2967: Icon, 2980: Auto, 2981: Karosserie, 2982: Rad, 2983: Armaturenbrett, 2984: Scheinwerfer, 3001: Leitung, 3002: Leitung, 3003: Leitung, 3004: Leitung, 3005: Leitung, 3006: Leitung, 3007: Leitung, 3008: Leitung, 3009: Leitung, 3010: Leitung.
  • Diese Anmeldung basiert auf der japanischen Patentanmeldung mit der Seriennr. 2016-206544 , eingereicht beim japanischen Patentamt am 21. Oktober 2016, deren gesamter Inhalt hiermit zum Gegenstand der vorliegenden Offenlegung gemacht ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016206544 [0462]

Claims (25)

  1. Halbleitervorrichtung, die umfasst: ein erstes Oxid; eine Source-Elektrode; eine Drain-Elektrode; ein zweites Oxid über dem ersten Oxid, der Source-Elektrode und der Drain-Elektrode; einen Gate-Isolierfilm über dem zweiten Oxid; und eine Gate-Elektrode über dem Gate-Isolierfilm, wobei die Source-Elektrode elektrisch mit dem ersten Oxid verbunden ist, wobei die Drain-Elektrode elektrisch mit dem ersten Oxid verbunden ist, wobei das erste Oxid und das zweite Oxid jeweils In, ein Element M und Zn enthalten, wobei es sich bei dem Element M um Al, Ga, Y oder Sn handelt, wobei ein Atomverhältnis des In zum Zn und Element M in dem ersten Oxid gleich oder ähnlich einem Atomverhältnis des In zum Zn und Element M in dem zweiten Oxid ist, und wobei sowohl in dem ersten Oxid als auch in dem zweiten Oxid der Atomanteil des In höher ist als der Atomanteil des Elements M.
  2. Halbleitervorrichtung nach Anspruch 1, wobei eine Differenz zwischen einer Elektronenaffinität des ersten Oxids und einer Elektronenaffinität des zweiten Oxids größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei das zweite Oxid elektrisch mit der Source-Elektrode verbunden ist.
  4. Halbleitervorrichtung nach Anspruch 1, die ferner ein drittes Oxid zwischen dem zweiten Oxid und dem Gate-Isolierfilm umfasst, wobei das dritte Oxid In, das Element M und Zn enthält, wobei in dem dritten Oxid ein Atomanteil des In höher ist als ein Atomanteil des Elements M.
  5. Halbleitervorrichtung nach Anspruch 4, wobei eine Differenz zwischen einer Elektronenaffinität des ersten Oxids und einer Elektronenaffinität des zweiten Oxids größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV ist, wobei eine Elektronenaffinität des dritten Oxids niedriger ist als die Elektronenaffinität des zweiten Oxids, und wobei eine Differenz zwischen der Elektronenaffinität des dritten Oxids und der Elektronenaffinität des zweiten Oxids größer als oder gleich 0,2 eV und kleiner als oder gleich 0,4 eV ist.
  6. Modul, das umfasst: die Halbleitervorrichtung nach Anspruch 1; und eine gedruckte Leiterplatte.
  7. Elektronisches Gerät, das umfasst: das Modul nach Anspruch 6; und einen Lautsprecher oder eine Bedientaste.
  8. Halbleiterwafer, der umfasst: die Halbleitervorrichtungen nach Anspruch 1; und einen Bereich zur Vereinzelung.
  9. Halbleitervorrichtung, die umfasst: ein erstes Oxid; ein zweites Oxid über dem ersten Oxid; eine Source-Elektrode; eine Drain-Elektrode; ein drittes Oxid über dem zweiten Oxid, der Source-Elektrode und der Drain-Elektrode; einen Gate-Isolierfilm über dem dritten Oxid; und eine Gate-Elektrode über dem Gate-Isolierfilm, wobei die Source-Elektrode elektrisch mit dem zweiten Oxid verbunden ist, wobei die Drain-Elektrode elektrisch mit dem zweiten Oxid verbunden ist, wobei das erste Oxid, das zweite Oxid und das dritte Oxid jeweils In, ein Element M und Zn enthalten, wobei es sich bei dem Element M um Al, Ga, Y oder Sn handelt, wobei ein Atomverhältnis des In zum Zn und Element M in dem zweiten Oxid gleich oder ähnlich einem Atomverhältnis des In zum Zn und Element M in dem dritten Oxid ist, und wobei sowohl in dem zweiten Oxid als auch in dem dritten Oxid der Atomanteil des In höher ist als der Atomanteil des Elements M.
  10. Halbleitervorrichtung nach Anspruch 9, wobei eine Differenz zwischen einer Elektronenaffinität des zweiten Oxids und einer Elektronenaffinität des dritten Oxids größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV ist.
  11. Halbleitervorrichtung nach Anspruch 9, wobei das dritte Oxid elektrisch mit der Source-Elektrode verbunden ist.
  12. Halbleitervorrichtung nach Anspruch 9, die ferner umfasst: ein viertes Oxid zwischen dem dritten Oxid und dem Gate-Isolierfilm, wobei das vierte Oxid In, das Element M und Zn enthält, und wobei in dem vierten Oxid ein Atomanteil des Elements M höher ist als ein Atomanteil des In.
  13. Halbleitervorrichtung nach Anspruch 12, wobei eine Differenz zwischen einer Elektronenaffinität des zweiten Oxids und einer Elektronenaffinität des dritten Oxids größer als oder gleich 0 eV und kleiner als oder gleich 0,15 eV ist, wobei eine Elektronenaffinität des vierten Oxids niedriger ist als die Elektronenaffinität des dritten Oxids, und wobei eine Differenz zwischen der Elektronenaffinität des vierten Oxids und der Elektronenaffinität des dritten Oxids größer als oder gleich 0,2 eV und kleiner als oder gleich 0,4 eV ist.
  14. Modul, das umfasst: die Halbleitervorrichtung nach Anspruch 9; und eine gedruckte Leiterplatte.
  15. Elektronisches Gerät, das umfasst: das Modul nach Anspruch 14; und einen Lautsprecher oder eine Bedientaste.
  16. Halbleiterwafer, der umfasst: die Halbleitervorrichtungen nach Anspruch 9; und einen Bereich zur Vereinzelung.
  17. Verfahren zum Herstellen einer Halbleitervorrichtung, das die folgenden Schritte umfasst: Ausbilden eines ersten Oxids durch ein Sputterverfahren unter Verwendung eines ersten Targets; Ausbilden eines zweiten Oxids über dem ersten Oxid durch ein Sputterverfahren unter Verwendung eines zweiten Targets; Ausbilden eines ersten Leiters und eines zweiten Leiters über dem zweiten Oxid; Ausbilden eines dritten Oxids über dem zweiten Oxid, dem ersten Leiter und dem zweiten Leiter durch ein Sputterverfahren unter Verwendung eines dritten Targets; Ausbilden eines Isolators über dem dritten Oxid; und Ausbilden eines dritten Leiters über dem Isolator, wobei das erste Target, das zweite Target und das dritte Target jeweils mindestens zwei Arten von Metallelementen enthalten, und wobei ein Atomverhältnis von Metallelementen in dem zweiten Target gleich oder ähnlich einem Atomverhältnis von Metallelementen in dem dritten Target ist.
  18. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, wobei ein Anteil an Sauerstoff in einem Sputtergas zum Ausbilden des zweiten Oxids niedriger ist als ein Anteil an Sauerstoff in einem Sputtergas zum Ausbilden des dritten Oxids.
  19. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, wobei das zweite Target und das dritte Target jeweils In, ein Element M und Zn enthalten, wobei es sich bei dem Element M um Al, Ga, Y oder Sn handelt, und wobei sowohl in dem zweiten Target als auch in dem dritten Target ein Atomanteil des In höher ist als ein Atomanteil des Elements M.
  20. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, wobei das erste Oxid und das zweite Oxid in dieser Reihenfolge unter reduziertem Druck ausgebildet werden.
  21. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17, das ferner den Schritt zum Ausbilden eines vierten Oxids über dem dritten Oxid durch ein Sputterverfahren unter Verwendung eines vierten Targets, wobei das vierte Oxid vor dem Schritt zum Ausbilden des Isolators ausgebildet wird.
  22. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 21, wobei jedes der ersten bis vierten Targets In, ein Element M und Zn enthält, wobei es sich bei dem M um Al, Ga, Y oder Sn handelt, wobei sowohl in dem zweiten Target als auch in dem dritten Target ein Atomanteil des In höher ist als ein Atomanteil des Elements M, und wobei in dem vierten Target ein Atomanteil des Elements M höher ist als ein Atomanteil des In.
  23. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 21, wobei das dritte Oxid und das vierte Oxid in dieser Reihenfolge unter reduziertem Druck ausgebildet werden.
  24. Verfahren zum Herstellen eines Moduls, wobei das Modul eine gedruckte Leiterplatte und eine Halbleitervorrichtung umfasst, die durch das Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 17 hergestellt wird.
  25. Verfahren zum Herstellen eines elektronischen Geräts, wobei das elektronische Gerät ein Modul, das durch das Verfahren zum Herstellen eines Moduls nach Anspruch 24 hergestellt wird, und einen Lautsprecher oder eine Bedientaste umfasst.
DE112017005330.7T 2016-10-21 2017-10-10 Halbleitervorrichtung Withdrawn DE112017005330T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016206544 2016-10-21
JP2016-206544 2016-10-21
PCT/IB2017/056237 WO2018073689A1 (en) 2016-10-21 2017-10-10 Semiconductor device

Publications (1)

Publication Number Publication Date
DE112017005330T5 true DE112017005330T5 (de) 2019-08-08

Family

ID=61969973

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017005330.7T Withdrawn DE112017005330T5 (de) 2016-10-21 2017-10-10 Halbleitervorrichtung

Country Status (7)

Country Link
US (2) US10374098B2 (de)
JP (1) JP2018074151A (de)
KR (1) KR102384624B1 (de)
CN (1) CN109791950A (de)
DE (1) DE112017005330T5 (de)
TW (1) TW201828470A (de)
WO (1) WO2018073689A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
WO2020075022A1 (ja) * 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JPWO2020136464A1 (de) * 2018-12-28 2020-07-02
JP7474712B2 (ja) 2019-01-29 2024-04-25 株式会社半導体エネルギー研究所 半導体装置
JPWO2020240316A1 (de) * 2019-05-24 2020-12-03
US11757047B2 (en) 2020-05-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
KR20230067042A (ko) 2021-11-09 2023-05-16 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206544A (ja) 2015-04-27 2016-12-08 株式会社沖データ トナーカートリッジ、画像形成ユニットおよび画像形成装置

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (de) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit halbleitender Oxidschicht und Herstellungsverfahren dafür
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101942701B1 (ko) * 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TW201442249A (zh) 2013-02-13 2014-11-01 Idemitsu Kosan Co 薄膜電晶體
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102657220B1 (ko) 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6488124B2 (ja) * 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
FR3017995A1 (fr) * 2014-02-27 2015-08-28 Commissariat Energie Atomique Dispositif electronique a transistor hemt polarise en inverse
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
KR102437450B1 (ko) * 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US10439068B2 (en) * 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206544A (ja) 2015-04-27 2016-12-08 株式会社沖データ トナーカートリッジ、画像形成ユニットおよび画像形成装置

Also Published As

Publication number Publication date
US10374098B2 (en) 2019-08-06
CN109791950A (zh) 2019-05-21
KR20190067188A (ko) 2019-06-14
WO2018073689A1 (en) 2018-04-26
US20180114838A1 (en) 2018-04-26
TW201828470A (zh) 2018-08-01
KR102384624B1 (ko) 2022-04-11
US20190312149A1 (en) 2019-10-10
JP2018074151A (ja) 2018-05-10
US10777687B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
DE112017005330T5 (de) Halbleitervorrichtung
DE112015001878B4 (de) Halbleitervorrichtung und elektronisches Gerät
DE112013007567B3 (de) Halbleitervorrichtungen mit einem Metalloxidfilm
DE112017001203T5 (de) Halbleitervorrichtung
DE102012218310B4 (de) Halbleiterbauelement
DE112011100841B4 (de) Halbleitervorrichtung und verfahren zur herstellung der halbleitervorrichtung
DE102014208859B4 (de) Halbleitervorrichtung
DE112013007518B3 (de) Schutzschicht, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung
DE102012224361B4 (de) Pegelverschieberschaltung und integrierte Halbleiterschaltung
DE112012007290B3 (de) Halbleitervorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112017003898T5 (de) Abbildungsvorrichtung, Abbildungsmodul, elektronisches Gerät und Abbildungssystem
DE112018002191T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE102013217808A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112018000887T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018003262T5 (de) Halbleitervorrichtung, Halbleiterwafer, Speichervorrichtung und elektronisches Gerät
US20200066914A1 (en) Semiconductor device and manufacturing method thereof
DE112019003445T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112015001241T5 (de) Analoge Rechenschaltung, Halbleitervorrichtung und elektronische Vorrichtung
DE112019005845T5 (de) Vorrichtung zur Erkennung von Anomalien in einer Sekundärbatterie und Halbleitervorrichtung
US10910407B2 (en) Semiconductor device
DE102020133578A1 (de) Passivierungsschichten für Dünnfilmtransistoren und Fertigungsverfahren
DE112018000776T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen dieser
DE112018001210T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE112018001745T5 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee