CN109791950A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN109791950A
CN109791950A CN201780060901.1A CN201780060901A CN109791950A CN 109791950 A CN109791950 A CN 109791950A CN 201780060901 A CN201780060901 A CN 201780060901A CN 109791950 A CN109791950 A CN 109791950A
Authority
CN
China
Prior art keywords
oxide
insulator
electric conductor
transistor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780060901.1A
Other languages
English (en)
Inventor
远藤佑太
泽井宽美
木村肇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN109791950A publication Critical patent/CN109791950A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

提供一种性能高且可靠性高的半导体装置。该半导体装置包括：第一氧化物；源电极；漏电极；第一氧化物、源电极及漏电极上的第二氧化物；第二氧化物上的栅极绝缘膜；以及栅极绝缘膜上的栅电极。源电极与第一氧化物电连接。漏电极与第一氧化物电连接。第一氧化物及第二氧化物都包含In、元素M(M是Al、Ga、Y或Sn)、Zn。第一氧化物及第二氧化物包含比元素M原子多的In原子。第一氧化物的In、Zn及元素M的原子个数比和第二氧化物的In、Zn及元素M的原子个数比相等或近似。

Description

半导体装置
技术领域
本发明的一个实施方式涉及一种半导体装置以及半导体装置的驱动方法。另外，本发明的一个实施方式涉及一种半导体晶片、模块及电子设备。
注意，本说明书等中的半导体装置是指通过利用半导体特性而能够工作的所有装置。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、摄像装置及电子设备等有时包括半导体装置。
注意，本发明的一个实施方式不局限于上述技术领域。本说明书等所公开的发明的一个实施方式涉及一种物体、方法或制造方法。另外，本发明的一个实施方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
使用半导体薄膜形成晶体管的技术受到注目。该晶体管被广泛地应用于集成电路(IC)、图像显示装置(简单地记载为显示装置)等电子设备。作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。作为其他材料，氧化物半导体受到关注。
例如，公开了作为氧化物半导体使用以氧化锌或In-Ga-Zn类氧化物为活性层的晶体管来制造显示装置的技术(参照专利文献1及专利文献2)。
近年来，公开了使用包含氧化物半导体的晶体管来制造存储装置的集成电路的技术(参照专利文献3)。此外，除了存储装置之外，运算装置等也使用包含氧化物半导体的晶体管制造。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号公报
[专利文献2]日本专利申请公开第2007-096055号公报
[专利文献3]日本专利申请公开第2011-119674号公报
发明内容
本发明的一个实施方式的目的之一是提供一种具有良好的电特性的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种可靠性高的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种能够实现微型化或高集成化的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种可以以高生产率制造的半导体装置。
本发明的一个实施方式的目的之一是提供一种能够长期间保持数据的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种能够进行高速的数据写入的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种设计自由度高的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种能够减少功耗的半导体装置。此外，本发明的一个实施方式的目的之一是提供一种新颖的半导体装置。
此外，这些目的的记载不妨碍其他目的的存在。此外，本发明的一个实施方式并不需要实现所有上述目的。另外，从说明书、附图、权利要求书等的记载中可明显看出这些目的以外的目的，而可以从说明书、附图、权利要求书等的记载中抽取这些目的以外的目的。
半导体装置所包括的晶体管被要求具有良好的电特性及高可靠性。例如，形成晶体管的沟道的区域(称为沟道形成区域)及其附近的状态给晶体管的电特性及可靠性带来很大的影响。因此，在沟道形成区域及其附近中，尽量去除缺陷及污染等电特性的恶化的因素以及可靠性的降低的因素是很重要的。
根据本发明的一个实施方式，减少沟道形成区域及其附近的缺陷及污染等，因此可以实现一种具有良好的电特性及高可靠性的包括晶体管的半导体装置。
本发明的一个实施方式是一种半导体装置，该半导体装置包括：第一氧化物；源电极；漏电极；第一氧化物、源电极及漏电极上的第二氧化物；第二氧化物上的栅极绝缘膜；以及栅极绝缘膜上的栅电极。源电极与第一氧化物电连接。漏电极与第一氧化物电连接。第一氧化物及第二氧化物都包含In、元素M(M是Al、Ga、Y或Sn)、Zn。第一氧化物及第二氧化物都包含比元素M原子多的In原子。第一氧化物的In、Zn及元素M的原子个数比和第二氧化物的In、Zn及元素M的原子个数比相等或近似。
另外，第一氧化物的电子亲和势和第二氧化物的电子亲和势的差异为0eV以上且0.15eV以下。
另外，第二氧化物与源电极电连接。
另外，本发明的一个实施方式是一种半导体装置，该半导体装置包括：第一氧化物；源电极；漏电极；第一氧化物、源电极及漏电极上的第二氧化物；第二氧化物上的第三氧化物；第三氧化物上的栅极绝缘膜；以及栅极绝缘膜上的栅电极。源电极与第一氧化物电连接。漏电极与第一氧化物电连接。第一氧化物、第二氧化物及第三氧化物都包含In、元素M(M是Al、Ga、Y或Sn)、Zn。第一氧化物及第二氧化物都包含比元素M原子多的In原子。第三氧化物包含比In原子多的元素M原子。第一氧化物的In、Zn及元素M的原子个数比和第二氧化物的In、Zn及元素M的原子个数比相等或近似。
另外，第一氧化物的电子亲和势和第二氧化物的电子亲和势的差异为0eV以上且0.15eV以下。第三氧化物的电子亲和势小于第二氧化物的电子亲和势。第三氧化物的电子亲和势和第二氧化物的电子亲和势的差异为0.2eV以上且0.4eV以下。
第二氧化物与源电极电连接。
本发明的一个实施方式是一种半导体装置，该半导体装置包括：第一氧化物；第一氧化物上的第二氧化物；源电极；漏电极；第二氧化物、源电极及漏电极上的第三氧化物；第三氧化物上的栅极绝缘膜；以及栅极绝缘膜上的栅电极。源电极与第二氧化物电连接。漏电极与第二氧化物电连接。第一氧化物、第二氧化物及第三氧化物都包含In、元素M(M是Al、Ga、Y或Sn)、Zn。第二氧化物及第三氧化物都包含比元素M原子多的In原子。第二氧化物的In、Zn及元素M的原子个数比和第三氧化物的In、Zn及元素M的原子个数比相等或近似。
第二氧化物的电子亲和势和第三氧化物的电子亲和势的差异为0eV以上且0.15eV以下。
第三氧化物与源电极电连接。
本发明的一个实施方式是一种包括上述半导体装置及印刷电路板的模块。
本发明的一个实施方式是一种包括上述半导体装置、上述模块、以及扬声器或操作键的电子设备。
本发明的一个实施方式是一种包括多个上述半导体装置、以及切割用区域的半导体晶片。
另外，本发明的一个实施方式是一种半导体装置的制造方法，包括如下步骤：通过使用第一靶材的溅射法形成第一氧化物；通过使用第二靶材的溅射法在第一氧化物上形成第二氧化物；在第二氧化物上形成第一导电体及第二导电体；通过使用第三靶材的溅射法在第二氧化物、第一导电体及第二导电体上形成第三氧化物；在第三氧化物上形成绝缘体；以及在绝缘体上形成第三导电体。第一靶材、第二靶材及第三靶材都包含至少两种金属元素。第二靶材中的金属元素的原子个数比和第三靶材中的金属元素的原子个数比相等或近似。
优选的是，第二靶材及第三靶材都包含In、元素M(M是Al、Ga、Y或Sn)、Zn。第二靶材及第三靶材优选都包含比元素M原子多的In原子。
优选在减压下依次形成第一氧化物、第二氧化物。
另外，本发明的一个实施方式是一种半导体装置的制造方法，包括如下步骤：通过使用第一靶材的溅射法形成第一氧化物；通过使用第二靶材的溅射法在第一氧化物上形成第二氧化物；在第二氧化物上形成第一导电体及第二导电体；通过使用第三靶材的溅射法在第二氧化物、第一导电体及第二导电体上形成第三氧化物；通过使用第四靶材的溅射法在第三氧化物上形成第四氧化物，在第四氧化物上形成绝缘体；以及在绝缘体上形成第三导电体。第一靶材、第二靶材、第三靶材及第四靶材都包含至少两种金属元素。第二靶材中的金属元素的原子个数比和第三靶材中的金属元素的原子个数比相等或近似。
优选的是，第一靶材至第四靶材都包含In、元素M(M是Al、Ga、Y或Sn)、Zn，第二靶材及第三靶材都包含比元素M原子多的In原子，第四靶材包含比In原子多的元素M原子。
优选在减压下依次形成第一氧化物、第二氧化物。
优选在减压下依次形成第三氧化物、第四氧化物。
本发明的一个实施方式是一种模块的制造方法。该模块包括通过上述半导体装置的制造方法制造的半导体装置、以及印刷电路板。
本发明的一个实施方式是一种电子设备的制造方法。该电子设备包括通过上述半导体装置的制造方法制造的半导体装置、通过上述模块的制造方法制造的模块、以及扬声器或操作键。
可以提供一种具有良好的电特性的半导体装置。可以提供一种可靠性高的半导体装置。可以提供一种能够实现微型化或高集成化的半导体装置。可以提供一种可以以高生产率制造的半导体装置。
可以提供一种能够长期间保持数据的半导体装置。可以提供一种能够进行高速的数据写入的半导体装置。可以提供一种设计自由度高的半导体装置。可以提供一种能够减少功耗的半导体装置。可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个实施方式并不需要具有所有上述效果。从说明书、附图、权利要求书等的记载中可明显看出这些效果以外的效果，而可以从说明书、附图、权利要求书等的记载中抽取这些效果以外的效果。
附图说明
图1A至图1C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图2A至图2C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图3A至图3C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图4A至图4C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图5A至图5C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图6A至图6C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图7A至图7C示出本发明的一个实施方式的晶体管的制造方法。
图8A至图8C示出本发明的一个实施方式的晶体管的制造方法。
图9A至图9C示出本发明的一个实施方式的晶体管的制造方法。
图10A至图10C示出本发明的一个实施方式的晶体管的制造方法。
图11A至图11C示出本发明的一个实施方式的晶体管的制造方法。
图12A至图12C示出本发明的一个实施方式的晶体管的制造方法。
图13A至图13C示出本发明的一个实施方式的晶体管的制造方法。
图14A至图14C示出本发明的一个实施方式的晶体管的制造方法。
图15A至图15C是示出本发明的一个实施方式的晶体管的俯视图及截面图。
图16示出氧化物的能带结构的图。
图17是示出本发明的一个实施方式的存储装置的结构的截面图。
图18是示出本发明的一个实施方式的存储装置的结构的截面图。
图19是示出本发明的一个实施方式的存储装置的结构的截面图。
图20是示出本发明的一个实施方式的存储装置的结构的截面图。
图21是示出本发明的一个实施方式的存储装置的结构的截面图。
图22是示出本发明的一个实施方式的存储装置的结构的截面图。
图23A和图23B是示出本发明的一个实施方式的半导体晶片的俯视图。
图24A和图24B分别是说明电子构件的制造工序例子的流程图以及电子构件的透视示意图。
图25A至图25F示出本发明的一个实施方式的电子设备的图。
图26A和图26B示出实施例的Id-Vg特性的图。
图27A和图27B分别是说明实施例的△Ids及△Vsh的+GBT应力时间依赖性的图表。
图28A和图28B分别是说明实施例的△Ids及△Vsh的+GBT应力时间依赖性的图表。
图29A和图29B分别是说明实施例的△Ids及△Vsh的+GBT应力时间依赖性的图表。
图30A和图30B分别是说明实施例的△Ids及△Vsh的+DBT应力时间依赖性的图表。
图31A和图31B分别是说明实施例的△Ids及△Vsh的-BGBT应力时间依赖性的图表。
图32A和图32B分别是说明实施例的△Ids及△Vsh的+DGBT应力时间依赖性的图表。
图33A和图33B是说明实施例的△Ids及△Vsh的-GBT应力时间依赖性的图表。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，大小、层的厚度或区域并不一定限定于所记载的尺寸。此外，附图是示出理想例子的示意图，因此本发明的实施方式不局限于附图所示的形状或数值等。另外，在附图中，在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
此外，在本说明书等中，为方便起见，附加了“第一”、“第二”等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个实施方式的序数词有时不一致。
在本说明书中，为方便起见，使用了“上”、“上方”、“下”、“下方”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中说明的词句，可以根据情况适当地更换。
此外，在本说明书等中，“半导体装置”是指能够通过利用半导体特性而工作的所有装置。晶体管等半导体元件、半导体电路、运算装置或存储装置也是半导体装置的一个实施方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备有时各自包括半导体装置。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流过漏极与源极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
在本说明书等中，“氧氮化硅膜”包含比氮多的氧。例如，氧氮化硅膜优选在如下各浓度范围包含氧、氮、硅和氢：55原子％以上且65原子％以下、1原子％以上且20原子％以下、25原子％以上且35原子％以及0.1原子％以上且10原子％以下。另外，“氮氧化硅膜”包含比氧多的氮。例如，氮氧化硅膜优选在如下各浓度范围包含氮、氧、硅和氢：55原子％以上且65原子％以下、1原子％以上且20原子％以下、25原子％以上且35原子％以下以及0.1原子％以上且10原子％以下。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
另外，除非特别叙述，本说明书等所示的晶体管为场效应晶体管。除非特别叙述，本说明书等所示的晶体管为n沟道型晶体管。由此，除非特别叙述，其阈值电压(也称为“Vth”)大于0V。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态，因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
另外，在本说明书中，六方晶系包括三方晶系和菱方晶系。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所记载的内容中。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
作为X与Y直接连接的情况的例子，可以举出在X与Y之间没有连接能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件及负载等)，以及X与Y没有通过能够电连接X与Y的元件连接的情况。
在X与Y电连接的情况下，例如可以在X与Y之间连接一个以上的能够电连接X与Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示元件、发光元件及负载等)。另外，开关被控制为开启和关闭。换言之，通过使开关开启或关闭来控制是否使电流流过。或者，开关具有选择并切换电流路径的功能。另外，X与Y电连接的情况包括X与Y直接连接的情况。
在X与Y在功能上连接的情况下，例如可以在X与Y之间连接一个以上的能够在功能上连接X与Y的电路(例如，逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(D/A转换电路、A/D转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号生成电路、存储电路、控制电路等)。注意，例如，即使在X与Y之间夹有其他电路，当从X输出的信号传送到Y时，也可以说X与Y在功能上是连接着的。另外，X与Y在功能上连接的情况包括X与Y直接连接的情况及X与Y电连接的情况。
此外，当明确地记载为“X与Y电连接”时，在本说明书等中公开了如下情况：X与Y电连接(即，以中间夹有其他元件或其他电路的方式连接X与Y)；X与Y在功能上连接(即，以中间夹有其他电路的方式在功能上连接X与Y)；X与Y直接连接(即，以中间不夹有其他元件或其他电路的方式连接X与Y)。即，当明确地记载为“电连接”时，在本说明书等中公开了与只明确地记载为“X与Y连接”时的情况相同的内容。
注意，例如，在晶体管的源极(或第一端子等)通过Z1(或没有通过Z1)与X电连接，晶体管的漏极(或第二端子等)通过Z2(或没有通过Z2)与Y电连接的情况下以及在晶体管的源极(或第一端子等)与Z1的一部分直接连接，Z1的另一部分与X直接连接，晶体管的漏极(或第二端子等)与Z2的一部分直接连接，Z2的另一部分与Y直接连接的情况下，可以表示为如下。
例如，可以表示为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次电连接”。或者，可以表示为“晶体管的源极(或第一端子等)与X电连接，晶体管的漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次电连接”。或者，可以表示为“X通过晶体管的源极(或第一端子等)及漏极(或第二端子等)与Y电连接，X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置为相互连接”。通过使用与这种例子相同的表示方法规定电路结构中的连接顺序，可以区别晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。
另外，作为其他表示方法，例如可以表示为“晶体管的源极(或第一端子等)至少经过第一连接路径与X电连接，所述第一连接路径不具有第二连接路径，所述第二连接路径是晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)之间的路径，所述第一连接路径是经过Z1，晶体管的漏极(或第二端子等)至少经过第三连接路径与Y电连接，所述第三连接路径不具有所述第二连接路径，所述第三连接路径是经过Z2的路径”。或者，也可以表示为“晶体管的源极(或第一端子等)至少经过第一连接路径，通过Z1与X电连接，所述第一连接路径不具有第二连接路径，所述第二连接路径具有通过晶体管的连接路径，晶体管的漏极(或第二端子等)至少经过第三连接路径，通过Z2与Y电连接，所述第三连接路径不具有所述第二连接路径”。或者，也可以表示为“晶体管的源极(或第一端子等)至少经过第一电路径，通过Z1与X电连接，所述第一电路径不具有第二电路径，所述第二电路径是从晶体管的源极(或第一端子等)到晶体管的漏极(或第二端子等)的电路径，晶体管的漏极(或第二端子等)至少经过第三电路径，通过Z2与Y电连接，所述第三电路径不具有第四电路径，所述第四电路径是从晶体管的漏极(或第二端子等)到晶体管的源极(或第一端子等)的电路径”。通过使用与这种例子同样的表示方法规定电路结构中的连接路径，可以区别晶体管的源极(或第一端子等)和漏极(或第二端子等)来决定技术范围。
注意，这种表示方法只是一个例子而已，不局限于上述表示方法。在此，X、Y、Z1及Z2为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
另外，即使附图示出在电路图上独立的构成要素彼此电连接，也有一个构成要素兼有多个构成要素的功能的情况。例如，在布线的一部分被用作电极时，一个导电膜被用作布线和电极的两个构成要素的功能。因此，本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
注意，在本说明书中，阻挡膜是指具有抑制氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
在本说明书等中，金属氧化物是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS FET称为包含氧化物或氧化物半导体的晶体管。
(实施方式1)
<半导体装置的结构实例1>
以下，对包括本发明的一个实施方式的晶体管1000的半导体装置的一个例子进行说明。
图1A是包括晶体管1000的半导体装置的俯视图。图1B是沿着图1A的点划线A1-A2的部分的截面图，并示出晶体管1000的沟道长度方向的截面。图1C是沿着图1A的点划线A3-A4的部分的截面图，并示出晶体管1000的沟道宽度方向的截面。在图1A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管1000、晶体管1000上的绝缘体410、以及绝缘体410上的绝缘体420。
晶体管1000包括：绝缘体401上的导电体310及绝缘体301；导电体310及绝缘体301上的绝缘体302；绝缘体302上的绝缘体303；绝缘体303上的绝缘体402；绝缘体402上的氧化物406a；氧化物406a上的氧化物406b；各自具有与氧化物406b的顶面接触的区域的导电体416a1及导电体416a2；导电体416a1上的阻挡膜417a1；导电体416a2上的阻挡膜417a2；具有与导电体416a1的侧面、导电体416a2的侧面、阻挡膜417a1的侧面、阻挡膜417a2的侧面及氧化物406b的顶面接触的区域的氧化物406c；氧化物406c上的绝缘体412；具有与氧化物406b的顶面隔着氧化物406c及绝缘体412重叠的区域的导电体404；以及导电体404上的绝缘体418。绝缘体301包括开口，在开口中配置有导电体310a及导电体310b。
在图1B所示的沟道长度方向上的截面图中，绝缘体418的端部、绝缘体412的端部及氧化物406c的端部对齐，并位于阻挡膜417a1及阻挡膜417a2上。在图1C所示的沟道宽度方向上的截面图中，绝缘体418的端部、绝缘体412的端部及氧化物406c的端部对齐，并位于绝缘体402上。
在晶体管1000中，导电体404被用作第一栅电极。导电体404可以具有包括导电体404a及导电体404b的叠层结构。并且，导电体404可以具有包括三个以上的层的叠层结构。例如，当将具有抑制氧透过的功能的导电体404a形成在导电体404b之下时，可以防止导电体404b的氧化。或者，例如导电体404优选包含具有耐氧化性的金属。或者，例如，可以使用氧化物导电体等。或者，例如，可以采用包含具有导电性的氧化物的多层结构。绝缘体412被用作第一栅极绝缘体。
导电体416a1及导电体416a2被用作晶体管的源电极及漏电极。导电体416a1及导电体416a2各自可以具有叠层结构，该叠层结构包括具有抑制氧透过的功能的导电体。例如，当作为上层形成具有抑制氧透过的功能的导电体时，可以防止导电体416a1及导电体416a2的氧化。或者，导电体416a1及导电体416a2优选包含具有耐氧化性的金属。或者，可以使用氧化物导电体等。
阻挡膜417a1及阻挡膜417a2各自具有抑制氢或水等杂质以及氧的透过的功能。阻挡膜417a1位于导电体416a1上，并防止氧扩散到导电体416a1中。阻挡膜417a2位于导电体416a2上，并防止氧扩散到导电体416a2中。
在晶体管1000中，氧化物406b及氧化物406c具有沟道形成区域。换言之，在晶体管1000中，可以由施加到导电体404的电位控制氧化物406b及氧化物406c的电阻。换言之，可以由施加到导电体404的电位控制导电体416a1与导电体416a2之间的导通或非导通。
如图1C所示，被用作第一栅电极的导电体404以隔着被用作第一栅极绝缘体的绝缘体412覆盖氧化物406b整体及氧化物406c的一部分的方式配置。因此，可以由被用作第一栅电极的导电体404的电场电围绕氧化物406b整体及氧化物406c的一部分。将这样的由第一栅电极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(s-channel)结构。
并且，如图1B所示，由氧化物406b及氧化物406c夹着被用作源电极及漏电极的导电体416a1及导电体416a2。这样的结构可以增大与源电极及漏电极的接触面积。因此，氧化物406b及氧化物406c与导电体416a1及导电体416a2的接触面积优选大，因为接触电阻可以降低。
氧化物406优选使用被用作氧化物半导体的金属氧化物(以下，将该金属氧化物也称为氧化物半导体)形成。但是，有时可以使用硅(包含应变硅)、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓或有机半导体等代替氧化物。
由于使用氧化物半导体形成的晶体管的非导通状态下的泄漏电流极小，所以可以提供功耗低的半导体装置。氧化物半导体可以利用溅射法等形成，所以可以用于包括在高集成型半导体装置中的晶体管。
但是，有时，使用氧化物半导体形成的晶体管倾向于由于氧化物半导体中的杂质及氧空位而其电特性变动，因此其可靠性变低。包含在氧化物半导体中的氢与键合于金属原子的氧起反应而生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生被用作载流子的电子。因此，包括包含氧空位的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氧空位。
氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，优选包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑氧化物半导体是包含铟、元素M及锌的In-M-Zn氧化物的情况。元素M为铝、镓、钇或锡等。能够用作元素M的其他元素的例子包括硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁。注意，作为元素M有时可以使用上述元素的两个以上的组合。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。
在此，用于氧化物406b及氧化物406c的In-M-Zn氧化物优选包含比元素M原子多的In原子。通过使用这种氧化物，晶体管1000的迁移率及载流子密度得到增高。另外，优选在被用作栅电极的导电体404一侧沉积该氧化物，此时沟道形成区域的控制性高。
在此，例如，作为氧化物406b及氧化物406c，优选使用其组成相等或近似的氧化物半导体。或者，例如，优选使用其组成相同或者大致相同的溅射靶材形成氧化物406b及氧化物406c。或者，例如，优选在大致相同的工艺条件(例如，沉积温度、氧比例)下形成氧化物406b及氧化物406c。
或者，例如，可以使用其组成互不相同的溅射靶材形成氧化物406b及氧化物406c。例如，通过适当地调节工艺条件(例如，沉积温度、氧比例)，有时氧化物406b及氧化物406c可以是其组成相等或近似的氧化物半导体。有时作为氧化物406b及氧化物406c，其组成更近似的氧化物半导体是优选的，但是，被要求的厚度及功能不同，因此最适当的沉积条件也有时不同。因此，其组成互不相同的溅射靶材比其组成相等或近似的溅射靶材有时更优选，因为与使用后者形成的氧化物406b的组成和氧化物406c的组成相比，使用前者形成的氧化物406b的组成和氧化物406c的组成更接近。
其组成相等或近似的氧化物406b和氧化物406c可以具有相等的电子亲和势或其电子亲和势的差异小。尤其是，在不但组成大致相同而且工艺条件大致相同时，氧化物406b的电子亲和势和氧化物406c的电子亲和势相等或其差异小。因此，可以减少氧化物406b和氧化物406c的界面态密度。通过减少界面态密度，可以防止晶体管1000的通态电流的减小。注意，可以将电子亲和势换称为导带底的能量值Ec。氧化物406b的Ec和氧化物406c的Ec的差异优选小，优选为0eV以上且0.15eV以下，更优选为0V以上且0.07eV以下。
如图16所示，电子亲和势或Ec可以从真空能级与价带顶的能量Ev的差异的电离电位Ip、以及能隙Eg而得到。电离电位Ip例如可以利用紫外线光电子能谱(UPS：UltravioletPhotoelectron Spectroscopy)装置测量。能隙Eg例如可以利用光谱椭偏仪测量。
在晶体管1000的结构中，在形成源电极或漏电极时，在氧化物406b的顶面及侧面上有时造成加工损伤。就是说，有时在氧化物406b和氧化物406c的界面处或界面附近发生加工损伤所造成的缺陷。当作为氧化物406b及氧化物406c使用其组成相等或近似的氧化物半导体时，氧化物406b的Ec和氧化物406c的Ec的差异小，因此不但在氧化物406b和氧化物406c的界面处或界面附近而且在氧化物406c和被用作第一栅极绝缘体的绝缘体412的界面处或界面附近形成沟道形成区域。
因此，可以使受加工损伤的氧化物406b和氧化物406c的界面及界面附近的影响小。并且，在层叠将成为氧化物406c的氧化物、将成为被用作第一栅极绝缘体的绝缘体412的绝缘体之后，将该氧化物和绝缘体加工为氧化物406c及绝缘体412，由此其界面及界面附近不受加工损伤的影响，所以是优选的。
由此，能够提高晶体管1000的可靠性。此外，由于氧化物406b及氧化物406c的一部分被导电体404的电场围绕，所以能够减少非导通状态下的电流(关态电流，off-statecurrent)。
在晶体管1000中，被用作第一栅电极的导电体404部分地重叠于被用作源电极及漏电极的导电体416a1及导电体416a2，因此形成导电体404和导电体416a1之间的寄生电容以及导电体404和导电体416a2之间的寄生电容。
通过使晶体管1000具有在导电体404与导电体416a1之间除了绝缘体412、氧化物406c之外还包括阻挡膜417a1的结构，可以减小上述寄生电容。与此同样，通过使晶体管具有在导电体404与导电体416a2之间除了绝缘体412、氧化物406c之外还包括阻挡膜417a2的结构，可以减小上述寄生电容。因此，晶体管具有良好的频率特性。
另外，通过使晶体管1000具有上述结构，当晶体管工作时，例如当在导电体404与导电体416a1和导电体416a2的每一个之间产生电位差时，可以减少或防止导电体404与导电体416a1和导电体416a2的每一个之间的泄漏电流。
导电体310设置在形成于绝缘体301中的开口中。以接触于绝缘体301的开口的内壁的方式形成导电体310a，其内侧形成有导电体310b。在此，导电体310a及导电体310b的顶面的高度可以与绝缘体301的顶面的高度大致相同。导电体310被用作第二栅电极。导电体310也可以为包含具有抑制氧透过的功能的导电体的多层膜。例如，当导电体310a使用具有抑制氧透过的功能的导电体形成时，可以防止导电体310b的氧化所导致的导电率的降低。
绝缘体302、绝缘体303及绝缘体402被用作第二栅极绝缘膜。通过控制施加到导电体310的电位，可以调节晶体管的阈值电压。
<半导体装置的结构实例2>
以下，对包括本发明的一个实施方式的晶体管1000a的半导体装置的一个例子进行说明。
图2A是包括晶体管1000a的半导体装置的俯视图。图2B是沿着图2A的点划线A1-A2的部分的截面图，并示出晶体管1000a的沟道长度方向的截面。图2C是沿着图2A的点划线A3-A4的部分的截面图，并示出晶体管1000a的沟道宽度方向的截面。注意，在图2A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管1000a、晶体管1000a上的绝缘体410、以及绝缘体410上的绝缘体420。
晶体管1000a包括：绝缘体401上的导电体310及绝缘体301；导电体310及绝缘体301上的绝缘体302；绝缘体302上的绝缘体303；绝缘体303上的绝缘体402；氧化物402上的氧化物406b；各自具有与氧化物406b的顶面接触的区域的导电体416a1及导电体416a2；导电体416a1上的阻挡膜417a1；导电体416a2上的阻挡膜417a2；具有与导电体416a1的侧面、导电体416a2的侧面、阻挡膜417a1的侧面、阻挡膜417a2的侧面及氧化物406b的顶面接触的区域的氧化物406c；氧化物406c上的绝缘体412；具有与氧化物406b的顶面隔着氧化物406c及绝缘体412重叠的区域的导电体404；以及导电体404上的绝缘体418。绝缘体301包括开口，在开口中配置有导电体310a及导电体310b。
在图2B所示的沟道长度方向上的截面图中，绝缘体418的端部、绝缘体412的端部及氧化物406c的端部对齐，并位于阻挡膜417a1及阻挡膜417a2上。在图2C所示的沟道宽度方向上的截面图中，绝缘体418的端部、绝缘体412的端部及氧化物406c的端部对齐，并位于绝缘体402上。
本半导体装置的晶体管1000a不包括晶体管1000所包括的氧化物406a。关于晶体管1000a的其他结构、功能及效果，可以参照晶体管1000的记载。
<半导体装置的结构实例3>
以下，对包括本发明的一个实施方式的晶体管1000b的半导体装置的一个例子进行说明。
图3A是包括晶体管1000b的半导体装置的俯视图。图3B是沿着图3A的点划线A1-A2的部分的截面图，并示出晶体管1000b的沟道长度方向的截面。图3C是沿着图3A的点划线A3-A4的部分的截面图，并示出晶体管1000b的沟道宽度方向的截面。在图3A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管1000b、晶体管1000b上的绝缘体410、以及绝缘体410上的绝缘体420。
晶体管1000b包括：绝缘体401上的导电体310及绝缘体301；导电体310及绝缘体301上的绝缘体302；绝缘体302上的绝缘体303；绝缘体303上的绝缘体402；绝缘体402上的氧化物406a；氧化物406a上的氧化物406b；各自具有与氧化物406b的顶面接触的区域的导电体416a1及导电体416a2；导电体416a1上的阻挡膜417a1；导电体416a2上的阻挡膜417a2；具有与导电体416a1的侧面、导电体416a2的侧面、阻挡膜417a1的侧面、阻挡膜417a2的侧面及导电体406b的顶面接触的区域的氧化物406c；氧化物406c上的氧化物406d；氧化物406d上的绝缘体412；具有与氧化物406b的顶面隔着氧化物406c、氧化物406d及绝缘体412重叠的区域的导电体404；以及导电体404上的绝缘体418。绝缘体301包括开口，在开口中配置有导电体310a及导电体310b。
在图3B所示的沟道长度方向上的截面图中，绝缘体418的端部、绝缘体412的端部、氧化物406c的端部及氧化物406d的端部对齐，并位于阻挡膜417a1及阻挡膜417a2上。在图3C所示的沟道宽度方向上的截面图中，绝缘体418的端部、绝缘体412的端部、氧化物406c的端部及氧化物406d的端部对齐，并位于绝缘体402上。
本半导体装置所包括的晶体管1000b包括氧化物406d。在晶体管1000b中，导电体404被用作第一栅电极。导电体404可以具有包括导电体404a及导电体404b的叠层结构。例如，当将具有抑制氧透过的功能的导电体404a形成在导电体404b之下时，可以防止导电体404b的氧化。或者，导电体404优选包含具有耐氧化性的金属。或者，可以使用氧化物导电体等。绝缘体412被用作第一栅极绝缘体。
导电体416a1及导电体416a2被用作晶体管的源电极及漏电极。导电体416a1及导电体416a2各自可以具有叠层结构，该叠层结构包括具有抑制氧透过的功能的导电体。例如，当作为上层形成具有抑制氧透过的功能的导电体时，可以防止导电体416a1及导电体416a2的氧化。或者，导电体416a1及导电体416a2优选包含具有耐氧化性的金属。或者，可以使用氧化物导电体等。
阻挡膜417a1及阻挡膜417a2各自具有抑制氢或水等杂质以及氧的透过的功能。阻挡膜417a1位于导电体416a1上，并防止氧扩散到导电体416a1中。阻挡膜417a2位于导电体416a2上，并防止氧扩散到导电体416a2中。
在晶体管1000b中，氧化物406b、氧化物406c及氧化物406d被用作沟道形成区域。换言之，在晶体管1000b中，可以由施加到导电体404的电位控制氧化物406b、氧化物406c及氧化物406d的电阻。换言之，可以由施加到导电体404的电位控制导电体416a1与导电体416a2之间的导通或非导通。
如图3C所示，被用作第一栅电极的导电体404以隔着被用作第一栅极绝缘体的绝缘体412覆盖氧化物406b整体、氧化物406c的一部分及氧化物406d的一部分的方式配置。因此，可以由被用作第一栅电极的导电体404的电场电围绕氧化物406b整体、氧化物406c的一部分及氧化物406d的一部分。将这样的由第一栅电极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(s-channel)结构。
并且，如图3B所示，由氧化物406b及氧化物406c夹着被用作源电极及漏电极的导电体416a1及导电体416a2。这样的结构可以增大与源电极及漏电极的接触面积。因此，氧化物406b及氧化物406c与导电体416a1及导电体416a2的接触面积优选大，因为接触电阻可以降低。
氧化物406优选使用被用作氧化物半导体的金属氧化物(以下，将该金属氧化物也称为氧化物半导体)形成。但是，有时可以使用硅(包含应变硅)、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓或有机半导体等代替氧化物。
由于使用氧化物半导体形成的晶体管的非导通状态下的泄漏电流极小，所以可以提供功耗低的半导体装置。氧化物半导体可以利用溅射法等形成，所以可以用于包括在高集成型半导体装置中的晶体管。
但是，有时，使用氧化物半导体形成的晶体管倾向于由于氧化物半导体中的杂质及氧空位而其电特性变动，因此其可靠性变低。包含在氧化物半导体中的氢与键合于金属原子的氧起反应而生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生被用作载流子的电子。因此，包括包含氧空位的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氧空位。
氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，优选包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑氧化物半导体是包含铟、元素M及锌的In-M-Zn氧化物的情况。元素M为铝、镓、钇或锡等。能够用作元素M的其他元素的例子包括硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁。注意，作为元素M有时可以使用上述元素的两个以上的组合。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。
在此，用于氧化物406b及氧化物406c的In-M-Zn氧化物优选包含比元素M原子多的In原子。通过使用这种氧化物，晶体管1000b的迁移率及载流子密度得到增高。
在此，例如，作为氧化物406b及氧化物406c，优选使用其组成相等或近似的氧化物半导体。或者，例如，优选使用其组成相同或者大致相同的溅射靶材形成氧化物406b及氧化物406c。或者，例如，优选在大致相同的工艺条件(例如，沉积温度、氧比例)下形成氧化物406b及氧化物406c。
或者，例如，可以使用其组成互不相同的溅射靶材形成氧化物406b及氧化物406c。例如，通过适当地调节工艺条件(例如，沉积温度、氧比例)，有时氧化物406b及氧化物406c可以是其组成相等或近似的氧化物半导体。有时作为氧化物406b及氧化物406c，其组成更近似的氧化物半导体是优选的，但是，被要求的厚度及功能不同，因此最适当的沉积条件也有时不同。因此，其组成互不相同的溅射靶材比其组成相等或近似的溅射靶材有时更优选，因为与使用后者形成的氧化物406b的组成和氧化物406c的组成相比，使用前者形成的氧化物406b的组成和氧化物406c的组成更接近。
其组成相等或近似的氧化物406b和氧化物406c可以具有相等的电子亲和势或其电子亲和势的差异小。尤其是，在不但组成大致相同而且工艺条件大致相同时，氧化物406b的电子亲和势和氧化物406c的电子亲和势相等或其差异小。因此，可以减少氧化物406b和氧化物406c的界面态密度。通过减少界面态密度，可以防止晶体管1000的通态电流的减小。注意，可以将电子亲和势换称为导带底的能量值Ec。氧化物406b的Ec和氧化物406c的Ec的差异优选小，优选为0eV以上且0.15eV以下，更优选为0V以上且0.07eV以下。
例如，作为氧化物406c及氧化物406d，优选使用其Ec互不相同的氧化物半导体。具体而言，例如，优选的是，氧化物406d的Ec小于氧化物406c的Ec，氧化物406d的Ec和氧化物406c的Ec的差异为0.2eV以上且0.4eV以下。通过采用这种结构，可以实现埋入沟道结构。就是说，形成路径，其中在氧化物406c和氧化物406d的界面处或界面附近流过的电流之量多于在氧化物406d和绝缘体412的界面处或界面附近流过的电流之量。因此，在电流路径中，可以减少界面及界面附近的陷阱态的数量。其结果是，可以增高通态电流或者提高可靠性。
用于氧化物406d的In-M-Zn氧化物例如优选包含比In原子多的元素M原子。在是这样的氧化物406d的组成的情况下，可以使氧化物406c的Ec和氧化物406d的Ec不同。
或者，例如，可以在不同的工艺条件下使用其组成大致相同的溅射靶材来形成氧化物406c及氧化物406d。或者，可以在不同的工艺条件下使用其组成相同的溅射靶材来形成氧化物406c及氧化物406d。由此，有时可以使氧化物406c的Ec和氧化物406d的Ec不同。
或者，例如，可以在不同的工艺条件下使用其组成大致相同的溅射靶材来形成氧化物406b、氧化物406c及氧化物406d。例如，可以在大致相同的工艺条件下形成氧化物406b及氧化物406c，且在不同的工艺条件下形成氧化物406c及氧化物406d。
或者，例如，作为氧化物406a及氧化物406d可以使用其组成大致相同的氧化物半导体。或者，例如，可以使用其组成相同或者大致相同的溅射靶材形成氧化物406a及氧化物406d。或者，例如，可以在大致相同的工艺条件(例如，沉积温度、氧比例等)下形成氧化物406a及氧化物406d。或者，例如，可以使用其组成互不相同的溅射靶材形成氧化物406a及氧化物406d。例如，当适当地调节氧化物406a及氧化物406d的工艺条件(例如，沉积温度、氧比例)时，有时氧化物406a及氧化物406d可以是其组成相等或近似的氧化物半导体。注意，在这些情况下，作为氧化物406d及氧化物406b，既可以使用其组成互不相同的氧化物半导体，又可以使用其组成大致相同的氧化物半导体。
或者，例如，可以在不同的工艺条件下使用其组成大致相同的溅射靶材来形成氧化物406a、氧化物406b、氧化物406c及氧化物406d。例如，可以在几乎相同的工艺条件下形成氧化物406b及氧化物406c，在大致相同的工艺条件下来形成氧化物406a及氧化物406d，且在不同的工艺条件下形成氧化物406a及氧化物406b。
在晶体管1000b的结构中，在形成源电极或漏电极时，在氧化物406b的顶面及侧面上有时造成加工损伤。就是说，有时在氧化物406b和氧化物406c的界面处或界面附近发生加工损伤所造成的缺陷。当作为氧化物406b及氧化物406c使用其组成相等或近似的氧化物半导体时，氧化物406b的Ec和氧化物406c的Ec的差异小，因此除了在氧化物406b和氧化物406c的界面处或界面附近以外，还在其Ec小于氧化物406c的氧化物406d和氧化物406c的界面处或界面附近形成沟道形成区域。
因此，可以使受加工损伤的氧化物406b和氧化物406c的界面及界面附近的影响小。并且，在层叠将成为氧化物406c的氧化物、将成为氧化物406d的氧化物及将成为被用作第一栅极绝缘体的绝缘体412的绝缘体之后，将该氧化物和绝缘体加工为氧化物406c、氧化物406d及绝缘体412，由此氧化物406c和氧化物406d的界面及界面附近、氧化物406d和绝缘体412的界面及界面附近不受加工损伤的影响，所以是优选的。
由此，能够提高晶体管1000b的可靠性。此外，由于氧化物406b、氧化物406c的一部分及氧化物406d的一部分被导电体404的电场围绕，所以能够减少非导通状态下的电流(关态电流)。
关于晶体管1000b的其他结构、功能及效果，参照晶体管1000的记载。
<半导体装置的结构实例4>
以下，对包括本发明的一个实施方式的晶体管1000c的半导体装置的一个例子进行说明。
图4A是包括晶体管1000c的半导体装置的俯视图。图4B是沿着图4A的点划线A1-A2的部分的截面图，并示出晶体管1000c的沟道长度方向的截面。图4C是沿着图4A的点划线A3-A4的部分的截面图，并示出晶体管1000c的沟道宽度方向的截面。在图4A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管1000c、晶体管1000c上的绝缘体410、以及绝缘体410上的绝缘体420。
晶体管1000c包括：绝缘体401上的导电体310及绝缘体301；导电体310及绝缘体301上的绝缘体302；绝缘体302上的绝缘体303；绝缘体303上的绝缘体402；绝缘体402上的氧化物406b；各自具有与氧化物406b的顶面接触的区域的导电体416a1及导电体416a2；导电体416a1上的阻挡膜417a1；导电体416a2上的阻挡膜417a2；具有与导电体416a1的侧面、导电体416a2的侧面、阻挡膜417a1的侧面、阻挡膜417a2的侧面及氧化物406b的顶面接触的区域的氧化物406c；氧化物406c上的氧化物406d；氧化物406d上的绝缘体412；具有与氧化物406b的顶面隔着氧化物406c、氧化物406d及绝缘体412重叠的区域的导电体404；以及导电体404上的绝缘体418。绝缘体301包括开口，在开口中配置有导电体310a及导电体310b。
在图4B所示的沟道长度方向上的截面图中，绝缘体418的端部、绝缘体412的端部、氧化物406d的端部及氧化物406c的端部对齐，并位于阻挡膜417a1及阻挡膜417a2上。在图4C所示的沟道宽度方向上的截面图中，绝缘体418的端部、绝缘体412的端部、氧化物406d的端部及氧化物406c的端部对齐，并位于绝缘体402上。
本半导体装置所包括的晶体管1000c具有不包括晶体管1000b的氧化物406a的结构。关于晶体管1000c的其他结构、功能及效果，参照晶体管1000b的记载。
<半导体装置的结构实例5>
以下，对包括本发明的一个实施方式的晶体管1000d的半导体装置的一个例子进行说明。
图5A是包括晶体管1000d的半导体装置的俯视图。图5B是沿着图5A的点划线A1-A2的部分的截面图，并示出晶体管1000d的沟道长度方向的截面。图5C是沿着图5A的点划线A3-A4的部分的截面图，并示出晶体管1000d的沟道宽度方向的截面。在图5A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管1000d、晶体管1000d上的绝缘体410、以及绝缘体410上的绝缘体420。
晶体管1000d包括：绝缘体401上的导电体310及绝缘体301；导电体310及绝缘体301上的绝缘体302；绝缘体302上的绝缘体303；绝缘体303上的绝缘体402；绝缘体402上的氧化物406a；氧化物406a上的氧化物406b；各自具有与氧化物406b的顶面接触的区域的导电体416a1及导电体416a2；导电体416a1上的阻挡膜417a1；导电体416a2上的阻挡膜417a2；具有与导电体416a1的侧面、导电体416a2的侧面、阻挡膜417a1的侧面、阻挡膜417a2的侧面及氧化物406b的顶面接触的区域的氧化物406c；氧化物406c上的绝缘体412；具有与氧化物406b的顶面隔着氧化物406c及绝缘体412重叠的区域的导电体404；以及导电体404上的绝缘体418。绝缘体301包括开口，在开口中配置有导电体310a及导电体310b。
在图5B及图5C中，绝缘体412的端部和氧化物406c的端部对齐，并位于绝缘体402上。因为以覆盖导电体416a1的侧面及导电体416a2的侧面的方式沉积氧化物406c，所以可以防止导电体416a1的侧面及导电体416a2的侧面的氧化。
关于晶体管1000d的其他结构、功能及效果，参照晶体管1000的记载。
<半导体装置的结构实例6>
以下，对包括本发明的一个实施方式的晶体管1000e的半导体装置的一个例子进行说明。
图6A是包括晶体管1000e的半导体装置的俯视图。图6B是沿着图6A的点划线A1-A2的部分的截面图，并示出晶体管1000e的沟道长度方向的截面。图6C是沿着图6A的点划线A3-A4的部分的截面图，并示出晶体管1000e的沟道宽度方向的截面。在图6A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管1000e、晶体管1000e上的绝缘体408a、绝缘体408a上的绝缘体408b、绝缘体408b上的绝缘体410、以及绝缘体410上的绝缘体420。
作为绝缘体408a优选使用利用溅射法形成的金属氧化物，例如优选使用氧化铝。上述绝缘体408a可以将氧添加到绝缘体408a与绝缘体402彼此接触的面，因此可以使绝缘体402成为氧过剩的状态。可以通过加热处理等将该氧穿过绝缘体402而有效地供应到氧化物406中的形成沟道区域。该氧如此被供应到氧化物406，从而可以减少氧化物406的氧空位。由于氧化物406与包含过剩氧的绝缘体402接触地配置，可以将氧均匀地供应到氧化物406。因此，晶体管1000e可以具有良好的特性。
此外，当作为绝缘体408a使用氧化铝等具有抑制氧透过的功能的金属氧化物时，可以抑制添加到绝缘体402的氧在沉积中向上方扩散。由此，可以更高效地对绝缘体402添加氧。绝缘体408b也可以配置在绝缘体408a上。作为绝缘体408b优选使用利用原子层沉积(ALD)法形成的金属氧化物，例如优选使用氧化铝。因为利用ALD法形成的膜具有优良的覆盖性，所以可以进一步防止添加到绝缘体402的氧在沉积中向上方扩散。绝缘体402使用与绝缘体408a或绝缘体408b相比更容易透过氧的绝缘材料形成。例如，可以使用氧化硅或氧氮化硅。
关于晶体管1000e的其他结构、功能及效果，参照晶体管1000的记载。
<半导体装置的结构实例7>
以下，对包括本发明的一个实施方式的晶体管2000的半导体装置的一个例子进行说明。晶体管2000包括氧化物406d，并可以形成在形成有包括晶体管1000b的半导体装置的衬底上。
图15A是包括晶体管2000的半导体装置的俯视图。图15B是沿着图15A的点划线A1-A2的部分的截面图，并示出晶体管2000的沟道长度方向的截面。图15C是沿着图15A的点划线A3-A4的部分的截面图，并示出晶体管2000的沟道宽度方向的截面。在图15A的俯视图中，为明确起见而省略部分构成要素。
本发明的一个实施方式的半导体装置包括衬底400、衬底400上的绝缘体401、绝缘体401上的晶体管2000、晶体管2000上的绝缘体410、以及绝缘体410上的绝缘体420。
晶体管2000包括：绝缘体401上的导电体310及绝缘体301；导电体310及绝缘体301上的绝缘体302；绝缘体302上的绝缘体303；绝缘体303上的绝缘体402；绝缘体402上的氧化物406a2及氧化物406a3；氧化物406a2及氧化物406a3上的氧化物406b2及氧化物406b3；具有与氧化物406b2的顶面接触的区域的导电体416a1；具有与氧化物406b3的顶面接触的区域的导电体416a2；导电体416a1上的阻挡膜417a1；导电体416a2上的阻挡膜417a2；具有与导电体416a1的侧面、导电体416a2的侧面、氧化物406b2的顶面及侧面、氧化物406b3的侧面及顶面、氧化物406a2的侧面、氧化物406a3的侧面接触的区域的氧化物406c；氧化物406c上的氧化物406d；氧化物406d上的绝缘体412；绝缘体412上的导电体404；以及导电体404上的绝缘体418。绝缘体301包括开口，在开口中设置有导电体310a及导电体310b。
在晶体管2000中，导电体404被用作第一栅电极。导电体404可以具有包括导电体404a及导电体404b的叠层结构。并且，导电体404可以具有包括三个以上的层的叠层结构。例如，当将具有抑制氧透过的功能的导电体404a形成在导电体404b之下时，可以防止导电体404b的氧化。或者，例如导电体404优选包含具有耐氧化性的金属。或者，例如，可以使用氧化物导电体等。或者，例如，可以采用包含具有导电性的氧化物的多层结构。绝缘体412被用作第一栅极绝缘体。
导电体416a1及导电体416a2被用作晶体管的源电极及漏电极。导电体416a1及导电体416a2各自可以具有叠层结构，该叠层结构包括具有抑制氧透过的功能的导电体。例如，当作为上层形成具有抑制氧透过的功能的导电体时，可以防止导电体416a1及导电体416a2的氧化。或者，导电体416a1及导电体416a2优选包含具有耐氧化性的金属。或者，可以使用氧化物导电体等。
阻挡膜417a1及阻挡膜417a2各自具有抑制氢等杂质以及氧的透过的功能。阻挡膜417a1位于导电体416a1上，并防止氧扩散到导电体416a1中。阻挡膜417a2位于导电体416a2上，并防止氧扩散到导电体416a2中。
在晶体管2000中，如图15B所示，包括氧化物406a2、氧化物406b2及导电体416a1的层以及包括氧化物406a3、氧化物406b3及导电体416a2的层以夹着绝缘体402的顶面的一部分与氧化物406c彼此接触的区域的方式配置。这里，将彼此相对的包括氧化物406a2、氧化物406b2及导电体416a1的层的侧面以及包括氧化物406a3、氧化物406b3及导电体416a2的层的侧面各称为一个侧面，上述层的彼此不相对的各侧面称为另一个侧面。
氧化物406c包括与导电体416a1的一个侧面接触的区域以及与导电体416a2的一个侧面接触的区域。再者，氧化物406c还包括与氧化物406b2的顶面的一部分及一个侧面接触的区域、与氧化物406b3的顶面的一部分及一个侧面接触的区域、与氧化物406a2的一个侧面接触的区域以及与氧化物406a3的一个侧面接触的区域。也就是说，一个侧面具有导电体416a1及导电体416a2比氧化物406b2及氧化物406b3缩退的台阶形状。氧化物406a2、氧化物406b2、导电体416a1的另一个侧面大致彼此对齐，氧化物406a3、氧化物406b3、导电体416a2的另一个侧面大致彼此对齐。也就是说，另一个侧面是平坦的。
晶体管2000包括氧化物406d，并可以形成在形成有包括晶体管1000b的半导体装置的衬底上。
在晶体管2000中，可以由施加到导电体404的电位控制氧化物406的电阻。换言之，可以由施加到导电体404的电位控制导电体416a1与导电体416a2之间的导通或非导通。
因为在晶体管2000中沟道形成于氧化物406c中，所以晶体管2000具有与上述晶体管1000b不同的特性。
因为将氧化物406a加工为氧化物406a2及氧化物406a3，所以氧化物406a2及氧化物406a3是其组成相同的氧化物半导体。同样地，因为将氧化物406b加工为氧化物406b2及氧化物406b3，所以氧化物406b2及氧化物406b3是其组成相同的氧化物半导体。
在此，用于氧化物406b2、氧化物406b3及氧化物406c的In-M-Zn氧化物优选包含比元素M原子多的In原子。通过使用这种氧化物，晶体管2000的迁移率及载流子密度得到增高，所以是优选的。
其组成相等或近似的氧化物406b2及氧化物406b3与氧化物406c可以具有相等的Ec或其Ec的差异小。因此，可以减少氧化物406b2和氧化物406c的界面态密度、氧化物406b3和氧化物406c的界面态密度。通过减少这些界面态密度，可以防止晶体管2000的通态电流的减小。氧化物406b2的Ec和氧化物406c的Ec的差异、氧化物406b3的Ec和氧化物406c的Ec的差异优选小，优选为0eV以上且0.15eV以下，更优选为0V以上且0.07eV以下。
用于氧化物406d的In-M-Zn氧化物优选包含比In原子多的元素M原子。因此，作为氧化物406d使用其Ec不同于氧化物406c的氧化物半导体。优选的是，氧化物406d的Ec小于氧化物406c的Ec，氧化物406d的Ec和氧化物406c的Ec之差为0.2eV以上且0.4eV以下。
在晶体管2000的结构中，在形成源电极或漏电极时，在氧化物406b2、氧化物406b3的顶面或侧面上有时造成加工损伤。就是说，有时在氧化物406b2和氧化物406c的界面处或界面附近、氧化物406b3和氧化物406c的界面处或界面附近发生加工损伤所造成的缺陷。因此，不但在氧化物406c中而且在其Ec小于氧化物406c的氧化物406d与氧化物406c的界面处或界面附近形成沟道形成区域。
因此，可以使受加工损伤的氧化物406b2和氧化物406c的界面、受加工损伤的氧化物406b3和氧化物406c的界面及界面附近的影响小。并且，在层叠形成将成为氧化物406c的氧化物、将成为氧化物406d的氧化物、将成为被用作第一栅极绝缘体的绝缘体412的绝缘体之后，将其加工为氧化物406c、氧化物406d及绝缘体412，由此氧化物406c和氧化物406d的界面及界面附近、氧化物406d和绝缘体412的界面及界面附近不受加工损伤的影响，所以是优选的。
如此，可以增高晶体管2000导通时的电流(通态电流)。并且，可以提高可靠性。
在晶体管2000中，被用作第一栅电极的导电体404部分地重叠于被用作源电极及漏电极的导电体416a1及导电体416a2，因此形成导电体404和导电体416a1之间的寄生电容以及导电体404和导电体416a2之间的寄生电容。
通过使晶体管2000具有在导电体404与导电体416a1之间除了绝缘体412、氧化物406c及氧化物406d之外还包括阻挡膜417a1的结构，可以减小上述寄生电容。与此同样，通过使晶体管具有在导电体404与导电体416a2之间除了绝缘体412、氧化物406c及氧化物406d之外还包括阻挡膜417a2的结构，可以减小上述寄生电容。因此，晶体管2000具有良好的频率特性。
另外，通过使晶体管2000具有上述结构，当晶体管2000工作时，例如当在导电体404与导电体416a1和导电体416a2的每一个之间产生电位差时，可以减少或防止导电体404与导电体416a1和导电体416a2的每一个之间的泄漏电流的产生。
导电体310被用作第二栅电极。导电体310a被用作导电阻挡膜。通过以包裹导电体310b的底面及侧面的方式设置导电体310a，可以防止导电体310b的氧化。
<衬底>
作为衬底400例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如使用玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。作为半导体衬底，例如使用硅或锗等的半导体衬底、或者碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓的化合物半导体衬底等。使用上述半导体衬底内部设置有绝缘体区域的半导体衬底，例如绝缘体上硅(Silicon on Insulator：SOI)衬底等。作为导电体衬底，使用石墨衬底、金属衬底、合金衬底、导电树脂衬底等。使用包含金属氮化物的衬底、包含金属氧化物的衬底等。使用设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者，也可以使用其上设置有元件的上述衬底中的任意衬底。作为设置在衬底上的元件，使用电容器、电阻器、开关元件、发光元件、存储元件等。
此外，可以将柔性衬底用作衬底400。作为在柔性衬底上设置晶体管的方法，可以举出如下方法：在非柔性衬底上形成晶体管之后，剥离晶体管而将该晶体管转置到是柔性衬底的衬底400上。在此情况下，优选在非柔性衬底与晶体管之间设置剥离层。作为衬底400，也可以使用包含纤维的薄片、薄膜或箔等。衬底400也可以具有伸缩性。衬底400可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，衬底400也可以具有不恢复为原来的形状的性质。衬底400具有厚度例如为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下的区域。当衬底400的厚度较小时，可以实现包括晶体管的半导体装置的轻量化。另外，当衬底400的厚度较小时，即便在使用玻璃等的情况下，衬底400也有时会具有伸缩性或在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓解因掉落等而对衬底400上的半导体装置施加的冲击等。即，能够提供一种坚固的半导体装置。
作为是柔性衬底的衬底400，例如可以使用金属、合金、树脂、玻璃或其纤维等。柔性衬底400的线性膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。柔性衬底400例如使用线性膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料形成即可。树脂的例子包括聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。尤其是芳族聚酰胺的线性膨胀系数较低，因此优选将芳族聚酰胺用于柔性衬底400。
<绝缘体>
绝缘体的例子包括绝缘氧化物、绝缘氮化物、绝缘氧氮化物、绝缘氮氧化物、绝缘金属氧化物、绝缘金属氧氮化物、绝缘金属氮氧化物。
通过由具有抑制氢等杂质及氧的透过的功能的绝缘体围绕晶体管，因此晶体管可以具有稳定的电特性。例如，作为绝缘体303、绝缘体401、绝缘体408a、绝缘体408b、绝缘体418及绝缘体420的每一个，可以使用具有抑制氢等杂质及氧的透过的功能的绝缘体。
可以以具有包括包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层结构或叠层结构的方式形成将具有抑制氢等杂质及氧的透过的功能的绝缘体。
此外，例如，绝缘体303、绝缘体401、绝缘体408a、绝缘体408b、绝缘体418及绝缘体420各自可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅、或氮化硅等形成。注意，绝缘体303、绝缘体401、绝缘体408a、绝缘体408b、绝缘体418及绝缘体420优选各自包含氧化铝。
例如，当通过溅射法使用含氧的等离子体形成绝缘体408a或绝缘体420时，可以对被用作该氧化物的基底层的绝缘体添加氧。
可以以具有包括包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层结构或叠层结构的方式形成绝缘体301、绝缘体302、绝缘体402及绝缘体412。例如，绝缘体301、绝缘体302、绝缘体402及绝缘体412优选包含氧化硅、氧氮化硅或氮化硅。
尤其是，绝缘体402及绝缘体412优选包括相对介电常数高的绝缘体。例如，绝缘体402及绝缘体412优选包含氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。或者，绝缘体402及绝缘体412优选具有氧化硅或氧氮化硅与相对介电常数高的绝缘体的叠层结构。因为氧化硅及氧氮化硅具有热稳定性，所以氧化硅或氧氮化硅与相对介电常数高的绝缘体组合可以实现热稳定且相对介电常数高的叠层结构。例如，当在绝缘体402及绝缘体412的每一个中氧化铝、氧化镓或氧化铪接触于氧化物406一侧时，能够抑制氧化硅或氧氮化硅所含有的硅进入氧化物406。例如，当在绝缘体402及绝缘体412的每一个中氧化硅或氧氮化硅接触于氧化物406一侧时，有时在氧化铝、氧化镓或氧化铪与氧化硅或氧氮化硅的界面处形成陷阱中心。该陷阱中心有时可以通过俘获电子而使晶体管的阈值电压向正方向上漂移。
绝缘体410优选包括相对介电常数低的绝缘体。例如，绝缘体410优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅、树脂等。或者，绝缘体410优选具有氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅与树脂的叠层结构。当组合热稳定的氧化硅或氧氮化硅与树脂时，可以实现热稳定且相对介电常数低的叠层结构。树脂的例子包括聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂。
作为阻挡膜417a1及阻挡膜417a2的每一个，可以使用具有抑制氢等杂质及氧的透过的功能的绝缘体。阻挡膜417a1、阻挡膜417a2能够防止包含在绝缘体410中的过剩氧扩散到导电体416a1及导电体416a2中。
例如，阻挡膜417a1及阻挡膜417a2可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮氧化硅或者氮化硅形成。
<导电体>
导电体404a、导电体404b、导电体310a、导电体310b、导电体416a1及导电体416a2可以使用包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌等金属元素中的一种以上的材料形成。另外，也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体或镍硅化物等硅化物。
此外，也可以使用包含氧以及能够用于氧化物406的后述金属氧化物所包含的金属元素的导电材料。此外，也可以使用包含上述金属元素中的任意金属元素及氮的导电材料。例如，也可以使用氮化钛或氮化钽等包含氮的导电材料。可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物或添加有硅的铟锡氧化物。可以使用包含氮的铟镓锌氧化物。通过采用这种材料中的任意材料，有时可以俘获包含在氧化物406中的氢。或者，有时可以俘获从外方的绝缘体等进入的氢。
另外，也可以使用多个由上述材料形成的导电层的叠层。例如，也可以采用组合包含上述金属元素中的任意金属元素的材料和包含氧的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素中的任意金属元素的材料和包含氮的导电材料的叠层结构。另外，也可以采用组合包含上述金属元素中的任意金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
在将氧化物用于晶体管的沟道形成区域的情况下，作为栅电极优选采用使用包含上述金属元素中的任意金属元素的材料与包含氧的导电材料的组合形成的叠层结构。在此情况下，优选将包含氧的导电材料形成在沟道形成区域一侧。当将包含氧的导电材料形成在沟道形成区域一侧时，从该导电材料脱离的氧容易被供应到沟道形成区域。
<能够用于氧化物406的金属氧化物>
作为氧化物406，优选使用金属氧化物。但是，有时可以使用硅(包含应变硅)、锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓或有机半导体等代替氧化物406。
下面说明本发明的一个实施方式的氧化物406。氧化物406优选使用被用作氧化物半导体的金属氧化物(将该金属氧化物也称为氧化物半导体)形成。
氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，优选包含铝、镓、钇或锡等。另外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑氧化物半导体是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。能够用作元素M的其他元素的例子包括硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁。注意，作为元素M也可以使用上述元素的两个以上的组合。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物。此外，也可以将包含氮的金属氧化物称为金属氧氮化物。
<金属氧化物的构成>
以下，对可用于在本发明的一个实施方式中公开的晶体管的cloud-alignedcomposite氧化物半导体(CAC-OS)的构成进行说明。
此外，在本说明书等中，有时记载“c-axis aligned crystal(CAAC)”或“cloud-aligned composite(CAC)”。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
CAC-OS或CAC metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，整体上，CAC-OS或CAC metal oxide具有半导体的功能。在将CAC-OS或CAC metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，CAC-OS或CAC metal oxide可以具有开关功能(开启/关闭的功能)。在CAC-OS或CAC metal oxide中，使各功能分离，可以使各功能最大化。
CAC-OS或CAC metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。导电性区域和绝缘性区域有时在材料中不均匀地分布。有时导电性区域被观察为其边缘模糊且以云状连接。
此外，在CAC-OS或CAC metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
CAC-OS或CAC metal oxide包括具有不同带隙的成分。例如，CAC-OS或CAC metaloxide包括具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分。在该构成中，载流子主要在具有窄隙的成分中流过。具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC metal oxide用于晶体管的沟道形成区域时，在晶体管的导通状态中可以得到高电流驱动能力，即大通态电流及高场效应迁移率。
就是说，可以将CAC-OS或CAC metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
<金属氧化物的结构>
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体，例如有c-axis aligned crystalline oxide semiconductor(CAAC-OS)、多晶氧化物半导体、nanocrystalline oxide semiconductor(nc-OS)、amorphous-like oxidesemiconductor(a-like OS)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶的形状基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形晶格排列或七角形晶格排列。另外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，由于晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：在a-b面方向上的氧原子排列的低密度、因金属元素被取代而使原子间的键合距离产生变化等。
CAAC-OS有具有层状结晶结构(也称为层状结构)的倾向，其中层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M，Zn)层)。另外，铟和元素M彼此可以取代，在用铟取代(M，Zn)层中的元素M的情况下，也可以将该层表示为(In，M，Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In，M)层。
CAAC-OS为结晶性高的氧化物半导体。另一方面，在CAAC-OS中无法确认到明确的晶界，因此不容易发生起因于晶界的电子迁移率的下降。氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低。这意味着CAAC-OS的杂质及缺陷(氧空位等)少。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。在nc-OS中，在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
a-like OS具有介于nc-OS与非晶氧化物半导体之间的结构。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体可以具有呈现各种特性的各种结构。本发明的一个实施方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
<包含氧化物半导体的晶体管>
接着，对将上述氧化物半导体用于晶体管的情况进行说明。
当将上述氧化物半导体用于晶体管时，该晶体管可以具有高场效应迁移率。另外，该晶体管可以具有高可靠性。
另外，优选将载流子密度低的氧化物半导体用于晶体管。为了降低氧化物半导体膜的载流子密度，通过降低氧化物半导体膜中的杂质浓度，可以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征的状态。例如，使用载流子密度低于8×1011/cm3，优选低于1×1011/cm3，更优选低于1×1010/cm3且为1×10-9/cm3以上的氧化物半导体。
另外，因为高纯度本征或实质上高纯度本征的氧化物半导体膜的缺陷态密度低，所以有时其陷阱态密度也低。
此外，被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成有沟道形成区域的晶体管的电特性不稳定。
鉴于此，为了获得晶体管的稳定电特性，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选降低氧化物半导体的附近的膜中的杂质浓度。杂质的例子有氢、氮、碱金属、碱土金属、铁、镍、硅。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，氧化物半导体中形成缺陷态。因此，将氧化物半导体中或氧化物半导体的界面处或界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷态而产生载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，优选降低氧化物半导体中的碱金属或碱土金属的浓度。具体而言，将利用SIMS测得的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，产生作为载流子的电子，载流子密度会增加，由此氧化物半导体容易成为n型。因此，含有氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。因此，优选尽可能地减少氧化物半导体中的氮，例如，利用SIMS测得的氧化物半导体中的氮浓度小于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。由于氢进入该氧空位，而有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，将利用SIMS测得的氧化物半导体中的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。
当将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域时，该晶体管可以具有稳定的电特性。
本实施方式可以与其他实施方式或实施例等所记载的结构适当地组合而实施。
(实施方式2)
<半导体装置的制造方法1>
以下，参照图1A至图1C、图7A至图7C、图8A至图8C、图9A至图9C、图10A至图10C、图11A至图11C、图12A至图12C、图13A至图13C以及图14A至图14C对包括本发明的一个实施方式的晶体管1000的半导体装置的制造方法进行说明。图1A、图7A、图8A、图9A、图10A、图11A、图12A、图13A以及图14A是俯视图。图1B、图7B、图8B、图9B、图10B、图11B、图12B、图13B以及图14B是沿着图1A、图7A、图8A、图9A、图10A、图11A、图12A、图13A以及图14A的点划线A1-A2的截面图。图1C、图7C、图8C、图9C、图10C、图11C、图12C、图13C以及图14C是沿着图1A、图7A、图8A、图9A、图10A、图11A、图12A、图13A以及图14A的点划线A1-A2的截面图。
首先，准备衬底400。
接着，形成绝缘体401。可以利用溅射法、化学气相沉积(CVD)法、分子束外延(MBE)法、脉冲激光沉积(PLD)法、原子层沉积(ALD)法等形成绝缘体401。
CVD法可以包括利用等离子体的等离子体增强CVD(PECVD)法、利用热的热CVD(TCVD)法及利用光的光CVD法等。再者，CVD法根据使用的源气体可以包括金属CVD(MCVD)法及有机金属CVD(MOCVD)法。
通过利用PECVD法，可以以相对低的温度形成高品质的膜。另外，因为在TCVD法中不使用等离子体，所以能够减少给对象物造成的等离子体损伤。例如，包括在半导体装置中的布线、电极或元件(例如，晶体管、电容器)等有可能因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而包括在半导体装置中的布线、电极或元件等受损伤。另一方面，因为在采用不使用等离子体的TCVD法的情况下，不产生这种等离子体损伤，所以能够提高半导体装置的成品率。另外，TCVD法不导致沉积时的等离子体损伤，因此能够得到缺陷较少的膜。
ALD法给对象物带来的等离子体损伤也很少。ALD法不导致沉积时的等离子体损伤，所以能够得到缺陷较少的膜。
不同于从靶材等中被释放的粒子沉积的沉积方法，在CVD法及ALD法中，因对象物表面的反应而形成膜。因此，通过CVD法及ALD法，与对象物的形状几乎无关地实现良好的台阶覆盖性。尤其是，通过ALD法，实现良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于覆盖纵横比高的开口的表面。另一方面，ALD法的沉积速度相对慢，所以有时优选组合ALD法与沉积速度快的CVD法等其他沉积方法。
当使用CVD法或ALD法时，可以根据源气体的流量比控制将形成的膜的组成。例如，当使用CVD法或ALD法时，可以根据源气体的流量比形成任意组成的膜。此外，在使用CVD法或ALD法进行沉积的同时改变源气体的流量比，可以形成其组成连续变化的膜。在改变源气体的流量比的同时形成膜时，因为可以省略传送及调整压力所需的时间，所以与使用多个沉积室形成膜的情况相比可以使其沉积时所需的时间缩短。因此，有时可以以良好的生产率制造半导体装置。
绝缘体401也可以具有多层结构。例如，多层结构可以以如下方法形成：利用溅射法形成氧化铝，且利用ALD法在该氧化铝上形成氧化铝。或者，多层结构可以以如下方法形成：利用ALD法形成氧化铝，且利用溅射法在该氧化铝上形成氧化铝。
接着，在绝缘体401上形成绝缘体301。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体301。
接着，在绝缘体301中以到达绝缘体401的方式形成槽。槽的例子包括孔及开口。在形成槽时，可以使用湿蚀刻，但是对微型加工来说干蚀刻是优选的。绝缘体401优选为在对绝缘体301进行蚀刻来形成槽时被用作蚀刻阻挡膜的绝缘体。例如，当作为被形成槽的绝缘体301使用氧化硅膜时，绝缘体401优选使用氮化硅膜、氧化铝膜或氧化铪膜形成。
在本实施方式中，作为绝缘体401，利用溅射法形成氧化铝且利用ALD法在该氧化铝上形成氧化铝。作为绝缘体301，利用CVD法形成氧化硅。
在形成槽之后，形成将成为导电体310的导电体。将成为导电体310的导电体优选包含具有抑制氧透过的功能的导电体。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用利用该导电体、钽、钨、钛、钼、铝、铜或钼钨合金形成的叠层膜。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成将成为导电体310的导电体。
在本实施方式中，作为将成为导电体310a的导电体，利用溅射法沉积氮化钽。
接着，在将成为导电体310a的导电体上形成将成为导电体310b的导电体。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成将成为导电体310b的导电体。
在本实施方式中，作为将成为导电体310b的导电体，利用CVD法沉积氮化钛，且在该氮化钛膜上利用CVD法沉积钨。
接着，通过进行化学机械抛光(CMP)去除位于绝缘体301上的将成为导电体310a的导电体以及将成为导电体310b的导电体。其结果是，只在槽中残留将成为导电体310a的导电体以及将成为导电体310b的导电体，所以可以形成包括其顶面平坦的导电体310a及导电体310b的导电体310。
接着，在绝缘体301及导电体310上形成绝缘体302。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体302。
接着，在绝缘体302上形成绝缘体303。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体303。
接着，在绝缘体303上形成绝缘体402。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体402。
接着，优选进行第一加热处理。第一加热处理可以以250℃以上且650℃以下的温度，优选以300℃以上且500℃以下的温度，更优选以320℃以上且450℃以下的温度进行。第一加热处理在氮、惰性气体气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。第一加热处理也可以在减压下进行。或者，也可以以如下方法进行第一加热处理：在氮或惰性气体气氛下进行加热处理之后，为了填补脱离了的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行另一个加热处理。通过进行第一加热处理，例如可以去除绝缘体402所包含的氢或水等杂质。或者，在第一加热处理中，也可以在减压下进行使用氧的等离子体处理。包含氧的等离子体处理例如优选采用包括使用微波的用来产生高密度等离子体的电源的装置进行。或者，也可以设置对衬底一侧施加射频(RF)的电源。通过使用高密度等离子体可以生成高密度氧自由基，且通过对衬底一侧施加RF可以将由高密度等离子体而生成的氧自由基高效地导入绝缘体402中。或者，也可以在使用这种装置进行使用惰性气体的等离子体处理之后，为了填补脱离了的氧而进行使用氧的等离子体处理。注意，有时也可以不一定必须进行第一加热处理。
此外，还可以在沉积绝缘体302之后、在沉积绝缘体303之后以及在沉积绝缘体402之后进行该加热处理。该加热处理可以在第一加热处理条件下进行，但是优选在包含氮的气氛下进行沉积绝缘体302之后的加热处理。
在本实施方式中，作为第一加热处理，在形成绝缘体402之后，在氮气氛下以400℃进行1小时的处理，连续地在氧气氛下以400℃进行1小时的另一个处理。
接着，在绝缘体402上依次形成氧化物406a1和氧化物406b1。注意，优选以不暴露于大气的方式连续地形成氧化物406a1和氧化物406b1。通过以上述步骤形成膜，可以防止来自大气的杂质或水分附着到氧化物406a1，而可以保持氧化物406a1和氧化物406b1的界面及界面附近干净。
可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成氧化物406a1及氧化物406b1。
例如，当利用溅射法形成氧化物406a1和氧化物406b1时，作为溅射气体使用氧或者氧和稀有气体的混合气体。通过增高溅射气体中的氧比例，可以增加将沉积的氧化物膜中的过剩氧。
尤其是，在形成氧化物406a1时，有时包含在溅射气体中的氧的一部分被供应到绝缘体402。
注意，溅射气体中的氧比例为70％以上，优选为80％以上，更优选为100％。
接着，利用溅射法形成氧化物406b1。此时，当溅射气体中的氧比例为1％以上且30％以下，优选为5％以上且20％以下时，形成氧缺乏型氧化物半导体。包括氧缺乏型氧化物半导体的晶体管可以具有相对高的场效应迁移率。
注意，当将氧缺乏型氧化物半导体用于氧化物406b1时，优选将包含过剩氧的氧化物膜用于氧化物406a1。可以在形成氧化物406b1之后进行氧掺杂处理。
注意，当利用溅射法形成氧化物时，有时所形成的膜的原子个数比不同于靶材的原子个数比。例如，根据形成膜时的衬底温度，有时膜中的锌(Zn)的比例小于靶材的锌(Zn)的比例。
具体而言，对作为氧化物406b1及氧化物406c1(后述)形成In-M-Zn氧化物的情况进行说明。在使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材的溅射法形成的膜中，有时Zn的原子比例特别低。因此，有时所形成的膜的原子个数比在In:Ga:Zn＝4:2:3附近。
即使在使用其原子个数比相同的靶材而其他沉积条件不同的情况下形成膜，严格地说，有时该膜的组成互不相同。因此，在本说明书中，当使用相同原子个数比的靶材形成氧化物406b1及氧化物406c1时，氧化物406b1及氧化物406c1的原子个数比相等或近似。“氧化物406b1的组成近似于氧化物406c1的组成”这记载包括氧化物406b1和氧化物406c1之间的铟(In)的原子比例在10atomic％以内不同的情况。
在本实施方式中，通过溅射法使用原子个数比为In:Ga:Zn＝1:3:4的靶材形成氧化物406a1，通过溅射法使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材形成氧化物406b1。
然后，也可以进行第二加热处理。作为第二加热处理，可以利用第一加热处理条件。通过进行第二加热处理，可以去除氧化物406a1及氧化物406b1中的氢或水等杂质。在本实施方式中，在氮气氛下以400℃进行1小时的处理，连续地在氧气氛下以400℃进行1小时的另一个处理。
接着，在氧化物406b1上形成导电体416。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电体416。作为导电体416，沉积导电氧化物诸如铟锡氧化物(ITO)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物或者包含氮的铟镓锌氧化物，并且在该氧化物上也可以沉积包含选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟等金属元素中的一种以上的材料、以包含磷等杂质元素的多晶硅为代表的导电率高的半导体或者镍硅化物等硅化物。
该氧化物也可以具有吸收氧化物406a1及氧化物406b1中的氢的功能以及俘获从外方扩散的氢的功能，因此晶体管1000的电特性及可靠性有时得到提高。有时在代替该氧化物的钛也可以具有同样的功能。在本实施方式中，作为导电体416，形成氮化钽。
接着，在导电体416上形成阻挡膜417。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成阻挡膜417。在本实施方式中，作为阻挡膜417形成氧化铝。
接着，在阻挡膜417上形成导电体411。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电体411。在本实施方式中，作为导电体411，形成氮化钽(参照图7A至图7C)。
接着，利用光刻法将导电体411加工为导电体411a。通过该加工，优选形成锥形形状的截面。截面与平行于衬底底面的面之间的锥形角度为30°以上且小于75°，优选为30°以上且小于70°。通过具有这种锥形角度，以后的制造工序中的膜的覆盖性得到提高。该加工优选利用干蚀刻法进行。干蚀刻法适合于微细加工及上述锥形形状的形成(参照图8A至图8C)。
在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，利用该抗蚀剂掩模进行蚀刻处理。其结果是，将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、极紫外(EUV)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)而进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时，不需要掩模。注意，可以进行灰化处理等干蚀刻处理或湿蚀刻处理来去除抗蚀剂掩模。此外，可以在进行干蚀刻处理之后进行湿蚀刻处理。另外，可以在进行湿蚀刻处理之后进行干蚀刻处理。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以具有对平行平板型电极中的一个施加高频电源的结构。此外，电容耦合型等离子体蚀刻装置也可以具有对平行平板型电极中的一个施加不同的多个高频电源的结构。此外，电容耦合型等离子体蚀刻装置也可以具有对平行平板型电极的各个施加相同的高频电源的结构。此外，电容耦合型等离子体蚀刻装置也可以具有对各个平行平板型电极施加频率不同的高频电源的结构。此外，也可以使用包括高密度等离子体源的干蚀刻装置。作为包括高密度等离子体源的干蚀刻装置，例如可以使用感应耦合型等离子体(ICP)蚀刻装置等。
接着，通过光刻法，形成抗蚀剂421。
接着，以抗蚀剂421为蚀刻掩模对导电体411、阻挡膜417及导电体416进行蚀刻，形成导电体411a1、导电体411a2、阻挡膜417a及导电体416a(参照图9A至图9C)。
接着，在去除抗蚀剂421之后，对阻挡膜417a的在导电体416a上并夹在导电体411a1和导电体411a2之间的区域进行蚀刻，来形成阻挡膜417a1及阻挡膜417a2。
接着，以导电体411a1、导电体411a2及导电体416a的表面的露出部分为蚀刻掩模，形成氧化物406a及氧化物406b。在本实施方式中，作为导电体411a1、导电体411a2及导电体416a使用氮化钽，所以优选在氧化物406a1及氧化物406b1的蚀刻速度比氮化钽的蚀刻速度快的蚀刻条件下对氧化物406a1及氧化物406b1进行加工。在将氮化钽的蚀刻速度为1的情况下，氧化物406a1及氧化物406b1的蚀刻速度为3以上且50以下，优选为5以上且30以下(参照图10A至图10C)。
接着，对导电体411a1、导电体411a2及导电体416a的表面的露出部分进行蚀刻，形成导电体416a1、导电体416a2(参照图11A至图11C)。
由于上述工序中进行的干蚀刻等处理而有时起因于蚀刻气体等的杂质附着于或扩散于氧化物406a及氧化物406b等的表面或内部。杂质的例子包括氟或氯。
为了去除上述杂质进行洗涤。洗涤方法的例子包括使用洗涤液的湿式洗涤、利用等离子体的等离子体处理及热处理，也可以适当地组合上述洗涤方法中的任意洗涤方法。
作为湿式洗涤，可以使用用碳酸水或纯水稀释草酸、磷酸或氢氟酸等而成的水溶液进行洗涤处理。或者，可以进行使用纯水或碳酸水的超音波洗涤。在本实施方式中，进行使用纯水或碳酸水的超音波洗涤。
接着，也可以进行第三加热处理。作为第三加热处理，可以利用第一加热处理条件。另外，有时可以不一定需要进行第三加热处理。在本实施方式中，不进行第三加热处理。
通过进行上述处理，可以减少杂质浓度。再者，可以减少氧化物406a中及氧化物406b中的水分浓度及氢浓度。
接着，形成氧化物406c1。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成氧化物406c1。尤其优选利用溅射法形成膜。作为将成为氧化物406c的氧化物406c1，优选形成其组成与氧化物406b相同的氧化物。其组成相等或近似的氧化物406b和氧化物406c可以具有相等的电子亲和势或其电子亲和势的差异小。因此，可以减少氧化物406b和氧化物406c的界面态密度。通过减少界面态密度，可以防止晶体管1000的通态电流的减小。
例如，在作为氧化物406c1及氧化物406b1使用In-M-Zn氧化物时，优选以氧化物406c1的金属元素的原子比例与氧化物406b1几乎相同的方式形成氧化物。具体而言，在采用溅射法的情况下，优选使用各金属元素的原子个数比相同的靶材。此外，作为溅射气体，可以使用氧和氩的混合气体，溅射气体中的氧比例为0％以上，优选为80％以上，更优选为100％。
在本实施方式中，通过溅射法使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材形成氧化物406c1。溅射气体中的氧比例为100％。
优选在上述条件下形成氧化物406c1，此时能够向氧化物406a、氧化物406b及绝缘体402添加过剩氧。
接着，在氧化物406c1上形成绝缘体412a。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体412a(参照图12A至图12C)。
在此，可以进行第四加热处理。作为该加热处理，可以利用第一加热处理条件。通过该加热处理，能够减少绝缘体412a中的水分浓度及氢浓度。另外，有时可以不一定需要进行第四加热处理。在本实施方式中，不进行第四加热处理。
接着，形成将成为导电体404的导电体。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成将成为导电体404的导电体。
导电体404可以为多层膜。例如，通过作为将成为导电体404的导电体，在与上述氧化物406c1同样的条件沉积氧化物，由此可以对绝缘体412a添加氧。注意，添加到绝缘体412a的氧被用作过剩氧。
接着，在该氧化物上通过溅射法形成导电体。其结果是，降低该氧化物的电阻值，由此该氧化物可以为导电体。可以将该氧化物称为OC(Oxide Conductor)电极。可以在该OC电极上的导电体上通过溅射法等还形成导电体。
在本实施方式中，作为将成为导电体404a的导电体通过溅射法形成氮化钛，作为将成为导电体404b的导电体通过溅射法形成钨。
在此，可以进行第五加热处理。作为该加热处理，可以采用第一加热处理条件。另外，有时可以不一定需要进行第五加热处理。在本实施方式中，不进行第五加热处理。
通过光刻法对将成为导电体404a的导电体、将成为导电体404b的导电体进行加工，形成导电体404a、导电体404b(参照图13A至图13C)。
接着，也可以沉积将成为绝缘体418的氧化物。将成为绝缘体418的氧化物优选使用金属氧化物形成，该金属氧化物可以利用溅射法、CVD法、MBE法、PLD法或ALD法等沉积。例如，通过利用ALD法沉积氧化铝，可以在导电体404的顶面及侧面形成针孔少且厚度均匀的将成为绝缘体418的氧化物，所以可以防止导电体404的氧化。在本实施方式中，通过ALD法沉积氧化铝。
接着，通过光刻法对将成为绝缘体418、绝缘体412a及氧化物406c1的氧化物进行加工，形成绝缘体418、绝缘体412及氧化物406c。这样形成的绝缘体412和氧化物406c的界面几乎不受到损伤，所以是优选的。
在此，在沟道长度方向上，绝缘体418的端部、绝缘体412的端部及氧化物406c的端部对齐，并位于阻挡膜417a1及阻挡膜417a2上。在沟道宽度方向上，绝缘体418的端部、绝缘体412的端部及氧化物406c的端部对齐，并位于绝缘体402上(参照图14A至图14C)。
接着，形成绝缘体410。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体410。或者，可以使用旋涂法、浸渍法、液滴喷射法(喷墨法等)、印刷法(丝网印刷、胶版印刷等)、刮刀(doctor knife)法、辊涂(roll coater)法或帘式涂布(curtain coater)法等形成。
可以以具有平坦顶面的方式形成绝缘体410。例如，在成膜刚结束后，绝缘体410的顶面可以具有平坦性。或者，例如，在成膜后，可以从顶面去除绝缘体等以使绝缘体410的顶面平行于衬底背面等基准面，而绝缘体410具有平坦性。将这种处理称为平坦化处理。平坦化处理的例子包括CMP处理、干蚀刻处理。但是，绝缘体410的顶面也可以不具有平坦性。
接着，在绝缘体410上形成绝缘体420。绝缘体420优选使用金属氧化物形成，该金属氧化物可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
当作为绝缘体420通过使用氧等离子体的溅射法形成氧化铝时，可以对绝缘体410添加氧。被添加的氧在绝缘体410中被用作过剩氧。
绝缘体420也可以具有多层结构。例如，多层结构可以以如下方式形成：利用溅射法形成氧化铝，且利用ALD法在该氧化铝上形成氧化铝。或者，多层结构可以以如下方式形成：利用ALD法形成氧化铝，且利用溅射法在该氧化铝上形成氧化铝。
在此，可以进行第六加热处理。作为该加热处理，可以利用第一加热处理条件。在本实施方式中，在氧气氛下以350℃进行第六加热处理1小时。
通过上述步骤，可以制造包括晶体管1000的半导体装置(参照图1A至图1C)。
(实施方式3)
在本实施方式中，参照图17、图18、图19、图20、图21以及图22说明半导体装置的一个实施方式。
[存储装置1]
图17及图18所示的半导体装置包括晶体管300、晶体管200及电容器100。
晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管200的关态电流小，所以通过将晶体管200用于存储装置，可以长期保持存储数据。换言之，由于这种存储装置不需要刷新工作或刷新工作的频度极低，所以可以充分降低功耗。
在图17及图18中，布线3001与晶体管300的源极电连接。布线3002与晶体管300的漏极电连接。布线3003与晶体管200的源极和漏极中的一个电连接。布线3004与晶体管200的第一栅极电连接。布线3006与晶体管200的第二栅极电连接。晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接。布线3005与电容器100的另一个电极电连接。
图17及图18所示的半导体装置各自具有能够保持晶体管300的栅极的电位的特征，由此可以如下所示那样进行数据的写入、保持以及读出。
对数据的写入及保持进行说明。首先，将布线3004的电位设定为使晶体管200开启的电位，而使晶体管200开启。由此，布线3003的电位供应到连接有晶体管300的栅极及电容器100的一个电极彼此电连接的节点FG。换言之，对晶体管300的栅极供应规定的电荷(写入)。这里，供应赋予不同电位电平的两种电荷(以下，称为低电平电荷、高电平电荷)中的一个。然后，通过将布线3004的电位设定为使晶体管200关闭的电位，而使晶体管200关闭。由此，电荷保持在节点FG(保持)。
在晶体管200的关态电流较小时，节点FG的电荷被长时间保持。
接着，对数据的读出进行说明。在对布线3001供应规定的电位(恒电位)的状态下对布线3005供应适当的电位(读出电位)，由此布线3002的电位根据保持在节点FG的电荷量而变化。这是因为:在作为晶体管300使用n沟道型晶体管的情况下，对晶体管300的栅极施加高电平电荷时的外观上的阈值电压Vth_H低于对晶体管300的栅极施加低电平电荷时的外观上的阈值电压Vth_L。在此，外观上的阈值电压是指为了使晶体管300成为“导通状态”而需要的布线3005的电位。由此，通过将布线3005的电位设定为Vth_H与Vth_L之间的电位V0，可以辨别供应到节点FG的电荷。例如，在写入时节点FG被供应高电平电荷，并且布线3005的电位为V0(>Vth_H)的情况下，晶体管300成为“导通状态”。另一方面，在写入时节点FG被供应低电平电荷的情况下，即便布线3005的电位为V0(<Vth_L)，晶体管300也保持“非导通状态”。因此，通过辨别布线3002的电位，可以读出节点FG所保持的数据。
〈半导体装置1的结构〉
如图17所示，本发明的一个实施方式的半导体装置包括晶体管300、晶体管200、电容器100。晶体管200设置在晶体管300的上方，电容器100设置在晶体管300及晶体管200的上方。
晶体管300设置在衬底311上，并包括导电体316、绝缘体315、衬底311的一部分的半导体区域313、以及被用作源区域及漏区域的低电阻区域314a及314b。
在本实施方式的说明中，晶体管300为n沟道型晶体管，但是晶体管300可以为p沟道型晶体管或n沟道型晶体管。
半导体区域313的形成沟道的区域、其附近的区域、被用作源区域及漏区域的低电阻区域314a及314b等优选包含硅类半导体等半导体，更优选包含单晶硅。另外，也可以包含包括锗(Ge)、硅锗(SiGe)、砷化镓(GaAs)、镓铝砷(GaAlAs)等的材料。可以包含对晶格施加应力改变晶面间距而控制有效质量的硅。此外，晶体管300也可以是使用GaAs和GaAlAs等的高电子迁移率晶体管(high electron mobility transistor：HEMT)。
低电阻区域314a及314b除了包含用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
被用作栅电极的导电体316可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料形成。
另外，通过根据导电体的材料决定功函数，可以调整阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等。此外，为了确保导电体的导电性和嵌入性，作为导电体优选使用钨、铝等金属材料的叠层。尤其是，在耐热性方面上优选使用钨。
注意，图17所示的晶体管300的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法可以使用适当的晶体管。
以覆盖晶体管300的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
绝缘体320、绝缘体322、绝缘体324及绝缘体326例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝或氮化铝等形成。
绝缘体322也可以被用作去除因设置在绝缘体322下方的晶体管300等而产生的台阶的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
绝缘体324优选使用能够防止氢及杂质从衬底311或晶体管300等扩散到形成有晶体管200的区域中的具有阻挡性的膜形成。
作为对氢具有阻挡性的膜的例子，可以举出通过CVD法形成的氮化硅。有时氢扩散到晶体管200等具有氧化物半导体的半导体元件中导致该半导体元件的特性下降。因此，优选在晶体管200与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)测量。例如，在TDS分析中的50℃至500℃的范围内，当利用换算为氢原子的绝缘体324的每个面积的氢量时，从绝缘体324脱离的氢量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。当将介电常数低的材料用于层间膜时，可以减少布线之间的寄生电容。
在绝缘体320、绝缘体322、绝缘体324及绝缘体326中设置有与电容器100或晶体管200电连接的导电体328、导电体330等。另外，导电体328及导电体330被用作插头或布线。有时由同一附图标记表示被用作插头或布线的导电体的多个结构。此外，在本说明书等中，布线、与布线电连接的插头也可以是一个构成要素。也就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(例如，导电体328及导电体330)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层结构或叠层结构。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
也可以在绝缘体326及导电体330上设置布线层。例如，在图17中，依次层叠有绝缘体350、绝缘体352及绝缘体354。另外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作插头或布线。此外，导电体356可以使用与导电体328及导电体330同样的材料形成。
另外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体形成。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以由阻挡层分离晶体管300与晶体管200，从而可以抑制氢从晶体管300扩散到晶体管200中。
注意，作为对氢具有阻挡性的导电体，例如可以使用氮化钽等。通过层叠氮化钽和导电性高的钨，可以在保持作为布线的导电性的状态下抑制氢从晶体管300扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
也可以在绝缘体350及导电体356上设置布线层。例如，在图17中，依次层叠有绝缘体360、绝缘体362及绝缘体364。另外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366被用作插头或布线。此外，导电体366可以使用与导电体328及导电体330同样的材料形成。
另外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体形成。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以由阻挡层分离晶体管300与晶体管200，从而可以抑制氢从晶体管300扩散到晶体管200中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图17中，依次层叠有绝缘体370、绝缘体372及绝缘体374。另外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376被用作插头或布线。此外，导电体376可以使用与导电体328及导电体330同样的材料形成。
另外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体形成。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以由阻挡层分离晶体管300与晶体管200，从而可以抑制氢从晶体管300扩散到晶体管200中。
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图17中，依次层叠有绝缘体380、绝缘体382及绝缘体384。另外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386被用作插头或布线。此外，导电体386可以使用与导电体328及导电体330同样的材料形成。
另外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体形成。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380的开口中形成对氢具有阻挡性的导电体。通过采用该结构，可以由阻挡层分离晶体管300与晶体管200，从而可以抑制氢从晶体管300扩散到晶体管200中。
在绝缘体384上，依次层叠有绝缘体210、绝缘体212、绝缘体214及绝缘体216。作为绝缘体210、绝缘体212、绝缘体214和绝缘体216中的任何一个，优选使用对氧及氢具有阻挡性的材料。
绝缘体210及214例如优选使用防止氢及杂质从衬底311或形成有晶体管300的区域等扩散到形成有晶体管200的区域中的具有阻挡性的膜形成。因此，绝缘体210及214可以使用与绝缘体324同样的材料形成。
作为对氢具有阻挡性的膜的例子，可以举出通过CVD法形成的氮化硅。有时氢扩散到晶体管200等具有氧化物半导体的半导体元件中导致该半导体元件的特性下降。因此，优选在晶体管200与晶体管300之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是氢的脱离量少的膜。
例如，作为对于氢具有阻挡性的膜，绝缘体210及214优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝具有防止氧及导致晶体管的电特性变动的氢、水分等杂质的透过的高阻挡效果。因此，在晶体管的制造工序中及制造工序之后，使用氧化铝而可以防止氢、水分等杂质混入晶体管200中。另外，可以抑制氧从晶体管200中的氧化物释放。因此，氧化铝适合用作晶体管200的保护膜。
例如，绝缘体212及216可以使用与绝缘体320同样的材料形成。当使用由介电常数相对低的材料形成层间膜时，可以减少布线之间的寄生电容。例如，作为绝缘体212及216，可以使用氧化硅膜或氧氮化硅膜等。
在绝缘体210、212、214及216中设置有导电体218及包括在晶体管200中的导电体(导电体205)等。此外，导电体218被用作与电容器100或晶体管300电连接的插头或布线。导电体218可以使用与导电体328及330同样的材料形成。
尤其是，导电体218的与绝缘体210及214接触的一部分优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管300与200完全分离。其结果是，可以抑制氢从晶体管300扩散到晶体管200中。
在绝缘体216的上方设置有晶体管200。另外，例如，作为晶体管200的结构，可以采用上述实施方式所说明的半导体装置所包括的晶体管的结构。注意，图17的晶体管200只是一个例子，不局限于该结构，根据电路结构或驱动方法可以使用适当的晶体管。
在晶体管200的上方设置绝缘体280。在绝缘体280中，优选形成过剩氧区域。尤其是，在将氧化物半导体用于晶体管200的情况下，当在晶体管200附近的层间膜等中设置具有过剩氧区域的绝缘体时，晶体管200所包括的氧化物230中的氧空位得到降低，而可以提高可靠性。覆盖晶体管200的绝缘体280也可以被用作覆盖其下方的凹凸形状的平坦化膜。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使一部分的氧脱离的氧化物是指在TDS分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为3.0×1020atoms/cm3以上的氧化物膜。另外，上述TDS分析中的膜的表面温度优选为100℃以上且700℃以下，或者100℃以上且500℃以下。
例如，作为这种材料，优选使用包含氧化硅或氧氮化硅的材料。另外，可以使用金属氧化物。注意，在本说明书中，“氧氮化硅”是指在其组成中氧含量多于氮含量的材料，“氮氧化硅”是指在其组成中氮含量多于氧含量的材料。
在绝缘体280上设置有绝缘体282。作为绝缘体282优选使用对氧或氢具有阻挡性的材料。因此，绝缘体282可以使用与绝缘体214同样的材料形成。例如，作为绝缘体282优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝具有防止氧及导致晶体管的电特性变动的氢、水分等杂质的透过的高阻挡效果。因此，在晶体管的制造工序中及制造工序之后，使用氧化铝而可以防止氢、水分等杂质混入晶体管200中。另外，可以抑制氧从晶体管200中的氧化物释放。因此，氧化铝适合用作晶体管200的保护膜。
在绝缘体282上设置有绝缘体286。绝缘体286可以使用与绝缘体320同样的材料形成。当作为该绝缘膜使用由介电常数相对低的材料形成的层间膜时，可以减少布线之间的寄生电容。例如，作为绝缘体286，可以使用氧化硅膜或氧氮化硅膜等。
在绝缘体220、222、224、280、282及286中设置有导电体246及导电体248等。
导电体246及248被用作与电容器100、晶体管200或晶体管300电连接的插头或布线。导电体246及248可以使用与导电体328及330同样的材料形成。
在晶体管200的上方设置有电容器100。电容器100包括导电体110、导电体120及绝缘体130。
此外，也可以在导电体246及248上设置导电体112。导电体112被用作与电容器100、晶体管200或晶体管300电连接的插头或者布线。导电体110被用作电容器100的一个电极。可以同时形成导电体112及导电体110。
导电体112及导电体110可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或包含上述元素中的任意元素作为成分的金属氮化物膜(例如，氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等形成。或者，可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在图17中，导电体112及导电体110具有单层结构，但是本发明的一个实施方式不局限于此，也可以使用两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成与具有阻挡性的导电体以及导电性高的导电体之间的紧密性高的导电体。
在导电体112及110上作为电容器100的介电质设置绝缘体130。绝缘体130例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝、氮化铝、氧化铪、氧氮化铪、氮氧化铪、氮化铪等，并具有叠层结构或单层结构。
例如，作为绝缘体130优选使用氧氮化硅等绝缘耐压高的材料。在具有该结构的电容器100中，由于包括绝缘体130，所以可以提高绝缘耐压力，而可以抑制电容器100的静电破坏。
在绝缘体130上以与导电体110重叠的方式设置导电体120。导电体120可以使用金属材料、合金材料、金属氧化物材料等导电材料形成。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体120时，可以使用低电阻金属材料的Cu(铜)或Al(铝)等。
在导电体120及绝缘体130上设置有绝缘体150。绝缘体150可以使用与绝缘体320同样的材料形成。绝缘体150可以被用作覆盖其下方的凹凸形状的平坦化膜。
以上是对结构实例的说明。通过采用本结构，可以在具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的半导体装置。
<存储装置1的变形例1>
图18示出本实施方式的变形例。图18与图17的不同之处在于晶体管300的结构。
在图18所示的晶体管300中，形成沟道的半导体区域313(衬底311的一部分)具有凸部。另外，以隔着绝缘体315覆盖半导体区域313的侧面及顶面的方式设置导电体316。另外，导电体316可以使用调整功函数的材料形成。因为利用半导体衬底的凸部，所以具有这种结构的晶体管300也被称为FIN型晶体管。另外，也可以以与凸部的顶面接触的方式设置用作用来形成凸部的掩模的绝缘体。虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来形成具有凸部的半导体膜。
以上是对变形例的说明。通过采用本结构，可以在具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的半导体装置。
<存储装置1的变形例2>
图19示出存储装置的变形例的一个例子。图19与图17及图18的不同之处在于：电容器100的配置等。
图19所示的电容器100可以在与晶体管200同一工序形成。图19所示的电容器100包括阻挡层122、导电体120、绝缘体250、氧化物230c、阻挡层245b及导电体240b。导电体120及导电体240b被用作电容器100的电极。阻挡层245b、氧化物230c及绝缘体250被用作电容器100的电介质。阻挡层122具有防止导电体120的氧化的功能。
导电体120与导电体404是相同的层，并可以在同一工序形成。阻挡层122与绝缘体418是相同的层，并可以在同一工序形成。就是说，可以缩减工序，因此可以提高生产率。
通过使用图19所示的结构，可以在同一工序形成晶体管200和电容器100，从而可以缩短工序。
通过采用本结构，可以在具有包含氧化物半导体的晶体管的存储装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的存储装置。
以上是对变形例的说明。通过采用本结构，可以在具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的半导体装置。
<存储单元阵列的结构>
图20示出本实施方式的存储单元阵列的一个例子。通过将图17及图18所示的半导体装置配置为矩阵状，可以构成存储单元阵列。图20是将图18所示的半导体装置配置为矩阵状时的行的一部分的截面图。
在图20中，在同一行中设置包括晶体管300、晶体管200及电容器100的半导体装置、以及包括晶体管340、晶体管201及电容器101的半导体。
如图20所示，存储单元阵列包括多个晶体管(在附图中晶体管200及201)。
注意，当将存储单元设置为阵列状时，在读出操作中必须读出所希望的存储单元的数据。例如，在是NOR型存储单元阵列的情况下，通过使不读出数据的存储单元的晶体管300关闭，能够仅读出所希望的存储单元中的数据。在此情况下，可以对布线3005供应不管施加到节点FG的电荷如何都使晶体管300关闭的电位，即低于Vth_H的电位。或者，例如，在是NAND型存储单元阵列的情况下，通过使不读出数据的存储单元的晶体管300开启，能够仅读出所希望的存储单元中的数据。在此情况下，可以对与不读出数据的存储单元连接的布线3005供应不管施加到节点FG的电荷如何都使晶体管300开启的电位，即高于Vth_L的电位。
[存储装置2]
图21示出使用本发明的一个实施方式的半导体装置的存储装置的例子。
图21所示的存储装置除了包括图17所示的包括晶体管200、晶体管300及电容器100的半导体装置以外还包括晶体管345。
晶体管345可以控制晶体管200的第二栅极电压。例如，晶体管345的第一栅极及第二栅极与源极处于二极管连接，晶体管345的源极与晶体管200的第二栅极连接。当在该结构中保持晶体管200的第二栅极的负电位时，晶体管345的第一栅极与源极间的电压及第二栅极与源极间的电压为0V。在晶体管345中，由于第二栅极电压及第一栅极电压为0V时的漏极电流非常小，所以即使没有向晶体管200及345供应电源，也可以长时间保持晶体管200的第二栅极的负电位。由此，包括晶体管200及345的存储装置可以长期间保持存储数据。
在图21中，布线3001与晶体管300的源极电连接。布线3002与晶体管300的漏极电连接。布线3003与晶体管200的源极和漏极中的一个电连接。布线3004与晶体管200的第一栅极电连接。布线3006与晶体管200的第二栅极电连接。晶体管300的栅极及晶体管200的源极和漏极中的另一个与电容器100的一个电极电连接。布线3005与电容器100的另一个电极电连接。布线3007与晶体管345的源极电连接。布线3008与晶体管345的第一栅极电连接。布线3009与晶体管345的第二栅极电连接。布线3010与晶体管345的漏极电连接。布线3006、3007、3008及3009彼此电连接。
图21所示的存储装置具有能够保持晶体管300的栅极的电位的特征，由此可以如下所示那样进行数据的写入、保持以及读出。
通过将图21所示的存储装置与图17所示的存储装置同样地配置为矩阵状，可以形成存储单元阵列。注意，一个晶体管345可以控制晶体管200的第二栅极电压。因此，晶体管345的个数可以少于晶体管200。
<存储装置2的结构>
晶体管345与晶体管200形成在相同的层中，由此可以同时制造它们。晶体管345包括：被用作第一栅电极的导电体460(包括导电体460a及导电体460b)；被用作第二栅电极的导电体405(包括导电体405a及导电体405b)；与导电体460接触的阻挡层470；被用作栅极绝缘层的绝缘体220、222、224及绝缘体450；包括沟道形成区域的氧化物430c；被用作源极和漏极中的一个的导电体440a、氧化物431a及431b；以及被用作源极和漏极中的另一个的导电体440a、导电体440b、氧化物432a及432b；以及阻挡层445(阻挡层445a及阻挡层445b)。
在晶体管345中，导电体405位于与导电体205相同的层。氧化物431a及432a位于与氧化物230a相同的层，氧化物431b及432b位于与氧化物230b相同的层。导电体440位于与导电体240相同的层。氧化物430c位于与氧化物230c相同的层。绝缘体450位于与绝缘体250相同的层。导电体460位于与导电体260相同的层。阻挡层470位于与阻挡层270相同的层。
与氧化物230等同样，在被用作晶体管345的活性层的氧化物430c中，减少了氧空位和氢或水等杂质。因此，可以使晶体管345的阈值电压大于0V，减少关态电流，使第二栅极电压及第一栅极电压为0V时的漏极电流非常小。
对在将大型衬底分割成半导体元件而得到芯片形状的多个半导体装置时设置的切割线(也称为分割线、分断线或截断线)进行说明。在分割方法的一个例子中，例如，首先在衬底上形成用来分断半导体元件的槽(切割线)之后，沿着切割线截断衬底，得到被分断的多个半导体装置。例如，图21是切割线附近的结构500的截面图。
例如，如结构500所示，在与形成在包括晶体管200或晶体管345的存储单元的边缘的切割线重叠的区域附近，在绝缘体280、224、222、220及216中设置开口。此外，以覆盖绝缘体280、224、222、220及216的侧面的方式设置绝缘体282。
由此，在该开口中，绝缘体222及214与绝缘体282接触。此时，通过使用与绝缘体282相同的材料及相同的方法形成绝缘体222和214中的至少一个，可以提高它们之间的紧密性。例如，可以使用氧化铝。
通过采用该结构，可以由绝缘体210、222及282包围绝缘体280、晶体管200及345。由于绝缘体210、222及282具有抑制氧、氢及水的扩散的功能，所以即使在本实施方式中将衬底分割为设置有多个半导体元件的电路区域来形成多个芯片，也可以防止从截断的衬底的侧面方向混入氢或水等杂质且该杂质扩散到晶体管200或晶体管345。
另外，在该结构中，可以防止绝缘体280中的过剩氧扩散到绝缘体282及222的外部。因此，绝缘体280中的过剩氧高效地被供应到晶体管200或345中的形成沟道的氧化物中。该氧可以减少在晶体管200或晶体管345中形成沟道的氧化物的氧空位。由此，可以使在晶体管200或晶体管345中的形成沟道的氧化物成为缺陷态密度低且具有稳定的特性的氧化物半导体。也就是说，可以抑制晶体管200或晶体管345的电特性变动，而可以提高可靠性。
<存储装置2的变形例1>
图22示出本实施方式的变形例。图22的存储装置与图21的存储装置的不同之处在于：晶体管345的结构。
在图22所示的晶体管345中，导电体440a、导电体441a、导电体440b及导电体441b设置在与导电体405同一层中。就是说，在晶体管345中，源电极或漏电极可以与第二栅电极同时设置。
以上是对变形例的说明。通过采用本结构，可以在具有包含氧化物半导体的晶体管的半导体装置中抑制电特性变动且提高可靠性。可以提供一种通态电流大的包含氧化物半导体的晶体管。可以提供一种关态电流小的包含氧化物半导体的晶体管。可以提供一种低功耗的半导体装置。
(实施方式4)
在本实施方式中，使用图23A和图23B、图24A和图24B对半导体装置的一个实施方式进行说明。
〈半导体晶片、芯片〉
图23A是示出进行切割处理之前的衬底711的俯视图。作为衬底711，例如可以使用半导体衬底(也称为“半导体晶片”)。在衬底711上设置有多个电路区域712。在电路区域712中，也可以设置本发明的一个实施方式的半导体装置等。
多个电路区域712的每一个都被分离区域713围绕。将分离线(也称为“切割线”)714设定在与分离区域713重叠的位置。可以沿着分离线714将衬底711切割成包括电路区域712的芯片715。图23B示出芯片715的放大图。
另外，也可以在分离区域713中设置导电层或半导体层等。通过在分离区域713中设置导电层或半导体层等，可以缓和可能在切割工序中产生的ESD，而防止切割工序的成品率下降。一般来说，为了冷却衬底、去除刨花、防止带电等，在将溶解有碳酸气体等以降低了其电阻率的纯水供应到切削部的同时进行切割工序。通过在分离区域713中设置导电层或半导体层等，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。另外，可以以高生产率制造半导体装置。
〈电子构件〉
参照图24A及图24B对使用芯片715的电子构件的例子进行说明。注意，电子构件也被称为半导体封装或IC用封装。电子构件根据端子取出方向和端子的形状等有多个规格和名称等。
在组装工序(后工序)中组合上述实施方式所示的半导体装置与该半导体装置之外的构件，来完成电子构件。
参照图24A所示的流程图对后工序进行说明。在前工序中，在衬底711上形成本发明的一个实施方式的半导体装置等之后，进行研磨该衬底711的背面(没有形成半导体装置等的面)的背面研磨工序(步骤S721)。当因研磨而衬底711变薄时，可以实现电子构件的小型化。
接着，在切割工序(dicing step)(步骤S722)中，将衬底711分成多个芯片715。然后，在芯片接合工序(die bonding step)(步骤S723)中，将切割的芯片715接合于引线框架上。为了在芯片接合工序中接合芯片与引线框架，根据产品适当地选择合适的方法，如利用树脂的接合或利用胶带的接合等。另外，也可以对中介层衬底(interposer substrate)接合芯片715代替引线框架。
接着，进行将引线框架的引线与芯片715上的电极通过金属细线(wire)电连接的引线键合(wire bonding)工序(步骤S724)。作为金属细线可以使用银线或金线。此外，例如，引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
进行由环氧树脂等密封被引线键合的芯片715的模塑(molding)工序(步骤S725)。通过进行模塑封工序，使电子构件的内部被树脂填充，可以保护将芯片715与引线连接的金属细线免受机械外力的影响，还可以降低因水分或灰等尘而导致的特性劣化(可靠性的降低)。
接着，在引线电镀工序(步骤S726)中，对引线框架的引线进行电镀处理。通过该电镀处理可以防止引线生锈，而在后面工序中将芯片安装于印刷电路板时，可以更加确实地进行焊接。然后，在形成工序(步骤S727)中，进行引线的切断及成型加工。
接着，对封装表面进行印字(marking)工序(步骤S728)。例如，在调查外观形状的优劣或工作故障的有无的检验工序(步骤S729)之后，完成电子构件。
图24B是示出完成的电子构件的透视示意图。图24B是示出作为电子构件的一个例子的四侧引脚扁平封装(QFP)的透视示意图。图24B所示的电子构件750包括引线755及芯片715。电子构件750也可以包括多个芯片715。
图24B的电子构件750例如安装于印刷电路板752上。在印刷电路板752设置上彼此组合而电连接的多个电子构件750，由此完成安装有电子构件的电路板(电路板754)。完成的电路板754被设置在电子设备等中。
(实施方式5)
<电子设备>
本发明的一个实施方式的半导体装置可以应用于各种电子设备。图25A至图25F示出使用本发明的一个实施方式的半导体装置的电子设备的具体例子。
图25A示出汽车的一个例子的外观图。汽车2980包括车体2981、车轮2982、仪表盘2983及灯2984等。另外，汽车2980具有天线、电池等。
图25B所示的信息终端2910在框体2911中包括显示部2912、麦克风2917、扬声器部2914、照相机2913、外部连接部2916及操作开关2915等。显示部2912设置有使用柔性衬底的显示面板及触摸屏。另外，信息终端2910在框体2911的内侧具有天线、电池等。信息终端2910例如可以被用作智能手机、移动电话、平板信息终端、平板电脑或电子书阅读器终端等。
图25C所示的笔记本型个人计算机2920包括框体2921、显示部2922、键盘2923及指向装置2924等。另外，笔记本型个人计算机2920在框体2921的内侧具有天线、电池等。
图25D所示的摄像机2940包括框体2941、框体2942、显示部2943、操作开关2944、透镜2945及连接部2946等。操作开关2944及透镜2945设置在框体2941中，显示部2943设置在框体2942中。另外，摄像机2940在框体2941的内侧具有天线、电池等。并且，框体2941和框体2942由连接部2946连接，由连接部2946可以改变框体2941和框体2942之间的角度。另外，可以根据框体2942与框体2941所形成的角度而改变显示在显示部2943中的图像的方向并切换图像的显示/非显示。
图25E示出手镯型信息终端的一个例子。信息终端2950包括框体2951及显示部2952等。另外，信息终端2950在框体2951的内侧具有天线、电池等。显示部2952由具有曲面的框体2951支撑。因为显示部2952具备使用柔性衬底形成的显示面板，所以可以提供一种具有柔性、轻量且方便性良好的信息终端2950。
图25F示出手表型信息终端的一个例子。信息终端2960包括框体2961、显示部2962、腕带2963、表扣2964、操作开关2965、输入/输出端子2966等。另外，信息终端2960在框体2961的内侧具有天线、电池等。信息终端2960可以执行移动电话、电子邮件、文章的阅读及编写、音乐播放、网络通讯、电脑游戏等各种应用程序。
显示部2962的显示面弯曲，能够沿着弯曲的显示面进行图像显示。另外，显示部2962具备触摸传感器，可以用手指或触屏笔等触摸屏幕来进行操作。例如，通过触摸显示于显示部2962的图标2967，可以启动应用程序。利用操作开关2965可以执行时刻设定、电源开关、无线通讯的开关、静音模式的设置及取消、省电模式的设置及取消等各种功能。例如，通过利用组装在信息终端2960中的操作系统，也可以设定操作开关2965的功能。
另外，信息终端2960可以执行依据通信标准的近距离无线通讯。例如，通过与可无线通讯的耳麦通信，可以进行免提通话。另外，信息终端2960具备输入/输出端子2966，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过输入/输出端子2966进行充电。另外，充电动作也可以利用无线供电进行，而不通过输入/输出端子2966进行。
例如，使用本发明的一个实施方式的半导体装置的存储装置可以在长期间保持上述电子设备的控制数据和控制程序等。通过使用本发明的一个实施方式的半导体装置，可以实现高可靠性的电子设备。
本实施方式可以与其他实施方式或实施例等所记载的结构适当地组合而实施。
[实施例]
在实施例中，制造图1A至图1C所示的本发明的一个实施方式的半导体装置所包括的晶体管1000(样品A)。另外，制造其中氧化物406b(S2)的组成和氧化物406c(S3)的组成不同的比较晶体管(样品B)。进行各晶体管的电特性的测量及可靠性测试。
在制造晶体管1000时，通过热氧化法在p型硅单晶片上形成厚度为400nm的氧化硅膜。接着，通过溅射法形成厚度为40nm的第一氧化铝膜。接着，通过CVD法在该第一氧化铝膜上形成厚度为150nm的第一氧氮化硅膜。
接着，通过溅射法在第一氧氮化硅膜上形成厚度为35nm的第一钨膜。接着，通过光刻法对第一钨膜进行加工，由此形成包括第一钨膜的硬掩模。
接着，对第一氧氮化硅膜进行加工，形成到达第一氧化铝膜的槽。通过溅射法在该槽中形成第一氮化钽膜，通过ALD法及CVD法在第一氮化钽膜上形成第一氮化钛膜以及第二钨膜。接着，通过第一CMP处理，直到第一氧氮化硅膜的顶面露出为止对第二钨膜、第一氮化钛膜、第一氮化钽膜及第一钨膜进行抛光，在槽中埋入第二钨膜、第一氮化钛膜及第一氮化钽膜，由此形成布线层及第二栅电极。
接着，通过CVD法形成厚度为10nm的第二氧氮化硅膜。通过ALD法形成厚度为20nm的氧化铪膜。通过CVD法形成厚度为30nm的第三氧氮化硅膜。第二氧氮化硅膜、氧化铪膜及第三氧氮化硅膜被用作第二栅极绝缘膜。接着，进行第一加热处理。在包含氮的气氛下以400℃进行第一加热处理1小时，接着在包含氧的气氛下以400℃进行1小时的另一个处理。
接着，作为第一氧化物(S1)通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。S1的形成条件为如下：使用原子个数比为In:Ga:Zn＝1:3:4的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为200℃。
接着，作为第二氧化物(S2)，通过溅射法在S1上形成厚度为20nm的In-Ga-Zn氧化物。S2的形成条件为如下：使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材；氩气体流量为40sccm；氧气体流量为5sccm；压力为0.7Pa；衬底温度为130℃。注意，以不暴露于大气的方式连续地形成S1及S2。
接着，进行第二加热处理。作为第二加热处理，在包含氮的气氛下以400℃进行1小时的处理，然后在包含氧的气氛下以400℃进行1小时的另一个处理。
接着，通过溅射法在S2上形成厚度为20nm的第二氮化钽膜。接着，通过ALD法在第二氮化钽膜上形成厚度为5nm的第二氧化铝膜。接着，通过溅射法在第二氧化铝膜上形成厚度为15nm的第三氮化钽膜。
接着，通过光刻法对第三氮化钽膜进行蚀刻。作为该蚀刻，利用干蚀刻法。
接着，通过光刻法形成抗蚀剂掩模，以该抗蚀剂掩模为蚀刻掩模对第三氮化钽膜、第二氧化铝膜及第二氮化钽膜依次进行蚀刻。接着，利用氧等离子体去除该抗蚀剂掩模，对被形成沟道的第二氧化铝膜进行蚀刻。接着，对S2及S1的不要部分依次进行蚀刻。作为该蚀刻，利用干蚀刻法。
对被形成沟道的部分的第二氮化钽膜进行蚀刻。在该蚀刻中，第二氧化铝膜上的第三氮化钽膜也被蚀刻。作为该蚀刻，利用干蚀刻法。
接着，形成S3。在样品A和样品B中，作为S3形成其组成互不相同的氧化物。就是说，在样品A中，作为第三氧化物(S3)，通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。S3的形成条件为如下：使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为130℃。
在样品B中，作为第三氧化物(S3)通过溅射法形成厚度为5nm的In-Ga-Zn氧化物。S3的形成条件为如下：使用原子个数比为In:Ga:Zn＝1:3:2的靶材；氧气体流量为45sccm；压力为0.7Pa；衬底温度为130℃。
然后，通过CVD法在S3上形成厚度为10nm的被用作第一栅极氧化膜的第四氧氮化硅膜。
接着，通过溅射法在第四氧氮化硅膜上形成厚度为10nm的第二氮化钛膜，通过溅射法在第二氮化钛膜上形成厚度为30nm的第三钨膜。连续地形成第二氮化钛膜和第三钨膜。
接着，通过光刻法依次对第三钨膜、第二氮化钛膜进行蚀刻来形成栅电极。在第三钨膜及第二氮化钛膜的蚀刻中利用干蚀刻法。
接着，通过ALD法形成厚度为7nm的第三氧化铝膜。衬底温度为250℃。
然后，通过光刻法对第三氧化铝膜、第四氧氮化硅膜的一部分以及S3的一部分进行蚀刻。作为该蚀刻，利用干蚀刻法。
接着，通过CVD法形成厚度为310nm的第五氧氮化硅膜。接着，进行第二CMP处理以对第五氧氮化硅膜进行抛光，使第五氧氮化硅膜的表面平坦化。
然后，通过溅射法在如下条件下在第五氧氮化硅膜上形成厚度为40nm的第四氧化铝膜：氩气体流量为25sccm，氧气体流量为25sccm；压力为0.4Pa；衬底温度为250℃。
接着，进行第四加热处理。在包含氧的气氛下以350℃进行第四加热处理1小时。
接着，通过CVD法形成厚度为100nm的第六氧氮化硅膜。
接着，通过溅射法形成厚度为90nm的第四钨膜。接着，通过CVD法形成厚度为130nm的氮化硅膜。
接着，将第四钨膜及氮化硅膜用作蚀刻掩模，通过光刻法形成到达第二钨膜(第二栅电极)的接触孔、到达第三钨膜(第一栅电极)的接触孔及到达第二氮化钽膜(源电极及漏电极)的接触孔。通过ALD法形成厚度为20nm的第三氮化钛膜，通过CVD法形成厚度为150nm的第五钨膜。
接着，通过第三CMP处理，对第五钨膜、第三氮化钛膜、氮化硅膜及第五钨膜进行抛光以到达第六氧氮化硅膜，由此在各接触孔中埋入第五钨膜、第三氮化钛膜来形成插头。
接着，通过溅射法形成厚度为50nm的第六钨膜。接着，通过光刻法对第六钨膜进行蚀刻，由此形成布线层。
接着，第四加热处理以250℃进行1小时。
接着，通过涂敷法形成厚度为1μm的光致抗蚀剂。接着，通过光刻法去除光致抗蚀剂的将成为测量端子(测量焊盘)的部分。
通过上述步骤，制造晶体管1000(样品A)及比较样品(样品B)。
接着，对晶体管1000和比较样品的电特性进行测量。样品A和样品B都是5英寸方的衬底，晶体管配置在衬底中。
对在源极和漏极间电压(以下，称为漏极电压Vd)为0.1V或1.2V下源极和栅极间电压(以下，称为栅极电压Vg)从-4.0V变化至+4.0V时的源极和漏极间电压(以下，称为漏极电流Id)的变化进行测量，由此进行晶体管1000和比较样品的电特性的测量。即，测量Id-Vg特性。以后，栅极电压Vg是指第一栅电极(顶栅电极)的电位。在本测量中，将第二栅电极(背栅电极)的电位设定为0V。将背栅电极的电位称为Vbg。在本测量中，对各衬底中的9个晶体管的Id-Vg特性进行测量。
样品A是本发明的一个实施方式的样品，该样品通过溅射法使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材形成S2及S3来制造。因此，S2及S3都包含比Ga原子多的In原子，S2及S3的组成相等或近似。
样品B是如下样品，即通过溅射法使用原子个数比为In:Ga:Zn＝4:2:4.1的靶材形成S2，并且通过溅射法使用原子个数比为In:Ga:Zn＝1:3:2的靶材形成S3来制造的。因此，S2和S3是其组成互不相同的氧化物。S2、In包含比Ga原子多的In原子，S3包含比In原子多的Ga原子。
图26A示出样品A中的晶体管1000的Id-Vg特性。图26B示出样品B中的晶体管的Id-Vg特性。样品A中的晶体管和样品B中的晶体管是常关闭的，且具有从关闭状态急剧切换为导通状态的良好特性。尤其是，样品A中的晶体管1000的Vsh与样品B中的晶体管的Vsh相比位于正侧，从样品A得到更好的结果。Vsh是指Id＝1×1012A时的Vg值。
接着，对样品A的一个晶体管1000、样品B的一个晶体管进行可靠性测试。作为可靠性测试之一，进行正偏压温度(+GBT)应力测试。+GBT应力测试是在晶体管的可靠性测试中最重要的可靠性测试之一。
+GBT应力测试在如下条件下进行：样品温度为125℃，Vg为+3.63V，Vd及Vs为0V，施加最大为1个小时(3600秒)的应力。在应力测试中途，从应力的施加开始经过100秒(0.028小时)、300秒(0.083小时)、600秒(0.17小时)、1000秒(0.28小时)、1800秒(0.5小时)、3600秒(1小时)时以125℃的温度进行Id-Vg特性测量。在该Id-Vg特性测量中，测量出在Vg从-3.3V变化至+3.3V时的注意，将第二栅电极的电位设定为0V。
在此，作为起因于应力的晶体管的电特性的变动量的指标，使用表示Ids的变化率的△Ids(％)及表示Vsh的经时变化的△Vsh(V)。Ids是在Vd为1.2V且Vg为3.3V时的Id。△Ids(％)是施加应力开始时的Ids与经过应力施加时的Ids之间的差异的变化率。△Vsh是施加应力开始时的Vsh与经过应力施加时的Vsh之间的差异。
图27A和图27B是样品A中的晶体管1000的△Ids及△Vsh的+GBT应力时间依赖性的图表。图27A是示出△Ids的应力时间依赖性的图表，即使在施加应力后经过1小时，变动率也在±10％以内。图27B是示出△Vsh的应力时间依赖性的图表，即使在施加应力后经过1小时，变动量也在±0.1V以内。
图28A和图28B是示出样品B中的晶体管的△Ids及△Vsh的+GBT应力时间依赖性的图表。图28A是示出△Ids的应力时间依赖性的图表，即使在施加应力后经过1小时，变动率也在±10％以内。图28B是示出△Vsh的应力时间依赖性的图表，在施加应力后经过100秒(0.028小时)时，变动量超过+0.1V。
如上所述，根据上述Id-Vg特性测量及+GBT应力测试的结果可知：晶体管1000具有良好的Id-Vg特性以及高可靠性，其中S2及S3包含比Ga原子多的In原子，S2及S3的组成相等或近似。
接着，对样品A进行长期可靠性测试。作为长期可靠性测试，连续进行+GBT应力测试132小时。图29A是示出△Ids的+GBT应力时间依赖性的图表，在经过114小时的应力时间后，变动率在±10％以内，即为+9.2％。图29B是示出△Vsh的+GBT应力时间依赖性的图表，即使在经过132小时的应力时间后，变动量也在±0.1V以内。
如上所述，根据长期可靠性测试的结果，确认到晶体管1000具有高可靠性，其中本发明的一个实施方式的S2及S3包含比Ga原子多的In原子，S2及S3的组成相等或近似。
接着，进行其他可靠性测试。就是说，进行+drain bias temperature(+DBT)应力测试、-back gate bias temperature(-BGBT)应力测试、+drain gate bias temperature(+DGBT)应力测试及-GBT应力测试。
+DBT应力测试在如下条件下进行：样品温度为125℃，Vg为0V，Vs为0V，Vbg为0V，Vd为+1.32V，施加最大为12小时的应力。
图30A是示出△Ids的应力时间依赖性的图表，图30B是示出△Vsh的应力时间依赖性的图表。样品A中的晶体管1000的△Ids的变动率在±10％以内，样品A中的晶体管1000的△Vsh的变动量在±0.1V以内。样品B中的晶体管的△Ids的变动率超过±10％，样品B中的晶体管的△Vsh的变动量也超过±0.1V。
-BGBT应力测试在如下条件下进行：样品温度为125℃，Vg为0V，Vs为0V，Vbg为-8V，Vd为0V，施加最大为12小时的应力。
图31A是示出△Ids的应力时间依赖性的图表，图31B是示出△Vsh的应力时间依赖性的图表。样品A中的晶体管1000的△Ids的变动率超过±10％。而样品A中的晶体管1000的△Vsh的变动量在±0.1V以内。样品B中的晶体管的△Ids的变动率超过±10％，样品B中的晶体管的△Vsh的变动量也超过±0.1V。
+DGBT应力测试在如下条件下进行：样品温度为125℃，Vg为+3.63V，Vs为0V，Vbg为0V，Vd为1.32V，施加最大为12小时的应力。
图32A是示出△Ids的应力时间依赖性的图表，图32B是示出△Vsh的应力时间依赖性的图表。样品A中的晶体管1000的△Ids的变动率超过±10％，而样品A中的晶体管1000的△Vsh的变动量在±0.1V以内。样品B中的晶体管的△Ids的变动率超过±10％，样品B中的晶体管的△Vsh的变动量也超过±0.1V。
-GBT应力测试在如下条件下进行：样品温度为125℃，Vg为-3.32V，Vs为0V，Vbg为0V，Vd为0V，施加最大为12小时的应力。
图33A是示出△Ids的应力时间依赖性的图表，图33B是示出△Vsh的应力时间依赖性的图表。样品A中的晶体管1000的△Ids的变动率在±10％以内，样品A中的晶体管1000的△Vsh的变动量也在±0.1V以内。样品B中的晶体管的△Ids的变动率超过±10％，样品B中的晶体管的△Vsh的变动量也超过±0.1V。
如上所述，在+DBT应力测试、-BGBT应力测试、+DGBT应力测试及-GBT应力测试中，确认到：晶体管1000具有高可靠性，其中本发明的一个实施方式的S2及S3包含比Ga原子多的In原子，S2及S3的组成相等或近似。
符号说明
100：电容器，101：电容器，110：导电体，112：导电体，120：导电体，122：阻挡层，130：绝缘体，150：绝缘体，200：晶体管，201：晶体管，205：导电体，210：绝缘体，212：绝缘体，214：绝缘体，216：绝缘体，218：导电体，220：绝缘体，222：绝缘体，224：绝缘体，230：氧化物，230a：氧化物，230b：氧化物，230c：氧化物，240：导电体，240b：导电体，245b：阻挡层，246：导电体，248：导电体，250：绝缘体，260：导电体，270：阻挡层，280：绝缘体，282：绝缘体，286：绝缘体，300：晶体管，301：绝缘体，302：绝缘体，303：绝缘体，310：导电体，310a：导电体，310b：导电体，311：衬底，313：半导体区域，314a：低电阻区域，314b：低电阻区域，315：绝缘体，316：导电体，320：绝缘体，322：绝缘体，324：绝缘体，326：绝缘体，328：导电体，330：导电体，340：晶体管，345：晶体管，350：绝缘体，352：绝缘体，354：绝缘体，356：导电体，360：绝缘体，362：绝缘体，364：绝缘体，366：导电体，370：绝缘体，372：绝缘体，374：绝缘体，376：导电体，380：绝缘体，382：绝缘体，384：绝缘体，386：导电体，400：衬底，401：绝缘体，402：绝缘体，404：导电体，404a：导电体，404b：导电体，405：导电体，405a：导电体，405b：导电体，406：氧化物，406a：氧化物，406a1：氧化物，406a2：氧化物，406a3：氧化物，406b：氧化物，406b1：氧化物，406b2：氧化物，406b3：氧化物，406c：氧化物，406c1：氧化物，406d：氧化物，408：绝缘体，408a：绝缘体，408b：绝缘体，410：绝缘体，411：导电体，411a：导电体，411a1：导电体，411a2：导电体，412：绝缘体，412a：绝缘体，416：导电体，416a：导电体，416a1：导电体，416a2：导电体，417：阻挡膜，417a：阻挡膜，417a1：阻挡膜，417a2：阻挡膜，417b1：阻挡膜，417b2：阻挡膜，418：绝缘体，420：绝缘体，421：抗蚀剂，430c：氧化物，431a：氧化物，431b：氧化物，432a：氧化物，432b：氧化物，440：导电体，440a：导电体，440b：导电体，441a：导电体，441b：导电体，445：阻挡层，445a：阻挡层，445b：阻挡层，450：绝缘体，460：导电体，460a：导电体，460b：导电体，470：阻挡层，500：结构，711：衬底，712：电路区域，713：分离区域，714：分离线，715：芯片，750：电子构件，752：印刷电路板，754：电路板，755：引线，1000：晶体管，1000a：晶体管，1000b：晶体管，1000c：晶体管，1000d：晶体管，1000e：晶体管，2000：晶体管，2910：信息终端，2911：框体，2912：显示部，2913：照相机，2914：扬声器部，2915：操作开关，2916：外部连接部，2917：麦克风，2920：笔记本型个人计算机，2921：框体，2922：显示部，2923：键盘，2924：指向装置，2940：摄像机，2941：框体，2942：框体，2943：显示部，2944：操作开关，2945：透镜，2946：连接部，2950：信息终端，2951：框体，2952：显示部，2960：信息终端，2961：框体，2962：显示部，2963：腕带，2964：表扣，2965：操作开关，2966：输入/输出端子，2967：图标，2980：汽车，2981：车体，2982：车轮，2983：仪表盘，2984：灯，3001：布线，3002：布线，3003：布线，3004：布线，3005：布线，3006：布线，3007：布线，3008：布线，3009：布线，3010：布线。
本申请基于2016年10月21日提交到日本专利局的日本专利申请第2016-206544号，通过引用将其完整内容并入在此。

Claims (25)

1.一种半导体装置，包括：
第一氧化物；
源电极；
漏电极；
所述第一氧化物、所述源电极及所述漏电极上的第二氧化物；
所述第二氧化物上的栅极绝缘膜；以及
所述栅极绝缘膜上的栅电极，
其中，所述源电极与所述第一氧化物电连接，
所述漏电极与所述第一氧化物电连接，
所述第一氧化物和所述第二氧化物各自包含In、元素M及Zn，
所述元素M是Al、Ga、Y或Sn，
所述第一氧化物的所述In、所述Zn及所述元素M的原子个数比和所述第二氧化物的所述In、所述Zn及所述元素M的原子个数比相等或近似，
并且，在所述第一氧化物及所述第二氧化物的每一个中，所述In的原子比例比所述元素M的原子比例高。
2.根据权利要求1所述的半导体装置，
其中所述第一氧化物的电子亲和势和所述第二氧化物的电子亲和势的差异为0eV以上且0.15eV以下。
3.根据权利要求1所述的半导体装置，
其中所述第二氧化物与所述源电极电连接。
4.根据权利要求1所述的半导体装置，还包括所述第二氧化物和所述栅极绝缘膜之间的第三氧化物，
其中所述第三氧化物包含In、所述元素M及Zn，
并且在所述第三氧化物中，所述In的原子比例比所述元素M的原子比例高。
5.根据权利要求4所述的半导体装置，
其中所述第一氧化物的电子亲和势和所述第二氧化物的电子亲和势的差异为0eV以上且0.15eV以下，
所述第三氧化物的电子亲和势小于所述第二氧化物的所述电子亲和势，
并且所述第三氧化物的所述电子亲和势和所述第二氧化物的所述电子亲和势的差异为0.2eV以上且0.4eV以下。
6.一种模块，包括：
权利要求1所述的半导体装置；以及
印刷电路板。
7.一种电子设备，包括：
权利要求6所述的模块；以及
扬声器或操作键。
8.一种半导体晶片，包括：
权利要求1所述的半导体装置；以及
切割用区域。
9.一种半导体装置，包括：
第一氧化物；
所述第一氧化物上的第二氧化物；
源电极；
漏电极；
所述第二氧化物、所述源电极及所述漏电极上的第三氧化物；
所述第三氧化物上的栅极绝缘膜；以及
所述栅极绝缘膜上的栅电极，
其中，所述源电极与所述第二氧化物电连接，
所述漏电极与所述第二氧化物电连接，
所述第一氧化物、所述第二氧化物和所述第三氧化物各自包含In、元素M及Zn，
所述元素M是Al、Ga、Y或Sn，
所述第二氧化物的所述In、所述Zn及所述元素M的原子个数比和所述第三氧化物的所述In、所述Zn及所述元素M的原子个数比相等或近似，
并且，在所述第二氧化物及所述第三氧化物的每一个中，所述In的原子比例比所述元素M的原子比例高。
10.根据权利要求9所述的半导体装置，
其中所述第二氧化物的电子亲和势和所述第三氧化物的电子亲和势的差异为0eV以上且0.15eV以下。
11.根据权利要求9所述的半导体装置，
其中所述第三氧化物与所述源电极电连接。
12.根据权利要求9所述的半导体装置，还包括：
所述第三氧化物和所述栅极绝缘膜之间的第四氧化物；
其中所述第四氧化物包含In、所述元素M及Zn，
并且在所述第四氧化物中，所述元素M的原子比例比所述In的原子比例高。
13.根据权利要求12所述的半导体装置，
其中所述第二氧化物的电子亲和势和所述第三氧化物的电子亲和势的差异为0eV以上且0.15eV以下，
所述第四氧化物的电子亲和势小于所述第三氧化物的所述电子亲和势，
并且所述第四氧化物的所述电子亲和势和所述第三氧化物的所述电子亲和势的差异为0.2eV以上且0.4eV以下。
14.一种模块，包括：
权利要求9所述的半导体装置；以及
印刷电路板。
15.一种电子设备，包括：
权利要求14所述的模块；以及
扬声器或操作键。
16.一种半导体晶片，包括：
权利要求9所述的半导体装置；以及
切割用区域。
17.一种半导体装置的制造方法，包括如下步骤：
通过使用第一靶材的溅射法形成第一氧化物；
通过使用第二靶材的溅射法在所述第一氧化物上形成第二氧化物；
在所述第二氧化物上形成第一导电体及第二导电体；
通过使用第三靶材的溅射法在所述第二氧化物、所述第一导电体及所述第二导电体上形成第三氧化物；
在所述第三氧化物上形成绝缘体；以及
在所述绝缘体上形成第三导电体，
其中，所述第一靶材、所述第二靶材和所述第三靶材各自包含至少两种金属元素，
并且，所述第二靶材中的金属元素的原子个数比和所述第三靶材中的金属元素的原子个数比相等或近似。
18.根据权利要求17所述的半导体装置的制造方法，
其中形成所述第二氧化物时的溅射气体中的氧比例比形成所述第三氧化物时的溅射气体中的氧比例低。
19.根据权利要求17所述的半导体装置的制造方法，
其中所述第二靶材及所述第三靶材各自包含In、元素M及Zn，
所述元素M是Al、Ga、Y或Sn，
并且在所述第二靶材及所述第三靶材的每一个中，所述In的原子比例比所述元素M的原子比例高。
20.根据权利要求17所述的半导体装置的制造方法，
其中在减压下依次形成所述第一氧化物及所述第二氧化物。
21.根据权利要求17所述的半导体装置的制造方法，还包括通过使用第四靶材的溅射法在所述第三氧化物上形成第四氧化物的步骤，
其中在形成所述绝缘体的步骤之前形成所述第四氧化物。
22.根据权利要求21所述的半导体装置的制造方法，
其中所述第一靶材至所述第四靶材各自包含In、元素M及Zn，
所述M是Al、Ga、Y或Sn，
在所述第二靶材及所述第三靶材的每一个中，所述In的原子比例比所述元素M的原子比例高，
并且在所述第四靶材中，所述元素M的原子比例比所述In的原子比例高。
23.根据权利要求21所述的半导体装置的制造方法，
其中在减压下依次形成所述第三氧化物及所述第四氧化物。
24.一种模块的制造方法，
其中，所述模块包括印刷电路板、以及通过权利要求17所述的半导体装置的制造方法制造的半导体装置。
25.一种电子设备的制造方法，
其中，所述电子设备包括通过权利要求24所述的模块的制造方法制造的模块、以及扬声器或操作键。
CN201780060901.1A 2016-10-21 2017-10-10 半导体装置 Pending CN109791950A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016206544 2016-10-21
JP2016-206544 2016-10-21
PCT/IB2017/056237 WO2018073689A1 (en) 2016-10-21 2017-10-10 Semiconductor device

Publications (1)

Publication Number Publication Date
CN109791950A true CN109791950A (zh) 2019-05-21

Family

ID=61969973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780060901.1A Pending CN109791950A (zh) 2016-10-21 2017-10-10 半导体装置

Country Status (7)

Country Link
US (2) US10374098B2 (zh)
JP (1) JP2018074151A (zh)
KR (1) KR102384624B1 (zh)
CN (1) CN109791950A (zh)
DE (1) DE112017005330T5 (zh)
TW (1) TW201828470A (zh)
WO (1) WO2018073689A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
WO2020075022A1 (ja) * 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、および電子機器
WO2020115604A1 (ja) * 2018-12-07 2020-06-11 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020136464A1 (ja) * 2018-12-28 2020-07-02 株式会社半導体エネルギー研究所 メモリデバイス、当該メモリデバイスを有する半導体装置
KR20210120017A (ko) 2019-01-29 2021-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2020240316A1 (ja) * 2019-05-24 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
US11757047B2 (en) 2020-05-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same
KR20230067042A (ko) 2021-11-09 2023-05-16 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
WO2023189493A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140326992A1 (en) * 2013-05-02 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150021596A1 (en) * 2013-07-16 2015-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US20150364610A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384427B1 (en) * 1999-10-29 2002-05-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
KR101293262B1 (ko) 2009-10-30 2013-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI565079B (zh) * 2010-10-20 2017-01-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916867B2 (en) * 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952379B2 (en) * 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9276121B2 (en) * 2012-04-12 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
JP6320009B2 (ja) * 2012-12-03 2018-05-09 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102207028B1 (ko) * 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014103901A1 (en) * 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JPWO2014125820A1 (ja) * 2013-02-13 2017-02-02 出光興産株式会社 薄膜トランジスタ
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9368636B2 (en) * 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
TWI620324B (zh) * 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6401483B2 (ja) * 2013-04-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102537022B1 (ko) 2013-05-20 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6374221B2 (ja) 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6410496B2 (ja) * 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112014005486T5 (de) * 2013-12-02 2016-08-18 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9379192B2 (en) 2013-12-20 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2015114476A1 (en) 2014-01-28 2015-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
FR3017995A1 (fr) * 2014-02-27 2015-08-28 Commissariat Energie Atomique Dispositif electronique a transistor hemt polarise en inverse
US10096489B2 (en) 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20150255029A1 (en) * 2014-03-07 2015-09-10 Semiconductor Energy Laboratory Co., Ltd. Display device, display module including the display device, and electronic device including the display device or the display module
US9780226B2 (en) 2014-04-25 2017-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9705004B2 (en) 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016058708A (ja) * 2014-09-11 2016-04-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の評価方法
JP6647841B2 (ja) * 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
JP2016154225A (ja) 2015-02-12 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
CN107210230B (zh) * 2015-02-12 2022-02-11 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
WO2016151429A1 (en) * 2015-03-23 2016-09-29 Semiconductor Energy Laboratory Co., Ltd. Display panel and information processing device
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
JP2016206544A (ja) 2015-04-27 2016-12-08 株式会社沖データ トナーカートリッジ、画像形成ユニットおよび画像形成装置
US9954003B2 (en) 2016-02-17 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140326992A1 (en) * 2013-05-02 2014-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150021596A1 (en) * 2013-07-16 2015-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device
US20150364610A1 (en) * 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device

Also Published As

Publication number Publication date
US10777687B2 (en) 2020-09-15
US20180114838A1 (en) 2018-04-26
TW201828470A (zh) 2018-08-01
KR102384624B1 (ko) 2022-04-11
KR20190067188A (ko) 2019-06-14
JP2018074151A (ja) 2018-05-10
DE112017005330T5 (de) 2019-08-08
US20190312149A1 (en) 2019-10-10
WO2018073689A1 (en) 2018-04-26
US10374098B2 (en) 2019-08-06

Similar Documents

Publication Publication Date Title
CN109791950A (zh) 半导体装置
TWI739969B (zh) 半導體裝置以及半導體裝置的製造方法
JP7439215B2 (ja) 半導体装置
TWI613815B (zh) 半導體裝置以及半導體裝置的製造方法
CN108886021A (zh) 半导体装置及其制造方法
JP7128809B2 (ja) 半導体装置
TWI741096B (zh) 半導體裝置以及半導體裝置的製造方法
TW201444285A (zh) 可程式邏輯裝置及半導體裝置
KR20180055701A (ko) 반도체 장치 및 반도체 장치의 제작 방법
KR20180048327A (ko) 반도체 장치, 및 반도체 장치의 제작 방법
US10910407B2 (en) Semiconductor device
CN110088913A (zh) 半导体装置以及半导体装置的制造方法
CN107863352A (zh) 半导体装置
KR102166892B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6871722B2 (ja) 半導体装置
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
US10685983B2 (en) Transistor, semiconductor device, and electronic device
JP7166934B2 (ja) 半導体装置
JP7482947B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521

WD01 Invention patent application deemed withdrawn after publication