JP7166934B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7166934B2
JP7166934B2 JP2018565474A JP2018565474A JP7166934B2 JP 7166934 B2 JP7166934 B2 JP 7166934B2 JP 2018565474 A JP2018565474 A JP 2018565474A JP 2018565474 A JP2018565474 A JP 2018565474A JP 7166934 B2 JP7166934 B2 JP 7166934B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
transistor
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018565474A
Other languages
English (en)
Other versions
JPWO2018142239A1 (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018142239A1 publication Critical patent/JPWO2018142239A1/ja
Application granted granted Critical
Publication of JP7166934B2 publication Critical patent/JP7166934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Description

本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有するといえる場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタおよびメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２および特許文献３参照）。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２０１２－２５７１８７号公報 特開２０１１－１２４３６０号公報 特開２０１１－１３８９３４号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、データの書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、動作周波数の高い半導体装置を提供することを課題の一とする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題のすべてを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、チャネル長およびチャネル幅が７ｎｍ以上７０ｎｍ以下のサイズにおいて、－４０℃以上８５℃以下の環境下で、動作周波数が０．５ＧＨｚ以上であり、データ保持時間が０．５年以上であることを特徴とする半導体装置である。
また、上記態様において、トランジスタは、基板上に配置された第１の導電体と、第１の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された酸化物と、酸化物の上に配置された第２の絶縁体と、第２の絶縁体の上に配置された第２の導電体と、第２の導電体の上に配置された第３の絶縁体と、第３の絶縁体の上の第４の絶縁体と、第２の絶縁体の側面、第２の導電体の側面、第３の絶縁体の側面に接して配置された第５の絶縁体と、酸化物、第１の絶縁体、第４の絶縁体および第５の絶縁体に接して配置された第６の絶縁体と、を有し、第１の絶縁体と、第６の絶縁体とは、酸化物の側周辺領域で接し、酸化物は、チャネルが形成される第１の領域と、第１の領域と隣接する第２の領域と、を有し、第１の領域は、第２の領域よりも高抵抗であり、かつ、第２の導電体と重畳していてもよい。
また、上記態様において、酸化物は、側面と上面との間に曲率を有する面を有していてもよい。
また、上記態様において、酸化物は、側面と上面との間に有する湾曲面の曲率半径が、３ｎｍ以上１０ｎｍ以下であってもよい。
また、上記態様において、第１の絶縁体は、酸化ハフニウムであり、第５の絶縁体は、酸化アルミニウムであり、第６の絶縁体は、窒化シリコンであってもよい。
また、上記態様において、酸化ハフニウムは、原子層堆積（ＡＬＤ）法により成膜され、酸化アルミニウムは、スパッタリング法により成膜され、窒化シリコンは、ＣＶＤ法により成膜されてもよい。
また、上記態様において、酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含んでいてもよい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、動作周波数の高い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果のすべてを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る記憶装置の構成例を示すブロック図、回路図、および断面図。 本発明の一態様に係る記憶装置の構成を示すブロック図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る記憶装置の構成例を示す断面図。 本発明の一態様に係る半導体装置の構成例を示すブロック図。 本発明の一態様に係る半導体装置の構成例を示すブロック図、回路図、および半導体装置の動作例を示すタイミングチャート。 本発明の一態様に係る半導体装置の構成例を示すブロック図。 本発明の一態様に係る半導体装置の構成例を示す回路図、および半導体装置の動作例を示すタイミングチャート。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 本発明の一態様に係る電子機器を示す図。 本実施例に係るトランジスタの電気特性、および半導体装置のデータ保持時間を示す図。 本実施例に係る半導体装置のデータ書き込み時に、各端子にかかる電位を示す図。 本実施例に係るトランジスタのＶｓ－Ｉｄ特性を示す図。 本実施例に係る半導体装置の充電時間を示す図。 本実施例に係るトランジスタの電気特性、および半導体装置の動作周波数を示す図。 本実施例に係る半導体装置のデータ保持時間と動作周波数の相関を示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ドレインとソースとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物といえる。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、その閾値電圧（「Ｖｔｈ」ともいう）は、明示されている場合を除き、０Ｖよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴ、あるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
以下では、表示コントローラＩＣ、およびソースドライバＩＣなどに用いることができる、本発明の一態様に係る半導体装置を含むフレームメモリについて説明する。
フレームメモリには、例えば、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを備えたＤＲＡＭ（ダイナミックランダムアクセスメモリ）を適用することができる。また、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「ＯＳメモリ」と呼ぶ）を用いることができる。ここでは、ＯＳメモリの一例として、１Ｔ１Ｃ型のメモリセルを有するＲＡＭについて説明する。ここでは、このようなＲＡＭを、「ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ、ドスラム）」と呼ぶこととする。図１にＤＯＳＲＡＭの構成例、図２にＤＯＳＲＡＭの概略図を示す。
ＯＳトランジスタを用いたＤＯＳＲＡＭは、Ｓｉトランジスタを用いたＤＲＡＭに準ずる高周波数動作と、Ｓｉトランジスタを用いたＤＲＡＭでは実現することが困難な長時間保持の双方を実現することができる。例えば、チャネル長およびチャネル幅が７ｎｍ以上７０ｎｍ以下のサイズにおいて、－４０℃以上８５℃以下の環境下で、動作周波数が０．３ＧＨｚ以上、好ましくは０．５ＧＨｚ以上１０ＧＨｚ以下であり、データ保持時間が１０００時間以上、好ましくは０．５年以上１００年以下のＤＯＳＲＡＭを実現することができる。
＜＜ＤＯＳＲＡＭ１４００＞＞
図２に示すように、ＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアンプアレイ１４２０（以下、「ＭＣ－ＳＡアレイ１４２０」と呼ぶ）を有する。
行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、センスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ－ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
（ＭＣ－ＳＡアレイ１４２０）
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞－１４２５＜Ｎ－１＞を有する。図１（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図１（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
図１（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５はトランジスタＭＷ１、容量素子ＣＳ１、端子Ｂ１、Ｂ２を有する。トランジスタＭＷ１は容量素子ＣＳ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線ＷＬに電気的に接続され、第１端子はビット線ＢＬＬ、ＢＬＲに電気的に接続され、第２端子は容量素子の第１端子に電気的に接続されている。容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続されている。端子Ｂ２には、定電圧（例えば、低電源電圧）が入力される。
図１（Ｃ）にトランジスタＭＷ１の一例を示す。トランジスタＭＷ１は、ワード線ＷＬ、ビット線ＢＬＬ、ＢＬＲ、容量ＣＳ１、および端子Ｂ１と電気的に接続するプラグまたは配線を有する。また、トランジスタＭＷ１はＯＳトランジスタである。なお、図１（Ｃ）に示すトランジスタＭＷ１は一例であり、この構成に限らない。設計に応じて、適宜、好適な構成とすればよい。また、トランジスタＭＷ１に用いることができるトランジスタは、後の実施の形態２で詳述する。
トランジスタＭＷ１はバックゲートを備えており、バックゲートは端子Ｂ１に電気的に接続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１の閾値電圧を変更することができる。例えば、端子Ｂ１の電圧は固定電圧（例えば、負の定電圧）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい。
トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。
センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞－１４２６＜Ｎ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
（行回路１４１０）
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。
トランジスタＭＷ１はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって、ＤＯＳＲＡＭ１４００の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。そのため、ＤＯＳＲＡＭ１４００をフレームメモリとして用いることで、表示コントローラＩＣ、およびソースドライバＩＣの消費電力を削減することができる。また、この後、実施の形態２で説明するように、本発明の一態様に係るＯＳトランジスタは、高いオン電流と電界効果移動度を実現することができる。そのため、当該トランジスタを用いたＤＯＳＲＡＭは、高速でのデータ書き込み動作が可能である。すなわち、本発明の一態様に係るトランジスタを用いたＤＯＳＲＡＭは、Ｓｉトランジスタを用いたＤＲＡＭに準ずる高周波数動作と、Ｓｉトランジスタを用いたＤＲＡＭでは実現することが困難な長時間保持の双方を実現することができる。具体的には、本発明の一態様に係るＯＳトランジスタは、チャネル長およびチャネル幅が７ｎｍ以上７０ｎｍ以下のサイズにおいて、－４０℃以上８５℃以下の環境下で、動作周波数が０．３ＧＨｚ以上、好ましくは０．５ＧＨｚ以上１０ＧＨｚ以下であり、データ保持時間が１０００時間以上、好ましくは０．５年以上１００年以下のＤＯＳＲＡＭを実現することができる。これについては、後ほど、実施例で詳細を説明する。
ＭＣ－ＳＡアレイ１４２０が積層構造であることによって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減されるので、表示コントローラＩＣ、およびソースドライバＩＣの消費エネルギーを低減できる。
本実施の形態に示す構成は、他の実施の形態や実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、トランジスタＭＷ１などに用いることができるトランジスタ２００を有する半導体装置の一例について説明する。
＜半導体装置の構成例１＞
図３（Ａ）、図３（Ｂ）、および図３（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
図３（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図３（Ｂ）、および図３（Ｃ）は当該半導体装置の断面図である。ここで、図３（Ｂ）は、図３（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図３（Ｃ）は、図３（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ２００と、絶縁体２１０、絶縁体２１２、絶縁体２８０を有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３（導電体２０３ａ、および導電体２０３ｂ）、およびプラグとして機能する導電体２５２（導電体２５２ａ、および導電体２５２ｂ）とを有する。
なお、導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３ａが形成され、さらに内側に導電体２０３ｂが形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０３ａおよび導電体２０３ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３ｂのみを設ける構成にしてもよい。
また、導電体２５２は、絶縁体２８０の開口の内壁に接して形成されている。ここで、導電体２５２の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２５２が単層である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２５２は、２層以上の積層構造でもよい。
［トランジスタ２００］
図３に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、導電体２６０ｂ、および導電体２６０ｃ）と、導電体２６０の上に配置された絶縁体２７０と、絶縁体２７０の上に配置された絶縁体２７１と、少なくとも絶縁体２５０、および導電体２６０の側面に接して配置された絶縁体２７２と、酸化物２３０、および絶縁体２７２と接して配置された絶縁体２７４と、を有する。
図３に示すように、トランジスタ２００は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層構造の酸化物２３０を有する。図３に示すように、酸化物２３０ｂ下に、酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。同様にして、酸化物２３０ｂ上に、酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化していることが好ましい。換言すると、連続的に変化または連続接合していることが好ましい。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
なお、トランジスタ２００では、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではなく、３層以上の積層構造としてもよい。または、図５に示すように、酸化物２３０ａ、および酸化物２３０ｂの２層を積層する構造としてもよい。または、酸化物２３０ｂのみの単層構造としてもよい。また、トランジスタ２００では、導電体２６０ａ、導電体２６０ｂ、および導電体２６０ｃを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２６０ｃのみを設ける構成にしてもよい。
なお、トランジスタ２００では、上面視において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの４辺が重なるように形成されているが、本発明はこれに限られない。例えば、図４に示すように、酸化物２３０ｃは、絶縁体２５０と重なる領域にのみ形成される構成としてもよい。または、例えば、図６に示すように、上面視において、酸化物２３０ａ、酸化物２３０ｂよりも面積の大きい酸化物２３０ｃが、酸化物２３０ａおよび酸化物２３０ｂの上面および側面を包含する構成としてもよい。
ここで、図３（Ｂ）に示すように、酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域（上面視において、絶縁体２５０と重なる領域の少なくとも一部）と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）との間に、領域２３２（領域２３２ａ、および領域２３２ｂ）を有する。
領域２３１は、キャリア密度が高い、低抵抗化した領域である。また、チャネル形成領域として機能する領域は、領域２３１よりも、キャリア密度が低い領域である。
また、領域２３２は、領域２３１よりもキャリア密度が低く、チャネル形成領域として機能する領域よりもキャリア密度が高い領域である。すなわち、領域２３２は、チャネル形成領域と、ソース領域またはドレイン領域との間の接合領域（ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）としての機能を有する。
領域２３２を設けることで、ソース領域またはドレイン領域として機能する領域２３１と、チャネル形成領域として機能する領域との間に高抵抗領域が形成されず、トランジスタのオン電流を大きくすることができる。
また、領域２３２は、ゲート電極として機能する導電体２６０と重なる、いわゆるオーバーラップ領域（Ｌｏｖ領域ともいう）として機能する場合がある。
ソース領域またはドレイン領域として機能する領域２３１は、絶縁体２７４と接し、インジウムなどの金属元素、ならびに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、およびチャネル形成領域として機能する領域よりも大きいことが好ましい。
領域２３２は、絶縁体２７２と重畳する領域を有する。領域２３２は、ソース領域またはドレイン領域として機能する領域２３１と、チャネル形成領域として機能する領域との間に配置しており、インジウムなどの金属元素、ならびに水素、および窒素などの不純物元素、の少なくとも一の濃度がチャネル形成領域として機能する領域よりも大きいことが好ましい。一方、インジウムなどの金属元素、ならびに水素、および窒素などの不純物元素、の少なくとも一の濃度がソース領域またはドレイン領域として機能する領域２３１よりも、小さいことが好ましい。
チャネル形成領域として機能する領域は、導電体２６０と重畳する。チャネル形成領域として機能する領域は、領域２３２ａと、領域２３２ｂとの間に配置しており、インジウムなどの金属元素、ならびに水素、および窒素などの不純物元素、の少なくとも一の濃度がソース領域またはドレイン領域として機能する領域２３１、および領域２３２よりも、小さいことが好ましい。
また、酸化物２３０において、ソース領域またはドレイン領域として機能する領域２３１、領域２３２、およびチャネル形成領域として機能する領域の境界は、明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、ならびに水素、および窒素などの不純物元素の少なくとも一の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、ソース領域またはドレイン領域として機能する領域２３１から領域２３２へ、領域２３２からチャネル形成領域として機能する領域へと、チャネル形成領域として機能する領域に近い領域であるほど、インジウムなどの金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。
また、図３（Ｂ）では、チャネル形成領域として機能する領域、およびソース領域又はドレイン領域として機能する領域２３１が、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃに形成されているが、これに限られることなく、例えばこれらの領域は少なくとも酸化物２３０ｂに形成されていればよい。また、図３（Ｂ）では、領域２３２が酸化物２３０ｂのみに形成されているが、これに限られることなく、酸化物２３０ａおよび／または酸化物２３０ｃに形成されていてもよい。また、図３（Ｂ）では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３２が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ａの下面近傍では、導電体２５２ａ側または導電体２５２ｂ側に後退する形状になる場合がある。
なお、トランジスタ２００において、酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物および酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。したがって、酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の酸素欠損はできる限り低減されていることが好ましい。
特に、酸化物２３０におけるチャネルが形成される領域と、ゲート絶縁体として機能する絶縁体２５０との界面に、酸素欠損が存在すると、電気特性の変動が生じやすく、また信頼性が悪くなる場合がある。
そのため、酸化物２３０のチャネルが形成される領域と接する絶縁体２５０は、化学量論的組成を満たす酸素（過剰酸素ともいう）よりも多くの酸素を含むことが好ましい。つまり、絶縁体２５０が有する過剰酸素が、酸化物２３０のチャネルが形成される領域へと拡散することで、当該領域中の酸素欠損を低減することができる。
また、絶縁体２５０と接して、絶縁体２７２を設けることが好ましい。例えば、絶縁体２７２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。絶縁体２７２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は絶縁体２７４側へ拡散することなく、効率よく酸化物２３０のチャネルが形成される領域へ供給される。したがって、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。
さらに、トランジスタ２００は、水または水素などの不純物の混入を防ぐバリア性を有する絶縁体で覆われていることが好ましい。バリア性を有する絶縁体とは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いた絶縁体である。また、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
例えば、トランジスタ２００を、絶縁体２２２上に設ける。また、トランジスタ２００を覆うように、絶縁体２７４を設ける。絶縁体２２２と、絶縁体２７４とが、トランジスタ２００の外縁で接する構造とすることで、トランジスタ２００を、バリア性を有する絶縁体で囲むことができる。当該構造により、水素、水などの不純物がトランジスタ２００に混入することを抑制することができる。または、絶縁体２２４、および絶縁体２５０に含まれる酸素が、トランジスタ２００から、外部へと拡散することを抑制することができる。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
導電体２６０は、第１のゲート（トップゲートともいう）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう）電極として機能する場合がある。例えば、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２６０に印加する電位が０Ｖのときのドレイン電流（Ｉｃｕｔ）を小さくすることができる。なお、本明細書等で、Ｉｃｕｔとは、トランジスタ２００のスイッチング動作を制御するゲート電極の電位が０Ｖのときのドレイン電流のことを指す。
第２のゲート電極として機能する導電体２０５は、酸化物２３０および導電体２６０と重なるように配置する。また、導電体２０５は、導電体２０３の上に接して設けられることが好ましい。
ここで、導電体２０５は、酸化物２３０におけるチャネルが形成される領域よりも、大きく設けるとよい。特に、導電体２０５は、酸化物２３０におけるチャネルが形成される領域のチャネル幅方向（Ｗ長方向）の端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
また、図３（Ａ）に示すように、導電体２０５は、酸化物２３０、および導電体２６０と重なるように配置する。ここで、酸化物２３０のチャネル幅方向の端部よりも外側の領域においても、導電体２０５は、導電体２６０と、重畳するように配置することが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながることで、閉回路を形成し、酸化物２３０のチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶ。
導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体２０５ａが形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａおよび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５ａおよび導電体２０５ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５ｂのみを設ける構成にしてもよい。
なお、導電体２０３は、導電体２６０と同様にチャネル幅方向に延伸されており、導電体２０５、すなわち第２のゲート電極に電位を印加する配線として機能する。ここで、第２のゲート電極の配線として機能する導電体２０３の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体２０５を設ける。導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられ、導電体２０３と導電体２６０の間の寄生容量を低減し、絶縁耐圧を高めることができる。
また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
ここで、導電体２０５ａおよび導電体２０３ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電性材料を用いることが好ましい。
導電体２０５ａ、および導電体２０３ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂおよび導電体２０３ｂが酸化して導電率が低下することを防ぐことができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５ａ、および導電体２０３ａとしては、上記導電性材料を単層または積層とすればよい。これにより、絶縁体２１０より基板側から、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５ｂを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０３ｂは、配線として機能するため、導電体２０５ｂより導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の特性を低下させる場合がある。そこで、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
絶縁体２１０および絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタに混入するのを防ぐバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０および絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１０として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりトランジスタ側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４より基板側に、拡散するのを抑制することができる。
また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３ｂに銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
また、層間膜として機能する絶縁体２１２、絶縁体２１６、および絶縁体２８０は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
例えば、絶縁体２１２、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。特に、酸化アルミニウム、および酸化ハフニウム、などの、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部からの水素等の不純物の混入を防ぐ層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ－ｋ材料の絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
なお、トランジスタ２００では、上面視において、絶縁体２２４の４辺が酸化物２３０の４辺と重なるように形成されているが、本発明はこれに限られない。例えば、図４乃至図６に示すように、上面視において、絶縁体２２４の４辺が酸化物２３０の４辺と重ならず、絶縁体２２４の面積が酸化物２３０の面積よりも大きい構成でもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。
トランジスタ２００をオンさせると、領域２３１は、ソース領域、またはドレイン領域として機能する。一方、上面視において、酸化物２３０の絶縁体２５０と重なる領域の少なくとも一部は、チャネルが形成される領域として機能する。
また、酸化物２３０ｂは、下方に酸化物２３０ａを有し、上方に酸化物２３０ｃを有する。酸化物２３０ａは、酸化物２３０ｂに入り込みうる不純物の拡散を抑制する機能を有する。また、酸化物２３０ｃは、酸化物２３０ｂに入りこみうる不純物の拡散を抑制する機能を有する。
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、チャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
酸化物２３０は、各金属元素の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの積層構造を有する場合、酸化物２３０ａまたは／および酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａまたは／および酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａまたは／および酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
なお、酸化物２３０において、チャネル形成領域として機能する領域と、ソース領域またはドレイン領域として機能する領域２３１とでは、導電性が異なることが好ましい。具体的には、酸化物２３０において、ソース領域またはドレイン領域として機能する領域２３１は、チャネル形成領域として機能する領域よりも導電性が高いことが好ましい。
ソース領域またはドレイン領域として機能する領域２３１は、酸化物２３０として設けられた金属酸化物に、インジウムなどの金属原子、または不純物を添加することで低抵抗化できる。なお、ソース領域またはドレイン領域として機能する領域２３１は、少なくとも、チャネル形成領域における酸化物２３０ｂよりも、導電性が高い。なお、領域２３１に不純物を添加するために、例えば、プラズマ処理、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、インジウムなどの金属元素、および不純物の少なくとも一であるドーパントを添加すればよい。
つまり、領域２３１において、酸化物２３０のインジウムなどの金属元素の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。
または、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで、領域２３１に、不純物を添加することができる。
つまり、領域２３１は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加することで低抵抗化される。このような元素としては、代表的には、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。よって、領域２３１は、上記元素の一つまたは複数を含む構成にすればよい。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、導電体２６０ａ上の導電体２６０ｂ、および導電体２６０ｂ上の導電体２６０ｃを有する。導電体２６０ａは、導電性酸化物を用いることが好ましい。例えば、酸化物２３０として用いることができる金属酸化物を用いることができる。特に、Ｉｎ－Ｇａ－Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体２６０ａを設けることで、導電体２６０ｂへの酸素の透過を抑制し、酸化によって導電体２６０ｂの電気抵抗値が増加することを防ぐことができる。
また、このような導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体２５０に酸素を添加し、酸化物２３０ｂに酸素を供給することが可能となる。これにより、酸化物２３０のチャネル形成領域の酸素欠損を低減することができる。
導電体２６０ｂは、例えばタングステンなどの金属を用いることができる。また、導電体２６０ｂとして、導電体２６０ａに窒素などの不純物を添加して導電体２６０ａの導電性を向上できる導電体を用いてもよい。例えば導電体２６０ｂは、窒化チタンなどを用いることが好ましい。また、導電体２６０ｃは、例えばタングステンなどの金属を用いることができる。
また、図３（Ｃ）に示すように、導電体２０５が、酸化物２３０におけるチャネル幅方向の端部よりも外側の領域において、延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながることで、閉回路を形成し、酸化物２３０のチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
また、導電体２６０ｃの上に、ハードマスクとして機能する絶縁体２７０を配置してもよい。絶縁体２７０を設けることで、導電体２６０の加工の際、導電体２６０の側面が略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体をこのような形状に加工することで、次に形成する絶縁体２７２を所望の形状に形成することができる。
また、絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。
また、絶縁体２７０の上に、絶縁体２７１を配置してもよい。絶縁体２７１を設けることで、酸化物２３０のチャネル形成領域上に形成される構造物の膜厚が厚くなる。そのため、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜した場合、酸化物２３０のチャネル形成領域を除く領域（すなわち、ソース領域またはドレイン領域として機能する領域２３１）に、選択的に不純物を添加することができる。
また、バリア膜として機能する絶縁体２７２を、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して設ける。
ここで、絶縁体２７２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。また、絶縁体２５０の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。
絶縁体２７０および絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で導電体２６０の上面と側面および絶縁体２５０の側面を覆うことができる。これにより、導電体２６０および絶縁体２５０を介して、水または水素などの不純物が酸化物２３０に混入することを防ぐことができる。したがって、絶縁体２７０は、ゲート電極の上面を保護するトップバリアとしての機能を有する。また、絶縁体２７２は、ゲート電極およびゲート絶縁体の側面を保護するサイドバリアとしての機能を有する。
また、トランジスタが微細化され、チャネル長が１０ｎｍ以上３０ｎｍ以下程度に形成されている場合、トランジスタ２００の周辺に設けられる構造体に含まれる不純物元素が拡散し、酸化物２３０のソース領域とドレイン領域と、が電気的に導通する恐れがある。
そこで、本実施の形態に示すように、絶縁体２７２を形成することにより、絶縁体２５０および導電体２６０に水素、水などの不純物が混入するのを抑制し、かつ、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。したがって、第１のゲート電位が０Ｖのときに、ソース領域とドレイン領域が電気的に導通することを防ぐことができる。
絶縁体２７４は、絶縁体２７１、絶縁体２７２、酸化物２３０および絶縁体２２４を覆って設ける。ここで、絶縁体２７４は、絶縁体２７１および絶縁体２７２の上面に接し、かつ絶縁体２７２の側面に接して設けられる。
また、絶縁体２７４は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２７４として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体２７４を形成することで、絶縁体２７４を透過して酸素が混入し、ソース領域または／およびドレイン領域の酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体２７４を透過して水または水素などの不純物が混入し、ソース領域または／およびドレイン領域が過剰にチャネル形成領域側に拡張するのを防ぐことができる。
なお、絶縁体２７４を成膜することにより、ソース領域およびドレイン領域を設ける場合、絶縁体２７４は、水素および窒素の少なくとも一方を有することが好ましい。水素、または窒素などの不純物を有する絶縁体を絶縁体２７４に用いることで、水素または窒素などの不純物を酸化物２３０に添加して、酸化物２３０において、ソース領域およびドレイン領域を形成することができる。
絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体を設けてもよい。
また、絶縁体２８０および絶縁体２７４に形成された開口に、導電体２５２ａおよび導電体２５２ｂを配置する。導電体２５２ａおよび導電体２５２ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２５２ａおよび導電体２５２ｂの上面の高さは、絶縁体２８０の上面と、同一平面上としてもよい。
導電体２５２ａは、トランジスタ２００のソース領域およびドレイン領域の一方として機能する領域２３１ａと接しており、導電体２５２ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する領域２３１ｂと接している。よって、導電体２５２ａはソース電極およびドレイン電極の一方として機能でき、導電体２５２ｂはソース電極およびドレイン電極の他方として機能できる。ソース領域およびドレイン領域は低抵抗化されているので、当該領域と導電体２５２ａ、および導電体２５２ｂとの接触抵抗を低減し、トランジスタ２００のオン電流を大きくすることができる。
なお、絶縁体２８０および絶縁体２７４の開口の内壁に接して導電体２５２ａが形成されている。当該開口の底部の少なくとも一部には酸化物２３０のソース領域またはドレイン領域の一方として機能する領域２３１ａが位置しており、導電体２５２ａが領域２３１ａと接する。同様に、絶縁体２８０および絶縁体２７４の開口の内壁に接して導電体２５２ｂが形成されている。当該開口の底部の少なくとも一部には酸化物２３０のソース領域またはドレイン領域の他方として機能する領域２３１ｂが位置しており、導電体２５２ｂが領域２３１ｂと接する。
ここで、導電体２５２ａ（導電体２５２ｂ）は、少なくとも酸化物２３０の上面と接し、さらに酸化物２３０の側面と接することが好ましい。特に、導電体２５２ａ（導電体２５２ｂ）は、酸化物２３０のチャネル幅方向と交わる側面において、Ａ３側の側面、およびＡ４側の側面の双方または一方と接することが好ましい。また、導電体２５２ａ（導電体２５２ｂ）が、酸化物２３０のチャネル長方向と交わる側面において、Ａ１側（Ａ２側）の側面と接する構成にしてもよい。このように、導電体２５２ａ（導電体２５２ｂ）が酸化物２３０の上面に加えて、酸化物２３０の側面と接する構成にすることにより、導電体２５２ａ（導電体２５２ｂ）と酸化物２３０のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２５２ａ（導電体２５２ｂ）と酸化物２３０の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。
導電体２５２ａおよび導電体２５２ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体２５２ａおよび導電体２５２ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
導電体２５２を積層構造とする場合、絶縁体２７４、および絶縁体２８０と接する導電体には、導電体２０５ａなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０より上層から水素、水などの不純物が、導電体２５２ａおよび導電体２５２ｂを通じて酸化物２３０に混入するのを抑制することができる。
また、図示しないが、導電体２５２ａの上面、および導電体２５２ｂの上面に接して、配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、導電体または半導体が設けられた絶縁体基板、導電体または絶縁体が設けられた半導体基板、半導体または絶縁体が設けられた導電体基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離し、可撓性基板に転置する方法もある。その場合には、非可撓性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。すなわち、丈夫な半導体装置を提供することができる。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可撓性基板としては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
ここで、ゲート絶縁体として機能する絶縁体には、比誘電率の高いｈｉｇｈ－ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
例えば、絶縁体２２２、絶縁体２１４、および絶縁体２１０として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。なお、絶縁体２２２、絶縁体２１４、および絶縁体２１０は、酸化アルミニウムまたは酸化ハフニウムなどを有することが好ましい。
例えば、絶縁体２１２、絶縁体２１６、絶縁体２２０、絶縁体２２４、および、絶縁体２５０、としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
例えば、ゲート絶縁体として機能する絶縁体２２４および絶縁体２５０において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物２３０と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物２３０に混入することを抑制することができる。一方、絶縁体２２４および絶縁体２５０において、酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。当該トラップセンターは、電子を捕獲することでトランジスタの閾値電圧をプラス方向に変動させることができる場合がある。
絶縁体２１２、絶縁体２１６、絶縁体２７１、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体２１２、絶縁体２１６、絶縁体２７１、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体２１２、絶縁体２１６、絶縁体２７１、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体２７０、および絶縁体２７２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２７０および絶縁体２７２としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、導電体２０３ａ、導電体２０３ｂ、導電体２０５ａ、導電体２０５ｂ、導電体２５２ａ、および導電体２５２ｂとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明の一態様に係る酸化物２３０に適用可能な金属酸化物について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。その他の元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。したがって、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、オン電流が大きく、高い電界効果移動度のトランジスタを実現することができる。また、極めてオフ電流が小さいトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体のキャリア密度を低くするためには、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体をチャネル形成領域に用いたトランジスタは、ノーマリーオン特性になりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体をチャネル形成領域に用いたトランジスタはノーマリーオン特性になりやすい。したがって、当該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている酸化物半導体をチャネル形成領域に用いたトランジスタはノーマリーオン特性になりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の構成例２＞
以下では、図４を用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
図４（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図４（Ｂ）、および図４（Ｃ）は当該半導体装置の断面図である。ここで、図４（Ｂ）は、図４（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図４（Ｃ）は、図４（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
なお、図４に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
以下、トランジスタ２００の構成について、それぞれ図４を用いて説明する。なお、本項目においても、トランジスタ２００の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
［トランジスタ２００］
図４に示すように、トランジスタ２００は、＜半導体装置の構成例１＞に示した半導体装置とは、絶縁体２２４と酸化物２３０の形状が異なる。
具体的には、図４に示すように、上面視において、絶縁体２２４の４辺と酸化物２３０の４辺とが重なっておらず、絶縁体２２４の面積が酸化物２３０の面積よりも大きい。また、絶縁体２５０と重なる領域において、酸化物２３０ｂ上に、酸化物２３０ｃが設けられている。
上述のように、図４で示すトランジスタ２００は、＜半導体装置の構成例１＞で説明したトランジスタ２００と異なり、上面視における絶縁体２２４の面積が、酸化物２３０の面積よりも大きい。そのため、図４で示すトランジスタ２００の絶縁体２２４は、＜半導体装置の構成例１＞で説明したトランジスタ２００の絶縁体２２４よりも多くの過剰酸素を有することができ、酸化物２３０に対してより多くの酸素を供給することができる。その結果、図４で示すトランジスタ２００は、チャネル形成領域に酸素欠陥の少ない酸化物２３０を有することができ、良好な電気特性と信頼性を提供することができる。
なお、図４（Ｂ）および図４（Ｃ）において、絶縁体２２４の厚さが、酸化物２３０と重なる領域よりも酸化物２３０と重ならない領域のほうが薄く示されているが、この限りではない。絶縁体２２４の厚さが、酸化物２３０と重なる領域と重ならない領域とで、同程度であってもよい。
また、上述したように、絶縁体２５０と重なる領域において、酸化物２３０ｂ上に、酸化物２３０ｃが設けられている。当該構造とすることで、絶縁体２５０より上部から、チャネル形成領域を有する酸化物２３０ｂに、不純物が混入するのを抑制することができる。
酸化物２３０ａの側面と酸化物２３０ｂの側面は同一面上となるように、設けられていることが好ましい。また、酸化物２３０ｃの側面は、絶縁体２５０、導電体２６０、および絶縁体２７０の側面と同一面上となるように、設けられていることが好ましい。
また、トランジスタ２００のチャネル形成領域は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのすべてに形成されてもよいが、これに限られない。例えば、当該領域は、少なくとも酸化物２３０ｂに形成されていればよい。また、トランジスタ２００のソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）は、酸化物２３０ａと酸化物２３０ｂの双方に形成されてもよいが、これに限られない。例えば、当該領域は、少なくとも酸化物２３０ｂに形成されていればよい。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化していることが好ましい。換言すると、連続的に変化または連続接合していることが好ましい。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂに形成されるナローギャップ部分となる。酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
＜半導体装置の構成例３＞
以下では、図５を用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
図５（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図５（Ｂ）、および図５（Ｃ）は当該半導体装置の断面図である。ここで、図５（Ｂ）は、図５（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図５（Ｃ）は、図５（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
なお、図５に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
以下、トランジスタ２００の構成について、それぞれ図５を用いて説明する。なお、本項目においても、トランジスタ２００の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
［トランジスタ２００］
図５に示すように、トランジスタ２００は、＜半導体装置の構成例１＞に示した半導体装置とは、絶縁体２２４の形状と酸化物２３０の構成が異なる。
具体的には、図５に示すように、上面視において、絶縁体２２４の４辺と酸化物２３０の４辺とが重なっておらず、絶縁体２２４の面積が酸化物２３０の面積よりも大きい。また、酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、の２層構造を有する。
上述のように、図５で示すトランジスタ２００は、＜半導体装置の構成例１＞で説明したトランジスタ２００と異なり、上面視における絶縁体２２４の面積が、酸化物２３０の面積よりも大きい。そのため、図５で示すトランジスタ２００の絶縁体２２４は、＜半導体装置の構成例１＞で説明したトランジスタ２００の絶縁体２２４よりも多くの過剰酸素を有することができ、酸化物２３０に対してより多くの酸素を供給することができる。その結果、図５で示すトランジスタ２００は、チャネル形成領域に酸素欠陥の少ない酸化物２３０を有することができ、良好な電気特性と信頼性を提供することができる。
なお、図５（Ｂ）および図５（Ｃ）において、絶縁体２２４の厚さが、酸化物２３０と重なる領域よりも酸化物２３０と重ならない領域のほうが薄く示されているが、この限りではない。絶縁体２２４の厚さが、酸化物２３０と重なる領域と重ならない領域とで、同程度であってもよい。
また、図５に示すように、酸化物２３０が、酸化物２３０ａおよび酸化物２３０ｂの２層構造の場合、トランジスタ２００のチャネル形成領域、およびソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）は、酸化物２３０ａと酸化物２３０ｂの双方に形成されてもよいが、これに限られない。例えば、これらの領域は、少なくとも酸化物２３０ｂに形成されていればよい。
また、図５に示すように、酸化物２３０が、酸化物２３０ａおよび酸化物２３０ｂの２層構造の場合、酸化物２３０ａの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。言い換えると、酸化物２３０ａの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、および酸化物２３０ｂにおいて、伝導帯下端のエネルギー準位はなだらかに変化していることが好ましい。換言すると、連続的に変化または連続接合していることが好ましい。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂに形成されるナローギャップ部分となる。酸化物２３０ａと酸化物２３０ｂとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
＜半導体装置の構成例４＞
以下では、図６を用いて、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
図６（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図６（Ｂ）、および図６（Ｃ）は当該半導体装置の断面図である。ここで、図６（Ｂ）は、図６（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図６（Ｃ）は、図６（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
なお、図６に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記する。
以下、トランジスタ２００の構成について、それぞれ図６を用いて説明する。なお、本項目においても、トランジスタ２００の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
［トランジスタ２００］
図６に示すように、トランジスタ２００は、＜半導体装置の構成例１＞に示した半導体装置とは、絶縁体２２４と酸化物２３０の形状が異なる。
具体的には、図６に示すように、上面視において、絶縁体２２４の４辺と酸化物２３０の４辺とが重なっておらず、絶縁体２２４の面積が酸化物２３０の面積よりも大きい。また、酸化物２３０ｃが、酸化物２３０ａおよび酸化物２３０ｂを覆って設けられている。
上述のように、図６で示すトランジスタ２００は、＜半導体装置の構成例１＞で説明したトランジスタ２００と異なり、上面視における絶縁体２２４の面積が、酸化物２３０の面積よりも大きい。そのため、図６で示すトランジスタ２００の絶縁体２２４は、＜半導体装置の構成例１＞で説明したトランジスタ２００の絶縁体２２４よりも多くの過剰酸素を有することができ、酸化物２３０に対してより多くの酸素を供給することができる。その結果、図６で示すトランジスタ２００は、チャネル形成領域に酸素欠陥の少ない酸化物２３０を有することができ、良好な電気特性と信頼性を提供することができる。
なお、図６（Ｂ）および図６（Ｃ）において、絶縁体２２４の厚さが、酸化物２３０と重なる領域よりも酸化物２３０と重ならない領域のほうが薄く示されているが、この限りではない。絶縁体２２４の厚さが、酸化物２３０と重なる領域と重ならない領域とで、同程度であってもよい。
また、上述したように、酸化物２３０ｃが、酸化物２３０ａおよび酸化物２３０ｂを覆って設けられている。つまり、酸化物２３０ｂは、酸化物２３０ａ、および酸化物２３０ｃにより包囲されている。当該構造とすることで、酸化物２３０ｂに、外部から不純物が混入するのを抑制することができる。
酸化物２３０ａの側面と酸化物２３０ｂの側面は同一面上となるように、設けられていることが好ましい。また、酸化物２３０ｃは、酸化物２３０ａおよび酸化物２３０ｂを覆って形成されることが好ましい。例えば、酸化物２３０ｃは、酸化物２３０ａの側面、酸化物２３０ｂの上面および側面、ならびに絶縁体２２４の上面の一部に接して形成される。ここで、酸化物２３０ｃを上面から見ると、酸化物２３０ｃの側面は、酸化物２３０ａおよび酸化物２３０ｂの側面の外側に位置する。当該構造とすることで、トランジスタ２００が、導電体２５２と電気的に接続する場合、絶縁体２２４上においても、酸化物２３０ｃを介して導通するため、オーミック接触が良好となる。
また、トランジスタ２００のチャネル形成領域、およびソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのすべてに形成されてもよいが、これに限られない。例えば、これらの領域は、少なくとも酸化物２３０ｂに形成されていればよい。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化していることが好ましい。換言すると、連続的に変化または連続接合していることが好ましい。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂに形成されるナローギャップ部分となる。酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
＜半導体装置の変形例＞
以下では、図１６を用いて、本実施の形態に示すトランジスタの変形例について説明する。
図１６（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１６（Ｂ）は、図１６（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１６（Ｃ）は、図１６（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、一つのゲート電極に対して複数のチャネル形成領域を有するところが、図３（Ａ）、図３（Ｂ）、および図３（Ｃ）に示すトランジスタ２００の構成と異なる。トランジスタ２００は、複数のチャネル形成領域を有することで大きなオン電流を得ることができる。また、それぞれのチャネル形成領域は、ゲート電極で覆われた構造、つまりｓ－ｃｈａｎｎｅｌ構造となっているため、それぞれのチャネル形成領域において大きなオン電流を得ることができる。なお、図１６は、３つのチャネル形成領域を有する一例を示すが、チャネル形成領域の数はこれに限定されない。その他の構成は、上述の図３（Ａ）、図３（Ｂ）、および図３（Ｃ）に示したトランジスタ２００の構成を参酌する。
＜半導体装置の作製方法＞
次に、本発明の一態様に係るトランジスタ２００を有する半導体装置について、作製方法を図７乃至図１５を用いて説明する。また、図７乃至図１５において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、各図の（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図である。また、各図の（Ｃ）は、各図の（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図である。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１０を成膜する。絶縁体２１０の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整にかかる時間の分、成膜にかかる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２１０として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１０は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に絶縁体２１０上に絶縁体２１２を成膜する。絶縁体２１２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１２として、ＣＶＤ法によって酸化シリコンを成膜する。
次に、絶縁体２１２に絶縁体２１０に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１０は、絶縁体２１２をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１２に酸化シリコン膜を用いた場合は、絶縁体２１０は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
開口の形成後に、導電体２０３ａとなる導電膜を成膜する。当該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０３ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０３ａとなる導電膜として、スパッタリング法によって窒化タンタルまたは、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体２０３ａとしてこのような金属窒化物を用いることにより、後述する導電体２０３ｂで銅など拡散しやすい金属を用いても、当該金属が導電体２０３ａから外に拡散するのを防ぐことができる。
次に、導電体２０３ａとなる導電膜上に、導電体２０３ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０３ｂとなる導電膜として、銅などの低抵抗導電性材料を成膜する。
次に、ＣＭＰ処理を行うことで、導電体２０３ａとなる導電膜、ならびに導電体２０３ｂとなる導電膜の一部を除去し、絶縁体２１２を露出する。その結果、開口部のみに、導電体２０３ａとなる導電膜、ならびに導電体２０３ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０３ａおよび導電体２０３ｂを含む導電体２０３を形成することができる（図７参照）。なお、当該ＣＭＰ処理により、絶縁体２１２の一部が除去される場合がある。
次に、導電体２０３上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体２０３ｂに銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを防ぐことができる。
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜する。
次に、絶縁体２１４および絶縁体２１６に、導電体２０３に達する開口を形成する。開口の形成はウエットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。導電体２０５ａとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５ａとなる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体２０５ａとなる導電膜上に、導電体２０５ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ｂとなる導電膜として、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電体２０５ａ、および導電体２０５ｂとなる導電膜が残存する。これにより、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを含む導電体２０５を形成することができる（図７参照）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２０を成膜する。絶縁体２２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、絶縁体２２０として、ＣＶＤ法によって酸化シリコンを成膜する。
次に、絶縁体２２０上に絶縁体２２２を成膜する。絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
特に、絶縁体２２２として、ＡＬＤ法により、酸化ハフニウムを形成することが好ましい。ＡＬＤ法により成膜された酸化ハフニウムは、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中の酸素欠損の生成を抑制することができる。
本実施の形態では、絶縁体２２２として、ＡＬＤ法によって酸化ハフニウムを成膜する。
次に、絶縁体２２２上に絶縁膜２２４Ａを成膜する（図７参照）。絶縁膜２２４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、絶縁膜２２４Ａとして、ＣＶＤ法によって酸化シリコンを成膜する。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。
上記加熱処理によって、絶縁膜２２４Ａに含まれる水素や水などの不純物を除去することなどができる。
または、加熱処理として、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることにより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁膜２２４Ａ内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、加熱処理は行わなくてもよい場合がある。
また、加熱処理は、絶縁体２２０成膜後、および絶縁体２２２の成膜後のそれぞれに行うこともできる。当該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２２０成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、加熱処理として、絶縁膜２２４Ａ成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、絶縁膜２２４Ａ上に、酸化物２３０ａとなる酸化膜２３０Ａと、酸化物２３０ｂとなる酸化膜２３０Ｂと、酸化物２３０ｃとなる酸化膜２３０Ｃと、を順に成膜する（図８参照）。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃ上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍、および酸化膜２３０Ｂと酸化膜２３０Ｃとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃの成膜をスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜の成膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁膜２２４Ａに供給される場合がある。なお、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
また、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化膜２３０Ｂに供給される場合がある。そのため、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
例えば、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜してもよい。こうすることで、酸化膜２３０Ｂ（スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜）に含まれる酸素が、酸化膜２３０Ｃを介して外部に拡散するのを抑制することができる。また、外部からの水素や水などの不純物が酸化膜２３０Ｂに混入するのを、酸化膜２３０Ｃによって防ぐことができる。
また、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜し、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜し、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜することで、酸化膜２３０Ａおよび酸化膜２３０Ｃの伝導帯下端のエネルギーを、酸化膜２３０Ｂの伝導帯下端のエネルギーより高くすることができる。言い換えれば、酸化膜２３０Ａおよび酸化膜２３０Ｃの電子親和力を、酸化膜２３０Ｂの電子親和力よりも小さくすることができる。酸化膜２３０Ｂは、後にトランジスタのキャリアの主たる経路となるため、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃを上記構成とすることで、埋め込みチャネル構造を形成することができる。そのため、酸化膜２３０Ｂを、絶縁体２２４と酸化膜２３０Ａとの界面および酸化膜２３０Ｃと絶縁体２５０との界面から遠ざけることができる。したがって、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃを上記構成としたトランジスタは、当該界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃを島状に加工して、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃを形成する（図９参照）。なお、本工程によって、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃと重なっていない領域における絶縁膜２２４Ａの膜厚が薄くなる場合がある。
ここで、酸化物２３０は、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０の側面は、絶縁体２２２に対し、略垂直であることが好ましい。酸化物２３０の側面が、絶縁体２２２に対し、略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。なお、酸化物２３０の側面と絶縁体２２２の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化物２３０の側面と絶縁体２２２の上面のなす角は大きいほど好ましい。
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
なお、端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、酸化膜２３０Ｃ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。酸化膜２３０Ａ、酸化膜２３０Ｂ、および酸化膜２３０Ｃのエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液などを用いたウエット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウエット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
次に、絶縁体２２２、および酸化物２３０の上に、絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、導電膜２６０Ｃ、絶縁膜２７０Ａ、および絶縁膜２７１Ａを順に成膜する（図１０参照）。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。本実施の形態では、絶縁膜２５０Ａとして、ＣＶＤ法によって酸化シリコンを成膜する。
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁膜２５０Ａを曝すことで、絶縁膜２５０Ａ、および酸化物２３０へ酸素を導入することができる。
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることができる。
導電膜２６０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。ここで、例えば、酸化物２３０として用いることができる酸化物半導体は、低抵抗化処理を施すことで、導電性酸化物となる。そこで、導電膜２６０Ａとして、酸化物２３０として用いることができる酸化物を成膜し、後の工程で当該酸化物を低抵抗化してもよい。なお、導電膜２６０Ａに、酸化物２３０として用いることができる酸化物を、酸素を含む雰囲気において、スパッタリング法を用いて成膜することで、絶縁体２５０に酸素を添加することができる。絶縁体２５０に酸素を添加することで、添加された酸素は、絶縁体２５０を介して、酸化物２３０に酸素を供給することが可能となる。本実施の形態では、導電膜２６０Ａとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いたスパッタリング法によって、上述した酸化膜２３０Ｃと同じ膜を成膜する。
導電膜２６０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。また、導電膜２６０Ａに酸化物２３０として用いることができる酸化物半導体を用いた場合、導電膜２６０Ｂをスパッタリング法で成膜することで、導電膜２６０Ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。当該ＯＣ電極上の導電体上に、さらに導電体をスパッタリング法などによって成膜してもよい。本実施の形態では、導電膜２６０Ｂとして、スパッタリング法によって窒化チタンを成膜する。
導電膜２６０Ｃは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。本実施の形態では、導電膜２６０Ｃとして、スパッタリング法によってタングステンを成膜する。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。
絶縁膜２７０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。本実施の形態では、絶縁膜２７０Ａとして、ＡＬＤ法によって酸化アルミニウムを成膜する。絶縁膜２７０Ａとして酸化アルミニウムを成膜することによって、外部からの水素や水などの不純物が、絶縁膜２７０Ａよりも下層に混入するのを抑制することができる。また、酸化物２３０や絶縁体２５０などに含まれる酸素が、絶縁膜２７０Ａの外部に流出するのを抑制することができる。
絶縁膜２７１Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。本実施の形態では、絶縁膜２７１Ａとして、ＣＶＤ法によって酸化シリコンを成膜する。
次に、絶縁膜２７１Ａを、エッチングし、絶縁体２７１を形成する。続いて、絶縁体２７１をマスクとして、絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、導電膜２６０Ｃ、および絶縁膜２７０Ａを、エッチングし、絶縁体２５０、導電体２６０（導電体２６０ａ、導電体２６０ｂ、および導電体２６０ｃ）、および絶縁体２７０を形成する（図１１参照）。絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、絶縁体２７０、および絶縁体２７１は、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、導電体２６０ｃの側面、および絶縁体２７０の側面は、同一面内であることが好ましい。
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、導電体２６０ｃの側面、および絶縁体２７０の側面が共有する同一面は、基板に対し、略垂直であることが好ましい。つまり、断面形状において、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、および絶縁体２７０の側面は、酸化物２３０の上面に対する角度が、鋭角、かつ大きいほど好ましい。なお、断面形状において、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、および絶縁体２７０の側面と、酸化物２３０の上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体２５０、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃ、および絶縁体２７０の側面と、酸化物２３０の上面のなす角は大きいほど好ましい。
また、上記エッチングにより、酸化物２３０の絶縁体２５０と重ならない領域の上部がエッチングされる場合がある。この場合、酸化物２３０の絶縁体２５０と重なる領域の膜厚が、絶縁体２５０と重ならない領域の膜厚より厚くなる場合がある。
次に、絶縁体２２２、絶縁体２２４、酸化物２３０、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１を覆って、絶縁膜２７２Ａを成膜する（図１２参照）。絶縁膜２７２Ａとして、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に絶縁膜２７２Ａと接する絶縁体２５０、および絶縁体２２４に過剰酸素領域を形成することができる。
ここで、スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２－Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体２５０、および絶縁体２２４に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２－Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２５０、および絶縁体２２４内部まで到達する。イオンが絶縁体２５０、および絶縁体２２４に取り込まれることにより、イオンが取り込まれた領域が絶縁体２５０、および絶縁体２２４に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２５０、および絶縁体２２４に過剰酸素領域が形成される。
絶縁体２５０、および絶縁体２２４に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２５０、および絶縁体２２４の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損を補填することができる。
したがって、絶縁膜２７２Ａを成膜する手段として、スパッタリング装置を用いて、酸素ガス雰囲気下で成膜を行うことで、絶縁膜２７２Ａを成膜しながら、絶縁体２５０、および絶縁体２２４に酸素を導入することができる。例えば、絶縁膜２７２Ａに、バリア性を有する酸化アルミニウムを用いることで、絶縁体２５０に導入した過剰酸素を、効果的に封じ込めることができる。
また、絶縁膜２７２Ａの成膜は、ＡＬＤ法を用いてもよい。ＡＬＤ法を用いることで、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１の側面に対して、より被覆性が良好な絶縁膜２７２Ａを成膜することができる。本実施の形態では、絶縁膜２７２Ａとして、ＡＬＤ法によって酸化アルミニウムを成膜する。絶縁膜２７２Ａとして酸化アルミニウムを成膜することによって、外部からの水素や水などの不純物が、絶縁膜２７２Ａよりも下層に混入するのを抑制することができる。また、酸化物２３０や絶縁体２５０などに含まれる酸素が、絶縁膜２７２Ａの外部に流出するのを抑制することができる。
次に、絶縁膜２７２Ａに異方性のエッチング処理を行い、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して、絶縁体２７２を形成する（図１３参照）。異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、基板面に略平行な面に成膜された当該絶縁膜を除去して、絶縁体２７２を自己整合的に形成することができる。
ここで、絶縁体２７１の膜厚を絶縁膜２７２Ａの膜厚より厚く形成しておくことで、絶縁体２７１上部の絶縁膜２７２Ａが除去されても、絶縁体２７１、および絶縁体２７２を残存させることができる。また、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１からなる構造体の高さを、酸化物２３０の高さよりも、高くすることで、酸化物２３０の側面の絶縁膜２７２Ａを、除去することができる。さらに、酸化物２３０の端部をラウンド形状にしておくと、酸化物２３０の側面に接して成膜された絶縁膜２７２Ａを除去するための時間が短縮され、より容易に絶縁体２７２を形成することができる。
また、図示しないが、酸化物２３０の側面にも絶縁膜２７２Ａが残存していてもよい。その場合、後の工程で成膜する層間膜などの被膜性を高めることができる。また、酸化物２３０の側面に絶縁体が残存することで、酸化物２３０に混入する水または水素などの不純物を低減し、酸化物２３０から酸素が外方拡散するのを防ぐことができる場合がある。
酸化物２３０の側面に接して絶縁膜２７２Ａの残存した構造体が形成されていることで、後の工程で、不純物となる元素を含む絶縁体２７４を成膜し、酸化物２３０にソース領域、およびドレイン領域を形成する場合、絶縁体２２４と酸化物２３０との界面領域は、低抵抗化されないため、リーク電流の発生を抑制することができる。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。
次に、絶縁体２２２、絶縁体２２４、酸化物２３０、絶縁体２７２、絶縁体２７１を覆って、絶縁体２７４を成膜する（図１４参照）。
酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで、酸化物２３０と絶縁体２７４とが接する領域に、不純物を添加することができる。
酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜する場合、酸化物２３０と絶縁体２７４とが接する領域には、絶縁体２７４の成膜雰囲気に含まれる水素または窒素などの不純物元素が添加される。酸化物２３０の絶縁体２７４と接する領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。その際、絶縁体２７４と接しない、酸化物２３０と絶縁体２７２が重なる領域にも不純物が拡散することで、当該領域が低抵抗化される。
よって、酸化物２３０の絶縁体２７４と接する領域（ソース領域およびドレイン領域）は、絶縁体２５０と接する領域（チャネル形成領域）より、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、チャネル形成領域の水素または窒素の濃度としては、酸化物２３０ｂの絶縁体２５０と重なる領域の中央近傍（例えば、酸化物２３０ｂの絶縁体２５０のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
なお、ソース領域およびドレイン領域は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。よって、ソース領域およびドレイン領域は、上記元素の一つまたは複数を含む構成にすればよい。
不純物となる元素を含む絶縁体２７４を成膜する場合、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
不純物となる元素を含む絶縁体２７４の成膜は、窒素または水素の少なくとも一方を含む雰囲気で行うことが好ましい。このような雰囲気で成膜を行うことで、酸化物２３０ｂおよび酸化物２３０ｃの絶縁体２５０と重ならない領域を中心に、酸素欠損を形成し、当該酸素欠損と窒素または水素などの不純物元素を結合させて、キャリア密度を高くすることができる。このようにして、低抵抗化された、ソース領域およびドレイン領域を形成することができる。絶縁体２７４としては、例えば、ＣＶＤ法を用いて、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンを成膜することができる。本実施の形態では、絶縁体２７４として、ＣＶＤ法によって窒化シリコンを成膜する。
したがって、本実施の形態に示す半導体装置の作製方法では、チャネル長が１０ｎｍから３０ｎｍ程度に微細化されたトランジスタでも、絶縁体２７４の成膜により、ソース領域およびドレイン領域を自己整合的に形成することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製造することができる。
ここで、導電体２６０および絶縁体２５０の上面および側面を、絶縁体２７０および絶縁体２７２で覆っておくことで、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０に混入することを防ぐことができる。これにより、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０を通って、トランジスタ２００のチャネル形成領域に混入するのを防ぐことができる。したがって、良好な電気特性を有するトランジスタ２００を提供することができる。
なお、上記において、絶縁体２７４の成膜による低抵抗化、を用いて、ソース領域およびドレイン領域を形成したが、本実施の形態はこれに限られるものではない。例えば、ドーパントの添加処理を行うことで、各領域を形成してもよい。また、プラズマ処理を用いてもよい。
例えば、絶縁体２５０、導電体２６０、絶縁体２７２、絶縁体２７０、および絶縁体２７１をマスクとして、酸化物２３０にプラズマ処理を行ってもよい。プラズマ処理は、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素を含む雰囲気などで行えばよい。例えば、アルゴンガスと窒素ガスを用いてプラズマ処理を行えばよい。
次に、絶縁体２７４の上に、絶縁体２８０となる絶縁膜を成膜する。絶縁体２８０となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では、当該絶縁膜として、ＣＶＤ法によって酸化窒化シリコンを成膜する。
次に、絶縁体２８０となる絶縁膜の一部を除去して、絶縁体２８０を形成する（図１４参照）。絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体２８０は、絶縁体２８０となる絶縁膜として成膜した直後に上面が平坦性を有していてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２８０の上面は必ずしも平坦性を有さなくてもよい。
次に、絶縁体２８０および絶縁体２７４に、酸化物２３０のソース領域に達する開口と、酸化物２３０のドレイン領域に達する開口と、を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
次に、導電体２５２ａ、および導電体２５２ｂとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２５２ａ、および導電体２５２ｂとなる導電体として、ＣＶＤ法によって窒化チタンを成膜し、当該窒化チタン上にＣＶＤ法によってタングステンを成膜する。
次に、ＣＭＰ処理を行うことで、導電体２５２ａ、および導電体２５２ｂとなる導電膜の一部を除去し、絶縁体２８０を露出する。その結果、上記開口のみに、当該導電膜が残存することで、上面が平坦な導電体２５２ａ、および導電体２５２ｂを形成することができる（図１５参照）。
以上により、トランジスタ２００を有する半導体装置を作製することができる。図７乃至図１５に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例などに示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１７を用いて説明する。
［記憶装置１］
図１７に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図１７に示す半導体装置において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
図１７に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。すなわち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上の閾値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上の閾値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上の閾値電圧とは、トランジスタ３００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
＜記憶装置１の構造＞
本発明の一態様の半導体装置は、図１７に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、閾値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図１７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体３２４の単位面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２４の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および該導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１７において、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５０、および導電体３５６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３６０、絶縁体３６２、および絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、および絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線としての機能を有する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３７０、絶縁体３７２、および絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、および絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線としての機能を有する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図１７において、絶縁体３８０、絶縁体３８２、および絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、および絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線としての機能を有する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３８４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体２１０、および絶縁体２１４には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、およびトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、先の実施の形態で説明した半導体装置が有するトランジスタを用いればよい。また、図１７に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ２００の上方には、絶縁体２８０を設ける。
絶縁体２８０上には、絶縁体２８２が設けられている。絶縁体２８２は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。例えば、絶縁体２８２には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、絶縁体２８２上には、絶縁体２８６が設けられている。絶縁体２８６は、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２８６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２２０、絶縁体２２２、絶縁体２８０、絶縁体２８２、および絶縁体２８６には、導電体２４６、および導電体２４８等が埋め込まれている。
導電体２４６、および導電体２４８は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４６、および導電体２４８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
続いて、トランジスタ２００の上方には、容量素子１００が設けられている。容量素子１００は、導電体１１０と、導電体１２０、および絶縁体１３０とを有する。
また、導電体２４６、および導電体２４８上に、導電体１１２を設けてもよい。導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体１１０は、容量素子１００の電極としての機能を有する。なお、導電体１１２、および導電体１１０は、同時に形成することができる。
導電体１１２、および導電体１１０には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。または、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図１７では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、導電体１１２、および導電体１１０上に、容量素子１００の誘電体として、絶縁体１３０を設ける。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。当該構成により、容量素子１００は、絶縁体１３０を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
絶縁体１３０上に、導電体１１０と重畳するように、導電体１２０を設ける。なお、導電体１２０は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例などに示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係る酸化物を半導体に用いたトランジスタ（ＯＳトランジスタ）が適用されている半導体装置の一例として、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「ＯＳ－ＦＰＧＡ」と呼ぶ。
ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
図１８（Ａ）にＯＳ－ＦＰＧＡの構成例を示す。図１８（Ａ）に示すＯＳ－ＦＰＧＡ３１１０は、マルチコンテキスト構造によるコンテキスト切り替えとＰＬＥ毎の細粒度パワーゲーティングを実行するＮＯＦＦ（ノーマリオフ）コンピューティングが可能である。ＯＳ－ＦＰＧＡ３１１０は、コントローラ（Ｃｏｎｔｒｏｌｌｅｒ）３１１１、ワードドライバ（Ｗｏｒｄ ｄｒｉｖｅｒ）３１１２、データドライバ（Ｄａｔａ ｄｒｉｖｅｒ）３１１３、プログラマブルエリア（Ｐｒｏｇｒａｍｍａｂｌｅ ａｒｅａ）３１１５を有する。
プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、コア（Ｃｏｒｅ）３１１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、複数のスイッチアレイブロック（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のプログラマブルロジックエレメント（ＰＬＥ）３１２１を有する。図１８（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図１８（Ｃ）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上下左右）方向のＬＡＢ３１２０に接続される。
図１９（Ａ）乃至図１９（Ｃ）を参照して、ＳＢ３１３１について説明する。図１９（Ａ）に示すＳＢ３１３１には、ｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、信号ｗｏｒｄ［１：０］が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデータであり、ｄａｔａとｄａｔａｂは論理が相補的な関係にある。ＯＳ－ＦＰＧＡ３１１０のコンテキスト数は２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号である。信号ｗｏｒｄ［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が入力される配線がそれぞれワード線である。
ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、３１３３［１］を有する。ＰＲＳ３１３３［０］、３１３３［１］は、相補データを格納できるコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様である。
図１９（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅｘｔ［０］、ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［１］、ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１において、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクティブになる。
ＰＲＳ３１３３［０］は、ＣＭ３１３５、ＳｉトランジスタＭ３１を有する。ＳｉトランジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５は、メモリ回路３１３７、３１３７Ｂを有する。メモリ回路３１３７、３１３７Ｂは同じ回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、ＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯＢ３１、ＭＯＢ３２を有する。
ＯＳトランジスタＭＯ３１、ＭＯ３２、ＭＯＢ３１、ＭＯＢ３２はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２である。ノードＮ３２、ＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状態を制御する。
メモリ回路３１３７、３１３７Ｂが保持するデータは相補的な関係にある。したがって、ＯＳトランジスタＭＯ３２またはＭＯＢ３２の何れか一方が導通する。
図１９（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］のノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。
信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブである。この期間に、ＰＲＳ３１３３［０］の入力端子（ｉｎｐｕｔ）が“Ｈ”に遷移しても、ＳｉトランジスタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子（ｏｕｔｐｕｔ）も“Ｌ”が維持される。
信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。
ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、メモリ回路３１３７のＯＳトランジスタＭＯ３２がソースフォロアであるために、ブースティング（ｂｏｏｓｔｉｎｇ）によってＳｉトランジスタＭ３１のゲート電圧は上昇する。その結果、メモリ回路３１３７のＯＳトランジスタＭＯ３２は駆動能力を失い、ＳｉトランジスタＭ３１のゲートは浮遊状態となる。
マルチコンテキスト機能を備えるＰＲＳ３１３３において、ＣＭ３１３５はマルチプレクサの機能を併せ持つ。
図２０にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブル）ブロック（ＬＵＴ ｂｌｏｃｋ）３１２３、レジスタブロック３１２４、セレクタ３１２５、ＣＭ３１２６を有する。ＬＵＴブロック３１２３は、入力ｉｎＡ－ｉｎＤに従って内部の１６ビットＣＭ対の出力をマルチプレクスする構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレーションに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４の出力を選択する。
ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリップフロップ（以下［ＯＳ－ＦＦ］と呼ぶ）である。
レジスタブロック３１２４は、ＯＳ－ＦＦ３１４０［１］、３１４０［２］を有する。信号ｕｓｅｒ＿ｒｅｓ、ｌｏａｄ、ｓｔｏｒｅがＯＳ－ＦＦ３１４０［１］、３１４０［２］に入力される。クロック信号ＣＬＫ１はＯＳ－ＦＦ３１４０［１］に入力され、クロック信号ＣＬＫ２はＯＳ－ＦＦ３１４０［２］に入力される。図２１（Ａ）にＯＳ－ＦＦ３１４０の構成例を示す。
ＯＳ－ＦＦ３１４０は、ＦＦ３１４１、シャドウレジスタ３１４２を有する。ＦＦ３１４１は、ノードＣＫ、Ｒ、Ｄ、Ｑ、ＱＢを有する。ノードＣＫにはクロック信号が入力される。ノードＲには信号ｕｓｅｒ＿ｒｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット信号である。ノードＤはデータ入力ノードであり、ノードＱはデータ出力ノードである。ノードＱとノードＱＢとは論理が相補関係にある。
シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャドウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ＱＢのデータをそれぞれバックアップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ＱＢに書き戻す。
シャドウレジスタ３１４２は、インバータ回路３１８８、３１８９、ＳｉトランジスタＭ３７、ＭＢ３７、メモリ回路３１４３、３１４３Ｂを有する。メモリ回路３１４３、３１４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、ＭＯ３６を有する。メモリ回路３１４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、ＯＳトランジスタＭＯＢ３６を有する。ノードＮ３６、ＮＢ３６はＯＳトランジスタＭＯ３６、ＯＳトランジスタＭＯＢ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７、ＮＢ３７は、ＳｉトランジスタＭ３７、ＭＢ３７のゲートである。
ＯＳトランジスタＭＯ３５、ＭＯ３６、ＭＯＢ３５、ＭＯＢ３６はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
図２１（Ｂ）を参照して、ＯＳ－ＦＦ３１４０の動作方法例を説明する。
（バックアップ（Ｂａｃｋｕｐ））
“Ｈ”の信号ｓｔｏｒｅがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３１２７をオフにする。ＦＦ３１４１のノードＱ、ＱＢのデータは消失するが、電源オフであっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。
（リカバリ（Ｒｅｃｏｖｅｒｙ））
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ”の信号ｌｏａｄがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つまり、ＯＳ－ＦＦ３１４０はバックアップ動作時の状態に復帰する。
細粒度パワーゲーティングと、ＯＳ－ＦＦ３１４０のバックアップ／リカバリ動作とを組み合わせることで、ＯＳ－ＦＰＧＡ３１１０の消費電力を効果的に低減できる。
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。ＯＳトランジスタを用いたＯＳメモリはソフトエラー耐性が高い。そのため、ＯＳメモリを搭載することで、信頼性の高いＯＳ－ＦＰＧＡ３１１０を提供することができる。
本実施の形態に示す構成は、他の実施の形態や実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態においては、上述した記憶装置など、本発明の一態様に係る半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図２２に示す半導体装置５４００は、ＣＰＵコア５４０１、パワーマネージメントユニット５４２１および周辺回路５４２２を有する。パワーマネージメントユニット５４２１は、パワーコントローラ（Ｐｏｗｅｒ Ｃｏｎｔｒｏｌｌｅｒ）５４０２、およびパワースイッチ（Ｐｏｗｅｒ Ｓｗｉｔｃｈ）５４０３を有する。周辺回路５４２２は、キャッシュメモリを有するキャッシュ（Ｃａｃｈｅ）５４０４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）５４０５、およびデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）５４０６を有する。ＣＰＵコア５４０１は、データバス５４２３、制御装置（Ｃｏｎｔｒｏｌ Ｕｎｉｔ）５４０７、ＰＣ（プログラムカウンタ）５４０８、パイプラインレジスタ（Ｐｉｐｅｌｉｎｅ Ｒｅｇｉｓｔｅｒ）５４０９、パイプラインレジスタ（Ｐｉｐｅｌｉｎｅ Ｒｅｇｉｓｔｅｒ）５４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）５４１１、およびレジスタファイル（Ｒｅｇｉｓｔｅｒ Ｆｉｌｅ）５４１２を有する。ＣＰＵコア５４０１と、キャッシュ５４０４等の周辺回路５４２２とのデータのやり取りは、データバス５４２３を介して行われる。
半導体装置（セル）は、パワーコントローラ５４０２、制御装置５４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができるすべての論理回路に適用することができる。その結果、小型の半導体装置５４００を提供できる。また、消費電力を低減することが可能な半導体装置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置５４００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、およびＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、当該半導体装置（セル）を半導体装置５４００に適用することで、小型の半導体装置５４００を提供できる。また、消費電力を低減することが可能な半導体装置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
制御装置５４０７は、ＰＣ５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４１０、ＡＬＵ５４１１、レジスタファイル５４１２、キャッシュ５４０４、バスインターフェース５４０５、デバッグインターフェース５４０６、およびパワーコントローラ５４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ５４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ５４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ５４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図２２では図示していないが、キャッシュ５４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ５４０９は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル５４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ５４１０は、ＡＬＵ５４１１の演算処理に利用するデータ、またはＡＬＵ５４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース５４０５は、半導体装置５４００と半導体装置５４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース５４０６は、デバッグの制御を行うための命令を半導体装置５４００に入力するための信号の経路としての機能を有する。
パワースイッチ５４０３は、半導体装置５４００が有する、パワーコントローラ５４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ５４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ５４０２はパワースイッチ５４０３の動作を制御する機能を有する。
上記構成を有する半導体装置５４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア５４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ５４０２のレジスタに設定する。次いで、ＣＰＵコア５４０１からパワーコントローラ５４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置５４００内に含まれる各種レジスタとキャッシュ５４０４が、データの退避を開始する。次いで、半導体装置５４００が有するパワーコントローラ５４０２以外の各種回路への電源電圧の供給が、パワースイッチ５４０３により停止される。次いで、割込み信号がパワーコントローラ５４０２に入力されることで、半導体装置５４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ５４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ５４０４が、データの復帰を開始する。次いで、制御装置５４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、およびＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図２３を用いて説明する。
図２３に示す半導体装置５５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５５００は、第１の記憶回路５５０１と、第２の記憶回路５５０２と、第３の記憶回路５５０３と、読み出し回路５５０４と、を有する。半導体装置５５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５５００の構成例について説明するものとする。
第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５５００に電源電圧が供給されている期間において、第１の記憶回路５５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５５０１は、揮発性の記憶回路と呼ぶことができる。
第２の記憶回路５５０２は、第１の記憶回路５５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５５０３は、第２の記憶回路５５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５５０４は、第２の記憶回路５５０２または第３の記憶回路５５０３に保持されたデータを読み出して第１の記憶回路５５０１に記憶する（あるいは復帰する）機能を有する。
特に、第３の記憶回路５５０３は、半導体装置５５００に電源電圧が供給されてない期間においても、第２の記憶回路５５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。
図２３に示すように、第２の記憶回路５５０２はトランジスタ５５１２と容量素子５５１９とを有する。第３の記憶回路５５０３はトランジスタ５５１３と、トランジスタ５５１５と、容量素子５５２０とを有する。読み出し回路５５０４はトランジスタ５５１０と、トランジスタ５５１８と、トランジスタ５５０９と、トランジスタ５５１７と、を有する。
トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷を、容量素子５５１９に充放電する機能を有する。トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電荷を容量素子５５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、さらに好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
トランジスタ５５１３は、容量素子５５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５５１５は、トランジスタ５５１３が導通状態であるときに、配線５５４４の電位に応じた電荷を容量素子５５２０に充放電する機能を有する。トランジスタ５５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、およびＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ５５１２のソースおよびドレインの一方は、第１の記憶回路５５０１に接続されている。トランジスタ５５１２のソースおよびドレインの他方は、容量素子５５１９の一方の電極、トランジスタ５５１３のゲート、およびトランジスタ５５１８のゲートに接続されている。容量素子５５１９の他方の電極は、配線５５４２に接続されている。トランジスタ５５１３のソースおよびドレインの一方は、配線５５４４に接続されている。トランジスタ５５１３のソースおよびドレインの他方は、トランジスタ５５１５のソースおよびドレインの一方に接続されている。トランジスタ５５１５のソースおよびドレインの他方は、容量素子５５２０の一方の電極、およびトランジスタ５５１０のゲートに接続されている。容量素子５５２０の他方の電極は、配線５５４３に接続されている。トランジスタ５５１０のソースおよびドレインの一方は、配線５５４１に接続されている。トランジスタ５５１０のソースおよびドレインの他方は、トランジスタ５５１８のソースおよびドレインの一方に接続されている。トランジスタ５５１８のソースおよびドレインの他方は、トランジスタ５５０９のソースおよびドレインの一方に接続されている。トランジスタ５５０９のソースおよびドレインの他方は、トランジスタ５５１７のソースおよびドレインの一方、および第１の記憶回路５５０１に接続されている。トランジスタ５５１７のソースおよびドレインの他方は、配線５５４０に接続されている。また、図２３においては、トランジスタ５５０９のゲートは、トランジスタ５５１７のゲートと接続されているが、トランジスタ５５０９のゲートは、必ずしもトランジスタ５５１７のゲートと接続されていなくてもよい。
トランジスタ５５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５５１５のオフ電流が小さいために、半導体装置５５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５５１５のスイッチング特性が良好であるために、半導体装置５５００は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態や実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置の一形態を、図２４および図２５を用いて説明する。
＜半導体ウエハ、チップ＞
図２４（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置などを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図２４（Ｂ）にチップ７１５の拡大図を示す。
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤ（Ｅｒｅｃｔｒｏｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）を緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行う。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図２５（Ａ）および図２５（Ｂ）を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と当該半導体装置以外の部品が組み合わされて完成する。
図２５（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行う（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行う（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形加工工程」を行う（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行う（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図２５（Ｂ）に示す。図２５（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図２５（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
図２５（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
（実施の形態７）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図２６に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図２６（Ａ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
図２６（Ｂ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図２６（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図２６（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図２６（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図２６（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定の他、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行および解除、省電力モードの実行および解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様に係る半導体装置の保持特性、動作周波数を見積った結果について説明する。なお、ここでいう半導体装置とは、具体的には、実施の形態１で説明したＤＯＳＲＡＭのことを指す。本実施例では、本発明の一態様に係るトランジスタのＶｇ－Ｉｄ特性およびＶｓ－Ｉｄ特性を測定し、その特性値から、間接的にＤＯＳＲＡＭの保持特性、動作周波数の見積りを行った。なお、本実施例で述べるＤＯＳＲＡＭは、チャネル長（Ｌ）が６０ｎｍ、チャネル幅（Ｗ）が６０ｎｍのサイズ（以下、Ｌ／Ｗ＝６０／６０ｎｍと表記する）である本発明の一態様に係るトランジスタと、保持容量３．５ｆＦの容量素子と、を有する構成であることを想定している。後述するように、実際にＶｇ－Ｉｄ測定を行ったトランジスタとＤＯＳＲＡＭ用に想定した上記トランジスタとでサイズが異なるが、本実施例では、トランジスタのＬ／Ｗ比を変えずに微細化しても、トランジスタの特性が変わらないという仮定の下で、ＤＯＳＲＡＭの保持特性、動作周波数の見積りを行った。
図２７に、本発明の一態様に係るトランジスタのＶｇ－Ｉｄ測定結果から、ＤＯＳＲＡＭの保持特性を見積った結果を示す。Ｖｇ－Ｉｄ測定に用いたトランジスタのサイズは、チャネル長（Ｌ）が０．３４μｍ、チャネル幅（Ｗ）が０．２２μｍ（以下、Ｌ／Ｗ＝０．３４／０．２２μｍと表記する）である。Ｖｇ－Ｉｄ測定は、トランジスタのドレイン電位Ｖｄを＋１．０８Ｖに、ソース電位Ｖｓを０Ｖに、およびバックゲート電位Ｖｂｇを－７．５Ｖに固定し、ゲート電位Ｖｇを－１．０Ｖから＋３．３Ｖまで掃引することで行った。また測定温度は、－４０℃、２７℃、８５℃の３水準で行った。具体的には、測定対象となるトランジスタが形成された５インチ角基板を上記各温度に設定したサーモチャック上に固定した状態でトランジスタのＶｇ－Ｉｄ測定を実施した。図２７中では、－４０℃での測定結果を「三角印」で、２７℃での測定結果を「四角印」で、８５℃での測定結果を「丸印」でプロットしている。なお測定は、上記５インチ角の基板面内に形成された複数のトランジスタのうちの１２素子を対象として行った。図２７中では、当該１２素子の－４０℃での測定結果、２７℃での測定結果、および８５℃での測定結果をすべてプロットしている。
図２７において、横軸はトランジスタのシフト電圧（Ｖｓｈ）、縦軸はトランジスタのサブスレッショルドスイング値（Ｓｖａｌｕｅ）である。ここでＶｓｈとは、トランジスタのＶｇ－Ｉｄカーブにおいて、カーブ上の傾きが最大である点における接線と、Ｉｄ＝１［ｐＡ］の直線とが交差する点におけるＶｇと定義する。高温環境下でＶｇ－Ｉｄ測定を行う場合ほど、トランジスタのＶｓｈがマイナスシフトし、Ｓｖａｌｕｅが増大していく傾向が確認できる。なお図２７中では、トランジスタのＶｓｈとＳｖａｌｕｅの値から見積られるＤＯＳＲＡＭデータ保持時間（１時間、１日、１０日、１年、および１０年相当）を示す直線を引いている。
ここで、ＤＯＳＲＡＭのデータ保持時間とは、ＤＯＳＲＡＭが有する保持容量に蓄えられた電荷が、「データ書き込み後の大きさ」から「ある一定の大きさ」まで減少するのに要する時間と換言することができる。本実施例では、前述の「ある一定の大きさ」を、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）にかかる電位が、データ書き込み後の状態から０．２Ｖ低下した値とした。従って、データ保持時間は、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）にかかる電位が、データ書き込み後の状態から０．２Ｖ低下するまでに要する時間として定義した。例えば、本実施例でＤＯＳＲＡＭデータ保持１時間という場合、ＤＯＳＲＡＭが有する容量素子にかかる電位が、データ書き込み後の状態から０．２Ｖ低下するまでの時間が１時間であることを意味する。
ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのオフリーク電流の大きさに依存する。ここで、トランジスタのオフリーク電流とは、トランジスタのＶｇ＝０ＶにおけるＩｄ（すなわち、Ｉｃｕｔ）と言い換えることができる。例えば、ＤＯＳＲＡＭのデータ保持特性が、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔの大きさのみに依存する場合、ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔの大きさに反比例する。
上述したように、本実施例では、ＤＯＳＲＡＭが有する容量素子にかかる電位が、データ書き込み後の状態から０．２Ｖ低下するまでに要する時間をＤＯＳＲＡＭのデータ保持時間として定義している。したがって、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔが既知である場合、ＤＯＳＲＡＭのデータ保持時間は、データ保持中に容量素子から失われる電荷量（容量素子の保持容量（３．５ｆＦ）と容量素子にかかる電位の低下分（０．２Ｖ）との積に相当する０．７ｆＣ）をＩｃｕｔで割ることによって算出することができる。また逆に、目標とするＤＯＳＲＡＭの保持時間を先に設定し、上述した０．７ｆＣを当該保持時間で割ることで、ＤＯＳＲＡＭが有するトランジスタに求められるＩｃｕｔの値を見積ることもできる。
ところで、本実施例でＶｇ－Ｉｄ測定を行ったトランジスタは、実施の形態２の＜半導体装置の作製方法＞で示したように、チャネル形成領域に金属酸化物を用いている。チャネル形成領域に金属酸化物を用いたトランジスタは、例えば、チャネル形成領域にＳｉを用いたトランジスタと比べて、非導通状態におけるリーク電流が極めて小さい。そのため、チャネル形成領域に金属酸化物を用いたトランジスタは、実測によりＩｃｕｔを検出することが困難な場合がある。
そこで本実施例では、まずトランジスタのＶｇ－Ｉｄ測定を行い、そこから得られた上述の「Ｖｓｈ」と「Ｓｖａｌｕｅ」を基に、以下の式（１）を用いた外挿によってＩｃｕｔの見積りを行った。なお、式（１）は、トランジスタのオフ電流が、Ｖｇ＝０Ｖに達するまで、Ｖｇ－Ｉｄ測定によって得られたＳｖａｌｕｅに従って単調減少すると仮定した場合に成り立つ式である。
Figure 0007166934000001
図２７中のＤＯＳＲＡＭデータ保持時間（１時間、１日、１０日、１年、および１０年相当）を示す直線は、保持時間ごとにＤＯＳＲＡＭが有するトランジスタに求められるＩｃｕｔ（上述した０．７ｆＣを各保持時間で割った値）を式（１）の左辺として、式（１）の右辺を満たすＶｓｈとＳｖａｌｕｅの組み合わせをプロットすることで表された直線である。
図２７では、ＤＯＳＲＡＭデータ保持時間を示す直線よりも右側の領域にトランジスタの実測データがプロットされていれば、当該保持時間以上のＤＯＳＲＡＭデータ保持が達成可能見込みであることを意味している。本実施例では、１２個のトランジスタのＶｇ－Ｉｄ測定結果（Ｖｓｈ、Ｓｖａｌｕｅ）からＤＯＳＲＡＭ保持特性の見積りを行ったが、いずれのトランジスタにおいても、－４０℃から８５℃の温度範囲内において、約２か月間以上のＤＯＳＲＡＭデータ保持が達成可能見込みであることが確認された。
以下では、ＤＯＳＲＡＭ動作周波数の見積り方法について説明する。ここで、ＤＯＳＲＡＭ動作周波数とは、ＤＯＳＲＡＭのデータ書き込みサイクルの逆数と定義する。ＤＯＳＲＡＭのデータ書き込みサイクルは、ＤＯＳＲＡＭが有する容量素子の充電時間などによって設定されるパラメータである。本実施例では、ＤＯＳＲＡＭのデータ書き込みサイクル（ＤＯＳＲＡＭ動作周波数の逆数）の４０％に相当する時間を、ＤＯＳＲＡＭが有する容量素子の充電時間とする設定とした。
上述のように、ＤＯＳＲＡＭ動作周波数は、ＤＯＳＲＡＭが有する容量素子の充電時間に依存する。したがって、ＤＯＳＲＡＭ動作周波数を見積るに際して、まずＤＯＳＲＡＭが有する容量素子の充電持間を事前に知る必要がある。本実施例では、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）に０．５５Ｖ以上の電位がかかった状態を、当該容量素子が「充電された状態」と定義した。したがって、本実施例では、ＤＯＳＲＡＭのデータ書き込み動作を開始してから、当該容量素子にかかる電位が０．５５Ｖに達するまでの時間が、ＤＯＳＲＡＭが有する容量素子の充電時間に相当する。
ＤＯＳＲＡＭが有する容量素子の充電時間は、ＤＯＳＲＡＭデータ書き込み時における、ＤＯＳＲＡＭが有するトランジスタのＩｄの大きさに依存する。そこで本実施例では、ＤＯＳＲＡＭデータ書き込み時にＤＯＳＲＡＭが有するトランジスタにかかることが想定される電位（図２８参照）を、本発明の一態様に係るトランジスタ（Ｌ／Ｗ＝０．３４／０．２２μｍ）に実際に印加することでＤＯＳＲＡＭデータ書き込み動作を再現し、このときのトランジスタのＩｄを測定した。具体的には、トランジスタのゲート電位Ｖｇを＋２．９７Ｖに、ドレイン電位Ｖｄを＋１．０８Ｖに、およびバックゲート電位Ｖｂｇを－７．５Ｖに固定し、ソース電位Ｖｓを０Ｖから＋０．５５Ｖまで掃引することでトランジスタのＩｄ測定を行った。なお測定温度は、－４０℃、２７℃、８５℃の３水準で行った。
図２９に、上述したトランジスタのＶｓ－Ｉｄ測定結果を示す。なお、図２９中に示すＩｄは、実際に測定を行ったトランジスタ（Ｌ／Ｗ＝０．３４／０．２２μｍ）から得られたＩｄの値を、ＤＯＳＲＡＭが有すると想定したトランジスタ（Ｌ／Ｗ＝６０／６０ｎｍ）のサイズに補正した値を載せている。そのため、図２９に示されたＩｄの値は、実際の測定値の約１．５倍程度大きい値となっている。
Ｖｓを０Ｖから＋０．５５Ｖまで掃引することで、ゲート－ソース間の電位差（Ｖｇｓ）は＋２．９７Ｖから＋２．４２Ｖに、ドレイン－ソース間の電位差（Ｖｄｓ）は＋１．０８Ｖから＋０．５３Ｖにそれぞれ減少していく。そのため、Ｖｓの値が大きくなるにつれて、Ｉｄの値が減少していくのがわかる。また、高温環境下でＶｓ－Ｉｄ測定を行う場合ほど、Ｉｄの値が大きい傾向にあることが確認できる（図２９参照）。
ところで、ＤＯＳＲＡＭが有する保持容量Ｃｓ［Ｆ］の容量素子に充電される電荷をＱ［Ｃ］、充電時間をｔ［ｓｅｃ］、充電によって容量素子にかかる電位をＶｃｓ（＝Ｖｓ）［Ｖ］、ＤＯＳＲＡＭが有するトランジスタのドレイン電流をＩｄ［Ａ］とした場合、各パラメータの間には以下の式（２）の関係が成り立つ。
Figure 0007166934000002
したがって、式（２）を変形することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔを以下の式（３）で表すことができる。
Figure 0007166934000003
上述したように、本実施例では、保持容量３．５ｆＦの容量素子にかかる電位が０．５５Ｖ以上になった状態を、当該容量素子が「充電された状態」と定義している。したがって、式（３）のＣｓに３．５ｆＦを、Ｖｃｓに＋０．５５Ｖを、Ｉｄに上述した本発明の一態様に係るトランジスタの測定値（図２９参照）を代入することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔを算出することができる。
図３０に、Ｖｃｓ［Ｖ］を横軸、ｔ［ｓｅｃ］を縦軸として、式（３）で表されるカーブを示したグラフを示す。上述したように、当該カーブは、式（３）のＣｓに３．５ｆＦを、Ｖｃｓに＋０．５５Ｖを、Ｉｄに本実施例での測定値（図２９参照）を代入することで得られた計算値である。図２９で示したように、高温環境下ほどＩｄが大きくなる影響で、ｔについては、高温環境下ほど短くなる傾向にあることが確認できる。図３０中では、８５℃での充電時間ｔの直線を引いている。本実施例によれば、８５℃でＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）が充電するのに必要な時間ｔは、約０．８ｎｓｅｃと見積もられた。
以上のようにして、本発明の一態様に係るトランジスタ（１２素子）のＶｓ－Ｉｄ測定結果を基に算出した充電時間ｔ［ｓｅｃ］から、本実施例で定義したＤＯＳＲＡＭのデータ書き込みサイクル（ｔ／０．４［ｓｅｃ］）と、ＤＯＳＲＡＭ動作周波数（０．４／ｔ［Ｈｚ］）とを見積ることができる。
図３１に、本発明の一態様に係るトランジスタ（１２素子）のＶｇ－Ｉｄ測定より得られた閾値電圧（Ｖｔｈ）と電界効果移動度（μＦＥ）の相関を表したグラフを示す。なお、Ｖｇ－Ｉｄ測定は、上述のＶｓ－Ｉｄ測定を行ったトランジスタと同じ素子を用いて行った。また測定温度も、Ｖｓ－Ｉｄ測定同様、－４０℃、２７℃、８５℃の３水準で行った。図３１中では、－４０℃での測定結果を「三角印」で、２７℃での測定結果を「四角印」で、８５℃での測定結果を「丸印」でプロットしている。
図３１では、Ｖｔｈを横軸、μＦＥを縦軸としている。なお、Ｖｔｈとは、トランジスタのゲート電位Ｖｇ［Ｖ］を横軸、ドレイン電流の平方根Ｉｄ １／２［Ａ］を縦軸としてプロットしたＶｇ－Ｉｄカーブにおいて、カーブ上の傾きが最大である点における接線と、Ｉｄ １／２＝０の直線（すなわち、Ｖｇ軸）との交点におけるＶｇと定義する。高温環境下で測定を行う場合ほど、トランジスタのＶｔｈがマイナスシフトし、μＦＥが増大していく傾向が確認できる。
ここで、トランジスタのＶｔｈ、μＦＥは、トランジスタの線形領域におけるＩｄとの間に、以下の式（４）で表される相関関係を有することが知られている。なお、式（４）において、Ｃｏｘは、ゲート絶縁体の容量である。
Figure 0007166934000004
ＤＯＳＲＡＭ動作周波数が、ＤＯＳＲＡＭが有するトランジスタのＩｄの大きさに依存することは上述した。したがって、式（４）より、ＤＯＳＲＡＭ動作周波数は、ＤＯＳＲＡＭが有するトランジスタのＶｔｈ、μＦＥの大きさに依存するともいえる。すなわち、トランジスタのＶｔｈ、μＦＥがわかれば、当該トランジスタを有するＤＯＳＲＡＭの動作周波数をある程度予想することができる。
図３１中では、トランジスタのＶｔｈ、μＦＥと、当該トランジスタを有するＤＯＳＲＡＭ動作周波数との対応を示すため、ＤＯＳＲＡＭ動作周波数０．１ＧＨｚに概ね（ｒｏｕｇｈｌｙ）相当する箇所に直線を引いている。
図３１では、ＤＯＳＲＡＭ動作周波数０．１ＧＨｚを示す直線よりも左側の領域にトランジスタの実測データがプロットされていれば、当該周波数以上でのＤＯＳＲＡＭ動作が概ね達成可能見込みであることを示している。本実施例では、本発明の一態様に係るトランジスタ（１２素子）のＶｇ－Ｉｄ測定を行ったが、得られたＶｔｈ、μＦＥの値から、いずれのトランジスタにおいても、－４０℃から８５℃の温度範囲内において、０．１ＧＨｚ以上でのＤＯＳＲＡＭ動作が概ね達成可能見込みであることが確認された。
図３２に、本実施例で取得した１２個のトランジスタのＶｇ－Ｉｄ測定結果（測定温度は８５℃）から見積ったＤＯＳＲＡＭデータ保持時間（横軸）と、同じトランジスタのＶｓ－Ｉｄ測定結果（測定温度は８５℃）から見積ったＤＯＳＲＡＭ動作周波数（縦軸）の相関を表したグラフを示す。上述したように、実際に測定を行ったトランジスタ（Ｌ／Ｗ＝０．３４／０．２２μｍ）と、想定しているＤＯＳＲＡＭが有するトランジスタ（Ｌ／Ｗ＝６０／６０ｎｍ）とでは、サイズが異なる。そのため、図３２中の１２個のデータは、Ｌ／Ｗ＝０．３４／０．２２μｍのトランジスタ（１２素子）で実測したデータを、Ｌ／Ｗ＝６０／６０ｎｍのトランジスタ用にサイズ補正したデータをプロットしている。いずれのトランジスタにおいても、１０００時間以上のＤＯＳＲＡＭデータ保持と、０．３ＧＨｚ以上でのＤＯＳＲＡＭ動作が達成可能見込みであることがわかった。今回測定した１２個のトランジスタのうち、最も高いＤＯＳＲＡＭ動作周波数が見積られた素子では、０．５ＧＨｚ以上（８５℃）の値が得られた（図３２中の黒塗りのプロット）。そして、同素子では、ＤＯＳＲＡＭデータ保持時間においても、約０．５年保持（８５℃）が達成可能見込みであることがわかった。
以上のように、本実施例において、本発明の一態様に係るトランジスタ（Ｌ／Ｗ＝６０／６０ｎｍ）を用いたＤＯＳＲＡＭは、Ｓｉトランジスタを用いたＤＲＡＭに準ずる高周波数動作と、Ｓｉトランジスタを用いたＤＲＡＭでは実現することが困難な長時間保持の双方を実現できる可能性があることが示された。
以上、本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
１００ 容量素子
１１０ 導電体
１１２ 導電体
１２０ 導電体
１３０ 絶縁体
１５０ 絶縁体
２００ トランジスタ
２０３ 導電体
２０３ａ 導電体
２０３ｂ 導電体
２０５ 導電体
２０５ａ 導電体
２０５ｂ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２２４Ａ 絶縁膜
２３０ 酸化物
２３０ａ 酸化物
２３０Ａ 酸化膜
２３０ｂ 酸化物
２３０Ｂ 酸化膜
２３０ｃ 酸化物
２３０Ｃ 酸化膜
２３１ 領域
２３１ａ 領域
２３１ｂ 領域
２３２ 領域
２３２ａ 領域
２３２ｂ 領域
２４６ 導電体
２４８ 導電体
２５０ 絶縁体
２５０Ａ 絶縁膜
２５２ 導電体
２５２ａ 導電体
２５２ｂ 導電体
２６０ 導電体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０Ｂ 導電膜
２６０ｃ 導電体
２６０Ｃ 導電膜
２７０ 絶縁体
２７０Ａ 絶縁膜
２７１ 絶縁体
２７１Ａ 絶縁膜
２７２ 絶縁体
２７２Ａ 絶縁膜
２７４ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８６ 絶縁体
３００ トランジスタ
３１１ 基板
３１３ 半導体領域
３１４ａ 低抵抗領域
３１４ｂ 低抵抗領域
３１５ 絶縁体
３１６ 導電体
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３６０ 絶縁体
３６２ 絶縁体
３６４ 絶縁体
３６６ 導電体
３７０ 絶縁体
３７２ 絶縁体
３７４ 絶縁体
３７６ 導電体
３８０ 絶縁体
３８２ 絶縁体
３８４ 絶縁体
３８６ 導電体
７１１ 基板
７１２ 回路領域
７１３ 分離領域
７１４ 分離線
７１５ チップ
７５０ 電子部品
７５２ プリント基板
７５４ 実装基板
７５５ リード
１４００ ＤＯＳＲＡＭ
１４０５ コントローラ
１４１０ 行回路
１４１１ デコーダ
１４１２ ワード線ドライバ回路
１４１３ 列セレクタ
１４１４ センスアンプドライバ回路
１４１５ 列回路
１４１６ グローバルセンスアンプアレイ
１４１７ 入出力回路
１４２０ センスアンプアレイ
１４２２ メモリセルアレイ
１４２３ センスアンプアレイ
１４２５ ローカルメモリセルアレイ
１４２６ ローカルセンスアンプアレイ
１４４４ スイッチアレイ
１４４５ メモリセル
１４４６ センスアンプ
１４４７ グローバルセンスアンプ
１５００ 容量素子
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作スイッチ
２９６６ 入出力端子
２９６７ アイコン
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３１１０ ＯＳ－ＦＰＧＡ
３１１１ コントローラ
３１１２ ワードドライバ
３１１３ データドライバ
３１１５ プログラマブルエリア
３１１７ ＩＯＢ
３１１９ コア
３１２０ ＬＡＢ
３１２１ ＰＬＥ
３１２３ ブロック
３１２４ レジスタブロック
３１２５ セレクタ
３１２６ ＣＭ
３１２７ パワースイッチ
３１２８ ＣＭ
３１３０ ＳＡＢ
３１３１ ＳＢ
３１３３ ＰＲＳ
３１３５ ＣＭ
３１３７ メモリ回路
３１３７Ｂ メモリ回路
３１４０ ＯＳ－ＦＦ
３１４１ ＦＦ
３１４２ シャドウレジスタ
３１４３ メモリ回路
３１４３Ｂ メモリ回路
３１８８ インバータ回路
３１８９ インバータ回路
５４００ 半導体装置
５４０１ ＣＰＵコア
５４０２ パワーコントローラ
５４０３ パワースイッチ
５４０４ キャッシュ
５４０５ バスインターフェース
５４０６ デバッグインターフェース
５４０７ 制御装置
５４０８ ＰＣ
５４０９ パイプラインレジスタ
５４１０ パイプラインレジスタ
５４１１ ＡＬＵ
５４１２ レジスタファイル
５４２１ パワーマネージメントユニット
５４２２ 周辺回路
５４２３ データバス
５５００ 半導体装置
５５０１ 記憶回路
５５０２ 記憶回路
５５０３ 記憶回路
５５０４ 回路
５５０９ トランジスタ
５５１０ トランジスタ
５５１２ トランジスタ
５５１３ トランジスタ
５５１５ トランジスタ
５５１７ トランジスタ
５５１８ トランジスタ
５５１９ 容量素子
５５２０ 容量素子
５５４０ 配線
５５４１ 配線
５５４２ 配線
５５４３ 配線
５５４４ 配線

Claims (5)

  1. トランジスタを有する半導体装置であって、
    前記トランジスタは、
    基板上の第１の導電体と、
    前記第１の導電体上の第１の絶縁体と、
    前記第１の絶縁体上の酸化物と、
    前記酸化物上の第２の絶縁体と、
    前記第２の絶縁体上の第２の導電体と、
    前記第２の導電体上の第３の絶縁体と、
    前記第３の絶縁体上の第４の絶縁体と、
    前記第２の絶縁体の側面、前記第２の導電体の側面、前記第３の絶縁体の側面に接する領域を有する第５の絶縁体と、
    前記酸化物、前記第１の絶縁体、前記第４の絶縁体および前記第５の絶縁体に接する領域を有する第６の絶縁体と、を有し、
    前記第１の絶縁体と、前記第６の絶縁体とは、前記酸化物の側周辺領域で接する領域を有し、
    前記酸化物は、
    チャネルが形成される第１の領域と、
    前記第１の領域と隣接する第２の領域と、を有し、
    前記第１の領域は、前記第２の領域よりも高抵抗であり、かつ、前記第２の導電体と重畳する半導体装置。
  2. 請求項１において、
    前記酸化物は、側面と上面との間に曲率を有する面を有する半導体装置。
  3. 請求項１において、
    前記酸化物は、側面と上面との間に有する湾曲面の曲率半径が、３ｎｍ以上１０ｎｍ以下である半導体装置。
  4. 請求項１乃至請求項３のいずれか一において、
    前記第１の絶縁体は、酸化ハフニウムであり、
    前記第５の絶縁体は、酸化アルミニウムであり、
    前記第６の絶縁体は、窒化シリコンである半導体装置。
  5. 請求項１乃至請求項４のいずれか一において、
    前記酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む半導体装置。
JP2018565474A 2017-02-03 2018-01-24 半導体装置 Active JP7166934B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017018082 2017-02-03
JP2017018082 2017-02-03
PCT/IB2018/050416 WO2018142239A1 (ja) 2017-02-03 2018-01-24 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018142239A1 JPWO2018142239A1 (ja) 2019-11-21
JP7166934B2 true JP7166934B2 (ja) 2022-11-08

Family

ID=63040294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018565474A Active JP7166934B2 (ja) 2017-02-03 2018-01-24 半導体装置

Country Status (2)

Country Link
JP (1) JP7166934B2 (ja)
WO (1) WO2018142239A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7196391B2 (ja) 2017-11-08 2022-12-27 トヨタ自動車株式会社 内燃機関の制御装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027649A (ja) 2014-07-03 2016-02-18 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2016149550A (ja) 2015-02-09 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、電子部品および電子機器
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027649A (ja) 2014-07-03 2016-02-18 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2016149550A (ja) 2015-02-09 2016-08-18 株式会社半導体エネルギー研究所 半導体装置、電子部品および電子機器
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7196391B2 (ja) 2017-11-08 2022-12-27 トヨタ自動車株式会社 内燃機関の制御装置

Also Published As

Publication number Publication date
WO2018142239A1 (ja) 2018-08-09
JPWO2018142239A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
JP7302061B2 (ja) 半導体装置
JP7439215B2 (ja) 半導体装置
US10147681B2 (en) Semiconductor device and manufacturing method thereof
JP7128809B2 (ja) 半導体装置
US10141344B2 (en) Semiconductor device and method of manufacturing the same
US10388796B2 (en) Semiconductor device and method for manufacturing the same
JP7163064B2 (ja) 半導体装置
US20190348537A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6871722B2 (ja) 半導体装置
KR20190116998A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7166934B2 (ja) 半導体装置
WO2018092007A1 (ja) 半導体装置、および半導体装置の作製方法
WO2018167601A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018098308A (ja) 半導体装置、および半導体装置の作製方法
JP2018098437A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221026

R150 Certificate of patent or registration of utility model

Ref document number: 7166934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150