JP2016174147A - トランジスタ、トランジスタの作製方法、半導体装置および電子機器 - Google Patents

トランジスタ、トランジスタの作製方法、半導体装置および電子機器 Download PDF

Info

Publication number
JP2016174147A
JP2016174147A JP2016038972A JP2016038972A JP2016174147A JP 2016174147 A JP2016174147 A JP 2016174147A JP 2016038972 A JP2016038972 A JP 2016038972A JP 2016038972 A JP2016038972 A JP 2016038972A JP 2016174147 A JP2016174147 A JP 2016174147A
Authority
JP
Japan
Prior art keywords
transistor
oxide layer
electrode
oxide
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016038972A
Other languages
English (en)
Other versions
JP6744108B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
山元　良高
Yoshitaka Yamamoto
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016174147A publication Critical patent/JP2016174147A/ja
Application granted granted Critical
Publication of JP6744108B2 publication Critical patent/JP6744108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】電気特性の良好なトランジスタを提供する。または、電気特性の安定したトランジスタを提供する。または、集積度の高い半導体装置を提供する。【解決手段】チャネルが形成される半導体層に酸化物半導体を用いるトップゲート型のトランジスタにおいて、ゲート電極形成後に自己整合方式によって半導体層に元素を導入し、その後、ゲート電極の側面を構造体で覆う。構造体は酸化シリコンを含むことが好ましい。半導体層、ゲート電極、および構造体を覆う第１の絶縁層を形成し、第１の絶縁層上に、スパッタリング法で第２の絶縁層を形成する。第２の絶縁層の形成時に、第１の絶縁層に酸素を導入する。【選択図】図１

Description

本発明の一態様は、トランジスタおよび半導体装置、ならびにそれらの製造方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有する場合がある。
近年は、酸化物半導体を用いたトランジスタが注目されている。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタの極めてリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
特開２０１２−２５７１８７号公報
微細なトランジスタを提供することを課題の一とする。または、寄生容量の小さいトランジスタを提供することを課題の一とする。または、周波数特性の高いトランジスタを提供することを課題の一とする。電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、消費電力の少ないトランジスタを提供することを課題の一とする。または、信頼性の良好なトランジスタを提供することを課題の一とする。または、新規なトランジスタを提供することを課題の一とする。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１乃至第３の酸化物層、絶縁層、第１乃至第３の電極、および構造体を有し、第１の酸化物層は第２の酸化物層と接し、第２の酸化物層は第３の酸化物層と接し、第１乃至第３の酸化物層は互いに重なる第１の領域を有し、第１の領域上に、絶縁層を介して、第１の電極を有し、構造体は、第１の電極の側面を覆って、第２の酸化物層上に設けられ、第２の酸化物層は、第１の電極と重なる第２の領域と、構造体と重なる第３の領域と、第２の電極と接する第４の領域と、第３の電極と接する第５の領域と、を有し、第２の酸化物層は酸化物半導体であり、第３乃至第５の領域は、第２の領域に含まれる元素と異なる元素を含むトランジスタである。
第２の領域に含まれる元素と異なる元素は、例えば、タングステン、チタン、アルミニウム、または希ガス元素である。第２の酸化物層は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であることが好ましい。なお、ＣＡＡＣ−ＯＳについては、実施の形態３で詳細に説明する。また、第２の酸化物層は、ＩｎまたはＺｎの一方、もしくは両方を含むことが好ましい。第１の酸化物層と第３の酸化物層は、第２の酸化物層に含まれる金属元素のうち少なくとも一種類の金属元素と同種の金属元素を含むことが好ましい。
本発明の一態様は、第１の酸化物層上に第２の酸化物層を形成する第１の工程と、第１および第２の酸化物層を島状に加工する第２の工程と、第２の酸化物層を覆う第３の酸化物層を形成する第３の工程と、第３の酸化物層を覆う第１の絶縁層を形成する第４の工程と、第１の絶縁層上に第１の電極を形成する第５の工程と、第１の電極をマスクとして用いて、第３の酸化物層の一部と第１の絶縁層の一部を除去して、第２の酸化物層の一部を露出する第６の工程と、少なくとも第２の酸化物層の一部に元素を導入する第７の工程と、第２の絶縁層を形成する第８の工程と、第２の絶縁層を加工して第１の電極の側面を覆う構造体を形成する第９の工程と、第２の酸化物層の露出した領域に接して、第２の電極および第３の電極を形成する第１０の工程と、第２の電極および第３の電極を覆う第３の絶縁層を形成する第１１の工程と、第３の絶縁層を覆う第４の絶縁層の形成時に、第３の絶縁層に酸素を導入する第１２の工程と、第１２の工程の後に、加熱処理を行なう第１３の工程と、を有し、第２の酸化物層は酸化物半導体であるトランジスタの作製方法である。
第１２の工程はスパッタリング法で行なうことが好ましい。上記構造体は、シリコンと酸素とを含むことが好ましい。
または、本発明の一態様は、上記トランジスタまたは上記半導体装置と、アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、を有する電子機器である。
微細なトランジスタを提供することができる。または、寄生容量の小さいトランジスタを提供することができる。または、周波数特性の高いトランジスタを提供することができる。電気特性の良好なトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、消費電力の少ないトランジスタを提供することができる。または、信頼性の良好なトランジスタを提供することができる。または、新規なトランジスタを提供することができる。または、これらのトランジスタの少なくとも一つを有する半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 エネルギーバンド構造を説明する図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタの作製方法例を示す図。 本発明の一態様に係るトランジスタの作製方法例を示す図。 本発明の一態様に係るトランジスタの作製方法例を示す図。 本発明の一態様に係るトランジスタの作製方法例を示す図。 本発明の一態様に係るトランジスタの作製方法例を示す図。 本発明の一態様に係るトランジスタの作製方法例を示す図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、およびＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の回路図。 ＣＰＵの構成例を示すブロック図。 記憶素子の一例を示す回路図。 撮像装置の一例を説明する図。 撮像装置の一例を説明する図。 撮像装置の一例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する図。 撮像装置の一例を示す回路図。 撮像装置の構成例を示す断面図。 撮像装置の構成例を示す断面図。 撮像装置の構成例を示す断面図。 表示装置の一例を説明するブロック図。 画素回路の一例を説明する回路図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示モジュールの一例を説明する図。 ＲＦタグの一例を説明するブロック図。 ＲＦタグの使用例を説明する図。 リードフレーム型のインターポーザを用いたパッケージの断面構造を示す斜視図。 電子機器の一例を説明する図。 成膜装置の一例を示す上面図。 成膜装置の一例を示す断面図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、図面において、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域（「チャネル形成領域」ともいう。）における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体層の側面を覆うトランジスタでは、半導体層の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書において、フォトリソグラフィ工程を行った後にエッチング工程を行う場合は、特段の説明がない限り、フォトリソグラフィ工程で形成したレジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「Ｈ電位」ともいう）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」または「Ｌ電位」ともいう）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
（実施の形態１）
本実施の形態では、本発明の一態様のトランジスタ１００の構造例について、図面を参照して説明する。
図１（Ａ）は、トランジスタ１００の平面図である。また、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。図１（Ｂ）において、一点鎖線Ｌ１−Ｌ２における断面図はトランジスタ１００のチャネル長方向の断面図であり、一点鎖線Ｗ１−Ｗ２における断面図はトランジスタ１００のチャネル幅方向の断面図である。
トランジスタ１００は酸化物層１０４（酸化物層１０４ａ、酸化物層１０４ｂ、および酸化物層１０４ｃ）、絶縁層１０５、電極１０６、電極１０９ａ、電極１０９ｂ、および構造体１０８、を有する。電極１０６はゲート電極として機能できる。絶縁層１０５はゲート絶縁層として機能できる。電極１０９ａは、ソース電極またはドレイン電極の一方として機能できる。電極１０９ｂは、ソース電極またはドレイン電極の他方として機能できる。また、トランジスタ１００は、基板１０１上に、絶縁層１０２および絶縁層１０３を介して設けられている。
図１（Ｂ）において、基板１０１上に絶縁層１０２が設けられ、絶縁層１０２上に絶縁層１０３が設けられている。絶縁層１０３は凸部を有し、該凸部上に島状の酸化物層１０４ａと島状の酸化物層１０４ｂが設けられている。また、酸化物層１０４ｂ上に酸化物層１０４ｃが設けられ、酸化物層１０４ｃ上に絶縁層１０５が設けられている。また、酸化物層１０４ｂ上に、酸化物層１０４ｃおよび絶縁層１０５を介して、電極１０６が設けられている。また、構造体１０８は、電極１０６の側面に隣接して酸化物層１０４ｂ上に設けられている。
また、酸化物層１０４ｂ上に、電極１０９ａが酸化物層１０４ｂの一部と接して設けられている。また、酸化物層１０４ｂ上に、電極１０９ｂが酸化物層１０４ｂの他の一部と接して設けられている。
酸化物層１０４において、構造体１０８と重なる領域と、電極１０９ａおよび電極１０９ｂと重なる領域に、酸化物層１０４の主成分と異なる金属元素が含まれている。また、該金属元素は、絶縁層１０５、酸化物層１０４、および絶縁層１０３それぞれの一部にも含まれる場合がある。該金属元素が含まれる領域を領域１３５と呼ぶ。領域１３５の端部を、図１（Ｂ）に破線で示している。図１（Ｂ）において領域１３５は、領域１３５の端部を示す破線よりも上側に形成される。
なお、酸化物層１０４において、領域１３５はトランジスタ１００のソース領域またはドレイン領域として機能できる。よって、酸化物層１０４の領域１３５に挟まれた領域がチャネル形成領域として機能できる。
また、電極１０６の上に絶縁層１０７が設けられている。また、電極１０９ａ、電極１０９ｂ、構造体１０８、および絶縁層１０７上に絶縁層１１０が設けられている。また、絶縁層１１０の上に絶縁層１１１が設けられ、絶縁層１１１の上に絶縁層１１２が設けられている。
絶縁層１１２の上に電極１１４ａおよび電極１１４ｂが設けられている。電極１１４ａは、絶縁層１１２、絶縁層１１１、および絶縁層１１０の一部に設けられた開口において、コンタクトプラグ１１３ａを介して電極１０９ａと電気的に接続されている。電極１１４ｂは、絶縁層１１２、絶縁層１１１、および絶縁層１１０の一部に設けられた開口において、コンタクトプラグ１１３ｂを介して電極１０９ｂと電気的に接続されている。
また、図１（Ｂ）に示すように、トランジスタ１００は、チャネル幅方向の断面図において、電極１０６が酸化物層１０４ｂの上面と側面を覆っている。絶縁層１０３が凸部を有することによって、酸化物層１０４ｂの上面だけでなく側面も電極１０６で覆うことができる。すなわち、トランジスタ１００は、電極１０６の電界によって、酸化物層１０４ｂを電気的に取り囲むことができる構造を有している（導電層の電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、酸化物層１０４ｂの全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、ドレイン電流（トランジスタのソースとドレイン間に流れる電流）を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、電極１０６の電界によって、酸化物層１０４ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流（トランジスタがオフ状態のときにソースとドレインの間に流れる電流）をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
〔酸化物層１０４〕
酸化物層１０４は、酸化物層１０４ａ、酸化物層１０４ｂ、および酸化物層１０４ｃを積層した構成を有する。
酸化物層１０４は、例えば、インジウム（Ｉｎ）を含む酸化物半導体を用いることが好ましい。酸化物半導体は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。
元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどである。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物半導体のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物半導体は亜鉛を含むと結晶化しやすくなる場合がある。
ただし、酸化物層１０４は、インジウムを含む酸化物に限定されない。酸化物層１０４は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物、酸化ガリウムなどの、インジウムを含まず、亜鉛を含む酸化物、ガリウムを含む酸化物、スズを含む酸化物などであっても構わない。
酸化物層１０４は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。酸化物層１０４に用いる酸化物半導体のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下である。
酸化物半導体は、スパッタリング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、熱ＣＶＤ法またはＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を含むがこれに限定されない）、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくく、また、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタや半導体装置の生産性を高めることができる場合がある。
例えば、酸化物層１０４として、熱ＣＶＤ法でＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、酸化物層１０４として、ＡＬＤ法で、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
酸化物半導体をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
また、酸化物半導体をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４、４：２：４．１などとすればよい。
なお、酸化物半導体をスパッタリング法で成膜すると、ターゲットの原子数比からずれた原子数比の酸化物半導体が成膜される場合がある。特に、亜鉛は、ターゲットの原子数比よりも成膜された膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
酸化物層１０４ａおよび酸化物層１０４ｃは、酸化物層１０４ｂを構成する酸素以外の元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、酸化物層１０４ａおよび酸化物層１０４ｂとの界面、ならびに酸化物層１０４ｃおよび酸化物層１０４ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
酸化物層１０４ａおよび酸化物層１０４ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。また、酸化物層１０４ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物層１０４ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であり、酸化物層１０４ａおよび酸化物層１０４ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸化物層１０４ａおよび酸化物層１０４ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物層１０４ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物層１０４ａ、酸化物層１０４ｃ、および酸化物層１０４ｂを選択する。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる酸化物層１０４ａ、酸化物層１０４ｃ、および酸化物層１０４ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる酸化物層１０４ａ、酸化物層１０４ｃ、および酸化物層１０４ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる酸化物層１０４ａ、酸化物層１０４ｃおよび酸化物層１０４ｂを選択する。このとき、酸化物層１０４ｂにおいて、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。酸化物層１０４ａおよび酸化物層１０４ｃを上記構成とすることにより、酸化物層１０４ａおよび酸化物層１０４ｃを、酸化物層１０４ｂよりも酸素欠損が生じにくい層とすることができる。
なお、酸化物層１０４ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物層１０４ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、酸化物層１０４ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、酸化物層１０４ｃは、酸化物層１０４ａと同種の酸化物を用いても構わない。
例えば、ＩｎまたはＧａを含む酸化物層１０４ａ、およびＩｎまたはＧａを含む酸化物層１０４ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９、または７：９３などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物を用いることができる。また、酸化物層１０４ｂとして、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物層１０４ａ、酸化物層１０４ｂ、および酸化物層１０４ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
酸化物層１０４ｂは、酸化物層１０４ａおよび酸化物層１０４ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物層１０４ｂとして、酸化物層１０４ａおよび酸化物層１０４ｃよりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、酸化物層１０４ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、酸化物層１０４ａまたは／および酸化物層１０４ｃが、酸化ガリウムであっても構わない。例えば、酸化物層１０４ｃとして、酸化ガリウムを用いると電極１０５ａまたは電極１０５ｂと電極１０９との間に生じるリーク電流を低減することができる。即ち、トランジスタ１００のオフ電流を小さくすることができる。
酸化物層１０４ａおよび酸化物層１０４ｃは、酸化物層１０４ｂよりも電子親和力が小さいため、酸化物層１０４ｂよりも絶縁体に近い。よって、ゲート電圧を印加すると、酸化物層１０４ａ、酸化物層１０４ｂ、酸化物層１０４ｃのうち、酸化物層１０４ｂにチャネルが形成されやすい。
また、チャネルが形成される半導体層に酸化物半導体層を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）に安定した電気特性を付与するためには、酸化物半導体層中の不純物及び酸素欠損を低減して高純度真性化し、酸化物層１０４ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも酸化物層１０４ｂ中のチャネル形成領域が真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。
また、酸化物層１０４のうち、少なくとも酸化物層１０４ｂにＣＡＡＣ−ＯＳを用いることが好ましい。
また、少なくとも酸化物層１０４ｂに用いる酸化物半導体層は、ＣＡＡＣでない領域（Ａｔｏｍｉｃ Ｖｏｉｄ、「ＡＶ」ともいう。）が当該酸化物半導体層全体の２０％未満であることが好ましい。
ＣＡＡＣ−ＯＳは誘電率異方性を有する。具体的には、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率よりも、ｃ軸方向の誘電率が大きい。チャネルが形成される半導体層にＣＡＡＣ−ＯＳを用いて、ゲート電極をｃ軸方向に配置したトランジスタは、ｃ軸方向の誘電率が大きいため、ゲート電極から生じる電界がＣＡＡＣ−ＯＳ全体に届きやすい。よって、サブスレッショルドスイング値（Ｓ値）を小さくすることができる。また、半導体層にＣＡＡＣ−ＯＳを用いたトランジスタは、微細化によるＳ値の増大が生じにくい。
また、ＣＡＡＣ−ＯＳはａ軸方向およびｂ軸方向の誘電率が小さいため、ソースとドレイン間に生じる電界の影響が緩和される。よって、チャネル長変調効果や、短チャネル効果、などが生じにくく、トランジスタの信頼性を高めることができる。
ここで、チャネル長変調効果とは、ドレイン電圧がしきい値電圧よりも高い場合に、ドレイン側から空乏層が広がり、実効上のチャネル長が短くなる現象を言う。また、短チャネル効果とは、チャネル長が短くなることにより、しきい値電圧の低下などの電気特性の悪化が生じる現象を言う。微細なトランジスタほど、これらの現象による電気特性の劣化が生じやすい。
〔酸化物半導体層のエネルギーバンド構造〕
ここで、酸化物層１０４ａ、酸化物層１０４ｂ、および酸化物層１０４ｃの積層により構成される酸化物層１０４の機能およびその効果について、図３（Ａ）に示すエネルギーバンド構造図を用いて説明する。図３（Ａ）は、図１（Ｂ）にＡ１−Ａ２の一点鎖線で示した部位のエネルギーバンド構造を示している。すなわち、図３（Ａ）は、トランジスタ１００のチャネル形成領域のエネルギーバンド構造を示している。
図３（Ａ）中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層１０３、酸化物層１０４ａ、酸化物層１０４ｂ、酸化物層１０４ｃ、絶縁層１０５の伝導帯下端のエネルギーを示している。
ここで、電子親和力は、真空準位と価電子帯上端のエネルギーとの差（「イオン化ポテンシャル」ともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。
絶縁層１０３と絶縁層１０５は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（電子親和力が小さい）。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
ここで、酸化物層１０４ａと酸化物層１０４ｂとの間には、酸化物層１０４ａと酸化物層１０４ｂとの混合領域を有する場合がある。また、酸化物層１０４ｂと酸化物層１０４ｃとの間には、酸化物層１０４ｂと酸化物層１０４ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、酸化物層１０４ａ、酸化物層１０４ｂおよび酸化物層１０４ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
このとき、電子は、酸化物層１０４ａ中および酸化物層１０４ｃ中ではなく、酸化物層１０４ｂ中を主として移動する。したがって、酸化物層１０４ａおよび酸化物層１０４ｂの界面における界面準位密度、酸化物層１０４ｂと酸化物層１０４ｃとの界面における界面準位密度を低くすることによって、酸化物層１０４ｂ中で電子の移動が阻害されることが少なく、トランジスタ１００のオン電流を高くすることができる。
また、酸化物層１０４ａと絶縁層１０３の界面または界面近傍、および酸化物層１０４ｃと絶縁層１０５の界面または界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、酸化物層１０４ａ、および酸化物層１０４ｃがあることにより、酸化物層１０４ｂと当該トラップ準位とを遠ざけることができる。
なお、トランジスタ１００がｓ−ｃｈａｎｎｅｌ構造を有する場合、酸化物層１０４ｂの全体にチャネルが形成される。したがって、酸化物層１０４ｂが厚いほどチャネル領域は大きくなる。即ち、酸化物層１０４ｂが厚いほど、トランジスタ１００のオン電流を高くすることができる。例えば、２０ｎｍ以上、好ましくは４０ｎｍ以上、さらに好ましくは６０ｎｍ以上、より好ましくは１００ｎｍ以上の厚さの領域を有する酸化物層１０４ｂとすればよい。ただし、トランジスタ１００を有する半導体装置の生産性が低下する場合があるため、例えば、３００ｎｍ以下、好ましくは２００ｎｍ以下、さらに好ましくは１５０ｎｍ以下の厚さの領域を有する酸化物層１０４ｂとすればよい。
また、トランジスタ１００のオン電流を高くするためには、酸化物層１０４ｃの厚さは小さいほど好ましい。例えば、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下の領域を有する酸化物層１０４ｃとすればよい。一方、酸化物層１０４ｃは、チャネルの形成される酸化物層１０４ｂへ、隣接する絶縁体を構成する酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、酸化物層１０４ｃは、ある程度の厚さを有することが好ましい。例えば、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上の厚さの領域を有する酸化物層１０４ｃとすればよい。また、酸化物層１０４ｃは、絶縁層１０３などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、酸化物層１０４ａは厚く、酸化物層１０４ｃは薄いことが好ましい。例えば、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上の厚さの領域を有する酸化物層１０４ａとすればよい。酸化物層１０４ａの厚さを、厚くすることで、隣接する絶縁体と酸化物層１０４ａとの界面からチャネルの形成される酸化物層１０４ｂまでの距離を離すことができる。ただし、トランジスタ１００を有する半導体装置の生産性が低下する場合があるため、例えば、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下の厚さの領域を有する酸化物層１０４ａとすればよい。
なお、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、酸化物層１０４ｂのシリコン濃度は低いほど好ましい。例えば、酸化物層１０４ｂと酸化物層１０４ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、酸化物層１０４ｂと酸化物層１０４ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、酸化物層１０４ｂの水素濃度を低減するために、酸化物層１０４ａおよび酸化物層１０４ｃの水素濃度を低減すると好ましい。酸化物層１０４ａおよび酸化物層１０４ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、酸化物層１０４ｂの窒素濃度を低減するために、酸化物層１０４ａおよび酸化物層１０４ｃの窒素濃度を低減すると好ましい。酸化物層１０４ａおよび酸化物層１０４ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧がプラス方向へ変動させる場合がある。したがって、酸化物層１０４ｂの表面または内部における銅濃度は低いほど好ましい。例えば、酸化物層１０４ｂは、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
上述の３層構造は一例である。例えば、酸化物層１０４ａまたは酸化物層１０４ｃのない２層構造としても構わない。または、酸化物層１０４ａの上もしくは下、または酸化物層１０４ｃ上もしくは下に、酸化物層１０４ａ、酸化物層１０４ｂおよび酸化物層１０４ｃとして例示した半導体のいずれか一を有する４層構造としても構わない。または、酸化物層１０４ａの上、酸化物層１０４ａの下、酸化物層１０４ｃの上、酸化物層１０４ｃの下のいずれか二箇所以上に、酸化物層１０４ａ、酸化物層１０４ｂおよび酸化物層１０４ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
特に、本実施の形態に例示するトランジスタ１００は、チャネル幅方向において、酸化物層１０４ｂの上面と側面が酸化物層１０４ｃと接し、酸化物層１０４ｂの下面が酸化物層１０４ａと接して形成されている（図１（Ｂ）参照。）。このように、酸化物層１０４ｂを酸化物層１０４ａと酸化物層１０４ｃで覆う構成とすることで、上記トラップ準位の影響をさらに低減することができる。
また、酸化物層１０４ａ、および酸化物層１０４ｃのバンドギャップは、酸化物層１０４ｂのバンドギャップよりも広いほうが好ましい。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することができる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信頼性の良好な半導体装置を実現することができる。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上１５０桁以下とすることができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よって、消費電力が少ない半導体装置を実現することができる。
＜変形例１＞
図２に、酸化物層１０４ａを設けずに、酸化物層１０４を酸化物層１０４ｂと酸化物層１０４ｃで構成したトランジスタ１５０を示す。また、図２（Ｂ）は、図２（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。トランジスタ１５０は、酸化物層１０４の構成以外はトランジスタ１００と同じ構造を有する。
図３（Ｂ）は、図２（Ｂ）にＢ１−Ｂ２の一点鎖線で示した部位のエネルギーバンド構造を示している。すなわち、図３（Ｂ）は、トランジスタ１５０のチャネル形成領域のエネルギーバンド構造を示している。トランジスタ１５０では、酸化物層１０４ａを設けない分、トラップ準位３９０の影響を受けやすくなるが、酸化物層１０４ｃを設けずに酸化物層１０４ｂの単層構造とした場合よりも高い電界効果移動度を実現することができる。
＜変形例２＞
図４に示すトランジスタ１６０は、絶縁層１０２と絶縁層１０３の間にバックゲート電極として機能する電極１１９を設けた点がトランジスタ１００と異なる。図４（Ａ）は、トランジスタ１６０の平面図である。また、図４（Ｂ）は、図４（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。電極１１９は、電極１０５ａと同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極１０６および電極１１９は、どちらもゲート電極として機能することができる。よって、絶縁層１０３、および絶縁層１０５は、それぞれがゲート絶縁層として機能することができる。
なお、電極１０６または電極１１９の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ１６０において、電極１０６を「ゲート電極」と言う場合、電極１１９を「バックゲート電極」と言う。また、電極１１９を「ゲート電極」として用いる場合は、トランジスタ１６０をボトムゲート型のトランジスタの一種と考えることができる。また、電極１０６および電極１１９のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
酸化物層１０４を挟んで電極１０６および電極１１９を設けることで、更には、電極１０６および電極１１９を同電位とすることで、酸化物層１０４においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１６０のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ１６０は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ１６０の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
電極１０６および電極１１９は、それぞれが外部からの電界を遮蔽する機能を有するため、電極１０６の上方および電極１１９の下方に生じる荷電粒子等の電荷が酸化物層１０４のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制される。また、電極１０６および電極１１９は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極１０６および電極１１９に電位が供給されている場合において顕著に生じる。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極１０６および電極１１９を有し、且つ電極１０６および電極１１９を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
また、例えば、図４（Ｃ）に示すように、電極１１９上に絶縁層１１６を形成し、絶縁層１１６上に絶縁層１１５を形成し、絶縁層１１５上に絶縁層１０３を形成してもよい。絶縁層１１６および絶縁層１１５は、絶縁層１０３と同様の材料および方法で形成することができる。
なお、絶縁層１１５を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケートなどで形成することで、絶縁層１１５を電荷捕獲層として機能させることができる。絶縁層１１５に電子を注入することで、トランジスタのしきい値電圧を変動させることが可能である。絶縁層１１５への電子の注入は、例えば、トンネル効果を利用すればよい。電極１１９に正の電圧を印加することによって、トンネル電子を絶縁層１１５に注入することができる。
＜変形例３＞
図５に示すトランジスタ１７０のように、電極１１９を基板１０１と絶縁層１０２の間に設けてもよい。図５（Ａ）は、トランジスタ１７０の平面図である。図５（Ｂ）は、図５（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。
電極１１９を、基板１０１と絶縁層１０２の間に設ける場合は、絶縁層１０２もゲート絶縁層として機能することができる。
また、例えば、図５（Ｃ）に示すように、電極１１９上に絶縁層１０２と絶縁層１１６を形成し、絶縁層１１６上に絶縁層１１５を形成し、絶縁層１１５上に絶縁層１０３を形成してもよい。
＜変形例４＞
図６に示すトランジスタ１８０のように、絶縁層１０５と酸化物層１０４ｃを電極１０６と重なる領域だけでなく、構造体１０８と重なる領域に設けてもよい。図６（Ａ）は、トランジスタ１８０の平面図である。図６（Ｂ）は、図６（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。また、酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を、絶縁層を介して設けてもよい。
＜変形例５＞
図７に示すトランジスタ１９０のように、電極１０６および構造体１０８と重ならない領域の絶縁層１０５をエッチングして酸化物層１０４ｃを露出させ、酸化物層１０４ｃをトランジスタ１９０全体に残してもよい。図７（Ａ）は、トランジスタ１９０の平面図である。図７（Ｂ）は、図７（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。また、酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を、絶縁層を介して設けてもよい。
＜変形例６＞
図８に示すトランジスタ１９１のように、構造体１０８と重なる絶縁層１０５を除去し、構造体１０８と酸化物層１０４ｃが接してもよい。図８（Ａ）は、トランジスタ１９１の平面図である。図８（Ｂ）は、図８（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。また、酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を、絶縁層を介して設けてもよい。
＜変形例７＞
図９に示すトランジスタ１９２のように、電極１０６と重なる酸化物層１０４ｃを絶縁層１０５で覆ってもよい。図９（Ａ）は、トランジスタ１９２の平面図である。図９（Ｂ）は、図９（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。また、酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を、絶縁層を介して設けてもよい。
＜変形例８＞
図１０に示すトランジスタ１９３のように、酸化物層１０４ｃが構造体１０８の端部を越えて存在していてもよい。図１０（Ａ）は、トランジスタ１９３の平面図である。図１０（Ｂ）は、図１０（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。また、酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を、絶縁層を介して設けてもよい。
＜変形例９＞
図１１に示すトランジスタ１９４のように、酸化物層１０４ａおよび酸化物層１０４ｃが構造体１０８の端部を越えて存在していてもよい。図１１（Ａ）は、トランジスタ１９４の平面図である。図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。
また、図１２に示すトランジスタ１９４ａのように、トランジスタ１９４が有する酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を設けてもよい。電極１１９は基板１０１上に設けてもよいし、絶縁層１０２の上に設けてもよい。
＜変形例１０＞
図１３に示すトランジスタ１９５のように、絶縁層１０３に凸部を設けず、かつ、酸化物層１０４ａおよび酸化物層１０４ｃが構造体１０８の端部を越えて存在していてもよい。図１３（Ａ）は、トランジスタ１９４の平面図である。図１３（Ｂ）は、図１３（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。また、酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を、絶縁層を介して設けてもよい。
また、図１４に示すトランジスタ１９５ａのように、トランジスタ１９５が有する酸化物層１０４の下に、バックゲート電極として機能できる電極１１９を設けてもよい。電極１１９は基板１０１上に設けてもよいし、絶縁層１０２の上に設けてもよい。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタ１００などのトランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、トランジスタ１００の作製方法例について図面を用いて説明する。図１５乃至図２０中のＬ１−Ｌ２断面は、図１（Ａ）に示す一点鎖線Ｌ１−Ｌ２における断面に相当する。また、図１５乃至図２０中のＷ１−Ｗ２断面は、図１（Ａ）に示す一点鎖線Ｗ１−Ｗ２における断面に相当する。
まず、基板１０１上に絶縁層１０２を形成し、絶縁層１０２上に絶縁層１０３を形成する（図１５（Ａ）参照。）。
基板１０１として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えばバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
また、基板１０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いてもよい。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ１００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
なお、基板１０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板１０１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板１０１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリル系樹脂などがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
絶縁層１０２は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に絶縁層１０２は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。また、絶縁層１０２として、絶縁性の高い酸化インジウム錫亜鉛（Ｉｎ−Ｓｎ−Ｚｎ酸化物）などを用いてもよい。
絶縁層１０２に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層１１０に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１１側からの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
絶縁層１０２として、これらの材料で形成される絶縁層を複数積層して用いてもよい。絶縁層１０２の形成方法は特に限定されず、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法、スピンコート法などの各種形成方法を用いることができる。絶縁層１０２および絶縁層１１０の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。
例えば、熱ＣＶＤ法を用いて、絶縁層１０２として酸化アルミニウムを成膜する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、ＴＭＡの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
絶縁層１０３は、絶縁層１０２と同様の材料および方法を用いて形成することができる。また、酸化物層１０４中の水素濃度の増加を防ぐために、絶縁層１０３、の水素濃度を低減することが好ましい。具体的には、絶縁層１０３、中の水素濃度を、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体中の窒素濃度の増加を防ぐために、絶縁層１０３、中の窒素濃度を低減することが好ましい。具体的には、絶縁層１０３、中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１０３、は、加熱により酸素が放出される絶縁層（「過剰酸素を含む絶縁層」ともいう。）を用いて形成することが好ましい。具体的には、ＴＤＳ分析にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いることが好ましい。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸素雰囲気下による熱処理や、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。酸素を添加するためのガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガスまたはオゾンガスなどを用いることができる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。
絶縁層１０３、の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。
本実施の形態では、基板１０１としてガラス基板を用いる。また、絶縁層１０２として、酸化アルミニウムを用いる。また、絶縁層１０３として、過剰酸素を含む酸化窒化シリコンを用いる。
次に、絶縁層１０３上に酸化物層１２４ａ、および酸化物層１２４ｂを形成する（図１５（Ｂ）参照。）。まず、絶縁層１０３上に酸化物層１２４ａを形成し、酸化物層１２４ａ上に酸化物層１２４ｂを形成する。
本実施の形態では、スパッタリング法により、酸化物層１２４ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４の原子数比のターゲットを用いて、Ｉｎ、Ｇａ、およびＺｎを含むＣＡＡＣ−ＯＳを形成する。また、酸化物層１２４ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いて、Ｉｎ、Ｇａ、およびＺｎを含むＣＡＡＣ−ＯＳを形成する。なお、酸化物層１２４ａの形成後に酸素ドープ処理を行ってもよい。また、酸化物層１２４ｂの形成後に酸素ドープ処理を行ってもよい。
次に、酸化物層１２４ａおよび酸化物層１２４ｂに含まれる水分または水素などの不純物をさらに低減して、酸化物層１２４ａおよび酸化物層１２４ｂを高純度化するために、加熱処理を行うことが好ましい。
例えば、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸化性ガス雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物層１２４ａおよび酸化物層１２４ｂに加熱処理を施す。なお、酸化性ガス雰囲気とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性ガス雰囲気とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。
また、加熱処理を行うことにより、不純物の放出と同時に絶縁層１０３に含まれる酸素を酸化物層１２４ａおよび酸化物層１２４ｂ中に拡散させ、当該酸化物半導体層に含まれる酸素欠損を低減することができる。なお、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。なお、加熱処理は、酸化物層１２４ａおよび酸化物層１２４ｂの形成後であればいつ行ってもよい。例えば、酸化物層１０４ａおよび酸化物層１０４ｂの形成後に加熱処理を行ってもよい。また、後に行なう酸化物層１０４ｃの形成後に行なってもよい。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置であってもよい。例えば、電気炉や、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
なお、酸化物層１２４ａの形成後に酸素ドープ処理を行ってもよい。また、酸化物層１２４ｂの形成後に酸素ドープ処理を行ってもよい。また、絶縁層１０３の形成後に酸素ドープ処理を行ってもよい。
次に、酸化物層１２４ｂ上にレジストマスクを形成する（図示せず。）。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクを印刷法やインクジェット法などで形成するとフォトマスクを使用しないため、製造コストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なう。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
当該レジストマスクをマスクとして用いて、酸化物層１２４ｂ、酸化物層１２４ａの一部を選択的に除去する。この時、絶縁層１０３の一部が除去され、絶縁層１０３に凸部が形成される場合がある。なお、酸化物層１２４ｂ、酸化物層１２４ａの除去（エッチング）は、ドライエッチング法でもウェットエッチング法でもよく、両方を用いてもよい。このようにして、島状の酸化物層１０４ａ、および島状の酸化物層１０４ｂが形成される（図１５（Ｃ）参照。）。
なお、導電層、半導体層、絶縁層のエッチングをドライエッチング法で行う場合は、エッチングガスとしてハロゲン元素を含むガスを用いることができる。ハロゲン元素を含むガスの一例としては、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）もしくは四塩化炭素（ＣＣｌ４）などを代表とする塩素系ガス、四フッ化炭素（ＣＦ４）、六フッ化硫黄（ＳＦ６）、三フッ化窒素（ＮＦ３）もしくはトリフルオロメタン（ＣＨＦ３）などを代表とするフッ素系ガス、臭化水素（ＨＢｒ）または酸素を適宜用いることができる。また用いるエッチング用ガスに不活性気体を添加してもよい。また、酸化物半導体をエッチングするためのエッチングガスとして、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、またはブタン（Ｃ４Ｈ１０）などの炭化水素系ガスと不活性ガスの混合ガスを用いてもよい。
また、ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）法、ＤＦ−ＣＣＰ（Ｄｕａｌ Ｆｒｅｑｕｅｎｃｙ Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：二周波励起容量結合型プラズマ）法などを用いることができる。所望の加工形状にエッチングできるように、エッチング条件（例えば、コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度など）を適宜調節すればよい。
次に、酸化物層１０４ａ、酸化物層１０４ｂ、および絶縁層１０３上に酸化物層１２４ｃを形成し、酸化物層１２４ｃ上に絶縁層１２５を形成する（図１５（Ｄ）参照。）。酸化物層１２４ｃは、酸化物層１２４ａと同様の材料および方法で形成することができる。また、絶縁層１２５は絶縁層１０３と同様の材料および方法で形成することができる。絶縁層１２５の厚さは、１ｎｍ以上５０ｎｍ以下が好ましく、３ｎｍ以上３０ｎｍ以下がより好ましく、５ｎｍ以上１０ｎｍ以下がさらに好ましい。酸化物層１２４ｃの形成後に酸素ドープ処理を行ってもよい。また、絶縁層１２５の形成後に酸素ドープ処理を行ってもよい。また、絶縁層１２５の形成後に加熱処理を行ってもよい。本実施の形態では、絶縁層１２５として酸化シリコンを形成する。
次に、絶縁層１２５上に導電層１２６を形成する（図１６（Ａ）参照。）。導電層１２６を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電層１２６として、これらの材料で形成される導電層を複数積層して用いてもよい。
また、導電層１２６に、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物などの酸素を含む導電性材料、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を適用することもできる。また、前述した金属元素を含む材料と、酸素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造とすることもできる。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造とすることもできる。
導電層１２６の形成方法は特に限定されず、蒸着法、ＣＶＤ法、スパッタリング法などの各種形成方法を用いることができる。導電層１２６の厚さは、１０ｎｍ以上５００ｎｍ以下が好ましく、２０ｎｍ以上３００ｎｍ以下がより好ましく、３０ｎｍ以上２００ｎｍ以下がさらに好ましい。本実施の形態では、導電層１２６として、窒化チタンとタングステンの積層を用いる。具体的には、厚さ１０ｎｍの窒化チタン上に厚さ１５０ｎｍのタングステンを形成する。
次に、導電層１２６上に絶縁層１２７を形成する（図１６（Ａ）参照。）。絶縁層１２７は絶縁層１２５と同様の材料および方法で形成することができる。絶縁層１２７の厚さは、５ｎｍ以上１００ｎｍ以下が好ましく、１０ｎｍ以上５０ｎｍ以下がより好ましい。
次に、フォトリソグラフィ法などを用いて絶縁層１２７上にレジストマスクを形成し（図示せず）、絶縁層１２７、導電層１２６、絶縁層１２５、および酸化物層１２４ｃそれぞれの一部を選択的にエッチングして、絶縁層１０７、電極１０６、絶縁層１０５、および酸化物層１０４ｃを形成する（図１６（Ｂ）参照。）。その後、レジストマスクを除去する。絶縁層１２７、導電層１２６、絶縁層１２５、および酸化物層１２４ｃのエッチングは、ドライエッチング法でもウェットエッチング法でもよく、両方を用いてもよい。
次に、電極１０６および絶縁層１０７をマスクとして用いてドーパント１３１を導入する（図１６（Ｃ）参照。）。なお、図１６（Ｃ）ではドーパント１３１を矢印で示している。ドーパント１３１の導入は、イオン注入、プラズマドーピング、またはプラズマ処理などの方法で行なうことができる。図１６（Ｃ）では、ドーパント１３１が導入される領域１３５の端部を破線で示している。ドーパント１３１が導入される領域１３５の深さや、領域１３５に含まれる金属元素の濃度は、処理方法や処理条件によって決定することができる。
ドーパント１３１に用いる元素としては、アルミニウム、硫黄、チタン、マグネシウム、タングステン、砒素、アンチモン、バナジウムなどの金属元素のうち、一または複数を用いることができる。また、上記以外の元素をドーパント１３１として用いても構わない。ドーパント１３１のドーズ量は、１×１０１２ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下、好ましくは１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１５ｉｏｎｓ／ｃｍ２以下とすればよい。ドーパント１３１導入時の加速電圧は５ｋＶ以上５０ｋＶ以下、好ましくは１０ｋＶ以上３０ｋＶ以下とすればよい。本実施の形態では、ドーパント１３１としてタングステンを用いる。電極１０６および絶縁層１０７をマスクとして用いてドーパント１３１を導入すると、自己整合により領域１３５をチャネル形成領域に隣接して設けることができる。
酸化物層１０４にドーパント１３１が導入されると、酸素欠損（「Ｖｏ」ともいう。）が生じる。ドーパント１３１として金属元素を用いると、酸化物層１０４に含まれる酸素と導入されたドーパント１３１が結合して金属酸化物が形成される。このため、酸化物層１０４のドーパント１３１が導入された領域（領域１３５）では、Ｖｏが増加する。
Ｖｏに水素（Ｈ）が結合してＶｏＨが形成されると、当該領域のキャリア密度が増加し、抵抗率が小さくなる。また、ドーパント１３１の導入後に加熱処理を行ってもよい。加熱処理は、好ましくは２００℃以上５００℃以下、より好ましくは３００℃以上４５０℃以下、さらに好ましくは３５０℃以上４００℃以下で行えばよい。当該加熱処理によってＶｏＨが形成されやすくなる。
また、ドーパント１３１としてヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンなどの希ガス元素を用いてもよい。
また、ドーパント１３１として金属元素を用いる場合は、当該元素として、酸化した後も高い導電率を有する元素を用いることが好ましい。例えば、ドーパント１３１として用いる金属元素の酸化物が、導体または半導体と見なせる金属酸化物であることが好ましい。
酸化物層１０４中の領域１３５は、導体またはｎ型半導体として機能できる。酸化物層１０４中の領域１３５は、酸化物層１０４の電極１０６と重なる領域（チャネル形成領域）よりも、キャリア密度が高く、抵抗率が小さい。よって、酸化物層１０４中の領域１３５は、酸化物層１０４の電極１０６と重なる領域（チャネル形成領域）よりも抵抗が低くなる場合がある。
本実施の形態では、ドーパント１３１としてタングステンを用いる。また、ドーパント１３１をイオン注入法により酸化物層１０４の一部に導入する。タングステンの導入により、酸化物層１０４に酸化タングステンが含まれる領域が形成される。
次に、絶縁層１２８を形成する（図１７（Ａ）参照。）。絶縁層１２８は、絶縁層１２５と同様の材料および方法で形成することができる。絶縁層１２８の厚さは、酸化物層１０４ｃ、絶縁層１０５、電極１０６、および絶縁層１０７それぞれの厚さの合計よりも厚くすることが好ましい。
本実施の形態では、絶縁層１２８として、ＣＶＤ法により酸化シリコンを形成する。
次に、異方性ドライエッチング法により絶縁層１２８をエッチングして、電極１０６の側面に隣接する構造体１０８を形成する（図１７（Ｂ）参照。）。また、構造体１０８形成時に酸化物層１０４ｂの一部が露出する。
この時、露出した酸化物層１０４ｂの一部がエッチングされ、凸部を有する酸化物層１０４ｂが形成される場合がある。ここで、図２１（Ａ）および図２１（Ｂ）に、酸化物層１０４ｂに凸部が形成されたトランジスタ１００を示しておく。図２１（Ａ）は、トランジスタ１００の平面図である。また、図２１（Ｂ）は、図２１（Ａ）に示す一点鎖線Ｌ１−Ｌ２、および一点鎖線Ｗ１−Ｗ２における断面図である。
次に、導電層１２９を形成する（図１７（Ｃ）参照。）。導電層１２９は、導電層１２６（電極１０６）と同様の材料および方法で形成することができる。導電層１２９の厚さは、５ｎｍ以上５００ｎｍ以下が好ましく、１０ｎｍ以上２００ｎｍ以下がより好ましく、１５ｎｍ以上１００ｎｍ以下がさらに好ましい。本実施の形態では、導電層１２９として厚さ２０ｎｍのタングステンを用いる。
次に、フォトリソグラフィ法などを用いて導電層１２９の一部を選択的に除去し、電極１０９ａおよび電極１０９ｂを形成する（図１８（Ａ）参照。）。なお、電極１０６上に絶縁層１０７を設けておくことにより、導電層１２９の一部を除去する際に電極１０６が除去されないように保護することができる。
この時、電極１０９ａおよび電極１０９ｂを、例えばタングステンやチタンなどの、酸化物層１０４から酸素を引き抜く性質を有する材料で形成すると、電極１０９ａおよび電極１０９ｂと接する酸化物層１０４中のＶｏが増加する。よって、酸化物層１０４に形成された領域１３５のうち、電極１０９ａおよび電極１０９ｂが接する領域のキャリア密度が増加し、抵抗率が小さくなる。なお、Ｖｏに水素が結合してＶｏＨが形成されると、当該領域のキャリア密度がさらに増加し、抵抗率をさらに小さくなる。
このため、酸化物層１０４の中で、構造体１０８と重なる領域のキャリア密度よりも、電極１０９ａおよび電極１０９ｂが接する領域のキャリア密度が高くなる場合がある。また、酸化物層１０４の中で、構造体１０８と重なる領域の抵抗率よりも、電極１０９ａおよび電極１０９ｂが接する領域の抵抗率が小さくなる場合がある。また、酸化物層１０４の中で、構造体１０８と重なる領域の抵抗よりも、電極１０９ａおよび電極１０９ｂが接する領域の抵抗が低くなる場合がある。
次に、絶縁層１１０を形成する（図１８（Ｂ）参照。）。絶縁層１１０は、絶縁層１２７（絶縁層１０７）と同様の材料および方法で形成することができる。本実施の形態では、絶縁層１１０としてＣＶＤ法により酸化シリコンを形成する。
次に、絶縁層１１０の上に絶縁層１１１を形成する（図１８（Ｃ）参照。）。絶縁層１１１は、絶縁層１２７（絶縁層１０７）と同様の材料および方法で形成することができる。なお、絶縁層１１１は不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。本実施の形態では、絶縁層１１１としてスパッタリング法により酸化アルミニウムを形成する。また、スパッタリングガスとして酸素を含むガスを用いる。スパッタリング法により絶縁層１１１を形成すると、絶縁層１１１と被形成面の界面およびその近傍に、両者が混ざり合う混合層が形成される。具体的には、絶縁層１１１と絶縁層１１０の界面およびその近傍に、混合層１４５が形成される。
また、混合層１４５には、スパッタリングガスの一部が含まれる。本実施の形態ではスパッタリングガスとして酸素を含むガスを用いるため、混合層１４５に酸素が含まれる。よって、混合層１４５は、過剰酸素を有する。
次に、加熱処理を行う。加熱処理は、好ましくは２００℃以上５００℃以下、より好ましくは３００℃以上４５０℃以下、さらに好ましくは３５０℃以上４００℃以下で行えばよい。なお、この時行う加熱処理の温度は、ドーパント１３１の導入後に行う加熱処理の温度以下とする。
加熱処理により、混合層１４５に含まれる過剰酸素は、絶縁層１１０や構造体１０８などを介して酸化物層１０４ａ、酸化物層１０４ｂ、および酸化物層１０４ｃに拡散する。絶縁層１１１および絶縁層１０２として酸素を透過しにくい材料を用いることで、混合層１４５に含まれる過剰酸素を、絶縁層１１０や構造体１０８などを介して酸化物層１０４ｂ中に効果的に拡散させることができる。混合層１４５に含まれる過剰酸素が拡散する様子を図１９に矢印で示す。
次に、絶縁層１１１上に絶縁層１１２を形成する。絶縁層１１２は絶縁層１１０と同様の材料および方法で形成することができる。また、絶縁層１１２として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層１１２を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層１１２の形成方法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）などを用いればよい。絶縁層１１２の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
絶縁層１１２の表面に化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理（「ＣＭＰ処理」ともいう。）を行なってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
次に、フォトリソグラフィ法などを用いて、絶縁層１１２、絶縁層１１１、絶縁層１１０、および絶縁層１０７の一部を選択的に除去して電極１０９ａの一部と重なる開口１２６ａ、電極１０９ｂの一部と重なる開口１２６ｂ、および電極１０６の一部と重なる開口１２６ｃを形成する（図２０（Ａ）参照。）。絶縁層１１２、絶縁層１１１、絶縁層１１０、および絶縁層１０７の一部の除去（エッチング）は、ドライエッチング法でもウェットエッチング法でもよく、両方を用いてもよい。異方性ドライエッチング法を用いると、アスペクト比の大きい開口を形成することができる。
なお、開口１２６ａ、開口１２６ｂ、および開口１２６ｃの形成時に、電極１０９ａ、電極１０９ｂ、および電極１０６の一部が除去され、電極１０９ａ、電極１０９ｂ、および電極１０６に凹部が形成される場合がある（図２１（Ｂ）参照。）。
次に、開口１２６ａ、開口１２６ｂ、および開口１２６ｃに、コンタクトプラグ１１３ａ、コンタクトプラグ１１３ｂ、およびコンタクトプラグ１１３ｃを形成する。コンタクトプラグ１１３ａ、コンタクトプラグ１１３ｂ、およびコンタクトプラグ１１３ｃとしては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いることができる。また、図示しないが、当該材料の側面および底面を、チタン層、窒化チタン層またはこれらの積層からなるバリア層（拡散防止層）で覆ってもよい。この場合、バリア層も含めて電極という場合がある。
次に、絶縁層１１２上に導電層を形成し、フォトリソグラフィ法などを用いて該導電層の一部を選択的に除去し、コンタクトプラグ１１３ａと重なる電極１１４ａ、コンタクトプラグ１１３ｂと重なる電極１１４ｂ、およびコンタクトプラグ１１３ｃと重なる電極１１４ｃを形成する。（図２０（Ｂ）参照。）該導電層は導電層１２９と同様の材料および方法で形成することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（「ボイド」ともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
〔ＣＡＡＣ−ＯＳ〕
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（「ペレット」ともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（「高分解能ＴＥＭ像」ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（「グレインバウンダリー」ともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２２（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２２（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２２（Ｂ）に示す。図２２（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（「被形成面」ともいう。）または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
図２２（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２２（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２２（Ｂ）および図２２（Ｃ）より、ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる（図２２（Ｄ）参照。）。図２２（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２２（Ｄ）に示す領域５１６１に相当する。
また、図２３（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２３（Ａ）の領域（１）、領域（２）および領域（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２３（Ｂ）、図２３（Ｃ）および図２３（Ｄ）に示す。図２３（Ｂ）、図２３（Ｃ）および図２３（Ｄ）より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２４（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２４（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２４（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２５（Ａ）に示すような回折パターン（「制限視野透過電子回折パターン」ともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２５（Ｂ）に示す。図２５（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２５（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２５（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１個／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０−９個／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
〔ｎｃ−ＯＳ〕
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
〔ａ−ｌｉｋｅ ＯＳ〕
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａと表記する。）、ｎｃ−ＯＳ（試料Ｂと表記する。）およびＣＡＡＣ−ＯＳ（試料Ｃと表記する。）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（「ｄ値」ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図２６は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図２６より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図２６中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（「初期核」ともいう。）が、電子の累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子の累積照射量が電子照射開始時から４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図２６中の（２）および（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度および２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例について説明する。
図２７（Ａ）乃至図２７（Ｃ）は、半導体装置４００の断面図である。半導体装置４００は、トランジスタ１００とトランジスタ２８１を有する。なお、トランジスタ１００は上記実施の形態に示した他のトランジスタと置き換えが可能である。図２７（Ａ）はトランジスタ１００とトランジスタ２８１のチャネル長方向の断面図であり、図２７（Ｂ）はチャネル幅方向の断面図である。図２７（Ｃ）は図２７（Ａ）におけるトランジスタ２８１の拡大図である。
半導体装置４００は、基板４０１としてｎ型半導体を用いる。トランジスタ２８１は、チャネル形成領域２８３、高濃度ｐ型不純物領域２８５、絶縁層２８６、電極２８７、構造体２８８を有する。また、絶縁層２８６を介して構造体２８８と重なる領域に低濃度ｐ型不純物領域２８４を有する。絶縁層２８６はゲート絶縁層として機能できる。電極２８７はゲート電極として機能できる。トランジスタ２８１は、チャネル形成領域２８３が基板４０１の一部に形成される。
低濃度ｐ型不純物領域２８４は、電極２８７形成後、構造体２８８形成前に、電極２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度ｐ型不純物領域２８４は、自己整合によって形成することができる。構造体２８８の形成後、高濃度ｐ型不純物領域２８５を形成する。なお、低濃度ｐ型不純物領域２８４は高濃度ｐ型不純物領域２８５と同じ導電型を有し、導電型を付与する不純物の濃度が高濃度ｐ型不純物領域２８５よりも低い。また、低濃度ｐ型不純物領域２８４は、状況に応じて設けなくてもよい。
トランジスタ２８１は、素子分離層４１４によって他のトランジスタと電気的に分離される。素子分離領域の形成は、ＬＯＣＯＳ法（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）や、ＳＴＩ法（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）などを用いることができる。
トランジスタ２８１はｐチャネル型のトランジスタとして機能できる。また、トランジスタ２８１上に絶縁層４０３が形成され、絶縁層４０３上に絶縁層４０４が形成されている。絶縁層４０３、および絶縁層４０４は、絶縁層１１１と同様の材料および方法で形成することができる。なお、絶縁層４０３および絶縁層４０４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物の拡散を防ぐ機能を有する絶縁材料を用いて形成することが好ましい。なお、絶縁層４０３と絶縁層４０４のどちらか一方を省略してもよいし、絶縁層をさらに積層してもよい。
また、半導体装置４００は、絶縁層４０４上に平坦な表面を有する絶縁層４０５を有する。絶縁層４０５は、絶縁層１１２と同様の材料および方法で形成することができる。また、絶縁層４０５表面にＣＭＰ処理を行ってもよい。
また、絶縁層４０５の上に、電極４１３ａ、電極４１３ｂ、および電極４１３ｃが形成されている。電極４１３ａ、電極４１３ｂ、および電極４１３ｃは、電極１０９ａと同様の材料および方法で作製することができる。
また、電極４１３ａはコンタクトプラグ４０６ａを介して高濃度ｐ型不純物領域２８５の一方と電気的に接続されている。電極４１３ｂはコンタクトプラグ４０６ｂを介して高濃度ｐ型不純物領域２８５の他方と電気的に接続されている。電極４１３ｃはコンタクトプラグ４０６ｃを介して電極２８７と電気的に接続されている。
また、電極４１３ａ、電極４１３ｂ、および電極４１３ｃを覆って絶縁層４０７が形成されている。絶縁層４０７は、絶縁層４０５と同様の材料および方法で形成することができる。また、絶縁層４０７の表面にＣＭＰ処理を行ってもよい。
また、絶縁層４０７上に絶縁層１０２が形成されている。絶縁層４０７よりも上層の構成については、上記実施の形態を参酌すれば理解できる。よって、本実施の形態での詳細な説明は省略する。また、電極１０９ｂはコンタクトプラグ１１２ｄを介して電極４１３ｂと電気的に接続されている。
＜変形例１＞
基板４０１の上にｎチャネル型のトランジスタを設けてもよい。図２８（Ａ）および図２８（Ｂ）は、半導体装置４１０の断面図である。半導体装置４１０は、半導体装置４００にｎチャネル型のトランジスタ２８２を付加した構成を有する。図２８（Ａ）はトランジスタ１００、トランジスタ２８１、および、トランジスタ２８２のチャネル長方向の断面図であり、図２８（Ｂ）はトランジスタ２８２の拡大図である。
トランジスタ２８２は、チャネル形成領域１２８３がウェル２２０に形成される。また、トランジスタ２８２は、チャネル形成領域１２８３、高濃度ｎ型不純物領域１２８５、絶縁層２８６、電極２８７、構造体２８８を有する。また、絶縁層２８６を介して構造体２８８と重なる領域に低濃度ｎ型不純物領域１２８４を有する。
低濃度ｎ型不純物領域１２８４は、電極２８７形成後、構造体２８８形成前に、電極２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度ｎ型不純物領域１２８４は、自己整合により形成することができる。構造体２８８の形成後、高濃度ｎ型不純物領域１２８５を形成する。なお、低濃度ｎ型不純物領域１２８４は高濃度ｎ型不純物領域１２８５と同じ導電型を有し、導電型を付与する不純物の濃度が高濃度ｎ型不純物領域１２８５よりも低い。また、低濃度ｎ型不純物領域１２８４は、状況に応じて設けなくてもよい。
＜変形例２＞
トランジスタ１００の上方に、さらにトランジスタ１００を設けてもよい。図２９は、半導体装置４２０の断面図である。半導体装置４２０は、半導体装置４１０上にトランジスタ１００と同様の構成を有するトランジスタ１００ａを有する。トランジスタ１００ａは絶縁層１１２上に絶縁層４０７ａおよび絶縁層１０２ａを介して設けられている。絶縁層４０７ａおよび絶縁層１０２ａは、それぞれ絶縁層４０７および絶縁層１０２と同様の材料および方法で設けることができる。また、トランジスタ１００ａはトランジスタ１００と同様に作製することができる。
また、半導体装置４２０は、容量素子１４１および容量素子１４２を有する。容量素子１４１を構成する一方の電極４１３ｃは、電極４１３ａおよび電極４１３ｂを形成するための導電層の一部を用いて、電極４１３ａおよび電極４１３ｂと同じ層に設けることができる。また、容量素子１４１を構成する他方の電極１０９ｃは、電極１０９ａおよび電極１０９ｂを形成するための導電層の一部を用いて、電極１０９ａおよび電極１０９ｂと同じ層に設けることができる。電極１０９ｃと電極４１３ｃに挟まれた絶縁層は、容量素子１４１の誘電体層として機能できる。
＜変形例３＞
図３０（Ａ）乃至図３０（Ｃ）は半導体装置４３０の断面図である。半導体装置４３０は、半導体装置４００が有するトランジスタ２８１を、Ｆｉｎ型のトランジスタ２９１に置き換えた構成を有する。トランジスタをＦｉｎ型とすることにより、実効上のチャネル幅が増大し、トランジスタのオン特性を向上させることができる。また、チャネル形成領域に対するゲート電極の電界の寄与を高くすることができるため、トランジスタのオフ特性を向上させることができる。
〔半導体回路〕
本明細書等に開示したトランジスタは、ＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回路、およびＮＯＲ回路などの論理回路や、インバータ回路、バッファ回路、シフトレジスタ回路、フリップフロップ回路、エンコーダ回路、デコーダ回路、増幅回路、アナログスイッチ回路、積分回路、微分回路、およびメモリ素子などの様々な半導体回路に用いることができる。
本実施の形態では、図３１（Ａ）乃至図３１（Ｃ）を用いて、周辺回路および画素回路に用いることができるＣＭＯＳ回路などの一例を示す。なお、本明細書などで参酌する回路図などにおいて、ＯＳトランジスタを適用することが好ましいトランジスタの回路記号に「ＯＳ」を付している。
図３１（Ａ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型のトランジスタ２８２を直列に接続し、且つ、それぞれのゲートを接続した、インバータ回路の構成例を示している。
図３１（Ｂ）に示すＣＭＯＳ回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型のトランジスタ２８２を並列に接続した、アナログスイッチ回路の構成例を示している。
図３１（Ｃ）に示すＣＭＯＳ回路は、トランジスタ２８１ａ、トランジスタ２８１ｂ、トランジスタ２８２ａ、およびトランジスタ２８２ｂを用いたＮＡＮＤ回路の構成例を示している。ＮＡＮＤ回路は、入力端子ＩＮ＿Ａと入力端子ＩＮ＿Ｂに入力される電位の組み合わせによって、出力される電位が変化する。
〔記憶装置〕
図３２（Ａ）に示す回路は、トランジスタ２８９のソースまたはドレインの一方を、トランジスタ１２８１のゲートおよび容量素子２５７の一方の電極に接続した記憶装置の構成例を示している。また、図３２（Ｂ）に示す回路は、トランジスタ２８９のソースまたはドレインの一方を、容量素子２５７の一方の電極に接続した記憶装置の構成例を示している。
図３２（Ａ）および図３２（Ｂ）に示す回路は、トランジスタ２８９のソースまたはドレインの他方から入力された電荷を、ノード２５６に保持することができる。トランジスタ２８９にＯＳトランジスタを用いることで、長期間に渡ってノード２５６の電荷を保持することができる。
図３２（Ａ）ではトランジスタ１２８１として、ｐチャネル型のトランジスタを示しているが、ｎチャネル型のトランジスタを用いてもよい。例えば、トランジスタ１２８１として、トランジスタ２８１またはトランジスタ２８２を用いてもよい。また、トランジスタ１２８１としてＯＳトランジスタを用いてもよい。
ここで、図３２（Ａ）および図３２（Ｂ）に示した半導体装置（記憶装置）について、詳細に説明しておく。
図３２（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ１２８１と第２の半導体を用いたトランジスタ２８９、および容量素子２５７を有している。
トランジスタ２８９は、上記実施の形態に開示したＯＳトランジスタである。トランジスタ２８９のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図３２（Ａ）において、配線２５１はトランジスタ１２８１のソースまたはドレインの一方と電気的に接続され、配線２５２はトランジスタ１２８１ソースまたはドレインの他方と電気的に接続される。また、配線２５３はトランジスタ２８９のソースまたはドレインの他方と電気的に接続され、配線２５４はトランジスタ２８９のゲートと電気的に接続されている。そして、トランジスタ１２８１のゲート、トランジスタ２８９のソースまたはドレインの一方、および容量素子２５７の電極の一方は、ノード２５６と電気的に接続されている。また、配線２５５は容量素子２５７の電極の他方と電気的に接続されている。
図３２（Ａ）に示す半導体装置は、ノード２５６に与えられた電荷を保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
〔書き込み動作、保持動作〕
情報の書き込みおよび保持について説明する。まず、配線２５４の電位を、トランジスタ２８９がオン状態となる電位にする。これにより、配線２５３の電位が、ノード２５６に与えられる。即ち、ノード２５６に所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下、「Ｌｏｗレベル電荷」、「Ｈｉｇｈレベル電荷」という。）のどちらかが与えられるものとする。その後、配線２５４の電位を、トランジスタ２８９がオフ状態となる電位とすることで、ノード２５６に電荷が保持される。
なお、Ｈｉｇｈレベル電荷は、Ｌｏｗレベル電荷よりもノード２５６に高い電位を与える電荷とする。また、トランジスタ１２８１にｐチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタのしきい値電圧よりも高い電位を与える電荷とする。また、トランジスタ１２８１にｎチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタのしきい値電圧よりも低い電位である。すなわち、Ｈｉｇｈレベル電荷とＬｏｗレベル電荷は、どちらもトランジスタがオフ状態となる電位を与える電荷である。
トランジスタ２８９のオフ電流は極めて小さいため、ノード２５６の電荷は長期間にわたって保持される。
〔読み出し動作〕
次に情報の読み出しについて説明する。配線２５１に配線２５２の電位と異なる所定の電位（定電位）を与えた状態で、配線２５５に読み出し電位ＶＲを与えると、ノード２５６に保持されている情報を読み出すことができる。
Ｈｉｇｈレベル電荷により与えられる電位をＶＨ、Ｌｏｗレベル電荷により与えられる電位をＶＬとすると、読み出し電位ＶＲは、｛（Ｖｔｈ−ＶＨ）＋（Ｖｔｈ＋ＶＬ）｝／２とすればよい。なお、情報の読み出しをしないときの配線２５５の電位は、トランジスタ１２８１にｐチャネル型のトランジスタを用いる場合はＶＨより高い電位とし、トランジスタ１２８１にｎチャネル型のトランジスタを用いる場合はＶＬより低い電位とすればよい。
例えば、トランジスタ１２８１にｐチャネル型のトランジスタを用いる場合、トランジスタ１２８１のＶｔｈが−２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを−２Ｖとすればよい。ノード２５６に書き込まれた電位がＶＨのとき、配線２５５にＶＲが与えられると、トランジスタ１２８１のゲートにＶＲ＋ＶＨ、すなわち−１Ｖが印加される。−１ＶはＶｔｈよりも高いため、トランジスタ１２８１はオン状態にならない。よって、配線２５２の電位は変化しない。また、ノード２５６に書き込まれた電位がＶＬのとき、配線２５５にＶＲが与えられると、トランジスタ１２８１のゲートにＶＲ＋ＶＬ、すなわち−３Ｖが印加される。−３ＶはＶｔｈよりも低いため、トランジスタ１２８１がオン状態になる。よって、配線２５２の電位が変化する。
また、トランジスタ１２８１にｎチャネル型のトランジスタを用いる場合、トランジスタ１２８１のＶｔｈが２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを２Ｖとすればよい。ノード２５６に書き込まれた電位がＶＨのとき、配線２５５にＶＲが与えられると、トランジスタ１２８１のゲートにＶＲ＋ＶＨ、すなわち３Ｖが印加される。３ＶはＶｔｈよりも高いため、トランジスタ１２８１はオン状態になる。よって、配線２５２の電位が変化する。また、ノード２５６に書き込まれた電位がＶＬのとき、配線２５５にＶＲが与えられると、トランジスタ１２８１のゲートにＶＲ＋ＶＬ、すなわち１Ｖが印加される。１ＶはＶｔｈよりも低いため、トランジスタ１２８１はオン状態にならない。よって、配線２５２の電位は変化しない。
配線２５２の電位を判別することで、ノード２５６に保持されている情報を読み出すことができる。
図３２（Ｂ）に示す半導体装置は、トランジスタ１２８１を有さない点が図３２（Ａ）に示した半導体装置と異なる。この場合も図３２（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持が可能である。
図３２（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。配線２５４にトランジスタ２８９がオン状態になる電位が与えられると、浮遊状態である配線２５３と容量素子２５７とが導通し、配線２５３と容量素子２５７の間で電荷が再分配される。その結果、配線２５３の電位が変化する。配線２５３の電位の変化量は、ノード２５６の電位（またはノード２５６に蓄積された電荷）によって、異なる値をとる。
例えば、ノード２５６の電位をＶ、容量素子２５７の容量をＣ、配線２５３が有する容量成分をＣＢ、電荷が再分配される前の配線２５３の電位をＶＢ０とすると、電荷が再分配された後の配線２５３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、ノード２５６の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線２５３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線２５３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線２５３の電位を所定の電位と比較することで、情報を読み出すことができる。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が全く生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
〔ＣＰＵ〕
本実施の形態では、上述したトランジスタを用いた半導体装置の一例として、ＣＰＵについて説明する。図３３は、上述したトランジスタを一部に用いたＣＰＵの構成例を示すブロック図である。
図３３に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３３に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３３に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図３３に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図３３に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図３４は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。記憶素子７３０は、電源遮断で記憶データが揮発する回路７０１と、電源遮断で記憶データが揮発しない回路７０２と、スイッチ７０３と、スイッチ７０４と、論理素子７０６と、容量素子７０７と、選択機能を有する回路７２０と、を有する。回路７０２は、容量素子７０８と、トランジスタ７０９と、トランジスタ７１０と、を有する。なお、記憶素子７３０は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していても良い。
ここで、回路７０２には、上述した記憶装置を用いることができる。記憶素子７３０への電源電圧の供給が停止した際、回路７０２のトランジスタ７０９のゲートには接地電位（０Ｖ）、またはトランジスタ７０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ７０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ７０３は、一導電型（例えば、ｎチャネル型）のトランジスタ７１３を用いて構成され、スイッチ７０４は、トランジスタ７１３とは逆の導電型（例えば、ｐチャネル型）のトランジスタ７１４を用いて構成した例を示す。ここで、スイッチ７０３の第１の端子はトランジスタ７１３のソースとドレインの一方に対応し、スイッチ７０３の第２の端子はトランジスタ７１３のソースとドレインの他方に対応し、スイッチ７０３はトランジスタ７１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ７１３のオン状態またはオフ状態）が選択される。スイッチ７０４の第１の端子はトランジスタ７１４のソースとドレインの一方に対応し、スイッチ７０４の第２の端子はトランジスタ７１４のソースとドレインの他方に対応し、スイッチ７０４はトランジスタ７１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ７１４のオン状態またはオフ状態）が選択される。
トランジスタ７０９のソースとドレインの一方は、容量素子７０８の一対の電極のうちの一方、およびトランジスタ７１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ７１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ７０３の第１の端子（トランジスタ７１３のソースとドレインの一方）と電気的に接続される。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）はスイッチ７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と電気的に接続される。スイッチ７０４の第２の端子（トランジスタ７１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）と、スイッチ７０４の第１の端子（トランジスタ７１４のソースとドレインの一方）と、論理素子７０６の入力端子と、容量素子７０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子７０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子７０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子７０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子７０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子７０７および容量素子７０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ７０９のゲート電極には、制御信号ＷＥが入力される。スイッチ７０３およびスイッチ７０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ７０９のソースとドレインの他方には、回路７０１に保持されたデータに対応する信号が入力される。図３４では、回路７０１から出力された信号が、トランジスタ７０９のソースとドレインの他方に入力される例を示した。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７０６によってその論理値が反転された反転信号となり、回路７２０を介して回路７０１に入力される。
なお、図３４では、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号は、論理素子７０６および回路７２０を介して回路７０１に入力する例を示したがこれに限定されない。スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路７０１に入力されてもよい。例えば、回路７０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ７０３の第２の端子（トランジスタ７１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
図３４におけるトランジスタ７０９は、上記実施の形態１で例示したトランジスタ１５０を用いることができる。また、ゲート電極には制御信号ＷＥを入力し、バックゲート電極には制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号とすればよい。当該一定の電位には、例えば、接地電位ＧＮＤやトランジスタ７０９のソース電位よりも小さい電位などが選ばれる。制御信号ＷＥ２は、トランジスタ７０９のしきい値電圧を制御するための電位信号であり、トランジスタ７０９の、ゲート電圧が０Ｖの時のドレイン電流をより低減することができる。なお、トランジスタ７０９としては、第２ゲートを有さないトランジスタを用いることもできる。
また、図３４において、記憶素子７３０に用いられるトランジスタのうち、トランジスタ７０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子７３０に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトランジスタとすることもできる。または、記憶素子７３０は、トランジスタ７０９以外のトランジスタを、チャネルが酸化物半導体層で形成されるトランジスタと、酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとを組み合わせて用いてもよい。
図３４における回路７０１には、例えばフリップフロップ回路を用いることができる。また、論理素子７０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様における半導体装置では、記憶素子７３０に電源電圧が供給されない間は、回路７０１に記憶されていたデータを、回路７０２に設けられた容量素子７０８によってノードＭ２に保持することができる。
また、前述した通り、酸化物半導体層にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体層にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ７０９として用いることによって、記憶素子７３０に電源電圧が供給されない間も容量素子７０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子７３０は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ７０３およびスイッチ７０４を設けることによって、電源電圧供給再開後に、回路７０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路７０２において、ノードＭ２に保持された信号はトランジスタ７１０のゲートに入力される。そのため、記憶素子７３０への電源電圧の供給が再開された後、ノードＭ２に保持された信号を、トランジスタ７１０の状態（オン状態、またはオフ状態）に変換して、回路７０２から読み出すことができる。それ故、ノードＭ２に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子７３０を、ＣＰＵが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、ＣＰＵ全体、もしくはＣＰＵを構成する一つ、または複数の論理回路において、短期間の電源停止が可能になり、電源停止の頻度を高めることができるため、消費電力を抑えることができる。
本実施の形態では、記憶素子７３０をＣＰＵに用いる例として説明したが、記憶素子７３０は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグにも応用可能である。
〔撮像装置〕
上述したトランジスタを用いた半導体装置の一例として、撮像装置について説明する。
＜撮像装置６００の構成例＞
図３５（Ａ）は、撮像装置６００の構成例を示す平面図である。撮像装置６００は、画素部６２１と、第１の回路２６０、第２の回路２７０、第３の回路２８０、および第４の回路２９０を有する。なお、本明細書等において、第１の回路２６０乃至第４の回路２９０などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第１の回路２６０は周辺回路の一部と言える。
図３５（Ｂ）は、画素部６２１の構成例を示す図である。画素部６２１は、ｐ列ｑ行（ｐおよびｑは２以上の自然数）のマトリクス状に配置された複数の画素６２２（撮像素子）を有する。なお、図３５（Ｂ）中のｎは１以上ｐ以下の自然数であり、ｍは１以上ｑ以下の自然数である。
例えば、画素６２２を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。また、例えば、画素６２２を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。また、例えば、画素６２２を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６００を実現することができる。表示素子を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置６００を実現することも可能である。
第１の回路２６０および第２の回路２７０は、複数の画素６２２に接続し、複数の画素６２２を駆動するための信号を供給する機能を有する。また、第１の回路２６０は、画素６２２から出力されたアナログ信号を処理する機能を有していてもよい。また、第３の回路２８０は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、第３の回路２８０は、参照用電位信号（例えば、ランプ波信号など）を供給する機能を有していてもよい。
周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路に用いるトランジスタなどは、後述する画素駆動回路６１０を作製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路の一部または全部にＩＣ等の半導体装置を用いてもよい。
なお、周辺回路は、第１の回路２６０乃至第４の回路２９０のうち、少なくとも１つを省略してもよい。例えば、第１の回路２６０または第４の回路２９０の一方の機能を、第１の回路２６０または第４の回路２９０の他方に付加して、第１の回路２６０または第４の回路２９０の一方を省略してもよい。また、例えば、第２の回路２７０または第３の回路２８０の一方の機能を、第２の回路２７０または第３の回路２８０の他方に付加して、第２の回路２７０または第３の回路２８０の一方を省略してもよい。また、例えば、第１の回路２６０乃至第４の回路２９０のいずれか１つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。
また、図３６に示すように、画素部６２１の外周に沿って第１の回路２６０乃至第４の回路２９０を設けてもよい。また、撮像装置６００が有する画素部６２１において画素６２２を傾けて配置してもよい。画素６２２を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置６００で撮像された画像の品質をより高めることができる。
また、図３７に示すように、第１の回路２６０乃至第４の回路２９０の上方に重ねて画素部６２１を設けてもよい。図３７（Ａ）は第１の回路２６０乃至第４の回路２９０の上方に重ねて画素部６２１を形成した撮像装置６００の上面図である。また、図３７（Ｂ）は、図３７（Ａ）に示した撮像装置６００の構成を説明するための斜視図である。
第１の回路２６０乃至第４の回路２９０の上方に重ねて画素部６２１を設けることで、撮像装置６００の大きさに対する画素部６２１の占有面積を大きくすることができる。よって、撮像装置６００の受光感度を向上することができる。また、撮像装置６００のダイナミックレンジを向上することができる。また、撮像装置６００の解像度を向上することができる。また、撮像装置６００で撮影した画像の再現性を向上することができる。また、撮像装置６００集積度を向上することができる。
〔カラーフィルタ等〕
撮像装置６００が有する画素６２２を副画素として用いて、複数の画素６２２それぞれに異なる波長域の光を透過するフィルタ（カラーフィルタ）を設けることで、カラー画像表示を実現するための情報を取得することができる。
図３８（Ａ）は、カラー画像を取得するための画素６２３の一例を示す平面図である。図３８（Ａ）は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた画素６２２（以下、「画素６２２Ｂ」ともいう）を有する。画素６２２Ｒ、画素６２２Ｇ、画素６２２Ｂをまとめて一つの画素６２３として機能させる。
なお、画素６２３に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、シアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素６２３に少なくとも３種類の異なる波長域の光を検出する画素６２２を設けることで、フルカラー画像を取得することができる。
図３８（Ｂ）は、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。図３８（Ｃ）は、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた画素６２２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた画素６２２を有する画素６２３を例示している。１つの画素６２３に４種類以上の異なる波長域の光を検出する画素６２２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、画素６２２Ｒ、画素６２２Ｇ、および画素６２２Ｂの画素数比（または受光面積比）は、必ずしも１：１：１である必要は無い。図３８（Ｄ）に示すように、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。また、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素６２３に用いる画素６２２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する画素６２２を２つ以上設けることで、冗長性を高め、撮像装置６００の信頼性を高めることができる。
また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置６００を実現することができる。また、フィルタとして可視光の波長以上の波長を有する光を吸収または反射して、紫外光を透過するＵＶ（ＵＶ：Ｕｌｔｒａ Ｖｉｏｌｅｔ）フィルタを用いることで、紫外光を検出する撮像装置６００を実現することができる。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いることで、撮像装置６００をＸ線やγ線などを検出する放射線検出器として機能させることもできる。
また、フィルタとしてＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルター（減光フィルター）を用いると、光電変換素子（受光素子）に多大な光量の光が入射した時に生じる、出力が飽和する現象（以下、「出力飽和」ともいう。）を防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素６２２にレンズを設けてもよい。ここで、図３９の断面図を用いて、画素６２２、フィルタ６２４、レンズ６２５の配置例を説明する。レンズ６２５を設けることで、入射光を光電変換素子に効率よく受光させることができる。具体的には、図３９（Ａ）に示すように、画素６２２に形成したレンズ６２５、フィルタ６２４（フィルタ６２４Ｒ、フィルタ６２４Ｇ、フィルタ６２４Ｂ）、および画素駆動回路６１０等を通して光６６０を光電変換素子６０１に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光６６０の一部が配線群６２６の一部、トランジスタ、および／または容量素子などによって遮光されてしまうことがある。したがって、図３９（Ｂ）に示すように光電変換素子６０１側にレンズ６２５およびフィルタ６２４を形成して、入射光を光電変換素子６０１に効率良く受光させる構造としてもよい。光電変換素子６０１側から光６６０を入射させることで、受光感度の高い撮像装置６００を提供することができる。
図４０（Ａ）乃至図４０（Ｃ）に、画素部６２１に用いることができる画素駆動回路６１０の一例を示す。図４０（Ａ）に示す画素駆動回路６１０は、トランジスタ６０２、トランジスタ６０４、および容量素子６０６を有し、光電変換素子６０１に接続されている。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１と電気的に接続され、トランジスタ６０２のソースまたはドレインの他方はノード６０７（電荷蓄積部）を介してトランジスタ６０４のゲートと電気的に接続されている。
トランジスタ６０２にはＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、図４０（Ｂ）に示すように、容量素子６０６を省略することができる。また、トランジスタ６０２としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。なお、トランジスタ６０４にＯＳトランジスタを用いてもよい。
光電変換素子６０１には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。または、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。
図４０（Ｃ）に示す画素駆動回路６１０は、トランジスタ６０２、トランジスタ６０３、トランジスタ６０４、トランジスタ６０５、および容量素子６０６を有し、光電変換素子６０１に接続されている。なお、図４０（Ｃ）に示す画素駆動回路６１０は、光電変換素子６０１としてフォトダイオードを用いる場合を示している。トランジスタ６０２のソースまたはドレインの一方は光電変換素子６０１のカソードと電気的に接続され、他方はノード６０７と電気的に接続されている。光電変換素子６０１のアノードは、配線６１１と電気的に接続されている。トランジスタ６０３のソースまたはドレインの一方はノード６０７と電気的に接続され、他方は配線６０８と電気的に接続されている。トランジスタ６０４のゲートはノード６０７と電気的に接続され、ソースまたはドレインの一方は配線６０９と電気的に接続され、他方はトランジスタ６０５のソースまたはドレインの一方と電気的に接続されている。トランジスタ６０５のソースまたはドレインの他方は配線６０８と電気的に接続されている。容量素子６０６の一方の電極はノード６０７と電気的に接続され、他方の電極は配線６１１と電気的に接続される。
トランジスタ６０２は転送トランジスタとして機能できる。トランジスタ６０２のゲートには、転送信号ＴＸが供給される。トランジスタ６０３はリセットトランジスタとして機能できる。トランジスタ６０３のゲートには、リセット信号ＲＳＴが供給される。トランジスタ６０４は増幅トランジスタとして機能できる。トランジスタ６０５は選択トランジスタとして機能できる。トランジスタ６０５のゲートには、選択信号ＳＥＬが供給される。また、配線６０８にＶＤＤが供給され、配線６１１にはＶＳＳが供給される。
次に、図４０（Ｃ）に示す画素駆動回路６１０の動作について説明する。まず、トランジスタ６０３をオン状態にして、ノード６０７にＶＤＤを供給する（リセット動作）。その後、トランジスタ６０３をオフ状態にすると、ノード６０７にＶＤＤが保持される。次に、トランジスタ６０２をオン状態とすると、光電変換素子６０１の受光量に応じて、ノード６０７の電位が変化する（蓄積動作）。その後、トランジスタ６０２をオフ状態にすると、ノード６０７の電位が保持される。次に、トランジスタ６０５をオン状態とすると、ノード６０７の電位に応じた電位が配線６０９に出力される（選択動作）。配線６０９の電位を検出することで、光電変換素子６０１の受光量を知ることができる。
トランジスタ６０２およびトランジスタ６０３には、ＯＳトランジスタを用いることが好ましい。前述した通り、ＯＳトランジスタはオフ電流を極めて小さくすることができるため、容量素子６０６を小さくすることができる。または、容量素子６０６を省略することができる。また、トランジスタ６０２およびトランジスタ６０３としてＯＳトランジスタを用いると、ノード６０７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。
図４０（Ａ）乃至図４０（Ｃ）に示したいずれかの画素駆動回路６１０を用いた画素６２２をマトリクス状に配置することで、解像度の高い撮像装置が実現できる。
例えば、画素駆動回路６１０を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。また、例えば、画素駆動回路６１０を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。また、例えば、画素駆動回路６１０を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置を実現することができる。画素駆動回路６１０を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置を実現することも可能である。
上述したトランジスタを用いた画素６２２の構造例を図４１に示す。図４１は画素６２２の一部の断面図である。
図４１に示す画素６２２は、基板４０１としてｎ型半導体を用いている。また、基板４０１中に光電変換素子６０１のｐ型半導体２２１が設けられている。また、基板４０１の一部が、光電変換素子６０１のｎ型半導体２２３として機能する。
また、トランジスタ６０４は基板４０１上に設けられている。トランジスタ６０４はｎチャネル型のトランジスタとして機能できる。また、基板４０１の一部にｐ型半導体のウェル２２０が設けられている。ウェル２２０はｐ型半導体２２１の形成と同様の方法で設けることができる。また、ウェル２２０とｐ型半導体２２１は同時に形成することができる。なお、トランジスタ６０４として、例えば上述したトランジスタ２８２を用いることができる。
また、光電変換素子６０１、およびトランジスタ６０４上に絶縁層４０３、絶縁層４０４、および絶縁層４０５が形成されている。絶縁層４０３乃至絶縁層４０５の基板４０１（ｎ型半導体２２３）と重なる領域に開口２２４が形成され、絶縁層４０３乃至絶縁層４０５のｐ型半導体２２１と重なる領域に開口２２５が形成されている。また、開口２２４および開口２２５に、コンタクトプラグ４０６が形成されている。コンタクトプラグ４０６は上述したコンタクトプラグ１１３ａと同様に設けることができる。なお、開口２２４および開口２２５は、その数や配置に特段の制約は無い。よって、レイアウトの自由度が高い撮像装置を実現できる。
また、絶縁層４０５の上に、電極４２１、電極４２２、および電極４２９が形成されている。電極４２１は、開口２２４に設けられたコンタクトプラグ４０６を介してｎ型半導体２２３（基板４０１）と電気的に接続されている。また、電極４２９は、開口２２５に設けられたコンタクトプラグ４０６を介してｐ型半導体２２１と電気的に接続されている。電極４２２は容量素子６０６の一方の電極として機能できる。
また、電極４２１、電極４２９、および電極４２２を覆って絶縁層４０７が形成されている。絶縁層４０７は、絶縁層４０５と同様の材料および方法で形成することができる。また、絶縁層４０７表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。電極４２１、電極４２２、および電極４２９は、上述した電極１１４ａと同様の材料および方法により形成することができる。
また、絶縁層４０７の上に絶縁層１０２が形成され、絶縁層１０２の上に電極４２７、電極１１９、および電極２７３が形成されている。電極４２７はコンタクトプラグを介して電極４２９と電気的に接続されている。電極１１９は、トランジスタ６０２のバックゲートとして機能できる。電極２７３は、容量素子６０６の他方の電極として機能できる。トランジスタ６０２は、例えば、上述したトランジスタ１６０を用いることができる。
また、電極１０９ａは、コンタクトプラグを介して電極４２７と電気的に接続している。
＜変形例１＞
図４１とは異なる画素６２２の構成例を図４２に示す。図４２は画素６２２の一部の断面図である。
図４２に示す画素６２２は、基板４０１上にトランジスタ６０４とトランジスタ６０５が設けられている。トランジスタ６０４はｎチャネル型のトランジスタとして機能できる。トランジスタ６０５はｐチャネル型のトランジスタとして機能できる。なお、トランジスタ６０４として、例えば上述したトランジスタ２８２を用いることができる。トランジスタ６０５として、例えば上述したトランジスタ２８１を用いることができる。
絶縁層４０５の上に電極４１３ａ乃至電極４１３ｄが形成されている。電極４１３ａはトランジスタ６０４のソースまたはドレインの一方と電気的に接続され、電極４１３ｂはトランジスタ６０４のソースまたはドレインの他方と電気的に接続されている。電極４１３ｃは、トランジスタ６０４のゲートと電気的に接続されている。電極４１３ｂはトランジスタ６０５のソースまたはドレインの一方と電気的に接続され、電極４１３ｄはトランジスタ６０５のソースまたはドレインの他方と電気的に接続されている。
電極１０９ｂと電極４１３ｃは、コンタクトプラグ１１２ｄを介して電気的に接続されている。また、電極１１４ａ、電極１１４ｂ、および絶縁層１１２上に絶縁層４１５が形成されている。絶縁層４１５は絶縁層１１１と同様の材料および方法で形成することができる。
また、図４２に示す画素６２２は、絶縁層４１５上に光電変換素子６０１が設けられている。また、光電変換素子６０１上に絶縁層４４２が設けられ、絶縁層４４２上に電極４８８が設けられている。絶縁層４４２は、絶縁層４１５と同様の材料および方法で形成することができる。
図４２に示す光電変換素子６０１は、金属材料などで形成された電極６８６と透光性導電層６８２との間に光電変換層６８１を有する。図４２では、セレン系材料を光電変換層６８１に用いた形態を示している。セレン系材料を用いた光電変換素子６０１は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層６８１を薄くしやすい利点を有する。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
なお、光電変換層６８１は単層として図示しているが、セレン系材料の受光面側に正孔注入阻止層として酸化ガリウムまたは酸化セリウムなどを設け、電極６８６側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることもできる。
また、光電変換層６８１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。
また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができる。
透光性導電層６８２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層６８２は単層に限らず、異なる膜の積層であっても良い。また、図４２では、透光性導電層６８２と配線４８７が、電極４８８およびコンタクトプラグ４８９を介して電気的に接続する構成を図示しているが、透光性導電層６８２と配線４８７が直接接してもよい。
また、電極６８６および配線４８７などは、複数の導電層を積層した構成であってもよい。例えば、電極６８６を導電層６８６ａ、導電層６８６ｂの二層とし、配線４８７を導電層４８７ａ、導電層４８７ｂの二層とすることができる。また、例えば、導電層６８６ａおよび導電層４８７ａを低抵抗の金属等を選択して形成し、導電層６８６ｂおよび導電層４８７ｂを光電変換層６８１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層６８２と接触することにより電蝕を起こすことがある。そのような金属を導電層４８７ａに用いた場合でも導電層４８７ｂを介することによって電蝕を防止することができる。
導電層６８６ｂおよび導電層４８７ｂには、例えば、モリブデンやタングステンなどを用いることができる。また、導電層６８６ａおよび導電層４８７ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、絶縁層４４２が多層である構成であってもよい。隔壁４７７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁４７７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子６０１には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。当該フォトダイオードは、ｎ型の半導体層、ｉ型の半導体層、およびｐ型の半導体層が順に積層された構成を有している。ｉ型の半導体層には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層およびｎ型の半導体層には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
なお、ｐｎ型やｐｉｎ型のダイオード素子は、ｐ型の半導体層が受光面となるように設けることが好ましい。ｐ型の半導体層を受光面とすることで、光電変換素子６０１の出力電流を高めることができる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子６０１は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製するこができる。
＜変形例２＞
図４２とは異なる画素６２２の構成例を図４３に示す。図４３は画素６２２の一部の断面図である。
図４３に示す画素６２２は、画素駆動回路などが設けられた基板５２０と、光電変換素子６０１などが設けられた基板５３０が張り合わされて形成されている。基板５２０は、基板４１１上にトランジスタ６０２、トランジスタ６０４、およびトランジスタ６０５などを有し、絶縁層４１５までが形成された基板である。基板４１１は、基板４０１と同様の基板を用いることができる。なお、基板５２０の構造は、図４２を参酌して理解できる。基板５３０は、光電変換素子６０１が設けられた基板４０１上に、絶縁層４０７および電極４２９までが形成された基板である。なお、基板５３０の構造は、図４１を参酌して理解できる。
基板５２０と基板５３０は、絶縁層４１５と絶縁層４０７が向き合うように重ねられ、電極１１４ａと電極４２９がコンタクトプラグ４０８を介して電気的に接続されている。図４３に示す画素６２２は、基板４０１側から入射した光を検出する。画素駆動回路などが設けられた基板５２０と光電変換素子６０１などが設けられた基板５３０を重ね合わせることで、一つの画素に占める光電変換素子６０１の面積を大きくすることができる。
〔表示装置〕
上述したトランジスタを用いた半導体装置の一例として、表示装置について説明する。表示素子を有する装置である表示装置（液晶表示装置、発光表示装置など）は、様々な形態を用いること、または様々な素子を有することが出来る。
表示装置は、例えば、ＥＬ（エレクトロルミネッセンス）素子（有機物および無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤチップ（白色ＬＥＤチップ、赤色ＬＥＤチップ、緑色ＬＥＤチップ、青色ＬＥＤチップなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、圧電セラミックディスプレイなど）、または、量子ドットなどの少なくとも一つを有している。
これらの他にも、表示装置は、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。例えば、表示装置はプラズマディスプレイ（ＰＤＰ）であってもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）またはＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。
量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、液晶表示装置などに用いるバックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。
液晶素子を用いた表示装置の一例としては、液晶表示装置（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
電子インク、電子粉流体（登録商標）、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、表示素子などにＬＥＤチップを用いる場合、ＬＥＤチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤチップが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤチップが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
また、ＭＥＭＳを用いた表示素子においては、表示素子が封止されている空間（例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間）に、乾燥剤を配置してもよい。乾燥剤を配置することにより、ＭＥＭＳなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
＜画素回路構成例＞
次に、図４４を用いて、表示装置のより具体的な構成例について説明する。図４４（Ａ）は、表示装置３１００の構成を説明するためのブロック図である。表示装置３１００は、表示領域３１３１、回路３１３２、および回路３１３３を有する。回路３１３２は、例えば走査線駆動回路として機能する。また、回路３１３３は、例えば信号線駆動回路として機能する。
また、表示装置３１００は、各々が略平行に配設され、且つ、回路３１３２によって電位が制御されるｍ本の走査線３１３５と、各々が略平行に配設され、且つ、回路３１３３によって電位が制御されるｎ本の信号線３１３６と、を有する。さらに、表示領域３１３１はｍ行ｎ列のマトリクス状に配設された複数の画素３１３０を有する。なお、ｍ、ｎは、ともに２以上の自然数である。
表示領域３１３１において、各走査線３１３５は、画素３１３０のうち、いずれかの行に配設されたｎ個の画素３１３０と電気的に接続される。また、各信号線３１３６は、画素３１３０のうち、いずれかの列に配設されたｍ個の画素３１３０に電気的に接続される。
また、図４４（Ｂ）に示すように、表示領域３１３１を挟んで回路３１３２と向き合う位置に、回路３１５２を設けてもよい。また、図４４（Ｃ）に示すように、表示領域３１３１を挟んで回路３１３３と向き合う位置に、回路３１５３を設けてもよい。図４４（Ｂ）および図４４（Ｃ）では、回路３１５２を回路３１３２と同様に走査線３１３５に接続する例を示している。ただし、これに限らず、例えば、走査線３１３５に接続する回路３１３２と回路３１５２を、数行毎に変えてもよい。図４４（Ｃ）では、回路３１５３を回路３１３３と同様に信号線３１３６に接続する例を示している。ただし、これに限らず、例えば、信号線３１３６に接続する回路３１３３と回路３１５３を、数行毎に変えてもよい。また、回路３１３２、回路３１３３、回路３１５２および回路３１５３は、画素３１３０を駆動する以外の機能を有していてもよい。
また、回路３１３２、回路３１３３、回路３１５２および回路３１５３を、駆動回路部という場合がある。画素３１３０は、画素回路３１３７および表示素子を有する。画素回路３１３７は表示素子を駆動する回路である。駆動回路部が有するトランジスタは、画素回路３１３７を構成するトランジスタと同時に形成することができる。また、駆動回路部の一部または全部を他の基板上に形成して、表示装置３１００と電気的に接続してもよい。例えば、駆動回路部の一部または全部を単結晶基板を用いて形成し、表示装置３１００と電気的に接続してもよい。
図４５（Ａ１）、図４５（Ａ２）、図４５（Ｂ１）、および図４５（Ｂ２）は、表示装置３１００の画素３１３０に用いることができる回路構成を示している。
〔発光表示装置用画素回路の一例〕
図４５（Ａ１）および図４５（Ａ２）に、発光表示装置に用いることができる画素回路の一例を示す。図４５（Ａ１）および図４５（Ａ２）に示す画素回路３１３７は、トランジスタ３４３１と、容量素子３２３３と、トランジスタ３２３２と、トランジスタ３４３４と、を有する。図４５（Ａ２）はトランジスタ３４３１、トランジスタ３２３２、トランジスタ３４３４に、バックゲート電極を有するトランジスタを用いた場合の回路図である。また、画素回路３１３７は、表示素子として機能できる発光素子３１２５と電気的に接続されている。
トランジスタ３４３１のソース電極およびドレイン電極の一方は、データ信号が与えられるｎ列目の信号線３１３６（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ３４３１のゲート電極は、ゲート信号が与えられるｍ行目の走査線３１３５（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
トランジスタ３４３１は、データ信号のノード３４３５への書き込みを制御する機能を有する。
容量素子３２３３の一対の電極の一方は、ノード３４３５に電気的に接続され、他方は、ノード３４３７に電気的に接続される。また、トランジスタ３４３１のソース電極およびドレイン電極の他方は、ノード３４３５に電気的に接続される。
容量素子３２３３は、ノード３４３５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ３２３２のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード３４３７に電気的に接続される。さらに、トランジスタ３２３２のゲート電極は、ノード３４３５に電気的に接続される。
トランジスタ３４３４のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ｃに電気的に接続され、他方はノード３４３７に電気的に接続される。さらに、トランジスタ３４３４のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。
発光素子３１２５のアノードおよびカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード３４３７に電気的に接続される。
発光素子３１２５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
例えば、電位供給線ＶＬ＿ａはＶＤＤを供給する機能を有する。また、電位供給線ＶＬ＿ｂはＶＳＳを供給する機能を有する。また、電位供給線ＶＬ＿ｃはＶＳＳを供給する機能を有する。
ここで、図４５（Ａ１）および図４５（Ａ２）の画素回路３１３７を有する表示装置の動作例について説明しておく。まず、回路３１３２により各行の画素回路３１３７を順次選択し、トランジスタ３４３１をオン状態にしてデータ信号（電位）をノード３４３５に書き込む。次に、トランジスタ３４３４をオン状態にしてノード３４３７の電位をＶＳＳとする。
その後、トランジスタ３４３１をオフ状態としてノード３４３５に書き込まれたデータ信号を保持する。次に、トランジスタ３４３４をオフ状態とする。トランジスタ３２３２のソースとドレインの間に流れる電流量は、ノード３４３５に書き込まれたデータ信号に応じて決まる。よって、発光素子３１２５は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、複数の画素３１３０を、それぞれ副画素として用いて、それぞれの副画素から異なる波長域の光を発光させることで、カラー画像を表示することができる。例えば、赤の波長域の光を発する画素３１３０、緑の波長域の光を発する画素３１３０、および青の波長域の光を発する画素３１３０を１つの画素として用いる。
なお、組み合わせる光の波長域は、赤、緑、および青に限定されず、シアン、黄およびマゼンダであってもよい。１つの画素に少なくとも３種類の異なる波長域の光を発する副画素を設けることで、フルカラー画像を表示することができる。
また、赤、緑、および青に加えて、黄の波長域の光を発する副画素を加えてもよい。また、シアン、黄、およびマゼンダに加えて、青の波長域の光を発する副画素を加えてもよい。１つの画素に４種類以上の異なる波長域で発光する副画素を設けることで、表示する画像の色の再現性をさらに高めることができる。
また、１つの画素に用いる、赤、緑、青の画素数比（または発光面積比）は、必ずしも１：１：１である必要は無い。例えば、画素数比（発光面積比）を赤：緑：青＝１：１：２としてもよい。また、画素数比（発光面積比）を赤：緑：青＝１：２：３としてもよい。
また、白色の光を発光する副画素に、赤、緑、青などのカラーフィルタを組み合わせて、フルカラー表示を実現することもできる。また、赤、緑、または青の波長域の光を発する副画素それぞれに、赤、緑、または青の波長域の光を透過するカラーフィルタを組み合わせてもよい。
〔液晶表示装置用画素回路の一例〕
図４５（Ｂ１）および図４５（Ｂ２）に、液晶表示装置に用いることができる画素回路の一例を示す。図４５（Ｂ１）および図４５（Ｂ２）に示す画素回路３１３７は、トランジスタ３４３１と、容量素子３２３３と、を有する。図４５（Ｂ２）はトランジスタ３４３１に、バックゲート電極を有するトランジスタを用いた場合の回路図である。また、画素回路３１３７は、表示素子として機能できる液晶素子３４３２と電気的に接続されている。
液晶素子３４３２の一対の電極の一方の電位は、画素回路３１３７の仕様に応じて適宜設定される。液晶素子３４３２に含まれる液晶は、ノード３４３６に書き込まれるデータにより配向状態が設定される。なお、複数の画素回路３１３７のそれぞれが有する液晶素子３４３２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよい。
液晶素子３４３２のモードとしては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、他の例として、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。
ｍ行ｎ列目の画素回路３１３７において、トランジスタ３４３１のソース電極およびドレイン電極の一方は、信号線ＤＬ＿ｎに電気的に接続され、他方はノード３４３６に電気的に接続される。トランジスタ３４３１のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ３４３１は、ノード３４３６へのデータ信号の書き込みを制御する機能を有する。
容量素子３２３３の一対の電極の一方は、特定の電位が供給される配線（以下、「容量線ＣＬ」ともいう。）に電気的に接続され、他方は、ノード３４３６に電気的に接続される。また、液晶素子３４３２の一対の電極の他方はノード３４３６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路３１３７の仕様に応じて適宜設定される。容量素子３２３３は、ノード３４３６に書き込まれたデータを保持する保持容量としての機能を有する。
ここで、図４４（Ｃ）の画素回路３１３７を有する表示装置の動作例について説明しておく。まず、回路３１３２により各行の画素回路３１３７を順次選択し、トランジスタ３４３１をオン状態にしてノード３４３６にデータ信号を書き込む。
次に、トランジスタ３４３１をオフ状態としてノード３４３６に書き込まれたデータ信号を保持する。ノード３４３６に書き込まれたデータ信号に応じて、液晶素子３４３２の透過光量が決まる。これを行毎に順次行うことにより、表示領域３１３１に画像を表示できる。
＜表示装置の構成例＞
上記実施の形態に示したトランジスタを用いて、トランジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。上記実施の形態に示したトランジスタを用いることが可能な表示装置の構成例について、図４６および図４７を用いて説明する。
〔液晶表示装置とＥＬ表示装置〕
表示装置の一例として、液晶素子を用いた表示装置およびＥＬ素子を用いた表示装置について説明する。図４６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４６（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路４００３、及び走査線駆動回路４００４が実装されている。また、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１８ｂから供給されている。
図４６（Ｂ）及び図４６（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図４６（Ｂ）及び図４６（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路４００３が実装されている。図４６（Ｂ）及び図４６（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図４６（Ｂ）及び図４６（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図４６（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４６（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり、図４６（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図４７（Ａ）及び図４７（Ｂ）は、図４６（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図４７（Ａ）及び図４７（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
また第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有しており、図４７（Ａ）及び図４７（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図４７（Ａ）では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０が設けられ、図４７（Ｂ）では、絶縁層４１１２の上に隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に形成された電極４０１７を有し、電極４０１７上に絶縁層４１０３が形成されている。
電極４０１７はバックゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。上記実施の形態で例示したトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図４７（Ａ）及び図４７（Ｂ）で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
なお、図４７（Ａ）および図４７（Ｂ）では、トランジスタ４０１０およびトランジスタ４０１１として、上記実施の形態に示したトランジスタ１６０と同様の構造を有するトランジスタを用いる場合について例示している。
また、図４７（Ａ）および図４７（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のソース電極またはドレイン電極の一方の一部と、電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極４０１７と同じ導電層で形成されている。
一般に、表示装置に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、さらには１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図４７（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図４７（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
本実施の形態で用いるＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、表示装置の部品点数を削減することができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図４７（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
〔表示モジュール〕
上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図４８に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
〔ＲＦタグ〕
上述したトランジスタを使用した半導体装置の一例として、ＲＦタグについて説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路（記憶装置）を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
ＲＦタグの構成について図４９を用いて説明する。図４９は、ＲＦタグの構成例を示すブロック図である。
図４９に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。通信器８０１に上述したトランジスタを用いてもよい。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
記憶回路８１０に上述した記憶装置を用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
本発明の一態様に係るＲＦタグの使用例について図５０を用いて説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券、無記名債券、運転免許証や住民票などの証書（図５０（Ａ）参照。）、ＤＶＤソフトやビデオテープなどの記録媒体（図５０（Ｂ）参照。）、皿やコップや瓶などの容器（図５０（Ｃ）参照。）、包装紙や箱やリボンなどの包装用品、自転車などの移動体（図５０（Ｄ）参照。）、鞄や眼鏡などの身の回り品、植物、動物、人体、衣類、生活用品、薬品や薬剤を含む医療品、または電子機器（例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話。）などの物品、もしくは各物品に取り付ける荷札（図５０（Ｅ）および図５０（Ｆ）参照。）などに設けて使用することができる。
本発明の一態様に係るＲＦタグ８００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ８００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券、無記名債券、または証書などに本発明の一態様に係るＲＦタグ８００により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器、記録媒体、身の回り品、衣類、生活用品、または電子機器などに本発明の一態様に係るＲＦタグ８００を取り付けることにより、検品システムなどのシステムの効率化を図ることができる。また、移動体に本発明の一態様に係るＲＦタグ８００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。以上のように、本発明の一態様に係るＲＦタグ８００は、上述したような各用途に用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
＜リードフレーム型のインターポーザを用いたパッケージ＞
図５１（Ａ）に、リードフレーム型のインターポーザを用いたパッケージの断面構造を表す斜視図を示す。図５１（Ａ）に示すパッケージは、本発明の一態様に係る半導体装置に相当するチップ５５１が、ワイヤボンディング法により、インターポーザ５５０上の端子５５２と接続されている。端子５５２は、インターポーザ５５０のチップ５５１がマウントされている面上に配置されている。そしてチップ５５１はモールド樹脂５５３によって封止されていてもよいが、各端子５５２の一部が露出した状態で封止されるようにする。
パッケージが回路基板に実装されている電子機器の構成例を、図５１（Ｂ）に示す。図５１（Ｂ）に示す電子機器は、例えば携帯電話などに搭載される。図５１（Ｂ）に示す電子機器は、プリント配線基板５６１に、パッケージ５６２と、バッテリ５６４とが実装されている。また、表示素子が設けられたパネル５６０に、プリント配線基板５６１がＦＰＣ５６３によって実装されている。
なお、本実施の形態は、本明細書で示す他の実施の形態適宜組み合わせることができる。
（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置を用いた電子機器の一例について説明する。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、非水系二次電池からの電力を用いた電動機や、燃料を用いたエンジンにより推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図５２（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作キー２９０７等を有する。なお、図５２（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
図５２（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作用のボタン２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図５２（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。
図５２（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作キー２９４４、レンズ２９４５、および接続部２９４６等を有する。操作キー２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図５２（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図５２（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作ボタン２９６５、入出力端子２９６６などを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作ボタン２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作ボタン２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図５２（Ｇ）に家庭用電気製品の一例として電気冷凍冷蔵庫を示す。電気冷凍冷蔵庫２９７０は、筐体２９７１、冷蔵室用扉２９７２、および冷凍室用扉２９７３等を有する。
図５２（Ｈ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。
本実施の形態に示す電子機器には、上述したトランジスタまたは上述した半導体装置などが搭載されている。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、スパッタリング用ターゲットを設置することが可能な成膜室を有する成膜装置（スパッタリング装置）について説明する。本実施の形態に示す成膜装置は、平行平板型のスパッタリング装置や、対向ターゲット式のスパッタリング装置などに用いることができる。
対向ターゲット式のスパッタリング装置を用いた成膜では、被形成面へのダメージが小さくできるため、結晶性の高い膜を得やすい。即ち、ＣＡＡＣ−ＯＳなどの成膜には、対向ターゲット式のスパッタリング装置を用いることが好ましい場合がある。
なお、平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（Ｐａｒａｌｌｅｌ Ｅｌｅｃｔｒｏｄｅ Ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。また、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。
まず、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図５３および図５４を用いて説明する。
図５３は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している。成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと、を有する。なお、成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃは、後述する成膜室の構成を参酌することができる。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２および搬送室２７０４は、搬送ロボット２７６３を有し、基板を搬送することができる。
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図５３に示す成膜装置２７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図５４に示す。
図５４（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加熱室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している。なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。真空ポンプ２７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ、ＬＲＴＡなどのＲＴＡを用いることができる。
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７８１と接続される。なお、マスフローコントローラ２７８０および精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各室へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ２７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで、搬送室２７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ２７７１を用いて排気される。
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図５４（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａの断面を示している。
ここで、図５４（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図５４（Ｂ）に示す成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６６ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネットユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電源２７９１と、を有する。図示しないが、ターゲット２７６６ａおよびターゲット２７６６ｂは、それぞれバッキングプレートを介してターゲットホルダに固定される。また、ターゲット２７６６ａおよびターゲット２７６６ｂには、電源２７９１が電気的に接続されている。マグネットユニット２７９０ａおよびマグネットユニット２７９０ｂは、それぞれターゲット２７６６ａおよびターゲット２７６６ｂの背面に配置される。ターゲットシールド２７６７ａおよびターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａおよびターゲット２７６６ｂの端部を囲うように配置される。なお、ここでは基板ホルダ２７６８には、基板２７６９が支持されている。基板ホルダ２７６８は、可変部材２７８４を介して成膜室２７０６ｂに固定される。可変部材２７８４によって、ターゲット２７６６ａとターゲット２７６６ｂとの間の領域（ターゲット間領域ともいう。）まで基板ホルダ２７６８を移動させることができる。例えば、基板２７６９を支持した基板ホルダ２７６８をターゲット間領域に配置することによって、プラズマによる損傷を低減できる場合がある。また、基板ホルダ２７６８は、図示しないが、基板２７６９を保持する基板保持機構や、基板２７６９を背面から加熱するヒーター等を備えていてもよい。
また、ターゲットシールド２７６７によって、ターゲット２７６６からスパッタリングされる粒子が不要な領域に堆積することを抑制できる。ターゲットシールド２７６７は、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、またはターゲットシールド２７６７の表面に凹凸を設けてもよい。
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２７８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精製機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構２７８２、マスフローコントローラ２７８０、および精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室２７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２および真空ポンプ２７７０と接続される。
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ２７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタンサブリメーションポンプを用いることで、さらに高真空とすることができる場合がある。また、クライオポンプやターボ分子ポンプに替えてイオンポンプを用いることでもさらに高真空とすることができる場合がある。
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用いて行うと好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図５４（Ｂ）に示す搬送室２７０４、およびロードロック室２７０３ａと、図５４（Ｃ）に示す大気側基板搬送室２７０２、および大気側基板供給室２７０１の詳細について以下説明を行う。なお、図５４（Ｃ）は、大気側基板搬送室２７０２、および大気側基板供給室２７０１の断面を示している。
図５４（Ｂ）に示す搬送室２７０４については、図５４（Ａ）に示す搬送室２７０４の記載を参照する。
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック室２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧力が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７６３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７０３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボット２７６３が基板受け渡しステージ２７５２から基板を受け取る。
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、およびクライオポンプ２７７１と接続されている。真空ポンプ２７７０、およびクライオポンプ２７７１の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図５３に示すアンロードロック室２７０３ｂは、ロードロック室２７０３ａと同様の構成とすることができる。
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３により、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室２７０２、および大気側基板供給室２７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポート２７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや、バッキングプレートとターゲットとの接合に用いているボンディング材の金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物を得ることができる。
上述した成膜装置を用いることで、水素濃度が、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、窒素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、炭素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
以上の成膜装置を用いることで、酸化物半導体への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体に接する膜を成膜することで、酸化物半導体に接する膜から酸化物半導体へ不純物が混入することを抑制できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ トランジスタ
１０１ 基板
１０２ 絶縁層
１０３ 絶縁層
１０４ 酸化物層
１０５ 絶縁層
１０６ 電極
１０７ 絶縁層
１０８ 構造体
１０９ 電極
１１０ 絶縁層
１１１ 絶縁層
１１２ 絶縁層
１１５ 絶縁層
１１６ 絶縁層
１１９ 電極
１２５ 絶縁層
１２６ 導電層
１２７ 絶縁層
１２８ 絶縁層
１２９ 導電層
１３１ ドーパント
１３５ 領域
１４１ 容量素子
１４２ 容量素子
１４５ 混合層
１５０ トランジスタ
１６０ トランジスタ
１７０ トランジスタ
１８０ トランジスタ
１９０ トランジスタ
１９１ トランジスタ
１９２ トランジスタ
１９３ トランジスタ
１９４ トランジスタ
１９５ トランジスタ
２２０ ウェル
２２１ ｐ型半導体
２２３ ｎ型半導体
２２４ 開口
２２５ 開口
２５１ 配線
２５２ 配線
２５３ 配線
２５４ 配線
２５５ 配線
２５６ ノード
２５７ 容量素子
２６０ 回路
２７０ 回路
２７３ 電極
２８０ 回路
２８１ トランジスタ
２８２ トランジスタ
２８３ チャネル形成領域
２８４ 低濃度ｐ型不純物領域
２８５ 高濃度ｐ型不純物領域
２８６ 絶縁層
２８７ 電極
２８８ 構造体
２８９ トランジスタ
２９０ 回路
２９１ トランジスタ
３８２ Ｅｃ
３８６ Ｅｃ
３９０ トラップ準位
４００ 半導体装置
４０１ 基板
４０２ 絶縁体
４０３ 絶縁層
４０４ 絶縁層
４０５ 絶縁層
４０６ コンタクトプラグ
４０７ 絶縁層
４０８ コンタクトプラグ
４１０ 半導体装置
４１１ 基板
４１４ 素子分離層
４１５ 絶縁層
４２０ 半導体装置
４２１ 電極
４２２ 電極
４２７ 電極
４２９ 電極
４３０ 半導体装置
４４２ 絶縁層
４７７ 隔壁
４８７ 配線
４８８ 電極
４８９ コンタクトプラグ
５２０ 基板
５３０ 基板
５５０ インターポーザ
５５１ チップ
５５２ 端子
５５３ モールド樹脂
５６０ パネル
５６１ プリント配線基板
５６２ パッケージ
５６３ ＦＰＣ
５６４ バッテリ
６００ 撮像装置
６０１ 光電変換素子
６０２ トランジスタ
６０３ トランジスタ
６０４ トランジスタ
６０５ トランジスタ
６０６ 容量素子
６０７ ノード
６０８ 配線
６０９ 配線
６１０ 画素駆動回路
６１１ 配線
６２１ 画素部
６２２ 画素
６２３ 画素
６２４ フィルタ
６２５ レンズ
６２６ 配線群
６６０ 光
６８１ 光電変換層
６８２ 透光性導電層
６８６ 電極
７０１ 回路
７０２ 回路
７０３ スイッチ
７０４ スイッチ
７０６ 論理素子
７０７ 容量素子
７０８ 容量素子
７０９ トランジスタ
７１０ トランジスタ
７１３ トランジスタ
７１４ トランジスタ
７２０ 回路
７３０ 記憶素子
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２８１ トランジスタ
１２８３ チャネル形成領域
１２８４ 低濃度ｎ型不純物領域
１２８５ 高濃度ｎ型不純物領域
２７００ 成膜装置
２７０１ 大気側基板供給室
２７０２ 大気側基板搬送室
２７０４ 搬送室
２７０５ 基板加熱室
２７５１ クライオトラップ
２７５２ ステージ
２７６１ カセットポート
２７６２ アライメントポート
２７６３ 搬送ロボット
２７６４ ゲートバルブ
２７６５ 加熱ステージ
２７６６ ターゲット
２７６７ ターゲットシールド
２７６８ 基板ホルダ
２７６９ 基板
２７７０ 真空ポンプ
２７７１ クライオポンプ
２７７２ ターボ分子ポンプ
２７８０ マスフローコントローラ
２７８１ 精製機
２７８２ ガス加熱機構
２７８４ 可変部材
２７９１ 電源
２９００ 携帯型ゲーム機
２９０１ 筐体
２９０２ 筐体
２９０３ 表示部
２９０４ 表示部
２９０５ マイクロホン
２９０６ スピーカ
２９０７ 操作キー
２９０８ スタイラス
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ ボタン
２９１６ 外部接続部
２９１７ マイク
２９２０ ノート型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作キー
２９４５ レンズ
２９４６ 接続部
２９５０ 情報端末
２９５１ 筐体
２９５２ 表示部
２９６０ 情報端末
２９６１ 筐体
２９６２ 表示部
２９６３ バンド
２９６４ バックル
２９６５ 操作ボタン
２９６６ 入出力端子
２９６７ アイコン
２９７０ 電気冷蔵庫
２９７１ 筐体
２９７２ 冷蔵室用扉
２９７３ 冷凍室用扉
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
３１００ 表示装置
３１２５ 発光素子
３１３０ 画素
３１３１ 表示領域
３１３２ 回路
３１３３ 回路
３１３５ 走査線
３１３６ 信号線
３１３７ 画素回路
３１５２ 回路
３１５３ 回路
３２３２ トランジスタ
３２３３ 容量素子
３４３１ トランジスタ
３４３２ 液晶素子
３４３４ トランジスタ
３４３５ ノード
３４３６ ノード
３４３７ ノード
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 電極
４０１７ 電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 容量素子
４０２１ 電極
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４１０２ 絶縁層
４１０３ 絶縁層
４１１０ 絶縁層
４１１１ 絶縁層
４１１２ 絶縁層
４５１０ 隔壁
４５１１ 発光層
４５１３ 発光素子
４５１４ 充填材
５１００ ペレット
５１２０ 基板
５１６１ 領域
６０００ 表示モジュール
６００１ 上部カバー
６００２ 下部カバー
６００３ ＦＰＣ
６００４ タッチセンサ
６００５ ＦＰＣ
６００６ 表示パネル
６００７ バックライトユニット
６００８ 光源
６００９ フレーム
６０１０ プリント基板
６０１１ バッテリ
１００ａ トランジスタ
１０２ａ 絶縁層
１０４ａ 酸化物層
１０４ｂ 酸化物層
１０４ｃ 酸化物層
１０５ａ 電極
１０５ｂ 電極
１０９ａ 電極
１０９ｂ 電極
１０９ｃ 電極
１１２ｄ コンタクトプラグ
１１３ａ コンタクトプラグ
１１３ｂ コンタクトプラグ
１１３ｃ コンタクトプラグ
１１４ａ 電極
１１４ｂ 電極
１１４ｃ 電極
１１８ａ 酸化物半導体層
１１８ｂ 酸化物半導体層
１２４ａ 酸化物層
１２４ｂ 酸化物層
１２４ｃ 酸化物層
１２６ａ 開口
１２６ｂ 開口
１２６ｃ 開口
１９４ａ トランジスタ
１９５ａ トランジスタ
２７０３ａ ロードロック室
２７０３ｂ アンロードロック室
２７０６ａ 成膜室
２７０６ｂ 成膜室
２７０６ｃ 成膜室
２７６６ａ ターゲット
２７６６ｂ ターゲット
２７６７ａ ターゲットシールド
２７６７ｂ ターゲットシールド
２７９０ａ マグネットユニット
２７９０ｂ マグネットユニット
２８１ａ トランジスタ
２８１ｂ トランジスタ
２８２ａ トランジスタ
２８２ｂ トランジスタ
３８３ａ Ｅｃ
３８３ｂ Ｅｃ
３８３ｃ Ｅｃ
４０１８ｂ ＦＰＣ
４０６ａ コンタクトプラグ
４０６ｂ コンタクトプラグ
４０６ｃ コンタクトプラグ
４０７ａ 絶縁層
４１３ａ 電極
４１３ｂ 電極
４１３ｃ 電極
４１３ｄ 電極
４８７ａ 導電層
４８７ｂ 導電層
６２２Ｂ 画素
６２２Ｇ 画素
６２２Ｒ 画素
６２４Ｂ フィルタ
６２４Ｇ フィルタ
６２４Ｒ フィルタ
６８６ａ 導電層
６８６ｂ 導電層

Claims (19)

  1. 第１乃至第３の酸化物層、絶縁層、第１乃至第３の電極、および構造体を有し、
    前記第１の酸化物層は前記第２の酸化物層と接し、
    前記第２の酸化物層は前記第３の酸化物層と接し、
    前記第１乃至前記第３の酸化物層は互いに重なる第１の領域を有し、
    前記第１の領域上に、前記絶縁層を介して、前記第１の電極を有し、
    前記構造体は、前記第１の電極の側面を覆って、前記第２の酸化物層上に設けられ、
    前記第２の酸化物層は、前記第１の電極と重なる第２の領域と、前記構造体と重なる第３の領域と、前記第２の電極と接する第４の領域と、前記第３の電極と接する第５の領域と、を有し、
    前記第２の酸化物層は酸化物半導体であり、
    前記第３乃至前記第５の領域は、前記第２の領域に含まれる元素と異なる元素を含むトランジスタ。
  2. 請求項１において、
    前記構造体は、シリコンと酸素とを含むトランジスタ。
  3. 請求項１または請求項２において、
    前記元素は、タングステン、チタン、アルミニウム、または希ガス元素であるトランジスタ。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第２の酸化物層は、ＩｎまたはＺｎの一方、もしくは両方を含むことを特徴とするトランジスタ。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第１の酸化物層と前記第３の酸化物層は、前記第２の酸化物層に含まれる金属元素のうち少なくとも一種類の金属元素と同種の金属元素を含むトランジスタ。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第２の酸化物層は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）であるトランジスタ。
  7. 請求項１乃至請求項６のいずれか一項に記載のトランジスタと、
    容量素子、または抵抗素子と、を有する半導体装置。
  8. 請求項７に記載の半導体装置と、
    アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、
    を有する電子機器。
  9. 請求項１乃至請求項６のいずれか一項に記載のトランジスタと、
    アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、
    を有する電子機器。
  10. 第１の酸化物層上に第２の酸化物層を形成する第１の工程と、
    前記第１および前記第２の酸化物層を島状に加工する第２の工程と、
    前記第２の酸化物層を覆う第３の酸化物層を形成する第３の工程と、
    前記第３の酸化物層を覆う第１の絶縁層を形成する第４の工程と、
    前記第１の絶縁層上に第１の電極を形成する第５の工程と、
    前記第１の電極をマスクとして用いて、
    前記第３の酸化物層の一部と前記第１の絶縁層の一部を除去して、
    前記第２の酸化物層の一部を露出する第６の工程と、
    少なくとも前記第２の酸化物層の一部に元素を導入する第７の工程と、
    第２の絶縁層を形成する第８の工程と、
    前記第２の絶縁層を加工して前記第１の電極の側面を覆う構造体を形成する第９の工程と、
    前記第２の酸化物層の露出した領域に接して、第２の電極および第３の電極を形成する第１０の工程と、
    前記第２の電極および前記第３の電極を覆う第３の絶縁層を形成する第１１の工程と、
    前記第３の絶縁層を覆う第４の絶縁層の形成時に、前記第３の絶縁層に酸素を導入する第１２の工程と、
    前記第１２の工程の後に、加熱処理を行なう第１３の工程と、を有し、
    前記第２の酸化物層は酸化物半導体であるトランジスタの作製方法。
  11. 請求項１０において、
    前記構造体は、シリコンと酸素とを含むトランジスタの作製方法。
  12. 請求項１０または請求項１１において、
    前記元素は、タングステン、チタン、アルミニウム、または希ガス元素であるトランジスタの作製方法。
  13. 請求項１０乃至請求項１２のいずれか一項において、
    前記第１２の工程は、スパッタリング法で行なわれるトランジスタの作製方法。
  14. 請求項１０乃至請求項１３のいずれか一項において、
    前記第２の酸化物層は、ＩｎまたはＺｎの一方、もしくは両方を含むことを特徴とするトランジスタの作製方法。
  15. 請求項１０乃至請求項１４のいずれか一項において、
    前記第２の酸化物層は、ＣＡＡＣ−ＯＳであるトランジスタの作製方法。
  16. 請求項１０乃至請求項１５のいずれか一項において、
    前記第１の酸化物層と前記第３の酸化物層は、前記第２の酸化物層に含まれる金属元素のうち、少なくとも一種類の金属元素と同種の金属元素を含むトランジスタの作製方法。
  17. 請求項１０乃至請求項１６のいずれか一項に記載の作製方法で作製されたトランジスタと、
    容量素子、または抵抗素子と、を有する半導体装置。
  18. 請求項１７に記載の半導体装置と、
    アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、
    を有する電子機器。
  19. 請求項１０乃至請求項１６のいずれか一項に記載の作製方法で作製されたトランジスタと、アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、
    を有する電子機器。
JP2016038972A 2015-03-02 2016-03-01 トランジスタ、トランジスタの作製方法、半導体装置および電子機器 Active JP6744108B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015040597 2015-03-02
JP2015040597 2015-03-02
JP2015056030 2015-03-19
JP2015056030 2015-03-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020128829A Division JP7044836B2 (ja) 2015-03-02 2020-07-30 トランジスタ

Publications (2)

Publication Number Publication Date
JP2016174147A true JP2016174147A (ja) 2016-09-29
JP6744108B2 JP6744108B2 (ja) 2020-08-19

Family

ID=56849932

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016038972A Active JP6744108B2 (ja) 2015-03-02 2016-03-01 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP2020128829A Active JP7044836B2 (ja) 2015-03-02 2020-07-30 トランジスタ
JP2022042347A Withdrawn JP2022082603A (ja) 2015-03-02 2022-03-17 半導体装置
JP2024016825A Pending JP2024054233A (ja) 2015-03-02 2024-02-07 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020128829A Active JP7044836B2 (ja) 2015-03-02 2020-07-30 トランジスタ
JP2022042347A Withdrawn JP2022082603A (ja) 2015-03-02 2022-03-17 半導体装置
JP2024016825A Pending JP2024054233A (ja) 2015-03-02 2024-02-07 半導体装置

Country Status (2)

Country Link
US (2) US9685560B2 (ja)
JP (4) JP6744108B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018066225A1 (ja) * 2016-10-07 2018-04-12 キヤノン株式会社 撮像表示装置及びウェアラブルデバイス
WO2018142239A1 (ja) * 2017-02-03 2018-08-09 株式会社半導体エネルギー研究所 半導体装置
JP2018133570A (ja) * 2017-02-17 2018-08-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2018133563A (ja) * 2017-02-10 2018-08-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2018203175A1 (ja) * 2017-05-03 2018-11-08 株式会社半導体エネルギー研究所 半導体装置
JP2019029666A (ja) * 2017-07-26 2019-02-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
JP2017212360A (ja) * 2016-05-26 2017-11-30 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、表示装置および電子機器
KR20180048327A (ko) * 2016-11-01 2018-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR20180066848A (ko) 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10147681B2 (en) 2016-12-09 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102638779B1 (ko) * 2017-01-03 2024-02-22 삼성전자주식회사 이미지 센서
CN106935608B (zh) * 2017-02-27 2019-10-25 深圳市华星光电技术有限公司 微发光二极管阵列基板及显示面板
CN108573983B (zh) * 2017-03-13 2021-08-17 京东方科技集团股份有限公司 光学探测器及其制备方法、指纹识别传感器、显示装置
US10658395B2 (en) 2017-03-24 2020-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2019004990A1 (en) * 2017-06-25 2019-01-03 Intel Corporation QUANTIC POINT DEVICES
US11676547B2 (en) * 2017-07-07 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display system and operation method of the display system
US10411206B2 (en) * 2017-11-22 2019-09-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible array substrate and method for manufacturing same
JP7320908B2 (ja) * 2019-04-25 2023-08-04 株式会社東芝 半導体装置の検査装置及び半導体装置の検査方法
US12068198B2 (en) 2019-05-10 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI713238B (zh) * 2020-04-01 2020-12-11 劉台徽 全彩微型發光二極體封裝體及其封裝方法
CN113497075B (zh) * 2020-04-01 2024-06-11 刘台徽 全彩微型发光二极管封装体及其封装方法
US11296269B2 (en) 2020-07-30 2022-04-05 Lextar Electronics Corporation Light emitting diode packaging structure and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013009285A (ja) * 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
JP2013179283A (ja) * 2012-02-08 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015015458A (ja) * 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
CN100468638C (zh) 2001-12-18 2009-03-11 松下电器产业株式会社 半导体元件的制造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP3851914B2 (ja) 2003-07-09 2006-11-29 株式会社東芝 不揮発性半導体記憶装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4449076B2 (ja) 2004-04-16 2010-04-14 セイコーエプソン株式会社 半導体装置の製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010205987A (ja) 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101540039B1 (ko) 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101938726B1 (ko) 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103069717B (zh) 2010-08-06 2018-01-30 株式会社半导体能源研究所 半导体集成电路
TW202211311A (zh) 2011-01-26 2022-03-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI658516B (zh) 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6009226B2 (ja) 2011-06-10 2016-10-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9287405B2 (en) 2011-10-13 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor
US8785258B2 (en) 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9553200B2 (en) * 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112013002407B4 (de) * 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6400336B2 (ja) * 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) * 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2016167590A (ja) 2015-03-02 2016-09-15 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013009285A (ja) * 2010-08-26 2013-01-10 Semiconductor Energy Lab Co Ltd 信号処理回路及びその駆動方法
JP2013179283A (ja) * 2012-02-08 2013-09-09 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2015015458A (ja) * 2013-06-05 2015-01-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11057551B2 (en) 2016-10-07 2021-07-06 Canon Kabushiki Kaisha Image capturing and display apparatus and wearable device
WO2018066225A1 (ja) * 2016-10-07 2018-04-12 キヤノン株式会社 撮像表示装置及びウェアラブルデバイス
US11943527B2 (en) 2016-10-07 2024-03-26 Canon Kabushiki Kaisha Image capturing and display apparatus and wearable device
US11706518B2 (en) 2016-10-07 2023-07-18 Canon Kabushiki Kaisha Image capturing and display apparatus and wearable device
WO2018142239A1 (ja) * 2017-02-03 2018-08-09 株式会社半導体エネルギー研究所 半導体装置
JP7166934B2 (ja) 2017-02-03 2022-11-08 株式会社半導体エネルギー研究所 半導体装置
JPWO2018142239A1 (ja) * 2017-02-03 2019-11-21 株式会社半導体エネルギー研究所 半導体装置
JP7017428B2 (ja) 2017-02-10 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2018133563A (ja) * 2017-02-10 2018-08-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2018150292A1 (en) * 2017-02-17 2018-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10923477B2 (en) 2017-02-17 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP7245371B2 (ja) 2017-02-17 2023-03-23 株式会社半導体エネルギー研究所 半導体装置
JP2018133570A (ja) * 2017-02-17 2018-08-23 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7017430B2 (ja) 2017-02-17 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2022044769A (ja) * 2017-02-17 2022-03-17 株式会社半導体エネルギー研究所 半導体装置
WO2018203175A1 (ja) * 2017-05-03 2018-11-08 株式会社半導体エネルギー研究所 半導体装置
JP7106529B2 (ja) 2017-05-03 2022-07-26 株式会社半導体エネルギー研究所 半導体装置
JPWO2018203175A1 (ja) * 2017-05-03 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP7120837B2 (ja) 2017-07-26 2022-08-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11101300B2 (en) 2017-07-26 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2019029666A (ja) * 2017-07-26 2019-02-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
JP7044836B2 (ja) 2022-03-30
US20170271521A1 (en) 2017-09-21
US9947800B2 (en) 2018-04-17
US20160260835A1 (en) 2016-09-08
US9685560B2 (en) 2017-06-20
JP2020198438A (ja) 2020-12-10
JP6744108B2 (ja) 2020-08-19
JP2024054233A (ja) 2024-04-16
JP2022082603A (ja) 2022-06-02

Similar Documents

Publication Publication Date Title
JP7044836B2 (ja) トランジスタ
JP7059423B2 (ja) 半導体装置
JP6894718B2 (ja) 半導体装置、電子機器、半導体ウエハ
CN107046040B (zh) 半导体装置及电子设备
JP6887243B2 (ja) トランジスタ、半導体装置、電子機器及び半導ウエハ
JP7559181B2 (ja) 半導体装置
US10050152B2 (en) Transistor, semiconductor device, and electronic device
TW201633410A (zh) 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物以及氧化物的製造 方法
JP6969881B2 (ja) 半導体装置、及び電子機器
JP2017168838A (ja) トランジスタ、電子機器
JP2016167590A (ja) トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200730

R150 Certificate of patent or registration of utility model

Ref document number: 6744108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250