JP6969881B2 - 半導体装置、及び電子機器 - Google Patents

半導体装置、及び電子機器 Download PDF

Info

Publication number
JP6969881B2
JP6969881B2 JP2017056832A JP2017056832A JP6969881B2 JP 6969881 B2 JP6969881 B2 JP 6969881B2 JP 2017056832 A JP2017056832 A JP 2017056832A JP 2017056832 A JP2017056832 A JP 2017056832A JP 6969881 B2 JP6969881 B2 JP 6969881B2
Authority
JP
Japan
Prior art keywords
transistor
insulating layer
electrode
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017056832A
Other languages
English (en)
Other versions
JP2017183718A (ja
Inventor
善範 安藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017183718A publication Critical patent/JP2017183718A/ja
Application granted granted Critical
Publication of JP6969881B2 publication Critical patent/JP6969881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献３及び特許文献４参照）。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１２４３６０号公報 特開２０１１−１３８９３４号公報
本発明の一態様は、良好な電気特性を有するトランジスタを提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能なトランジスタを提供することを課題の一つとする。本発明の一態様は、生産性の高いトランジスタを提供することを課題の一つとする。本発明の一態様は、高速動作が可能なトランジスタを提供することを課題の一つとする。本発明の一態様は、新規なトランジスタを提供することを課題の一つとする。
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
作製工程数が大幅に増加することなく、第１のトランジスタと、第１のトランジスタと電気特性が異なる第２のトランジスタと、を同一層上に設ける。第１のトランジスタのチャネルが形成される半導体層と、第２のトランジスタのチャネルが形成される半導体層に、それぞれ電子親和力が異なる半導体材料を用いる。半導体層として酸化物半導体を用いる場合は、半導体層よりも下層の絶縁層に過剰酸素を含む絶縁層を用いる。当該絶縁層を厚くすることで、当該半導体層に酸素を多く供給することができる。
本発明の一態様は、第１乃至第４の電極と、第１乃至第３の半導体層と、第１および第２の層と、第１乃至第３の絶縁層と、第１の配線と、を有し、第１の絶縁層は、第１の配線と重なる領域を有し、第１の電極は、第１の配線と重なる領域を有し、第２の絶縁層は、第１の電極と重なる領域と、第１の絶縁層と重なる領域と、を有し、第１の半導体層は第２の絶縁層と重なる領域を有し、第２の半導体層は第１の半導体層と重なる領域を有し、第２の半導体層は、第１乃至第３の領域を有し、第３の領域は、第１の領域と第２の領域に挟まれ、第２の電極は、第１の領域と重なる領域を有し、第１の領域と重なる領域において、第１の層は、第２の電極と重なる領域を有し、第３の電極は、第２の領域と重なる領域を有し、第２の領域と重なる領域において、第２の層は、第３の電極と重なる領域を有し、第３の半導体層は、第１の層と重なる領域と、第２の層と重なる領域と、第３の領域と重なる領域と、を有し、第３の領域と重なる領域において、第４の電極は、第３の絶縁層を介して第３の領域と重なる領域を有するトランジスタである。
本発明の一態様は、第２の絶縁層と、第４の絶縁層と、第４の半導体層と、第５乃至第７の電極と、を有し、第４の半導体層は第２の絶縁層と重なる領域を有し、第４の絶縁層は、第４の半導体層と重なる領域を有し、第４の半導体層は、第４乃至第６の領域を有し、第６の領域は、第４の領域と第５の領域に挟まれ、第４の領域と重なる領域において、第５の電極は、第４の半導体層および第４の絶縁層を貫通し、第５の電極は、第４の半導体層と電気的に接続する領域を有し、第５の領域と重なる領域において、第６の電極は、第４の半導体層および第４の絶縁層を貫通し、第６の電極は、第４の半導体層と電気的に接続する領域を有し、第７の電極は、第４の絶縁層を介して第６の領域と重なる領域を有するトランジスタである。
第１乃至第４の半導体層は、酸化物半導体を含むことが好ましい。第１および第２の層は、酸化物半導体を含むことが好ましい。第３の絶縁層はゲート絶縁層として機能できる。第４の絶縁層はゲート絶縁層として機能できる。第１の絶縁層または第２の絶縁層の少なくとも一方は、過剰酸素を含むことが好ましい。
本発明の一態様は、上記トランジスタを有する半導体装置である。または、本発明の一態様は、上記トランジスタを有する電子機器である。
本発明の一態様により、良好な電気特性を有するトランジスタを提供できる。本発明の一態様により、微細化または高集積化が可能なトランジスタを提供できる。本発明の一態様により、生産性の高いトランジスタを提供できる。本発明の一態様により、高速動作が可能なトランジスタを提供できる。本発明の一態様により、新規なトランジスタを提供できる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供できる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供できる。本発明の一態様により、生産性の高い半導体装置を提供できる。
本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供できる。本発明の一態様により、情報の書き込み速度が速い半導体装置を提供できる。本発明の一態様により、設計自由度が高い半導体装置を提供できる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供できる。本発明の一態様により、新規な半導体装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の断面図および半導体装置の電気特性を説明する図。 半導体装置を説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタを説明する図。 トランジスタのエネルギーバンド構造を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の回路図。 半導体装置の回路図。 記憶装置の回路図。 記憶装置の構成例を説明する図。 ＣＰＵの構成例を示すブロック図。 ＲＦタグのブロック図。 ＲＦタグの使用例を説明する図。 撮像装置の構成例を説明する図。 周辺回路の構成例を説明する図。 撮像装置の構成例を説明する図。 撮像装置の一例を示す回路図。 撮像装置の構成例を説明する図。 撮像装置の構成例を説明する図。 本発明の一態様に係る半導体ウエハの上面図。 電子部品の作製工程例を説明するフローチャートおよび斜視模式図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 駆動回路の構成例を説明する図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示モジュールの一例を説明する図。 電子機器を説明する図。 電子機器を説明する図。 本発明に係る酸化物の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 チャネルが形成される半導体層に酸化物半導体を用いるトランジスタにおけるエネルギーバンドを説明する図。 成膜装置の一例を説明する図。 成膜装置の一例を説明する図。 成膜装置の一例を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。
また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって設けられている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して設けられている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体層の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体層の側面を覆うトランジスタでは、半導体層の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」および「直交」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。
また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。
また、本明細書等において、高電源電位ＶＤＤ（「ＶＤＤ」または「Ｈ電位」ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（「ＶＳＳ」または「Ｌ電位」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位（「ＧＮＤ」または「ＧＮＤ電位」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤが接地電位の場合には、ＶＳＳは接地電位より低い電位であり、ＶＳＳが接地電位の場合には、ＶＤＤは接地電位より高い電位である。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等に示すトランジスタは、明示されている場合を除き、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
なお、本明細書等において、バックゲートを有するトランジスタのＶｔｈは、明示されている場合を除き、バックゲートの電位をソースまたはゲートと同電位としたときのＶｔｈをいう。
（実施の形態１）
異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の設計自由度を高めることができる。また、異なる電気特性を有するトランジスタを同一層上に設けることで、半導体装置の集積度を高めることができる。本実施の形態では、作製工程数の増加を抑制しながら、異なる電気特性を有するトランジスタを同一層上に設ける実施形態の一例を説明する。
＜半導体装置１０００の構成例＞
図１（Ａ）は、半導体装置１０００を示す断面図である。また、図２は、半導体装置１０００を示す平面図である。半導体装置１０００はトランジスタ１００およびトランジスタ２００を有する。トランジスタ１００およびトランジスタ２００は、異なる構成を有する。また、図１（Ａ）では、基板１０１上に設けたトランジスタ１００およびトランジスタ２００の断面を示している。なお、図１（Ａ）は、図２にＬ１−Ｌ２の一点鎖線で示す部位およびＬ３−Ｌ４の一点鎖線で示す部位の断面図に相当する。
図３（Ａ）は、図２に記したＬ１−Ｌ２の一点鎖線で示す部位の断面図である。図３（Ａ）は、トランジスタ１００のチャネル長方向の断面図である。図３（Ｂ）は、図２に記したＷ１−Ｗ２の一点鎖線で示す部位の断面図である。図３（Ｂ）は、トランジスタ１００のチャネル幅方向の断面図である。図４（Ａ）は、図３（Ａ）に示す部位１３１の拡大図である。図４（Ｂ）は、図３（Ｂ）に示す部位１３２の拡大図である。
図５（Ａ）は、図２に記したＬ３−Ｌ４の一点鎖線で示す部位の断面図である。図５（Ａ）は、トランジスタ２００のチャネル長方向の断面図である。図５（Ｂ）は、図２に記したＷ３−Ｗ４の一点鎖線で示す部位の断面図である。図５（Ｂ）は、トランジスタ２００のチャネル幅方向の断面図である。図６は、図５（Ａ）に示す部位１３３の拡大図である。
図１（Ｂ）および（Ｃ）に、トランジスタの電気特性の一つであるＶｇ−Ｉｄカーブを示す。図１（Ｂ）および（Ｃ）に示すＶｇ−Ｉｄカーブは、横軸が、ソースを基準とした時のゲートとソースの電位差（Ｖｇ）を示している。また、縦軸はトランジスタのドレインに流れる電流（Ｉｄ）を対数で示している。
トランジスタ１００はバックゲートを有するトランジスタである。図１（Ｂ）は、バックゲートの電位をソースまたはゲートと同電位としたときのトランジスタ１００のＶｇ−Ｉｄカーブを示し、図１（Ｃ）は、トランジスタ２００のＶｇ−Ｉｄカーブを示している。図１（Ｂ）および（Ｃ）に示すとおり、トランジスタ１００とトランジスタ２００は異なるトランジスタ特性を有する。トランジスタ２００のＶｇ−Ｉｄカーブは、トランジスタ１００のＶｇ−Ｉｄカーブよりもプラスの方向にシフトしている。すなわち、トランジスタ２００は、トランジスタ１００よりもＶｔｈが大きいトランジスタである。
トランジスタ１００とトランジスタ２００について図面を用いて説明する。
〔トランジスタ１００〕
トランジスタ１００はトップゲート型のトランジスタの一種である。トランジスタ１００は、電極１０５＿１、絶縁層１０８、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、半導体層１０９＿１ｃ、電極１１０＿１ａ、電極１１０＿１ｂ、層１２９＿１ａ、層１２９＿１ｂ、絶縁層１１１＿１、電極１１２＿１、および絶縁層１１３＿１を有する（図２、図３（Ａ）、図３（Ｂ）、図４（Ａ）、および図４（Ｂ）参照。）。
トランジスタ１００は、基板１０１上に、絶縁層１０２、絶縁層１０３、および絶縁層１０６を介して設けられている。電極１０５＿１は、配線１１８＿１と電気的に接続されている。電極１０５＿１は、絶縁層１０７および絶縁層１０４に埋め込まれている。また、配線１１８＿１は、絶縁層１０６に埋め込まれている。電極１０５＿１および配線１１８＿１は、ダマシン法を用いて形成することができる。本実施の形態では、配線１１８＿１がチャネル長方向に延伸して配置する例を示しているが、チャネル幅方向や、その他の方向に延伸して配置しても構わない。
より具体的には、基板１０１上に絶縁層１０２が設けられ、絶縁層１０２上に絶縁層１０３が設けられている。また、絶縁層１０３上に絶縁層１０６が設けられ、絶縁層１０６と同じ層に配線１１８＿１が設けられている。本実施の形態では、配線１１８＿１を配線１１８＿１ａと配線１１８＿１ｂの積層で形成する例を示している。また、絶縁層１０６および配線１１８＿１上に絶縁層１０７が設けられ、絶縁層１０７上に絶縁層１０４が設けられている。また、絶縁層１０７および絶縁層１０４と同じ層に電極１０５＿１が設けられている。
また、電極１０５＿１および絶縁層１０４上に絶縁層１０８が設けられている。絶縁層１０８は凸部を有し、当該凸部上に半導体層１０９＿１ａが設けられ、半導体層１０９＿１ａ上に半導体層１０９＿１ｂが設けられている。
また、半導体層１０９＿１ｂは、電極１１０＿１ａが重なる領域１８９ａと、電極１１０＿１ｂが重なる領域１８９ｂと、平面図で見たときに領域１８９ａと領域１８９ｂに挟まれる領域１８９ｃと、を有する（図１１（Ｃ）参照。）。なお、電極１１０＿１ａまたは電極１１０＿１ｂの一方は、ソース電極またはドレイン電極の一方として機能でき、他方は、ソース電極またはドレイン電極の他方として機能できる。よって、半導体層１０９＿１ｂの領域１８９ａまたは領域１８９ｂの一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、半導体層１０９＿１ｂの領域１８９ｃはチャネル形成領域として機能できる。
また、電極１１０＿１ａ上に層１２９＿１ａが設けられ、電極１１０＿１ｂ上に層１２９＿１ｂが設けられている。また、層１２９＿１ａ、層１２９＿１ｂ、半導体層１０９＿１ｂ上に半導体層１０９＿１ｃが設けられている。半導体層１０９＿１ｃは半導体層１０９＿１ｂの一部と接する領域を有する。また、半導体層１０９＿１ｃは、半導体層１０９＿１ａの側面と接する領域と、半導体層１０９＿１ｂの側面と接する領域と、を有する（図４（Ｂ）参照。）。
また、半導体層１０９＿１ｃ上に絶縁層１１１＿１が設けられ、絶縁層１１１＿１上に電極１１２＿１が設けられている。絶縁層１１１＿１および電極１１２＿１は、領域１８９ｃと重なる領域を有する。本実施の形態では、電極１１２＿１を電極１１２＿１ａと電極１１２＿１ｂの積層で形成する例を示している。
また、トランジスタ１００は、電極１１２＿１上に絶縁層１１３＿１を有する。電極１１２＿１は、絶縁層１１３＿１に覆われている。絶縁層１１１＿１および絶縁層１１３＿１は、電極１１２＿１の端部を越えて延伸し、当該延伸部分で接する領域を有する。
また、本実施の形態では、トランジスタ１００を覆って絶縁層１１４が設けられ、絶縁層１１４上に絶縁層１１５が設けられている。
また、絶縁層１１５、絶縁層１１４、および層１２９＿１ａを貫通して設けられた、電極１１０＿１ａと重なる開口１９２＿１ａ（図１３（Ｃ）参照。）に、電極１１６＿１ａが設けられている。また、絶縁層１１５、絶縁層１１４、および層１２９＿１ｂを貫通して設けられた、電極１１０＿１ｂと重なる開口１９２＿１ｂ（図１３（Ｃ）参照。）に、電極１１６＿１ｂが設けられている。また、絶縁層１１５、絶縁層１１４、および絶縁層１１３＿１を貫通して設けられた、電極１１２＿１と重なる開口１９２＿１ｃ（図示せず。）に、電極１１６＿１ｃが設けられている。
また、本実施の形態では、絶縁層１１５上に電極１１７＿１ａ、電極１１７＿１ｂ、および電極１１７＿１ｃが設けられている。電極１１７＿１ａは、電極１１６＿１ａを介して電極１１０＿１ａと電気的に接続する。電極１１７＿１ｂは、電極１１６＿１ｂを介して電極１１０＿１ｂと電気的に接続する。電極１１７＿１ｃは、電極１１６＿１ｃを介して電極１１２＿１と電気的に接続する。
電極１０５＿１は、チャネル長方向において電極１１０＿１ａと重なる領域と、電極１１０＿１ｂと重なる領域と、半導体層１０９＿１ｂのチャネル形成領域と重なる領域と、を有する。
また、配線１１８＿１と電極１１２＿１間の寄生容量を低減し、絶縁耐圧を高めるため、例えば、絶縁層１０４を厚くすることが好ましい。同様に、電極１０５＿１の厚さ（高さ）を厚く（高く）することが好ましい。ただし、絶縁層１０４の厚さを厚くしすぎるとトランジスタの生産性が低下する恐れがある。同様に、電極１０５＿１を厚く（高く）しすぎるとトランジスタの生産性が低下する恐れがある。絶縁層１０４の厚さは、絶縁層１０８の厚さの１倍以上５倍以下が好ましい。同様に、電極１０５＿１の厚さは、絶縁層１０８の厚さの１倍以上５倍以下が好ましい。また、絶縁層１０４を厚くすることで、絶縁層１０４に含まれる過剰酸素の量を増やすことができる。「過剰酸素」については、追って説明する。
図３（Ｂ）および図４（Ｂ）に示すように、トランジスタ１００は、チャネル幅方向において、半導体層１０９＿１ｂが電極１１２＿１に覆われている。前述した通り、絶縁層１０８は凸部を有する。また、半導体層１０９＿１ａと半導体層１０９＿１ｂは当該凸部上に設けられている。当該凸部を設けることで、電極１１２＿１の当該凸部と重ならない領域（半導体層１０９＿１ｂと重ならない領域）の底面を、半導体層１０９＿１ｂの底面よりも基板に近づけることができる。なお、当該凸部の高さは、半導体層１０９＿１ｃの厚さ以上であることが好ましい。または、当該凸部の高さと半導体層１０９＿１ａの厚さの合計が、絶縁層１１１＿１の厚さと半導体層１０９＿１ｃの厚さの合計以上であることが好ましい。このようにして、半導体層１０９＿１ｂの側面を電極１１２＿１で覆うことができる。
つまり、電極１０５＿１および電極１１２＿１の電界によって半導体層１０９＿１ｂを電気的に取り囲むことができる構造とすることができる。このように、導電層（トランジスタ１００では電極１０５＿１および電極１１２＿１）の電界によって、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ１００は、半導体層１０９＿１ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、電極１０５＿１および電極１１２＿１の電界によって、半導体層１０９＿１ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
［ゲート電極とバックゲート電極］
電極１０５＿１または電極１１２＿１の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。一般に、ゲート電極とバックゲート電極は導電層で形成される。また、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極はゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と同じとせずに独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
電極１０５＿１および電極１１２＿１は、どちらもゲート電極として機能することができる。よって、絶縁層１０８、および絶縁層１１１＿１は、それぞれがゲート絶縁層として機能することができる。
なお、電極１０５＿１または電極１１２＿１の一方を、「ゲート電極」または「ゲート」という場合、他方を「バックゲート電極」または「バックゲート」という。例えば、トランジスタ１００において、電極１０５＿１を「ゲート電極」と言う場合、電極１１２＿１を「バックゲート電極」と言う。電極１１２＿１を「ゲート電極」として用いる場合は、トランジスタ１００をボトムゲート型のトランジスタの一種と考えることができる。また、電極１０５＿１および電極１１２＿１のどちらか一方を、「第１のゲート電極」または「第１のゲート」といい、他方を「第２のゲート電極」または「第２のゲート」という場合がある。また、電極１０５＿１または電極１１２＿１の一方を、「バックゲート電極」または「バックゲート」という場合、他方を「フロントゲート電極」または「フロントゲート」という場合がある。
半導体層１０９＿１ｂを挟んで電極１０５＿１および電極１１２＿１を設けることで、更には、電極１０５＿１および電極１１２＿１を同電位とすることで、半導体層１０９＿１ｂにおいてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ１００のオン電流が大きくなると共に、電界効果移動度が高くなる。
したがって、トランジスタ１００は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ１００の占有面積を小さくすることができる。よって、集積度の高い半導体装置を実現することができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、平面視において、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
電極１０５＿１および電極１１２＿１は、それぞれが外部からの電界を遮蔽する機能を有するため、電極１１２＿１の上方および電極１０５＿１の下方に生じる荷電粒子等の電荷が半導体層１０９＿１ｂのチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負の電荷を印加する−ＧＢＴ（Ｇａｔｅ Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験）の劣化が抑制される。また、電極１０５＿１および電極１１２＿１は、ドレイン電極から生じる電界が半導体層に作用しないように遮断することができる。よって、ドレイン電圧の変動に起因する、オン電流の立ち上がり電圧の変動を抑制することができる。なお、この効果は、電極１０５＿１および電極１１２＿１に電位が供給されている場合において顕著に生じる。
なお、ＧＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＧＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＧＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
また、電極１０５＿１および電極１１２＿１を有し、且つ電極１０５＿１および電極１１２＿１を同電位とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタ間における電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢＴストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトランジスタより小さい。
また、バックゲート電極側から光が入射する場合に、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
〔トランジスタ２００〕
トランジスタ２００はトップゲート型のトランジスタの一種である。トランジスタ２００は、絶縁層１０８、半導体層１０９＿２ｃ、絶縁層１１１＿２、電極１１２＿２、および絶縁層１１３＿２を有する（図２、図５（Ａ）、図５（Ｂ）、および図６参照。）。
トランジスタ２００は、基板１０１上に、絶縁層１０２、絶縁層１０３、および絶縁層１０６を介して設けられている。
より具体的には、基板１０１上に絶縁層１０２が設けられ、絶縁層１０２上に絶縁層１０３が設けられている。また、絶縁層１０３上に絶縁層１０６が設けられ、絶縁層１０６と同じ層に配線１１８＿２（配線１１８＿２ａ、および配線１１８＿２ｂ）が設けられている。また、絶縁層１０６および配線１１８＿２上に絶縁層１０７が設けられ、絶縁層１０７上に絶縁層１０４が設けられている。
また、絶縁層１０４上に絶縁層１０８が設けられている。絶縁層１０８上に半導体層１０９＿２ｃが設けられている。
また、半導体層１０９＿２ｃ上に絶縁層１１１＿２が設けられ、絶縁層１１１＿２上に電極１１２＿２が設けられている。本実施の形態では、電極１１２＿２を電極１１２＿２ａと電極１１２＿２ｂの積層で形成する例を示している。なお、半導体層１０９＿２ｃの電極１１２＿２と重なる領域にチャネルが形成される。よって、半導体層１０９＿２ｃの電極１１２＿２と重なる領域がチャネル形成領域として機能できる。
また、トランジスタ２００は、電極１１２＿２上に絶縁層１１３＿２を有する。電極１１２＿２は、絶縁層１１３＿２に覆われている。絶縁層１１１＿２および絶縁層１１３＿２は、電極１１２＿２の端部を越えて延伸し、当該延伸部分で接する領域を有する。
また、本実施の形態では、トランジスタ２００を覆って絶縁層１１４が設けられ、絶縁層１１４上に絶縁層１１５が設けられている。
また、絶縁層１１５、絶縁層１１４、絶縁層１１３＿２、絶縁層１１１＿２、半導体層１０９＿２ｃ、絶縁層１０８、絶縁層１０４、および絶縁層１０７のそれぞれを貫通して設けられた、配線１１８＿２ａと重なる領域を有する開口１９２＿２ａ（図１３（Ｃ）参照。）に、電極１１６＿２ａが設けられている。また、絶縁層１１５、絶縁層１１４、絶縁層１１３＿２、絶縁層１１１＿２、半導体層１０９＿２ｃ、絶縁層１０８、絶縁層１０４、および絶縁層１０７のそれぞれを貫通して設けられた配線１１８＿２ｂと重なる開口１９２＿２ｂ（図１３（Ｃ）参照。）に、電極１１６＿２ｂが設けられている。また、絶縁層１１５、絶縁層１１４、および絶縁層１１３＿２を貫通して設けられた、電極１１２＿２と重なる開口１９２＿２ｃ（図１３（Ｃ）参照。）に、電極１１６＿２ｃが設けられている。
電極１１６＿２ａは、半導体層１０９＿２ｃの一部と接する領域を有する。電極１１６＿２ｂは、半導体層１０９＿２ｃの一部と接する領域を有する。
また、絶縁層１１５上に電極１１７＿２（電極１１７＿２ａ、電極１１７＿２ｂ、および電極１１７＿２ｃ）が設けられている。電極１１７＿２ａは、電極１１６＿２ａを介して配線１１８＿２ａと電気的に接続される。電極１１７＿２ｂは、電極１１６＿２ｂを介して配線１１８＿２ｂと電気的に接続される。電極１１７＿２ｃは、電極１１６＿２ｃを介して電極１１２＿２と電気的に接続される。
よって、電極１１７＿２ａは電極１１６＿２ａを介して半導体層１０９＿２ｃと電気的に接続される。配線１１８＿２ａは電極１１６＿２ａを介して半導体層１０９＿２ｃと電気的に接続される。電極１１７＿２ｂは電極１１６＿２ｂを介して半導体層１０９＿２ｃと電気的に接続される。配線１１８＿２ｂは電極１１６＿２ｂを介して半導体層１０９＿２ｃと電気的に接続される。
なお、本明細書等において、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、および半導体層１０９＿１ｃをまとめて「半導体層１０９＿１」という場合がある。また、半導体層１０９＿２ａ１、および半導体層１０９＿２ａ２をまとめて「半導体層１０９＿２ａ」という場合がある。また、半導体層１０９＿２ｂ１、および半導体層１０９＿２ｂ２をまとめて「半導体層１０９＿２ｂ」という場合がある。また、半導体層１０９＿２ａ、半導体層１０９＿２ｂ、および半導体層１０９＿２ｃをまとめて「半導体層１０９＿２」という場合がある。また、半導体層１０９＿１ａ、および半導体層１０９＿２ａ、をまとめて「半導体層１０９ａ」という場合がある。また、半導体層１０９＿１ｂ、および半導体層１０９＿２ｂをまとめて「半導体層１０９ｂ」という場合がある。また、半導体層１０９＿１ｃ、および半導体層１０９＿２ｃをまとめて「半導体層１０９ｃ」という場合がある。また、半導体層１０９＿１と半導体層１０９＿２をまとめて「半導体層１０９」という場合がある。
また、層１２９＿１ａ、および層１２９＿１ｂをまとめて「層１２９」という場合がある。また、絶縁層１１１＿１および絶縁層１１１＿２をまとめて「絶縁層１１１」という場合がある。また、絶縁層１１３＿１および絶縁層１１３＿２をまとめて「絶縁層１１３」という場合がある。
また、電極１０５＿２ａ、および電極１０５＿２ｂをまとめて「電極１０５＿２」という場合がある。また、電極１０５＿１、および電極１０５＿２をまとめて「電極１０５」という場合がある。また、電極１１０＿１ａ、および電極１１０＿１ｂをまとめて「電極１１０」という場合がある。また、電極１１２＿１、および電極１１２＿２をまとめて「電極１１２」という場合がある。また、電極１１６＿１ａ、電極１１６＿１ｂ、および電極１１６＿１ｃをまとめて「電極１１６＿１」という場合がある。また、電極１１６＿２ａ、電極１１６＿２ｂ、および電極１１６＿２ｃをまとめて「電極１１６＿２」という場合がある。また、電極１１６＿１、および電極１１６＿２をまとめて「電極１１６」という場合がある。また、電極１１７＿１ａ、電極１１７＿１ｂ、および電極１１７＿１ｃをまとめて「電極１１７＿１」という場合がある。また、電極１１７＿２ａ、電極１１７＿２ｂ、および電極１１７＿２ｃをまとめて「電極１１７＿２」という場合がある。また、電極１１７＿１、および電極１１７＿２をまとめて「電極１１７」という場合がある。
また、配線１１８＿１ａ、および配線１１８＿１ｂをまとめて「配線１１８＿１」という場合がある。また、配線１１８＿２ａ１、および配線１１８＿２ａ２をまとめて「配線１１８＿２ａ」という場合がある。また、配線１１８＿２ｂ１、および配線１１８＿２ｂ２をまとめて「配線１１８＿２ｂ」という場合がある。また、配線１１８＿２ｃ１、および配線１１８＿２ｃ２をまとめて「配線１１８＿２ｃ」という場合がある。また、配線１１８＿２ａ、配線１１８＿２ｂ、および配線１１８＿２ｃをまとめて「配線１１８＿２」という場合がある。また、配線１１８＿１、および配線１１８＿２をまとめて「配線１１８」という場合がある。
また、開口１９２＿１ａ、開口１９２＿１ｂ、および開口１９２＿１ｃをまとめて「開口１９２＿１」という場合がある。また、開口１９２＿２ａ、開口１９２＿２ｂ、および開口１９２＿２ｃをまとめて「開口１９２＿２」という場合がある。また、開口１９２＿１と開口１９２＿２をまとめて「開口１９２」という場合がある。
トランジスタ１００では、半導体層１０９＿１ｂにチャネルが形成される。また、トランジスタ２００では半導体層１０９＿２ｃにチャネルが形成される。半導体層１０９＿１ｂと半導体層１０９＿２ｃは、物理的性質の異なる半導体材料を用いることが好ましい。半導体層１０９＿１ｂと半導体層１０９＿２ｃに物理的性質の異なる半導体材料を用いることで、トランジスタ１００とトランジスタ２００の電気特性を異ならせることができる。例えば、半導体層１０９＿１ｂと半導体層１０９＿２ｃに、それぞれエネルギーバンドギャップの異なる半導体材料を用いることで、トランジスタ１００とトランジスタ２００の電界効果移動度を作り分けることも可能である。
例えば、半導体層１０９＿２ｃに、半導体層１０９＿１ｂよりも電子親和力が小さい半導体材料を用いることで、トランジスタ２００のＶｔｈをトランジスタ１００よりも大きくすることができる。例えば、半導体層１０９＿２ｃがＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であり、半導体層１０９＿１ｂもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層１０９＿２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層１０９＿１ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる半導体層１０９＿２ｃ、および半導体層１０９＿１ｂを用いればよい。このようなＩｎ−Ｍ−Ｚｎ酸化物を用いることで、トランジスタ２００のＶｔｈをトランジスタ１００よりも大きくすることができる。
＜構成材料について＞
〔基板〕
基板１０１として用いる材料に大きな制限はないが、少なくとも後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板１０１としてシリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどを材料とした化合物半導体基板等を用いることができる。また、ＳＯＩ基板や、半導体基板上に歪トランジスタやＦＩＮ型トランジスタなどの半導体素子が設けられたものなどを用いることもできる。または、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）に適用可能なヒ化ガリウム、ヒ化アルミニウムガリウム、ヒ化インジウムガリウム、窒化ガリウム、リン化インジウム、シリコンゲルマニウムなどを用いてもよい。すなわち、基板１０１は、単なる支持基板に限らず、他のトランジスタなどのデバイスが形成された基板であってもよい。この場合、トランジスタ１００および／またはトランジスタ２００のゲート、ソース、またはドレインの少なくとも一つは、上記他のデバイスと電気的に接続されていてもよい。
また、基板１０１として、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることもできる。なお、基板１０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板を用いる場合、可撓性基板上に、トランジスタや容量素子などを直接作製してもよいし、他の作製基板上にトランジスタや容量素子などを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジスタや容量素子などとの間に剥離層を設けるとよい。
可撓性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。基板１０１に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板１０１に用いる可撓性基板は、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。
〔絶縁層〕
絶縁層１０２乃至絶縁層１０４、絶縁層１０６乃至絶縁層１０８、絶縁層１１１、および絶縁層１１３乃至絶縁層１１５は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
特に、絶縁層１０２および／または絶縁層１０３、並びに絶縁層１１５は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、不純物が透過しにくい絶縁性材料として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。これらの材料を単層で、または積層で用いればよい。
絶縁層１０２および／または絶縁層１０３に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。絶縁層１１５に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１５よりも上層からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
なお、絶縁層１０２および／または絶縁層１０３、並びに絶縁層１１５として、これらの材料で形成される絶縁層を複数積層して用いてもよい。また、絶縁層１０２または絶縁層１０３のどちらか一方を省略してもよい。
また、半導体層１０９として酸化物半導体を用いる場合は、半導体層１０９中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。特に、絶縁層１０４、絶縁層１０６乃至絶縁層１０８、絶縁層１１１、および絶縁層１１４の水素濃度を低減することが好ましい。少なくとも、半導体層１０９と接する絶縁層（絶縁層１０８、絶縁層１１１、および絶縁層１１４）の水素濃度を低減することが好ましい。
また、半導体層１０９中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、ＳＩＭＳにおいて５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、絶縁層１０８の少なくとも半導体層１０９と接する領域と、絶縁層１１１の少なくとも半導体層１０９と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起因する。例えば、絶縁層１０８および絶縁層１１１として、酸化シリコン層または酸化窒化シリコン層を用いる場合、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン層または酸化窒化シリコン層を用いればよい。
また、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４以上１．９６６以下（第３のシグナルとする）に観察される。
例えば、絶縁層１０８および絶縁層１１１として、二酸化窒素（ＮＯ２）に起因するシグナルのスピン密度が、１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁層を用いると好適である。
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁層中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物（ＮＯｘ）が、絶縁層と酸化物半導体層の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層１０８および絶縁層１１１として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量である。
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物（ＮＯｘ）が低減される。
また、絶縁層１０８、絶縁層１１１、および絶縁層１１４の少なくとも１つは、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、絶縁層の表面温度が１００℃以上７００℃以下、好ましくは１００℃以上５００℃以下の加熱処理で行われるＴＤＳにて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または１．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁層を用いることが好ましい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸化性雰囲気下における熱処理やプラズマ処理などで行なうことができる。または、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いて酸素を添加してもよい。酸素を添加する処理に用いるガスとしては、１６Ｏ２もしくは１８Ｏ２などの酸素ガス、亜酸化窒素ガス、またはオゾンガスなどの、酸素を含むガスが挙げられる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素ドープ処理は、基板を加熱して行なってもよい。
また、絶縁層１１４として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層１１４を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層１１４の形成方法は、特に限定されない。なお、絶縁層１１４に用いる材料によっては焼成工程が必要な場合がある。この場合、絶縁層１１４の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
また、層１２９として上記の絶縁層を用いてもよい。層１２９に絶縁層を用いる場合は、酸素が放出されにくい、および／または吸収されにくい絶縁層を用いることが好ましい。
〔電極〕
電極１０５、電極１１０、電極１１２、電極１１６および電極１１７を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、インジウムガリウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、窒素を含む導電性材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、半導体層に酸化物半導体を用いて、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いる場合は、酸素を含む導電性材料を半導体層側に設けるとよい。酸素を含む導電性材料を半導体層側に設けることで、当該導電性材料から離脱した酸素が半導体層に供給されやすくなる。
なお、電極１１６としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層（拡散防止層）を組み合わせて用いてもよい。なお、電極１１６を「コンタクトプラグ」という場合がある。
特に、絶縁層１０４および絶縁層１０８と接する電極１０５に不純物が透過しにくい導電性材料を用いることが好ましい。また、絶縁層１１４および絶縁層１１５と接する、電極１１６に不純物が透過しにくい導電性材料を用いることが好ましい。不純物が透過しにくい導電性材料として、例えば窒化タンタルが挙げられる。
絶縁層１０２および／または絶縁層１０３、並びに絶縁層１１５に不純物が透過しにくい絶縁性材料を用い、電極１０５、電極１１６に不純物が透過しにくい導電性材料を用いることで、トランジスタ１００およびトランジスタ２００への不純物の拡散をさらに抑制することができる。よって、トランジスタ１００およびトランジスタ２００の信頼性をさらに高めることができる。
また、層１２９として上記の導電性材料を用いてもよい。層１２９に導電性材料を用いる場合は、酸素が放出されにくい、および／または吸収されにくい導電性材料を用いることが好ましい。
〔半導体層〕
半導体層１０９として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
また、半導体層１０９として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
なお、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、半導体層１０９＿１ｃ、および半導体層１０９＿２ｃに、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
また、酸化物半導体のバンドギャップは２ｅＶ以上あるため、半導体層１０９に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が３．５Ｖ、室温（代表的には２５℃）下において、チャネル幅１μｍ当たりのオフ電流を１×１０−２０Ａ未満、１×１０−２２Ａ未満、あるいは１×１０−２４Ａ未満とすることができる。すなわち、オンオフ比を２０桁以上とすることもできる。また、半導体層１０９に酸化物半導体を用いたトランジスタは、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。また、出力電圧が大きく高耐圧な半導体装置を提供することができる。
また、本明細書等において、チャネルが形成される半導体層に酸化物半導体を用いたトランジスタを「ＯＳトランジスタ」ともいう。また、本明細書等において、チャネルが形成される半導体層に結晶性を有するシリコンを用いたトランジスタを「結晶性Ｓｉトランジスタ」ともいう。
結晶性Ｓｉトランジスタは、ＯＳトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Ｓｉトランジスタは、ＯＳトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、ＯＳトランジスタと結晶性Ｓｉトランジスタなどを組み合わせて用いてもよい。
半導体層１０９として酸化物半導体層を用いる場合は、酸化物半導体層をスパッタリング法で形成することが好ましい。酸化物半導体層は、スパッタリング法で形成すると酸化物半導体層の密度を高められるため、好適である。スパッタリング法で酸化物半導体層を形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体層を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
本実施の形態では、半導体層１０９として酸化物半導体を用いる場合について説明する。
〔酸化物半導体〕
本発明に係る酸化物半導体について説明する。酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有する場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図５３（Ａ）、図５３（Ｂ）、および図５３（Ｃ）を用いて、本発明に係る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図５３には、酸素の原子数比については記載しない。また、酸化物半導体が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図５３（Ａ）、図５３（Ｂ）、および図５３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図５３に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の酸化物半導体は、スピネル型の結晶構造をとりやすい。
図５３（Ａ）および図５３（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図５４に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図５４は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図５４に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図５４に示すように、インジウム、および酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、および酸素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図５３（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、結晶粒界が少ない層状構造となりやすい、図５３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図５３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。領域Ｂで示される原子数比を有する酸化物半導体は、特に、ＣＡＡＣ−ＯＳとなりやすく、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物半導体が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネルが形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
半導体層１０９ｂは、例えば、エネルギーギャップが大きい酸化物半導体を用いる。半導体層１０９ｂのエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
例えば、半導体層１０９として、熱ＣＶＤ法でＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、半導体層１０９として、ＡＬＤ法で、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次繰り返し導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代えてＡｒ等の不活性ガスで水をバブリングしたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）インジウムを用いても良い。なお、トリス（アセチルアセトナト）インジウムは、Ｉｎ（ａｃａｃ）３とも呼ぶ。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスやトリス（アセチルアセトナト）ガリウムを用いても良い。なお、トリス（アセチルアセトナト）ガリウムは、Ｇａ（ａｃａｃ）３とも呼ぶ。また、Ｚｎ（ＣＨ３）２ガスや、酢酸亜鉛を用いても良い。これらのガス種には限定されない。
半導体層１０９をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
半導体層１０９をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：１：１．２、１：４：４、４：２：４．１、１：３：２、１：３：４、５：１：６、５：１：８などとすればよい。
半導体層１０９をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。
半導体層１０９ａおよび半導体層１０９ｃは、半導体層１０９ｂを構成する酸素以外の元素のうち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このような材料を用いると、半導体層１０９ａおよび半導体層１０９ｂとの界面、ならびに半導体層１０９ｃおよび半導体層１０９ｂとの界面に界面準位を生じにくくすることができる。よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタのしきい値電圧（以下、「Ｖｔｈ」ともいう。）のばらつきを低減することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可能となる。
また、半導体層１０９ｂがＩｎ−Ｍ−Ｚｎ酸化物（Ｉｎと元素ＭとＺｎを含む酸化物）であり、半導体層１０９ａおよび半導体層１０９ｃもＩｎ−Ｍ−Ｚｎ酸化物であるとき、半導体層１０９ａおよび半導体層１０９ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層１０９ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、好ましくはｙ１／ｘ１がｙ２／ｘ２よりも大きくなる半導体層１０９ａ、半導体層１０９ｃ、および半導体層１０９ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる半導体層１０９ａ、半導体層１０９ｃ、および半導体層１０９ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる半導体層１０９ａ、半導体層１０９ｃ、および半導体層１０９ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる半導体層１０９ａ、半導体層１０９ｃおよび半導体層１０９ｂを選択する。このとき、半導体層１０９ｂにおいて、ｙ２がｘ２以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の５倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の５倍未満であると好ましい。半導体層１０９ａおよび半導体層１０９ｃを上記構成とすることにより、半導体層１０９ａおよび半導体層１０９ｃを、半導体層１０９ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層１０９ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、半導体層１０９ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。また、半導体層１０９ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％より高くする。なお、半導体層１０９ｃは、半導体層１０９ａと同種の酸化物を用いても構わない。
例えば、ＩｎまたはＧａを含む半導体層１０９ａ、およびＩｎまたはＧａを含む半導体層１０９ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：４：５、１：６：４、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物や、Ｉｎ：Ｇａ＝１：９、または７：９３などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ酸化物を用いることができる。また、半導体層１０９ｂとして、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２などの原子数比のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、半導体層１０９ａ、半導体層１０９ｂ、および半導体層１０９ｃの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層１０９ｂは、半導体層１０９ａおよび半導体層１０９ｃよりも電子親和力の大きい酸化物を用いる。例えば、半導体層１０９ｂとして、半導体層１０９ａおよび半導体層１０９ｃよりも電子親和力が０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
なお、インジウムガリウム酸化物は、小さい電子親和力と、高い酸素ブロック性を有する。そのため、半導体層１０９ｃがインジウムガリウム酸化物を含むと好ましい。ガリウム原子割合［Ｇａ／（Ｉｎ＋Ｇａ）］は、例えば、７０％以上、好ましくは８０％以上、さらに好ましくは９０％以上とする。
ただし、半導体層１０９ａまたは／および半導体層１０９ｃが、酸化ガリウムであっても構わない。例えば、半導体層１０９ｃとして、酸化ガリウムを用いると電極１０５と半導体層１０９との間に生じるリーク電流を低減することができる。即ち、トランジスタ１００のオフ電流を小さくすることができる。
このとき、ゲート電圧を印加すると、半導体層１０９ａ、半導体層１０９ｂ、半導体層１０９ｃのうち、電子親和力の大きい半導体層１０９ｂにチャネルが形成される。
ＯＳトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物及び酸素欠損を低減して高純度真性化し、少なくとも半導体層１０９ｂを真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なくとも半導体層１０９ｂ中のチャネル形成領域が真性または実質的に真性と見なせる半導体層とすることが好ましい。
また、層１２９（層１２９ａおよび層１２９ｂ）を半導体層１０９と同様の材料および方法で形成してもよい。層１２９に酸化物半導体層を用いる場合は、酸素が放出されにくい、および／または吸収されにくい酸化物半導体層を用いることが好ましい。
［酸化物半導体層のエネルギーバンド構造］
半導体層１０９＿１ａ、半導体層１０９＿１ｂ、および半導体層１０９＿１ｃの積層により構成される半導体層１０９の機能およびその効果について、図７に示すエネルギーバンド構造図を用いて説明する。図７（Ａ）は、図４（Ａ）および図４（Ｂ）にＡ１−Ａ２の一点鎖線で示した部位のエネルギーバンド構造を示している。すなわち、図７（Ａ）は、トランジスタ１００のチャネル形成領域のエネルギーバンド構造を示している。
図７（Ａ）中、Ｅｃ３８２、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層１０８、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、半導体層１０９＿１ｃ、絶縁層１１１＿１の伝導帯下端のエネルギーを示している。
ここで、電子親和力は、真空準位と価電子帯上端のエネルギーとの差（「イオン化ポテンシャル」ともいう。）からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約５．０ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：４のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は約４．６ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のターゲットを用いて形成したＩｎ−Ｇａ−Ｚｎ酸化物のエネルギーギャップは約３．０ｅＶ、電子親和力は約４．４ｅＶである。
絶縁層１０８と絶縁層１１１＿１は絶縁物であるため、Ｅｃ３８２とＥｃ３８６は、Ｅｃ３８３ａ、Ｅｃ３８３ｂ、およびＥｃ３８３ｃよりも真空準位に近い（絶縁層１０８と絶縁層１１１＿１は、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、および半導体層１０９＿１ｃよりも電子親和力が小さい。）。
また、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ａは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
また、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも真空準位に近い。具体的には、Ｅｃ３８３ｃは、Ｅｃ３８３ｂよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下真空準位に近いことが好ましい。
ここで、半導体層１０９＿１ａと半導体層１０９＿１ｂとの間には、半導体層１０９＿１ａと半導体層１０９＿１ｂとの混合領域を有する場合がある。また、半導体層１０９＿１ｂと半導体層１０９＿１ｃとの間には、半導体層１０９＿１ｂと半導体層１０９＿１ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、半導体層１０９＿１ａ、半導体層１０９＿１ｂおよび半導体層１０９＿１ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
このとき、電子は、半導体層１０９＿１ａ中および半導体層１０９＿１ｃ中ではなく、半導体層１０９＿１ｂ中を主として移動する。したがって、半導体層１０９＿１ａおよび半導体層１０９＿１ｂの界面における界面準位密度、半導体層１０９＿１ｂと半導体層１０９＿１ｃとの界面における界面準位密度を低くすることによって、半導体層１０９＿１ｂ中で電子の移動が阻害されることが少なく、トランジスタ１００のオン電流を高く（多く）することができる。
また、半導体層１０９＿１ａと絶縁層１０８の界面、および半導体層１０９＿１ｃと絶縁層１１１＿１の界面近傍には、不純物や欠陥に起因したトラップ準位３９０が形成され得るものの、半導体層１０９＿１ａ、および半導体層１０９＿１ｃがあることにより、半導体層１０９＿１ｂと当該トラップ準位とを遠ざけることができる。
なお、トランジスタ１００はバックゲート電極を有する構造であるため、半導体層１０９＿１ｂの全体にチャネルが形成される。したがって、半導体層１０９＿１ｂが厚いほどチャネル形成領域は大きくなる。即ち、半導体層１０９＿１ｂが厚いほど、トランジスタ１００のオン電流を高くすることができる。半導体層１０９＿１ｂの厚さは、５ｎｍ以上、好ましくは１０ｎｍ以上、さらに好ましくは２０ｎｍ以上、より好ましくは５０ｎｍ以上とすればよい。
また、トランジスタ１００のオン電流を高くするためには、半導体層１０９＿１ｃの厚さは薄いほど好ましい。半導体層１０９＿１ｃの厚さは、２０ｎｍ未満、好ましくは１０ｎｍ以下、さらに好ましくは５ｎｍ以下とすればよい。一方、半導体層１０９＿１ｃは、チャネルの形成される半導体層１０９＿１ｂへ、隣接する絶縁体に含まれる酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有する。そのため、半導体層１０９＿１ｃは、ある程度の厚さを有することが好ましい。半導体層１０９＿１ｃの厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とすればよい。
また、信頼性を高くするためには、半導体層１０９＿１ａは厚い方が好ましい。半導体層１０９＿１ａの厚さは、１０ｎｍ以上、好ましくは２０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすればよい。半導体層１０９＿１ａの厚さを、厚くすることで、隣接する絶縁体（絶縁層１０８）と半導体層１０９＿１ａとの界面からチャネルの形成される半導体層１０９＿１ｂまでの距離を離すことができる。ただし、トランジスタ１００またはトランジスタ１００を有する半導体装置の生産性が低下する場合があるため、半導体層１０９＿１ａの厚さは、例えば、５０ｎｍ以下、好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下とすればよい。
また、半導体層１０９＿１ａは、チャネルの形成される半導体層１０９＿１ｂへ、隣接する絶縁体に含まれる酸素以外の元素（水素、シリコンなど）が入り込まないようブロックする機能を有していてもよい。また、半導体層１０９＿１ａは、半導体層１０９＿１ｂに含まれる酸素の外方拡散を抑制するために、酸素をブロックする性質を有していてもよい。
また、半導体層１０９＿１ａよりも下層にゲート電極またはバックゲート電極として機能する電極を有する場合は、トランジスタ１００のオン電流を高くするために半導体層１０９＿１ａの厚さは薄いほど好ましい。この場合は、例えば、２０ｎｍ未満、好ましくは１０ｎｍ以下、さらに好ましくは５ｎｍ以下の領域を有する半導体層１０９＿１ａとすればよい。
図７（Ｂ）は、図６にＢ１−Ｂ２の一点鎖線で示した部位のエネルギーバンド構造を示している。すなわち、図７（Ｂ）は、トランジスタ２００のチャネル形成領域のエネルギーバンド構造を示している。
図７（Ｂ）中、Ｅｃ３８２、Ｅｃ３８３ｃ、Ｅｃ３８６は、それぞれ、絶縁層１０８、半導体層１０９＿２ｃ、絶縁層１１１＿２の伝導帯下端のエネルギーを示している。トランジスタ２００では半導体層１０９＿２ｃのチャネルが形成される領域が絶縁層１０８と絶縁層１１１＿２に直接接しているため、界面散乱やトラップ準位３９０の影響を受けやすい。よって、トランジスタ２００はトランジスタ１００よりもオン電流や電界効果移動度が小さくなる。また、トランジスタ２００はトランジスタ１００よりもＶｔｈが大きくなる。半導体層１０９＿２ｃとして、半導体層１０９ａまたは半導体層１０９ｂと同様の材料を用いてもよい。
本実施の形態ではトランジスタ１００の半導体層を上述の３層構造としているが、本発明の一態様はこれに限定されない。例えば、半導体層を、半導体層１０９＿１ａまたは半導体層１０９＿１ｃの一方がない２層構造としても構わない。もしくは、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、または半導体層１０９＿１ｃのいずれか一を用いた単層構造としても構わない。または、半導体層１０９＿１ａの上もしくは下、または半導体層１０９＿１ｃの上もしくは下に、前述した半導体のいずれか一を有する４層構造としても構わない。または、半導体層１０９ａの上、半導体層１０９ａの下、半導体層１０９ｃの上、半導体層１０９ｃの下のいずれか二箇所以上に、半導体層１０９ａ、半導体層１０９ｂおよび半導体層１０９ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
［酸化物半導体層中の不純物濃度］
なお、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。したがって、半導体層１０９中のシリコン濃度は低いほど好ましい。例えば、半導体層１０９＿１ｂと半導体層１０９＿１ａとの間に、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、半導体層１０９＿１ｂと半導体層１０９＿１ｃとの間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、半導体層１０９＿１ｂの水素濃度を低減するために、半導体層１０９＿１ａおよび半導体層１０９＿１ｃの水素濃度を低減すると好ましい。半導体層１０９＿１ａおよび半導体層１０９＿１ｃは、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。
また、半導体層１０９＿１ｂの窒素濃度を低減するために、半導体層１０９＿１ａおよび半導体層１０９＿１ｃの窒素濃度を低減すると好ましい。半導体層１０９＿１ａおよび半導体層１０９＿１ｃは、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧をプラス方向へ変動させる場合がある。したがって、半導体層１０９ｂ、および半導体層１０９＿２ｃの表面または内部における銅濃度は低いほど好ましい。例えば、半導体層１０９ｂは、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
＜成膜方法について＞
絶縁層を形成するための絶縁性材料、電極を形成するための導電性材料、または半導体層を形成するための半導体材料は、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＥＣＶＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、ＬＰＣＶＤ（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）法、ＡＰＣＶＤ（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）法等を含む）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ディップ法、スプレー塗布法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）を用いて形成することができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。ＭＯＣＶＤ法、ＡＬＤ法、または熱ＣＶＤ法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じにくい。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない成膜方法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
なお、ＡＬＤ法により成膜する場合は、材料ガスとして塩素を含まないガスを用いることが好ましい。
＜半導体装置１０００の作製方法例＞
半導体装置１０００の作製方法例について図８乃至図１５を用いて説明する。図８乃至図１５中のＬ１−Ｌ２断面は、図２にＬ１−Ｌ２の一点鎖線で示す部位の断面に相当する。また、図８乃至図１５中のＬ３−Ｌ４断面は、図２にＬ３−Ｌ４の一点鎖線で示す部位の断面に相当する。
［工程１］
まず、基板１０１上に絶縁層１０２、絶縁層１０３、および絶縁層１０６を順に形成する（図８（Ａ）参照。）。本実施の形態では、基板１０１として単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）を用いる。
本実施の形態では、絶縁層１０２として、ＣＶＤ法により窒化シリコン膜を形成する。また、本実施の形態では、絶縁層１０３として、ＡＬＤ法により酸化アルミニウム膜を形成する。ＡＬＤ法を用いて絶縁層を形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、または均一な厚さを備える絶縁層を形成することができる。また、本実施の形態では、絶縁層１０６として、ＣＶＤ法により酸化シリコン膜を形成する。
［工程２］
次に、絶縁層１０６上にレジストマスクを形成する（図示せず。）。レジストマスクの形成は、フォトリソグラフィ法、印刷法、インクジェット法等を適宜用いて行うことができる。レジストマスクを印刷法やインクジェット法などで形成すると、フォトマスクを使用しないため製造コストを低減できる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
当該レジストマスクをマスクとして用いて、絶縁層１０６の一部を選択的に除去して開口１８１＿１乃至開口１８１＿３を形成する（図８（Ｂ）参照。）。その後、レジストマスクを除去する。なお、開口の形成時に、絶縁層１０３の一部も除去される場合がある。絶縁層１０６の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程３］
次に、絶縁層１０３および絶縁層１０６上に導電層１８２ａおよび導電層１８２ｂを形成する（図８（Ｃ）参照。）。本実施の形態では、導電層１８２ａとしてスパッタリング法により窒化タンタル膜を形成する。導電層１８２ｂとしてスパッタリング法によりタングステン膜を形成する。
［工程４］
次に、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理（「ＣＭＰ処理」ともいう。）を行なう（図８（Ｄ）参照。）。ＣＭＰ処理によって、導電層１８２ａの一部が除去されて、配線１１８＿１ａ、配線１１８＿２ａａ、および配線１１８＿２ｂａが形成される。また、導電層１８２ｂの一部が除去されて、配線１１８＿１ｂ、配線１１８＿２ａｂ、および配線１１８＿２ｂｂが形成される。この時、絶縁層１０６の表面の一部も除去される場合がある。ＣＭＰ処理を行うことで試料表面の凹凸が低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
なお、配線１１８＿１は、配線１１８＿１ａおよび配線１１８＿１ｂを含む。配線１１８＿２ａは、配線１１８＿２ａａおよび配線１１８＿２ａｂを含む。配線１１８＿２ｂは、配線１１８＿２ｂａおよび配線１１８＿２ｂｂを含む。
［工程５］
次に、絶縁層１０７、および絶縁層１０４を順に形成する（図８（Ｅ）参照。）。本実施の形態では、絶縁層１０７としてＡＬＤ法により厚さ５ｎｍの酸化アルミニウム膜を形成する。また、絶縁層１０４としてＣＶＤ法により厚さ３０ｎｍの酸化窒化シリコン膜を形成する。
絶縁層１０４は、過剰酸素を含む絶縁層であってもよい。絶縁層１０４に酸素ドープ処理を行ってもよい。また、絶縁層１０４の形成後に加熱処理を行なって、絶縁層１０４中に含まれる水素や水分を低減させることが好ましい。加熱処理の後に酸素ドープ処理を行ってもよい。酸素ドープ処理は、例えば、基板を４００℃に加熱して、アルゴンと酸素を含むガスを周波数２．４５ＧＨｚで励起して行なえばよい。加熱処理と酸素ドープ処理を複数回繰り返し行なってもよい。
また、絶縁層１０４を、窒素や不活性ガスのプラズマ雰囲気に曝してもよい。絶縁層１０４を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１０４表面および表面近傍の水素や炭素などの不純物を低減することができる。例えば、基板を４００℃に加熱して、アルゴンと窒素を含むガスを周波数２．４５ＧＨｚで励起したプラズマ雰囲気に絶縁層１０４を曝せばよい。
加熱処理は、例えば、窒素や希ガスなどを含む不活性雰囲気下、酸化性雰囲気下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）雰囲気下で行なう。なお、「酸化性雰囲気」とは、酸素、オゾンまたは窒化酸素などの酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、「不活性雰囲気」とは、前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気をいう。加熱処理中の圧力に特段の制約はないが、加熱処理は減圧下で行なうことが好ましい。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。処理時間は２４時間以内とする。２４時間を超える加熱処理は生産性の低下を招くため好ましくない。
［工程６］
次に、絶縁層１０４上にレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、絶縁層１０４および絶縁層１０７の一部を選択的に除去して配線１１８＿１と重なる領域を有する開口１８３を形成する（図９（Ａ）参照。）。開口１８３において、配線１１８＿１の一部が露出する。その後、レジストマスクを除去する。なお、開口１８３の形成時に、配線１１８＿１の一部も除去される場合がある。絶縁層１０４および絶縁層１０７の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
［工程７］
次に、導電層１８５を形成する（図９（Ｂ）参照。）。本実施の形態では、導電層１８５としてスパッタリング法により窒化タンタル膜を形成する。
［工程８］
次に、ＣＭＰ処理を行なう（図９（Ｃ）参照。）。ＣＭＰ処理によって、導電層１８５の一部が除去されて、電極１０５＿１が形成される。この時、絶縁層１０４の表面の一部も除去される場合がある。ＣＭＰ処理を行うことで試料表面の凹凸が低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
［工程９］
次に、絶縁層１０８を形成する（図９（Ｄ）参照。）。本実施の形態では、ＣＶＤ法により厚さ２０ｎｍの酸化窒化シリコン膜を形成する。前述した通り、絶縁層１０８は、過剰酸素を含む絶縁層であることが好ましい。絶縁層１０８に酸素ドープ処理を行ってもよい。また、絶縁層１０８の形成後に加熱処理を行なって、絶縁層１０８中に含まれる水素や水分を低減させることが好ましい。加熱処理の後に酸素ドープ処理を行ってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
また、絶縁層１０８を、窒素や不活性ガスのプラズマ雰囲気に曝してもよい。絶縁層１０８を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１０８表面および表面近傍の水素や炭素などの不純物を低減することができる。
［工程１０］
次に、半導体層１８４ａ、半導体層１８４ｂ、導電層１８８、層１８６、および層１８７を順に形成する（図１０（Ａ）参照。）。本実施の形態では、半導体層１８４ａを、組成がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いたスパッタリング法で形成する。また、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。スパッタリングガスに含まれる酸素の割合を高めることで、半導体層１８４ａ中の過剰酸素を増やすことができる。半導体層１８４ａに過剰酸素を含む半導体層を用いることで、後の加熱処理によって半導体層１８４ｂ（後の半導体層１０９ｂ）に酸素を供給することができる。
また、半導体層１８４ａの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁層１０８に供給される。スパッタリングガスに含まれる酸素が多いほど、絶縁層１０８に供給される酸素も増加する。絶縁層１０８に供給された酸素の一部は、絶縁層１０８中に残存する水素と反応して水となり、後の加熱処理によって絶縁層１０８から放出される。このようにして、絶縁層１０８中の水素濃度を低減することができる。また、絶縁層１０８中の過剰酸素を増やすことで、後の加熱処理によって半導体層１８４ｂ（後の半導体層１０９ｂ）に酸素を供給することができる。
また、半導体層１８４ｂを、組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のターゲットを用いたスパッタリング法で形成する。この時、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体層が形成される。酸素欠乏型の酸化物半導体層を用いたトランジスタは、比較的高い電界効果移動度が得られる。
なお、半導体層１８４ｂに酸素欠乏型の酸化物半導体層を用いる場合は、半導体層１８４ａに過剰酸素を含む半導体層を用いることが好ましい。
また、半導体層１８４ｂを、組成がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いたスパッタリング法で形成してもよい。当該酸化物半導体層を用いると、より信頼性の高いトランジスタを実現できる。
また、本実施の形態では、導電層１８８および層１８７として、スパッタリング法により窒化タンタル膜を形成する。また、層１８６として、ＡＬＤ法により酸化アルミニウム膜を形成する。
なお、半導体層１８４ｂの形成後に不純物元素を半導体層１８４ｂに導入することで、トランジスタ１００のしきい値電圧を変化させることができる。不純物元素の導入は、イオン注入法、イオンドーピング法、またはプラズマイマージョンイオン注入法、または不純物元素を含むガスを用いたプラズマ処理などで行うことができる。なお、不純物元素の導入をイオン注入法などで行なう場合は、導電層１８８の形成後、層１８６の形成後、または層１８７の形成後に行なってもよい。
また、半導体層１８４ｂの形成後に、酸素ドープ処理を行ってもよいし、加熱処理を行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。
［工程１１］
次に、層１８７上にフォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、層１８７の一部を選択的に除去して、開口１７１を形成する（図１０（Ｂ）参照。）。開口１７１において層１８６の一部が露出する。開口１７１と電極１０５＿１は互いに重なる領域を有する。
［工程１２］
続いて、開口１７１を有する層１８７をマスクとして用いて、層１８６の一部を選択的に除去する（図１０（Ｃ）参照。）。この時、開口１７１と重なる領域の導電層１８８が露出する。
［工程１３］
次に、層１８７を除去して層１８６を露出させる。この時、層１８７の除去と同時に、開口１７１と重なる領域の導電層１８８も除去されて、開口１７１と重なる領域の半導体層１８４ｂが露出する（図１１（Ａ）参照。）。なお、露出した半導体層１８４ｂの一部が除去される場合がある。
また、開口１７１側面の断面形状をテーパー形状とすることが好ましい。開口１７１側面のテーパー角θは、２０°以上９０°未満が好ましく、３０°以上８０°未満がより好ましく、４０°以上７０°未満がさらに好ましい。なお、テーパー角θとは、テーパー形状を有する層を、その断面（基板の表面と直交する面）方向から観察した際に、当該層の側面と底面がなす当該層内の角度を示す。なお、図１１（Ａ）に示すテーパー角θとは、開口１７１に接する、導電層１８８の側面と、導電層１８８の底面とがなす開口１７１外側の角度ともいえる。または、図１１（Ａ）に示すテーパー角θとは、開口１７１に接する、層１８６の側面と、導電層１８８の底面とがなす開口１７１外側の角度ともいえる。テーパー角θが９０°未満であるテーパー形状を「順テーパー形状」という場合がある。また、テーパー角θが９０°以上であるテーパー形状を「逆テーパー形状」という場合がある。
開口１７１にテーパー形状を付与することで、その上に形成する層の段切れを防ぎ、被覆性を向上させることができる。また、導電層の端部をテーパー形状とすることで、当該導電層上端部の電界集中を緩和できる。一方で、テーパー角θが小さすぎると、トランジスタの微細化が困難になる場合がある。また、テーパー角θが小さすぎると、開口の大きさや配線の幅などのばらつきが大きくなる場合がある。
また、開口１７１の側面（導電層１８８の側面および／または層１８６の側面）を階段形状としてもよい。側面を階段状とすることで、その上に形成する層の段切れを防ぎ、被覆性を向上させることができる。なお、開口１７１の側面に限らず、各層の端部を順テーパー形状または階段形状とすることで、その上に被覆する層が途切れてしまう現象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
また、ドライエッチング法により開口１７１を形成した場合、露出した半導体層１８４ｂの表面にエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。
このため、後述する洗浄処理によって、半導体層１８４ｂの露出した表面に付着した不純物元素を低減することが好ましい。
［工程１４］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、半導体層１８４ａ、半導体層１８４ｂ、導電層１８８、および層１８６それぞれの一部を選択的に除去して、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、電極１１０＿１ａ、電極１１０＿１ｂ、層１２９＿１ａ、および層１２９＿１ｂを形成する（図１１（Ｂ）参照。）。この時、絶縁層１０８の一部が除去されて、絶縁層１０８に凸部が形成される場合がある。
また、ドライエッチング法により半導体層１０９＿１ａ、半導体層１０９＿１ｂ、電極１１０＿１ａ、電極１１０＿１ｂ、層１２９＿１ａ、および層１２９＿１ｂを形成した場合は、露出した絶縁層１０８にエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。また、レジストマスクの形成によって、開口１７１で露出している半導体層１０９＿１ｂの表面に炭素などの不純物元素が付着する場合がある。
このため、絶縁層１０８および半導体層１０９＿１ｂの、露出した表面に付着した不純物元素を低減することが好ましい。当該不純物の低減は、例えば、希フッ酸などを用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行なってもよい。当該プラズマ処理を行うことで、露出した表面に付着したフッ素などを低減することができる。また、有機物を除去する効果も得られる。なお、複数の洗浄処理を組み合わせてもよい。洗浄処理とプラズマ処理を組み合わせてもよい。なお、工程１１終了後および／または工程１３終了後に、洗浄処理および／またはプラズマ処理を行なってもよい。
ここで、半導体層１０９＿１ｂの電極１１０＿１ａと重なる領域を領域１８９ａとする。また、半導体層１０９＿１ｂの電極１１０＿１ｂと重なる領域を領域１８９ｂとする。また、平面図で見たときの、半導体層１０９＿１ｂの、領域１８９ａと領域１８９ｂに挟まれた領域を領域１８９ｃとする（図１１（Ｃ）参照。）。領域１８９ａまたは領域１８９ｂの一方は、トランジスタ１００のソース領域またはドレイン領域の一方として機能する場合がある。領域１８９ａまたは領域１８９ｂの他方は、トランジスタ１００のソース領域またはドレイン領域の他方として機能する場合がある。また、領域１８９ｃにトランジスタ１００のチャネルが形成される。
なお、工程１０で説明した半導体層１８４ｂ（半導体層１０９＿１ｂ）への不純物元素の導入を、工程１４の終了後に行なってもよい。
工程１４の終了後に酸素ドープ処理を行ってもよい。また、工程１３の終了後に加熱処理を行ってもよい。
［工程１５］
次に、半導体層１８４ｃと絶縁層１１１を順に形成する（図１１（Ｄ）参照。）。本実施の形態では、半導体層１８４ｃとして半導体層１８４ａと同じ条件で形成した過剰酸素を含む酸化物半導体を用いる。なお、酸化物半導体は組成によっても酸素の透過率が変化するため、使用する酸化物半導体の組成は目的に応じて適宜設定すればよい。例えば、半導体層１８４ｃを、組成がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成してもよい。半導体層１８４ｃに過剰酸素を含む半導体層を用いることで、後の加熱処理によって半導体層１０９＿１ｂに酸素を供給することができる。
また、半導体層１８４ａの形成時と同様に、半導体層１８４ｃの形成時にも、スパッタリングガスに含まれる酸素の一部が絶縁層１０８に供給される。また、半導体層１８４ｃの形成時に、スパッタリングガスに含まれる酸素の一部が半導体層１０９＿１ｂに供給される。換言すると、絶縁層１０８および半導体層１０９＿１ｂに過剰酸素が供給される。絶縁層１０８に供給された酸素の一部は、絶縁層１０８中に残存する水素と反応して水となり、後の加熱処理によって絶縁層１０８から放出される。よって、絶縁層１０８中の水素濃度を低減することができる。
また、絶縁層１１１の形成後に、酸素ドープ処理を行ってもよいし、加熱処理を行なってもよい。加熱処理と酸素ドープ処理を複数回繰り返してもよい。絶縁層１１１を、窒素や不活性ガスのプラズマ雰囲気に曝してもよい。絶縁層１１１を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１１１表面および表面近傍の水素や炭素などの不純物を低減することができる。
［工程１６］
次に、絶縁層１１１上に導電層１７４を形成する（図１２（Ａ）参照。）。本実施の形態では、導電層１７４を導電層１７４ａと導電層１７４ｂの積層で形成する例を示している。本実施の形態では、導電層１７４ａとして、インジウムガリウム亜鉛酸化物を用いる。例えば、導電層１７４ａを組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１のターゲットを用いたスパッタリング法で形成する。スパッタリングガスに含まれる酸素の割合は、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。導電層１７４ａの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁層１１１に供給される場合がある。スパッタリングガスに含まれる酸素が多いほど、絶縁層１１１に供給される酸素も増加する。
また、本実施の形態では、導電層１７４ｂとして、スパッタリング法により、窒化チタンとタングステンの積層膜を形成する。
［工程１７］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１７４の一部を選択的に除去して、電極１１２＿１（電極１１２＿１ａおよび電極１１２＿１ｂ）ならびに電極１１２＿２（電極１１２＿２ａおよび電極１１２＿２ｂ）を形成する（図１２（Ｂ）参照。）。
レジストマスクを除去した後、電極１１２＿１、電極１１２＿２、および絶縁層１１１を窒素や不活性ガスのプラズマ雰囲気に曝してもよい。窒素や不活性ガスのプラズマ雰囲気に曝すことで、電極１１２＿１、電極１１２＿２、および絶縁層１１１の表面および表面近傍の水素や炭素などの不純物を低減することができる。
［工程１８］
次に、絶縁層１１３を形成する（図１２（Ｃ）参照。）。本実施の形態では、絶縁層１１３として、ＡＬＤ法により酸化アルミニウム膜を形成する。
この後形成する絶縁層１１４と電極１１２が直接接すると、電極１１２に用いる材料によっては、後の熱処理時に絶縁層１１４中の酸素が電極１１２に吸収されて、半導体層１０９に供給される酸素が不足する恐れがある。また、電極１１２が酸化して電極１１２の抵抗値が高くなる恐れがある。絶縁層１１４の形成前に電極１１２を絶縁層１１３で覆うことで、絶縁層１１４に含まれる酸素の電極１１２への移動を防ぐことができる。
また、絶縁層１１３をＡＬＤ法で形成することで、絶縁層１１３形成時の電極１１２の酸化を防ぐことができる。
また、絶縁層１１３を、窒素や不活性ガスのプラズマ雰囲気に曝してもよい。絶縁層１１３を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１１３表面および表面近傍の水素や炭素などの不純物を低減することができる。
なお、電極１１２を酸素が吸収されにくい材料で形成する場合は、絶縁層１１３を形成しなくてもよい。
［工程１９］
次に、絶縁層１１３上にフォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、絶縁層１１３、絶縁層１１１、および半導体層１８４ｃそれぞれの一部を選択的に除去して、絶縁層１１３＿１、絶縁層１１３＿２、絶縁層１１１＿１、絶縁層１１１＿２、半導体層１０９＿１ｃ、および半導体層１０９＿２ｃを形成する（図１３（Ａ）参照。）。
絶縁層１１３＿１および絶縁層１１１＿１は、電極１１２＿１の端部より外側で互いに重なる領域を有する。絶縁層１１３＿２および絶縁層１１１＿２は、電極１１２＿２の端部より外側で互いに重なる領域を有する。また、絶縁層１１３＿２、絶縁層１１１＿２、および半導体層１０９＿２ｃは、配線１１８＿２ａと重なる領域と、配線１１８＿２ｂと重なる領域と、を有する。
また、レジストマスクを除去した後、露出した層の表面を窒素や不活性ガスのプラズマ雰囲気に曝してもよい。窒素や不活性ガスのプラズマ雰囲気に曝すことで、露出した層の表面および表面近傍の水素や炭素などの不純物を低減することができる。
［工程２０］
次に、絶縁層１１４および絶縁層１１５を順に形成する（図１３（Ｂ）参照。）。本実施の形態では、絶縁層１１４としてＣＶＤ法により酸化窒化シリコン膜を形成する。絶縁層１１４は過剰酸素を含む絶縁層であることが好ましい。絶縁層１１４の形成後、ＣＭＰ処理を行ない試料表面の凹凸を低減することが好ましい。
本実施の形態では、絶縁層１１５としてスパッタリング法により酸化アルミニウム膜を形成する。この時、スパッタリングガスとして用いる酸素の一部が絶縁層１１４に導入され、過剰酸素を含む絶縁層となる領域１１４ａが形成される。
なお、絶縁層１１４中の酸素の一部は、絶縁層１１４中に残存する水素と反応して水になる場合がある。よって、絶縁層１１５を形成した後、絶縁層１１５を除去して加熱処理を行うことにより、絶縁層１１４中に残存する水素を水として放出することができる。絶縁層１１５の形成、絶縁層１１５の除去、および加熱処理を順次複数回繰り返し行うことによって、絶縁層１１４中の水素濃度をさらに低減することができる。
また、絶縁層１１４の形成後、絶縁層１１５の形成前に酸素ドープ処理と加熱処理を行うことにより、絶縁層１１４中に残存する水素を水として放出することができる。酸素ドープ処理と加熱処理を順次複数回繰り返し行うことによって、絶縁層１１４中の水素濃度をさらに低減することができる。
また、絶縁層１１４を、窒素や不活性ガスのプラズマ雰囲気に曝してもよい。絶縁層１１４を、窒素や不活性ガスのプラズマ雰囲気に曝すことで、絶縁層１１４表面および表面近傍の水素や炭素などの不純物を低減することができる。
また、絶縁層１１５を形成した後に、酸素ドープ処理を行ってもよい。絶縁層１１５を窒素や不活性ガスのプラズマ雰囲気に曝してもよい。
層１２９（層１２９＿１ａ、層１２９＿１ｂ）を有することで、絶縁層１１４中の酸素が、電極１１０（電極１１０＿１ａ、電極１１０＿１ｂ）に吸収されにくくすることができる。また、絶縁層１１３（絶縁層１１３＿１、絶縁層１１３＿２）を有することで、絶縁層１１４中の酸素が、電極１１２（電極１１２＿１、電極１１２＿２）に吸収されにくくすることができる。よって、電極１１０、および電極１１２の、酸化による抵抗値の増加を抑制することができる。また、半導体層１０９への酸素供給不足を防ぐことができる。
［工程２１］
次に、試料表面上にフォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、絶縁層１１５、絶縁層１１４、および層１２９＿１ａそれぞれの一部を除去して開口１９２＿１ａを形成する（図１３（Ｃ）参照。）。開口１９２＿１ａは電極１１０＿１ａと重なる領域を有する。また、絶縁層１１５、絶縁層１１４、および層１２９＿１ｂそれぞれの一部を除去して開口１９２＿１ｂを形成する。開口１９２＿１ｂは電極１１０＿１ｂと重なる領域を有する。また、絶縁層１１５、絶縁層１１４、および絶縁層１１３＿１それぞれの一部を除去して開口１９２＿１ｃ（図示せず。）を形成する。開口１９２＿１ｃは電極１１２＿１と重なる領域を有する。
絶縁層１１５、絶縁層１１４、絶縁層１１３＿２、絶縁層１１１＿２、半導体層１０９＿２ｃ、絶縁層１０８、絶縁層１０４、および絶縁層１０７それぞれの一部を除去して、開口１９２＿２ａおよび開口１９２＿２ｂを形成する。開口１９２＿２ａは配線１１８＿２ａと重なる領域を有する。開口１９２＿２ｂは配線１１８＿２ｂと重なる領域を有する。また、絶縁層１１５、絶縁層１１４、および絶縁層１１３＿２それぞれの一部を除去して開口１９２＿２ｃを形成する。開口１９２＿２ｃは電極１１２＿２と重なる領域を有する。
開口１９２＿２ａは、半導体層１０９＿２ｃの一部が露出する領域を有する。開口１９２＿２ｂは、半導体層１０９＿２ｃの一部が露出する領域を有する。
なお、開口１９２＿１ａの形成時に露出した電極１１０＿１ａの一部がエッチングされる場合がある。また、開口１９２＿１ｂの形成時に、露出した電極１１０＿１ｂの一部がエッチングされる場合がある。また、開口１９２＿１ｃの形成時に、露出した電極１１２＿１の一部がエッチングされる場合がある。また、開口１９２＿２ａの形成時に、露出した配線１１８＿２ａの一部がエッチングされる場合がある。また、開口１９２＿２ｂの形成時に、露出した配線１１８＿２ｂの一部がエッチングされる場合がある。また、開口１９２＿２ｃの形成時に、露出した電極１１２＿２の一部がエッチングされる場合がある。
開口１９２の形成は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。ただし、アスペクト比の高い開口部を形成するためには、ドライエッチング法で行なうことが好ましい。エッチング条件によっては、電極１１０、電極１１２、および配線１１８をエッチングストッパとして機能させることができる。
［工程２２］
次に、導電層１７５を形成する（図１４（Ａ）参照。）。本実施の形態では、導電層１７５を導電層１７５ａと導電層１７５ｂの積層で形成する例を示している。本実施の形態では、導電層１７５ａとしてＡＬＤ法により窒化チタン膜を形成する。また、導電層１７５ｂとしてＡＬＤ法によりタングステン膜を形成する。
［工程２３］
次に、ＣＭＰ処理を行なう。ＣＭＰ処理によって、導電層１７５の一部が除去されて、電極１１６＿１ａ（電極１１６＿１ａ１、電極１１６＿１ａ２）、電極１１６＿１ｂ（電極１１６＿１ｂ１、電極１１６＿１ｂ２）、電極１１６＿１ｃ（図示せず。）、電極１１６＿２ａ（電極１１６＿２ａ１、電極１１６＿２ａ２）、電極１１６＿２ｂ（電極１１６＿２ｂ１、電極１１６＿２ｂ２）、および電極１１６＿２ｃ（電極１１６＿２ｃ１、電極１１６＿２ｃ２）が形成される（図１４（Ｂ）参照。）。図１４（Ｂ）では、導電層１７５ａの一部が除去されて、電極１１６＿１ａ１、電極１１６＿１ｂ１、電極１１６＿２ａ１、電極１１６＿２ｂ１、および電極１１６＿２ｃ１が形成される例を示している。また、図１４（Ｂ）では、導電層１７５ｂの一部が除去されて、電極１１６＿１ａ２、電極１１６＿１ｂ２、電極１１６＿２ａ２、電極１１６＿２ｂ２、および電極１１６＿２ｃ２が形成される例を示している。
電極１１６＿１ａは、電極１１０＿１ａと電気的に接続される。電極１１６＿１ｂは、電極１１０＿１ｂと電気的に接続される。電極１１６＿１ｃは、電極１１２＿１と電気的に接続される。電極１１６＿２ａは、配線１１８＿２ａと電気的に接続される。電極１１６＿２ｂは、配線１１８＿２ｂと電気的に接続される。電極１１６＿２ｃは、電極１１２＿２と電気的に接続される。電極１１６＿２ａは、半導体層１０９＿２ｃと電気的に接続される。電極１１６＿２ｂは、半導体層１０９＿２ｃと電気的に接続される。
［工程２４］
次に、導電層１７７を形成する（図１５（Ａ）参照。）。本実施の形態では、導電層としてスパッタリング法によりタングステン膜を形成する。
［工程２５］
次に、フォトリソグラフィ法によりレジストマスクを形成する（図示せず。）。当該レジストマスクをマスクとして用いて、導電層１７７の一部を選択的に除去し、電極１１７＿１ａ、電極１１７＿１ｂ、電極１１７＿１ｃ（図示せず。）、および電極１１７＿２を形成する（図１５（Ｂ）参照。）。なお、電極１１７の形成時に、絶縁層１１５の一部が除去される場合がある。
このようにして、構造が異なるトランジスタ１００とトランジスタ２００を、同一基板上にほぼ同じ工程で設けることができる。上記の作製方法によれば、例えば、トランジスタ１００を作製した後にトランジスタ２００を作製する必要がないため、半導体装置の生産性を高めることができる。
トランジスタ１００は半導体層１０９＿１ａと半導体層１０９＿１ｃに接する半導体層１０９＿１ｂにチャネルが形成される（図３（Ａ）、図３（Ｂ）、図４（Ａ）、および図４（Ｂ）参照。）。トランジスタ２００は絶縁層１０８と絶縁層１１１＿２に接する半導体層１０９＿２ｃにチャネルが形成される（図５（Ａ）、図５（Ｂ）、および図６参照。）。このため、トランジスタ２００はトランジスタ１００よりも界面散乱の影響を受けやすい。また、本実施の形態に示す半導体層１０９＿２ｃの電子親和力は、半導体層１０９＿１ｂの電子親和力よりも小さい。よって、トランジスタ２００のＶｔｈはトランジスタ１００のＶｔｈよりも大きくなる。
本発明の一態様によれば、構造が異なるトランジスタをほぼ同じ工程で作製することができる。本発明の一態様によれば、構造が異なるトランジスタを有する半導体装置を生産性よく作製することができる。本発明の一態様によれば、電気特性が異なるトランジスタを有する半導体装置を生産性よく作製することができる。
また、トランジスタ１００およびトランジスタ２００の上方および下方に、酸化アルミニウムなどを用いた不純物が透過しにくい絶縁層を設けることで、外部からトランジスタ１００およびトランジスタ２００へ不純物の拡散を防ぎ、トランジスタ１００およびトランジスタ２００の動作を安定させ、信頼性を高めることができる。また、トランジスタ１００およびトランジスタ２００の上方および下方に、酸化アルミニウムなどの酸素が透過しにくい絶縁層を設けることで、酸素の脱離を防ぐことができる。よってトランジスタ１００およびトランジスタ２００の動作を安定させ、信頼性を高めることができる。また、トランジスタの電気特性を向上させることができる。
＜半導体装置１０００の変形例＞
図１６（Ａ）、図１６（Ｂ）、図１７（Ａ）、図１７（Ｂ）、図１８（Ａ）、図１８（Ｂ）、図１９（Ａ）、図１９（Ｂ）、図２０、図２１、図２４（Ａ）、図２４（Ｂ）、および図２５に半導体装置１０００の変形例を示す。
〔変形例１〕
図１６（Ａ）に示す半導体装置１０００Ａは、トランジスタ１００Ａおよびトランジスタ２００を有する。トランジスタ１００Ａは、絶縁層１１１＿１、絶縁層１１３＿１、および半導体層１０９＿１ｃの形状がトランジスタ１００と異なる。
トランジスタ１００Ａは、層１２９、電極１１０＿１、半導体層１０９＿１ａおよび半導体層１０９＿１ｂが、半導体層１０９＿１ｃ、絶縁層１１１＿１、絶縁層１１３＿１に覆われている。よって、半導体層１０９＿１ｃ、絶縁層１１１＿１、および絶縁層１１３＿１のそれぞれは、層１２９の側面に重なる領域と、電極１１０＿１の側面に重なる領域と、半導体層１０９＿１ａの側面に重なる領域と、半導体層１０９＿１ｂの側面に重なる領域と、を有する。
特に、半導体層１０９＿１ｂの側面を、半導体層１０９＿１ｃ、絶縁層１１１＿１、または絶縁層１１３＿１で覆うことで、絶縁層１１４に含まれる不純物が、半導体層１０９＿１ｂの側面から半導体層１０９＿１ｂの内部へ拡散しないように防ぐことができる。半導体装置１０００Ａは、前述した工程１９におけるレジストマスクの形状を変更することで実現できる。
〔変形例２〕
図１６（Ｂ）に示す半導体装置１０００Ｂは、トランジスタ１００Ｂおよびトランジスタ２００Ｂを有する。トランジスタ１００Ｂおよびトランジスタ２００Ｂは、絶縁層１０８を、絶縁層１０８ａ、絶縁層１０８ｂ、および絶縁層１０８ｃの積層構造としている点が、トランジスタ１００およびトランジスタ２００と異なる。
例えば、絶縁層１０８ａおよび絶縁層１０８ｃを酸化窒化シリコンで形成する。また、絶縁層１０８ｂは酸化ハフニウム、酸化アルミニウム、酸化タンタル、酸化イットリウムなどのｈｉｇｈ−ｋ材料で形成する。絶縁層１０８ｂをこれらの材料で形成することで、絶縁層１０８ｂを電荷捕獲層として機能させることができる。絶縁層１０８ｂに電子を注入することで、トランジスタ１００Ｂおよびトランジスタ２００Ｂのしきい値電圧を変動させることが可能である。絶縁層１０８ｂへの電子の注入は、例えば、トンネル効果を利用すればよい。電極１０５＿１に正の電圧を印加することによって、トンネル電子を絶縁層１０８ｂに注入することができる。絶縁層１０８ａ、絶縁層１０８ｂ、および絶縁層１０８ｃそれぞれの厚さは、１ｎｍ以上１００ｎｍ以下が好ましく、５ｎｍ以上５０ｎｍ以下がより好ましい。
また、トランジスタ２００Ｂにバックゲートとして機能できる電極を設けることで、トランジスタ１００Ｂと同様に、しきい値電圧を変動させることが可能である。
〔変形例３〕
図１７（Ａ）に示す半導体装置１０００Ｃは、トランジスタ１００およびトランジスタ２００Ｃを有する。トランジスタ２００Ｃは、トランジスタ２００に電極１０５＿２および配線１１８＿２ｃを設けた構成を有する。電極１０５＿２は、配線１１８＿２ｃと電気的に接続される。電極１０５＿２は、ゲートまたはバックゲートとして機能できる。電極１０５＿２は、電極１０５＿１と同様の材料および方法で、同時に形成することができる。配線１１８＿２ｃは、配線１１８＿１、配線１１８＿２ａおよび配線１１８＿２ｂと同様の材料および方法で、同時に形成することができる。半導体装置に求められる性能や目的などによっては、電極１０５＿２および配線１１８＿２ｃを設けなくてもよい。
〔変形例４〕
図１７（Ｂ）に示す半導体装置１０００Ｄは、トランジスタ１００Ｄおよびトランジスタ２００Ｃを有する。トランジスタ１００Ｄは、トランジスタ１００から電極１０５＿１および配線１１８を除去した構成を有する。半導体装置に求められる性能や目的などによっては、電極１０５＿１を設けなくてもよい。なお、電極１０５＿１と電極１０５＿２の両方を設けない構成もありえる。
〔変形例５〕
図１８（Ａ）に示す半導体装置１０００Ｅは、トランジスタ１００Ｅおよびトランジスタ２００Ｅを有する。トランジスタ１００Ｅとトランジスタ２００Ｅは、半導体層１０９、電極１１０、層１２９、絶縁層１１１、電極１１２、および絶縁層１１３が、絶縁層１７６で覆われている点が、トランジスタ１００およびトランジスタ２００と異なる。
絶縁層１７６は、前述した工程１９の終了後、続く工程２０で絶縁層１１４を形成する前に形成する。絶縁層１７６は、絶縁層１０２と同様の材料および方法で形成することができる。絶縁層１７６は不純物が透過しにくい絶縁性材料を用いることが好ましい。絶縁層１７６に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１４側からトランジスタへの不純物の拡散を抑制し、トランジスタの信頼性を高めることができる。
工程１９の終了後に加熱処理を行なってもよい。また、加熱処理を行なった後、大気に晒すことなく絶縁層１７６を形成することが好ましい。加熱処理と絶縁層１７６の形成を連続して行なうことで、絶縁層１７６の被形成面への水分などの付着を防ぐことができる。なお、加熱処理は減圧下で行なうことが好ましい。
また、絶縁層１７６の形成前に酸素ドープ処理を行なってもよい。加熱処理、酸素ドープ処理、および絶縁層１７６の形成は、途中で大気に晒すことなく連続して行なうことが好ましい。
絶縁層１７６は、酸素を含むスパッタリングガスを用いて、スパッタリング法で形成することが好ましい。絶縁層１７６を、酸素を含むスパッタリングガスを用いたスパッタリング法で形成することで、絶縁層１７６の形成時に、絶縁層１０８に酸素を供給することができる。また、絶縁層１０８に含まれる酸素の一部は、後の加熱処理によって半導体層１０９中に拡散され、半導体層１０９中の酸素欠損を低減することができる。
〔変形例６〕
図１８（Ｂ）に示す半導体装置１０００Ｆは、トランジスタ１００Ｆおよびトランジスタ２００Ｆを有する。トランジスタ１００Ｆとトランジスタ２００Ｆは、絶縁層１０４と絶縁層１０８の間に絶縁層１１９を有する点が、トランジスタ１００およびトランジスタ２００と異なる。また、トランジスタ１００Ｆは、絶縁層１１９と同じ層に電極１７８を有する。電極１７８は電極１０５＿１と電気的に接続する領域を有する。
電極１７８はダマシン法で形成してもよい。また、電極１７８を形成した後に絶縁層１１９を形成し、その後、ＣＭＰ処理などにより電極１７８の表面を露出させてもよい。ＣＭＰ処理を行なうことで、試料表面の凹凸を低減することができる。電極１７８は、電極１０５と同様の材料および方法を用いて形成することができる。
また、電極１７８は、酸素が透過しにくい導電性材料を用いて形成することが好ましい。電極１７８に酸素が透過しにくい導電性材料を用いることで、電極１０５＿１の酸化を防ぐことができる。
なお、半導体層に酸化物半導体を用いる場合は、電極１７８として酸素を含む導電性材料を用いることが好ましい。電極１７８を積層構造とする場合は、電極１７８を構成する導電性材料のうち、酸素を多く含む導電性材料を半導体層側に設けるとよい。酸素を多く含む導電性材料を半導体層側に設けることで、当該導電性材料から離脱した酸素が半導体層に供給されやすくなる。
〔変形例７〕
図１９（Ａ）に示す半導体装置１０００Ｇは、トランジスタ１００Ｇおよびトランジスタ２００Ｇを有する。トランジスタ１００Ｇおよびトランジスタ２００Ｇは、半導体層１０９ｃの形状がトランジスタ１００およびトランジスタ２００と異なる。
半導体装置１０００Ｇは、工程１５で半導体層１８４ｃを形成した後に、フォトリソグラフィ法によりレジストマスクを形成し、半導体層１８４ｃの一部を選択的に除去して、半導体層１０９＿１ｃおよび半導体層１０９＿２ｃを形成することで実現できる。
〔変形例８〕
図１９（Ｂ）に示す半導体装置１０００Ｈは、トランジスタ１００Ｈおよびトランジスタ２００Ｇを有する。トランジスタ１００Ｈは、半導体層１０９＿１ｃの形状がトランジスタ１００Ｇと異なる。
トランジスタ１００Ｈは、層１２９、電極１１０＿１、半導体層１０９＿１ａおよび半導体層１０９＿１ｂが、半導体層１０９＿１ｃに覆われている。よって、半導体層１０９＿１ｃは、層１２９の側面に重なる領域と、電極１１０＿１の側面に重なる領域と、半導体層１０９＿１ａの側面に重なる領域と、半導体層１０９＿１ｂの側面に重なる領域と、を有する。
特に、半導体層１０９＿１ｂの側面を、半導体層１０９＿１ｃで覆うことで、絶縁層１１４に含まれる不純物が、半導体層１０９＿１ｂの側面から半導体層１０９＿１ｂの内部へ拡散しないように防ぐことができる。半導体装置１０００Ｈは、前述した工程１９におけるレジストマスクの形状を変更することで実現できる。
半導体装置１０００Ｈは、半導体装置１０００Ｇと同様に、工程１５で半導体層１８４ｃを形成した後に、フォトリソグラフィ法によりレジストマスクを形成し、半導体層１８４ｃの一部を選択的に除去して、半導体層１０９＿１ｃおよび半導体層１０９＿２ｃを形成することで実現できる。
〔変形例９〕
図２０に示す半導体装置１０００Ｉは、トランジスタ１００およびトランジスタ２００Ｉを有する。トランジスタ２００Ｉは、電極１０５＿２ａおよび電極１０５＿２ｂを有する点がトランジスタ２００と異なる。
トランジスタ２００Ｉにおいて、電極１１６＿２ａと配線１１８＿２ａは、電極１０５＿２ａを介して電気的に接続する。電極１１６＿２ｂと配線１１８＿２ｂは、電極１０５＿２ｂを介して電気的に接続する。電極１０５＿２ａは、電極１１６＿２ａと互いに重なる領域と、配線１１８＿２ａと互いに重なる領域と、を有する。電極１０５＿２ｂは、電極１１６＿２ｂと互いに重なる領域と、配線１１８＿２ｂと互いに重なる領域と、を有する。電極１０５＿２（電極１０５＿２ａ、電極１０５＿２ｂ）は、電極１０５＿１と同様の材料および方法を用いて、同時に形成することができる。
〔変形例１０〕
図２１に示す半導体装置１０００Ｊは、トランジスタ１００およびトランジスタ２００Ｊを有する。トランジスタ２００Ｊは、半導体層１０９＿２ａ１、半導体層１０９＿２ｂ１、半導体層１０９＿２ａ２、および半導体層１０９＿２ｂ２を有する点がトランジスタ２００と異なる。また、トランジスタ２００Ｊは、絶縁層１１３＿２、および絶縁層１１１＿２の形状がトランジスタ２００と異なる。
トランジスタ２００Ｊにおいて、半導体層１０９＿２ｃは、半導体層１０９＿２ｂ１と重なる領域１８９ｄと、半導体層１０９＿２ｂ２と重なる領域１８９ｅと、平面図において領域１８９ｄと領域１８９ｅに挟まれる領域１８９ｆと、を有する。
また、半導体層１０９＿２ｃは、領域１８９ｄにおいて絶縁層１１１＿２を介して電極１１２＿２と重なる領域を有する。また、半導体層１０９＿２ｃは、領域１８９ｅにおいて絶縁層１１１＿２を介して電極１１２＿２と重なる領域を有する。また、半導体層１０９＿２ｃは、領域１８９ｆにおいて絶縁層１１１＿２を介して電極１１２＿２と重なる領域を有する。また、半導体層１０９＿２ｃの領域１８９ｆはチャネル形成領域として機能できる。
トランジスタ２００Ｊは、半導体層１０９＿２ｃが半導体層１０９＿２ｂ１を介して電極１１６＿２ａと電気的に接続する領域を有する。また、半導体層１０９＿２ｃが半導体層１０９＿２ｂ２を介して電極１１６＿２ｂと電気的に接続する領域を有する。
半導体層１０９＿２ｂ（半導体層１０９＿２ｂ１および半導体層１０９＿２ｂ２）は、半導体層１０９＿２ｃの電子親和力と、電極１１６＿２の仕事関数の、中間の電子親和力を有する材料を用いることが好ましい。
より具体的には、半導体層１０９＿２ｂは、半導体層１０９＿２ｃの電子親和力と、電極１１６＿２の半導体層１０９＿２ｂと接する領域の仕事関数（例えば、電極１１６＿２ａ１や電極１１６＿２ｂ１の仕事関数。）の、中間の電子親和力を有する材料を用いることが好ましい。半導体層１０９＿２ｂにこのような材料を用いることで、電極１１６＿２と半導体層１０９＿２ｃが直接接する場合のエネルギー障壁よりも、電極１１６＿２と半導体層１０９＿２ｂ間に生じるエネルギー障壁および半導体層１０９＿２ｂと半導体層１０９＿２ｃ間に生じるエネルギー障壁を小さくすることができる。
電子は、エネルギー障壁が小さいほど移動しやすい。また、一般に、金属材料は、同じ材料であっても、成膜条件や結晶方位などに起因して仕事関数にばらつきが生じやすい。ソース電極の仕事関数が変動すると、ソース電極からチャネルに移動する電子の量（電流量）が変動しやすい。すなわち、トランジスタの電気特性のばらつきが大きくなりやすい。ただし、エネルギー障壁を小さくすることで、仕事関数のばらつきの影響を小さくすることができる。なお、エネルギー障壁の大きさは０．３ｅＶ以下が好ましく、０．２ｅＶ以下がより好ましい。
本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。本発明の一態様によれば、電気特性のばらつきが小さいトランジスタを実現できる。
［半導体装置１０００Ｊの作製方法例］
半導体装置１０００Ｊの作製方法例について説明する。説明の繰り返しを減らすため、主に、半導体装置１０００の作製方法例と異なる点について説明する。
まず、前述した工程１０まで同様に行なう。次に、工程１１で開口１７１を形成する際に、トランジスタ２００Ｊが形成される領域の層１８７も除去する（図２２（Ａ）参照。）
次に、工程１２を行なう。開口１７１と重なる領域の層１８６の一部が除去されて、開口１７１と重なる領域の導電層１８８が露出する。また、トランジスタ２００Ｊが形成される領域の層１８６も除去されて、当該領域の導電層１８８が露出する（図２２（Ｂ）参照。）。
次に、工程１３を行なう。層１８７の除去と同時に、開口１７１と重なる領域の導電層１８８が除去されて、開口１７１と重なる領域の半導体層１８４ｂが露出する。また、トランジスタ２００Ｊが形成される領域の導電層１８８も除去されて、当該領域の半導体層１８４ｂが露出する（図２２（Ｃ）参照。）。
次に、工程１４を行なう。トランジスタ１００が形成される領域だけでなく、トランジスタ２００Ｊが形成される領域にもレジストマスクを形成する。当該レジストマスクをマスクとして用いて、半導体層１８４ａ、半導体層１８４ｂ、導電層１８８、および層１８６それぞれの一部を選択的に除去して、半導体層１０９＿１ａ、半導体層１０９＿１ｂ、電極１１０＿１ａ、電極１１０＿１ｂ、層１２９＿１ａ、層１２９＿１ｂ、半導体層１０９＿２ａ１、半導体層１０９＿２ｂ１、半導体層１０９＿２ａ２、および半導体層１０９＿２ｂ２を形成する（図２３（Ａ）参照。）。
工程１５以降の工程は、半導体装置１０００の作製方法例と同様に行なえばよい。なお、工程２１において、トランジスタ２００Ｊでは、絶縁層１１５、絶縁層１１４、半導体層１０９＿２ｂ１、半導体層１０９＿２ａ１、絶縁層１０８、絶縁層１０４、および絶縁層１０７それぞれの一部を除去して、開口１９２＿２ａを形成する。また、絶縁層１１５、絶縁層１１４、半導体層１０９＿２ｂ２、半導体層１０９＿２ａ２、絶縁層１０８、絶縁層１０４、および絶縁層１０７それぞれの一部を除去して、開口１９２＿２ｂを形成する（図２３（Ｂ）参照。）。
〔変形例１１〕
図２４（Ａ）に示す半導体装置１０００Ｋは、トランジスタ１００Ｋおよびトランジスタ２００Ｋを有する。トランジスタ１００Ｋおよびトランジスタ２００Ｋは、絶縁層１１３、絶縁層１１１、および半導体層１０９ｃの形状がトランジスタ１００およびトランジスタ２００Ｊと異なる。
トランジスタ１００Ｋおよびトランジスタ２００Ｋは、絶縁層１１３、絶縁層１１１、および半導体層１０９ｃが開口１９２を越えて伸びている。また、開口１９２において、半導体層１０９ｃが電極１１６と電気的に接続する。よって、電極１１６と半導体層１０９全体の接触抵抗を低減できる。半導体装置１０００Ｋは、工程１９で形成するレジストマスクの形状を変更することで、工程数が増加することなく実現できる。
〔変形例１２〕
図２４（Ｂ）に示す半導体装置１０００Ｌは、トランジスタ１００Ｌおよびトランジスタ２００Ｌを有する。トランジスタ１００Ｌおよびトランジスタ２００Ｌは、半導体層１０９ｃの形状がトランジスタ１００およびトランジスタ２００Ｊと異なる。
トランジスタ１００Ｌおよびトランジスタ２００Ｌは、半導体層１０９ｃが開口１９２を越えて伸びている。また、開口１９２において、半導体層１０９ｃが電極１１６と電気的に接続する。よって、電極１１６と半導体層１０９全体の接触抵抗を低減できる。
半導体装置１０００Ｌを実現するための方法の一例を説明する。まず、半導体装置１０００Ｊの作製工程と同様に工程１４まで行なう。次に、工程１５で半導体層１８４ｃを形成した後にレジストマスクを形成する。当該レジストマスクをマスクとして用いて、半導体層１８４ｃの一部を選択的に除去して、半導体層１０９ｃを形成する。その後、絶縁層１１１を形成する。以降の工程は半導体装置１０００Ｊの作製工程と同様に行なえばよいが、工程１９で絶縁層１１３および絶縁層１１１それぞれの一部を選択的に除去する際に、半導体層１０９ｃを除去しないようにすればよい。
半導体装置１０００Ｌを実現するための方法の他の一例を説明する。まず、半導体装置１０００Ｊの作製工程と同様に工程１８まで行なう。次に、工程１９で絶縁層１１３および絶縁層１１１それぞれの一部を選択的に除去する際に、半導体層１８４ｃは除去せずに残す。工程１９の終了後、レジストマスクを形成して、半導体層１８４ｃの一部を選択的に除去して半導体層１０９ｃを形成する。以降の工程は、半導体装置１０００Ｊの作製工程と同様に行なえばよい。
〔変形例１３〕
図２５に示す半導体装置１０００Ｍは、トランジスタ１００Ｍおよびトランジスタ２００Ｍを有する。トランジスタ１００Ｍおよびトランジスタ２００Ｍは、半導体層１０９ｃの形状がトランジスタ１００Ｌおよびトランジスタ２００Ｌと異なる。
トランジスタ１００Ｍは、層１２９、電極１１０＿１、半導体層１０９＿１ａおよび半導体層１０９＿１ｂが、半導体層１０９＿１ｃに覆われている。よって、半導体層１０９＿１ｃは、層１２９の側面に重なる領域と、電極１１０＿１の側面に重なる領域と、半導体層１０９＿１ａの側面に重なる領域と、半導体層１０９＿１ｂの側面に重なる領域と、を有する。
トランジスタ２００Ｍは、半導体層１０９＿２ａおよび半導体層１０９＿２ｂが、半導体層１０９＿２ｃに覆われている。よって、半導体層１０９＿２ｃは、半導体層１０９＿２ａの側面に重なる領域と、半導体層１０９＿２ｂの側面に重なる領域と、を有する。
特に、半導体層１０９＿１ｂの側面を、半導体層１０９＿１ｃで覆うことで、絶縁層１１４に含まれる不純物が、半導体層１０９＿１ｂの側面から半導体層１０９＿１ｂの内部へ拡散しないように防ぐことができる。同様に、半導体層１０９＿２ｂの側面を、半導体層１０９＿２ｃで覆うことで、絶縁層１１４に含まれる不純物が、半導体層１０９＿２ｂの側面から半導体層１０９＿２ｂの内部へ拡散しないように防ぐことができる。
半導体装置１０００Ｍは、半導体層１０９＿１ｃおよび半導体層１０９＿２ｃを形成するためのレジストマスクの形状を変更することで、半導体装置１０００Ｌと同様の方法で実現できる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態２）
本実施の形態では、本明細書等に開示したトランジスタを用いた半導体装置の一例について説明する。
＜半導体装置の構造例＞
図２６（Ａ）乃至図２６（Ｃ）は、半導体装置４００の断面図である。半導体装置４００は、トランジスタ１００とトランジスタ２８１を有する。なお、本実施の形態に示すトランジスタ１００は、上記実施の形態に示した他のトランジスタと置き換えが可能である。図２６（Ａ）はトランジスタ１００とトランジスタ２８１のチャネル長方向の断面図であり、図２６（Ｂ）はチャネル幅方向の断面図である。図２６（Ｃ）は図２６（Ａ）に示すトランジスタ２８１の拡大図である。
半導体装置４００は、基板４０１としてｎ型半導体を用いる。トランジスタ２８１は、チャネル形成領域２８３、高濃度ｐ型不純物領域２８５、絶縁層２８６、電極２８７、側壁２８８を有する。また、絶縁層２８６を介して側壁２８８と重なる領域に低濃度ｐ型不純物領域２８４を有する。絶縁層２８６はゲート絶縁層として機能できる。電極２８７はゲート電極として機能できる。トランジスタ２８１は、チャネル形成領域２８３が基板４０１の一部に形成される。
低濃度ｐ型不純物領域２８４は、電極２８７形成後、側壁２８８形成前に、電極２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度ｐ型不純物領域２８４は、自己整合によって形成することができる。側壁２８８の形成後、高濃度ｐ型不純物領域２８５を形成する。なお、低濃度ｐ型不純物領域２８４は高濃度ｐ型不純物領域２８５と同じ導電型を有し、導電型を付与する不純物の濃度が高濃度ｐ型不純物領域２８５よりも低い。また、低濃度ｐ型不純物領域２８４は、状況に応じて設けなくてもよい。
トランジスタ２８１は、素子分離層４１４によって他のトランジスタと電気的に分離される。素子分離層の形成は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法などを用いることができる。
トランジスタ２８１はｐチャネル型のトランジスタとして機能できる。また、トランジスタ２８１上に絶縁層４０３が形成され、絶縁層４０３上に絶縁層４０４が形成されている。絶縁層４０３、および絶縁層４０４は、上記実施の形態に示した絶縁層と同様の材料および方法で形成することができる。なお、絶縁層４０３および絶縁層４０４は、酸素、水素、水、アルカリ金属、アルカリ土類金属等の不純物の拡散を防ぐ機能を有する絶縁材料を用いて形成することが好ましい。なお、絶縁層４０３と絶縁層４０４のどちらか一方を省略してもよいし、絶縁層をさらに積層してもよい。
また、半導体装置４００は、絶縁層４０４上に平坦な表面を有する絶縁層４０５を有する。絶縁層４０５は、上記実施の形態に示した絶縁層と同様の材料および方法で形成することができる。また、絶縁層４０５表面にＣＭＰ処理を行ってもよい。
また、絶縁層４０５として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いてもよい。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いてもよい。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０５を形成してもよい。
また、絶縁層４０５の上に、電極４１３ａ、電極４１３ｂ、および電極４１３ｃが形成されている。電極４１３ａ、電極４１３ｂ、および電極４１３ｃは、上記実施の形態に示した電極と同様の材料および方法で形成することができる。
また、電極４１３ａはコンタクトプラグ４０６ａを介して高濃度ｐ型不純物領域２８５の一方と電気的に接続されている。電極４１３ｂはコンタクトプラグ４０６ｂを介して高濃度ｐ型不純物領域２８５の他方と電気的に接続されている。電極４１３ｃはコンタクトプラグ４０６ｃを介して電極２８７と電気的に接続されている。
また、電極４１３ａ、電極４１３ｂ、および電極４１３ｃを覆って絶縁層４０７が形成されている。絶縁層４０７は、絶縁層４０５と同様の材料および方法で形成することができる。また、絶縁層４０７の表面にＣＭＰ処理を行ってもよい。
また、絶縁層４０７上に絶縁層１０２が形成されている。絶縁層４０７よりも上層の構成については、上記実施の形態を参酌すれば理解できる。よって、本実施の形態での詳細な説明は省略する。また、電極１１７＿１ｂはコンタクトプラグ４０８を介して電極４１３ｂと電気的に接続されている。
コンタクトプラグ４０６ａ、コンタクトプラグ４０６ｂ、コンタクトプラグ４０６ｃ、およびコンタクトプラグ４０８は、電極１１６と同様の材料および方法で形成することができる。
〔変形例１〕
基板４０１にｎチャネル型のトランジスタであるトランジスタ２８２を設けてもよい。図２７（Ａ）および図２７（Ｂ）は、半導体装置４１０の断面図である。半導体装置４１０は、半導体装置４００にトランジスタ２８２を付加した構成を有する。図２７（Ａ）はトランジスタ１００、トランジスタ２８１、および、トランジスタ２８２のチャネル長方向の断面図であり、図２７（Ｂ）はトランジスタ２８２の拡大図である。
トランジスタ２８２は、チャネル形成領域１２８３がウェル２２０に形成される。また、トランジスタ２８２は、チャネル形成領域１２８３、高濃度ｎ型不純物領域１２８５、絶縁層２８６、電極２８７、側壁２８８を有する。また、絶縁層２８６を介して側壁２８８と重なる領域に低濃度ｎ型不純物領域１２８４を有する。
低濃度ｎ型不純物領域１２８４は、電極２８７形成後、側壁２８８形成前に、電極２８７をマスクとして用いて不純物元素を導入することにより形成することができる。すなわち、低濃度ｎ型不純物領域１２８４は、自己整合により形成することができる。側壁２８８の形成後、高濃度ｎ型不純物領域１２８５を形成する。なお、低濃度ｎ型不純物領域１２８４は高濃度ｎ型不純物領域１２８５と同じ導電型を有し、導電型を付与する不純物の濃度が高濃度ｎ型不純物領域１２８５よりも低い。また、低濃度ｎ型不純物領域１２８４は、状況に応じて設けなくてもよい。
〔変形例２〕
図２８（Ａ）乃至図２８（Ｃ）は半導体装置４２０の断面図である。半導体装置４２０は、半導体装置４００が有するトランジスタ２８１を、Ｆｉｎ型のトランジスタ２９１に置き換えた構成を有する。トランジスタをＦｉｎ型とすることにより、実効上のチャネル幅が増大し、トランジスタのオン特性を改善することができる。また、チャネル形成領域に対するゲート電極の電界の寄与を高くすることができるため、トランジスタのオフ特性を改善することができる。
〔変形例３〕
図２９は半導体装置４３０の断面図である。半導体装置４３０はトランジスタ１００、トランジスタ２００、トランジスタ２８１、容量素子２４０を有する。また、半導体装置４３０は、トランジスタ２８１を覆う絶縁層４０５上に絶縁層４３１、絶縁層４３２、絶縁層４３３、絶縁層４３４、絶縁層４３５、および絶縁層４３６、を有する。また、半導体装置４３０は、絶縁層４０５上に電極４２２、および電極４２４を有する。
電極４２２は、絶縁層４３１および絶縁層４３２に埋め込むように設けられている。また、電極４２２は、絶縁層４０３、絶縁層４０４、および絶縁層４０５に設けられた電極４２１を介してトランジスタ２８１と電気的に接続されている。
電極４２４は、絶縁層４３５に埋め込むように設けられている。また、電極４２４は、絶縁層４３３および絶縁層４３４に設けられた電極４２３を介して電極４２２と電気的に接続されている。
また、半導体装置４３０は、絶縁層４３６上に絶縁層１０２および絶縁層１０３などを介してトランジスタ１００およびトランジスタ２００を有する。また、トランジスタ１００およびトランジスタ２００の上に絶縁層１１４などを介して絶縁層４３９を有し、絶縁層４３９上に電極４２７および電極２４１を有する。また、電極４２７および電極２４１を覆う絶縁層２４２を有する。また、絶縁層２４２上に、電極２４１を覆う電極２４３を有する。
電極２４１、絶縁層２４２、および電極２４３が重なる領域が、容量素子２４０として機能する。電極２４１を覆って電極２４３を設けることで、電極２４１の上面だけでなく側面も容量素子として機能することができる。
電極４２７は、電極４２６を介してトランジスタ２００のソースまたはドレインと電気的に接続されている。
また、電極２４３および絶縁層２４２上に絶縁層４３７を有し、絶縁層４３７上に電極４２９を有し、電極４２９上に絶縁層４３８を有する。電極４２９は、絶縁層４３７の一部に設けられた電極４２８を介して電極４２７と電気的に接続されている。
絶縁層４３１、絶縁層４３２、絶縁層４３３、絶縁層４３４、絶縁層４３５、絶縁層４３６、絶縁層４３９、絶縁層２４２、絶縁層４３７、および絶縁層４３８は、上記実施の形態などに示した絶縁層と同様の材料および方法で形成することができる。また、電極４２１、電極４２２、電極４２３、電極４２４、電極４２５、電極４２６、電極４２７、電極２４１、電極２４３、電極４２８、および電極４２９は、上記実施の形態などに示した電極と同様の材料および方法で形成することができる。
また、電極４２１、電極４２２、電極４２３、電極４２４、電極４２５、電極４２６、電極４２７、電極４２８、および電極４２９は、ダマシン法や、デュアルダマシン法などを用いて形成してもよい。
＜半導体回路の一例＞
本明細書等に開示したトランジスタは、ＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回路、およびＮＯＲ回路などの論理回路や、インバータ回路、バッファ回路、シフトレジスタ回路、フリップフロップ回路、エンコーダ回路、デコーダ回路、増幅回路、アナログスイッチ回路、積分回路、微分回路、およびメモリ素子などの様々な半導体回路に用いることができる。
本明細書等に開示したトランジスタを用いた半導体回路の一例を、図３０の回路図に示す。なお、回路図等において、ＯＳトランジスタを用いることが好ましいトランジスタの回路記号に「ＯＳ」を付す場合がある。
図３０（Ａ）に示す半導体回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型のトランジスタ２８２を直列に接続し、且つ、それぞれのゲートを接続した、インバータ回路の構成例を示している。
図３０（Ｂ）に示す半導体回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型のトランジスタ２８２を並列に接続した、アナログスイッチ回路の構成例を示している。
図３０（Ｃ）に示す半導体回路は、トランジスタ２８１ａ、トランジスタ２８１ｂ、トランジスタ２８２ａ、およびトランジスタ２８２ｂを用いたＮＡＮＤ回路の構成例を示している。ＮＡＮＤ回路は、入力端子ＩＮ＿Ａと入力端子ＩＮ＿Ｂに入力される電位の組み合わせによって、出力される電位が変化する。
＜記憶素子の一例＞
図３１（Ａ）に示す半導体回路は、トランジスタ２６２のソースまたはドレインの一方を、トランジスタ２６３のゲートおよび容量素子２５８の一方の電極に接続した記憶素子２５１ａの構成例を示している。また、図３１（Ｂ）に示す回路は、トランジスタ２６２のソースまたはドレインの一方を、容量素子２５８の一方の電極に接続した記憶素子２６１ａの構成例を示している。
記憶素子２５１ａおよび記憶素子２６１ａは、配線２５４およびトランジスタ２６２を介して入力された電荷を、ノード２５７に保持することができる。トランジスタ２６２にＯＳトランジスタを用いることで、長期間に渡ってノード２５７の電荷を保持することができる。
記憶素子２５１ａはトランジスタ２６３を有する。図３１（Ａ）ではトランジスタ２６３としてｐチャネル型のトランジスタを示しているが、ｎチャネル型のトランジスタを用いてもよい。例えば、トランジスタ２６３として、トランジスタ２８１またはトランジスタ２８２を用いてもよい。また、トランジスタ２６３としてＯＳトランジスタを用いてもよい。
ここで、図３１（Ａ）に示す記憶素子２５１ａおよび図３１（Ｂ）に示す記憶素子２６１ａについて、詳細に説明しておく。
記憶素子２５１ａは、第１の半導体を用いたトランジスタ２６３と第２の半導体を用いたトランジスタ２６２、および容量素子２５８を有している。
トランジスタ２６２は、上記実施の形態に開示したＯＳトランジスタを用いることができる。トランジスタ２６２にオフ電流が小さいトランジスタを用いることにより、ノード２５７に長期にわたり情報を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い記憶素子となる。
図３１（Ａ）において、配線２５２がトランジスタ２６３のソースまたはドレインの一方と電気的に接続され、配線２５３がトランジスタ２６３のソースまたはドレインの他方と電気的に接続される。また、配線２５４がトランジスタ２６２のソースまたはドレインの他方と電気的に接続され、配線２５５がトランジスタ２６２のゲートと電気的に接続されている。そして、トランジスタ２６３のゲート、トランジスタ２６２のソースまたはドレインの一方、および容量素子２５８の電極の一方は、ノード２５７と電気的に接続されている。また、配線２５６が容量素子２５８の電極の他方と電気的に接続されている。
図３１（Ａ）に示す記憶素子２５１ａは、ノード２５７に与えられた電荷を保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
〔書き込み動作、保持動作〕
記憶素子２５１ａの、情報の書き込み動作および保持動作について説明する。まず、配線２５５の電位を、トランジスタ２６２がオン状態となる電位にする。これにより、配線２５４の電位がノード２５７に与えられる。即ち、ノード２５７に所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下、「Ｌｏｗレベル電荷」、「Ｈｉｇｈレベル電荷」ともいう。）のどちらかが与えられるものとする。その後、配線２５５の電位を、トランジスタ２６２がオフ状態となる電位とすることで、ノード２５７に電荷が保持される（保持動作）。
なお、Ｈｉｇｈレベル電荷は、Ｌｏｗレベル電荷よりもノード２５７に高い電位を与える電荷とする。また、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ２６３のしきい値電圧よりも高い電位を与える電荷とする。また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ２６３のしきい値電圧よりも低い電位を与える電荷とする。すなわち、Ｈｉｇｈレベル電荷とＬｏｗレベル電荷は、どちらもトランジスタ２６３がオフ状態となる電位を与える電荷である。
〔読み出し動作・１〕
次に情報の読み出し動作について説明する。配線２５２に配線２５３の電位と異なる所定の電位（定電位）を与えた状態で、配線２５６に読み出し電位ＶＲを与えると、ノード２５７に保持されている情報を読み出すことができる。
Ｈｉｇｈレベル電荷により与えられる電位をＶＨ、Ｌｏｗレベル電荷により与えられる電位をＶＬとすると、読み出し電位ＶＲは、｛（Ｖｔｈ−ＶＨ）＋（Ｖｔｈ＋ＶＬ）｝／２とすればよい。なお、情報の読み出しをしないときの配線２５６の電位は、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合はＶＨより高い電位とし、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合はＶＬより低い電位とすればよい。
例えば、トランジスタ２６３にｐチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが−２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを−２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち−１Ｖが印加される。−１ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち−３Ｖが印加される。−３ＶはＶｔｈよりも低いため、トランジスタ２６３がオン状態になる。よって、配線２５３の電位が変化する。
また、トランジスタ２６３にｎチャネル型のトランジスタを用いる場合、トランジスタ２６３のＶｔｈが２Ｖであり、ＶＨを１Ｖ、ＶＬを−１Ｖとすると、ＶＲを２Ｖとすればよい。ノード２５７に書き込まれた電位がＶＨのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＨ、すなわち３Ｖが印加される。３ＶはＶｔｈよりも高いため、トランジスタ２６３はオン状態になる。よって、配線２５３の電位が変化する。また、ノード２５７に書き込まれた電位がＶＬのとき、配線２５６にＶＲが与えられると、トランジスタ２６３のゲートにＶＲ＋ＶＬ、すなわち１Ｖが印加される。１ＶはＶｔｈよりも低いため、トランジスタ２６３はオン状態にならない。よって、配線２５３の電位は変化しない。
配線２５３の電位を判別することで、ノード２５７に保持されている情報を読み出すことができる。
図３１（Ｂ）に示す記憶素子２６１ａは、トランジスタ２６３を有さない点が記憶素子２５１ａと異なる。また、容量素子２５８の他方の電極が、配線２６４と電気的に接続される。配線２６４の電位は固定電位であればどのような電位でもよい。例えば、配線２６４をＧＮＤとすればよい。記憶素子２６１ａも、記憶素子２５１ａと同様の動作により情報の書き込みが可能である。
〔読み出し動作・２〕
記憶素子２６１ａの、情報の読み出し動作について説明する。配線２５５にトランジスタ２６２がオン状態になる電位が与えられると、浮遊状態である配線２５４と容量素子２５８とが導通し、配線２５４と容量素子２５８の間で電荷が再分配される。その結果、配線２５４の電位が変化する。配線２５４の電位の変化量は、ノード２５７の電位（またはノード２５７に蓄積された電荷）によって、異なる値をとる。
例えば、ノード２５７の電位をＶ、容量素子２５８の容量をＣ、配線２５４が有する容量成分をＣＢ、電荷が再分配される前の配線２５４の電位をＶＢ０とすると、電荷が再分配された後の配線２５４の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、ノード２５７の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線２５４の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線２５４の電位を所定の電位と比較することで、情報を読み出すことができる。
以上に示した記憶素子は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該記憶素子は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が全く生じない。即ち、本発明の一態様に係る記憶素子は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶素子である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
また、トランジスタ２６２にバックゲートを有するトランジスタを用いてもよい。当該バックゲートに供給する電位を制御することで、トランジスタ２６２のしきい値電圧を任意に変化させることができる。図３１（Ｃ）に示す記憶素子２５１ｂは、記憶素子２５１ａとほぼ同様の回路構成を有する。記憶素子２５１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２５１ａと異なる。図３１（Ｄ）に示す記憶素子２６１ｂは、記憶素子２６１ａとほぼ同様の回路構成を有する。記憶素子２６１ｂは、トランジスタ２６２にバックゲートを有するトランジスタを用いる点が記憶素子２６１ａと異なる。
また、記憶素子２５１ｂおよび記憶素子２６１ｂは、トランジスタ２６２のバックゲートが配線２５９と電気的に接続されている。配線２５９に供給する電位を制御することで、トランジスタ２６２のしきい値電圧を任意に変化させることができる。
＜記憶装置の一例＞
上記の記憶素子を用いた記憶装置の一例を図３２（Ａ）および図３２（Ｂ）の回路図に示す。図３２（Ａ）に示す記憶装置３００は、記憶回路３１０と電圧保持回路３２０を有する。図３２（Ｂ）に示す記憶装置３００ａは、記憶回路３１０ａと電圧保持回路３２０ａを有する。記憶回路３１０および記憶回路３１０ａは、複数の記憶素子を有する。図３２（Ａ）および図３２（Ｂ）では、３つの記憶素子２６１ｂ（記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３）を有する場合を例示している。
図３２（Ａ）に示す記憶装置３００において、記憶回路３１０が有する記憶素子２６１ｂ＿１は、配線２５５＿１および配線２５４＿１と電気的に接続される。また、記憶回路３１０が有する記憶素子２６１ｂ＿２は、配線２５５＿２および配線２５４＿２と電気的に接続される。また、記憶回路３１０が有する記憶素子２６１ｂ＿３は、配線２５５＿３および配線２５４＿３と電気的に接続される。また、記憶回路３１０が有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２６４と電気的に接続される。
図３２（Ｂ）に示す記憶装置３００ａにおいて、記憶回路３１０ａが有する記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３は配線２５５と電気的に接続される。また、記憶回路３１０ａが有する記憶素子２６１ｂ＿１は、配線２５４＿１および配線２６４＿１と電気的に接続される。また、記憶回路３１０ａが有する記憶素子２６１ｂ＿２は、配線２５４＿２および配線２６４＿２と電気的に接続される。また、記憶回路３１０ａが有する記憶素子２６１ｂ＿３は、配線２５４＿３および配線２６４＿３と電気的に接続される。
なお、記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３の構成や動作などについては、前述した記憶素子２６１ｂに関する説明を参酌すればよい。よって、ここでの詳細な説明は省略する。
電圧保持回路３２０は、トランジスタ３２３、および容量素子３２４を有する。図３２（Ａ）では、トランジスタ３２３としてバックゲートを有するトランジスタを示している。トランジスタ３２３のソースまたはドレインの一方は、端子３２１と電気的に接続される。トランジスタ３２３のソースまたはドレインの他方、ゲート、およびバックゲートは、配線２５９と電気的に接続される。容量素子３２４の一方の電極は、配線２５９と電気的に接続される。容量素子３２４の他方の電極は、配線３２２と電気的に接続される。
電圧保持回路３２０ａは、トランジスタ３２３ａ、および容量素子３２４を有する。トランジスタ３２３ａは、バックゲートを有さない点がトランジスタ３２３と異なる。トランジスタ３２３ａのソースまたはドレインの一方は、端子３２１と電気的に接続される。トランジスタ３２３ａのソースまたはドレインの他方およびゲートは、配線２５９と電気的に接続される。容量素子３２４の一方の電極は、配線２５９と電気的に接続される。容量素子３２４の他方の電極は、配線３２２と電気的に接続される。
記憶装置３００および記憶装置３００ａは、配線３２２の電位を制御することで、配線２５９の電位を変化させることができる。記憶装置３００および記憶装置３００ａの読み出し動作および書き込み動作時には、配線２５９の電位が、後述する負電位（ＧＮＤよりも低い電位。）よりも高く、かつトランジスタ２６２のＶｔｈに相当する電位（トランジスタ２６２がオン状態となる電位）より低い電位になるように、配線３２２に電位を供給する。
また、記憶装置３００ａのように記憶素子２６１ｂ＿１乃至記憶素子２６１ｂ＿３それぞれが有するトランジスタ２６２のゲートが配線２５５と電気的に接続されている場合は、配線２５９の電位をトランジスタ２６２のＶｔｈに相当する電位以上としてもよい。
配線２５９の電位を制御することにより、トランジスタ２６２の動作速度を速めることができる。また、トランジスタ２６２の見かけ上のＶｔｈを小さくすることができる。よって、情報の書き込み速度および読み出し速度を速めることができる。
また、記憶回路３１０（記憶回路３１０ａ）の保持動作時は、配線３２２に固定電位を供給する。例えば、ＧＮＤを供給する。その後、端子３２１に負電位（ＧＮＤよりも低い電位。）を供給する。端子３２１に負電位が供給されると、相対的にトランジスタ３２３（トランジスタ３２３ａ）のゲート電位が高くなり、トランジスタ３２３（トランジスタ３２３ａ）がオン状態となる。すると、トランジスタ３２３（トランジスタ３２３ａ）を介して配線２５９に負電位が供給される。なお、より正確には、配線２５９は負電位よりもトランジスタ３２３（トランジスタ３２３ａ）のＶｔｈ分高い電位となる。ただし、説明をわかりやすくするため、本実施の形態では配線２５９に負電位が供給されるものとする。
配線２５９に負電位が供給されると、トランジスタ２６２のバックゲート電位が下がり、トランジスタ２６２がオフ状態となり、記憶回路３１０（記憶回路３１０ａ）に書き込まれた情報が保持される。また、トランジスタ２６２のバックゲートに負電位を供給することで、トランジスタの見かけ上のＶｔｈが大きくなる。よって、トランジスタ２６２のゲート電位が変動しても、記憶回路３１０（記憶回路３１０ａ）に書き込まれた情報を保持することができる。
次に、端子３２１にＧＮＤ以上の電位を供給する。例えば、ＧＮＤを供給する。配線２５９の電位は負電位であるため、トランジスタのゲート電位も負電位となる。よって、トランジスタ３２３（トランジスタ３２３ａ）がオフ状態となる。この後、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、トランジスタ３２３（トランジスタ３２３ａ）、およびトランジスタ２６２のオフ状態を維持することができる。
電圧保持回路３２０（電圧保持回路３２０ａ）は、記憶装置３００（記憶装置３００ａ）の保持動作時に配線２５９の電位変動を抑制する機能を有する。また、電圧保持回路３２０（電圧保持回路３２０ａ）は、記憶装置３００（記憶装置３００ａ）への電力供給が停止しても、配線２５９の電位変動を抑制する機能を有する。すなわち、電圧保持回路３２０（電圧保持回路３２０ａ）は、配線２５９の電圧を保持する機能を有する。配線２５９の電圧を保持するため、トランジスタ３２３（トランジスタ３２３ａ）はオフ電流の少ないトランジスタであることが好ましい。例えば、容量素子３２４の容量値が１０ｐＦであり、許容される配線２５９の電位上昇が０．５Ｖとすると、配線２５９の電位が０．５Ｖ上昇するまでにかかる期間は、トランジスタ３２３（トランジスタ３２３ａ）のオフ電流が１．３９×１０−１５Ａの場合に１時間、トランジスタ３２３（トランジスタ３２３ａ）のオフ電流が５．７９×１０−１７Ａの場合に１日、トランジスタ３２３（トランジスタ３２３ａ）のオフ電流が１．５９×１０−１９Ａの場合に１年、トランジスタ３２３（トランジスタ３２３ａ）のオフ電流が１．５９×１０−２０Ａの場合に１０年である。トランジスタ３２３（トランジスタ３２３ａ）のオフ電流を１．５９×１０−２０Ａ以下にすることで、記憶回路３１０（記憶回路３１０ａ）に書き込まれた情報を１０年以上保持することができる。
例えば、トランジスタ３２３（トランジスタ３２３ａ）としてＯＳトランジスタを用いることで、オフ電流の極めて少ないトランジスタを実現できる。オフ電流を少なくするため、トランジスタ３２３（トランジスタ３２３ａ）は、チャネル長が長いトランジスタが好ましい。または、トランジスタ３２３（トランジスタ３２３ａ）は、チャネル幅が短いトランジスタが好ましい。または、トランジスタ３２３（トランジスタ３２３ａ）は、チャネル幅よりもチャネル長が長いトランジスタが好ましい。
特に、トランジスタ３２３（トランジスタ３２３ａ）は、Ｖｇが０Ｖの時のドレイン電流（オフ電流）が少ないトランジスタであることが好ましい。よって、トランジスタ３２３（トランジスタ３２３ａ）としてＶｔｈの大きなトランジスタを用いることが好ましい。Ｖｔｈの大きなトランジスタとして、前述したトランジスタ２００などを用いることができる。
また、トランジスタ２６２は情報の書き込みおよび読み出しを行なうため、Ｖｔｈが小さいトランジスタを用いることが好ましい。よって、トランジスタ２６２は、Ｖｇが０Ｖの時のドレイン電流（オフ電流）が、トランジスタ３２３（トランジスタ３２３ａ）よりも多い場合がある。また、トランジスタ２６２は、オン電流や電界効果移動度の大きいトランジスタを用いることが好ましい。よって、トランジスタ２６２は、オン電流や電界効果移動度が、トランジスタ３２３（トランジスタ３２３ａ）よりも大きい場合がある。トランジスタ２６２として、前述したトランジスタ１００などを用いることができる。
図３３は、記憶回路３１０のトランジスタ２６２としてトランジスタ１００を用い、電圧保持回路３２０のトランジスタ３２３としてトランジスタ２００Ｃを用いた場合の、記憶装置３００の断面構造の一部を示す図である。
図３３において、記憶装置３００は、基板１０１上に絶縁層１０２および絶縁層１０３を介してトランジスタ２６２およびトランジスタ３２３を有する。また、トランジスタ２６２およびトランジスタ３２３上に絶縁層１１５および絶縁層４３９を有し、絶縁層４３９上に電極２４１、電極２４４、および電極４２７を有する。また、電極２４１、電極２４４、および電極４２７を覆う絶縁層２４２を有する。また、絶縁層２４２上に、電極２４１を覆う電極２４３、および電極２４４を覆う電極２４５を有する。
電極２４１、絶縁層２４２、および電極２４３が重なる領域が、容量素子２５８として機能する。電極２４１を覆って電極２４３を設けることで、電極２４１の上面だけでなく側面も容量素子として機能することができる。電極２４４、絶縁層２４２、および電極２４５が重なる領域が、容量素子３２４として機能する。電極２４４を覆って電極２４５を設けることで、電極２４４の上面だけでなく側面も容量素子として機能することができる。
電極２４１は、絶縁層４３９の一部に設けられた電極と、絶縁層１１５、絶縁層１１４、および層１２９それぞれの一部に設けられた電極と、を介してトランジスタ２６２のソースまたはドレインの一方と電気的に接続されている。
また、電極２４３、電極２４５および絶縁層２４２上に絶縁層４３７を有し、絶縁層４３７上に電極４２９を有し、電極４２９上に絶縁層４３８を有する。電極４２９は、絶縁層４３７の一部に設けられた電極４２８を介して電極４２７と電気的に接続されている。
トランジスタ３２３のソースまたはドレインの他方は、トランジスタ３２３のゲートおよびトランジスタ２６２のバックゲートと電気的に接続されている。また、図示していないが、トランジスタ３２３のゲートとバックゲートは電気的に接続されている。
絶縁層４３９、絶縁層２４２、絶縁層４３７、および絶縁層４３８は、上記実施の形態などに示した絶縁層と同様の材料および方法で形成することができる。また、電極４２７、電極２４１、電極２４３、電極２４４、電極２４５、電極４２８、および電極４２９は、上記実施の形態などに示した電極と同様の材料および方法で形成することができる。また、電極２４１、電極２４４、および電極４２７は、同一工程で同時に作製することができる。また、電極２４３、および電極２４５は、同一工程で同時に作製することができる。
本発明の一態様によれば、異なる電気特性を有するトランジスタをほぼ同じ工程で作製することができる。よって、本発明の一態様によれば、生産性の高い記憶装置を提供できる。また、本発明の一態様によれば、電力の供給を停止しても情報を長期間保持できる記憶装置を実現できる。例えば、電力の供給を停止しても、１年以上、さらには１０年以上の期間で情報を保持可能な記憶装置を実現できる。よって、本発明の一態様の記憶装置を不揮発性メモリと見なすこともできる。
＜ＣＰＵの一例＞
次に、上述したトランジスタおよび／または半導体装置を用いることができるＣＰＵの一例を説明する。図３４は、上述したトランジスタを一部に用いたＣＰＵの構成例を示すブロック図である。
図３４に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３４に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図３４に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
図３４に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図３４に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
＜ＲＦタグの一例＞
次に、上述したトランジスタおよび／または半導体装置を用いることができるＲＦタグの一例を説明する。図３５は、ＲＦタグの構成例を示すブロック図である。
本発明の一態様に係るＲＦタグは、内部に記憶回路（記憶装置）を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
図３５に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。通信器８０１に上述したトランジスタを用いてもよい。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
記憶回路８１０に上述した半導体装置を用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
本発明の一態様に係るＲＦタグの使用例について図３６を用いて説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券、無記名債券、運転免許証や住民票などの証書（図３６（Ａ）参照。）、ＤＶＤソフトやビデオテープなどの記録媒体（図３６（Ｂ）参照。）、皿やコップや瓶などの容器（図３６（Ｃ）参照。）、包装紙や箱やリボンなどの包装用品、自転車などの移動体（図３６（Ｄ）参照。）、鞄や眼鏡などの身の回り品、植物、動物、人体、衣類、生活用品、薬品や薬剤を含む医療品、または電子機器（例えば、液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話。）などの物品、もしくは各物品に取り付ける荷札（図３６（Ｅ）および図３６（Ｆ）参照。）などに設けて使用することができる。
本発明の一態様に係るＲＦタグ８００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ８００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券、無記名債券、または証書などに本発明の一態様に係るＲＦタグ８００を設けることにより、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器、記録媒体、身の回り品、衣類、生活用品、または電子機器などに本発明の一態様に係るＲＦタグ８００を取り付けることにより、検品システムなどのシステムの効率化を図ることができる。また、移動体に本発明の一態様に係るＲＦタグ８００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。以上のように、本発明の一態様に係るＲＦタグ８００は、上述したような各用途に用いることができる。
＜撮像装置＞
上述したトランジスタおよび／または半導体装置を用いることができる撮像装置の一例を説明する。本実施の形態では、撮像装置６１０について、図面を参照して説明する。
図３７（Ａ）は、撮像装置６１０の構成例を示す平面図である。撮像装置６１０は、画素部６４０と、第１の回路６６０、第２の回路６７０、第３の回路６８０、及び第４の回路６９０を有する。なお、本明細書等において、第１の回路６６０乃至第４の回路６９０などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第１の回路６６０は周辺回路の一部と言える。
図３７（Ｂ）は、画素部６４０の構成例を示す図である。画素部６４０は、例えば、ｐ列ｑ行（ｐおよびｑは２以上の自然数）のマトリクス状に配置された複数の画素６４５（撮像素子）を有する。なお、図３７（Ｂ）中のｎは１以上ｐ以下の自然数であり、ｍは１以上ｑ以下の自然数である。
例えば、画素６４５を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６１０を実現することができる。また、例えば、画素６４５を４０９６×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６１０を実現することができる。また、例えば、画素６４５を８１９２×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で撮像可能な撮像装置６１０を実現することができる。画素６４５を増やすことで、１６Ｋや３２Ｋの解像度で撮像可能な撮像装置６１０を実現することも可能である。
第１の回路６６０および第２の回路６７０は、複数の画素６４５に接続し、複数の画素６４５を駆動するための信号を供給する機能を有する。また、第１の回路６６０は、画素６４５から出力されたアナログ信号を処理する機能を有していてもよい。また、第３の回路６８０は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、第３の回路６８０は、参照用電位信号（例えば、ランプ波信号など）を供給する機能を有していてもよい。
図３８に第１の回路６６０の構成例を示す。図３８に例示する第１の回路６６０は、信号処理回路６６１、列駆動回路６６２、出力回路６６３を有する。信号処理回路６６１は、列ごとに設けられた回路６６４を有する。また、回路６６４は、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：相関二重サンプリング）方式でノイズの除去を行なうことができる回路６６４ａ（「ＣＤＳ回路」ともいう。）、カウンタ回路６６４ｂ、ラッチ回路６６４ｃを有する。また、回路６６４は、アナログ−デジタル変換の機能を有する。信号処理回路６６１は列並列型（カラム型）アナログ−デジタル変換装置として機能することができる。
回路６６４ａは、コンパレータ、スイッチ、および容量素子を有する。コンパレータの２つの入力端子はスイッチを介して接続されている。なお、当該スイッチとして、トランジスタやＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子などを用いてもよい。また、コンパレータの一方の端子は容量素子を介して配線６６７と接続されている。コンパレータの他方の端子は列ごとに設けられた配線６２３と接続される。なお、コンパレータの他方の端子と配線６２３は、容量素子を介して接続してもよい。
回路６６４ａは、配線６２３から入力されるアナログ信号（撮像データ）と、配線６６７から入力される参照用電位信号（例えば、ランプ波信号）の電位を比較し、Ｈ電位またはＬ電位を出力する機能を有する。カウンタ回路６６４ｂには、配線６６８からクロック信号が入力され、回路６６４ａから出力されるＨ電位またはＬ電位が入力される。カウンタ回路６６４ｂは、Ｈ電位またはＬ電位が入力されている期間を計測し、計測結果をＮビットデジタル値のデジタル信号としてラッチ回路６６４ｃに出力する。また、カウンタ回路６６４ｂには、配線６６５からセット信号またはリセット信号が入力される。ラッチ回路６６４ｃは、該デジタル信号を保持する機能を有する。また、ラッチ回路６６４ｃには、配線６６６からセット信号またはリセット信号が入力される。
列駆動回路６６２は、列選択回路、水平駆動回路等とも呼ばれる。列駆動回路６６２は、ラッチ回路６６４ｃに保持された撮像データを読み出す列を選択する選択信号を生成する。列駆動回路６６２は、シフトレジスタなどで構成することができる。列駆動回路６６２により列が順次選択され、選択された列のラッチ回路６６４ｃから出力された撮像データが、配線６６９を介して出力回路６６３に入力される。配線６６９は水平転送線として機能することができる。
出力回路６６３に入力された撮像データは、出力回路６６３で処理されて、撮像装置６１０の外部に出力される。出力回路６６３は、例えばバッファ回路で構成することができる。また、出力回路６６３は、撮像装置６１０の外部に信号を出力するタイミングを制御できる機能を有していてもよい。
また、第２の回路６７０は、信号を読み出す画素６４５を選択する選択信号を生成して出力する機能を有する。なお、第２の回路６７０を、行選択回路、又は垂直駆動回路と呼ぶ場合がある。このようにして、アナログ信号である撮像データを、Ｎビットデジタル値のデジタル信号に変換して、外部に出力することができる。
周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。また、周辺回路の一部に本発明の一態様に係る半導体装置などを設けてもよい。
なお、周辺回路は、第１の回路６６０乃至第４の回路６９０のうち、少なくとも１つを省略してもよい。例えば、第１の回路６６０または第４の回路６９０の一方の機能を、第１の回路６６０または第４の回路６９０の他方に付加して、第１の回路６６０または第４の回路６９０の一方を省略してもよい。また、例えば、第２の回路６７０または第３の回路６８０の一方の機能を、第２の回路６７０または第３の回路６８０の他方に付加して、第２の回路６７０または第３の回路６８０の一方を省略してもよい。また、例えば、第１の回路６６０乃至第４の回路６９０のいずれか１つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。
また、図３９に示すように、第１の回路６６０乃至第４の回路６９０の上方に重ねて画素部６４０を設けてもよい。図３９（Ａ）は第１の回路６６０乃至第４の回路６９０の上方に重ねて画素部６４０を形成した撮像装置６１０の上面図である。また、図３９（Ｂ）は、図３９（Ａ）に示した撮像装置６１０の構成を説明するための斜視図である。
第１の回路６６０乃至第４の回路６９０の上方に重ねて画素部６４０を設けることで、撮像装置６１０の大きさに対する画素部６４０の占有面積を大きくすることができる。よって、撮像装置６１０の受光感度を向上することができる。また、撮像装置６１０のダイナミックレンジを向上することができる。また、撮像装置６１０の解像度を向上することができる。また、撮像装置６１０で撮影した画像の品質を高めることができる。また、撮像装置６１０の集積度を向上することができる。
〔画素（撮像素子）〕
次に、画素６４５に用いることができる回路の一例について説明する。図４０（Ａ）に示す画素６４５は、光電変換素子６３８、トランジスタ６１２、トランジスタ６３５、および容量素子６３３を有する。トランジスタ６１２のソースまたはドレインの一方は光電変換素子６３８と電気的に接続される。トランジスタ６１２のソースまたはドレインの他方はノード６３７（電荷蓄積部）を介してトランジスタ６３５のゲートと電気的に接続されている。
トランジスタ６１２および／またはトランジスタ６３５として、上記実施の形態に示したトランジスタ１００および／またはトランジスタ２００などを用いてもよい。例えば、トランジスタ６１２としてトランジスタ２００を用いてもよい。また、例えば、トランジスタ６１２としてトランジスタ１００を用いてもよい。
また、トランジスタ６１２として、ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、オフ電流を極めて小さくすることができるため、容量素子６３３を小さくすることができる。または、図４０（Ｂ）に示す画素６４５のように、容量素子６３３を省略することができる。また、トランジスタ６１２としてＯＳトランジスタを用いると、ノード６３７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。トランジスタ６１２として、例えば上記実施の形態に開示したトランジスタなどを用いることができる。なお、トランジスタ６３５にＯＳトランジスタを用いてもよい。
光電変換素子６３８には、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。または、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、ＣｄＴｅ、ＣｄＺｎなどがある。
図４０（Ｃ）に示す画素６４５は、光電変換素子６３８としてフォトダイオードを用いる場合を示している。図４０（Ｃ）に示す画素６４５は、光電変換素子６３８、トランジスタ６１２、トランジスタ６３４、トランジスタ６３５、トランジスタ６３６、および容量素子６３３を有する。トランジスタ６１２のソースまたはドレインの一方は光電変換素子６３８のカソードと電気的に接続され、他方はノード６３７と電気的に接続されている。光電変換素子６３８のアノードは、配線６１１と電気的に接続されている。トランジスタ６３４のソースまたはドレインの一方はノード６３７と電気的に接続され、他方は配線６１８と電気的に接続されている。トランジスタ６３５のゲートはノード６３７と電気的に接続され、ソースまたはドレインの一方は配線６１９と電気的に接続され、他方はトランジスタ６３６のソースまたはドレインの一方と電気的に接続されている。トランジスタ６３６のソースまたはドレインの他方は配線６１８と電気的に接続されている。容量素子６３３の一方の電極はノード６３７と電気的に接続され、他方の電極は配線６１１と電気的に接続される。
トランジスタ６１２は転送トランジスタとして機能できる。トランジスタ６１２のゲートには、転送信号ＴＸが供給される。トランジスタ６３４はリセットトランジスタとして機能できる。トランジスタ６３４のゲートには、リセット信号ＲＳＴが供給される。トランジスタ６３５は増幅トランジスタとして機能できる。トランジスタ６３６は選択トランジスタとして機能できる。トランジスタ６３６のゲートには、選択信号ＳＥＬが供給される。また、配線６１８にＶＤＤが供給され、配線６１１にはＶＳＳが供給される。
次に、図４０（Ｃ）に示す画素６４５の動作について説明する。まず、トランジスタ６３４をオン状態にして、ノード６３７にＶＤＤを供給する（リセット動作）。その後、トランジスタ６３４をオフ状態にすると、ノード６３７にＶＤＤが保持される。次に、トランジスタ６１２をオン状態とすると、光電変換素子６３８の受光量に応じて、ノード６３７の電位が変化する（蓄積動作）。その後、トランジスタ６１２をオフ状態にすると、ノード６３７の電位が保持される。次に、トランジスタ６３６をオン状態とすると、ノード６３７の電位に応じた電位が配線６１９に出力される（選択動作）。配線６１９の電位を検出することで、光電変換素子６３８の受光量を知ることができる。
トランジスタ６１２およびトランジスタ６３４には、ＯＳトランジスタを用いることが好ましい。前述した通り、ＯＳトランジスタはオフ電流を極めて小さくすることができるため、容量素子６３３を小さくすることができる。または、容量素子６３３を省略することができる。また、トランジスタ６１２およびトランジスタ６３４としてＯＳトランジスタを用いると、ノード６３７の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像装置を実現することができる。
画素６４５の構造例を図４１に示す。図４１は画素６４５の断面図である。図４１に示す画素６４５は、基板４０１としてｎ型半導体を用いている。また、基板４０１中に光電変換素子６３８のｐ型半導体６２１が設けられている。また、基板４０１の一部が、光電変換素子６３８のｎ型半導体６２２として機能する。
また、トランジスタ６３５は基板４０１上に設けられている。トランジスタ６３５はｎチャネル型のトランジスタとして機能できる。また、基板４０１の一部にｐ型半導体のウェル６２０が設けられている。ウェル６２０はｐ型半導体６２１の形成と同様の方法で設けることができる。また、ウェル６２０とｐ型半導体６２１は同時に形成することができる。なお、トランジスタ６３５として、例えば上述したトランジスタ２８２を用いることができる。
また、光電変換素子６３８、およびトランジスタ６３５上に絶縁層６１３、絶縁層６１４、および絶縁層６１５が形成されている。絶縁層６１３、絶縁層６１４、および絶縁層６１５は、上述した他の絶縁層と同様の材料および方法により形成することができる。
また、絶縁層６１３乃至絶縁層６１５のｎ型半導体６２２と重なる領域に開口６２４が形成され、絶縁層６１３乃至絶縁層６１５のｐ型半導体６２１と重なる領域に開口６２５が形成されている。また、開口６２４および開口６２５中に、それぞれコンタクトプラグ６２６が形成されている。コンタクトプラグ６２６は上述したコンタクトプラグと同様に設けることができる。なお、開口６２４および開口６２５は、その数や配置に特段の制約は無い。よって、レイアウトの自由度が高い撮像装置を実現できる。
また、絶縁層６１５の上に、電極６４１、電極６４２、および電極６２９が形成されている。電極６４１は、開口６２４に設けられたコンタクトプラグ６２６を介してｎ型半導体６２２と電気的に接続されている。また、電極６２９は、開口６２５に設けられたコンタクトプラグ６２６を介してｐ型半導体６２１と電気的に接続されている。
また、電極６４１、電極６４２、および電極６２９を覆って絶縁層６２７が形成されている。絶縁層６２７は、絶縁層６１５と同様の材料および方法で形成することができる。また、絶縁層６２７表面にＣＭＰ処理を行ってもよい。ＣＭＰ処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。電極６４１、電極６４２、および電極６２９は、上述した他の電極と同様の材料および方法により形成することができる。
また、絶縁層６２７の上に絶縁層１０２および絶縁層１０３が形成され、絶縁層１０３の上に電極４１８、電極６４７、および電極６４３が形成されている。電極４１８は上記実施の形態で説明した配線１１８＿１に相当する。電極６４３は、絶縁層６２７、絶縁層１０２および絶縁層１０３に設けられた開口において、電極６４２と電気的に接続されている。電極６４７は、絶縁層６２７、絶縁層１０２および絶縁層１０３に設けられた開口において、電極６２９と電気的に接続されている。
電極４１８、電極６４７、および電極６４３は、上述した他の電極と同様の材料および方法により形成することができる。例えば、電極４１８、電極６４７、および電極６４３を配線１１８と同様の材料および方法により形成することができる。電極４１８、電極６４７、および電極６４３は、ダマシン法や、デュアルダマシン法などを用いて形成してもよい。なお、図４１では、電極４１８、電極６４７、および電極６４３を、複数の導電層の積層で形成する例を示している。
また、電極４１８、電極６４７、電極６４３、および絶縁層１０６上に、絶縁層１０７、絶縁層１０４、絶縁層１０８、絶縁層１１４、および絶縁層１１５が順に積層されている。トランジスタ６１２は絶縁層１０３と絶縁層１１５の間に形成されている。トランジスタ６１２として、上記実施の形態に示したトランジスタ１００やトランジスタ２００などを用いてもよい。図４１では、トランジスタ６１２としてトランジスタ１００を用いる例を示している。トランジスタ１００については、上記実施の形態で説明しているため、本実施の形態での詳細な説明は省略する。
また、絶縁層１１５の上に絶縁層４７７が形成され、絶縁層４７７の上に電極６４４および電極６３１が形成されている。また、電極６４４および電極６３１を覆って絶縁層６３９が形成されている。また、絶縁層６３９を介して電極６３１を覆う電極６３２が形成されている。電極６３１、絶縁層６３９、および電極６３２が互いに重なる領域が容量素子６３３として機能する。
電極６３１はトランジスタ６１２のソースまたはドレインの他方と電気的に接続されている。また、電極６３１は電極６４３と電気的に接続されている。電極６４４はトランジスタ６１２のソースまたはドレインの一方と電気的に接続されている。また、電極６４４は電極６４７と電気的に接続されている。また、電極６３２上に絶縁層４３７が形成されている。
〔変形例１〕
図４１とは異なる画素６４５の構成例を図４２に示す。
図４２に示す画素６４５は、基板４０１上にトランジスタ６３５とトランジスタ６３６が設けられている。トランジスタ６３５はｎチャネル型のトランジスタとして機能できる。トランジスタ６３６はｐチャネル型のトランジスタとして機能できる。トランジスタ６３５およびトランジスタ６３６は、素子分離層４１４により電気的に分離されている。なお、トランジスタ６３５として、例えば上述したトランジスタ２８２を用いることができる。トランジスタ６３６として、例えば上述したトランジスタ２８１を用いることができる。
絶縁層６１５の上に電極４１３ａ乃至電極４１３ｄが形成されている。電極４１３ａはトランジスタ６３５のソースまたはドレインの一方と電気的に接続され、電極４１３ｂはトランジスタ６３５のソースまたはドレインの他方と電気的に接続されている。電極４１３ｃは、トランジスタ６３５のゲートと電気的に接続されている。電極４１３ｂはトランジスタ６３６のソースまたはドレインの一方と電気的に接続され、電極４１３ｄはトランジスタ６３６のソースまたはドレインの他方と電気的に接続されている。電極４１３ａ乃至電極４１３ｄは、上述した他の電極と同様の材料および方法により形成することができる。
図４２に示す画素６４５は、絶縁層４３７上に光電変換素子６３８が設けられている。また、光電変換素子６３８上に絶縁層６１７が設けられ、絶縁層６１７上に電極４８８が設けられている。絶縁層６１７は、絶縁層４３７と同様の材料および方法で形成することができる。また、絶縁層１０３の形成を省略している。
図４２に示す光電変換素子６３８は、金属材料などで形成された電極６８６と透光性導電層６８２との間に光電変換層６８１を有する。図４２では、セレン系材料を光電変換層６８１に用いた形態を示している。セレン系材料を用いた光電変換素子６３８は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ現象により入射される光量に対する電子の増幅が大きい高感度のセンサとすることができる。また、セレン系材料は光吸収係数が高いため、光電変換層６８１を薄くしやすい利点を有する。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができる。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。
なお、光電変換層６８１は単層として図示しているが、セレン系材料の受光面側に正孔注入阻止層として酸化ガリウムまたは酸化セリウムなどを設け、電極６８６側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることもできる。
また、光電変換層６８１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であってもよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ現象が利用できる光電変換素子を形成することができる。
また、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができる。
透光性導電層６８２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層６８２は単層に限らず、異なる膜の積層であっても良い。また、図４２では、透光性導電層６８２と配線４８７が、電極４８８およびコンタクトプラグ４８９を介して電気的に接続する構成を図示しているが、透光性導電層６８２と配線４８７が直接接してもよい。
また、電極６８６および配線４８７などは、複数の導電層を積層した構成であってもよい。例えば、電極６８６を導電層６８６ａおよび導電層６８６ｂの二層とし、配線４８７を導電層４８７ａおよび導電層４８７ｂの二層とすることができる（図示せず。）。また、例えば、導電層６８６ａおよび導電層４８７ａを低抵抗の金属等を選択して形成し、導電層６８６ｂおよび導電層４８７ｂを光電変換層６８１とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層６８２と接触することにより電蝕を起こすことがある。そのような金属を導電層４８７ａに用いた場合でも導電層４８７ｂを介することによって電蝕を防止することができる。
導電層６８６ｂおよび導電層４８７ｂには、例えば、モリブデンやタングステンなどを用いることができる。また、導電層６８６ａおよび導電層４８７ａには、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、絶縁層６１７が多層である構成であってもよい。隔壁６７７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔壁６７７は、トランジスタ等に対する遮光のため、および／または１画素あたりの受光部の面積を確定するために黒色等に着色されていてもよい。
また、光電変換素子６３８には、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ型のダイオード素子などを用いてもよい。当該フォトダイオードは、ｎ型の半導体層、ｉ型の半導体層、およびｐ型の半導体層が順に積層された構成を有している。ｉ型の半導体層には非晶質シリコンを用いることが好ましい。また、ｐ型の半導体層およびｎ型の半導体層には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
なお、ｐｎ型やｐｉｎ型のダイオード素子は、ｐ型の半導体層が受光面となるように設けることが好ましい。ｐ型の半導体層を受光面とすることで、光電変換素子６３８の出力電流を高めることができる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子６３８は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製することができる。
＜半導体ウエハ、チップ＞
図４３（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置、ＣＰＵ、ＲＦタグ、または撮像装置などを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図４３（Ｂ）にチップ７１５の拡大図を示す。
また、分離領域７１３に導電層や半導体層を設けてもよい。分離領域７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
＜電子部品＞
チップ７１５を電子部品に適用する例について、図４４を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図４４（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
次に、基板７１１を複数のチップ７１５に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々リードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図４４（Ｂ）に示す。図４４（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図４４（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を示している。電子部品７５０は、チップ７１５を複数有していてもよい。
図４４（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
＜表示装置＞
次に、上述したトランジスタおよび／または半導体装置を用いることができる表示装置の一例を説明する。図４５（Ａ）は、表示装置５００の構成例を説明するブロック図である。
図４５（Ａ）に示す表示装置５００は、駆動回路５１１、駆動回路５２１ａ、駆動回路５２１ｂ、および表示領域５３１を有している。なお、駆動回路５１１、駆動回路５２１ａ、および駆動回路５２１ｂをまとめて「駆動回路」または「周辺駆動回路」という場合がある。
駆動回路５２１ａ、駆動回路５２１ｂは、例えば走査線駆動回路として機能できる。また、駆動回路５１１は、例えば信号線駆動回路として機能できる。なお、駆動回路５２１ａ、および駆動回路５２１ｂは、どちらか一方のみとしてもよい。また、表示領域５３１を挟んで駆動回路５１１と向き合う位置に、何らかの回路を設けてもよい。
また、図４５（Ａ）に例示する表示装置５００は、各々が略平行に配設され、且つ、駆動回路５２１ａ、および／または駆動回路５２１ｂによって電位が制御されるｐ本の配線５３５と、各々が略平行に配設され、且つ、駆動回路５１１によって電位が制御されるｑ本の配線５３６（ｐ、ｑは共に１以上の整数。）と、を有する。さらに、表示領域５３１はマトリクス状に配設された複数の画素５３２を有する。画素５３２は、画素回路５３４および表示素子を有する。
また、３つの画素５３２を１つの画素として機能させることで、フルカラー表示を実現することができる。３つの画素５３２は、それぞれが赤色光、緑色光、または青色光の、透過率、反射率、または発光光量などを制御する。なお、３つの画素５３２で制御する光の色は赤、緑、青の組み合わせに限らず、黄、シアン、マゼンタであってもよい。
また、赤色光、緑色光、青色光を制御する画素に、白色光を制御する画素５３２を加えて、４つの画素５３２をまとめて１つの画素として機能させてもよい。白色光を制御する画素５３２を加えることで、表示領域の輝度を高めることができる。また、１つの画素として機能させる画素５３２を増やし、赤、緑、青、黄、シアン、およびマゼンタを適宜組み合わせて用いることにより、再現可能な色域を広げることができる。
画素を１９２０×１０８０のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、「２Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を３８４０×２１６０のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、「４Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。また、例えば、画素を７６８０×４３２０のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、「８Ｋ」などとも言われる。）の解像度で表示可能な表示装置５００を実現することができる。画素を増やすことで、１６Ｋや３２Ｋの解像度で表示可能な表示装置５００を実現することも可能である。
ｇ行目の配線５３５＿ｇ（ｇは１以上ｐ以下の自然数。）は、表示領域５３１においてｐ行ｑ列（ｐ、ｑは、ともに１以上の自然数。）に配設された複数の画素５３２のうち、ｇ行に配設されたｑ個の画素５３２と電気的に接続される。また、ｈ列目の配線５３６＿ｈ（ｈは１以上ｑ以下の自然数。）は、ｐ行ｑ列に配設された画素５３２のうち、ｈ列に配設されたｐ個の画素５３２に電気的に接続される。
〔表示素子〕
表示装置５００は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機ＥＬ素子、無機ＥＬ素子、または、有機物及び無機物を含むＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ（登録商標）、ＩＭＯＤ（インターフェロメトリック・モジュレーション）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子、など、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。また、表示素子として量子ドットを用いてもよい。
ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。表示装置はプラズマディスプレイパネル（ＰＤＰ）であってもよい。表示装置は網膜走査型の投影装置であってもよい。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ＬＥＤを用いる場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設けてもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤで成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ半導体層は、スパッタ法で成膜することも可能である。
図４５（Ｂ）、図４５（Ｃ）、図４６（Ａ）、および図４６（Ｂ）は、画素５３２に用いることができる回路構成例を示している。
〔発光表示装置用画素回路の一例〕
図４５（Ｂ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、トランジスタ４６８と、トランジスタ４６４と、を有する。また、図４５（Ｂ）に示す画素回路５３４は、表示素子として機能できる発光素子４６９と電気的に接続されている。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４にＯＳトランジスタを用いることができる。特に、トランジスタ４６１にＯＳトランジスタを用いることが好ましい。
トランジスタ４６１のソース電極およびドレイン電極の一方は、配線５３６＿ｈに電気的に接続される。さらに、トランジスタ４６１のゲート電極は、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。
トランジスタ４６１は、ビデオ信号のノード４６５への書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、ノード４６５に電気的に接続され、他方は、ノード４６７に電気的に接続される。また、トランジスタ４６１のソース電極およびドレイン電極の他方は、ノード４６５に電気的に接続される。
容量素子４６３は、ノード４６５に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ４６８のソース電極およびドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６８のゲート電極は、ノード４６５に電気的に接続される。
トランジスタ４６４のソース電極およびドレイン電極の一方は、電位供給線Ｖ０に電気的に接続され、他方はノード４６７に電気的に接続される。さらに、トランジスタ４６４のゲート電極は、配線５３５＿ｇに電気的に接続される。
発光素子４６９のアノードまたはカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、ノード４６７に電気的に接続される。
発光素子４６９としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子４６９としては、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。
例えば、電位供給線ＶＬ＿ａまたは電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
図４５（Ｂ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および／または駆動回路５２１ｂにより各行の画素５３２を順次選択し、トランジスタ４６１、およびトランジスタ４６４をオン状態にしてビデオ信号をノード４６５に書き込む。
ノード４６５にデータが書き込まれた画素５３２は、トランジスタ４６１、およびトランジスタ４６４がオフ状態になることで保持状態になる。さらに、ノード４６５に書き込まれたデータの電位に応じてトランジスタ４６８のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子４６９は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、図４６（Ａ）に示すように、トランジスタ４６１、トランジスタ４６４、およびトランジスタ４６８として、バックゲートを有するトランジスタを用いてもよい。図４６（Ａ）に示すトランジスタ４６１、およびトランジスタ４６４は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。また、トランジスタ４６８はバックゲートがノード４６７と電気的に接続されている。よって、バックゲートがノード４６７と常に同じ電位となる。
トランジスタ４６１、トランジスタ４６８、およびトランジスタ４６４の少なくとも一つに、上述したトランジスタ１００またはトランジスタ２００を用いることができる。
〔液晶表示装置用画素回路の一例〕
図４５（Ｃ）に示す画素回路５３４は、トランジスタ４６１と、容量素子４６３と、を有する。また、図４５（Ｃ）に示す画素回路５３４は、表示素子として機能できる液晶素子４６２と電気的に接続されている。トランジスタ４６１にＯＳトランジスタを用いることが好ましい。
液晶素子４６２の一対の電極の一方の電位は、画素回路５３４の仕様に応じて適宜設定される。例えば、液晶素子４６２の一対の電極の一方に、共通の電位（コモン電位）を与えてもよいし、容量線ＣＬと同電位としてもよい。また、液晶素子４６２の一対の電極の一方に、画素５３２毎に異なる電位を与えてもよい。液晶素子４６２の一対の電極の他方はノード４６６に電気的に接続されている。液晶素子４６２は、ノード４６６に書き込まれるデータにより配向状態が設定される。
液晶素子４６２を備える表示装置の駆動方法としては、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子およびその駆動方式として様々なものを用いることができる。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、かつ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
ｇ行ｈ列目の画素回路５３４において、トランジスタ４６１のソース電極およびドレイン電極の一方は、配線５３６＿ｈに電気的に接続され、他方はノード４６６に電気的に接続される。トランジスタ４６１のゲート電極は、配線５３５＿ｇに電気的に接続される。配線５３６＿ｈからはビデオ信号が供給される。トランジスタ４６１は、ノード４６６へのビデオ信号の書き込みを制御する機能を有する。
容量素子４６３の一対の電極の一方は、特定の電位が供給される配線（以下、容量線ＣＬ）に電気的に接続され、他方は、ノード４６６に電気的に接続される。なお、容量線ＣＬの電位の値は、画素回路５３４の仕様に応じて適宜設定される。容量素子４６３は、ノード４６６に書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図４５（Ｃ）の画素回路５３４を有する表示装置５００では、駆動回路５２１ａ、および／または駆動回路５２１ｂにより各行の画素回路５３４を順次選択し、トランジスタ４６１をオン状態にしてノード４６６にビデオ信号を書き込む。
ノード４６６にビデオ信号が書き込まれた画素回路５３４は、トランジスタ４６１がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、表示領域５３１に画像を表示できる。
また、図４６（Ｂ）に示すように、トランジスタ４６１にバックゲートを有するトランジスタを用いてもよい。図４６（Ｂ）に示すトランジスタ４６１は、ゲートがバックゲートと電気的に接続されている。よって、ゲートとバックゲートが常に同じ電位となる。
〔周辺回路の構成例〕
図４７（Ａ）に駆動回路５１１の構成例を示す。駆動回路５１１は、シフトレジスタ５１２、ラッチ回路５１３、およびバッファ５１４を有する。また、図４７（Ｂ）に駆動回路５２１ａの構成例を示す。駆動回路５２１ａは、シフトレジスタ５２２、およびバッファ５２３を有する。駆動回路５２１ｂも駆動回路５２１ａと同様の構成とすることができる。
シフトレジスタ５１２およびシフトレジスタ５２２にはスタートパルスＳＰ、クロック信号ＣＬＫなどが入力される。
〔表示装置の構成例〕
上記実施の形態に示したトランジスタを用いて、シフトレジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成して、システムオンパネルを形成することができる。
本実施の形態では、液晶素子を用いた表示装置の構成例と、ＥＬ素子を用いた表示装置の構成例について説明する。図４８（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４８（Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３、および走査線駆動回路４００４が実装されている。また、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８ａ（ＦＰＣ：Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、ＦＰＣ４０１８ｂから供給されている。
図４８（Ｂ）および図４８（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図４８（Ｂ）および図４８（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路４００３が実装されている。図４８（Ｂ）および図４８（Ｃ）においては、信号線駆動回路４００３、走査線駆動回路４００４、または画素部４００２に与えられる各種信号および電位は、ＦＰＣ４０１８から供給されている。
また図４８（Ｂ）および図４８（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）などを用いることができる。図４８（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４８（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり、図４８（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
また第１の基板上に設けられた画素部および走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図４９（Ａ）および図４９（Ｂ）は、図４８（Ｂ）中でＮ１−Ｎ２の鎖線で示した部位の断面構成を示す断面図である。図４９（Ａ）および図４９（Ｂ）に示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、トランジスタを複数有しており、図４９（Ａ）および図４９（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図４９（Ａ）では、トランジスタ４０１０およびトランジスタ４０１１上に、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０が設けられ、図４９（Ｂ）では、絶縁層４１１２の上に隔壁４５１０が形成されている。
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に形成された電極４０１７を有し、電極４０１７上に絶縁層４１０３が形成されている。電極４０１７はバックゲート電極として機能することができる。
トランジスタ４０１０およびトランジスタ４０１１は、上記実施の形態で示したトランジスタを用いることができる。トランジスタ４０１０およびトランジスタ４０１１としてＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図４９（Ａ）および図４９（Ｂ）で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
また、ＯＳトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、ＯＳトランジスタは、比較的高い電界効果移動度を得ることも可能であるため、高速駆動が可能である。よって、表示装置の駆動回路部や画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能であるため、表示装置の部品点数を削減することができる。
また、図４９（Ａ）および図４９（Ｂ）に示す表示装置は、容量素子４０２０を有する。容量素子４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極と、バックゲート電極と同じ工程で形成された電極と、を有する。それぞれの電極は、絶縁層４１０３を介して重なっている。
一般に、表示装置の画素部に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素部にＯＳトランジスタを用いることにより、容量素子の容量を、液晶容量に対して１／３以下、さらには１／５以下とすることができる。ＯＳトランジスタを用いることにより、容量素子の形成を省略することもできる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続する。図４９（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図４９（Ａ）において、表示素子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子（「ＥＬ素子」ともいう。）を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬ素子の閾値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図４９（Ｂ）は、表示素子として発光素子を用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子４５１３から取り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したシフトレジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、表示装置の信頼性をさらに高めることができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
＜表示モジュール＞
上述したトランジスタを使用した半導体装置の一例として、表示モジュールについて説明する。図５０に示す表示モジュール６０００は、上部カバー６００１と下部カバー６００２との間に、ＦＰＣ６００３に接続されたタッチセンサ６００４、ＦＰＣ６００５に接続された表示パネル６００６、バックライトユニット６００７、フレーム６００９、プリント基板６０１０、バッテリ６０１１を有する。なお、バックライトユニット６００７、バッテリ６０１１、タッチセンサ６００４などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、タッチセンサ６００４、表示パネル６００６、プリント基板６０１０に実装された集積回路などに用いることができる。例えば、表示パネル６００６に前述した表示装置を用いることができる。
上部カバー６００１および下部カバー６００２は、タッチセンサ６００４や表示パネル６００６などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ６００４は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル６００６に重畳して用いることができる。表示パネル６００６にタッチセンサの機能を付加することも可能である。例えば、表示パネル６００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル６００６の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。また、タッチセンサ６００４を設ける必要が無い場合は、タッチセンサ６００４を省略することができる。
バックライトユニット６００７は、光源６００８を有する。光源６００８をバックライトユニット６００７の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル６００６に発光表示装置などを用いる場合は、バックライトユニット６００７を省略することができる。
フレーム６００９は、表示パネル６００６の保護機能の他、プリント基板６０１０側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム６００９は、放熱板としての機能を有していてもよい。
プリント基板６０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ６０１１であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ６０１１を省略することができる。
また、表示モジュール６０００に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態３）
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図５１に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
本発明の一態様に係る半導体装置を用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソーなどの工具、煙感知器、透析装置などの医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置などの産業機器が挙げられる。
また、蓄電装置からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
図５１に、電子機器の一例を示す。図５１において、表示装置８０００は、本発明の一態様に係る半導体装置８００４を用いた電子機器の一例である。具体的に、表示装置８０００は、ＴＶ放送受信用の表示装置に相当し、筐体８００１、表示部８００２、スピーカ部８００３、半導体装置８００４、蓄電装置８００５などを有する。本発明の一態様に係る半導体装置８００４は、筐体８００１の内部に設けられている。半導体装置８００４により、制御情報や、制御プログラムなどを保持することができる。また、表示装置８０００は、商用電源から電力の供給を受けることもできるし、蓄電装置８００５に蓄積された電力を用いることもできる。
表示部８００２には、液晶表示装置、有機ＥＬ素子などの発光素子を各画素に備えた発光表示装置、電気泳動表示装置、ＤＭＤ（Ｄｉｇｉｔａｌ Ｍｉｃｒｏｍｉｒｒｏｒ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの表示装置を用いることができる。
なお、表示装置には、ＴＶ放送受信用の他、パーソナルコンピュータ用、広告表示用など、全ての情報表示用表示装置が含まれる。
図５１において、据え付け型の照明装置８１００は、本発明の一態様に係る半導体装置８１０３を用いた電子機器の一例である。具体的に、照明装置８１００は、筐体８１０１、光源８１０２、半導体装置８１０３、蓄電装置８１０５などを有する。図５１では、半導体装置８１０３が、筐体８１０１及び光源８１０２が据え付けられた天井８１０４の内部に設けられている場合を例示しているが、半導体装置８１０３は、筐体８１０１の内部に設けられていても良い。半導体装置８１０３により、光源８１０２の発光輝度などの情報や、制御プログラムなどを保持することができる。また、照明装置８１００は、商用電源から電力の供給を受けることもできるし、蓄電装置に蓄積された電力を用いることもできる。
なお、図５１では天井８１０４に設けられた据え付け型の照明装置８１００を例示しているが、本発明の一態様に係る半導体装置は、天井８１０４以外、例えば側壁８４０５、床８４０６、窓８４０７などに設けられた据え付け型の照明装置に用いることもできるし、卓上型の照明装置などに用いることもできる。
また、光源８１０２には、電力を利用して人工的に光を得る人工光源を用いることができる。具体的には、白熱電球、蛍光灯などの放電ランプ、ＬＥＤや有機ＥＬ素子などの発光素子が、上記人工光源の一例として挙げられる。
図５１において、室内機８２００及び室外機８２０４を有するエアコンディショナーは、本発明の一態様に係る半導体装置８２０３を用いた電子機器の一例である。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、半導体装置８２０３、蓄電装置８２０５などを有する。図５１では、半導体装置８２０３が、室内機８２００に設けられている場合を例示しているが、半導体装置８２０３は室外機８２０４に設けられていても良い。或いは、室内機８２００と室外機８２０４の両方に、半導体装置８２０３が設けられていても良い。半導体装置８２０３により、エアコンディショナーの制御情報や、制御プログラムなどを保持することができる。また、エアコンディショナーは、商用電源から電力の供給を受けることもできるし、蓄電装置８２０５に蓄積された電力を用いることもできる。
なお、図５１では、室内機と室外機で構成されるセパレート型のエアコンディショナーを例示しているが、室内機の機能と室外機の機能とを１つの筐体に有する一体型のエアコンディショナーに、本発明の一態様に係る半導体装置を用いることもできる。
図５１において、電気冷凍冷蔵庫８３００は、本発明の一態様に係る半導体装置８３０４を用いた電子機器の一例である。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、半導体装置８３０４、蓄電装置８３０５などを有する。図５１では、蓄電装置８３０５が、筐体８３０１の内部に設けられている。半導体装置８３０４により、電気冷凍冷蔵庫８３００の制御情報や、制御プログラムなどを保持することができる。また、電気冷凍冷蔵庫８３００は、商用電源から電力の供給を受けることもできるし、蓄電装置８３０５に蓄積された電力を用いることもできる。
図５２（Ａ）に示す携帯型ゲーム機２９００は、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロホン２９０５、スピーカ２９０６、操作スイッチ２９０７等を有する。また、携帯型ゲーム機２９００は、筐体２９０１の内側にアンテナ、バッテリなどを備える。なお、図５２（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、表示部の数は、これに限定されない。表示部２９０３は、入力装置としてタッチスクリーンが設けられており、スタイラス２９０８等により操作可能となっている。
図５２（Ｂ）に示す情報端末２９１０は、筐体２９１１に、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図５２（Ｃ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図５２（Ｄ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図５２（Ｅ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図５２（Ｆ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図５２（Ｇ）は、自動車の一例を示す外観図である。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した電子機器の制御情報や、制御プログラムなどを長期間保持することができる。本発明の一態様に係る半導体装置を用いることで、信頼性の高い電子機器を実現することができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、酸化物半導体の構造について説明する。酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図５５（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図５５（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図５５（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図５５（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図５５（Ｅ）に示す。図５５（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図５５（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図５５（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図５６（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図５６（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
また、図５６（Ｂ）および図５６（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図５６（Ｄ）および図５６（Ｅ）は、それぞれ図５６（Ｂ）および図５６（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図５６（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図５６（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図５６（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもできる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図５７（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図５７（Ｂ）に示す。図５７（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図５７（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
図５７（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
図５８に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図５８（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５８（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図５８（Ａ）および図５８（Ｂ）より、ａ−ｌｉｋｅ ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図５９は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図５９より、ａ−ｌｉｋｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図５９より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図５９より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、ＯＳトランジスタを考える。ＯＳトランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好ましい。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわずかに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図６０を用いて、ＯＳトランジスタの信頼性が向上する理由について説明する。図６０は、ＯＳトランジスタにおけるエネルギーバンドを説明する図である。
図６０において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体を、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図６０は、ゲート電極と、ゲート絶縁膜と、酸化物半導体と、酸化物半導体に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
また、図６０において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体にＩｎ−Ｇａ−Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯下端から約３．１ｅＶ離れた位置に形成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）はゲート絶縁膜の伝導帯下端から約３．６ｅＶ離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）は低くなる。また、図６０中の白丸は電子（キャリア）を表し、図６０中のＸは酸化シリコン膜中の欠陥準位を表す。
図６０に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体を用いると、ゲート絶縁膜と酸化物半導体との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体を用いると、ゲート絶縁膜と酸化物半導体との界面近傍において、ゲート絶縁膜の伝導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位（図６０中Ｘ）も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と、酸化物半導体のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる、例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、スパッタリング用ターゲットを設置することが可能な成膜室を有する成膜装置（スパッタリング装置）について説明する。本実施の形態に示す成膜装置は、平行平板型のスパッタリング装置や、対向ターゲット式のスパッタリング装置などに用いることができる。
対向ターゲット式のスパッタリング装置を用いた成膜では、被形成面へのダメージが小さくできるため、結晶性の高い膜を得やすい。即ち、ＣＡＡＣ−ＯＳなどの成膜には、対向ターゲット式のスパッタリング装置を用いることが好ましい場合がある。
なお、平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（Ｐａｒａｌｌｅｌ Ｅｌｅｃｔｒｏｄｅ Ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。また、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｓｐｕｔｔｅｒｉｎｇ）と呼ぶこともできる。
まず、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図６１および図６２を用いて説明する。
図６１は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している。成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと、を有する。なお、成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃは、後述する成膜室の構成を参酌することができる。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２および搬送室２７０４は、搬送ロボット２７６３を有し、基板を搬送することができる。
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図６１に示す成膜装置２７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図６２に示す。
図６２（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加熱室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している。なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。真空ポンプ２７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７８１と接続される。なお、マスフローコントローラ２７８０および精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各室へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ２７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで、搬送室２７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ程度）まではクライオポンプ２７７１を用いて排気される。
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図６２（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａの断面を示している。
ここで、図６２（Ｂ）および図６３を用いて、成膜室（スパッタリング室）の詳細について説明する。図６３（Ａ）は成膜室２７０６ｂ内の様子を示す図である。成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６６ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネットユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電源２７９１ａと、電源２７９１ｂと、を有する。ターゲット２７６６ａはバッキングプレート２７８９ａに設けられている（図６２（Ｂ）に図示せず。）。また、ターゲット２７６６ｂはバッキングプレート２７８９ｂに設けられている（図６２（Ｂ）に図示せず。）。また、ターゲット２７６６ａには電源２７９１ａが電気的に接続され、ターゲット２７６６ｂには電源２７９１ｂが電気的に接続されている。マグネットユニット２７９０ａは、バッキングプレート２７８９ａを介してターゲット２７６６ａの背面に配置される。また、マグネットユニット２７９０ｂは、バッキングプレート２７８９ｂを介してターゲット２７６６ｂの背面に配置される。ターゲットシールド２７６７ａおよびターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａおよびターゲット２７６６ｂの端部を囲うように配置される。
電源２７９１ａおよび電源２７９１ｂとしては、ＲＦ電源、ＤＣ電源、またはＡＣ電源などを用いることができる。なお、電源２７９１ａと電源２７９１ｂで異なる種類の電源を用いてもよい。
図６３（Ｂ）および図６３（Ｃ）は、図６３（Ａ）の一点鎖線Ａ−Ｂ間におけるプラズマ２７８８の電位分布を示している。図６３（Ｂ）に示す電位分布は、バッキングプレート２７８９ａに高電位を印加し、バッキングプレート２７８９ｂに低電位を印加した状態を示す。即ち、ターゲット２７６６ｂに向けて陽イオンが加速される。図６３（Ｃ）に示す電位分布は、バッキングプレート２７８９ａに低電位を印加し、バッキングプレート２７８９ｂに高電位を印加した状態を示す。即ち、ターゲット２７６６ａに向けて陽イオンが加速される。本発明の一態様における酸化物半導体の成膜は、図６３（Ｂ）と、図６３（Ｃ）と、の状態を交互に入れ替わるようにして行えばよい。
基板ホルダ２７６８には、基板２７６９が支持されている。基板ホルダ２７６８はＧＮＤに接続されていることが好ましい。また、基板ホルダ２７６８はフローティングの状態であってもよい。基板ホルダ２７６８は、可動部材２７８４を介して成膜室２７０６ｂに固定される。可動部材２７８４によって、基板ホルダ２７６８を、ターゲット２７６６ａとターゲット２７６６ｂに挟まれた領域（「ターゲット間領域」ともいう。）まで移動させることができる。
例えば、基板２７６９を支持した基板ホルダ２７６８をターゲット間領域に配置することによって、プラズマによる損傷を低減できる場合がある。特にプラズマ２７８８中における陽光柱の領域に、基板ホルダ２７６８および基板２７６９が入るように配置することが好ましい。プラズマ２７８８中の陽光柱の領域は、図６３（Ｂ）および図６３（Ｃ）に示す電位分布において、Ａ−Ｂ間の中間付近にある、電位分布の勾配が小さい領域である。つまり、プラズマ２７８８における陽光柱の領域に基板２７６９を配置することによって、プラズマ２７８８中の強電界領域に基板２７６９が曝されないため、プラズマ２７８８による損傷が低減される。
また、基板ホルダ２７６８および基板２７６９は、プラズマ２７８８の外側に配置されていてもよい。基板２７６９の表面がプラズマ２７８８の強電界領域に曝されないことによって、プラズマ２７８８による損傷を低減することができる。ただし、プラズマ２７８８から基板２７６９を離すほど、ターゲット２７６６ａおよびターゲット２７６６ｂの使用効率が低くなってしまう。
また、基板ホルダ２７６８は、基板２７６９を保持する基板保持機構や、基板２７６９を背面から加熱するヒーター等を備えていてもよい。
また、ターゲットシールド２７６７ａによって、ターゲット２７６６ａからスパッタリングされる粒子が不要な領域に堆積することを抑制できる。また、ターゲットシールド２７６７ｂによって、ターゲット２７６６ｂからスパッタリングされる粒子が不要な領域に堆積することを抑制できる。ターゲットシールド２７６７ａおよびターゲットシールド２７６７ｂは、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理を行う、またはターゲットシールド２７６７ａおよびターゲットシールド２７６７ｂの表面に凹凸を設けてもよい。
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２７８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精製機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入されるガスを４０℃以上４００℃以下に加熱することができる。なお、ガス加熱機構２７８２、マスフローコントローラ２７８０、および精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室２７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２および真空ポンプ２７７０と接続される。
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ２７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタンサブリメーションポンプを用いることで、さらに高真空とすることができる場合がある。また、クライオポンプやターボ分子ポンプに替えてイオンポンプを用いることでもさらに高真空とすることができる場合がある。
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用いて行うと好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図６２（Ｂ）に示す搬送室２７０４、およびロードロック室２７０３ａと、図６２（Ｃ）に示す大気側基板搬送室２７０２、および大気側基板供給室２７０１の詳細について以下説明を行う。なお、図６２（Ｃ）は、大気側基板搬送室２７０２、および大気側基板供給室２７０１の断面を示している。
図６２（Ｂ）に示す搬送室２７０４については、図６２（Ａ）に示す搬送室２７０４の記載を参照する。
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック室２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧力が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７６３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７０３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボット２７６３が基板受け渡しステージ２７５２から基板を受け取る。
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、およびクライオポンプ２７７１と接続されている。真空ポンプ２７７０、およびクライオポンプ２７７１の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図６１に示すアンロードロック室２７０３ｂは、ロードロック室２７０３ａと同様の構成とすることができる。
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３により、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室２７０２、および大気側基板供給室２７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルの混入を抑制するための機構を設けてもよい。
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポート２７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや、バッキングプレートとターゲットとの接合に用いているボンディング材の金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物を得ることができる。
上述した成膜装置を用いることで、水素濃度が、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、窒素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、炭素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、ＴＤＳによるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
以上の成膜装置を用いることで、酸化物半導体への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体に接する膜を成膜することで、酸化物半導体に接する膜から酸化物半導体へ不純物が混入することを抑制できる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
１００ トランジスタ
１０１ 基板
１０２ 絶縁層
１０３ 絶縁層
１０４ 絶縁層
１０５ 電極
１０６ 絶縁層
１０７ 絶縁層
１０８ 絶縁層
１０９ 半導体層
１１０ 電極
１１１ 絶縁層
１１２ 電極
１１３ 絶縁層
１１４ 絶縁層
１１５ 絶縁層
１１６ 電極
１１７ 電極
１１８ 配線
１１９ 絶縁層
１２９ 層
１３１ 部位
１３２ 部位
１３３ 部位
１７１ 開口
１７４ 導電層
１７５ 導電層
１７６ 絶縁層
１７７ 導電層
１７８ 電極
１８３ 開口
１８５ 導電層
１８６ 層
１８７ 層
１８８ 導電層
１９２ 開口
２００ トランジスタ
２２０ ウェル
２４０ 容量素子
２４１ 電極
２４２ 絶縁層
２４３ 電極
２４４ 電極
２４５ 電極
２５２ 配線
２５３ 配線
２５４ 配線
２５５ 配線
２５６ 配線
２５７ ノード
２５８ 容量素子
２５９ 配線
２６２ トランジスタ
２６３ トランジスタ
２６４ 配線

Claims (9)

  1. 第１乃至第４の電極と、第１乃至第３の半導体層と、第１および第２の層と、第１乃至第３の絶縁層と、第１の配線と、を有する第１のトランジスタと、前記第２の絶縁層と、第４の絶縁層と、第４の半導体層と、第５乃至第７の電極と、を有する第２のトランジスタと、を備える半導体装置であって、
    前記第１の絶縁層は、前記第１の配線と重なる領域を有し、
    前記第１の電極は、前記第１の配線と重なる領域を有し、
    前記第２の絶縁層は、前記第１の電極と重なる領域と、前記第１の絶縁層と重なる領域と、を有し、
    前記第１の半導体層は前記第２の絶縁層と重なる領域を有し、
    前記第２の半導体層は前記第１の半導体層と重なる領域を有し、
    前記第２の半導体層は、第１乃至第３の領域を有し、
    前記第３の領域は、前記第１の領域と前記第２の領域に挟まれ、
    前記第２の電極は、前記第１の領域と重なる領域を有し、
    前記第１の領域と重なる領域において、前記第１の層は、前記第２の電極と重なる領域を有し、
    前記第３の電極は、前記第２の領域と重なる領域を有し、
    前記第２の領域と重なる領域において、前記第２の層は、前記第３の電極と重なる領域を有し、
    前記第３の半導体層は、前記第１の層と重なる領域と、前記第２の層と重なる領域と、前記第３の領域と重なる領域と、を有し、
    前記第３の領域と重なる領域において、前記第４の電極は、前記第３の絶縁層を介して前記第３の領域と重なる領域を有し、
    前記第４の半導体層は前記第２の絶縁層と重なる領域を有し、
    前記第４の絶縁層は、前記第４の半導体層と重なる領域を有し、
    前記第４の半導体層は、第４乃至第６の領域を有し、
    前記第６の領域は、前記第４の領域と前記第５の領域に挟まれ、
    前記第４の領域と重なる領域において、前記第５の電極は、前記第４の半導体層および前記第４の絶縁層を貫通し、
    前記第５の電極は、前記第４の半導体層と電気的に接続する領域を有し、
    前記第５の領域と重なる領域において、前記第６の電極は、前記第４の半導体層および前記第４の絶縁層を貫通し、
    前記第６の電極は、前記第４の半導体層と電気的に接続する領域を有し、
    前記第７の電極は、前記第４の絶縁層を介して前記第６の領域と重なる領域を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１乃至前記第４の半導体層は酸化物半導体を含むことを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第１および前記第２の層は、酸化物半導体を含むことを特徴とする半導体装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第３の絶縁層及び前記第４の絶縁層はゲート絶縁層として機能できることを特徴とする半導体装置。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第３の領域にチャネルが形成され、
    前記第６の領域にチャネルが形成されることを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第１の絶縁層または前記第２の絶縁層の少なくとも一方は、
    過剰酸素を含むことを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第１の電極と前記第４の電極を同電位としたときの、
    前記第１のトランジスタのしきい値電圧は、前記第２のトランジスタのしきい値電圧よりも小さいことを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記第４の半導体層の電子親和力は、前記第２の半導体層の電子親和力よりも小さいことを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一項に記載の半導体装置と、
    アンテナ、バッテリ、操作スイッチ、マイク、または、スピーカと、
    を有することを特徴とする電子機器。
JP2017056832A 2016-03-25 2017-03-23 半導体装置、及び電子機器 Active JP6969881B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016061869 2016-03-25
JP2016061869 2016-03-25

Publications (2)

Publication Number Publication Date
JP2017183718A JP2017183718A (ja) 2017-10-05
JP6969881B2 true JP6969881B2 (ja) 2021-11-24

Family

ID=59897319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017056832A Active JP6969881B2 (ja) 2016-03-25 2017-03-23 半導体装置、及び電子機器

Country Status (2)

Country Link
US (1) US10096720B2 (ja)
JP (1) JP6969881B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
US10685983B2 (en) 2016-11-11 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10295875B2 (en) * 2017-05-12 2019-05-21 A.U. Vista, Inc. TFT array having conducting lines with low resistance
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
US11676547B2 (en) * 2017-07-07 2023-06-13 Semiconductor Energy Laboratory Co., Ltd. Display system and operation method of the display system
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers
WO2019130162A1 (ja) * 2017-12-27 2019-07-04 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020170065A1 (ja) * 2019-02-22 2020-08-27 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び金属酸化物膜の評価方法

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102867855B (zh) 2004-03-12 2015-07-15 独立行政法人科学技术振兴机构 薄膜晶体管及其制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101809105B1 (ko) 2010-08-06 2017-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 집적 회로
US8946066B2 (en) * 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9349849B2 (en) * 2012-03-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9076825B2 (en) 2013-01-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102290247B1 (ko) 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102222344B1 (ko) * 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230065379A (ko) * 2013-12-27 2023-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9401432B2 (en) * 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP6545976B2 (ja) * 2014-03-07 2019-07-17 株式会社半導体エネルギー研究所 半導体装置
TWI686899B (zh) * 2014-05-02 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、觸控感測器、顯示裝置

Also Published As

Publication number Publication date
US20170278973A1 (en) 2017-09-28
JP2017183718A (ja) 2017-10-05
US10096720B2 (en) 2018-10-09

Similar Documents

Publication Publication Date Title
JP6894718B2 (ja) 半導体装置、電子機器、半導体ウエハ
JP6839991B2 (ja) 半導体装置
JP7044836B2 (ja) トランジスタ
JP6887243B2 (ja) トランジスタ、半導体装置、電子機器及び半導ウエハ
JP7059423B2 (ja) 半導体装置
JP6969881B2 (ja) 半導体装置、及び電子機器
US9882064B2 (en) Transistor and electronic device
KR102220279B1 (ko) 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9953695B2 (en) Semiconductor device, electronic device, and semiconductor wafer
US10050152B2 (en) Transistor, semiconductor device, and electronic device
JP2022062195A (ja) 半導体装置
JP2016167590A (ja) トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211028

R150 Certificate of patent or registration of utility model

Ref document number: 6969881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150