JP7245371B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7245371B2
JP7245371B2 JP2022010855A JP2022010855A JP7245371B2 JP 7245371 B2 JP7245371 B2 JP 7245371B2 JP 2022010855 A JP2022010855 A JP 2022010855A JP 2022010855 A JP2022010855 A JP 2022010855A JP 7245371 B2 JP7245371 B2 JP 7245371B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
region
transistor
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022010855A
Other languages
English (en)
Other versions
JP2022044769A (ja
Inventor
舜平 山崎
佑太 遠藤
修平 長塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022044769A publication Critical patent/JP2022044769A/ja
Priority to JP2023037204A priority Critical patent/JP2023060332A/ja
Application granted granted Critical
Publication of JP7245371B2 publication Critical patent/JP7245371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発
明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置
は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装
置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機
器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。
近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。Ｃ
ＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメ
モリ）を有し、接続端子である電極が形成された半導体素子の集合体である。
ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント
配線板に実装され、様々な電子機器の部品の一つとして用いられる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する
技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装
置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能
な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸
化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小
さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低
いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）
。
また、トランジスタのキャリア移動度の向上を目的として、電子親和力（または伝導帯下
端準位）が異なる酸化物半導体層を積層させる技術が開示されている（特許文献２及び特
許文献３参照）。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した
集積回路の要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求め
られている。
ここで、酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の
酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、
特に、Ｉｎ－Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯとも呼ぶ。）に関する研究が盛んに行わ
れている。
ＩＧＺＯに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、ＣＡ
ＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａ
ｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出された（非特許文献１乃至非特許文献３参照。
）。非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いて
トランジスタを作製する技術も開示されている。さらに、ＣＡＡＣ構造およびｎｃ構造よ
りも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献４およ
び非特許文献５に示されている。
さらに、ＩＧＺＯを活性層として用いたトランジスタは極めて低いオフ電流を持ち（非特
許文献６参照。）、その特性を利用したＬＳＩおよびディスプレイが報告されている（非
特許文献７および非特許文献８参照。）。
特開２０１２－２５７１８７号公報 特開２０１１－１２４３６０号公報 特開２０１１－１３８９３４号公報
Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐ．１８３－１８６ Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０ Ｓ． Ｉｔｏ ｅｔ ａｌ．， "Ｔｈｅ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＡＭ－ＦＰＤ’１３ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１３， ｐ．１５１－１５４ Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "ＥＣＳ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ"， ２０１４， ｖｏｌｕｍｅ ３， ｉｓｓｕｅ ９， ｐ．Ｑ３０１２－Ｑ３０２２ Ｓ． Ｙａｍａｚａｋｉ， "ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ"，２０１４， ｖｏｌｕｍｅ ６４， ｉｓｓｕｅ １０， ｐ．１５５－１６４ Ｋ． Ｋａｔｏ ｅｔ ａｌ．， "Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"， ２０１２， ｖｏｌｕｍｅ ５１， ｐ．０２１２０１－１－０２１２０１－７ Ｓ． Ｍａｔｓｕｄａ ｅｔ ａｌ．， "２０１５ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏｌｏｇｙ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１５， ｐ．Ｔ２１６－Ｔ２１７ Ｓ． Ａｍａｎｏ ｅｔ ａｌ．， "ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１０， ｖｏｌｕｍｅ ４１， ｉｓｓｕｅ １， ｐ．６２６－６２９
本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一
つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとす
る。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする
。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の
一つとする。
本発明の一態様は、作製工程が簡略化された半導体装置およびその作製方法を提供するこ
とを課題の一つとする。また、本発明の一態様は、面積が縮小された半導体装置およびそ
の作製方法を提供することを課題の一つとする。
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとす
る。本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供すること
を課題の一つとする。本発明の一態様は、データの書き込み速度が速い半導体装置を提供
することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課
題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、隣り合う第１の領域と第２の領域と、第１の領域および第２の領域を
挟むように設けられた第３の領域と第４の領域を有する第１の酸化物と、第１の領域上の
第２の酸化物と、第２の酸化物上の第１の絶縁体と、第１の絶縁体上の第１の導電体と、
第２の酸化物上、かつ第１の絶縁体および第１の導電体の側面に設けられた第２の絶縁体
と、第２の領域上および第２の絶縁体の側面に設けられた第３の絶縁体と、第３の絶縁体
を介して、第２の領域上および第２の絶縁体の側面に設けられた第２の導電体と、第１の
酸化物、第２の酸化物、第１の絶縁体、第１の導電体、第２の絶縁体、第３の絶縁体、お
よび第２の導電体を覆い、第３の領域および第４の領域に接する第４の絶縁体と、を有す
る半導体装置である。
本発明の一態様は、トランジスタおよび容量素子を有する半導体装置において、隣り合う
第１の領域と第２の領域と、第１の領域および第２の領域を挟むように設けられた第３の
領域と第４の領域を有する第１の酸化物と、第１の領域上の第２の酸化物と、第２の酸化
物上の第１の絶縁体と、第１の絶縁体上の第１の導電体と、第２の酸化物上、かつ第１の
絶縁体および第１の導電体の側面に設けられた第２の絶縁体と、第２の領域上および第２
の絶縁体の側面に設けられた第３の絶縁体と、第３の絶縁体を介して、第２の領域上およ
び第２の絶縁体の側面に設けられた第２の導電体と、第１の酸化物、第２の酸化物、第１
の絶縁体、第１の導電体、第２の絶縁体、第３の絶縁体、および第２の導電体を覆い、第
３の領域および第４の領域に接する第４の絶縁体と、を有し、第１の領域の一部は、トラ
ンジスタのチャネル形成領域として機能し、第１の絶縁体は、トランジスタのゲート絶縁
膜として機能し、第１の導電体は、トランジスタのゲート電極として機能し、第２の領域
は、容量素子の第１の電極として機能し、第３の絶縁体は、容量素子の誘電体として機能
し、第２の導電体は、容量素子の第２の電極として機能する。
上記において、第４の領域は、第２の領域と隣り合っており、第３の領域は、トランジス
タのソースおよびドレインの一方として機能し、第２の領域および第４の領域は、トラン
ジスタのソースおよびドレインの他方として機能する。
上記において、第１の酸化物は、第３の導電体上に設けられ、第４の領域の下面は、第３
の導電体の上面と接している。
本発明の一態様は、第１の領域と、第１の領域を挟むように設けられた第２の領域と第
３の領域を有する第１の酸化物と、第１の領域上の第２の酸化物と、第２の酸化物上の第
１の絶縁体と、第１の絶縁体上の第１の導電体と、第２の酸化物上、かつ第１の絶縁体お
よび第１の導電体の側面に設けられた第２の絶縁体と、第２の領域上および第２の絶縁体
の側面に設けられた第３の絶縁体と、第３の絶縁体を介して、第２の領域上および第２の
絶縁体の側面に設けられた第２の導電体と、第１の酸化物、第２の酸化物、第１の絶縁体
、第１の導電体、第２の絶縁体、第３の絶縁体、および第２の導電体を覆い、第３の領域
に接する第４の絶縁体と、を有する半導体装置である。
本発明の一態様は、トランジスタおよび容量素子を有する半導体装置において、第１の
領域と、第１の領域を挟むように設けられた第２の領域と第３の領域を有する第１の酸化
物と、第１の領域上の第２の酸化物と、第２の酸化物上の第１の絶縁体と、第１の絶縁体
上の第１の導電体と、第２の酸化物上、かつ第１の絶縁体および第１の導電体の側面に設
けられた第２の絶縁体と、第２の領域上および第２の絶縁体の側面に設けられた第３の絶
縁体と、第３の絶縁体を介して、第２の領域上および第２の絶縁体の側面に設けられた第
２の導電体と、第１の酸化物、第２の酸化物、第１の絶縁体、第１の導電体、第２の絶縁
体、第３の絶縁体、および第２の導電体を覆い、第３の領域に接する第４の絶縁体と、を
有し、第１の領域の一部は、トランジスタのチャネル形成領域として機能し、第１の絶縁
体は、トランジスタのゲート絶縁膜として機能し、第１の導電体は、トランジスタのゲー
ト電極として機能し、第２の領域は、容量素子の第１の電極として機能し、第３の絶縁体
は、容量素子の誘電体として機能し、第２の導電体は、容量素子の第２の電極として機能
する。
上記において、第１の領域は、第３の領域よりキャリア密度が低い。
上記において、第１の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と
、Ｚｎと、を含む。
上記において、第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と
、Ｚｎと、を含む。
上記において、第２の絶縁体は、アルミニウム及びハフニウムの一方または双方を有する
酸化物を含む。
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができ
る。本発明の一態様により、生産性の高い半導体装置を提供することができる。または、
設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることが
できる半導体装置を提供することができる。
本発明の一態様により、作製工程が簡略化された半導体装置およびその作製方法を提供す
ることができる。また、本発明の一態様により、面積が縮小された半導体装置およびその
作製方法を提供することができる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。ま
たは、長期間においてデータの保持が可能な半導体装置を提供することができる。または
、データの書き込み速度が速い半導体装置を提供することができる。または、新規な半導
体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の回路図、および断面図。 本発明の一態様に係る半導体装置の回路図、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の回路図、および断面図。 本発明の一態様に係る半導体装置の回路図、および断面図。 本発明の一態様に係る半導体装置の上面、および断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成例を示すブロック図。 本発明の一態様に係る記憶装置の構成例を示す回路図。 本発明の一態様に係る記憶装置の構成例を示すブロック図。 本発明の一態様に係る記憶装置の構成例を示すブロック図、および回路図。 本発明の一態様に係る半導体装置の構成例を示すブロック図。 本発明の一態様に係る半導体装置の構成例を示すブロック図、回路図、および半導体装置の動作例を示すタイミングチャート。 本発明の一態様に係る半導体装置の構成例を示すブロック図。 本発明の一態様に係る半導体装置の構成例を示す回路図、および半導体装置の動作例を示すタイミングチャート。 本発明の一態様に係るＡＩシステムの構成例を示すブロック図。 本発明の一態様に係るＡＩシステムの応用例を説明するブロック図。 本発明の一態様に係るＡＩシステムを組み込んだＩＣの構成例を示す斜視模式図。 本発明の一態様に係る電子機器を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、実際の製
造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減
りすることがあるが、理解を容易とするために省略して示すことがある。また、図面にお
いて、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用
い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッ
チパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易と
するため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載
を省略する場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるもので
あり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の
」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載
されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場
合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に
電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは
、トランジスタの半導体層において、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある
。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラン
ジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重な
る領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電
極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つの
トランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で
電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領
域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのト
ランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一
つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細
書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、
最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネ
ル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示
されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合があ
る。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上の
チャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細か
つゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネ
ル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、
実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。
例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という
仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチ
ャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕ
ｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書
では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネ
ル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実
効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル
幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析するこ
となどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度
が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半
導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下
することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変
化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元
素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水
素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半
導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば
不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場
合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、
第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素
の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、
窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が
０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリ
コン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ま
しくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリ
コンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範
囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換える
ことができる。また、「導電体」という用語を、導電膜または導電層と言い換えることが
できる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることがで
きる。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジ
スタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチ
ャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は
、明示されている場合を除き、０Ｖよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態を
いう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されてい
る状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」
とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する
機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼
ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の
酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）
、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）な
どに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸
化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合におい
ては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について
説明する。
＜半導体装置の構成例１＞
図１（Ａ）、図１（Ｂ）、および図１（Ｃ）は、本発明の一態様に係るトランジスタ２０
０、容量素子１００、およびトランジスタ２００周辺の上面図、および断面図である。な
お、本明細書では、１つの容量素子、および少なくとも１つのトランジスタを有する半導
体装置をセルと称する。
図１（Ａ）は、トランジスタ２００、および容量素子１００を有するセル６００の上面図
である。また、図１（Ｂ）、および図１（Ｃ）はセル６００の断面図である。ここで、図
１（Ｂ）は、図１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジス
タ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３－
Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面
図でもある。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示して
いる。なお、図１では、図面の明瞭化のために、一部の構成要素にのみ符号を付してある
。また、図１に示すセル６００の各構成要素については、図５に符号を付し、その詳細な
説明については、後述する。
図１に示すセル６００は、トランジスタ２００と、容量素子１００とを、同層に設けるこ
とで、トランジスタ２００を構成する構造の一部が、容量素子１００を構成する構造の一
部と、併用することができる。つまり、トランジスタ２００の構造の一部は、容量素子１
００の構造の一部として、機能する場合がある。
また、トランジスタ２００に、容量素子１００の一部、または全体が、重畳することで、
トランジスタ２００の投影面積、および容量素子１００の投影面積の合計した面積を小さ
くすることができる。
図２は、容量素子１００を説明する上面図および断面図である。図２（Ｂ）は、図２（Ａ
）に示す上面図のＡ５－Ａ６の一点鎖線で示す部位の断面図であり、図２（Ｄ）は、図２
（Ｃ）に示す上面図のＡ５－Ａ６の一点鎖線で示す部位の断面図である。なお、図２（Ａ
）および図２（Ｃ）では、容量素子１００の説明の為、図２（Ｂ）および図２（Ｄ）に示
す導電体２５２ｄなど一部の構成は省略し、図示していない。また、容量素子１００の第
２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０を点線
で示している。
図２（Ａ）乃至図２（Ｄ）に示す通り、容量素子１００の面積は、酸化物２３０ａおよび
酸化物２３０ｂのＡ５－Ａ６方向の幅と、導電体１２０のＡ１－Ａ２方向の幅により決定
される。すなわち、セル６００に必要な容量値が図２（Ａ）および図２（Ｂ）に示す容量
素子１００では得られない場合、図２（Ｃ）および図２（Ｄ）に示すように酸化物２３０
ａおよび酸化物２３０ｂのＡ５－Ａ６方向の幅を大きくし、容量値を大きくすることがで
きる。
上記構造を有することで、微細化または高集積化が可能である。また、設計自由度を高く
することができる。また、トランジスタ２００は、容量素子１００と、同一の工程で形成
する。従って、工程を短縮することができるため、生産性を向上させることができる。
＜セルアレイの構造＞
ここで、本実施の形態のセルアレイの一例を、図３および図４に示す。例えば、図１に示
すトランジスタ２００、および容量素子１００を有するセル６００を、マトリクス状に配
置することで、セルアレイを構成することができる。
図３（Ａ）は、図１に示すセル６００を、マトリクス状に配置した一形態を示す回路図で
ある。図３（Ａ）においては、行方向に配置されたセル６００が有するトランジスタの第
１のゲートが共通のＷＬ（ＷＬ０１、ＷＬ０２、ＷＬ０３）と電気的に接続する。また、
列方向に配置されたセル６００が有するトランジスタのソースおよびドレインの一方が、
共通のＢＬ（ＢＬ０１乃至ＢＬ０６）と電気的に接続する。また、各セル６００が有する
トランジスタには第２のゲートＢＧが設けられていてもよい。ＢＧに印加される電位によ
り、トランジスタのしきい値を制御することができる。また、セル６００が有する容量素
子の第１の電極は、トランジスタのソースおよびドレインの他方と電気的に接続する。こ
の時、容量素子の第１の電極は、トランジスタを構成する構造の一部からなる場合がある
。また、セル６００が有する容量素子の第２の電極は、ＰＬと電気的に接続する。
図３（Ｂ）は、図３（Ａ）における、行の一部としてＷＬ０２とＢＬ０３に電気的に接続
されたセル６００ａ、およびＷＬ０２とＢＬ０４に電気的に接続されたセル６００ｂを含
む回路６１０を抜き出した断面図である。図３（Ｂ）は、セル６００ａ、およびセル６０
０ｂの断面図を示す。
セル６００ａは、トランジスタ２００ａおよび容量素子１００ａを有している。セル６０
０ｂは、トランジスタ２００ｂおよび容量素子１００ｂを有している。
図４（Ａ）は、図１に示すセル６００を、マトリクス状に配置した回路において、図３（
Ａ）と異なる形態を示す回路図である。図４（Ａ）においては、行方向に隣り合うセル６
００が有するトランジスタのソースおよびドレインの一方が共通のＢＬ（ＢＬ０１、ＢＬ
０２、ＢＬ０３）と電気的に接続する。また、当該ＢＬは、列方向に配置されたセル６０
０が有するトランジスタのソースおよびドレインの一方とも電気的に接続する。一方、行
方向に隣り合うセル６００が有するトランジスタの第１のゲートは、異なるＷＬ（ＷＬ０
１乃至ＷＬ０６）と電気的に接続する。また、各セル６００が有するトランジスタには第
２のゲートＢＧが設けられていてもよい。ＢＧに印加される電位により、トランジスタの
しきい値を制御することができる。また、セル６００が有する容量素子の第１の電極は、
トランジスタのソースおよびドレインの他方と電気的に接続する。この時、容量素子の第
１の電極は、トランジスタを構成する構造の一部からなる場合がある。また、セル６００
が有する容量素子の第２の電極は、ＰＬと電気的に接続する。
図４（Ｂ）は、図４（Ａ）における、行の一部としてＷＬ０４とＢＬ０２に電気的に接続
されたセル６００ａ、およびＷＬ０３とＢＬ０２に電気的に接続されたセル６００ｂを含
む回路６２０を抜き出した断面図である。図４（Ｂ）は、セル６００ａ、およびセル６０
０ｂの断面図を示す。
セル６００ａは、トランジスタ２００ａおよび容量素子１００ａを有している。セル６０
０ｂは、トランジスタ２００ｂおよび容量素子１００ｂを有している。
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソース
およびドレインの一方は、いずれもＢＬ０２と電気的に接続している。
［セル６００］
本発明の一態様の半導体装置は、トランジスタ２００と、容量素子１００、層間膜として
機能する絶縁体２８０を有する。また、トランジスタ２００と電気的に接続し、プラグと
して機能する導電体２５２（導電体２５２ａ、導電体２５２ｂ、導電体２５２ｃ、および
導電体２５２ｄ）とを有する。
なお、導電体２５２は、絶縁体２８０の開口の内壁に接して形成されている。ここで、導
電体２５２の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、トラン
ジスタ２００では、導電体２５２が２層である構成について示しているが、本発明はこれ
に限られるものではない。例えば、導電体２５２は、単層、または３層以上の積層構造で
もよい。
［トランジスタ２００］
図１、および図５に示すように、トランジスタ２００は、基板（図示せず）の上に配置さ
れた絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれ
るように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁
体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置さ
れた絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸
化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０
と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、導電体２６０ｂ、お
よび導電体２６０ｃ）と、導電体２６０の上に配置された絶縁体２７０、および絶縁体２
７１と、少なくとも絶縁体２５０、および導電体２６０の側面に接して配置された絶縁体
２７２と、酸化物２３０、および絶縁体２７２と接して配置された絶縁体２７４と、を有
する。
なお、トランジスタ２００では、図５に示すように、酸化物２３０ａ、酸化物２３０ｂ、
および酸化物２３０ｃを積層する構成について示しているが、本発明はこれに限られるも
のではない。例えば、酸化物２３０ａ、酸化物２３０ｂの２層構造、または４層以上の積
層構造としてもよい。また、酸化物２３０ｂのみの単層、または酸化物２３０ｂと酸化物
２３０ｃのみを設ける構成にしてもよい。また、トランジスタ２００では、導電体２６０
ａ、導電体２６０ｂ、および導電体２６０ｃを積層する構成について示しているが、本発
明はこれに限られるものではない。例えば、単層、２層、または４層以上の積層構造とし
てもよい。
ここで、図５（Ｂ）における破線で囲む、チャネル近傍の領域２３９の拡大図を図６に示
す。
図５（Ｂ）および図６に示すように、酸化物２３０は、トランジスタ２００のチャネル形
成領域および後述する容量素子１００の第１の電極として機能する領域２３４と、ソース
領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ
）との間に、接合領域２３２（接合領域２３２ａ、および接合領域２３２ｂ）を有する。
ソース領域またはドレイン領域として機能する領域２３１は、キャリア密度が高い、低抵
抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域
またはドレイン領域として機能する領域２３１よりも、キャリア密度が低い領域である。
また、接合領域２３２は、ソース領域またはドレイン領域として機能する領域２３１より
もキャリア密度が低く、チャネル形成領域として機能する領域２３４よりもキャリア密度
が高い領域である。すなわち接合領域２３２は、チャネル形成領域と、ソース領域または
ドレイン領域との間の接合領域（ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）としての機能を有す
る。
接合領域２３２を設けることで、ソース領域またはドレイン領域として機能する領域２３
１と、チャネル形成領域として機能する領域２３４との間に高抵抗領域が形成されず、ト
ランジスタのオン電流を大きくすることができる。
また、接合領域２３２は、ゲート電極として機能する導電体２６０あるいは、容量素子の
電極として機能する導電体１２０と重なる領域を有する。特に、接合領域２３２において
ゲート電極として機能する導電体２６０と重なる領域は、いわゆるオーバーラップ領域（
Ｌｏｖ領域ともいう）として機能する場合がある。
領域２３１は、絶縁体２７４と接することが好ましい。また、領域２３１は、インジウム
などの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が接
合領域２３２、および領域２３４よりも大きいことが好ましい。
接合領域２３２は、絶縁体２７２と重畳する領域を有する。接合領域２３２は、インジウ
ムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が
領域２３４よりも大きいことが好ましい。一方、インジウムなどの金属元素、並びに水素
、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１よりも、小さいこと
が好ましい。
領域２３４は、導電体２６０と重畳する。領域２３４は、接合領域２３２ａ、および接合
領域２３２ｂとの間に配置しており、インジウムなどの金属元素、並びに水素、および窒
素などの不純物元素、の少なくとも一の濃度が領域２３１、および接合領域２３２より、
小さいことが好ましい。
また、酸化物２３０において、領域２３１、接合領域２３２、および領域２３４の境界は
明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、並び
に水素、および窒素などの不純物元素の少なくとも一の濃度は、領域ごとの段階的な変化
に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つま
り、領域２３１から接合領域２３２へ、領域２３４に近い領域であるほど、インジウムな
どの金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
また、図５（Ｂ）および図６では、領域２３４、領域２３１、および接合領域２３２が、
酸化物２３０ｂに形成されているが、これに限られることなく、例えばこれらの領域は酸
化物２３０ａ、または酸化物２３０ｃにも形成されていてもよい。また、図５（Ｂ）およ
び図６では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本
実施の形態はこれに限られるものではない。例えば、接合領域２３２が酸化物２３０ｂの
表面近傍では導電体２６０側に張り出し、酸化物２３０ｂの下面近傍では、導電体２５２
ａ側または導電体２５２ｂ側に後退する形状になる場合がある。
なお、トランジスタ２００において、酸化物２３０は、酸化物半導体として機能する金属
酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。酸化物半導体を用いた
トランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消
費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用い
て成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる
。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損に
よって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導
体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成
する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合
がある。従って、チャネル形成領域に酸素欠損が含まれている酸化物半導体を用いたトラ
ンジスタはノーマリーオン特性となりやすい。このため、チャネル形成領域中の酸素欠損
はできる限り低減されていることが好ましい。
特に、酸化物２３０におけるチャネルが形成される領域２３４と、ゲート絶縁膜として機
能する絶縁体２５０との界面に、酸素欠損が存在すると、電気特性の変動が生じやすく、
また信頼性が悪くなる場合がある。
そこで、酸化物２３０の領域２３４と接する絶縁体２５０が化学量論的組成を満たす酸素
よりも多くの酸素（過剰酸素ともいう）を含むことが好ましい。つまり、絶縁体２５０が
有する過剰酸素が、領域２３４へと拡散することで、領域２３４中の酸素欠損を低減する
ことができる。
また、絶縁体２５０と接して、絶縁体２７２を設けることが好ましい。例えば、絶縁体２
７２は、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制する機能を有する（上記
酸素が透過しにくい）ことが好ましい。絶縁体２７２が、酸素の拡散を抑制する機能を有
することで、過剰酸素領域の酸素は絶縁体２７４側へ拡散することなく、効率よく領域２
３４へ供給される。従って、酸化物２３０と、絶縁体２５０との界面における酸素欠損の
形成が抑制され、トランジスタ２００の信頼性を向上させることができる。
さらに、トランジスタ２００は、水または水素などの不純物の混入を防ぐバリア性を有す
る絶縁体で覆われていることが好ましい。バリア性を有する絶縁体とは、水素原子、水素
分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原
子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料
を用いた絶縁体である。また、酸素（例えば、酸素原子、酸素分子など）の拡散を抑制す
る機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成に
ついて説明する。
第２のゲート電極として機能する導電体２０５は、酸化物２３０および導電体２６０と重
なるように配置する。
ここで、導電体２０５は、酸化物２３０における領域２３４よりも、チャネル幅方向の長
さが大きくなるように設けるとよい。特に、導電体２０５は、酸化物２３０の領域２３４
よりも外側の領域においても、チャネル幅方向に延伸していることが好ましい。つまり、
酸化物２３０のチャネル幅方向における外側の領域において、導電体２０５と、導電体２
６０とは、絶縁体を介して重畳していることが好ましい。
ここで、導電体２６０は、第１のゲート電極として機能する場合がある。また、導電体２
０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加す
る電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、ト
ランジスタ２００のしきい値電圧を制御することができる。特に、導電体２０５に負の電
位を印加することにより、トランジスタ２００のしきい値電圧を０Ｖより大きくし、オフ
電流を低減することが可能となる。従って、導電体２６０に印加する電圧が０Ｖのときの
ドレイン電流を小さくすることができる。
また、図５に示すように、導電体２０５は、酸化物２３０、および導電体２６０と重なる
ように配置する。ここで、酸化物２３０のチャネル幅方向における外側の領域においても
、導電体２０５は、導電体２６０と、重畳するように配置することが好ましい。つまり、
酸化物２３０の側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介し
て重畳していることが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導
電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながることで、閉回
路を形成し、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電
極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を
電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲ
ート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、
ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して導電体２０５ａ
が形成され、さらに内側に導電体２０５ｂが形成されている。ここで、導電体２０５ａお
よび導電体２０５ｂの上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお
、トランジスタ２００では、導電体２０５ａおよび導電体２０５ｂを積層する構成につい
て示しているが、本発明はこれに限られるものではない。例えば、導電体２０５ｂのみを
設ける構成にしてもよい。
ここで、導電体２０５ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒
素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有す
る（上記不純物が透過しにくい）導電性材料を用いることが好ましい。または、酸素（例
えば、酸素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸
素が透過しにくい）導電性材料を用いることが好ましい。なお、本明細書において、不純
物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一ま
たは、すべての拡散を抑制する機能とする。
導電体２０５ａが酸素の拡散を抑制する機能を持つことにより、導電体２０５ｂが酸化し
て導電率が低下することを防ぐことができる。酸素の拡散を抑制する機能を有する導電性
材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなど
を用いることが好ましい。従って、導電体２０５ａとしては、上記導電性材料を単層また
は積層とすればよい。これにより、絶縁体２１４より基板側から、水素、水などの不純物
が、導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる
。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性
材料を用いることが好ましい。なお、導電体２０５ｂを単層で図示したが、積層構造とし
ても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタに混入するのを
防ぐバリア絶縁膜として機能することが好ましい。従って、絶縁体２１４は、水素原子、
水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、
銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性
材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子など）の少な
くとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いる
ことが好ましい。
例えば、絶縁体２１４として、酸化アルミニウムや窒化シリコンなどを用いることが好ま
しい。これにより、水素、水などの不純物が絶縁体２１４よりトランジスタ側に拡散する
のを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４
より基板側に、拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１６、および絶縁体２８０は、絶縁体２１４よりも
誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる
寄生容量を低減することができる。
例えば、層間膜として機能する絶縁体２１６、および絶縁体２８０として、酸化シリコン
、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タン
タル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（
ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層
で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス
、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化
イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理し
ても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層し
て用いてもよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有す
る。
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多く
の酸素を含む酸化物絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸
素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３
０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、信頼性を向上させる
ことができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅ
ｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換
算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×
１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時におけ
る膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の
範囲が好ましい。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸
素原子、酸素分子など）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過
しにくい）ことが好ましい。
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は、絶
縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また
、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制する
ことができる。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジル
コニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）
または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体
を単層または積層で用いることが好ましい。ゲート絶縁体として機能する絶縁体に、ｈｉ
ｇｈ－ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。特
に、酸化アルミニウム、および酸化ハフニウム、などの、不純物、および酸素などの拡散
を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい
。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、トランジス
タ２００の周辺部からの水素等の不純物の混入を防ぐ層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウ
ム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸
化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の
絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよ
び酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ－ｋ材料の絶縁体と組み合わせ
ることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有し
ていてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる
積層構造でもよい。また、トランジスタ２００で絶縁体２２０、絶縁体２２２、および絶
縁体２２４がゲート絶縁体として機能する構成を示したが、本実施の形態はこれに限られ
るものではない。例えば、ゲート絶縁体として、絶縁体２２０、絶縁体２２２、および絶
縁体２２４のいずれか２層または１層を設ける構成にしてもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３
０ｂ上の酸化物２３０ｃと、を有する。また、酸化物２３０は、領域２３１、接合領域２
３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７４
と接することが好ましい。また、領域２３１の少なくとも一部は、インジウムなどの金属
元素、水素、および窒素の少なくとも一の濃度が領域２３４よりも大きいことが好ましい
。
トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域
、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネル
が形成される領域として機能する。
ここで、図６に示すように、酸化物２３０は、接合領域２３２を有することが好ましい。
当該構成とすることで、トランジスタ２００において、オン電流を大きくし、かつ、非導
通時のリーク電流（オフ電流）を小さくすることができる。
また、酸化物２３０ａ上に、酸化物２３０ｂを有することで、酸化物２３０ａよりも下方
に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができる
。また、酸化物２３０ｃ下に、酸化物２３０ｂを有することで、酸化物２３０ｃよりも上
方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができ
る。
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり、
側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）
。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ
以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう
）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、エネルギー
ギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。この
ように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流
を低減することができる。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいた
め、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法な
どを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いること
ができる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウ
ム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッ
ケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフ
ニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複
数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、
Ｉｎ－Ｚｎ酸化物を用いてもよい。
ここで、酸化物２３０の領域２３４について説明する。
領域２３４は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好
ましい。具体的には、酸化物２３０ａ、および酸化物２３０ｂの積層構造を有する場合、
酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物
２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいこと
が好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの
原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数
比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素
Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対
するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０
ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
続いて、酸化物２３０の領域２３１、および接合領域２３２について説明する。
領域２３１、および接合領域２３２は、酸化物２３０として設けられた金属酸化物に、イ
ンジウムなどの金属原子、または不純物を添加し、低抵抗した領域である。なお、各領域
は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。なお、領域
２３１、および接合領域２３２に、不純物を添加するために、例えば、プラズマ処理、イ
オン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを
質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテ
ーション法などを用いて、インジウムなどの金属元素、および不純物の少なくとも一であ
るドーパントを添加すればよい。
つまり、領域２３１、および接合領域２３２において、酸化物２３０のインジウムなどの
金属原子の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる
。
または、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで
、領域２３１、および接合領域２３２に、不純物を添加することができる。
つまり、領域２３１、および接合領域２３２は、酸素欠損を形成する元素、または酸素欠
損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表
的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げ
られる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン
、及びキセノン等がある。よって、領域２３１、および接合領域２３２は、上記元素の一
つまたは複数を含む構成にすればよい。
または、絶縁体２７４として、領域２３１、および接合領域２３２に含まれる酸素を引き
抜き、吸収する膜を用いてもよい。酸素が引き抜かれると、領域２３１、および接合領域
２３２には酸素欠損が生じる。酸素欠損に水素、ホウ素、炭素、窒素、フッ素、リン、硫
黄、塩素、チタン、希ガス等が捕獲されることにより、領域２３１、および接合領域２３
２は低抵抗化する。
また、トランジスタ２００において、接合領域２３２を設けることで、ソース領域および
ドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高
抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすること
ができる。また、接合領域２３２を有することで、チャネル長方向において、ソース領域
およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制す
ることができる。また、接合領域２３２有することで、非導通時のリーク電流を小さくす
ることができる。
従って、接合領域２３２の範囲を適宜選択することにより、回路設計に合わせて、要求に
見合う電気特性を有するトランジスタを容易に提供することができる。
絶縁体２５０は、ゲート絶縁膜として機能する。絶縁体２５０は、酸化物２３０ｃの上面
に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体
を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて
、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ま
しくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤ
Ｓ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上
５００℃以下の範囲が好ましい。
加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接
して設けることにより、酸化物２３０ｂの領域２３４に効果的に酸素を供給することがで
きる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が
低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とする
のが好ましい。
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、導電体２６０ａ上の
導電体２６０ｂ、および導電体２６０ｂ上の導電体２６０ｃを有する。導電体２６０ａは
、導電性酸化物を用いることが好ましい。例えば、酸化物２３０ａまたは酸化物２３０ｂ
として用いることができる金属酸化物を用いることができる。特に、Ｉｎ－Ｇａ－Ｚｎ系
酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２
：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体２
６０ａを設けることで、導電体２６０ｂへの酸素の透過を抑制し、酸化によって導電体２
６０ｂの電気抵抗値が増加することを防ぐことができる。
また、上記導電性酸化物を、スパッタリング法を用いて成膜することで、絶縁体２５０に
酸素を添加し、酸化物２３０ｂに酸素を供給することが可能となる。これにより、酸化物
２３０の領域２３４の酸素欠損を低減することができる。
導電体２６０ｂは、導電体２６０ａに窒素などの不純物を添加して導電体２６０ａの導電
性を向上できる導電体を用いてもよい。例えば導電体２６０ｂは、窒化チタンなどを用い
ることが好ましい。また、導電体２６０ｃとして、例えばタングステンなどの、導電性が
高い金属を用いることができる。
また、図５（Ｃ）に示すように、導電体２０５が、酸化物２３０よりも外側の領域におい
て、チャネル幅方向に延伸している場合、導電体２６０は、該領域において、絶縁体２５
０を介して、重畳していることが好ましい。つまり、酸化物２３０の側面の外側において
、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ま
しい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導
電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながることで、閉回
路を形成し、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電
極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を
電気的に取り囲むことができる。
また、導電体２６０ｃの上に、バリア膜として機能する絶縁体２７０を配置してもよい。
絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する
絶縁性材料を用いるとよい。例えば、アルミニウム及びハフニウムの一方または双方の酸
化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方
の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよび
ハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。これ
により、導電体２６０の酸化を防ぐことができる。また、導電体２６０および絶縁体２５
０を介して、水または水素などの不純物が酸化物２３０に混入することを防ぐことができ
る。
また、絶縁体２７０上に、ハードマスクとして機能する絶縁体２７１を配置することが好
ましい。絶縁体２７０を設けることで、導電体２６０の加工の際、導電体２６０の側面が
概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度
以下、好ましくは８０度以上９５度以下とすることができる。導電体をこのような形状に
加工することで、次に形成する絶縁体２７２を所望の形状に形成することができる。
また、バリア膜として機能する絶縁体２７２を、絶縁体２５０、導電体２６０、および絶
縁体２７０の側面に接して設ける。
ここで、絶縁体２７２は、水または水素などの不純物、および酸素の透過を抑制する機能
を有する絶縁性材料を用いるとよい。例えば、アルミニウム及びハフニウムの一方または
双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方ま
たは双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウ
ムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好まし
い。これにより、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。また
、絶縁体２５０の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制
することができる。
絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する
機能を有する絶縁体で導電体２６０の上面と側面および絶縁体２５０の側面を覆うことが
できる。これにより、導電体２６０および絶縁体２５０を介して、水または水素などの不
純物が酸化物２３０に混入することを防ぐことができる。従って、絶縁体２７２は、ゲー
ト電極およびゲート絶縁膜の側面を保護するサイドバリアとしての機能を有する。
また、トランジスタが微細化され、チャネル長が１０ｎｍ以上３０ｎｍ以下程度に形成さ
れている場合、トランジスタ２００の周辺に設けられる構造体に含まれる不純物元素が拡
散し、領域２３１ａと領域２３１ｂ、あるいは、接合領域２３２ａと接合領域２３２ｂと
、が電気的に導通する恐れがある。
そこで、本実施の形態に示すように、絶縁体２７２を形成することにより、絶縁体２５０
および導電体２６０に水素、水などの不純物が混入するのを抑制し、かつ、絶縁体２５０
中の酸素が外部に拡散することを防ぐことができる。従って、第１のゲート電圧が０Ｖの
ときに、ソース領域とドレイン領域が直接、あるいは接合領域２３２などを介して電気的
に導通することを防ぐことができる。
絶縁体２７４は、絶縁体２７０、絶縁体２７２、酸化物２３０および絶縁体２２４を覆っ
て設ける。
また、絶縁体２７４は、水または水素などの不純物、および酸素の透過を抑制する機能を
有する絶縁性材料を用いることが好ましい。例えば、絶縁体２７４として、窒化シリコン
、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなど
を用いることが好ましい。このような絶縁体２７４を形成することで、絶縁体２７４を透
過して酸素が混入し、領域２３１ａおよび領域２３１ｂの酸素欠損に酸素を供給して、キ
ャリア密度が低下するのを防ぐことができる。また、絶縁体２７４を透過して水または水
素などの不純物が混入し、領域２３１ａおよび領域２３１ｂが過剰に領域２３４側に拡張
するのを防ぐことができる。
なお、絶縁体２７４を成膜することにより、領域２３１、および接合領域２３２を設ける
場合、絶縁体２７４は、水素および窒素の少なくとも一方を有することが好ましい。水素
、または窒素などの不純物を有する絶縁体を絶縁体２７４に用いることで、水素または窒
素などの不純物を酸化物２３０に添加して、酸化物２３０において、領域２３１、および
接合領域２３２を形成することができる。
絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁
体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減さ
れていることが好ましい。なお、絶縁体２８０は、同様の絶縁体からなる積層構造として
もよい。
また、絶縁体２８０および絶縁体２７４に形成された開口に、導電体２５２ａ、導電体２
５２ｂ、導電体２５２ｃ、および導電体２５２ｄを配置する。なお、導電体２５２ａ、導
電体２５２ｂ、導電体２５２ｃ、および導電体２５２ｄの上面の高さは、絶縁体２８０の
上面と、同一平面上としてもよい。
導電体２５２ｃは、絶縁体２７０および絶縁体２７１に形成された開口を介して、トラン
ジスタ２００の第１のゲート電極として機能する導電体２６０と接している。また、導電
体２５２ｄは、後述する容量素子１００の電極の一方である導電体１２０と接している。
また、導電体２５２ａは、トランジスタ２００のソース領域およびドレイン領域の一方と
して機能する領域２３１ａと接しており、導電体２５２ｂはトランジスタ２００のソース
領域およびドレイン領域の他方として機能する領域２３１ｂと接している。領域２３１ａ
および領域２３１ｂは低抵抗化されているので、導電体２５２ａと領域２３１ａの接触抵
抗、および導電体２５２ｂと領域２３１ｂの接触抵抗を低減し、トランジスタ２００のオ
ン電流を大きくすることができる。
ここで、導電体２５２ａ（導電体２５２ｂ）は、少なくとも酸化物２３０の上面と接し、
さらに酸化物２３０の側面と接することが好ましい。特に、導電体２５２ａ（導電体２５
２ｂ）は、酸化物２３０のＡ３側の側面、およびＡ４側の側面の双方または一方と接する
ことが好ましい。また、導電体２５２ａ（導電体２５２ｂ）が、酸化物２３０のＡ１側（
Ａ２側）の側面と接する構成にしてもよい。このように、導電体２５２ａ（導電体２５２
ｂ）が酸化物２３０の上面に加えて、酸化物２３０の側面と接する構成にすることにより
、導電体２５２ａ（導電体２５２ｂ）と酸化物２３０のコンタクト部の上面積を増やすこ
となく、コンタクト部の接触面積を増加させ、導電体２５２ａ（導電体２５２ｂ）と酸化
物２３０の接触抵抗を低減することができる。これにより、トランジスタのソース電極お
よびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。
導電体２５２は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用
いることが好ましい。また、導電体２５２は積層構造としても良く、例えば、チタン、窒
化チタンと上記導電性材料との積層としてもよい。
導電体２５２を積層構造とする場合、絶縁体２７４、および絶縁体２８０と接する導電体
には、導電体２０５ａなどと同様に、水または水素などの不純物の透過を抑制する機能を
有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、
窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水ま
たは水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用
いてもよい。該導電性材料を用いることで、絶縁体２８０より上層から水素、水などの不
純物が、導電体２５２を通じて酸化物２３０に混入するのを抑制することができる。
また、導電体２５２が埋め込まれた絶縁体２７４および絶縁体２８０の開口の内壁に接し
て、水または水素などの不純物の透過を抑制する機能を有する絶縁体が設けられる構成に
してもよい。このような絶縁体としては、絶縁体２１４に用いることができる絶縁体、例
えば、酸化アルミニウムなどを用いることが好ましい。これにより、絶縁体２８０などか
ら水素、水などの不純物が、導電体２５２を通じて酸化物２３０に混入するのを抑制する
ことができる。また、当該絶縁体は、例えばＡＬＤ法またはＣＶＤ法などを用いて成膜す
ることで被覆性良く成膜することができる。
また、図示しないが、導電体２５２の上面に接して配線として機能する導電体を配置して
もよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分
とする導電性材料を用いることが好ましい。
［容量素子１００］
図１、および図５に示すように、容量素子１００は、トランジスタ２００と共通の構造を
有する構成である。本実施の形態では、トランジスタ２００の酸化物２３０に設けられた
領域２３４の一部が、容量素子１００の電極の一方として機能する容量素子１００の例に
ついて示す。
容量素子１００は、酸化物２３０の領域２３４の一部および接合領域２３２ｂ、領域２３
４の一部および接合領域２３２ｂ上の絶縁体１３０、および絶縁体１３０上の導電体１２
０を有する。さらに、絶縁体１３０の上に、少なくとも一部が領域２３４の一部および接
合領域２３２ｂと重なるように、導電体１２０が配置されることが好ましい。
酸化物２３０の領域２３４の一部および接合領域２３２ｂは、容量素子１００の電極の一
方として機能し、導電体１２０は容量素子１００の電極の他方として機能する。すなわち
、領域２３４には、トランジスタ２００のチャネルとして機能する第１の領域と、容量素
子１００の電極の一方として機能する第２の領域が隣り合うように設けられている。絶縁
体１３０は容量素子１００の誘電体として機能する。
絶縁体２８０、および絶縁体２７４は、絶縁体１３０および導電体１２０を覆うように設
けることが好ましい。
絶縁体１３０は、例えば、酸化アルミニウムまたは酸化窒化シリコンを単層または積層で
用いればよい。
導電体１２０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用
いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例え
ば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２５２ｄは、容量素子１００の電極の一方である導電体１２０と接している
。導電体２５２ｄは、導電体２５２ａ、導電体２５２ｂ、導電体２５２ｃと同時に形成す
ることができるため、工程短縮が可能である。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。なお、以下に示
す、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、酸化物半
導体として機能する金属酸化物などは、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈ
ｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：
Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕ
ｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを適宜用いて形成することができる。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導
電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファ
イア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板な
どがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基
板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸
化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基
板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓ
ｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、
導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する
基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体
基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けら
れた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基
板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子
などがある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタ
を設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタ
を剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基
板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。
また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。
または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μ
ｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００
μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装
置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合に
も伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有す
る場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和
することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそ
れらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フ
ィルムまたは箔などを用いてもよい。可とう性基板である基板は、線膨張率が低いほど環
境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張
率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である
材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミ
ド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。
特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物
、金属酸化窒化物、金属窒化酸化物などがある。
ここで、ゲート絶縁体として機能する絶縁体には、比誘電率の高いｈｉｇｈ－ｋ材料を用
いることで、トランジスタの微細化、および高集積化が可能となる。一方、層間膜として
機能する絶縁体には、比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容
量を低減することができる。従って、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化アルミニウム、酸化ガリウム、酸化ハフニウ
ム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムお
よびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコ
ンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物
などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭
素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある
。
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例
えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることが
できる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン
、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例
えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせる
ことで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制
する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすること
ができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具
体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸
化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウ
ム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタ
ルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
例えば、絶縁体２２２、および絶縁体２１４として、水素などの不純物および酸素の透過
を抑制する機能を有する絶縁体を用いればよい。なお、絶縁体２２２、および絶縁体２１
４は、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いること
ができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、
酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフ
ニウムアルミネート）などを用いることが好ましい。
例えば、絶縁体２１６、絶縁体２２０、絶縁体２２４、絶縁体２５０、および絶縁体２７
１、としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウ
ム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコ
ニウム、ランタン、ネオジム、ハフニウムまたはタンタルの中から選ばれた一種、または
二種以上を含む絶縁体を、単層で、または積層で用いればよい。具体的には、酸化シリコ
ン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
例えば、ゲート絶縁体として機能する絶縁体２２４および絶縁体２５０において、酸化ア
ルミニウム、酸化ガリウム、ハフニウムアルミネート、または酸化ハフニウムを酸化物２
３０と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコ
ンが、酸化物２３０に混入することを抑制することができる。一方、絶縁体２２４および
絶縁体２５０において、酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構
造とすることで、酸化アルミニウム、酸化ガリウム、ハフニウムアルミネート、または酸
化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが
形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのし
きい値電圧をプラス方向に変動させることができる場合がある。
例えば、誘電体として機能する絶縁体１３０は、酸化シリコン、酸化窒化シリコン、窒化
酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アル
ミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウ
ム、窒化ハフニウム、ハフニウムアルミネートなどを用いればよく、積層または単層で設
ける。例えば、酸化アルミニウムなどのｈｉｇｈ－ｋ材料と、酸化窒化シリコンなどの絶
縁耐力が大きい材料の積層構造とすることが好ましい。当該構成により、容量素子１００
は、ｈｉｇｈ－ｋ材料により十分な容量を確保でき、絶縁耐力が大きい材料により絶縁耐
力が向上するため、容量素子１００の静電破壊を抑制し、容量素子１００の信頼性を向上
させることができる。
絶縁体２１６、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。
例えば、絶縁体２１６、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化
酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリ
コン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂な
どを有することが好ましい。または、絶縁体２１６、および絶縁体２８０は、酸化シリコ
ン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコ
ン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を
有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよ
び酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定
かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル
、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネ
ートまたはアクリルなどがある。
絶縁体２７０、および絶縁体２７２としては、水素などの不純物および酸素の透過を抑制
する機能を有する絶縁体を用いればよい。絶縁体２７０および絶縁体２７２としては、例
えば、酸化アルミニウム、酸化ハフニウム、ハフニウムアルミネート、酸化マグネシウム
、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタ
ン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シ
リコンなどを用いればよい。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタ
ン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシ
ウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を
１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶
シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイド
を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金
属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。
また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構
造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素
を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極とし
て機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組
み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャ
ネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けるこ
とで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含ま
れる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属
元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルな
どの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウム
ガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成さ
れる金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁
体などから混入する水素を捕獲することができる場合がある。
導電体２６０、導電体２０５、導電体１２０、導電体２５２としては、アルミニウム、ク
ロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハ
フニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、
インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることがで
きる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度
が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体とも
いう）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属
酸化物について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウ
ムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、
イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、
チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれ
た一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化
物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたは
スズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタ
ン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネ
オジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素
Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉ
ｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔ
ａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単
結晶酸化物半導体としては、例えば、多結晶酸化物半導体、および非晶質酸化物半導体な
どが知られている。
トランジスタの半導体に用いる酸化物半導体として、結晶性の高い薄膜を用いることが好
ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることが
できる。該薄膜として、例えば、単結晶酸化物半導体の薄膜または多結晶酸化物半導体の
薄膜が挙げられる。しかしながら、単結晶酸化物半導体の薄膜または多結晶酸化物半導体
の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって
、製造コストが増加し、さらに、スループットも低下してしまう。
２００９年に、ＣＡＡＣ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ＣＡＡＣ－ＩＧＺＯと呼
ぶ。）が発見されたことが、非特許文献１および非特許文献２で報告されている。ここで
は、ＣＡＡＣ－ＩＧＺＯは、ｃ軸配向性を有する、結晶粒界が明確に確認されない、低温
で基板上に形成可能である、ことが報告されている。さらに、ＣＡＡＣ－ＩＧＺＯを用い
たトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、２０１３年には、ｎｃ構造を有するＩｎ－Ｇａ－Ｚｎ酸化物（ｎｃ－ＩＧＺＯと呼
ぶ。）が発見された（非特許文献３参照。）。ここでは、ｎｃ－ＩＧＺＯは、微小な領域
（例えば、１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有し、異なる該領
域間で結晶方位に規則性が見られないことが報告されている。
非特許文献４および非特許文献５では、上記のＣＡＡＣ－ＩＧＺＯ、ｎｃ－ＩＧＺＯ、お
よび結晶性の低いＩＧＺＯのそれぞれの薄膜に対する電子線の照射による平均結晶サイズ
の推移が示されている。結晶性の低いＩＧＺＯの薄膜において、電子線が照射される前で
さえ、１ｎｍ程度の結晶性ＩＧＺＯが観察されている。よって、ここでは、ＩＧＺＯにお
いて、完全な非晶質構造（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ ｓｔｒｕｃｔｕ
ｒｅ）の存在を確認できなかった、と報告されている。さらに、結晶性の低いＩＧＺＯの
薄膜と比べて、ＣＡＡＣ－ＩＧＺＯの薄膜およびｎｃ－ＩＧＺＯの薄膜は電子線照射に対
する安定性が高いことが示されている。よって、トランジスタの半導体として、ＣＡＡＣ
－ＩＧＺＯの薄膜またはｎｃ－ＩＧＺＯの薄膜を用いることが好ましい。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、
具体的には、トランジスタのチャネル幅１μｍあたりのオフ電流がｙＡ／μｍ（１０－２
４Ａ／μｍ）オーダである、ことが非特許文献６に示されている。例えば、酸化物半導体
を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなど
が開示されている（非特許文献７参照。）。
また、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を利用した、該
トランジスタの表示装置への応用が報告されている（非特許文献８参照。）。表示装置で
は、表示される画像が１秒間に数十回切り換っている。１秒間あたりの画像の切り換え回
数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶ
こともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の
原因として考えられている。そこで、非特許文献８において、表示装置のリフレッシュレ
ートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッ
シュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。
このような駆動方法を、アイドリング・ストップ（ＩＤＳ）駆動と呼ぶ。
ＣＡＡＣ構造およびｎｃ構造の発見は、ＣＡＡＣ構造またはｎｃ構造を有する酸化物半導
体を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造コスト低下およ
びスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという
特性を利用した、該トランジスタの表示装置およびＬＳＩへの応用研究が進められている
。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌ
ｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ
）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合が
ある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例
を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層
に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり
、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性
の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆ
ｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することが
できる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能
を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性
領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性
の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベ
ルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に
偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察され
る場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶
縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ
以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを
有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉ
ｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記Ｃ
ＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材
（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉ
ｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏ
ｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体
などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の
向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウン
ダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界
の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向におい
て酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変
化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素
Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構
造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換
可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）
層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ
）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結
晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりに
くいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低
下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物
半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定
する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ
ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の
酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ
－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジ
スタを実現することができる。また、信頼性の高いトランジスタを実現することができる
。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸
化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度
を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠
陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半
導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未
満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とす
ればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低
いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い
酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる
場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を
低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物
半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素
の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形
成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。こ
のため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア
密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体におい
て、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃
度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１
８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さら
に好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素は
できる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭ
Ｓにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１
０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、
さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いること
で、安定した電気特性を付与することができる。
＜半導体装置の構成例２＞
以下では、図７を用いて、本発明の一態様に係るセル６００を有する半導体装置の一例に
ついて説明する。
図７（Ａ）は、セル６００の上面図である。また、図７（Ｂ）、および図７（Ｃ）はセル
６００の断面図である。ここで、図７（Ｂ）は、図７（Ａ）にＡ１－Ａ２の一点鎖線で示
す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、
図７（Ｃ）は、図７（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジ
スタ２００のチャネル幅方向の断面図でもある。図７（Ａ）の上面図では、図の明瞭化の
ために一部の要素を省いて図示している。
なお、図７に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を
構成する構造と同機能を有する構造には、同符号を付記する。
以下、セル６００の構成についてそれぞれ図７を用いて説明する。なお、本項目において
も、セル６００の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を
用いることができる。
［セル６００］
図７に示すセル６００は、＜半導体装置の構成例１＞に示した半導体装置とは、少なくと
もトランジスタ２００と電気的に接続する導電体２５２ｂの形状が異なる。
具体的には、図５に示したトランジスタ２００の領域２３１ｂと電気的に接続する導電体
２５２ｂは、図７に示すように酸化物２３０ａの下部と接してもよい。また、セル６００
が、セル６００の下方に設けられた他の構造体と電気的に接続する場合、セル６００上方
の、導電体２５２ｂと電気的に接続する引き出し配線、または当該引き出し配線とセル６
００下方に設けられた構造体とを電気的に接続するプラグ等が不要となる。よって、セル
６００の面積を縮小することができ、工程を短縮することができる。なお、図７において
、導電体２５２ｂは酸化物２３０の領域２３１ｂの下部と接する例を示したが、本実施の
形態はこれに限らない。図８に示すように、導電体２５２ｂは領域２３４の下部と接する
構成としてもよい。当該構成とすることで、導電体２０７および導電体２５２ｂと、導電
体２５２ｄを、容量素子１００を介して重畳して設けることができ、セル６００の面積を
さらに縮小することができる。
例えば、導電体２０７は、導電体２０５と、同工程で形成することができる。
＜半導体装置の作製方法＞
次に、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図９乃
至図２１を用いて説明する。また、図９乃至図２１において、各図の（Ａ）は上面図を示
す。また、各図の（Ｂ）は（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面
図である。また、各図の（Ｃ）は、（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する
断面図である。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１
４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄ
ｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅ
ｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶ
Ｄ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用い
る原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（
ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズ
マを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法で
ある。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）
などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、
蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合が
ある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じ
ないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜
中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法で
ある。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が
得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速
度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くす
ることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２１４として、スパッタリング法によって酸化アルミニウムを
成膜する。また、絶縁体２１４は、多層構造としてもよい。例えばスパッタリング法によ
って酸化アルミニウムを成膜し、該酸化アルミニウム上にＡＬＤ法によって酸化アルミニ
ウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し
、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造
としてもよい。
次に絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング
法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実
施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化シリコンを成膜する。
次に、絶縁体２１６および絶縁体２１４に開口を形成する。開口とは、例えば、溝やスリ
ットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開
口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細
加工には好ましい。また、絶縁体２１６に開口を形成する場合、絶縁体２１４は、絶縁体
２１６をエッチングして溝を形成する際のエッチングストッパ膜として用いてもよい。例
えば、溝を形成する絶縁体２１６に酸化シリコン膜を用いた場合は、エッチングストッパ
膜として機能する絶縁膜として、絶縁体２１４は窒化シリコン膜、酸化アルミニウム膜、
酸化ハフニウム膜を用いるとよい。
開口の形成後に、導電体２０５ａとなる導電膜を成膜する。該導電膜は、酸素の透過を抑
制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タング
ステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン
、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることが
できる。導電体２０５ａとなる導電体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法
、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
本実施の形態では、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化
タンタルまたは、窒化タンタルの上に窒化チタンを積層した膜を成膜する。導電体２０５
ａとしてこのような金属窒化物を用いることにより、後述する導電体２０５ｂで銅など拡
散しやすい金属を用いても、当該金属が導電体２０５ａから外に拡散するのを防ぐことが
できる。
次に、導電体２０５ａとなる導電膜上に、導電体２０５ｂとなる導電膜を成膜する。該導
電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを
用いて行うことができる。本実施の形態では、導電体２０５ｂとなる導電膜として、タン
グステンや、銅などの低抵抗導電性材料を成膜する。
次に、ＣＭＰ処理を行うことで、導電体２０５ａとなる導電膜、ならびに導電体２０５ｂ
となる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部のみに、導電
体２０５ａとなる導電膜、ならびに導電体２０５ｂとなる導電膜が残存する。これにより
、上面が平坦な、導電体２０５ａおよび導電体２０５ｂを含む導電体２０５を形成するこ
とができる（図９参照。）。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去さ
れる場合がある。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２０を成膜する。絶縁体２２０の
成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて
行うことができる。
次に、絶縁体２２０上に絶縁体２２２を成膜する。絶縁体２２２の成膜は、スパッタリン
グ法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
特に、絶縁体２２２として、アルミニウム及びハフニウムの一方または双方の酸化物を含
む絶縁体を用いることが好ましい。アルミニウム及びハフニウムの一方または双方の酸化
物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニ
ウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。絶縁体２２
２は、ＡＬＤ法により形成されることが好ましい。ＡＬＤ法により成膜された絶縁体２２
２は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水
に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含ま
れる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中
の酸素欠損の生成を抑制することができる。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリン
グ法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図
９参照。）。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましく
は３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい
。第１の加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上
、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行っても
よい。または、第１の加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱
離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰
囲気で加熱処理を行ってもよい。
上記加熱処理によって、絶縁体２２４に含まれる水素や水などの不純物を除去することな
どができる。
または、加熱処理として、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含
むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する
装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ
）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカ
ルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成さ
れた酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用
いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプ
ラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
また、加熱処理は、絶縁体２２０成膜後、および絶縁体２２２の成膜後のそれぞれに行う
こともできる。該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２
２０成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、加熱処理として、絶縁体２２４成膜後に窒素雰囲気にて４００℃の温
度で１時間の処理を行なう。
次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜２３０Ａと、酸化物２３０ｂとな
る酸化膜２３０Ｂを順に成膜する（図１０参照。）。なお、上記酸化膜は、大気環境にさ
らさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜２３
０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを防ぐ
ことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができる。
酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法
、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する場
合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパ
ッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を
増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、
上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２
２４に供給される場合がある。なお、酸化膜２３０Ａのスパッタリングガスに含まれる酸
素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれ
る酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、
酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジス
タは、比較的高い電界効果移動度が得られる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ｂとし
て、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のター
ゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択する
ことで、酸化物２３０に求める特性に合わせて形成するとよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができ
る。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水素や水などの不純
物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１
時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行
う。
次に、酸化膜２３０Ａ、および酸化膜２３０Ｂを島状に加工して、酸化物２３０ａ、およ
び酸化物２３０ｂを形成する（図１１参照。）。
なお、上記工程において、絶縁体２２４を島状に加工してもよい。また、絶縁体２２４に
対しては、ハーフエッチングを行ってもよい。絶縁体２２４に対してハーフエッチングを
行うことで、後の工程で形成する酸化物２３０ｃの下にも絶縁体２２４が残った状態で形
成される。なお、絶縁体２２４は、後の工程である絶縁膜２７２Ａを加工する際に、島状
に加工することができる。その場合、絶縁体２２２をエッチングストッパ膜として用いて
もよい。
ここで、酸化物２３０ａ、および酸化物２３０ｂは、少なくとも一部が導電体２０５と重
なるように形成する。また、酸化物２３０ａ、および酸化物２３０ｂの側面は、絶縁体２
２２に対し、概略垂直であることが好ましい。酸化物２３０ａ、および酸化物２３０ｂの
側面が、絶縁体２２２に対し、概略垂直であることで、複数のトランジスタ２００を設け
る際に、小面積化、高密度化が可能となる。なお、酸化物２３０ａ、および酸化物２３０
ｂの側面と絶縁体２２２の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化
物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は大きいほど好
ましい。
また、酸化物２３０ａ、および酸化物２３０ｂの側面と、酸化物２３０ｂの上面との間に
、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（
以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ａ、および酸化物２３０
ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎ
ｍ以下とすることが好ましい。
なお、端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、該加工はドライ
エッチング法やウェットエッチング法を用いることができる。ドライエッチング法による
加工は微細加工に適している。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光さ
れた領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当
該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを
所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマ
レーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジス
トを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に
液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代
えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用
いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなど
のドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理
後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチン
グ処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。
ハードマスクを用いる場合、酸化膜２３０Ｂ上にハードマスク材料となる絶縁膜や導電膜
を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで
所望の形状のハードマスクを形成することができる。酸化膜２３０Ａ、および酸化膜２３
０Ｂのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを
残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することが
ある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去しても良い。一
方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ず
しもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：
Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いるこ
とができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型
電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の
電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞ
れに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに
周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するド
ライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング
装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因
した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または
拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いた
ウェット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上
記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で
希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超
音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行
う。
続いて、加熱処理を行っても良い。加熱処理の条件は、前述の加熱処理の条件を用いるこ
とができる。
次に、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの上に、酸化膜２３０Ｃ、
絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、導電膜２６０Ｃ、絶縁膜２７０Ａ、
および絶縁膜２７１Ａを順に成膜する（図１２参照。）。
酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ
法などを用いて行うことができる。酸化物２３０ｃに求める特性に合わせて、酸化膜２３
０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよ
い。本実施の形態では、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜する。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法な
どを用いて成膜することができる。
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、該酸素プラズマに
絶縁膜２５０Ａを曝すことで、絶縁膜２５０Ａ、酸化物２３０ａ、酸化物２３０ｂ、およ
び酸化膜２３０Ｃへ酸素を導入することができる。
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる
。該加熱処理によって、絶縁膜２５０Ａの水分濃度および水素濃度を低減させることがで
きる。
導電膜２６０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法な
どを用いて成膜することができる。ここで、例えば、酸化物２３０として用いることがで
きる酸化物半導体は、低抵抗化処理を施すことで、導電性酸化物となる。そこで、導電膜
２６０Ａとして、酸化物２３０として用いることができる酸化物を成膜し、後の工程で該
酸化物を低抵抗化してもよい。なお、導電膜２６０Ａに、酸化物２３０として用いること
ができる酸化物を、酸素を含む雰囲気において、スパッタリング法を用いて成膜すること
で、絶縁膜２５０Ａに酸素を添加することができる。絶縁膜２５０Ａに酸素を添加するこ
とで、添加された酸素は、絶縁膜２５０Ａを介して、酸化物２３０に酸素を供給すること
が可能となる。
導電膜２６０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法な
どを用いて成膜することができる。また、導電膜２６０Ａに酸化物２３０として用いるこ
とができる酸化物半導体を用いた場合、導電膜２６０Ｂをスパッタリング法で成膜するこ
とで、導電膜２６０Ａの電気抵抗値を低下させて導電体とすることができる。これをＯＣ
（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。該ＯＣ電極上の導電体上
に、さらに導電体をスパッタリング法などによって成膜してもよい。
また、導電膜２６０Ｃとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトラ
ンジスタを提供することができる。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることが
できる。なお、加熱処理は行わなくてもよい場合がある。本実施の形態では、窒素雰囲気
にて４００℃の温度で１時間の処理を行う。
絶縁膜２７０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法な
どを用いて成膜することができる。絶縁膜２７０Ａは、バリア膜として機能するため、水
または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いる
。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これに
より、導電体２６０の酸化を防ぐことができる。また、導電体２６０および絶縁体２５０
を介して、水または水素などの不純物が酸化物２３０に混入することを防ぐことができる
。
絶縁膜２７１Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法な
どを用いて成膜することができる。ここで、絶縁膜２７１Ａの膜厚は、後の工程で成膜す
る絶縁膜２７２Ａの膜厚より厚くすることが好ましい。これにより、後の工程で絶縁体２
７２を形成する際、導電体２６０の上に絶縁体２７１を、容易に残存させることができる
。
また、絶縁体２７１は、ハードマスクとして機能する。絶縁体２７１を設けることで、絶
縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、導電体２６０ｃの側
面、および絶縁体２７０の側面を、基板に対し、概略垂直に形成することができる。
従って、絶縁膜２７１Ａを、エッチングし、絶縁体２７１を形成する。続いて、絶縁体２
７１をマスクとして、絶縁膜２５０Ａ、導電膜２６０Ａ、導電膜２６０Ｂ、導電膜２６０
Ｃ、および絶縁膜２７０Ａを、エッチングし、絶縁体２５０、導電体２６０（導電体２６
０ａ、導電体２６０ｂ、導電体２６０ｃ）、および絶縁体２７０を形成する（図１３参照
。）。なお、当該加工後も、当該ハードマスクは除去せずに後工程を進めてもよい。当該
ハードマスクは、後工程で実施されるドーパントの添加においてもハードマスクとして機
能することができる。
また、絶縁体２５０の側面、導電体２６０ａの側面、導電体２６０ｂの側面、および絶縁
体２７０の側面は、同一面内であることが好ましい。また、絶縁体２５０の側面、導電体
２６０ａの側面、導電体２６０ｂの側面、および絶縁体２７０の側面が共有する同一面は
、基板に対し、概略垂直であることが好ましい。つまり、断面形状において、絶縁体２５
０、導電体２６０ａ、導電体２６０ｂ、および絶縁体２７０の側面は、酸化物２３０の上
面に対する角度が、鋭角、かつ大きいほど好ましい。なお、断面形状において、絶縁体２
５０、導電体２６０ａ、導電体２６０ｂ、および絶縁体２７０の側面と、酸化物２３０の
上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体２５０、導電体２６０ａ
、導電体２６０ｂ、および絶縁体２７０の側面と、酸化物２３０の上面のなす角は大きい
ほど好ましい。
また、絶縁体２５０、導電体２６０、および絶縁体２７０は、少なくとも一部が、導電体
２０５および酸化物２３０と重なるように形成する。
また、上記エッチングにより、酸化膜２３０Ｃの絶縁体２５０と重ならない領域の上部が
エッチングされる場合がある。この場合、酸化膜２３０Ｃの絶縁体２５０と重なる領域の
膜厚が、絶縁体２５０と重ならない領域の膜厚より厚くなる場合がある。
次に、酸化膜２３０Ｃ、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７
１を覆って、絶縁膜２７２Ａを成膜する（図１４参照。）。絶縁膜２７２Ａとして、被覆
性に優れたＡＬＤ法により成膜することが好ましい。ＡＬＤ法を用いることで、導電体２
６０などにより形成された段差部においても、絶縁体２５０、導電体２６０、および絶縁
体２７０の側面に対して、均一な厚さを有する絶縁膜２７２Ａを形成することができる。
次に、絶縁膜２７２Ａに異方性のエッチング処理を行い、絶縁体２５０、導電体２６０、
および絶縁体２７０の側面に接して、絶縁体２７２を形成する（図１５参照。）。異方性
のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、
基板面に略平行な面に成膜された該絶縁膜を除去して、絶縁体２７２を自己整合的に形成
することができる。
ここで、絶縁体２７０上に絶縁体２７１を形成しておくことで、絶縁体２７０上部の絶縁
膜２７２Ａが除去されても、絶縁体２７０を残存させることができる。また、絶縁体２５
０、導電体２６０、絶縁体２７０、および絶縁体２７１からなる構造体の高さを、酸化物
２３０ａ、酸化物２３０ｂ、および酸化膜２３０Ｃの高さよりも、高くすることで、酸化
膜２３０Ｃを介した酸化物２３０ａ、酸化物２３０ｂの側面の絶縁膜２７２Ａを、除去す
ることができる。さらに、酸化物２３０ａ、酸化物２３０ｂの端部をラウンド形状にして
おくと、酸化物２３０ａ、酸化物２３０ｂの側面に、酸化膜２３０Ｃを介して成膜された
絶縁膜２７２Ａを除去するための時間が短縮され、より容易に絶縁体２７２を形成するこ
とができる。
次に、絶縁体２５０、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７２
をマスクとして、酸化膜２３０Ｃをエッチングし、酸化膜２３０Ｃの一部を除去し、酸化
物２３０ｃを形成する（図１６参照。）。なお、本工程により、酸化物２３０ｂの上面お
よび側面と、酸化物２３０ａの側面の一部が除去される場合がある。
次に、絶縁体２２４、酸化物２３０、絶縁体２７２、絶縁体２７１を覆って、絶縁膜１３
０Ａ、および導電膜１２０Ａを成膜する（図１７参照。）。
絶縁膜１３０Ａには例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミ
ニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムな
どを用いればよく、積層または単層で設ける。
例えば、酸化アルミニウムなどのｈｉｇｈ－ｋ材料と、酸化窒化シリコンなどの絶縁耐力
が大きい材料の積層構造とすることが好ましい。当該構成により、容量素子１００は、ｈ
ｉｇｈ－ｋ材料により十分な容量を確保でき、絶縁耐力が大きい材料により絶縁耐力が向
上するため、容量素子１００の静電破壊を抑制し、容量素子１００の信頼性を向上させる
ことができる。
導電膜１２０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法な
どを用いて成膜することができる。
次に、導電膜１２０Ａおよび絶縁膜１３０Ａをリソグラフィー法を用いて加工し、導電体
１２０および絶縁体１３０を形成する（図１８参照。）。導電膜１２０Ａおよび絶縁膜１
３０Ａの加工には、ドライエッチング法、ウェットエッチング法、あるいはこれらを組み
合わせて用いることができる。ドライエッチング法では、異方性エッチングが実現できる
ことから、微細加工に優れているため好ましい。一方、等方性エッチングが可能なウェッ
トエッチングを用いることで、酸化物２３０の側面、絶縁体２５０の側面、および絶縁体
２７２の側面の導電膜１２０Ａおよび絶縁膜１３０Ａの除去が容易となる。よって、ドラ
イエッチング法とウェットエッチング法を組み合わせた加工は、良好な形状の導電体１２
０および絶縁体１３０を形成することができ好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、領域２３１
、接合領域２３２、および領域２３４を形成してもよい。領域２３１、および接合領域２
３２は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃとして設けられた金属
酸化物に、インジウムなどの金属原子、または不純物を添加し、低抵抗化した領域である
。なお、各領域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高
い。
領域２３１および接合領域２３２を低抵抗化するために、例えば、インジウムなどの金属
元素、および不純物の少なくとも一であるドーパントを添加すればよい。
なお、ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加する
イオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、
プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分
離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、
質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子
または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。な
お、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えて
もよい。
また、ドーパントは、プラズマ処理にて添加されてもよい。この場合、プラズマＣＶＤ装
置、ドライエッチング装置、アッシング装置を用いてプラズマ処理を行い、酸化物２３０
ａ、酸化物２３０ｂ、および酸化物２３０ｃにドーパントを添加することができる。
また、不純物をドーパントとして添加する場合、領域２３１に接するようにドーパントを
含む膜を成膜してもよい。例えば、ドーパントとして水素、ホウ素、炭素、窒素、フッ素
、またはリンなどを含む絶縁体２７４を酸化物２３０の領域２３１に接するように成膜す
る（図１９参照。）。絶縁体２７４の成膜や成膜後の熱処理により、領域２３１は低抵抗
化し、接合領域２３２が形成される。絶縁体２７４に含まれるドーパントが領域２３１お
よび接合領域２３２へ拡散し、当該領域は低抵抗化すると考えられる。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、インジウムの含有率を高く
することで、キャリア密度を高くし、低抵抗化を図ることができる。よって、ドーパント
として酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのキャリア密度を向上さ
せるインジウムなどの金属元素を用いることができる。
つまり、領域２３１、および接合領域２３２において、酸化物２３０ａ、酸化物２３０ｂ
、および酸化物２３０ｃのインジウムなどの金属原子の含有率を高くすることで、電子移
動度を高くし、低抵抗化を図ることができる。
従って、少なくとも領域２３１における元素Ｍに対するインジウムの原子数比が、領域２
３４の元素Ｍに対するインジウムの原子数比よりも大きくなる。
また、ドーパントとしては、上述の酸素欠損を形成する元素、または酸素欠損に捕獲され
る元素などを用いればよい。このような元素としては、代表的には水素、ホウ素、炭素、
窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の
代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
また、トランジスタ２００において、接合領域２３２を設けることで、ソース領域および
ドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高
抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすること
ができる。また、接合領域２３２を有することで、チャネル長方向において、ソース領域
およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制す
ることができる。また、接合領域２３２を有することで、非導通時のリーク電流を小さく
することができる。
従って、領域２３１ａ、および領域２３１ｂの範囲を適宜選択することにより、回路設計
に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる
。
本実施の形態では、絶縁体２２４、酸化物２３０、絶縁体２７１、絶縁体２７２、絶縁体
１３０、および導電体１２０を覆って、絶縁体２７４を成膜する（図１９参照。）。
絶縁体２７４として、例えばＣＶＤ法を用いて成膜した、窒化シリコン、窒化酸化シリコ
ン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体２７４として、
窒化酸化シリコンを用いる。
酸化物２３０に接して、窒素などの不純物となる元素を含む絶縁体２７４を成膜すること
で、領域２３１ａ、および領域２３１ｂは、絶縁体２７４の成膜雰囲気に含まれる、水素
または窒素などの不純物元素が添加される。酸化物２３０の絶縁体２７４と接する領域を
中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素
欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。その際、絶縁体２７
４と接しない接合領域２３２にも不純物が拡散することで、低抵抗化される。
よって、領域２３１ａ、および領域２３１ｂは、領域２３４より、水素および窒素の少な
くとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質
量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒ
ｙ）などを用いて測定すればよい。ここで、領域２３４の水素または窒素の濃度としては
、酸化物２３０ｂの絶縁体２５０と重なる領域の中央近傍（例えば、酸化物２３０ｂの絶
縁体２５０のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の
濃度を測定すればよい。
なお、領域２３１、および接合領域２３２は、酸素欠損を形成する元素、または酸素欠損
に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代表的
には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げら
れる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、
及びキセノン等がある。よって、領域２３１、および接合領域２３２は、上記元素の一つ
または複数を含む構成にすればよい。
または、絶縁体２７４として、領域２３１、および接合領域２３２に含まれる酸素を引き
抜き、吸収する膜を用いてもよい。酸素が引き抜かれると、領域２３１、および接合領域
２３２には酸素欠損が生じる。酸素欠損に水素、ホウ素、炭素、窒素、フッ素、リン、硫
黄、塩素、チタン、希ガス等が捕獲されることにより、領域２３１、および接合領域２３
２は低抵抗化する。
不純物となる元素を含む絶縁体、あるいは酸化物２３０から酸素を引き抜く絶縁体として
絶縁体２７４を成膜する場合、絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
不純物となる元素を含む絶縁体２７４の成膜は、窒素または水素の少なくとも一方を含む
雰囲気で行うことが好ましい。このような雰囲気で成膜を行うことで、酸化物２３０ｂお
よび酸化物２３０ｃの絶縁体２５０と重ならない領域を中心に、酸素欠損を形成し、当該
酸素欠損と窒素または水素などの不純物元素を結合させて、キャリア密度を高くすること
ができる。このようにして、低抵抗化された、領域２３１ａおよび領域２３１ｂを形成す
ることができる。絶縁体２７４として、例えばＣＶＤ法を用いて、窒化シリコン、窒化酸
化シリコン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体２７４
として、窒化酸化シリコンを用いる。
従って、絶縁体２７４の成膜により、ソース領域およびドレイン領域を自己整合的に形成
することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製
造することができる。
ここで、導電体２６０および絶縁体２５０の上面および側面を、絶縁体２７０および絶縁
体２７２で覆っておくことで、窒素または水素などの不純物元素が、導電体２６０および
絶縁体２５０に混入することを防ぐことができる。これにより、窒素または水素などの不
純物元素が、導電体２６０および絶縁体２５０を通って、トランジスタ２００のチャネル
形成領域として機能する領域２３４に混入することを防ぐことができる。従って、良好な
電気特性を有するトランジスタ２００を提供することができる。
なお、上記において、絶縁体２７４の成膜による酸化物２３０の低抵抗化、を用いて、領
域２３１、接合領域２３２、および領域２３４を形成したが、本実施の形態はこれに限ら
れるものではない。例えば、ドーパントの添加処理、またはプラズマ処理を用いてもよい
し、これらを複数組み合わせて、各領域などを形成してもよい。
例えば、絶縁体２５０、導電体２６０、絶縁体２７２、絶縁体２７０、絶縁体２７１、絶
縁体１３０、および導電体１２０をマスクとして、酸化物２３０にプラズマ処理を行って
もよい。プラズマ処理は、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される
元素を含む雰囲気などで行えばよい。例えば、アルゴンガスと窒素ガスを用いてプラズマ
処理を行えばよい。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることが
できる。加熱処理を行うことで、添加されたドーパントが、酸化物２３０の接合領域２３
２へと拡散し、オン電流を大きくすることができる。
次に、絶縁体２７４の上に、絶縁体２８０を成膜する（図２０参照。）。絶縁体２８０の
成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて
行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット
法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロール
コーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では
、該絶縁膜として、酸化窒化シリコンを用いる。
なお、絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、
絶縁体２８０は、絶縁体２８０となる絶縁膜として成膜した直後に上面が平坦性を有して
いてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行に
なるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処
理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理など
がある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２
８０の上面は必ずしも平坦性を有さなくてもよい。
次に、絶縁体２８０、絶縁体２７４、絶縁体２７１、および絶縁体２７０に、酸化物２３
０の領域２３１、導電体２６０、および導電体１２０に達する開口を形成する。当該開口
の形成は、リソグラフィー法を用いて行えばよい。
なお、導電体２５２ａ、および導電体２５２ｂが酸化物２３０の側面に接して設けられる
ように、酸化物２３０に達する開口において、酸化物２３０の側面が露出するように、当
該開口を形成する。
次に、導電体２５２となる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、Ｃ
ＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２５２となる導電膜の一部を除去し、絶縁体２８
０を露出する。その結果、上記開口のみに、該導電膜が残存することで上面が平坦な導電
体２５２を形成することができる（図２１参照。）。
以上により、トランジスタ２００を有する半導体装置を作製することができる。図９乃至
図２１に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トラン
ジスタ２００を作成することができる。
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができ
る。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供すること
ができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供すること
ができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供するこ
とができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することが
できる。または、本発明の一態様により、消費電力が低減された半導体装置を提供するこ
とができる。または、本発明の一態様により、生産性の高い半導体装置を提供することが
できる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
以下では、本発明の一態様に係る、上記実施の形態と異なる態様の、トランジスタ２０
０を有する半導体装置の一例について説明する。なお、本実施の形態において、先の実施
の形態と同じ材料、または同じ機能を有する構成要素については同一の符号を付し、その
説明を省略する場合がある。
＜半導体装置の構成例２＞
図２２（Ａ）、図２２（Ｂ）、および図２２（Ｃ）は、本発明の一態様に係るトランジ
スタ２００、容量素子１００、およびトランジスタ２００周辺の上面図、および断面図で
ある。なお、本明細書では、１つの容量素子、および少なくとも１つのトランジスタを有
する半導体装置をセルと称する。
図２２（Ａ）は、トランジスタ２００、および容量素子１００を有するセル６００の上
面図である。また、図２２（Ｂ）、および図２２（Ｃ）はセル６００の断面図である。こ
こで、図２２（Ｂ）は、図２２（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり
、トランジスタ２００のチャネル長方向の断面図でもある。また、図２２（Ｃ）は、図２
２（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャ
ネル幅方向の断面図でもある。図２２（Ａ）の上面図では、図の明瞭化のために一部の要
素を省いて図示している。なお、図２２では、図面の明瞭化のために、一部の構成要素に
のみ符号を付してある。また、図２２に示すセル６００の各構成要素については、図２６
に符号を付し、その詳細な説明については、後述する。
図２２に示すセル６００は、トランジスタ２００と、容量素子１００とを、同層に設け
ることで、トランジスタ２００を構成する構造の一部が、容量素子１００を構成する構造
の一部と、併用することができる。つまり、トランジスタ２００の構造の一部は、容量素
子１００の構造の一部として、機能する場合がある。
また、トランジスタ２００に、容量素子１００の一部、または全体が、重畳することで
、トランジスタ２００の投影面積、および容量素子１００の投影面積の合計した面積を小
さくすることができる。
図２３は、容量素子１００を説明する上面図および断面図である。図２３（Ｂ）は、図
２３（Ａ）に示す上面図のＡ５－Ａ６の一点鎖線で示す部位の断面図であり、図２３（Ｄ
）は、図２３（Ｃ）に示す上面図のＡ５－Ａ６の一点鎖線で示す部位の断面図である。な
お、図２３（Ａ）および図２３（Ｃ）では、容量素子１００の説明の為、図２３（Ｂ）お
よび図２３（Ｄ）に示す導電体２５２ｃなど一部の構成は省略し、図示していない。また
、容量素子１００の第２の電極として機能する導電体１２０、および誘電体として機能す
る絶縁体１３０を点線で示している。
図２３（Ａ）乃至図２３（Ｄ）に示す通り、容量素子１００の面積は、酸化物２３０ａ
および酸化物２３０ｂのＡ５－Ａ６方向の幅と、導電体１２０のＡ１－Ａ２方向の幅によ
り決定される。すなわち、セル６００に必要な容量値が図２３（Ａ）および図２３（Ｂ）
に示す容量素子１００では得られない場合、酸化物２３０ａおよび酸化物２３０ｂのＡ５
－Ａ６方向の幅を大きくし、容量値を大きくすることができる。
上記構造を有することで、微細化または高集積化が可能である。また、設計自由度を高
くすることができる。また、トランジスタ２００は、容量素子１００と、同一の工程で形
成する。従って、工程を短縮することができるため、生産性を向上させることができる。
＜セルアレイの構造＞
ここで、本実施の形態のセルアレイの一例を、図２４および図２５に示す。例えば、図
２２に示すトランジスタ２００、および容量素子１００を有するセル６００を、マトリク
ス状に配置することで、セルアレイを構成することができる。
図２４（Ａ）は、図２２に示すセル６００を、マトリクス状に配置した一形態を示す回
路図である。図２４（Ａ）においては、行方向に配置されたセル６００が有するトランジ
スタの第１のゲートが共通のＷＬ（ＷＬ０１、ＷＬ０２、ＷＬ０３）と電気的に接続する
。また、列方向に配置されたセルが有するトランジスタのソースおよびドレインの一方が
、共通のＢＬ（ＢＬ０１乃至ＢＬ０６）と電気的に接続する。また、各セル６００が有す
るトランジスタには第２のゲートＢＧが設けられていてもよい。ＢＧに印加される電位に
より、トランジスタのしきい値を制御することができる。また、セル６００が有する容量
素子の第１の電極は、トランジスタのソースおよびドレインの他方と電気的に接続する。
この時、容量素子の第１の電極は、トランジスタを構成する構造の一部からなる場合があ
る。また、セル６００が有する容量素子の第２の電極は、ＰＬと電気的に接続する。
図２４（Ｂ）は、図２４（Ａ）における、行の一部としてＷＬ０２とＢＬ０３に電気的
に接続されたセル６００ａ、およびＷＬ０２とＢＬ０４に電気的に接続されたセル６００
ｂを含む回路６１０を抜き出した断面図である。図２４（Ｂ）は、セル６００ａ、および
セル６００ｂの断面図を示す。
セル６００ａは、トランジスタ２００ａおよび容量素子１００ａを有している。セル６
００ｂは、トランジスタ２００ｂおよび容量素子１００ｂを有している。
図２５（Ａ）は、図２２に示すセル６００を、マトリクス状に配置した回路において、
図２４（Ａ）と異なる形態を示す回路図である。図２５（Ａ）においては、行方向に隣り
合うセル６００が有するトランジスタのソースおよびドレインの一方が共通のＢＬ（ＢＬ
０１、ＢＬ０２、ＢＬ０３）と電気的に接続する。また、当該ＢＬは、列方向に配置され
たセル６００が有するトランジスタのソースおよびドレインの一方とも電気的に接続する
。一方、行方向に隣り合うセル６００が有するトランジスタの第１のゲートは、異なるＷ
Ｌ（ＷＬ０１乃至ＷＬ０６）と電気的に接続する。また、各セル６００が有するトランジ
スタには第２のゲートＢＧが設けられていてもよい。ＢＧに印加される電位により、トラ
ンジスタのしきい値を制御することができる。また、セル６００が有する容量素子の第１
の電極は、トランジスタのソースおよびドレインの他方と電気的に接続する。この時、容
量素子の第１の電極は、トランジスタを構成する構造の一部からなる場合がある。また、
セル６００が有する容量素子の第２の電極は、ＰＬと電気的に接続する。
図２５（Ｂ）は、図２５（Ａ）における、行の一部としてＷＬ０４とＢＬ０２に電気的
に接続されたセル６００ａ、およびＷＬ０３とＢＬ０２に電気的に接続されたセル６００
ｂを含む回路６２０を抜き出した断面図である。図２５（Ｂ）は、セル６００ａ、および
セル６００ｂの断面図を示す。
セル６００ａは、トランジスタ２００ａおよび容量素子１００ａを有している。セル６
００ｂは、トランジスタ２００ｂおよび容量素子１００ｂを有している。
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソー
スおよびドレインの一方は、いずれもＢＬ０２と電気的に接続している。
［セル６００］
本発明の一態様の半導体装置は、トランジスタ２００と、容量素子１００、層間膜とし
て機能する絶縁体２８０を有する。また、トランジスタ２００と電気的に接続し、プラグ
として機能する導電体２５２（導電体２５２ａ、導電体２５２ｂ、および導電体２５２ｃ
）とを有する。
なお、導電体２５２は、絶縁体２８０の開口の内壁に接して形成されている。ここで、
導電体２５２の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、トラ
ンジスタ２００では、導電体２５２が２層である構成について示しているが、本発明はこ
れに限られるものではない。例えば、導電体２５２は、単層、または３層以上の積層構造
でもよい。
［トランジスタ２００］
図２２、および図２６に示すように、トランジスタ２００は、基板（図示せず）の上に
配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め
込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置され
た絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に
配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０
ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体
２５０と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、導電体２６０
ｂ、および導電体２６０ｃ）と、導電体２６０の上に配置された絶縁体２７０、および絶
縁体２７１と、少なくとも絶縁体２５０、および導電体２６０の側面に接して配置された
絶縁体２７２と、酸化物２３０、および絶縁体２７２と接して配置された絶縁体２７４と
、を有する。
なお、トランジスタ２００では、図２６に示すように、酸化物２３０ａ、酸化物２３０
ｂ、および酸化物２３０ｃを積層する構成について示しているが、本発明はこれに限られ
るものではない。例えば、酸化物２３０ａ、酸化物２３０ｂの２層構造、または４層以上
の積層構造としてもよい。また、酸化物２３０ｂのみの単層、または酸化物２３０ｂと酸
化物２３０ｃのみを設ける構成にしてもよい。また、トランジスタ２００では、導電体２
６０ａ、導電体２６０ｂ、および導電体２６０ｃを積層する構成について示しているが、
本発明はこれに限られるものではない。例えば、単層、２層、または４層以上の積層構造
としてもよい。
ここで、図２６（Ｂ）における破線で囲む、チャネル近傍の領域２３９の拡大図を図２
７に示す。
図２６（Ｂ）および図２７に示すように、酸化物２３０は、トランジスタ２００のチャ
ネル形成領域および後述する容量素子１００の第１の電極として機能する領域２３４と、
ソース領域またはドレイン領域として機能する領域２３１との間に、接合領域２３２を有
する。ソース領域またはドレイン領域として機能する領域２３１は、キャリア密度が高い
、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソー
ス領域またはドレイン領域として機能する領域２３１よりも、キャリア密度が低い領域で
ある。また、領域２３４のうち導電体１２０と重畳する領域は、導電体１２０に電圧を印
加することで、キャリアが蓄積され、容量素子１００の電極として機能させることができ
る。
また、接合領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よ
りもキャリア密度が低く、チャネル形成領域として機能する領域２３４よりもキャリア密
度が高い領域である。すなわち接合領域２３２は、チャネル形成領域と、ソース領域また
はドレイン領域との間の接合領域（ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）としての機能を有
する。
接合領域を設けることで、ソース領域またはドレイン領域として機能する領域２３１と
、チャネル形成領域として機能する領域２３４との間に高抵抗領域が形成されず、トラン
ジスタのオン電流を大きくすることができる。
また、接合領域２３２は、ゲート電極として機能する導電体２６０あるいは、容量素子
の電極として機能する導電体１２０と重なる領域を有する。特に、接合領域２３２におい
てゲート電極として機能する導電体２６０と重なる領域は、いわゆるオーバーラップ領域
（Ｌｏｖ領域ともいう）として機能する場合がある。
領域２３１は、絶縁体２７４と接することが好ましい。また、領域２３１は、インジウ
ムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が
接合領域２３２、および領域２３４よりも大きいことが好ましい。
接合領域２３２は、絶縁体２７２と重畳する領域を有する。接合領域２３２は、インジ
ウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度
が領域２３４よりも大きいことが好ましい。一方、インジウムなどの金属元素、並びに水
素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１よりも、小さいこ
とが好ましい。
領域２３４は、導電体２６０および導電体１２０と重畳する。領域２３４は、インジウ
ムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が
領域２３１、および接合領域２３２より、小さいことが好ましい。
また、図２７に示すように、酸化物２３０ａおよび酸化物２３０ｂのチャネル長方向Ａ
２側の側面と、導電体１２０および絶縁体１３０のチャネル長方向Ａ２側の側面と、が上
面視において略一致することが好ましい。ただし、これに限られることなく、酸化物２３
０ａおよび酸化物２３０ｂのチャネル長方向Ａ２側の側面が、導電体１２０および絶縁体
１３０のチャネル長方向Ａ２側の側面に対して突出し、酸化物２３０ａおよび酸化物２３
０ｂの上面の一部が絶縁体２７４と接する構成としてもよい。また、導電体１２０および
絶縁体１３０のチャネル長方向Ａ２側の側面が、酸化物２３０ａおよび酸化物２３０ｂの
チャネル長方向Ａ２側の側面に対して突出し、導電体１２０および絶縁体１３０が酸化物
２３０ａおよび酸化物２３０ｂのチャネル長方向Ａ２側の側面を覆う構成にしてもよい。
また、酸化物２３０において、領域２３１、接合領域２３２、および領域２３４の境界
は明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、並
びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各
領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、領域２３
１から接合領域２３２へ、領域２３４に近い領域であるほど、インジウムなどの金属元素
、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
また、図２６（Ｂ）および図２７では、領域２３４、領域２３１、および接合領域２３
２が、酸化物２３０ｂに形成されているが、これに限られることなく、例えばこれらの領
域は酸化物２３０ａ、または酸化物２３０ｃにも形成されていてもよい。また、図２６（
Ｂ）および図２７では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示して
いるが、本実施の形態はこれに限られるものではない。例えば、接合領域２３２が酸化物
２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ｂの下面近傍では、導
電体２５２ａ側に後退する形状になる場合がある。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２
３０ｂ上の酸化物２３０ｃと、を有する。また、酸化物２３０は、領域２３１、接合領域
２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７
４と接することが好ましい。また、領域２３１の少なくとも一部は、インジウムなどの金
属元素、水素、および窒素の少なくとも一の濃度が領域２３４よりも大きいことが好まし
い。
トランジスタ２００をオンさせると、領域２３１は、ソース領域またはドレイン領域の
一方として機能する。また、領域２３４の少なくとも一部、例えば、領域２３４の導電体
２６０と重畳する領域は、チャネルが形成される領域として機能する。また、領域２３４
の少なくとも一部、例えば、領域２３４の導電体１２０と重畳する領域は、導電体１２０
に電圧を印加することで、容量素子１００の電極として機能させることができる。ここで
、領域２３４の導電体２６０と重畳する領域は、領域２３１と領域２３４の導電体１２０
と重畳する領域に挟まれるように設けられている。
ここで、図２６に示すように、酸化物２３０は、接合領域２３２を有することが好まし
い。当該構成とすることで、トランジスタ２００において、オン電流を大きくし、かつ、
非導通時のリーク電流（オフ電流）を小さくすることができる。
また、酸化物２３０ａ上に、酸化物２３０ｂを有することで、酸化物２３０ａよりも下
方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することができ
る。また、酸化物２３０ｃ下に、酸化物２３０ｂを有することで、酸化物２３０ｃよりも
上方に形成された構造物から、酸化物２３０ｂに対する不純物の拡散を抑制することがで
きる。
また、酸化物２３０の側面と、酸化物２３０の上面との間に、湾曲面を有する。つまり
、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう
）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎ
ｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともい
う）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、エネルギ
ーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。こ
のように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電
流を低減することができる。
ここで、酸化物２３０の領域２３４について説明する。
領域２３４は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが
好ましい。具体的には、酸化物２３０ａ、および酸化物２３０ｂの積層構造を有する場合
、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化
物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいこ
とが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍ
の原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子
数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元
素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに
対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３
０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
続いて、酸化物２３０の領域２３１、および接合領域２３２について説明する。
領域２３１、および接合領域２３２は、酸化物２３０として設けられた金属酸化物に、
インジウムなどの金属原子、または不純物を添加し、低抵抗した領域である。なお、各領
域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。なお、領
域２３１、および接合領域２３２に、不純物を添加するために、例えば、プラズマ処理、
イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガス
を質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプラン
テーション法などを用いて、インジウムなどの金属元素、および不純物の少なくとも一で
あるドーパントを添加すればよい。
つまり、領域２３１、および接合領域２３２において、酸化物２３０のインジウムなど
の金属原子の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができ
る。
または、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜すること
で、領域２３１、および接合領域２３２に、不純物を添加することができる。
つまり、領域２３１、および接合領域２３２は、酸素欠損を形成する元素、または酸素
欠損に捕獲される元素を添加されることで低抵抗化される。このような元素としては、代
表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙
げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプト
ン、及びキセノン等がある。よって、領域２３１、および接合領域２３２は、上記元素の
一つまたは複数を含む構成にすればよい。
例えば、絶縁体２７４として、領域２３１、および接合領域２３２に含まれる酸素を引
き抜き、吸収する膜を用いてもよい。酸素が引き抜かれると、領域２３１、および接合領
域２３２には酸素欠損が生じる。酸素欠損に水素、ホウ素、炭素、窒素、フッ素、リン、
硫黄、塩素、チタン、希ガス等が捕獲されることにより、領域２３１、および接合領域２
３２は低抵抗化する。
また、トランジスタ２００において、接合領域２３２を設けることで、ソース領域およ
びドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に
高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくするこ
とができる。また、接合領域２３２を有することで、チャネル長方向において、ソース領
域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制
することができる。また、接合領域２３２有することで、非導通時のリーク電流を小さく
することができる。
従って、接合領域２３２の範囲を適宜選択することにより、回路設計に合わせて、要求
に見合う電気特性を有するトランジスタを容易に提供することができる。
なお、領域２３４のチャネル長方向のＡ２側の側面も領域２３１と同様に、絶縁体２７
４と接する場合がある。よって、領域２３４の絶縁体２７４と接する領域近傍では、領域
２３１と同様に、不純物が添加される場合がある。
絶縁体２７４は、絶縁体２７０、絶縁体２７２、酸化物２３０および絶縁体２２４を覆
って設ける。
また、絶縁体２７４は、水または水素などの不純物、および酸素の透過を抑制する機能
を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２７４として、窒化シリコ
ン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムな
どを用いることが好ましい。このような絶縁体２７４を形成することで、絶縁体２７４を
透過して酸素が混入し、領域２３１の酸素欠損に酸素を供給して、キャリア密度が低下す
るのを防ぐことができる。また、絶縁体２７４を透過して水または水素などの不純物が混
入し、領域２３１が過剰に領域２３４側に拡張するのを防ぐことができる。
なお、絶縁体２７４を成膜することにより、領域２３１、および接合領域２３２を設け
る場合、絶縁体２７４は、水素および窒素の少なくとも一方を有することが好ましい。水
素、または窒素などの不純物を有する絶縁体を絶縁体２７４に用いることで、水素または
窒素などの不純物を酸化物２３０に添加して、酸化物２３０において、領域２３１、およ
び接合領域２３２を形成することができる。
絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶
縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減
されていることが好ましい。なお、絶縁体２８０は、同様の絶縁体からなる積層構造とし
てもよい。
また、絶縁体２８０および絶縁体２７４に形成された開口に、導電体２５２ａ、導電体
２５２ｂ、および導電体２５２ｃを配置する。なお、導電体２５２ａ、導電体２５２ｂ、
および導電体２５２ｃの上面の高さは、絶縁体２８０の上面と、同一平面上としてもよい
。
導電体２５２ｂは、絶縁体２７０および絶縁体２７１にも形成された開口を介して、ト
ランジスタ２００の第１のゲート電極として機能する導電体２６０と接している。また、
導電体２５２ｃは、後述する容量素子１００の電極の一方である導電体１２０と接してい
る。
また、導電体２５２ａは、トランジスタ２００のソース領域またはドレイン領域として
機能する領域２３１と接している。領域２３１は低抵抗化されているので、導電体２５２
ａと領域２３１の接触抵抗を低減し、トランジスタ２００のオン電流を大きくすることが
できる。
ここで、導電体２５２ａは、少なくとも酸化物２３０の上面と接し、さらに酸化物２３
０の側面と接することが好ましい。特に、導電体２５２ａは、酸化物２３０のＡ３側の側
面、およびＡ４側の側面の双方または一方と接することが好ましい。また、導電体２５２
ａが、酸化物２３０のＡ１側（Ａ２側）の側面と接する構成にしてもよい。このように、
導電体２５２ａが酸化物２３０の上面に加えて、酸化物２３０の側面と接する構成にする
ことにより、導電体２５２ａと酸化物２３０のコンタクト部の上面積を増やすことなく、
コンタクト部の接触面積を増加させ、導電体２５２ａと酸化物２３０の接触抵抗を低減す
ることができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を
図りつつ、オン電流を大きくすることができる。
［容量素子１００］
図２２、および図２６に示すように、容量素子１００は、トランジスタ２００と共通の
構造を有する構成である。本実施の形態では、トランジスタ２００の酸化物２３０に設け
られた領域２３４の一部を、容量素子１００の電極の一方として機能する容量素子１００
の例について示す。
容量素子１００は、酸化物２３０の領域２３４の一部、領域２３４の一部上に絶縁体１
３０、絶縁体１３０上に導電体１２０を有する。さらに、絶縁体１３０の上に、少なくと
も一部が領域２３４の一部と重なるように、導電体１２０が配置されることが好ましい。
酸化物２３０の領域２３４の一部は、容量素子１００の電極の一方として機能し、導電
体１２０は容量素子１００の電極の他方として機能する。すなわち、領域２３４には、ト
ランジスタ２００のチャネルとして機能する第１の領域と、容量素子１００の電極の一方
として機能する第２の領域が隣り合うように設けられている。絶縁体１３０は容量素子１
００の誘電体として機能する。
絶縁体２８０、および絶縁体２７４は、絶縁体１３０および導電体１２０を覆うように
設けることが好ましい。
絶縁体１３０は、例えば、酸化アルミニウムまたは酸化窒化シリコンを単層または積層
で用いればよい。
導電体１２０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を
用いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例
えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
ここで、導電体１２０および絶縁体１３０のチャネル長方向Ａ２側の側面と、酸化物２
３０ａおよび酸化物２３０ｂのチャネル長方向Ａ２側の側面と、が上面視において略一致
することが好ましい。このように、容量素子１００の端部とトランジスタ２００の端部を
重畳させることで、トランジスタ２００の投影面積、および容量素子１００の投影面積の
合計した面積をさらに小さくすることができる。
また、導電体２５２ｃは、容量素子１００の電極の一方である導電体１２０と接してい
る。導電体２５２ｃは、導電体２５２ａおよび導電体２５２ｂと同時に形成することがで
きるため、工程短縮が可能である。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図２８を用いて説明する。
［記憶装置１］
図２８に示す記憶装置は、トランジスタ２００、および容量素子１００を有するセル６０
０と、トランジスタ３００と、を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジ
スタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いるこ
とにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作
を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消
費電力を十分に低減することができる。
また、セル６００において、トランジスタ２００と、容量素子１００とは、共通する構造
を有しているため、投影面積が小さく、微細化および高集積化が可能である。
図２８において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線
３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００
３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００
４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジス
タ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲー
ト、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極
の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続
されている。
図２８に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を
有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジス
タ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これによ
り、配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極
の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲート
には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与え
る電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられる
ものとする。その後、配線３００４の電位を、トランジスタ２００が非導通状態となる電
位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持
される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持
される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状
態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノード
ＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル
型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の
見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷
が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。こ
こで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必
要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿
ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別で
きる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場
合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「
導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配
線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状
態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持
されている情報を読み出すことができる。
＜記憶装置１の構造＞
本発明の一態様の半導体装置は、図２８に示すようにトランジスタ３００、トランジスタ
２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設
けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設け
られている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３
１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能
する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはド
レイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコ
ン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。
または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウ
ムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよ
い。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを
用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジス
タ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓ
ｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導
体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型
の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元
素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料
、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することがで
きる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好まし
い。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムな
どの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱
性の点で好ましい。
なお、図２８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成
や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁
体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化
シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸
化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平
坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平
坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されて
いてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジス
タ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用
いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコ
ンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体
素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、ト
ランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することがで
きる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００
℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の単位面積当たりに換算
して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃ
ｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁
体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３
２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下が
より好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減
することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１
００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０
等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線
としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の
構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、
配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配
線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材
料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または
積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなど
の高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、
アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料
を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２８におい
て、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。ま
た、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されてい
る。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、
導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する
絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する
導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有す
る開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トラ
ンジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トラン
ジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いる
とよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線として
の導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる
。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を
有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図２８におい
て、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。ま
た、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されてい
る。導電体３６６は、プラグ、または配線としての機能を有する。なお導電体３６６は、
導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する
絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する
導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３６０が有す
る開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トラ
ンジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トラン
ジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図２８におい
て、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。ま
た、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されてい
る。導電体３７６は、プラグ、または配線としての機能を有する。なお導電体３７６は、
導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する
絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する
導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３７０が有す
る開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トラ
ンジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トラン
ジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図２８におい
て、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。ま
た、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されてい
る。導電体３８６は、プラグ、または配線としての機能を有する。なお導電体３８６は、
導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する
絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する
導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３８０が有す
る開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トラ
ンジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トラン
ジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３８４上には絶縁体２１０、および絶縁体２１２が、順に積層して設けられている
。絶縁体２１０、および絶縁体２１２のいずれかは、酸素や水素に対してバリア性のある
物質を用いることが好ましい。
絶縁体２１０には、例えば、基板３１１、またはトランジスタ３００を設ける領域などか
ら、セル６００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を
用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用い
ることができる。ここで、セル６００等の酸化物半導体を有する半導体素子に、水素が拡
散することで、該半導体素子の特性が低下する場合がある。従って、セル６００と、トラ
ンジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散
を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０には、酸化アルミ
ニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素
、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸
化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの
不純物のセル６００への混入を防止することができる。また、セル６００を構成する酸化
物からの酸素の放出を抑制することができる。そのため、セル６００に対する保護膜とし
て用いることに適している。
また、例えば、絶縁体２１２には、絶縁体３２０と同様の材料を用いることができる。ま
た、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減する
ことができる。例えば、絶縁体２１２として、酸化シリコン膜や酸化窒化シリコン膜など
を用いることができる。
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２
１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている
。なお、導電体２１８は、セル６００、またはトランジスタ３００と電気的に接続するプ
ラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体
３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、
および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トラ
ンジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有
する層により分離することができ、トランジスタ３００からセル６００への水素の拡散を
抑制することができる。
絶縁体２１２の上方には、セル６００が設けられている。なお、セル６００の構造は、先
の実施の形態で説明したセル６００を用いればよい。また、図２８に示すセル６００は一
例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用
いればよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトラ
ンジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上
させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提
供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提
供することができる。または、消費電力が低減された半導体装置を提供することができる
。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上記実施の形態と異なる態様の、半導体装置の一形態を、図２９を
用いて説明する。なお、本実施の形態において、先の実施の形態と同じ材料、または同じ
機能を有する構成要素については同一の符号を付し、その説明を省略する場合がある。
［記憶装置２］
図２９に示す記憶装置は、トランジスタ２００、および容量素子１００を有するセル６
００と、トランジスタ３００と、を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いる
ことにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の
消費電力を十分に低減することができる。
また、セル６００において、トランジスタ２００と、容量素子１００とは、共通する構
造を有しているため、投影面積が小さく、微細化および高集積化が可能である。
図２９に示すにおいて、配線３００１はトランジスタ３００のソースおよびドレインの
一方と電気的に接続され、配線３００２はトランジスタ３００のソースおよびドレインの
他方と電気的に接続され、配線３００７はトランジスタ３００のゲートと電気的に接続さ
れている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電
気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され
、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。また、
配線３００５は容量素子１００の電極の一方と電気的に接続されている。
図２９に示す半導体装置は、後述するＤＯＳＲＡＭのような酸化物トランジスタを設け
た記憶装置に適用することができる。トランジスタ２００のオフ電流が小さく、ソースお
よびドレインの他方（容量素子１００の電極の他方ということもできる。）の電位が保持
可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。
＜記憶装置２の構造＞
本発明の一態様の半導体装置は、図２９に示すようにトランジスタ３００、トランジス
タ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に
設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設
けられている。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶
縁体３２６が順に積層して設けられている。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６にはトランジ
スタ３００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている
。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する
。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の
符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続す
るプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合
、および導電体の一部がプラグとして機能する場合もある。
絶縁体２１２の上方には、セル６００が設けられている。なお、セル６００の構造は、
先の実施の形態で説明したセル６００を用いればよい。また、図２９に示すセル６００は
一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを
用いればよい。
また、導電体２５２を導電体２１８と接するように設けることで、トランジスタ３００
と接続される配線をセル６００の上に取り出すことができる。図２９においては、配線３
００２をセル６００の上に取り出したが、これに限られることなく、配線３００１または
配線３００７などをセル６００の上に取り出す構成にしてもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するト
ランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向
上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを
提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを
提供することができる。または、消費電力が低減された半導体装置を提供することができ
る。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図３０および図３１を用いて、本発明の一態様に係る、酸化物を半導
体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ。）、および容量素子が適用さ
れている記憶装置の一例として、ＮＯＳＲＡＭについて説明する。ＮＯＳＲＡＭ（登録商
標）とは「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ
」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。
なお、以下において、ＮＯＳＲＡＭのようにＯＳトランジスタを用いたメモリ装置を、Ｏ
Ｓメモリと呼ぶ場合がある。
ＮＯＳＲＡＭでは、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「Ｏ
Ｓメモリ」と呼ぶ。）が適用されている。ＯＳメモリは、少なくとも容量素子と、容量素
子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小
オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモ
リとして機能させることができる。
＜＜ＮＯＳＲＡＭ＞＞
図３０にＮＯＳＲＡＭの構成例を示す。図３０に示すＮＯＳＲＡＭ１６００は、メモリセ
ルアレイ１６１０、コントローラ１６４０、行ドライバ１６５０、列ドライバ１６６０、
出力ドライバ１６７０を有する。なお、ＮＯＳＲＡＭ１６００は、１のメモリセルで多値
データを記憶する多値ＮＯＳＲＡＭである。
メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、ＲＷＬ
、ビット線ＢＬ、ソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワ
ード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１
６１１で３ビット（８値）のデータを記憶する。
コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［
３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６
４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル
信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１
６７０の制御信号を生成する。
行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は
、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
列ドライバ１６６０は、ソース線ＳＬおよびビット線ＢＬを駆動する。列ドライバ１６６
０は、列デコーダ１６６１、書き込みドライバ１６６２、ＤＡＣ（デジタル－アナログ変
換回路）１６６３を有する。
ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３
は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電
気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤ
ＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする
機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ－デジタル変換回路）１
６７２、出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線Ｓ
Ｌを選択し、選択されたソース線ＳＬの電圧をＡＤＣ１６７２に送信する。ＡＤＣ１６７
２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの
電圧はＡＤＣ１６７２において、３ビットのデータに変換され、出力バッファ１６７３は
ＡＤＣ１６７２から出力されるデータを保持する。
＜メモリセル＞
図３１（Ａ）はメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は
２Ｔ型のゲインセルであり、メモリセル１６１１はワード線ＷＷＬ、ＲＷＬ、ビット線Ｂ
Ｌ、ソース線ＳＬ、配線ＢＧＬに電気的に接続されている。メモリセル１６１１は、ノー
ドＳＮ、ＯＳトランジスタＭＯ６１、トランジスタＭＰ６１、容量素子Ｃ６１を有する。
ＯＳトランジスタＭＯ６１は書き込みトランジスタである。トランジスタＭＰ６１は読み
出しトランジスタであり、例えばｐチャネル型Ｓｉトランジスタで構成される。容量素子
Ｃ６１はノードＳＮの電圧を保持するための保持容量である。ノードＳＮはデータの保持
ノードであり、ここではトランジスタＭＰ６１のゲートに相当する。
メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されてい
るため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
図３１（Ａ）の例では、ビット線は、書き込みと読み出しで共通のビット線であるが、図
３１（Ｂ）に示すように、書き込みビット線ＷＢＬと、読み出しビット線ＲＢＬとを設け
てもよい。
図３１（Ｃ）－図３１（Ｅ）にメモリセルの他の構成例を示す。図３１（Ｃ）－図３１（
Ｅ）には、書き込み用ビット線と読み出し用ビット線を設けた例を示しているが、図３１
（Ａ）のように書き込みと読み出しで共有されるビット線を設けてもよい。
図３１（Ｃ）に示すメモリセル１６１２は、メモリセル１６１１の変形例であり、読み出
しトランジスタをｎチャネル型トランジスタ（ＭＮ６１）に変更したものである。トラン
ジスタＭＮ６１はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい
。
メモリセル１６１１、１６１２において、ＯＳトランジスタＭＯ６１はバックゲートの無
いＯＳトランジスタであってもよい。
図３１（Ｄ）に示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、
ＲＷＬ、ビット線ＷＢＬ、ＲＢＬ、ソース線ＳＬ、配線ＢＧＬ、ＰＣＬに電気的に接続さ
れている。メモリセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジス
タＭＰ６２、トランジスタＭＰ６３、容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６
２は書き込みトランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり
、トランジスタＭＰ６３は選択トランジスタである。
図３１（Ｅ）に示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出
しトランジスタおよび選択トランジスタをｎチャネル型トランジスタ（ＭＮ６２、ＭＮ６
３）に変更したものである。トランジスタＭＮ６２、ＭＮ６３はＯＳトランジスタであっ
てもよいし、Ｓｉトランジスタであってもよい。
メモリセル１６１１－１６１４に設けられるＯＳトランジスタは、バックゲートの無いト
ランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
容量素子Ｃ６１の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理
的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み
出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ
頻度を低減できる。
上記実施の形態に示す半導体装置をメモリセル１６１１、１６１２、１６１３、１６１４
に用いる場合、ＯＳトランジスタＭＯ６１、ＭＯ６２としてトランジスタ２００を用い、
容量素子Ｃ６１、Ｃ６２として容量素子１００を用い、トランジスタＭＰ６１、ＭＮ６２
としてトランジスタ３００を用いることができる。これにより、トランジスタと容量素子
一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る
記憶装置をさらに高集積化させることができる。よって、本実施の形態に係る記憶装置の
単位面積当たりの記憶容量を増加させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態では、図３２および図３３を用いて、本発明の一態様に係る、ＯＳトランジ
スタ、および容量素子が適用されている記憶装置の一例として、ＤＯＳＲＡＭについて説
明する。ＤＯＳＲＡＭ（登録商標）とは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリ
セルを有するＲＡＭを指す。ＤＯＳＲＡＭも、ＮＯＳＲＡＭと同様に、ＯＳメモリが適用
されている。
＜＜ＤＯＳＲＡＭ１４００＞＞
図３２にＤＯＳＲＡＭの構成例を示す。図３２に示すように、ＤＯＳＲＡＭ１４００は、
コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアン
プアレイ１４２０（以下、「ＭＣ－ＳＡアレイ１４２０」と呼ぶ。）を有する。
行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１
３、センスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスア
ンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４
１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ－ＳＡアレイ１４２０はメ
モリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、
ＧＢＬＲを有する。
（ＭＣ－ＳＡアレイ１４２０）
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３
上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレ
イ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカ
ルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１
４２５＜０＞－１４２５＜Ｎ－１＞を有する。図３３（Ａ）にローカルメモリセルアレイ
１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４
４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図３３（Ａ）の例
では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォー
ルデッドビット線型であってもよい。
図３３（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５はトランジ
スタＭＷ１、容量素子ＣＳ１、端子Ｂ１、Ｂ２を有する。トランジスタＭＷ１は容量素子
ＣＳ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線に電気的
に接続され、第１端子はビット線に電気的に接続され、第２端子は容量素子ＣＳ１の第１
端子に電気的に接続されている。容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続さ
れている。端子Ｂ２には、定電圧（例えば、低電源電圧）が入力される。
上記実施の形態に示す半導体装置をメモリセル１４４５に用いる場合、トランジスタＭＷ
１としてトランジスタ２００を用い、容量素子ＣＳ１として容量素子１００を用いること
ができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を
低減することができるので、本実施の形態に係る記憶装置を高集積化させることができる
。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることが
できる。
トランジスタＭＷ１はバックゲートを備えており、バックゲートは端子Ｂ１に電気的に接
続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１の閾値電圧を変
更することができる。例えば、端子Ｂ１の電圧は固定電圧（例えば、負の定電圧）であっ
てもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい
。
トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、第１端子、または第
２端子に電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設け
なくてもよい。
センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞－１
４２６＜Ｎ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレ
イ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット
線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージす
る機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイ
ッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線
対との間を導通状態にする機能を有する。
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のこ
とをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較さ
れる２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことが
でき、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは
、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢ
ＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビッ
ト線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コ
ントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モード
を決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４
１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部
アドレス信号を生成する機能を有する。
（行回路１４１０）
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１
１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アク
セス対象行のワード線ＷＬを選択する選択信号を生成する。
列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３
を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択
するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各
ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスア
ンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４
２６は独立して駆動される。
（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号Ｒ
ＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き
込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気
的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬ
Ｌ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グロー
バルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出
力回路１４１７によって行われる。
ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、
データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グロ
ーバルセンスアンプアレイ１４１６によって保持される。アドレス信号が指定するローカ
ルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線
対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２
６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１
４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行の
メモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる
。
ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカ
ルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ
１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデー
タがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビ
ット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４に
よって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレス信号が指定す
る列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ
１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアン
プアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動
作が完了する。
容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原
理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読
み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化
が容易である。
トランジスタＭＷ１はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小
さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって
、ＤＯＳＲＡＭ１４００の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッ
シュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。よって、Ｄ
ＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処
理に利用されるフレームメモリに好適である。
ＭＣ－ＳＡアレイ１４２０が積層構造であることよって、ローカルセンスアンプアレイ１
４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くするこ
とで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができ
る。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けること
で、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００
のアクセス時に駆動する負荷が低減され、消費電力を低減することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
本実施の形態では、図３４から図３７を用いて、本発明の一態様に係る、ＯＳトランジス
タ、および容量素子が適用されている半導体装置の一例として、ＦＰＧＡ（フィールドプ
ログラマブルゲートアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギ
ュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このよ
うなＦＰＧＡを「ＯＳ－ＦＰＧＡ」と呼ぶ。
＜＜ＯＳ－ＦＰＧＡ＞＞
図３４（Ａ）にＯＳ－ＦＰＧＡの構成例を示す。図３４（Ａ）に示すＯＳ－ＦＰＧＡ３１
１０は、マルチコンテキスト構造によるコンテキスト切り替えとＰＬＥ毎の細粒度パワー
ゲーティングを実行するＮＯＦＦ（ノーマリオフ）コンピューティングが可能である。Ｏ
Ｓ－ＦＰＧＡ３１１０は、コントローラ３１１１、ワードドライバ３１１２、データドラ
イバ３１１３、プログラマブルエリア３１１５を有する。
プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、コア３１
１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１
９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、複数のスイッチアレイブロッ
ク（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のＰＬＥ３１２１を有する。図３
４（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図３４（Ｃ
）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）
３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上
下左右）方向のＬＡＢ３１２０に接続される。
図３５（Ａ）乃至図３５（Ｃ）を参照して、ＳＢ３１３１について説明する。図３５（Ａ
）に示すＳＢ３１３１には、ｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、信
号ｗｏｒｄ［１：０］が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデ
ータであり、ｄａｔａとｄａｔａｂは論理が相補的な関係にある。ＯＳ－ＦＰＧＡ３１１
０のコンテキスト数は２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号
である。信号ｗｏｒｄ［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が
入力される配線がそれぞれワード線である。
ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、３１
３３［１］を有する。ＰＲＳ３１３３［０］、３１３３［１］は、相補データを格納でき
るコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲ
Ｓ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様
である。
図３５（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲ
Ｓ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［
１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅ
ｘｔ［０］、ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［
１］、ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１にお
いて、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクテ
ィブになる。
ＰＲＳ３１３３［０］は、ＣＭ３１３５、ＳｉトランジスタＭ３１を有する。Ｓｉトラン
ジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５
は、メモリ回路３１３７、３１３７Ｂを有する。メモリ回路３１３７、３１３７Ｂは同じ
回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、
ＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯ
Ｂ３１、ＭＯＢ３２を有する。
上記実施の形態に示す半導体装置をＳＡＢ３１３０に用いる場合、ＯＳトランジスタＭＯ
３１、ＭＯＢ３１としてトランジスタ２００を用い、容量素子Ｃ３１、ＣＢ３１として容
量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの
上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を
高集積化させることができる。
ＯＳトランジスタＭＯ３１、ＭＯ３２、ＭＯＢ３１、ＭＯＢ３２はバックゲートを有し、
これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲ
ートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２であ
る。ノードＮ３２、ＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタ
ＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御
する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状
態を制御する。
メモリ回路３１３７、３１３７Ｂが保持するデータの論理は相補的な関係にある。したが
って、ＯＳトランジスタＭＯ３２またはＭＯＢ３２の何れか一方が導通する。
図３５（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［
０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］の
ノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。
信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブであ
る。この期間に、ＰＲＳ３１３３［０］の入力端子が“Ｈ”に遷移しても、Ｓｉトランジ
スタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子も“Ｌ”が維
持される。
信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである
。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギ
ュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。
ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、メモ
リ回路３１３７のＯＳトランジスタＭＯ３２がソースフォロアであるために、ブースティ
ングによってＳｉトランジスタＭ３１のゲート電圧は上昇する。その結果、メモリ回路３
１３７のＯＳトランジスタＭＯ３２は駆動能力を失い、ＳｉトランジスタＭ３１のゲート
は浮遊状態となる。
マルチコンテキスト機能を備えるＰＲＳ３１３３において、ＣＭ３１３５はマルチプレク
サの機能を併せ持つ。
図３６にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブ
ル）ブロック３１２３、レジスタブロック３１２４、セレクタ３１２５、ＣＭ３１２６を
有する。ＬＵＴブロック３１２３は、入力ｉｎＡ－ｉｎＤに従って内部のデータを選択し
、出力する構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレー
ションデータに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４
の出力を選択する。
ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接
続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィ
ギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７
を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機
能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティン
グすることができるので、待機電力を効果的に低減できる。
ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レ
ジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリッ
プフロップ（以下［ＯＳ－ＦＦ］と呼ぶ）である。
レジスタブロック３１２４は、ＯＳ－ＦＦ３１４０［１］、３１４０［２］を有する。信
号ｕｓｅｒ＿ｒｅｓ、ｌｏａｄ、ｓｔｏｒｅがＯＳ－ＦＦ３１４０［１］、３１４０［２
］に入力される。クロック信号ＣＬＫ１はＯＳ－ＦＦ３１４０［１］に入力され、クロッ
ク信号ＣＬＫ２はＯＳ－ＦＦ３１４０［２］に入力される。図３７（Ａ）にＯＳ－ＦＦ３
１４０の構成例を示す。
ＯＳ－ＦＦ３１４０は、ＦＦ３１４１、シャドウレジスタ３１４２を有する。ＦＦ３１４
１は、ノードＣＫ、Ｒ、Ｄ、Ｑ、ＱＢを有する。ノードＣＫにはクロック信号が入力され
る。ノードＲには信号ｕｓｅｒ＿ｒｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット
信号である。ノードＤはデータ入力ノードであり、ノードＱはデータ出力ノードである。
ノードＱとノードＱＢとは論理が相補関係にある。
シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャド
ウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ＱＢのデータをそれぞれバック
アップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ＱＢに書き
戻す。
シャドウレジスタ３１４２は、インバータ回路３１８８、３１８９、ＳｉトランジスタＭ
３７、ＭＢ３７、メモリ回路３１４３、３１４３Ｂを有する。メモリ回路３１４３、３１
４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１
４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、ＭＯ３６を有する。メモリ回路３１
４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、ＯＳトランジスタＭＯＢ３６
を有する。ノードＮ３６、ＮＢ３６はＯＳトランジスタＭＯ３６、ＯＳトランジスタＭＯ
Ｂ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７、ＮＢ３７は、Ｓ
ｉトランジスタＭ３７、ＭＢ３７のゲートである。
上記実施の形態に示す半導体装置をＬＡＢ３１２０に用いる場合、ＯＳトランジスタＭＯ
３５、ＭＯＢ３５としてトランジスタ２００を用い、容量素子Ｃ３６、ＣＢ３６として容
量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの
上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を
高集積化させることができる。
ＯＳトランジスタＭＯ３５、ＭＯ３６、ＭＯＢ３５、ＭＯＢ３６はバックゲートを有し、
これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
図３７（Ｂ）を参照して、ＯＳ－ＦＦ３１４０の動作方法例を説明する。
（バックアップ）
“Ｈ”の信号ｓｔｏｒｅがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４
２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書
き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれ
ることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３
１２７をオフにする。ＦＦ３１４１のノードＱ、ＱＢのデータは消失するが、電源オフで
あっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。
（リカバリ）
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ
”の信号ｌｏａｄがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバ
ックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので
、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３
７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つま
り、ＯＳ－ＦＦ３１４０はバックアップ動作時の状態に復帰する。
細粒度パワーゲーティングと、ＯＳ－ＦＦ３１４０のバックアップ／リカバリ動作とを組
み合わせることで、ＯＳ－ＦＰＧＡ３１１０の消費電力を効果的に低減できる。
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられ
る。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇
宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすこと
により発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成され
ることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。
ＯＳトランジスタを用いたＯＳメモリはソフトエラー耐性が高い。そのため、ＯＳメモリ
を搭載することで、信頼性の高いＯＳ－ＦＰＧＡ３１１０を提供することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本実施の形態では、図３８を用いて、上記実施の形態に示す半導体装置を適用した、ＡＩ
システムについて説明を行う。
図３８はＡＩシステム４０４１の構成例を示すブロック図である。ＡＩシステム４０４１
は、演算部４０１０と、制御部４０２０と、入出力部４０３０を有する。
演算部４０１０は、アナログ演算回路４０１１と、ＤＯＳＲＡＭ４０１２と、ＮＯＳＲＡ
Ｍ４０１３と、ＦＰＧＡ４０１４と、を有する。ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４
０１３、およびＦＰＧＡ４０１４として、上記実施の形態に示す、ＤＯＳＲＡＭ１４００
、ＮＯＳＲＡＭ１６００、およびＯＳ－ＦＰＧＡ３１１０を用いることができる。
制御部４０２０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４０２
１と、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４０２２と、ＰＬ
Ｌ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）４０２３と、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４０２４と、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂ
ｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）４０２５と、メモリコントローラ４０２６と
、電源回路４０２７と、ＰＭＵ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）４０２
８と、を有する。
入出力部４０３０は、外部記憶制御回路４０３１と、音声コーデック４０３２と、映像コ
ーデック４０３３と、汎用入出力モジュール４０３４と、通信モジュール４０３５と、を
有する。
演算部４０１０は、ニューラルネットワークによる学習または推論を実行することができ
る。
アナログ演算回路４０１１はＡ／Ｄ（アナログ／デジタル）変換回路、Ｄ／Ａ（デジタル
／アナログ）変換回路、および積和演算回路を有する。
アナログ演算回路４０１１はＯＳトランジスタを用いて形成することが好ましい。ＯＳト
ランジスタを用いたアナログ演算回路４０１１は、アナログメモリを有し、学習または推
論に必要な積和演算を、低消費電力で実行することが可能になる。
ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを用いて形成されたＤＲＡＭであり、ＤＯＳ
ＲＡＭ４０１２は、ＣＰＵ４０２１から送られてくるデジタルデータを一時的に格納する
メモリである。ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを含むメモリセルと、Ｓｉト
ランジスタを含む読み出し回路部を有する。上記メモリセルと読み出し回路部は、積層さ
れた異なる層に設けることができるため、ＤＯＳＲＡＭ４０１２は、全体の回路面積を小
さくすることができる。
ニューラルネットワークを用いた計算は、入力データが１０００を超えることがある。上
記入力データをＳＲＡＭに格納する場合、ＳＲＡＭは回路面積に制限があり、記憶容量が
小さいため、上記入力データを小分けにして格納せざるを得ない。ＤＯＳＲＡＭ４０１２
は、限られた回路面積でも、メモリセルを高集積に配置することが可能であり、ＳＲＡＭ
に比べて記憶容量が大きい。そのため、ＤＯＳＲＡＭ４０１２は、上記入力データを効率
よく格納することができる。
ＮＯＳＲＡＭ４０１３はＯＳトランジスタを用いた不揮発性メモリである。ＮＯＳＲＡＭ
４０１３は、フラッシュメモリや、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄ
ｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの他の不揮発性メモリと比べて、データを書き
込む際の消費電力が小さい。また、フラッシュメモリやＲｅＲＡＭのように、データを書
き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
また、ＮＯＳＲＡＭ４０１３は、１ビットの２値データの他に、２ビット以上の多値デー
タを記憶することができる。ＮＯＳＲＡＭ４０１３は多値データを記憶することで、１ビ
ット当たりのメモリセル面積を小さくすることができる。
また、ＮＯＳＲＡＭ４０１３は、デジタルデータの他にアナログデータを記憶することが
できる。そのため、アナログ演算回路４０１１は、ＮＯＳＲＡＭ４０１３をアナログメモ
リとして用いることもできる。ＮＯＳＲＡＭ４０１３は、アナログデータのまま記憶する
ことができるため、Ｄ／Ａ変換回路やＡ／Ｄ変換回路が不要である。そのため、ＮＯＳＲ
ＡＭ４０１３は周辺回路の面積を小さくすることができる。なお、本明細書においてアナ
ログデータとは、３ビット（８値）以上分解能を有するデータのことを指す。上述した多
値データがアナログデータに含まれる場合もある。
ニューラルネットワークの計算に用いられるデータやパラメータは、一旦、ＮＯＳＲＡＭ
４０１３に格納することができる。上記データやパラメータは、ＣＰＵ４０２１を介して
、ＡＩシステム４０４１の外部に設けられたメモリに格納してもよいが、内部に設けられ
たＮＯＳＲＡＭ４０１３の方が、より高速且つ低消費電力に上記データやパラメータを格
納することができる。また、ＮＯＳＲＡＭ４０１３は、ＤＯＳＲＡＭ４０１２よりもビッ
ト線を長くすることができるので、記憶容量を大きくすることができる。
ＦＰＧＡ４０１４は、ＯＳトランジスタを用いたＦＰＧＡである。本実施の形態のＦＰＧ
Ａは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリを適用することがで
きる。ここでは、このようなＦＰＧＡを「ＯＳ－ＦＰＧＡ」と呼ぶ。ＡＩシステム４０４
１は、ＦＰＧＡ４０１４を用いることによって、ハードウェアで後述する、ディープニュ
ーラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニ
ューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深
層信念ネットワーク（ＤＢＮ）などの、ニューラルネットワークの接続を構成することが
できる。上記のニューラルネットワークの接続をハードウェアで構成することで、より高
速に実行することができる。
ＦＰＧＡ４０１４はＯＳ－ＦＰＧＡである。ＯＳ－ＦＰＧＡは、ＳＲＡＭで構成されるＦ
ＰＧＡよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え
機能を追加しても面積増加が少ない。また、ＯＳ－ＦＰＧＡはブースティングによりデー
タやパラメータを高速に伝えることができる。
ＡＩシステム４０４１は、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲ
ＡＭ４０１３、およびＦＰＧＡ４０１４を１つのダイ（チップ）の上に設けることができ
る。そのため、ＡＩシステム４０４１は、高速且つ低消費電力に、ニューラルネットワー
クの計算を実行することができる。また、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０
１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４は、同じ製造プロセスで作製する
ことができる。そのため、ＡＩシステム４０４１は、低コストで作製することができる。
なお、演算部４０１０は、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧ
Ａ４０１４を、全て有する必要はない。ＡＩシステム４０４１が解決したい課題に応じて
、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４の一または複
数を、選択して設ければよい。
ＡＩシステム４０４１は、解決したい課題に応じて、ディープニューラルネットワーク（
ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク
（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（
ＤＢＮ）などの手法を実行することができる。ＰＲＯＭ４０２５は、これらの手法の少な
くとも一つを実行するためのプログラムを保存することができる。また、当該プログラム
の一部または全てを、ＮＯＳＲＡＭ４０１３に保存してもよい。
ライブラリとして存在する既存のプログラムは、ＧＰＵの処理を前提としているものが多
い。そのため、ＡＩシステム４０４１はＧＰＵ４０２２を有することが好ましい。ＡＩシ
ステム４０４１は、学習と推論で用いられる積和演算のうち、律速となる積和演算を演算
部４０１０で実行し、それ以外の積和演算をＧＰＵ４０２２で実行することができる。そ
うすることで、学習と推論を高速に実行することができる。
電源回路４０２７は、論理回路用の低電源電位を生成するだけではなく、アナログ演算の
ための電位生成も行う。電源回路４０２７はＯＳメモリを用いてもよい。電源回路４０２
７は、基準電位をＯＳメモリに保存することで、消費電力を下げることができる。
ＰＭＵ４０２８は、ＡＩシステム４０４１の電力供給を一時的にオフにする機能を有する
。
ＣＰＵ４０２１およびＧＰＵ４０２２は、レジスタとしてＯＳメモリを有することが好ま
しい。ＣＰＵ４０２１およびＧＰＵ４０２２はＯＳメモリを有することで、電力供給がオ
フになっても、ＯＳメモリ中にデータ（論理値）を保持し続けることができる。その結果
、ＡＩシステム４０４１は、電力を節約することができる。
ＰＬＬ４０２３は、クロックを生成する機能を有する。ＡＩシステム４０４１は、ＰＬＬ
４０２３が生成したクロックを基準に動作を行う。ＰＬＬ４０２３はＯＳメモリを有する
ことが好ましい。ＰＬＬ４０２３はＯＳメモリを有することで、クロックの発振周期を制
御するアナログ電位を保持することができる。
ＡＩシステム４０４１は、ＤＲＡＭなどの外部メモリにデータを保存してもよい。そのた
め、ＡＩシステム４０４１は、外部のＤＲＡＭとのインターフェースとして機能するメモ
リコントローラ４０２６を有することが好ましい。また、メモリコントローラ４０２６は
、ＣＰＵ４０２１またはＧＰＵ４０２２の近くに配置することが好ましい。そうすること
で、データのやり取りを高速に行うことができる。
制御部４０２０に示す回路の一部または全ては、演算部４０１０と同じダイの上に形成す
ることができる。そうすることで、ＡＩシステム４０４１は、高速且つ低消費電力に、ニ
ューラルネットワークの計算を実行することができる。
ニューラルネットワークの計算に用いられるデータは外部記憶装置（ＨＤＤ（Ｈａｒｄ
Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）など）に保存
される場合が多い。そのため、ＡＩシステム４０４１は、外部記憶装置とのインターフェ
ースとして機能する外部記憶制御回路４０３１を有することが好ましい。
ニューラルネットワークを用いた学習と推論は、音声や映像を扱うことが多いので、ＡＩ
システム４０４１は音声コーデック４０３２および映像コーデック４０３３を有する。音
声コーデック４０３２は、音声データのエンコード（符号化）およびデコード（復号）を
行い、映像コーデック４０３３は、映像データのエンコードおよびデコードを行う。
ＡＩシステム４０４１は、外部センサから得られたデータを用いて学習または推論を行う
ことができる。そのため、ＡＩシステム４０４１は汎用入出力モジュール４０３４を有す
る。汎用入出力モジュール４０３４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉ
ａｌ Ｂｕｓ）やＩ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などを
含む。
ＡＩシステム４０４１は、インターネットを経由して得られたデータを用いて学習または
推論を行うことができる。そのため、ＡＩシステム４０４１は、通信モジュール４０３５
を有することが好ましい。
アナログ演算回路４０１１は、多値のフラッシュメモリをアナログメモリとして用いても
よい。しかし、フラッシュメモリは書き換え可能回数に制限がある。また、多値のフラッ
シュメモリは、エンベディッドで形成する（演算回路とメモリを同じダイの上に形成する
）ことが非常に難しい。
また、アナログ演算回路４０１１は、ＲｅＲＡＭをアナログメモリとして用いてもよい。
しかし、ＲｅＲＡＭは書き換え可能回数に制限があり、記憶精度の点でも問題がある。さ
らに、２端子でなる素子であるため、データの書き込みと読み出しを分ける回路設計が複
雑になる。
また、アナログ演算回路４０１１は、ＭＲＡＭをアナログメモリとして用いてもよい。し
かし、ＭＲＡＭは抵抗変化率が低く、記憶精度の点で問題がある。
以上を鑑み、アナログ演算回路４０１１は、ＯＳメモリをアナログメモリとして用いるこ
とが好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態９）
＜ＡＩシステムの応用例＞
本実施の形態では、上記実施の形態に示すＡＩシステムの応用例について図３９を用いて
説明を行う。
図３９（Ａ）は、図３８で説明したＡＩシステム４０４１を並列に配置し、バス線を介し
てシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ａである。
図３９（Ａ）に図示するＡＩシステム４０４１Ａは、複数のＡＩシステム４０４１＿１乃
至ＡＩシステム４０４１＿ｎ（ｎは自然数）を有する。ＡＩシステム４０４１＿１乃至Ａ
Ｉシステム４０４１＿ｎは、バス線４０９８を介して互いに接続されている。
また図３９（Ｂ）は、図３８で説明したＡＩシステム４０４１を図３９（Ａ）と同様に並
列に配置し、ネットワークを介してシステム間での信号の送受信を可能にした、ＡＩシス
テム４０４１Ｂである。
図３９（Ｂ）に図示するＡＩシステム４０４１Ｂは、複数のＡＩシステム４０４１＿１乃
至ＡＩシステム４０４１＿ｎを有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０
４１＿ｎは、ネットワーク４０９９を介して互いに接続されている。
ネットワーク４０９９は、ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎのそ
れぞれに通信モジュールを設け、無線または有線による通信を行う構成とすればよい。通
信モジュールは、アンテナを介して通信を行うことができる。例えばＷｏｒｌｄ Ｗｉｄ
ｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット
、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒ
ｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＭＡＮ
（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅ
ａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等のコンピ
ュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う
場合、通信プロトコル又は通信技術として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔ
ｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎ
ｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆ
ｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ
Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ２０００）、Ｗ－ＣＤＭＡ（登録商標）などの通信
規格、またはＷｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ
（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
図３９（Ａ）、（Ｂ）の構成とすることで、外部のセンサ等で得られたアナログ信号を別
々のＡＩシステムで処理することができる。例えば、生体情報のように、脳波、脈拍、血
圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各
種センサで取得し、別々のＡＩシステムでアナログ信号を処理することができる。別々の
ＡＩシステムのそれぞれで信号の処理、または学習を行うことで一つのＡＩシステムあた
りの情報処理量を少なくできる。そのため、より少ない演算量で信号の処理、または学習
を行うことができる。その結果、認識精度を高めることができる。それぞれのＡＩシステ
ムで得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することが
できるといったことが期待できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態１０）
本実施の形態は、上記実施の形態に示すＡＩシステムが組み込まれたＩＣの一例を示す。
上記実施の形態に示すＡＩシステムは、ＣＰＵ等のＳｉトランジスタでなるデジタル処理
回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ－ＦＰＧＡおよびＤＯＳＲＡ
Ｍ、ＮＯＳＲＡＭ等のＯＳメモリを、１のダイに集積することができる。
図４０に、ＡＩシステムを組み込んだＩＣの一例を示す。図４０に示すＡＩシステムＩＣ
７０００は、リード７００１及び回路部７００３を有する。ＡＩシステムＩＣ７０００は
、例えばプリント基板７００２に実装される。このようなＩＣチップが複数組み合わされ
て、それぞれがプリント基板７００２上で電気的に接続されることで電子部品が実装され
た基板（実装基板７００４）が完成する。回路部７００３には、上記実施の形態で示した
各種の回路が１のダイに設けられている。回路部７００３は積層構造をもち、Ｓｉトラン
ジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳト
ランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるため
、ＡＩシステムＩＣ７０００の小型化が容易である。
図４０では、ＡＩシステムＩＣ７０００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐ
ａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
ＣＰＵ等のデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ－Ｆ
ＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリは、全て、Ｓｉトランジスタ層
７０３１、配線層７０３２およびＯＳトランジスタ層７０３３に形成することができる。
すなわち、上記ＡＩシステムを構成する素子は、同一の製造プロセスで形成することが可
能である。そのため、本実施の形態に示すＩＣは、構成する素子が増えても製造プロセス
を増やす必要がなく、上記ＡＩシステムを低コストで組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態１１）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図４１に、
本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図４１（Ａ）に、モニタ８３０を示す。モニタ８３０は、表示部８３１、筐体８３２、
スピーカ８３３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操
作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
またモニタ８３０は、リモコン操作機８３４により、操作することができる。
またモニタ８３０は、放送電波を受信して、テレビジョン装置として機能することがで
きる。
モニタ８３０が受信できる放送電波としては、地上波、または衛星から送信される電波
などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また
映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（３００ＭＨｚ以上３
ＧＨｚ以下）またはＶＨＦ帯（３０ＭＨｚ以上３００ＭＨｚ以下）のうちの特定の周波数
帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受
信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報
を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示
部８３１に表示させることができる。例えば、４Ｋ－２Ｋ、８Ｋ－４Ｋ、１６Ｋ－８Ｋ、
またはそれ以上の解像度を有する映像を表示させることができる。
また、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ－Ｆ
ｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信され
た放送のデータを用いて、表示部８３１に表示する画像を生成する構成としてもよい。こ
のとき、モニタ８３０にチューナを有さなくてもよい。
また、モニタ８３０は、コンピュータと接続し、コンピュータ用モニタとして用いること
ができる。また、コンピュータと接続したモニタ８３０は、複数の人が同時に閲覧可能と
なり、会議システムに用いることができる。また、ネットワークを介したコンピュータの
情報の表示や、モニタ８３０自体のネットワークへの接続により、モニタ８３０をテレビ
会議システムに用いることができる。
また、モニタ８３０はデジタルサイネージとして用いることもできる。
例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることが
できる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで
、高速な動作や信号処理を低消費電力にて実現できる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをモニタ８３０の画像処理部に
用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像
処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フ
レーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる
。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合
の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミ
ックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
図４１（Ｂ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９
４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作
スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４
３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内
側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部
２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９
４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の
角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の
切り換えを行うことができる。
例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることが
できる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで
、高速な動作や信号処理を低消費電力にて実現できる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをビデオカメラ２９４０の画像
処理部に用いることで、ビデオカメラ２９４０周囲の環境に応じた撮影が実現できる。具
体的には、周囲の明るさに応じて最適な露出で撮影を行うことができる。また、逆光にお
ける撮影や屋内と屋外など、明るさの異なる状況を同時に撮影する場合では、ハイダイナ
ミックレンジ（ＨＤＲ）撮影を行うことができる。
また、ＡＩシステムは、撮影者の癖を学習し、撮影のアシストを行うことができる。具体
的には、撮影者の手振れの癖を学習し、撮影中の手振れを補正することで、撮影した画像
には手振れによる画像の乱れが極力含まれないようにすることができる。また、撮影中に
ズーム機能を用いる際には、被写体が常に画像の中心で撮影されるようにレンズの向きな
どを制御することができる。
図４１（Ｃ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１
７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２
９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッ
チスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バ
ッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレ
ット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いるこ
とができる。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した情報端末２９１０の
制御情報や、制御プログラムなどを長期間保持することができる。
また、本発明の一態様の半導体装置を用いたＡＩシステムを情報端末２９１０の画像処理
部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの
画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や
、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することがで
きる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする
場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイ
ナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
また、ＡＩシステムは、ユーザーの癖を学習し、情報端末２９１０の操作のアシストを行
うことができる。ＡＩシステムを搭載した情報端末２９１０は、ユーザーの指の動きや、
目線などからタッチ入力を予測することができる。
図４１（Ｄ）に示すラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１、
表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有す
る。また、ラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１の内側にア
ンテナ、バッテリなどを備える。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、ラップトップ型パーソナルコ
ンピュータ２９２０の制御情報や、制御プログラムなどを長期間保持することができる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをラップトップ型パーソナルコ
ンピュータ２９２０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調
補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコン
バートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補
間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだ
けでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミ
ックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれ
る。
また、ＡＩシステムは、ユーザーの癖を学習し、ラップトップ型パーソナルコンピュータ
２９２０の操作のアシストを行うことができる。ＡＩシステムを搭載したラップトップ型
パーソナルコンピュータ２９２０は、ユーザーの指の動きや、目線などから表示部２９２
２へのタッチ入力を予測することができる。また、テキストの入力においては、過去のテ
キスト入力情報や、前後のテキストや写真などの図から入力予測を行い、変換のアシスト
を行う。これにより、入力ミスや変換ミスを極力低減することができる。
図４１（Ｅ）は、自動車の一例を示す外観図、図４１（Ｆ）は、ナビゲーション装置８６
０を示している。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９
８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリ
などを備える。ナビゲーション装置８６０は、表示部８６１、操作ボタン８６２、及び外
部入力端子８６３を具備する。自動車２９８０とナビゲーション装置８６０は、それぞれ
独立していても良いが、ナビゲーション装置８６０が自動車２９８０に組み込まれ、連動
して機能する構成とするのが好ましい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、自動車２９８０やナビゲーシ
ョン装置８６０の制御情報や、制御プログラムなどを長期間保持することができる。また
、本発明の一態様の半導体装置を用いたＡＩシステムを自動車２９８０の制御装置などに
用いることで、ＡＩシステムは、ドライバーの運転技術や癖を学習し、安全運転のアシス
トや、ガソリンやバッテリなどの燃料を効率的に利用する運転のアシストを行うことがで
きる。安全運転のアシストとしては、ドライバーの運転技術や癖を学習するだけでなく、
自動車２９８０の速度や移動方法といった自動車の挙動、ナビゲーション装置８６０に保
存された道路情報などを複合的に学習し、走行中のレーンから外れることの防止や、他の
自動車、歩行者、構造体などとの衝突回避が実現できる。具体的には、進行方向に急カー
ブが存在する場合、ナビゲーション装置８６０はその道路情報を自動車２９８０に送信し
、自動車２９８０の速度の制御や、ハンドル操作のアシストを行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
１００ 容量素子、１００ａ 容量素子、１００ｂ 容量素子、１２０ 導電体
、１２０Ａ 導電膜、１３０ 絶縁体、１３０Ａ 絶縁膜、１６１ メモリセル
、２００ トランジスタ、２００ａ トランジスタ、２００ｂ トランジスタ、２
０５ 導電体、２０５ａ 導電体、２０５ｂ 導電体、２０７ 導電体、２１０
絶縁体、２１２ 絶縁体、２１４ 絶縁体、２１６ 絶縁体、２１８ 導電
体、２２０ 絶縁体、２２２ 絶縁体、２２４ 絶縁体、２３０ 酸化物、２３
０ａ 酸化物、２３０Ａ 酸化膜、２３０ｂ 酸化物、２３０Ｂ 酸化膜、２３
０ｃ 酸化物、２３０Ｃ 酸化膜、２３１ 領域、２３１ａ 領域、２３１ｂ
領域、２３２ 接合領域、２３２ａ 接合領域、２３２ｂ 接合領域、２３４
領域、２３９ 領域、２５０ 絶縁体、２５０Ａ 絶縁膜、２５２ 導電体、
２５２ａ 導電体、２５２ｂ 導電体、２５２ｃ 導電体、２５２ｄ 導電体、
２６０ 導電体、２６０ａ 導電体、２６０Ａ 導電膜、２６０ｂ 導電体、２
６０Ｂ 導電膜、２６０ｃ 導電体、２６０Ｃ 導電膜、２７０ 絶縁体、２７
０Ａ 絶縁膜、２７１ 絶縁体、２７１Ａ 絶縁膜、２７２ 絶縁体、２７２Ａ
絶縁膜、２７４ 絶縁体、２８０ 絶縁体、３００ トランジスタ、３１１
基板、３１３ 半導体領域、３１４ａ 低抵抗領域、３１４ｂ 低抵抗領域、３
１５ 絶縁体、３１６ 導電体、３２０ 絶縁体、３２２ 絶縁体、３２４
絶縁体、３２６ 絶縁体、３２８ 導電体、３３０ 導電体、３５０ 絶縁体、
３５２ 絶縁体、３５４ 絶縁体、３５６ 導電体、３６０ 絶縁体、３６２
絶縁体、３６４ 絶縁体、３６６ 導電体、３７０ 絶縁体、３７２ 絶縁体
、３７４ 絶縁体、３７６ 導電体、３８０ 絶縁体、３８２ 絶縁体、３８４
絶縁体、３８６ 導電体、６００ セル、６００ａ セル、６００ｂ セル
、６１０ 回路、６２０ 回路

Claims (1)

  1. トランジスタと、容量素子と、を有し、
    酸化物半導体膜と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上のゲート電極と、を有し、
    前記酸化物半導体膜は、第１の酸化物半導体膜と、前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、を有し、
    前記第２の酸化物半導体膜上、かつ前記ゲート絶縁膜および前記ゲート電極の側面に設けられた第１の絶縁膜を有し、
    前記第１の酸化物半導体膜上、かつ前記第１の絶縁膜の側面に設けられた第２の絶縁膜を有し、
    前記第２の絶縁膜を介して前記第１の酸化物半導体膜上に設けられ、かつ前記第２の絶縁膜を介して前記第１の絶縁膜の側面に設けられた第１の導電膜を有し、
    前記第１の酸化物半導体膜、前記第２の酸化物半導体膜、前記ゲート絶縁膜、前記第１の絶縁膜、前記第２の絶縁膜、および前記第１の導電膜を覆う第３の絶縁膜を有し、
    前記酸化物半導体膜は、前記トランジスタのチャネル形成領域として機能する領域を有し、
    前記酸化物半導体膜は、前記容量素子の第１の電極として機能する領域を有し、
    前記第２の絶縁膜は、前記容量素子の誘電体として機能する領域を有し、
    前記第１の導電膜は、前記容量素子の第２の電極として機能する半導体装置。
JP2022010855A 2017-02-17 2022-01-27 半導体装置 Active JP7245371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023037204A JP2023060332A (ja) 2017-02-17 2023-03-10 半導体装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017027739 2017-02-17
JP2017027571 2017-02-17
JP2017027739 2017-02-17
JP2017027571 2017-02-17
JP2018025321A JP7017430B2 (ja) 2017-02-17 2018-02-15 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018025321A Division JP7017430B2 (ja) 2017-02-17 2018-02-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023037204A Division JP2023060332A (ja) 2017-02-17 2023-03-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2022044769A JP2022044769A (ja) 2022-03-17
JP7245371B2 true JP7245371B2 (ja) 2023-03-23

Family

ID=63169230

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2018025321A Active JP7017430B2 (ja) 2017-02-17 2018-02-15 半導体装置
JP2022010855A Active JP7245371B2 (ja) 2017-02-17 2022-01-27 半導体装置
JP2023037204A Withdrawn JP2023060332A (ja) 2017-02-17 2023-03-10 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018025321A Active JP7017430B2 (ja) 2017-02-17 2018-02-15 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023037204A Withdrawn JP2023060332A (ja) 2017-02-17 2023-03-10 半導体装置

Country Status (7)

Country Link
US (2) US10923477B2 (ja)
JP (3) JP7017430B2 (ja)
KR (1) KR20190118154A (ja)
CN (1) CN110313070A (ja)
DE (1) DE112018000887T5 (ja)
TW (1) TW201836020A (ja)
WO (1) WO2018150292A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2559407B (en) * 2017-02-06 2020-06-03 Advanced Risc Mach Ltd Testing integrated circuits
TW201836020A (zh) * 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US11705524B2 (en) * 2018-04-27 2023-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US11515873B2 (en) 2018-06-29 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10924090B2 (en) * 2018-07-20 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising holding units
WO2020222062A1 (ja) * 2019-04-29 2020-11-05 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11963363B2 (en) * 2020-07-14 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071173A (ja) 2009-09-24 2011-04-07 Elpida Memory Inc 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP2011216879A (ja) 2010-03-19 2011-10-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013048220A (ja) 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置
US20140312343A1 (en) 2011-11-21 2014-10-23 Industrial Technology Research Institute Semiconductor device and method for manufacturing the same
JP2012256877A5 (ja) 2012-05-15 2015-04-09 半導体装置の作製方法、及び半導体装置
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4384739B2 (ja) * 1997-04-04 2009-12-16 聯華電子股▲ふん▼有限公司 半導体装置及びその製造方法
KR101752348B1 (ko) * 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101781336B1 (ko) 2009-12-25 2017-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2012017843A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
US8709889B2 (en) 2011-05-19 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and manufacturing method thereof
JP6231735B2 (ja) 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8796683B2 (en) * 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
JP6570817B2 (ja) * 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP2015185613A (ja) 2014-03-20 2015-10-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9846921B2 (en) 2014-09-29 2017-12-19 The Boeing Company Dynamic image masking system and method
WO2016166628A1 (en) * 2015-04-13 2016-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2017027739A (ja) 2015-07-21 2017-02-02 株式会社東海理化電機製作所 回転コネクタ
TW201836020A (zh) * 2017-02-17 2018-10-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071173A (ja) 2009-09-24 2011-04-07 Elpida Memory Inc 半導体装置、半導体装置の製造方法および半導体装置の制御方法
JP2011216879A (ja) 2010-03-19 2011-10-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013048220A (ja) 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置
US20140312343A1 (en) 2011-11-21 2014-10-23 Industrial Technology Research Institute Semiconductor device and method for manufacturing the same
JP2012256877A5 (ja) 2012-05-15 2015-04-09 半導体装置の作製方法、及び半導体装置
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器

Also Published As

Publication number Publication date
JP7017430B2 (ja) 2022-02-08
US20190371798A1 (en) 2019-12-05
US20210175235A1 (en) 2021-06-10
DE112018000887T5 (de) 2019-10-24
JP2022044769A (ja) 2022-03-17
WO2018150292A1 (en) 2018-08-23
CN110313070A (zh) 2019-10-08
TW201836020A (zh) 2018-10-01
US10923477B2 (en) 2021-02-16
JP2018133570A (ja) 2018-08-23
JP2023060332A (ja) 2023-04-27
KR20190118154A (ko) 2019-10-17

Similar Documents

Publication Publication Date Title
JP7245371B2 (ja) 半導体装置
JP7120837B2 (ja) 半導体装置、および半導体装置の作製方法
US11901460B2 (en) Semiconductor device
JP7351986B2 (ja) 半導体装置
JP7208891B2 (ja) 半導体装置の作製方法
JP7017428B2 (ja) 半導体装置
JP7237498B2 (ja) 半導体装置、および半導体装置の作製方法
WO2018167588A1 (ja) 半導体装置、および半導体装置の作製方法
WO2018178806A1 (ja) 半導体装置、および半導体装置の作製方法
JP6894726B2 (ja) 半導体装置、および半導体装置の作製方法
JP7198214B2 (ja) 半導体装置、および半導体装置の作製方法
WO2018163020A1 (ja) 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法
WO2018163012A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230310

R150 Certificate of patent or registration of utility model

Ref document number: 7245371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150