JP7208891B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP7208891B2
JP7208891B2 JP2019514881A JP2019514881A JP7208891B2 JP 7208891 B2 JP7208891 B2 JP 7208891B2 JP 2019514881 A JP2019514881 A JP 2019514881A JP 2019514881 A JP2019514881 A JP 2019514881A JP 7208891 B2 JP7208891 B2 JP 7208891B2
Authority
JP
Japan
Prior art keywords
insulator
oxide
conductor
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019514881A
Other languages
English (en)
Other versions
JPWO2018197988A1 (ja
Inventor
舜平 山崎
祐朗 手塚
大樹 駒形
勇司 恵木
直樹 奥野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018197988A1 publication Critical patent/JPWO2018197988A1/ja
Application granted granted Critical
Publication of JP7208891B2 publication Critical patent/JP7208891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の一態様は、半導体装置、半導体装置の作製方法、ならびに絶縁膜の形成方法に関する。または、本発明の一態様は、半導体ウエハ、モジュールおよび電子機器に関する。
特に、本発明の一態様で示す絶縁膜の形成方法には、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いることを特徴の一つとする。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
半導体素子を用いた集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）の開発がすすめられている。ＣＰＵやメモリの開発および製造には、より高い集積度のＩＣからなるＬＳＩや超ＬＳＩの技術が用いられている。このようなＩＣは、回路基板、例えばプリント配線板に実装され、コンピュータ、情報端末、表示装置、自動車などを構成する、様々な電子機器の部品の一つとして用いられる。また、これらを人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ：ＡＩ）システムに用いる研究も進められている。
コンピュータや情報端末として、デスクトップ型コンピュータ、ラップトップ型コンピュータ、タブレット型コンピュータ、スマートフォン、携帯電話などが知られている。
半導体素子に用いられる半導体材料としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照。）。
また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。
また、集積回路の高密度化に伴い、半導体素子の微細化が求められており、ピンホールなどの欠陥が無く、被覆性に優れた、薄膜の形成技術に対する要求が高まっている。このような薄膜形成技術として、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法が知られている。
特開２０１２－２５７１８７号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。また、本発明の一態様は、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することを課題の一つとする。また、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、データの書き込み速度が速い半導体装置を提供することを課題の一つとする。また、本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。また、本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。また、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。
本発明の一態様は、作製工程が簡略化された半導体装置およびその作製方法を提供することを課題の一つとする。また、本発明の一態様は、面積が縮小された半導体装置およびその作製方法を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、酸化物が設けられた基板を成膜室にセットし、成膜室に酸化剤をパルス状に複数回導入し、酸化剤の導入後に、酸化物上に絶縁膜を形成し、酸化剤の導入により、酸化物への酸素の添加と、酸化物から水素または水の脱離と、の一方、または両方を行う半導体装置の作製方法である。
上記において、絶縁膜は、ＡＬＤ法を用いて形成されることが好ましい。
上記において、絶縁膜は、アルミニウムおよびハフニウムの一方または両方を含む酸化物であることが好ましい。
本発明の一態様は、酸化物上に第１の絶縁体を形成し、第１の絶縁体上に第２の絶縁体を形成し、第２の絶縁体上に導電体を形成し、酸化物の上面と、第１の絶縁体の側面と、第２の絶縁体の側面と、導電体の側面に接する第３の絶縁体を形成し、第１の絶縁体、および第２の絶縁体は、減圧雰囲気下にて連続で形成する半導体装置の作製方法である。
上記において、第１の絶縁体、および第２の絶縁体は、ＡＬＤ法を用いて形成されることが好ましい。
上記において、第３の絶縁体は、ＡＬＤ法を用いて形成されることが好ましい。
上記おいて、第２の絶縁体は、アルミニウムおよびハフニウムの一方または両方を含む酸化物であることが好ましい。
上記において、第３の絶縁体は、アルミニウムおよびハフニウムの一方または両方を含む酸化物であることが好ましい。
また、本発明の一態様は、第１の導電体上に第１の絶縁体を形成し、第１の絶縁体上に第２の絶縁体を形成し、第２の絶縁体上に第３の絶縁体を形成し、第３の絶縁体上に第４の絶縁体を形成し、第４の絶縁体上に第５の絶縁体を形成し、第５の絶縁体上に酸化物を形成し、第２の絶縁体、第３の絶縁体、および第４の絶縁体は、減圧雰囲気下にて連続で形成する半導体装置の作製方法である。
上記において、第２の絶縁体、第３の絶縁体、および第４の絶縁体は、ＡＬＤ法を用いて形成されることが好ましい。
上記において、第２の絶縁体、および第４の絶縁体は、ハフニウムおよびアルミニウムの一方を含む酸化物であり、第３の絶縁体は、ハフニウムおよびアルミニウムの他方を含む酸化物であることが好ましい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。
本発明の一態様により、作製工程が簡略化された半導体装置およびその作製方法を提供することができる。また、本発明の一態様により、面積が縮小された半導体装置およびその作製方法を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る成膜装置の上面図および断面図。 本発明の一態様に係る成膜方法を説明する図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の回路図および断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る半導体装置の回路図および断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す回路図。 本発明の一態様に係る記憶装置の構成例を示すブロック図。 本発明の一態様に係る記憶装置の構成例を示す回路図。 本発明の一態様に係る記憶装置の構成例を示す回路図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成例を示すブロック図。 本発明の一態様に係る記憶装置の構成例を示すブロック図および回路図。 本発明の一態様に係る半導体装置の構成例を示すブロック図。 本発明の一態様に係る半導体装置の構成例を示すブロック図、回路図、および半導体装置の動作例を示すタイミングチャート。 本発明の一態様に係る半導体装置の構成例を示すブロック図。 本発明の一態様に係る半導体装置の構成例を示す回路図、および半導体装置の動作例を示すタイミングチャート。 本発明の一態様に係るＡＩシステムの構成例を示すブロック図。 本発明の一態様に係るＡＩシステムの応用例を説明するブロック図。 本発明の一態様に係るＡＩシステムを組み込んだＩＣの構成例を示す斜視模式図。 本発明の一態様に係る電子機器を示す図。 本発明の実施例に係る酸化物のシート抵抗値を示す図。 本発明の実施例に係る絶縁体の酸素バリア特性を示す図。 本発明の実施例に係るトランジスタの電気特性を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等に示すトランジスタは、明示されている場合を除き、電界効果トランジスタとする。また、本明細書等に示すトランジスタは、明示されている場合を除き、ｎチャネル型のトランジスタとする。よって、そのしきい値電圧（「Ｖｔｈ」ともいう。）は、明示されている場合を除き、０Ｖよりも大きいものとする。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、本明細書において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。
＜半導体装置の構成例１＞
図１（Ａ）、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）は、本発明の一態様に係る半導体装置の上面図、および断面図である。
図１（Ａ）は、トランジスタ２００の上面図である。また、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）はトランジスタ２００の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ－Ｂの一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＣ－Ｄの一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１（Ｄ）は、図１（Ａ）にＥ－Ｆの一点鎖線で示す部位の断面図である。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
［トランジスタ２００］
図１、および図２に示すように、トランジスタ２００は、基板（図示せず）の上に配置された絶縁体２０８、および絶縁体２０８上に配置された絶縁体２１０の上に、導電体２０９と、導電体２０９の周囲に配置された絶縁体２１２と、導電体２０９および絶縁体２１２の上に配置された導電体２０５と、導電体２０５の周囲に配置された絶縁体２１６と、絶縁体２１６および導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２（絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃ）と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０（絶縁体２５０ａ、および絶縁体２５０ｂ）と、絶縁体２５０の上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、導電体２６０上に配置された絶縁体２７０と、絶縁体２７０上に配置された絶縁体２７１と、少なくとも絶縁体２５０の側面、および導電体２６０の側面に接するように配置された絶縁体２７２と、絶縁体２７２の上面の一部および側面の一部に接するように配置された絶縁体２７３と、少なくとも酸化物２３０、絶縁体２７１、絶縁体２７２、および絶縁体２７３を覆うように配置された絶縁体２７４と、を有する。
また、トランジスタ２００を覆うように絶縁体２８０が配置される。
絶縁体２１２は、導電体２０９を覆うように配置した絶縁膜を、ＣＭＰ法などを用いて導電体２０９が露出するまで研磨することで形成することができる。そのため、絶縁体２１２、および導電体２０９は、表面の平坦性に優れる。
なお、導電体２０９、および絶縁体２１２の形成方法は上記に限らない。絶縁体２１２を先に形成し、絶縁体２１２に形成された溝やスリットなどの開口部に導電体２０９を埋め込むように形成してもよい。このような導電体、および絶縁体の形成方法は、ダマシンプロセスと呼ばれる。また、導電体２０９より下層の構造により、シングルダマシンプロセスを用いてもよいし、デュアルダマシンプロセスを用いてもよい。デュアルダマシンプロセスを用いることで、導電体２０９と、その下層に位置する素子や配線などの構造体と、直接接続できるため、好ましい。
絶縁体２１６は、導電体２０５を覆うように配置した絶縁膜を、ＣＭＰ法などを用いて導電体２０５が露出するまで研磨することで形成することができる。そのため、絶縁体２１６、および導電体２０５は、表面の平坦性に優れる。なお、本発明の一態様の絶縁体２１６、および導電体２０５の形成は、これに限らない。上述したダマシンプロセスを用いて、絶縁体２１６、および導電体２０５を形成してもよい。
また、導電体２０９は積層構造を有していてもよい。この場合、上層の導電体と比較して、導電性に優れた導電体上に、下層の導電体と比較して、耐酸化性に優れた導電体を配置する構成が好ましい。導電体２０９の上層に酸化しにくい材料を用いることで、絶縁体２１６の形成時、絶縁体２１６に設けられる開口部の形成時、および導電体２０５の形成時に、導電体２０９の酸化を抑制することができる。これにより、導電体２０９の酸化による電気抵抗の増加を抑制することができる。すなわち、導電体２０９と導電体２０５のコンタクトは良好なものになる。
また、導電体２０５は積層構造を有していてもよい。この場合、上層の導電体と比較して、導電性に優れた導電体上に、下層の導電体と比較して、耐酸化性に優れた導電体を配置する構成が好ましい。導電体２０５の上層に酸化しにくい材料を用いることで、絶縁体２２０の形成時に、導電体２０５の酸化を抑制することができる。これにより、導電体２０５の酸化による電気抵抗の増加を抑制することができる。
導電体２０５と酸化物２３０の間に配置された絶縁体２２０、絶縁体２２２、および絶縁体２２４において、絶縁体２２０、および絶縁体２２４は、シリコンを含む酸化物を含むことが好ましく、さらに、シリコンおよび窒素を含む酸化物であることが好ましい。また、絶縁体２２２は、比誘電率の高い、いわゆるｈｉｇｈ－ｋ材料を用いることが好ましい。
比誘電率の高い絶縁体としては、酸化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、絶縁体２２２を、絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの３層構造とする場合、上記比誘電率の高い絶縁体から選ばれた２種類または３種類の絶縁体を積層して、絶縁体２２２を構成すればよい。例えば、絶縁体２２２ａ、および絶縁体２２２ｃを酸化ハフニウムとし、絶縁体２２２ｂを酸化アルミニウムとしてもよい。または、絶縁体２２２ａ、および絶縁体２２２ｃを酸化アルミニウムとし、絶縁体２２２ｂを酸化ハフニウムとしてもよい。一方、本発明の絶縁体２２２は、３層構造に限らない。絶縁体２２２は、単層構造、２層構造、または、４層以上の積層構造としてもよい。
また、絶縁体２２２の各層は、ＡＬＤ法を用いて形成されることが好ましい。絶縁体２２０、および絶縁体２２４は、プラズマＣＶＤ法を用いて形成することが可能だが、ＡＬＤ法を用いて形成することが好ましい。絶縁体２２０、絶縁体２２２、および絶縁体２２４を、ＡＬＤ法を用いて形成する場合、当該絶縁体の形成装置には、複数の成膜室を有する、いわゆるマルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、当該絶縁体が形成される基板は、絶縁体２２０の形成を開始してから、絶縁体２２４の形成が終了するまで、減圧雰囲気下とすることができ、絶縁体２２０、絶縁体２２２、および絶縁体２２４の形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２２０、絶縁体２２２、および絶縁体２２４の形成を連続で行うことにより、絶縁体２２０および絶縁体２２２の界面、また、絶縁体２２２および絶縁体２２４の界面の汚染を防ぐことができ、これら絶縁体を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
なお、トランジスタ２００では、図１に示すように、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ａ、酸化物２３０ｂの２層構造、酸化物２３０ｂ、酸化物２３０ｃの２層構造、としてもよい。すなわち、酸化物２３０ａおよび酸化物２３０ｃの一方を設けなくてもよい。または４層以上の積層構造としてもよい。また、酸化物２３０ｂのみの単層にしてもよい。また、トランジスタ２００では、導電体２６０ａ、および導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、単層、または３層以上の積層構造としてもよい。
ここで、図１（Ｂ）における破線で囲む、チャネル近傍の領域２３９の拡大図を図２に示す。
図１（Ｂ）および図２に示すように、酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）との間に、領域２３２（領域２３２ａ、および領域２３２ｂ）を有する。ソース領域またはドレイン領域として機能する領域２３１は、キャリア密度が高い、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、キャリア密度が低い領域である。また、領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりも、キャリア密度が低く、チャネル形成領域として機能する領域２３４よりも、キャリア密度が高い領域である。
領域２３１、および領域２３２は、酸化物２３０に、ヘリウムやアルゴンに代表される希ガスを添加することで設けることができる。希ガスの添加には、例えば、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。
酸化物２３０に希ガスが添加されると、酸化物２３０中の金属元素と酸素原子の結合が切れ、酸化物２３０中に酸素欠損が生じると考えられる。酸素欠損が水素などの不純物を捕獲することで、キャリアが生じ、酸化物２３０、すなわち領域２３１、および領域２３２は低抵抗化する。水素などの不純物は、酸化物２３０中に存在している場合がある。このとき、当該不純物は、金属元素や酸素原子とは未結合の状態で存在していてもよい。また、酸化物２３０に接して設けられる絶縁体、例えば、絶縁体２７４から供給することができる。
また、酸化物２３０に、酸素欠損を形成する元素、または酸素欠損と結合する元素として、ホウ素やリンが挙げられる。また、ホウ素やリン以外にも、水素、炭素、窒素、フッ素、硫黄、塩素、チタン等を用いることができる。また、上記元素として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素も挙げられる。酸化物２３０に対して、上記元素の中から選ばれるいずれか一つまたは複数の元素を添加してもよい。上述した中でも、添加される元素は、ホウ素、及びリンが好ましい。ホウ素およびリンの添加には、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
領域２３４は、酸素欠損や、水素などの不純物が極力低減された、高純度化された領域である。高純度化された酸化物は実質真性領域となり、領域２３４はチャネル形成領域として機能することができる。
また、図１および図２において、領域２３２は、ゲート電極として機能する導電体２６０とは重ならないが、本実施の形態はこれに限らない。領域２３１、および領域２３２の形成方法によっては、領域２３２はゲート電極として機能する導電体２６０と重なる場合がある。
領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりもキャリア密度が低く、チャネル形成領域として機能する領域２３４よりもキャリア密度が高い領域とすることができる。この場合、領域２３２は、チャネル形成領域と、ソース領域またはドレイン領域との間の接合領域（ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）として機能する。
接合領域を設けることで、ソース領域またはドレイン領域として機能する領域２３１と、チャネル形成領域として機能する領域２３４との間に高抵抗領域が形成されず、トランジスタのオン電流を大きくすることができるため、好ましい。
領域２３４は、導電体２６０と重畳する。領域２３４は、領域２３２ａ、および領域２３２ｂとの間に配置しており、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１、および領域２３２より、小さいことが好ましい。
領域２３４において、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度を領域２３１、および領域２３２より、小さくするには、導電体２６０および絶縁体２５０をマスクとして、酸化物２３０に当該金属元素や不純物を添加すればよい。あるいは、絶縁体２７２となる絶縁膜を形成後に当該金属元素や不純物を添加することで、導電体２６０および絶縁体２５０の側面に配置された当該絶縁膜もマスクとして機能することができ、好ましい。導電体２６０および絶縁体２５０、または当該絶縁膜の一部をマスクとして用いることで、領域２３４に当該金属元素や不純物が添加されるのを抑制することができる。すなわち、領域２３４のチャネル長方向の幅は、導電体２６０および絶縁体２５０のチャネル長方向の幅、および当該絶縁膜の厚さに依存する。従って、トランジスタ２００の電気特性の要求値や回路設計に応じて、導電体２６０および絶縁体２５０のチャネル長方向の幅、および当該絶縁膜の厚さを制御することで、所望の領域２３４のチャネル長方向の幅が得られる。
また、少なくとも導電体２６０および絶縁体２５０の側面には絶縁体２７２および絶縁体２７３が設けられており、酸化物２３０と、酸化物２３０に不純物を供給することができる絶縁体２７４と、が接する領域を制御している。酸化物２３０と、絶縁体２７４が接する領域が領域２３１となり、領域２３４と領域２３１の間の領域が、領域２３２となる。すなわち、領域２３２のチャネル長方向の幅、および領域２３１のチャネル長方向の幅は、絶縁体２７２および絶縁体２７３のチャネル長方向の幅に依存する。
絶縁体２７２および絶縁体２７３のチャネル長方向の幅は、絶縁体２７２となる絶縁膜の厚さ、および絶縁体２７３となる絶縁膜の厚さに依存する。従って、トランジスタ２００の電気特性の要求値や回路設計に応じて、当該絶縁膜の厚さを制御することで、絶縁体２７２および絶縁体２７３のチャネル長方向の幅を制御し、所望の領域２３２のチャネル長方向の幅、および領域２３１のチャネル長方向の幅が得られる。
また、酸化物２３０において、領域２３１、領域２３２、および領域２３４の境界は明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、領域２３１から領域２３２へ、領域２３４に近い領域であるほど、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
また、図１（Ｂ）および図２では、領域２３４、領域２３１、および領域２３２が、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃに形成されているが、これに限られることなく、少なくとも酸化物２３０ｂに形成されていればよい。また、例えばこれらの領域は酸化物２３０ｂ、および酸化物２３０ｃのみに形成されていてもよい。また、図では、各領域の境界を、絶縁体２２４と酸化物２３０の界面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３２が酸化物２３０ｂの表面近傍では領域２３４側に張り出し、酸化物２３０ｂの下面近傍では、領域２３１側に後退する形状になる場合がある。
なお、トランジスタ２００において、酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。従って、チャネル形成領域に酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、チャネル形成領域中の酸素欠損はできる限り低減されていることが好ましい。
特に、酸化物２３０におけるチャネルが形成される領域２３４と、ゲート絶縁膜として機能する絶縁体２５０との界面に、酸素欠損が存在すると、電気特性の変動が生じやすく、また信頼性が悪くなる場合がある。
そこで、酸化物２３０の領域２３４と接する絶縁体２５０が化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう）を含むことが好ましい。つまり、絶縁体２５０が有する過剰酸素が、領域２３４へと拡散することで、領域２３４中の酸素欠損を低減することができる。
例えば、絶縁体２５０を絶縁体２５０ａ、および絶縁体２５０ｂを有する積層構造とし、絶縁体２５０ａの上に、酸素を含む雰囲気で絶縁体２５０ｂを形成することで、２５０ａにより多くの酸素、すなわち過剰酸素を含ませることができる。または、絶縁体２５０ｂの形成直前に絶縁体２５０ａを、酸素を含む雰囲気に曝すことで、絶縁体２５０ａにより多くの酸素を含ませることができる。酸素を含む雰囲気とは、酸素分子を含む雰囲気だけでなく、酸素分子を励起することにより生じる、酸素イオン、酸素ラジカル、酸素分子イオン、酸素分子ラジカル、オゾンの少なくとも一つを含む雰囲気も含まれる。
絶縁体２５０ａとして、例えば、酸化シリコンおよび酸化窒化シリコンを用いることができる。また、絶縁体２５０ａの形成には、ＡＬＤ法やプラズマＣＶＤ法を用いることができる。また、絶縁体２５０ｂとして、比誘電率の高い、いわゆるｈｉｇｈ－ｋ材料を用いることが好ましい。
比誘電率の高い絶縁体としては、酸化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、絶縁体２５０ｂの形成には、ＡＬＤ法やスパッタリング法を用いることができる。絶縁体２５０ａ、および絶縁体２５０ｂを、ＡＬＤ法を用いて形成する場合、当該絶縁体の形成装置には、複数の成膜室を有する、いわゆるマルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、当該絶縁体が形成される基板は、絶縁体２５０ａの形成を開始してから、絶縁体２５０ｂの形成が終了するまで、減圧雰囲気下とすることができ、絶縁体２５０ａ、および絶縁体２５０ｂの形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２５０ａ、および絶縁体２５０ｂの形成を連続で行うことにより、絶縁体２５０ａ、および絶縁体２５０ｂの界面の汚染を防ぐことができ、これら絶縁体を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
絶縁体２５０の上に、導電体２６０が設けられる。導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、窒化チタンなどを用いることが好ましい。また、導電体２６０ｂとして、例えばタングステンなどの、導電性が高い金属を用いることができる。
導電体２６０ａは、ＡＬＤ法やスパッタリング法を用いて形成することができる。絶縁体２５０ａ、絶縁体２５０ｂ、および導電体２６０ａを、ＡＬＤ法を用いて形成する場合、当該絶縁体および導電体の形成装置には、複数の成膜室を有する、いわゆるマルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、当該絶縁体、および導電体が形成される基板は、絶縁体２５０ａの形成を開始してから、導電体２６０ａの形成が終了するまで、減圧雰囲気下とすることができ、絶縁体２５０ａ、絶縁体２５０ｂ、および導電体２６０ａの形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２５０ａ、絶縁体２５０ｂ、および導電体２６０ａの形成を連続で行うことにより、絶縁体２５０ａおよび絶縁体２５０ｂの界面、また、絶縁体２５０ｂおよび導電体２６０ａの界面の汚染を防ぐことができる。ゲート絶縁膜中、およびゲート絶縁膜とゲート電極の界面の汚染が低減された半導体装置は、良好な特性および高い信頼性を有することができる。
導電体２６０ｂは、スパッタリング法、ＡＬＤ法、またはメタルＣＶＤ法を用いて形成することができる。
また、少なくとも絶縁体２５０の側面と接するように、絶縁体２７２を設けることが好ましい。例えば、絶縁体２７２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。絶縁体２７２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は絶縁体２７４側へ拡散することなく、効率よく領域２３４へ供給される。従って、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。
絶縁体２５０の側面にも被覆性良く絶縁体２７２を形成するには、ＡＬＤ法を用いることが好ましい。ＡＬＤ法を用いることにより、絶縁体の側面にも均一な膜厚で、絶縁体２７２を形成でき、絶縁体２５０に含まれる酸素の拡散の抑制に有効である。
また、絶縁体２７２の形成時に絶縁体２５０および／または酸化物２３０に酸素、すなわち過剰酸素が供給されることが好ましい。よって、絶縁体２７２の形成は、酸素を含む雰囲気で行われることが好ましい。または、絶縁体２７２の形成直前に絶縁体２５０を、酸素を含む雰囲気に曝してから、絶縁体２７２を形成するのが好ましい。
さらに、トランジスタ２００は、水または水素などの不純物の混入を防ぐバリア性を有する絶縁体で囲まれていることが好ましい。バリア性を有する絶縁体とは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いた絶縁体である。また、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
トランジスタ２００において、導電体２６０は、第１のゲート電極として機能する場合がある。また、導電体２０５は、第２のゲート電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、実質的にトランジスタ２００のしきい値電圧をプラス側にシフトすることができる。また、トランジスタ２００のしきい値を０Ｖより大きくすることで、オフ電流を低減することが可能となる。従って、導電体２６０に印加する電圧が０Ｖのときのドレイン電流を小さくすることができる。
第２のゲート電極として機能する導電体２０５は、酸化物２３０および導電体２６０と重なるように配置する。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
導電体２０５は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としても良く、例えば、タングステン、銅、またはアルミニウムを主成分とする第１の導電性材料の上に、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを含む第２の導電性材料を設けてもよい。特に第２の導電性材料として、第１の導電性材料よりも耐酸化性に優れた（酸化しにくい）材料を用いることで、第１の導電性材料の酸化を抑制し、電気抵抗や、導電体２０５と電気的に接続するプラグなどとのコンタクト抵抗の増加を抑制することができる。
導電体２０９は、電極や配線として機能することができる。導電体２０５を、トランジスタ２００の第２のゲート電極として用いる場合、導電体２０９の一部は、ゲート配線として機能することができる。このとき、導電体２０７、および導電体２０９を介して、導電体２０５と導電体２５２ｄを電気的に接続してもよい。導電体２０７は、導電体２０５と同じ工程で作製することができる。
絶縁体２１０は、水または水素などの不純物が、基板側からトランジスタに混入するのを防ぐバリア絶縁膜として機能することが好ましい。従って、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１０として、酸化アルミニウムや窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０よりトランジスタ側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０より基板側に、拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１２、および絶縁体２１６は、絶縁体２１０よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
例えば、層間膜として機能する絶縁体２１２、および絶縁体２１６として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素が脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
絶縁体２２４として、例えば、酸化シリコンまたは酸化窒化シリコンを用いることができる。絶縁体２２４の膜厚は、１ｎｍ以上３０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは１ｎｍ以上５ｎｍ以下とする。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。特に、酸化アルミニウム、および酸化ハフニウム、などの不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。このような材料を用いて形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部からの水素等の不純物の混入を防ぐ層として機能することができる。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２２は、絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの３層からなる積層構造とするのが好ましい。この時、絶縁体２２２ａ、および絶縁体２２２ｃを酸化ハフニウムとし、絶縁体２２２ｂを酸化アルミニウムとしてもよい。または、絶縁体２２２ａ、および絶縁体２２２ｃを酸化アルミニウムとし、絶縁体２２２ｂを酸化ハフニウムとしてもよい。絶縁体２２２は、３層からなる積層構造に限らない。単層構造でもよいし、２層、または、４層以上の積層構造でもよい。
絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの膜厚は、それぞれ０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすればよい。例えば、酸化ハフニウムからなる２ｎｍの絶縁体２２２ａと、酸化アルミニウムからなる２ｎｍの絶縁体２２２ｂと、酸化ハフニウムからなる２ｎｍの絶縁体２２２ｃを、ＡＬＤ法を用いて連続で成膜する。この場合、絶縁体２２２の膜厚は６ｎｍとなる。ただし、本発明の絶縁体２２２の構成はこれに限らない。絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの膜厚は、全て同じでもよいし、それぞれ異なっていてもよいし、いずれか一の膜厚が異なっていてもよい。
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ－ｋ材料の絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。絶縁体２２０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下とする。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、それぞれ２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、トランジスタ２００で絶縁体２２０、絶縁体２２２、および絶縁体２２４がゲート絶縁体として機能する構成を示したが、本実施の形態はこれに限られるものではない。例えば、ゲート絶縁体として、絶縁体２２０、絶縁体２２２、および絶縁体２２４のいずれか２層または１層を設ける構成にしてもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。また、酸化物２３０は、領域２３１、領域２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７４と接することが好ましい。また、領域２３１の少なくとも一部は、インジウムなどの金属元素、水素、および窒素の少なくとも一の濃度が領域２３４よりも大きいことが好ましい。
トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。
ここで、図２に示すように、酸化物２３０は、領域２３２を有することが好ましい。領域２３２を接合領域とすることで、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
また、酸化物２３０ａ上に、酸化物２３０ｂを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｃ下に、酸化物２３０ｂを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
すなわち、酸化物２３０ｂに設けられた領域２３４は、酸化物２３０ａ、および酸化物２３０ｃに囲われ、当該領域の水素や窒素などの不純物濃度を低く維持することができ、酸素濃度を高く維持することができる。このような構造を有する酸化物２３０を用いた半導体装置は、良好な電気特性を有し、高い信頼性を有する。
また、酸化物２３０は、側面と上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
ここで、酸化物２３０の領域２３４について説明する。
領域２３４は、各金属原子の原子数比が異なる酸化物による、積層構造を有することが好ましい。具体的には、酸化物２３０ａ、および酸化物２３０ｂの積層構造を有する場合、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａ、または酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
酸化物２３０ａには、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、またはＩｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する金属酸化物を用いることができる。また、酸化物２３０ｂには、例えばＩｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、またはＩｎ：Ｇａ：Ｚｎ＝５：１：６の組成を有する金属酸化物を用いることができる。酸化物２３０ｃには、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、またはＩｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する金属酸化物を用いることができる。なお、上記組成は、基板上に形成された酸化物中の原子数比、またはスパッタターゲットにおける原子数比を示す。
特に、酸化物２３０ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４、酸化物２３０ｂとしてＩｎ：Ｇａ：Ｚｎ＝４：２：３、酸化物２３０ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４の組成を有する金属酸化物の組み合わせは、酸化物２３０ｂを、よりエネルギーギャップの広い酸化物２３０ａ、と酸化物２３０ｃで挟むことができ、好ましい。このとき、酸化物２３０ｂに対して、相対的にエネルギーギャップの広い酸化物２３０ａ、および酸化物２３０ｃをワイドギャップ、酸化物２３０ａ、および酸化物２３０ｃに対して、相対的にエネルギーギャップが狭い酸化物２３０ｂをナローギャップと呼ぶことがある。ワイドギャップ、およびナローギャップについては、［金属酸化物の構成］にて説明する。
続いて、酸化物２３０の領域２３１について説明する。
領域２３１は、酸化物２３０として設けられた金属酸化物に、インジウムなどの金属原子、ヘリウムやアルゴンなどの希ガス、または水素や窒素などの不純物を添加し、低抵抗した領域である。なお、各領域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。なお、領域２３１に、金属原子、希ガス、または不純物を添加するために、例えば、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いて、金属元素、希ガス、および不純物の少なくとも一をドーパントとして添加すればよい。
つまり、領域２３１において、酸化物２３０のインジウムなどの金属原子の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。
または、酸化物２３０に接して、不純物となる元素を含む絶縁体２７４を成膜することで、領域２３１に、不純物を添加することができる。
つまり、領域２３１は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素が添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域２３１は、上記元素の一つまたは複数を含む構成にすればよい。
または、絶縁体２７４として、領域２３１に含まれる酸素を引き抜き、吸収する膜を用いてもよい。酸素が引き抜かれると、領域２３１には酸素欠損が生じる。酸素欠損に水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が捕獲されることにより、領域２３１は低抵抗化する。
領域２３２のチャネル長方向の幅は、絶縁体２７２および絶縁体２７３の幅により制御することができる。
従って、領域２３２の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
絶縁体２５０は、ゲート絶縁膜として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えば、絶縁体２５０を絶縁体２５０ａ、および絶縁体２５０ｂを有する積層構造としてもよい。加熱により酸素が放出される絶縁体を、絶縁体２５０ａとして、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０ａ中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０ａの膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ、より好ましくは１ｎｍ以上５ｎｍ以下とする。
絶縁体２５０ｂは、形成時、あるいは形成後に、絶縁体２５０ａに酸素を供給できる絶縁体であることが好ましい。このような絶縁体は、酸素を含む雰囲気で形成することで、または絶縁体２５０ｂの形成直前に絶縁体２５０ａを、酸素を含む雰囲気に曝すことで、２５０ａにより多くの酸素、すなわち過剰酸素を含ませることができる。または、絶縁体２５０ｂは、酸素を含むターゲットを用いて形成することができる。例えば、ＡＬＤ法や、スパッタリング法を用いて、酸素を含む雰囲気中で、酸化アルミニウムを形成する。絶縁体２５０ｂの膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ、より好ましくは１ｎｍ以上５ｎｍ以下とする。
絶縁体２５０ａの上に絶縁体２５０ｂを設けることで、絶縁体２５０ａに、より多くの酸素、すなわち過剰酸素を含ませることができる。
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、窒化チタンなどを用いることが好ましい。また、導電体２６０ｂとして、例えばタングステンなどの、導電性が高い金属を用いることができる。
導電体２６０ａは、ＡＬＤ法やスパッタリング法を用いて形成することができる。絶縁体２５０ａ、絶縁体２５０ｂ、および導電体２６０ａを、ＡＬＤ法を用いて形成する場合、当該絶縁体および導電体の形成装置には、複数の成膜室を有する、いわゆるマルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、当該絶縁体、および導電体が形成される基板は、絶縁体２５０ａの形成を開始してから、導電体２６０ａの形成が終了するまで、減圧雰囲気下とすることができ、絶縁体２５０ａ、絶縁体２５０ｂ、および導電体２６０ａの形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２５０ａ、絶縁体２５０ｂ、および導電体２６０ａの形成を連続で行うことにより、絶縁体２５０ａおよび絶縁体２５０ｂの界面、また、絶縁体２５０ｂおよび導電体２６０ａの界面の汚染を防ぐことができる。ゲート絶縁膜中、およびゲート絶縁膜とゲート電極の界面の汚染が低減された半導体装置は、良好な特性および高い信頼性を有することができる。
導電体２６０ｂは、スパッタリング法、ＡＬＤ法、またはメタルＣＶＤ法を用いて形成することができる。
導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界により、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
また、バリア膜として機能する絶縁体２７２を、絶縁体２５０の側面、および導電体２６０の側面に接するように設ける。また、バリア膜として機能する絶縁体２７０を導電体２６０の上部に設ける。
ここで、絶縁体２７０、および絶縁体２７２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。これにより、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。また、絶縁体２５０の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。
絶縁体２７０、および絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で導電体２６０の上面と側面および絶縁体２５０の側面を覆うことができる。これにより、導電体２６０の酸化、導電体２６０および絶縁体２５０を介して、水または水素などの不純物が酸化物２３０に混入することを抑制することができる。従って、絶縁体２７０、および絶縁体２７２は、ゲート電極およびゲート絶縁膜を保護するバリアとして機能する。
絶縁体２５０の側面、および導電体２６０の側面にも被覆性良く絶縁体２７２を形成するには、ＡＬＤ法を用いることが好ましい。ＡＬＤ法を用いることにより、絶縁体２５０の側面にも均一な膜厚で、絶縁体２７２を形成できることから、ＡＬＤ法を用いた絶縁体２７２の形成は、絶縁体２５０に含まれる酸素の拡散の抑制や、導電体２６０の酸化の抑制に有効である。
また、絶縁体２７２の形成時に絶縁体２５０および／または酸化物２３０に酸素、すなわち過剰酸素が供給されることが好ましい。よって、絶縁体２７２の形成は、酸素を含む雰囲気で行われることが好ましい。または、絶縁体２７２の形成直前に絶縁体２５０を、酸素を含む雰囲気に曝してから、絶縁体２７２を形成するのが好ましい。
絶縁体２７０の上部には、絶縁体２７１が設けられる。絶縁体２７１は、導電体２６０や絶縁体２５０を形成する際、ハードマスクとして用いることができる。また、絶縁体２７１は、絶縁体２７０よりも誘電率が低いことが好ましい。詳細は後述するが、トランジスタ２００と同じ層に、トランジスタ２００の構造の一部を用いて容量素子を設ける半導体装置の構成とする際、絶縁体２７１に誘電率が低い材料を用いることで、後述する導電体１３０と導電体２６０間に生じる寄生容量を低減することができる。絶縁体２７１は、絶縁体２１２、および絶縁体２１６と同様の材料を用いることができる。
また、トランジスタが微細化され、チャネル長が１０ｎｍ以上３０ｎｍ以下程度に形成されている場合、トランジスタ２００の周辺に設けられる構造体に含まれる不純物元素が拡散し、領域２３１ａと領域２３１ｂ、あるいは、領域２３２ａと領域２３２ｂと、が電気的に導通する恐れがある。
そこで、本実施の形態に示すように、絶縁体２７２および絶縁体２７３を形成することにより、絶縁体２５０および導電体２６０に水素や水などの不純物が混入するのを抑制し、かつ、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。従って、第１のゲート電圧が０Ｖのときに、ソース領域とドレイン領域が直接、あるいは領域２３２などを介して電気的に導通することを防ぐことができる。
絶縁体２７３は、絶縁体２７２よりも誘電率が低いことが好ましい。詳細は後述するが、トランジスタ２００と同じ層に、トランジスタ２００の構造の一部を用いて容量素子を設ける半導体装置の構成とする際、絶縁体２７３に誘電率が低い材料を用いることで、後述する導電体１３０と導電体２６０間に生じる寄生容量を低減することができる。絶縁体２７３は、絶縁体２１２、および絶縁体２１６と同様の材料を用いることができる。
本実施の形態では、少なくとも、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１は、その側面が傾斜している。絶縁体２７２および絶縁体２７３となる絶縁膜を形成する際、絶縁体２５０、および導電体２６０の側面は、傾斜を有していることで被覆性が向上し好ましい。しかし、本発明はこれに限らない。絶縁体２５０、および導電体２６０の側面に絶縁体２７２および絶縁体２７３を形成する上で、少なくとも、絶縁体２５０、および導電体２６０の側面は、基板表面または絶縁体２２０や絶縁体２２２の表面に対して垂直であることが好ましい。絶縁体２５０、および導電体２６０の側面の角度は、プロセス上の作りやすさも考慮して適宜調整することができる。
絶縁体２７４は、少なくとも酸化物２３０、絶縁体２７１、絶縁体２７２、および絶縁体２７３を覆うように設ける。
また、絶縁体２７４は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２７４として、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどを用いることが好ましい。このような絶縁体２７４を形成することで、絶縁体２７４を透過して酸素が混入し、領域２３１ａおよび領域２３１ｂの酸素欠損に酸素を供給して、キャリア密度が低下するのを防ぐことができる。また、絶縁体２７４を透過して水または水素などの不純物が混入し、領域２３４に拡散するのを抑制することができる。
なお、絶縁体２７４を成膜することにより、領域２３１を設ける場合、絶縁体２７４は、水素および窒素の少なくとも一方を有することが好ましい。水素、または窒素などの不純物を有する絶縁体を絶縁体２７４に用いることで、水素または窒素などの不純物を酸化物２３０に添加して、酸化物２３０において、領域２３１を低抵抗化することができる。
絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０は、同様の絶縁体からなる積層構造としてもよい。
絶縁体２８０は、絶縁体２１０よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
例えば、層間膜として機能する絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２８０などに形成された開口に、導電体２５２（導電体２５２ａ、導電体２５２ｂ、導電体２５２ｃ、および導電体２５２ｄ）を配置する。
なお、導電体２５２は、絶縁体２８０の開口の内壁に接して形成されている。ここで、導電体２５２の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、図１では、導電体２５２が２層である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２５２は、単層、または３層以上の積層構造でもよい。
導電体２５２ａは、絶縁体２８０、および絶縁体２７４に形成された開口を介して、トランジスタ２００のソース領域およびドレイン領域の一方として機能する領域２３１ａと接している。導電体２５２ｂは、絶縁体２８０、および絶縁体２７４に形成された開口を介して、トランジスタ２００のソース領域およびドレイン領域の他方として機能する領域２３１ｂと接している。領域２３１は低抵抗化されているので、導電体２５２ａと領域２３１ａの接触抵抗、および導電体２５２ｂと領域２３１ｂの接触抵抗を低減することができる。また、導電体２５２ｃは、絶縁体２８０、絶縁体２７４、絶縁体２７１、および絶縁体２７０に形成された開口を介して、トランジスタ２００の第１のゲート電極として機能する導電体２６０と接している。また、導電体２５２ｄは、絶縁体２８０、絶縁体２７４、絶縁体２２２、および絶縁体２２０に形成された開口を介して、導電体２０７と接し、導電体２０９を介して、トランジスタ２００の第２のゲート電極として機能する導電体２０５と電気的に接続している。
ここで、導電体２５２ａ、および導電体２５２ｂは、少なくとも酸化物２３０の上面と接し、さらに酸化物２３０の側面と接することが好ましい。導電体２５２ａ（導電体２５２ｂ）は、酸化物２３０のチャネル幅方向（一点鎖線Ｃ－Ｄ）と交わる側面において、Ｃ側の側面、およびＤ側の側面の双方または一方と接することが好ましい。また、導電体２５２ａ（導電体２５２ｂ）が、酸化物２３０のチャネル長方向（一点鎖線Ａ－Ｂ）と交わる側面において、Ａ側の側面（Ｂ側の側面）と接する構成にしてもよい。このように、導電体２５２ａ、および導電体２５２ｂが酸化物２３０の上面に加えて、酸化物２３０の側面と接する構成にすることにより、導電体２５２ａ、および導電体２５２ｂと酸化物２３０のコンタクト部の上面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２５２ａ、および導電体２５２ｂと酸化物２３０の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。
導電体２５２は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２５２は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
導電体２５２を積層構造とする場合、絶縁体２７４、および絶縁体２８０と接する導電体には、導電体２０５などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。該導電性材料を用いることで、絶縁体２８０より上層から水素、水などの不純物が、導電体２５２を通じて酸化物２３０に混入するのを抑制することができる。
また、導電体２５２が埋め込まれた絶縁体２７４および絶縁体２８０の開口の内壁に接して、水または水素などの不純物の透過を抑制する機能を有する絶縁体が設けられる構成にしてもよい。このような絶縁体としては、絶縁体２１０に用いることができる絶縁体、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、絶縁体２８０などから水素、水などの不純物が、導電体２５２を通じて酸化物２３０に混入するのを抑制することができる。また、当該絶縁体は、例えばＡＬＤ法またはＣＶＤ法などを用いて成膜することで被覆性良く成膜することができる。
また、図示しないが、導電体２５２の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
＜半導体装置の構成例２＞
図３は、図１に示した半導体装置とは異なる構成を有する半導体装置の上面図、および断面図である。図３に示す半導体装置は、トランジスタ２０１と同じ層に、トランジスタ２０１の構造の一部を用いて容量素子１００が設けられている。本明細書において、トランジスタと、容量素子と、を有する半導体装置を、セルと称する場合がある。以降、トランジスタ２０１と、容量素子１００と、を有するセル６００について説明する。
図３（Ａ）、図３（Ｂ）、図３（Ｃ）、および図３（Ｄ）は、本発明の一態様に係る半導体装置の上面図、および断面図である。
図３（Ａ）は、セル６００の上面図である。また、図３（Ｂ）、図３（Ｃ）、および図３（Ｄ）は、セル６００、トランジスタ２０１、あるいは容量素子１００の断面図である。ここで、図３（Ｂ）は、図３（Ａ）にＡ－Ｂの一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル長方向の断面図でもある。また、図３（Ｃ）は、図３（Ａ）にＣ－Ｄの一点鎖線で示す部位の断面図であり、トランジスタ２０１のチャネル幅方向の断面図でもある。また、図３（Ｄ）は、図３（Ａ）にＥ－Ｆの一点鎖線で示す部位の断面図であり、容量素子１００の断面図でもある。図３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
［トランジスタ２０１］
図３に示すトランジスタ２０１において、図１に示すトランジスタ２００と共通な部分については同一の符号をしるし、説明を省略する場合がある。
トランジスタ２０１において、絶縁体２２０、絶縁体２２２、および絶縁体２２４には開口部が設けられ、酸化物２３０は、該開口部を介して、導電体２０３と電気的に接続している。導電体２０３は、導電体２０５と同様の材料を用いて、同様の工程にて形成することができる。特に、導電体２０５と同時に形成することが好ましい。
導電体２０３は、電極や配線として機能することができる。また、導電体２０９は、導電体２０３を介して酸化物２３０と電気的に接続しており、トランジスタ２００のソース配線またはドレイン配線として機能することができる。また、導電体２０３、および導電体２０９は、絶縁体２１０より下層に位置する素子や配線と電気的に接続するための電極として用いてもよい。
酸化物２３０の下に、重なるように導電体２０３および導電体２０９を設けることで、トランジスタ２０１と、絶縁体２１０より下層に位置する素子や配線と接続するためのプラグや電極をトランジスタ２０１に重ねて設けることができる。よって、セルサイズを縮小できるため、好ましい。
また、絶縁体２２４と、酸化物２３０ａの間に酸化物２３０ｄを設けてもよい。絶縁体２２４の上に酸化物２３０ｄとなる酸化膜を形成し、該酸化膜上に、絶縁体２２０、絶縁体２２２、および絶縁体２２４に開口部を形成するためのマスクを設け、該開口部を形成してもよい。マスクを酸化物２３０ｄとなる酸化膜上に形成することで、ゲート絶縁膜として機能する絶縁体（絶縁体２２０、絶縁体２２２、および絶縁体２２４）の表面にマスクが形成されない。したがって、ゲート絶縁膜として機能する絶縁体の表面にマスクが付着しないため、マスク形成時のゲート絶縁膜へのダメージや、マスクに含まれる成分や不純物によるゲート絶縁膜の汚染を防ぐことができる。また、マスク除去に用いる薬液やプラズマによるゲート絶縁膜の汚染やダメージを抑制できる。このようなプロセスにより、信頼性の高い半導体装置の作製方法を提供できる。
酸化物２３０ｄは、酸化物２３０ａや酸化物２３０ｃと同様の材料を用いることができる。また、酸化物２３０ｄを有することで、酸化物２３０ｄよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
また、酸化物２３０ｄに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ａに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ｄに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ａに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｄに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
酸化物２３０ｄには、例えばＩｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、またはＩｎ：Ｇａ：Ｚｎ＝１：１：１の組成を有する金属酸化物を用いることができる。なお、上記組成は、基板上に形成された酸化物中の原子数比、またはスパッタターゲットにおける原子数比を示す。
特に、酸化物２３０ｄとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４、酸化物２３０ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１、酸化物２３０ｂとしてＩｎ：Ｇａ：Ｚｎ＝４：２：３、酸化物２３０ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：４の組成を有する金属酸化物の組み合わせは、酸化物２３０ｂを、よりエネルギーギャップの広い酸化物２３０ｄ、酸化物２３０ａと酸化物２３０ｃで挟むことができ、好ましい。このとき、酸化物２３０ｂに対して、相対的にエネルギーギャップの広い酸化物２３０ｄをワイドギャップと呼ぶことがある。
［容量素子１００］
図３に示すように、容量素子１００は、トランジスタ２０１と共通の構造を有する構成である。本実施の形態では、トランジスタ２０１の酸化物２３０に設けられた領域２３１ｂの一部が、容量素子１００の電極の一方として機能する容量素子１００の例について示す。
容量素子１００は、酸化物２３０の領域２３１ｂの一部、絶縁体２７６、絶縁体２７６上の導電体１３０（導電体１３０ａ、導電体１３０ｂ）を有する。さらに、導電体１３０の少なくとも一部が領域２３１ｂの一部と重なるように配置されることが好ましい。
酸化物２３０の領域２３１ｂの一部は、容量素子１００の電極の一方として機能し、導電体１３０は容量素子１００の電極の他方として機能する。すなわち、領域２３１ｂは、トランジスタ２０１のソースまたはドレインの一方としての機能と、容量素子１００の電極の一方としての機能を兼ねている。絶縁体２７６の一部は、容量素子１００の誘電体として機能する。
容量素子１００の誘電体として、絶縁体２７６を用いる場合、図１に示すような絶縁体２７４は、領域２３１を形成後に一部、または全部を除去することが好ましい。一部、またはすべての絶縁体２７４を除去した後に、絶縁体２７６を形成する。または、絶縁体２７４を容量素子１００の誘電体として用いてもよい。
絶縁体２７６として、比誘電率の高いｈｉｇｈ－ｋ材料を用いることで、容量素子１００の容量値を大きくすることができる。
また、比誘電率の高い絶縁体としては、酸化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、絶縁体２７６を、絶縁体２７６ａ、絶縁体２７６ｂ、および絶縁体２７６ｃの３層構造とする場合、上記比誘電率の高い絶縁体から選ばれた２種類または３種類の絶縁体を積層して、絶縁体２７６を構成すればよい。例えば、絶縁体２７６ａ、および絶縁体２７６ｃを酸化ハフニウムとし、絶縁体２７６ｂを酸化アルミニウムとしてもよい。または、絶縁体２７６ａ、および絶縁体２７６ｃを酸化アルミニウムとし、絶縁体２７６ｂを酸化ハフニウムとしてもよい。一方、本発明の絶縁体２７６は、３層構造に限らない。絶縁体２７６は、単層構造、２層構造、または、４層以上の積層構造としてもよい。
また、絶縁体２７６の各層は、ＡＬＤ法を用いて形成されることが好ましい。絶縁体２７６ａ、絶縁体２７６ｂ、および絶縁体２７６ｃを、ＡＬＤ法を用いて形成する場合、当該絶縁体の形成装置には、複数の成膜室を有する、いわゆるマルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、当該絶縁体が形成される基板は、絶縁体２７６ａの形成を開始してから、絶縁体２７６ｃの形成が終了するまで、減圧雰囲気下とすることができ、絶縁体２７６ａ、絶縁体２７６ｂ、および絶縁体２７６ｃの形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２７６ａ、絶縁体２７６ｂ、および絶縁体２７６ｃの形成を連続で行うことにより、絶縁体２７６ａおよび絶縁体２７６ｂの界面、また、絶縁体２７６ｂおよび絶縁体２７６ｃの界面の汚染を防ぐことができ、これら絶縁体を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
絶縁体２７６ａ、絶縁体２７６ｂ、および絶縁体２７６ｃの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下が好ましく、０．５ｎｍ以上３ｎｍ以下がより好ましい。例えば、酸化ハフニウムからなる１ｎｍの絶縁体２７６ａと、酸化アルミニウムからなる１ｎｍの絶縁体２７６ｂと、酸化ハフニウムからなる１ｎｍの絶縁体２７６ｃを、ＡＬＤ法を用いて連続で成膜する。ただし、本発明の絶縁体２７６の構成はこれに限らない。絶縁体２７６ａ、絶縁体２７６ｂ、および絶縁体２７６ｃの膜厚は、全て同じでもよいし、それぞれ異なっていてもよいし、いずれか一の膜厚が異なっていてもよい。
絶縁体２７６を形成する際、絶縁体２７４により低抵抗化した領域２３１の抵抗値を高くしないことが重要である。酸化物２３０に不純物を添加することで領域２３１を低抵抗化している場合、絶縁体２７６の形成工程において、領域２３１から不純物が離脱しない（除去されない）ようにする。このような場合、絶縁体２７６の成膜温度を、絶縁膜２５０ｂの成膜温度より低くすることで、不純物の離脱を抑制する。一方、酸化物２３０に酸素欠損を生じさせることで領域２３１を低抵抗化している場合、絶縁体２７６の成膜時に酸化物２３０への酸素の供給を抑えるのが好ましい。例えば、成膜前および成膜中の酸素およびオゾンの導入を行わない、あるいは導入量を少なくすることで、酸化物２３０への酸素の供給を抑えることができる。
ここで、トランジスタ２０１の第１のゲート電極として機能する導電体２６０の側面には、絶縁体２７２、および絶縁体２７３が設けられている。導電体２６０と導電体１３０の間に絶縁体２７２、および絶縁体２７３が設けられることで、導電体２６０と導電体１３０の間の寄生容量を低減することができる。
導電体１３０は、導電体１３０ａ、および導電体１３０ａ上に配置された導電体１３０ｂを含む積層構造であることが好ましい。例えば、導電体１３０ａは、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料を用いることが好ましく、導電体１３０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。導電体１３０は、単層構造としてもよいし、３層以上の積層構造としてもよい。
［セル６００］
本発明の一態様の半導体装置は、トランジスタ２０１と、容量素子１００、層間膜として機能する絶縁体２８０を有する。また、トランジスタ２０１および容量素子１００と電気的に接続し、プラグとして機能する導電体２５２（導電体２５２ａ、導電体２５２ｂ、導電体２５２ｃ、および導電体２５２ｄ）とを有する。
容量素子１００の電極として機能する導電体１３０と電気的に接続するプラグとして、導電体２５２ｂを設けてもよい。また、導電体１３０を、複数のセル６００が有する容量素子１００の電極として共有することができる。このため、必ずしも各セル６００に導電体２５２ｂを設ける必要はなく、複数のセルに対して、当該セルの数より少ないプラグを設けてもよい。例えば、セル６００が、行列、またはマトリクス状に配置されたセルアレイにおいて、各行に一つのプラグ、または各列に一つのプラグを設けてもよい。
絶縁体２８０は、絶縁体２７６および導電体１３０を覆うように設けることが好ましい。
導電体２５２ａは、絶縁体２８０、および絶縁体２７６に形成された開口を介して、トランジスタ２０１のソース領域およびドレイン領域の一方として機能する領域２３１ａと接している。領域２３１は低抵抗化されているので、導電体２５２ａと領域２３１ａの接触抵抗を低減することができる。また、導電体２５２ｂは、絶縁体２８０に形成された開口を介して、容量素子１００の電極の一方である導電体１３０と接している。また、導電体２５２ｃは、絶縁体２８０、絶縁体２７６、絶縁体２７１、および絶縁体２７０に形成された開口を介して、トランジスタ２０１の第１のゲート電極として機能する導電体２６０と接している。また、導電体２５２ｄは、絶縁体２８０、絶縁体２７６、絶縁体２２２、および絶縁体２２０に形成された開口を介して、導電体２０７と接し、導電体２０９を介して、トランジスタ２０１の第２のゲート電極として機能する導電体２０５と電気的に接続している。
また、図示しないが、導電体２５２の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。
＜ＡＬＤ装置およびＡＬＤ法を用いた成膜方法＞
絶縁体２２２、絶縁体２５０ｂ、絶縁体２７２、絶縁体２７６等の形成に用いることができるＡＬＤ装置、およびＡＬＤ法を用いた成膜方法について説明する。
ＡＬＤ法を利用した成膜装置は、反応のための第１の原料ガス（前駆体、プリカーサ、金属プリカーサとも呼ぶ）と第２の原料ガス（反応剤、リアクタント、非金属プリカーサとも呼ぶ）を交互にチャンバーに導入し、これらの原料ガスの導入を繰り返すことで成膜を行う。なお、原料ガスの導入の切り替えは、例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて行うことができる。また、原料ガス導入の際、窒素（Ｎ２）やアルゴン（Ａｒ）などの不活性ガスをキャリアガスとして原料ガスと一緒にチャンバーに導入してもよい。キャリアガスを用いることで、原料ガスの揮発性が低い、あるいは蒸気圧が低い場合でも、原料ガスが配管内部やバルブ内部に吸着することを抑制し、原料ガスをチャンバーに導入することが可能になる。また、形成される膜の均一性も向上し、好ましい。
例えば、以下のような手順で成膜を行う。まず、第１の原料ガスをチャンバーに導入し、基板表面にプリカーサを吸着させる（第１ステップ）。ここで、プリカーサが基板表面に吸着することにより、表面化学反応の自己停止機構が作用し、基板上のプリカーサの層の上にさらにプリカーサが吸着することはない。なお、表面化学反応の自己停止機構が作用する基板温度の適正範囲をＡＬＤ Ｗｉｎｄｏｗとも呼ぶ。ＡＬＤ Ｗｉｎｄｏｗは、プリカーサの温度特性、蒸気圧、分解温度などによって決まる。次に、真空排気によって、余剰なプリカーサや反応生成物などをチャンバーから排出する（第２ステップ）。また、真空排気を行う代わりに不活性ガス（アルゴン、或いは窒素など）などをチャンバーに導入し、余剰なプリカーサや反応生成物などをチャンバーから排出してもよい。次に、第２の原料ガスとして、リアクタント（例えば、酸化剤（オゾン（Ｏ３）、酸素（Ｏ２）、水（Ｈ２Ｏ）など））をチャンバーに導入し、基板表面に吸着したプリカーサと反応させて、膜の構成分子を基板に吸着させたままプリカーサの一部を除去する（第３ステップ）。次に、真空排気または不活性ガスの導入によって、余剰なリアクタントや反応生成物などをチャンバーから排出する（第４ステップ）。
なお、上記の説明では、第１の原料ガスをチャンバーに導入してから、第２の原料ガスをチャンバーに導入する例を示したが、本発明はこれに限らない。第２の原料ガスをチャンバーに導入してから、第１の原料ガスをチャンバーに導入してもよい。つまり、初めに上記第３ステップ、および第４ステップを行った後に、第１ステップ、第２ステップ、第３ステップ、および第４ステップを行い、以降第１ステップ乃至第４ステップを繰り返し行うことで成膜を行ってもよい。さらに、上記第３ステップ、および第４ステップを複数回繰り返してから、第１ステップ乃至第４ステップを繰り返し行うことで成膜を行ってもよい。
このように、第１のステップの前に、第３のステップ、および第４のステップを１回ずつ、あるいは複数回行うことは、チャンバー内の成膜雰囲気を制御できるため好ましい。例えば、第３のステップとして、酸化剤を導入することで、チャンバー内は酸素雰囲気とすることができる。酸素雰囲気で成膜を開始すると、形成される膜中の酸素濃度を高くでき、好ましい。さらに、当該膜の下地となる絶縁体や酸化物にも酸素を供給できる。このような方法を用いて形成された半導体装置は、良好な特性を有し、高い信頼性を得ることができる。
また、第１ステップ、および第２ステップの後に、第３ステップにおける第２の原料ガスの導入と、第４ステップにおける真空排気または不活性ガスの導入を複数回繰り返し行ってもよい。つまり、第１ステップ、および第２ステップの後に、第３ステップ、第４ステップ、第３ステップ、第４ステップ…、と第３ステップと第４ステップを繰り返し行ってもよい。
例えば、第３ステップで酸化剤としてＯ３、およびＯ２を導入し、第４ステップで真空排気を行い、この工程を複数回繰り返してもよい。
また、第３ステップと第４ステップを繰り返す場合、必ずしも同じ種類の原料ガスの導入を繰り返す必要はない。例えば、１回目の第３ステップで酸化剤としてＨ２Ｏを用い、２回目以降の第３ステップで酸化剤としてＯ３を用いてもよい。
このようにして、チャンバー内で酸化剤の導入と真空排気（または不活性ガスの導入）を短時間で複数回繰り返すことで、基板表面に吸着したプリカーサから、余分な水素原子などをより確実に取り除き、チャンバーの外に排除することができる。また、酸化剤の種類を２種類に増やすことにより、基板表面に吸着したプリカーサから、余分な水素原子などをより多く取り除くことができる。このように、成膜中に水素原子が膜中に取り込まれないようにすることにより成膜した絶縁体に含まれる水、水素などを低減することができる。
このような方法を用いることにより、ＴＤＳ分析にて１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で、水分子の脱離量が１．０×１０１３ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上１．０×１０１６ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、さらに好ましくは１．０×１０１３ｍｏｌｅｃｕｌｅｓ／ｃｍ２以上３．０×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下となる絶縁体を形成することができる。
このようにして、基板表面に第１の単一層を成膜することができ、第１ステップ乃至第４ステップを再び行うことで、第１の単一層の上に第２の単一層を積層することができる。第１ステップ乃至第４ステップを、ガス導入を制御しつつ、膜が所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
ＡＬＤ法は、熱エネルギーを用いてプリカーサ、およびリアクタントを反応させて行う成膜方法である。さらに、上記のプリカーサ、およびリアクタントの反応に加え、第３の原料ガスとして、プラズマ励起されたリアクタントもチャンバーに導入することで処理を行うＡＬＤ法をプラズマＡＬＤ法と呼ぶことがある。この場合、第３の原料ガスの導入部には、プラズマ生成装置が設けられる。プラズマの生成には、誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：ＩＣＰ）を用いることができる。またこれに対して、プリカーサ及びリアクタントの反応を熱エネルギーで行うＡＬＤ法を熱ＡＬＤ法と呼ぶことがある。
プラズマＡＬＤ法では、上記第１ステップ乃至第４ステップを繰り返し行うと同時に、プラズマ励起されたリアクタント（第２のリアクタント）を導入することで、成膜が行われる。この場合、第３ステップで導入されるリアクタントを第１のリアクタントと呼ぶ。プラズマＡＬＤ法において、第３の原料ガスに用いる第２のリアクタントは、酸化剤の他に、窒化剤でもよい。窒化剤としては、窒素（Ｎ２）やアンモニア（ＮＨ３）を用いることができる。また、窒素（Ｎ２）と水素（Ｈ２）の混合ガスを窒化剤として用いることができる。例えば、窒素（Ｎ２）５％、水素（Ｈ２）９５％の混合ガスを窒化剤として用いることができる。プラズマ励起された窒素やアンモニアを導入しながら成膜を行うことで、金属窒化膜などの窒化膜を形成することができる。
また、第２のリアクタントのキャリアガスとして、アルゴン（Ａｒ）や窒素（Ｎ２）を用いてもよい。アルゴンや窒素などのキャリアガスを用いることで、プラズマの放電が容易になり、プラズマ励起された第２のリアクタントが容易に生成されるため、好ましい。なお、プラズマＡＬＤ法を用いて金属酸化膜などの酸化膜を形成する場合、キャリアガスに窒素を用いると、膜中に窒素が混入し、所望の膜質が得られない場合がある。この場合キャリアガスとして、アルゴンを用いることが好ましい。例えば、プラズマＡＬＤ法を用いて酸化アルミニウムを形成する場合、第１の材料ガスとして、アルミニウムを含む金属プリカーサと、アルゴンを含むキャリアガスを用い、第２の材料ガスとして、オゾンと、酸素を用い、第３の材料ガスとして、酸素と、アルゴンを含むキャリアガスを用いればよい。
ＡＬＤ法は、極めて薄い膜を均一な膜厚で成膜することができる。また、凹凸を有する面に対しても、表面被覆率が高い。
また、プラズマＡＬＤ法により成膜することで、熱ＡＬＤ法に比べてさらに低温での成膜が可能となる。プラズマＡＬＤ法は、例えば、１００度以下でも成膜速度を低下させずに成膜することができる。また、プラズマＡＬＤ法では、酸化剤だけでなく、窒化剤など多くのリアクタントを用いることができるので、酸化物だけでなく、窒化物、フッ化物、金属など多くの種類の膜を成膜することができる。
また、プラズマＡＬＤ法を行う場合には、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などのように基板から離れた状態でプラズマを発生させることもできる。このようにプラズマを発生させることにより、プラズマダメージを抑えることができる。
ここで、ＡＬＤ法を用いて成膜することが可能な装置の一例として、成膜装置１０００の構成について、図４（Ａ）及び図４（Ｂ）を用いて説明する。図４（Ａ）は、マルチチャンバー式の成膜装置１０００の模式図であり、図４（Ｂ）は、成膜装置１０００に用いることができるＡＬＤ装置の断面図である。
＜成膜装置の構成例＞
成膜装置１０００は、搬入搬出室１００２と、搬入搬出室１００４と、搬送室１００６と、成膜室１００８と、成膜室１００９と、成膜室１０１０と、搬送アーム１０１４と、を有する。ここで、搬入搬出室１００２、搬入搬出室１００４、成膜室１００８乃至１０１０は、搬送室１００６と接続されている。これにより、成膜室１００８乃至１０１０において大気に曝すことなく、連続成膜を行うことができ、膜中に不純物が混入するのを防ぐことができる。また、基板と膜の界面、および各膜の界面の汚染は低減され、清浄な界面が得られる。
なお、搬入搬出室１００２、搬入搬出室１００４、搬送室１００６、成膜室１００８乃至１０１０は、水分の付着などを防ぐため、露点が管理された不活性ガス（窒素ガス等）を充填させておくことが好ましく、減圧を維持させることが望ましい。
また、成膜室１００８乃至１０１０には、ＡＬＤ装置を用いることができる。また、成膜室１００８乃至１０１０のいずれかにＡＬＤ装置以外の成膜装置を用いる構成としてもよい。成膜室１００８乃至１０１０に用いることができる成膜装置としては、例えば、スパッタリング装置、ＰＥＣＶＤ装置、ＴＣＶＤ装置、ＭＯＣＶＤ装置などがある。
また、成膜装置１０００は、搬入搬出室１００２、搬入搬出室１００４、成膜室１００８乃至１０１０を有する構成としているが、本発明はこれに限られるものではない。成膜装置１０００の成膜室を４個以上にする構成としてもよいし、熱処理やプラズマ処理を行うための処理室を追加する構成としてもよい。また、成膜装置１０００は枚葉式としてもよいし、複数の基板を一括で成膜するバッチ式にしてもよい。
＜ＡＬＤ装置＞
次に、成膜装置１０００に用いることができるＡＬＤ装置の構成について説明する。ＡＬＤ装置は、成膜室（チャンバー１０２０）と、原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃと、流量制御器である高速バルブ１０２２ａ、１０２２ｂと、原料導入口１０２３ａ、１０２３ｂ、および１０２３ｃと、原料排出口１０２４と、排気装置１０２５を有する。チャンバー１０２０内に設置される原料導入口１０２３ａ、１０２３ｂ、および１０２３ｃは供給管やバルブを介して原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃとそれぞれ接続されており、原料排出口１０２４は、排出管やバルブや圧力調整器を介して排気装置１０２５と接続されている。
また、図４（Ｂ）に示すようにチャンバー１０２０にプラズマ発生装置１０２８を接続することにより、熱ＡＬＤ法に加えて、プラズマＡＬＤ法で成膜を行うことができる。プラズマ発生装置１０２８は、高周波電源に接続されたコイル１０２９を用いるＩＣＰ型のプラズマ発生装置とするのが好ましい。プラズマＡＬＤ法では、低温でも成膜レートを落とさず成膜ができるので、成膜効率の低い枚葉式の成膜装置で用いるとよい。
チャンバー内部には基板ホルダ１０２６があり、その基板ホルダ１０２６上に被成膜基板１０３０を配置する。また、チャンバー外壁には、ヒータ１０２７が設けられていている。
原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃでは、気化器や加熱手段などによって固体の原料や液体の原料から原料ガスを生成する。または、原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃは、気体の原料ガスを供給する構成としてもよい。
また、原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃを３つ設けている例を示しているが特に限定されず、２つ、または４つ以上設けてもよい。また、高速バルブ１０２２ａ、１０２２ｂは時間で精密に制御することができ、第１の原料ガスと第２の原料ガスのいずれか一方をチャンバー１０２０に供給する構成となっている。高速バルブ１０２２ａ、１０２２ｂは第１の原料ガスの流量制御器であり、かつ、第２の原料ガスの流量制御器とも言える。
図４（Ｂ）に示すＡＬＤ装置では、基板１０３０を基板ホルダ１０２６上に搬入し、チャンバー１０２０を密閉状態とした後、ヒータ１０２７により基板１０３０を所望の温度（例えば、８０℃以上、１００℃以上または１５０℃以上）とし、第１の原料ガスの供給と、排気装置１０２５による排気と、第２の原料ガスの供給と、排気装置１０２５による排気とを繰りかえすことで薄膜を基板表面に形成する。また、薄膜の形成は、第３の原料ガスを供給しながら行ってもよい。ヒータ１０２７の温度は、形成される膜種、原料ガス、所望の膜質、基板や、該基板に設けられている膜や素子の耐熱性に応じて適宜決定すればよい。例えば、２００℃以上３００℃以下で成膜してもよいし、３００℃以上５００℃以下で成膜してもよい。
ヒータ１０２７を用いて基板１０３０を加熱しながら成膜することで、後工程で必要な基板１０３０の加熱処理を省略することができる。すなわち、ヒータ１０２７が設けられたチャンバー１０２０、または成膜装置１０００を用いることで、基板１０３０上の膜の形成と、基板１０３０の加熱処理を兼ねることができる。
図４（Ｂ）に示す成膜装置では、原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃで用いる原料（揮発性有機金属化合物など）を適宜選択することにより、ハフニウム、アルミニウム、タンタル、ジルコニウム等から選択された一種以上の元素を含む酸化物（複合酸化物も含む）を含んで構成される絶縁層を成膜することができる。具体的には、酸化ハフニウムを含んで構成される絶縁層、酸化アルミニウムを含んで構成される絶縁層、ハフニウムシリケートを含んで構成される絶縁層、またはアルミニウムシリケートを含んで構成される絶縁層などを成膜することができる。また、原料供給部１０２１ａ、１０２１ｂ、および１０２１ｃで用いる原料（揮発性有機金属化合物など）を適宜選択することにより、タングステン層、チタン層などの金属層や、窒化チタン層などの窒化物層などの薄膜を成膜することもできる。
例えば、ＡＬＤ装置により酸化ハフニウム層を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨｆ）などのハフニウムアミド）を気化させた第１の原料ガスと、酸化剤としてオゾン（Ｏ３）および酸素（Ｏ２）の第２の原料ガスを用いる。この場合、原料供給部１０２１ａから供給する第１の原料ガスがＴＤＭＡＨｆであり、原料供給部１０２１ｂから供給する第２の原料ガスがオゾンおよび酸素となる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。また、第２の原料ガスとして、Ｈ２Ｏを用いることができる。
ＡＬＤ装置により酸化アルミニウム層を形成する場合には、溶媒とアルミニウム前駆体化合物（ＴＭＡ：トリメチルアルミニウムなど）を含む液体を気化させた第１の原料ガスと、酸化剤としてオゾン（Ｏ３）および酸素（Ｏ２）を含む第２の原料ガスを用いる。この場合、原料供給部１０２１ａから供給する第１の原料ガスがＴＭＡであり、原料供給部１０２１ｂから供給する第２の原料ガスがオゾンおよび酸素となる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などがある。また、第２の原料ガスとして、Ｈ２Ｏを用いることができる。
＜成膜シーケンス＞
図５（Ａ）に、ＡＬＤ装置を用いた成膜シーケンスを示す。まず、チャンバー１０２０内の基板ホルダ１０２６に基板１０３０をセットする（Ｓ１０１）。次に、ヒータ１０２７の温度調節を行う（Ｓ１０２）。次に、基板１０３０の温度が基板面内で一様になるように基板１０３０を基板ホルダ１０２６に保持する（Ｓ１０３）。次に、チャンバー１０２０内部を酸素雰囲気にする（Ｓ１０４）。次に、上述の第１ステップ乃至第４ステップにより、成膜を行う。すなわち、チャンバー１０２０に第１の原料ガス、および第２の原料ガスを交互に導入し、基板１０３０上に成膜を行う（Ｓ１０５）。基板１０３０のセット、および保持後に、チャンバー１０２０内部を酸素雰囲気とすることで、基板１０３０および基板１０３０上に設けられた膜に酸素を添加できる場合がある。また、基板１０３０および基板１０３０上に設けられた膜から水素を脱離できる場合がある。基板１０３０中、または膜中の水素が、基板１０３０中、または膜中に添加された酸素と反応し、水（Ｈ２Ｏ）となって基板１０３０、または膜から離脱する場合がある。
図５（Ｂ）は、上記成膜シーケンスの具体例を示している。上記Ｓ１０１乃至Ｓ１０３に従って、基板１０３０を基板ホルダ１０２６にセットし、ヒータ１０２７の温度調整、および基板１０３０の保持を行う。次に、チャンバー１０２０に第２の原料ガスを導入する（Ｓ１０４）。第２の原料ガスとして、酸化剤として機能する、オゾン（Ｏ３）、酸素（Ｏ２）、および水（Ｈ２Ｏ）から選ばれた一、または複数を導入するのが好ましい。本実施の形態では、第２の原料ガスとして、オゾン（Ｏ３）、および酸素（Ｏ２）を用いる。このとき、第２の原料ガスは、パルス状に導入されることが好ましいが、本発明はこれに限らない。第２の原料ガスは、連続的に導入されてもよい。図５（Ｂ）では、第２の原料ガスの導入をＯＮで示し、第２の原料ガスが導入されていない期間をＯＦＦで示している。第２の原料ガスが導入されていない期間では、チャンバー１０２０内を排気する。チャンバー１０２０に第２の原料ガスを導入するパルス時間は、０．１秒以上３０秒以下、好ましくは、０．３秒以上１５秒以下とするのが好ましい。また、第２の原料ガスが導入されていない期間、すなわちチャンバー１０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。チャンバー１０２０に酸化剤などの第２の原料ガスを導入することで、基板１０３０、または基板１０３０上に設けられた膜は、酸化剤などの第２の原料ガスに曝される。
次に、第１の原料ガス、および第２の原料ガスを交互に導入し、基板１０３０上に成膜を行う（Ｓ１０５）。第１の原料ガス、および第２の原料ガスの導入は、それぞれパルス状に行われる。図５（Ｂ）では、第１の原料ガス、および第２の原料ガスの導入をそれぞれＯＮで示し、原料ガスが導入されていない期間をＯＦＦで示している。チャンバー１０２０に第１の原料ガスを導入するパルス時間は、０．１秒以上１秒以下、好ましくは、０．１秒以上０．５秒以下とするのが好ましい。また、第１の原料ガスが導入されていない期間、すなわちチャンバー１０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。チャンバー１０２０に第２の原料ガスを導入するパルス時間は、０．１秒以上３０秒以下、好ましくは、０．３秒以上１５秒以下とするのが好ましい。また、第２の原料ガスが導入されていない期間、すなわちチャンバー１０２０内を排気する時間は、１秒以上１５秒以下、好ましくは、１秒以上５秒以下とする。
成膜は、第１の原料ガスの導入（上記第１ステップ）、第１の原料ガスの排気（上記第２ステップ）、第２の原料ガスの導入（上記第３ステップ）、第２の原料ガスの排気（上記第４ステップ）を１サイクルとし、これを繰り返すことで、所望の膜厚を有する膜が形成される。
なお、基板１０３０のセット（Ｓ１０１）後に、ヒータ１０２７の温度調節が不要な場合は、Ｓ１０２を省略してもよい。また、基板１０３０の保持（Ｓ１０３）後に、チャンバー１０２０内部を酸素雰囲気にする必要が無い場合は、Ｓ１０４を省略してもよい。図５（Ｃ）は、基板１０３０をセットし（Ｓ１０１）、続けて基板１０３０の温度が基板面内で一様になるように基板１０３０を基板ホルダ１０２６に保持し（Ｓ１０３）、その後、第１の原料ガス、および第２の原料ガスを交互に導入し、基板１０３０上に成膜を行う（Ｓ１０５）成膜シーケンスの例を示している。
＜セルアレイの構造１＞
ここで、本実施の形態のセルアレイの一例を、図６および図７に示す。図６および図７では、トランジスタ２００、および容量素子１００を有するセル６００を、マトリクス状に配置することで、セルアレイを構成することができる。なお、トランジスタ２００（トランジスタ２００ａ、トランジスタ２００ｂ）は図１で示したトランジスタ２００や、図３で示したトランジスタ２０１を用いることができる。
図６は、図３に示すセル６００を、マトリクス状に配置したセルアレイの一形態を示す回路図である。また、図７（Ａ）は、当該セルアレイの一部の回路６２０を抜き出した回路図であり、図７（Ｂ）は、当該セルアレイに相当するセル６００の断面模式図である。
図６においては、行方向に隣り合うセル６００が有するトランジスタ２００のソースおよびドレインの一方が共通のＢＬ（ＢＬ０１、ＢＬ０２、ＢＬ０３）と電気的に接続する。また、当該配線は、列方向に配置されたセルが有するトランジスタ２００のソースおよびドレインの一方とも電気的に接続する。一方、行方向に隣り合うセル６００が有するトランジスタ２００の第１のゲートは、異なるＷＬ（ＷＬ０１乃至ＷＬ０６）と電気的に接続する。また、各セル６００が有するトランジスタ２００の第２ゲートは、トランジスタ４００と電気的に接続してもよい。トランジスタ４００を介してトランジスタ２００の第２ゲートに印加される電位により、トランジスタ２００のしきい値を制御することができる。
また、セル６００が有する容量素子１００の第１の電極は、トランジスタ２００のソースおよびドレインの他方と電気的に接続する。この時、容量素子１００の第１の電極は、トランジスタ２００を構成する構造の一部からなる場合がある。また、セル６００が有する容量素子１００の第２の電極は、ＰＬ（ＰＬ０１、ＰＬ０２、ＰＬ０３、ＰＬ０４）と電気的に接続する。ここでは、行方向に隣り合い、かつ、共通のＢＬを共有していないセル６００が有する容量素子１００の第２の電極が共通のＰＬと電気的に接続する例を示しているが、本発明はこれに限らない。容量素子１００の第２の電極は、各セル６００で異なる電位を有していてもよいし、共通の電位を有していてもよい。例えば、容量素子１００の第２の電極は、列毎に共通の電位を有していても良いし、行毎に共通の電位を有していてもよい。
図７（Ｂ）に示すように、セル６００ａは、トランジスタ２００ａおよび容量素子１００ａを有している。セル６００ｂは、トランジスタ２００ｂおよび容量素子１００ｂを有している。
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、いずれもＢＬ０２と電気的に接続している。また、図７（Ｂ）に示すように、トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、直接接続していてもよい。すなわち、半導体層となる一つの島状の酸化物に二つのトランジスタを設け、それぞれのソースおよびドレインの一方を共通としてもよい。
トランジスタ２００のソースおよびドレインの他方が容量素子１００の第１の電極と電気的に接続することで、容量素子１００に所望の電位を印加し、保持することができる。また、チャネル形成領域に酸化物半導体を用いるトランジスタ２００は、非導通状態におけるリーク電流が極めて小さい。よって、容量素子１００に印加された電位を長時間維持することができる。
このようなセルアレイは、記憶装置や、演算回路として用いることができる。
＜セルアレイの構造２＞
ここで、本実施の形態のセルアレイの一例を、図８および図９に示す。図８および図９では、トランジスタ２００、および容量素子１００を有するセル６００、およびセル６００と電気的に接続するトランジスタ３００を、マトリクス状に配置することで、セルアレイを構成することができる。なお、トランジスタ２００（トランジスタ２００ａ、トランジスタ２００ｂ）は図１で示したトランジスタ２００や、図３で示したトランジスタ２０１を用いることができる。
図８は、図３に示すセル６００、およびセル６００と電気的に接続するトランジスタ３００を、マトリクス状に配置したセルアレイの一形態を示す回路図である。また、図９（Ａ）は、当該セルアレイの一部の回路６４０を抜き出した回路図であり、図９（Ｂ）は、当該セルアレイに相当するセル６００およびトランジスタ３００の断面模式図である。
トランジスタ３００は、半導体基板に設けられたトランジスタを用いることができる。当該半導体基板は、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する半導体基板を用いてもよい。この場合、トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。また、トランジスタ３００として、トランジスタ２００と同様に、酸化物半導体を用いたトランジスタを用いることもできる。
図８においては、行方向に隣り合うセル６００が有するトランジスタ２００のソースおよびドレインの一方が共通のＷＢＬ（ＷＢＬ０１、ＷＢＬ０２、ＷＢＬ０３）と電気的に接続する。また、当該配線は、列方向に配置されたセルが有するトランジスタ２００のソースおよびドレインの一方とも電気的に接続する。一方、行方向に隣り合うセル６００が有するトランジスタ２００の第１のゲートは、異なるＷＷＬ（ＷＷＬ０１乃至ＷＷＬ０６）と電気的に接続する。また、各セル６００が有するトランジスタ２００の第２ゲートは、トランジスタ４００と電気的に接続してもよい。トランジスタ４００を介してトランジスタ２００の第２ゲートに印加される電位により、トランジスタのしきい値を制御することができる。
また、セル６００が有する容量素子１００の第１の電極は、トランジスタ２００のソースおよびドレインの他方、およびトランジスタ３００のゲートと電気的に接続する。この時、容量素子１００の第１の電極は、トランジスタ２００を構成する構造の一部からなる場合がある。また、セル６００が有する容量素子１００の第２の電極は、ＲＷＬ（ＲＷＬ０１、ＲＷＬ０２、ＲＷＬ０３）と電気的に接続する。容量素子１００の第２の電極は、各セル６００で異なる電位を有していてもよいし、共通の電位を有していてもよい。例えば、容量素子１００の第２の電極は、列毎に共通の電位を有していても良いし、行毎に共通の電位を有していてもよい。
トランジスタ３００のソースおよびドレインの一方は、配線ＳＬ（ＳＬ０１乃至ＳＬ０６）と電気的に接続し、トランジスタ３００のソースおよびドレインの他方は、配線ＲＢＬ（ＲＢＬ０１乃至ＲＢＬ０６）と電気的に接続する。
図９（Ｂ）に示すように、セル６００ａは、トランジスタ２００ａおよび容量素子１００ａを有し、トランジスタ３００ａのゲートと電気的に接続している。セル６００ｂは、トランジスタ２００ｂおよび容量素子１００ｂを有し、トランジスタ３００ｂのゲートと電気的に接続している。
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、いずれもＷＢＬ０２と電気的に接続している。また、図９（Ｂ）に示すように、トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、直接接続していてもよい。すなわち、半導体層となる一つの島状の酸化物に二つのトランジスタを設け、それぞれのソースおよびドレインの一方を共通としてもよい。
トランジスタ２００のソースおよびドレインの他方が、トランジスタ３００のゲートおよび容量素子１００の第１の電極と電気的に接続することで、トランジスタ３００のゲートに所望の電位を印加し、保持することができる。また、チャネル形成領域に酸化物半導体を用いるトランジスタ２００は、非導通状態におけるリーク電流が極めて小さい。よって、トランジスタ３００のゲート電極に印加された電位を長時間維持することができる。
このようなセルアレイは、記憶装置や、演算回路として用いることができる。
［トランジスタ４００］
図１０は、トランジスタ４００の一態様を示す断面模式図である。トランジスタ４００は、トランジスタ２００と異なる構造を有していてもよい。
トランジスタ４００は、トランジスタ２００と共通の材料を用いて作製されるのが好ましい。
導電体４０９は、導電体２０９と同様の材料を用い、同じ工程で形成することができる。導電体４０３および導電体４０５は、導電体２０３および導電体２０５と同様の材料を用い、同じ工程で形成することができる。導電体４０５は、トランジスタ４００の第２のゲート電極として機能することができる。
酸化物４３０ａ、酸化物４３０ｂ、酸化物４３０ｃ、および酸化物４３０ｄは、それぞれ酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄと同様の材料を用い、同じ工程で形成することができる。トランジスタ４００において、酸化物４３０ｄの一部は、チャネル形成領域として機能し、酸化物４３０ａ、酸化物４３０ｂ、酸化物４３０ｃ、および酸化物４３０ｄは、酸化物２３０と同様に、ソース領域またはドレイン領域として機能する低抵抗領域を有する。また、酸化物４３０ａ、酸化物４３０ｂ、および酸化物４３０ｃには、より低抵抗なコンタクト領域が設けられていることが好ましい。
絶縁体４５０ａ、および絶縁体４５０ｂは、それぞれ絶縁体２５０ａ、および絶縁体２５０ｂと同様の材料を用い、同じ工程で形成することができ、絶縁体４５０ａ、および絶縁体４５０ｂを有する絶縁体４５０は、ゲート絶縁膜として機能することができる。導電体４６０ａ、および導電体４６０ｂは、それぞれ導電体２６０ａ、および導電体２６０ｂと同様の材料を用い、同じ工程で形成することができ、導電体４６０ａ、および導電体４６０ｂを有する導電体４６０は、第１のゲート電極として機能することができる。
絶縁体４７０は、絶縁体２７０と同様の材料を用い、同じ工程で形成することができる。絶縁体４７１は、絶縁体２７１と同様の材料を用い、同じ工程で形成することができる。絶縁体４７２は、絶縁体２７２と同様の材料を用い、同じ工程で形成することができる。絶縁体４７３は、絶縁体２７３と同様の材料を用い、同じ工程で形成することができる。
絶縁体２８０および絶縁体２７６には開口部が設けられ、酸化物４３０に接続する導電体４５２ａおよび導電体４５２ｂが配置される。
トランジスタ４００において、ソース領域およびドレイン領域の一方は、酸化物４３０ａ、絶縁体２２４、絶縁体２２２、および絶縁体２２０に設けられた開口を介して、導電体４０３と電気的に接続する。また、導電体４０３は、導電体４０９を介して、第２のゲート電極として機能する導電体４０５と電気的に接続する。また、当該ソース領域およびドレイン領域の一方は、導電体４５２ｂを介して第１のゲート電極として機能する導電体４６０と電気的に接続する。すなわち、トランジスタ４００は、ソース領域およびドレイン領域の一方、第１のゲート電極、および第２のゲート電極が電気的に接続することで、ダイオード接続を構成している。
ダイオード接続したトランジスタ４００のソースおよびドレインの一方は、導電体４０９および導電体２０９などを介して、トランジスタ２００の第２のゲート電極と電気的に接続する。これにより、トランジスタ２００の第２のゲート電極の電位は、トランジスタ４００により制御することができる。また、トランジスタ４００は、酸化物４３０ｄにチャネル形成領域が設けられているため、非導通状態におけるリーク電流は極めて小さい。よって、例えばトランジスタ２００の第２のゲート電極に負電位を印加する場合、トランジスタ４００に電源の供給を行わなくても、トランジスタ２００の第２のゲート電極の電位を長時間維持することができる。
トランジスタ４００は、各セル６００に設ける必要はなく、複数のセルに対して、当該セルの数より少ないトランジスタ４００を設けてもよい。例えば、セル６００が、マトリクス状に配置されたセルアレイにおいて、セルアレイに一つのトランジスタ４００、各行に一つのトランジスタ４００、または各列に一つのトランジスタ４００を設けてもよい。
トランジスタ４００は、トランジスタ２００と共通の材料、および同じ工程で作製できる。そのため、特別な工程や、製造コストの増加無く、トランジスタ４００を作製することができる。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。可とう性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板としては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板として好適である。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
ここで、ゲート絶縁体として機能する絶縁体に、比誘電率の高いｈｉｇｈ－ｋ材料を用いることで、トランジスタの微細化、および高集積化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。従って、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
例えば、絶縁体２２２、絶縁体２１０、および絶縁体２５０ｂとして、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。なお、絶縁体２２２、絶縁体２１０、および絶縁体２５０ｂは、アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
絶縁体２２０、絶縁体２２４、および絶縁体２５０ａ、としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
例えば、ゲート絶縁体として機能する絶縁体２２４および絶縁体２５０ａにおいて、酸化アルミニウム、酸化ガリウム、ハフニウムアルミネート、または酸化ハフニウムが酸化物２３０と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物２３０に混入することを抑制することができる。一方、絶縁体２２４および絶縁体２５０ａにおいて、酸化シリコンまたは酸化窒化シリコンが酸化物２３０と接する構造とすることで、酸化アルミニウム、酸化ガリウム、ハフニウムアルミネート、または酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
例えば、誘電体として機能する絶縁体２７６は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウム、ハフニウムアルミネートなどを用いればよく、積層または単層で設ける。例えば、酸化アルミニウムなどのｈｉｇｈ－ｋ材料と、酸化窒化シリコンなどの絶縁耐力が大きい材料の積層構造とすることが好ましい。当該構成により、容量素子１００は、ｈｉｇｈ－ｋ材料により十分な容量を確保でき、絶縁耐力が大きい材料により絶縁耐力が向上するため、容量素子１００の静電破壊を抑制し、容量素子１００の信頼性を向上させることができる。また、絶縁体２７６を、酸化ハフニウム、酸化アルミニウム、および酸化ハフニウムを順に積層した積層構造とすることで、容量素子１００は、より大きな容量値を得ることができ、好ましい。
絶縁体２１２、絶縁体２１６、絶縁体２７３、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体２１２、絶縁体２１６、絶縁体２７３、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体２１２、絶縁体２１６、絶縁体２７３、および絶縁体２８０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体２７０、および絶縁体２７２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２７０、および絶縁体２７２としては、例えば、酸化アルミニウム、酸化ハフニウム、ハフニウムアルミネート、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
導電体２６０、導電体２０３、導電体２０５、導電体２０７、導電体２０９、導電体１３０、導電体２５２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい。例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の作製方法１＞
次に、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図１１乃至図２２を用いて説明する。また、図１１乃至図２２において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は（Ａ）に示すＡ－Ｂの一点鎖線で示す部位に対応する断面図である。また、各図の（Ｃ）は、（Ａ）にＣ－Ｄの一点鎖線で示す部位に対応する断面図である。また、各図の（Ｄ）は、（Ａ）にＥ－Ｆの一点鎖線で示す部位に対応する断面図である。
まず、基板（図示しない）を準備し、当該基板上に絶縁体２０８を成膜する。絶縁体２０８の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、プラズマを用いないＡＬＤ法を用いることで、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体２０８として、ＣＶＤ法によって酸化シリコンを成膜する。
次に、絶縁体２０８上に絶縁体２１０を形成する。本実施の形態では、絶縁体２１０として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体２１０は、多層構造としてもよい。例えばスパッタリング法によって酸化アルミニウムを成膜し、該酸化アルミニウム上にＡＬＤ法によって酸化アルミニウムを成膜する構造としてもよい。または、ＡＬＤ法によって酸化アルミニウムを成膜し、該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に、絶縁体２１０上に導電体２０９となる導電膜を形成する。導電膜の形成は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電膜として、スパッタリング法によってタングステンを成膜する。なお、導電膜として、タングステンの他に、アルミニウムや銅などの導電体を用いることができる。また、導電膜を積層構造としてもよく、上記導電体上にチタンやタンタルを含む導電体を積層して設けてもよい。例えば、上記導電体上に窒化チタン、または窒化タンタルなどの金属窒化物を用いることができる。
次に、該導電膜をリソグラフィー法を用いて加工し、導電体２０９を形成する。
なお、リソグラフィー法では、まず、フォトマスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。
該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
導電膜のエッチングにハードマスクを用いる場合、当該エッチング処理は、ハードマスクの形成に用いたレジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。上記導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
次に絶縁体２１０、導電体２０９上に絶縁体２１２を形成する。絶縁体２１２の形成は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１２として、ＣＶＤ法によって酸化シリコン、または酸化窒化シリコンを形成する。
次に、ＣＭＰ処理を行うことで絶縁体２１２の一部を除去し、導電体２０９を露出する。その結果、導電体の周囲に絶縁体２１２が残存する。これにより、上面が平坦な、絶縁体２１２、および導電体２０９を形成することができる（図１１参照。）。なお、当該ＣＭＰ処理により、導電体２０９の一部が除去される場合がある。
なお、導電体２０９、および絶縁体２１２の形成方法は上記に限らない。絶縁体２１２を先に形成し、絶縁体２１２に形成された溝やスリットなどの開口部に導電体２０９を埋め込むように形成してもよい。このような導電体、および絶縁体の形成方法は、ダマシンプロセスと呼ばれる。また、導電体２０９より下層の構造により、シングルダマシンプロセスを用いてもよいし、デュアルダマシンプロセスを用いてもよい。デュアルダマシンプロセスを用いることで、導電体２０９と、その下層に位置する素子や配線などの構造体と、直接接続できるため、好ましい。
次に絶縁体２１２、および導電体２０９上に導電体２０５、および絶縁体２１６を成膜する。導電体２０５、および絶縁体２１６は、導電体２０９、および絶縁体２１２と同様の方法で形成できる。また、ダマシンプロセスを用いて形成してもよい（図１１参照。）。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２０を成膜する。絶縁体２２０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
絶縁体２２０として、酸化シリコン、または酸化窒化シリコンを用いることができる。絶縁体２２０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下とする。
次に、絶縁体２２０上に絶縁体２２２を成膜する（図１１参照。）。絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
絶縁体２２２として、アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体を用いることが好ましい。アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。絶縁体２２２は、ＡＬＤ法により形成されることが好ましい。ＡＬＤ法により成膜された絶縁体２２２は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水は、トランジスタ２００の内側へ拡散することなく、酸化物２３０中の酸素欠損の生成を抑制することができる。
絶縁体２２２として、例えば、酸化ハフニウムを用いる。絶縁体２２２の膜厚は、１ｎｍ以上３０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは１ｎｍ以上５ｎｍ以下とする。
また、絶縁体２２２は、積層構造としてもよい。絶縁体２２２を積層構造とする場合は、図２に示すように絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの３層構造とするのが好ましい。例えば、絶縁体２２２ａ、および絶縁体２２２ｃを酸化ハフニウムとし、絶縁体２２２ｂを酸化アルミニウムとしてもよい。または、絶縁体２２２ａ、および絶縁体２２２ｃを酸化アルミニウムとし、絶縁体２２２ｂを酸化ハフニウムとしてもよい。一方、本発明の絶縁体２２２は、３層構造に限らない。絶縁体２２２は、単層構造、２層構造、または、４層以上の積層構造としてもよい。
また、絶縁体２２２の各層は、ＡＬＤ法を用いて形成されることが好ましい。ＡＬＤ法を用いて形成する場合、当該絶縁体の形成装置には、マルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、絶縁体２２２が形成される基板は、絶縁体２２２の形成を開始してから、絶縁体２２２の各層の形成が終了するまで、減圧雰囲気下とすることができ、積層構造の絶縁体２２２の形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２２２の各層（例えば、絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃ）の形成を連続で行うことにより、絶縁体２２２ａおよび絶縁体２２２ｂの界面、また、絶縁体２２２ｂおよび絶縁体２２２ｃの界面の汚染を防ぐことができる。このような絶縁体を用いた半導体装置は、良好な特性および高い信頼性を有することができる。また、絶縁体２２０と絶縁体２２２の形成をマルチチャンバー式のＡＬＤ装置を用いて連続で行うことで、絶縁体２２０と絶縁体２２２の界面の汚染も防ぐことができ、より好ましい。
絶縁体２２２を絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの３層構造とする場合、絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの膜厚は、それぞれ０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすればよい。例えば、酸化ハフニウムからなる２ｎｍの絶縁体２２２ａと、酸化アルミニウムからなる２ｎｍの絶縁体２２２ｂと、酸化ハフニウムからなる２ｎｍの絶縁体２２２ｃを、ＡＬＤ法を用いて連続で成膜する。この場合、絶縁体２２２の膜厚は６ｎｍとなる。ただし、本発明の絶縁体２２２の構成はこれに限らない。絶縁体２２２ａ、絶縁体２２２ｂ、および絶縁体２２２ｃの膜厚は、全て同じでもよいし、それぞれ異なっていてもよいし、いずれか一の膜厚が異なっていてもよい。
また、絶縁体２２２の形成において、基板を加熱しながら絶縁体２２２を形成することで、後工程で必要な基板の加熱処理を省略することができる。すなわち、絶縁体２２２の形成と、基板の加熱処理を兼ねることができる。
続いて、加熱処理を行うのが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。加熱処理は、窒素または不活性ガス雰囲気、酸素雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸素雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。
上記加熱処理によって、絶縁体２２０および絶縁体２２２に含まれる水素や水などの不純物を除去することなどができる。さらに、酸素雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行うことで、絶縁体２２０および絶縁体２２２に酸素を供給できる場合がある。
または、加熱処理として、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２２内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。尚、第１の加熱処理は行わなくても良い場合がある。
また、加熱処理は、絶縁体２２０成膜前、および絶縁体２２０の成膜後のそれぞれに行うこともできる。該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体２２０成膜前後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
本実施の形態では、加熱処理として、絶縁体２２２成膜後に窒素雰囲気にて４００℃の温度で１時間の処理を行い、続けて酸素雰囲気にて４００℃の温度で１時間の処理を行なう。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる（図１２参照。）。絶縁体２２４として、例えば、酸化シリコンおよび酸化窒化シリコンを用いることができる。絶縁体２２４の膜厚は、１ｎｍ以上３０ｎｍ以下、好ましくは１ｎｍ以上１０ｎｍ以下、より好ましくは１ｎｍ以上５ｎｍ以下とする。
また、絶縁体２２２の形成後に加熱処理を行わない場合は、絶縁体２２２と絶縁体２２４を連続で形成してもよい。また、絶縁体２２０、絶縁体２２２、および絶縁体２２４を連続で形成してもよい。
絶縁体２２４の成膜後に上記の加熱処理を行ってもよい。加熱処理により、絶縁体２２４に含まれる水素や水などの不純物を除去することなどができる。
次に、絶縁体２２４上に、酸化物２３０ａとなる酸化膜２３０Ａ、および酸化物２３０ｂとなる酸化膜２３０Ｂを形成する（図１２参照。）。
酸化膜２３０Ａ、および酸化膜２３０Ｂの形成はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって形成する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって形成する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
特に、酸化膜２３０Ａの形成時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。なお、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
酸化膜２３０Ａの膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは、３ｎｍ以上１０ｎｍ以下とする。本実施の形態では、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの酸化膜２３０Ａを形成する。また、酸化膜２３０Ｂの膜厚は、１０ｎｍ以上５０ｎｍ以下、好ましくは、１０ｎｍ以上３０ｎｍ以下、より好ましくは、１５ｎｍ以上２５ｎｍ以下とする。本実施の形態では、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、膜厚１５ｎｍの酸化膜２３０Ｂを形成する。なお、酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
酸化膜２３０Ａの形成後、酸化膜２３０Ｂの形成は、大気雰囲気に曝すことなく、連続で行われることが好ましい。酸化膜２３０Ａの形成、および酸化膜２３０Ｂの形成は、マルチチャンバー式の成膜装置を用いることで、当該酸化膜が形成される基板は、酸化膜２３０Ａの形成を開始してから、酸化膜２３０Ｂの形成が終了するまで、減圧雰囲気下とすることができ、酸化膜２３０Ａの表面を大気雰囲気に曝すことなく、酸化膜２３０Ａ上に酸化膜２３０Ｂを形成することができる。酸化膜２３０Ａの形成、および酸化膜２３０Ｂの形成を連続で行うことにより、酸化膜２３０Ａ、および酸化膜２３０Ｂの界面の汚染を防ぐことができ、これら酸化膜を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって形成する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって形成する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。
酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られる。
本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜し、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜する。また、酸化膜２３０Ａ、および酸化膜２３０Ｂ形成は、マルチチャンバー式のスパッタリング装置を用い、大気雰囲気に曝すことなく連続で行う。なお、酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ａ、および酸化膜２３０Ｂを島状に加工して、酸化物２３０ａ、および酸化物２３０ｂを形成する（図１３参照。）。
なお、上記工程において、絶縁体２２４を島状に加工してもよい。また、絶縁体２２４に対しては、ハーフエッチングを行ってもよい。絶縁体２２４に対してハーフエッチングを行うことで、後の工程で形成する酸化物２３０ｃの下にも絶縁体２２４が残った状態で形成される。なお、絶縁体２２４は、後の工程で導電膜２６０Ａおよび導電膜２６０Ｂ、または絶縁膜２７２Ａを加工する際に、島状に加工することができる。その場合、絶縁体２２２をエッチングストッパ膜として用いてもよい。
ここで、酸化物２３０ａ、および酸化物２３０ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ｂの側面は、酸化物２３０ａの側面と同一平面を有していることが好ましい。また、酸化物２３０ａ、および酸化物２３０ｂの側面は、絶縁体２２２に対し、概略垂直であることが好ましい。このとき、酸化物２３０ｂの端部は、酸化物２３０ａの端部と概略一致する。酸化物２３０ａ、および酸化物２３０ｂの側面が、絶縁体２２２に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。なお、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角が鋭角になる構成にしてもよい。その場合、酸化物２３０ａ、および酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は大きいほど好ましい。
また、酸化物２３０ａ、および酸化物２３０ｂの側面と、酸化物２３０ｂの上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい（以下、ラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ａ、および酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とすることが好ましい。
なお、端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａ ｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、酸化膜２３０Ｂ上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。酸化膜２３０Ａ、および酸化膜２３０Ｂのエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。上記酸化膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
また、上記ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物２３０ａ、および酸化物２３０ｂなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理または、熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
続いて、加熱処理を行っても良い。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
次に、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂの上に、酸化物２３０ｃとなる酸化膜２３０Ｃを成膜する（図１４参照。）。
酸化膜２３０Ｃの形成は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。酸化物２３０ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。酸化膜２３０Ｃの膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは、３ｎｍ以上１０ｎｍ以下とする。本実施の形態では、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、５ｎｍの酸化膜２３０Ｃを形成する。
酸化膜２３０Ｃは、図１５に示すように、島状に加工してもよい。絶縁体２５０、および導電体２６０形成前に、酸化膜２３０Ｃを加工することで、後工程で形成される絶縁体２５０、および導電体２６０の下側に位置する酸化膜２３０Ｃの一部を除去することができる。これにより、隣り合うセル６００の酸化膜２３０Ｃが分離され、セル６００間の酸化膜２３０Ｃを介したリークを防ぐことができ、好ましい。
酸化膜２３０Ｃの加工は、ドライエッチングやウェットエッチングを用いることができる。酸化膜２３０Ａ、および酸化膜２３０Ｂの加工に用いた方法を用いてもよい。
次に、絶縁体２２４、酸化膜２３０Ｃの上に、絶縁膜２５０Ａ、絶縁膜２５０Ｂ、導電膜２６０Ａ、導電膜２６０Ｂ、絶縁膜２７０Ａ、および絶縁膜２７１Ａを順に形成する（図１６参照。）。
絶縁膜２５０Ａ、および絶縁膜２５０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。
絶縁膜２５０Ａとして、ＣＶＤ法、またはＡＬＤ法を用いて酸化窒化シリコン、または酸化シリコンを形成する。また、絶縁膜２５０Ｂとして、スパッタリング法、またはＡＬＤ法を用いて、酸化アルミニウム、または酸化ハフニウムを形成する。絶縁膜２５０Ａ、および絶縁膜２５０ＢをＡＬＤ法を用いて形成する場合、マルチチャンバー方式のＡＬＤ装置を用い、絶縁膜２５０Ａと絶縁膜２５０Ｂを連続で成膜することが好ましい。絶縁膜２５０Ａと絶縁膜２５０Ｂを連続で成膜することで、当該絶縁膜が形成される基板は、絶縁膜２５０Ａの形成を開始してから、絶縁膜２５０Ｂの形成が終了するまで、減圧雰囲気下とすることができ、絶縁膜２５０Ａの表面を大気雰囲気に曝すことなく、絶縁膜２５０Ｂの成膜を行うことができる。これにより、絶縁膜２５０Ａと絶縁膜２５０Ｂの界面の汚染を防ぐことができ、これら絶縁膜を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
また、絶縁膜２５０Ｂの形成において、絶縁膜２５０Ａに含まれる水素や水が除去されることが好ましい。さらに、絶縁膜２５０Ｂの形成において、絶縁膜２５０Ａに酸素が供給されることが好ましい。例えば、絶縁膜２５０Ｂの形成温度を２００℃以上、好ましくは４００℃以上とすることで、絶縁膜２５０Ａに含まれる水素や水を脱離させることができる。また、酸素を含む雰囲気中で絶縁膜２５０Ｂを形成することで、絶縁膜２５０Ａに酸素を供給することができる。また、酸素を含むターゲットを用いて絶縁膜２５０Ｂを形成することで、絶縁膜２５０Ａに酸素を供給することができる。
絶縁膜２５０Ｂの形成において、基板を加熱しながら絶縁膜２５０Ｂを形成することで、後工程で必要な基板の加熱処理を省略することができる。すなわち、絶縁膜２５０Ｂの形成と、基板の加熱処理を兼ねることができる。
また、絶縁膜２５０Ａの膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍとする。また、絶縁膜２５０Ｂの膜厚は、１ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍとする。
本実施の形態では、絶縁膜２５０Ａとして、ＣＶＤ法を用いて、酸化窒化シリコンを５ｎｍ形成し、絶縁膜２５０Ｂとして、ＡＬＤ法を用いて酸化アルミニウムを５ｎｍ形成する。ただし、本発明はこれに限らない。絶縁膜２５０Ｂとして、ＡＬＤ法を用いて酸化ハフニウムを５ｎｍ形成してもよい。また、絶縁膜２５０Ａ、および絶縁膜２５０ＢをＡＬＤ法にて連続で形成しても良い。
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。該加熱処理によって、絶縁膜２５０Ａ、および絶縁膜２５０Ｂの水分濃度および水素濃度を低減させることができる。
導電膜２６０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。導電膜２６０Ａとして、窒化チタンや窒化タンタルを用いることができる。本実施の形態では、導電膜２６０Ａとしてスパッタリング法を用いて窒化チタンを形成する。また、ＡＬＤ法を用いて導電膜２６０Ａを形成してもよい。ＡＬＤ法を用いて導電膜２６０Ａを形成する場合、絶縁膜２５０Ｂと導電膜２６０Ａを連続で形成することが好ましい。絶縁膜２５０Ｂと導電膜２６０Ａを連続で形成することで、絶縁膜２５０Ｂと導電膜２６０Ａの界面の汚染を防ぐことができ、このような絶縁膜、および導電膜を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
また、導電膜２６０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。導電膜２６０Ｂとして、低抵抗の金属膜を積層することで、駆動電圧が小さなトランジスタを提供することができる。本実施の形態では、導電膜２６０Ｂとしてスパッタリング法を用いてタングステンを形成する。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
絶縁膜２７０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。絶縁膜２７０Ａは、バリア膜として機能するため、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いる。例えば、酸化アルミニウム、酸化ハフニウム、またはハフニウムアルミネート、窒化シリコンなどを用いることが好ましい。これにより、導電体２６０の酸化を防ぐことができる。また、導電体２６０および絶縁体２５０を介して、水または水素などの不純物が酸化物２３０に混入することを防ぐことができる。
絶縁膜２７１Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。絶縁膜２７１Ａとして、酸化シリコン、または酸化窒化シリコンを用いることができる。また、絶縁膜２７１Ａとして、窒化シリコンを用いてもよい。また、絶縁膜２７１Ａとして、窒化シリコンと酸化シリコン、または窒化シリコンと酸化窒化シリコンを積層して形成してもよい。ここで、絶縁膜２７１Ａの膜厚は、後の工程で成膜する絶縁膜２７２Ａの膜厚より厚くすることが好ましい。これにより、後の工程で絶縁体２７２を形成する際、導電体２６０の上に絶縁体２７０を、容易に残存させることができる。
また、絶縁体２７１は、ハードマスクとして機能する。絶縁体２７１を設けることで、絶縁体２５０ａの側面、絶縁体２５０ｂの側面、導電体２６０ａの側面、導電体２６０ｂの側面、および絶縁体２７０の側面を、基板に対し、概略垂直に形成することができる。
次に、絶縁膜２７１Ａを、エッチングし、絶縁体２７１を形成する。続いて、絶縁体２７１をマスクとして、絶縁膜２５０Ａ、絶縁膜２５０Ｂ、導電膜２６０Ａ、導電膜２６０Ｂ、および絶縁膜２７０Ａを、エッチングし、絶縁体２５０（絶縁体２５０ａ、絶縁体２５０ｂ）、導電体２６０（導電体２６０ａ、導電体２６０ｂ）、および絶縁体２７０を形成する（図１７参照。）。なお、当該加工後も、絶縁体２７１は除去せずに後工程を進めてもよい。絶縁体２７１は、後工程で実施されるドーパントの添加においてもハードマスクとして機能することができる。
また、絶縁体２５０の側面、導電体２６０の側面、および絶縁体２７０の側面は、同一面内であることが好ましい。また、絶縁体２５０の側面、導電体２６０の側面、および絶縁体２７０の側面が共有する同一面は、基板に対し、概略垂直であることが好ましい。つまり、断面形状において、絶縁体２５０、導電体２６０、および絶縁体２７０は、酸化物２３０の上面に対する角度が、鋭角、かつ大きいほど好ましい。なお、断面形状において、絶縁体２５０、導電体２６０、および絶縁体２７０の側面と、絶縁体２５０と接する酸化物２３０の上面のなす角が鋭角になる構成にしてもよい。その場合、絶縁体２５０、導電体２６０、および絶縁体２７０の側面と、絶縁体２５０と接する酸化物２３０の上面のなす角は大きいほど好ましい。
また、絶縁体２５０、導電体２６０、および絶縁体２７０は、少なくとも一部が、導電体２０５および酸化物２３０と重なるように形成する。
また、上記エッチングにより、酸化膜２３０Ｃの絶縁体２５０と重ならない領域の上部がエッチングされる場合がある。この場合、酸化膜２３０Ｃの絶縁体２５０と重なる領域の膜厚が、絶縁体２５０と重ならない領域の膜厚より厚くなる場合がある。
また、上記エッチングにより、絶縁体２２４の酸化膜２３０Ｃと重ならない領域がエッチングされる場合がある。この場合、酸化膜２３０Ｃおよび導電体２６０と重ならない領域において、絶縁体２２２が露出する。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。なお、加熱処理は行わなくてもよい場合がある。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜２３０Ｃ、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１を覆って、絶縁膜２７２Ａを成膜する（図１８参照。）。絶縁膜２７２Ａは、被覆性に優れたＡＬＤ法により成膜することが好ましい。ＡＬＤ法を用いることで、導電体２６０などにより形成された段差部においても、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に対して、均一な厚さを有する絶縁膜２７２Ａを形成することができる。絶縁体２５０の側面に被覆性に優れた絶縁膜２７２Ａを形成することで、絶縁体２５０に含まれる酸素の、絶縁体２５０側面からの放出を防ぐことができる。
このとき、絶縁膜２７２Ａと接する酸化物２３０の抵抗値が低下する場合がある。これは、ＡＬＤ法を用いた絶縁膜２７２Ａの形成において、原料ガスに含まれる水素、窒素、炭素などが酸化物２３０に混入することで起こると考えられる。酸化物２３０において、絶縁膜２７２Ａの形成により低抵抗化する領域は領域２３２となる。また、領域２３２の間の領域は、領域２３４となる。
一方、絶縁膜２７２Ａの形成において、酸化物２３０、および絶縁体２５０の一方、または両方に酸素を添加できることが好ましい。また、絶縁膜２７２Ａの形成において、酸化物２３０、および絶縁体２５０の一方、または両方から水素を除去できることが好ましい。酸化物２３０、および絶縁体２５０の一方、または両方への酸素の添加、または酸化物２３０、および絶縁体２５０の一方、または両方から水素の除去を行うには、図５（Ａ）、図５（Ｂ）、または図５（Ｃ）に示した成膜シーケンスを用いて絶縁膜２７２Ａを形成すればよい。
また、絶縁膜２７２Ａの形成において、基板を加熱しながら絶縁膜２７２Ａを形成することで、後工程で必要な基板の加熱処理を省略することができる。すなわち、絶縁膜２７２Ａの形成と、基板の加熱処理を兼ねることができる。
また、絶縁膜２７２Ａで覆われた、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１をマスクに用いて、酸化物２３０に希ガスを添加してもよい。希ガスの添加には、例えば、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いることができる。希ガスを添加することで、酸化物２３０に、領域２３４、および領域２３２を設けてもよい。
次に、絶縁膜２７２Ａを覆って、絶縁膜２７３Ａを成膜する（図１９参照。）。絶縁膜２７３Ａには、誘電率が低い材料を用いることが好ましく、絶縁体２１２、および絶縁体２１６と同様の材料を用いることができる。絶縁膜２７３Ａとして、酸化シリコン、または酸化窒化シリコンを用いることができる。また、絶縁膜２７３Ａとして、窒化シリコンを用いてもよい。
次に、絶縁膜２７３Ａ、および絶縁膜２７２Ａに異方性のエッチング処理を行い、絶縁体２５０、導電体２６０、および絶縁体２７０の側面に接して、バリアとして機能する絶縁体２７２、およびサイドウォールとして機能する絶縁体２７３を形成する（図２０参照。）異方性のエッチング処理としては、ドライエッチング処理を行うことが好ましい。これにより、絶縁体２７２、および絶縁体２７３を自己整合的に形成することができる。この時、絶縁膜２７２Ａの一部、および絶縁膜２７３Ａの一部が、酸化物２３０の側壁に残存する場合がある。
ここで、絶縁体２７０上に絶縁体２７１を形成しておくことで、絶縁体２７０上部の絶縁膜２７３Ａ、および絶縁膜２７２Ａが除去されても、絶縁体２７０を残存させることができる。また、絶縁体２５０、導電体２６０、絶縁体２７０、および絶縁体２７１からなる構造体の高さを、酸化物２３０ａ、酸化物２３０ｂ、および酸化膜２３０Ｃを合わせた高さよりも、高くすることで、酸化膜２３０Ｃを介した酸化物２３０ａ、および酸化物２３０ｂの側面の絶縁膜２７３Ａ、および絶縁膜２７２Ａを、除去することができる。さらに、酸化物２３０ａ、および酸化物２３０ｂの端部をラウンド形状にしておくと、酸化物２３０ａ、および酸化物２３０ｂの側面に、酸化膜２３０Ｃを介して成膜された絶縁膜２７３Ａ、および絶縁膜２７２Ａを除去するための時間が短縮され、より容易に絶縁体２７２、および絶縁体２７３を形成することができる。
次に、絶縁体２５０、導電体２６０、絶縁体２７０、絶縁体２７１、絶縁体２７２、および絶縁体２７３をマスクとして、酸化膜２３０Ｃをエッチングし、酸化膜２３０Ｃの一部を除去し、酸化物２３０ｃを形成する（図２１参照。）。なお、本工程により、酸化物２３０ｂの上面および側面と、酸化物２３０ａの側面の一部が除去される場合がある。また、酸化膜２３０Ｃの一部、絶縁膜２７２Ａの一部、および絶縁膜２７３Ａの一部が、酸化物２３０の側壁に残存する場合がある。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、領域２３１を形成してもよい。領域２３１は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃとして設けられた金属酸化物に、インジウムなどの金属原子、または不純物を添加し、低抵抗化した領域である。なお、各領域は、少なくとも、領域２３４における酸化物２３０ｂよりも、導電性が高い。
領域２３１および領域２３２を低抵抗化するために、例えば、インジウムなどの金属原子、ヘリウムやアルゴンなどの希ガス、または水素や窒素などの不純物の少なくとも一をドーパントとして添加すればよい。
また、ドーパントとして、領域２３１および領域２３２に、酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、ホウ素やリン以外にも、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、上記元素としてアルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素も挙げられる。酸化物２３０に対して、上記元素の中から選ばれるいずれか一つまたは複数の元素を添加してもよい。上述した中でもドーパントとしては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパントとして用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。
上記元素の添加後には、加熱処理を行うことが好ましい。加熱処理を行うことで、酸化物２３０に添加された元素は、酸化物２３０中の酸素との結合がより効果的に行われ、より多くの酸素欠損を形成することが考えられる。この酸素欠損に水素などの不純物が捕獲されることで、酸化物２３０の領域２３１および領域２３２の抵抗値はより低下する。なお、該加熱処理は、元素の添加後すぐに行ってもよいし、絶縁体や導電体などの形成後や、加工後に行ってもよい。すなわち、元素の添加から、加熱処理の間に別の工程が行われてもよい。
なお、ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
また、ドーパントは、プラズマ処理にて添加されてもよい。この場合、プラズマＣＶＤ装置、ドライエッチング装置、アッシング装置を用いてプラズマ処理を行い、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにドーパントを添加することができる。
また、不純物をドーパントとして添加する場合、酸化物２３０に接するようにドーパントを含む膜を形成してもよい。例えば、ドーパントとして水素、ホウ素、炭素、窒素、フッ素、またはリンなどを含む絶縁体２７４を、酸化物２３０ｃ、絶縁体２７２、および絶縁体２７３の外側に位置する酸化物２３０に接するように成膜し、領域２３１を形成する（図２２参照。）。絶縁体２７４の成膜や成膜後の熱処理により、領域２３１は低抵抗化する。絶縁体２７４に含まれるドーパントが領域２３１へ拡散し、当該領域は低抵抗化すると考えられる。また、絶縁体２７４に含まれるドーパントが領域２３２にも拡散し、領域２３２は、先の希ガスの添加により低下した抵抗値よりも、さらに低抵抗化する場合がある。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、インジウムの含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。よって、ドーパントとして酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのキャリア密度を向上させるインジウムなどの金属元素を用いることができる。
つまり、領域２３１、および領域２３２において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのインジウムなどの金属原子の含有率を高くすることで、電子移動度を高くし、低抵抗化を図ることができる。
その場合、少なくとも領域２３１における元素Ｍに対するインジウムの原子数比が、領域２３４の元素Ｍに対するインジウムの原子数比よりも大きくなる。
また、ドーパントとしては、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
また、トランジスタ２００において、領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３２を有することで、チャネル長方向において、ソース領域およびドレイン領域と、ゲートとが重ならないため、不要な容量が形成されるのを抑制することができる。また、領域２３２を有することで、非導通時のリーク電流を小さくすることができる。
従って、領域２３１ａ、および領域２３１ｂの範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
本実施の形態では、絶縁体２２２、酸化物２３０、絶縁体２７１、絶縁体２７２、および絶縁体２７３を覆って、絶縁体２７４を成膜する（図２２参照。）。
絶縁体２７４として、例えばＣＶＤ法を用いて成膜した、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体２７４として、窒化酸化シリコンを用いる。また、絶縁体２７４を容量素子１００の誘電体として用いる場合、その膜厚を１ｎｍ以上２０ｎｍ以下、好ましくは、３ｎｍ以上１０ｎｍ以下とする。
酸化物２３０に接して、窒素などの不純物となる元素を含む絶縁体２７４を成膜することで、領域２３１ａ、および領域２３１ｂは、絶縁体２７４の成膜雰囲気に含まれる、水素または窒素などの不純物元素が添加される。酸化物２３０の絶縁体２７４と接する領域を中心に、添加された不純物元素により酸素欠損が形成され、さらに当該不純物元素が酸素欠損に入り込むことで、キャリア密度が高くなり、低抵抗化される。その際、絶縁体２７４と接しない領域２３２にも不純物が拡散することで、低抵抗化される。
よって、領域２３１ａ、および領域２３１ｂは、領域２３４より、水素および窒素の少なくとも一方の濃度が大きくなることが好ましい。水素または窒素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。ここで、領域２３４の水素または窒素の濃度としては、酸化物２３０ｂの絶縁体２５０と重なる領域の中央近傍（例えば、酸化物２３０ｂの絶縁体２５０のチャネル長方向の両側面からの距離が概略等しい部分）の水素または窒素の濃度を測定すればよい。
なお、領域２３１、および領域２３２は、酸素欠損を形成する元素、または酸素欠損に捕獲される元素が添加されることで低抵抗化される。このような元素としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。よって、領域２３１、および領域２３２は、上記元素の一つまたは複数を含む構成にすればよい。
または、絶縁体２７４として、領域２３１、および領域２３２に含まれる酸素を引き抜き、吸収する膜を用いてもよい。酸素が引き抜かれると、領域２３１、および領域２３２には酸素欠損が生じる。酸素欠損に水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が捕獲されることにより、領域２３１、および領域２３２は低抵抗化する。
不純物となる元素を含む絶縁体、あるいは酸化物２３０から酸素を引き抜く絶縁体として絶縁体２７４を成膜する場合、絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。
不純物となる元素を含む絶縁体２７４の成膜は、窒素または水素の少なくとも一方を含む雰囲気で行うことが好ましい。このような雰囲気で成膜を行うことで、酸化物２３０ｂおよび酸化物２３０ｃの絶縁体２５０と重ならない領域を中心に、酸素欠損を形成し、当該酸素欠損と窒素または水素などの不純物元素を結合させて、キャリア密度を高くすることができる。このようにして、低抵抗化された、領域２３１ａおよび領域２３１ｂを形成することができる。絶縁体２７４として、例えばＣＶＤ法を用いて形成した、窒化シリコン、窒化酸化シリコン、酸化窒化シリコンを用いることができる。本実施の形態では、絶縁体２７４として、窒化酸化シリコンを用いる。
また、絶縁体２７４を２層以上の絶縁体からなる積層構造としてもよい。絶縁体２７４は、ＣＶＤ法、ＡＬＤ法、スパッタリング法などを用いて形成することができる。ＡＬＤ法は、優れた段差被覆性、優れた厚さの均一性、および優れた膜厚の制御性を有するため、酸化物２３０や、導電体２６０により形成された段差部の成膜には好適である。ＡＬＤ法を用いて、０．５ｎｍ以上５．０ｎｍ以下の膜厚を有する絶縁体を形成後、プラズマＣＶＤ法を用いて、１ｎｍ以上２０ｎｍ以下、好ましくは、３ｎｍ以上１０ｎｍ以下の絶縁体を積層して絶縁体２７４を形成してもよい。例えば、ＡＬＤ法を用いて形成した酸化アルミニウム、酸化ハフニウム、またはアルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）上に、プラズマＣＶＤ法を用いて形成した窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、または酸化シリコンを積層して絶縁体２７４としてもよい。または、プラズマＣＶＤ法を用いて、１ｎｍ以上２０ｎｍ以下、好ましくは、３ｎｍ以上１０ｎｍ以下の絶縁体を形成して、単層の絶縁体２７４としてもよい。例えば、プラズマＣＶＤ法を用いて形成した窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、または酸化シリコンを絶縁体２７４としてもよい。
従って、絶縁体２７４の成膜により、ソース領域およびドレイン領域を自己整合的に形成することができる。よって、微細化または高集積化された半導体装置も、歩留まり良く製造することができる。
ここで、導電体２６０および絶縁体２５０の上面および側面を、絶縁体２７０および絶縁体２７２で覆っておくことで、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０に混入することを防ぐことができる。これにより、窒素または水素などの不純物元素が、導電体２６０および絶縁体２５０を通って、トランジスタ２００のチャネル形成領域として機能する領域２３４に混入することを防ぐことができる。従って、良好な電気特性を有するトランジスタ２００を提供することができる。
なお、上記において、絶縁体２７４の成膜による酸化物２３０の低抵抗化、を用いて、領域２３１を形成したが、本実施の形態はこれに限られるものではない。例えば、ドーパントの添加処理、またはプラズマ処理を用いてもよいし、これらを複数組み合わせて、各領域などを形成してもよい。
例えば、絶縁体２５０、導電体２６０、絶縁体２７２、絶縁体２７３、絶縁体２７０、および絶縁体２７１をマスクとして、酸化物２３０にプラズマ処理を行ってもよい。プラズマ処理は、上述の酸素欠損を形成する元素、または酸素欠損に捕獲される元素を含む雰囲気などで行えばよい。例えば、アルゴンガスと窒素ガスを用いてプラズマ処理を行えばよい。
続いて、加熱処理を行うことができる。加熱処理は、前述の加熱処理条件を用いることができる。加熱処理を行うことで、添加されたドーパントが、酸化物２３０の領域２３１へと拡散し、オン電流を大きくすることができる。また、この加熱処理により、添加されたドーパントが、領域２３２へと拡散する場合がある。
以上の工程によりトランジスタ２００を形成することができる。また、絶縁体２７４の上に、絶縁体２８０を形成してもよい。絶縁体２８０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では、絶縁体２８０として、酸化窒化シリコンを用いる。
なお、絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体２８０は、絶縁体２８０となる絶縁膜を成膜した時点で上面が平坦性を有していてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などの上面を加工することで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２８０の上面は必ずしも平坦性を有さなくてもよい。
次に、絶縁体２８０、および絶縁体２７４に酸化物２３０の領域２３１に達する開口、絶縁体２８０、絶縁体２７４、絶縁体２７１、および絶縁体２７０に導電体２６０に達する開口、絶縁体２８０、絶縁体２７４、絶縁体２２２、および絶縁体２２０に導電体２０５に達する開口、を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
なお、導電体２５２ａ、および導電体２５２ｂが酸化物２３０の側面に接して設けられるように、酸化物２３０に達する開口において、酸化物２３０の側面が露出するように、当該開口を形成する。
次に、導電体２５２（導電体２５２ａ、導電体２５２ｂ、導電体２５２ｃ、導電体２５２ｄ）を形成してもよい。また、必要に応じて導電体２５２と電気的に接続する導電体を形成してもよい。
＜半導体装置の作製方法２＞
トランジスタ２０１と同じ層に、容量素子１００を有する半導体装置について、作製方法を図２３乃至図２５を用いて説明する。また、図２３乃至図２５において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は（Ａ）に示すＡ－Ｂの一点鎖線で示す部位に対応する断面図である。また、各図の（Ｃ）は、（Ａ）にＣ－Ｄの一点鎖線で示す部位に対応する断面図である。また、各図の（Ｄ）は、（Ａ）にＥ－Ｆの一点鎖線で示す部位に対応する断面図である。
なお、トランジスタ２０１の作成方法は、＜半導体装置の作製方法１＞に示すトランジスタ２００の作成方法を参照すればよく、その説明は省略する。また、本作製方法において、容量素子１００の容量値は、酸化物２３０の面積に依存する。本作製方法では、酸化物２３０の一部をチャネル幅方向（Ｅ－Ｆ方向）に広げることで、容量素子１００の容量値を大きくする例を示す。
まず、＜半導体装置の作製方法１＞に従い、絶縁体２２２、酸化物２３０、絶縁体２７１、絶縁体２７２、および絶縁体２７３を覆って、絶縁体２７４を成膜することで、酸化物２３０に領域２３１を形成した後、絶縁体２７４を除去する（図２３参照。）。
次に、容量素子１００の誘電体として機能する絶縁体２７６を形成する（図２４参照。）。絶縁体２７６は、絶縁体２２２と同様の材料を用いることができる。絶縁体２７６として、アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体を用いることが好ましい。アルミニウム及びハフニウムの一方または双方を含む酸化物絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。絶縁体２７６の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下とする。
絶縁体２７６は、酸化物２３０や、絶縁体２５０、導電体２６０、絶縁体２７１などにより生じる段差部に形成する必要がある。上記のような膜厚の絶縁体２７６を、該段差部に均一な膜厚で形成するには、ＡＬＤ法を用いることが好ましい。
また、絶縁体２７６は、積層構造としてもよい。絶縁体２７６を積層構造とする場合は、例えば、酸化ハフニウムと、酸化アルミニウムと、酸化ハフニウムの積層構造とすることが好ましい。または、酸化アルミニウムと、酸化ハフニウムと、酸化アルミニウムの積層構造とすることが好ましい。一方、本発明の絶縁体２７６は、３層構造に限らない。絶縁体２７６は、単層構造、２層構造、または、４層以上の積層構造としてもよい。
また、絶縁体２７６の各層は、ＡＬＤ法を用いて形成されることが好ましい。ＡＬＤ法を用いて形成する場合、当該絶縁体の形成装置には、マルチチャンバー式のＡＬＤ装置を用いることが好ましい。マルチチャンバー式のＡＬＤ装置を用いることで、絶縁体２７６が形成される基板は、絶縁体２７６の形成を開始してから、絶縁体２７６の各層の形成が終了するまで、減圧雰囲気下とすることができ、積層構造の絶縁体２７６の形成を、大気雰囲気に曝すことなく、連続で行うことができる。絶縁体２７６の各層の形成を連続で行うことにより、絶縁体２７６の各層の界面の汚染を防ぐことができる。このような絶縁体を用いた半導体装置は、良好な特性および高い信頼性を有することができる。
絶縁体２７６を積層構造とする場合、各層の膜厚は、それぞれ０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とすればよい。例えば、酸化ハフニウムからなる１ｎｍの絶縁体と、酸化アルミニウムからなる１ｎｍの絶縁体と、酸化ハフニウムからなる１ｎｍの絶縁体を、ＡＬＤ法を用いて連続で成膜する。この場合、絶縁体２７６の膜厚は３ｎｍとなる。ただし、本発明の絶縁体２７６の構成はこれに限らない。積層構造からなる絶縁体２７６の各層の膜厚は、全て同じでもよいし、それぞれ異なっていてもよいし、いずれか一の膜厚が異なっていてもよい。
絶縁体２７６の一部は、酸化物２３０の、低抵抗化された領域２３１と接するように設けられる。絶縁体２７６の形成において、領域２３１への酸素の供給や、領域２３１から水素などの不純物の放出により、領域２３１の抵抗値が高くなる恐れがある。領域２３１への酸素の供給を減らすためには、成膜中に領域２３１が酸化雰囲気に曝されないようにするのが好ましい。例えば、ＡＬＤ法を用いた絶縁体２７６の形成において、チャンバー内部を酸素雰囲気にするステップ（Ｓ１０４）が省略された、図５（Ｃ）の成膜シーケンスを用いることが好ましい。また、第２の原料ガスに酸素が含まれる場合は、そのパルス時間（ＯＮの時間）を極力短くすることが好ましい。また、領域２３１から水素などの不純物の放出を防ぐには、絶縁体２７６の形成温度を低くすることが好ましく、２５０℃以下、好ましくは、２００℃以下とする。
また、絶縁体２７６の形成において、基板を加熱しながら絶縁体２７６を形成することで、後工程で必要な基板の加熱処理を省略することができる。すなわち、絶縁体２７６の形成と、基板の加熱処理を兼ねることができる。
次に、絶縁体２７６上に導電膜１３０Ａ、および導電膜１３０Ｂを形成する（図２４参照。）。導電膜１３０Ａ、および導電膜１３０Ｂは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて成膜することができる。本実施の形態では、導電膜１３０Ａとして、スパッタリング法を用いて窒化チタンを形成し、導電膜１３０Ｂとして、スパッタリング法を用いてタングステンを形成する。
次に、導電膜１３０Ａ、および導電膜１３０Ｂを、リソグラフィー法を用いて加工し、導電体１３０（導電体１３０ａ、導電体１３０ｂ）を形成する（図２５参照。）。導電膜１３０Ａ、および導電膜１３０Ｂの加工には、ドライエッチング法、ウェットエッチング法、あるいはこれらを組み合わせて用いることができる。ドライエッチング法では、異方性エッチングが実現できることから、微細加工に優れているため好ましい。一方、等方性エッチングが可能なウェットエッチングを用いることで、酸化物２３０の側面、絶縁体２５０の側面、および絶縁体２７２の側面の導電膜１３０Ａ、および導電膜１３０Ｂの除去が容易となる。よって、ドライエッチング法とウェットエッチング法を組み合わせた加工は、良好な形状の導電体１３０を形成することができ好ましい。
本実施の形態では、図２５（Ａ）および図２５（Ｄ）に示すように、酸化物２３０の上方に設けられる導電体１３０の一部が、酸化物２３０の外側まで広がるように設けられている。具体的には、図２５（Ｄ）において、導電体１３０は、酸化物２３０よりＥ側、およびＦ側にはみ出るように設けられている。
このような形状とすることで、容量素子１００は、酸化物２３０の上面と導電体１３０の間だけでなく、酸化物２３０の側面と導電体１３０の間でも容量を形成することができ、好ましい。よって、図２５（Ｂ）において、導電体１３０が、酸化物２３０よりＢ側にはみ出るように設けてもよい。一方、セル６００が占める面積に制限がある場合、導電体１３０が酸化物２３０からなるべくはみ出さないように形成することで、セル６００の微細化が可能となり、半導体装置の高集積化が実現できる。
導電体１３０は、隣り合う容量素子１００の導電体１３０と繋がるように形成してもよい。
以上の工程によりトランジスタ２０１と同じ層に、容量素子１００を有する半導体装置を形成することができる。また、絶縁体２７６および導電体１３０の上に、絶縁体２８０を形成してもよい。絶縁体２８０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。本実施の形態では、該絶縁膜として、酸化窒化シリコンを用いる。
なお、絶縁体２８０は、上面が平坦性を有するように形成することが好ましい。例えば、絶縁体２８０は、絶縁体２８０となる絶縁膜を成膜した時点で上面が平坦性を有していてもよい。または、例えば、絶縁体２８０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などの上面を加工することで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。本実施の形態では、平坦化処理として、ＣＭＰ処理を用いる。ただし、絶縁体２８０の上面は必ずしも平坦性を有さなくてもよい。
次に、絶縁体２８０、および絶縁体２７６に酸化物２３０の領域２３１に達する開口、絶縁体２８０に導電体１３０に達する開口、絶縁体２８０、絶縁体２７６、絶縁体２７１、および絶縁体２７０に導電体２６０に達する開口、絶縁体２８０、絶縁体２７６、絶縁体２２２、および絶縁体２２０に導電体２０５に達する開口、を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
なお、導電体２５２ａが酸化物２３０の側面に接して設けられるように、酸化物２３０に達する開口において、酸化物２３０の側面が露出するように、当該開口を形成する。
次に、導電体２５２（導電体２５２ａ、導電体２５２ｂ、導電体２５２ｃ、導電体２５２ｄ）を形成してもよい。また、必要に応じて導電体２５２と電気的に接続する導電体を形成してもよい。
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きいトランジスタを提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の一形態を、図２６乃至図２９を用いて説明する。
［記憶装置１］
図２６（Ａ）および図２７に示す記憶装置は、トランジスタ２００、容量素子１００、およびトランジスタ３００と、を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
また、図２６（Ａ）および図２７に示すトランジスタ２００と、容量素子１００とは、共通する構造を有しているため、投影面積が小さく、微細化および高集積化が可能である。
図２６（Ａ）および図２７に示す記憶装置において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００の第１のゲートと電気的に接続され、配線３００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方として機能し、絶縁体２２０、絶縁体２２２、絶縁体２２４、および酸化物２３０ａに形成された開口を介して、トランジスタ３００のゲートと電気的に接続されている。配線３００５は容量素子１００の電極の他方と電気的に接続されている。
図２６（Ａ）および図２７に示す記憶装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＳＮに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＳＮに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＳＮの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＳＮに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＳＮに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＳＮにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＳＮにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＳＮに保持されている情報を読み出すことができる。
＜記憶装置１の構造＞
本発明の一態様の記憶装置は、図２６（Ａ）および図２７に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ２００と同じ層に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
絶縁体３１５は、トランジスタ３００のゲート絶縁膜として機能する。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することでしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図２６（Ａ）および図２７に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
ここで、図２６（Ａ）および図２７において、Ｗ１－Ｗ２で示すトランジスタ３００のＷ幅方向の断面図を、図２６（Ｂ）に示す。図２６（Ｂ）に示すように、トランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。また、プラグまたは配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３５４、および導電体３５６の上方には絶縁体２１０、絶縁体２１２、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
絶縁体２１０、絶縁体２１２、および絶縁体２１６には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、絶縁体２１２、および絶縁体２１６には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２１０、絶縁体２１２、および絶縁体２１６には、導電体２０９、導電体２０３、および導電体２０５など、トランジスタ２００を構成する導電体が埋め込まれている。なお、導電体２０３、および導電体２０９は、トランジスタ２００、およびトランジスタ３００を電気的に接続するプラグ、または配線としての機能を有する。導電体２０９、導電体２０３、および導電体２０５は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１０、および絶縁体２１２と接する領域の導電体２０９は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１２の上方には、トランジスタ２００および容量素子１００が設けられている。なお、トランジスタ２００および容量素子１００の構造は、先の実施の形態で説明したトランジスタ２００および容量素子１００の構造を用いればよい。また、図２６（Ａ）に示すトランジスタ２００および容量素子１００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタおよび容量素子を用いればよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図２７において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。具体的には、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４、および導電体３５６上に、配線層を設けてもよい。例えば、図２７において、絶縁体３６０、絶縁体３６２、及び絶縁体３６４が順に積層して設けられている。また、絶縁体３６０、絶縁体３６２、及び絶縁体３６４には、導電体３６６が形成されている。導電体３６６は、プラグ、または配線として機能する。なお導電体３６６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３６０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３６６は、水素に対するバリア性を有する導電体を含むことが好ましい。具体的には、水素に対するバリア性を有する絶縁体３６０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３６４、および導電体３６６上に、配線層を設けてもよい。例えば、図２７において、絶縁体３７０、絶縁体３７２、及び絶縁体３７４が順に積層して設けられている。また、絶縁体３７０、絶縁体３７２、及び絶縁体３７４には、導電体３７６が形成されている。導電体３７６は、プラグ、または配線として機能する。なお導電体３７６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３７０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３７６は、水素に対するバリア性を有する導電体を含むことが好ましい。具体的には、水素に対するバリア性を有する絶縁体３７０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３７４、および導電体３７６上に、配線層を設けてもよい。例えば、図２７において、絶縁体３８０、絶縁体３８２、及び絶縁体３８４が順に積層して設けられている。また、絶縁体３８０、絶縁体３８２、及び絶縁体３８４には、導電体３８６が形成されている。導電体３８６は、プラグ、または配線として機能する。なお導電体３８６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３８０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３８６は、水素に対するバリア性を有する導電体を含むことが好ましい。具体的には、水素に対するバリア性を有する絶縁体３８０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体３８４、および導電体３８６上には絶縁体２１０、絶縁体２１２、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
絶縁体２１０、絶縁体２１２、および絶縁体２１６には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、スパッタリング法や、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、絶縁体２１２、および絶縁体２１６には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２１０、絶縁体２１２、および絶縁体２１６には、導電体２０９、導電体２０３、および導電体２０５など、トランジスタ２００を構成する導電体が埋め込まれている。なお、導電体２０３、および導電体２０９は、トランジスタ２００、およびトランジスタ３００を電気的に接続するプラグ、または配線としての機能を有する。導電体２０９、導電体２０３、および導電体２０５は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１０、および絶縁体２１２と接する領域の導電体２０９は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１２の上方には、トランジスタ２００および容量素子１００が設けられている。なお、トランジスタ２００および容量素子１００の構造は、先の実施の形態で説明したトランジスタ２００および容量素子１００の構造を用いればよい。また、図２７に示すトランジスタ２００および容量素子１００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタおよび容量素子を用いればよい。
ここで、図２７では、トランジスタ３００のゲートと、トランジスタ２００のソースおよびドレインの他方は、導電体３５６、導電体３６６、導電体３７６、および導電体３８６の４つの導電体を介して電気的に接続される例を示したが、本実施の形態はこれに限定されない。トランジスタ３００のゲートと、トランジスタ２００のソースおよびドレインの他方の間に設けられる導電体は、導電体３５６のみでも良いし、２つ、３つ、または５つ以上設けてもよい。または、トランジスタ３００のゲートと電気的に接続する導電体３３０と、トランジスタ２００のソースおよびドレインの他方と電気的に接続する導電体２０９を直接接続してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
＜記憶装置１の変形例＞
また、本実施の形態の変形例を、図２８、および図２９に示す。
図２８に示す記憶装置をメモリセルとして、集積することで、メモリセルアレイを構成することができる。例えば、図２９に示す回路図において、メモリセルがマトリクス状となるように、複数の記憶装置を設けるとよい。図２８は、図２６に示す記憶装置において、トランジスタ２００を集積した場合におけるメモリセルアレイの断面図の一例である。
図２８、および図２９は、トランジスタ３００ａ、トランジスタ２００ａ、および容量素子１００ａを有する記憶装置と、トランジスタ３００ｂ、トランジスタ２００ｂ、および容量素子１００ｂを有する記憶装置を有するメモリセルアレイを示す。
例えば、図２６に示すように、トランジスタ２００ａと、トランジスタ２００ｂを重畳して設けることができる。また、トランジスタ３００ａ、およびトランジスタ３００ｂにおいて、ＳＬラインを共通して設けることができる。例えば、トランジスタ３００ａ、およびトランジスタ３００ｂにおいて、ＳＬラインとして、低抵抗領域３１４ａを共通に設けることで、配線やプラグの形成が不要となり、工程の短縮が可能となる。また、当該構成により、半導体装置の小面積化、高集積化、微細化が可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、図３０乃至図３３を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ。）、および容量素子が適用されている記憶装置の一例として、ＮＯＳＲＡＭについて説明する。ＮＯＳＲＡＭ（登録商標）とは「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、ゲインセル型（２Ｔ型、３Ｔ型）のメモリセルを有するＲＡＭを指す。なお、以下において、ＮＯＳＲＡＭのようにＯＳトランジスタを用いたメモリ装置を、ＯＳメモリと呼ぶ場合がある。
ＮＯＳＲＡＭでは、メモリセルにＯＳトランジスタが用いられるメモリ装置（以下、「ＯＳメモリ」と呼ぶ。）が適用されている。ＯＳメモリは、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有するメモリである。ＯＳトランジスタが極小オフ電流のトランジスタであるので、ＯＳメモリは優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜＜ＮＯＳＲＡＭ＞＞
図３０にＮＯＳＲＡＭの構成例を示す。図３０に示すＮＯＳＲＡＭ１６００は、メモリセルアレイ１６１０、コントローラ１６４０、行ドライバ１６５０、列ドライバ１６６０、出力ドライバ１６７０を有する。なお、ＮＯＳＲＡＭ１６００は、１のメモリセルで多値データを記憶する多値ＮＯＳＲＡＭである。
メモリセルアレイ１６１０は複数のメモリセル１６１１、複数のワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬを有する。ワード線ＷＷＬは書き込みワード線であり、ワード線ＲＷＬは読み出しワード線である。ＮＯＳＲＡＭ１６００では、１のメモリセル１６１１で３ビット（８値）のデータを記憶する。
コントローラ１６４０は、ＮＯＳＲＡＭ１６００全体を統括的に制御し、データＷＤＡ［３１：０］の書き込み、データＲＤＡ［３１：０］の読み出しを行う。コントローラ１６４０は、外部からのコマンド信号（例えば、チップイネーブル信号、書き込みイネーブル信号など）を処理して、行ドライバ１６５０、列ドライバ１６６０および出力ドライバ１６７０の制御信号を生成する。
行ドライバ１６５０は、アクセスする行を選択する機能を有する。行ドライバ１６５０は、行デコーダ１６５１、およびワード線ドライバ１６５２を有する。
列ドライバ１６６０は、ソース線ＳＬおよびビット線ＢＬを駆動する。列ドライバ１６６０は、列デコーダ１６６１、書き込みドライバ１６６２、ＤＡＣ（デジタル－アナログ変換回路）１６６３を有する。
ＤＡＣ１６６３は３ビットのデジタルデータをアナログ電圧に変換する。ＤＡＣ１６６３は３２ビットのデータＷＤＡ［３１：０］を３ビットごとに、アナログ電圧に変換する。
書き込みドライバ１６６２は、ソース線ＳＬをプリチャージする機能、ソース線ＳＬを電気的に浮遊状態にする機能、ソース線ＳＬを選択する機能、選択されたソース線ＳＬにＤＡＣ１６６３で生成した書き込み電圧を入力する機能、ビット線ＢＬをプリチャージする機能、ビット線ＢＬを電気的に浮遊状態にする機能等を有する。
出力ドライバ１６７０は、セレクタ１６７１、ＡＤＣ（アナログ－デジタル変換回路）１６７２、出力バッファ１６７３を有する。セレクタ１６７１は、アクセスするソース線ＳＬを選択し、選択されたソース線ＳＬの電圧をＡＤＣ１６７２に送信する。ＡＤＣ１６７２は、アナログ電圧を３ビットのデジタルデータに変換する機能を持つ。ソース線ＳＬの電圧はＡＤＣ１６７２において、３ビットのデータに変換され、出力バッファ１６７３はＡＤＣ１６７２から出力されるデータを保持する。
なお、本実施の形態に示す、行ドライバ１６５０、列ドライバ１６６０、および出力ドライバ１６７０の構成は、上記に限定されるものではない。メモリセルアレイ１６１０の構成または駆動方法などに応じて、これらのドライバおよび当該ドライバに接続される配線の配置を変更してもよいし、これらのドライバおよび当該ドライバに接続される配線の有する機能を変更または追加してもよい。例えば、上記のソース線ＳＬが有する機能の一部を、ビット線ＢＬに有せしめる構成にしてもよい。
なお、上記においては、各メモリセル１６１１に保持させる情報量を３ビットとしたが、本実施の形態に示す記憶装置の構成はこれに限られない。各メモリセル１６１１に保持させる情報量を２ビット以下にしてもよいし、４ビット以上にしてもよい。例えば、各メモリセル１６１１に保持させる情報量を１ビットにする場合、ＤＡＣ１６６３およびＡＤＣ１６７２を設けない構成にしてもよい。
＜メモリセル＞
図３１（Ａ）はメモリセル１６１１の構成例を示す回路図である。メモリセル１６１１は２Ｔ型のゲインセルであり、メモリセル１６１１はワード線ＷＷＬ、ＲＷＬ、ビット線ＢＬ、ソース線ＳＬ、配線ＢＧＬに電気的に接続されている。メモリセル１６１１は、ノードＳＮ、ＯＳトランジスタＭＯ６１、トランジスタＭＰ６１、容量素子Ｃ６１を有する。ＯＳトランジスタＭＯ６１は書き込みトランジスタである。トランジスタＭＰ６１は読み出しトランジスタであり、例えばｐチャネル型Ｓｉトランジスタで構成される。容量素子Ｃ６１はノードＳＮの電圧を保持するための保持容量である。ノードＳＮはデータの保持ノードであり、ここではトランジスタＭＰ６１のゲートに相当する。
メモリセル１６１１の書き込みトランジスタがＯＳトランジスタＭＯ６１で構成されているため、ＮＯＳＲＡＭ１６００は長時間データを保持することが可能である。
図３１（Ａ）の例では、ビット線は、書き込みと読み出しで共通のビット線であるが、図３１（Ｂ）に示すように、書き込みビット線として機能する、ビット線ＷＢＬと、読み出しビット線として機能する、ビット線ＲＢＬとを設けてもよい。
図３１（Ｃ）－図３１（Ｅ）にメモリセルの他の構成例を示す。図３１（Ｃ）－図３１（Ｅ）には、書き込み用のビット線ＷＢＬと読み出し用のビット線ＲＢＬを設けた例を示しているが、図３１（Ａ）のように書き込みと読み出しで共有されるビット線を設けてもよい。
図３１（Ｃ）に示すメモリセル１６１２は、メモリセル１６１１の変形例であり、読み出しトランジスタをｎチャネル型トランジスタ（ＭＮ６１）に変更したものである。トランジスタＭＮ６１はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
メモリセル１６１１、およびメモリセル１６１２において、ＯＳトランジスタＭＯ６１はバックゲートの無いＯＳトランジスタであってもよい。
図３１（Ｄ）に示すメモリセル１６１３は、３Ｔ型ゲインセルであり、ワード線ＷＷＬ、ＲＷＬ、ビット線ＷＢＬ、ＲＢＬ、ソース線ＳＬ、配線ＢＧＬ、ＰＣＬに電気的に接続されている。メモリセル１６１３は、ノードＳＮ、ＯＳトランジスタＭＯ６２、トランジスタＭＰ６２、トランジスタＭＰ６３、容量素子Ｃ６２を有する。ＯＳトランジスタＭＯ６２は書き込みトランジスタである。トランジスタＭＰ６２は読み出しトランジスタであり、トランジスタＭＰ６３は選択トランジスタである。
図３１（Ｅ）に示すメモリセル１６１４は、メモリセル１６１３の変形例であり、読み出しトランジスタおよび選択トランジスタをｎチャネル型トランジスタ（ＭＮ６２、ＭＮ６３）に変更したものである。トランジスタＭＮ６２、ＭＮ６３はＯＳトランジスタであってもよいし、Ｓｉトランジスタであってもよい。
メモリセル１６１３、およびメモリセル１６１４において、ＯＳトランジスタＭＯ６２はバックゲートの無いＯＳトランジスタであってもよい。
メモリセル１６１１乃至メモリセル１６１４に設けられるトランジスタＭＰ６１、トランジスタＭＮ６１、トランジスタＭＰ６２、トランジスタＭＰ６３、トランジスタＭＮ６２、およびトランジスタＭＮ６３は、それぞれバックゲートの無いトランジスタでもよいし、バックゲートが有るトランジスタであってもよい。
上記においては、メモリセル１６１１などが並列に接続された、いわゆるＮＯＲ型の記憶装置について説明したが、本実施の形態に示す記憶装置はこれに限られるものではない。例えば、以下に示すようなメモリセル１６１５が直列に接続された、いわゆるＮＡＮＤ型の記憶装置にしてもよい。
図３２はＮＡＮＤ型のメモリセルアレイ１６１０の構成例を示す回路図である。図３２に示すメモリセルアレイ１６１０は、ソース線ＳＬ、ビット線ＲＢＬ、ビット線ＷＢＬ、ワード線ＷＷＬ、ワード線ＲＷＬ、配線ＢＧＬ、およびメモリセル１６１５を有する。メモリセル１６１５は、ノードＳＮ、ＯＳトランジスタＭＯ６３、トランジスタＭＮ６４、容量素子Ｃ６３を有する。ここで、トランジスタＭＮ６４は、例えばｎチャネル型Ｓｉトランジスタで構成される。これに限られず、トランジスタＭＮ６４は、ｐチャネル型Ｓｉトランジスタ、であってもよいし、ＯＳトランジスタであってもよい。
以下では、図３２に示すメモリセル１６１５ａおよびメモリセル１６１５ｂを例として説明する。ここで、メモリセル１６１５ａまたはメモリセル１６１５ｂのいずれかに接続する配線、または回路素子の符号については、ａまたはｂの符号を付して表す。
メモリセル１６１５ａにおいて、トランジスタＭＮ６４ａのゲートと、トランジスタＭＯ６３ａのソースおよびドレインの一方と、容量素子Ｃ６３ａの電極の一方とは、電気的に接続されている。また、ビット線ＷＢＬとトランジスタＭＯ６３ａのソースおよびドレインの他方とは、電気的に接続されている。また、ワード線ＷＷＬａと、トランジスタＭＯ６３ａのゲートとは、電気的に接続されている。また、配線ＢＧＬａと、トランジスタＭＯ６３ａのバックゲートとは、電気的に接続されている。そして、ワード線ＲＷＬａと、容量素子Ｃ６３ａの電極の他方は電気的に接続されている。
メモリセル１６１５ｂは、ビット線ＷＢＬとのコンタクト部を対称の軸として、メモリセル１６１５ａと対称的に設けることができる。よって、メモリセル１６１５ｂに含まれる回路素子も、上記メモリセル１６１５ａと同じように配線と接続される。
さらに、メモリセル１６１５ａが有するトランジスタＭＮ６４ａのソースは、メモリセル１６１５ｂのトランジスタＭＮ６４ｂのドレインと電気的に接続される。メモリセル１６１５ａが有するトランジスタＭＮ６４ａのドレインは、ビット線ＲＢＬと電気的に接続される。メモリセル１６１５ｂが有するトランジスタＭＮ６４ｂのソースは、複数のメモリセル１６１５が有するトランジスタＭＮ６４を介してソース線ＳＬと電気的に接続される。このように、ＮＡＮＤ型のメモリセルアレイ１６１０では、ビット線ＲＢＬとソース線ＳＬの間に、複数のトランジスタＭＮ６４が直列に接続される。
ここで、図３３に、メモリセル１６１５ａおよびメモリセル１６１５ｂに対応する断面図を示す。メモリセル１６１５ａおよびメモリセル１６１５ｂは、図２６に示す記憶装置と同様の構造を有する。すなわち、容量素子Ｃ６３ａおよび容量素子Ｃ６３ｂは容量素子１００と同様の構造を有し、ＯＳトランジスタＭＯ６３ａおよびＯＳトランジスタＭＯ６３ｂはトランジスタ２００と同様の構造を有し、トランジスタＭＮ６４ａおよびトランジスタＭＮ６４ｂはトランジスタ３００と同様の構造を有する。なお、図３３に示す構成で、図２６に示す構成と同じ符号が付されたものは、その記載を参酌することができる。
メモリセル１６１５ａにおいて、導電体１３０ｂは伸長して設けられてワード線ＲＷＬａとして機能し、導電体２６０は伸長して設けられてワード線ＷＷＬａとして機能し、導電体２０５の下面に接する導電体２０９は伸長して設けられて配線ＢＧＬａとして機能する。メモリセル１６１５ｂでも同様に、ワード線ＲＷＬｂ、ワード線ＷＷＬｂ、および配線ＢＧＬｂが設けられる。
図３３に示す低抵抗領域３１４ｂは、トランジスタＭＮ６４ａのソース、およびトランジスタＭＮ６４ｂのドレインとして機能する。また、トランジスタＭＮ６４ａのドレインとして機能する低抵抗領域３１４ａは、導電体３２８および導電体３３０を介してビット線ＲＢＬと電気的に接続される。また、トランジスタＭＮ６４ｂのソースは、複数のメモリセル１６１５が有するトランジスタＭＮ６４、導電体３２８、および導電体３３０を介してソース線ＳＬと電気的に接続される。
また、導電体２５６は伸長して設けられてビット線ＷＢＬとして機能する。ここで、導電体２５２ａはワード線ＷＢＬのコンタクト部として機能し、トランジスタＭＯ６３ａとトランジスタＭＯ６３ｂで共通して用いられる。このように、メモリセル１６１５ａとメモリセル１６１５ｂで、ビット線ＷＢＬのコンタクト部を共有することにより、ビット線ＷＢＬのコンタクト部の数を削減し、メモリセル１６１５の上面視における占有面積を低減することができる。これにより、本実施の形態に係る記憶装置をさらに高集積化させることができ、単位面積当たりの記憶容量を増加させることができる。
図３２に示すメモリセルアレイ１６１０を有する記憶装置では、同じワード線ＷＷＬ（またはワード線ＲＷＬ）に接続された複数のメモリセル（以下、メモリセル列と呼ぶ。）ごとに、書き込み動作および読み出し動作を行う。例えば、書き込み動作は次のように行うことができる。書き込みを行うメモリセル列に接続されたワード線ＷＷＬにトランジスタＭＯ６３がオン状態となる電位を与え、書き込みを行うメモリセル列のトランジスタＭＯ６３をオン状態にする。これにより、指定したメモリセル列のトランジスタＭＮ６４のゲートおよび容量素子Ｃ６３の電極の一方にビット線ＷＢＬの電位が与えられ、該ゲートに所定の電荷が与えられる。このようにして、指定したメモリセル列のメモリセル１６１５にデータを書き込むことができる。
また、例えば、読み出し動作は次のように行うことができる。まず、読み出しを行うメモリセル列に接続されていないワード線ＲＷＬに、トランジスタＭＮ６４のゲートに与えられた電荷によらず、トランジスタＭＮ６４がオン状態となるような電位を与え、読み出しを行うメモリセル列以外のトランジスタＭＮ６４をオン状態とする。それから、読み出しを行うメモリセル列に接続されたワード線ＲＷＬに、トランジスタＭＮ６４のゲートが有する電荷によって、トランジスタＭＮ６４のオン状態またはオフ状態が選択されるような電位（読み出し電位）を与える。そして、ソース線ＳＬに定電位を与え、ビット線ＲＢＬに接続されている読み出し回路を動作状態とする。ここで、ソース線ＳＬ－ビット線ＲＢＬ間の複数のトランジスタＭＮ６４は、読み出しを行うメモリセル列を除いてオン状態となっているため、ソース線ＳＬ－ビット線ＲＢＬ間のコンダクタンスは、読み出しを行うメモリセル列のトランジスタＭＮ６４の状態（オン状態またはオフ状態）によって決定される。読み出しを行うメモリセル列のトランジスタＭＮ６４のゲートが有する電荷によって、トランジスタのコンダクタンスは異なるから、それに応じて、ビット線ＲＢＬの電位は異なる値をとることになる。ビット線ＲＢＬの電位を読み出し回路によって読み出すことで、指定したメモリセル列のメモリセル１６１５から情報を読み出すことができる。
容量素子Ｃ６１、容量素子Ｃ６２、または容量素子Ｃ６３の充放電によってデータを書き換えるため、ＮＯＳＲＡＭ１６００は原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、長時間データを保持することが可能であるので、リフレッシュ頻度を低減できる。
上記実施の形態に示す半導体装置をメモリセル１６１１、１６１２、１６１３、１６１４、１６１５に用いる場合、ＯＳトランジスタＭＯ６１、ＭＯ６２、ＭＯ６３としてトランジスタ２００を用い、容量素子Ｃ６１、Ｃ６２、Ｃ６３として容量素子１００を用い、トランジスタＭＰ６１、ＭＰ６２、ＭＰ６３、ＭＮ６１、ＭＮ６２、ＭＮ６３、ＭＮ６４としてトランジスタ３００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置をさらに高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、図３４および図３５を用いて、本発明の一態様に係る、ＯＳトランジスタ、および容量素子が適用されている記憶装置の一例として、ＤＯＳＲＡＭについて説明する。ＤＯＳＲＡＭ（登録商標）とは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。ＤＯＳＲＡＭも、ＮＯＳＲＡＭと同様に、ＯＳメモリが適用されている。
＜＜ＤＯＳＲＡＭ１４００＞＞
図３４にＤＯＳＲＡＭの構成例を示す。図３４に示すように、ＤＯＳＲＡＭ１４００は、コントローラ１４０５、行回路１４１０、列回路１４１５、メモリセルおよびセンスアンプアレイ１４２０（以下、「ＭＣ－ＳＡアレイ１４２０」と呼ぶ。）を有する。
行回路１４１０はデコーダ１４１１、ワード線ドライバ回路１４１２、列セレクタ１４１３、センスアンプドライバ回路１４１４を有する。列回路１４１５はグローバルセンスアンプアレイ１４１６、入出力回路１４１７を有する。グローバルセンスアンプアレイ１４１６は複数のグローバルセンスアンプ１４４７を有する。ＭＣ－ＳＡアレイ１４２０はメモリセルアレイ１４２２、センスアンプアレイ１４２３、グローバルビット線ＧＢＬＬ、ＧＢＬＲを有する。
（ＭＣ－ＳＡアレイ１４２０）
ＭＣ－ＳＡアレイ１４２０は、メモリセルアレイ１４２２をセンスアンプアレイ１４２３上に積層した積層構造をもつ。グローバルビット線ＧＢＬＬ、ＧＢＬＲはメモリセルアレイ１４２２上に積層されている。ＤＯＳＲＡＭ１４００では、ビット線の構造に、ローカルビット線とグローバルビット線とで階層化された階層ビット線構造が採用されている。
メモリセルアレイ１４２２は、Ｎ個（Ｎは２以上の整数）のローカルメモリセルアレイ１４２５＜０＞－１４２５＜Ｎ－１＞を有する。図３５（Ａ）にローカルメモリセルアレイ１４２５の構成例を示す。ローカルメモリセルアレイ１４２５は、複数のメモリセル１４４５、複数のワード線ＷＬ、複数のビット線ＢＬＬ、ＢＬＲを有する。図３５（Ａ）の例では、ローカルメモリセルアレイ１４２５の構造はオープンビット線型であるが、フォールデッドビット線型であってもよい。
図３５（Ｂ）にメモリセル１４４５の回路構成例を示す。メモリセル１４４５はトランジスタＭＷ１、容量素子ＣＳ１、端子Ｂ１、Ｂ２を有する。トランジスタＭＷ１は容量素子ＣＳ１の充放電を制御する機能をもつ。トランジスタＭＷ１のゲートはワード線ＷＬに電気的に接続され、第１端子はビット線（ＢＬＬ、またはＢＬＲ）に電気的に接続され、第２端子は容量素子ＣＳ１の第１端子に電気的に接続されている。容量素子ＣＳ１の第２端子は端子Ｂ２に電気的に接続されている。端子Ｂ２には、定電圧（例えば、低電源電圧）が入力される。
上記実施の形態に示す半導体装置をメモリセル１４４５に用いる場合、トランジスタＭＷ１としてトランジスタ２００を用い、容量素子ＣＳ１として容量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る記憶装置を高集積化させることができる。よって、本実施の形態に係る記憶装置の単位面積当たりの記憶容量を増加させることができる。
トランジスタＭＷ１はバックゲートを備えており、バックゲードは端子Ｂ１に電気的に接続されている。そのため、端子Ｂ１の電圧によって、トランジスタＭＷ１の閾値電圧を変更することができる。例えば、端子Ｂ１の電圧は固定電圧（例えば、負の定電圧）であってもよいし、ＤＯＳＲＡＭ１４００の動作に応じて、端子Ｂ１の電圧を変化させてもよい。
トランジスタＭＷ１のバックゲートをトランジスタＭＷ１のゲート、ソース、またはドレインに電気的に接続してもよい。あるいは、トランジスタＭＷ１にバックゲートを設けなくてもよい。
センスアンプアレイ１４２３は、Ｎ個のローカルセンスアンプアレイ１４２６＜０＞－１４２６＜Ｎ－１＞を有する。ローカルセンスアンプアレイ１４２６は、１のスイッチアレイ１４４４、複数のセンスアンプ１４４６を有する。センスアンプ１４４６には、ビット線対が電気的に接続されている。センスアンプ１４４６は、ビット線対をプリチャージする機能、ビット線対の電圧差を増幅する機能、この電圧差を保持する機能を有する。スイッチアレイ１４４４は、ビット線対を選択し、選択したビット線対とグローバルビット線対との間を導通状態にする機能を有する。
ここで、ビット線対とは、センスアンプによって、同時に比較される２本のビット線のことをいう。グローバルビット線対とは、グローバルセンスアンプによって、同時に比較される２本のグローバルビット線のことをいう。ビット線対を一対のビット線と呼ぶことができ、グローバルビット線対を一対のグローバルビット線と呼ぶことができる。ここでは、ビット線ＢＬＬとビット線ＢＬＲが１組のビット線対を成す。グローバルビット線ＧＢＬＬとグローバルビット線ＧＢＬＲとが１組のグローバルビット線対をなす。以下、ビット線対（ＢＬＬ，ＢＬＲ）、グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）とも表す。
（コントローラ１４０５）
コントローラ１４０５は、ＤＯＳＲＡＭ１４００の動作全般を制御する機能を有する。コントローラ１４０５は、外部からの入力されるコマンド信号を論理演算して、動作モードを決定する機能、決定した動作モードが実行されるように、行回路１４１０、列回路１４１５の制御信号を生成する機能、外部から入力されるアドレス信号を保持する機能、内部アドレス信号を生成する機能を有する。
（行回路１４１０）
行回路１４１０は、ＭＣ－ＳＡアレイ１４２０を駆動する機能を有する。デコーダ１４１１はアドレス信号をデコードする機能を有する。ワード線ドライバ回路１４１２は、アクセス対象行のワード線ＷＬを選択する選択信号を生成する。
列セレクタ１４１３、センスアンプドライバ回路１４１４はセンスアンプアレイ１４２３を駆動するための回路である。列セレクタ１４１３は、アクセス対象列のビット線を選択するための選択信号を生成する機能をもつ。列セレクタ１４１３の選択信号によって、各ローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４が制御される。センスアンプドライバ回路１４１４の制御信号によって、複数のローカルセンスアンプアレイ１４２６は独立して駆動される。
（列回路１４１５）
列回路１４１５は、データ信号ＷＤＡ［３１：０］の入力を制御する機能、データ信号ＲＤＡ［３１：０］の出力を制御する機能を有する。データ信号ＷＤＡ［３１：０］は書き込みデータ信号であり、データ信号ＲＤＡ［３１：０］は読み出しデータ信号である。
グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）に電気的に接続されている。グローバルセンスアンプ１４４７はグローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）間の電圧差を増幅する機能、この電圧差を保持する機能を有する。グローバルビット線対（ＧＢＬＬ，ＧＢＬＲ）へのデータの書き込み、および読み出しは、入出力回路１４１７によって行われる。
ＤＯＳＲＡＭ１４００の書き込み動作の概要を説明する。入出力回路１４１７によって、データがグローバルビット線対に書き込まれる。グローバルビット線対のデータは、グローバルセンスアンプアレイ１４１６によって保持される。アドレスが指定するローカルセンスアンプアレイ１４２６のスイッチアレイ１４４４によって、グローバルビット線対のデータが、対象列のビット線対に書き込まれる。ローカルセンスアンプアレイ１４２６は、書き込まれたデータを増幅し、保持する。指定されたローカルメモリセルアレイ１４２５において、行回路１４１０によって、対象行のワード線ＷＬが選択され、選択行のメモリセル１４４５にローカルセンスアンプアレイ１４２６の保持データが書き込まれる。
ＤＯＳＲＡＭ１４００の読み出し動作の概要を説明する。アドレス信号によって、ローカルメモリセルアレイ１４２５の１行が指定される。指定されたローカルメモリセルアレイ１４２５において、対象行のワード線ＷＬが選択状態となり、メモリセル１４４５のデータがビット線に書き込まれる。ローカルセンスアンプアレイ１４２６によって、各列のビット線対の電圧差がデータとして検出され、かつ保持される。スイッチアレイ１４４４によって、ローカルセンスアンプアレイ１４２６の保持データの内、アドレスが指定する列のデータが、グローバルビット線対に書き込まれる。グローバルセンスアンプアレイ１４１６は、グローバルビット線対のデータを検出し、保持する。グローバルセンスアンプアレイ１４１６の保持データは入出力回路１４１７に出力される。以上で、読み出し動作が完了する。
容量素子ＣＳ１の充放電によってデータを書き換えるため、ＤＯＳＲＡＭ１４００には原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込みおよび読み出しが可能である。また、メモリセル１４４５の回路構成が単純であるため、大容量化が容易である。
トランジスタＭＷ１はＯＳトランジスタである。ＯＳトランジスタはオフ電流が極めて小さいため、容量素子ＣＳ１から電荷がリークすることを抑えることができる。したがって、ＤＯＳＲＡＭ１４００の保持時間はＤＲＡＭに比べて非常に長い。したがってリフレッシュの頻度を低減できるため、リフレッシュ動作に要する電力を削減できる。よって、ＤＯＳＲＡＭ１４００は大容量のデータを高頻度で書き換えるメモリ装置、例えば、画像処理に利用されるフレームメモリに好適である。
ＭＣ－ＳＡアレイ１４２０が積層構造であることよって、ローカルセンスアンプアレイ１４２６の長さと同程度の長さにビット線を短くすることができる。ビット線を短くすることで、ビット線容量が小さくなり、メモリセル１４４５の保持容量を低減することができる。また、ローカルセンスアンプアレイ１４２６にスイッチアレイ１４４４を設けることで、長いビット線の本数を減らすことができる。以上の理由から、ＤＯＳＲＡＭ１４００のアクセス時に駆動する負荷が低減され、消費電力を低減することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図３６から図３９を用いて、本発明の一態様に係る、ＯＳトランジスタ、および容量素子が適用されている半導体装置の一例として、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）について説明する。本実施の形態のＦＰＧＡは、コンフィギュレーションメモリ、およびレジスタにＯＳメモリが適用されている。ここでは、このようなＦＰＧＡを「ＯＳ－ＦＰＧＡ」と呼ぶ。
＜＜ＯＳ－ＦＰＧＡ＞＞
図３６（Ａ）にＯＳ－ＦＰＧＡの構成例を示す。図３６（Ａ）に示すＯＳ－ＦＰＧＡ３１１０は、マルチコンテキスト構造によるコンテキスト切り替え、細粒度パワーゲーティング、ＮＯＦＦ（ノーマリオフ）コンピューティングが可能である。ＯＳ－ＦＰＧＡ３１１０は、コントローラ（Ｃｏｎｔｒｏｌｌｅｒ）３１１１、ワードドライバ（Ｗｏｒｄ ｄｒｉｖｅｒ）３１１２、データドライバ（Ｄａｔａ ｄｒｉｖｅｒ）３１１３、プログラマブルエリア（Ｐｒｏｇｒａｍｍａｂｌｅ ａｒｅａ）３１１５を有する。
プログラマブルエリア３１１５は、２個の入出力ブロック（ＩＯＢ）３１１７、コア（Ｃｏｒｅ）３１１９を有する。ＩＯＢ３１１７は複数のプログラマブル入出力回路を有する。コア３１１９は、複数のロジックアレイブロック（ＬＡＢ）３１２０、複数のスイッチアレイブロック（ＳＡＢ）３１３０を有する。ＬＡＢ３１２０は複数のＰＬＥ３１２１を有する。図３６（Ｂ）には、ＬＡＢ３１２０を５個のＰＬＥ３１２１で構成する例を示す。図３６（Ｃ）に示すようにＳＡＢ３１３０はアレイ状に配列された複数のスイッチブロック（ＳＢ）３１３１を有する。ＬＡＢ３１２０は自身の入力端子と、ＳＡＢ３１３０を介して４（上下左右）方向のＬＡＢ３１２０に接続される。
図３７（Ａ）乃至図３７（Ｃ）を参照して、ＳＢ３１３１について説明する。図３７（Ａ）に示すＳＢ３１３１には、ｄａｔａ、ｄａｔａｂ、信号ｃｏｎｔｅｘｔ［１：０］、ｗｏｒｄ［１：０］が入力される。ｄａｔａ、ｄａｔａｂはコンフィギュレーションデータであり、ｄａｔａとｄａｔａｂは論理が相補的な関係にある。ＯＳ－ＦＰＧＡ３１１０のコンテキスト数は２であり、信号ｃｏｎｔｅｘｔ［１：０］はコンテキスト選択信号である。信号ｗｏｒｄ［１：０］はワード線選択信号であり、信号ｗｏｒｄ［１：０］が入力される配線がそれぞれワード線である。
ＳＢ３１３１は、ＰＲＳ（プログラマブルルーティングスイッチ）３１３３［０］、３１３３［１］を有する。ＰＲＳ３１３３［０］、３１３３［１］は、相補データを格納できるコンフィギュレーションメモリ（ＣＭ）を有する。なお、ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とを区別しない場合、ＰＲＳ３１３３と呼ぶ。他の要素についても同様である。
図３７（Ｂ）にＰＲＳ３１３３［０］の回路構成例を示す。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは同じ回路構成を有する。ＰＲＳ３１３３［０］とＰＲＳ３１３３［１］とは入力されるコンテキスト選択信号、ワード線選択信号が異なる。信号ｃｏｎｔｅｘｔ［０］、ｗｏｒｄ［０］はＰＲＳ３１３３［０］に入力され、信号ｃｏｎｔｅｘｔ［１］、ｗｏｒｄ［１］はＰＲＳ３１３３［１］に入力される。例えば、ＳＢ３１３１において、信号ｃｏｎｔｅｘｔ［０］が“Ｈ”になることで、ＰＲＳ３１３３［０］がアクティブになる。
ＰＲＳ３１３３［０］は、ＣＭ３１３５、ＳｉトランジスタＭ３１を有する。ＳｉトランジスタＭ３１は、ＣＭ３１３５により制御されるパストランジスタである。ＣＭ３１３５は、メモリ回路３１３７、３１３７Ｂを有する。メモリ回路３１３７、３１３７Ｂは同じ回路構成である。メモリ回路３１３７は、容量素子Ｃ３１、ＯＳトランジスタＭＯ３１、ＭＯ３２を有する。メモリ回路３１３７Ｂは、容量素子ＣＢ３１、ＯＳトランジスタＭＯＢ３１、ＭＯＢ３２を有する。
上記実施の形態に示す半導体装置をＳＡＢ３１３０に用いる場合、ＯＳトランジスタＭＯ３１、ＭＯＢ３１としてトランジスタ２００を用い、容量素子Ｃ３１、ＣＢ３１として容量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
ＯＳトランジスタＭＯ３１、ＭＯ３２、ＭＯＢ３１、ＭＯＢ３２はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
ＳｉトランジスタＭ３１のゲートがノードＮ３１であり、ＯＳトランジスタＭＯ３２のゲートがノードＮ３２であり、ＯＳトランジスタＭＯＢ３２のゲートがノードＮＢ３２である。ノードＮ３２、ＮＢ３２はＣＭ３１３５の電荷保持ノードである。ＯＳトランジスタＭＯ３２はノードＮ３１と信号ｃｏｎｔｅｘｔ［０］用の信号線との間の導通状態を制御する。ＯＳトランジスタＭＯＢ３２はノードＮ３１と低電位電源線ＶＳＳとの間の導通状態を制御する。
メモリ回路３１３７、３１３７Ｂが保持するデータは相補的な関係にある。したがって、ＯＳトランジスタＭＯ３２またはＭＯＢ３２の何れか一方が導通する。
図３７（Ｃ）を参照して、ＰＲＳ３１３３［０］の動作例を説明する。ＰＲＳ３１３３［０］にコンフィギュレーションデータが既に書き込まれており、ＰＲＳ３１３３［０］のノードＮ３２は“Ｈ”であり、ノードＮＢ３２は“Ｌ”である。
信号ｃｏｎｔｅｘｔ［０］が“Ｌ”である間はＰＲＳ３１３３［０］は非アクティブである。この期間に、ＰＲＳ３１３３［０］の入力端子が“Ｈ”に遷移しても、ＳｉトランジスタＭ３１のゲートは“Ｌ”が維持され、ＰＲＳ３１３３［０］の出力端子も“Ｌ”が維持される。
信号ｃｏｎｔｅｘｔ［０］が“Ｈ”である間はＰＲＳ３１３３［０］はアクティブである。信号ｃｏｎｔｅｘｔ［０］が“Ｈ”に遷移すると、ＣＭ３１３５が記憶するコンフィギュレーションデータによって、ＳｉトランジスタＭ３１のゲートは“Ｈ”に遷移する。
ＰＲＳ３１３３［０］がアクティブである期間に、入力端子が“Ｈ”に遷移すると、メモリ回路３１３７のＯＳトランジスタＭＯ３２がソースフォロアであるために、ブースティングによってＳｉトランジスタＭ３１のゲート電圧は上昇する。その結果、メモリ回路３１３７のＯＳトランジスタＭＯ３２は駆動能力を失い、ＳｉトランジスタＭ３１のゲートは浮遊状態となる。
マルチコンテキスト機能を備えるＰＲＳ３１３３において、ＣＭ３１３５はマルチプレクサの機能を併せ持つ。
図３８にＰＬＥ３１２１の構成例を示す。ＰＬＥ３１２１はＬＵＴ（ルックアップテーブル）ブロック（ＬＵＴ ｂｌｏｃｋ）３１２３、レジスタブロック３１２４、セレクタ３１２５、ＣＭ３１２６を有する。ＬＵＴブロック３１２３は、入力ｉｎＡ－ｉｎＤに従って内部の１６ビットＣＭ対の出力をマルチプレクスする構成である。セレクタ３１２５は、ＣＭ３１２６が格納するコンフィギュレーションに従って、ＬＵＴブロック３１２３の出力またはレジスタブロック３１２４の出力を選択する。
ＰＬＥ３１２１は、パワースイッチ３１２７を介して電圧ＶＤＤ用の電源線に電気的に接続されている。パワースイッチ３１２７のオンオフは、ＣＭ３１２８が格納するコンフィギュレーションデータによって設定される。各ＰＬＥ３１２１にパワースイッチ３１２７を設けることで、細粒度パワーゲーティングが可能である。細粒度パワーゲーティング機能により、コンテキストの切り替え後に使用されないＰＬＥ３１２１をパワーゲーティングすることができるので、待機電力を効果的に低減できる。
ＮＯＦＦコンピューティングを実現するため、レジスタブロック３１２４は、不揮発性レジスタで構成される。ＰＬＥ３１２１内の不揮発性レジスタはＯＳメモリを備えるフリップフロップ（以下［ＯＳ－ＦＦ］と呼ぶ）である。
レジスタブロック３１２４は、ＯＳ－ＦＦ３１４０［１］、３１４０［２］を有する。信号ｕｓｅｒ＿ｒｅｓ、ｌｏａｄ、ｓｔｏｒｅがＯＳ－ＦＦ３１４０［１］、３１４０［２］に入力される。クロック信号ＣＬＫ１はＯＳ－ＦＦ３１４０［１］に入力され、クロック信号ＣＬＫ２はＯＳ－ＦＦ３１４０［２］に入力される。図３９（Ａ）にＯＳ－ＦＦ３１４０の構成例を示す。
ＯＳ－ＦＦ３１４０は、ＦＦ３１４１、シャドウレジスタ３１４２を有する。ＦＦ３１４１は、ノードＣＫ、Ｒ、Ｄ、Ｑ、ＱＢを有する。ノードＣＫにはクロック信号が入力される。ノードＲには信号ｕｓｅｒ＿ｒｅｓが入力される。信号ｕｓｅｒ＿ｒｅｓはリセット信号である。ノードＤはデータ入力ノードであり、ノードＱはデータ出力ノードである。ノードＱとノードＱＢとは論理が相補関係にある。
シャドウレジスタ３１４２は、ＦＦ３１４１のバックアップ回路として機能する。シャドウレジスタ３１４２は、信号ｓｔｏｒｅに従いノードＱ、ＱＢのデータをそれぞれバックアップし、また、信号ｌｏａｄに従い、バックアップしたデータをノードＱ、ＱＢに書き戻す。
シャドウレジスタ３１４２は、インバータ回路３１８８、３１８９、ＳｉトランジスタＭ３７、ＭＢ３７、メモリ回路３１４３、３１４３Ｂを有する。メモリ回路３１４３、３１４３Ｂは、ＰＲＳ３１３３のメモリ回路３１３７と同じ回路構成である。メモリ回路３１４３は容量素子Ｃ３６、ＯＳトランジスタＭＯ３５、ＭＯ３６を有する。メモリ回路３１４３Ｂは容量素子ＣＢ３６、ＯＳトランジスタＭＯＢ３５、ＯＳトランジスタＭＯＢ３６を有する。ノードＮ３６、ＮＢ３６はＯＳトランジスタＭＯ３６、ＯＳトランジスタＭＯＢ３６のゲートであり、それぞれ電荷保持ノードである。ノードＮ３７、ＮＢ３７は、ＳｉトランジスタＭ３７、ＭＢ３７のゲートである。
上記実施の形態に示す半導体装置をＬＡＢ３１２０に用いる場合、ＯＳトランジスタＭＯ３５、ＭＯＢ３５としてトランジスタ２００を用い、容量素子Ｃ３６、ＣＢ３６として容量素子１００を用いることができる。これにより、トランジスタと容量素子一組当たりの上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を高集積化させることができる。
ＯＳトランジスタＭＯ３５、ＭＯ３６、ＭＯＢ３５、ＭＯＢ３６はバックゲートを有し、これらバックゲートはそれぞれ固定電圧を供給する電源線に電気的に接続されている。
図３９（Ｂ）を参照して、ＯＳ－ＦＦ３１４０の動作方法例を説明する。
（バックアップ（Ｂａｃｋｕｐ））
“Ｈ”の信号ｓｔｏｒｅがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はＦＦ３１４１のデータをバックアップする。ノードＮ３６は、ノードＱのデータが書き込まれることで、“Ｌ”となり、ノードＮＢ３６は、ノードＱＢのデータが書き込まれることで、“Ｈ”となる。しかる後、パワーゲーティングが実行され、パワースイッチ３１２７をオフにする。ＦＦ３１４１のノードＱ、ＱＢのデータは消失するが、電源オフであっても、シャドウレジスタ３１４２はバックアップしたデータを保持する。
（リカバリ（Ｒｅｃｏｖｅｒｙ））
パワースイッチ３１２７をオンにし、ＰＬＥ３１２１に電源を供給する。しかる後、“Ｈ”の信号ｌｏａｄがＯＳ－ＦＦ３１４０に入力されると、シャドウレジスタ３１４２はバックアップしているデータをＦＦ３１４１に書き戻す。ノードＮ３６は“Ｌ”であるので、ノードＮ３７は“Ｌ”が維持され、ノードＮＢ３６は“Ｈ”であるので、ノードＮＢ３７は“Ｈ”となる。よって、ノードＱは“Ｈ”になり、ノードＱＢは“Ｌ”になる。つまり、ＯＳ－ＦＦ３１４０はバックアップ動作時の状態に復帰する。
細粒度パワーゲーティングと、ＯＳ－ＦＦ３１４０のバックアップ／リカバリ動作とを組み合わせることで、ＯＳ－ＦＰＧＡ３１１０の消費電力を効果的に低減できる。
メモリ回路において発生しうるエラーとして放射線の入射によるソフトエラーが挙げられる。ソフトエラーは、メモリやパッケージを構成する材料などから放出されるα線や、宇宙から大気に入射した一次宇宙線が大気中に存在する原子の原子核と核反応を起こすことにより発生する二次宇宙線中性子などがトランジスタに照射され、電子正孔対が生成されることにより、メモリに保持されたデータが反転するなどの誤作動が生じる現象である。ＯＳトランジスタを用いたＯＳメモリはソフトエラー耐性が高い。そのため、ＯＳメモリを搭載することで、信頼性の高いＯＳ－ＦＰＧＡ３１１０を提供することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、図４０を用いて、上記実施の形態に示す半導体装置を適用した、ＡＩシステムについて説明を行う。
図４０はＡＩシステム４０４１の構成例を示すブロック図である。ＡＩシステム４０４１は、演算部４０１０と、制御部４０２０と、入出力部４０３０を有する。
演算部４０１０は、アナログ演算回路４０１１と、ＤＯＳＲＡＭ４０１２と、ＮＯＳＲＡＭ４０１３と、ＦＰＧＡ４０１４と、を有する。ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４として、上記実施の形態に示す、ＤＯＳＲＡＭ１４００、ＮＯＳＲＡＭ１６００、およびＯＳ－ＦＰＧＡ３１１０を用いることができる。
制御部４０２０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４０２１と、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）４０２２と、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）４０２３と、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）４０２４と、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）４０２５と、メモリコントローラ４０２６と、電源回路４０２７と、ＰＭＵ（Ｐｏｗｅｒ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）４０２８と、を有する。
入出力部４０３０は、外部記憶制御回路４０３１と、音声コーデック４０３２と、映像コーデック４０３３と、汎用入出力モジュール４０３４と、通信モジュール４０３５と、を有する。
演算部４０１０は、ニューラルネットワークによる学習または推論を実行することができる。
アナログ演算回路４０１１はＡ／Ｄ（アナログ／デジタル）変換回路、Ｄ／Ａ（デジタル／アナログ）変換回路、および積和演算回路を有する。
アナログ演算回路４０１１はＯＳトランジスタを用いて形成することが好ましい。ＯＳトランジスタを用いたアナログ演算回路４０１１は、アナログメモリを有し、学習または推論に必要な積和演算を、低消費電力で実行することが可能になる。
ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを用いて形成されたＤＲＡＭであり、ＤＯＳＲＡＭ４０１２は、ＣＰＵ４０２１から送られてくるデジタルデータを一時的に格納するメモリである。ＤＯＳＲＡＭ４０１２は、ＯＳトランジスタを含むメモリセルと、Ｓｉトランジスタを含む読み出し回路部を有する。上記メモリセルと読み出し回路部は、積層された異なる層に設けることができるため、ＤＯＳＲＡＭ４０１２は、全体の回路面積を小さくすることができる。
ニューラルネットワークを用いた計算は、入力データが１０００を超えることがある。上記入力データをＳＲＡＭに格納する場合、ＳＲＡＭは回路面積に制限があり、記憶容量が小さいため、上記入力データを小分けにして格納せざるを得ない。ＤＯＳＲＡＭ４０１２は、限られた回路面積でも、メモリセルを高集積に配置することが可能であり、ＳＲＡＭに比べて記憶容量が大きい。そのため、ＤＯＳＲＡＭ４０１２は、上記入力データを効率よく格納することができる。
ＮＯＳＲＡＭ４０１３はＯＳトランジスタを用いた不揮発性メモリである。ＮＯＳＲＡＭ４０１３は、フラッシュメモリや、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの他の不揮発性メモリと比べて、データを書き込む際の消費電力が小さい。また、フラッシュメモリやＲｅＲＡＭのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。
また、ＮＯＳＲＡＭ４０１３は、１ビットの２値データの他に、２ビット以上の多値データを記憶することができる。ＮＯＳＲＡＭ４０１３は多値データを記憶することで、１ビット当たりのメモリセル面積を小さくすることができる。
また、ＮＯＳＲＡＭ４０１３は、デジタルデータの他にアナログデータを記憶することができる。そのため、アナログ演算回路４０１１は、ＮＯＳＲＡＭ４０１３をアナログメモリとして用いることもできる。ＮＯＳＲＡＭ４０１３は、アナログデータのまま記憶することができるため、Ｄ／Ａ変換回路やＡ／Ｄ変換回路が不要である。そのため、ＮＯＳＲＡＭ４０１３を用いることにより、周辺回路の面積を小さくすることができる。なお、本明細書においてアナログデータとは、３ビット（８値）以上分解能を有するデータのことを指す。上述した多値データがアナログデータに含まれる場合もある。
ニューラルネットワークの計算に用いられるデータやパラメータは、一旦、ＮＯＳＲＡＭ４０１３に格納することができる。上記データやパラメータは、ＣＰＵ４０２１を介して、ＡＩシステム４０４１の外部に設けられたメモリに格納してもよいが、内部に設けられたＮＯＳＲＡＭ４０１３の方が、より高速且つ低消費電力に上記データやパラメータを格納することができる。また、ＮＯＳＲＡＭ４０１３は、ＤＯＳＲＡＭ４０１２よりもビット線を長くすることができるので、記憶容量を大きくすることができる。
ＦＰＧＡ４０１４は、ＯＳトランジスタを用いたＦＰＧＡである。ＡＩシステム４０４１は、ＦＰＧＡ４０１４を用いることによって、ハードウェアで後述する、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの、ニューラルネットワークの接続を構成することができる。上記のニューラルネットワークの接続をハードウェアで構成することで、より高速に実行することができる。
ＦＰＧＡ４０１４はＯＳトランジスタを有するＦＰＧＡである。ＯＳ－ＦＰＧＡは、ＳＲＡＭで構成されるＦＰＧＡよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、ＯＳ－ＦＰＧＡはブースティングによりデータやパラメータを高速に伝えることができる。
ＡＩシステム４０４１は、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を１つのダイ（チップ）の上に設けることができる。そのため、ＡＩシステム４０４１は、高速且つ低消費電力に、ニューラルネットワークの計算を実行することができる。また、アナログ演算回路４０１１、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４は、同じ製造プロセスで作製することができる。そのため、ＡＩシステム４０４１は、低コストで作製することができる。
なお、演算部４０１０は、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４を、全て有する必要はない。ＡＩシステム４０４１が解決したい課題に応じて、ＤＯＳＲＡＭ４０１２、ＮＯＳＲＡＭ４０１３、およびＦＰＧＡ４０１４の一または複数を、選択して設ければよい。
ＡＩシステム４０４１は、解決したい課題に応じて、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができる。ＰＲＯＭ４０２５は、これらの手法の少なくとも１つを実行するためのプログラムを保存することができる。また、当該プログラムの一部または全てを、ＮＯＳＲＡＭ４０１３に保存してもよい。
ライブラリとして存在する既存のプログラムは、ＧＰＵの処理を前提としているものが多い。そのため、ＡＩシステム４０４１はＧＰＵ４０２２を有することが好ましい。ＡＩシステム４０４１は、学習と推論で用いられる積和演算のうち、律速となる積和演算を演算部４０１０で実行し、それ以外の積和演算をＧＰＵ４０２２で実行することができる。そうすることで、学習と推論を高速に実行することができる。
電源回路４０２７は、論理回路用の低電源電位を生成するだけではなく、アナログ演算のための電位生成も行う。電源回路４０２７はＯＳメモリを用いてもよい。電源回路４０２７は、基準電位をＯＳメモリに保存することで、消費電力を下げることができる。
ＰＭＵ４０２８は、ＡＩシステム４０４１の電力供給を一時的にオフにする機能を有する。
ＣＰＵ４０２１およびＧＰＵ４０２２は、レジスタとしてＯＳメモリを有することが好ましい。ＣＰＵ４０２１およびＧＰＵ４０２２はＯＳメモリを有することで、電力供給がオフになっても、ＯＳメモリ中にデータ（論理値）を保持し続けることができる。その結果、ＡＩシステム４０４１は、電力を節約することができる。
ＰＬＬ４０２３は、クロックを生成する機能を有する。ＡＩシステム４０４１は、ＰＬＬ４０２３が生成したクロックを基準に動作を行う。ＰＬＬ４０２３はＯＳメモリを有することが好ましい。ＰＬＬ４０２３はＯＳメモリを有することで、クロックの発振周期を制御するアナログ電位を保持することができる。
ＡＩシステム４０４１は、ＤＲＡＭなどの外部メモリにデータを保存してもよい。そのため、ＡＩシステム４０４１は、外部のＤＲＡＭとのインターフェースとして機能するメモリコントローラ４０２６を有することが好ましい。また、メモリコントローラ４０２６は、ＣＰＵ４０２１またはＧＰＵ４０２２の近くに配置することが好ましい。そうすることで、データのやり取りを高速に行うことができる。
制御部４０２０に示す回路の一部または全ては、演算部４０１０と同じダイの上に形成することができる。そうすることで、ＡＩシステム４０４１は、高速且つ低消費電力に、ニューラルネットワークの計算を実行することができる。
ニューラルネットワークの計算に用いられるデータは外部記憶装置（ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）など）に保存される場合が多い。そのため、ＡＩシステム４０４１は、外部記憶装置とのインターフェースとして機能する外部記憶制御回路４０３１を有することが好ましい。
ニューラルネットワークを用いた学習と推論は、音声や映像を扱うことが多いので、ＡＩシステム４０４１は音声コーデック４０３２および映像コーデック４０３３を有する。音声コーデック４０３２は、音声データのエンコード（符号化）およびデコード（復号）を行い、映像コーデック４０３３は、映像データのエンコードおよびデコードを行う。
ＡＩシステム４０４１は、外部センサから得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は汎用入出力モジュール４０３４を有する。汎用入出力モジュール４０３４は、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）やＩ２Ｃ（Ｉｎｔｅｒ－Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などを含む。
ＡＩシステム４０４１は、インターネットを経由して得られたデータを用いて学習または推論を行うことができる。そのため、ＡＩシステム４０４１は、通信モジュール４０３５を有することが好ましい。
アナログ演算回路４０１１は、多値のフラッシュメモリをアナログメモリとして用いてもよい。しかし、フラッシュメモリは書き換え可能回数に制限がある。また、多値のフラッシュメモリは、エンベディッドで形成する（演算回路とメモリを同じダイの上に形成する）ことが非常に難しい。
また、アナログ演算回路４０１１は、ＲｅＲＡＭをアナログメモリとして用いてもよい。しかし、ＲｅＲＡＭは書き換え可能回数に制限があり、記憶精度の点でも問題がある。さらに、２端子でなる素子であるため、データの書き込みと読み出しを分ける回路設計が複雑になる。
また、アナログ演算回路４０１１は、ＭＲＡＭをアナログメモリとして用いてもよい。しかし、ＭＲＡＭは抵抗変化率が低く、記憶精度の点で問題がある。
以上を鑑み、アナログ演算回路４０１１は、ＯＳメモリをアナログメモリとして用いることが好ましい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
＜ＡＩシステムの応用例＞
本実施の形態では、上記実施の形態に示すＡＩシステムの応用例について図４１を用いて説明を行う。
図４１（Ａ）は、図４０で説明したＡＩシステム４０４１を並列に配置し、バス線を介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ａである。
図４１（Ａ）に図示するＡＩシステム４０４１Ａは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎ（ｎは自然数）を有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、バス線４０９８を介して互いに接続されている。
また図４１（Ｂ）は、図４０で説明したＡＩシステム４０４１を図４１（Ａ）と同様に並列に配置し、ネットワークを介してシステム間での信号の送受信を可能にした、ＡＩシステム４０４１Ｂである。
図４１（Ｂ）に図示するＡＩシステム４０４１Ｂは、複数のＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎを有する。ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎは、ネットワーク４０９９を介して互いに接続されている。
ネットワーク４０９９は、ＡＩシステム４０４１＿１乃至ＡＩシステム４０４１＿ｎのそれぞれに通信モジュールを設け、無線または有線による通信を行う構成とすればよい。通信モジュールは、アンテナを介して通信を行うことができる。例えばＷｏｒｌｄ Ｗｉｄｅ Ｗｅｂ（ＷＷＷ）の基盤であるインターネット、イントラネット、エクストラネット、ＰＡＮ（Ｐｅｒｓｏｎａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＣＡＮ（Ｃａｍｐｕｓ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＭＡＮ（Ｍｅｔｒｏｐｏｌｉｔａｎ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＧＡＮ（Ｇｌｏｂａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等のコンピュータネットワークに各電子装置を接続させ、通信を行うことができる。無線通信を行う場合、通信プロトコル又は通信技術として、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ Ｒａｔｅｓ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ ２０００）、Ｗ－ＣＤＭＡ（登録商標）などの通信規格、またはＷｉ－Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。
図４１（Ａ）、（Ｂ）の構成とすることで、外部のセンサ等で得られたアナログ信号を別々のＡＩシステムで処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、別々のＡＩシステムでアナログ信号を処理することができる。別々のＡＩシステムのそれぞれで信号の処理、または学習を行うことで一つのＡＩシステムあたりの情報処理量を少なくできる。そのため、より少ない演算量で信号の処理、または学習を行うことができる。その結果、認識精度を高めることができる。それぞれのＡＩシステムで得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することができるといったことが期待できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態は、上記実施の形態に示すＡＩシステムが組み込まれたＩＣの一例を示す。
上記実施の形態に示すＡＩシステムは、ＣＰＵ等のＳｉトランジスタでなるデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ－ＦＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリを、１のダイに集積することができる。
図４２に、ＡＩシステムを組み込んだＩＣの一例を示す。図４２に示すＡＩシステムＩＣ７０００は、リード７００１及び回路部７００３を有する。ＡＩシステムＩＣ７０００は、例えばプリント基板７００２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子部品が実装された基板（実装基板７００４）が完成する。回路部７００３には、上記実施の形態で示した各種の回路が１のダイに設けられている。回路部７００３は積層構造をもち、Ｓｉトランジスタ層７０３１、配線層７０３２、ＯＳトランジスタ層７０３３に大別される。ＯＳトランジスタ層７０３３をＳｉトランジスタ層７０３１に積層して設けることができるため、ＡＩシステムＩＣ７０００の小型化が容易である。
図４２では、ＡＩシステムＩＣ７０００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
ＣＰＵ等のデジタル処理回路と、ＯＳトランジスタを用いたアナログ演算回路、ＯＳ－ＦＰＧＡおよびＤＯＳＲＡＭ、ＮＯＳＲＡＭ等のＯＳメモリは、全て、Ｓｉトランジスタ層７０３１、配線層７０３２およびＯＳトランジスタ層７０３３に形成することができる。すなわち、上記ＡＩシステムを構成する素子は、同一の製造プロセスで形成することが可能である。そのため、本実施の形態に示すＩＣは、構成する素子が増えても製造プロセスを増やす必要がなく、上記ＡＩシステムを低コストで組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
＜電子機器＞
本発明の一態様に係る半導体装置は、様々な電子機器に用いることができる。図４３に、本発明の一態様に係る半導体装置を用いた電子機器の具体例を示す。
図４３（Ａ）に、モニタ８３０を示す。モニタ８３０は、表示部８３１、筐体８３２、スピーカ８３３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。またモニタ８３０は、リモコン操作機８３４により、操作することができる。
またモニタ８３０は、放送電波を受信して、テレビジョン装置として機能することができる。
モニタ８３０が受信できる放送電波としては、地上波、または衛星から送信される電波などが挙げられる。また放送電波として、アナログ放送、デジタル放送などがあり、また映像及び音声、または音声のみの放送などがある。例えばＵＨＦ帯（３００ＭＨｚ以上３ＧＨｚ以下）またはＶＨＦ帯（３０ＭＨｚ以上３００ＭＨｚ以下）のうちの特定の周波数帯域で送信される放送電波を受信することができる。また例えば、複数の周波数帯域で受信した複数のデータを用いることで、転送レートを高くすることができ、より多くの情報を得ることができる。これによりフルハイビジョンを超える解像度を有する映像を、表示部８３１に表示させることができる。例えば、４Ｋ－２Ｋ、８Ｋ－４Ｋ、１６Ｋ－８Ｋ、またはそれ以上の解像度を有する映像を表示させることができる。
また、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ－Ｆｉ（登録商標）などのコンピュータネットワークを介したデータ伝送技術により送信された放送のデータを用いて、表示部８３１に表示する画像を生成する構成としてもよい。このとき、モニタ８３０にチューナを有さなくてもよい。
また、モニタ８３０は、コンピュータと接続し、コンピュータ用モニタとして用いることができる。また、コンピュータと接続したモニタ８３０は、複数の人が同時に閲覧可能となり、会議システムに用いることができる。また、ネットワークを介したコンピュータの情報の表示や、モニタ８３０自体のネットワークへの接続により、モニタ８３０をテレビ会議システムに用いることができる。
また、モニタ８３０はデジタルサイネージとして用いることもできる。
例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをモニタ８３０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
図４３（Ｂ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
例えば、本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることができる。本発明の一態様の半導体装置を表示部の駆動回路や、画像処理部に用いることで、高速な動作や信号処理を低消費電力にて実現できる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをビデオカメラ２９４０の画像処理部に用いることで、ビデオカメラ２９４０周囲の環境に応じた撮影が実現できる。具体的には、周囲の明るさに応じて最適な露出で撮影を行うことができる。また、逆光における撮影や屋内と屋外など、明るさの異なる状況を同時に撮影する場合では、ハイダイナミックレンジ（ＨＤＲ）撮影を行うことができる。
また、ＡＩシステムは、撮影者の癖を学習し、撮影のアシストを行うことができる。具体的には、撮影者の手振れの癖を学習し、撮影中の手振れを補正することで、撮影した画像には手振れによる画像の乱れが極力含まれないようにすることができる。また、撮影中にズーム機能を用いる際には、被写体が常に画像の中心で撮影されるようにレンズの向きなどを制御することができる。
図４３（Ｃ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイク２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、上述した情報端末２９１０の制御情報や、制御プログラムなどを長期間保持することができる。
また、本発明の一態様の半導体装置を用いたＡＩシステムを情報端末２９１０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
また、ＡＩシステムは、ユーザーの癖を学習し、情報端末２９１０の操作のアシストを行うことができる。ＡＩシステムを搭載した情報端末２９１０は、ユーザーの指の動きや、目線などからタッチ入力を予測することができる。
図４３（Ｄ）に示すラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ラップトップ型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、ラップトップ型パーソナルコンピュータ２９２０の制御情報や、制御プログラムなどを長期間保持することができる。
また、本発明の一態様の半導体装置を用いたＡＩシステムをラップトップ型パーソナルコンピュータ２９２０の画像処理部に用いることで、ノイズ除去処理、階調変換処理、色調補正処理、輝度補正処理などの画像処理を行うことができる。また、解像度のアップコンバートに伴う画素間補間処理や、フレーム周波数のアップコンバートに伴うフレーム間補間処理などを実行することができる。また、階調変換処理は、画像の階調数を変換するだけでなく、階調数を大きくする場合の階調値の補間を行うことができる。また、ダイナミックレンジを広げる、ハイダイナミックレンジ（ＨＤＲ）処理も、階調変換処理に含まれる。
また、ＡＩシステムは、ユーザーの癖を学習し、ラップトップ型パーソナルコンピュータ２９２０の操作のアシストを行うことができる。ＡＩシステムを搭載したラップトップ型パーソナルコンピュータ２９２０は、ユーザーの指の動きや、目線などから表示部２９２２へのタッチ入力を予測することができる。また、テキストの入力においては、過去のテキスト入力情報や、前後のテキストや写真などの図から入力予測を行い、変換のアシストを行う。これにより、入力ミスや変換ミスを極力低減することができる。
図４３（Ｅ）は、自動車の一例を示す外観図、図４３（Ｆ）は、ナビゲーション装置８６０を示している。自動車２９８０は、車体２９８１、車輪２９８２、ダッシュボード２９８３、およびライト２９８４等を有する。また、自動車２９８０は、アンテナ、バッテリなどを備える。ナビゲーション装置８６０は、表示部８６１、操作ボタン８６２、及び外部入力端子８６３を具備する。自動車２９８０とナビゲーション装置８６０は、それぞれ独立していても良いが、ナビゲーション装置８６０が自動車２９８０に組み込まれ、連動して機能する構成とするのが好ましい。
例えば、本発明の一態様の半導体装置を用いた記憶装置は、自動車２９８０やナビゲーション装置８６０の制御情報や、制御プログラムなどを長期間保持することができる。また、本発明の一態様の半導体装置を用いたＡＩシステムを自動車２９８０の制御装置などに用いることで、ＡＩシステムは、ドライバーの運転技術や癖を学習し、安全運転のアシストや、ガソリンやバッテリなどを効率的に利用する運転のアシストを行うことができる。安全運転のアシストとしては、ドライバーの運転技術や癖を学習するだけでなく、自動車２９８０の速度や移動方法といった自動車の挙動、ナビゲーション装置８６０に保存された道路情報などを複合的に学習し、走行中のレーンから外れることの防止や、他の自動車、歩行者、構造体などとの衝突回避が実現できる。具体的には、進行方向に急カーブが存在する場合、ナビゲーション装置８６０はその道路情報を自動車２９８０に送信し、自動車２９８０の速度の制御や、ハンドル操作のアシストを行うことができる。
本実施の形態は、他の実施の形態や実施例などに記載した構成と適宜組み合わせて実施することが可能である。
酸化物上に、実施の形態１にて説明した絶縁膜、または絶縁体を、ＡＬＤ法を用いて成膜したときの、酸化物のシート抵抗（Ｓｈｅｅｔ ｒｅｓｉｓｔａｎｃｅ）の変動を評価した。評価結果を図４４に示す。
石英基板上に、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの第１の酸化膜を形成し、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、膜厚１５ｎｍの第２の酸化膜を形成した。次に、形成した酸化膜に対して、窒素雰囲気にて４００℃の温度で１時間の加熱処理を行ない、連続して酸素雰囲気にて４００℃の温度で１時間の加熱処理を行った。加熱処理後、第２の酸化膜上に、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの第３の酸化膜を形成した。以上のように、第１の酸化膜、第２の酸化膜、および第３の酸化膜からなる酸化物を得た。
得られた酸化物のシート抵抗を測定した。シート抵抗測定器には、測定上限が６×１０６Ω／ｓｑ．であるものを用いた。測定結果はオーバーレンジとなり、酸化物のシート抵抗が６×１０６Ω／ｓｑ．以上であることが分かった。
次に、酸化物上に、ＡＬＤ法を用いて酸化アルミニウム（ＡｌＯｘ）を形成した。酸化アルミニウムの成膜は、第１の原料ガスとして、トリメチルアルミニウム（ＴＭＡ）を用いた。また、第１の原料ガスのキャリアガスとして、窒素を用い、その流量を２００ｓｃｃｍとした。第２の原料ガスとして、オゾン（Ｏ３）および酸素（Ｏ２）を用いた。また、第２の原料ガスのキャリアガスとして、窒素を用い、その流量を１５０ｓｃｃｍとした。第１の原料ガスの導入時間（パルス）を０．１ｓｅｃ、第１の原料ガスのパージ時間を３ｓｅｃ、第２の原料ガスの導入時間（パルス）を１５ｓｅｃ、第２の原料ガスのパージ時間を３ｓｅｃとした。このとき、酸化アルミニウムの形成温度は、２００℃（第１条件）、２５０℃（第２条件）、３００℃（第３条件）、３５０℃（第４条件）、および４００℃（第５条件）、の５条件とした。
上記５条件で酸化アルミニウムを形成した後、酸化アルミニウムをウェットエッチングにて除去し、再度酸化物のシート抵抗を測定した。酸化アルミニウムを２００℃で形成した条件では、酸化アルミニウムを除去した後の酸化物のシート抵抗は、１．４３×１０５Ω／ｓｑ．となり、酸化アルミニウムの成膜により、酸化物のシート抵抗が低下していることが分かった。一方、２５０℃以上で形成した第２条件乃至第５条件では、酸化アルミニウムを除去した後の酸化物のシート抵抗は、オーバーレンジとなり、酸化物のシート抵抗が６×１０６Ω／ｓｑ．以上であることが分かった（図４４（Ａ）参照。）。
酸化アルミニウムを２００℃で形成することで酸化物のシート抵抗が低下した理由として、基板が成膜室にセットされてから成膜されるまでの待機時間に酸化物中に水素が混入した、あるいは酸化物から酸素が脱離し、酸素欠損を生成したことが考えられる。また、成膜中に酸化物中に水素が混入したことが考えられる。また、成膜中に酸化物中に十分な酸素が添加されなかったことが考えられる。
一方、酸化アルミニウムを２５０℃以上で形成しても、酸化物のシート抵抗が測定器の上限以上のままであった理由として、基板が成膜室にセットされてから成膜されるまでの待機時間に酸化物中の水素が脱離したことが考えられる。また、成膜中に酸化物中に十分な酸素が供給されたことが考えられる。
図４４（Ｂ）は、成膜温度を３１８℃としたとき、基板を成膜室にセットしてから成膜される直前まで待機させた後、成膜を行わずに基板を成膜室から取り出し、酸化物のシート抵抗を測定した結果を示している。基板の成膜室での待機時間は、およそ７ｍｉｎだった。この時の酸化物のシート抵抗は、５．１８×１０４Ω／ｓｑ．だった。一方、同様の条件で成膜室にて基板を７ｍｉｎ待機させた後、酸化アルミニウムを形成し、酸化アルミニウムを除去後に酸化物のシート抵抗を測定すると、オーバーレンジとなり、酸化物のシート抵抗が６×１０６Ω／ｓｑ．以上となった。
このことから、酸化物は、成膜室内で一度抵抗値が下がった後、成膜により再び抵抗値が上昇したことが分かった。酸化物の抵抗値が一度低下した理由として、成膜室で大気中に、酸化物から酸素が脱離し、酸素欠損が生成されたこと、および酸化物に水素が混入したことの一方、または両方が考えられる。また、酸化アルミニウムの形成後に酸化物の抵抗値が上昇した理由として、成膜中に酸化物中に酸素が添加されたことが考えられる。酸素の添加による、酸化物中の酸素欠損の修復と、酸化物からの水素の離脱の一方、または両方が考えられる。酸化物中の水素が、成膜中に添加された酸素と反応し、水（Ｈ２Ｏ）となって酸化物から離脱する場合がある。
酸化物上にＡＬＤ法を用いた膜の形成を行う場合、その条件により酸化物の性質が変動することが分かった。特に成膜温度により、酸化物のシート抵抗値は変動する。例えば、酸化物２３０に低抵抗領域となる領域２３１、または領域２３２を形成したい場合は、本実施例で示したような、成膜温度の低い第１条件にて成膜を行えばよい。例えば、絶縁体２７２となる絶縁膜２７２Ａの形成により、酸化物２３０の一部を低抵抗化する場合は、第１条件で行うことが好ましい。一方、絶縁膜２７２Ａの形成では酸化物２３０の低抵抗化を行わず、絶縁体２７４の形成により、酸化物２３０の一部を低抵抗化する場合は、絶縁膜２７２Ａの形成は、成膜温度の高い第２条件乃至第５条件で行われることが好ましい。本発明に用いることができる絶縁膜、または絶縁体の形成において、成膜条件は、デバイスやプロセスの要求に合わせて適宜選択することができる。
次に、本実施の形態１で示したＡＬＤ法により形成された絶縁体の、酸素バリア特性を評価した。評価結果を図４５に示す。
シリコン基板上に、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの酸化膜を形成し、その上にＣＶＤ法を用いて酸化窒化シリコン膜を１０ｎｍ形成した。この酸化窒化シリコン膜に酸素を供給する為、スパッタリング法にて、Ａｌ２Ｏ３のターゲットを用いて、膜厚５ｎｍの酸化アルミニウムを形成した。
次に、スパッタリング法にて形成された酸化アルミニウムをウェットエッチングにより除去することで酸化窒化シリコン膜を露出し、酸化窒化シリコン膜中に含まれる酸素量を評価した。酸素量の評価は、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて行い、酸化窒化シリコン膜からの酸素放出量を測定した。このときの酸化窒化シリコン膜からの酸素の放出量は、１．２８×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。
次に、評価サンプルを作成し、ＡＬＤ法により形成された絶縁体の、酸素バリア特性を評価した。サンプル１として、上記と同様に、シリコン基板上に、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの酸化膜を形成し、その上にＣＶＤ法を用いて酸化窒化シリコン膜を１０ｎｍ形成した。この酸化窒化シリコン膜に酸素を供給する為、スパッタリング法にて、Ａｌ２Ｏ３のターゲットを用いて、膜厚５ｎｍの酸化アルミニウムを形成した。
次に、スパッタリング法にて形成された酸化アルミニウムをウェットエッチングにより除去し、酸化窒化シリコン膜を露出した。露出した酸化窒化シリコン膜上にＡＬＤ法を用いて酸化アルミニウムを形成した。酸化アルミニウムの形成装置は、成膜室の他に、搬入搬出室、および搬送室を有するＡＬＤ成膜装置を用いた。当該ＡＬＤ成膜装置の搬入搬出室、および搬送室は、窒素などの不活性ガスで充填され、減圧雰囲気を維持することができる。酸化アルミニウムの成膜は、第１の原料ガスとして、トリメチルアルミニウム（ＴＭＡ）を用いた。また、第１の原料ガスのキャリアガスとして、窒素を用い、その流量を２００ｓｃｃｍとした。第２の原料ガスとして、オゾン（Ｏ３）および酸素（Ｏ２）を用いた。また、第２の原料ガスのキャリアガスとして、窒素を用い、その流量を１５０ｓｃｃｍとした。第１の原料ガスの導入時間（パルス）を０．１ｓｅｃ、第１の原料ガスのパージ時間を３ｓｅｃ、第２の原料ガスの導入時間（パルス）を１５ｓｅｃ、第２の原料ガスのパージ時間を３ｓｅｃとした。このとき、酸化アルミニウムの形成温度は、２０１℃とした。
ＡＬＤ法にて形成した酸化アルミニウムをウェットエッチングにより除去することで酸化窒化シリコン膜を露出し、上記と同様に、ＴＤＳ分析にて酸化窒化シリコン膜中に含まれる酸素量を評価した。このときの酸化窒化シリコン膜からの酸素の放出量は、５．８９×１０１３ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。
次に、サンプル２として、搬入搬出室、および搬送室を有さないＡＬＤ成膜装置を用いて形成された絶縁体の、酸素バリア特性を評価した。基板は、成膜室を大気解放し、成膜室に直接セットした。基板を成膜室にセットした後、成膜室内を真空排気し、ヒータを２５０℃にセットした。ヒータが２５０℃に到達した後、基板の温度が基板面内で一様になるように、基板を保持した。その後、成膜室にオゾン（Ｏ３）と酸素（Ｏ２）を導入し、成膜室内を酸素雰囲気とした。また、キャリアガスとして、窒素を用い、その流量を２０ｓｃｃｍとした。オゾン、酸素、およびキャリアガスは、パルス状に導入した。絶縁膜の成膜は、第１の原料ガスとして、トリメチルアルミニウム（ＴＭＡ）を用いた。また、第１の原料ガスのキャリアガスとして、窒素を用い、その流量を２０ｓｃｃｍとした。第２の原料ガスとして、オゾン（Ｏ３）および酸素（Ｏ２）を用いた。また、第２の原料ガスのキャリアガスとして、窒素を用い、その流量を２０ｓｃｃｍとした。第１の原料ガスの導入時間（パルス）を０．０３ｓｅｃ、第１の原料ガスのパージ時間を１５ｓｅｃ、第２の原料ガスの導入時間（パルス）を０．１０ｓｅｃ、第２の原料ガスのパージ時間を２０ｓｅｃとした。
形成した酸化アルミニウムをウェットエッチングにより除去することで酸化窒化シリコン膜を露出し、上記と同様に、ＴＤＳ分析にて酸化窒化シリコン膜中に含まれる酸素量を評価した。このときの酸化窒化シリコン膜からの酸素の放出量は、３．８８×１０１３ｍｏｌｅｃｕｌｅｓ／ｃｍ２であった。このことから、搬入搬出室、および搬送室を有するＡＬＤ成膜装置を用いて形成された絶縁体の方が、高い酸素バリア特性を有することが分かった。
本実施の形態で説明したＡＬＤ法を用いてトランジスタを作製し、評価を行った。評価に用いたトランジスタは、図１に示すトランジスタ２００と比較して、導電体２０９、および絶縁体２７３が設けられていない。
導電体２０５は、ダマシン法を用いて形成し、窒化タンタル、窒化チタン、タングステンの積層構造とした。絶縁体２２０として、ＣＶＤ法を用いて、１０ｎｍの酸化窒化シリコンを形成した。絶縁体２２２として、ＡＬＤ法を用いて、２０ｎｍの酸化ハフニウムを形成した。絶縁体２２４として、ＣＶＤ法を用いて、３０ｎｍの酸化窒化シリコンを形成した。酸化物２３０ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの酸化物を形成した。酸化物２３０ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、膜厚１５ｎｍの酸化物を形成した。酸化物２３０ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、膜厚５ｎｍの酸化物を形成した。絶縁体２５０ａとして、ＣＶＤ法を用いて、１０ｎｍの酸化窒化シリコンを形成した。絶縁体２５０ｂとして、スパッタリング法を用いて、５ｎｍの酸化アルミニウムを形成した。導電体２６０として、スパッタリング法を用いて、１０ｎｍの窒化チタンと、３０ｎｍのタングステンを連続で形成した。絶縁体２７０として、ＡＬＤ法を用いて、７ｎｍの酸化アルミニウムを形成した。絶縁体２７１として、ＣＶＤ法を用いて、酸化窒化シリコンを形成した。絶縁体２７２として、ＡＬＤ法を用いて５ｎｍの酸化アルミニウムを形成した。絶縁体２７４として、ＣＶＤ法を用いて、２０ｎｍの窒化シリコンを形成した。
絶縁体２７２に用いた酸化アルミニウムの成膜は、第１の原料ガスとして、トリメチルアルミニウム（ＴＭＡ）を用いた。また、第１の原料ガスのキャリアガスとして、窒素を用い、その流量を２００ｓｃｃｍとした。第２の原料ガスとして、オゾン（Ｏ３）および酸素（Ｏ２）を用いた。また、第２の原料ガスのキャリアガスとして、窒素を用い、その流量を１５０ｓｃｃｍとした。第１の原料ガスの導入時間（パルス）を０．１ｓｅｃ、第１の原料ガスのパージ時間を３ｓｅｃ、第２の原料ガスの導入時間（パルス）を１５ｓｅｃ、第２の原料ガスのパージ時間を３ｓｅｃとした。このとき、酸化アルミニウムの形成温度は、２０１℃とした。
このようにして作製されたトランジスタの電気特性として、Ｉｄ－Ｖｇ特性を図４６に示す。電気特性を測定したトランジスタのチャネル長（Ｌ）は０．３３μｍ、チャネル幅（Ｗ）は０．１６μｍ、単位面積に設けられたトランジスタの数から求められる密度は、０．２３個／μｍ２である。Ｖｇが０Ｖの付近でオン、オフが切り替わり、良好な特性のトランジスタが得られた。
１００ 容量素子
１００ａ 容量素子
１００ｂ 容量素子
１３０ 導電体
１３０ａ 導電体
１３０Ａ 導電膜
１３０ｂ 導電体
１３０Ｂ 導電膜
２００ トランジスタ
２００ａ トランジスタ
２００ｂ トランジスタ
２０１ トランジスタ
２０３ 導電体
２０５ 導電体
２０７ 導電体
２０８ 絶縁体
２０９ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２２０ 絶縁体
２２２ 絶縁体
２２２ａ 絶縁体
２２２ｂ 絶縁体
２２２ｃ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０Ａ 酸化膜
２３０ｂ 酸化物
２３０Ｂ 酸化膜
２３０ｃ 酸化物
２３０Ｃ 酸化膜
２３０ｄ 酸化物
２３１ 領域
２３１ａ 領域
２３１ｂ 領域
２３２ 領域
２３２ａ 領域
２３２ｂ 領域
２３４ 領域
２３９ 領域
２５０ 絶縁体
２５０ａ 絶縁体
２５０Ａ 絶縁膜
２５０ｂ 絶縁体
２５０Ｂ 絶縁膜
２５２ 導電体
２５２ａ 導電体
２５２ｂ 導電体
２５２ｃ 導電体
２５２ｄ 導電体
２５６ 導電体
２６０ 導電体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０Ｂ 導電膜
２７０ 絶縁体
２７０Ａ 絶縁膜
２７１ 絶縁体
２７１Ａ 絶縁膜
２７２ 絶縁体
２７２Ａ 絶縁膜
２７３ 絶縁体
２７３Ａ 絶縁膜
２７４ 絶縁体
２７６ 絶縁体
２７６ａ 絶縁体
２７６ｂ 絶縁体
２７６ｃ 絶縁体
２８０ 絶縁体
３００ トランジスタ
３００ａ トランジスタ
３００ｂ トランジスタ
３１１ 基板
３１３ 半導体領域
３１４ａ 低抵抗領域
３１４ｂ 低抵抗領域
３１５ 絶縁体
３１６ 導電体
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３６０ 絶縁体
３６２ 絶縁体
３６４ 絶縁体
３６６ 導電体
３７０ 絶縁体
３７２ 絶縁体
３７４ 絶縁体
３７６ 導電体
３８０ 絶縁体
３８２ 絶縁体
３８４ 絶縁体
３８６ 導電体
４００ トランジスタ
４０３ 導電体
４０５ 導電体
４０９ 導電体
４３０ 酸化物
４３０ａ 酸化物
４３０ｂ 酸化物
４３０ｃ 酸化物
４３０ｄ 酸化物
４５０ 絶縁体
４５０ａ 絶縁体
４５０ｂ 絶縁体
４５２ａ 導電体
４５２ｂ 導電体
４６０ 導電体
４６０ａ 導電体
４６０ｂ 導電体
４７０ 絶縁体
４７１ 絶縁体
４７２ 絶縁体
４７３ 絶縁体
６００ セル
６００ａ セル
６００ｂ セル
６２０ 回路
６４０ 回路
８３０ モニタ
８３１ 表示部
８３２ 筐体
８３３ スピーカ
８３４ リモコン操作機
８６０ ナビゲーション装置
８６１ 表示部
８６２ 操作ボタン
８６３ 外部入力端子
１０００ 成膜装置
１００２ 搬入搬出室
１００４ 搬入搬出室
１００６ 搬送室
１００８ 成膜室
１００９ 成膜室
１０１０ 成膜室
１０１４ 搬送アーム
１０２０ チャンバー
１０２１ａ 原料供給部
１０２１ｂ 原料供給部
１０２２ａ 高速バルブ
１０２２ｂ 高速バルブ
１０２３ａ 原料導入口
１０２３ｂ 原料導入口
１０２４ 原料排出口
１０２５ 排気装置
１０２６ 基板ホルダ
１０２７ ヒータ
１０２８ プラズマ発生装置
１０２９ コイル
１０３０ 基板
１４００ ＤＯＳＲＡＭ
１４０５ コントローラ
１４１０ 行回路
１４１１ デコーダ
１４１２ ワード線ドライバ回路
１４１３ 列セレクタ
１４１４ センスアンプドライバ回路
１４１５ 列回路
１４１６ グローバルセンスアンプアレイ
１４１７ 入出力回路
１４２０ センスアンプアレイ
１４２２ メモリセルアレイ
１４２３ センスアンプアレイ
１４２５ ローカルメモリセルアレイ
１４２６ ローカルセンスアンプアレイ
１４４４ スイッチアレイ
１４４５ メモリセル
１４４６ センスアンプ
１４４７ グローバルセンスアンプ
１６００ ＮＯＳＲＡＭ
１６１０ メモリセルアレイ
１６１１ メモリセル
１６１２ メモリセル
１６１３ メモリセル
１６１４ メモリセル
１６１５ メモリセル
１６１５ａ メモリセル
１６１５ｂ メモリセル
１６４０ コントローラ
１６５０ 行ドライバ
１６５１ 行デコーダ
１６５２ ワード線ドライバ
１６６０ 列ドライバ
１６６１ 列デコーダ
１６６２ ドライバ
１６６３ ＤＡＣ
１６７０ 出力ドライバ
１６７１ セレクタ
１６７２ ＡＤＣ
１６７３ 出力バッファ
２０００ ＣＤＭＡ
２９１０ 情報端末
２９１１ 筐体
２９１２ 表示部
２９１３ カメラ
２９１４ スピーカ部
２９１５ 操作スイッチ
２９１６ 外部接続部
２９１７ マイク
２９２０ ラップトップ型パーソナルコンピュータ
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９４０ ビデオカメラ
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作スイッチ
２９４５ レンズ
２９４６ 接続部
２９８０ 自動車
２９８１ 車体
２９８２ 車輪
２９８３ ダッシュボード
２９８４ ライト
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３１１０ ＯＳ－ＦＰＧＡ
３１１１ コントローラ
３１１２ ワードドライバ
３１１３ データドライバ
３１１５ プログラマブルエリア
３１１７ ＩＯＢ
３１１９ コア
３１２０ ＬＡＢ
３１２１ ＰＬＥ
３１２３ ＬＵＴブロック
３１２４ レジスタブロック
３１２５ セレクタ
３１２６ ＣＭ
３１２７ パワースイッチ
３１２８ ＣＭ
３１３０ ＳＡＢ
３１３１ ＳＢ
３１３３ ＰＲＳ
３１３５ ＣＭ
３１３７ メモリ回路
３１３７Ｂ メモリ回路
３１４０ ＯＳ－ＦＦ
３１４１ ＦＦ
３１４２ シャドウレジスタ
３１４３ メモリ回路
３１４３Ｂ メモリ回路
３１８８ インバータ回路
３１８９ インバータ回路
４０１０ 演算部
４０１１ アナログ演算回路
４０１２ ＤＯＳＲＡＭ
４０１３ ＮＯＳＲＡＭ
４０１４ ＦＰＧＡ
４０２０ 制御部
４０２１ ＣＰＵ
４０２２ ＧＰＵ
４０２３ ＰＬＬ
４０２５ ＰＲＯＭ
４０２６ メモリコントローラ
４０２７ 電源回路
４０２８ ＰＭＵ
４０３０ 入出力部
４０３１ 外部記憶制御回路
４０３２ 音声コーデック
４０３３ 映像コーデック
４０３４ 汎用入出力モジュール
４０３５ 通信モジュール
４０４１ ＡＩシステム
４０４１＿ｎ ＡＩシステム
４０４１＿１ ＡＩシステム
４０４１Ａ ＡＩシステム
４０４１Ｂ ＡＩシステム
４０９８ バス線
４０９９ ネットワーク
７０００ ＡＩシステムＩＣ
７００１ リード
７００３ 回路部
７０３１ Ｓｉトランジスタ層
７０３２ 配線層
７０３３ ＯＳトランジスタ層

Claims (3)

  1. 酸化物が設けられた基板を成膜室にセットし、
    前記成膜室に酸化剤をパルス状に複数回導入し、
    前記酸化剤の導入後に、前記酸化物上にＡＬＤ法を用いて絶縁膜を形成し、
    前記酸化剤の導入により、前記酸化物への酸素の添加と、前記酸化物から水素または水の脱離と、の一方、または両方を行う、半導体装置の作製方法。
  2. 酸化物が設けられた基板を成膜室にセットし、
    前記成膜室に酸化剤をパルス状に複数回導入し、
    前記酸化剤の導入後に、前記酸化物上に絶縁膜を形成し、
    前記酸化剤の導入により、前記酸化物への酸素の添加と、前記酸化物から水素または水の脱離と、の一方、または両方を行う工程を有し、
    前記絶縁膜は、アルミニウムおよびハフニウムの一方または両方を含む酸化物である、半導体装置の作製方法。
  3. 請求項２において、
    前記絶縁膜は、ＡＬＤ法を用いて形成される、半導体装置の作製方法。
JP2019514881A 2017-04-28 2018-04-16 半導体装置の作製方法 Active JP7208891B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017090756 2017-04-28
JP2017090756 2017-04-28
JP2018029397 2018-02-22
JP2018029397 2018-02-22
PCT/IB2018/052617 WO2018197988A1 (ja) 2017-04-28 2018-04-16 半導体装置、および半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPWO2018197988A1 JPWO2018197988A1 (ja) 2020-04-09
JP7208891B2 true JP7208891B2 (ja) 2023-01-19

Family

ID=63918975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019514881A Active JP7208891B2 (ja) 2017-04-28 2018-04-16 半導体装置の作製方法

Country Status (5)

Country Link
US (1) US20200135445A1 (ja)
JP (1) JP7208891B2 (ja)
KR (1) KR20190142334A (ja)
CN (1) CN110506325A (ja)
WO (1) WO2018197988A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
CN111508820B (zh) * 2020-03-25 2021-07-16 长江存储科技有限责任公司 清洗方法
KR20230054388A (ko) * 2020-08-27 2023-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20230081862A1 (en) * 2021-09-10 2023-03-16 Tokyo Electron Limited Focus Ring Regeneration

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006837A (ja) 2002-04-23 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子
JP2009108402A (ja) 2007-07-31 2009-05-21 Asm Internatl Nv シクロペンタジエニル金属前駆物質を用いた異なる金属含有薄膜のイン・シトゥー堆積
JP2011520251A (ja) 2008-04-16 2011-07-14 エーエスエム アメリカ インコーポレイテッド アルミニウム炭化水素化合物を使用する金属炭化物膜の原子層堆積
JP2013131740A (ja) 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014204122A (ja) 2013-04-09 2014-10-27 アイメックＩｍｅｃ グラフェン系の電界効果トランジスタ
JP2013214732A5 (ja) 2013-03-05 2016-04-07
JP2017076788A (ja) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702430B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置の製造方法
JP2758847B2 (ja) * 1995-02-08 1998-05-28 日本電気株式会社 スピンオングラス膜の形成方法
JPH0964041A (ja) * 1995-08-30 1997-03-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005150416A (ja) * 2003-11-17 2005-06-09 Hitachi Ltd 半導体集積回路装置及びその製造方法
US20120235276A1 (en) * 2011-03-18 2012-09-20 Intermolecular, Inc. Electrode treatments for enhanced dram performance
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6559444B2 (ja) * 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9917209B2 (en) 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006837A (ja) 2002-04-23 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子
JP2009108402A (ja) 2007-07-31 2009-05-21 Asm Internatl Nv シクロペンタジエニル金属前駆物質を用いた異なる金属含有薄膜のイン・シトゥー堆積
JP2011520251A (ja) 2008-04-16 2011-07-14 エーエスエム アメリカ インコーポレイテッド アルミニウム炭化水素化合物を使用する金属炭化物膜の原子層堆積
JP2013131740A (ja) 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013214732A5 (ja) 2013-03-05 2016-04-07
JP2014204122A (ja) 2013-04-09 2014-10-27 アイメックＩｍｅｃ グラフェン系の電界効果トランジスタ
JP2017076788A (ja) 2015-10-12 2017-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017017320A5 (ja) 2016-06-29 2019-08-08
JP2017028289A5 (ja) 2016-07-22 2019-09-05 半導体装置

Also Published As

Publication number Publication date
US20200135445A1 (en) 2020-04-30
KR20190142334A (ko) 2019-12-26
JPWO2018197988A1 (ja) 2020-04-09
WO2018197988A1 (ja) 2018-11-01
CN110506325A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
JP7245371B2 (ja) 半導体装置
JP7051561B2 (ja) 半導体装置
JP7120837B2 (ja) 半導体装置、および半導体装置の作製方法
JP7208891B2 (ja) 半導体装置の作製方法
WO2019048984A1 (ja) 半導体装置、および半導体装置の作製方法
JP7351986B2 (ja) 半導体装置
JP2023086808A (ja) 半導体装置
JP7017428B2 (ja) 半導体装置
WO2019048983A1 (ja) 半導体装置、および半導体装置の作製方法
JP7086934B2 (ja) 半導体装置
WO2018167588A1 (ja) 半導体装置、および半導体装置の作製方法
JP6894726B2 (ja) 半導体装置、および半導体装置の作製方法
JP7198214B2 (ja) 半導体装置、および半導体装置の作製方法
WO2018163020A1 (ja) 導電体、導電体の作製方法、半導体装置、および半導体装置の作製方法
WO2018163012A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210416

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230106

R150 Certificate of patent or registration of utility model

Ref document number: 7208891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150