JP2004006837A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2004006837A
JP2004006837A JP2003117900A JP2003117900A JP2004006837A JP 2004006837 A JP2004006837 A JP 2004006837A JP 2003117900 A JP2003117900 A JP 2003117900A JP 2003117900 A JP2003117900 A JP 2003117900A JP 2004006837 A JP2004006837 A JP 2004006837A
Authority
JP
Japan
Prior art keywords
film
insulating film
wiring
opening
inorganic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003117900A
Other languages
English (en)
Other versions
JP3745343B2 (ja
Inventor
Shunpei Yamazaki
山崎 舜平
Tomohito Murakami
村上 智史
Shigeharu Monoe
物江 滋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003117900A priority Critical patent/JP3745343B2/ja
Publication of JP2004006837A publication Critical patent/JP2004006837A/ja
Application granted granted Critical
Publication of JP3745343B2 publication Critical patent/JP3745343B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】表示装置の動作性能の安定性の向上及び回路設計における設計マージンの拡大を達成させる。
【解決手段】半導体、該半導体に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第1無機絶縁膜、該第1無機絶縁膜の上に設けられたSOG膜、該SOG膜の上に設けられた第2無機絶縁膜及び該第2無機絶縁膜の上に設けられた配線を有する半導体素子であって、前記SOG膜に設けられた第1開口部の内壁面が前記第2無機絶縁膜に覆われると共に、前記第1開口部の内側に前記ゲート絶縁膜、前記第1無機絶縁膜及び前記第2無機絶縁膜を含む積層体に設けられた第2開口部を有し、前記第1開口部及び前記第2開口部を介して前記半導体と前記配線が接続されていることを特徴とする。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子(代表的にはトランジスタ)及びその作製方法に関するものであり、特に薄膜トランジスタをデバイスとして用いた表示装置の技術分野に属する。即ち、液晶表示装置もしくはエレクトロルミネセンス表示装置等に代表される表示装置に係る技術分野又はCMOSセンサ等に代表されるセンサに係る技術分野その他の半導体集積回路を搭載するあらゆる半導体装置に係る技術分野に属する。
【0002】
【従来の技術】
近年、ガラス基板上に薄膜トランジスタ(TFT)を集積化してなる液晶表示装置やエレクトロルミネセンス(Electro Luminescence)表示装置の開発が進んでいる。これらの表示装置は、いずれもガラス基板上に薄膜形成技術を用いて薄膜トランジスタを作り込み、その薄膜トランジスタで構成された様々な回路上に液晶素子やエレクトロルミネセンス(以下、単にELと略す。)素子を形成して表示装置として機能させることを特徴とした半導体装置の一つである。
【0003】
薄膜トランジスタで構成された回路は、少なからず凹凸を形成するため、その上に液晶素子やEL素子を形成するにあたって、平坦化膜としてスピンコーティング法により形成する無機絶縁膜や有機樹脂膜等を用いることが行われている(例えば、非特許文献1参照。)。
【0004】
【特許文献1】
特開平10−56182号公報
【特許文献2】
特開平10−68972号公報
【0005】
スピンコーティング法により形成される無機絶縁膜は、SOG(スピンオングラス)膜とも呼ばれる。表示装置の表示部に設けられた各画素は、その内側に画素電極を有し、この画素電極が、前掲の平坦化膜に設けられたコンタクトホールを介して薄膜トランジスタに接続された構成をなしている。
【0006】
しかしながら、SOG膜は、透水性及び保水性を有することも知られており、層間絶縁膜としての用途が限られていた。即ち、LSIの分野では段差部の穴埋め材として用いることはあっても、層間絶縁膜として用いることはない。これは層間絶縁膜として用いた場合に水分等を通してしまうため、その下に形成されたトランジスタの電気特性(特にリーク電流等)に悪影響を与えることが懸念されるためである。
【0007】
また、例えばSOG膜を他のプラズマCVD法により形成した絶縁膜等で挟んだ積層構造の層間絶縁膜としても、コンタクトホール(ヴィアとも呼ばれる。)の断面ではSOG膜が露出してしまい、そこが水分の供給源となって配線等を腐食する、いわゆるポイズンドヴィアの問題が起こる。
【0008】
【発明が解決しようとする課題】
本発明は、前掲の問題に鑑みてなされたものであり、半導体素子(代表的には薄膜トランジスタ)に起因する凹凸を平坦化する絶縁膜としてSOG膜を用いた表示装置の作製にあたって、SOG膜の透水性及び保水性の問題を解決する技術を提供し、表示装置の動作性能の安定性の向上を達成させることを課題とする。また、併せて表示装置の画質の向上を達成することを課題とする。
【0009】
【課題を解決するための手段】
本発明は、以下の手段により前掲の課題を解決することを特徴とするものである。即ち、半導体素子、特にトランジスタに起因する凹凸を平坦化する絶縁膜(以下、単に平坦化膜という。)としてSOG膜を用いた表示装置であって、前記半導体素子を覆って設けられた第1無機絶縁膜上に平坦化膜としてSOG膜を形成し、該平坦化膜に第1の開口を形成した後、該第1の開口を覆う第2無機絶縁膜を形成し、改めてフォトレジスト等を用いて第2無機絶縁膜に第2の開口を形成し、平坦化膜を挟んで存在する上部電極と下部電極とを電気的に接続することを特徴とする。さらに、これら第1無機絶縁膜もしくは第2無機絶縁膜として、窒化絶縁膜を用いることを特徴とする。
【0010】
なお、SOG膜としては、有機系SOG膜と無機系SOG膜があるが、本発明では脱ガスの少ない無機系SOG膜の方が好ましい。無機系SOG膜としては、スピンコーティング法により形成するSiOx膜、PSG(リンシリケートグラス)膜、BSG(ボロンシリケートグラス)膜もしくはBPSG(ボロンリンシリケートグラス)膜が好適である。また、具体的なSOG膜の代表的な例としては、東京応化工業株式会社のOCDシリーズが挙げられる。例えば、誘電率が2.5から3.0の範囲にあるSOG膜を用いてもよい。また、SOG膜は式1の構造を有するものであってもよい。勿論、その他の公知のSOG膜を用いても良い。また、薄膜形成材料を含有した溶液を形成した膜を用いてもよい。
【0011】
【式1】
Figure 2004006837
【0012】
本発明について、図1を用いて説明する。なお、ここでは平坦化膜としてSOG膜、具体的にはスピンコーティング法により形成するSiOx膜(代表的には二酸化シリコン膜)を用いた例を示す。図1(A)において、101は基板、102は下地膜、103はソース領域、104はドレイン領域、105はチャネル形成領域であり、これらは下地膜102上に設けられた半導体膜を用いて構成されている。また、106はゲート絶縁膜、107はゲート電極、108は第1パッシベーション膜である。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【0013】
次に、本発明の薄膜トランジスタは、無機絶縁膜(特に好ましくは窒化絶縁膜)である第1パッシベーション膜108上に平坦化膜109としてSOG膜を用いる点に第1の特徴がある。平坦化膜109の膜厚は、1〜4μm(好ましくは1.5〜3μm)の範囲で選択すれば良く、これらはSOG膜の形成材料となる溶液の粘土やスピンコーティング時に回転数等により自由に設定することができる。そして、平坦化膜109には第1開口部(直径φ1で表される。)110が設けられ、平坦化膜109の上面及び前記第1開口部110の内壁面を覆うように無機絶縁膜(特に好ましくは窒化絶縁膜)である第2パッシベーション膜111が設けられている点が第2の特徴と言える。
【0014】
さらに、第2パッシベーション膜111は、前記第1開口部110の底面において、第2開口部(直径φ2で表される。)112を有しており、この第2開口部112と同じ径で前記第1パッシベーション膜108及びゲート絶縁膜106にも開口部が形成されている点が第3の特徴である。即ち、第1開口部110の内側にゲート絶縁膜106、第1パッシベーション膜108及び第2パッシベーション膜111を含む積層体に設けられた第2開口部を有する点に特徴がある。また、ソース電極113は、第1開口部110及び第2開口部112を介してソース領域103に接続され、ドレイン電極114は同様にドレイン領域104に接続される。
【0015】
なお、第1パッシベーション膜108及び第2パッシベーション膜111としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、酸化シリコン膜上に第1パッシベーション膜108を設けた積層構造としても良い。また、直径φ1は、2〜10μm(好ましくは3〜5μm)とし、直径φ2は、1〜5μm(好ましくは2〜3μm)とすれば良い。但し、フォトリソグラフィ工程の精度によっても開口部の直径のデザインルールは変わるため、これらの数値範囲に限定する必要はない。即ち、いずれにしてもφ1<φ2の関係を満たせば良いのである。
【0016】
ここで点線で囲まれた領域115の部分についての拡大図を図1(B)に示す。図1(B)は、第1開口部110及び第2開口部112の一部を示している。このとき、図1(B)において、116で示される部分では、第1パッシベーション膜108と第2パッシベーション膜111が密着し、平坦化膜(SOG膜)109を封止した状態を構成している。このとき、密着した領域、即ち第1パッシベーション膜108と第2パッシベーション膜111が接する領域の長さは、0.3〜3μm(好ましくは1〜2μm)もあれば良いが、基本的には、第1開口部110の半径が第2開口部112の半径よりも0.3〜3μmだけ大きければ良い。
【0017】
本発明で用いるSOG膜は、薄膜形成材料を含有した溶液をスピンコーティング法により塗布形成した後、加熱(焼成処理ともいう。)して溶媒を揮発させることで薄膜形成材料を架橋させて(典型的にはシロキサン結合を形成させて)薄膜化する技術であるため、焼成温度が不十分であると膜中に有機物が残ってしまい、後に脱ガスの原因ともなる。特に、ガラス基板、さらにはプラスチックフィルム上に薄膜トランジスタを形成して表示装置を構成する場合には、焼成温度がガラス基板やプラスチックフィルムの耐熱性で決まるため、焼成温度を低くせざるを得ない場合が多い。
【0018】
しかしながら、本発明のように、密着性の良い無機絶縁膜同士(特に、バリア性の高い窒化シリコン膜もしくは窒化酸化シリコン膜が好適である。)でSOG膜を完全に封止しておくことは、薄膜トランジスタの上に形成する液晶素子やEL素子の劣化を防ぐという意味においても非常に重要である。また、前掲のSOG膜の透水性や保水性も問題とならないため、薄膜トランジスタの動作性能の安定性を向上させる意味でも非常に重要と言える。
【0019】
次に、図1に示した構造を有する薄膜トランジスタの作製方法について、図2を用いて説明する。まず、図2(A)について説明する。基板101上に、下地膜102を形成し、その上に島状にエッチング加工した半導体膜を形成する。そして、その上にゲート絶縁膜106を形成し、ゲート電極107を形成し、ゲート電極107をマスクに用いて自己整合的にソース領域103及びドレイン領域104を形成する。このとき、同時にチャネル形成領域105が画定する。ソース領域103及びドレイン領域104を形成したら、加熱処理によりソース領域103及びドレイン領域104を活性化し、さらに第1パッシベーション膜108を形成した後、加熱処理により水素化処理を行う。ここまでの作製方法は公知の技術を用いて行えば良く、薄膜トランジスタを構成する材料としては、公知のあらゆる材料を用いることができる。
【0020】
次に、平坦化膜109として、SOG膜を形成する。本実施の形態では、図4(A)もしくは図4(B)に示すプロセスチャートに沿って形成するが、ここで示した条件は一般的な条件であり、これに限定されるものではない。通常は、いきなり高温で焼成すると膜にクラックが入る恐れがあるため、図4(B)のように焼成工程の前にプリベークを設けると良い。回転数その他の条件は、必要な膜厚を勘案して設定すれば良い。なお、焼成工程においては、SOG膜中への水分や酸素の吸着もしくは吸収を防ぐため、不活性雰囲気(窒素雰囲気もしくは希ガス雰囲気)で加熱することが望ましい。好ましくはプリベーク工程においても同様の配慮があると良い。
【0021】
次に、図2(B)について説明する。平坦化膜109を形成したら、パターニングを行って平坦化膜109をエッチングし、第1開口部110を形成する。エッチング手段としては、プラズマダメージの問題がないウェットエッチング法が望ましいが、ドライエッチング法を用いても良い。このとき、第1開口部110の直径はφ1とする。
【0022】
次に、図2(C)について説明する。第1開口部110を形成したら、平坦化膜109の上面及び第1開口部110の内壁面を覆うように第2パッシベーション膜111を形成する。第2パッシベーション膜111は、第1パッシベーション膜108と同一の材料としても良い。第2パッシベーション膜111の形成は、プラズマCVD法でもスパッタ法でも良い。そして、第2パッシベーション膜111を形成したら、フォトレジスト201を形成する。このフォトレジスト201は、第2パッシベーション膜111に対して第2開口部112を形成するためのマスクである。
【0023】
次に、図2(D)について説明する。フォトレジスト201を形成したら、エッチング処理を行って第2パッシベーション膜111、第1パッシベーション膜108及びゲート絶縁膜106を順次エッチングし、第2開口部112を形成する。このとき、エッチング処理は、ドライエッチング処理でもウェットエッチング処理でも良いが、第2開口部112の形状を良好なものとするためには、ドライエッチング処理が好ましい。本発明では、平坦化膜109が第1パッシベーション膜108及び第2パッシベーション膜111によって封止されているため、どのようなエッチング手段を用いても後の工程に悪影響を与えることはない。このように、平坦化膜に設けられた開口部の内壁面を窒化シリコン膜等の窒化絶縁膜で保護しながら、その開口部の底面にさらに径の小さな開口部を設ける点が本発明の特徴の一つと言える。
【0024】
また、ドライエッチング処理により第2開口部112を形成する際、ゲート絶縁膜106及び第1パッシベーション膜108をエッチングすることになるが、このエッチングは無機絶縁膜の組み合わせによって生産性を高めることが可能である。即ち、第1パッシベーション膜108として窒化シリコン膜を用い、ゲート絶縁膜106として酸化窒化シリコン膜を用いれば、第1パッシベーション膜108のエッチングの際にはゲート絶縁膜106をエッチングストッパーとして機能させ、ゲート絶縁膜106のエッチングの際にはソース領域(シリコン膜)103をエッチングストッパーとして機能させることができる。
【0025】
例えば、ゲート絶縁膜106に酸化窒化シリコン膜、第1パッシベーション膜108に窒化シリコン膜を用いた場合を考える。第1パッシベーション膜108として機能する窒化シリコン膜は、四フッ化炭素(CF)ガス、ヘリウム(He)ガス及び酸素(O)ガスを用いてエッチングできるが、これらのガスはシリコン膜もエッチングしてしまう。しかしながら、下地のゲート絶縁膜106として機能する酸化窒化シリコン膜がエッチングストッパーとして働くため、ソース領域103として機能するシリコン膜を消失させてしまうことはない。また、ゲート絶縁膜(ここでは酸化窒化シリコン膜)106は、三フッ化炭化水素(CHF)ガスを用いることでエッチングでき、かつ、シリコン膜を殆どエッチングしないので、ソース領域103をエッチングストッパーとして機能させることが可能となる。
【0026】
次に、図2(E)について説明する。第2開口部112を形成したら、その上に金属膜を形成し、エッチングによりパターン化してソース電極113及びドレイン電極114を形成する。これら電極を形成するために、チタン膜、窒化チタン膜、タングステン膜(合金を含む。)、アルミニウム膜(合金を含む。)もしくはこれらの積層膜を用いれば良い。
【0027】
以上のようにして、図1(A)、(B)で説明した構造の薄膜トランジスタを得ることができる。こうして得た薄膜トランジスタは、層間絶縁膜としてSOG膜を有すると共に、当該SOG膜が平坦化膜としても機能する。また、このSOG膜が窒化絶縁膜(代表的には、窒化シリコン膜もしくは窒化酸化シリコン膜)に封止されているため、脱ガスによる問題も生じない。
【0028】
以上のように、薄膜トランジスタを用いた表示装置を作製するにあたって、平坦化膜としてスピンコーティング法により形成する無機絶縁膜(SOG膜)を用い、かつ、図1に示すコンタクト構造とすることにより、SOG膜の透水性及び保水性の問題を解決し、表示装置の動作性能の安定性の向上を達成させることができる。
【0029】
【発明の実施の形態】
〔実施の形態1〕
本実施の形態では、図1において、第1開口部110の形成位置を異なるものとした例について図3を用いて説明する。なお、図3(A)、(B)は、共に第2開口部まで形成した時点における断面構造を表している。また、必要に応じて図1で用いた符号を参考にする。
【0030】
図3(A)において、301は直径φ1の第1開口部であり、302は直径φ2の第2開口部である。図3(A)の特徴は、第1開口部301が、ソース領域103の端部からはみ出して設けられている点にある。SOG膜109は、第1パッシベーション膜108がエッチングストッパーとなってエッチングの進行が止まるため、本実施の形態の如き位置に形成することが可能である。また、図3(B)において、303は直径φ3の第1開口部であり、304は直径φ2の第2開口部である。図3(B)の特徴も、第1開口部303が、ソース領域103の側端部からはみ出して設けられている点にある。この場合もまたSOG膜109は、第1パッシベーション膜108がエッチングストッパーとなってエッチングの進行が止まる。
【0031】
以上のように、平坦化膜として用いるSOG膜の下にエッチングストッパーとなり得る無機絶縁膜が存在するため、第1開口部の直径を大きくとっても何ら問題はなく、コンタクトホールを形成する際の設計マージンを広くとることができるという意味で非常に有用である。
【0032】
〔実施の形態2〕
本実施の形態では、本発明をEL表示装置等の発光装置に適用した例について説明する。図5において、図5(A)は、発光装置の一画素における上面図(ただし、画素電極を形成したところまで。)であり、図5(B)はその回路図であり、図5(C)、(D)はそれぞれA−A’もしくはB−B’における断面図に相当する図面である。
【0033】
図5(A)、(B)に示すように、発光装置の表示部は、ゲート配線551、データ配線552及び電源配線(定電圧もしくは定電流を供給する配線)553で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するTFT(以下、スイッチング用TFTという。)554、EL素子を発光させるための電流もしくは電圧を供給する手段として機能するTFT(以下、駆動用TFTという。)555、容量部556及びEL素子557が設けられている。EL素子557は、ここでは図示されていなが、画素電極558の上方に発光層を設けることにより形成することができる。
【0034】
なお、本実施の形態において、スイッチング用TFT554として、マルチゲート構造のnチャネル型TFTを用い、駆動用TFT555として、pチャネル型TFTを用いているが、発光装置の画素構成はこれに限定する必要はなく、公知のどのような構成に対しても本発明を適用できる。
【0035】
図5(C)の断面図には、nチャネル型TFT554及び容量部556が現れる。501は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板(プラスチックフィルムを含む。)を用いることができる。また、502は窒化酸化シリコン膜、503は酸化窒化シリコン膜であり、積層して下地膜として機能させる。勿論、これらの材料に限定する必要はない。さらに、酸化窒化シリコン膜503の上には、nチャネル型TFT554の活性層が設けられ、該活性層は、ソース領域504、ドレイン領域505、LDD領域506a〜506d及びチャネル形成領域507a、507bを有し、ソース領域504とドレイン領域505の間に、二つのチャネル形成領域及び四つのLDD領域を有している。
【0036】
また、nチャネル型TFT554の活性層は、ゲート絶縁膜508に覆われ、その上にゲート電極509a、509b及びゲート電極510a、510bが設けられている。ゲート絶縁膜508は、本実施の形態では酸化窒化シリコン膜を用いるが、比誘電率の高い窒化アルミニウム膜等の前掲の窒化絶縁膜を用いると、素子の占有面積を小さくできるため、集積度の向上に有効である。
【0037】
また、ゲート電極509a及び510aとしては、窒化タンタル膜を用い、ゲート電極509b及び510bとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図5(B)に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開2001−313397号公報を参照すれば良い。
【0038】
また、ゲート電極を覆う第1パッシベーション膜511として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上にSOG膜512が設けられる。さらに、SOG膜511には第1開口部(図1参照)を覆うように第2パッシベーション膜513が設けられ、第1開口部の底面において第2開口部(図1参照)が設けられる。本実施の形態では、第2パッシベーション膜513として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【0039】
また、データ配線552は、第1開口部を介してソース領域504に接続され、接続配線515は、第2開口部を介してドレイン領域505に接続される。接続配線515は、駆動用TFT554のゲートに接続される配線である。これらデータ配線552及び接続配線515は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【0040】
また、516は駆動用TFT555のソース領域であり、電源配線553が接続される。この接続に係るコンタクト部は、本発明の実施により第1開口部及び第2開口部が形成されている。さらに電源配線553は、駆動用TFT555のゲート配線517に第1パッシベーション膜511及び第2パッシベーション膜513を介して対向すると共に保持容量556aを形成している。さらに、ゲート配線517は、半導体膜518にゲート絶縁膜508を介して対向すると共に保持容量556bを形成している。この半導体膜518は、電源配線553が半導体膜519に接続されているため、そこから電荷を供給されて電極として機能する。このように、容量部556は、保持容量556a及び556bを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量556aは、誘電体として比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。また、保持容量556aの誘電体は、第1パッシベーション膜511及び第2パッシベーション膜513の積層構造からなるため、ピンホールの発生確率が極めて低く、信頼性の高い容量を形成することができる。
【0041】
本発明を実施する場合、従来に比べて第2開口部を形成するためにフォトリソグラフィ工程で使用するマスク数が増加するが、そのマスク数の増加を逆に利用することにより、本実施の形態に示すように、新たに保持容量を形成することが可能となる。この点も本発明の大きな特徴の一つである。この本発明の特徴は、マスク増加のデメリットを補って余りあるものであり、結果的に産業の発達に大きく寄与するものである。例えば、高精細な画像表示を得るためには、表示部において各画素の面積に対する保持容量の相対的な占有面積を減らし開口率を向上させることが必要であるが、そのためには保持容量の増加は極めて有用である。
【0042】
また、図5(D)において、520は駆動用TFT555のドレイン領域であり、ドレイン配線521に接続される。そして、ドレイン配線521は、画素電極558に接続されて画素を構成する。本実施の形態では、画素電極558として可視光に対して透明な酸化物導電膜(代表的には、ITO膜)を用いるが、これに限定されない。
【0043】
以上の画素構成を有する発光装置において、実際にEL素子まで形成した例を図6に示す。図6(A)は、図5(D)に示した断面に相当する図面であり、画素電極558上に、EL素子557を形成した状態を示している。なお、図6(A)の構造とした場合、画素電極558はEL素子557の陽極に相当する。また、本明細書において、EL素子とは、陰極及び陽極の間にEL層を設け、該EL層に電圧を印加するもしくは電流を注入することにより発光させる素子を指す。
【0044】
この画素電極558の端部は、感光性有機樹脂膜561で覆われ、該感光性有機樹脂膜561は各画素を縁取るように格子状に設けられるか、又は行単位もしくは列単位でストライプ状に設けられる。いずれにしても、コンタクトホール上に形成することにより凹部を効率良く埋めることができ、全体の平坦化を兼ねることもできる。感光性有機樹脂膜561は、ポジ型であってもネガ型であっても良い。また、公知のレジスト材料(クロモフォアを含む高分子材料)を用いることも可能である。
【0045】
また、感光性有機樹脂膜561の表面は、第3パッシベーション膜562としての窒化絶縁膜で覆われており、これにより感光性有機樹脂膜561からの脱ガスを抑制することができる。また、画素電極558上において、第3パッシベーション膜562はエッチングされて開口部が設けられており、該開口部において、EL層563と画素電極561が接する。EL層563は、発光層、電荷注入層もしくは電荷輸送層といった薄膜を積層して構成することが一般的であるが、発光が確認されているあらゆる構造及び材料を用いることができる。例えば、電子輸送層もしくはホールブロッキング層としてシリコンを含む有機系材料であるSAlq(Alqの3つの配位子の1つをトリフェニルシラノール構造で置換したもの)を用いることも可能である。
【0046】
勿論、有機薄膜のみで構成する必要はなく、有機薄膜と無機薄膜を積層した構造としても良いし、高分子薄膜であっても低分子薄膜であっても良い。また、成膜方法は、高分子薄膜を用いるか低分子薄膜を用いるかによって異なるが、公知の方法で成膜すれば良い。
【0047】
また、EL層563の上には、陰極564が設けられ、さらにその上には最終的に第4パッシベーション膜565としての窒化絶縁膜が設けられている。陰極564は、周期表の1族もしくは2族に属する元素を含む金属薄膜を用いれば良いが、アルミニウムに0.2〜1.5wt%(好ましくは0.5〜1.0wt%)のリチウムを添加した金属膜が電荷注入性その他の点で好適である。なお、リチウムは拡散することによってTFTの動作に害を及ぼすことが懸念されるが、本実施の形態は、第1パッシベーション511、第2パッシベーション膜513及び第3パッシベーション膜562で完全に保護されているため、リチウムの拡散は気にする必要がない。
【0048】
ここで高周波放電によるスパッタ法で形成した窒化シリコン膜のリチウムに対するブロッキング効果を示すデータを図7に示す。図7(A)は、高周波放電によるスパッタ法で形成した窒化シリコン膜(RF−SP SiNと表記)を誘電体としたMOS構造のC−V特性である。なお、「Li−dip」とは、窒化シリコン膜上にリチウムを含む溶液をスピンコートしたという意味であり、試験のため、意図的にリチウムで汚染させたことを意味する。また、図7(B)は、比較のためプラズマCVD法で形成した窒化シリコン膜(CVD SiNと表記)を誘電体としたMOS構造のC−V特性である。なお、図7(B)のデータは、金属電極としてアルミニウムにリチウムを添加した合金膜を用いている。これらに通常のBT試験を施した(具体的には、1.7MVの電圧印加に加えて±150℃で1時間の加熱処理を行った。)結果、図7(A)に示すように、高周波放電によるスパッタ法で形成した窒化シリコン膜は殆どC−V特性に変化が見られなかったのに比べ、プラズマCVD法で形成した窒化シリコン膜はC−V特性に大きな変化が見られ、リチウムによる汚染が確認された。これらのデータは、高周波放電によるスパッタ法で形成した窒化シリコン膜がリチウム拡散に対して非常に有効なブロッキング効果を有していることを示唆している。
【0049】
さらに、第2パッシベーション膜513もしくは第3パッシベーション膜562として窒化絶縁膜を用いることによって放熱効果を期待することができる。例えば、酸化シリコン膜の熱伝導率を1とすれば、窒化シリコン膜では約5、窒化アルミニウム膜では約35〜130というように非常に高い熱伝導率を有するため、EL素子が発熱した場合においても効果的に放熱が行われ、自己発熱によるEL層563の劣化を抑制することが可能である。
【0050】
なお、第3パッシベーション膜562及び第4パッシベーション膜565としては、第1パッシベーション膜511や第2パッシベーション膜513で用いた窒化絶縁膜と同じ材料を用いることが可能である。
【0051】
図6(A)に示した構造とした場合、EL素子から発した光は、画素電極558を透過して基板501側から出射される。このとき、SOG膜512は透光性であるため、EL素子からの発光を問題なく透過することができる。
【0052】
次に、図6(B)は、画素電極558の代わりに反射性を有する金属膜571とした例であり、反射性を有する金属膜571としては、陽極として機能させるために白金(Pt)や金(Au)といった仕事関数の高い金属膜を用いる。また、これらの金属は、高価であるため、アルミニウム膜やタングステン膜といった適当な金属膜上に積層し、少なくとも最表面に白金もしくは金が露出するような画素電極としても良い。572はEL層であり、図6(A)の場合と同様に、発光が確認されているあらゆる構造及び材料を用いることができる。また、573は膜厚の薄い(好ましくは10〜50nm)金属膜であり、陰極として機能させるために周期表の1族もしくは2族に属する元素を含む金属膜を用いる。さらに、金属膜573に積層して酸化物導電膜(代表的にはITO膜)574を設け、その上に第4パッシベーション膜575を設ける。
【0053】
図6(B)に示した構造とした場合、EL素子から発した光は、画素電極571で反射され、金属膜573及び酸化物導電膜574等を透過して基板出射される。このとき、画素電極571の下方は光が透過することもないため、メモリ素子や抵抗素子等を設けても良いし、感光性有機樹脂膜561が着色されていても構わない。そのため、設計の自由度が高く、また製造工程を簡略化することもできるため、全体として製造コストの低減に寄与する構造と言える。
【0054】
〔実施の形態3〕
本実施の形態では、実施の形態2に示した発光装置において、ドレイン配線521と画素電極558との接続構造を変形した例を示す。なお、基本的な構造は図5(C)と変わらないので、本実施の形態では必要箇所のみ符号を付して説明する。
【0055】
図8(A)は、酸化物導電膜を用いて画素電極801を形成した後、ドレイン配線802を形成しており、画素電極801の端部を覆うようにドレイン配線802が接触した構造となっている。この構造を形成する場合、第2開口部803を形成してから画素電極801を形成しても良いし、画素電極801を形成してから第2開口部803を形成しても良い。いずれにしても、常にSOG膜512は第1パッシベーション膜511及び第2パッシベーション膜513によって封止されているため、EL素子の特性や薄膜トランジスタの電気特性に悪影響を与えることがない。
【0056】
次に、図8(B)は、第1パッシベーション膜511の上に無機絶縁膜でなる層間絶縁膜804を設け、その上にドレイン配線805を設けている。それと同時に、接続配線806を形成する。接続配線806は、下層の容量配線517に接続されている。これらドレイン配線805及び接続配線806は、第1開口部808を有したSOG膜807に覆われ、かつ、該第1開口部808は、窒化絶縁膜でなる第2パッシベーション膜809に覆われている。第2パッシベーション膜809は、第1開口部808の底面において第2開口部810を有し、第1開口部808及び第2開口部810を介して酸化物導電膜でなる画素電極811とドレイン配線805が接続される。
【0057】
このとき、接続配線806上には、接続配線806、第2パッシベーション膜809及び画素電極811で構成される保持容量812が形成される。図8(B)の構造とした場合、誘電体として比誘電率が高い第2パッシベーション膜809のみを用いることになるため、容量値の大きい保持容量を形成することが可能である。勿論、画素電極811と容量配線517を一対の電極として保持容量を形成することも可能であるが、その場合は、誘電体として第2パッシベーション膜809、層間絶縁膜804及び第1パッシベーション膜511を用いることになるので容量値は図8(B)の構造よりも劣ってしまうことになる。
【0058】
次に、図8(C)は、図8(B)において、ドレイン配線805及び接続配線806を形成した後に別のパッシベーション膜として窒化絶縁膜813を設けた例である。こうした場合、保持容量814は、接続配線806、窒化絶縁膜813、第2パッシベーション膜809及び画素電極811で構成されることになる。この場合、図8(B)に比べて膜厚が厚くなった分、若干容量値は劣るが、誘電体を積層にすることでピンホールの問題等を低減することができ、保持容量としての信頼性を高まる。
【0059】
以上のように、本発明は、実施の形態2に示される構造に限定されるものではなく、平坦化膜としてSOG膜を用いるトランジスタ構造のすべてに適用可能である。なお、本実施の形態に示す構造において、第2パッシベーション809や窒化絶縁膜813には、前掲の実施の形態1や実施の形態2で説明した窒化絶縁膜を用いることができる。
【0060】
〔実施の形態4〕
本実施の形態では、実施の形態1〜3において、薄膜トランジスタとしてボトムゲート型の薄膜トランジスタ(具体的には、逆スタガ型TFT)を用いた例を示す。即ち、実施の形態2もしくは3において、スイッチング用TFT及び駆動用TFTとして、逆スタガ型TFTを用いても本発明を実施することができる。
【0061】
本実施の形態について、図9を用いて説明する。図9(A)において、901は基板、902はゲート電極、903はゲート絶縁膜、904はソース領域、905はドレイン領域、906a、906bはLDD領域、907はチャネル形成領域であり、これらはゲート電極902を覆って設けられたゲート絶縁膜903上に設けられた半導体膜を用いて構成されている。また、908、909は無機絶縁膜であり、本実施の形態では、908は酸化シリコン膜であり、909は窒化シリコン膜である。909は第1パッシベーション膜として機能し、908は下層になる半導体層と窒化シリコンからなる第1パッシベーション膜909との間のバッファ層として機能する。ここまでは、公知の薄膜トランジスタの構造であり、各部分の材料については公知のあらゆる材料を用いることができる。
【0062】
次に、第1パッシベーション膜909上には、平坦化膜910としてSOG膜が設けられ、SOG膜910には第1開口部(直径φ1で表される。)911が設けられている。さらに、SOG膜910の上面及び前記第1開口部911の内壁面を覆うように無機絶縁膜からなる第2パッシベーション膜912が設けられ、該第2パッシベーション膜912には前記第1開口部911の底面において、第2開口部(直径φ2で表される。)913が設けられている。また、914はソース電極、915はドレイン電極である。
【0063】
本実施の形態においても、実施の形態1と同様に、第1パッシベーション膜909及び第2パッシベーション膜912としては、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜を用いることができる。また、これらの膜を少なくとも一部に含む積層膜とすることも可能である。また、直径φ1は、2〜10μm(好ましくは3〜5μm)とし、直径φ2は、1〜5μm(好ましくは2〜3μm)とすれば良く、φ1<φ2の関係を満たせば良い。
【0064】
以上のように、本発明を実施するにあたって薄膜トランジスタの構造をトップゲート型のみもしくはボトムゲート型のみに限定する必要はなく、あらゆる構造の薄膜トランジスタに適用することができる。さらに、薄膜トランジスタに限らず、シリコンウェルを用いて形成されたMOS構造のトランジスタに適用しても良い。
【0065】
〔実施の形態5〕
本実施の形態では、本発明を液晶表示装置に適用した例について説明する。図10において、図10(A)は、液晶表示装置の一画素における上面図(ただし、画素電極を形成したところまで。)であり、図10(B)はその回路図であり、図10(C)、(D)はそれぞれA−A’もしくはB−B’における断面図に相当する図面である。
【0066】
図10(A)、(B)に示すように、液晶表示装置の表示部は、ゲート配線751、データ配線752で囲まれた複数の画素をマトリクス配置で有し、各画素にはスイッチング素子として機能するTFT(以下、スイッチング用TFTという。)753、容量部754及び液晶素子755が設けられている。図10(B)に示す回路図では、容量部754及び液晶素子755の双方が定電位線756に接続されているが、同一電位に保持する必要はなく、一方がコモン電位で他方がグラウンド電位(接地電位)であっても良い。また、ここでは図示されていなが、画素電極757の上方に液晶層を設けることにより形成することができる。なお、本実施の形態において、スイッチング用TFT753として、マルチゲート構造のnチャネル型TFTを用いているが、pチャネル型TFTを用いても良い。また、スイッチング用TFTのレイアウトは、実施者が適宜設定すれば良い。
【0067】
図10(C)の断面図には、スイッチング用TFT753及び容量部754が示されている。701は基板であり、ガラス基板、セラミック基板、石英基板、シリコン基板もしくはプラスチック基板(プラスチックフィルムを含む。)を用いることができる。また、702は窒化酸化シリコン膜、703は酸化窒化シリコン膜であり、積層して下地膜として機能させる。勿論、これらの材料に限定する必要はない。さらに、酸化窒化シリコン膜703の上には、スイッチング用TFT753の活性層が設けられ、該活性層は、ソース領域704、ドレイン領域705、LDD領域706a〜706d及びチャネル形成領域707a、707bを有し、ソース領域704とドレイン領域705の間に、二つのチャネル形成領域及び四つのLDD領域を有している。
【0068】
また、スイッチング用TFT753の活性層は、ゲート絶縁膜708に覆われ、その上にゲート電極709a、709b及びゲート電極710a、710bが設けられている。ゲート絶縁膜708は、本実施の形態では酸化窒化シリコン膜を用いる。また、ゲート電極709a及び710aとしては、窒化タンタル膜を用い、ゲート電極709b及び710bとしては、タングステン膜を用いる。これらの金属膜は相互に選択比が高いため、エッチング条件を選択することにより図10(B)に示すような構造とすることが可能である。このエッチング条件については、本出願人による特開2001−313397号公報を参照すれば良い。
【0069】
また、ゲート電極を覆う第1パッシベーション膜711として窒化シリコン膜もしくは窒化酸化シリコン膜が設けられ、その上にSOG膜712が設けられる。さらに、SOG膜711には第1開口部(図1参照)を覆うように第2パッシベーション膜713が設けられ、第1開口部の底面において第2開口部(図1参照)が設けられる。本実施の形態では、第2パッシベーション膜713として窒化シリコン膜もしくは窒化酸化シリコン膜を用いる。勿論、窒化アルミニウム膜や窒化酸化アルミニウム膜等の他の窒化絶縁膜を用いることも可能である。
【0070】
また、データ配線752は、第1開口部を介してソース領域704に接続され、ドレイン配線715は、第2開口部を介してドレイン領域705に接続される。ドレイン配線715は、容量部において保持容量を構成する電極として用いられると共に、画素電極757と電気的に接続される。なお、本実施の形態では、画素電極757として可視光に対して透明な酸化物導電膜(代表的には、ITO膜)を用いるが、これに限定されない。また、これらデータ配線752及びドレイン配線715は、アルミニウムや銅といった低抵抗な金属を主成分とする配線を他の金属膜で挟んだ構造やこれらの金属の合金膜を用いれば良い。
【0071】
ドレイン配線715は、ゲート電極と同時に形成された(即ち、ゲート電極と同一面に形成された)容量配線716に第1パッシベーション膜711及び第2パッシベーション膜713を介して対向すると共に保持容量754aを形成している。さらに、容量配線716は、半導体膜717にゲート絶縁膜708を介して対向すると共に保持容量754bを形成している。この半導体膜717は、ドレイン領域705と電気的に接続されているため、容量配線716に定電圧を印加することにより電極として機能する。このように、容量部754は、保持容量754a及び754bを並列に接続した構成となるため、非常に小さな面積で大容量を得られる。さらに、特に保持容量754aは、誘電体として、比誘電率の高い窒化シリコン膜を用いているため、大きな容量を確保できる。
【0072】
以上の画素構成を有する液晶表示装置において、実際に液晶素子まで形成した例を図11に示す。図11(A)は、図10(C)に示した断面に相当する図面であり、画素電極757上に、液晶素子755を形成した状態を示している。ドレイン配線715上には有機樹脂からなるスペーサ721が設けられ、その上から配向膜722が設けられている。スペーサ721及び配向膜722の形成順序は逆でも良い。さらに、別の基板(対向基板)723上に金属膜でなる遮光膜724、酸化物導電膜からなる対向電極725及び配向膜726を設けて、シール材(図示せず)を用いて配向膜722と配向膜726が向かい合うように貼り合わせる。さらに、シール材に設けられた液晶注入口から液晶727を注入し、液晶注入口を封止して液晶表示装置が完成する。なお、スペーサ721の形成以降の工程は、一般的な液晶のセル組み工程を適用すれば良いので、特に詳細な説明は行わない。
【0073】
図11(A)に示した構造とした場合、光は、対向基板723側から入射し、液晶727で変調されて、基板701側から出射する。このとき、透過光は、平坦化膜に用いたSOG膜712を透過することになるが、SOG膜712は可視光に対して透明であるため、問題なく光を透過することができる。
【0074】
次に、図11(B)は、画素電極757の代わりに反射性を有する金属膜からなるドレイン配線731をそのまま利用した例であり、反射性を有する金属膜としては、アルミニウム膜(アルミニウム合金膜を含む。)もしくは少なくとも表面に銀薄膜を有した導電膜を用いることができる。その他の図11(A)と同一の符号を付してある部分は、説明を省略する。図11(B)に示した構造とした場合、光は、対向基板723側から入射し、液晶727で変調されて、再び対向基板723側から出射する。このとき、ドレイン配線731の下方は光が透過することもないため、メモリ素子や抵抗素子等を設けても良い。そのため、設計の自由度が高く、また製造工程を簡略化することもできるため、全体として製造コストの低減に寄与する構造と言える。
【0075】
〔実施の形態6〕
本実施の形態では、図5に示した発光装置の全体の構成について、図12を用いて説明する。図12は、薄膜トランジスタが形成された素子基板をシーリング材によって封止することによって形成された発光装置の上面図であり、図12(B)は、図12(A)のB−B’における断面図、図12(C)は、図12(A)のA−A’における断面図である。
【0076】
基板401上には、画素部(表示部)402、該画素部402を囲むように設けられたデータ線駆動回路403、ゲート線駆動回路404a、404b及び保護回路405が配置され、これらを囲むようにしてシール材406が設けられている。画素部402の構造については、図6及びその説明を参照すれば良い。シーリング材406としては、ガラス材、金属材(代表的にはステンレス材)、セラミックス材、プラスチック材(プラスチックフィルムも含む)を用いることができるが、図6に示したように絶縁膜のみで封止することも可能である。また、EL素子からの光の放射方向によっては、透光性材料を用いる必要がある。
【0077】
このシール材406は、データ線駆動回路403、ゲート線駆動回路404a、404b及び保護回路405の一部に重畳させて設けても良い。そして、該シール材406を用いてシーリング材407が設けられ、基板401、シール材406及びシーリング材407によって密閉空間408が形成される。シーリング材407には予め凹部の中に吸湿剤(酸化バリウムもしくは酸化カルシウム等)409が設けられ、上記密閉空間408の内部において、水分や酸素等を吸着して清浄な雰囲気に保ち、EL層の劣化を抑制する役割を果たす。この凹部は目の細かいメッシュ状のカバー材410で覆われており、該カバー材410は、空気や水分は通し、吸湿剤409は通さない。なお、密閉空間408は、窒素もしくはアルゴン等の希ガスで充填しておけばよく、不活性であれば樹脂もしくは液体で充填することも可能である。
【0078】
また、基板401上には、データ線駆動回路403及びゲート線駆動回路404a、404bに信号を伝達するための入力端子部411が設けられ、該入力端子部411へはFPC(フレキシブルプリントサーキット)412を介してビデオ信号等のデータ信号が伝達される。入力端子部411の断面は、図12(B)の通りであり、ゲート配線もしくはデータ配線と同時に形成された配線413の上に酸化物導電膜414を積層した構造の入力配線とFPC412側に設けられた配線415とを、導電体416を分散させた樹脂417を用いて電気的に接続してある。なお、導電体416としては、球状の高分子化合物に金もしくは銀といったメッキ処理を施したものを用いれば良い。
【0079】
また、図12(C)において、点線で囲まれた領域418の拡大図を図12(D)に示す。保護回路405は、薄膜トランジスタ419やコンデンサ420を組み合わせて構成すれば良く、公知の如何なる構成を用いても良い。本発明は、コンタクトホールの改善と同時に、フォトリソ工程を増加させることなく容量形成が可能である点を特徴としており、本実施の形態では、その特徴を活かしてコンデンサ420を形成しているのである。なお、薄膜トランジスタ419及びコンデンサ420の構造については、図6及びその説明を参照すれば十分に理解できるので、ここでの説明は省略する。
【0080】
本実施の形態において、保護回路405は入力端子部411とデータ線駆動回路403との間に設けられ、両者の間に突発的なパルス信号等の静電気が入った際に、該パルス信号を外部へ逃がす役割を果たす。その際、まず瞬間的に入る高電圧の信号をコンデンサ420によって鈍らせ、その他の高電圧を薄膜トランジスタや薄膜ダイオードを用いて構成した回路によって外部へと逃がすことができる。勿論、保護回路は、他の場所、例えば画素部402とデータ線駆動回路403との間や画素部402とゲート線駆動回路404a、404bの間などに設けても構わない。
【0081】
以上のように、本実施の形態では、本発明を実施するにあたって、入力端子部に設けられた静電気対策等の保護回路に用いられるコンデンサを同時形成する例を示しており、他の実施の形態1〜5のいずれの構成とも組み合わせて実施することが可能である。
【0082】
〔実施の形態7〕
本発明の表示装置を表示部に用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図13に示す。
【0083】
図13(A)はテレビであり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明は表示部2003に適用することができる。なお、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
【0084】
図13(B)はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明は、表示部2102に適用することができる。
【0085】
図13(C)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明は、表示部2203に適用することができる。
【0086】
図13(D)はモバイルコンピュータであり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明は、表示部2302に適用することができる。
【0087】
図13(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明は表示部A、B2403、2404に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【0088】
図13(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体2501、表示部2502、アーム部2503を含む。本発明は、表示部2502に適用することができる。
【0089】
図13(G)はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明は、表示部2602に適用することができる。
【0090】
図13(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明は、表示部2703に適用することができる。なお、表示部2703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【0091】
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。本発明により表示装置の動作性能の安定性を向上させ、かつ、回路設計における設計マージンの拡大を達成させることができるため、コストの低い表示装置を提供することができ、電子機器の部品コストを低減することができる。なお、本実施の形態の電子機器には、実施の形態1〜6に示したいずれの構成を有した表示装置を用いても良い。
【0092】
〔実施の形態8〕
本実施の形態では、実施の形態2に示した発光装置とは異なる素子構造の発光装置(特に図6(B)の上面放射型に類似)の例について説明する。なお、基本的な構造は、図5及び図6に示した構造と同じであるため、ここでの詳細な説明は省略し、必要に応じて符号を参照する。
【0093】
図14(A)に示した発光装置において、電源配線553、ドレイン配線521及びデータ配線551のそれぞれは、積層構造の金属膜からなる。このとき、ドレイン配線521の構造に特徴がある。その点について、図15に示す拡大図(図14(A)の1400の点線で囲まれた部分の拡大図)を用いて説明する。
【0094】
図15において、512は平坦化膜として用いたSOG膜、513はその上の第2パッシベーション膜である。ドレイン配線521は、実際には第1配線1401、第2配線1402及び第3配線1403の三層構造となっている。第1配線1401としては、ドレイン領域(シリコン膜)とのオーミック接触が可能な材料が好ましく、具体的にはチタンが望ましい。膜厚は、10〜100nmとすれば良い。第2配線1402としては、第3配線1403との選択比を確保でき、かつ、薄膜において仕事関数のなるべく高い材料が好ましく、具体的には、TiN、Pt、Cr、W、Ni、ZnもしくはSn等が挙げられる。膜厚は、10〜100nmとすれば良い。また、第3配線1403としては、低抵抗な材料であることが好ましく、アルミニウムもしくは銅を主成分とする金属もしくは合金が望ましい。膜厚は、0.5〜1.5μmとすれば良い。
【0095】
本実施の形態において、第1配線1401はチタン膜であり、第2配線1402は窒化チタン膜もしくは窒化タングステン膜であり、第3配線1403はアルミニウム膜(アルミニウム合金膜もしくはアルミニウム膜に不純物を添加した膜を含む。)である。なお、第3配線1403の上に、さらに第4配線として窒化チタン膜を設けても良い。
【0096】
本実施の形態において特徴的な点は、ドレイン配線521を形成した後、その上に感光性樹脂膜561を設け、該感光性樹脂膜561をマスクとして自己整合的に第3配線1403(もしくは第3配線1403及び第2配線1402)をエッチングする点にある。即ち、露出した第2配線1402(もしくは第1配線1401)がEL素子の陽極として機能することになる。なお、窒化チタン膜を陽極として用いる際は、紫外光照射を予め施しておくことにより仕事関数を高めることができ、より陽極として作用しやすくすることができる。
【0097】
上記エッチング方法としてはドライエッチング法でもウェットエッチング法でも良いが、ドライエッチング法を用いる場合は、エッチング用ガスにBClとClとを用いれば良い。即ち、第3配線1403をエッチングした際に、第2配線1402もしくは第1配線1401がエッチングストッパーとして働くのであれば問題ない。
【0098】
なお、感光性樹脂膜561は、その上に設けられるEL素子の発光層や陰極の被覆性を良好なものとするため、その形状において上端部がなだらかであることが好ましい。即ち、図15中に示す曲率半径(R)は、0.2〜3μmとする。また、その下端部におけるテーパー角(第3配線1403となす角)(θ)は、30°<θ<70°(代表的には40°<θ<50°)の範囲から選択すれば良い。また、第3配線1403のエッチング後の形状においては、その下端部のテーパー角(第2配線1402となす角)(θ)は、やはり30°<θ<70°の範囲から選択すれば良い。このとき、θ=θとすることが望ましい。なお、30°<θ<70°とした理由は、70°以上であっても30°以下であっても、反射光が上方へ放射されにくいことによる。
【0099】
こうしてドレイン配線521に凹部を設け、その上にスピンコーティング法により正孔注入層1404及び発光層1405を形成する。正孔注入層1404としては、第3配線1403の段差を滑らかにするため、スピンコーティング法によりPEDOT/PSS(ポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)膜を形成することが好ましい。また、発光層1405としては、公知の材料を蒸着法、印刷法、スピンコーティング法、スプレー法もしくはインクジェット法により形成することが可能であるが、本実施の形態では、発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)をドープしたポリビニルカルバゾール(PVK)膜を形成する。それぞれ膜厚は、100〜150nmとすれば良い。
【0100】
また、発光層1405の上に膜厚20〜100nmのごく薄い陰極1406を設ける。この程度まで薄い膜であれば十分に可視光に対する透過率を高くすることが可能である。陰極1406の材料としては、MgAg(マグネシウムと銀の合金)膜または周期表の1族もしくは2族に属する元素を含むアルミニウム膜(典型的には、アルミニウムとリチウムの合金膜)を用いることができる。
【0101】
また、陰極1406上には膜厚30〜100nmの導電膜1407を設ける。膜厚が30〜100nmと薄ければ十分に可視光に対する透過率を高くすることが可能である。この導電膜1407としては、アルミニウム膜(周期表の1族もしくは2族に属する元素を含んでいても良い。)が好ましい。アルミニウム膜は、水分や酸素に対するブロッキング効果が高く、またアルミニウム膜自体が酸素を取り込んで体積膨張する性質を持つため、酸素や水分に起因する経時劣化に対する耐性が強いという利点があり、保護膜として適していると言える。さらに、その表面に形成される酸化アルミニウム1408が、アルミニウム膜1407のピンホールを埋めてくれる(1409で示す部分)役割を果たすという利点もある。勿論、酸化アルミニウム膜1408は可視光に対する透過率が高いため、何ら問題はない。なお、導電膜1407として、公知の透明導電膜(酸化インジウム、酸化スズ、酸化亜鉛もしくはこれらを組み合わせた化合物からなる導電膜)を用いても良い。
【0102】
また、導電膜1407(導電膜1407がアルミニウム膜の場合は、酸化アルミニウム膜1408)の上にさらに透光性の絶縁膜(酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜もしくはダイヤモンドライクカーボン膜)1410を設けても良い。
【0103】
また、図14(B)に示す発光装置のように、陰極1406の低抵抗化を図るため、導電膜1407上に補助電極1411を設けてもよい。補助電極1411としては、アルミニウムもしくは銅を含む合金膜を用いれば良く、発光層を形成した後なので蒸着法により形成することが望ましい。
【0104】
以上の構造とすることにより発光層1405で発生した光(直接光)のうち、発光層1405もしくは正孔注入層1404の膜中を伝播する横方向への光漏れを、第3配線1403の傾斜面で反射して上方へ戻す作用が働き、反射光成分が増加する。即ち、実効的な光(実効光)の取り出し効率を向上させることが可能であり、低消費電力で明るい発光装置を得ることができる(図14中の矢印参照)。
【0105】
なお、本実施の形態は、実施の形態1〜4、6もしくは7のいずれの構成とも自由に組み合わせて実施することが可能である。
【0106】
〔実施の形態9〕
本実施の形態では、実施の形態8に示した発光装置において、第2配線1402もしくは第3配線1403のエッチング形状を工夫することにより所望の曲率半径のテール部分を形成する例について説明する。
【0107】
図16(A)は、実施の形態8において、感光性樹脂膜561を形成した後、第3配線1403をエッチングした所までを現した図面である。ここでは、第2配線1402にオーバーエッチングをかけることにより表面から5〜50nmの深さまでをエッチングし、テール部分1601において、第2配線1402に曲率を持たせることを特徴とする。このとき曲率半径(R)は、0.1〜100μmの範囲とすれば良い。
【0108】
図16(B)は、実施の形態8において、感光性樹脂膜561を形成した後、第3配線1403をエッチングした所までを現した図面である。ここでは、第2配線1402をエッチングストッパーとして用いると共に、第2配線1402のテール部分1602に曲率を持たせることを特徴とする。このとき曲率半径(R)は、0.1〜100μmの範囲とすれば良い。
【0109】
図16(C)は、実施の形態8において、感光性樹脂膜561を形成した後、第3配線1403をエッチングした所までを現した図面である。ここでは、第2配線1402にオーバーエッチングをかけることにより表面から5〜50nmの深さまでをエッチングし、テール部分1603において、第2配線1402及び第3配線1403の双方に曲率を持たせることを特徴とする。このとき曲率半径(R)は、0.1〜100μmの範囲とすれば良い。
【0110】
以上のように、第2配線1402もしくは第3配線1403またはこれら双方に曲率を持たせることにより発光層で発した光を効率良く上方へ反射することが可能となり、さらに光の取り出し効率を向上させることが可能である。
【0111】
〔実施の形態10〕
本実施の形態では、実施の形態2〜4、6〜9における発光装置に適用可能な発光方式の例について説明する。説明には図17を用いる。
【0112】
図17(A)は、EL素子として、白色発光する発光層を用い、当該発光層から発した光をカラーフィルタ(CF)で赤(R)、緑(G)及び青(B)のそれぞれの発光色に分離する方式である。例えば、発光層の内部に4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。なお、白色発光する発光層の構成及び材料は、公知の構成及び材料を用いれば良い。
【0113】
図17(B)は、EL素子として、青色発光する発光層を用い、当該発光層から発した光を色変換層にて赤(R)、緑(G)及び青(B)のそれぞれの発光色に変換する方式(CCM法(color changing mediums)とも呼ばれる。)である。この場合、色変換された光がブロードであるため、カラーフィルタ(CF)を設けて、急峻なピークを持つ光成分のみを取り出してコントラストを向上させると良い。なお、青色発光する発光層の構成及び材料は、公知の構成及び材料を用いれば良く、色変換層も公知の材料を用いれば良い。
【0114】
図17(C)は、EL素子として、赤(R)、緑(G)及び青(B)のそれぞれの発光に対応する三つの発光層を作り分ける方式である。この場合、メタルマスク等で作り分けが簡単な蒸着法が好ましいと言える。なお、赤色、緑色及び青色のそれぞれに発光する発光層の構成及び材料は、公知の構成及び材料を用いれば良い。
【0115】
なお、本実施の形態は、実施の形態1〜4、6〜9のいずれの構成とも自由に組み合わせて実施することが可能である。
【0116】
【発明の効果】
本発明により、回路設計における設計マージンの高いプロセスで、薄膜トランジスタの動作性能の安定性を確保した上で表示装置の作製が可能となり、表示装置の動作性能の安定性の向上を達成することができる。さらに、前掲の薄膜トランジスタを作製すると同時に、特にフォトリソ工程を増やすことなく小さな面積で大きな容量を形成することができ、表示装置の画質の向上を図ることができる。
【図面の簡単な説明】
【図1】薄膜トランジスタの構造を示す図。
【図2】薄膜トランジスタの作製工程を示す図。
【図3】薄膜トランジスタの構造を示す図。
【図4】SOG膜形成のプロセスチャートを示す図。
【図5】発光装置の画素構成を示す図。
【図6】発光装置の断面構造を示す図。
【図7】窒化シリコン膜を誘電体するMOS構造のC−V特性を示す図。
【図8】発光装置の断面構造を示す図。
【図9】逆スタガ型薄膜トランジスタの構造を示す図。
【図10】液晶表示装置の画素構成を示す図。
【図11】液晶表示装置の断面構造を示す図。
【図12】発光装置の外観構成を示す図。
【図13】電気器具の具体例を示す図。
【図14】発光装置の断面構造を示す図。
【図15】発光装置の断面構造の一部の拡大した図。
【図16】発光装置の断面構造の一部の拡大した図。
【図17】発光装置の発光方式を示す図。

Claims (3)

  1. 半導体、該半導体に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第1無機絶縁膜、該第1無機絶縁膜の上に設けられたSOG膜、該SOG膜の上に設けられた第2無機絶縁膜及び該第2無機絶縁膜の上に設けられた配線を有する半導体素子であって、前記SOG膜に設けられた第1開口部の内壁面が前記第2無機絶縁膜に覆われると共に、前記第1開口部の内側に前記ゲート絶縁膜、前記第1無機絶縁膜及び前記第2無機絶縁膜を含む積層体に設けられた第2開口部を有し、前記第1開口部及び前記第2開口部を介して前記半導体と前記配線が接続されていることを特徴とする半導体素子。
  2. 半導体、該半導体に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層の上方に設けられた第1無機絶縁膜、該第1無機絶縁膜の上に設けられたSOG膜、該SOG膜の上に設けられた第2無機絶縁膜及び該第2無機絶縁膜の上に設けられた配線を有する半導体素子であって、前記SOG膜に設けられた第1開口部の内壁面が前記第2無機絶縁膜に覆われると共に、前記第1開口部の底面において前記第1無機絶縁膜と前記第2無機絶縁膜が0.3〜3μmに渡って接する領域を有し、前記第1開口部の内側に前記ゲート絶縁膜、前記第1無機絶縁膜及び前記第2無機絶縁膜を含む積層膜に設けられた第2開口部を有し、前記第1開口部及び前記第2開口部を介して前記半導体と前記配線が接続されていることを特徴とする半導体素子。
  3. 請求項1または請求項2において、前記第1無機絶縁膜及び前記第2無機絶縁膜は、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜もしくは酸化窒化アルミニウム膜であることを特徴とする半導体素子。
JP2003117900A 2002-04-23 2003-04-23 半導体素子 Expired - Fee Related JP3745343B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003117900A JP3745343B2 (ja) 2002-04-23 2003-04-23 半導体素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002121369 2002-04-23
JP2002127235 2002-04-26
JP2003117900A JP3745343B2 (ja) 2002-04-23 2003-04-23 半導体素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003132450A Division JP4342831B2 (ja) 2002-04-23 2003-05-12 表示装置

Publications (2)

Publication Number Publication Date
JP2004006837A true JP2004006837A (ja) 2004-01-08
JP3745343B2 JP3745343B2 (ja) 2006-02-15

Family

ID=30449169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003117900A Expired - Fee Related JP3745343B2 (ja) 2002-04-23 2003-04-23 半導体素子

Country Status (1)

Country Link
JP (1) JP3745343B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007156388A (ja) * 2005-11-14 2007-06-21 Seiko Epson Corp 発光装置および電子機器
WO2010073425A1 (ja) * 2008-12-24 2010-07-01 シャープ株式会社 半導体装置及びその製造方法
CN102269901A (zh) * 2010-06-07 2011-12-07 三星移动显示器株式会社 平板显示设备及其制造方法
US8304769B2 (en) 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same
WO2013008359A1 (ja) * 2011-07-13 2013-01-17 パナソニック株式会社 液晶表示装置およびその製造方法
US8575740B2 (en) 2004-02-06 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPWO2018197988A1 (ja) * 2017-04-28 2020-04-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN111162217A (zh) * 2019-12-27 2020-05-15 中国第一汽车股份有限公司 一种电池包防护结构及电池包

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8575740B2 (en) 2004-02-06 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2006128638A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007156388A (ja) * 2005-11-14 2007-06-21 Seiko Epson Corp 発光装置および電子機器
US8304769B2 (en) 2006-03-15 2012-11-06 Sharp Kabushiki Kaisha Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same
US8362623B2 (en) 2008-12-24 2013-01-29 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing the same
WO2010073425A1 (ja) * 2008-12-24 2010-07-01 シャープ株式会社 半導体装置及びその製造方法
CN102269901B (zh) * 2010-06-07 2016-04-13 三星显示有限公司 平板显示设备及其制造方法
JP2011257735A (ja) * 2010-06-07 2011-12-22 Samsung Mobile Display Co Ltd 平板表示装置及びその製造方法
US9012273B2 (en) 2010-06-07 2015-04-21 Samsung Display Co., Ltd. Method of manufacturing a flat panel display device
CN102269901A (zh) * 2010-06-07 2011-12-07 三星移动显示器株式会社 平板显示设备及其制造方法
WO2013008359A1 (ja) * 2011-07-13 2013-01-17 パナソニック株式会社 液晶表示装置およびその製造方法
CN103052908A (zh) * 2011-07-13 2013-04-17 松下电器产业株式会社 液晶显示装置及其制造方法
JPWO2013008359A1 (ja) * 2011-07-13 2015-02-23 パナソニック株式会社 液晶表示装置およびその製造方法
JPWO2018197988A1 (ja) * 2017-04-28 2020-04-09 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP7208891B2 (ja) 2017-04-28 2023-01-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN111162217A (zh) * 2019-12-27 2020-05-15 中国第一汽车股份有限公司 一种电池包防护结构及电池包

Also Published As

Publication number Publication date
JP3745343B2 (ja) 2006-02-15

Similar Documents

Publication Publication Date Title
US7242021B2 (en) Semiconductor device and display element using semiconductor device
US10700106B2 (en) Semiconductor element and display device using the same
KR100968496B1 (ko) 표시장치 및 그 제조방법
JP5913516B2 (ja) 表示装置
JP5619109B2 (ja) 液晶表示装置
JP2010067620A (ja) 表示装置、携帯電話、デジタルカメラ及び電子機器
JP5344385B2 (ja) 画像表示システムの製造方法
JP5275517B2 (ja) 基板及びその製造方法、表示装置
JP3745343B2 (ja) 半導体素子
JP4493931B2 (ja) 表示装置
JP4409196B2 (ja) 半導体装置及びそれを用いた表示装置、並びに半導体装置の作製方法
JP4342831B2 (ja) 表示装置
JP4679187B2 (ja) 発光装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040714

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041203

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041208

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131202

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees