JP2011257735A - 平板表示装置及びその製造方法 - Google Patents

平板表示装置及びその製造方法 Download PDF

Info

Publication number
JP2011257735A
JP2011257735A JP2011042038A JP2011042038A JP2011257735A JP 2011257735 A JP2011257735 A JP 2011257735A JP 2011042038 A JP2011042038 A JP 2011042038A JP 2011042038 A JP2011042038 A JP 2011042038A JP 2011257735 A JP2011257735 A JP 2011257735A
Authority
JP
Japan
Prior art keywords
electrode
storage electrode
storage
panel display
adjustment layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011042038A
Other languages
English (en)
Other versions
JP5762775B2 (ja
Inventor
志 ▲鋒▼ ▲言▼
Zhifeng Yan
Seung Teung Thae
勝 奎 太
Dok-Hwe Kim
▲徳▼ 會 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011257735A publication Critical patent/JP2011257735A/ja
Application granted granted Critical
Publication of JP5762775B2 publication Critical patent/JP5762775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Abstract

【課題】平板表示装置及びその製造方法を提供する。
【解決手段】交互に交差して画素領域を定義するゲートライン、データライン及び共通電極ラインと、ゲートライン及びデータラインの交差部に形成され、ゲート電極、ソース電極及びドレイン電極を備える薄膜トランジスタと、共通電極ライン及び延びたドレイン電極の交差部に形成され、第１ストレージ電極、第２ストレージ電極及び第３ストレージ電極を備えるストレージキャパシタと、を備える平板表示装置である。
【選択図】図１

Description

本発明は、平板表示装置及びその製造方法に関する。
平板表示装置において、従来には、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を構成する活性層をストレージキャパシタ領域まで延長し、ストレージキャパシタの下部電極として活性層を使用した。
この場合、活性層を構成するポリシリコンの突出によって、ストレージキャパシタの上部電極と下部電極との間に静電気が発生する問題点があった。また、活性層を構成するポリシリコンは、導電性が低いため、所望のキャパシタンスを確保するためには、下部電極の面積を拡大せねばならないという問題点があった。
本発明が解決しようとする課題は、ゲート電極と同じ層に形成された第１ストレージ電極、共通電圧ラインが延びた第２ストレージ電極及びドレイン電極が延びた第３ストレージ電極を通じて、ストレージキャパシタを並列的に構成することによって、キャパシタンスを大きくする平板表示装置及びその製造方法を提供することである。
前記課題を達成するために、本発明の一側面によれば、交互に交差して画素領域を定義するゲートライン、データライン及び共通電極ラインと、前記ゲートライン及び前記データラインの交差部に形成され、ゲート電極、ソース電極及びドレイン電極を備える薄膜トランジスタ（ＴＦＴ）と、前記共通電極ライン及び延びた前記ドレイン電極の交差部に形成され、第１ストレージ電極、第２ストレージ電極及び第３ストレージ電極を備えるストレージキャパシタと、を備える平板表示装置を開示する。
ここで、前記第１ストレージ電極は、前記ゲート電極と同一層に形成され、前記第２ストレージ電極は、前記共通電極ラインが延びて形成され、前記第１ストレージ電極と部分的にオーバーラップされ、前記第３ストレージ電極は、前記ドレイン電極が延びて形成され、前記第１ストレージ電極及び前記第２ストレージ電極とオーバーラップされうる。
ここで、前記ＴＦＴは、基板上に形成された活性層と、前記活性層上に形成された絶縁層と、前記絶縁層上に形成されたゲート電極と、前記ゲート電極上に形成された複数の層間調整層と、前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、前記データ電極と一体に形成されたソース電極と、前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、延びて前記第３ストレージ電極を形成するドレイン電極と、を備えうる。
ここで、前記ストレージキャパシタは、基板上に形成された絶縁層と、前記絶縁層上に形成された第１ストレージ電極と、前記第１ストレージ電極上に形成された第１層間調整層と、前記第１層間調整層上に形成され、前記共通電極ラインが延びて形成された第２ストレージ電極と、前記第２ストレージ電極上に形成された第２層間調整層と、前記第２層間調整層上に形成され、前記第１層間調整層及び前記第２層間調整層を貫通して前記第３ストレージ電極と接触し、前記ドレイン電極が延びて形成された第３ストレージ電極と、を備えうる。
ここで、前記第３ストレージ電極上に形成された保護層と、前記保護層上に形成され、前記保護層を貫通して前記第３ストレージ電極と接触する画素電極と、を備えうる。
ここで、前記第２ストレージ電極は、複数でありうる。
ここで、前記第２ストレージ電極が形成されていない位置に対応して、前記第１層間調整層及び前記第２層間調整層を貫通して形成された第１コンタクト部と、前記第３ストレージ電極または第１ストレージ電極が形成された位置に対応して、前記保護層を貫通して形成された第２コンタクト部と、を備えうる。
ここで、前記第１コンタクト部と前記第２コンタクト部とは、オーバーラップされうる。
ここで、前記第１層間調整層及び前記第２層間調整層は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されうる。
ここで、前記第２層間調整層は、第１層間調整層より誘電率の高い物質で形成されうる。
ここで、前記第２層間調整層は、シリコン窒化物で形成されうる。
ここで、前記第２ストレージ電極は、金属またはＩＴＯ（Indium Tin Oxide）で形成されうる。
ここで、前記平板表示装置は、液晶表示装置でありうる。
本発明の他の側面によれば、ＴＦＴ領域及びストレージキャパシタ領域を含む画素領域が定義された基板を準備する工程と、前記基板上のＴＦＴ領域に活性層を形成する工程と、前記基板上に第１方向に過ぎるゲートライン、前記ＴＦＴ領域上のゲート電極、及び前記ストレージキャパシタ領域上の第１ストレージ電極を形成する工程と、前記ゲートラインと平行な方向に共通電極ラインを形成し、前記共通電極ラインに延びて、前記ストレージキャパシタ領域上の第２ストレージ電極を共に形成する工程と、前記ゲートラインと交差するように第２方向に過ぎるデータライン及びソース電極を形成する工程と、前記ＴＦＴ領域にドレイン電極を形成し、前記ドレイン電極に延びて、前記ストレージキャパシタ領域上の第３ストレージ電極を共に形成する工程と、を含む平板表示装置の製造方法を提供する。
ここで、前記第１ストレージ電極を形成した後、前記第１ストレージ電極を覆うように、第１層間調整層を形成する工程をさらに含み、前記第２ストレージ電極を形成した後、前記第２ストレージ電極を覆うように、第２層間調整層を形成する工程をさらに含み、前記第２ストレージ電極が形成されていない位置に対応して、前記第１層間調整層及び前記第２層間調整層を貫通して第１コンタクト部を形成する工程をさらに含みうる。
ここで、前記第３ストレージ電極を覆うように、保護層を現成する工程をさらに含み、前記第１ストレージ電極が形成された位置に対応して、前記保護層を貫通して第２コンタクト部を形成する工程をさらに含みうる。
ここで、前記第１コンタクト部と前記第２コンタクト部とは、オーバーラップされるように形成されうる。
ここで、前記第１層間調整層及び前記第２層間調整層は、シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されうる。
ここで、前記第２層間調整層は、前記第１層間調整層より誘電率の高い物質で形成されうる。
ここで、前記第２層間調整層は、シリコン窒化物で形成されうる。
ここで、前記第２ストレージ電極は、金属またはＩＴＯで形成されうる。
ここで、平板表示装置は、液晶表示装置でありうる。
本発明によれば、ストレージキャパシタを並列に構成することによって、キャパシタンスが増大する。言い換えれば、同じキャパシタンスに対して、本発明の実施形態によれば、ストレージキャパシタを使用する場合、ディメンションが縮小して開口率が増加する。
本発明の一実施形態による平板表示装置を概略的に示す平面図である。 図１のＩＩ−ＩＩ’線に沿って切り取った断面図である。 図２を概略的に示す回路図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の一実施形態による平板表示装置の製造方法を順次に示す断面図である。 本発明の他の実施形態による平板表示装置を概略的に示す断面図である。 本発明の他の実施形態による平板表示装置を概略的に示す断面図である。 本発明の他の実施形態による平板表示装置を概略的に示す断面図である。
本発明は、多様な変換を加えられ、多様な実施形態を有しうるところ、特定の実施形態を図面に例示し、詳細に説明する。しかし、これは、本発明を特定の実施形態について限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変換、均等物ないし代替物を含むと理解されねばならない。本発明の説明において、関連した公知技術についての具体的な説明が、本発明の要旨を不明確にすると判断される場合、その詳細な説明を省略する。
第１、第２の用語は、多様な構成要素の説明に使われうるが、構成要素は、用語によって限定されてはならない。用語は、一つの構成要素を他の構成要素から区別する目的のみで使われる。
本出願で使用した用語は、ただ特定の実施形態の説明のために使われたものであって、本発明を限定しようとする意図ではない。単数の表現は、文脈上明白に異なる意味ではない限り、複数の表現を含む。本出願で、“含む”または“有する”などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組合わせたものが存在することを指定し、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組合わせたものの存在または付加可能性を予め排除しないと理解されねばならない。
以下、添付した図面に示された本発明に関する実施形態を参照して、本発明を詳細に説明する。
図１は、本発明の一実施形態による平板表示装置を概略的に示す平面図である。
本発明の一実施形態による平板表示装置は、有機発光表示装置、液晶表示装置であり、以下では、平板表示装置が液晶表示装置である場合に限定して説明する。
図１を参照すれば、平板表示装置は、交互に交差して画素領域を定義するゲートライン１１０、データライン１４０及び共通電極ライン１２０を備える。画素領域のそれぞれは、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）領域とストレージキャパシタ領域とを備えうる。
ここで、ＴＦＴは、ゲートライン１１０とデータライン１４０との交差部に形成され、ゲート電極１１１、ソース電極１４１及びドレイン電極１３１を備える。共通電極ライン１２０は、ゲートライン１１０と平行に離隔されて形成される。ストレージキャパシタＳＴＧは、共通電極ライン１２０と、延びたドレイン電極１３１との交差部に形成され、第１ストレージ電極１１２、第２ストレージ電極１２１及び第３ストレージ電極１３２を備える。
ＴＦＴは、第１方向に配されたゲートライン１１０から前記第１方向に対して紙面内にて直交する第２方向に延びて突出したゲート電極１１１と、第２方向に配されたデータライン１４０の一部であるソース電極１４１と、ソース電極１４１と一定間隔離隔されるドレイン電極１３１と、を備える。ゲート電極１１１、ソース電極１４１及びドレイン電極１３１は、活性層１０５上に形成される。ソース電極１４１及びドレイン電極１３１は、ゲート電極１１１と一定間隔離隔されて形成される。しかし、これに限定されず、ソース電極１４１及びドレイン電極１３１は、ゲート電極１１１の上部両側を部分的にオーバーラップして形成されうる。図１に示されていないが、活性層１０５上に絶縁層が形成され、絶縁層上にゲート電極１１１が形成され、ゲート電極１１１上に複数の層間調整層が形成された場合、絶縁層及び複数の層間調整層を貫通して、ソース電極コンタクトホールＣＴＳ及びドレイン電極コンタクトホールＣＴＤが形成されうる。ソース電極１４１及びドレイン電極１３１は、ソース電極コンタクトホールＣＴＳ及びドレイン電極コンタクトホールＣＴＤを通じて形成され、下層の活性層１０５に接触しうる。本発明の一実施形態によれば、ドレイン電極１３１は、ＴＦＴから離隔されて位置したストレージキャパシタ領域に延びて、ストレージキャパシタＳＴＧの第３ストレージ電極１３２を構成できる。
ストレージキャパシタＳＴＧは、ＴＦＴと離隔されて形成され、第１ストレージ電極ないし第３ストレージ電極１１２,１２１,１３２を備える。ストレージキャパシタＳＴＧを構成する第１ストレージ電極１１２は、ゲート電極１１１と同一層に形成される。また、第２ストレージ電極１２１は、共通電極ライン１２０が延びて形成され、第１ストレージ電極１１２と部分的にオーバーラップされる。また、第３ストレージ電極１３２は、ドレイン電極１３１が延びて形成され、第１ストレージ電極１１２及び第２ストレージ電極１２１とオーバーラップされる。ここで、第１ストレージ電極ないし第３ストレージ電極１１２,１２１,１３２は、一定の面積を有し、これにより、キャパシタンスが決定される。ストレージキャパシタＳＴＧは、第１ストレージ電極１１２と第２ストレージ電極１２１、及びその間の第１層間調整層１０３を介して形成される第１ストレージキャパシタＳＴＧ１(図３)を備える。また、第２ストレージ電極１２１と第３ストレージ電極１３２、及びその間の第２層間調整層１０４を介して形成される第２ストレージキャパシタＳＴＧ２(図３)を備える。したがって、本発明の一実施形態によるストレージキャパシタＳＴＧは、第１及び第２ストレージキャパシタＳＴＧ１,ＳＴＧ２の並列構成でなされ、総キャパシタンスは、第１ストレージキャパシタＳＴＧ１のキャパシタンスと第２ストレージキャパシタＳＴＧ２のキャパシタンスとを合わせた値となる。
図２は、図１のＩＩ−ＩＩ’線に沿って切り取った断面図である。説明の便宜上、ＴＦＴ領域ＴＦＴとストレージキャパシタ領域ＳＴＧとを区別して説明する。
図２を参照すれば、ＴＦＴは、基板１００上に形成された活性層１０５、活性層１０５上に形成された絶縁層１０２、絶縁層１０２上に形成されたゲート電極１１１、ゲート電極１１１上に形成された第１層間調整層１０３及び第２層間調整層１０４を備える。また、ソース電極１４１は、層間調整層１０３,１０４及び絶縁層１０２を貫通したソース電極コンタクトホールＣＴＳを通じて活性層１０５と接触し、図１で説明したように、ソース電極１４１は、データライン１４０と一体に形成される。また、ドレイン電極１３１は、層間調整層１０３,１０４及び絶縁層１０２を貫通したドレイン電極コンタクトホールＣＴＤを通じて活性層１０５と接触し、図１で説明したように、ドレイン電極１３１は、ストレージキャパシタ領域に延びて第３ストレージ電極１３２を形成する。
ストレージキャパシタＳＴＧは、基板１００上に形成された絶縁層１０２、絶縁層１０２上に形成された第１ストレージ電極１１２、第１ストレージ電極１１２上に形成された第１層間調整層１０３、第１層間調整層１０３上に形成され、前記共通電極ライン１２０が延びて形成された第２ストレージ電極１２１を備える。また、第２ストレージ電極１２１上に形成された第２層間調整層１０４を備える。第３ストレージ電極１３２は、第２層間調整層１０４上に形成され、第１層間調整層１０３及び第２層間調整層１０４を貫通して形成された第１コンタクト部ＣＴ１を通じて第１ストレージ電極１１２と接触し、前記のように、第３ストレージ電極１３２は、ＴＦＴのドレイン電極１３１が延びて形成された。
前述したように形成されたＴＦＴ及びストレージキャパシタＳＴＧの最上面には、保護層１５０が形成され、保護層１５０上には、画素電極２００が形成されうる。ここで、第３ストレージ電極１３２上に形成された保護層１５０を貫通して第２コンタクト部ＣＴ２が形成され、第２コンタクト部ＣＴ２を通じて画素電極２００の一部が第３ストレージ電極１３２と接触しうる。
図１及び図２を参照すれば、第１コンタクト部ＣＴ１は、第２ストレージ電極１２１が形成されていない位置に対応して、第１及び第２層間調整層１０３,１０４を貫通して形成されたものでありうる。また、第２コンタクト部ＣＴ２は、第３ストレージ電極１３２または第１ストレージ電極１１２が形成された位置に対応して、保護層１５０を貫通して形成されたものでありうる。第１コンタクト部ＣＴ１及び第２コンタクト部ＣＴ２の位置、これによる第２ストレージ電極１２１の配列及び数については、図１２ないし図１４で詳細に説明する。
図３は、図１及び図２に示された本発明の一実施形態による平板表示装置の画素を概略的に示す回路図である。
平板表示装置に含まれた画素は、ＴＦＴ、ストレージキャパシタＳＴＧ及び液晶キャパシタＣｌｃを備える。ＴＦＴのゲート１１１は、ゲートライン（ＧＬ）１１０と電気的に連結されてゲート信号を印加され、ソース１４１は、データライン（ＤＬ）１４０と電気的に連結されてデータ信号を印加される。ドレイン１３１には、ストレージキャパシタＳＴＧ及び液晶キャパシタＣｌｃの一端が連結される。液晶キャパシタＣｌｃの他端は、カラーフィルタ共通電極ＣＦ_Ｖｃｏｍに連結され、ストレージキャパシタＳＴＧの他端は、共通電極ライン（Ｖｃｏｍ）１２０に連結される。本発明の一実施形態によるストレージキャパシタＳＴＧは、第１ストレージキャパシタＳＴＧ１及び第２ストレージキャパシタＳＴＧ２の並列な構成を有する。具体的に、第１ストレージキャパシタＳＴＧ１は、第１ストレージ電極１１２と第２ストレージ電極１２１とを備え、第２ストレージキャパシタＳＴＧ２は、第２ストレージ電極１２１と第３ストレージ電極１３２とを備える。したがって、本発明の一実施形態によるストレージキャパシタＳＴＧは、並列的な構成によって同じ面積であるが、一端の構成を有する従来のキャパシタよりキャパシタンスが大きいという特徴がある。
第１ストレージ電極１１２と第２ストレージ電極１２１との間の第１層間調整層１０３のみを備える一端のキャパシタ(以下、従来のキャパシタと称す)に比べて、本発明によるストレージキャパシタＳＴＧのキャパシタンスがいかほど増加するか計算して見る。ここで、第１層間調整層１０３は、誘電率ε１、厚さがｄ１であり、第２層間調整層１０４は、誘電率ε２、厚さがｄ２と仮定する。
従来のキャパシタのキャパシタンスＣｓｔは、数式１のようである。
Figure 2011257735
 ここで、Ｓは、従来のキャパシタの面積である。
本発明の実施形態による第１ストレージキャパシタＳＴＧ１のキャパシタンスＣｓｔ１は、数式１と同一である。それは、第１ストレージキャパシタＳＴＧ１は、第１ストレージ電極１１２と第２ストレージ電極１２１との間の第１層間調整層１０３のみで構成されるためである。
本発明の実施形態による第２ストレージキャパシタＳＴＧ２のキャパシタンスＣｓｔ２は、下記数式２のようである。なぜなら、第２ストレージキャパシタＳＴ２は、第２ストレージ電極１２１と第３ストレージ電極１３２との間の第２層間調整層１０４で構成されるためである。
Figure 2011257735
したがって、前記数式１及び２から比率を計算すれば、
(Ｃｓｔ１＋Ｃｓｔ２)/Ｃｓｔ＝(Ｃｓｔ＋Ｃｓｔ２)/Ｃｓｔ＝１＋(Ｃｓｔ２/Ｃｓｔ)
である。
実験を行ったところ、第１層間調整層１０３が４００Å/４００Å厚さのＳｉＯ２/ＳｉＮｘで形成され、第２層間調整層１０４が６０００Å厚さのＳｉＮｘで形成された場合、Ｃｓｔ２/Ｃｓｔの値は、０.１８となる。。すなわち、本発明の実施形態によるストレージキャパシタＳＴＧは、同じ面積を有する従来のキャパシタに比べて、約１８％ほどキャパシタンスが大きい。言い換えれば、従来のキャパシタと同じキャパシタンスを有するように、本発明のストレージキャパシタＳＴＧをデザインすれば、従来のキャパシタに比べて、１/１.１８＝０.８４によって、約８４％の面積を有すればよい。結局、全体画素領域のサイズのうち、キャパシタの占める領域が約１２％であるとする時、本発明の実施形態によるストレージキャパシタＳＴＧを採用する場合、約２％の開口率が増大する。
図４ないし図１１は、本発明の一実施形態による平板表示装置の製造方法を順次に示した断面図である。
図４を参照すれば、まず基板１００を準備する。基板１００上には、複数の画素領域が定義されうる。ここで、説明の便宜上、画素領域は、ＴＦＴが形成されるＴＦＴ領域ＴＦＴ及びストレージキャパシタが形成されるストレージキャパシタ領域ＳＴＧを備えると見なす。図２に示したように、基板１００の上面には、不純物イオンの拡大を防止し、水分や外気の浸透を防止し、表面の平坦化のためのバリア層及び/またはバッファ層１０１が形成されうる。
図５を参照すれば、バッファ層１０１上にＴＦＴの活性層１０５が半導体材料によって形成され、これを覆うように、後述の図６に示す絶縁層１０２が形成される。活性層１０５は、アモルファスシリコンまたはポリシリコンのような無機材半導体や有機半導体が使われうるが、ソース領域１４１ａ、ドレイン領域１３１ａ及びこれらの間のチャンネル領域１１１ａを有する。本発明の実施形態によれば、活性層１０５は、ストレージキャパシタ領域ＳＴＧまで延びて形成されず、ＴＦＴ領域のみに形成されていることを特徴とする。
図６を参照すれば、ＴＦＴ領域の絶縁層１０２上には、ゲート電極１１１が備えられる。この時、ストレージキャパシタ領域ＳＴＧの絶縁層１０２上には、ゲート電極１１１と同じ材質で、第１ストレージ電極１１２が備えられる。図示されていないが、ゲート電極１１１は、ゲートライン１１０が延びたものであるので、平面的に基板上に第１方向に過ぎるゲートライン１１０が共に形成される。
図７を参照すれば、ゲート電極１１１及び第１ストレージ電極１１２を覆うように、第１層間調整層１０３が形成される。次いで、ストレージキャパシタ領域ＳＴＧの第１層間調整層１０３上には、第２ストレージ電極１２１が備えられる。この時、第２ストレージ電極１２１は、第１ストレージ電極１１２と部分的にオーバーラップされる。図１を参照すれば、第２ストレージ電極１２１は、第１ストレージ電極１１２をいずれも覆うものではなく、第１コンタクト部ＣＴ１を空けて形成されていることが確認できる。図示されていないが、第２ストレージ電極１２１は、共通電極ライン１２０が延びて形成されたものであるので、平面的にゲートライン１１０と平行な方向に共通電極ライン１２０も共に形成される。本発明の一実施形態によれば、第２ストレージ電極１２１は、金属またはＩＴＯ(Indium Tin Oxide)で形成されうる。第２ストレージ電極１２１が金属で形成される場合、導電性が大きいので、共通電極ライン１２０を通じて印加される共通電極信号の遅延が防止される長所がある。一方、第２ストレージ電極１２１がＩＴＯで形成される場合、開口率の側面で有利であるという特徴がある。
図８を参照すれば、第２ストレージ電極１２１を覆うように、第２層間調整層１０４が備えられる。そして、ＴＦＴ領域で、第１層間調整層１０３、第２層間調整層１０４及び絶縁層１０２を貫通して、ソース電極コンタクトホールＣＴＳ及びドレイン電極コンタクトホールＣＴＤを形成する。ストレージキャパシタ領域ＳＴＧでは、第２ストレージ電極１２１が形成されていない位置に対応して、第１層間調整層１０３及び第２層間調整層１０４を貫通して、第１コンタクト部ＣＴ１を形成する。図８の断面図では、第１コンタクト部ＣＴ１が第２ストレージ電極１２１を基準に右側に形成されたが、これに限定されず、左側に形成されることもある。これについての詳細な内容は、後述する。
絶縁層１０２、第１層間調整層１０３、第２層間調整層１０４は、絶縁体で備えられうるが、単層または複層の構造に形成されており、有機物、無機物、または有/無機複合物で形成されうる。本発明の一実施形態によれば、第１層間調整層１０３及び第２層間調整層１０４は、シリコン窒化物(ＳｉＮｘ)またはシリコン酸化物(ＳｉＯｘ)のうちいずれか一つ以上の物質で形成されうる。特に、第２層間調整層１０４は、第１層間調整層１０３より誘電率の高い物質で形成されうる。したがって、第１層間調整層１０３がシリコン酸化物で形成され、第２層間調整層１０４は、シリコン酸化物より誘電率の高いシリコン窒化物で形成されうる。
図９を参照すれば、ＴＦＴ領域にソース電極１４１及びドレイン電極１３１を形成する。図示されていないが、ソース電極１４１は、データライン１４０の一部分である。したがって、平面的に基板１００上に第１方向に過ぎるゲートライン１１０と交差するように、第２方向に過ぎるデータライン１４０が共に形成される。また、本発明の一実施形態によれば、ドレイン電極１３１は、ストレージキャパシタ領域ＳＴＧに延びて第３ストレージ電極１３２を形成する。図９を参照すれば、ソース電極１４１は、ソース電極コンタクトホールＣＴＳを通じて、ドレイン電極１３１は、ドレイン電極コンタクトホールＣＴＤを通じて、活性層１０５と接触する。また、第３ストレージ電極１３２は、第１コンタクト部ＣＴ１を通じて、第１ストレージ電極１１２と接触する。
図１０を参照すれば、ソース電極１４１、ドレイン電極１３１及び第３ストレージ電極１３２を覆うように、保護層１５０を形成する。そして、第１ストレージ電極１１２または第３ストレージ電極１３２が形成された位置に対応して、保護層１５０を貫通して第２コンタクト部ＣＴ２を形成する。そのうちでも、特に、第２コンタクト部ＣＴ２は、第２ストレージ電極１２１が形成された位置に対応して形成することもできるが、この場合、開口率が向上する効果がある。
図１１を参照すれば、保護層１５０を覆うように、画素電極２００が形成される。画素電極２００は、仕事関数の高いＩＴＯ、ＩＺＯ(Indium Zinc Oxide)、ＺｎＯ、またはＩｎ２Ｏ３で形成されうる。しかし、画素電極２００は、必ずしも前述した物質で形成されることに限定されず、導電性有機物や、Ａｇ、Ｍｇ、Ｃｕなどの導電粒子が含まれた導電性ペーストで形成することもできる。このような導電性ペーストを使用する場合、インクジェットプリンティング方法を使用してプリンティングでき、プリンティング後には、焼成して電極として形成できる。
図１２ないし図１４は、本発明の他の実施形態による平板表示装置を概略的に示した断面図である。
図１２を参照すれば、第１コンタクト部ＣＴ１と第２コンタクト部ＣＴ２とがオーバーラップされないように形成された図１１と異なり、第１コンタクト部ＣＴ１と第２コンタクト部ＣＴ２とは、オーバーラップされるように備えられうる。
また、図１３を参照すれば、図１１は、断面図上で第１コンタクト部ＣＴ１が第２ストレージ電極１２１の右側に位置したものであり、図１３は、断面図上で第１コンタクト部ＣＴ１が第２ストレージ電極１２１の左側に位置したものである。第１コンタクト部ＣＴ１は、第２ストレージ電極１２１が形成されない位置に対応して形成される。
図１４は、第２ストレージ電極１２１を分け、その間に第１コンタクト部ＣＴ１が位置したものである。この場合、第２ストレージ電極１２１が２個以上で構成されたものであり、平面的に第２ストレージ電極１２１の中央にホールが形成されたものでもありうる。
このように、本発明の実施形態による第１コンタクト部ＣＴ１及び第２コンタクト部ＣＴ２の位置、ストレージ電極の位置、数及び形状は、前述したところに限定されず、当業者が設計変更できる範囲内で多様に応用可能である。
そして、前記図面に示された構成要素は、説明の便宜上拡大または縮小して表示されうるので、図面に示された構成要素のサイズや形状に、本発明が限定されず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
本発明は、表示装置関連の技術分野に好適に適用可能である。
１００ 基板
１０１ バッファ層
１０２ 絶縁層
１０３ 第１層間調整層
１０４ 第２層間調整層
１０５ 活性層
１１０ ゲートライン
１１１ ゲート電極
１１１ａ チャンネル領域
１１２ 第１ストレージ電極
１２０ 共通電極ライン
１２１ 第２ストレージ電極
１３１ ドレイン電極
１３１ａ ドレイン領域
１３２ 第３ストレージ電極
１４０ データライン
１４１ ソース電極
１４１ａ ソース領域
ＣＴＳ ソース電極コンタクトホール
ＣＴＤ ドレイン電極コンタクトホール
ＣＴ１ 第１コンタクト部
ＣＴ２ 第２コンタクト部
１５０ 保護層

Claims (22)

  1. 交互に交差して画素領域を定義するゲートライン、データライン及び共通電極ラインと、
    前記ゲートライン及び前記データラインの交差部に形成され、ゲート電極、ソース電極及びドレイン電極を備える薄膜トランジスタと、
    前記共通電極ライン及び延びた前記ドレイン電極の交差部に形成され、第１ストレージ電極、第２ストレージ電極及び第３ストレージ電極を備えるストレージキャパシタと、を備える平板表示装置。
  2. 前記第１ストレージ電極は、前記ゲート電極と同一層に形成され、
    前記第２ストレージ電極は、前記共通電極ラインが延びて形成され、前記第１ストレージ電極と部分的にオーバーラップされ、
    前記第３ストレージ電極は、前記ドレイン電極が延びて形成され、前記第１ストレージ電極及び前記第２ストレージ電極とオーバーラップされることを特徴とする請求項１に記載の平板表示装置。
  3. 前記薄膜トランジスタは
    基板上に形成された活性層と、
    前記活性層上に形成された絶縁層と、
    前記絶縁層上に形成されたゲート電極と、
    前記ゲート電極上に形成された複数の層間調整層と、
    前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、前記データ電極と一体に形成されたソース電極と、
    前記層間調整層及び前記絶縁層を貫通して前記活性層と接触し、延びて前記第３ストレージ電極を形成するドレイン電極と、を備えることを特徴とする請求項１または２に記載の平板表示装置。
  4. 前記ストレージキャパシタは、
    基板上に形成された絶縁層と、
    前記絶縁層上に形成された第１ストレージ電極と、
    前記第１ストレージ電極上に形成された第１層間調整層と、
    前記第１層間調整層上に形成され、前記共通電極ラインが延びて形成された第２ストレージ電極と、
    前記第２ストレージ電極上に形成された第２層間調整層と、
    前記第２層間調整層上に形成され、前記第１層間調整層及び前記第２層間調整層を貫通して前記第１ストレージ電極と接触し、前記ドレイン電極が延びて形成された第３ストレージ電極と、を備えることを特徴とする請求項１乃至３のいずれか一項に記載の平板表示装置。
  5. 前記第３ストレージ電極上に形成された保護層と、
    前記保護層上に形成され、前記保護層を貫通して前記第３ストレージ電極と接触する画素電極と、を備えることを特徴とする請求項４に記載の平板表示装置。
  6. 前記第２ストレージ電極は、複数であることを特徴とする請求項４または５に記載の平板表示装置。
  7. 前記第２ストレージ電極が形成されていない位置に対応して、前記第１層間調整層及び前記第２層間調整層を貫通して形成された第１コンタクト部と、
    前記第１ストレージ電極または第３ストレージ電極が形成された位置に対応して、前記保護層を貫通して形成された第２コンタクト部と、を備えることを特徴とする請求項５または６に記載の平板表示装置。
  8. 前記第１コンタクト部と前記第２コンタクト部とは、オーバーラップされることを特徴とする請求項７に記載の平板表示装置。
  9. 前記第１層間調整層及び前記第２層間調整層は、
    シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されることを特徴とする請求項４乃至８のいずれか一項に記載の平板表示装置。
  10. 前記第２層間調整層は、前記第１層間調整層より誘電率の高い物質で形成されることを特徴とする請求項４乃至９のいずれか一項に記載の平板表示装置。
  11. 前記第２層間調整層は、シリコン窒化物で形成されることを特徴とする請求項４乃至８のいずれか一項に記載の平板表示装置。
  12. 前記第２ストレージ電極は、金属またはＩＴＯで形成されることを特徴とする請求項１乃至１１のいずれか一項に記載の平板表示装置。
  13. 前記平板表示装置は、液晶表示装置であることを特徴とする請求項１乃至１２のいずれか一項に記載の平板表示装置。
  14. 薄膜トランジスタ領域及びストレージキャパシタ領域を備える画素領域が定義された基板を準備する工程と、
    前記基板上の薄膜トランジスタ領域に活性層を形成する工程と、
    前記基板上に第１方向に過ぎるゲートライン、前記薄膜トランジスタ領域上のゲート電極、及び前記ストレージキャパシタ領域上の第１ストレージ電極を形成する工程と、
    前記ゲートラインと平行した方向に共通電極ラインを形成し、前記共通電極ラインに延びて、前記ストレージキャパシタ領域上の第２ストレージ電極を共に形成する工程と、
    前記ゲートラインと交差するように第２方向に過ぎるデータライン及びソース電極を形成する工程と、
    前記薄膜トランジスタ領域にドレイン電極を形成し、前記ドレイン電極に延びて、前記ストレージキャパシタ領域上の第３ストレージ電極を共に形成する工程と、を含む平板表示装置の製造方法。
  15. 前記第１ストレージ電極を形成した後、前記第１ストレージ電極を覆うように、第１層間調整層を形成する工程をさらに含み、
    前記第２ストレージ電極を形成した後、前記第２ストレージ電極を覆うように、第２層間調整層を形成する工程をさらに含み、
    前記第２ストレージ電極が形成されていない位置に対応して、前記第１層間調整層及び前記第２層間調整層を貫通して、第１コンタクト部を形成する工程をさらに含むことを特徴とする請求項１４に記載の平板表示装置の製造方法。
  16. 前記第３ストレージ電極を覆うように、保護層を現成する工程をさらに含み、
    前記第１ストレージ電極または前記第３ストレージ電極が形成された位置に対応して、前記保護層を貫通して第２コンタクト部を形成する工程をさらに含むことを特徴とする請求項１５に記載の平板表示装置の製造方法。
  17. 前記第１コンタクト部と前記第２コンタクト部とは、オーバーラップされるように形成することを特徴とする請求項１６に記載の平板表示装置の製造方法。
  18. 前記第１層間調整層及び前記第２層間調整層は、
    シリコン窒化物またはシリコン酸化物のうちいずれか一つ以上の物質で形成されたことを特徴とする請求項１５乃至１７のいずれか一項に記載の平板表示装置の製造方法。
  19. 前記第２層間調整層は、前記第１層間調整層より誘電率の高い物質で形成されたことを特徴とする請求項１５乃至１８のいずれか一項に記載の平板表示装置の製造方法。
  20. 前記第２層間調整層は、シリコン窒化物で形成されたことを特徴とする請求項１５乃至１７のいずれか一項に記載の平板表示装置の製造方法。
  21. 前記第２ストレージ電極は、金属またはＩＴＯで形成されたことを特徴とする請求項１４乃至２０のいずれか一項に記載の平板表示装置の製造方法。
  22. 前記平板表示装置は、液晶表示装置であることを特徴とする請求項１４乃至２１のいずれか一項に記載の平板表示装置の製造方法。
JP2011042038A 2010-06-07 2011-02-28 平板表示装置及びその製造方法 Active JP5762775B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0053597 2010-06-07
KR20100053597A KR101482627B1 (ko) 2010-06-07 2010-06-07 평판 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
JP2011257735A true JP2011257735A (ja) 2011-12-22
JP5762775B2 JP5762775B2 (ja) 2015-08-12

Family

ID=45052247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011042038A Active JP5762775B2 (ja) 2010-06-07 2011-02-28 平板表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US8643013B2 (ja)
JP (1) JP5762775B2 (ja)
KR (1) KR101482627B1 (ja)
CN (1) CN102269901B (ja)
TW (1) TWI531846B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014005458A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 高分子／液晶複合体及びそれを有する液晶表示装置
JP2014160755A (ja) * 2013-02-20 2014-09-04 Japan Display Inc 半導体装置
JP2016153885A (ja) * 2015-02-13 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2022130086A1 (ja) * 2020-12-15 2022-06-23 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924079B1 (ko) 2012-07-06 2018-12-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103296030B (zh) * 2012-07-25 2015-12-09 上海天马微电子有限公司 Tft-lcd阵列基板
KR101959506B1 (ko) * 2012-10-26 2019-03-19 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102045036B1 (ko) * 2013-08-27 2019-11-14 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102366566B1 (ko) * 2014-10-16 2022-02-25 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
KR102304725B1 (ko) * 2014-10-16 2021-09-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법, 박막 트랜지스터 어레이 기판을 포함하는 유기 발광 표시 장치
KR102346675B1 (ko) * 2014-10-31 2022-01-04 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR102431309B1 (ko) * 2015-06-25 2022-08-11 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막 트랜지스터 기판, 및 표시 장치
TWI709248B (zh) * 2015-12-10 2020-11-01 聯華電子股份有限公司 電容及其製作方法
KR102543038B1 (ko) * 2015-12-11 2023-06-15 엘지디스플레이 주식회사 유기전계발광표시장치 및 이의 제조방법
KR102477984B1 (ko) * 2015-12-11 2022-12-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105487315A (zh) * 2016-01-19 2016-04-13 武汉华星光电技术有限公司 Tft阵列基板
CN105679768B (zh) * 2016-01-25 2019-07-12 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
DE102016218187B4 (de) * 2016-03-31 2020-12-24 Shanghai Tianma AM-OLED Co., Ltd. Array-Substrat und Herstellungsverfahren, Anzeigepaneel und Anzeigeeinrichtung
CN105742296B (zh) * 2016-03-31 2019-05-07 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN105977261B (zh) 2016-05-27 2019-01-04 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN106483728B (zh) * 2017-01-04 2019-05-21 京东方科技集团股份有限公司 像素结构、阵列基板和显示装置
CN107065359A (zh) * 2017-05-31 2017-08-18 深圳市华星光电技术有限公司 显示面板
CN109148480B (zh) 2018-08-21 2021-03-16 武汉华星光电半导体显示技术有限公司 阵列基板
CN110265412A (zh) * 2019-06-27 2019-09-20 京东方科技集团股份有限公司 阵列基板、显示面板和阵列基板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291240A (ja) * 1991-03-19 1992-10-15 Sharp Corp アクティブマトリクス基板
JP2001188253A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 電気光学装置及び投射型表示装置
JP2004006837A (ja) * 2002-04-23 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子
JP2006237447A (ja) * 2005-02-28 2006-09-07 Sanyo Epson Imaging Devices Corp 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
WO2007034596A1 (ja) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892945B1 (ko) 2002-02-22 2009-04-09 삼성전자주식회사 액티브 매트릭스형 유기전계발광 표시장치 및 그 제조방법
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
KR20050051140A (ko) 2003-11-27 2005-06-01 삼성에스디아이 주식회사 커패시터 및 이를 구비한 평판표시장치
KR100659053B1 (ko) 2004-05-21 2006-12-18 삼성에스디아이 주식회사 유기 전계 발광 표시장치
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
KR100696522B1 (ko) 2005-05-28 2007-03-19 삼성에스디아이 주식회사 평판표시장치
KR101151799B1 (ko) * 2005-11-09 2012-06-01 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US8448212B2 (en) 2005-12-02 2013-05-21 Nokia Corporation Combined receiver for DVB-H and DVB-T transmission
KR100851197B1 (ko) 2007-03-08 2008-08-08 삼성에스디아이 주식회사 평판 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04291240A (ja) * 1991-03-19 1992-10-15 Sharp Corp アクティブマトリクス基板
JP2001188253A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 電気光学装置及び投射型表示装置
JP2004006837A (ja) * 2002-04-23 2004-01-08 Semiconductor Energy Lab Co Ltd 半導体素子
JP2006237447A (ja) * 2005-02-28 2006-09-07 Sanyo Epson Imaging Devices Corp 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
WO2007034596A1 (ja) * 2005-09-22 2007-03-29 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン装置、アクティブマトリクス基板の製造方法、及び表示装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014005458A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 高分子／液晶複合体及びそれを有する液晶表示装置
JP2014160755A (ja) * 2013-02-20 2014-09-04 Japan Display Inc 半導体装置
JP2016153885A (ja) * 2015-02-13 2016-08-25 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2022130086A1 (ja) * 2020-12-15 2022-06-23 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
TW201219945A (en) 2012-05-16
US9012273B2 (en) 2015-04-21
US20140141574A1 (en) 2014-05-22
US20110297941A1 (en) 2011-12-08
TWI531846B (zh) 2016-05-01
KR101482627B1 (ko) 2015-01-14
CN102269901B (zh) 2016-04-13
US8643013B2 (en) 2014-02-04
JP5762775B2 (ja) 2015-08-12
CN102269901A (zh) 2011-12-07
KR20110133923A (ko) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5762775B2 (ja) 平板表示装置及びその製造方法
CN109560109B (zh) 显示装置
US9276047B2 (en) Method for manufacturing flexible display device
US9515097B2 (en) Flexible display device and manufacturing method thereof
US9529236B2 (en) Pixel structure and display panel
KR20190042395A (ko) 대면적 유기발광 다이오드 표시장치
US9613990B2 (en) Semiconductor device and method for manufacturing same
KR20190079265A (ko) 상부 발광형 유기발광 다이오드 표시장치
CN108550553A (zh) 一种薄膜晶体管及制作方法、显示装置
CN102456696A (zh) 显示装置及其制造方法
EP2477064A1 (en) Liquid crystal display device and method for manufacturing same
US11442574B2 (en) Touch structure and touch display panel
KR20160056487A (ko) 대면적 투명 유기발광 다이오드 표시장치
KR20150001177A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
JP6804603B2 (ja) アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法
US10061419B2 (en) Display device
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
EP2983204B1 (en) Display device and method for manufacturing the same
US9214478B2 (en) Display panel and method of manufacturing the same
US10620501B2 (en) Active matrix substrate, method for producing active matrix substrate, and liquid crystal display device
KR20210072360A (ko) 유기발광 표시장치
KR20160056486A (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
KR20150135673A (ko) 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150610

R150 Certificate of patent or registration of utility model

Ref document number: 5762775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250