JP6804603B2 - アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法 - Google Patents
アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP6804603B2 JP6804603B2 JP2019166435A JP2019166435A JP6804603B2 JP 6804603 B2 JP6804603 B2 JP 6804603B2 JP 2019166435 A JP2019166435 A JP 2019166435A JP 2019166435 A JP2019166435 A JP 2019166435A JP 6804603 B2 JP6804603 B2 JP 6804603B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- opening
- layer
- electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 271
- 239000011159 matrix material Substances 0.000 title claims description 165
- 238000004519 manufacturing process Methods 0.000 title claims description 98
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 649
- 239000010408 film Substances 0.000 claims description 170
- 239000004065 semiconductor Substances 0.000 claims description 149
- 238000000034 method Methods 0.000 claims description 102
- 239000011229 interlayer Substances 0.000 claims description 48
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 42
- 238000000059 patterning Methods 0.000 claims description 31
- 229910007541 Zn O Inorganic materials 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 23
- 239000000463 material Substances 0.000 description 21
- 239000010936 titanium Substances 0.000 description 16
- 230000007423 decrease Effects 0.000 description 13
- 239000010949 copper Substances 0.000 description 11
- 238000001514 detection method Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- 239000011701 zinc Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000009434 installation Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- CXKCTMHTOKXKQT-UHFFFAOYSA-N cadmium oxide Inorganic materials [Cd]=O CXKCTMHTOKXKQT-UHFFFAOYSA-N 0.000 description 2
- CFEAAQFZALKQPA-UHFFFAOYSA-N cadmium(2+);oxygen(2-) Chemical compound [O-2].[Cd+2] CFEAAQFZALKQPA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 229910007604 Zn—Sn—O Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 structures Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
- G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Manufacturing & Machinery (AREA)
Description
複数の画素領域を有し、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、タッチパネル用の第1電極と、タッチパネル用の第1配線とを備えたアクティブマトリクス基板の製造方法であって、
(A)主面を有する基板上に、前記薄膜トランジスタの活性層となる酸化物半導体層と、前記酸化物半導体層の少なくとも一部とゲート絶縁層を介して重なるゲート電極とを形成する工程と、
(B)前記ゲート電極、前記ゲート絶縁層および前記酸化物半導体層を覆い、かつ、前記酸化物半導体層の一部を露出するソース側開口部と、前記酸化物半導体層の他の一部を露出するドレイン側開口部とを有する絶縁層を形成する工程であって、前記基板の前記主面の法線方向から見たとき、前記ソース側開口部および前記ドレイン側開口部は、前記酸化物半導体層のうち前記ゲート電極と重なる領域の両側に位置する、工程と、
(C)前記絶縁層上および前記ソース側開口部内にソース電極、前記絶縁層上および前記ドレイン側開口部内にドレイン電極を形成し、これにより、前記薄膜トランジスタを得る、工程と、
(D)有機絶縁層を含む層間絶縁層を形成する工程であって、前記層間絶縁層は、前記薄膜トランジスタを覆い、かつ、前記ドレイン電極の一部を露出する第1コンタクトホールを有する、工程と、
(E)前記層間絶縁層上および前記第1コンタクトホール内に第1の透明導電膜を形成する工程と、
(F)前記第1の透明導電膜の一部上に、金属膜を用いて、前記第1配線の上層となる上部配線部を形成する工程と、
(G)前記第1の透明導電膜のパターニングを行うことにより、前記第1コンタクトホール内で前記ドレイン電極と電気的に接続された画素電極を形成するとともに、前記上部配線部の下方に、前記第1配線の下層となる下部配線部を形成する工程と、
(H)前記画素電極および前記第1配線を覆い、かつ、前記第1配線の一部を露出する第2コンタクトホールを有する誘電体層を形成する工程と、
(I)前記誘電体層上および前記第2コンタクトホール内に、前記第2コンタクトホール内で前記第1配線と電気的に接続された共通電極を形成する工程であって、前記共通電極は、それぞれが前記第1電極として機能し得る複数の共通電極部分を含む、工程と
を包含し、
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホールの底面は、前記ドレイン側開口部の底面と少なくとも部分的に重なっており、前記第2コンタクトホールの底面は、前記ソース側開口部の底面と少なくとも部分的に重なっている、アクティブマトリクス基板の製造方法。
複数の画素領域を有し、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、タッチパネル用の第1電極と、タッチパネル用の第1配線とを備えたアクティブマトリクス基板の製造方法であって、
(A)主面を有する基板上に、前記薄膜トランジスタの活性層となる酸化物半導体層と、前記酸化物半導体層の少なくとも一部とゲート絶縁層を介して重なるゲート電極とを形成する工程と、
(B)前記ゲート電極、前記ゲート絶縁層および前記酸化物半導体層を覆い、かつ、前記酸化物半導体層の一部を露出するソース側開口部と、前記酸化物半導体層の他の一部を露出するドレイン側開口部とを有する絶縁層を形成する工程であって、前記基板の前記主面の法線方向から見たとき、前記ソース側開口部および前記ドレイン側開口部は、前記酸化物半導体層のうち前記ゲート電極と重なる領域の両側に位置する、工程と、
(C)前記絶縁層上および前記ソース側開口部内にソース電極、前記絶縁層上および前記ドレイン側開口部内にドレイン電極を形成し、これにより、前記薄膜トランジスタを得る、工程と、
(D)無機絶縁層と、前記無機絶縁層上に配置された有機絶縁層と含む積層構造を有する層間絶縁層を形成し、前記有機絶縁層に、前記無機絶縁層の一部を露出する第1の開口部を形成する、工程と、
(E)前記層間絶縁層上に、金属膜を用いて前記第1配線を形成する工程と、
(F)前記層間絶縁層上、前記第1配線上および前記第1の開口部内に誘電体層を形成する工程と、
(G)第1のマスクを用いて、前記誘電体層および前記無機絶縁層のパターニングを行う工程であって、前記誘電体層に前記第1の配線の一部を露出する仮開口部を形成するとともに、前記誘電体層と、前記無機絶縁層のうち前記第1の開口部によって露出した部分とに、前記ドレイン電極の一部を露出する第2の開口部を形成し、これにより、前記第1の開口部および前記第2の開口部から構成される第1コンタクトホールを形成する、工程と、
(H)前記層間絶縁層上および前記第1コンタクトホール内に、前記第1コンタクトホール内で前記ドレイン電極と電気的に接続された画素電極を形成する工程と、
(I)前記画素電極上、前記誘電体層上および前記仮開口部内に他の誘電体層を形成する工程と、
(J)第2のマスクを用いて、前記他の誘電体層および前記誘電体層をパターニングすることにより、前記第1の配線の一部を露出する第2コンタクトホールを形成する工程であって、前記第2コンタクトホールは、前記仮開口部と少なくとも部分的に重なるように配置される、工程と、
(K)前記他の誘電体層上および前記第2コンタクトホール内に、前記第2コンタクトホール内で前記第1配線と電気的に接続された共通電極を形成する工程であって、前記共通電極は、それぞれが前記第1電極として機能し得る複数の共通電極部分を含む、工程と
を包含し、
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホールの底面は、前記ドレイン側開口部の底面と少なくとも部分的に重なっており、前記第2コンタクトホールの底面は、前記ソース側開口部の底面と少なくとも部分的に重なっている、アクティブマトリクス基板の製造方法。
複数の画素領域を有し、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、タッチパネル用の第1電極と、タッチパネル用の第1配線とを備えたアクティブマトリクス基板の製造方法であって、
(A)主面を有する基板上に、前記薄膜トランジスタの活性層となる酸化物半導体層と、前記酸化物半導体層の少なくとも一部とゲート絶縁層を介して重なるゲート電極とを形成する工程と、
(B)前記ゲート電極、前記ゲート絶縁層および前記酸化物半導体層を覆い、かつ、前記酸化物半導体層の一部を露出するソース側開口部と、前記酸化物半導体層の他の一部を露出するドレイン側開口部とを有する絶縁層を形成する工程であって、前記基板の前記主面の法線方向から見たとき、前記ソース側開口部および前記ドレイン側開口部は、前記酸化物半導体層のうち前記ゲート電極と重なる領域の両側に位置する、工程と、
(C)前記絶縁層上および前記ソース側開口部内にソース電極、前記絶縁層上および前記ドレイン側開口部内にドレイン電極を形成し、これにより、前記薄膜トランジスタを得る、工程と、
(D)無機絶縁層と、前記無機絶縁層上に配置された有機絶縁層と含む積層構造を有する層間絶縁層を形成し、前記有機絶縁層に、前記無機絶縁層の一部を露出する第1の開口部を形成する、工程と、
(E)前記層間絶縁層上に、それぞれが前記第1電極として機能し得る複数の共通電極部分を含む共通電極を形成する工程と、
(F)前記共通電極上および前記第1の開口部内に下部誘電体層を形成し、前記下部誘電体層のパターニングを行うことにより、前記下部誘電体層に、前記第1の開口部と少なくとも部分的に重なる仮開口部と、前記共通電極の一部を露出する第2コンタクトホールとを形成する工程と、
(G)前記下部誘電体層上および前記第2コンタクトホール内に、金属膜を用いて、前記第1配線を形成する工程と、
(H)前記第1配線および前記下部誘電体層上、前記第1の開口部内、および、前記仮開口部内に上部誘電体層を形成する工程と、
(I)マスクを用いて、前記上部誘電体層および前記下部誘電体層のパターニングを行うことにより、前記仮開口部と少なくとも部分的に重なる第2の開口部を形成する工程であって、これにより、前記第1の開口部および前記第2の開口部を含み、かつ、前記ドレイン電極の一部を露出する第1コンタクトホールを形成する、工程と、
(J)前記上部誘電体層上および前記第1コンタクトホール内に、前記第1コンタクトホール内で前記ドレイン電極と電気的に接続された画素電極を形成する工程と
を包含し、
前記工程(D)と前記工程(E)との間に、および/または、前記工程(I)において前記マスクを用いて、前記無機絶縁層のパターニングを行うことにより、前記無機絶縁層に前記ドレイン電極の前記一部を露出する第3の開口部を形成する工程をさらに包含し、前記第3の開口部は、前記第1の開口部および前記第2の開口部とともに、前記第1コンタクトホールを構成し、
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホールの底面は、前記ドレイン側開口部の底面と少なくとも部分的に重なっており、前記第2コンタクトホールの底面は、前記ソース側開口部の底面と少なくとも部分的に重なっている、アクティブマトリクス基板の製造方法。
前記工程(D)と前記工程(E)との間に、前記有機絶縁層をマスクとして用いて前記無機絶縁層のパターニングを行うことにより、前記無機絶縁層に他の仮開口部を形成する工程をさらに包含し、
前記工程(I)は、前記マスクを用いて、前記無機絶縁層に、少なくとも部分的に前記他の仮開口部と重なるように前記第3の開口部を形成する工程をさらに含む、項目3に記載のアクティブマトリクス基板の製造方法。
前記工程(D)では、前記有機絶縁層において、前記第1の開口部は、前記無機絶縁層の一部を露出するように形成され、
前記工程(I)は、前記マスクを用いて、前記無機絶縁層のうち前記第1の開口部によって露出された部分に前記第3の開口部を形成する工程をさらに含む、項目3に記載のアクティブマトリクス基板の製造方法。
前記工程(A)において、前記ゲート電極は、前記酸化物半導体層の一部上に前記ゲート絶縁層を介して配置される、項目1から5のいずれかに記載のアクティブマトリクス基板の製造方法。
前記工程(A)と前記工程(B)との間に、前記ゲート電極をマスクとして、前記酸化物半導体層の低抵抗化処理を行い、前記酸化物半導体層のうち前記ゲート電極と重なっていない領域の比抵抗を、前記ゲート電極と重なっている領域の比抵抗よりも低くする工程をさらに包含する、項目6に記載のアクティブマトリクス基板の製造方法。
前記酸化物半導体層の前記基板側に、他の絶縁層を介して、前記酸化物半導体層の前記一部と少なくとも部分的に重なる遮光層または他のゲート電極を形成する工程をさらに含む、項目6または7に記載のアクティブマトリクス基板の製造方法。
前記工程(A)は、前記ゲート電極と同じ導電膜を用いて複数のゲートバスラインを形成する工程をさらに含み、
前記工程(C)は、前記ソース電極と同じ導電膜を用いて複数のソースバスラインを形成する工程をさらに含み、
前記薄膜トランジスタの前記ソース電極は前記複数のソースバスラインの対応する1つに電気的に接続され、前記ゲート電極は前記複数のゲートバスラインの対応する1つに電気的に接続される、項目1から8のいずれかに記載のアクティブマトリクス基板の製造方法。
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホール、前記第2コンタクトホール、前記ソース側開口部および前記ドレイン側開口部は、いずれも、前記複数のゲートバスラインとも前記ゲート電極とも重ならないように配置される、項目9に記載のアクティブマトリクス基板の製造方法。
前記基板の前記主面の法線方向から見たとき、前記第2コンタクトホールは、前記ソース側開口部の内側に位置する、項目1から10のいずれかに記載のアクティブマトリクス基板の製造方法。
前記基板の前記主面の法線方向から見たとき、前記ソース側開口部は、前記第2コンタクトホールの内側に位置する、項目1から10のいずれかに記載のアクティブマトリクス基板の製造方法。
前記ソース電極は、前記対応する1つのソースバスラインと一体的に形成されており、
前記基板の前記主面の法線方向から見たとき、前記ソース側開口部は、前記対応する1つのソースバスラインおよび前記ソース電極を含むソース導電部の内側に、前記対応する1つのソースバスラインの幅を2分する中央線の片側のみに配置され、前記第2コンタクトホールは、前記ソース導電部の内側において、前記中央線と重なるように配置されている、項目9または10に記載のアクティブマトリクス基板の製造方法。
前記基板の前記主面の法線方向から見たとき、前記第2コンタクトホールの前記底面と、前記ソース側開口部の前記底面とは交差している、項目1から10のいずれかに記載のアクティブマトリクス基板の製造方法。
前記酸化物半導体層は、In−Ga−Zn−O系半導体を含む、項目1から14のいずれかに記載のアクティブマトリクス基板の製造方法。
項目1から15のいずれかに記載の方法で製造されたアクティブマトリクス基板。
アクティブマトリクス基板と、
前記アクティブマトリクス基板に対向するように配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と
を備えるタッチセンサ付き液晶表示装置の製造方法であって、
前記アクティブマトリクス基板を用意する工程を含み、
前記工程は、項目1から15のいずれかに記載の方法によって実行される、タッチセンサ付き液晶表示装置の製造方法。
<タッチパネル1001の全体構造>
まず、図面を参照しながら、横電界モード(例えばFFSモード)の液晶表示パネルを用いたインセル型タッチパネルを例に、タッチパネルの全体構造の概略を説明する。図示する例では、タッチパネルは相互容量方式のタッチセンサを有するが、自己容量方式のタッチセンサを有してもよい。
次いで、アクティブマトリクス基板101の画素領域PIXの構造を説明する。「画素領域PIX」は、タッチパネル1001の各画素に対応する領域であり、単に「画素」と呼ぶこともある。
本明細書では、画素電極PEと同じ透明導電膜から形成された層を画素電極層、共通電極CEと同じ透明導電膜から形成された層を共通電極層と呼ぶことがある。また、これらの電極層のうち基板1側に位置する層を「第1の透明電極層」、第1の透明電極層上に位置する層を「第2の透明電極層」と呼ぶことがある。本実施形態では、第1の透明電極層は画素電極PEを含む画素電極層であり、第2の透明電極層は共通電極CEを含む共通電極層であるが、第1の透明電極層が共通電極CEを含み、第2の透明電極層が画素電極PEを含んでもよい。第2の透明電極層に形成される透明電極には、画素ごとにスリット19sまたは切り欠き部を有する。
以下、図6A〜図6Kおよび図7を参照しながら、アクティブマトリクス基板101の製造方法を説明する。
図6Aに示すように、基板1上に、遮光層3、下部絶縁層5および酸化物半導体層7を形成する。
次に、図6Bに示すように、ゲート絶縁層9およびゲート電極10を形成する。
続いて、ゲート電極10をマスクとして、酸化物半導体層7の低抵抗化処理を行う。低抵抗化処理として、例えばプラズマ処理を行ってもよい。これにより、基板1の主面1Sの法線方向から見たとき、酸化物半導体層7のうちゲート電極10およびゲート絶縁層9と重なっていない第1領域7sおよび第2領域7dは、ゲート電極10およびゲート絶縁層9と重なっているチャネル領域7cよりも比抵抗の低い低抵抗領域となる。第1領域7sおよび第2領域7dは、導電体領域(例えばシート抵抗:200Ω/□以下)であってもよい。
次いで、図6Cに示すように、ゲート電極10および酸化物半導体層7を覆う上部絶縁層11を形成する。上部絶縁層11として、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜などの無機絶縁層を単層又は積層させて形成することができる。無機絶縁層の厚さは100nm以上500nm以下でもよい。上部絶縁層11を窒化シリコン膜などの酸化物半導体を還元させる絶縁膜を用いて形成すると、酸化物半導体層7のうち上部絶縁層11と接する領域(ここでは第1領域7sおよび第2領域7d)の比抵抗を低く維持できるので好ましい。ここでは、上部絶縁層11として、例えば、SiNx層(厚さ:300nm)をCVD法で形成する。
次いで、図6Dに示すように、上部絶縁層11上に、ソース電極8s、ドレイン電極8dおよびソースバスラインSLを含むソースメタル層を形成する。ここでは、上部絶縁層11上および開口部11s、11d内に、ソース用導電膜(厚さ:例えば50nm以上500nm以下)を形成し、公知のフォトリソグラフィにより、ソース用導電膜のパターニングを行うことで、ソースメタル層を得る。パターニングは、ドライエッチングまたはウェットエッチングで行うことができる。このようにして、TFT30を得る。
続いて、図6Eに示すように、TFT30およびソースバスラインSLを覆うように、層間絶縁層16を形成する。層間絶縁層16は、平坦化膜として機能し得る有機絶縁層13を含む。層間絶縁層16として、無機絶縁層(厚さ:例えば100nm以上400nm以下)12と、有機絶縁層(厚さ:例えば1〜3μm、好ましくは2〜3μm)13とをこの順で形成してもよい。無機絶縁層12の材料は、上部絶縁層11の材料として例示した材料と同じであってもよい。ここでは、無機絶縁層12として、CVD法でSiNx層(厚さ:例えば200nm)を形成する。有機絶縁層13は、例えば、感光性樹脂材料を含む有機絶縁膜であってもよい。
続いて、図6Hに示すように、層間絶縁層16上および第1コンタクトホールCHp内に、画素電極PEを形成するための第1の透明導電膜(厚さ:20〜300nm)15’を形成する。ここでは、例えば、スパッタリング法で、第1の透明導電膜15’としてインジウム−亜鉛酸化物膜を形成する。第1の透明電極膜の材料としては、インジウム−錫酸化物(ITO)、インジウム−亜鉛酸化物、ZnO等の金属酸化物を用いることができる。
次いで、図6Iに示すように、第1の透明導電膜15’上に、金属膜を用いてタッチ配線TLの上部配線部t2を形成する。
続いて、図6Jに示すように、例えばウェットエッチングで、第1の透明導電膜15’のパターニングを行うことにより、画素電極PEおよびタッチ配線TLの下部配線部t1を含む第1の透明電極層を得る。
次いで、図6Kに示すように、第1の透明電極層およびタッチ配線TL上に、誘電体層(厚さ:50〜500nm)17を形成する。誘電体層17の材料は、無機絶縁層12の材料として例示した材料と同じであってもよい。ここでは、誘電体層17として、例えばCVD法でSiN膜を形成する。
次いで、図示しないが、誘電体層17上および第2コンタクトホールCHt内に第2の透明導電膜(厚さ:20〜300nm)を形成する。この後、第2の透明導電膜のパターニングを行い、誘電体層17上に、共通電極CEを含む第2の透明電極層を形成する。共通電極CEには、画素ごとに少なくとも1つの開口部(または切り欠き部)を設ける。また、共通電極CEは、複数の共通電極部分CEaに分離され、各共通電極部分CEaは、第2コンタクトホールCHt内でタッチ配線TLと電気的に接続される。
図8A〜図8Cは、それぞれ、本実施形態における他のアクティブマトリクス基板102、103、104を例示する断面図である。
図8Cに示したアクティブマトリクス基板104を例に、本実施形態の他の製造方法を説明する。図9A〜図9Fは、それぞれ、アクティブマトリクス基板104の製造方法の一例を説明するための工程断面図である。図10は、アクティブマトリクス基板104の製造方法の一例を示すフローチャートである。以下の説明では、各層の形成方法、材料、厚さなどについて、アクティブマトリクス基板101と同様の場合には適宜説明を省略する。
続いて、TFT30およびソースバスラインSLを覆うように、層間絶縁層16を形成する。ここでは、層間絶縁層16として、無機絶縁層12と、有機絶縁層13とをこの順で形成する。この後、図9Aに示すように、有機絶縁層13のパターニングを行い、無機絶縁層12の一部を露出する開口部13pを形成する。
次いで、図9Bに示すように、層間絶縁層16上に、タッチ配線を形成するための金属膜を形成し、金属膜のパターニングを行うことにより、タッチ配線TLを得る。
次いで、図9Cに示すように、層間絶縁層16およびタッチ配線TL上に、誘電体層(厚さ:50〜500nm)18を形成する。第2の誘電体層18の材料は、無機絶縁層12の材料として例示した材料と同じであってもよい。
続いて、図9Dに示すように、同じレジストマスク(第1のマスクともいう。)を用いて、第2の誘電体層18および無機絶縁層12のパターニングを行う(ウェットエッチングまたはドライエッチング)。これにより、第2の誘電体層18に、タッチ配線TLの一部を露出する仮開口部18t’と、開口部13pと少なくとも部分的に重なる開口部18pを形成するとともに、無機絶縁層12のうち開口部13pで露出された部分の一部または全部を除去して、ドレイン電極8dの一部を露出する開口部12pを形成する。開口部12pの側面の少なくとも一部は開口部18pと整合する。開口部18pと開口部13pとの位置関係によって、開口部12pの側面の他の一部は開口部13pとも整合する。これにより、開口部18p、12p、13pから構成される第1コンタクトホールCHpが得られる。
続いて、図9Eに示すように、画素電極PEを含む第1の透明電極層を形成する。
次いで、図9Fに示すように、第1の透明電極層上、第2の誘電体層18上および仮開口部18t’内に、第1の誘電体層17を形成する。
次いで、図9Fに示すように、レジストマスク(第2のマスクともいう。)を用いて、第1の誘電体層17のパターニングを行い、仮開口部18t’と少なくとも部分的に重なるように開口部17tを形成する。パターニングでは、ドライエッチングを用いてもよいし、ウェットエッチングを用いてもよい。このとき、上記レジストマスクを用いて、第2の誘電体層18も同時にパターニングされてもよい。これにより、仮開口部18t’よりも大きい開口部18tが形成される。このようにして、開口部17tおよび開口部18tから構成され、タッチ配線TLの一部を露出する第2コンタクトホールCHtを得る。
次いで、第1の誘電体層17上および第2コンタクトホールCHt内に第2の透明導電膜を形成する。この後、第2の透明導電膜のパターニングを行い、第1の誘電体層17上に、共通電極CEを含む第2の透明電極層を形成する。共通電極CEは、複数の共通電極部分CEaに分離され、各共通電極部分CEaは、第2コンタクトホールCHt内でタッチ配線TLと電気的に接続される。このようにして、アクティブマトリクス基板104(図8C)が製造される。
第2の実施形態のアクティブマトリクス基板は、画素電極の基板側に共通電極が配置されている点で、前述の実施形態と異なる。
以下、図13A〜図13Dおよび図14を参照しながら、アクティブマトリクス基板105の製造方法を説明する。図13A〜図13Dは、それぞれ、アクティブマトリクス基板105の製造方法の一例を示す工程断面図である。図14は、アクティブマトリクス基板105の製造方法の一例を示すフローチャートである。以下の説明では、各層の形成方法、材料、厚さなどについて、前述の実施形態(アクティブマトリクス基板101など)と同様の場合には適宜説明を省略する。
続いて、TFT30およびソースバスラインSLを覆うように、層間絶縁層16を形成する。ここでは、層間絶縁層16として、無機絶縁層12と、有機絶縁層13とをこの順で形成する。この後、有機絶縁層13のパターニングを行い、無機絶縁層12の一部を露出する開口部13pを形成する。次いで、開口部13pが形成された有機絶縁層13をマスクとして利用して、無機絶縁層12に開口部12pを形成する。
続いて、図13Aに示すように、層間絶縁層16上、および、開口部13pおよび開口部12p内に、第1の透明導電膜を形成し、パターニングを行うことにより、共通電極CEを含む第1透明電極層を形成する。第1の透明導電膜のうち、開口部13pおよび開口部12p内に位置する部分は除去される。
次いで、図13Bに示すように、共通電極CEを覆うように、下部誘電体層(厚さ:50〜500nm)17Aを形成する。下部誘電体層17Aの材料は、無機絶縁層12の材料として例示した材料と同じであってもよい。この後、下部誘電体層17Aのパターニングを行い、共通電極CE(共通電極部分CEa)の一部を露出する開口部17At(第2コンタクトホールCHt)と、ドレイン電極8dの一部を露出する仮開口部17Ap’とを形成する。仮開口部17Ap’は、開口部13pと少なくとも部分的に重なるように配置される。
次いで、図13Cに示すように、下部誘電体層17A上および第2コンタクトホールCHt内に、タッチ配線を形成するための金属膜を形成し、金属膜のパターニングを行うことにより、タッチ配線TLを得る。タッチ配線TLは、第2コンタクトホールCHt内で共通電極CE(共通電極部分CEa)と電気的に接続される。
続いて、図13Dに示すように、タッチ配線TLおよび下部誘電体層17A上に、上部誘電体層(厚さ:50〜500nm)17Bを形成する。上部誘電体層17Bの材料は下部誘電体層17Aと同じであってもよい。この後、レジストマスクを用いて、上部誘電体層17Bのパターニングを行い、ドレイン電極8dの一部を露出する開口部17Bpを形成する。このとき、上記レジストマスクを用いて、下部誘電体層17Aのうち開口部17Bpと重なる部分も同時にエッチングされ、下部誘電体層17Aに開口部17Apが形成される。なお、無機絶縁層12にエッチング不良等があった場合に、本エッチング工程で無機絶縁層12のうち開口部17Apと重なる部分も除去され得る。エッチング方法は、ドライエッチングでもウェットエッチングでもよい。このようにして、開口部12p、13p、17Apおよび17Bpから構成される第1コンタクトホールCHpが得られる。第1コンタクトホールCHpにおいて、開口部12pの側面と開口部13pの側面とが整合し、開口部17Apの側面と開口部17Bpの側面とが整合してもよい。
続いて、上部誘電体層17B上および第1コンタクトホールCHp内に第2の透明導電膜を形成する。この後、例えばウェットエッチングで、第2の透明導電膜のパターニングを行うことにより、画素電極PEを含む第2の透明電極層を得る。このようにして、図12Aおよび図12Bに示すアクティブマトリクス基板105を得る。
次に、図16A〜図16Dおよび図17を参照しながら、アクティブマトリクス基板105の製造方法の他の例を説明する。図16A〜図16Dは、それぞれ、アクティブマトリクス基板105の他の製造方法を示す工程断面図である。図17は、アクティブマトリクス基板105の他の製造方法を示すフローチャートである。
続いて、TFT30およびソースバスラインSLを覆うように、層間絶縁層16を形成する。ここでは、層間絶縁層16として、無機絶縁層12と、有機絶縁層13とをこの順で形成する。この後、有機絶縁層13のパターニングを行い、無機絶縁層12の一部を露出する開口部13pを形成する。
続いて、図16Aに示すように、層間絶縁層16上および開口部13p内に第1の透明導電膜を形成し、第1の透明導電膜のパターニングを行うことにより、共通電極CEを含む第1の透明電極層を得る。第1の透明導電膜のうち開口部13p内に位置する部分は除去される。
次いで、図16Bに示すように、層間絶縁層16上および共通電極CE上に、下部誘電体層17Aを形成し、下部誘電体層17Aのパターニングを行う。これにより、下部誘電体層17Aに、タッチ配線TLの一部を露出する開口部17At(第2コンタクトホールCHt)を形成するとともに、開口部13pと少なくとも部分的に重なるように配置された仮開口部17Ap’を形成する。
次いで、図16Cに示すように、下部誘電体層17A上、第2コンタクトホールCHt内および開口部13p内に、タッチ配線を形成するための金属膜を形成し、金属膜のパターニングを行うことにより、タッチ配線TLを得る。
次いで、図16Dに示すように、タッチ配線TL上および下部誘電体層17A上に、上部誘電体層17Bを形成する。この後、上部誘電体層17Bおよび無機絶縁層12を、同じレジストマスクを用いてパターニングする。これにより、上部誘電体層17Bに、ドレイン電極8dの一部を露出する開口部17Bpを形成するとともに、無機絶縁層12の露出部分(開口部13pで露出された部分)のうち開口部17Bpと重なる部分が除去されて開口部12pが形成される。つまり、開口部12pは、基板1の法線方向から見たとき、開口部13pおよび開口部17Bpの両方と重なる部分に形成される。なお、開口部17Apの形成不良があった場合、下部誘電体層17Aのうち開口部17Bpと重なる部分も本工程でエッチングされ得る。このようにして、開口部12p、13p、17Apおよび17Bpから構成される第1コンタクトホールCHpが得られる。基板1の主面1Sの法線方向から見たとき、開口部13pと開口部17Bpとが交差するように配置された場合には、第1コンタクトホールCHpにおいて、開口部12pの側面の一部は開口部13pの側面と整合し、他の一部は開口部17Bpと整合してもよい。
続いて、上部誘電体層17B上および第1コンタクトホールCHp内に第2の透明導電膜を形成し、第2の透明導電膜のパターニングを行うことにより、画素電極PEを含む第2の透明電極層を得る。このようにして、アクティブマトリクス基板105(図12A、12B)を得る。
図18は、変形例のアクティブマトリクス基板107における画素コンタクト部を例示する断面図である。
酸化物半導体層7に含まれる酸化物半導体は、アモルファス酸化物半導体であってもよいし、結晶質部分を有する結晶質酸化物半導体であってもよい。結晶質酸化物半導体としては、多結晶酸化物半導体、微結晶酸化物半導体、c軸が層面に概ね垂直に配向した結晶質酸化物半導体などが挙げられる。
3 :遮光層
5 :下部絶縁層
7 :酸化物半導体層
7c :チャネル領域
7d :第2領域
7s :第1領域
8d :ドレイン電極
8s :ソース電極
9 :ゲート絶縁層
10 :ゲート電極
11 :上部絶縁層
11d :ドレイン側開口部
11s :ソース側開口部
12 :無機絶縁層
12p :開口部
13 :有機絶縁層
13p :開口部
15’ :第1の透明導電膜
15p :開口部
16 :層間絶縁層
17 :誘電体層
17A :下部誘電体層
17Ap :開口部
17Ap’ :仮開口部
17At :開口部
17B :上部誘電体層
17Bp :開口部
17p :開口部
17t :開口部
18 :第2の誘電体層
18p :開口部
18p’ :仮開口部
18t :開口部
18t’ :仮開口部
20 :島状金属層
21 :基板
43 :中央線
101〜107 :アクティブマトリクス基板
110 :シール材
120 :半導体チップ
130 :コンタクト柱
201 :対向基板
1001 :タッチパネル
PIX :画素領域
GL :ゲートバスライン
SL :ソースバスライン
TL :タッチ配線
t1 :下部配線部
t2 :上部配線部
PE :画素電極
CE :共通電極
CEa :共通電極部分
CHp :第1コンタクトホール
CHt :第2コンタクトホール
CL :液晶層
DR :表示領域
FR :周辺領域
H1 :第1開口部
H2 :第2開口部
M :遮光範囲
RX :レシーバ電極
TX :トランスミッタ電極
RXL :タッチセンサ検出用配線
TXL :タッチセンサ駆動用配線
TU :タッチ検出単位
Claims (16)
- 複数の画素領域を有し、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、タッチパネル用の第1電極と、タッチパネル用の第1配線とを備えたアクティブマトリクス基板の製造方法であって、
(A)主面を有する基板上に、前記薄膜トランジスタの活性層となる酸化物半導体層と、前記酸化物半導体層の少なくとも一部とゲート絶縁層を介して重なるゲート電極とを形成する工程と、
(B)前記ゲート電極、前記ゲート絶縁層および前記酸化物半導体層を覆い、かつ、前記酸化物半導体層の一部を露出するソース側開口部と、前記酸化物半導体層の他の一部を露出するドレイン側開口部とを有する絶縁層を形成する工程であって、前記基板の前記主面の法線方向から見たとき、前記ソース側開口部および前記ドレイン側開口部は、前記酸化物半導体層のうち前記ゲート電極と重なる領域の両側に位置する、工程と、
(C)前記絶縁層上および前記ソース側開口部内にソース電極、前記絶縁層上および前記ドレイン側開口部内にドレイン電極を形成し、これにより、前記薄膜トランジスタを得る、工程と、
(D)有機絶縁層を含む層間絶縁層を形成する工程であって、前記層間絶縁層は、前記薄膜トランジスタを覆い、かつ、前記ドレイン電極の一部を露出する第1コンタクトホールを有する、工程と、
(E)前記層間絶縁層上および前記第1コンタクトホール内に第1の透明導電膜を形成する工程と、
(F)前記第1の透明導電膜の一部上に、金属膜を用いて、前記第1配線の上層となる上部配線部を形成する工程と、
(G)前記第1の透明導電膜のパターニングを行うことにより、前記第1コンタクトホール内で前記ドレイン電極と電気的に接続された画素電極を形成するとともに、前記上部配線部の下方に、前記第1配線の下層となる下部配線部を形成する工程と、
(H)前記画素電極および前記第1配線を覆い、かつ、前記第1配線の一部を露出する第2コンタクトホールを有する誘電体層を形成する工程と、
(I)前記誘電体層上および前記第2コンタクトホール内に、前記第2コンタクトホール内で前記第1配線と電気的に接続された共通電極を形成する工程であって、前記共通電極は、それぞれが前記第1電極として機能し得る複数の共通電極部分を含む、工程と
を包含し、
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホールの底面は、前記ドレイン側開口部の底面と少なくとも部分的に重なっており、前記第2コンタクトホールの底面は、前記ソース側開口部の底面と少なくとも部分的に重なっている、アクティブマトリクス基板の製造方法。 - 複数の画素領域を有し、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、タッチパネル用の第1電極と、タッチパネル用の第1配線とを備えたアクティブマトリクス基板の製造方法であって、
(A)主面を有する基板上に、前記薄膜トランジスタの活性層となる酸化物半導体層と、前記酸化物半導体層の少なくとも一部とゲート絶縁層を介して重なるゲート電極とを形成する工程と、
(B)前記ゲート電極、前記ゲート絶縁層および前記酸化物半導体層を覆い、かつ、前記酸化物半導体層の一部を露出するソース側開口部と、前記酸化物半導体層の他の一部を露出するドレイン側開口部とを有する絶縁層を形成する工程であって、前記基板の前記主面の法線方向から見たとき、前記ソース側開口部および前記ドレイン側開口部は、前記酸化物半導体層のうち前記ゲート電極と重なる領域の両側に位置する、工程と、
(C)前記絶縁層上および前記ソース側開口部内にソース電極、前記絶縁層上および前記ドレイン側開口部内にドレイン電極を形成し、これにより、前記薄膜トランジスタを得る、工程と、
(D)無機絶縁層と、前記無機絶縁層上に配置された有機絶縁層と含む積層構造を有する層間絶縁層を形成し、前記有機絶縁層に、前記無機絶縁層の一部を露出する第1の開口部を形成する、工程と、
(E)前記層間絶縁層上に、金属膜を用いて前記第1配線を形成する工程と、
(F)前記層間絶縁層上、前記第1配線上および前記第1の開口部内に誘電体層を形成する工程と、
(G)第1のマスクを用いて、前記誘電体層および前記無機絶縁層のパターニングを行う工程であって、前記誘電体層に前記第1配線の一部を露出する仮開口部を形成するとともに、前記誘電体層と、前記無機絶縁層のうち前記第1の開口部によって露出した部分とに、前記ドレイン電極の一部を露出する第2の開口部を形成し、これにより、前記第1の開口部および前記第2の開口部から構成される第1コンタクトホールを形成する、工程と、
(H)前記層間絶縁層上および前記第1コンタクトホール内に、前記第1コンタクトホール内で前記ドレイン電極と電気的に接続された画素電極を形成する工程と、
(I)前記画素電極上、前記誘電体層上および前記仮開口部内に他の誘電体層を形成する工程と、
(J)第2のマスクを用いて、前記他の誘電体層および前記誘電体層をパターニングすることにより、前記第1配線の一部を露出する第2コンタクトホールを形成する工程であって、前記第2コンタクトホールは、前記仮開口部と少なくとも部分的に重なるように配置される、工程と、
(K)前記他の誘電体層上および前記第2コンタクトホール内に、前記第2コンタクトホール内で前記第1配線と電気的に接続された共通電極を形成する工程であって、前記共通電極は、それぞれが前記第1電極として機能し得る複数の共通電極部分を含む、工程とを包含し、
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホールの底面は、前記ドレイン側開口部の底面と少なくとも部分的に重なっており、前記第2コンタクトホールの底面は、前記ソース側開口部の底面と少なくとも部分的に重なっている、アクティブマトリクス基板の製造方法。 - 複数の画素領域を有し、前記複数の画素領域のそれぞれに配置された薄膜トランジスタと、タッチパネル用の第1電極と、タッチパネル用の第1配線とを備えたアクティブマトリクス基板の製造方法であって、
(A)主面を有する基板上に、前記薄膜トランジスタの活性層となる酸化物半導体層と、前記酸化物半導体層の少なくとも一部とゲート絶縁層を介して重なるゲート電極とを形成する工程と、
(B)前記ゲート電極、前記ゲート絶縁層および前記酸化物半導体層を覆い、かつ、前記酸化物半導体層の一部を露出するソース側開口部と、前記酸化物半導体層の他の一部を露出するドレイン側開口部とを有する絶縁層を形成する工程であって、前記基板の前記主面の法線方向から見たとき、前記ソース側開口部および前記ドレイン側開口部は、前記酸化物半導体層のうち前記ゲート電極と重なる領域の両側に位置する、工程と、
(C)前記絶縁層上および前記ソース側開口部内にソース電極、前記絶縁層上および前記ドレイン側開口部内にドレイン電極を形成し、これにより、前記薄膜トランジスタを得る、工程と、
(D)無機絶縁層と、前記無機絶縁層上に配置された有機絶縁層と含む積層構造を有する層間絶縁層を形成し、前記有機絶縁層に、前記無機絶縁層の一部を露出する第1の開口部を形成する、工程と、
(E)前記層間絶縁層上に、それぞれが前記第1電極として機能し得る複数の共通電極部分を含む共通電極を形成する工程と、
(F)前記共通電極上および前記第1の開口部内に下部誘電体層を形成し、前記下部誘電体層のパターニングを行うことにより、前記下部誘電体層に、前記第1の開口部と少なくとも部分的に重なる仮開口部と、前記共通電極の一部を露出する第2コンタクトホールとを形成する工程と、
(G)前記下部誘電体層上および前記第2コンタクトホール内に、金属膜を用いて、前記第1配線を形成する工程と、
(H)前記第1配線および前記下部誘電体層上、前記第1の開口部内、および、前記仮開口部内に上部誘電体層を形成する工程と、
(I)マスクを用いて、前記上部誘電体層および前記下部誘電体層のパターニングを行うことにより、前記仮開口部と少なくとも部分的に重なる第2の開口部を形成する工程であって、これにより、前記第1の開口部および前記第2の開口部を含み、かつ、前記ドレイン電極の一部を露出する第1コンタクトホールを形成する、工程と、
(J)前記上部誘電体層上および前記第1コンタクトホール内に、前記第1コンタクトホール内で前記ドレイン電極と電気的に接続された画素電極を形成する工程と
を包含し、
前記工程(D)と前記工程(E)との間に、および/または、前記工程(I)において前記マスクを用いて、前記無機絶縁層のパターニングを行うことにより、前記無機絶縁層に前記ドレイン電極の前記一部を露出する第3の開口部を形成する工程をさらに包含し、前記第3の開口部は、前記第1の開口部および前記第2の開口部とともに、前記第1コンタクトホールを構成し、
前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホールの底面は、前記ドレイン側開口部の底面と少なくとも部分的に重なっており、前記第2コンタクトホールの底面は、前記ソース側開口部の底面と少なくとも部分的に重なっている、アクティブマトリクス基板の製造方法。 - 前記工程(D)と前記工程(E)との間に、前記有機絶縁層をマスクとして用いて前記無機絶縁層のパターニングを行うことにより、前記無機絶縁層に他の仮開口部を形成する工程をさらに包含し、
前記工程(I)は、前記マスクを用いて、前記無機絶縁層に、少なくとも部分的に前記他の仮開口部と重なるように前記第3の開口部を形成する工程をさらに含む、請求項3に記載のアクティブマトリクス基板の製造方法。 - 前記工程(D)では、前記有機絶縁層において、前記第1の開口部は、前記無機絶縁層の一部を露出するように形成され、
前記工程(I)は、前記マスクを用いて、前記無機絶縁層のうち前記第1の開口部によって露出された部分に前記第3の開口部を形成する工程をさらに含む、請求項3に記載のアクティブマトリクス基板の製造方法。 - 前記工程(A)において、前記ゲート電極は、前記酸化物半導体層の一部上に前記ゲート絶縁層を介して配置される、請求項1から5のいずれかに記載のアクティブマトリクス基板の製造方法。
- 前記工程(A)と前記工程(B)との間に、前記ゲート電極をマスクとして、前記酸化物半導体層の低抵抗化処理を行い、前記酸化物半導体層のうち前記ゲート電極と重なっていない領域の比抵抗を、前記ゲート電極と重なっている領域の比抵抗よりも低くする工程をさらに包含する、請求項6に記載のアクティブマトリクス基板の製造方法。
- 前記酸化物半導体層の前記基板側に、他の絶縁層を介して、前記酸化物半導体層の前記一部と少なくとも部分的に重なる遮光層または他のゲート電極を形成する工程をさらに含む、請求項6または7に記載のアクティブマトリクス基板の製造方法。
- 前記工程(A)は、前記ゲート電極と同じ導電膜を用いて複数のゲートバスラインを形成する工程をさらに含み、
前記工程(C)は、前記ソース電極と同じ導電膜を用いて複数のソースバスラインを形成する工程をさらに含み、
前記薄膜トランジスタの前記ソース電極は前記複数のソースバスラインの対応する1つに電気的に接続され、前記ゲート電極は前記複数のゲートバスラインの対応する1つに電気的に接続される、請求項1から8のいずれかに記載のアクティブマトリクス基板の製造方法。 - 前記基板の前記主面の法線方向から見たとき、前記第1コンタクトホール、前記第2コンタクトホール、前記ソース側開口部および前記ドレイン側開口部は、いずれも、前記複数のゲートバスラインとも前記ゲート電極とも重ならないように配置される、請求項9に記載のアクティブマトリクス基板の製造方法。
- 前記基板の前記主面の法線方向から見たとき、前記第2コンタクトホールは、前記ソース側開口部の内側に位置する、請求項1から10のいずれかに記載のアクティブマトリクス基板の製造方法。
- 前記基板の前記主面の法線方向から見たとき、前記ソース側開口部は、前記第2コンタクトホールの内側に位置する、請求項1から10のいずれかに記載のアクティブマトリクス基板の製造方法。
- 前記ソース電極は、前記対応する1つのソースバスラインと一体的に形成されており、
前記基板の前記主面の法線方向から見たとき、前記ソース側開口部は、前記対応する1つのソースバスラインおよび前記ソース電極を含むソース導電部の内側に、前記対応する1つのソースバスラインの幅を2分する中央線の片側のみに配置され、前記第2コンタクトホールは、前記ソース導電部の内側において、前記中央線と重なるように配置されている、請求項9または10に記載のアクティブマトリクス基板の製造方法。 - 前記基板の前記主面の法線方向から見たとき、前記第2コンタクトホールの前記底面と、前記ソース側開口部の前記底面とは交差している、請求項1から10のいずれかに記載のアクティブマトリクス基板の製造方法。
- 前記酸化物半導体層は、In−Ga−Zn−O系半導体を含む、請求項1から14のいずれかに記載のアクティブマトリクス基板の製造方法。
- アクティブマトリクス基板と、
前記アクティブマトリクス基板に対向するように配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と
を備えるタッチセンサ付き液晶表示装置の製造方法であって、
前記アクティブマトリクス基板を用意する工程を含み、
前記工程は、請求項1から15のいずれかに記載の方法によって実行される、タッチセンサ付き液晶表示装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862733267P | 2018-09-19 | 2018-09-19 | |
US62/733,267 | 2018-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020046665A JP2020046665A (ja) | 2020-03-26 |
JP6804603B2 true JP6804603B2 (ja) | 2020-12-23 |
Family
ID=69772919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019166435A Active JP6804603B2 (ja) | 2018-09-19 | 2019-09-12 | アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10989948B2 (ja) |
JP (1) | JP6804603B2 (ja) |
CN (1) | CN110931507B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11216128B2 (en) * | 2019-02-26 | 2022-01-04 | Beijing Boe Display Technology Co., Ltd. | Touch-sensing display substrate, touch-sensing display apparatus, method of operating touch sensing display apparatus, and method of fabricating touch-sensing display substrate |
CN115830996A (zh) * | 2019-11-12 | 2023-03-21 | 群创光电股份有限公司 | 显示装置 |
US20230147963A1 (en) | 2020-03-17 | 2023-05-11 | Nitto Denko Corporation | Formate production method and formate production system |
KR20210149284A (ko) * | 2020-06-01 | 2021-12-09 | 삼성디스플레이 주식회사 | 표시 장치 및 전자 기기 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4404881B2 (ja) | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
JP4816668B2 (ja) | 2008-03-28 | 2011-11-16 | ソニー株式会社 | タッチセンサ付き表示装置 |
KR101995082B1 (ko) | 2010-12-03 | 2019-07-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
KR101295536B1 (ko) * | 2012-03-26 | 2013-08-12 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시장치 및 그 제조 방법 |
WO2013180040A1 (en) | 2012-05-31 | 2013-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102024779B1 (ko) * | 2012-12-13 | 2019-09-24 | 엘지디스플레이 주식회사 | 터치센서 일체형 표시장치 |
WO2014157019A1 (en) | 2013-03-25 | 2014-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9235285B2 (en) * | 2013-05-13 | 2016-01-12 | Himax Technologies Limited | Pixel matrix, touch display device and drving method thereof |
JP6165584B2 (ja) | 2013-10-08 | 2017-07-19 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6070896B2 (ja) * | 2014-12-05 | 2017-02-01 | 凸版印刷株式会社 | 表示装置基板、表示装置基板の製造方法、及び、これを用いた表示装置 |
KR101728793B1 (ko) | 2014-12-31 | 2017-04-21 | 엘지디스플레이 주식회사 | 인셀 터치 액정 디스플레이 장치와 이의 제조방법 |
CN104657024A (zh) * | 2015-03-13 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种内嵌式触摸屏及显示装置 |
KR102263876B1 (ko) * | 2015-05-29 | 2021-06-14 | 엘지디스플레이 주식회사 | 인셀 터치 액정 디스플레이 장치와 그 제조방법 |
WO2017030080A1 (ja) * | 2015-08-19 | 2017-02-23 | シャープ株式会社 | タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 |
KR102484885B1 (ko) * | 2015-12-07 | 2023-01-05 | 엘지디스플레이 주식회사 | 터치스크린 패널 일체형 표시장치 및 그 제조방법 |
KR102370488B1 (ko) * | 2016-03-15 | 2022-03-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치, 모듈, 및 전자 기기 |
JP6655720B2 (ja) * | 2016-06-09 | 2020-02-26 | シャープ株式会社 | アクティブマトリクス基板と、それを備えたタッチパネル付き表示装置及び液晶表示装置 |
JP6813967B2 (ja) | 2016-06-30 | 2021-01-13 | 株式会社ジャパンディスプレイ | 入力機能付き表示装置 |
WO2018051486A1 (ja) * | 2016-09-16 | 2018-03-22 | 凸版印刷株式会社 | 表示装置及び表示装置基板 |
JP6350754B1 (ja) * | 2017-01-20 | 2018-07-04 | 凸版印刷株式会社 | 表示装置及び表示装置基板 |
WO2018163944A1 (ja) * | 2017-03-08 | 2018-09-13 | シャープ株式会社 | 半導体装置、半導体装置の製造方法、及び、液晶表示装置 |
KR101918965B1 (ko) * | 2017-09-22 | 2018-11-15 | 엘지디스플레이 주식회사 | 터치 스크린 일체형 표시장치 |
JP6868069B2 (ja) * | 2018-09-19 | 2021-05-12 | シャープ株式会社 | アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置 |
-
2019
- 2019-09-12 JP JP2019166435A patent/JP6804603B2/ja active Active
- 2019-09-16 US US16/571,325 patent/US10989948B2/en active Active
- 2019-09-18 CN CN201910883506.4A patent/CN110931507B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110931507A (zh) | 2020-03-27 |
US10989948B2 (en) | 2021-04-27 |
CN110931507B (zh) | 2023-06-06 |
US20200089037A1 (en) | 2020-03-19 |
JP2020046665A (ja) | 2020-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6868069B2 (ja) | アクティブマトリクス基板およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置 | |
JP6804603B2 (ja) | アクティブマトリクス基板の製造方法、およびアクティブマトリクス基板を用いたタッチセンサ付き液晶表示装置の製造方法 | |
CN109117016B (zh) | 显示面板与其制造方法 | |
WO2016195039A1 (ja) | アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置 | |
TWI600165B (zh) | 半導體裝置及其製造方法 | |
WO2015125685A1 (ja) | アクティブマトリクス基板およびその製造方法 | |
US11637132B2 (en) | Active matrix substrate and method for manufacturing same | |
US11145679B2 (en) | Method for manufacturing active matrix board | |
CN109698205B (zh) | 有源矩阵基板及其制造方法 | |
US20150221773A1 (en) | Semiconductor device and method for producing same | |
JP2020167327A (ja) | アクティブマトリクス基板およびその製造方法 | |
CN113078167A (zh) | 有源矩阵基板及其制造方法 | |
US11079636B2 (en) | Active matrix substrate, liquid crystal display device with touch sensor using active matrix substrate, and method for manufacturing active matrix substrate | |
CN112051690B (zh) | 有源矩阵基板及带触摸传感器的液晶显示装置 | |
CN112054031B (zh) | 有源矩阵基板及其制造方法 | |
US10921669B2 (en) | Display device and active matrix substrate | |
US9496287B2 (en) | Semiconductor device and production method therefor | |
US20210141278A1 (en) | Display panel and manufacturing method thereof | |
US11927860B2 (en) | Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device with touch sensor using active matrix substrate | |
US20220285405A1 (en) | Active matrix substrate and manufacturing method thereof | |
US20230135065A1 (en) | Active matrix substrate | |
JP2023163682A (ja) | アクティブマトリクス基板および液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201006 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6804603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |