JP7106529B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7106529B2
JP7106529B2 JP2019516297A JP2019516297A JP7106529B2 JP 7106529 B2 JP7106529 B2 JP 7106529B2 JP 2019516297 A JP2019516297 A JP 2019516297A JP 2019516297 A JP2019516297 A JP 2019516297A JP 7106529 B2 JP7106529 B2 JP 7106529B2
Authority
JP
Japan
Prior art keywords
transistor
oxide
insulator
gate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019516297A
Other languages
English (en)
Other versions
JPWO2018203175A1 (ja
Inventor
清 加藤
知昭 熱海
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018203175A1 publication Critical patent/JPWO2018203175A1/ja
Application granted granted Critical
Publication of JP7106529B2 publication Critical patent/JP7106529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Description

本発明の一形態は半導体装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、蓄電装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
なお、本発明の一形態は上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
近年、チャネルが形成される領域（以下、チャネル形成領域ともいう）に酸化物半導体または金属酸化物を用いたトランジスタ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒトランジスタ、以下、ＯＳトランジスタと呼ぶ）が注目されている。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含むＯＳトランジスタが知られている。
また、表示装置の駆動回路などのように、ＣＭＯＳ回路を用いずに、単一導電型のトランジスタのみで回路を設計する技術が知られている。例えば、特許文献１および２には、ｎチャネル型のＯＳトランジスタのみで構成されたシフトレジスタが開示されている。
また、ロジック回路は、スタティックロジック回路、ダイナミックロジック回路、および疑似（ｐｓｅｕｄｏ）ロジック回路等に分類できる。ダイナミックロジック回路は、データを一時的に保持することで動作する回路であるため、スタティックロジック回路と比較して、トランジスタのリーク電流が問題となる。例えば、特許文献３乃至５には、ＯＳトランジスタを用いてダイナミックロジック回路のリーク電流を低減する技術が開示されている。
特開２０１１－０９０７６１号公報 特開２０１１－２０９７１４号公報 特開２０１３－９３１１号公報 特開２０１３－９３１３号公報 特開２０１６－７２９８２号公報
本発明の一形態は、消費電力が小さく、単極性のトランジスタで構成されるインバータ回路を提供することを課題の一とする。また、本発明の一形態は、動作周波数が高く、単極性のトランジスタで構成されるインバータ回路を提供することを課題の一とする。また、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全てを解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一形態は、第１乃至第３トランジスタおよび容量素子を有する半導体装置である。第１トランジスタは、第１ゲートおよび第２ゲートを有する。第２トランジスタは、第３ゲートおよび第４ゲートを有する。第３トランジスタは、第５ゲートおよび第６ゲートを有する。第１トランジスタのドレインは第１電位が与えられる。第１トランジスタのソースは第２トランジスタのドレインに電気的に接続される。第２トランジスタのソースは第３トランジスタのドレインに電気的に接続される。第３トランジスタのソースは第２電位が与えられる。容量素子の第１端子は第１トランジスタのソースに電気的に接続される。第１ゲートおよび第２ゲートは、第１クロック信号が入力される。第３ゲートおよび第４ゲートは、第２クロック信号が入力される。第２クロック信号は第１クロック信号の反転信号である。第５ゲートおよび第６ゲートは、第１信号が入力される。第１トランジスタのソースは、第２信号を出力する。第１乃至第３トランジスタはチャネル形成領域に酸化物半導体を有することが好ましい。
本発明の一形態は、第１乃至第３トランジスタ、および容量素子を有する半導体装置である。第１トランジスタは、第１ゲートおよび第２ゲートを有する。第２トランジスタは、第３ゲートおよび第４ゲートを有する。第３トランジスタは、第５ゲートおよび第６ゲートを有する。第１トランジスタのドレインは第１電位が与えられる。第１トランジスタのソースは第２トランジスタのドレインに電気的に接続される。第２トランジスタのソースは第３トランジスタのドレインに電気的に接続される。第３トランジスタのソースは第２電位が与えられる。容量素子の第１端子は第１トランジスタのソースに電気的に接続される。第１ゲートおよび第２ゲートは、第１クロック信号が入力される。第５ゲートおよび第６ゲートは、第２クロック信号が入力される。第２クロック信号は第１クロック信号の反転信号である。第３ゲートおよび第４ゲートは、第１信号が入力される。第１トランジスタのソースは、第２信号を出力する。第１乃至第３トランジスタはチャネル形成領域に酸化物半導体を有することが好ましい。
上記形態において、第１クロック信号が高電位のとき、容量素子は充電を行い、第１クロック信号が低電位のとき、第２信号は第１信号の反転信号を出力する。
上記形態において、第１ゲートは、側壁に第１絶縁体が設けられ、第３ゲートは、側壁に第２絶縁体が設けられる。容量素子は第２端子に電気的に接続された電極を有する。第１ゲートと電極は、第１絶縁体を間に介して設けられ、第３ゲートと電極は、第２絶縁体を間に介して設けられる。
本発明の一形態により、消費電力が小さく、単極性のトランジスタで構成されるインバータ回路を提供することができる。また、本発明の一形態により、動作周波数が高く、単極性のトランジスタで構成されるインバータ回路を提供することができる。また、本発明の一形態により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の構成の一例を示す回路図。 Ａ、Ｂ：トランジスタの回路記号。 Ａ、Ｂ：半導体装置の動作の一例を示すタイミングチャート。 半導体装置の構成の一例を示す回路図。 Ａ、Ｂ：半導体装置の構成の一例を示す回路図。 Ａ、Ｂ：半導体装置の構成の一例を示す回路図。 Ａ、Ｂ：半導体装置の構成の一例を示す回路図。 インバータ回路の構成の一例を示す回路図。 Ａ－Ｄ：半導体装置の上面図、および断面図。 半導体装置の断面図。 Ａ：半導体装置の上面図。Ｂ、Ｃ：半導体装置の断面図。 Ａ：半導体装置の上面図。Ｂ、Ｃ：半導体装置の断面図。 Ａ、Ｂ：半導体装置の断面図。 Ａ：半導体装置の上面図。Ｂ、Ｃ：半導体装置の断面図。 Ａ、Ｂ：電子部品の例を示す模式図。 Ａ―Ｅ：電子機器の例を示す模式図。 Ａ―Ｄ：電子機器の例を示す模式図。 Ａ、Ｂ：電子機器の例を示す模式図。 電子機器の例を示す模式図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
また、本明細書中において、高電源電圧をＨレベル（又はＶＤＤ）、低電源電圧をＬレベル（又はＧＮＤ）と呼ぶ場合がある。
（実施の形態１）
本実施の形態では、単極性トランジスタからなるインバータ回路について説明を行う。
なお、本明細書において、トランジスタの回路記号を図２（Ａ）、図２（Ｂ）のように表す場合がある。図２（Ａ）、図２（Ｂ）は、ともに第１ゲートと第２ゲートを有するトランジスタを表している。なお、本明細書において、第１ゲートをフロントゲート（ＦＧ）、第２ゲートをバックゲート（ＢＧ）という場合がある。
図２（Ｂ）の回路記号は、トランジスタのフロントゲートが半導体層の上面と側面に電界を印加していることを強調する場合に用いられる。図２（Ａ）のトランジスタにおいて、フロントゲートは、第１のゲート絶縁体を間に介して、半導体層の上面および側面と対向する領域を有するように設けられる。また、バックゲートは、第２のゲート絶縁体を間に介して、半導体層の下面と対向する領域を有するように設けられる。このとき、半導体層の厚さはトランジスタのチャネル幅よりも大きくすることが好ましい。なお、図２（Ａ）、図２（Ｂ）のトランジスタの具体的な構造は、後述する実施の形態２および実施の形態４で説明を行う。
図２（Ｂ）のトランジスタは、半導体層の上下だけでなく側面にもチャネルが形成される。そのため、オン電流が大きい。なお、図２（Ａ）、図２（Ｂ）の回路記号は、それぞれ、バックゲートが省略される場合もある。
＜インバータ回路の構成例＞
図１に示す半導体装置１０は、容量素子Ｃ１と、直列に接続されたトランジスタＭ１、トランジスタＭ２およびトランジスタＭ３を有する。半導体装置１０は、インバータ回路としての機能を有する。
図１において、トランジスタＭ１乃至Ｍ３はｎチャネル型トランジスタである。半導体装置１０はｎチャネル型のトランジスタのみで構成されているので、ＣＭＯＳトランジスタで構成されるインバータ回路と比べて、製造コストを低減させることができる。
トランジスタＭ１は、互いに電気的に接続された第１ゲートと第２ゲートを有する。第１ゲートと第２ゲートとは半導体層を間に介して互いに重なる領域を有する。トランジスタＭ２、Ｍ３についても同様である。
半導体装置１０は、端子ＩＮ、端子ＯＵＴ、端子ＣＬＫおよび端子ＣＬＫＢを有する。端子ＩＮは入力端子として機能し、端子ＯＵＴは出力端子として機能する。端子ＣＬＫはクロック信号が入力され、端子ＣＬＫＢは端子ＣＬＫに入力されるクロック信号の反転信号が入力される。
また、半導体装置１０は、電源電圧としてＶＤＤ、ＶＳＳが供給される。ＶＤＤは、高電源電圧であり、トランジスタＭ１のドレインに入力される。ＶＳＳは、低電源電圧であり、トランジスタＭ３のソースに入力される。
トランジスタＭ１において、フロントゲートおよびバックゲートは端子ＣＬＫに電気的に接続され、ソースはトランジスタＭ２のドレインに電気的に接続される。
トランジスタＭ２において、フロントゲートおよびバックゲートは端子ＣＬＫＢに電気的に接続され、ソースはトランジスタＭ３のドレインに電気的に接続される。
トランジスタＭ３において、フロントゲートおよびバックゲートは端子ＩＮに電気的に接続される。
容量素子Ｃ１の第１端子はトランジスタＭ１のソースに電気的に接続される。容量素子Ｃ１の第２端子はＶＳＳが入力される。
端子ＯＵＴは、トランジスタＭ１のソース、トランジスタＭ２のドレインおよび容量素子Ｃ１の第１端子に電気的に接続される。
次に、図３（Ａ）を用いて、半導体装置１０の動作について説明を行う。
図３（Ａ）は半導体装置１０の動作を説明するためのタイミングチャートであり、端子ＩＮ、ＣＬＫ、ＣＬＫＢ、ＯＵＴの電位変化をそれぞれ表している。また、図３（Ａ）では、動作を３つの期間Ｐ１、Ｐ２、Ｐ３に分類している。
端子ＩＮは、期間Ｐ１乃至Ｐ３の間、Ｈ（高）レベルが与えられている。すなわち、期間Ｐ１乃至Ｐ３において、トランジスタＭ３はオンになっている。
期間Ｐ１において、端子ＣＬＫに電位ＶＨが入力され、端子ＣＬＫＢに電位ＶＬが入力される。トランジスタＭ１はオンになり、トランジスタＭ２はオフになる。このとき、容量素子Ｃ１にＶＤＤが供給され、容量素子Ｃ１は充電（プリチャージ）を開始する。
なお、電位ＶＨは、ＶＤＤとトランジスタＭ１のしきい値電圧（Ｖｔｈ）を足し合わせた電圧（ＶＤＤ＋Ｖｔｈ）以上にすることが好ましい。そうすることで、端子ＯＵＴにＶＤＤを正確に伝えることができる。電位ＶＬは低電源電圧（又はＧＮＤ）とすればよい。なお、電位ＶＨを高電位、電位ＶＬを低電位と呼ぶ場合もある。
期間Ｐ２において、端子ＣＬＫに電位ＶＬが入力され、端子ＣＬＫＢに電位ＶＨが入力される。トランジスタＭ１はオフになり、トランジスタＭ２はオンになる。このとき、トランジスタＭ３はオンであるため、容量素子Ｃ１の第１端子とトランジスタＭ３のソースが導通状態になり、容量素子Ｃ１は放電を開始する。最終的に端子ＯＵＴはＬレベルを出力する。すなわち、端子ＯＵＴは端子ＩＮに入力された信号の反転信号を出力する。
期間Ｐ３において、端子ＣＬＫに電位ＶＨが入力され、端子ＣＬＫＢに電位ＶＬが入力される。トランジスタＭ１はオンになり、トランジスタＭ２はオフになる。期間Ｐ１と同様に、容量素子Ｃ１は再びプリチャージを開始する。
図３（Ｂ）は、期間Ｐ１乃至Ｐ３における端子ＩＮの入力をＬ（低）レベルとした場合のタイミングチャートである。この場合、期間Ｐ２において、トランジスタＭ３はオフであり、容量素子Ｃ１は期間Ｐ１でプリチャージされた電位を保持する。その結果、端子ＯＵＴはＨレベルを出力する。すなわち、端子ＯＵＴは端子ＩＮに入力された信号の反転信号を出力する。
図３（Ａ）、図３（Ｂ）より、半導体装置１０は、端子ＣＬＫが電位ＶＨのときに容量素子Ｃ１のプリチャージを行い、端子ＣＬＫが電位ＶＬのときにインバータ回路として動作することがわかる。
また、図３（Ａ）、図３（Ｂ）より、半導体装置１０は、容量素子Ｃ１の充電と放電を繰り返すことで動作するダイナミックロジック回路として機能することがわかる。トランジスタＭ１は容量素子Ｃ１を充電するプリチャージ用のトランジスタとして機能し、トランジスタＭ２は容量素子Ｃ１に蓄積された電荷を放電するディスチャージ用のトランジスタとして機能する。
トランジスタＭ１乃至Ｍ３は、オフ電流が小さいトランジスタを用いることが好ましい。オフ電流が小さいトランジスタとして、ＯＳトランジスタが挙げられる。なお、ここでオフ電流が小さいとは、チャネル幅が１μｍ当たりのトランジスタのオフ電流が、好ましくは１０－１８Ａ／μｍ以下、さらに好ましくは１０－２１Ａ／μｍ以下、さらに好ましくは１０－２４Ａ／μｍ以下のことを言う。
トランジスタＭ１乃至Ｍ３にＯＳトランジスタを用いることで、半導体装置１０は貫通電流を小さくすることができる。その結果、半導体装置１０は消費電力を低減させることができる。
また、トランジスタＭ１乃至Ｍ３にＯＳトランジスタを用いることで、容量素子Ｃ１にプリチャージされた電荷が、リーク電流によって失われずに済む。その結果、半導体装置１０はより正確にデータを伝えることができる。
トランジスタＭ１は、フロントゲートとバックゲートを電気的に接続することで、フロントゲートとバックゲートから同時に半導体層にゲート電圧を印加することが可能になり、オン電流を増大させることができる。トランジスタＭ２およびトランジスタＭ３についても同様である。その結果、半導体装置１０は、動作周波数の高いインバータ回路を実現することができる。
特許文献５には、２つのｎチャネル型トランジスタからなるインバータ回路が開示されている。その回路図を図８に示す。図８に示す半導体装置９０は、トランジスタＴｒ１とトランジスタＴｒ２の２つのｎチャネル型トランジスタから構成されている。
半導体装置９０は、トランジスタＴｒ１が常にオン状態であるため、トランジスタＴｒ２がオンのとき、貫通電流が流れる。そのため、半導体装置９０は消費電力が大きい。
また、トランジスタＴｒ１、Ｔｒ２は、それぞれ１つのゲートのみで駆動するシングルゲート駆動のトランジスタなので、オン電流が小さい。
図１に示す半導体装置１０は、同じｎチャネル型トランジスタからなるインバータ回路でも貫通電流が小さいため、半導体装置９０と比較して消費電力が非常に小さい。また、半導体装置１０が有するトランジスタＭ１乃至Ｍ３はデュアルゲート駆動なのでオン電流が大きい。そのため、半導体装置１０は半導体装置９０と比較して動作周波数が高い。
以下に、半導体装置の他の構成例を説明する。
図４に示す半導体装置１１は半導体装置１０の変形例であり、端子ＩＮをトランジスタＭ２のフロントゲートおよびバックゲートに電気的に接続し、端子ＣＬＫＢをトランジスタＭ３のフロントゲートおよびバックゲートに電気的に接続している。
図５（Ａ）に示す半導体装置１２は、半導体装置１０において、トランジスタＭ１乃至Ｍ３がそれぞれ有するバックゲートを全て電気的に接続し、これらのバックゲートに共通の電位ＶＧ０を与えた場合の回路図である。そうすることで、半導体装置１１は、トランジスタＭ１乃至Ｍ３のしきい値電圧を制御することができる。
図５（Ｂ）に示す半導体装置１３は、半導体装置１０において、トランジスタＭ１が有するバックゲートに電位ＶＧ１を与え、トランジスタＭ２が有するバックゲートに電位ＶＧ２を与え、トランジスタＭ３が有するバックゲートに電位ＶＧ３を与えた場合の回路図である。このように、それぞれのトランジスタが有するバックゲートに、個別の電位を与えることで、トランジスタＭ１乃至Ｍ３のしきい値電圧を、それぞれ個別に制御することができる。
以下、図２（Ｂ）に示すトランジスタが用いられた半導体装置の構成例を示す。
図６（Ａ）に示す半導体装置２０は、容量素子Ｃ２１と、直列に接続されたトランジスタＭ２１、トランジスタＭ２２およびトランジスタＭ２３とを有する。半導体装置２０は、半導体装置１２の変形例であり、半導体装置１２と同様インバータ回路としての機能を有する。
トランジスタＭ２１乃至Ｍ２３は、半導体層の側面にもオン電流を流すことができるため、半導体層を厚くすることで、オン電流を増大させることができる。その結果、半導体装置２０は、動作周波数の高いインバータ回路を実現することができる。
図６（Ｂ）に示す半導体装置２１は、半導体装置２０の変形例であり、端子ＩＮをトランジスタＭ２のフロントゲートに電気的に接続し、端子ＣＬＫＢをトランジスタＭ３のフロントゲートに電気的に接続している。
図７（Ａ）に示す半導体装置２２は、半導体装置２０の変形例でありトランジスタＭ２１乃至Ｍ２２はそれぞれがフロントゲートとバックゲートを電気的に接続している。そうすることで、トランジスタＭ２１乃至Ｍ２３は、半導体層の上下左右からゲート電界を印加することが可能になり、オン電流をより増大させることができる。その結果、半導体装置２２は動作周波数をより高くすることができる。
図７（Ｂ）に示す半導体装置２３は、半導体装置２０の変形例である。トランジスタＭ２１が有するバックゲートに電位ＶＧ１を与え、トランジスタＭ２２が有するバックゲートに電位ＶＧ２を与え、トランジスタＭ３が有するバックゲートに電位ＶＧ３を与えている。このように、それぞれのトランジスタが有するバックゲートに、個別の電位を与えることで、トランジスタＭ２１乃至Ｍ２３のしきい値電圧を、それぞれ個別に制御することができる。
なお、半導体装置１０乃至１３は、場合によっては、トランジスタＭ１乃至Ｍ３のバックゲートを全て省略してもよい。その場合、製造工程を簡略化することができる。半導体装置２０乃至２３についても同様である。
また、半導体装置１０乃至１３において、容量素子Ｃ１は配線の寄生容量やトランジスタのゲート容量で代用してもよい。その場合、これら半導体装置の占有面積を小さくすることができる。半導体装置２０乃至２３の容量素子Ｃ２１についても同様である。
以上述べたように、本実施の形態の半導体装置を用いることで、消費電力が小さく、単極性のトランジスタで構成されるインバータ回路を提供することができる。また、動作周波数が高く、単極性のトランジスタで構成されるインバータ回路を提供することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、図９（Ａ）乃至図９（Ｄ）、図１０を用いて、実施の形態１に示す半導体装置１０の具体的な構成の一例について説明する。本発明の一態様の半導体装置１０は、チャネル形成領域に酸化物を有するトランジスタを有する半導体装置であって、半導体装置１０は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、容量素子Ｃ１、および配線を有する。なお、図９（Ｂ）では、主にトランジスタＭ１の構造に符号を付与し、トランジスタＭ２、またはトランジスタＭ３の構造の符号を省略する場合がある。その際、トランジスタＭ２、またはトランジスタＭ３において、トランジスタＭ１の符号を付与した構造と同じ機能を有する構造は、同じ符号を用いて説明する場合がある。
本実施の形態では、複数のトランジスタと、容量素子とが、共通の構造を有する構成とすることで、微細化または高集積化が可能な半導体装置を提供することができる。
＜半導体装置１０の構成例＞
以下では、本発明の一態様に係るトランジスタＭ１、トランジスタＭ２、トランジスタＭ３、および容量素子Ｃ１を有する半導体装置１０の一例について説明する。
図９（Ａ）は、半導体装置１０の上面図である。また、図９（Ｂ）は、図９（Ａ）の一点鎖線Ａ１－Ａ２で示す部位の断面図であり、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３のチャネル長方向の断面図でもある。また、図９（Ｃ）は、図９（Ａ）の一点鎖線Ａ３－Ａ４で示す部位の断面図であり、トランジスタＭ１のチャネル幅方向の断面図でもある。図９（Ｄ）は、図９（Ａ）の一点鎖線Ａ５－Ａ６で示す部位の断面図であり、容量素子Ｃ１の断面図でもある。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
半導体装置１０は、基板２０１上に設けられ、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、および容量素子Ｃ１と、層間膜として機能する絶縁体２１０、絶縁体２１２および絶縁体２８０を有する。さらに、半導体装置１０は、トランジスタＭ１、トランジスタＭ２、またはトランジスタＭ３と電気的に接続し、配線として機能する導電体２０３、２４０と、容量素子Ｃ１と電気的に接続し、配線として機能する導電体２０４、２０６とを有する。
図９に示す半導体装置１０において、複数のトランジスタと、容量素子とを、同層に設けることで、トランジスタを構成する構造の一部が、容量素子を構成する構造の一部と、併用することができる。つまり、トランジスタの構造の一部は、容量素子の構造の一部として、機能する場合がある。
また、複数のトランジスタに、容量素子の一部、または全体が、重畳することで、トランジスタの投影面積、および容量素子の投影面積の合計した面積を小さくすることができる。
上記構造を有することで、微細化または高集積化が可能である。また、設計自由度を高くすることができる。また、複数のトランジスタと容量素子とを同一の工程で形成することができる。従って、工程を短縮することができるため、生産性を向上させることができる。
なお、導電体２０３、および導電体２０４は、絶縁体２１２に埋め込まれるように形成される。ここで、導電体２０３、および導電体２０４の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、導電体２０３、および導電体２０４は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３、および導電体２０４を２層以上の多層膜構造としてもよい。
［トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３］
トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３は、チャネルが形成される領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。また、図９（Ｂ）に示すように、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３は、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃを、共通に設けることができる。本構成とすることで、トランジスタとトランジスタとの間隔を小さくすることができるため、微細化または高集積化が可能である。また、本構成とすることで、トランジスタとトランジスタを接続する配線等を別途設ける必要がないため、工程を簡略化することができる。
また、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３は、基板２０１上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、導電体２０５の上および絶縁体２１６の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ｄと、酸化物２３０ｄの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された金属酸化物２５２と、金属酸化物２５２の上に配置された導電体２６０と、導電体２６０の上に配置された絶縁体２７０と、絶縁体２７０の上に配置された絶縁体２７１と、少なくとも酸化物２３０ｄの上面、絶縁体２５０の側面、金属酸化物２５２の側面、導電体２６０の側面および絶縁体２７０の側面に接して配置された絶縁体２７２と、少なくとも絶縁体２７２に接して配置された絶縁体２７５と、少なくとも酸化物２３０の上面、絶縁体２７５の側面に接して配置された絶縁体２７４とをそれぞれ有する。
なお、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３では、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄをまとめて酸化物２３０という場合がある。また、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３では、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、および酸化物２３０ｄを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂのみを設ける構成にしてもよい。また、例えば、単層、２層、３層、または５層以上の積層構造としてもよい。また、導電体２６０、および導電体２０５を、それぞれ積層として設ける構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２６０、および導電体２０５は、単層、または３層以上の積層として設ける構成にしてもよい。
ここで、図９（Ｂ）における、トランジスタＭ１のチャネル近傍の領域の拡大図を図１０に示す。なお、トランジスタＭ２、およびトランジスタＭ３の構成については、トランジスタＭ１を参酌することができる。
図１０に示すように、酸化物２３０は、トランジスタのチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、領域２３４と領域２３１との間に設けられる接合領域２３２（接合領域２３２ａ、および接合領域２３２ｂ）とを有する。
ソース領域またはドレイン領域として機能する領域２３１は、共にキャリア密度が高い低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、キャリア密度が低い領域である。また、接合領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりもキャリア密度が低く、チャネル形成領域として機能する領域２３４よりもキャリア密度が高い領域である。すなわち接合領域２３２は、チャネル形成領域と、ソース領域またはドレイン領域との間の接合領域（ｊｕｎｃｔｉｏｎ ｒｅｇｉｏｎ）としての機能を有する。
なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素の少なくとも一の濃度が接合領域２３２、および領域２３４よりも大きいことが好ましい。
例えば、領域２３１は、酸化物２３０の他に、ルテニウム、チタン、タンタル、タングステン、などの金属元素を有することが好ましい。酸化物２３０に、金属元素が添加されることで、領域２３１を低抵抗化することができる。金属元素を添加するには、例えば、酸化物２３０の領域２３１に接して上に、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを成膜した後、該膜を除去するとよい。また、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を成膜した後、除去する前に熱処理を行うことが好ましい。なお、当該熱処理は、２００℃以上５００℃以下、代表的には４００℃またはその近傍で行うことができる。また、上記熱処理を行うことで、酸化物２３０が有する構成元素中に、ルテニウム、チタン、タンタル、タングステンなどの金属元素が入り込む場合がある。この場合、領域２３１の一部、代表的には領域２３１の上部において、酸化物２３０が有する構成元素と、ルテニウム、チタン、タンタル、タングステンなどの金属元素とが、合金化する場合がある。領域２３１が合金化する場合、合金化した領域、すなわち、低抵抗化した領域を比較的安定に形成することができるため、信頼性の高い半導体装置を提供することができる。
接合領域２３２は、絶縁体２７２と重畳する領域を有する。接合領域２３２は、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも大きいことが好ましい。また、接合領域２３２ａ、および接合領域２３２ｂのいずれか一方または双方は、導電体２６０と重畳する領域を有する構成としてもよい。
領域２３４は、導電体２６０と重畳する領域を有する。領域２３４は、接合領域２３２ａ、および接合領域２３２ｂとの間に配置しており、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３１、および接合領域２３２より、小さいことが好ましい。
なお、酸化物２３０において、領域２３１、接合領域２３２および領域２３４の境界は明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、領域２３１から接合領域２３２へ、領域２３４に近い領域であるほど、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
また、図１０では、領域２３４、領域２３１および接合領域２３２が、酸化物２３０ｃに形成されているが、これに限られることなく、例えばこれらの領域は酸化物２３０ａにも形成されていてもよい。また、図では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。
以下では、本発明の一態様に係るトランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３を有する半導体装置の詳細な構成について説明する。なお、代表として、トランジスタＭ１を用いて説明する場合がある。その際、トランジスタＭ２、およびトランジスタＭ３の構成については、トランジスタＭ１を参酌することができる。
なお、トランジスタにおいて、酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。金属酸化物としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。エネルギーギャップが大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。元素Ｍに適用可能なそのほかの元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
ここで、酸化物２３０ａ、および酸化物２３０ｂに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｃに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ａ、および酸化物２３０ｂに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｃに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｃに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａ、および酸化物２３０ｂに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
また、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
従って、酸化物２３０ａの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａの電子親和力が、酸化物２３０ｂの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
また、酸化物２３０ｂの伝導帯下端のエネルギーが、酸化物２３０ｃの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ｂの電子親和力が、酸化物２３０ｃの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、または酸化物２３０ｂと酸化物２３０ｃとの界面、において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｃがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ｂ、または酸化物２３０ａとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｃに形成されるナローギャップ部分となる。酸化物２３０ｃと酸化物２３０ｂとの界面、酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、大きなオン電流が得られる。
一方で、酸化物半導体を用いたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。チャネル形成領域に酸素欠損が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、チャネル形成領域中の酸素欠損はできる限り低減されていることが好ましい。
特に、酸化物２３０におけるチャネルが形成される領域２３４と、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３の第１のゲート絶縁体として機能する絶縁体２５０との界面に、酸素欠損が存在すると、電気特性の変動が生じやすく、また信頼性が悪くなる場合がある。
そこで、酸化物２３０の領域２３４の上方に位置する絶縁体２５０が化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう）を含むことが好ましい。つまり、絶縁体２５０が有する過剰酸素が、領域２３４へと拡散することで、領域２３４中の酸素欠損を低減することができる。
また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、金属酸化物２５２を設けてもよい。従って、金属酸化物２５２は、酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
なお、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が大きいｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の大きい積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
また、金属酸化物２５２は、第１のゲート電極の一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
金属酸化物２５２を有することで、導電体２６０からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、リーク電流を抑制することができる。また、絶縁体２５０、および金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物２５２として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。
また、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３の第２のゲート絶縁体として機能する。図では、絶縁体２２０、絶縁体２２２、および絶縁体２２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
また、絶縁体２２２、および層間膜として機能する絶縁体２１４は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁体として機能できる。絶縁体２１４および絶縁体２２２は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体２１４として窒化シリコンなどを用い、絶縁体２２２として酸化アルミニウム、酸化ハフニウム、シリコンおよびハフニウムを含む酸化物（ハフニウムシリケート）、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１４および絶縁体２２２より上層に拡散するのを抑制することができる。なお、絶縁体２１４および絶縁体２２２は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
また、絶縁体２１４および絶縁体２２２は、酸素（例えば、酸素原子または酸素分子など）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体２２４などに含まれる酸素が下方拡散するのを抑制することができる。
また、絶縁体２２２中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体２２２の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、絶縁体２２２の表面温度が５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体２２２の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体２２２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
導電体２６０は、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３の第１のゲート電極として機能する。また、導電体２０５は、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３の第２のゲート電極として機能する。トランジスタＭ１、トランジスタＭ２、またはトランジスタＭ３の第２のゲート電極として機能する導電体２０５は、酸化物２３０および導電体２６０と重なるように配置する。
ここで、導電体２０５は、酸化物２３０における領域２３４よりも、チャネル幅方向の長さが大きくなるように設けるとよい。特に、導電体２０５は、酸化物２３０の領域２３４のＡ３－Ａ４の一点鎖線（チャネル幅方向）と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
導電体２０５に印加する電位は、導電体２６０に印加する電位と同電位とするとよい。また、接地電位や、任意の電位としてもよい。また、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３のしきい値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。従って、導電体２６０に印加する電圧が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０５は、酸化物２３０、および導電体２６０と重なるように配置する。ここで、酸化物２３０の領域２３４のＡ３－Ａ４の一点鎖線（チャネル幅方向）と交わる端部よりも外側の領域においても、導電体２０５は、導電体２６０と重畳するように配置することが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界とがつながることで、閉回路を形成し、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
なお、導電体２０３は、導電体２６０と同様にチャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。ここで、配線として機能する導電体２０３の上に積層して、絶縁体２１４および絶縁体２１６に埋め込まれた導電体２０５を設けることにより、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられ、導電体２０３と導電体２６０の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタの信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を大きくすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３のチャネル長方向に延伸されてもよい。
また、導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して設けられた第１の導電体と、さらに内側に設けられた第２の導電体とを有する。また、導電体２０５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、図では、導電体２０５を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、単層、または３層以上の積層構造としてもよい。
ここで、第１の導電体は、水または水素などの不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体２１４より下層から水素、水などの不純物が導電体２０５を通じて上層に拡散するのを抑制することができる。なお、第１の導電体は、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。第１の導電体が酸素の透過を抑制する機能を持つことにより、第２の導電体が酸化して導電率が低下することを防ぐことができる。
第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、第２の導電体２０５は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２６０は、第１の導電体、および第２の導電体を有する。第１の導電体は、例えばタングステンなどの金属を用いることができる。また、金属酸化物２５２として、酸化物半導体を用いた場合、第１の導電体として、金属酸化物２５２に窒素などの不純物を添加し、金属酸化物２５２の導電性を向上できる導電体を用いるとよい。例えば、第１の導電体は、窒化チタンなどを用いることが好ましい。また、第２の導電体は、抵抗が小さいアルミニウム、またはタングステンなどの金属を用いることが好ましい。
また、導電体２６０の上に、絶縁体２７０を配置してもよい。絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。絶縁体２７０を有することで、導電体２６０の酸化を防ぐことができる。また、導電体２６０および絶縁体２５０を介して、水または水素などの不純物が酸化物２３０に混入することを防ぐことができる。
ここで、図９（Ｂ）に示すように、絶縁体２５０、金属酸化物２５２、導電体２６０、および絶縁体２７０からなる構造体は、その側面が絶縁体２２２に対し、略垂直であることが好ましい。ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、絶縁体２５０、金属酸化物２５２、導電体２６０、および絶縁体２７０からなる構造体の側面は、絶縁体２２２の上面に対し、テーパー構造を有していてもよい。その場合、当該構造体の側面と絶縁体２２２の上面のなす角は、大きい（垂直に近い）ほど好ましい。
従って、絶縁体２７０上に、ハードマスクとして機能する絶縁体２７１を配置してもよい。絶縁体２７１を設けることで、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０からなる構造体を形成する際、該構造体の側面が概略垂直、具体的には、該構造体の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
絶縁体２７２は、少なくとも絶縁体２５０、金属酸化物２５２、導電体２６０、および絶縁体２７０の側面に接して設けられる。
絶縁体２７２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。絶縁体２７２が、酸素の拡散を抑制する機能を有することで、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）の酸素は絶縁体２７５側へ拡散することなく、効率よく領域２３４へ供給される。つまり、絶縁体２５０中の酸素が外部に拡散することを防ぐことができる。
また、絶縁体２７２は、水または水素などの不純物が低減されている絶縁体であることが好ましい。また、水または水素などの不純物の混入を防ぐバリア性を有する絶縁体であることが好ましい。つまり、絶縁体２５０の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。従って、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタの信頼性を向上させることができる。
例えば、絶縁体２７０、および絶縁体２７２には、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料である、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
絶縁体２７０および絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で導電体２６０の上面と側面および絶縁体２５０の側面を覆うことができる。これにより、導電体２６０の酸化、導電体２６０および絶縁体２５０を介して、水または水素などの不純物が酸化物２３０に混入することを抑制することができる。従って、絶縁体２７０および絶縁体２７２は、ゲート電極およびゲート絶縁体を保護するバリアとして機能する。
絶縁体２７２は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜することが好ましい。ＡＬＤ法を用いることで、被覆性に優れ、ピンホールなどの欠陥の少ない絶縁体を成膜することができる。これにより、絶縁体２７２の膜厚を０．５ｎｍ以上１０ｎｍ以下程度、好ましくは０．５ｎｍ以上３ｎｍ以下で形成することができる。
また、絶縁体２７２は、スパッタリング法を用いて成膜してもよい。スパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向するターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面がプラズマによる損傷を受けにくく成膜することができるので、絶縁体２７２となる絶縁体の成膜時に酸化物２３０への成膜ダメージを小さくすることができるので好ましい。対向ターゲット型のスパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ＳＰ）（登録商標）と呼ぶことができる。
また、スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２－Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体２５０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２－Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２５０内部まで到達する。イオンが絶縁体２５０に取り込まれることにより、イオンが取り込まれた領域が絶縁体２５０に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２５０に過剰酸素領域が形成される。
絶縁体２５０に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２５０の過剰な酸素は、酸化物２３０に供給され、酸化物２３０の酸素欠損を補填することができる。
なお、絶縁体２７２は、ＡＬＤ法を用いて成膜した膜とスパッタリング法を用いて成膜した膜を積層して設けてもよい。ＡＬＤ法を用いて成膜した膜が十分に薄い場合、スパッタリング法を用いて成膜する際に、ＡＬＤ法を用いて成膜した膜を介して、絶縁体２５０に過剰酸素領域を形成することができる。従って、ＡＬＤ法を用いて成膜した膜は、０．５ｎｍ以上１．５ｎｍ以下であることが好ましい。
なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、絶縁体２７２は、炭素などの不純物を含む場合がある。例えば、スパッタリング法で形成された絶縁体と、ＡＬＤ法で形成された絶縁体は、同じ膜種であっても、ＡＬＤ法で形成された絶縁体に含まれる炭素などの不純物がスパッタリング法で形成された絶縁体より多い場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
また、導電体２６０、金属酸化物２５２、および絶縁体２５０の側面に、絶縁体２７２を介して、絶縁体２７５を設ける。図９（Ｂ）に示すように、トランジスタＭ１、およびトランジスタＭ３は、導電体２６０と、導電体２４０との間に寄生容量が形成される蓋然性が高い。また、トランジスタＭ１、およびトランジスタＭ２は、導電体２６０と、容量素子Ｃ１の一部である導電体１２０との間に寄生容量が形成される蓋然性が高い。特に、トランジスタの微細化に伴い、例えば、設計されるチャネル長が１０ｎｍ以上３０ｎｍ以下で形成される場合、寄生容量はトランジスタの電気特性に影響を与える場合がある。
従って、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３に絶縁体２７５を設けることで、それぞれの寄生容量を低減することができる。寄生容量を低減することで、半導体装置１０を高速に動作することができる。
絶縁体２７５は、比誘電率の小さい絶縁体を有することが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
また、絶縁体２７５の側面に、絶縁体２７４を設ける。また、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３を覆う様に、層間膜として機能する絶縁体２８０を設ける。なお、絶縁体２８０は、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体２８０の開口は、絶縁体２７４の少なくとも一部の側面が露出するように形成する。当該加工は、絶縁体２８０に開口を設ける際に、絶縁体２７４のエッチング速度が、絶縁体２８０のエッチング速度に比べて著しく小さい開口条件とすることで形成することができる。例えば、絶縁体２７４のエッチング速度を１とすると、絶縁体２８０のエッチング速度は５以上が好ましく、より好ましくは１０以上である。このように開口することで、自己整合的に開口を形成することができ、開口とゲート電極との間隔を小さく設計することができるので、半導体装置の高集積化が可能となる。
従って、導電体２４０は、絶縁体２７４と接して設けられる。また、導電体２４０は、酸化物２３０の領域２３１と接する。当該構造とすることで、半導体装置１０を高密度に配置することが可能となり半導体装置１０の高集積化が可能となる。
導電体２４０は、導電体２０５と同様の材料を用いることができる。また、開口の側壁部に酸化アルミニウムを形成した後に、導電体２４０を形成してもよい。開口の側壁部に酸化アルミニウムを形成することで、外方からの酸素の透過を抑制し、導電体２４０の酸化を防止することができる。また、導電体２４０から、水、水素などの不純物が外部に拡散することを防ぐことができる。該酸化アルミニウムの形成は、開口にＡＬＤ法などを用いて酸化アルミニウムを成膜し、異方性エッチングを行うことで形成することができる。
［容量素子Ｃ１］
図９（Ｂ）に示すように、容量素子Ｃ１は、トランジスタＭ１、トランジスタＭ２、およびトランジスタＭ３と共通の構造を有する構成である。本実施の形態では、トランジスタＭ１、およびトランジスタＭ２の酸化物２３０に設けられた領域２３１の一部が、容量素子Ｃ１の電極の一方として機能する例について示す。従って、容量素子Ｃ１は、トランジスタＭ１、およびトランジスタＭ２の間に設ける。
容量素子Ｃ１は、酸化物２３０の領域２３１の一部、絶縁体１３０、絶縁体１３０上の導電体１２０を有する。つまり、導電体１２０の少なくとも一部は、絶縁体１３０を介して、領域２３１の一部と重なるように配置される。
領域２３１の一部は、容量素子Ｃ１の電極の一方として機能し、導電体１２０は容量素子Ｃ１の電極の他方として機能する。すなわち、領域２３１は、トランジスタＭ１のソースとしての機能と、トランジスタＭ２のドレインとしての機能と、容量素子Ｃ１の電極の一方としての機能とを兼ねている。また、絶縁体１３０の一部は、容量素子Ｃ１の誘電体として機能する。
絶縁体１３０は、比誘電率の大きい絶縁体を用いることが好ましい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、絶縁体１３０は、積層構造であってもよい、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子Ｃ１とすることができる。
ここで、トランジスタＭ１、およびトランジスタＭ２の導電体２６０の側面には、絶縁体２７２および絶縁体２７５が設けられている。導電体２６０と導電体１２０の間に絶縁体２７２および絶縁体２７５が設けられることで、導電体２６０と導電体１２０の間の寄生容量を低減することができる。
なお、導電体１２０は、積層構造であってもよい。例えば、導電体１２０は、チタン、窒化チタン、タンタル、または窒化タンタルを主成分とする導電性材料と、タングステン、銅、またはアルミニウムを主成分とする導電性材料との積層構造としてもよい。また、導電体１２０は、単層構造としてもよいし、３層以上の積層構造としてもよい。
また、絶縁体２２０、絶縁体２２２、絶縁体２２４、および酸化物２３０ａは、開口を有している。また、酸化物２３０ｂ、および酸化物２３０ｃは、上記開口を介して導電体２０６と電気的に接続している。
従って、電子親和力が大きい酸化物２３０ｂ、および酸化物２３０ｃと、導電体２０６とが、電子親和力が小さい酸化物２３０ａを介さずに接続する構成とすることで、直列抵抗及び接触抵抗を低減することが可能となる。このような構成により、電気特性の良好な半導体装置が得られる。より具体的には、オン電流の向上したトランジスタ、および当該トランジスタを用いた半導体装置が得られる。
以上のように、本発明の一態様の半導体装置は、トランジスタＭ１、トランジスタＭ２、トランジスタＭ３、および容量素子Ｃを同じ層に配置することが可能な構成となっている。この様な構成とすることで、半導体装置は、高密度にトランジスタおよび容量素子を配置することができるので、高集積化することができる。
＜基板＞
トランジスタを形成する基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板としては、例えば、線膨張率が１×１０－３／Ｋ以下、５×１０－５／Ｋ以下、または１×１０－５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板として好適である。
＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば、絶縁体２１０、絶縁体２１４、絶縁体２２２、絶縁体２７０、および絶縁体２７２として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
また、例えば、絶縁体２１０、絶縁体２１４、絶縁体２２２、絶縁体２７０、および絶縁体２７２としては、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、シリコンおよびハフニウムを含む酸化物、アルミニウムおよびハフニウムを含む酸化物または酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。なお、例えば、絶縁体２１０、絶縁体２１４、絶縁体２２２、絶縁体２７０、および絶縁体２７２は、酸化アルミニウムおよび酸化ハフニウムなどを有することが好ましい。
絶縁体２７４としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体２７４としては、酸化シリコン、酸化窒化シリコンまたは、窒化シリコンを有することが好ましい。
絶縁体２２２、絶縁体２２４、絶縁体２５０、絶縁体１３０は、比誘電率の大きい絶縁体を有することが好ましい。例えば、絶縁体２２２、絶縁体２２４、絶縁体２５０、絶縁体１３０は、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などを有することが好ましい。または、絶縁体２２２、絶縁体２２４、絶縁体２５０、絶縁体１３０は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の大きい絶縁体との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の大きい絶縁体と組み合わせることで、熱的に安定かつ比誘電率の大きい積層構造とすることができる。例えば、絶縁体２５０において、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物２３０と接する構造とすることで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物２３０に混入することを抑制することができる。また、例えば、絶縁体２５０において、酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンとの界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２７５は、比誘電率の小さい絶縁体を有することが好ましい。例えば、絶縁体２１２、絶縁体２１６、絶縁体２８０、絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体２１２、絶縁体２１６、絶縁体２８０、および絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の小さい積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
＜導電体＞
導電体２０３、導電体２０５、導電体２６０、導電体２４０、導電体１２０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、特に、導電体２６０として、酸化物２３０に適用可能な金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、酸化物２３０に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料とを組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料とを組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料とを組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料とを組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
＜金属酸化物＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう）を用いることが好ましい。以下では、本発明に係る半導体層および酸化物２３０に適用可能な金属酸化物について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎ‐Ｍ‐Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。元素Ｍに適用可能なそのほかの元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域との間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
なお、上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例えば、酸化物半導体は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体において、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、先の実施の形態に用いることのできる半導体装置について、説明する。なお、先の実施の形態で用いた符号と同じ機能を有する場合には、同じ符号を用い、その詳細な説明を省略する場合がある。
＜半導体装置の変形例＞
図１１（Ａ）は、トランジスタ３００を有する半導体装置の上面図である。図１１（Ｂ）は、図１１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ３００のチャネル長方向の断面図でもある。また、図１１（Ｃ）は、図１１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ３００のチャネル幅方向の断面図でもある。図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ３００と、層間膜として機能する絶縁体２８０、絶縁体２８２、および絶縁体２８６と、絶縁体２８０、および絶縁体２８２が有する開口の側面を被覆するバリア層２７６（バリア層２７６ａ、およびバリア層２７６ｂ）と、絶縁体２８０、絶縁体２８２、および絶縁体２８６が有する開口に、バリア層２７６を介して埋め込まれた導電体２４０（導電体２４０ａ、および導電体２４０ｂ）とを有する。
なお、半導体装置において、導電体２４０はプラグ、または配線として機能する。なお、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
トランジスタ３００は、第１のゲート電極として機能する導電体２６０と、第２のゲート電極として機能する導電体２０５と、導電体２６０と接する絶縁体２７０と、ゲート絶縁体として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｃ、および酸化物２３０ｄ）とを有する。
トランジスタ３００において、酸化物２３０は、酸化物半導体を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
＜構成要素＞
以下では、トランジスタ３００の構成要素の一例について説明する。
導電体２０５は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、酸化しにくい（耐酸化性が高い）ため、好ましい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。トランジスタ３００に酸化物半導体を用いる場合、トランジスタ３００の周辺材料に、過剰酸素領域を有する絶縁体を設けることで、トランジスタ３００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素、水素、および水に対するバリア性を有することが好ましい。
絶縁体２２２は、例えば、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁体を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
また、絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ－ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ３００を構成する酸化物から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ３００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース領域あるいはドレイン領域に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。
また、絶縁体２２０、絶縁体２２２、および絶縁体２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２０の合計膜厚を薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が小さいトランジスタを提供することができる。絶縁体２２０、絶縁体２２２、および絶縁体２２４の合計膜厚は、６５ｎｍ以下、好ましくは２０ｎｍ以下であることが好ましい。
従って、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｃと、酸化物２３０ｃ上の酸化物２３０ｄとを有する。トランジスタ３００をオンさせると、主として酸化物２３０ｃに電流が流れる（チャネルが形成される）。一方、酸化物２３０ａおよび酸化物２３０ｄは、酸化物２３０ｃとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
また、本実施の形態に示すトランジスタ３００では、酸化物２３０中に領域２３１を有する。なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素の少なくとも一の濃度がチャネル形成領域（図示せず）よりも大きいことが好ましい。
例えば、領域２３１は、酸化物２３０の他に、ルテニウム、チタン、タンタル、タングステン、などの金属元素を有することが好ましい。酸化物２３０に、金属元素が添加されることで、領域２３１を低抵抗化することができる。金属元素を添加するには、例えば、酸化物２３０の領域２３１に接して上に、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを成膜した後、該膜を除去するとよい。また、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を成膜した後、除去する前に熱処理を行うことが好ましい。なお、当該熱処理は、２００℃以上５００℃以下、代表的には４００℃またはその近傍で行うことができる。また、上記熱処理を行うことで、酸化物２３０が有する構成元素中に、ルテニウム、チタン、タンタル、タングステンなどの金属元素が入り込む場合がある。この場合、領域２３１の一部、代表的には領域２３１の上部において、酸化物２３０が有する構成元素と、ルテニウム、チタン、タンタル、タングステンなどの金属元素とが、合金化する場合がある。領域２３１が合金化する場合、合金化した領域、すなわち、低抵抗化した領域を比較的安定に形成することができるため、信頼性の高い半導体装置を提供することができる。
なお、領域２３１は、トランジスタ３００において、ソースまたはドレインとして機能する。
また、図１１（Ｂ）、（Ｃ）に示すように、酸化物２３０ｄは、酸化物２３０ａ、および酸化物２３０ｃの側面を覆うように設けることが好ましい。絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｃとの間に、酸化物２３０ｄが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｃへ拡散することを抑制することができる。
＜層間膜として機能する絶縁体＞
層間膜として機能する絶縁体２８０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、トランジスタ３００の近傍に設けられる絶縁体２８０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、過剰酸素領域が形成されていることが好ましい。特に、トランジスタ３００近傍の層間膜に、過剰酸素領域を有する絶縁体を設けることで、トランジスタ３００が有する酸化物２３０の酸素欠損を低減することで、信頼性を向上させることができる。
絶縁体２８０が、過剰酸素領域を有する場合、絶縁体２８２は、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体２８２が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、絶縁体２８６側へ拡散することなく、効率よく酸化物２３０へ供給することができる。
なお、詳細は後述するが、トランジスタ３００を構成する絶縁体２２２も、絶縁体２８２と同様に、酸素、水素、および水に対するバリア性を有することが好ましい。絶縁体２２２が、酸素に対するバリア性を有することで、過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。
絶縁体２８２は、例えば、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁体を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２８０、絶縁体２８２、および絶縁体２８６が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。なお、トランジスタ３００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、トランジスタ３００は、絶縁体２８０、絶縁体２８２、および絶縁体２８６に埋め込まれた導電体２４０などのプラグや配線を介して、他の構造と電気的に接続される場合がある。また、トランジスタ３００の周辺に形成される他の構造に含まれる不純物である水素は、プラグや配線に用いられる導電体を介して、該導電体と接する構造へと拡散する場合がある。
そこで、導電体２４０と、過剰酸素領域を有する絶縁体２８０、およびバリア性を有する絶縁体２８２との間にバリア層２７６を設けるとよい。特に、バリア層２７６は、バリア性を有する絶縁体２８２、および絶縁体２２２と接して設けられることが好ましい。バリア層２７６と、絶縁体２８２、および絶縁体２２２とが接して設けられることで、絶縁体２８０、およびトランジスタ３００は、バリア性を有する絶縁体、およびバリア層により、封止される構造とすることができる。さらに、バリア層２７６は、絶縁体２８６の一部とも接することが好ましい。バリア層２７６が、絶縁体２８６まで延在していることで、酸素や不純物の拡散を、より抑制することができる。
また、導電体２４０の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
バリア層２７６には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁体を用いることが好ましい。また、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成した窒化シリコンを用いてもよい。
以上より、安定した電気特性を有する半導体装置を提供することができる。また、信頼性が高い半導体装置を提供することができる。また、消費電力が小さい半導体装置を提供することができる。さらに、半導体装置を設計する際の自由度を高くすることができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、図１２（Ａ）乃至図１２（Ｃ）、図１３（Ａ）及び図１３（Ｂ）を用いて、本発明の一態様に用いることができる酸化物半導体を有する半導体装置の一例について説明する。
＜半導体装置の構成例＞
図１２（Ａ）乃至図１２（Ｃ）は、トランジスタ３０２およびトランジスタ３０２周辺の上面図および断面図である。図１２（Ａ）乃至図１２（Ｃ）に示すトランジスタ３０２は、実施の形態１のトランジスタＭ２１乃至Ｍ２３として用いることができる。
図１２（Ａ）は、トランジスタ３０２を有する半導体装置の上面図である。また、図１２（Ｂ）、および図１２（Ｃ）は当該半導体装置の断面図である。ここで、図１２（Ｂ）は、図１２（Ａ）の一点鎖線Ａ１－Ａ２で示す部位の断面図であり、トランジスタ３０２のチャネル長方向の断面図でもある。また、図１２（Ｃ）は、図１２（Ａ）の一点鎖線Ａ３－Ａ４で示す部位の断面図であり、トランジスタ３０２のチャネル幅方向の断面図でもある。図１２（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ３０２と、層間膜として機能する絶縁体５１０、絶縁体５１２、絶縁体５８０を有する。また、トランジスタ３０２と電気的に接続し配線として機能する導電体５０３、およびプラグとして機能する導電体５４０（導電体５４０ａ、および導電体５４０ｂ）とを有する。
なお、導電体５０３は、絶縁体５１２の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、導電体５０３の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお、トランジスタ３０２では、導電体５０３が２層の積層構造である場合について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３は、単層、または、３層以上の積層構造でもよい。
また、導電体５４０は、絶縁体５８０の開口の内壁に接して形成されている。ここで、導電体５４０の上面の高さと、絶縁体５８０の上面の高さは同程度にできる。なお、トランジスタ３０２では、導電体５４０が２層の積層構造である場合について示しているが、本発明はこれに限られるものではない。例えば、導電体５４０は、単層、または、３層以上の積層構造でもよい。
［トランジスタ３０２］
トランジスタ３０２は、基板（図示せず）上に配置された絶縁体５１４および絶縁体５１６と、絶縁体５１４および絶縁体５１６に埋め込まれるように配置された導電体５０５と、導電体５０５の上および絶縁体５１６の上に配置された絶縁体５２０と、絶縁体５２０の上に配置された絶縁体５２２と、絶縁体５２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０（酸化物５３０ａ、酸化物５３０ｃ、および酸化物５３０ｄ）と、酸化物５３０の上に配置された絶縁体５５０と、絶縁体５５０の上に配置された金属酸化物５５２と、金属酸化物５５２の上に配置された導電体５６０と、導電体５６０の上に配置された絶縁体５７０と、絶縁体５７０の上に配置された絶縁体５７１と、少なくとも酸化物５３０ｄの上面、絶縁体５５０の側面、金属酸化物５５２の側面、導電体５６０の側面および絶縁体５７０の側面に接して配置された絶縁体５７２と、少なくとも絶縁体５７２に接して配置された絶縁体５７５とを有する。
また、トランジスタ３０２において、チャネル形成領域を含む酸化物５３０（酸化物５３０ａ、酸化物５３０ｃ、および酸化物５３０ｄ）は、上掲の酸化物２３０と同様の構成である。
酸化物５３０は、トランジスタのチャネル形成領域と、ソース領域と、ドレイン領域と、チャネル形成領域とソース領域の間に設けられる接合領域と、チャネル形成領域とドレイン領域の間に設けられる接合領域とを有する。
接合領域は、絶縁体５７２と重畳する領域を有する。
なお、酸化物５３０において、各領域の境界は明確に検出できない場合がある。各領域内で検出されるインジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう）していてもよい。つまり、チャネル形成領域に近い領域であるほど、インジウムなどの金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
また、図１２（Ｂ）に示すように、各領域が、酸化物５３０ｃに形成されているが、これに限られることなく、例えばこれらの領域は酸化物５３０ａにも形成されていてもよい。また、図では、各領域の境界を、酸化物５３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、接合領域が、酸化物５３０ｃの表面近傍では導電体５６０側に張り出し、酸化物５３０ｃの下面近傍では、導電体５４０側に後退する形状になる場合がある。
また、図１２（Ｂ）および（Ｃ）に示すように、酸化物５３０ａ、酸化物５３０ｃ、および酸化物５３０ｄを積層する構成について示しているが、本発明はこれに限られるものではない。また、酸化物５３０ｃの単層、酸化物５３０ｃと酸化物５３０ａの２層構造、酸化物５３０ｃと酸化物５３０ｄの２層構造、または４層以上の積層構造を設ける構成にしてもよい。
酸化物５３０ａ上に、酸化物５３０ｃを有することで、酸化物５３０ａよりも下方に形成された構造物から、酸化物５３０ｃに対する不純物の拡散を抑制することができる。また、酸化物５３０ｄ下に、酸化物５３０ｃを有することで、酸化物５３０ｄよりも上方に形成された構造物から、酸化物５３０ｃに対する不純物の拡散を抑制することができる。
ここで、酸化物５３０ｃの厚さ（ｔ）は、トランジスタ３０２のチャネル長（Ｌ）よりも、大きくすることが好ましい。つまり、図１２（Ｂ）に示すように、酸化物５３０ｃの厚さ（ｔ）が、トランジスタ３０２のチャネル長（Ｌ）よりも大きくなる（ｔ＞Ｌ）。また、酸化物５３０ｃの厚さ（ｔ）は、トランジスタ３０２のチャネル幅（Ｗ）よりも、大きくすることが好ましい。つまり、図１２（Ｃ）に示すように、酸化物５３０ｃの厚さ（ｔ）が、トランジスタ３０２のチャネル幅（Ｗ）よりも大きくなる（ｔ＞Ｗ）。
また、少なくとも酸化物５３０ｃの側面は、基板と平行な面に対し、テーパー構造を有することが好ましい。なお、図１２（Ｃ）に示すように、酸化物５３０ｃの側面が有するテーパー角度は、４５°乃至８０°とすることが好ましい。酸化物５３０ｃの側面がテーパー構造を有することで、酸化物５３０ｃよりも上層に形成される構造体の被膜性を向上させることができる。
また、図１２（Ｂ）、図１２（Ｃ）に示すように、第１のゲート電極として機能する導電体５６０を、ゲート絶縁体として機能する絶縁体５５０を介して、酸化物５３０の側面を覆うように設ける。当該構造とすることで、トランジスタ３０２を駆動した場合、酸化物５３０ｃの上面、および両側面の３方からゲート電圧が印加され、酸化物５３０ｃの導電体５６０と重畳する領域全体が、チャネル形成領域となる。本明細書において、第１のゲート電極によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
つまり、第１のゲート電極として機能する導電体５６０が、ゲート絶縁体として機能する絶縁体５５０を介して、酸化物５３０の側面を覆うことで、トランジスタ３０２のチャネル形成領域の投影面積（Ｌ×Ｗ）当たりのオン電流を向上することができる。従って、トランジスタ３０２の微細化が可能となる。
また、導電体５０５は、トランジスタ３０２の第２のゲート電極としての機能を有する。酸化物５３０ｃの側面がテーパー角を有することで、第２のゲート電極に電位が印加された際に、酸化物５３０ｃの第２のゲート電極と重畳する領域全体に、ゲート電界を印加することができる。
特に、酸化物５３０におけるチャネルが形成される領域と、トランジスタ３０２の第１のゲート絶縁体として機能する絶縁体５５０との界面に、酸素欠損が存在すると、電気特性の変動が生じやすく、また信頼性が悪くなる場合がある。
そこで、酸化物５３０におけるチャネルが形成される領域の上方に位置する絶縁体５５０が過剰酸素を含むことが好ましい。つまり、絶縁体５５０が有する過剰酸素が、酸化物５３０におけるチャネルが形成される領域へと拡散することで、酸化物５３０におけるチャネルが形成される領域中の酸素欠損を低減することができる。
また、絶縁体５５０が有する過剰酸素を、効率的に酸化物５３０へ供給するために、金属酸化物５５２を設けてもよい。従って、金属酸化物５５２は、酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物５５２を設けることで、導電体５６０への過剰酸素の拡散が抑制される。つまり、酸化物５３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体５６０の酸化を抑制することができる。
なお、金属酸化物５５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体５５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物５５２は、比誘電率が大きいｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の大きい積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
また、金属酸化物５５２は、第１のゲート電極の一部としての機能を有してもよい。例えば、酸化物５３０として用いることができる酸化物半導体を金属酸化物５５２として用いることができる。その場合、導電体５６０をスパッタリング法で成膜することで、金属酸化物５５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
金属酸化物５５２を有することで、導電体５６０からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、絶縁体５５０と、金属酸化物５５２との物理的な厚みにより、導電体５６０と、酸化物５３０との間の距離を保つことで、リーク電流を抑制することができる。また、絶縁体５５０、および金属酸化物５５２との積層構造を設けることで、導電体５６０と酸化物５３０との間の物理的な距離、および導電体５６０から酸化物５３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、金属酸化物５５２として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。また、酸化物５３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物５５２として用いることができる。
また、絶縁体５２０、絶縁体５２２、および絶縁体５２４は、トランジスタ３０２の第２のゲート絶縁体として機能する。図では、絶縁体５２０、絶縁体５２２、および絶縁体５２４を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体５２０、絶縁体５２２、および絶縁体５２４のうちいずれか２層を積層した構造にしてもよいし、いずれか１層を用いる構造にしてもよい。
また、絶縁体５２２、および層間膜として機能する絶縁体５１４は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁体として機能できる。絶縁体５１４および絶縁体５２２は、水または水素などの不純物の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。例えば、絶縁体５１４として窒化シリコンなどを用い、絶縁体５２２として酸化アルミニウム、酸化ハフニウム、シリコンおよびハフニウムを含む酸化物（ハフニウムシリケート）、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。これにより、水素、水などの不純物が絶縁体５１４および絶縁体５２２より上層に拡散するのを抑制することができる。なお、絶縁体５１４および絶縁体５２２は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する絶縁性材料について記載する場合も同様である。
また、絶縁体５１４および絶縁体５２２は、酸素（例えば、酸素原子または酸素分子など）の透過を抑制する機能を有する絶縁性材料を用いることが好ましい。これにより、絶縁体５２４などに含まれる酸素が下方拡散するのを抑制することができる。
また、絶縁体５２２中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体５２２の水素の脱離量は、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））において、絶縁体５２２の表面温度が５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体５２２の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。また、絶縁体５２２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
導電体５６０は、トランジスタ３０２の第１のゲート電極として機能する。また、導電体５０５は、トランジスタ３０２の第２のゲート電極として機能する。トランジスタ３０２の第２のゲート電極として機能する導電体５０５は、酸化物５３０および導電体５６０と重なるように配置する。
ここで、導電体５０５は、酸化物５３０におけるチャネル形成領域よりも、チャネル幅方向の長さが大きくなるように設けるとよい。特に、導電体５０５は、酸化物５３０のチャネル形成領域が領域２３４のＡ３－Ａ４の一点鎖線（チャネル幅方向）と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物５３０のチャネル幅方向における側面において、導電体５０５と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。
導電体５０５に印加する電位は、導電体５６０に印加する電位と同電位とするとよい。また、接地電位や、任意の電位としてもよい。また、導電体５０５に印加する電位を、導電体５６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ３０２のしきい値電圧を制御することができる。特に、導電体５０５に負の電位を印加することにより、トランジスタ３０２のしきい値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。従って、導電体５６０に印加する電圧が０Ｖのときのドレイン電流を小さくすることができる。
また、図１２（Ａ）に示すように、導電体５０５は、酸化物５３０、および導電体５６０と重なるように配置する。ここで、酸化物５３０の領域２３４のＡ３－Ａ４の一点鎖線（チャネル幅方向）と交わる端部よりも外側の領域においても、導電体５０５は、導電体５６０と、重畳するように配置することが好ましい。つまり、酸化物５３０の側面の外側において、導電体５０５と、導電体５６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、導電体５６０、および導電体５０５に電位を印加した場合、導電体５６０から生じる電界と、導電体５０５から生じる電界と、がつながることで、閉回路を形成し、酸化物５３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体５６０の電界と、第２のゲート電極としての機能を有する導電体５０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。
なお、導電体５０３は、導電体５６０と同様にチャネル幅方向に延伸されており、導電体５０５に電位を印加する配線として機能する。ここで、配線として機能する導電体５０３の上に積層して、絶縁体５１４および絶縁体５１６に埋め込まれた導電体５０５を設けることにより、導電体５０３と導電体５６０の間に絶縁体５１４および絶縁体５１６などが設けられ、導電体５０３と導電体５６０の間の寄生容量を低減し、絶縁耐圧を高めることができる。導電体５０３と導電体５６０の間の寄生容量を低減することで、トランジスタのスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体５０３と導電体５６０の間の絶縁耐圧を高めることで、トランジスタの信頼性を向上させることができる。よって、絶縁体５１４および絶縁体５１６の膜厚を大きくすることが好ましい。なお、導電体５０３の延伸方向はこれに限られず、例えば、トランジスタ３０２のチャネル長方向に延伸されてもよい。
また、導電体５０５は、絶縁体５１４および絶縁体５１６の開口の内壁に接する第１の導電体と、第１の導電体の内側に設けられた第２の導電体とを有する。また、導電体５０５の上面の高さと、絶縁体５１６の上面の高さは同程度にできる。なお、図では、導電体５０５を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、単層、または３層以上の積層構造としてもよい。
ここで、第１の導電体は、水または水素などの不純物の透過を抑制する機能を有する（透過しにくい）導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体５１４より下層から水素、水などの不純物が導電体５０５を通じて上層に拡散するのを抑制することができる。なお、第１の導電体は、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物または、酸素（例えば、酸素原子、酸素分子など）の少なくとも一の透過を抑制する機能を有することが好ましい。また、以下において、不純物の透過を抑制する機能を有する導電性材料について記載する場合も同様である。第１の導電体が酸素の透過を抑制する機能を持つことにより、第２の導電体が酸化して導電率が低下することを防ぐことができる。
また、第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、第２の導電体は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
導電体５６０は、第１の導電体、および第２の導電体を有する。第１の導電体は、例えばタングステンなどの金属を用いることができる。また、金属酸化物５５２として、酸化物半導体を用いた場合、第１の導電体として、金属酸化物５５２に窒素などの不純物を添加し、金属酸化物５５２の導電性を向上できる導電体を用いるとよい。例えば、第１の導電体は、窒化チタンなどを用いることが好ましい。また、第２の導電体は、抵抗が小さいアルミニウム、またはタングステンなどの金属を用いることが好ましい。
また、導電体５６０の上に、絶縁体５７０を配置してもよい。絶縁体５７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。絶縁体５７０を有することで、導電体５６０の酸化を防ぐことができる。また、導電体５６０および絶縁体５５０を介して、水または水素などの不純物が酸化物５３０に混入することを防ぐことができる。
ここで、図１２（Ｂ）に示すように、絶縁体５５０、金属酸化物５５２、導電体５６０、および絶縁体５７０からなる構造体は、その側面が絶縁体５２２に対し、略垂直であることが好ましい。ただし、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、絶縁体５５０、金属酸化物５５２、導電体５６０、および絶縁体５７０からなる構造体の側面は、絶縁体５２２の上面に対し、テーパー構造を有していてもよい。その場合、当該構造体の側面と絶縁体５２２の上面のなす角は、大きい（垂直に近い）ほど好ましい。
従って、絶縁体５７０上に、ハードマスクとして機能する絶縁体５７１を配置してもよい。絶縁体５７１を設けることで、絶縁体５５０、金属酸化物５５２、導電体５６０、絶縁体５７０からなる構造体を形成する際、該構造体の側面が概略垂直、具体的には、該構造体の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
絶縁体５７２は、少なくとも絶縁体５５０、金属酸化物５５２、導電体５６０、および絶縁体５７０の側面に接して設けられる。絶縁体５５０、５７１、５７２はそれぞれ、上掲の絶縁体２５０、２７０、２７２と同様に設けられる。
導電体５６０、金属酸化物５５２、および絶縁体５５０の側面に、絶縁体５７２を介して、絶縁体５７５を設ける。図１２（Ｂ）に示すように、トランジスタ３０２は、導電体５６０と、導電体５４０との間に寄生容量が形成される蓋然性が高い。また、トランジスタ３０２は、導電体５６０と、導電体３２０との間に寄生容量が形成される蓋然性が高い。特に、トランジスタの微細化に伴い、例えば、設計されるチャネル長が１０ｎｍ以上３０ｎｍ以下で形成される場合、寄生容量はトランジスタの電気特性に影響を与える場合がある。
従って、トランジスタ３０２に絶縁体５７５を設けることで、それぞれの寄生容量を低減することができる。寄生容量を低減することで、トランジスタ３０２を高速に動作することができる。
絶縁体５７５は、比誘電率の小さい絶縁体を有することが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
トランジスタ３０２を覆う様に、層間膜として機能する絶縁体５８０を設ける。なお、絶縁体５８０は、膜中の水または水素などの不純物濃度が低減されていることが好ましい。続いて、絶縁体５８０に開口を設け、当該開口に導電体５４０を埋め込むように設けるとよい。なお、導電体５４０は、酸化物５３０のソース領域、またはドレイン領域と接する。
導電体５４０は、導電体５０５と同様の材料を用いることができる。また、開口の側壁部に酸化アルミニウムを形成した後に、導電体５４０を形成してもよい。開口の側壁部に酸化アルミニウムを形成することで、外方からの酸素の透過を抑制し、導電体５４０の酸化を防止することができる。また、導電体５４０から、水、水素などの不純物が外部に拡散することを防ぐことができる。該酸化アルミニウムの形成は、開口にＡＬＤ法などを用いて酸化アルミニウムを成膜し、異方性エッチングを行うことで形成することができる。
トランジスタ３０２を形成する基板（図示せず）は、上掲の基板２０１と同様の基板を用いることができる。本実施の形態の半導体装置に用いられる導電体、絶縁体、酸化物半導体等は、上記実施の形態の半導体装置と同様のものを用いることができる。
＜半導体装置２０の構成例＞
以下では、図１３（Ａ）、図１３（Ｂ）を用いて、実施の形態１に示す半導体装置２０の一例の具体的な構成について説明する。図１３（Ａ）、図１３（Ｂ）に示す構成例は、複数のトランジスタと、容量素子とが、共通の構造を有する構成とすることで、微細化または高集積化が可能な半導体装置を提供することができる。
図１３（Ａ）は、半導体装置２０の断面構造を示す図であり、図１３（Ｂ）は、図１３（Ａ）の一点鎖線Ｗ１－Ｗ２で示す部位の断面図である。半導体装置２０は、チャネル形成領域に酸化物を有するトランジスタを有する半導体装置であり、具体的には、トランジスタＭ２１、トランジスタＭ２２、トランジスタＭ２３、容量素子Ｃ２１、および配線を有する。なお、図１３（Ａ）、図１３（Ｂ）では、トランジスタＭ２１の構造にのみ符号を付与し、トランジスタＭ２２、またはトランジスタＭ２３の構造の符号を省略する場合がある。その際、トランジスタＭ２２、またはトランジスタＭ２３において、トランジスタＭ２１の符号を付与した構造と同じ機能を有する構造は、同じ符号を用いて説明する場合がある。
半導体装置２０は、基板５０１上に設けられ、トランジスタＭ２１、トランジスタＭ２２、トランジスタＭ２３、および容量素子Ｃ２１と、層間膜として機能する絶縁体５１０、絶縁体５１２および絶縁体５８０を有する。また、トランジスタＭ２１、トランジスタＭ２２、またはトランジスタＭ２３と電気的に接続し、配線として機能する導電体５０３とを有する。また、トランジスタＭ２１、またはトランジスタＭ２３と電気的に接続し、配線として機能する導電体５４０とを有する。また、容量素子Ｃ２１と電気的に接続し、配線として機能する導電体５０４、および導電体５０６とを有する。
半導体装置２０は、複数のトランジスタと、容量素子とを、同層に設けることで、トランジスタを構成する構造の一部が、容量素子を構成する構造の一部と、併用することができる。つまり、トランジスタの構造の一部は、容量素子の構造の一部として、機能する場合がある。
また、複数のトランジスタに、容量素子の一部、または全体が、重畳することで、トランジスタの投影面積、および容量素子の投影面積の合計した面積を小さくすることができる。
上記構造を有することで、微細化または高集積化が可能である。また、設計自由度を高くすることができる。また、複数のトランジスタと容量素子とを同一の工程で形成する。従って、工程を短縮することができるため、生産性を向上させることができる。
なお、導電体５０３、および導電体５０４は、絶縁体５１２に埋め込まれるように形成される。ここで、導電体５０３、および導電体５０４の上面の高さと、絶縁体５１２の上面の高さは同程度にできる。なお、導電体５０３、および導電体５０４は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５０３、および導電体５０４を２層以上の多層膜構造としてもよい。
［トランジスタＭ２１、トランジスタＭ２２、およびトランジスタＭ２３］
トランジスタＭ２１乃至Ｍ２３は、酸化物５３０ａ、および酸化物５３０ｃを、共通に設けることができる。本構成とすることで、トランジスタとトランジスタとの間隔を小さくすることができるため、微細化または高集積化が可能である。また、本構成とすることで、トランジスタとトランジスタを接続する配線等を別途設ける必要がないため、工程を簡略化することができる。
ここで、トランジスタＭ２１、トランジスタＭ２２、およびトランジスタＭ２３のそれぞれの構成において、先述したトランジスタ３０２と同符号を付与した構造は、トランジスタ３０２の記載を参酌することができる。
なお、トランジスタＭ２１、トランジスタＭ２２、およびトランジスタＭ２３では、酸化物５３０ａ、酸化物５３０ｃ、および酸化物５３０ｄをまとめて酸化物５３０という場合がある。また、トランジスタＭ２１、トランジスタＭ２２、およびトランジスタＭ２３では、酸化物５３０ａ、酸化物５３０ｃ、および酸化物５３０ｄを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物５３０ｃのみを設ける構成にしてもよい。また、例えば、単層、２層、または４層以上の積層構造としてもよい。また、導電体５６０、および導電体５０５を、積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体５６０、および導電体５０５は、単層、または３層以上の積層として設ける構成にしてもよい。
［容量素子Ｃ２１］
図１３（Ａ）に示すように、容量素子Ｃ２１は、トランジスタＭ２１、トランジスタＭ２２、およびトランジスタＭ２３と共通の構造を有する。本実施の形態では、トランジスタＭ２１、およびトランジスタＭ２２の酸化物５３０の一部が、容量素子Ｃ２１の電極として機能する。従って、容量素子Ｃ２１は、トランジスタＭ２１とトランジスタＭ２２の間に設けられている。
容量素子Ｃ２１は、酸化物５３０の低抵抗化された領域の一部、絶縁体３３０、絶縁体３３０上の導電体３２０を有する。つまり、導電体３２０の少なくとも一部は、絶縁体３３０を介して、酸化物５３０の低抵抗化された領域の一部と重なるように配置される。
酸化物５３０の低抵抗化された領域の一部は、容量素子Ｃ２１の電極の一方として機能し、導電体３２０は容量素子Ｃ２１の電極の他方として機能する。すなわち、酸化物５３０の低抵抗化された領域の一部は、トランジスタＭ２１のソースとしての機能と、トランジスタＭ２２のドレインとしての機能と、容量素子Ｃ２１の電極の一方としての機能とを兼ねている。また、絶縁体３３０の一部は、容量素子Ｃ２１の誘電体として機能する。
また、酸化物５３０の低抵抗化された領域の一部は、導電体５０６上に接して設けられる。酸化物５３０の低抵抗化された領域の一部と、導電体５０６とが接続する構成とすることで、半導体装置の微細化が可能となる。
絶縁体３３０は、絶縁体１３０と同様に設ければよい。比誘電率の大きい絶縁体の積層とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子Ｃ２１とすることができる。
ここで、トランジスタＭ２１、およびトランジスタＭ２２の導電体５６０の側面には、絶縁体５７２および絶縁体５７５が設けられている。導電体５６０と導電体３２０の間に絶縁体５７２および絶縁体５７５が設けられることで、導電体５６０と導電体３２０の間の寄生容量を低減することができる。
なお、導電体３２０は、上掲の導電体１２０と同様であり、２層以上の積層構造としてもよい。
以上のように、本発明の一態様の半導体装置は、トランジスタＭ２１乃至Ｍ２３、および容量素子Ｃ２１を同じ層に配置することが可能な構成となっている。この様な構成とすることで、半導体装置は、高密度にトランジスタおよび容量素子を配置することができるので、高集積化することができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上記実施の形態に示すトランジスタＭ２１乃至Ｍ２３に用いることのできる半導体装置の変形例について、図１４（Ａ）乃至図１４（Ｃ）を用いて説明する。なお、先の実施の形態で用いた符号と同じ機能を有する場合には、同じ符号を用い、その詳細な説明を省略する場合がある。
＜半導体装置の変形例＞
図１４（Ａ）は、トランジスタ３０３を有する半導体装置の上面図である。図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ａ１－Ａ２で示す部位の断面図であり、トランジスタ３０３のチャネル長方向の断面図でもある。また、図１４（Ｃ）は、図１４（Ａ）の一点鎖線Ａ３－Ａ４で示す部位の断面図であり、トランジスタ３０３のチャネル幅方向の断面図でもある。図１４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ３０３と、層間膜として機能する絶縁体５８０、絶縁体５８２、および絶縁体５８６と、絶縁体５８０、および絶縁体５８２が有する開口の側面を被覆するバリア層５７６（バリア層５７６ａ、およびバリア層５７６ｂ）と、絶縁体５８０、絶縁体５８２、および絶縁体５８６が有する開口に、バリア層５７６を介して埋め込まれた導電体５４０（導電体５４０ａ、および導電体５４０ｂ）とを有する。
なお、半導体装置において、導電体５４０はプラグ、または配線として機能する。なお、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
トランジスタ３０３は、第１のゲート電極として機能する導電体５６０と、第２のゲート電極として機能する導電体５０５と、導電体５６０と接する絶縁体５７０と、ゲート絶縁体として機能する絶縁体５２０、絶縁体５２２、絶縁体５２４、および絶縁体５５０と、チャネルが形成される領域を有する酸化物５３０（酸化物５３０ａ、酸化物５３０ｃ、および酸化物５３０ｄ）とを有する。
以下では、トランジスタ３０３の構成要素の一例について説明する。なお、トランジスタ３０３の構成要素について、トランジスタ３０２（図１２（Ａ）乃至図１２（Ｃ）参照）と重複する部分については、トランジスタ３０２の説明を援用することができる。
酸化物５３０は、酸化物半導体を用いることが好ましい。酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置が提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
酸化物５３０は、酸化物５３０ａと、酸化物５３０ａ上の酸化物５３０ｃと、酸化物５３０ｃ上の酸化物５３０ｄとを有する。トランジスタ３０３をオンさせると、主として酸化物５３０ｃに電流が流れる（チャネルが形成される）。一方、酸化物５３０ａおよび酸化物５３０ｄは、酸化物５３０ｃとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
また、本実施の形態に示すトランジスタ３０３では、酸化物５３０中に領域５３１を有する。なお、領域５３１は、チャネル形成領域よりも酸素濃度が小さいことが好ましく、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度がチャネル形成領域（図示せず）よりも大きいことが好ましい。
例えば、領域５３１は、酸化物５３０が有する構成元素の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステンの中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。酸化物５３０に、金属元素が添加されることで、領域５３１を低抵抗化することができる。金属元素を添加するには、例えば、酸化物５３０の領域５３１に接して、金属膜、金属化合物膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを成膜した後、該膜を除去するとよい。また、金属膜、金属化合物膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を成膜した後、除去する前に熱処理を行うことが好ましい。酸化物５３０の領域５３１に接して、金属膜、金属化合物膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを成膜した後、熱処理を行うことで、該金属膜などの近傍に位置する酸化物５３０中の一部の酸素が該金属膜などに吸収され、領域５３１が低抵抗化する場合がある。なお、当該熱処理は、２００℃以上５００℃以下、代表的には４００℃またはその近傍で行うことができる。また、上記熱処理を行うことで、酸化物５３０が有する構成元素中に、アルミニウム、ルテニウム、チタン、タンタル、タングステンなどの金属元素が入り込む場合がある。この場合、領域５３１の一部、代表的には領域５３１の上部において、酸化物５３０が有する構成元素と、アルミニウム、ルテニウム、チタン、タンタル、タングステンなどの金属元素とが、合金化する場合がある。領域５３１が合金化する場合、合金化した領域、すなわち、低抵抗化した領域を比較的安定に形成することができるため、信頼性の高い半導体装置を提供することができる。
なお、領域５３１は、トランジスタ３０３において、ソースまたはドレインとして機能する。
また、図１４（Ｃ）に示すように、酸化物５３０ｄは、酸化物５３０ａ、および酸化物５３０ｃの側面を覆うように設けることが好ましい。絶縁体５８０と、チャネルが形成される領域を有する酸化物５３０ｃとの間に、酸化物５３０ｄが介在することにより、絶縁体５８０から、水素、水、およびハロゲン等の不純物が、酸化物５３０ｃへ拡散することを抑制することができる。
酸化物５３０ｃの厚さ（ｔ）は、トランジスタ３０３のチャネル長（Ｌ）よりも、大きくすることが好ましい。つまり、図１４（Ｂ）に示すように、酸化物５３０ｃの厚さ（ｔ）が、トランジスタ３０３のチャネル長（Ｌ）よりも大きくなる（ｔ＞Ｌ）。また、酸化物５３０ｃの厚さ（ｔ）は、トランジスタ３０３のチャネル幅（Ｗ）よりも、大きくすることが好ましい。つまり、図１４（Ｃ）に示すように、酸化物５３０ｃの厚さ（ｔ）が、トランジスタ３０３のチャネル幅（Ｗ）よりも大きくなる（ｔ＞Ｗ）。
また、少なくとも酸化物５３０ｃの側面は、基板と平行な面に対し、テーパー構造を有することが好ましい。なお、図１４（Ｃ）に示すように、酸化物５３０ｃの側面が有するテーパー角度は、４５°乃至８０°とすることが好ましい。酸化物５３０ｃの側面がテーパー構造を有することで、酸化物５３０ｃよりも上層に形成される構造体の被膜性を向上させることができる。
また、図１４（Ｂ）、図１４（Ｃ）に示すように、第１のゲート電極として機能する導電体５６０を、ゲート絶縁体として機能する絶縁体５５０を介して、酸化物５３０の側面を覆うように設ける。当該構造とすることで、トランジスタ３０３を駆動した場合、酸化物５３０ｃの上面、および両側面の３方からゲート電圧が印加され、酸化物５３０ｃの導電体５６０と重畳する領域全体が、チャネル形成領域となる。
つまり、上記構成とすることで、第１のゲート電極として機能する導電体５６０が、ゲート絶縁体として機能する絶縁体５５０を介して、酸化物５３０の側面を覆うことで、トランジスタ３０３のチャネル形成領域の投影面積（Ｌ×Ｗ）当たりのオン電流を向上することができる。従って、トランジスタ３０３の微細化が可能となる。
また、導電体５０５は、トランジスタ３０３の第２のゲート電極としての機能を有する。酸化物５３０ｃの側面がテーパー角を有することで、第２のゲート電極に電位が印加された際に、酸化物５３０ｃの第２のゲート電極と重畳する領域全体に、ゲート電界を印加することができる。
絶縁体５８２は、例えば、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁体を用いることが好ましい。このような材料を用いて形成した場合、酸化物５３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
絶縁体５８６は絶縁体５８０に適用可能な材料を用いることができる。
なお、絶縁体５８０、絶縁体５８２、および絶縁体５８６が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。なお、トランジスタ３０３を覆う絶縁体５８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、トランジスタ３０３は、絶縁体５８０、絶縁体５８２、および絶縁体５８６に埋め込まれた導電体５４０などのプラグや配線を介して、他の構造と電気的に接続される場合がある。また、トランジスタ３０３の周辺に形成される他の構造に含まれる不純物である水素は、プラグや配線に用いられる導電体を介して、該導電体と接する構造へと拡散する場合がある。
そこで、導電体５４０と、過剰酸素領域を有する絶縁体５８０、およびバリア性を有する絶縁体５８２との間にバリア層５７６を設けるとよい。特に、バリア層５７６は、バリア性を有する絶縁体５８２と接して設けられることが好ましい。バリア層５７６は絶縁体５２２と接して設けられることが好ましい（図示せず）。バリア層５７６と、絶縁体５８２、および絶縁体５２２とが接して設けられることで、絶縁体５８０、およびトランジスタ３０３は、バリア性を有する絶縁体、およびバリア層により、封止される構造とすることができる。さらに、バリア層５７６は、絶縁体５８６の一部とも接することが好ましい。バリア層５７６が、絶縁体５８６まで延在していることで、酸素や不純物の拡散を、より抑制することができる。
また、導電体５４０の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。例えば、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
バリア層５７６には、例えば、金属酸化物を用いることができる。特に、酸化アルミニウム、酸化ハフニウム、酸化ガリウムなどの、酸素や水素に対してバリア性のある絶縁体を用いることが好ましい。また、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成した窒化シリコンを用いてもよい。
以上より、安定した電気特性を有する半導体装置を提供することができる。また、信頼性が高い半導体装置を提供することができる。また、消費電力が小さい半導体装置を提供することができる。さらに、半導体装置を設計する際の自由度を高くすることができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態は、上記実施の形態に示す半導体装置が組み込まれた電子部品および電子機器の一例を示す。
＜電子部品＞
まず、半導体装置１０が組み込まれた電子部品の例を、図１５（Ａ）、図１５（Ｂ）を用いて説明を行う。
図１５（Ａ）に示す電子部品７０００はＩＣチップであり、リード及び回路部を有する。電子部品７０００は、例えばプリント基板７００２に実装される。このようなＩＣチップが複数組み合わされて、それぞれがプリント基板７００２上で電気的に接続されることで電子部品が実装された基板（実装基板７００４）が完成する。
電子部品７０００の回路部は、基板７０３１、層７０３２、層７０３３の積層でなる。
基板７０３１として、実施の形態２に示す基板２０１に用いることが可能な基板を適用すればよい。また、基板７０３１としてシリコンなどの半導体基板を用いた場合、基板７０３１に集積回路を形成し、その上にＯＳトランジスタを有する層７０３２を形成してもよい。
層７０３２は、上記実施の形態に示すＯＳトランジスタを有する。上記実施の形態に示す半導体装置１０は、層７０３２に設けることができる。
層７０３３はメモリを有する。当該メモリとして、例えば、ＮＯＳＲＡＭ（登録商標）、ＤＯＳＲＡＭ（登録商標）などのＯＳトランジスタを用いたメモリ（以下、ＯＳメモリと呼ぶ）を用いることができる。ＯＳメモリは、他の半導体素子に積層させて設けることができるため、電子部品７０００を小型化することができる。また、ＯＳメモリはデータを書き換える際の消費電力が小さく、電子部品７０００の消費電力を低減させることができる。
なお、ＮＯＳＲＡＭとは「Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ」の略称であり、ゲインセル型（２Ｔ（トランジスタ）型、３Ｔ型）のメモリセルを有するＲＡＭを指す。また、ＤＯＳＲＡＭとは、「Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ」の略称であり、１Ｔ（トランジスタ）１Ｃ（容量）型のメモリセルを有するＲＡＭを指す。ＮＯＳＲＡＭおよびＤＯＳＲＡＭは、それぞれ、ＯＳトランジスタのオフ電流が小さいことを利用したＯＳメモリの一種である。
上記ＯＳメモリは、層７０３３ではなく、層７０３２に設けてもよい。そうすることで、ＩＣチップの製造工程を短縮することができる。
層７０３３はＯＳメモリ以外に、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）などのメモリを設けてもよい。
図１５（Ａ）では、電子部品７０００のパッケージにＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）を適用しているが、パッケージの態様はこれに限定されない。
図１５（Ｂ）は、電子部品７４００の模式図である。電子部品７４００はカメラモジュールであり、イメージセンサチップ７４５１を内蔵している。電子部品７４００は、イメージセンサチップ７４５１を固定するパッケージ基板７４１１、レンズカバー７４２１、およびレンズ７４３５等を有する。また、パッケージ基板７４１１およびイメージセンサチップ７４５１の間には撮像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ７４９０も設けられており、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。ランド７４４１は電極パッド７４６１と電気的に接続され、電極パッド７４６１はイメージセンサチップ７４５１またはＩＣチップ７４９０とワイヤ７４７１によって電気的に接続されている。図１５（Ｂ）は、電子部品７４００の内部を示すために、レンズカバー７４２１およびレンズ７４３５の一部を省略して図示している。
イメージセンサチップ７４５１の回路部は、基板７０３１、層７０３２、層７０３３、層７０３４の積層でなる。
基板７０３１、層７０３２および層７０３３の詳細は、上述の電子部品７０００の記載を参照すればよい。
層７０３４は受光素子を有する。当該受光素子として、例えば、セレン系材料を光電変換層としたｐｎ接合型フォトダイオードなどを用いることができる。セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高く、高感度の光センサを実現することができる。
セレン系材料はｐ型半導体として用いることができる。セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
上記ｐｎ接合型フォトダイオードのｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。
また、層７０３４が有する受光素子として、ｐ型シリコン半導体とｎ型シリコン半導体を用いたｐｎ接合型フォトダイオードを用いてもよい。また、ｐ型シリコン半導体とｎ型シリコン半導体の間にｉ型シリコン半導体層を設けたｐｉｎ接合型フォトダイオードであってもよい。
上記シリコンを用いたフォトダイオードは単結晶シリコンを用いて形成することができる。このとき、層７０３３と層７０３４とは、貼り合わせ工程を用いて電気的な接合を得ることが好ましい。また、上記シリコンを用いたフォトダイオードは、非晶質シリコン、微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる。
（実施の形態７）
＜電子機器＞
上記実施の形態に示す半導体装置は、様々な電子機器に用いることができる。図１６（Ａ）等に、その具体例を示す。
図１６（Ａ）に示す情報端末２９１０は、筐体２９１１、表示部２９１２、マイクロフォン２９１７、スピーカ部２９１４、カメラ２９１３、外部接続部２９１６、および操作スイッチ２９１５等を有する。表示部２９１２には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末２９１０は、筐体２９１１の内側にアンテナ、バッテリなどを備える。情報端末２９１０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
図１６（Ｂ）に示すノート型パーソナルコンピュータ２９２０は、筐体２９２１、表示部２９２２、キーボード２９２３、およびポインティングデバイス２９２４等を有する。また、ノート型パーソナルコンピュータ２９２０は、筐体２９２１の内側にアンテナ、バッテリなどを備える。
図１６（Ｃ）に示すビデオカメラ２９４０は、筐体２９４１、筐体２９４２、表示部２９４３、操作スイッチ２９４４、レンズ２９４５、および接続部２９４６等を有する。操作スイッチ２９４４およびレンズ２９４５は筐体２９４１に設けられており、表示部２９４３は筐体２９４２に設けられている。また、ビデオカメラ２９４０は、筐体２９４１の内側にアンテナ、バッテリなどを備える。そして、筐体２９４１と筐体２９４２は、接続部２９４６により接続されており、筐体２９４１と筐体２９４２の間の角度は、接続部２９４６により変えることが可能な構造となっている。筐体２９４１に対する筐体２９４２の角度によって、表示部２９４３に表示される画像の向きの変更や、画像の表示／非表示の切り換えを行うことができる。
図１６（Ｄ）にバングル型の情報端末の一例を示す。情報端末２９５０は、筐体２９５１、および表示部２９５２等を有する。また、情報端末２９５０は、筐体２９５１の内側にアンテナ、バッテリなどを備える。表示部２９５２は、曲面を有する筐体２９５１に支持されている。表示部２９５２には、可撓性基板を用いた表示パネルを備えているため、フレキシブルかつ軽くて使い勝手の良い情報端末２９５０を提供することができる。
図１６（Ｅ）に腕時計型の情報端末の一例を示す。情報端末２９６０は、筐体２９６１、表示部２９６２、バンド２９６３、バックル２９６４、操作スイッチ２９６５、入出力端子２９６６などを備える。また、情報端末２９６０は、筐体２９６１の内側にアンテナ、バッテリなどを備える。情報端末２９６０は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部２９６２の表示面は湾曲しており、湾曲した表示面に沿って表示を行うことができる。また、表示部２９６２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部２９６２に表示されたアイコン２９６７に触れることで、アプリケーションを起動することができる。操作スイッチ２９６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末２９６０に組み込まれたオペレーティングシステムにより、操作スイッチ２９６５の機能を設定することもできる。
また、情報端末２９６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末２９６０は入出力端子２９６６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子２９６６を介して充電を行うこともできる。なお、充電動作は入出力端子２９６６を介さずに無線給電により行ってもよい。
図１７（Ａ）に示すロボット２１００は、演算装置２１１０、照度センサ２１０１、マイクロフォン２１０２、上部カメラ２１０３、スピーカ部２１０４、表示部２１０５、下部カメラ２１０６、障害物センサ２１０７、および移動機構２１０８を備える。
ロボット２１００において、演算装置２１１０、照度センサ２１０１、上部カメラ２１０３、表示部２１０５、下部カメラ２１０６および障害物センサ２１０７等に、上記電子部品を使用することができる。
マイクロフォン２１０２は、使用者の話し声及び環境音等を検知する機能を有する。また、スピーカ部２１０４は、音声を発する機能を有する。ロボット２１００は、マイクロフォン２１０２およびスピーカ部２１０４を用いて、使用者とコミュニケーションをとることが可能である。
表示部２１０５は、種々の情報の表示を行う機能を有する。ロボット２１００は、使用者の望みの情報を表示部２１０５に表示することが可能である。表示部２１０５は、タッチパネルを搭載していてもよい。
上部カメラ２１０３および下部カメラ２１０６は、ロボット２１００の周囲を撮像する機能を有する。また、障害物センサ２１０７は、移動機構２１０８を用いてロボット２１００が前進する際の進行方向における障害物の有無を察知することができる。ロボット２１００は、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７を用いて、周囲の環境を認識し、安全に移動することが可能である。
図１７（Ｂ）に示す飛行体２１２０は、演算装置２１２１と、プロペラ２１２３と、カメラ２１２２とを有し、自立して飛行する機能を有する。
飛行体２１２０において、演算装置２１２１およびカメラ２１２２に上記電子部品を用いることができる。
図１７（Ｃ）は、自動車の一例を示す外観図である。自動車２９８０は、カメラ２９８１等を有する。また、自動車２９８０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサなどを備える。自動車２９８０は、カメラ２９８１が撮影した画像を解析し、歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。
自動車２９８０において、カメラ２９８１に上記電子部品を用いることができる。
図１７（Ｄ）に、互いに別々の言語で話す複数の人間のコミュニケーションにおいて、携帯電子機器２１３０に同時通訳を行わせる状況を示す。
携帯電子機器２１３０は、マイクロフォンおよびスピーカ等を有し、使用者の話し声を認識してそれを話し相手の話す言語に翻訳する機能を有する。携帯電子機器２１３０の演算装置に、上記電子部品を使用することができる。
また、図１７（Ｄ）において、使用者は携帯型マイクロフォン２１３１を有する。携帯型マイクロフォン２１３１は、無線通信機能を有し、検知した音声を携帯電子機器２１３０に送信する機能を有する。
図１８（Ａ）は、ペースメーカの一例を示す断面模式図である。
ペースメーカ本体５３００は、バッテリ５３０１ａ、５３０１ｂと、レギュレータと、制御回路と、アンテナ５３０４と、右心房へのワイヤ５３０２、右心室へのワイヤ５３０３とを少なくとも有している。
ペースメーカ本体５３００に上記電子部品を用いることができる。
ペースメーカ本体５３００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５３０５及び上大静脈５３０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
また、アンテナ５３０４で電力が受信でき、その電力は複数のバッテリ５３０１ａ、５３０１ｂに充電され、ペースメーカの交換頻度を少なくすることができる。ペースメーカ本体５３００は複数のバッテリを有しているため、安全性が高く、一方が故障したとしてももう一方が機能させることができるため、補助電源としても機能する。
また、電力を受信できるアンテナ５３０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
図１８（Ｂ）に示すセンサ５９００は、接着パッド等を用いて人体に取り付けられる。センサ５９００は、配線５９３２を介して人体に取り付けられた電極５９３１等に信号を与えて心拍数や心電図などの生体情報を取得する。取得された情報は無線信号として、読み取り器等の端末に送信される。
センサ５９００に、上記電子部品を用いることができる。
図１９は、掃除ロボットの一例を示す模式図である。
掃除ロボット５１００は、上面に配置された表示部５１０１、側面に配置された複数のカメラ５１０２、ブラシ５１０３、複数の操作ボタン５１０４を有する。また図示されていないが、掃除ロボット５１００の下面には、タイヤ、吸い込み口等が備えられている。掃除ロボット５１００は、その他に赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなどの各種センサを備えている。また、掃除ロボット５１００は、無線による通信手段を備えている。
カメラ５１０２に、上記電子部品を用いることができる。
掃除ロボット５１００は自走し、ゴミ５１２０を検知し、下面に設けられた吸い込み口からゴミ５１２０を吸引することができる。
また、掃除ロボット５１００はカメラ５１０２が撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシ５１０３に絡まりそうな物体を検知した場合は、ブラシ５１０３の回転を止めることができる。
表示部５１０１には、バッテリの残量や、吸引したゴミの量などを表示することができる。また、掃除ロボット５１００が走行した経路を表示部５１０１に表示させてもよい。また、表示部５１０１をタッチパネルとし、操作ボタン５１０４を表示部５１０１に設けてもよい。
掃除ロボット５１００は、スマートフォンなどの携帯電子機器５１４０と通信することができる。カメラ５１０２が撮影した画像は、携帯電子機器５１４０に表示させることができる。そのため、掃除ロボット５１００の持ち主は、外出先からでも、部屋の様子を知ることができる。
以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０－２１Ａ未満である、とは、トランジスタのオフ電流が１０－２１Ａ未満となるＶＧの値が存在することを言う場合がある。
また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。
本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位（接地電位）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
Ｃ１、Ｃ２１：容量素子、Ｍ１、Ｍ２、Ｍ３、Ｍ２１、Ｍ２２、Ｍ２３、Ｔｒ１、Ｔｒ２：トランジスタ、１０、１１、１２、１３、２０、２１、２２、２３、９０：半導体装置、１２０、２０３、２０４、２０５、２０６、２４０、２４０ａ、２４０ｂ、２６０、３２０、５０３、５０４、５０５、５０６、５４０、５４０ａ、５４０ｂ、５６０：導電体、１３０、２１０、２１２、２１４、２１６、２２０、２２２、２２４、２５０、２７０、２７１、２７２、２７４、２７５、２８０、２８２、２８６、３３０、５１０、５１２、５１４、５１６、５２０、５２２、５２４、５５０、５７０、５７１、５７２、５７５、５８０、５８２、５８６：絶縁体、２０１、５０１：基板、２３０、２３０ａ、２３０ｂ、２３０ｃ、２３０ｄ、５３０、５３０ａ、５３０ｃ、５３０ｄ：酸化物、２３２、２３２ａ、２３２ｂ：接合領域、２３１、２３１ａ、２３１ｂ、２３４、５３１：領域、２５２、５５２：金属酸化物、２７６、２７６ａ、２７６ｂ、５７６、５７６ａ、５７６ｂ：バリア層、３００、３０２、３０３：トランジスタ、２１００：ロボット、２１０１：照度センサ、２１０２、２９１７：マイクロフォン、２１０３：上部カメラ、２１０４、２９１４：スピーカ部、２１０５、２９１２、２９２２、２９４３、２９５２、２９６２、５１０１：表示部、２１０６：下部カメラ、２１０７：障害物センサ、２１０８：移動機構、２１１０、２１２１：演算装置、２１２０：飛行体、２１２２、２９１３、２９８１、５１０２：カメラ、２１２３：プロペラ、２１３０、５１４０：携帯電子機器、２１３１：携帯型マイクロフォン、２９１０、２９５０、２９６０：情報端末、２９１１、２９２１、２９４１、２９４２、２９５１、２９６１：筐体、２９１５、２９４４、２９６５：操作スイッチ、２９１６：外部接続部、２９２０：ノート型パーソナルコンピュータ、２９２３：キーボード、２９２４：ポインティングデバイス、２９４０：ビデオカメラ、２９４５：レンズ、２９４６：接続部、２９６３：バンド、２９６４：バックル、２９６６：入出力端子、２９６７：アイコン、２９８０：自動車、５１００：掃除ロボット、５１０３：ブラシ、５１０４：操作ボタン、５１２０：ゴミ、５３０１ａ、５３０１ｂ：バッテリ、５３００：ペースメーカ本体、５３０２、５３０３：ワイヤ、５３０４：アンテナ、５３０５：鎖骨下静脈、５３０６：上大静脈、５９００：センサ、５９３１：電極、５９３２：配線、７０００、７４００：電子部品、７００２：プリント基板、７００４：実装基板、７０３１：基板、７０３２、７０３３、７０３４：層、７４１１：パッケージ基板、７４２１：レンズカバー、７４３５：レンズ、７４４１：ランド、７４５１：イメージセンサチップ、７４６１：電極パッド、７４７１：ワイヤ、７４９０：ＩＣチップ

Claims (10)

  1. 第１乃至第３トランジスタおよび容量素子を有し、
    前記第１トランジスタは、酸化物半導体を含む第１半導体層、第１絶縁体、第２絶縁体、第１ゲートおよび第２ゲートを有し、
    前記第１ゲートは、前記第１絶縁体を間に介して、前記第１半導体層の上面および側面と対向する領域を有し、
    前記第２ゲートは、前記第２絶縁体を間に介して、前記第１半導体層の下面と対向する領域を有し、
    前記第１半導体層の厚さは、前記第１トランジスタのチャネル幅よりも大きく、
    前記第２トランジスタは、酸化物半導体を含む第２半導体層、第３絶縁体、第４絶縁体、第３ゲートおよび第４ゲートを有し、
    前記第３ゲートは、前記第３絶縁体を間に介して、前記第２半導体層の上面および側面と対向する領域を有し、
    前記第４ゲートは、前記第４絶縁体を間に介して、前記第２半導体層の下面と対向する領域を有し、
    前記第２半導体層の厚さは、前記第２トランジスタのチャネル幅よりも大きく、
    前記第３トランジスタは、酸化物半導体を含む第３半導体層、第５絶縁体、第６絶縁体、第５ゲートおよび第６ゲートを有し、
    前記第５ゲートは、前記第５絶縁体を間に介して、前記第３半導体層の上面および側面と対向する領域を有し、
    前記第６ゲートは、前記第６絶縁体を間に介して、前記第３半導体層の下面と対向する領域を有し、
    前記第３半導体層の厚さは、前記第３トランジスタのチャネル幅よりも大きく、
    前記第１トランジスタのドレインは、第１電位が与えられ、
    前記第１トランジスタのソースは、前記第２トランジスタのドレインと前記容量素子の第１端子に電気的に接続され、
    前記第２トランジスタのソースは、前記第３トランジスタのドレインに電気的に接続され、
    前記第３トランジスタのソースは、第２電位が与えられ、
    前記第１ゲートは、第１クロック信号が入力され、
    前記第３ゲートは、前記第１クロック信号の反転信号である第２クロック信号が入力され、
    前記第５ゲートは、第１信号が入力され、
    前記第１トランジスタのソースは、第２信号を出力することを特徴とする半導体装置。
  2. 第１乃至第３トランジスタおよび容量素子を有し、
    前記第１トランジスタは、酸化物半導体を含む第１半導体層、第１絶縁体、第２絶縁体、第１ゲートおよび第２ゲートを有し、
    前記第１ゲートは、前記第１絶縁体を間に介して、前記第１半導体層の上面および側面と対向する領域を有し、
    前記第２ゲートは、前記第２絶縁体を間に介して、前記第１半導体層の下面と対向する領域を有し、
    前記第１半導体層の厚さは、前記第１トランジスタのチャネル幅よりも大きく、
    前記第２トランジスタは、酸化物半導体を含む第２半導体層、第３絶縁体、第４絶縁体、第３ゲートおよび第４ゲートを有し、
    前記第３ゲートは、前記第３絶縁体を間に介して、前記第２半導体層の上面および側面と対向する領域を有し、
    前記第４ゲートは、前記第４絶縁体を間に介して、前記第２半導体層の下面と対向する領域を有し、
    前記第２半導体層の厚さは、前記第２トランジスタのチャネル幅よりも大きく、
    前記第３トランジスタは、酸化物半導体を含む第３半導体層、第５絶縁体、第６絶縁体、第５ゲートおよび第６ゲートを有し、
    前記第５ゲートは、前記第５絶縁体を間に介して、前記第３半導体層の上面および側面と対向する領域を有し、
    前記第６ゲートは、前記第６絶縁体を間に介して、前記第３半導体層の下面と対向する領域を有し、
    前記第３半導体層の厚さは、前記第３トランジスタのチャネル幅よりも大きく、
    前記第１トランジスタのドレインは、第１電位が与えられ、
    前記第１トランジスタのソースは、前記第２トランジスタのドレインと前記容量素子の第１端子に電気的に接続され、
    前記第２トランジスタのソースは、前記第３トランジスタのドレインに電気的に接続され、
    前記第３トランジスタのソースは、第２電位が与えられ、
    前記第１ゲートは、第１クロック信号が入力され、
    前記第５ゲートは、前記第１クロック信号の反転信号である第２クロック信号が入力され、
    前記第３ゲートは、第１信号が入力され、
    前記第１トランジスタのソースは、第２信号を出力することを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記第２ゲート、前記第４ゲートおよび前記第６ゲートは、第３電位が与えられることを特徴とする半導体装置。
  4. 請求項１または請求項２において、
    前記第２ゲートは第３の電位が与えられ、前記第４ゲートは第４電位が与えられ、前記第６ゲートは第５電位が与えられることを特徴とする半導体装置。
  5. 請求項１または請求項２において、
    前記第２ゲートは前記第１ゲートに電気的に接続され、前記第４ゲートは前記第３ゲートに電気的に接続され、前記第６ゲートは前記第５ゲートに電気的に接続されることを特徴とする半導体装置。
  6. 請求項１または請求項２において、
    前記第１ゲートは、側壁に第７絶縁体が設けられ、
    前記第３ゲートは、側壁に第８絶縁体が設けられ、
    前記容量素子は、第２端子に電気的に接続された電極を有し、
    前記第１ゲートと前記電極は、前記第７絶縁体を間に介して設けられ、
    前記第３ゲートと前記電極は、前記第８絶縁体を間に介して設けられることを特徴とする半導体装置。
  7. 第１乃至第３トランジスタおよび容量素子を有し、
    前記第１トランジスタは、酸化物半導体を含む第１半導体層、第１ゲートおよび第２ゲートを有し、
    前記第２トランジスタは、酸化物半導体を含む第２半導体層、第３ゲートおよび第４ゲートを有し、
    前記第３トランジスタは、酸化物半導体を含む第３半導体層、第５ゲートおよび第６ゲートを有し、
    前記第１トランジスタのドレインは、第１電位が与えられ、
    前記第１トランジスタのソースは、前記第２トランジスタのドレインと前記容量素子の第１端子に電気的に接続され、
    前記第２トランジスタのソースは、前記第３トランジスタのドレインに電気的に接続され、
    前記第３トランジスタのソースは、第２電位が与えられ、
    前記第１ゲートおよび前記第２ゲートは、第１クロック信号が入力され、
    前記第３ゲートおよび前記第４ゲートは、前記第１クロック信号の反転信号である第２クロック信号が入力され、
    前記第５ゲートおよび前記第６ゲートは、第１信号が入力され、
    前記第１トランジスタのソースは、第２信号を出力することを特徴とする半導体装置。
  8. 第１乃至第３トランジスタおよび容量素子を有し、
    前記第１トランジスタは、酸化物半導体を含む第１半導体層、第１ゲートおよび第２ゲートを有し、
    前記第２トランジスタは、酸化物半導体を含む第２半導体層、第３ゲートおよび第４ゲートを有し、
    前記第３トランジスタは、酸化物半導体を含む第３半導体層、第５ゲートおよび第６ゲートを有し、
    前記第１トランジスタのドレインは、第１電位が与えられ、
    前記第１トランジスタのソースは、前記第２トランジスタのドレインと前記容量素子の第１端子に電気的に接続され、
    前記第２トランジスタのソースは、前記第３トランジスタのドレインに電気的に接続され、
    前記第３トランジスタのソースは、第２電位が与えられ、
    前記第１ゲートおよび前記第２ゲートは、第１クロック信号が入力され、
    前記第５ゲートおよび前記第６ゲートは、前記第１クロック信号の反転信号である第２クロック信号が入力され、
    前記第３ゲートおよび前記第４ゲートは、第１信号が入力され、
    前記第１トランジスタのソースは、第２信号を出力することを特徴とする半導体装置。
  9. 請求項７または請求項８において、
    前記第１ゲートは、側壁に第１絶縁体が設けられ、
    前記第３ゲートは、側壁に第２絶縁体が設けられ、
    前記容量素子は、第２端子に電気的に接続された電極を有し、
    前記第１ゲートと前記電極は、前記第１絶縁体を間に介して設けられ、
    前記第３ゲートと前記電極は、前記第２絶縁体を間に介して設けられることを特徴とする半導体装置。
  10. 請求項１、請求項２、請求項７及び請求項８のいずれか一項において、
    前記第１クロック信号が高電位のとき、前記容量素子は充電を行い、
    前記第１クロック信号が低電位のとき、前記第２信号は前記第１信号の反転信号であることを特徴とする半導体装置。
JP2019516297A 2017-05-03 2018-04-23 半導体装置 Active JP7106529B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017092036 2017-05-03
JP2017092036 2017-05-03
JP2017095808 2017-05-12
JP2017095808 2017-05-12
PCT/IB2018/052790 WO2018203175A1 (ja) 2017-05-03 2018-04-23 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2018203175A1 JPWO2018203175A1 (ja) 2020-05-14
JP7106529B2 true JP7106529B2 (ja) 2022-07-26

Family

ID=64016006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019516297A Active JP7106529B2 (ja) 2017-05-03 2018-04-23 半導体装置

Country Status (2)

Country Link
JP (1) JP7106529B2 (ja)
WO (1) WO2018203175A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103454A (ja) 2009-10-16 2011-05-26 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP2017076789A (ja) 2015-10-15 2017-04-20 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103454A (ja) 2009-10-16 2011-05-26 Semiconductor Energy Lab Co Ltd 論理回路及び半導体装置
JP2016174147A (ja) 2015-03-02 2016-09-29 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP2017076789A (ja) 2015-10-15 2017-04-20 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
JPWO2018203175A1 (ja) 2020-05-14
WO2018203175A1 (ja) 2018-11-08

Similar Documents

Publication Publication Date Title
KR20220045243A (ko) 반도체 장치 및 이를 사용한 시스템
JP6986909B2 (ja) 半導体装置
US10504925B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102608084B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7305005B2 (ja) 記憶装置
JP2021158373A (ja) 半導体装置
JP2019046374A (ja) 半導体装置、電子部品、電子機器、及び半導体装置の駆動方法
JP2018201003A (ja) 半導体装置及び電子機器
WO2020128722A1 (ja) ヒステリシスコンパレータ、半導体装置、及び蓄電装置
JP7106529B2 (ja) 半導体装置
WO2018220471A1 (ja) 記憶装置及びその動作方法
WO2019102296A1 (ja) 撮像装置、および電子機器
JP2018195794A (ja) 記憶装置
JP7200096B2 (ja) 半導体装置及び電子機器
US11867503B2 (en) Anomaly detection system for secondary battery
JP7169120B2 (ja) センスアンプ
WO2022172124A1 (ja) 表示装置、電子機器
US20230198509A1 (en) Semiconductor device
JP7191820B2 (ja) 半導体装置、電子部品及び電子機器
US20220416767A1 (en) Semiconductor Device and Driving Method Thereof
US20220020683A1 (en) Semiconductor device
US20220366958A1 (en) Memory circuit using oxide semiconductor
JP2021082775A (ja) 撮像装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220713

R150 Certificate of patent or registration of utility model

Ref document number: 7106529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150