JP7200096B2 - 半導体装置及び電子機器 - Google Patents

半導体装置及び電子機器 Download PDF

Info

Publication number
JP7200096B2
JP7200096B2 JP2019518599A JP2019518599A JP7200096B2 JP 7200096 B2 JP7200096 B2 JP 7200096B2 JP 2019518599 A JP2019518599 A JP 2019518599A JP 2019518599 A JP2019518599 A JP 2019518599A JP 7200096 B2 JP7200096 B2 JP 7200096B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019518599A
Other languages
English (en)
Other versions
JPWO2018211398A1 (ja
Inventor
舜平 山崎
清 加藤
知昭 熱海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2018211398A1 publication Critical patent/JPWO2018211398A1/ja
Application granted granted Critical
Publication of JP7200096B2 publication Critical patent/JP7200096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Description

本発明の一態様は、半導体装置及び電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、撮像装置、表示装置、発光装置、蓄電装置、記憶装置、表示システム、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。
また、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、表示装置、撮像装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は半導体装置を有している場合がある。
特許文献１には、酸化物半導体を用いたトランジスタと、単結晶シリコンを用いたトランジスタによって構成された記憶装置が記載されている。また、酸化物半導体を用いたトランジスタは、オフ電流が極めて小さいことが記載されている。
特開２０１２－２５６４００号公報
本発明の一態様は、新規な半導体装置の提供を課題とする。又は、本発明の一態様は、消費電力の小さい半導体装置の提供を課題とする。又は、本発明の一態様は、信頼性の高い半導体装置の提供を課題とする。又は、本発明の一態様は、レイアウトの自由度が高い半導体装置の提供を課題とする。
なお、本発明の一態様は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一の課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様に係る半導体装置は、第１の層と、第１の層の上方の第２の層と、を有し、第１の層は、制御回路を有し、第２の層は、記憶回路を有し、制御回路は、記憶回路の動作を制御する機能を有し、記憶回路は、複数のメモリセルと駆動回路とを有し、メモリセルは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、第１のトランジスタのソース又はドレインの一方は、第２のトランジスタのゲート及び容量素子と電気的に接続され、制御回路は、半導体基板に形成されたトランジスタを有し、第１のトランジスタと第２のトランジスタは、チャネル形成領域に金属酸化物を有する半導体装置である。
また、本発明の一態様に係る半導体装置において、駆動回路は、第１の駆動回路と、第２の駆動回路と、を有し、第１の駆動回路は、メモリセルを選択する機能を有し、第２の駆動回路は、メモリセルにデータを書き込む機能と、メモリセルに記憶されたデータを読み出す機能と、を有し、第１の駆動回路及び第２の駆動回路は、制御回路と電気的に接続され、第１の駆動回路及び第２の駆動回路は、チャネル形成領域に金属酸化物を有するトランジスタを有していてもよい。
また、本発明の一態様に係る半導体装置において、制御回路は、クロック生成回路と、タイミングコントローラと、を有していてもよい。
また、本発明の一態様に係る半導体装置において、第１の層は、プロセッサと、周辺回路と、電源回路と、を有し、プロセッサ、周辺回路、及び電源回路は、半導体基板に形成されたトランジスタを有していてもよい。
また、本発明の一態様に係る電子機器は、上記の半導体装置を有する電子機器である。
本発明の一態様により、新規な半導体装置を提供することができる。又は、本発明の一態様により、消費電力の小さい半導体装置を提供することができる。又は、本発明の一態様により、信頼性の高い半導体装置を提供することができる。又は、本発明の一態様により、レイアウトの自由度が高い半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。これら以外の効果は、明細書、特許請求の範囲、図面などの記載から、自ずと明らかとなるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の構成例を示す図。 メモリセルの構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す上面図および断面図。 半導体装置の構成例を示す断面図。 電子機器の構成例を示す図。 電子機器の構成例を示す図。 電子機器の構成例を示す図。
以下、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の実施の形態における説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタのチャネル形成領域に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。以下、チャネル形成領域に金属酸化物を含むトランジスタを、ＯＳトランジスタとも表記する。
また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。金属酸化物の詳細については後述する。
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図又は文章に示された接続関係に限定されず、図又は文章に示された接続関係以外のものも、図又は文章に記載されているものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、オン状態、又は、オフ状態になり、電流を流すか流さないかを制御する機能を有している。又は、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅又は電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
また、図面上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多いものである。例えば、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多いものである。例えば、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
（実施の形態１）
本実施の形態では、本発明の一態様に係る半導体装置について説明する。本発明の一態様に係る半導体装置は、半導体基板に形成されたトランジスタを有する層と、ＯＳトランジスタを有する層と、が積層された構造を有する。
＜半導体装置の構成例１＞
図１に、半導体装置１０の構成例を示す。半導体装置１０は、層２０と、層２０の上方に積層された層３０を有する。層２０は制御回路２１を有し、層３０は記憶回路ＭＥＭを有する。なお、層２０と層３０の間には、層間絶縁層を設けることができる。
制御回路２１は、記憶回路ＭＥＭの動作を制御する機能を有する。具体的には、制御回路２１は、記憶回路ＭＥＭに書き込まれるデータ、データの読み書きを行う記憶回路ＭＥＭのアドレスを指定するアドレス信号、及び記憶回路ＭＥＭの動作を制御するための各種の制御信号を供給する機能を有する。
制御回路２１から出力される制御信号には、クロック信号及びタイミング信号が含まれる。また、制御回路２１は、クロック信号を生成する機能を有するクロック生成回路と、タイミング信号を生成する機能を有するタイミングコントローラを有する。
制御回路２１は、半導体基板ＳＵＢに形成されたトランジスタを用いて構成されている。半導体基板ＳＵＢは、当該基板の表面近傍にトランジスタのチャネル形成領域を形成することが可能であれば、特に限定されない。例えば、単結晶シリコン基板、単結晶ゲルマニウム基板、化合物半導体基板（ＳｉＣ基板、ＧａＮ基板など）、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。また、ＳＯＩ基板として、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠陥を消滅させて形成されたＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）基板や、水素イオン注入により形成された微小ボイドの熱処理による成長を利用して半導体基板を劈開するスマートカット法、ＥＬＴＲＡＮ法（Ｅｐｉｔａｘｉａｌ Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ：登録商標）などを用いて形成されたＳＯＩ基板を用いてもよい。単結晶基板を用いて形成されたトランジスタは、チャネル形成領域に単結晶半導体を有する。
以下では一例として、半導体基板ＳＵＢに単結晶シリコン基板を用いた場合について説明する。以下、単結晶シリコン基板に形成されたトランジスタを、Ｓｉトランジスタともいう。
制御回路２１は、層２０と層３０を接続する配線ＣＬを介して、記憶回路ＭＥＭと接続されている。配線ＣＬは、層２０と層３０の間のコンタクトホールに形成された導電体によって形成される。そして、制御回路２１と記憶回路ＭＥＭ間の信号の入出力は、配線ＣＬを介して行われる。
層３０に設けられた記憶回路ＭＥＭは、セルアレイ３１、駆動回路３３、駆動回路３４を有する。また、セルアレイ３１は、マトリクス状に配置された複数のメモリセル３２によって構成されている。
メモリセル３２は、データを記憶する機能を有する。メモリセル３２は、２値（ハイレベル及びローレベル）のデータを記憶する機能を有していてもよいし、４値以上の多値データを記憶する機能を有していてもよい。また、メモリセル３２はアナログデータを記憶する機能を有していてもよい。
駆動回路３３は、メモリセル３２を選択する機能を有する。具体的には、駆動回路３３は、データの書き込み又は読み出しを行うメモリセル３２を選択するための信号（以下、選択信号ともいう）を、メモリセル３２と接続された配線に供給する機能を有する。
駆動回路３４は、メモリセル３２にデータを書き込む機能と、メモリセル３２に記憶されたデータを読み出す機能と、を有する。具体的には、駆動回路３４は、データの書き込みを行うメモリセル３２と接続された配線に、メモリセル３２に記憶されるデータに対応する電位（以下、書き込み電位ともいう）を供給する機能を有する。また、駆動回路３４は、メモリセル３２に記憶されたデータに対応する電位（以下、読み出し電位ともいう）を読み出し、配線ＣＬを介して制御回路ＭＥＭに出力する機能を有する。
層２０に設けられた制御回路２１から駆動回路３３には、アドレス信号、クロック信号、及びタイミング信号などが配線ＣＬを介して入力される。そして、駆動回路３３はこれらの信号を用いて選択信号を生成する。なお、駆動回路３３から選択信号が出力されるタイミングは、制御回路２１から入力されたタイミング信号によって制御される。
また、層２０に設けられた制御回路２１から駆動回路３４には、アドレス信号、クロック信号、タイミング信号、及びメモリセル３２に書き込まれるデータなどが、配線ＣＬを介して供給される。そして、駆動回路３４はこれらの信号を用いて書き込み電位を生成する。なお、駆動回路３４から書き込み電位が出力されるタイミングは、制御回路２１から入力されたタイミング信号によって制御される。
なお、図１には、駆動回路３３と接続された配線ＣＬと駆動回路３４と接続された配線ＣＬをそれぞれ１本ずつ図示しているが、これらの配線ＣＬはそれぞれ、複数の配線によって構成されていてもよい。
メモリセル３２、駆動回路３３、及び駆動回路３４は、ＯＳトランジスタによって構成されている。酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、またオフ電流が極めて小さい。なお、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタのチャネル形成領域に用いられる酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分、水素などの不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性）、又は実質的にｉ型にすることができる。このような酸化物半導体は、高純度化された酸化物半導体と呼ぶことができる。なお、ＯＳトランジスタの詳細については、実施の形態２で説明する。
ＯＳトランジスタはオフ電流が極めて小さいため、メモリセル３２に用いるトランジスタとして好適である。ＯＳトランジスタは例えば、チャネル幅１μｍあたりのオフ電流を、１００ｚＡ／μｍ以下、又は１０ｚＡ／μｍ以下、又は１ｚＡ／μｍ以下、又は１０ｙＡ／μｍ以下とすることができる。ＯＳトランジスタをメモリセル３２に用いることにより、メモリセル３２に記憶されたデータを極めて長期間に渡って保持することができる。
図２に、ＯＳトランジスタを用いたメモリセル３２の構成例を示す。図２（Ａ）に示すメモリセル３２は、トランジスタＴｒ１、トランジスタＴｒ２、容量素子Ｃ１を有する。なお、図中の「ＯＳ」の符号はＯＳトランジスタを示している。
トランジスタＴｒ１のゲートはノードａ１と接続され、ソース又はドレインの一方はトランジスタＴｒ２のゲート、及び容量素子Ｃ１の一方の電極と接続され、ソース又はドレインの他方はノードａ３と接続されている。トランジスタＴｒ２のソース又はドレインの一方はノードａ４と接続され、ソース又はドレインの他方はノードａ５と接続されている。容量素子Ｃ１の他方の電極は、ノードａ２と接続されている。また、ノードａ１及びａ２は図１における駆動回路３３と接続され、ノードａ３及びノードａ４は図１における駆動回路３４と接続されている。なお、トランジスタＴｒ１のソース又はドレインの一方、トランジスタＴｒ２のゲート、及び容量素子Ｃ１の一方の電極と接続されたノードを、ノードＮ１とする。
メモリセル３２にデータを書き込む際は、ノードａ３に書き込み電位を供給する。また、ノードａ１に選択信号（ハイレベルの電位）を供給することにより、トランジスタＴｒ１をオン状態にする。これにより、書き込み電位がノードＮ１に供給される。その後、ノードａ１にローレベルの電位を供給することにより、トランジスタＴｒ１をオフ状態にする。これにより、ノードＮ１がフローティング状態となり、書き込み電位が保持される。
メモリセル３２に記憶されたデータを読み出す際は、ノードａ４の電位が読み出し電位となる。例えば、ノードａ５の電位を固定し、ノードａ４をプリチャージした後フローティング状態にする。このとき、トランジスタＴｒ２にはノードＮ１の電位に応じた電流が流れる。そのため、ノードａ４の電位がノードＮ１の電位に応じて決定される。このようにして、メモリセル３２に記憶されたデータが読み出される。なお、ノードａ２に所定の電位を供給することにより、ノードＮ１の電位を制御し、読み出しを行うメモリセル３２を選択することができる。
ここで、トランジスタＴｒ１はＯＳトランジスタであり、オフ電流が極めて小さい。そのため、メモリセル３２に電力が供給されていない期間においても、ノードＮ１の電位を極めて長期間に渡って保持することができる。すなわち、メモリセル３２は不揮発性の特性を持つ。図２（Ａ）のような、ＯＳトランジスタを用いて構成されたゲインセルによってメモリセル３２が構成される記憶回路ＭＥＭを、本明細書等では、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ。
ＮＯＳＲＡＭは、容量素子の充放電によってデータの書き換えを行うため、原理的には書き換え回数に制約はなく、かつ、低エネルギーで、データの書き込み及び読み出しが可能である。また、メモリセルの回路構成が単純であるため、大容量化が容易である。したがってＮＯＳＲＡＭは、容量が大きく、消費電力が小さく、且つ書き替え耐性が高いメモリである。
また、トランジスタＴｒ２もＯＳトランジスタによって構成されている。すなわち、メモリセル３２はＳｉトランジスタを含まず、ｎチャネル型のＯＳトランジスタによって構成されている。このように、同一の極性のトランジスタによって構成されている回路を、以下、単極性回路ともいう。
また、図２（Ｂ）に示すように、メモリセル３２はデータの読み出しを選択するトランジスタＴｒ３を有していてもよい。図２（Ｂ）においては、ノードａ６にハイレベルの電位が供給され、トランジスタＴｒ３がオン状態となったときに読み出しが行われる。
メモリセル３２の一部のノードは、他のメモリセル３２と共有されていてもよい。例えば図２（Ｃ）に示すように、隣接するメモリセル３２間でノードａ３を共有することができる。この場合、隣接するメモリセル３２の書き込み電位は、ノードａ３と接続された共通の配線から供給される。
また、メモリセル３２として、図２（Ｄ）に示す構成を用いることもできる。図２（Ｄ）に示すメモリセル３２は、トランジスタＴｒ４、および容量素子Ｃ２を有する。
トランジスタＴｒ４のゲートはノードａ７と接続され、ソース又はドレインの一方は容量素子Ｃ２の一方の電極と接続され、ソース又はドレインの他方はノードａ８と接続されている。容量素子Ｃ２の他方の電極は、定電位（例えば、低電源電位）が供給されるノードａ９と接続されている。また、ノードａ７は図１における駆動回路３３と接続され、ノードａ８は図１における駆動回路３４と接続されている。なお、トランジスタＴｒ４のソース又はドレインの一方、及び容量素子Ｃ２の一方の電極と接続されたノードを、ノードＮ２とする。
メモリセル３２にデータを書き込む際は、ノードａ８に書き込み電位を供給する。そして、ノードａ７に選択信号（ハイレベルの電位）を供給することにより、トランジスタＴｒ４をオン状態にする。これにより、書き込み電位がノードＮ２に書き込まれる。その後、ノードａ７にローレベルの電位を供給することにより、トランジスタＴｒ４をオフ状態にする。これにより、ノードＮ２がフローティング状態となり、書き込み電位が保持される。
メモリセル３２に記憶されたデータを読み出す際は、ノードａ８の電位が読み出し電位となる。ノードａ７に選択信号（ハイレベルの電位）を供給することにより、トランジスタＴｒ４をオン状態にする。これにより、ノードａ８の電位がノードＮ２の電位に応じて決定される。このようにして、メモリセル３２に記憶されたデータが読み出される。
トランジスタＴｒ４にはＯＳトランジスタが用いられているため、ノードＮ２の電位は極めて長期間に渡って保持される。これにより、データのリフレッシュの頻度を極めて少なくすることが可能となり、消費電力を低減することができる。図２（Ｄ）に示す回路によってメモリセル３２が構成される記憶回路ＭＥＭを、本明細書等では、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ。
図１に示す駆動回路３３及び駆動回路３４も、上記のメモリセル３２と同様に、ＯＳトランジスタを用いた単極性回路によって構成されている。すなわち層３０は、ＯＳトランジスタを用いた単極性回路によって構成された記憶回路ＭＥＭを有する。
ここで、例えば記憶回路ＭＥＭが、層２０に形成されたｐチャネル型のＳｉトランジスタと、層３０に形成されたｎチャネル型のＯＳトランジスタを用いて構成されている場合、これらのトランジスタを接続するための接続部（コンタクトホール及び配線）が多数必要になる。特に、複数のメモリセル３２がＳｉトランジスタとＯＳトランジスタを用いて構成されている場合、各メモリセル３２において層２０と層３０の接続が必要となり、接続部の数の増大はより顕著になる。この接続部の増加は、回路レイアウトの自由度低下の原因になる。
また、ＯＳトランジスタに含まれる酸化物半導体への不純物（水素など）の混入は、ＯＳトランジスタの劣化の原因になる。ここで、接続部が不純物の経路となり、接続部を介して層３０に不純物が侵入し得る。そのため、層２０と層３０間の接続部が増加すると、酸化物半導体に混入する不純物が増加し、層３０に形成されたＯＳトランジスタの劣化を招く。
本発明の一態様においては、記憶回路ＭＥＭがＯＳトランジスタを用いた単極性回路によって構成されている。そのため、記憶回路ＭＥＭの内部における層２０と層３０の間の接続が不要となる。具体的には、アドレス信号、データ、及び各種の制御信号など、記憶回路ＭＥＭ全体の動作に必要な所定の情報は層２０から供給されるが、記憶回路ＭＥＭの内部で生成される信号は、駆動回路３４から最終的に出力されるデータ（記憶回路ＭＥＭの読み出しデータ）を除き、層２０への出力が不要となる。これにより、接続部の数を削減することができ、回路レイアウトの自由度の向上、及びＯＳトランジスタの信頼性の向上を図ることができる。
特に、メモリセル３２は多数設けられるため、メモリセル３２を単極性回路によって構成することにより、接続部の数を大幅に削減することができる。また、駆動回路３３及び駆動回路３４をセルアレイ３１と同じ層に設けることにより、駆動回路３３とセルアレイ３１、及び、駆動回路３４とセルアレイ３１を接続する多数の配線が、層２０と層３０に設けられることを回避することができ、接続部の数をさらに削減することができる。
なお、記憶回路ＭＥＭを制御する制御回路２１は層２０に設けられており、Ｓｉトランジスタを用いたＣＭＯＳ回路などによって構成することができる。これにより、動作が高速で高性能な制御回路２１を構成し、これを用いて記憶回路ＭＥＭを動作させることができる。例えば、記憶回路ＭＥＭに用いることができるクロック生成回路及びタイミングコントローラを、Ｓｉトランジスタを用いて構成することができる。
また、層２０には制御回路２１以外の回路を設けることもできる。例えば、図１に示すように、層２０はプロセッサ２２、周辺回路２３、及び電源回路２４を有していてもよい。この場合、プロセッサ２２、周辺回路２３、及び電源回路２４はＳｉトランジスタを用いて構成される。
プロセッサ２２としては、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｏｒ Ｕｎｉｔ）、ＭＰＵ（ＭｉｃｒｏＰｒｏｃｅｓｓｏｒ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などを用いることができる。周辺回路２３としては、記憶回路、入出力回路、パワーマネージメントユニット、タイマー、カウンター、変換回路（ＡＤ変換回路、ＤＡ変換回路など）などを用いることができる。なお、周辺回路２３は複数設けられていてもよい。
周辺回路としてメモリを用いる場合、当該メモリとしては、ＤＲＡＭ（Ｄｙｎａｍｉｃ
Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの揮発性メモリ、又は、フラッシュメモリ、磁気記憶装置（ハードディスクドライブ、磁気メモリなど）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）などの不揮発性メモリを用いることができる。また、揮発性メモリと不揮発性メモリの両方を用いて構成することもできる。
制御回路２１、プロセッサ２２及び周辺回路２３は、バスＢＵＳと接続されている。これにより、制御回路２１、プロセッサ２２及び周辺回路２３間でデータ又は信号の送受信を、バスＢＵＳを介して行うことができる。例えば、記憶回路ＭＥＭから制御回路２１に出力されたデータを、プロセッサ２２による処理に用いる、又は周辺回路２３として設けられたメモリに格納する、などの処理を行うことができる。
電源回路２４は、層２０が有する各種回路に電力を供給する機能を有する。また、電源回路２４は、層２０と層３０の間に設けられた配線を介して、層３０が有する各種回路に電力を供給する機能を有していてもよい。
なお、図１にはプロセッサ２２及び周辺回路２３が層２０に設けられた構成を示したが、これらの回路は層３０に設けることもできる。この場合、プロセッサ２２及び周辺回路２３はＯＳトランジスタを用いた単極性回路によって構成される。
以上のように、本発明の一態様においては、記憶回路ＭＥＭを、ＯＳトランジスタを用いた単極性回路によって構成することにより、層２０と層３０の間の接続部の数を削減することができる。なお、半導体装置１０は、記憶装置や演算装置などとして用いることができる。
なお、上記では層３０に設けられる回路にＯＳトランジスタが用いられる構成について説明したが、酸化物半導体以外の半導体材料を含む膜にチャネル形成領域が形成されるトランジスタを用いることもできる。このようなトランジスタとしては、例えば、非晶質シリコン膜、微結晶シリコン膜、多結晶シリコン膜、単結晶シリコン膜、非晶質ゲルマニウム膜、微結晶ゲルマニウム膜、多結晶ゲルマニウム膜、又は単結晶ゲルマニウム膜を半導体層に用いたトランジスタが挙げられる。
＜半導体装置の構成例２＞
図１には、層２０上に記憶回路ＭＥＭを有する層３０が１層設けられた構成例を示しているが、層２０上に２層以上の層３０を積層することもできる。図３に、層２０上にＮ層（Ｎは２以上の整数）の層３０（層３０＿１乃至３０＿Ｎ）が積層された構成を示す。層３０＿１乃至３０＿Ｎはそれぞれ、記憶回路ＭＥＭ＿１乃至記憶回路ＭＥＭ＿Ｎを有する。なお、記憶回路ＭＥＭ＿１乃至記憶回路ＭＥＭ＿Ｎの構成及び機能は、図１における記憶回路ＭＥＭと同様である。
また、記憶回路ＭＥＭ＿１乃至記憶回路ＭＥＭ＿Ｎはそれぞれ、配線ＣＥを介して制御回路２１と接続されている。配線ＣＥは記憶回路ＭＥＭの選択線であり、制御回路２１は配線ＣＥに選択信号を供給することにより、記憶回路ＭＥＭ＿１乃至記憶回路ＭＥＭ＿Ｎから制御信号などを供給する記憶回路ＭＥＭを選択する。そして、選択された記憶回路ＭＥＭに、配線ＣＬを介して制御信号などが供給される。
このように、記憶回路ＭＥＭを積層することにより、半導体装置１０に記憶されるデータ量を増やすことができる。
また、図１には層２０の上方（回路形成面側）に層３０が設けられた構成例を示しているが、層２０の下方（回路形成面の反対側）に層３０が設けられていてもよい。図４に、層２０の上方に層３０＿１が設けられ、層２０の下方に層３０＿２が設けられた構成を示す。なお、層３０＿１の上方、又は／及び層３０＿２の下方に、さらに１層又は２層以上の層３０を設けることもできる。
＜半導体装置の構成例３＞
図１には、層３０に記憶回路ＭＥＭが設けられた構成例を示しているが、層３０に設けられる回路は記憶回路ＭＥＭに限定されない。また、層３０には機能の異なる複数の回路が設けられていてもよい。図５に、層３０がＮＯＳＲＡＭ、ＤＯＳＲＡＭ、ＦＰＧＡ、及びアナログ演算回路を有する構成例を示す。また、層２０は制御回路２５、制御回路２６、制御回路２７、及び制御回路２８を有し、制御回路２５、制御回路２６、制御回路２７、及び制御回路２８はバスＢＵＳと接続されている。
制御回路２５はＮＯＳＲＡＭと接続されており、制御回路２６はＤＯＳＲＡＭと接続されている。制御回路２５と制御回路２６の構成及び機能は、図１における制御回路２１と同様である。
ＦＰＧＡは、ユーザーが回路構成を任意に変更することが可能なデバイスである。ＦＰＧＡの回路構成の変更は、ＦＰＧＡのロジックエレメント及び配線間スイッチに設けられたコンフィギュレーションメモリに記憶されたデータ（コンフィギュレーションデータ）を変更することにより行われる。
上記のコンフィギュレーションメモリは、ＯＳトランジスタを用いた単極性回路により構成することができる。例えば、コンフィギュレーションメモリに図２（Ａ）、（Ｂ）に示す回路構成を用いることができる。
制御回路２７はＦＰＧＡと接続されている。制御回路２７からＦＰＧＡには各種の制御信号やデータ（コンフィギュレーションデータ、演算の入力データなど）などが出力され、ＦＰＧＡによる演算の結果などがＦＰＧＡから制御回路２７に出力される。
アナログ演算回路は、アナログデータを用いた演算を行う機能を有する。このアナログデータは、アナログ演算回路に設けられたアナログメモリに記憶される。アナログ演算回路は、例えばＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）の演算に用いることができる。具体的には、ニューラルネットワークの積和演算を、層３０に設けられたアナログ演算回路によって行うことができる。積和演算をアナログ演算回路によって行うことにより、回路規模の縮小及び消費電力の向上を図ることができる。
アナログ演算回路に設けられるアナログメモリは、ＯＳトランジスタを用いた単極性回路により構成することができる。例えば、アナログメモリに図２（Ａ）、（Ｂ）に示す回路構成を用いることができる。
制御回路２８はアナログ演算回路と接続されている。制御回路２８からアナログ演算回路には各種の制御信号やデータ（演算の入力データなど）などが出力され、演算の結果などがアナログ演算回路から制御回路２８に出力される。
なお、図５においては同一の層３０にＮＯＳＲＡＭ、ＤＯＳＲＡＭ、ＦＰＧＡ、及びアナログ演算回路が設けられた構成例を示しているが、これらの回路はそれぞれ別の層３０に設けられていてもよい。
＜半導体装置の構成例４＞
半導体装置１０は、撮像装置としての機能を有していてもよい。図６に、撮像装置としての機能を有する半導体装置１０の構成例を示す。図６に示す半導体装置１０は、記憶回路ＭＥＭを有する層３０（図１参照）の上方に、さらに層４０が積層された構造を有する。
層４０は、複数の受光素子によって構成される受光部４１を有する。受光部４１は、照射された光を電気信号に変換し、撮像データとして出力する機能を有する。
受光素子としては、例えば、セレン系材料を光電変換層としたｐｎ接合型フォトダイオードなどを用いることができる。セレン系材料を用いた光電変換素子は、可視光に対する外部量子効率が高く、高感度の光センサを実現することができる。
セレン系材料はｐ型半導体として用いることができる。セレン系材料としては、単結晶セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化合物（ＣＩＳ）、または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）などを用いることができる。
上記ｐｎ接合型フォトダイオードのｎ型半導体は、バンドギャップが広く、可視光に対して透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができる。
また、層４０が有する受光素子として、ｐ型シリコン半導体とｎ型シリコン半導体により構成されたｐｎ接合型フォトダイオードを用いてもよい。また、ｐ型シリコン半導体とｎ型シリコン半導体の間にｉ型シリコン半導体層を設けたｐｉｎ接合型フォトダイオードであってもよい。
上記シリコンを用いたフォトダイオードは単結晶シリコン、非晶質シリコン、微結晶シリコン、多結晶シリコンなどを用いて形成することもできる。
また、層２０は、受光部４１と接続された制御回路２９を有する。受光部４１によって取得された撮像データは、制御回路２９に出力される。
図６に示す半導体装置１０は、カメラなどに内蔵されるセンサなどとして用いることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、上記実施の形態で説明した半導体装置の具体的な構成例について、図７乃至図１９を用いて説明する。
＜半導体装置の構成例＞
図７乃至図１１は、本発明の一態様に係る、トランジスタ３００（トランジスタ３００ａ、トランジスタ３００ｂ、およびトランジスタ３００ｃ）、トランジスタ７００、メモリセル６００、を有する記憶装置の上面図および断面図である。ここで、メモリセル６００は、トランジスタ２００、トランジスタ５００、および容量素子１００を有する。
図７は、本発明の一態様に係る記憶装置の断面図であり、トランジスタ３００（トランジスタ３００ａ、トランジスタ３００ｂ、およびトランジスタ３００ｃ）が配置された、下側の層が、実施の形態１に示す層２０に対応しており、トランジスタ７００およびメモリセル６００が配置された、上側の層が、実施の形態１に示す層３０に対応している。図８（Ａ）は、図７でチャネル長方向の断面図が示されている、トランジスタ７００のチャネル幅方向の断面図である。また、図８（Ｂ）は、図７でチャネル長方向の断面図が示されている、トランジスタ３００ａのチャネル幅方向の断面図である。図９（Ａ）は、メモリセル６００の上面図である。また、図９（Ｂ）、図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）および図１１（Ｂ）はメモリセル６００の断面図である。ここで、図９（Ｂ）は、図９（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向、およびトランジスタ５００のチャネル幅方向の断面図でもある。また、図１０（Ａ）は、図９（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１０（Ｂ）は、図９（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル長方向の断面図でもある。また、図１１（Ａ）は、図９（Ａ）にＡ７－Ａ８の一点鎖線で示す部位の断面図であり、トランジスタ２００のソース領域またはドレイン領域の一方の断面図でもある。また、図１１（Ｂ）は、図９（Ａ）にＡ９－Ａ１０の一点鎖線で示す部位の断面図であり、トランジスタ２００のソース領域またはドレイン領域の他方の断面図でもある。なお、図９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
ここで、トランジスタ３００は、層２０に設けられたトランジスタに対応し、特に、トランジスタ３００ａは制御回路２１に設けられたトランジスタに対応する。また、トランジスタ７００は、駆動回路３３または駆動回路３４に設けられたトランジスタに対応する。メモリセル６００はメモリセル３２と対応し、トランジスタ２００はトランジスタＴｒ１と対応し、トランジスタ５００はトランジスタＴｒ２と対応し、容量素子１００は容量素子Ｃ１と対応する。
まず、本実施の形態に示す半導体装置の、下側の層（層２０に対応する層）について説明する。トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。また、各トランジスタ３００は、素子分離絶縁層として機能する絶縁体３２１によって、電気的に分離されている。絶縁体３２１は、後述する絶縁体３２６などと同様の絶縁体を用いることができる。
トランジスタ３００は、図８（Ｂ）に示すように、半導体領域３１３の上面およびチャネル幅方向の側面が絶縁体３１５を介して導電体３１６に覆われている。このように、トランジスタ３００をＦｉｎ型とすることにより、実効上のチャネル幅が増大するので、トランジスタ３００のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ３００のオフ特性を向上させることができる。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図７などに示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体３２４には、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ）などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、膜の表面温度が５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２６の比誘電率は、絶縁体３２４の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には、トランジスタ３００のゲート、ソースまたはドレインとしての機能や、トランジスタ７００に接続される配線ＣＬとしての機能を有する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。また、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図７において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線としての機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００を含む層とトランジスタ７００を含む層とは、バリア層により分離することができ、トランジスタ３００を含む層からトランジスタ７００を含む層への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
また、絶縁体３５４、および導電体３５６上に、同様の構造の配線層を設けてもよい。導電体３５６を含む配線層と同様の配線層を２層以下にしてもよいし、導電体３５６を含む配線層と同様の配線層を３層以上にしてもよい。
絶縁体３５４上には絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。なお、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６の詳細については後述する。
例えば、絶縁体２１０、および絶縁体２１４には、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００を含む層と、トランジスタ３００を含む層との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体２１０、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１２、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。また、比較的誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１２、および絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００、トランジスタ５００、トランジスタ７００などを構成する導電体（例えば、導電体７０３、導電体７０５等）が埋め込まれている。
絶縁体２１６の上には、絶縁体２２０、および絶縁体２２２が設けられ、トランジスタ２００、トランジスタ５００、トランジスタ７００などの層を形成している。また、トランジスタ２００、トランジスタ５００、トランジスタ７００などを覆って絶縁体２７３、絶縁体２７４、絶縁体２８０が設けられる。ここで、トランジスタ２００、トランジスタ５００、トランジスタ７００、絶縁体２２０、絶縁体２２２、絶縁体２７３、絶縁体２７４、絶縁体２８０の詳細な構成については後述する。
絶縁体２１０、絶縁体２１２、絶縁体２１４、絶縁体２１６、絶縁体２２０、および絶縁体２２２に設けた開口に導電体７４５を設ける。なお、導電体７４５は、トランジスタ７００とトランジスタ３００を電気的に接続するプラグ、または配線としての機能を有する。導電体７４５は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体２１０、および絶縁体２１４と接する領域の導電体７４５は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００を含む層とトランジスタ７００を含む層とは、酸素、水素、および水に対するバリア性を有する層で、分離することができ、トランジスタ３００を含む層からトランジスタ７００を含む層への水素の拡散を抑制することができる。
絶縁体２７３、絶縁体２７４、および絶縁体２８０に設けた開口に導電体７４０ａ、導電体７４０ｂ、導電体７４０ｃ等を設ける。導電体７４０ａおよび導電体７４０ｃは、トランジスタ７００とトランジスタ３００を電気的に接続するプラグ、または配線としての機能を有する。導電体７４０ａ、導電体７４０ｂ、導電体７４０ｃの詳細な構成については後述する。
なお、絶縁体２８０上に絶縁体２１４と同様の、酸素や水素に対してバリア性のある絶縁体を設けることが好ましい。例えば、当該絶縁体として、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。これにより、水素、水などの不純物が、絶縁体２８０より上層からトランジスタ２００側に拡散することを抑制することができる。このような金属酸化物を、スパッタリング法などを用いて成膜することにより、絶縁体２８０に酸素を添加し、トランジスタ２００およびトランジスタ７００中の酸化物半導体に酸素を供給することができる。また、絶縁体２８０上にこのようなバリア性を有する絶縁体を設ける場合、絶縁体２７３および絶縁体２７４のいずれか一方または両方を設けない構成にしてもよい。
また、絶縁体２８０上に、絶縁体１５０を設けてもよい。絶縁体１５０は、絶縁体２８０と同様の材料を用いて設けることができる。また、絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
また、絶縁体１５０に形成された開口に導電体１１２を設けることが好ましい。導電体１１２はトランジスタ２００、トランジスタ５００、トランジスタ７００、容量素子１００などの配線として機能する。また、導電体１１２を用いて導電体７４０ａと導電体７４０ｃを電気的に接続することが好ましい。
導電体１１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
図７に示すように、導電体１１２は２層以上の積層構造にすればよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。なお、導電体１１２は、これに限定されず、例えば単層構造にしてもよい。
ここで、トランジスタ３００ａのソースおよびドレインの一方は、導電体３２８、導電体３３０、導電体３５６、導電体７４５、導電体７４０ｃ、導電体１１２、および導電体７４０ａ等を介してトランジスタ７００のソースおよびドレインの一方と電気的に接続される。この一連の配線が、上記実施の形態に示す配線ＣＬに対応する。
図７に示すように、本実施の形態に示す半導体装置において、層２０に対応する層と、層３０に対応する層は、一部の配線のみで接続される。これにより、層２０に対応する層と、層３０に対応する層の接続部の数を大幅に削減することができる。よって、当該接続部を通じて、トランジスタ２００、トランジスタ５００およびトランジスタ７００などに水素などの不純物が拡散することを抑制することができる。
以上のような構成にすることにより、酸化物半導体を有するトランジスタを含む半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態に示す半導体装置の層３０に対応する層は、トランジスタ２００と、トランジスタ５００と、トランジスタ７００と、容量素子１００と、層間膜として機能する絶縁体２１０、絶縁体２１２、絶縁体２７３、絶縁体２７４、絶縁体２８０を有する。また、トランジスタ２００と電気的に接続し、配線として機能する導電体２０３、およびプラグとして機能する導電体２４０ａを有する。また、トランジスタ５００と電気的に接続し、配線として機能する導電体５０３、およびプラグとして機能する導電体５４０ａ、および導電体５４０ｂを有する。また、トランジスタ７００と電気的に接続し、配線として機能する導電体７０３、およびプラグとして機能する導電体７４０ａ、導電体７４０ｂ、および導電体７４０ｃを有する。また、容量素子１００と電気的に接続し、プラグとして機能する導電体２４０ｂとを有する。なお、以下において導電体２４０ａおよび導電体２４０ｂをまとめて導電体２４０とする場合がある。なお、以下において導電体５４０ａおよび導電体５４０ｂをまとめて導電体５４０とする場合がある。なお、以下において導電体７４０ａ、導電体７４０ｂおよび導電体７４０ｃをまとめて導電体７４０とする場合がある。ここで、導電体５０３および導電体７０３は導電体２０３と、導電体５４０および導電体７４０は導電体２４０と、同じ層に形成され、同様の構成を有する。よって、導電体５０３および導電体７０３は導電体２０３の、導電体５４０および導電体７４０は導電体２４０の、記載を参酌することができる。
なお、導電体２０３は、絶縁体２１２の開口の内壁に接して導電体２０３の第１の導電体が形成され、さらに内側に導電体２０３の第２の導電体が形成されている。ここで、導電体２０３の上面の高さと、絶縁体２１２の上面の高さは同程度にできる。なお、本実施の形態では、導電体２０３の第１の導電体および導電体２０３の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０３を単層、または３層以上の積層構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。なお、導電体５０３および導電体７０３も導電体２０３と同様の構成を有する。
絶縁体２７３は、トランジスタ２００、トランジスタ５００、トランジスタ７００、および容量素子１００の上に配置される。絶縁体２７４は絶縁体２７３上に配置される。絶縁体２８０は絶縁体２７４上に配置される。
また、導電体２４０は、絶縁体２７３、絶縁体２７４、および絶縁体２８０の開口の内壁に接して形成されている。ここで、導電体２４０の上面の高さと、絶縁体２８０の上面の高さは同程度にできる。なお、本実施の形態では、導電体２４０が２層の積層構造である構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０は、単層、又は３層以上の積層構造でもよい。なお、導電体５４０および導電体７４０も導電体２４０と同様の構成を有する。
図９、図１０（Ａ）に示すように、トランジスタ２００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された金属酸化物２５２と、金属酸化物２５２の上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、導電体２６０の上に配置された絶縁体２７０と、絶縁体２７０上に配置された絶縁体２７１と、少なくとも酸化物２３０ｃ、絶縁体２５０、金属酸化物２５２、および導電体２６０の側面と接して配置された絶縁体２７５と、酸化物２３０上に形成された層２４２と、を有する。また、層２４２の一方に接して導電体２４０ａが配置される。
トランジスタ２００において、層２４２の一方がソース及びドレインの一方として機能し、層２４２の他方がソース及びドレインの他方として機能し、導電体２６０がフロントゲートとして機能し、導電体２０５がバックゲートとして機能する。
また、図９、図１０（Ｂ）に示すように、トランジスタ５００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体５０５と、絶縁体２１６と導電体５０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体５２４と、絶縁体５２４の上に配置された酸化物５３０（酸化物５３０ａ、酸化物５３０ｂ、および酸化物５３０ｃ）と、酸化物５３０の上に配置された絶縁体５５０と、絶縁体５５０上に配置された金属酸化物５５２と、金属酸化物５５２の上に配置された導電体５６０（導電体５６０ａ、および導電体５６０ｂ）と、導電体５６０の上に配置された絶縁体５７０と、絶縁体５７０上に配置された絶縁体５７１と、少なくとも酸化物５３０ｃ、絶縁体５５０、金属酸化物５５２、および導電体５６０の側面と接して配置された絶縁体５７５と、酸化物５３０上に形成された層５４２と、を有する。また、層５４２の一方に接して導電体５４０ａが配置され、層５４２の他方に接して導電体５４０ｂが配置される。
トランジスタ５００において、層５４２の一方がソース及びドレインの一方として機能し、層５４２の他方がソース及びドレインの他方として機能し、導電体５６０がフロントゲートとして機能し、導電体５０５がバックゲートとして機能する。
ここで、トランジスタ５００は、トランジスタ２００と同じ層に形成され、同様の構成を有する。よって、酸化物５３０は、酸化物２３０と同様の構成を有し、酸化物２３０の記載を参酌することができる。導電体５０５は、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。絶縁体５２４は、絶縁体２２４と同様の構成を有し、絶縁体２２４の記載を参酌することができる。絶縁体５５０は、絶縁体２５０と同様の構成を有し、絶縁体２５０の記載を参酌することができる。金属酸化物５５２は、金属酸化物２５２と同様の構成を有し、金属酸化物２５２の記載を参酌することができる。導電体５６０は、導電体２６０と同様の構成を有し、導電体２６０の記載を参酌することができる。絶縁体５７０は、絶縁体２７０と同様の構成を有し、絶縁体２７０の記載を参酌することができる。絶縁体５７１は、絶縁体２７１と同様の構成を有し、絶縁体２７１の記載を参酌することができる。絶縁体５７５は、絶縁体２７５と同様の構成を有し、絶縁体２７５の記載を参酌することができる。以下において、特段の記載がない限り、上記のようにトランジスタ５００の構成は、トランジスタ２００の構成の記載を参酌することができる。
また、図７、図８（Ａ）に示すように、トランジスタ７００は、基板（図示せず。）の上に配置された絶縁体２１４および絶縁体２１６と、絶縁体２１４および絶縁体２１６に埋め込まれるように配置された導電体７０５と、絶縁体２１６と導電体７０５の上に配置された絶縁体２２０と、絶縁体２２０の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体７２４と、絶縁体７２４の上に配置された酸化物７３０（酸化物７３０ａ、酸化物７３０ｂ、および酸化物７３０ｃ）と、酸化物７３０の上に配置された絶縁体７５０と、絶縁体７５０上に配置された金属酸化物７５２と、金属酸化物７５２の上に配置された導電体７６０（導電体７６０ａ、および導電体７６０ｂ）と、導電体７６０の上に配置された絶縁体７７０と、絶縁体７７０上に配置された絶縁体７７１と、少なくとも酸化物７３０ｃ、絶縁体７５０、金属酸化物７５２、および導電体７６０の側面と接して配置された絶縁体７７５と、酸化物７３０上に形成された層７４２と、を有する。また、層７４２の一方に接して導電体７４０ａが配置され、層７４２の他方に接して導電体７４０ｂが配置される。
トランジスタ７００において、層７４２の一方がソース及びドレインの一方として機能し、層７４２の他方がソース及びドレインの他方として機能し、導電体７６０がフロントゲートとして機能し、導電体７０５がバックゲートとして機能する。
ここで、トランジスタ７００は、トランジスタ２００と同じ層に形成され、同様の構成を有する。よって、酸化物７３０は、酸化物２３０と同様の構成を有し、酸化物２３０の記載を参酌することができる。導電体７０５は、導電体２０５と同様の構成を有し、導電体２０５の記載を参酌することができる。絶縁体７２４は、絶縁体２２４と同様の構成を有し、絶縁体２２４の記載を参酌することができる。絶縁体７５０は、絶縁体２５０と同様の構成を有し、絶縁体２５０の記載を参酌することができる。金属酸化物７５２は、金属酸化物２５２と同様の構成を有し、金属酸化物２５２の記載を参酌することができる。導電体７６０は、導電体２６０と同様の構成を有し、導電体２６０の記載を参酌することができる。絶縁体７７０は、絶縁体２７０と同様の構成を有し、絶縁体２７０の記載を参酌することができる。絶縁体７７１は、絶縁体２７１と同様の構成を有し、絶縁体２７１の記載を参酌することができる。絶縁体７７５は、絶縁体２７５と同様の構成を有し、絶縁体２７５の記載を参酌することができる。以下に、おいて、特段の記載がない限り、上記のようにトランジスタ７００の構成は、トランジスタ２００の構成の記載を参酌することができる。
なお、トランジスタ２００では、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ５００の酸化物５３０、トランジスタ７００の酸化物７３０についても同様である。また、トランジスタ２００では、導電体２６０ａおよび導電体２６０ｂを積層する構成について示しているが、本発明はこれに限られるものではない。また、トランジスタ５００の導電体５６０、トランジスタ７００の導電体７６０についても同様である。
容量素子１００は、導電体１１０と、導電体１１０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、を有する。導電体１２０は、絶縁体１３０を介して、少なくとも一部が導電体１１０と重なるように、配置されることが好ましい。また、導電体１２０の上に接して導電体２４０ｂが配置される。導電体１１０は、トランジスタ２００のソース及びドレインの一方として機能する層２４２と接し、且つ絶縁体５７０および絶縁体５７１の開口を介して導電体５６０と接する。
容量素子１００において、導電体１１０は電極の一方として機能し、導電体１２０は電極の他方として機能する。また、絶縁体１３０は容量素子１００の誘電体として機能する。ここで、導電体１１０は、トランジスタ２００のソースおよびドレインの一方、およびトランジスタ５００のゲートと、接続されており、ノードＮ１として機能する。
図９（Ａ）に示すように、容量素子１００の一部が、トランジスタ２００またはトランジスタ５００と重畳するように形成される。これにより、トランジスタ２００、トランジスタ５００、および容量素子１００の投影面積の合計を小さくし、メモリセル６００の占有面積を低減することができる。よって、上記半導体装置の微細化および高集積化が容易になる。また、トランジスタ２００、およびトランジスタ５００を同じ工程で形成することができるので、工程を短縮し、生産性を向上させることができる。
なお、メモリセル６００において、トランジスタ２００のチャネル長方向とトランジスタ５００のチャネル長方向が直交するように、トランジスタ２００、トランジスタ５００および容量素子１００を設けているが、本実施の形態に示す半導体装置はこれに限られるものではない。図１等に示すメモリセル６００は、半導体装置の構成の一例であり、回路構成や駆動方法に応じて、適切な構造のトランジスタを、適宜配置すればよい。
次に、トランジスタ２００に用いる酸化物２３０に係る詳細の説明を行う。以下において、特段の記載を行わない場合、トランジスタ５００の酸化物５３０、トランジスタ７００の酸化物７３０についても酸化物２３０の記載を参酌するものとする。トランジスタ２００は、チャネルが形成される領域（以下、チャネル形成領域ともいう。）を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル、タングステンなどを用いることが好ましい。
酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位置する酸化物半導体中の一部の酸素が該膜などに吸収され、酸素欠損を形成し、当該界面近傍が低抵抗化する場合がある。
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元素が当該膜へと、拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化することができる。酸化物半導体に添加された金属元素は、酸化物半導体と金属元素と、金属化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供することができる。
また、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜と、酸化物半導体との界面に、化合物層（以下、異層ともいう。）が形成されていてもよい。なお、化合物層（異層）とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層として、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸化物半導体に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によって、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵抗化し、低抵抗化していない酸化物半導体は、高純度化（水または水素などの不純物の低減）し、より高抵抗化する傾向がある。
また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。また、水素の一部が、金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
従って、酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることができる。つまり、酸化物２３０を選択的に低抵抗化することで、島状に加工した酸化物２３０に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領域として機能する低抵抗化した領域と、を設けることができる。
ここで、図９（Ｂ）において破線で囲む、領域２３９の拡大図を図１２に示す。図１２に示すように、領域２３９は、選択的に低抵抗化した酸化物２３０ｂを含んでいる。
図１２に示すように、酸化物２３０は、トランジスタのチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、領域２３４と領域２３１との間に設けられる、領域２３２（領域２３２ａ、および領域２３２ｂ）と、を有する。
ソース領域またはドレイン領域として機能する領域２３１は、酸素濃度が低く、低抵抗化した領域である。また、チャネル形成領域として機能する領域２３４は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低い高抵抗領域である。また、領域２３２は、ソース領域またはドレイン領域として機能する領域２３１よりも、酸素濃度が高く、キャリア密度が低く、かつ、チャネル形成領域として機能する領域２３４よりも、酸素濃度が低く、キャリア密度が高い領域である。
なお、領域２３１は、金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３２、および領域２３４よりも高いことが好ましい。
例えば、領域２３１は、酸化物２３０が有する金属元素の他に、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を有することが好ましい。
領域２３１を形成するために、例えば、酸化物２３０の領域２３１に接して、金属元素を有する膜を設ければよい。当該金属元素を有する膜は、領域２３１の形成後に、島状にパターニングして導電体１１０となる。なお、当該金属元素を有する膜として、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素を有する膜と、酸化物２３０との界面に、層２４２が形成されていてもよい。例えば層２４２は、酸化物２３０の上面および側面に形成される場合がある。なお、層２４２は、当該金属元素を有する膜の成分と、酸化物２３０の成分とを含む金属化合物を有する層とし、化合物層と呼ぶこともできる。例えば、層２４２として、酸化物２３０中の金属元素と、添加された金属元素とが、合金化した層が形成されていてもよい。
酸化物２３０に、金属元素が添加されることで、酸化物２３０中に、金属化合物が形成され、領域２３１を低抵抗化することができる。なお、当該金属化合物は、必ずしも、酸化物２３０中に形成されていなくともよい。例えば、上記金属元素を有する膜（導電体１１０）に、金属化合物が形成されていてもよい。また、例えば、酸化物２３０の表面、導電体１１０の表面、または導電体１１０と酸化物２３０との界面に形成された層２４２に設けられていてもよい。
従って、領域２３１は、層２４２の低抵抗化領域も含む場合がある。よって、層２４２の少なくとも一部がトランジスタ２００のソース領域またはドレイン領域として機能する場合がある。
領域２３２は、絶縁体２７５と重畳する領域を有する。領域２３２は、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、および窒素などの不純物元素、の少なくとも一の濃度が領域２３４よりも高いことが好ましい。例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を設けることで、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する場合がある。当該金属化合物は、酸化物２３０に含まれる水素を引き寄せる場合がある。従って、領域２３１の近傍である領域２３２の水素の濃度が高くなる場合がある。
なお、領域２３２ａ、および領域２３２ｂのいずれか一方または双方は、導電体２６０と重畳する領域を有する構成としてもよい。
また、図１２では、領域２３４、領域２３１、および領域２３２が、酸化物２３０ｂに形成されているが、これに限られない。例えば、これらの領域は層２４２、酸化物２３０ａ、および酸化物２３０ｃにも、形成されていてもよい。また、図１２では、各領域の境界を、酸化物２３０の上面に対して略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域２３２が酸化物２３０ｂの表面近傍では導電体２６０側に張り出し、酸化物２３０ｂの下面近傍では、導電体２４０ａ側または導電体２４０ｂ側に後退する形状になる場合がある。
また、酸化物２３０において、各領域の境界は明確に検出することが困難な場合がある。各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水素、および窒素などの不純物元素の濃度が減少していればよい。
酸化物２３０を、選択的に低抵抗化するには、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少なくとも一を、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素として、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス元素等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノン等がある。
領域２３１は、上述の導電性を高める金属元素、酸素欠損を形成する元素、または酸素欠損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図ることができる。
領域２３１を低抵抗化するために、例えば、酸化物２３０の領域２３１に接して、上記金属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属元素を有する膜は、少なくとも、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けることが好ましい。なお、上記金属元素を有する膜は、１０ｎｍ以上２００ｎｍ以下の膜厚にするとよい。上記金属元素を有する膜は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含む膜とする。なお、上記金属元素を有する膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。
酸化物２３０と上記金属元素を有する膜とが接することにより、当該金属元素を有する膜の成分と、酸化物２３０の成分とが、金属化合物を形成し、領域２３１となり、低抵抗化する。また、酸化物２３０と当該金属元素を有する膜との界面、または当該界面近傍に位置する酸化物２３０中の酸素の一部が層２４２に吸収され、酸化物２３０に酸素欠損を形成し、低抵抗化し、領域２３１を形成する場合がある。
また、酸化物２３０と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該金属元素を有する膜の成分である金属元素が酸化物２３０へ、または酸化物２３０の成分である金属元素が当該金属元素を有する膜へと、拡散し、酸化物２３０と、当該金属元素を有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物２３０と当該金属元素を有する膜との間に層２４２が形成される。なお、その際、酸化物２３０の金属元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層２４２は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い半導体装置を提供することができる。
上記熱処理は、例えば、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、熱処理は、窒素または不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素または不活性ガス雰囲気で加熱処理した後に、酸化性ガスを含む雰囲気で加熱処理を行ってもよい。
また、酸化物２３０中の水素は、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、領域２３４に存在する酸素欠損中の水素は、２５０℃以上の熱処理によって、酸素欠損から抜け出し、領域２３１に拡散し、領域２３１に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によって、領域２３１は、より低抵抗化し、領域２３４は、高純度化（水または水素などの不純物の低減）し、より高抵抗化する。
一方、酸化物２３０の一部の領域（領域２３４、および領域２３２）は、導電体２６０、および絶縁体２７５と重畳しているため、金属元素の添加が抑制される。また、酸化物２３０の領域２３４、および領域２３２において、酸化物２３０中の酸素が、上述した上記金属元素を有する膜へ吸収されることが抑制される。
また、上記金属元素を有する膜に、酸化物２３０の領域２３１、および領域２３１に近接する領域２３２の酸素が吸収されることで、領域２３１、および領域２３２に酸素欠損が生じる場合がある。酸化物２３０中の水素が、当該酸素欠損に入ることで、領域２３１、および領域２３２のキャリア密度は増加する。従って、酸化物２３０の領域２３１、および領域２３２は、低抵抗化される。
ここで、上記金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物２３０中の水素は、当該膜へと吸収される。従って、酸化物２３０中の不純物である水素を低減することができる。上記金属元素を有する膜は、後に導電体１１０にパターニングされるので、酸化物２３０から吸収した水素の大部分は除去される。
層２４２を形成した後で、上記金属元素を有する膜の一部を除去して、島状の導電体１１０を形成する。当該金属元素を有する膜の膜厚を十分厚く、例えば１０ｎｍ以上２００ｎｍ以下程度にしておくことで、導電体１１０に十分な導電性を与えることができる。よって、導電体１１０も、上記金属元素を有する膜と同様に、膜厚は１０ｎｍ以上２００ｎｍ以下が好ましく、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、クロムなどの金属元素を含むことが好ましい。また、導電体１１０は、金属元素を有する酸化膜、または金属元素を有する窒化膜としてもよい。
導電体１１０と酸化物２３０の間には、層２４２が形成される。層２４２は、上記金属元素を有する膜の金属元素と、酸化物２３０の金属元素とが、合金化している場合があり、導電体１１０と領域２３１ｂの間の抵抗が低減される場合がある。
図９（Ｂ）に示すように、導電体１１０は、絶縁体５７０および絶縁体５７１の開口を介して、トランジスタ５００のゲートとして機能する導電体５６０に接する。このように十分な導電性を有する導電体１１０を用いることにより、トランジスタ２００とトランジスタ５００の間の導電性を良好にし、ノードＮ１にデータに対応する電荷を正確に保持することができる。さらに、このようにトランジスタ２００とトランジスタ５００を同じ層に形成し、導電体１１０で接続することができるので、余計なプラグを形成して、トランジスタ２００とその上層または下層に形成されたトランジスタ５００を接続しなくてもよい。よって、トランジスタ２００及びトランジスタ５００を形成する層に、形成するプラグの数を減らすことができるので、当該プラグを通じて、トランジスタ２００及びトランジスタ５００に水素などの不純物が拡散することを抑制することができる。
上記において、領域２３１および領域２３２を形成する方法として、酸化物２３０の領域２３１に接して、金属元素を有する膜を設けて層２４２を形成する方法を示したが、本実施の形態はこれに限られるものではない。例えば、酸化物２３０のキャリア密度を増大させ、低抵抗化させることができる元素をドーパントとして添加することによって、層２４２を形成してもよい。
ドーパントとしては、酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパントとしては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパントとして用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。
特に、層２４２に添加する元素として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。層２４２に添加された当該元素は、酸化物２３０中の酸素を奪って酸化物を形成しうる。その結果、層２４２には多くの酸素欠損が生じる。当該酸素欠損と、酸化物２３０中の水素とが結合することでキャリアが生じ、極めて低抵抗な領域となる。さらに、層２４２に添加された元素は安定な酸化物の状態で層２４２に存在するため、その後の工程で高い温度を要する処理が行われたとしても、層２４２から脱離しにくい。すなわち、層２４２に添加する元素として、酸化物を形成しやすい元素を用いることで、酸化物２３０中に高温のプロセスを経ても高抵抗化しにくい領域を形成できる。
ドーパントの添加によって層２４２を形成する場合、例えば、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、酸化物２３０ｃ、および絶縁体２７５をマスクとしてドーパントを添加すればよい。これにより、酸化物２３０の当該マスクが重畳していない領域に、上記の元素を含む層２４２を形成することができる。また、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、酸化物２３０ｃ、および絶縁体２７５をマスクとする代わりに、ダミーゲートを形成してマスクとしてもよい。この場合、ドーパントの添加後に絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、酸化物２３０ｃ、および絶縁体２７５を形成すればよい。
ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
また、層２４２に酸素欠損を形成する元素を添加して、熱処理を行うことで、チャネル形成領域として機能する領域２３４に含まれる水素を、層２４２に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００に安定な電気特性を与え、信頼性の向上を図ることができる。
ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。
そこで、図１２に示すように、絶縁体２５０、酸化物２３０ｂの領域２３２、および酸化物２３０ｃに接して、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含む絶縁体２７５を設けることが好ましい。つまり、絶縁体２７５が有する過剰酸素が、酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。
また、絶縁体２７５に過剰酸素領域を設けるには、絶縁体２７５に接する絶縁体２７３として、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリング法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することができる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向するターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面がプラズマによる損傷を受けにくく成膜することができるので、絶縁体２７３となる絶縁体の成膜時に酸化物２３０への成膜ダメージを小さくすることができるので好ましい。対向ターゲット型のスパッタリング装置を用いた成膜法を、ＶＤＳＰ（Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ＳＰ）（登録商標）と呼ぶことができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２－Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体２７５に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２－Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２７５内部まで到達する。イオンが絶縁体２７５に取り込まれることにより、イオンが取り込まれた領域が絶縁体２７５に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２７５に過剰酸素領域が形成される。
絶縁体２７５に過剰な酸素を導入することで、絶縁体２７５中に過剰酸素領域を形成することができる。絶縁体２７５の過剰な酸素は、酸化物２３０の領域２３４に供給され、酸化物２３０の酸素欠損を補償することができる。
なお、絶縁体２７５は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領域が形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、酸化物２３０は、スパッタリング法を用いた酸化膜を、酸化物２３０上に形成したとしても、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体２７５を、酸化物２３０の領域２３４の周辺に設けることで、酸化物２３０の領域２３４へ、絶縁体２７５の過剰酸素を効果的に供給することができる。
また、絶縁体２７３は、酸化アルミニウムを用いることが好ましい。酸化アルミニウムは、酸化物２３０と近接した状態で、熱処理を行うことで、酸化物２３０中の水素を引き抜く場合がある。なお、酸化物２３０と、酸化アルミニウムとの間に層２４２が設けられている場合、層２４２中の水素を酸化アルミニウムが吸収し、水素が低減された層２４２は、酸化物２３０中の水素を吸収する場合がある。従って、酸化物２３０中の水素濃度を低減することができる。また、絶縁体２７３と、酸化物２３０とを近接した状態で熱処理を行うことで、絶縁体２７３から酸化物２３０、絶縁体２２４、または絶縁体２２２に酸素を供給できる場合がある。
上記構成、または上記工程を組み合わせることで、酸化物２３０の選択的な低抵抗化を行うことができる。
つまり、酸化物２３０に低抵抗領域を形成する際に、ゲート電極として機能する導電体２６０、および絶縁体２７５をマスクとすることで、自己整合的に酸化物２３０は低抵抗化する。そのため、複数のトランジスタ２００を同時に形成する場合、トランジスタ間の電気特性バラつきを小さくすることができる。また、トランジスタ２００のチャネル長は、導電体２６０の幅、または絶縁体２７５の成膜膜厚により決定され、導電体２６０の幅を最小加工寸法とすることにより、トランジスタ２００の微細化が可能となる。
以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。
また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、トランジスタ２００は、オフ電流が小さいため、これを半導体装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、半導体装置の消費電力を十分に低減することができる。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
以下では、本実施の形態に示す半導体装置の層３０に対応する層の詳細な構成について説明する。以下において、特段の記載を行わない場合、トランジスタ５００、トランジスタ７００の詳細な構成についてもトランジスタ２００の詳細な構成の記載を参酌するものとする。
導電体２０３は、図９（Ａ）、および図１０（Ａ）に示すように、チャネル幅方向に延伸されており、導電体２０５に電位を印加する配線として機能する。なお、導電体２０３は、絶縁体２１２に埋め込まれて設けることが好ましい。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、導電体２０３の上に接して設けるとよい。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。
ここで、導電体２６０は、第１のゲート（フロントゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００の閾値電圧を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００の閾値電圧を０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０３上に導電体２０５を設けることで、第１のゲート電極、および配線としての機能を有する導電体２６０と、導電体２０３との距離を適宜設計することが可能となる。つまり、導電体２０３と導電体２６０の間に絶縁体２１４および絶縁体２１６などが設けられることで、導電体２０３と導電体２６０の間の寄生容量を低減し、導電体２０３と導電体２６０の間の絶縁耐圧を高めることができる。
また、導電体２０３と導電体２６０の間の寄生容量を低減することで、トランジスタ２００のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。また、導電体２０３と導電体２６０の間の絶縁耐圧を高めることで、トランジスタ２００の信頼性を向上させることができる。よって、絶縁体２１４および絶縁体２１６の膜厚を厚くすることが好ましい。なお、導電体２０３の延伸方向はこれに限られず、例えば、トランジスタ２００のチャネル長方向に延伸されてもよい。
なお、導電体２０５は、図９（Ａ）に示すように、酸化物２３０、および導電体２６０と重なるように配置する。また、導電体２０５は、酸化物２３０における領域２３４よりも、大きく設けるとよい。特に、図１０（Ａ）に示すように、導電体２０５は、酸化物２３０の領域２３４のチャネル幅方向の端部よりも外側の領域に延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、導電体２０５は、絶縁体２１４および絶縁体２１６の開口の内壁に接して第１の導電体が形成され、さらに内側に第２の導電体が形成されている。ここで、第１の導電体および第２の導電体の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２０５の第１の導電体および導電体２０５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成にしてもよい。
ここで、導電体２０５、または導電体２０３の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一または、すべての拡散を抑制する機能とする。
導電体２０５、または導電体２０３の第１の導電体が酸素の拡散を抑制する機能を持つことにより、導電体２０５、または導電体２０３の第２の導電体が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５、または導電体２０３の第１の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、導電体２０３、および導電体２０５を通じて、トランジスタ２００側に拡散するのを抑制することができる。
また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０３の第２の導電体は、配線として機能するため、導電体２０５の第２の導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２０３の第２の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
特に、導電体２０３に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物２３０に拡散することで、トランジスタ２００の電気特性を低下させる場合がある。そこで、例えば、絶縁体２１４には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
なお、導電体２０５、絶縁体２１４、および絶縁体２１６は必ずしも設けなくともよい。その場合、導電体２０３の一部が第２のゲート電極として機能することができる。
絶縁体２１０、および絶縁体２１４は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１０、および絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。また、絶縁体２８０の上に、絶縁体２１０または絶縁体２１４と同様のバリア絶縁膜として機能する絶縁体を設けてもよい。これにより、絶縁体２８０の上から、水または水素などの不純物が、トランジスタ２００に混入するのを抑制することができる。
例えば、絶縁体２１０として酸化アルミニウムなどを用い、絶縁体２１４として窒化シリコンなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体２１０および絶縁体２１４よりも基板側からトランジスタ２００側に拡散することを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１０および絶縁体２１４よりも基板側に、拡散することを抑制することができる。
また、導電体２０３の上に導電体２０５を積層して設ける構成にすることにより、導電体２０３と導電体２０５の間に絶縁体２１４を設けることができる。ここで、導電体２０３の第２の導電体に銅など拡散しやすい金属を用いても、絶縁体２１４として窒化シリコンなどを設けることにより、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１２、絶縁体２１６、および絶縁体２８０は、絶縁体２１０、または絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
例えば、絶縁体２１２、絶縁体２１６、および絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。また、トランジスタ５００に設けられる絶縁体５２４、およびトランジスタ７００に設けられる絶縁体７２４も、絶縁体２２４と同様にゲート絶縁体としての機能を有する。なお、本実施の形態では、絶縁体２２４と、絶縁体５２４および絶縁体７２４は分離されているが、絶縁体２２４と、絶縁体５２４および絶縁体７２４がつながっていてもよい。
ここで、酸化物２３０と接する絶縁体２２４は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２２４には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１ ９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
また、絶縁体２２４が、過剰酸素領域を有する場合、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。
絶縁体２２２が、酸素の拡散を抑制する機能を有することで、絶縁体２２４が有する過剰酸素領域の酸素は、絶縁体２２０側へ拡散することなく、効率よく酸化物２３０へ供給することができる。また、導電体２０５が、絶縁体２２４が有する過剰酸素領域の酸素と反応することを抑制することができる。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ、Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２０は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、ｈｉｇｈ－ｋ材料の絶縁体と絶縁体２２０とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流を得られる。
また、酸化物２３０は、領域２３１、領域２３２、および領域２３４を有する。なお、領域２３１の少なくとも一部は、絶縁体２７３と近接する領域を有する。また、領域２３２は、少なくとも、絶縁体２７５と重畳する領域を有する。
なお、トランジスタ２００をオンさせると、領域２３１ａ、または領域２３１ｂは、ソース領域、またはドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネル形成領域として機能する。領域２３１と、領域２３４の間に領域２３２を有することで、トランジスタ２００において、オン電流を大きくし、かつ、非導通時のリーク電流（オフ電流）を小さくすることができる。
トランジスタ２００において、領域２３２を設けることで、ソース領域およびドレイン領域として機能する領域２３１と、チャネルが形成される領域２３４との間に高抵抗領域が形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。また、領域２３２を有することで、チャネル長方向において、ソース領域およびドレイン領域と、第１のゲート電極（導電体２６０）とが重ならないため、両者の間で不要な容量が形成されることを抑制できる。また、領域２３２を有することで、非導通時のリーク電流を小さくすることができる。
つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。例えば、トランジスタ２００をオフ電流が小さくなる構成とし、トランジスタ５００をオン電流が大きくなる構成にすることができる。
酸化物２３０は、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。例えば、昇温脱離ガス分光法分析（ＴＤＳ分析）にて、酸素分子に換算しての酸素の脱離量が１．０×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である絶縁膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下の範囲が好ましい。
絶縁体２５０として、具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０として、加熱により酸素が放出される絶縁体を、酸化物２３０ｃの上面に接して設けることにより、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０が有する過剰酸素を、効率的に酸化物２３０へ供給するために、金属酸化物２５２を設けてもよい。従って、金属酸化物２５２は、絶縁体２５０からの酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物２５２を設けることで、絶縁体２５０から導電体２６０への過剰酸素の拡散が抑制される。つまり、酸化物２３０へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体２６０の酸化を抑制することができる。
なお、金属酸化物２５２は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ２００において、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。または、ゲート絶縁体として機能する場合は、絶縁体２５０と、金属酸化物２５２との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。従って、絶縁体２５０、および金属酸化物２５２との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、金属酸化物２５２として用いることができる。または、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱履歴において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
第１のゲート電極として機能する導電体２６０は、導電体２６０ａ、および導電体２６０ａ上の導電体２６０ｂを有する。導電体２６０ａは、導電体２０５の第１の導電体と同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０、および金属酸化物２５２が有する過剰酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０は、配線として機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂとして、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、図１０（Ａ）に示すように、導電体２０５が、酸化物２３０のチャネル幅方向の端部よりも外側の領域に延伸している場合、導電体２６０は、当該領域において、絶縁体２５０を介して、導電体２０５と重畳していることが好ましい。つまり、酸化物２３０の側面の外側において、導電体２０５と、絶縁体２５０と、導電体２６０とは、積層構造を形成することが好ましい。
上記構成を有することで、導電体２６０、および導電体２０５に電位を印加した場合、導電体２６０から生じる電界と、導電体２０５から生じる電界と、がつながり、酸化物２３０に形成されるチャネル形成領域を覆うことができる。
つまり、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、領域２３４のチャネル形成領域を電気的に取り囲むことができる。
また、導電体２６０ｂの上に、バリア膜として機能する絶縁体２７０を配置してもよい。絶縁体２７０は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体２７０よりも上方から拡散する酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方から拡散する水または水素などの不純物が、導電体２６０および絶縁体２５０を介して、酸化物２３０に混入することを抑制することができる。
また、絶縁体２７０上に、ハードマスクとして機能する絶縁体２７１を配置することが好ましい。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。導電体２６０をこのような形状に加工することで、次に形成する絶縁体２７５を所望の形状に形成することができる。
なお、絶縁体２７１に、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
バッファ層として機能する絶縁体２７５は、酸化物２３０ｃの側面、絶縁体２５０の側面、金属酸化物２５２の側面、導電体２６０の側面、および絶縁体２７０の側面に接して設ける。
例えば、絶縁体２７５として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
また、絶縁体２７５は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２７５として、酸化物２３０ｃ、および絶縁体２５０と接して設けることで、絶縁体２５０から、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２７５中の水または水素などの不純物濃度が低減されていることが好ましい。
絶縁体１３０は、比誘電率の大きい絶縁体を用いることが好ましく、絶縁体２２２などに用いることができる絶縁体を用いればよい。例えば、アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、絶縁体１３０は、単層構造であってもよいし、積層構造であってもよい。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などから、２層以上を選び積層構造としても良い。例えば、ＡＬＤ法によって、酸化ハフニウム、酸化アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、０．５ｎｍ以上５ｎｍ以下とする。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量素子１００とすることができる。
図９（Ａ）（Ｂ）に示すように、上面視において、絶縁体１３０の側面は、導電体１１０および導電体１２０の側面と一致しているが、これに限られるものではない。例えば、絶縁体１３０をパターン形成せずに、絶縁体１３０がトランジスタ２００およびトランジスタ５００を覆う構成にしてもよい。
導電体１２０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、図示しないが、導電体１２０は積層構造としても良く、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、図１１（Ｂ）に示すように、導電体１１０、絶縁体１３０および導電体１２０は、酸化物２３０の側面まで覆って設けられることが好ましい。このような構成にすることで、酸化物２３０の側面方向でも容量素子１００を形成することができるので、容量素子１００の単位面積当たりの電気容量を大きくすることができる。
絶縁体２７３は、少なくとも層２４２、絶縁体２７５、層５４２、絶縁体５７５、層７４２、絶縁体７７５、および導電体１２０上に設けられる。絶縁体２７３をスパッタリング法で成膜することで、絶縁体２７５、絶縁体５７５、および絶縁体７７５へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物２３０、酸化物５３０、および酸化物７３０中に酸素を供給することができる。また、絶縁体２７３を、酸化物２３０の層２４２、酸化物５３０の層５４２、および酸化物７３０の層７４２上に設けることで、酸化物２３０、酸化物５３０、および酸化物７３０中の水素を、絶縁体２７３へと引き抜くことができる。
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。
また、絶縁体２７３の上に、絶縁体２７４を設ける。絶縁体２７４は、バリア性を有し、水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体２７４としては、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリア性を有する絶縁体２７３と、バリア性を有する絶縁体２７４を設けることで、層間膜など、他の構造体から不純物がトランジスタ２００へ拡散することを抑制することができる。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８０を設けることが好ましい。絶縁体２８０は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。なお、絶縁体２８０の上に絶縁体２１０と同様の絶縁体を設けてもよい。当該絶縁体をスパッタリング法で成膜することで、絶縁体２８０の不純物を低減することができる。
また、絶縁体２８０、絶縁体２７４、および絶縁体２７３に形成された開口に、導電体２４０ａ、導電体２４０ｂ、導電体５４０ａ、導電体５４０ｂ、導電体７４０ａ、導電体７４０ｂ、および導電体７４０ｃを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。導電体５４０ａおよび導電体５４０ｂは、導電体５６０を挟んで対向して設ける。導電体７４０ａおよび導電体７４０ｂは、導電体７６０を挟んで対向して設ける。なお、導電体２４０ａ、導電体２４０ｂ、導電体５４０ａ、導電体５４０ｂ、導電体７４０ａ、導電体７４０ｂ、および導電体７４０ｃの上面は、絶縁体２８０の上面と、同一平面上としてもよい。
なお、絶縁体２８０、絶縁体２７４、および絶縁体２７３の開口の内壁に接して導電体２４０ａが形成されている。当該開口の底部の少なくとも一部には酸化物２３０の領域２３１ａが位置しており、導電体２４０ａが領域２３１ａと接する。導電体５４０ａ、導電体５４０ｂ、導電体７４０ａ、および導電体７４０ｂについても同様である。
ここで、図１１（Ａ）に示すように、導電体２４０ａは、酸化物２３０の側面と重畳することが好ましい。特に、導電体２４０ａは、酸化物２３０のチャネル幅方向と交わる側面において、Ａ７側の側面、およびＡ８側の側面の双方または一方と重畳することが好ましい。また、導電体２４０ａが、酸化物２３０のチャネル長方向と交わる側面において、Ａ１側（Ａ２側）の側面と重畳する構成にしてもよい。このように、導電体２４０ａが、ソース領域またはドレイン領域となる領域２３１、および酸化物２３０の側面と重畳する構成とすることで、導電体２４０ａとトランジスタ２００のコンタクト部の投影面積を増やすことなく、コンタクト部の接触面積を増加させ、導電体２４０ａとトランジスタ２００の接触抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電極の微細化を図りつつ、オン電流を大きくすることができる。また、酸化物２３０のソース領域またはドレイン領域となる領域２３１と接する導電体１１０も同様に酸化物２３０および層２４２と接することが好ましい。また、導電体５４０ａ、導電体５４０ｂ、導電体７４０ａ、および導電体７４０ｂについても同様である。
導電体２４０ａ、導電体２４０ｂ、導電体５４０ａ、導電体５４０ｂ、導電体７４０ａ、導電体７４０ｂ、および導電体７４０ｃは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ、導電体２４０ｂ、導電体５４０ａ、導電体５４０ｂ、導電体７４０ａ、導電体７４０ｂ、および導電体７４０ｃは積層構造としてもよい。
ここで、例えば、絶縁体２８０、絶縁体２７４、および絶縁体２７３に開口を形成する際に、酸化物２３０において、領域２３１の低抵抗化した領域が除去され、低抵抗化していない酸化物２３０が露出する場合がある。その場合、導電体２４０の酸化物２３０と接する導電体（以下、導電体２４０の第１の導電体ともいう。）に用いる導電体として、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低抵抗化していない酸化物２３０と導電体２４０の第１の導電体とが接することで、金属化合物、または酸化物２３０に酸素欠損が形成され、酸化物２３０の領域２３１が、低抵抗化する。従って、導電体２４０の第１の導電体と接する酸化物２３０を低抵抗化することで、酸化物２３０と導電体２４０とのコンタクト抵抗を低減することができる。従って、導電体２４０の第１の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン、などの金属元素を含むことが好ましい。導電体５４０および導電体７４０も同様の構造にすればよい。
また、導電体２４０、導電体５４０、および導電体７４０を積層構造とする場合、絶縁体２８０、絶縁体２７４、および絶縁体２７３と接する導電体には、導電体２０５の第１の導電体などと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０より上層から水素、水などの不純物が、導電体２４０、導電体５４０、および導電体７４０を通じて酸化物２３０および酸化物５３０に混入するのを抑制することができる。
なお、導電体２４０、導電体５４０、および導電体７４０を設ける開口において、当該開口の内壁を、酸素や水素に対してバリア性のある絶縁体が覆っている構成にしてもよい。ここで、酸素や水素に対してバリア性のある絶縁体としては、絶縁体２１４と同様の絶縁体を用いればよく、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、絶縁体２８０などから水素、水などの不純物が、導電体２４０、導電体５４０、および導電体７４０を通じて酸化物２３０、酸化物５３０、および酸化物７３０に混入するのを抑制することができる。また、当該絶縁体は、例えばＡＬＤ法またはＣＶＤ法などを用いて成膜することで被覆性良く成膜することができる。
また、図示しないが、導電体２４０、導電体５４０、および導電体７４０の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体２０３などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。以下において、特段の記載を行わない場合、トランジスタ２００に用いることができる構成材料は、トランジスタ５００およびトランジスタ７００に用いることができるものとする。
以下に示す構成材料の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ
Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
例えば、絶縁体２７３として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。
特に、酸化アルミニウムはバリア性が高く、０．５ｎｍ以上３．０ｎｍ以下の薄膜であっても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めることができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適切な添加量を調整することができる。
例えば、ゲート絶縁体の一部として機能する絶縁体２２４および絶縁体２５０は、過剰酸素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
また、例えば、ゲート絶縁体の一部として機能する絶縁体２２２において、アルミニウム、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。
例えば、絶縁体２２０には、熱に対して安定である酸化シリコンまたは酸化窒化シリコンを用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との間のリーク電流を抑制することができる。
絶縁体２１２、絶縁体２１６、絶縁体２７１、絶縁体２７５、および絶縁体２８０は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁体２１０、絶縁体２１４、絶縁体２７０、および絶縁体２７３としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体２１０、絶縁体２１４、絶縁体２７０および絶縁体２７３としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
導電体２６０、導電体２０３、導電体２０５、および導電体２４０としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ‐Ｍ‐Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構成］
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
なお、本明細書等において、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。
ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの活性層に用いる場合、導電性の機能は、キャリアとなる電子（または正孔）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。
また、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。
すなわち、ＣＡＣ－ＯＳまたはＣＡＣ－ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ
ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ、Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ、Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ、Ｍ、Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ、Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［金属酸化物を有するトランジスタ］
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例えば、金属酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の変形例＞
以下では、図１３乃至図１９を用いて、本発明の一態様に係る半導体装置の一例について説明する。
図１３、図１４、および図１５に示す半導体装置は、トランジスタ２００において、絶縁体２７５ではなく絶縁体２７２が設けられている点において、図９乃至図１２に示す半導体装置と異なる。なお、その他の構成の記載については、図９乃至図１２に示す半導体装置に係る記載を参酌することができる。また、トランジスタ５００も同様に絶縁体５７５ではなく、絶縁体５７２が設けられている。また、図示しないが、トランジスタ７００も同様に絶縁体７７５の代わりに絶縁体５７２相当の絶縁体が設けられている。以下、絶縁体５７２および当該絶縁体５７２相当の絶縁体は、絶縁体２７２の記載を参酌することができる。
図１３（Ａ）は、メモリセル６００を有する半導体装置の上面図である。また、図１３（Ｂ）、図１４（Ａ）、図１４（Ｂ）は当該半導体装置の断面図である。ここで、図１３（Ｂ）は、図１３（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向、およびトランジスタ５００のチャネル幅方向の断面図でもある。また、図１４（Ａ）は、図１３（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１４（Ｂ）は、図１３（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ５００のチャネル長方向の断面図でもある。なお、図１３（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、図１３（Ａ）のＡ７－Ａ８の一点鎖線で示す部位の断面は、図１１（Ａ）に示す構造と同じである。また、図１３（Ａ）のＡ９－Ａ１０の一点鎖線で示す部位の断面は、図１１（Ｂ）に示す構造と同じである。また図１３（Ｂ）において破線で囲む、領域２３９の拡大図を図１５に示す。
絶縁体２７２は、酸化物２３０ｃの側面、絶縁体２５０の側面、金属酸化物２５２の側面、導電体２６０の側面、および絶縁体２７０の側面に接して設ける。ここで、絶縁体２７２は、バッファ層としての機能を有する。なお、絶縁体２７２は、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁性材料を用いてもよい。その場合、絶縁体２７２はバリア層としての機能も有する。
例えば、絶縁体２７２として、ＡＬＤ法を用いて成膜することが好ましい。ＡＬＤ法を用いることで、緻密な薄膜を成膜することができる。絶縁体２７２は、例えば、酸化アルミニウム、または酸化ハフニウムなどを用いることが好ましい。絶縁体２７２として、ＡＬＤ法を用いて酸化アルミニウムを設ける場合、絶縁体２７２の膜厚は、０．５ｎｍ以上３．０ｎｍ以下とすることが好ましい。
絶縁体２７２を設けることで、水または水素などの不純物、および酸素の透過を抑制する機能を有する絶縁体で、絶縁体２５０、金属酸化物２５２、および導電体２６０の側面を覆うことができる。従って、絶縁体２５０、および金属酸化物２５２の端部などから酸化物２３０に水素、水などの不純物が混入するのを抑制することができる。そのため、酸化物２３０と、絶縁体２５０との界面における酸素欠損の形成が抑制され、トランジスタ２００の信頼性を向上させることができる。つまり、絶縁体２７２は、ゲート電極およびゲート絶縁体の側面を保護するサイドバリアとしての機能を有する。
図１６、および図１７に示す半導体装置は、トランジスタ２００およびトランジスタ５００の上に絶縁体１３５が設けられ、導電体１２０ａによって、トランジスタ２００とトランジスタ５００が接続されている点において、図９乃至図１２に示す半導体装置と異なる。なお、その他の構成の記載については、図９乃至図１２に示す半導体装置に係る記載を参酌することができる。
図１６（Ａ）は、メモリセル６００を有する半導体装置の上面図である。また、図１６（Ｂ）、図１７は当該半導体装置の断面図である。ここで、図１６（Ｂ）は、図１６（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向、およびトランジスタ５００のチャネル幅方向の断面図でもある。また、図１７は、図１６（Ａ）にＡ９－Ａ１０の一点鎖線で示す部位の断面図である。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。また、図１６（Ａ）の、Ａ３－Ａ４、Ａ５－Ａ６、およびＡ７－Ａ８の一点鎖線で示す部位の断面は、図１０、図１１（Ａ）に示す構造とほぼ同じなので省略する。
酸化物２３０の低抵抗化のために酸化物２３０に接して成膜された、金属元素を有する膜は、酸化物２３０から吸収した酸素により、酸化し、絶縁体となり、高抵抗化する場合がある。上記金属元素を有する膜を、絶縁体として残存させることで、層間膜として機能させることができる。当該絶縁体を絶縁体１３５とする。すなわち、絶縁体１３５は上記金属元素を有する膜と同じ金属元素を有する。
絶縁体１３５を形成する場合、上記金属元素を有する膜は、後工程で、絶縁化させることができる程度の膜厚で設ける。例えば、上記金属元素を有する膜は、０．５ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上２ｎｍ以下の膜厚で設けるとよい。
また、絶縁体１３５を形成する場合、窒素を含む雰囲気下において一度熱処理を行ったあとに、酸化性雰囲気下で熱処理を行うと好適である。窒素を含む雰囲気下において、一度熱処理を行うことで、酸化物２３０中の酸素が上記金属元素を有する膜に拡散しやすくなる。
絶縁体１３５を形成する場合、図１６および図１７に示すように、トランジスタ２００において、絶縁体１３５は、少なくとも、絶縁体２５０、金属酸化物２５２、導電体２６０、絶縁体２７０、絶縁体２７１、および絶縁体２７５を介して、酸化物２３０上に設けられる。絶縁体１３５と酸化物２３０の間に層２４２が形成される場合がある。これは、トランジスタ５００、トランジスタ７００についても同様である。
図１６および図１７に示すメモリセル６００では、図９乃至図１２に示すメモリセル６００とは異なり、トランジスタ２００およびトランジスタ５００のコンタクト部と、容量素子１００が重ならない。
トランジスタ２００およびトランジスタ５００のコンタクト部は、酸化物２３０の領域２３１ｂ上の絶縁体１３５および絶縁体１３０ａに形成された開口と、導電体５６０上の絶縁体１３５、絶縁体１３０ａ、絶縁体５７０、および絶縁体５７１に形成された開口を介して、導電体１２０ａがトランジスタ２００のソースおよびドレインの一方と、トランジスタ５００のゲートを電気的に接続する。ここで、導電体１２０ａは導電体１２０と、絶縁体１３０ａは絶縁体１３０と同様の構造を有する。
容量素子１００は、層２４２（酸化物２３０の領域２３１ｂ）と、層２４２上の絶縁体１３５と、絶縁体１３５上の絶縁体１３０ｂと、絶縁体１３０ｂ上の導電体１２０ｂと、を有する。さらに、絶縁体１３０ｂの上に、少なくとも一部が酸化物２３０の領域２３１ｂと重なるように、導電体１２０ｂが配置されることが好ましい。また、導電体１２０ｂの上に接して導電体２４０ｃが配置されることが好ましい。ここで、導電体１２０ｂは導電体１２０と、絶縁体１３０ｂは絶縁体１３０と、導電体２４０ｃは導電体２４０ｂと同様の構造を有する。
酸化物２３０の領域２３１ｂは、容量素子１００の電極の一方として機能し、導電体１２０ｂは容量素子１００の電極の他方として機能する。絶縁体１３０ｂおよび絶縁体１３５は容量素子１００の誘電体として機能する。酸化物２３０の領域２３１ｂは低抵抗化されており、導電性酸化物である。従って、容量素子１００の電極の一方として機能することができる。
また、上記実施の形態において、図２（Ｃ）に示すように２つのメモリセルを隣接して配置する場合、図１８に示すように、２つのメモリセル６００（メモリセル６００ａ、メモリセル６００ｂ）を配置してもよい。メモリセル６００ａは、トランジスタ２００ａ、トランジスタ５００ａ、および容量素子１００ａを有する。また、メモリセル６００ｂは、トランジスタ２００ｂ、トランジスタ５００ｂ、および容量素子１００ｂを有する。
ここで、図１８に示すメモリセル６００ａおよびメモリセル６００ｂに含まれる、導電体２６０＿ａおよび導電体２６０＿ｂは導電体２６０に対応し、絶縁体２７５＿ａおよび絶縁体２７５＿ｂは絶縁体２７５に対応し、導電体２０３＿ａおよび導電体２０３＿ｂは導電体２０３に対応し、導電体１１０＿ａおよび導電体１１０＿ｂは導電体１１０に対応し、導電体１２０＿ａおよび導電体１２０＿ｂは導電体１２０に対応し、導電体５４０ａ＿ａおよび導電体５４０ａ＿ｂは導電体５４０ａに対応し、導電体５４０ｂ＿ａおよび導電体５４０ｂ＿ｂは導電体５４０ｂに対応する。
トランジスタ２００ａのソースおよびドレインの一方と、トランジスタ２００ｂのソースおよびドレインの一方は、いずれも導電体２４０と電気的に接続している。また、導電体２４０の上に設けられた導電体１１２は、導電体２４０と接続している。このように、ソースおよびドレインの一方と電気的に接続する配線を共通化することで、メモリセルアレイの占有面積をさらに縮小することができる。なお、導電体５４０ａ＿ａ、導電体５４０ａ＿ｂ、導電体５４０ｂ＿ａ、および導電体５４０ｂ＿ｂのいずれか一または複数の上に、導電体１１２と平行に延伸される導電体を設けてもよい。
また、図１８に示すように、トランジスタ２００ａのゲートの側面に絶縁体２７５＿ａを、トランジスタ２００ｂのゲートの側面に絶縁体２７５＿ｂを、設けておくことにより、共通する導電体２４０をトランジスタ２００ａおよびトランジスタ２００ｂのゲートと短絡させずに、自己整合的に形成することができる。ここで、導電体２４０は、絶縁体２７５＿ａおよび絶縁体２７５＿ｂの側面のいずれか一方または両方と接する領域を有することが好ましい。
導電体２４０を埋め込む開口を形成するには、絶縁体２８０、絶縁体２７４、絶縁体２７３の開口形成時に、絶縁体２７５のエッチング速度が、絶縁体２７３のエッチング速度に比べて著しく小さい開口条件とすることが好ましい。絶縁体２７５のエッチング速度を１とすると、絶縁体２７３のエッチング速度は５以上が好ましく、より好ましくは１０以上である。ここで、絶縁体２７５として用いる絶縁性材料は、上記のエッチング速度を満たすように、エッチング条件および絶縁体２７３として用いる絶縁性材料に合わせて適宜選択することが好ましい。例えば、絶縁体２７５として用いる絶縁性材料として、上記の絶縁性材料だけでなく、絶縁体２７０に用いることができる絶縁性材料を用いてもよい。
このように導電体２４０を埋め込む開口を形成することで、当該開口の形成時に絶縁体２７５＿ａおよび絶縁体２７５＿ｂがエッチングストッパーとして機能するので、当該開口が導電体２６０＿ａ及び導電体２６０＿ｂに達することを防ぐことができる。よって、導電体２４０、およびそれを埋め込む開口を、自己整合的に形成することができる。例えば、導電体２４０を形成する開口がＡ１側またはＡ２側にずれて形成されても、導電体２４０と導電体２６０＿ａまたは導電体２６０＿ｂは接触しない。また、導電体２４０を形成する開口のトランジスタ２００のチャネル長方向の幅を、絶縁体２７５＿ａと絶縁体２７５＿ｂの距離より大きくすることで、当該開口の位置がずれて形成されても導電体２４０は層２４２と十分なコンタクトを取ることができる。
よって、トランジスタ２００ａおよびトランジスタ２００ｂのコンタクト部と、トランジスタ２００ａのゲートと、トランジスタ２００ｂのゲートと、の位置合わせのマージンを広くすることができ、これらの構成の間隔を小さく設計することができる。以上のようにして、上記半導体装置の微細化および高集積化を図ることができる。
また、図１８に示すように、トランジスタ２００ａおよびトランジスタ２００ｂの導電体２４０ｂに対応する導電体は必ずしも設けなくてもよい。例えば、図１８に示すように、導電体１２０＿ａおよび導電体１２０＿ｂを延伸させて配線としても機能させる場合は、トランジスタ２００ａおよびトランジスタ２００ｂの導電体２４０ｂを設けなくてもよい。また、導電体１２０＿ａおよび導電体１２０＿ｂと同様に、導電体２６０＿ａ、導電体２６０＿ｂ、導電体２０３＿ａ、および導電体２０３＿ｂも配線として機能させてよく、その場合、トランジスタ２００ａまたはトランジスタ２００ｂのチャネル幅方向に延伸して設けてもよい。なお、図１８では、配線として機能する導電体１２０＿ａ、導電体１２０＿ｂ、導電体２０３＿ａ、および導電体２０３＿ｂを導電体２６０＿ａおよび導電体２６０＿ｂと同じ方向に延伸させているが、本実施の形態に示す半導体装置はこれに限られるものではなく、メモリセルアレイの回路配置や駆動方法に合わせて適宜配置すればよい。
図１８に示すメモリセル６００ａおよびメモリセル６００ｂは、配線として機能する導電体２６０＿ａおよび導電体２６０＿ｂと、配線として機能する導電体１１２とが直交するように設ける構成とすることができる。
また、上記実施の形態において、図３に示すように、メモリセル６００を含む層を複数積層して配置する場合、図１９に示すように、トランジスタ３００ａ乃至トランジスタ３００ｃを含む層３１０の上に、トランジスタ７００およびメモリセル６００を含む層６１０を積層して配置してもよい。図１９では、層６１０を第１層から第Ｎ層まで積層している。ここで、トランジスタ３００ａのソースおよびドレインの一方は、配線ＣＬとして機能する導電体を介して、各層６１０のトランジスタ７００のソースおよびドレインの一方と電気的に接続されることが好ましい。図１９に示すように、複数のセルアレイを積層することにより、セルアレイの専有面積を増やすことなく、セルを集積して配置することができる。つまり、３Ｄセルアレイを構成することができる。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、上記実施の形態で説明した半導体装置が搭載された電子機器の例について説明する。
図２０（Ａ）に示すロボット２１００は、演算装置２１１０、照度センサ２１０１、マイクロフォン２１０２、上部カメラ２１０３、スピーカ２１０４、ディスプレイ２１０５、下部カメラ２１０６、障害物センサ２１０７、および移動機構２１０８を備える。
ロボット２１００において、演算装置２１１０、照度センサ２１０１、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７等に、上記半導体装置を使用することができる。
マイクロフォン２１０２は、使用者の話し声及び環境音等を検知する機能を有する。また、スピーカ２１０４は、音声を発する機能を有する。ロボット２１００は、マイクロフォン２１０２およびスピーカ２１０４を用いて、使用者とコミュニケーションをとることが可能である。
ディスプレイ２１０５は、種々の情報の表示を行う機能を有する。ロボット２１００は、使用者の望みの情報をディスプレイ２１０５に表示することが可能である。ディスプレイ２１０５は、タッチパネルを搭載していてもよい。
上部カメラ２１０３および下部カメラ２１０６は、ロボット２１００の周囲を撮像する機能を有する。また、障害物センサ２１０７は、移動機構２１０８を用いてロボット２１００が前進する際の進行方向における障害物の有無を察知することができる。ロボット２１００は、上部カメラ２１０３、下部カメラ２１０６および障害物センサ２１０７を用いて、周囲の環境を認識し、安全に移動することが可能である。
図２０（Ｂ）に示す飛行体２１２０は、演算装置２１２１と、プロペラ２１２３と、カメラ２１２２と、を有し、自立して飛行する機能を有する。
飛行体２１２０において、演算装置２１２１およびカメラ２１２２に上記半導体装置を用いることができる。
図２０（Ｃ）は、自動車の一例を示す外観図である。自動車２９８０は、カメラ２９８１等を有する。また、自動車２９８０は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサなどを備える。自動車２９８０は、カメラ２９８１が撮影した画像を解析し、歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。
自動車２９８０において、カメラ２９８１に上記半導体装置を用いることができる。
図２０（Ｄ）に、互いに別々の言語で話す複数の人間のコミュニケーションにおいて、携帯電子機器２１３０に同時通訳を行わせる状況を示す。
携帯電子機器２１３０は、マイクロフォンおよびスピーカ等を有し、使用者の話し声を認識してそれを話し相手の話す言語に翻訳する機能を有する。携帯電子機器２１３０の演算装置に、上記半導体装置を使用することができる。
また、図２０（Ｄ）において、使用者は携帯型マイクロフォン２１３１を有する。携帯型マイクロフォン２１３１は、無線通信機能を有し、検知した音声を携帯電子機器２１３０に送信する機能を有する。
図２１（Ａ）は、ペースメーカの一例を示す断面模式図である。
ペースメーカ本体５３００は、バッテリー５３０１ａ、５３０１ｂと、レギュレータと、制御回路と、アンテナ５３０４と、右心房へのワイヤ５３０２、右心室へのワイヤ５３０３とを少なくとも有している。
ペースメーカ本体５３００に上記半導体装置を用いることができる。
ペースメーカ本体５３００は手術により体内に設置され、二本のワイヤは、人体の鎖骨下静脈５３０５及び上大静脈５３０６を通過させて一方のワイヤ先端が右心室、もう一方のワイヤ先端が右心房に設置されるようにする。
また、アンテナ５３０４で電力が受信でき、その電力は複数のバッテリー５３０１ａ、５３０１ｂに充電され、ペースメーカの交換頻度を少なくすることができる。ペースメーカ本体５３００は複数のバッテリーを有しているため、安全性が高く、一方が故障したとしてももう一方が機能させることができるため、補助電源としても機能する。
また、電力を受信できるアンテナ５３０４とは別に、生理信号を送信できるアンテナを有していてもよく、例えば、脈拍、呼吸数、心拍数、体温などの生理信号を外部のモニタ装置で確認できるような心臓活動を監視するシステムを構成してもよい。
図２１（Ｂ）に示すセンサ５９００は、接着パッド等を用いて人体に取り付けられる。センサ５９００は、配線５９３２を介して人体に取り付けられた電極５９３１等に信号を与えて心拍数や心電図などの生体情報を取得する。取得された情報は無線信号として、読み取り器等の端末に送信される。
センサ５９００に、上記半導体装置を用いることができる。
図２２は、掃除ロボットの一例を示す模式図である。
掃除ロボット５１００は、上面に配置されたディスプレイ５１０１、側面に配置された複数のカメラ５１０２、ブラシ５１０３、操作ボタン５１０４を有する。また図示されていないが、掃除ロボット５１００の下面には、タイヤ、吸い込み口等が備えられている。掃除ロボット５１００は、その他に赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなどの各種センサを備えている。また、掃除ロボット５１００は、無線による通信手段を備えている。
カメラ５１０２に、上記半導体装置を用いることができる。
掃除ロボット５１００は自走し、ゴミ５１２０を検知し、下面に設けられた吸い込み口からゴミを吸引することができる。
また、掃除ロボット５１００はカメラ５１０２が撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシ５１０３に絡まりそうな物体を検知した場合は、ブラシ５１０３の回転を止めることができる。
ディスプレイ５１０１には、バッテリーの残量や、吸引したゴミの量などを表示することができる。また、掃除ロボット５１００が走行した経路をディスプレイ５１０１に表示させてもよい。また、ディスプレイ５１０１をタッチパネルとし、操作ボタン５１０４をディスプレイ５１０１に設けてもよい。
掃除ロボット５１００は、スマートフォンなどの携帯電子機器５１４０と通信することができる。カメラ５１０２が撮影した画像は、携帯電子機器５１４０に表示させることができる。そのため、掃除ロボット５１００の持ち主は、外出先からでも、部屋の様子を知ることができる。
本実施の形態は、他の実施の形態の記載と適宜組み合わせることができる。
１０：半導体装置、２０：層、２１：制御回路、２２：プロセッサ、２３：周辺回路、２４：電源回路、２５：制御回路、２６：制御回路、２７：制御回路、２８：制御回路、２９：制御回路、３０：層、３１：セルアレイ、３２：メモリセル、３３：駆動回路、３４：駆動回路、４０：層、４１：受光部、１００：容量素子、１００ａ：容量素子、１００ｂ：容量素子、１１０：導電体、１１２：導電体、１２０：導電体、１２０ａ：導電体、１２０ｂ：導電体、１３０：絶縁体、１３０ａ：絶縁体、１３０ｂ：絶縁体、１３５：絶縁体、１５０：絶縁体、２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２０３：導電体、２０５：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２０：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３１：領域、２３１ａ：領域、２３１ｂ：領域、２３２：領域、２３２ａ：領域、２３２ｂ：領域、２３４：領域、２３９：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４０ｃ：導電体、２４２：層、２５０：絶縁体、２５２：金属酸化物、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７０：絶縁体、２７１：絶縁体、２７２：絶縁体、２７３：絶縁体、２７４：絶縁体、２７５：絶縁体、２８０：絶縁体、３００：トランジスタ、３００ａ：トランジスタ、３００ｂ：トランジスタ、３００ｃ：トランジスタ、３１０：層、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２１：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、５００：トランジスタ、５００ａ：トランジスタ、５００ｂ：トランジスタ、５０３：導電体、５０５：導電体、５２４：絶縁体、５３０：酸化物、５３０ａ：酸化物、５３０ｂ：酸化物、５３０ｃ：酸化物、５４０：導電体、５４０ａ：導電体、５４０ｂ：導電体、５４２：層、５５０：絶縁体、５５２：金属酸化物、５６０：導電体、５６０ａ：導電体、５６０ｂ：導電体、５７０：絶縁体、５７１：絶縁体、５７２：絶縁体、５７５：絶縁体、６００：メモリセル、６００ａ：メモリセル、６００ｂ：メモリセル、６１０：層、７００：トランジスタ、７０３：導電体、７０５：導電体、７２４：絶縁体、７３０：酸化物、７３０ａ：酸化物、７３０ｂ：酸化物、７３０ｃ：酸化物、７４０：導電体、７４０ａ：導電体、７４０ｂ：導電体、７４０ｃ：導電体、７４２：層、７４５：導電体、７５０：絶縁体、７５２：金属酸化物、７６０：導電体、７６０ａ：導電体、７６０ｂ：導電体、７７０：絶縁体、７７１：絶縁体、７７５：絶縁体、２１００：ロボット、２１０１：照度センサ、２１０２：マイクロフォン、２１０３：上部カメラ、２１０４：スピーカ、２１０５：ディスプレイ、２１０６：下部カメラ、２１０７：障害物センサ、２１０８：移動機構、２１１０：演算装置、２１２０：飛行体、２１２１：演算装置、２１２２：カメラ、２１２３：プロペラ、２１３０：携帯電子機器、２１３１：携帯型マイクロフォン、２９８０：自動車、２９８１：カメラ、５１００：掃除ロボット、５１０１：ディスプレイ、５１０２：カメラ、５１０３：ブラシ、５１０４：操作ボタン、５１２０：ゴミ、５１４０：携帯電子機器、５３００：ペースメーカ本体、５３０１ａ：バッテリー、５３０１ｂ：バッテリー、５３０２：ワイヤ、５３０３：ワイヤ、５３０４：アンテナ、５３０５：鎖骨下静脈、５３０６：上大静脈、５９００：センサ、５９３１：電極、５９３２：配線

Claims (7)

  1. 第１の層と、前記第１の層の上方の第２の層と、を有し、
    前記第１の層は、制御回路と、プロセッサと、周辺回路と、電源回路と、を有し、
    前記第２の層は、記憶回路を有し、
    前記制御回路は、前記記憶回路の動作を制御する機能を有し、
    前記記憶回路は、複数のメモリセルと、第１の駆動回路と、第２の駆動回路と、を有し、
    前記第１の駆動回路は、前記メモリセルを選択する機能を有し、
    前記第２の駆動回路は、前記メモリセルにデータを書き込む機能と、前記メモリセルに記憶されたデータを読み出す機能と、を有し、
    前記第１の駆動回路及び前記第２の駆動回路は、前記制御回路と電気的に接続され、
    前記メモリセルは、第１のトランジスタと、第２のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲート及び前記容量素子と電気的に接続され、
    前記制御回路、前記プロセッサ、前記周辺回路及び前記電源回路は、半導体基板に形成されたトランジスタを有し、
    前記第１のトランジスタと前記第２のトランジスタは、チャネル形成領域に金属酸化物を有し、
    前記第１の駆動回路及び前記第２の駆動回路は、チャネル形成領域に金属酸化物を有するトランジスタを有し、
    前記第１の層と前記第２の層とを接続する配線は、前記制御回路と前記第１の駆動回路とを接続する１または複数の配線及び前記制御回路と前記第２の駆動回路とを接続する１または複数の配線のみである、半導体装置。
  2. 請求項１において、
    前記第１のトランジスタと第２のトランジスタの極性は同一である半導体装置。
  3. 請求項１または２において、
    前記第１のトランジスタと前記第２のトランジスタは同一の絶縁層上に形成されている半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記制御回路は、クロック生成回路と、タイミングコントローラと、を有する半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第２の層の上方に更に第３の層を有し、
    前記第３の層は、受光部を有する半導体装置。
  6. 請求項５において、
    前記第１の層は更に、第２の制御回路を有し、
    前記第２の制御回路は、前記受光部に電気的に接続されている半導体装置。
  7. 請求項１乃至６のいずれか一に記載の半導体装置を有する電子機器。
JP2019518599A 2017-05-19 2018-05-14 半導体装置及び電子機器 Active JP7200096B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2017100422 2017-05-19
JP2017100422 2017-05-19
JP2017123115 2017-06-23
JP2017123115 2017-06-23
JP2018027613 2018-02-20
JP2018027613 2018-02-20
PCT/IB2018/053332 WO2018211398A1 (ja) 2017-05-19 2018-05-14 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JPWO2018211398A1 JPWO2018211398A1 (ja) 2020-05-14
JP7200096B2 true JP7200096B2 (ja) 2023-01-06

Family

ID=64273483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019518599A Active JP7200096B2 (ja) 2017-05-19 2018-05-14 半導体装置及び電子機器

Country Status (2)

Country Link
JP (1) JP7200096B2 (ja)
WO (1) WO2018211398A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220166279A (ko) * 2020-04-09 2022-12-16 재팬 사이언스 앤드 테크놀로지 에이전시 3차원 어레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155255A (ja) 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置
JP2012033906A (ja) 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014197444A (ja) 2013-03-08 2014-10-16 株式会社半導体エネルギー研究所 半導体装置
JP2014230242A (ja) 2013-05-27 2014-12-08 株式会社ニコン 撮像素子および撮像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011155255A (ja) 2009-12-28 2011-08-11 Semiconductor Energy Lab Co Ltd 記憶装置、半導体装置
JP2012033906A (ja) 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014197444A (ja) 2013-03-08 2014-10-16 株式会社半導体エネルギー研究所 半導体装置
JP2014230242A (ja) 2013-05-27 2014-12-08 株式会社ニコン 撮像素子および撮像装置

Also Published As

Publication number Publication date
JPWO2018211398A1 (ja) 2020-05-14
WO2018211398A1 (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
TWI642190B (zh) 半導體裝置及其製造方法
JP7213803B2 (ja) 半導体装置及び半導体装置の駆動方法
JP7232764B2 (ja) 半導体装置
US20230230994A1 (en) Imaging device and electronic device
JP2022145780A (ja) 半導体装置
US20240088162A1 (en) Semiconductor device, electronic component, and electronic device
JP2018201003A (ja) 半導体装置及び電子機器
JP7200096B2 (ja) 半導体装置及び電子機器
KR20200044040A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2018195794A (ja) 記憶装置
CN110998863A (zh) 半导体装置及半导体装置的制造方法
US20170373194A1 (en) Transistor
US20220321006A1 (en) Semiconductor device and method for operating semiconductor device
US20210400382A1 (en) Sound source separation device, semiconductor device, and electronic device
JP7169120B2 (ja) センスアンプ
CN110998808B (zh) 半导体装置及半导体装置的制造方法
JP7106529B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210506

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221221

R150 Certificate of patent or registration of utility model

Ref document number: 7200096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150