JP2023015156A - センスアンプ - Google Patents
センスアンプ Download PDFInfo
- Publication number
- JP2023015156A JP2023015156A JP2022172854A JP2022172854A JP2023015156A JP 2023015156 A JP2023015156 A JP 2023015156A JP 2022172854 A JP2022172854 A JP 2022172854A JP 2022172854 A JP2022172854 A JP 2022172854A JP 2023015156 A JP2023015156 A JP 2023015156A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oxide
- wiring
- conductor
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910044991 metal oxide Inorganic materials 0.000 claims description 124
- 150000004706 metal oxides Chemical class 0.000 claims description 115
- 230000015572 biosynthetic process Effects 0.000 claims description 46
- 239000004065 semiconductor Substances 0.000 abstract description 181
- 230000006870 function Effects 0.000 abstract description 153
- 238000000034 method Methods 0.000 abstract description 57
- 239000004020 conductor Substances 0.000 description 365
- 239000012212 insulator Substances 0.000 description 329
- 239000010408 film Substances 0.000 description 144
- 229910052760 oxygen Inorganic materials 0.000 description 132
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 129
- 239000001301 oxygen Substances 0.000 description 129
- 239000010410 layer Substances 0.000 description 125
- 229910052751 metal Inorganic materials 0.000 description 115
- 239000002184 metal Substances 0.000 description 105
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 74
- 239000003990 capacitor Substances 0.000 description 68
- 239000001257 hydrogen Substances 0.000 description 67
- 229910052739 hydrogen Inorganic materials 0.000 description 67
- 239000000758 substrate Substances 0.000 description 67
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 63
- 239000012535 impurity Substances 0.000 description 61
- 239000000463 material Substances 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 48
- 229910052814 silicon oxide Inorganic materials 0.000 description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 44
- 229910052710 silicon Inorganic materials 0.000 description 44
- 239000010703 silicon Substances 0.000 description 44
- 229910052782 aluminium Inorganic materials 0.000 description 38
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 38
- 229910052757 nitrogen Inorganic materials 0.000 description 36
- 229910052735 hafnium Inorganic materials 0.000 description 32
- 238000009792 diffusion process Methods 0.000 description 28
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical group [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 22
- 229910052719 titanium Inorganic materials 0.000 description 22
- 239000010936 titanium Chemical group 0.000 description 22
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 22
- 229910052721 tungsten Inorganic materials 0.000 description 22
- 239000010937 tungsten Chemical group 0.000 description 22
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 22
- 229910001868 water Inorganic materials 0.000 description 22
- 229910052715 tantalum Inorganic materials 0.000 description 20
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical group [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 20
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 18
- 229910000449 hafnium oxide Inorganic materials 0.000 description 18
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 18
- 229910052799 carbon Inorganic materials 0.000 description 17
- 229910052802 copper Inorganic materials 0.000 description 17
- 239000010949 copper Chemical group 0.000 description 17
- 238000004544 sputter deposition Methods 0.000 description 16
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 150000002736 metal compounds Chemical class 0.000 description 14
- 150000004767 nitrides Chemical class 0.000 description 14
- 230000005684 electric field Effects 0.000 description 13
- 239000011701 zinc Substances 0.000 description 13
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 12
- 239000000470 constituent Substances 0.000 description 12
- 239000013078 crystal Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 229910052707 ruthenium Inorganic materials 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 238000004140 cleaning Methods 0.000 description 11
- 239000002356 single layer Substances 0.000 description 11
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 10
- 238000013459 approach Methods 0.000 description 10
- 229910052738 indium Inorganic materials 0.000 description 10
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 9
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical group [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 9
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 9
- 239000000969 carrier Substances 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 229910052733 gallium Inorganic materials 0.000 description 9
- -1 hafnium aluminate Chemical class 0.000 description 9
- 229910052749 magnesium Inorganic materials 0.000 description 9
- 239000011777 magnesium Chemical group 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 9
- 229910052726 zirconium Inorganic materials 0.000 description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 8
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 229910052804 chromium Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 239000011737 fluorine Substances 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 229910052711 selenium Inorganic materials 0.000 description 8
- 239000011669 selenium Substances 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 7
- 229910052727 yttrium Inorganic materials 0.000 description 7
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 7
- 229910001928 zirconium oxide Inorganic materials 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910001195 gallium oxide Inorganic materials 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical group [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 230000009471 action Effects 0.000 description 5
- 229910052783 alkali metal Inorganic materials 0.000 description 5
- 150000001340 alkali metals Chemical class 0.000 description 5
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 5
- 150000001342 alkaline earth metals Chemical class 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Chemical group 0.000 description 5
- 239000012466 permeate Substances 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000004760 aramid Substances 0.000 description 4
- 229920003235 aromatic polyamide Polymers 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical group [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000002159 nanocrystal Substances 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical group [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 4
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 4
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 4
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004549 pulsed laser deposition Methods 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 229910001930 tungsten oxide Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 239000004677 Nylon Substances 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 229910052790 beryllium Inorganic materials 0.000 description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 3
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical group [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 description 3
- 229920001778 nylon Polymers 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002647 polyamide Polymers 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920000728 polyester Polymers 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229920000098 polyolefin Polymers 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 3
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052720 vanadium Inorganic materials 0.000 description 3
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical group [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 229910000416 bismuth oxide Inorganic materials 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000003795 desorption Methods 0.000 description 2
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000003313 weakening effect Effects 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- UIPVMGDJUWUZEI-UHFFFAOYSA-N copper;selanylideneindium Chemical class [Cu].[In]=[Se] UIPVMGDJUWUZEI-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011156 metal matrix composite Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910002076 stabilized zirconia Inorganic materials 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910001233 yttria-stabilized zirconia Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【課題】トランジスタの特性ばらつきの影響を受けにくいセンスアンプ、半導体装置およびその動作方法を提供する。【解決手段】センスアンプSA1が有する増幅回路62は、第一回路と第二回路を有する。各回路は夫々、インバータ(トランジスタ21(23)及びトランジスタ22(24))、第一トランジスタ31(32)、第二トランジスタ33(34)及び容量素子C11(12)を有する。容量素子の第一端子は、第一ビット線BL_1又は第二ビット線BL_2と、第二端子はインバータの入力端子と接続する。第一トランジスタはインバータの入力端子と出力端子を、第二トランジスタはインバータの出力端子とビット線を、夫々導通又は非導通とするスイッチとして機能する。第一回路と第二回路は、第一ビット線と第二ビット線が逆に接続された関係であり、インバータの入力端子と出力端子との間を導通状態にしたときに得られる電位によって初期化される。【選択図】図4
Description
本発明の一形態は、センスアンプまたは半導体装置に関する。特に、記憶装置がメモリセ
ルからデータを読み出す際に使用するセンスアンプに関する。
ルからデータを読み出す際に使用するセンスアンプに関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。記憶装置、表示装置、発光装置、電気光学装置、蓄電装置、半導体回路およ
び電子機器は、半導体装置を有する場合がある。
全般を指す。記憶装置、表示装置、発光装置、電気光学装置、蓄電装置、半導体回路およ
び電子機器は、半導体装置を有する場合がある。
なお、本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態
は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マ
ター)に関するものである。
技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態
は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マ
ター)に関するものである。
DRAM(Dynamic Random Access Memory)は、代表的な
メモリとして広く用いられている。DRAMは、原理的に無制限に書き込みができる、書
き込みおよび読み出しの速度が高速である、セルの素子数が少ないため高集積化が容易で
ある等の特徴を有し、大容量メモリとして多くの電子機器に組み込まれている。
メモリとして広く用いられている。DRAMは、原理的に無制限に書き込みができる、書
き込みおよび読み出しの速度が高速である、セルの素子数が少ないため高集積化が容易で
ある等の特徴を有し、大容量メモリとして多くの電子機器に組み込まれている。
一般的にDRAMにおけるメモリセル(以下、DRAMセル、ともいう)は、1個のトラ
ンジスタ(1T)と1個の容量素子(1C)とで構成され、ビット線とワード線に電気的
に接続されている。トランジスタのゲートはワード線に電気的に接続され、トランジスタ
は、ビット線と容量素子とを導通または非導通とするスイッチとしての機能を有している
。DRAMは容量素子に電荷を保持することでデータを記憶するメモリであり、DRAM
セルに記憶されるデータは、ビット線およびトランジスタを介して書き込みおよび読み出
しが行われる。
ンジスタ(1T)と1個の容量素子(1C)とで構成され、ビット線とワード線に電気的
に接続されている。トランジスタのゲートはワード線に電気的に接続され、トランジスタ
は、ビット線と容量素子とを導通または非導通とするスイッチとしての機能を有している
。DRAMは容量素子に電荷を保持することでデータを記憶するメモリであり、DRAM
セルに記憶されるデータは、ビット線およびトランジスタを介して書き込みおよび読み出
しが行われる。
DRAMセルに記憶されているデータを読み出す場合、トランジスタはビット線と容量素
子との間を導通状態にするが、ビット線が有する容量のため、容量素子に保持されている
電荷によって変化するビット線の電位はわずかである。センスアンプはビット線と電気的
に接続され、わずかに変化するビット線の電位を増幅し、DRAMセルに記憶されている
データを読み出すことができる。
子との間を導通状態にするが、ビット線が有する容量のため、容量素子に保持されている
電荷によって変化するビット線の電位はわずかである。センスアンプはビット線と電気的
に接続され、わずかに変化するビット線の電位を増幅し、DRAMセルに記憶されている
データを読み出すことができる。
一方、チャネル形成領域に金属酸化物を有するトランジスタ(「酸化物半導体トランジス
タ」、「OSトランジスタ」ともいう)を、DRAMセルに適用したDRAMが提案され
ている(例えば、特許文献1、2、非特許文献1)。OSトランジスタは、オフ状態での
リーク電流(オフ電流)が非常に小さいため、リフレッシュ期間が長く消費電力の少ない
メモリを作製することができる。本明細書等では、OSトランジスタがDRAMセルに適
用されたDRAMを、「酸化物半導体DRAM」、または、「DOSRAM(登録商標、
Dynamic Oxide Semiconductor RAM、ドスラム)」と呼
ぶこととする。
タ」、「OSトランジスタ」ともいう)を、DRAMセルに適用したDRAMが提案され
ている(例えば、特許文献1、2、非特許文献1)。OSトランジスタは、オフ状態での
リーク電流(オフ電流)が非常に小さいため、リフレッシュ期間が長く消費電力の少ない
メモリを作製することができる。本明細書等では、OSトランジスタがDRAMセルに適
用されたDRAMを、「酸化物半導体DRAM」、または、「DOSRAM(登録商標、
Dynamic Oxide Semiconductor RAM、ドスラム)」と呼
ぶこととする。
また、近年では電子機器の小型化、軽量化に伴い、トランジスタや容量素子などを、微細
化や異なる層に形成するなどの方法で、高密度に集積した半導体装置の要求が高まってい
る。
化や異なる層に形成するなどの方法で、高密度に集積した半導体装置の要求が高まってい
る。
T.Onuki et al.,"DRAM with Storage Capacitance of 3.9fF Using CAAC-OS Transistor with L of 60nm and Having More Than 1-h Retention Characteristics,"Ext.Abstr.SSDM,2014,pp.430-431.
DRAMやDOSRAM等の記憶装置において、メモリセルに記憶されているデータを読
み出す際に使用するセンスアンプは、メモリセルの容量素子に保持されている電荷によっ
てわずかに変化するビット線の電位を増幅する機能を有する。センスアンプを構成するト
ランジスタの特性ばらつきは、センスアンプの精度に影響し、特性ばらつきが大きいと、
ビット線電位の微小な変化をとらえられなくなるという問題があった。
み出す際に使用するセンスアンプは、メモリセルの容量素子に保持されている電荷によっ
てわずかに変化するビット線の電位を増幅する機能を有する。センスアンプを構成するト
ランジスタの特性ばらつきは、センスアンプの精度に影響し、特性ばらつきが大きいと、
ビット線電位の微小な変化をとらえられなくなるという問題があった。
本発明の一形態は、トランジスタの特性ばらつきの影響を受けにくいセンスアンプを提供
することを課題の一つとする。また、本発明の一形態は、トランジスタの特性ばらつきの
影響を受けにくい半導体装置を提供することを課題の一つとする。また、本発明の一形態
は、トランジスタの特性ばらつきの影響を受けにくいセンスアンプの動作方法を提供する
ことを課題の一つとする。また、本発明の一形態は、トランジスタの特性ばらつきの影響
を受けにくい半導体装置の動作方法を提供することを課題の一つとする。また、本発明の
一形態は、新規な半導体装置、または、新規な半導体装置の動作方法を提供することを課
題の一つとする。
することを課題の一つとする。また、本発明の一形態は、トランジスタの特性ばらつきの
影響を受けにくい半導体装置を提供することを課題の一つとする。また、本発明の一形態
は、トランジスタの特性ばらつきの影響を受けにくいセンスアンプの動作方法を提供する
ことを課題の一つとする。また、本発明の一形態は、トランジスタの特性ばらつきの影響
を受けにくい半導体装置の動作方法を提供することを課題の一つとする。また、本発明の
一形態は、新規な半導体装置、または、新規な半導体装置の動作方法を提供することを課
題の一つとする。
なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも
一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載
から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在
を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載
から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、こ
れら以外の課題を抽出することが可能である。
本発明の一形態は、インバータと、第一のトランジスタと、第二のトランジスタと、容量
素子と、入力部と、出力部とを有する半導体装置である。半導体装置は、第一の制御線と
、第二の制御線とに電気的に接続され、容量素子の第一端子は、入力部と電気的に接続さ
れ、容量素子の第二端子は、インバータの入力端子と電気的に接続される。第一のトラン
ジスタは、インバータの入力端子と出力端子とを、導通または非導通とするスイッチとし
ての機能を有し、第二のトランジスタは、インバータの出力端子と出力部とを、導通また
は非導通とするスイッチとしての機能を有する。第一のトランジスタのゲートは、第一の
制御線に電気的に接続され、第二のトランジスタのゲートは、第二の制御線に電気的に接
続されることを特徴とする。
素子と、入力部と、出力部とを有する半導体装置である。半導体装置は、第一の制御線と
、第二の制御線とに電気的に接続され、容量素子の第一端子は、入力部と電気的に接続さ
れ、容量素子の第二端子は、インバータの入力端子と電気的に接続される。第一のトラン
ジスタは、インバータの入力端子と出力端子とを、導通または非導通とするスイッチとし
ての機能を有し、第二のトランジスタは、インバータの出力端子と出力部とを、導通また
は非導通とするスイッチとしての機能を有する。第一のトランジスタのゲートは、第一の
制御線に電気的に接続され、第二のトランジスタのゲートは、第二の制御線に電気的に接
続されることを特徴とする。
また、本発明の一形態は、インバータと、第一のトランジスタと、第二のトランジスタと
、入力部と、出力部とを有する半導体装置である。半導体装置は、第一の制御線と、第二
の制御線とに電気的に接続され、インバータの入力端子は、入力部と電気的に接続される
。第一のトランジスタは、インバータの入力端子と出力端子とを、導通または非導通とす
るスイッチとしての機能を有し、第二のトランジスタは、インバータの出力端子と出力部
とを、導通または非導通とするスイッチとしての機能を有する。第一のトランジスタのゲ
ートは、第一の制御線に電気的に接続され、第二のトランジスタのゲートは、第二の制御
線に電気的に接続されることを特徴とする。
、入力部と、出力部とを有する半導体装置である。半導体装置は、第一の制御線と、第二
の制御線とに電気的に接続され、インバータの入力端子は、入力部と電気的に接続される
。第一のトランジスタは、インバータの入力端子と出力端子とを、導通または非導通とす
るスイッチとしての機能を有し、第二のトランジスタは、インバータの出力端子と出力部
とを、導通または非導通とするスイッチとしての機能を有する。第一のトランジスタのゲ
ートは、第一の制御線に電気的に接続され、第二のトランジスタのゲートは、第二の制御
線に電気的に接続されることを特徴とする。
また、上記形態において、半導体装置は、初期化動作を行う機能を有する。初期化動作は
、第一のトランジスタを用いて、インバータの入力端子と出力端子との間を導通状態にす
ること、を含むことを特徴とする。
、第一のトランジスタを用いて、インバータの入力端子と出力端子との間を導通状態にす
ること、を含むことを特徴とする。
また、上記形態において、第一のトランジスタは、チャネル形成領域に金属酸化物を含む
。
。
また、本発明の一形態は、増幅回路と、プリチャージ回路とを有するセンスアンプである
。センスアンプは、第一の配線と、第二の配線とに電気的に接続され、プリチャージ回路
は、第一の配線および第二の配線を、第一の電位に設定する機能を有する。増幅回路は、
第一の回路と、第二の回路とを有し、第一の回路は、第一のインバータと、第一のトラン
ジスタと、第二のトランジスタと、第一の容量素子とを有し、第二の回路は、第二のイン
バータと、第三のトランジスタと、第四のトランジスタと、第二の容量素子とを有する。
第一の容量素子の第一端子は、第一の配線と電気的に接続され、第一の容量素子の第二端
子は、第一のインバータの入力端子と電気的に接続される。第一のトランジスタは、第一
のインバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能
を有し、第二のトランジスタは、第一のインバータの出力端子と第二の配線とを、導通ま
たは非導通とするスイッチとしての機能を有する。第二の容量素子の第一端子は、第二の
配線と電気的に接続され、第二の容量素子の第二端子は、第二のインバータの入力端子と
電気的に接続される。第三のトランジスタは、第二のインバータの入力端子と出力端子と
を、導通または非導通とするスイッチとしての機能を有し、第四のトランジスタは、第二
のインバータの出力端子と第一の配線とを、導通または非導通とするスイッチとしての機
能を有することを特徴とする。
。センスアンプは、第一の配線と、第二の配線とに電気的に接続され、プリチャージ回路
は、第一の配線および第二の配線を、第一の電位に設定する機能を有する。増幅回路は、
第一の回路と、第二の回路とを有し、第一の回路は、第一のインバータと、第一のトラン
ジスタと、第二のトランジスタと、第一の容量素子とを有し、第二の回路は、第二のイン
バータと、第三のトランジスタと、第四のトランジスタと、第二の容量素子とを有する。
第一の容量素子の第一端子は、第一の配線と電気的に接続され、第一の容量素子の第二端
子は、第一のインバータの入力端子と電気的に接続される。第一のトランジスタは、第一
のインバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能
を有し、第二のトランジスタは、第一のインバータの出力端子と第二の配線とを、導通ま
たは非導通とするスイッチとしての機能を有する。第二の容量素子の第一端子は、第二の
配線と電気的に接続され、第二の容量素子の第二端子は、第二のインバータの入力端子と
電気的に接続される。第三のトランジスタは、第二のインバータの入力端子と出力端子と
を、導通または非導通とするスイッチとしての機能を有し、第四のトランジスタは、第二
のインバータの出力端子と第一の配線とを、導通または非導通とするスイッチとしての機
能を有することを特徴とする。
また、本発明の一形態は、増幅回路と、プリチャージ回路とを有するセンスアンプである
。センスアンプは、第一の配線と、第二の配線とに電気的に接続され、プリチャージ回路
は、第一の配線および第二の配線を、第一の電位に設定する機能を有する。増幅回路は、
第一の回路と、第二の回路とを有し、第一の回路は、第一のインバータと、第一のトラン
ジスタと、第二のトランジスタと、第一の容量素子と、第一の導電体とを有し、第二の回
路は、第二のインバータと、第三のトランジスタと、第四のトランジスタと、第二の容量
素子と、第二の導電体とを有する。第一の容量素子の第一端子は、第一の配線と電気的に
接続され、第一のインバータは、第五のトランジスタと、第六のトランジスタとを有し、
第一の容量素子の第二端子は、第一の導電体を介して、第五のトランジスタおよび第六の
トランジスタの、いずれか一方または双方のゲートと電気的に接続される。第一の導電体
は、第一の容量素子の電極としての機能を有し、第一のトランジスタは、第一のインバー
タの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、第
二のトランジスタは、第一のインバータの出力端子と第二の配線とを、導通または非導通
とするスイッチとしての機能を有する。第二の容量素子の第一端子は、第二の配線と電気
的に接続され、第二のインバータは、第七のトランジスタと、第八のトランジスタとを有
し、第二の容量素子の第二端子は、第二の導電体を介して、第七のトランジスタおよび第
八のトランジスタの、いずれか一方または双方のゲートと電気的に接続される。第二の導
電体は、第二の容量素子の電極としての機能を有し、第三のトランジスタは、第二のイン
バータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し
、第四のトランジスタは、第二のインバータの出力端子と第一の配線とを、導通または非
導通とするスイッチとしての機能を有することを特徴とする。
。センスアンプは、第一の配線と、第二の配線とに電気的に接続され、プリチャージ回路
は、第一の配線および第二の配線を、第一の電位に設定する機能を有する。増幅回路は、
第一の回路と、第二の回路とを有し、第一の回路は、第一のインバータと、第一のトラン
ジスタと、第二のトランジスタと、第一の容量素子と、第一の導電体とを有し、第二の回
路は、第二のインバータと、第三のトランジスタと、第四のトランジスタと、第二の容量
素子と、第二の導電体とを有する。第一の容量素子の第一端子は、第一の配線と電気的に
接続され、第一のインバータは、第五のトランジスタと、第六のトランジスタとを有し、
第一の容量素子の第二端子は、第一の導電体を介して、第五のトランジスタおよび第六の
トランジスタの、いずれか一方または双方のゲートと電気的に接続される。第一の導電体
は、第一の容量素子の電極としての機能を有し、第一のトランジスタは、第一のインバー
タの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、第
二のトランジスタは、第一のインバータの出力端子と第二の配線とを、導通または非導通
とするスイッチとしての機能を有する。第二の容量素子の第一端子は、第二の配線と電気
的に接続され、第二のインバータは、第七のトランジスタと、第八のトランジスタとを有
し、第二の容量素子の第二端子は、第二の導電体を介して、第七のトランジスタおよび第
八のトランジスタの、いずれか一方または双方のゲートと電気的に接続される。第二の導
電体は、第二の容量素子の電極としての機能を有し、第三のトランジスタは、第二のイン
バータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し
、第四のトランジスタは、第二のインバータの出力端子と第一の配線とを、導通または非
導通とするスイッチとしての機能を有することを特徴とする。
また、本発明の一形態は、第一の回路と、第二の回路とを有するセンスアンプである。セ
ンスアンプは、第一の配線と、第二の配線とに電気的に接続され、第一の回路は、第一の
インバータと、第一のトランジスタと、第二のトランジスタとを有し、第二の回路は、第
二のインバータと、第三のトランジスタと、第四のトランジスタとを有する。第一のイン
バータの入力端子は、第一の配線と電気的に接続され、第一のトランジスタは、第一のイ
ンバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有
し、第二のトランジスタは、第一のインバータの出力端子と第二の配線とを、導通または
非導通とするスイッチとしての機能を有する。第二のインバータの入力端子は、第二の配
線と電気的に接続され、第三のトランジスタは、第二のインバータの入力端子と出力端子
とを、導通または非導通とするスイッチとしての機能を有し、第四のトランジスタは、第
二のインバータの出力端子と第一の配線とを、導通または非導通とするスイッチとしての
機能を有することを特徴とする。
ンスアンプは、第一の配線と、第二の配線とに電気的に接続され、第一の回路は、第一の
インバータと、第一のトランジスタと、第二のトランジスタとを有し、第二の回路は、第
二のインバータと、第三のトランジスタと、第四のトランジスタとを有する。第一のイン
バータの入力端子は、第一の配線と電気的に接続され、第一のトランジスタは、第一のイ
ンバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有
し、第二のトランジスタは、第一のインバータの出力端子と第二の配線とを、導通または
非導通とするスイッチとしての機能を有する。第二のインバータの入力端子は、第二の配
線と電気的に接続され、第三のトランジスタは、第二のインバータの入力端子と出力端子
とを、導通または非導通とするスイッチとしての機能を有し、第四のトランジスタは、第
二のインバータの出力端子と第一の配線とを、導通または非導通とするスイッチとしての
機能を有することを特徴とする。
また、上記形態において、センスアンプは、初期化動作を行う機能を有する。初期化動作
は、第一のトランジスタを用いて、第一のインバータの入力端子と出力端子との間を導通
状態にすること、および、第三のトランジスタを用いて、第二のインバータの入力端子と
出力端子との間を導通状態にすること、を含むことを特徴とする。
は、第一のトランジスタを用いて、第一のインバータの入力端子と出力端子との間を導通
状態にすること、および、第三のトランジスタを用いて、第二のインバータの入力端子と
出力端子との間を導通状態にすること、を含むことを特徴とする。
また、上記形態において、センスアンプは、第一の動作乃至第四の動作を含む、初期化動
作を行う機能を有する。第一の動作は、第一のトランジスタを用いて、第一のインバータ
の入力端子と出力端子との間を導通状態にする、第二の動作は、第三のトランジスタを用
いて、第二のインバータの入力端子と出力端子との間を導通状態にする、第三の動作は、
第二のトランジスタを用いて、第一のインバータの出力端子と第二の配線との間を導通状
態にする、第四の動作は、第四のトランジスタを用いて、第二のインバータの出力端子と
第一の配線との間を導通状態にする、であることを特徴とする。
作を行う機能を有する。第一の動作は、第一のトランジスタを用いて、第一のインバータ
の入力端子と出力端子との間を導通状態にする、第二の動作は、第三のトランジスタを用
いて、第二のインバータの入力端子と出力端子との間を導通状態にする、第三の動作は、
第二のトランジスタを用いて、第一のインバータの出力端子と第二の配線との間を導通状
態にする、第四の動作は、第四のトランジスタを用いて、第二のインバータの出力端子と
第一の配線との間を導通状態にする、であることを特徴とする。
また、本発明の一形態は、第一の回路と、第二の回路とを有するセンスアンプである。セ
ンスアンプは、第一の配線と、第二の配線とに電気的に接続され、第一の回路は、第一の
インバータと、第一のトランジスタと、第二のトランジスタと、第一の容量素子とを有し
、第二の回路は、第二のインバータと、第三のトランジスタと、第四のトランジスタと、
第二の容量素子とを有する。第一の容量素子の第一端子は、第一の配線と電気的に接続さ
れ、第一の容量素子の第二端子は、第一のインバータの入力端子と電気的に接続される。
第一のトランジスタは、第一のインバータの入力端子と出力端子とを、導通または非導通
とするスイッチとしての機能を有し、第二のトランジスタは、第一のインバータの出力端
子と第二の配線とを、導通または非導通とするスイッチとしての機能を有する。第二の容
量素子の第一端子は、第二の配線と電気的に接続され、第二の容量素子の第二端子は、第
二のインバータの入力端子と電気的に接続される。第三のトランジスタは、第二のインバ
ータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、
第四のトランジスタは、第二のインバータの出力端子と第一の配線とを、導通または非導
通とするスイッチとしての機能を有する。センスアンプは、第一の動作乃至第四の動作を
含む、初期化動作を行う機能を有する。第一の動作は、第一のトランジスタを用いて、第
一のインバータの入力端子と出力端子との間を導通状態にする、第二の動作は、第三のト
ランジスタを用いて、第二のインバータの入力端子と出力端子との間を導通状態にする、
第三の動作は、第二のトランジスタを用いて、第一のインバータの出力端子と第二の配線
との間を導通状態にする、第四の動作は、第四のトランジスタを用いて、第二のインバー
タの出力端子と第一の配線との間を導通状態にする、であることを特徴とする。
ンスアンプは、第一の配線と、第二の配線とに電気的に接続され、第一の回路は、第一の
インバータと、第一のトランジスタと、第二のトランジスタと、第一の容量素子とを有し
、第二の回路は、第二のインバータと、第三のトランジスタと、第四のトランジスタと、
第二の容量素子とを有する。第一の容量素子の第一端子は、第一の配線と電気的に接続さ
れ、第一の容量素子の第二端子は、第一のインバータの入力端子と電気的に接続される。
第一のトランジスタは、第一のインバータの入力端子と出力端子とを、導通または非導通
とするスイッチとしての機能を有し、第二のトランジスタは、第一のインバータの出力端
子と第二の配線とを、導通または非導通とするスイッチとしての機能を有する。第二の容
量素子の第一端子は、第二の配線と電気的に接続され、第二の容量素子の第二端子は、第
二のインバータの入力端子と電気的に接続される。第三のトランジスタは、第二のインバ
ータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、
第四のトランジスタは、第二のインバータの出力端子と第一の配線とを、導通または非導
通とするスイッチとしての機能を有する。センスアンプは、第一の動作乃至第四の動作を
含む、初期化動作を行う機能を有する。第一の動作は、第一のトランジスタを用いて、第
一のインバータの入力端子と出力端子との間を導通状態にする、第二の動作は、第三のト
ランジスタを用いて、第二のインバータの入力端子と出力端子との間を導通状態にする、
第三の動作は、第二のトランジスタを用いて、第一のインバータの出力端子と第二の配線
との間を導通状態にする、第四の動作は、第四のトランジスタを用いて、第二のインバー
タの出力端子と第一の配線との間を導通状態にする、であることを特徴とする。
また、上記形態において、第一のトランジスタおよび第三のトランジスタは、チャネル形
成領域に金属酸化物を含む。
成領域に金属酸化物を含む。
また、上記形態において、第一のトランジスタと、第三のトランジスタと、第五のトラン
ジスタおよび第六のトランジスタのいずれか一方、および、第七のトランジスタおよび第
八のトランジスタのいずれか一方は、チャネル形成領域に金属酸化物を含む。
ジスタおよび第六のトランジスタのいずれか一方、および、第七のトランジスタおよび第
八のトランジスタのいずれか一方は、チャネル形成領域に金属酸化物を含む。
本発明の一形態により、トランジスタの特性ばらつきの影響を受けにくいセンスアンプを
提供することができる。また、本発明の一形態により、トランジスタの特性ばらつきの影
響を受けにくい半導体装置を提供することができる。また、本発明の一形態により、トラ
ンジスタの特性ばらつきの影響を受けにくいセンスアンプの動作方法を提供することがで
きる。また、本発明の一形態により、トランジスタの特性ばらつきの影響を受けにくい半
導体装置の動作方法を提供することができる。
提供することができる。また、本発明の一形態により、トランジスタの特性ばらつきの影
響を受けにくい半導体装置を提供することができる。また、本発明の一形態により、トラ
ンジスタの特性ばらつきの影響を受けにくいセンスアンプの動作方法を提供することがで
きる。また、本発明の一形態により、トランジスタの特性ばらつきの影響を受けにくい半
導体装置の動作方法を提供することができる。
なお、本発明の一形態の効果は、上記列挙した効果に限定されない。また、上記列挙した
効果は、他の効果の存在を妨げるものではない。他の効果は、以下の記載で述べる、本項
目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書
または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することがで
きる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも
一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙し
た効果を有さない場合もある。
効果は、他の効果の存在を妨げるものではない。他の効果は、以下の記載で述べる、本項
目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書
または図面等の記載から導き出せるものであり、これらの記載から適宜抽出することがで
きる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも
一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙し
た効果を有さない場合もある。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
る形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、以下に示される複数の実施の形態は、適宜組み合わせることが可能である。また、
1つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせ
ることが可能である。
1つの実施の形態の中に複数の構成例が示される場合は、互いに構成例を適宜組み合わせ
ることが可能である。
なお、本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロ
ックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けるこ
とが難しく、一つの構成要素が複数の機能に係わることもあり得る。
ックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けるこ
とが難しく、一つの構成要素が複数の機能に係わることもあり得る。
また、図面等において、大きさ、層の厚さ、領域等は、明瞭化のため誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に
示したものであり、図面に示す形状または値などに限定されない。
がある。よって、必ずしもそのスケールに限定されない。図面は、理想的な例を模式的に
示したものであり、図面に示す形状または値などに限定されない。
また、図面等において、同一の要素または同様な機能を有する要素、同一の材質の要素、
あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明
は省略する場合がある。
あるいは同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明
は省略する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。
また、本明細書等において、「上」や「下」などの配置を示す用語は、構成要素の位置関
係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶
縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素
を含むものを除外しない。
係が、「直上」または「直下」であることを限定するものではない。例えば、「ゲート絶
縁層上のゲート電極」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素
を含むものを除外しない。
また、本明細書等において、「平行」とは、二つの直線が-10°以上10°以下の角度
で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また
、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をい
う。したがって、85°以上95°以下の場合も含まれる。
で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また
、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をい
う。したがって、85°以上95°以下の場合も含まれる。
また、本明細書等において、「第1」、「第2」、「第3」などの序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではない。
混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書等において、「電気的に接続」とは、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する
素子などが含まれる。
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、容量素子、その他の各種機能を有する
素子などが含まれる。
また、本明細書等において、「電圧」とは、ある電位と基準の電位(例えば、グラウンド
電位)との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることが
できる。
電位)との電位差のことを示す場合が多い。よって、電圧と電位差とは言い換えることが
できる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
、少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイ
ン領域、またはドレイン電極)とソース(ソース端子、ソース領域、またはソース電極)
の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインと
の間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領
域とは、電流が主として流れる領域をいう。
、少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイ
ン領域、またはドレイン電極)とソース(ソース端子、ソース領域、またはソース電極)
の間にチャネル形成領域を有しており、チャネル形成領域を介して、ソースとドレインと
の間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領
域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等において、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、nチャネル型トランジスタでは、ソースに対するゲートの電圧V
gsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ソースに対
するゲートの電圧Vgsがしきい値電圧Vthよりも高い状態をいう。つまり、nチャネ
ル型トランジスタのオフ電流とは、ソースに対するゲートの電圧Vgsがしきい値電圧V
thよりも低いときのドレイン電流、という場合がある。
態(非導通状態、遮断状態、ともいう)にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、nチャネル型トランジスタでは、ソースに対するゲートの電圧V
gsがしきい値電圧Vthよりも低い状態、pチャネル型トランジスタでは、ソースに対
するゲートの電圧Vgsがしきい値電圧Vthよりも高い状態をいう。つまり、nチャネ
ル型トランジスタのオフ電流とは、ソースに対するゲートの電圧Vgsがしきい値電圧V
thよりも低いときのドレイン電流、という場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流
と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは
、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合
がある。
は、トランジスタがオフ状態にあるときのソース電流をいう場合がある。また、オフ電流
と同じ意味で、リーク電流という場合がある。また、本明細書等において、オフ電流とは
、トランジスタがオフ状態にあるときに、ソースとドレインの間に流れる電流を指す場合
がある。
また、本明細書等において、金属酸化物(metal oxide)とは、広い意味での
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を
含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともい
う)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該
金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流
作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸
化物半導体(metal oxide semiconductor)、略してOSと呼
ぶことができる。また、OSトランジスタ、またはOS FETと記載する場合において
は、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を
含む)、酸化物半導体(Oxide Semiconductorまたは単にOSともい
う)などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該
金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流
作用、及びスイッチング作用の少なくとも1つを有する場合、当該金属酸化物を、金属酸
化物半導体(metal oxide semiconductor)、略してOSと呼
ぶことができる。また、OSトランジスタ、またはOS FETと記載する場合において
は、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
(実施の形態1)
本実施の形態では、本発明の一形態に係わる半導体装置について説明する。本発明の一形
態に係わる半導体装置は、OSトランジスタを用いて形成されたメモリセルを有する。
本実施の形態では、本発明の一形態に係わる半導体装置について説明する。本発明の一形
態に係わる半導体装置は、OSトランジスタを用いて形成されたメモリセルを有する。
<半導体装置の構成例>
図1(A)は、本発明の一形態に係わる半導体装置10の構成例を示すブロック図である
。
図1(A)は、本発明の一形態に係わる半導体装置10の構成例を示すブロック図である
。
半導体装置10は、複数のメモリセルMCと、メモリセルMCと電気的に接続されたセン
スアンプSAを有している(図1(A)参照)。
スアンプSAを有している(図1(A)参照)。
メモリセルMCは、トランジスタOS1と容量素子C0を有している(図1(B)参照)
。メモリセルMCは、容量素子C0が電荷を保持することで、データの記憶が可能な揮発
性メモリである。
。メモリセルMCは、容量素子C0が電荷を保持することで、データの記憶が可能な揮発
性メモリである。
配線WLは、トランジスタOS1のオン・オフを制御する信号を供給する。すなわち、配
線WLはメモリセルMCのワード線としての機能を有する。配線BLは、トランジスタO
S1を介して、容量素子C0に書き込む電荷を供給する。すなわち、配線BLはメモリセ
ルMCのビット線としての機能を有する。メモリセルMCは、容量素子C0に電荷を書き
込んだ後、トランジスタOS1をオフにすることで、容量素子C0に書き込まれた電荷を
保持することができる。
線WLはメモリセルMCのワード線としての機能を有する。配線BLは、トランジスタO
S1を介して、容量素子C0に書き込む電荷を供給する。すなわち、配線BLはメモリセ
ルMCのビット線としての機能を有する。メモリセルMCは、容量素子C0に電荷を書き
込んだ後、トランジスタOS1をオフにすることで、容量素子C0に書き込まれた電荷を
保持することができる。
メモリセルMCは、配線BLを介してセンスアンプSAと電気的に接続されている。セン
スアンプSAは、メモリセルMCに記憶されたデータの電位を増幅し出力する機能を有す
る。メモリセルMCから読み出された電位が微弱な場合でも、読み出された電位がセンス
アンプSAによって増幅されるため、半導体装置10はデータの読み出しを確実に行うこ
とができる。
スアンプSAは、メモリセルMCに記憶されたデータの電位を増幅し出力する機能を有す
る。メモリセルMCから読み出された電位が微弱な場合でも、読み出された電位がセンス
アンプSAによって増幅されるため、半導体装置10はデータの読み出しを確実に行うこ
とができる。
なお、図1(A)において、メモリセルMCは、センスアンプSAと異なる層に形成され
る例を示している。図1(A)において、メモリセルMCはセンスアンプSAの上層に形
成され、少なくとも1つ以上のメモリセルMCがセンスアンプSAと重なる領域を有する
ように配置されている。これにより、メモリセルMCとセンスアンプSAが同一の層に形
成される場合と比較して、半導体装置10の面積を削減することができる。
る例を示している。図1(A)において、メモリセルMCはセンスアンプSAの上層に形
成され、少なくとも1つ以上のメモリセルMCがセンスアンプSAと重なる領域を有する
ように配置されている。これにより、メモリセルMCとセンスアンプSAが同一の層に形
成される場合と比較して、半導体装置10の面積を削減することができる。
図1(A)においては、メモリセルMCがセンスアンプSAの上層に形成される例を示し
たが、この限りではなく、メモリセルMCとセンスアンプSAが同一の層に形成されてい
てもよい。図2は、メモリセルMCとセンスアンプSAが同一の層に形成された、半導体
装置10の構成例を示すブロック図である。
たが、この限りではなく、メモリセルMCとセンスアンプSAが同一の層に形成されてい
てもよい。図2は、メモリセルMCとセンスアンプSAが同一の層に形成された、半導体
装置10の構成例を示すブロック図である。
半導体装置10は、セルアレイ70、センスアンプ回路60を有する。セルアレイ70は
、複数のメモリセルMCを有する。各メモリセルMCは、配線WLおよび配線BLと電気
的に接続されている。配線WLに供給される電位によってメモリセルMCの選択が行われ
、メモリセルMCに書き込むデータに対応した電位(以下、書き込み電位ともいう)が配
線BLに供給されることにより、メモリセルMCにデータが書き込まれる。
、複数のメモリセルMCを有する。各メモリセルMCは、配線WLおよび配線BLと電気
的に接続されている。配線WLに供給される電位によってメモリセルMCの選択が行われ
、メモリセルMCに書き込むデータに対応した電位(以下、書き込み電位ともいう)が配
線BLに供給されることにより、メモリセルMCにデータが書き込まれる。
セルアレイ70に含まれるメモリセルMCの数は自由に設定することができる。例えば、
128個以上512個以下とすることができる。ここでは、セルアレイ70がi行j列(
i、jは2以上の整数)のメモリセルMCを有する場合について説明する。従って、セル
アレイ70にはi本の配線WLとj本の配線BLが設けられている。
128個以上512個以下とすることができる。ここでは、セルアレイ70がi行j列(
i、jは2以上の整数)のメモリセルMCを有する場合について説明する。従って、セル
アレイ70にはi本の配線WLとj本の配線BLが設けられている。
また、図1(A)に示すセルアレイ70において、ある配線BLと電気的に接続されたメ
モリセルMCは、当該配線BLに隣接する配線BLと電気的に接続されたメモリセルMC
と、同一の配線WLに電気的に接続されない構成としている。従って、セルアレイ70は
、i×j/2個のメモリセルMCを有する。
モリセルMCは、当該配線BLに隣接する配線BLと電気的に接続されたメモリセルMC
と、同一の配線WLに電気的に接続されない構成としている。従って、セルアレイ70は
、i×j/2個のメモリセルMCを有する。
本発明の一形態においては、セルアレイ70のレイアウト方式として、折り返し型や開放
型などを適用することができる。折り返し型を適用する場合、配線WLの電位変化によっ
て、配線BLに出力される読み出し電位に生じるノイズを低減することができる。また、
開放型を適用する場合、折り返し型に比べてメモリセルMCの密度を高めることができ、
セルアレイ70の面積を縮小することができる。図1(A)は、折り返し型を適用した場
合のセルアレイ70の構成例を示している。
型などを適用することができる。折り返し型を適用する場合、配線WLの電位変化によっ
て、配線BLに出力される読み出し電位に生じるノイズを低減することができる。また、
開放型を適用する場合、折り返し型に比べてメモリセルMCの密度を高めることができ、
セルアレイ70の面積を縮小することができる。図1(A)は、折り返し型を適用した場
合のセルアレイ70の構成例を示している。
センスアンプ回路60は、複数の配線BLおよび配線GBLと電気的に接続されている。
センスアンプ回路60は、入力された信号を増幅する機能と、増幅した信号の出力を制御
する機能を有する。具体的には、メモリセルMCに記憶されたデータに対応する配線BL
の電位(以下、読み出し電位ともいう)を増幅し、所定のタイミングで配線GBLに出力
する機能を有する。センスアンプ回路60によって読み出し電位を増幅することにより、
メモリセルMCから読み出された電位が微弱な場合でも、データの読み出しを確実に行う
ことができる。また、増幅した信号の配線GBLへの出力を制御することにより、配線G
BLを共有化することができる。センスアンプ回路60は、複数のセンスアンプSAを有
する。
センスアンプ回路60は、入力された信号を増幅する機能と、増幅した信号の出力を制御
する機能を有する。具体的には、メモリセルMCに記憶されたデータに対応する配線BL
の電位(以下、読み出し電位ともいう)を増幅し、所定のタイミングで配線GBLに出力
する機能を有する。センスアンプ回路60によって読み出し電位を増幅することにより、
メモリセルMCから読み出された電位が微弱な場合でも、データの読み出しを確実に行う
ことができる。また、増幅した信号の配線GBLへの出力を制御することにより、配線G
BLを共有化することができる。センスアンプ回路60は、複数のセンスアンプSAを有
する。
センスアンプSAは、基準となる電位と、配線BLに供給される読み出し電位との電位差
を増幅し、増幅された電位差を保持する機能を有する。また、増幅された電位の配線GB
Lへの出力を制御する機能を有する。ここでは、センスアンプSAが2本の配線BLと2
本の配線GBLに電気的に接続されている例を示す。
を増幅し、増幅された電位差を保持する機能を有する。また、増幅された電位の配線GB
Lへの出力を制御する機能を有する。ここでは、センスアンプSAが2本の配線BLと2
本の配線GBLに電気的に接続されている例を示す。
図1(B)に、メモリセルMCの構成例を示す。メモリセルMCは、トランジスタOS1
、容量素子C0を有する。トランジスタOS1のゲートは配線WLと電気的に接続され、
ソースまたはドレインの一方は容量素子C0の一方の電極と電気的に接続され、ソースま
たはドレインの他方は配線BLと電気的に接続されている。また、容量素子C0の他方の
電極は、所定の電位(接地電位など)が供給される配線または端子と接続されている。こ
こで、トランジスタOS1のソースまたはドレインの一方および容量素子C0の一方の電
極と接続されたノードを、ノードNとする。
、容量素子C0を有する。トランジスタOS1のゲートは配線WLと電気的に接続され、
ソースまたはドレインの一方は容量素子C0の一方の電極と電気的に接続され、ソースま
たはドレインの他方は配線BLと電気的に接続されている。また、容量素子C0の他方の
電極は、所定の電位(接地電位など)が供給される配線または端子と接続されている。こ
こで、トランジスタOS1のソースまたはドレインの一方および容量素子C0の一方の電
極と接続されたノードを、ノードNとする。
トランジスタOS1は、非導通状態となることにより、ノードNに蓄積された電荷を保持
する機能を有する。そのため、トランジスタOS1のオフ電流は小さいことが好ましい。
トランジスタOS1のオフ電流が小さいと、ノードNに保持されている電荷のリークを低
減することができる。そのため、メモリセルMCに記憶されたデータを長時間保持するこ
とができる。
する機能を有する。そのため、トランジスタOS1のオフ電流は小さいことが好ましい。
トランジスタOS1のオフ電流が小さいと、ノードNに保持されている電荷のリークを低
減することができる。そのため、メモリセルMCに記憶されたデータを長時間保持するこ
とができる。
ここで、シリコン等よりもバンドギャップが広く、真性キャリア密度が低い半導体をチャ
ネル形成領域に有するトランジスタは、オフ電流を小さくすることができるため、トラン
ジスタOS1として用いるのに好適である。このような半導体材料として、例えば、シリ
コンの2倍以上の大きなバンドギャップを有する酸化物半導体などが挙げられる。チャネ
ル形成領域に酸化物半導体を含むトランジスタ(OSトランジスタともいう)は、シリコ
ンなど酸化物半導体以外の材料を用いたトランジスタに比べて、オフ電流が極めて小さい
。そのため、トランジスタOS1にOSトランジスタを用いることにより、メモリセルM
Cに書き込まれたデータを長時間にわたって保持することができ、リフレッシュ動作の間
隔を長くすることができる。具体的には、リフレッシュ動作の間隔を1時間以上とするこ
とができる。
ネル形成領域に有するトランジスタは、オフ電流を小さくすることができるため、トラン
ジスタOS1として用いるのに好適である。このような半導体材料として、例えば、シリ
コンの2倍以上の大きなバンドギャップを有する酸化物半導体などが挙げられる。チャネ
ル形成領域に酸化物半導体を含むトランジスタ(OSトランジスタともいう)は、シリコ
ンなど酸化物半導体以外の材料を用いたトランジスタに比べて、オフ電流が極めて小さい
。そのため、トランジスタOS1にOSトランジスタを用いることにより、メモリセルM
Cに書き込まれたデータを長時間にわたって保持することができ、リフレッシュ動作の間
隔を長くすることができる。具体的には、リフレッシュ動作の間隔を1時間以上とするこ
とができる。
また、トランジスタOS1を、バックゲートを有するトランジスタとしてもよい。図1(
C)に示すトランジスタOS2はバックゲートを有し、トランジスタOS2のバックゲー
トは、配線BGLに電気的に接続されている。配線BGLは、電圧Vbg_w1を供給す
る。電圧Vbg_w1を負電圧にすることで、トランジスタOS2の閾値電圧を正電位側
にシフトさせることができ、メモリセルMCの保持時間を長くすることができる。
C)に示すトランジスタOS2はバックゲートを有し、トランジスタOS2のバックゲー
トは、配線BGLに電気的に接続されている。配線BGLは、電圧Vbg_w1を供給す
る。電圧Vbg_w1を負電圧にすることで、トランジスタOS2の閾値電圧を正電位側
にシフトさせることができ、メモリセルMCの保持時間を長くすることができる。
メモリセルMCが有するトランジスタOS1にOSトランジスタを用いることにより、半
導体装置10を長時間データの記憶が可能な記憶装置として用いることができる。そのた
め、半導体装置10は、データの書き込みまたは読み出しを行わない場合、電源供給を停
止することができる。リフレッシュ動作の間隔を長くする、データの書き込みまたは読み
出しを行わない場合の電源供給を停止することによって、半導体装置10は消費電力を削
減することができる。
導体装置10を長時間データの記憶が可能な記憶装置として用いることができる。そのた
め、半導体装置10は、データの書き込みまたは読み出しを行わない場合、電源供給を停
止することができる。リフレッシュ動作の間隔を長くする、データの書き込みまたは読み
出しを行わない場合の電源供給を停止することによって、半導体装置10は消費電力を削
減することができる。
半導体装置10のより具体的な構成例を、図3を用いて説明する。
図3に示す半導体装置10は、図1(A)に示す半導体装置10に、駆動回路80、メイ
ンアンプ81および入出力回路82を加えたものである。
ンアンプ81および入出力回路82を加えたものである。
メインアンプ81は、センスアンプ回路60および入出力回路82と接続されている。メ
インアンプ81は、入力された信号を増幅する機能を有する。具体的には、配線GBLの
電位を増幅して入出力回路82に出力する機能を有する。なお、メインアンプ81は省略
することもできる。
インアンプ81は、入力された信号を増幅する機能を有する。具体的には、配線GBLの
電位を増幅して入出力回路82に出力する機能を有する。なお、メインアンプ81は省略
することもできる。
なお、図3において、メモリセルMCは、センスアンプSA、駆動回路80、メインアン
プ81および入出力回路82と異なる層に形成される例を示している。図3において、メ
モリセルMCはセンスアンプSAの上層に形成され、少なくとも1つ以上のメモリセルM
CがセンスアンプSAと重なる領域を有するように配置されている。これにより、半導体
装置10の面積を削減することができる。
プ81および入出力回路82と異なる層に形成される例を示している。図3において、メ
モリセルMCはセンスアンプSAの上層に形成され、少なくとも1つ以上のメモリセルM
CがセンスアンプSAと重なる領域を有するように配置されている。これにより、半導体
装置10の面積を削減することができる。
図3においては、メモリセルMCがセンスアンプSAの上層に形成される例を示したが、
この限りではなく、メモリセルMCとセンスアンプSAが同一の層に形成されていてもよ
い。また、メモリセルMCが、センスアンプSA、駆動回路80、メインアンプ81およ
び入出力回路82と同一の層に形成されていてもよい。
この限りではなく、メモリセルMCとセンスアンプSAが同一の層に形成されていてもよ
い。また、メモリセルMCが、センスアンプSA、駆動回路80、メインアンプ81およ
び入出力回路82と同一の層に形成されていてもよい。
入出力回路82は、配線GBLの電位またはメインアンプ81から出力された電位を、読
み出しデータとして外部に出力する機能を有する。
み出しデータとして外部に出力する機能を有する。
駆動回路80は、配線WLを介してメモリセルMCと接続されている。駆動回路80は、
所定の配線WLに、データの書き込みを行うメモリセルMCを選択するための信号(以下
、書き込みワード信号ともいう)を供給する機能を有する。駆動回路80は、デコーダな
どによって構成することができる。
所定の配線WLに、データの書き込みを行うメモリセルMCを選択するための信号(以下
、書き込みワード信号ともいう)を供給する機能を有する。駆動回路80は、デコーダな
どによって構成することができる。
センスアンプSAは、配線BLを介してメモリセルMCと接続されている。ここでは、隣
接する2本の配線BL(配線BL_1および配線BL_2)が同一のセンスアンプSAと
接続されている構成例を示している。センスアンプSAは、増幅回路62およびスイッチ
回路63を有する。
接する2本の配線BL(配線BL_1および配線BL_2)が同一のセンスアンプSAと
接続されている構成例を示している。センスアンプSAは、増幅回路62およびスイッチ
回路63を有する。
増幅回路62は、配線BLの電位を増幅する機能を有する。具体的には、増幅回路62は
配線BLの電位と基準電位との差を増幅し、増幅された電位差を保持する機能を有する。
例えば、配線BL_1の電位を増幅する場合は、配線BL_2の電位を基準電位として、
配線BL_1と配線BL_2の電位差を増幅する。また、配線BL_2の電位を増幅する
場合は、配線BL_1の電位を基準電位として、配線BL_1と配線BL_2の電位差を
増幅する。
配線BLの電位と基準電位との差を増幅し、増幅された電位差を保持する機能を有する。
例えば、配線BL_1の電位を増幅する場合は、配線BL_2の電位を基準電位として、
配線BL_1と配線BL_2の電位差を増幅する。また、配線BL_2の電位を増幅する
場合は、配線BL_1の電位を基準電位として、配線BL_1と配線BL_2の電位差を
増幅する。
スイッチ回路63は、増幅された配線BLの電位を配線GBLに出力するか否かを選択す
る機能を有する。ここでは、スイッチ回路63が2本の配線GBL(配線GBL_1およ
び配線GBL_2)と接続されている例を示している。スイッチ回路63は、配線BL_
1と配線GBL_1との導通状態、および配線BL_2と配線GBL_2との導通状態を
制御する機能を有する。
る機能を有する。ここでは、スイッチ回路63が2本の配線GBL(配線GBL_1およ
び配線GBL_2)と接続されている例を示している。スイッチ回路63は、配線BL_
1と配線GBL_1との導通状態、および配線BL_2と配線GBL_2との導通状態を
制御する機能を有する。
スイッチ回路63は、複数の配線CSELのうちいずれかと接続されており、駆動回路8
0から配線CSELに供給される信号に基づいて、スイッチ回路63の動作が制御される
。半導体装置10は、スイッチ回路63および配線CSELを用いて、外部に出力する信
号を選択することができる。そのため、入出力回路82は、マルチプレクサなどを用いた
信号を選択する機能が不要となり、回路構成を簡略化することができる。
0から配線CSELに供給される信号に基づいて、スイッチ回路63の動作が制御される
。半導体装置10は、スイッチ回路63および配線CSELを用いて、外部に出力する信
号を選択することができる。そのため、入出力回路82は、マルチプレクサなどを用いた
信号を選択する機能が不要となり、回路構成を簡略化することができる。
なお、ここでは配線WLおよび配線CSELが駆動回路80と接続されている構成例を示
したが、配線WLと配線CSELが別々の駆動回路と接続されていてもよい。この場合、
配線WLと配線CSELの電位は別々の駆動回路によって制御される。
したが、配線WLと配線CSELが別々の駆動回路と接続されていてもよい。この場合、
配線WLと配線CSELの電位は別々の駆動回路によって制御される。
なお、配線GBLの本数は特に限定されず、セルアレイ70が有する配線BLの本数(j
本)よりも小さい任意の数とすることができる。例えば、1本の配線GBLと接続された
配線BLの数がk本(kは2以上の整数)の場合、配線GBLの本数はj/k本となる。
本)よりも小さい任意の数とすることができる。例えば、1本の配線GBLと接続された
配線BLの数がk本(kは2以上の整数)の場合、配線GBLの本数はj/k本となる。
<センスアンプSA1>
次に、半導体装置10が有するセンスアンプSAに適用可能なセンスアンプである、セン
スアンプSA1の構成例について説明する。
次に、半導体装置10が有するセンスアンプSAに適用可能なセンスアンプである、セン
スアンプSA1の構成例について説明する。
図4に、メモリセルMCと、メモリセルMCと電気的に接続されたセンスアンプSA1の
回路構成例を示す。メモリセルMCは、配線BLを介してセンスアンプSA1と接続され
ている。ここでは、メモリセルMC_1が配線BL_1を介してセンスアンプSA1と接
続され、メモリセルMC_2が配線BL_2を介してセンスアンプSA1と接続されてい
る構成例を示す。
回路構成例を示す。メモリセルMCは、配線BLを介してセンスアンプSA1と接続され
ている。ここでは、メモリセルMC_1が配線BL_1を介してセンスアンプSA1と接
続され、メモリセルMC_2が配線BL_2を介してセンスアンプSA1と接続されてい
る構成例を示す。
なお、図4では、1本の配線BLに1つのメモリセルMCが接続されている構成例を示し
ているが、配線BLに複数のメモリセルMCが接続されていてもよい。
ているが、配線BLに複数のメモリセルMCが接続されていてもよい。
センスアンプSA1は、増幅回路62、スイッチ回路63、プリチャージ回路64を有す
る。
る。
増幅回路62は、pチャネル型のトランジスタ21およびトランジスタ22と、nチャネ
ル型のトランジスタ23およびトランジスタ24、ならびにトランジスタ31乃至トラン
ジスタ34と、容量素子C11および容量素子C12とを有する。
ル型のトランジスタ23およびトランジスタ24、ならびにトランジスタ31乃至トラン
ジスタ34と、容量素子C11および容量素子C12とを有する。
ここで、nチャネル型のトランジスタ31乃至トランジスタ34は、pチャネル型であっ
ても良い。図5に、トランジスタ31乃至トランジスタ34を、それぞれ、pチャネル型
のトランジスタ35乃至トランジスタ38とした、センスアンプSA1の回路構成例を示
す。この場合、トランジスタ35乃至トランジスタ38のゲートのそれぞれは、論理を反
転するため、インバータINV2またはインバータINV3を介して、配線PL2または
配線PL3の一方と接続されている。配線PL2および配線PL3については後述する。
ても良い。図5に、トランジスタ31乃至トランジスタ34を、それぞれ、pチャネル型
のトランジスタ35乃至トランジスタ38とした、センスアンプSA1の回路構成例を示
す。この場合、トランジスタ35乃至トランジスタ38のゲートのそれぞれは、論理を反
転するため、インバータINV2またはインバータINV3を介して、配線PL2または
配線PL3の一方と接続されている。配線PL2および配線PL3については後述する。
または、nチャネル型のトランジスタ31乃至トランジスタ34は、アナログスイッチで
あっても良い。図6に、トランジスタ31乃至トランジスタ34を、それぞれ、アナログ
スイッチASW1乃至アナログスイッチASW4とした、センスアンプSA1の回路構成
例を示す。
あっても良い。図6に、トランジスタ31乃至トランジスタ34を、それぞれ、アナログ
スイッチASW1乃至アナログスイッチASW4とした、センスアンプSA1の回路構成
例を示す。
もしくは、nチャネル型のトランジスタ31乃至トランジスタ34を、何らかのスイッチ
ング素子とすることができる。図7に、トランジスタ31乃至トランジスタ34を、それ
ぞれ、スイッチSW1乃至スイッチSW4とした、センスアンプSA1の回路構成例を示
す。
ング素子とすることができる。図7に、トランジスタ31乃至トランジスタ34を、それ
ぞれ、スイッチSW1乃至スイッチSW4とした、センスアンプSA1の回路構成例を示
す。
また、pチャネル型のトランジスタ21およびトランジスタ22は、nチャネル型であっ
ても良い。例えば、pチャネル型のトランジスタ21およびトランジスタ22を、nチャ
ネル型のトランジスタ41およびトランジスタ42とし、トランジスタ41およびトラン
ジスタ42は、それぞれソースまたはドレインの一方とゲートを接続することで、ダイオ
ード接続としてもよい。図8に、図4に示すトランジスタ21およびトランジスタ22を
、それぞれ、nチャネル型のトランジスタ41およびトランジスタ42とした、センスア
ンプSA1の回路構成例を示す。
ても良い。例えば、pチャネル型のトランジスタ21およびトランジスタ22を、nチャ
ネル型のトランジスタ41およびトランジスタ42とし、トランジスタ41およびトラン
ジスタ42は、それぞれソースまたはドレインの一方とゲートを接続することで、ダイオ
ード接続としてもよい。図8に、図4に示すトランジスタ21およびトランジスタ22を
、それぞれ、nチャネル型のトランジスタ41およびトランジスタ42とした、センスア
ンプSA1の回路構成例を示す。
または、pチャネル型のトランジスタ21およびトランジスタ22を、抵抗素子としても
よい。図9に、図4に示すトランジスタ21およびトランジスタ22を、それぞれ、抵抗
素子R11および抵抗素子R12とした、センスアンプSA1の回路構成例を示す。トラ
ンジスタ21およびトランジスタ22を、nチャネル型のトランジスタまたは抵抗素子と
することで、増幅回路62を単極性トランジスタによって構成することができる。この場
合、増幅回路62が有するトランジスタを同一工程によって製造することができるため、
製造工程を短くすることが可能である。
よい。図9に、図4に示すトランジスタ21およびトランジスタ22を、それぞれ、抵抗
素子R11および抵抗素子R12とした、センスアンプSA1の回路構成例を示す。トラ
ンジスタ21およびトランジスタ22を、nチャネル型のトランジスタまたは抵抗素子と
することで、増幅回路62を単極性トランジスタによって構成することができる。この場
合、増幅回路62が有するトランジスタを同一工程によって製造することができるため、
製造工程を短くすることが可能である。
または、pチャネル型のトランジスタ21およびトランジスタ22を、ディプリーション
型(ノーマリオン型ともいう)であるnチャネル型のトランジスタとしてもよい。図10
に、図4に示すトランジスタ21およびトランジスタ22を、それぞれ、ディプリーショ
ン型のトランジスタ43およびトランジスタ44とした、センスアンプSA1の回路構成
例を示す。
型(ノーマリオン型ともいう)であるnチャネル型のトランジスタとしてもよい。図10
に、図4に示すトランジスタ21およびトランジスタ22を、それぞれ、ディプリーショ
ン型のトランジスタ43およびトランジスタ44とした、センスアンプSA1の回路構成
例を示す。
または、pチャネル型のトランジスタ21およびトランジスタ22をnチャネル型とし、
図1(C)に示すトランジスタOS2と同様、バックゲートを有するトランジスタとして
もよい。例えば、pチャネル型のトランジスタ21およびトランジスタ22を、バックゲ
ートを有するnチャネル型のトランジスタとし、nチャネル型のトランジスタのソースま
たはドレインの一方とゲートをそれぞれ接続することでダイオード接続とする。さらに、
バックゲートに正電圧を印加することでnチャネル型のトランジスタの閾値電圧を負電位
側にシフトさせ、nチャネル型のトランジスタをディプリーション型のトランジスタとし
て使用してもよい。
図1(C)に示すトランジスタOS2と同様、バックゲートを有するトランジスタとして
もよい。例えば、pチャネル型のトランジスタ21およびトランジスタ22を、バックゲ
ートを有するnチャネル型のトランジスタとし、nチャネル型のトランジスタのソースま
たはドレインの一方とゲートをそれぞれ接続することでダイオード接続とする。さらに、
バックゲートに正電圧を印加することでnチャネル型のトランジスタの閾値電圧を負電位
側にシフトさせ、nチャネル型のトランジスタをディプリーション型のトランジスタとし
て使用してもよい。
より具体的に、図11に、図4に示すトランジスタ21およびトランジスタ22を、それ
ぞれ、バックゲートを有するトランジスタ45およびトランジスタ46とした、センスア
ンプSA1の回路構成例を示す。トランジスタ45およびトランジスタ46のバックゲー
トは、それぞれ、配線BGLに接続され、配線BGLを介して正電圧を供給することで、
トランジスタ45およびトランジスタ46をディプリーション型のトランジスタとするこ
とができる。トランジスタ21およびトランジスタ22をnチャネル型とすることで、増
幅回路62を単極性トランジスタによって構成することができる。
ぞれ、バックゲートを有するトランジスタ45およびトランジスタ46とした、センスア
ンプSA1の回路構成例を示す。トランジスタ45およびトランジスタ46のバックゲー
トは、それぞれ、配線BGLに接続され、配線BGLを介して正電圧を供給することで、
トランジスタ45およびトランジスタ46をディプリーション型のトランジスタとするこ
とができる。トランジスタ21およびトランジスタ22をnチャネル型とすることで、増
幅回路62を単極性トランジスタによって構成することができる。
トランジスタ21のソースまたはドレインの一方は配線Vdと接続され、ソースまたはド
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている(図4参照)。トランジスタ23のソースまたはドレインの他方は配線V
sと接続され、トランジスタ33のソースまたはドレインの他方は配線BL_1と接続さ
れている。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲー
ト、トランジスタ23のゲート、および容量素子C11の一方の電極と接続され、容量素
子C11の他方の電極は配線BL_2と接続されている。また、トランジスタ31のゲー
トは配線PL2と接続され、トランジスタ33のゲートは配線PL3と接続されている。
ここで、トランジスタ31のソースまたはドレインの他方、トランジスタ21のゲート、
トランジスタ23のゲート、および容量素子C11の一方の電極と接続されたノードを、
ノードN11とする。
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている(図4参照)。トランジスタ23のソースまたはドレインの他方は配線V
sと接続され、トランジスタ33のソースまたはドレインの他方は配線BL_1と接続さ
れている。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲー
ト、トランジスタ23のゲート、および容量素子C11の一方の電極と接続され、容量素
子C11の他方の電極は配線BL_2と接続されている。また、トランジスタ31のゲー
トは配線PL2と接続され、トランジスタ33のゲートは配線PL3と接続されている。
ここで、トランジスタ31のソースまたはドレインの他方、トランジスタ21のゲート、
トランジスタ23のゲート、および容量素子C11の一方の電極と接続されたノードを、
ノードN11とする。
トランジスタ22のソースまたはドレインの一方は配線Vdと接続され、ソースまたはド
レインの他方は、トランジスタ24のソースまたはドレインの一方、トランジスタ32の
ソースまたはドレインの一方、およびトランジスタ34のソースまたはドレインの一方と
接続されている。トランジスタ24のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ34のソースまたはドレインの他方は配線BL_2と接続されている。ト
ランジスタ32のソースまたはドレインの他方は、トランジスタ22のゲート、トランジ
スタ24のゲート、および容量素子C12の一方の電極と接続され、容量素子C12の他
方の電極は配線BL_1と接続されている。また、トランジスタ32のゲートは配線PL
2と接続され、トランジスタ34のゲートは配線PL3と接続されている。ここで、トラ
ンジスタ32のソースまたはドレインの他方、トランジスタ22のゲート、トランジスタ
24のゲート、および容量素子C12の一方の電極と接続されたノードを、ノードN12
とする。
レインの他方は、トランジスタ24のソースまたはドレインの一方、トランジスタ32の
ソースまたはドレインの一方、およびトランジスタ34のソースまたはドレインの一方と
接続されている。トランジスタ24のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ34のソースまたはドレインの他方は配線BL_2と接続されている。ト
ランジスタ32のソースまたはドレインの他方は、トランジスタ22のゲート、トランジ
スタ24のゲート、および容量素子C12の一方の電極と接続され、容量素子C12の他
方の電極は配線BL_1と接続されている。また、トランジスタ32のゲートは配線PL
2と接続され、トランジスタ34のゲートは配線PL3と接続されている。ここで、トラ
ンジスタ32のソースまたはドレインの他方、トランジスタ22のゲート、トランジスタ
24のゲート、および容量素子C12の一方の電極と接続されたノードを、ノードN12
とする。
ここで、配線Vdは、高電位電源VH_SPを供給する配線であり、配線Vsは、低電位
電源VL_SNを供給する配線である。なお、高電位電源VH_SPおよび低電位電源V
L_SNは、断続的に供給されてもよい。つまり、配線Vdおよび配線Vsを介して、高
電位電源VH_SPおよび低電位電源VL_SNが供給される期間と供給されない期間が
存在してもよい。
電源VL_SNを供給する配線である。なお、高電位電源VH_SPおよび低電位電源V
L_SNは、断続的に供給されてもよい。つまり、配線Vdおよび配線Vsを介して、高
電位電源VH_SPおよび低電位電源VL_SNが供給される期間と供給されない期間が
存在してもよい。
また、トランジスタ31およびトランジスタ32は、非導通状態となることにより、ノー
ドN11およびノードN12に蓄積された電荷を保持する機能を有する。そのため、トラ
ンジスタ31およびトランジスタ32のオフ電流は小さいことが好ましい。例えば、トラ
ンジスタ31およびトランジスタ32に、OSトランジスタを用いてもよい。
ドN11およびノードN12に蓄積された電荷を保持する機能を有する。そのため、トラ
ンジスタ31およびトランジスタ32のオフ電流は小さいことが好ましい。例えば、トラ
ンジスタ31およびトランジスタ32に、OSトランジスタを用いてもよい。
増幅回路62は、配線BL_1の電位を増幅する機能、および配線BL_2の電位を増幅
する機能を有する。なお、図4に示す増幅回路62を有するセンスアンプSA1は、ラッ
チ型のセンスアンプとして機能する。
する機能を有する。なお、図4に示す増幅回路62を有するセンスアンプSA1は、ラッ
チ型のセンスアンプとして機能する。
なお、増幅回路62は、増幅回路65を2個有する構成としてもよい。増幅回路62が増
幅回路65を2個有する場合の、センスアンプSA1の回路構成例を、図12(A)に示
す。また、増幅回路65の回路構成例を、図12(B)に示す。
幅回路65を2個有する場合の、センスアンプSA1の回路構成例を、図12(A)に示
す。また、増幅回路65の回路構成例を、図12(B)に示す。
図12(A)に示すように、増幅回路62は増幅回路65を2個有し、増幅回路65は入
力端子IN1と出力端子OUT1を有する。一方の増幅回路65は、入力端子IN1が配
線BL_1と接続され、出力端子OUT1が配線BL_2と接続される。他方の増幅回路
65は、入力端子IN1が配線BL_2と接続され、出力端子OUT1が配線BL_1と
接続される。
力端子IN1と出力端子OUT1を有する。一方の増幅回路65は、入力端子IN1が配
線BL_1と接続され、出力端子OUT1が配線BL_2と接続される。他方の増幅回路
65は、入力端子IN1が配線BL_2と接続され、出力端子OUT1が配線BL_1と
接続される。
増幅回路65は、pチャネル型のトランジスタ21と、nチャネル型のトランジスタ23
、トランジスタ31、およびトランジスタ33と、容量素子C11とを有する。
、トランジスタ31、およびトランジスタ33と、容量素子C11とを有する。
トランジスタ21のソースまたはドレインの一方は配線Vdと接続され、ソースまたはド
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている。トランジスタ23のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ33のソースまたはドレインの他方は出力端子OUT1と接続されている
。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲート、トラ
ンジスタ23のゲート、および容量素子C11の一方の電極と接続され、容量素子C11
の他方の電極は入力端子IN1と接続されている。また、トランジスタ31のゲートは配
線PL2と接続され、トランジスタ33のゲートは配線PL3と接続されている。
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている。トランジスタ23のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ33のソースまたはドレインの他方は出力端子OUT1と接続されている
。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲート、トラ
ンジスタ23のゲート、および容量素子C11の一方の電極と接続され、容量素子C11
の他方の電極は入力端子IN1と接続されている。また、トランジスタ31のゲートは配
線PL2と接続され、トランジスタ33のゲートは配線PL3と接続されている。
スイッチ回路63は、nチャネル型のトランジスタ25およびトランジスタ26を有する
。トランジスタ25およびトランジスタ26は、pチャネル型であっても良い。トランジ
スタ25のソースまたはドレインの一方は配線BL_1と接続され、ソースまたはドレイ
ンの他方は配線GBL_1と接続されている。トランジスタ26のソースまたはドレイン
の一方は配線BL_2と接続され、ソースまたはドレインの他方は配線GBL_2と接続
されている。
。トランジスタ25およびトランジスタ26は、pチャネル型であっても良い。トランジ
スタ25のソースまたはドレインの一方は配線BL_1と接続され、ソースまたはドレイ
ンの他方は配線GBL_1と接続されている。トランジスタ26のソースまたはドレイン
の一方は配線BL_2と接続され、ソースまたはドレインの他方は配線GBL_2と接続
されている。
また、トランジスタ25のゲートおよびトランジスタ26のゲートは、配線CSELと接
続されている。スイッチ回路63は、配線CSELに供給される電位に基づいて、配線B
L_1と配線GBL_1の導通状態、および配線BL_2と配線GBL_2の導通状態を
制御する機能を有する。
続されている。スイッチ回路63は、配線CSELに供給される電位に基づいて、配線B
L_1と配線GBL_1の導通状態、および配線BL_2と配線GBL_2の導通状態を
制御する機能を有する。
プリチャージ回路64は、nチャネル型のトランジスタ27、トランジスタ28、および
トランジスタ29を有する。トランジスタ27乃至トランジスタ29は、pチャネル型で
あっても良い。トランジスタ27のソースまたはドレインの一方は配線BL_1と接続さ
れ、ソースまたはドレインの他方は配線Pre、およびトランジスタ28のソースまたは
ドレインの一方と接続されている。トランジスタ28のソースまたはドレインの他方は配
線BL_2と接続されている。
トランジスタ29を有する。トランジスタ27乃至トランジスタ29は、pチャネル型で
あっても良い。トランジスタ27のソースまたはドレインの一方は配線BL_1と接続さ
れ、ソースまたはドレインの他方は配線Pre、およびトランジスタ28のソースまたは
ドレインの一方と接続されている。トランジスタ28のソースまたはドレインの他方は配
線BL_2と接続されている。
トランジスタ29のソースまたはドレインの一方は配線BL_1と接続され、ソースまた
はドレインの他方は配線BL_2と接続されている。また、トランジスタ27のゲート、
トランジスタ28のゲート、およびトランジスタ29のゲートは、配線PL1と接続され
ている。プリチャージ回路64は、配線BL_1および配線BL_2の電位を初期化する
機能を有する。
はドレインの他方は配線BL_2と接続されている。また、トランジスタ27のゲート、
トランジスタ28のゲート、およびトランジスタ29のゲートは、配線PL1と接続され
ている。プリチャージ回路64は、配線BL_1および配線BL_2の電位を初期化する
機能を有する。
<センスアンプSA1の動作例1>
次に、図4に示したメモリセルMCとセンスアンプSA1について、データ読み出し時に
おける動作例を、図13に示すタイミングチャートを用いて説明する。
次に、図4に示したメモリセルMCとセンスアンプSA1について、データ読み出し時に
おける動作例を、図13に示すタイミングチャートを用いて説明する。
期間T1では、プリチャージ回路64が有するトランジスタ27乃至トランジスタ29を
オンにして、配線BL_1および配線BL_2の電位を初期化する。具体的には、配線P
L1にハイレベルの電位VH_PLを与え、プリチャージ回路64においてトランジスタ
27乃至トランジスタ29をオンにする。これにより、配線BL_1および配線BL_2
に、配線Preの電位Vpreが与えられる。電位Vpreは、例えば、(VH_SP+
VL_SN)/2とすることができる。
オンにして、配線BL_1および配線BL_2の電位を初期化する。具体的には、配線P
L1にハイレベルの電位VH_PLを与え、プリチャージ回路64においてトランジスタ
27乃至トランジスタ29をオンにする。これにより、配線BL_1および配線BL_2
に、配線Preの電位Vpreが与えられる。電位Vpreは、例えば、(VH_SP+
VL_SN)/2とすることができる。
また、期間T1では、増幅回路62が有するトランジスタ31およびトランジスタ32を
オンにして、ノードN11およびノードN12の電位を初期化する。具体的には、配線P
L2にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ31およ
びトランジスタ32をオンにする。
オンにして、ノードN11およびノードN12の電位を初期化する。具体的には、配線P
L2にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ31およ
びトランジスタ32をオンにする。
ここで、トランジスタ21およびトランジスタ23はインバータを形成しているため、ト
ランジスタ31をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN11の電位は、トランジスタ21およびトランジスタ23の特性に応じた中間
電位となる。この電位を、Vn11とする。中間電位Vn11は、トランジスタ21およ
びトランジスタ23の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
1およびトランジスタ23によって形成されるインバータは、入力電位が中間電位Vn1
1から変動した場合、敏感に反応することができる。
ランジスタ31をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN11の電位は、トランジスタ21およびトランジスタ23の特性に応じた中間
電位となる。この電位を、Vn11とする。中間電位Vn11は、トランジスタ21およ
びトランジスタ23の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
1およびトランジスタ23によって形成されるインバータは、入力電位が中間電位Vn1
1から変動した場合、敏感に反応することができる。
同様に、トランジスタ22およびトランジスタ24はインバータを形成しているため、ト
ランジスタ32をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN12の電位は、トランジスタ22およびトランジスタ24の特性に応じた中間
電位となる。この電位を、Vn12とする。中間電位Vn12は、トランジスタ22およ
びトランジスタ24の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
2およびトランジスタ24によって形成されるインバータは、入力電位が中間電位Vn1
2から変動した場合、敏感に反応することができる。
ランジスタ32をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN12の電位は、トランジスタ22およびトランジスタ24の特性に応じた中間
電位となる。この電位を、Vn12とする。中間電位Vn12は、トランジスタ22およ
びトランジスタ24の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
2およびトランジスタ24によって形成されるインバータは、入力電位が中間電位Vn1
2から変動した場合、敏感に反応することができる。
なお、期間T1では、配線CSELにはローレベルの電位VL_CSELが与えられてお
り、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの状態で
ある。また、配線WL_1にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_1においてトランジスタOS1はオフの状態にある。同様に、図13には図示し
ていないが、配線WL_2にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_2においてトランジスタOS1はオフの状態である。
り、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの状態で
ある。また、配線WL_1にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_1においてトランジスタOS1はオフの状態にある。同様に、図13には図示し
ていないが、配線WL_2にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_2においてトランジスタOS1はオフの状態である。
次いで、配線PL1にローレベルの電位VL_PLを与え、プリチャージ回路64におい
てトランジスタ27乃至トランジスタ29をオフにする。同様に、配線PL2にローレベ
ルの電位VL_PLを与え、増幅回路62においてトランジスタ31およびトランジスタ
32をオフにする。
てトランジスタ27乃至トランジスタ29をオフにする。同様に、配線PL2にローレベ
ルの電位VL_PLを与え、増幅回路62においてトランジスタ31およびトランジスタ
32をオフにする。
配線PL2にローレベルの電位VL_PLを与えるタイミングで、高電位電源VH_SP
および低電位電源VL_SNの供給を停止してもよい。高電位電源VH_SPおよび低電
位電源VL_SNの供給を停止することで、トランジスタ21およびトランジスタ23を
介して流れる貫通電流、および、トランジスタ22およびトランジスタ24を介して流れ
る貫通電流を阻止し、消費電力を低減することができる。また、高電位電源VH_SPお
よび低電位電源VL_SNの供給を停止した場合、後述する期間T3において、配線PL
3にハイレベルの電位VH_PLを与えるタイミングで、高電位電源VH_SPおよび低
電位電源VL_SNの供給を復帰する。
および低電位電源VL_SNの供給を停止してもよい。高電位電源VH_SPおよび低電
位電源VL_SNの供給を停止することで、トランジスタ21およびトランジスタ23を
介して流れる貫通電流、および、トランジスタ22およびトランジスタ24を介して流れ
る貫通電流を阻止し、消費電力を低減することができる。また、高電位電源VH_SPお
よび低電位電源VL_SNの供給を停止した場合、後述する期間T3において、配線PL
3にハイレベルの電位VH_PLを与えるタイミングで、高電位電源VH_SPおよび低
電位電源VL_SNの供給を復帰する。
また、期間T1の一部において、配線Vdおよび配線Vsが電位Vpreを供給する期間
を設けてもよい。配線Vdおよび配線Vsが電位Vpreを供給する期間では、トランジ
スタ21およびトランジスタ23が形成するインバータと、トランジスタ22およびトラ
ンジスタ24が形成するインバータは、電位Vpreを出力する。この期間において、ト
ランジスタ31およびトランジスタ32をオフ、トランジスタ33およびトランジスタ3
4をオンにすることで、配線BL_1および配線BL_2に電位Vpreを与えることが
できる。すなわち、プリチャージ回路64の機能を、増幅回路62を使用して行うことが
できる。
を設けてもよい。配線Vdおよび配線Vsが電位Vpreを供給する期間では、トランジ
スタ21およびトランジスタ23が形成するインバータと、トランジスタ22およびトラ
ンジスタ24が形成するインバータは、電位Vpreを出力する。この期間において、ト
ランジスタ31およびトランジスタ32をオフ、トランジスタ33およびトランジスタ3
4をオンにすることで、配線BL_1および配線BL_2に電位Vpreを与えることが
できる。すなわち、プリチャージ回路64の機能を、増幅回路62を使用して行うことが
できる。
期間T2では、配線WL_1を選択する。具体的には、配線WL_1にハイレベルの電位
VH_WLを与え、メモリセルMC_1においてトランジスタOS1をオンにする。上記
動作により、配線BL_1と容量素子C0が、トランジスタOS1を介して導通状態とな
る。配線BL_1と容量素子C0が導通状態になると、容量素子C0に保持されている電
荷量に従って、配線BL_1の電位が変動する。
VH_WLを与え、メモリセルMC_1においてトランジスタOS1をオンにする。上記
動作により、配線BL_1と容量素子C0が、トランジスタOS1を介して導通状態とな
る。配線BL_1と容量素子C0が導通状態になると、容量素子C0に保持されている電
荷量に従って、配線BL_1の電位が変動する。
図13に示すタイミングチャートでは、容量素子C0に保持されている電荷量が多い場合
を示している。容量素子C0に保持されている電荷量が多い場合、容量素子C0から配線
BL_1へ電荷が放出されることで、電位VpreからΔV1だけ配線BL_1の電位が
上昇する。逆に、容量素子C0に保持されている電荷量が少ない場合、配線BL_1から
容量素子C0へ電荷が流入することで、配線BL_1の電位はΔV2(図示せず)だけ下
降する。
を示している。容量素子C0に保持されている電荷量が多い場合、容量素子C0から配線
BL_1へ電荷が放出されることで、電位VpreからΔV1だけ配線BL_1の電位が
上昇する。逆に、容量素子C0に保持されている電荷量が少ない場合、配線BL_1から
容量素子C0へ電荷が流入することで、配線BL_1の電位はΔV2(図示せず)だけ下
降する。
配線BL_1の電位が、電位VpreからΔV1だけ上昇すると、容量素子C12を介し
てノードN12の電位も中間電位Vn12からΔV3だけ上昇する。ノードN12の電位
が、トランジスタ22およびトランジスタ24の特性に応じた中間電位Vn12からΔV
3だけ上昇することで、トランジスタ22およびトランジスタ24が形成するインバータ
は、低電位電源VL_SNを出力する。
てノードN12の電位も中間電位Vn12からΔV3だけ上昇する。ノードN12の電位
が、トランジスタ22およびトランジスタ24の特性に応じた中間電位Vn12からΔV
3だけ上昇することで、トランジスタ22およびトランジスタ24が形成するインバータ
は、低電位電源VL_SNを出力する。
なお、期間T2では、配線CSELにはローレベルの電位VL_CSELが与えられたま
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。
次いで、期間T3では、増幅回路62が有するトランジスタ33およびトランジスタ34
をオンにして、増幅回路62は配線BL_1および配線BL_2に出力する。具体的には
、配線PL3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ
33およびトランジスタ34をオンにする。
をオンにして、増幅回路62は配線BL_1および配線BL_2に出力する。具体的には
、配線PL3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ
33およびトランジスタ34をオンにする。
図13の場合(容量素子C0に保持されている電荷量が多い場合)、増幅回路62におい
てトランジスタ33およびトランジスタ34がオンになると、増幅回路62は配線BL_
2に低電位電源VL_SNを出力する。配線BL_2の電位がVpreから低電位電源V
L_SNに近づいていくと、容量素子C11を介してノードN11の電位が下降し、トラ
ンジスタ21およびトランジスタ23が形成するインバータは、高電位電源VH_SPを
出力する。そして、増幅回路62は配線BL_1に高電位電源VH_SPを出力し、配線
BL_1の電位はVpre+ΔV1から高電位電源VH_SPに近づいていく。ノードN
12の電位も、容量素子C12を介して上昇する。
てトランジスタ33およびトランジスタ34がオンになると、増幅回路62は配線BL_
2に低電位電源VL_SNを出力する。配線BL_2の電位がVpreから低電位電源V
L_SNに近づいていくと、容量素子C11を介してノードN11の電位が下降し、トラ
ンジスタ21およびトランジスタ23が形成するインバータは、高電位電源VH_SPを
出力する。そして、増幅回路62は配線BL_1に高電位電源VH_SPを出力し、配線
BL_1の電位はVpre+ΔV1から高電位電源VH_SPに近づいていく。ノードN
12の電位も、容量素子C12を介して上昇する。
なお、容量素子C0に保持されている電荷量が少なく、期間T3の開始当初、配線BL_
1の電位が電位Vpre-ΔV2である場合、トランジスタ33およびトランジスタ34
がオンになることで、配線BL_2の電位はVpreから高電位電源VH_SPに近づい
ていき、配線BL_1の電位は電位Vpre-ΔV2から低電位電源VL_SNに近づい
ていく。
1の電位が電位Vpre-ΔV2である場合、トランジスタ33およびトランジスタ34
がオンになることで、配線BL_2の電位はVpreから高電位電源VH_SPに近づい
ていき、配線BL_1の電位は電位Vpre-ΔV2から低電位電源VL_SNに近づい
ていく。
また、期間T3では、配線PL1にはローレベルの電位VL_PLが与えられたままであ
り、プリチャージ回路64においてトランジスタ27乃至トランジスタ29はオフの状態
を維持している。同様に、配線CSELにはローレベルの電位VL_CSELが与えられ
たままであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオ
フの状態を維持している。そして、配線WL_1にはハイレベルの電位VH_WLが与え
られたままであり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持
しているため、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が
容量素子C0に蓄積される。
り、プリチャージ回路64においてトランジスタ27乃至トランジスタ29はオフの状態
を維持している。同様に、配線CSELにはローレベルの電位VL_CSELが与えられ
たままであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオ
フの状態を維持している。そして、配線WL_1にはハイレベルの電位VH_WLが与え
られたままであり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持
しているため、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が
容量素子C0に蓄積される。
期間T4では、配線CSELに与える電位を制御することで、スイッチ回路63をオンに
する。具体的には、配線CSELにハイレベルの電位VH_CSELを与え、スイッチ回
路63においてトランジスタ25およびトランジスタ26をオンにする。これにより、配
線BL_1の電位が配線GBL_1に供給され、配線BL_2の電位が配線GBL_2に
供給される。
する。具体的には、配線CSELにハイレベルの電位VH_CSELを与え、スイッチ回
路63においてトランジスタ25およびトランジスタ26をオンにする。これにより、配
線BL_1の電位が配線GBL_1に供給され、配線BL_2の電位が配線GBL_2に
供給される。
なお、期間T4では、配線PL1にはローレベルの電位VL_PLが与えられたままであ
り、プリチャージ回路64においてトランジスタ27乃至トランジスタ29はオフの状態
を維持している。そして、配線WL_1にはハイレベルの電位VH_WLが与えられたま
まであり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持している
ため、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子
C0に蓄積されたままである。
り、プリチャージ回路64においてトランジスタ27乃至トランジスタ29はオフの状態
を維持している。そして、配線WL_1にはハイレベルの電位VH_WLが与えられたま
まであり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持している
ため、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子
C0に蓄積されたままである。
期間T4が終了すると、配線CSELに与える電位を制御することで、スイッチ回路63
をオフにする。具体的には、配線CSELにローレベルの電位VL_CSELを与え、ス
イッチ回路63においてトランジスタ25およびトランジスタ26をオフにする。また、
配線PL3にローレベルの電位VL_PLを与え、増幅回路62においてトランジスタ3
3およびトランジスタ34をオフにする。
をオフにする。具体的には、配線CSELにローレベルの電位VL_CSELを与え、ス
イッチ回路63においてトランジスタ25およびトランジスタ26をオフにする。また、
配線PL3にローレベルの電位VL_PLを与え、増幅回路62においてトランジスタ3
3およびトランジスタ34をオフにする。
期間T4が終了すると、配線WL_1の選択は終了する。具体的には、配線WL_1にロ
ーレベルの電位VL_WLを与え、メモリセルMC_1においてトランジスタOS1をオ
フにする。上記動作により、配線BL_1の電位VH_SPに応じた電荷が、容量素子C
0に保持される。データの読み出しが行われた後も、上記データがメモリセルMC_1に
おいて保持される。
ーレベルの電位VL_WLを与え、メモリセルMC_1においてトランジスタOS1をオ
フにする。上記動作により、配線BL_1の電位VH_SPに応じた電荷が、容量素子C
0に保持される。データの読み出しが行われた後も、上記データがメモリセルMC_1に
おいて保持される。
なお、期間T1において、ノードN11およびノードN12の電位を初期化する動作は、
毎回行う必要はない。一度、配線BL_1、配線BL_2、ノードN11、およびノード
N12の電位を初期化すると、配線BL_1および配線BL_2の電位が変化して、ノー
ドN11およびノードN12の電位が変化しても、再び配線BL_1および配線BL_2
の電位が初期化されると、ノードN11およびノードN12の電位もそれぞれVn11お
よびVn12に戻るためである。この場合、トランジスタ31およびトランジスタ32の
オフ電流は小さいことが好ましい。例えば、トランジスタ31およびトランジスタ32に
、OSトランジスタを用いることができる。
毎回行う必要はない。一度、配線BL_1、配線BL_2、ノードN11、およびノード
N12の電位を初期化すると、配線BL_1および配線BL_2の電位が変化して、ノー
ドN11およびノードN12の電位が変化しても、再び配線BL_1および配線BL_2
の電位が初期化されると、ノードN11およびノードN12の電位もそれぞれVn11お
よびVn12に戻るためである。この場合、トランジスタ31およびトランジスタ32の
オフ電流は小さいことが好ましい。例えば、トランジスタ31およびトランジスタ32に
、OSトランジスタを用いることができる。
上述した期間T1乃至期間T4における動作により、メモリセルMC_1からのデータ読
み出しが行われる。メモリセルMC_2からのデータ読み出しも、同様に行うことができ
る。
み出しが行われる。メモリセルMC_2からのデータ読み出しも、同様に行うことができ
る。
また、メモリセルMCへのデータ書き込みも、上記と同様の原理で行うことができる。具
体的には、データ読み出しを行う場合と同様に、まず、プリチャージ回路64が有するト
ランジスタ27乃至トランジスタ29をオンにして、配線BL_1および配線BL_2の
電位を初期化し、増幅回路62が有するトランジスタ31およびトランジスタ32をオン
にして、ノードN11およびノードN12の電位を初期化する。
体的には、データ読み出しを行う場合と同様に、まず、プリチャージ回路64が有するト
ランジスタ27乃至トランジスタ29をオンにして、配線BL_1および配線BL_2の
電位を初期化し、増幅回路62が有するトランジスタ31およびトランジスタ32をオン
にして、ノードN11およびノードN12の電位を初期化する。
次いで、データ書き込みを行いたいメモリセルMC_1と接続された配線WL_1、また
はメモリセルMC_2と接続された配線WL_2を選択し、メモリセルMC_1またはメ
モリセルMC_2において、トランジスタOS1をオンにする。上記動作により、配線B
L_1または配線BL_2と、容量素子C0とが、トランジスタOS1を介して導通状態
になる。
はメモリセルMC_2と接続された配線WL_2を選択し、メモリセルMC_1またはメ
モリセルMC_2において、トランジスタOS1をオンにする。上記動作により、配線B
L_1または配線BL_2と、容量素子C0とが、トランジスタOS1を介して導通状態
になる。
次いで、配線CSELに与える電位を制御することで、スイッチ回路63をオンにする。
配線BL_1と配線GBL_1が導通状態となり、配線BL_2と配線GBL_2が導通
状態となる。
配線BL_1と配線GBL_1が導通状態となり、配線BL_2と配線GBL_2が導通
状態となる。
そして、配線GBL_1、配線GBL_2のそれぞれに書き込み電位を与えることで、ス
イッチ回路63を介して配線BL_1および配線BL_2に書き込み電位が与えられる。
上記動作により、配線BL_1または配線BL_2の電位に従い容量素子C0に電荷が蓄
積され、メモリセルMC_1またはメモリセルMC_2にデータが書き込まれる。
イッチ回路63を介して配線BL_1および配線BL_2に書き込み電位が与えられる。
上記動作により、配線BL_1または配線BL_2の電位に従い容量素子C0に電荷が蓄
積され、メモリセルMC_1またはメモリセルMC_2にデータが書き込まれる。
なお、配線BL_1に配線GBL_1の電位が与えられ、配線BL_2に配線GBL_2
の電位が与えられた後は、スイッチ回路63においてトランジスタ25およびトランジス
タ26をオフにしても、配線BL_1の電位と配線BL_2の電位の高低の関係は、増幅
回路62により保持される。
の電位が与えられた後は、スイッチ回路63においてトランジスタ25およびトランジス
タ26をオフにしても、配線BL_1の電位と配線BL_2の電位の高低の関係は、増幅
回路62により保持される。
<センスアンプSA1の動作例2>
図4に示したメモリセルMCとセンスアンプSA1について、図13に示すタイミングチ
ャートと異なる動作例を、図14に示すタイミングチャートを用いて説明する。
図4に示したメモリセルMCとセンスアンプSA1について、図13に示すタイミングチ
ャートと異なる動作例を、図14に示すタイミングチャートを用いて説明する。
期間T1では、増幅回路62が有するトランジスタ31およびトランジスタ32をオンに
して、ノードN11およびノードN12の電位を初期化する。具体的には、配線PL2に
ハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ31およびトラ
ンジスタ32をオンにする。
して、ノードN11およびノードN12の電位を初期化する。具体的には、配線PL2に
ハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ31およびトラ
ンジスタ32をオンにする。
また、期間T1では、増幅回路62が有するトランジスタ33およびトランジスタ34を
オンにして、配線BL_1および配線BL_2の電位を初期化する。具体的には、配線P
L3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ33およ
びトランジスタ34をオンにする。
オンにして、配線BL_1および配線BL_2の電位を初期化する。具体的には、配線P
L3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ33およ
びトランジスタ34をオンにする。
ここで、トランジスタ21およびトランジスタ23はインバータを形成しているため、ト
ランジスタ31をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN11の電位は、トランジスタ21およびトランジスタ23の特性に応じた中間
電位となる。この電位を、Vn11とする。中間電位Vn11は、トランジスタ21およ
びトランジスタ23の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
1およびトランジスタ23によって形成されるインバータは、入力電位がVn11から変
動した場合、敏感に反応することができる。
ランジスタ31をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN11の電位は、トランジスタ21およびトランジスタ23の特性に応じた中間
電位となる。この電位を、Vn11とする。中間電位Vn11は、トランジスタ21およ
びトランジスタ23の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
1およびトランジスタ23によって形成されるインバータは、入力電位がVn11から変
動した場合、敏感に反応することができる。
また、トランジスタ33をオンにして、トランジスタ21およびトランジスタ23によっ
て形成されるインバータの出力と配線BL_1との間を導通状態にすることにより、配線
BL_1の電位もVn11となる。中間電位Vn11は、トランジスタ21およびトラン
ジスタ23の特性に応じた中間電位であるため、トランジスタ21およびトランジスタ2
3によって形成されるインバータの入力がVn11から変動した場合、インバータの出力
もVn11から変動することとなる。配線BL_1の電位をVn11に初期化することで
、インバータの入力がVn11から変動した場合の出力の変化を、配線BL_1に素早く
伝えることができる。
て形成されるインバータの出力と配線BL_1との間を導通状態にすることにより、配線
BL_1の電位もVn11となる。中間電位Vn11は、トランジスタ21およびトラン
ジスタ23の特性に応じた中間電位であるため、トランジスタ21およびトランジスタ2
3によって形成されるインバータの入力がVn11から変動した場合、インバータの出力
もVn11から変動することとなる。配線BL_1の電位をVn11に初期化することで
、インバータの入力がVn11から変動した場合の出力の変化を、配線BL_1に素早く
伝えることができる。
同様に、トランジスタ22およびトランジスタ24はインバータを形成しているため、ト
ランジスタ32をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN12の電位は、トランジスタ22およびトランジスタ24の特性に応じた中間
電位となる。この電位を、Vn12とする。中間電位Vn12は、トランジスタ22およ
びトランジスタ24の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
2およびトランジスタ24によって形成されるインバータは、入力電位がVn12から変
動した場合、敏感に反応することができる。
ランジスタ32をオンにしてインバータの入力と出力との間を導通状態にすることにより
、ノードN12の電位は、トランジスタ22およびトランジスタ24の特性に応じた中間
電位となる。この電位を、Vn12とする。中間電位Vn12は、トランジスタ22およ
びトランジスタ24の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
2およびトランジスタ24によって形成されるインバータは、入力電位がVn12から変
動した場合、敏感に反応することができる。
同様に、トランジスタ34をオンにして、トランジスタ22およびトランジスタ24によ
って形成されるインバータの出力と配線BL_2との間を導通状態にすることにより、配
線BL_2の電位もVn12となる。中間電位Vn12は、トランジスタ22およびトラ
ンジスタ24の特性に応じた中間電位であるため、トランジスタ22およびトランジスタ
24によって形成されるインバータの入力がVn12から変動した場合、インバータの出
力もVn12から変動することとなる。配線BL_2の電位をVn12に初期化すること
で、インバータの入力がVn12から変動した場合の出力の変化を、配線BL_2に素早
く伝えることができる。
って形成されるインバータの出力と配線BL_2との間を導通状態にすることにより、配
線BL_2の電位もVn12となる。中間電位Vn12は、トランジスタ22およびトラ
ンジスタ24の特性に応じた中間電位であるため、トランジスタ22およびトランジスタ
24によって形成されるインバータの入力がVn12から変動した場合、インバータの出
力もVn12から変動することとなる。配線BL_2の電位をVn12に初期化すること
で、インバータの入力がVn12から変動した場合の出力の変化を、配線BL_2に素早
く伝えることができる。
なお、増幅回路62が有するトランジスタ33およびトランジスタ34をオンにして、配
線BL_1および配線BL_2の電位を初期化する場合、プリチャージ回路64は必要な
く、図14では期間T1乃至期間T4において、配線PL1にはローレベルの電位VL_
PLが与えられている。
線BL_1および配線BL_2の電位を初期化する場合、プリチャージ回路64は必要な
く、図14では期間T1乃至期間T4において、配線PL1にはローレベルの電位VL_
PLが与えられている。
また、期間T1では、配線CSELにはローレベルの電位VL_CSELが与えられてお
り、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの状態で
ある。配線WL_1にはローレベルの電位VL_WLが与えられており、メモリセルMC
_1においてトランジスタOS1はオフの状態にある。同様に、図14には図示していな
いが、配線WL_2にはローレベルの電位VL_WLが与えられており、メモリセルMC
_2においてトランジスタOS1はオフの状態である。
り、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの状態で
ある。配線WL_1にはローレベルの電位VL_WLが与えられており、メモリセルMC
_1においてトランジスタOS1はオフの状態にある。同様に、図14には図示していな
いが、配線WL_2にはローレベルの電位VL_WLが与えられており、メモリセルMC
_2においてトランジスタOS1はオフの状態である。
次いで、配線PL2および配線PL3にローレベルの電位VL_PLを与え、増幅回路6
2においてトランジスタ31乃至トランジスタ34をオフにする。
2においてトランジスタ31乃至トランジスタ34をオフにする。
配線PL2および配線PL3にローレベルの電位VL_PLを与えるタイミングで、高電
位電源VH_SPおよび低電位電源VL_SNの供給を停止してもよい。高電位電源VH
_SPおよび低電位電源VL_SNの供給を停止することで、トランジスタ21およびト
ランジスタ23を介して流れる貫通電流、および、トランジスタ22およびトランジスタ
24を介して流れる貫通電流を阻止し、消費電力を低減することができる。また、高電位
電源VH_SPおよび低電位電源VL_SNの供給を停止した場合、後述する期間T3に
おいて、配線PL3にハイレベルの電位VH_PLを与えるタイミングで、高電位電源V
H_SPおよび低電位電源VL_SNの供給を復帰する。
位電源VH_SPおよび低電位電源VL_SNの供給を停止してもよい。高電位電源VH
_SPおよび低電位電源VL_SNの供給を停止することで、トランジスタ21およびト
ランジスタ23を介して流れる貫通電流、および、トランジスタ22およびトランジスタ
24を介して流れる貫通電流を阻止し、消費電力を低減することができる。また、高電位
電源VH_SPおよび低電位電源VL_SNの供給を停止した場合、後述する期間T3に
おいて、配線PL3にハイレベルの電位VH_PLを与えるタイミングで、高電位電源V
H_SPおよび低電位電源VL_SNの供給を復帰する。
期間T2では、配線WL_1を選択する。具体的には、配線WL_1にハイレベルの電位
VH_WLを与え、メモリセルMC_1においてトランジスタOS1をオンにする。上記
動作により、配線BL_1と容量素子C0が、トランジスタOS1を介して導通状態とな
る。配線BL_1と容量素子C0が導通状態になると、容量素子C0に保持されている電
荷量に従って、配線BL_1の電位が変動する。
VH_WLを与え、メモリセルMC_1においてトランジスタOS1をオンにする。上記
動作により、配線BL_1と容量素子C0が、トランジスタOS1を介して導通状態とな
る。配線BL_1と容量素子C0が導通状態になると、容量素子C0に保持されている電
荷量に従って、配線BL_1の電位が変動する。
図14に示すタイミングチャートでは、容量素子C0に保持されている電荷量が多い場合
を示している。容量素子C0に保持されている電荷量が多い場合、容量素子C0から配線
BL_1へ電荷が放出されることで、電位Vn11からΔV4だけ配線BL_1の電位が
上昇する。逆に、容量素子C0に保持されている電荷量が少ない場合、配線BL_1から
容量素子C0へ電荷が流入することで、配線BL_1の電位はΔV5(図示せず)だけ下
降する。
を示している。容量素子C0に保持されている電荷量が多い場合、容量素子C0から配線
BL_1へ電荷が放出されることで、電位Vn11からΔV4だけ配線BL_1の電位が
上昇する。逆に、容量素子C0に保持されている電荷量が少ない場合、配線BL_1から
容量素子C0へ電荷が流入することで、配線BL_1の電位はΔV5(図示せず)だけ下
降する。
配線BL_1の電位が、電位Vn11からΔV4だけ上昇すると、容量素子C12を介し
てノードN12の電位もΔV6だけ上昇する。ノードN12の電位が、トランジスタ22
およびトランジスタ24の特性に応じた中間電位Vn12からΔV6だけ上昇することで
、トランジスタ22およびトランジスタ24が形成するインバータは、低電位電源VL_
SNを出力する。
てノードN12の電位もΔV6だけ上昇する。ノードN12の電位が、トランジスタ22
およびトランジスタ24の特性に応じた中間電位Vn12からΔV6だけ上昇することで
、トランジスタ22およびトランジスタ24が形成するインバータは、低電位電源VL_
SNを出力する。
なお、期間T2では、配線CSELにはローレベルの電位VL_CSELが与えられたま
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。
次いで、期間T3では、増幅回路62が有するトランジスタ33およびトランジスタ34
をオンにして、増幅回路62は配線BL_1および配線BL_2に出力する。具体的には
、配線PL3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ
33およびトランジスタ34をオンにする。
をオンにして、増幅回路62は配線BL_1および配線BL_2に出力する。具体的には
、配線PL3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ
33およびトランジスタ34をオンにする。
図14の場合(容量素子C0に保持されている電荷量が多い場合)、増幅回路62におい
てトランジスタ33およびトランジスタ34がオンになると、増幅回路62は配線BL_
2に低電位電源VL_SNを出力する。配線BL_2の電位がVn12から低電位電源V
L_SNに近づいていくと、容量素子C11を介してノードN11の電位が下降し、トラ
ンジスタ21およびトランジスタ23が形成するインバータは、高電位電源VH_SPを
出力する。そして、増幅回路62は配線BL_1に高電位電源VH_SPを出力し、配線
BL_1の電位はVn11+ΔV4から高電位電源VH_SPに近づいていく。ノードN
12の電位も、容量素子C12を介して上昇する。
てトランジスタ33およびトランジスタ34がオンになると、増幅回路62は配線BL_
2に低電位電源VL_SNを出力する。配線BL_2の電位がVn12から低電位電源V
L_SNに近づいていくと、容量素子C11を介してノードN11の電位が下降し、トラ
ンジスタ21およびトランジスタ23が形成するインバータは、高電位電源VH_SPを
出力する。そして、増幅回路62は配線BL_1に高電位電源VH_SPを出力し、配線
BL_1の電位はVn11+ΔV4から高電位電源VH_SPに近づいていく。ノードN
12の電位も、容量素子C12を介して上昇する。
なお、容量素子C0に保持されている電荷量が少なく、期間T3の開始当初、配線BL_
1の電位が電位Vn11-ΔV5である場合、トランジスタ33およびトランジスタ34
がオンになることで、配線BL_2の電位はVn12から高電位電源VH_SPに近づい
ていき、配線BL_1の電位は電位Vn11-ΔV5から低電位電源VL_SNに近づい
ていく。
1の電位が電位Vn11-ΔV5である場合、トランジスタ33およびトランジスタ34
がオンになることで、配線BL_2の電位はVn12から高電位電源VH_SPに近づい
ていき、配線BL_1の電位は電位Vn11-ΔV5から低電位電源VL_SNに近づい
ていく。
また、期間T3では、配線CSELにはローレベルの電位VL_CSELが与えられたま
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。そして、配線WL_1にはハイレベルの電位VH_WLが与えられ
たままであり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持して
いるため、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量
素子C0に蓄積される。
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。そして、配線WL_1にはハイレベルの電位VH_WLが与えられ
たままであり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持して
いるため、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量
素子C0に蓄積される。
期間T4では、配線CSELに与える電位を制御することで、スイッチ回路63をオンに
する。具体的には、配線CSELにハイレベルの電位VH_CSELを与え、スイッチ回
路63においてトランジスタ25およびトランジスタ26をオンにする。これにより、配
線BL_1の電位が配線GBL_1に供給され、配線BL_2の電位が配線GBL_2に
供給される。
する。具体的には、配線CSELにハイレベルの電位VH_CSELを与え、スイッチ回
路63においてトランジスタ25およびトランジスタ26をオンにする。これにより、配
線BL_1の電位が配線GBL_1に供給され、配線BL_2の電位が配線GBL_2に
供給される。
なお、期間T4では、配線WL_1にはハイレベルの電位VH_WLが与えられたままで
あり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持しているため
、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子C0
に蓄積されたままである。
あり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持しているため
、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子C0
に蓄積されたままである。
期間T4が終了すると、配線CSELに与える電位を制御することで、スイッチ回路63
をオフにする。具体的には、配線CSELにローレベルの電位VL_CSELを与え、ス
イッチ回路63においてトランジスタ25およびトランジスタ26をオフにする。また、
配線PL3にローレベルの電位VL_PLを与え、増幅回路62においてトランジスタ3
3およびトランジスタ34をオフにする。
をオフにする。具体的には、配線CSELにローレベルの電位VL_CSELを与え、ス
イッチ回路63においてトランジスタ25およびトランジスタ26をオフにする。また、
配線PL3にローレベルの電位VL_PLを与え、増幅回路62においてトランジスタ3
3およびトランジスタ34をオフにする。
期間T4が終了すると、配線WL_1の選択は終了する。具体的には、配線WL_1にロ
ーレベルの電位VL_WLを与え、メモリセルMC_1においてトランジスタOS1をオ
フにする。上記動作により、配線BL_1の電位VH_SPに応じた電荷が、容量素子C
0に保持される。データの読み出しが行われた後も、上記データがメモリセルMC_1に
おいて記憶される。
ーレベルの電位VL_WLを与え、メモリセルMC_1においてトランジスタOS1をオ
フにする。上記動作により、配線BL_1の電位VH_SPに応じた電荷が、容量素子C
0に保持される。データの読み出しが行われた後も、上記データがメモリセルMC_1に
おいて記憶される。
上述した期間T1乃至期間T4における動作により、メモリセルMC_1からのデータ読
み出しが行われる。メモリセルMC_2からのデータ読み出しも、同様に行うことができ
る。
み出しが行われる。メモリセルMC_2からのデータ読み出しも、同様に行うことができ
る。
また、メモリセルMCへのデータ書き込みも、上記と同様の原理で行うことができる。具
体的には、データ読み出しを行う場合と同様に、まず、増幅回路62が有するトランジス
タ31およびトランジスタ32をオンにして、ノードN11およびノードN12の電位を
初期化し、増幅回路62が有するトランジスタ33およびトランジスタ34をオンにして
、配線BL_1および配線BL_2の電位を初期化する。
体的には、データ読み出しを行う場合と同様に、まず、増幅回路62が有するトランジス
タ31およびトランジスタ32をオンにして、ノードN11およびノードN12の電位を
初期化し、増幅回路62が有するトランジスタ33およびトランジスタ34をオンにして
、配線BL_1および配線BL_2の電位を初期化する。
次いで、データ書き込みを行いたいメモリセルMC_1と接続された配線WL_1、また
はメモリセルMC_2と接続された配線WL_2を選択し、メモリセルMC_1またはメ
モリセルMC_2において、トランジスタOS1をオンにする。上記動作により、配線B
L_1または配線BL_2と、容量素子C0とが、トランジスタOS1を介して導通状態
になる。
はメモリセルMC_2と接続された配線WL_2を選択し、メモリセルMC_1またはメ
モリセルMC_2において、トランジスタOS1をオンにする。上記動作により、配線B
L_1または配線BL_2と、容量素子C0とが、トランジスタOS1を介して導通状態
になる。
次いで、配線CSELに与える電位を制御することで、スイッチ回路63をオンにする。
配線BL_1と配線GBL_1が導通状態となり、配線BL_2と配線GBL_2が導通
状態となる。
配線BL_1と配線GBL_1が導通状態となり、配線BL_2と配線GBL_2が導通
状態となる。
そして、配線GBL_1、配線GBL_2のそれぞれに書き込み電位を与えることで、ス
イッチ回路63を介して配線BL_1および配線BL_2に書き込み電位が与えられる。
上記動作により、配線BL_1または配線BL_2の電位に従い容量素子C0に電荷が蓄
積され、メモリセルMC_1またはメモリセルMC_2にデータが書き込まれる。
イッチ回路63を介して配線BL_1および配線BL_2に書き込み電位が与えられる。
上記動作により、配線BL_1または配線BL_2の電位に従い容量素子C0に電荷が蓄
積され、メモリセルMC_1またはメモリセルMC_2にデータが書き込まれる。
なお、配線BL_1に配線GBL_1の電位が与えられ、配線BL_2に配線GBL_2
の電位が与えられた後は、スイッチ回路63においてトランジスタ25およびトランジス
タ26をオフにしても、配線BL_1の電位と配線BL_2の電位の高低の関係は、増幅
回路62により保持される。
の電位が与えられた後は、スイッチ回路63においてトランジスタ25およびトランジス
タ26をオフにしても、配線BL_1の電位と配線BL_2の電位の高低の関係は、増幅
回路62により保持される。
<センスアンプSA2>
次に、図4に示したセンスアンプSA1とは異なるセンスアンプの構成例について、図1
5を用いて説明する。
次に、図4に示したセンスアンプSA1とは異なるセンスアンプの構成例について、図1
5を用いて説明する。
図15に示すセンスアンプSA2は、プリチャージ回路64を有さない点、および、増幅
回路62において容量素子C11および容量素子C12を有さない点で、センスアンプS
A1と異なる。以下、センスアンプSA2の構成例について説明するが、センスアンプS
A1と同様の構成要素についてはセンスアンプSA1の説明を援用する。
回路62において容量素子C11および容量素子C12を有さない点で、センスアンプS
A1と異なる。以下、センスアンプSA2の構成例について説明するが、センスアンプS
A1と同様の構成要素についてはセンスアンプSA1の説明を援用する。
図15に、メモリセルMCと、メモリセルMCと電気的に接続されたセンスアンプSA2
の回路構成例を示す。メモリセルMCは、配線BLを介してセンスアンプSA2と接続さ
れている。ここでは、メモリセルMC_1が配線BL_1を介してセンスアンプSA2と
接続され、メモリセルMC_2が配線BL_2を介してセンスアンプSA2と接続されて
いる構成例を示す。
の回路構成例を示す。メモリセルMCは、配線BLを介してセンスアンプSA2と接続さ
れている。ここでは、メモリセルMC_1が配線BL_1を介してセンスアンプSA2と
接続され、メモリセルMC_2が配線BL_2を介してセンスアンプSA2と接続されて
いる構成例を示す。
センスアンプSA2は、増幅回路62、スイッチ回路63を有する。
増幅回路62は、pチャネル型のトランジスタ21およびトランジスタ22と、nチャネ
ル型のトランジスタ23およびトランジスタ24、ならびにトランジスタ31乃至トラン
ジスタ34とを有する。
ル型のトランジスタ23およびトランジスタ24、ならびにトランジスタ31乃至トラン
ジスタ34とを有する。
ここで、nチャネル型のトランジスタ31乃至トランジスタ34は、pチャネル型であっ
ても良い。図16に、トランジスタ31乃至トランジスタ34を、それぞれ、pチャネル
型のトランジスタ35乃至トランジスタ38とした、センスアンプSA2の回路構成例を
示す。この場合、トランジスタ35乃至トランジスタ38のゲートのそれぞれは、論理を
反転するため、インバータINV2またはインバータINV3を介して、配線PL2また
は配線PL3の一方と接続されている。
ても良い。図16に、トランジスタ31乃至トランジスタ34を、それぞれ、pチャネル
型のトランジスタ35乃至トランジスタ38とした、センスアンプSA2の回路構成例を
示す。この場合、トランジスタ35乃至トランジスタ38のゲートのそれぞれは、論理を
反転するため、インバータINV2またはインバータINV3を介して、配線PL2また
は配線PL3の一方と接続されている。
または、nチャネル型のトランジスタ31乃至トランジスタ34は、アナログスイッチで
あっても良い。図17に、トランジスタ31乃至トランジスタ34を、それぞれ、アナロ
グスイッチASW1乃至アナログスイッチASW4とした、センスアンプSA2の回路構
成例を示す。
あっても良い。図17に、トランジスタ31乃至トランジスタ34を、それぞれ、アナロ
グスイッチASW1乃至アナログスイッチASW4とした、センスアンプSA2の回路構
成例を示す。
もしくは、nチャネル型のトランジスタ31乃至トランジスタ34を、何らかのスイッチ
ング素子とすることができる。図18に、トランジスタ31乃至トランジスタ34を、そ
れぞれ、スイッチSW1乃至スイッチSW4とした、センスアンプSA2の回路構成例を
示す。
ング素子とすることができる。図18に、トランジスタ31乃至トランジスタ34を、そ
れぞれ、スイッチSW1乃至スイッチSW4とした、センスアンプSA2の回路構成例を
示す。
トランジスタ21、トランジスタ22については、センスアンプSA1の説明を援用する
。
。
トランジスタ21のソースまたはドレインの一方は配線Vdと接続され、ソースまたはド
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている(図15参照)。トランジスタ23のソースまたはドレインの他方は配線
Vsと接続され、トランジスタ33のソースまたはドレインの他方は配線BL_1と接続
されている。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲ
ート、トランジスタ23のゲート、および配線BL_2と接続されている。また、トラン
ジスタ31のゲートは配線PL2と接続され、トランジスタ33のゲートは配線PL3と
接続されている。
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている(図15参照)。トランジスタ23のソースまたはドレインの他方は配線
Vsと接続され、トランジスタ33のソースまたはドレインの他方は配線BL_1と接続
されている。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲ
ート、トランジスタ23のゲート、および配線BL_2と接続されている。また、トラン
ジスタ31のゲートは配線PL2と接続され、トランジスタ33のゲートは配線PL3と
接続されている。
トランジスタ22のソースまたはドレインの一方は配線Vdと接続され、ソースまたはド
レインの他方は、トランジスタ24のソースまたはドレインの一方、トランジスタ32の
ソースまたはドレインの一方、およびトランジスタ34のソースまたはドレインの一方と
接続されている。トランジスタ24のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ34のソースまたはドレインの他方は配線BL_2と接続されている。ト
ランジスタ32のソースまたはドレインの他方は、トランジスタ22のゲート、トランジ
スタ24のゲート、および配線BL_1と接続されている。また、トランジスタ32のゲ
ートは配線PL2と接続され、トランジスタ34のゲートは配線PL3と接続されている
。
レインの他方は、トランジスタ24のソースまたはドレインの一方、トランジスタ32の
ソースまたはドレインの一方、およびトランジスタ34のソースまたはドレインの一方と
接続されている。トランジスタ24のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ34のソースまたはドレインの他方は配線BL_2と接続されている。ト
ランジスタ32のソースまたはドレインの他方は、トランジスタ22のゲート、トランジ
スタ24のゲート、および配線BL_1と接続されている。また、トランジスタ32のゲ
ートは配線PL2と接続され、トランジスタ34のゲートは配線PL3と接続されている
。
配線Vdは高電位電源VH_SPを供給する配線であり、配線Vsは低電位電源VL_S
Nを供給する配線である。なお、高電位電源VH_SPおよび低電位電源VL_SNは、
断続的に供給されてもよい。つまり、配線Vdおよび配線Vsを介して、高電位電源VH
_SPおよび低電位電源VL_SNが供給される期間と供給されない期間が存在してもよ
い。
Nを供給する配線である。なお、高電位電源VH_SPおよび低電位電源VL_SNは、
断続的に供給されてもよい。つまり、配線Vdおよび配線Vsを介して、高電位電源VH
_SPおよび低電位電源VL_SNが供給される期間と供給されない期間が存在してもよ
い。
増幅回路62は、配線BL_1の電位を増幅する機能、および配線BL_2の電位を増幅
する機能を有する。なお、図15に示す増幅回路62を有するセンスアンプSA2は、ラ
ッチ型のセンスアンプとして機能する。
する機能を有する。なお、図15に示す増幅回路62を有するセンスアンプSA2は、ラ
ッチ型のセンスアンプとして機能する。
なお、増幅回路62は、増幅回路66を2個有する構成としてもよい。増幅回路62が増
幅回路66を2個有する場合の、センスアンプSA2の回路構成例を、図19(A)に示
す。また、増幅回路66の回路構成例を、図19(B)に示す。
幅回路66を2個有する場合の、センスアンプSA2の回路構成例を、図19(A)に示
す。また、増幅回路66の回路構成例を、図19(B)に示す。
図19(A)に示すように、増幅回路62は増幅回路66を2個有し、増幅回路66は入
力端子IN2と出力端子OUT2を有する。一方の増幅回路66は、入力端子IN2が配
線BL_1と接続され、出力端子OUT2が配線BL_2と接続される。他方の増幅回路
66は、入力端子IN2が配線BL_2と接続され、出力端子OUT2が配線BL_1と
接続される。
力端子IN2と出力端子OUT2を有する。一方の増幅回路66は、入力端子IN2が配
線BL_1と接続され、出力端子OUT2が配線BL_2と接続される。他方の増幅回路
66は、入力端子IN2が配線BL_2と接続され、出力端子OUT2が配線BL_1と
接続される。
増幅回路66は、pチャネル型のトランジスタ21と、nチャネル型のトランジスタ23
、トランジスタ31、およびトランジスタ33とを有する。
、トランジスタ31、およびトランジスタ33とを有する。
トランジスタ21のソースまたはドレインの一方は配線Vdと接続され、ソースまたはド
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている。トランジスタ23のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ33のソースまたはドレインの他方は出力端子OUT2と接続されている
。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲート、トラ
ンジスタ23のゲート、および入力端子IN2と接続されている。また、トランジスタ3
1のゲートは配線PL2と接続され、トランジスタ33のゲートは配線PL3と接続され
ている。
レインの他方は、トランジスタ23のソースまたはドレインの一方、トランジスタ31の
ソースまたはドレインの一方、およびトランジスタ33のソースまたはドレインの一方と
接続されている。トランジスタ23のソースまたはドレインの他方は配線Vsと接続され
、トランジスタ33のソースまたはドレインの他方は出力端子OUT2と接続されている
。トランジスタ31のソースまたはドレインの他方は、トランジスタ21のゲート、トラ
ンジスタ23のゲート、および入力端子IN2と接続されている。また、トランジスタ3
1のゲートは配線PL2と接続され、トランジスタ33のゲートは配線PL3と接続され
ている。
スイッチ回路63については、センスアンプSA1の説明を援用する。
<センスアンプSA2の動作例1>
次に、図15に示したメモリセルMCとセンスアンプSA2について、データ読み出し時
における動作例を、図20に示すタイミングチャートを用いて説明する。
次に、図15に示したメモリセルMCとセンスアンプSA2について、データ読み出し時
における動作例を、図20に示すタイミングチャートを用いて説明する。
期間T1では、増幅回路62が有するトランジスタ31およびトランジスタ32をオンに
して、配線BL_1および配線BL_2の電位を初期化する。具体的には、配線PL2に
ハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ31およびトラ
ンジスタ32をオンにする。
して、配線BL_1および配線BL_2の電位を初期化する。具体的には、配線PL2に
ハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ31およびトラ
ンジスタ32をオンにする。
トランジスタ21およびトランジスタ23はインバータを形成しているため、トランジス
タ31をオンにしてインバータの入力と出力との間を導通状態にすることにより、配線B
L_2の電位は、トランジスタ21およびトランジスタ23の特性に応じた中間電位とな
る。この電位を、Vbl2とする。中間電位Vbl2は、トランジスタ21およびトラン
ジスタ23の特性ばらつきの影響を反映して決まる電位であり、トランジスタ21および
トランジスタ23によって形成されるインバータは、入力電位がVbl2から変動した場
合、敏感に反応することができる。
タ31をオンにしてインバータの入力と出力との間を導通状態にすることにより、配線B
L_2の電位は、トランジスタ21およびトランジスタ23の特性に応じた中間電位とな
る。この電位を、Vbl2とする。中間電位Vbl2は、トランジスタ21およびトラン
ジスタ23の特性ばらつきの影響を反映して決まる電位であり、トランジスタ21および
トランジスタ23によって形成されるインバータは、入力電位がVbl2から変動した場
合、敏感に反応することができる。
同様に、トランジスタ22およびトランジスタ24はインバータを形成しているため、ト
ランジスタ32をオンにしてインバータの入力と出力との間を導通状態にすることにより
、配線BL_1の電位は、トランジスタ22およびトランジスタ24の特性に応じた中間
電位となる。この電位を、Vbl1とする。中間電位Vbl1は、トランジスタ22およ
びトランジスタ24の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
2およびトランジスタ24によって形成されるインバータは、入力電位がVbl1から変
動した場合、敏感に反応することができる。
ランジスタ32をオンにしてインバータの入力と出力との間を導通状態にすることにより
、配線BL_1の電位は、トランジスタ22およびトランジスタ24の特性に応じた中間
電位となる。この電位を、Vbl1とする。中間電位Vbl1は、トランジスタ22およ
びトランジスタ24の特性ばらつきの影響を反映して決まる電位であり、トランジスタ2
2およびトランジスタ24によって形成されるインバータは、入力電位がVbl1から変
動した場合、敏感に反応することができる。
なお、期間T1では、配線CSELにはローレベルの電位VL_CSELが与えられてお
り、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの状態で
ある。また、配線WL_1にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_1においてトランジスタOS1はオフの状態にある。同様に、図20には図示し
ていないが、配線WL_2にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_2においてトランジスタOS1はオフの状態である。
り、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの状態で
ある。また、配線WL_1にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_1においてトランジスタOS1はオフの状態にある。同様に、図20には図示し
ていないが、配線WL_2にはローレベルの電位VL_WLが与えられており、メモリセ
ルMC_2においてトランジスタOS1はオフの状態である。
次いで、配線PL2にローレベルの電位VL_PLを与え、増幅回路62においてトラン
ジスタ31およびトランジスタ32をオフにする。
ジスタ31およびトランジスタ32をオフにする。
配線PL2にローレベルの電位VL_PLを与えるタイミングで、高電位電源VH_SP
および低電位電源VL_SNの供給を停止してもよい。高電位電源VH_SPおよび低電
位電源VL_SNの供給を停止することで、トランジスタ21およびトランジスタ23を
介して流れる貫通電流、および、トランジスタ22およびトランジスタ24を介して流れ
る貫通電流を阻止し、消費電力を低減することができる。また、高電位電源VH_SPお
よび低電位電源VL_SNの供給を停止した場合、後述する期間T3において、配線PL
3にハイレベルの電位VH_PLを与えるタイミングで、高電位電源VH_SPおよび低
電位電源VL_SNの供給を復帰する。
および低電位電源VL_SNの供給を停止してもよい。高電位電源VH_SPおよび低電
位電源VL_SNの供給を停止することで、トランジスタ21およびトランジスタ23を
介して流れる貫通電流、および、トランジスタ22およびトランジスタ24を介して流れ
る貫通電流を阻止し、消費電力を低減することができる。また、高電位電源VH_SPお
よび低電位電源VL_SNの供給を停止した場合、後述する期間T3において、配線PL
3にハイレベルの電位VH_PLを与えるタイミングで、高電位電源VH_SPおよび低
電位電源VL_SNの供給を復帰する。
期間T2では、配線WL_1を選択する。具体的には、配線WL_1にハイレベルの電位
VH_WLを与え、メモリセルMC_1においてトランジスタOS1をオンにする。上記
動作により、配線BL_1と容量素子C0が、トランジスタOS1を介して導通状態とな
る。配線BL_1と容量素子C0が導通状態になると、容量素子C0に保持されている電
荷量に従って、配線BL_1の電位が変動する。
VH_WLを与え、メモリセルMC_1においてトランジスタOS1をオンにする。上記
動作により、配線BL_1と容量素子C0が、トランジスタOS1を介して導通状態とな
る。配線BL_1と容量素子C0が導通状態になると、容量素子C0に保持されている電
荷量に従って、配線BL_1の電位が変動する。
図20に示すタイミングチャートでは、容量素子C0に保持されている電荷量が多い場合
を示している。容量素子C0に保持されている電荷量が多い場合、容量素子C0から配線
BL_1へ電荷が放出されることで、電位Vbl1からΔV7だけ配線BL_1の電位が
上昇する。逆に、容量素子C0に保持されている電荷量が少ない場合、配線BL_1から
容量素子C0へ電荷が流入することで、配線BL_1の電位はΔV8(図示せず)だけ下
降する。
を示している。容量素子C0に保持されている電荷量が多い場合、容量素子C0から配線
BL_1へ電荷が放出されることで、電位Vbl1からΔV7だけ配線BL_1の電位が
上昇する。逆に、容量素子C0に保持されている電荷量が少ない場合、配線BL_1から
容量素子C0へ電荷が流入することで、配線BL_1の電位はΔV8(図示せず)だけ下
降する。
配線BL_1の電位が、トランジスタ22およびトランジスタ24の特性に応じた中間電
位Vbl1からΔV7だけ上昇すると、トランジスタ22およびトランジスタ24が形成
するインバータは、低電位電源VL_SNを出力する。
位Vbl1からΔV7だけ上昇すると、トランジスタ22およびトランジスタ24が形成
するインバータは、低電位電源VL_SNを出力する。
なお、期間T2では、配線CSELにはローレベルの電位VL_CSELが与えられたま
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。
次いで、期間T3では、増幅回路62が有するトランジスタ33およびトランジスタ34
をオンにして、増幅回路62は配線BL_1および配線BL_2に出力する。具体的には
、配線PL3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ
33およびトランジスタ34をオンにする。
をオンにして、増幅回路62は配線BL_1および配線BL_2に出力する。具体的には
、配線PL3にハイレベルの電位VH_PLを与え、増幅回路62においてトランジスタ
33およびトランジスタ34をオンにする。
図20の場合(容量素子C0に保持されている電荷量が多い場合)、増幅回路62におい
てトランジスタ33およびトランジスタ34がオンになると、増幅回路62は配線BL_
2に低電位電源VL_SNを出力する。配線BL_2の電位がVbl2から低電位電源V
L_SNに近づいていくと、トランジスタ21およびトランジスタ23が形成するインバ
ータは、高電位電源VH_SPを出力する。そして、増幅回路62は配線BL_1に高電
位電源VH_SPを出力し、配線BL_1の電位はVbl1+ΔV7から高電位電源VH
_SPに近づいていく。
てトランジスタ33およびトランジスタ34がオンになると、増幅回路62は配線BL_
2に低電位電源VL_SNを出力する。配線BL_2の電位がVbl2から低電位電源V
L_SNに近づいていくと、トランジスタ21およびトランジスタ23が形成するインバ
ータは、高電位電源VH_SPを出力する。そして、増幅回路62は配線BL_1に高電
位電源VH_SPを出力し、配線BL_1の電位はVbl1+ΔV7から高電位電源VH
_SPに近づいていく。
なお、容量素子C0に保持されている電荷量が少なく、期間T3の開始当初、配線BL_
1の電位が電位Vbl1-ΔV8である場合、トランジスタ33およびトランジスタ34
がオンになることで、配線BL_2の電位はVbl2から高電位電源VH_SPに近づい
ていき、配線BL_1の電位は電位Vbl1-ΔV8から低電位電源VL_SNに近づい
ていく。
1の電位が電位Vbl1-ΔV8である場合、トランジスタ33およびトランジスタ34
がオンになることで、配線BL_2の電位はVbl2から高電位電源VH_SPに近づい
ていき、配線BL_1の電位は電位Vbl1-ΔV8から低電位電源VL_SNに近づい
ていく。
また、期間T3では、配線CSELにはローレベルの電位VL_CSELが与えられたま
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。配線WL_1にはハイレベルの電位VH_WLが与えられたままで
あり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持しているため
、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子C0
に蓄積される。
まであり、スイッチ回路63においてトランジスタ25およびトランジスタ26はオフの
状態を維持している。配線WL_1にはハイレベルの電位VH_WLが与えられたままで
あり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持しているため
、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子C0
に蓄積される。
期間T4では、配線CSELに与える電位を制御することで、スイッチ回路63をオンに
する。具体的には、配線CSELにハイレベルの電位VH_CSELを与え、スイッチ回
路63においてトランジスタ25およびトランジスタ26をオンにする。これにより、配
線BL_1の電位が配線GBL_1に供給され、配線BL_2の電位が配線GBL_2に
供給される。
する。具体的には、配線CSELにハイレベルの電位VH_CSELを与え、スイッチ回
路63においてトランジスタ25およびトランジスタ26をオンにする。これにより、配
線BL_1の電位が配線GBL_1に供給され、配線BL_2の電位が配線GBL_2に
供給される。
なお、期間T4では、配線WL_1にはハイレベルの電位VH_WLが与えられたままで
あり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持しているため
、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子C0
に蓄積されたままである。
あり、メモリセルMC_1においてトランジスタOS1はオンの状態を維持しているため
、メモリセルMC_1では、配線BL_1の電位VH_SPに応じた電荷が容量素子C0
に蓄積されたままである。
期間T4が終了すると、配線CSELに与える電位を制御することで、スイッチ回路63
をオフにする。具体的には、配線CSELにローレベルの電位VL_CSELを与え、ス
イッチ回路63においてトランジスタ25およびトランジスタ26をオフにする。また、
配線PL3にローレベルの電位VL_PLを与え、増幅回路62においてトランジスタ3
3およびトランジスタ34をオフにする。
をオフにする。具体的には、配線CSELにローレベルの電位VL_CSELを与え、ス
イッチ回路63においてトランジスタ25およびトランジスタ26をオフにする。また、
配線PL3にローレベルの電位VL_PLを与え、増幅回路62においてトランジスタ3
3およびトランジスタ34をオフにする。
期間T4が終了すると、配線WL_1の選択は終了する。具体的には、配線WL_1にロ
ーレベルの電位VL_WLを与え、メモリセルMC_1においてトランジスタOS1をオ
フにする。上記動作により、配線BL_1の電位VH_SPに応じた電荷が、容量素子C
0に保持される。データの読み出しが行われた後も、上記データがメモリセルMC_1に
おいて保持される。
ーレベルの電位VL_WLを与え、メモリセルMC_1においてトランジスタOS1をオ
フにする。上記動作により、配線BL_1の電位VH_SPに応じた電荷が、容量素子C
0に保持される。データの読み出しが行われた後も、上記データがメモリセルMC_1に
おいて保持される。
上述した期間T1乃至期間T4における動作により、メモリセルMC_1からのデータ読
み出しが行われる。メモリセルMC_2からのデータ読み出しも、同様に行うことができ
る。
み出しが行われる。メモリセルMC_2からのデータ読み出しも、同様に行うことができ
る。
また、メモリセルMCへのデータ書き込みも、上記と同様の原理で行うことができる。具
体的には、データ読み出しを行う場合と同様に、まず、増幅回路62が有するトランジス
タ31およびトランジスタ32をオンにして、配線BL_1および配線BL_2の電位を
初期化する。
体的には、データ読み出しを行う場合と同様に、まず、増幅回路62が有するトランジス
タ31およびトランジスタ32をオンにして、配線BL_1および配線BL_2の電位を
初期化する。
次いで、データ書き込みを行いたいメモリセルMC_1と接続された配線WL_1、また
はメモリセルMC_2と接続された配線WL_2を選択し、メモリセルMC_1またはメ
モリセルMC_2において、トランジスタOS1をオンにする。上記動作により、配線B
L_1または配線BL_2と、容量素子C0とが、トランジスタOS1を介して導通状態
になる。
はメモリセルMC_2と接続された配線WL_2を選択し、メモリセルMC_1またはメ
モリセルMC_2において、トランジスタOS1をオンにする。上記動作により、配線B
L_1または配線BL_2と、容量素子C0とが、トランジスタOS1を介して導通状態
になる。
次いで、配線CSELに与える電位を制御することで、スイッチ回路63をオンにする。
配線BL_1と配線GBL_1が導通状態となり、配線BL_2と配線GBL_2が導通
状態となる。
配線BL_1と配線GBL_1が導通状態となり、配線BL_2と配線GBL_2が導通
状態となる。
そして、配線GBL_1、配線GBL_2のそれぞれに書き込み電位を与えることで、ス
イッチ回路63を介して配線BL_1および配線BL_2に書き込み電位が与えられる。
上記動作により、配線BL_1または配線BL_2の電位に従い容量素子C0に電荷が蓄
積され、メモリセルMC_1またはメモリセルMC_2にデータが書き込まれる。
イッチ回路63を介して配線BL_1および配線BL_2に書き込み電位が与えられる。
上記動作により、配線BL_1または配線BL_2の電位に従い容量素子C0に電荷が蓄
積され、メモリセルMC_1またはメモリセルMC_2にデータが書き込まれる。
なお、配線BL_1に配線GBL_1の電位が与えられ、配線BL_2に配線GBL_2
の電位が与えられた後は、スイッチ回路63においてトランジスタ25およびトランジス
タ26をオフにしても、配線BL_1の電位と配線BL_2の電位の高低の関係は、増幅
回路62により保持される。
の電位が与えられた後は、スイッチ回路63においてトランジスタ25およびトランジス
タ26をオフにしても、配線BL_1の電位と配線BL_2の電位の高低の関係は、増幅
回路62により保持される。
<センスアンプSA2の動作例2>
図15に示したメモリセルMCとセンスアンプSA2についても、「センスアンプSA1
の動作例2」と同様に、期間T1において、増幅回路62が有するトランジスタ31およ
びトランジスタ32に加えて、トランジスタ33およびトランジスタ34もオンにするこ
とができる。
図15に示したメモリセルMCとセンスアンプSA2についても、「センスアンプSA1
の動作例2」と同様に、期間T1において、増幅回路62が有するトランジスタ31およ
びトランジスタ32に加えて、トランジスタ33およびトランジスタ34もオンにするこ
とができる。
この場合、センスアンプSA1が有していた容量素子C11および容量素子C12を、セ
ンスアンプSA2は有さないため、配線BL_1および配線BL_2のそれぞれに、電位
Vbl1と電位Vbl2の双方が出力される。つまり、トランジスタ21およびトランジ
スタ23によって形成されるインバータは電位Vbl2を、トランジスタ22およびトラ
ンジスタ24によって形成されるインバータは電位Vbl1を、配線BL_1および配線
BL_2のそれぞれに出力する。
ンスアンプSA2は有さないため、配線BL_1および配線BL_2のそれぞれに、電位
Vbl1と電位Vbl2の双方が出力される。つまり、トランジスタ21およびトランジ
スタ23によって形成されるインバータは電位Vbl2を、トランジスタ22およびトラ
ンジスタ24によって形成されるインバータは電位Vbl1を、配線BL_1および配線
BL_2のそれぞれに出力する。
その結果、配線BL_1および配線BL_2の電位は、電位Vbl1と電位Vbl2の中
間電位となる。電位Vbl1と電位Vbl2の双方を、配線BL_1および配線BL_2
のそれぞれに出力することで、配線BL_1および配線BL_2の電位を、トランジスタ
21乃至トランジスタ24の特性に応じた中間電位とすることができる。
間電位となる。電位Vbl1と電位Vbl2の双方を、配線BL_1および配線BL_2
のそれぞれに出力することで、配線BL_1および配線BL_2の電位を、トランジスタ
21乃至トランジスタ24の特性に応じた中間電位とすることができる。
以上、本発明の一形態により、センスアンプを構成するトランジスタの特性がばらついて
も、トランジスタの特性に応じた電位に、配線やノードを初期化することで、トランジス
タの特性ばらつきの影響を受けにくいセンスアンプを構成することができる。トランジス
タや容量素子などを微細化し、電源電圧に対する特性ばらつきの影響が大きくなっても、
精度の高いセンスアンプを構成することができる。また、本実施の形態に示す構成や動作
方法などは、適宜組み合わせて実施することができる。
も、トランジスタの特性に応じた電位に、配線やノードを初期化することで、トランジス
タの特性ばらつきの影響を受けにくいセンスアンプを構成することができる。トランジス
タや容量素子などを微細化し、電源電圧に対する特性ばらつきの影響が大きくなっても、
精度の高いセンスアンプを構成することができる。また、本実施の形態に示す構成や動作
方法などは、適宜組み合わせて実施することができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施する
ことができる。
ことができる。
(実施の形態2)
本実施の形態では、上記実施の形態で例示した半導体装置の一例について、図21乃至図
24を用いて説明する。また、上記OSトランジスタに用いることができる金属酸化物に
ついて説明する。以下では特に、金属酸化物とCAC(Cloud-Aligned C
omposite)の詳細について説明する。
本実施の形態では、上記実施の形態で例示した半導体装置の一例について、図21乃至図
24を用いて説明する。また、上記OSトランジスタに用いることができる金属酸化物に
ついて説明する。以下では特に、金属酸化物とCAC(Cloud-Aligned C
omposite)の詳細について説明する。
<半導体装置の構成例>
図21(A)、図21(B)、図22(A)、図22(B)、および図23は、本発明の
一形態に係るトランジスタ200、トランジスタ500、および容量素子100を有する
半導体装置600の上面図および断面図である。ここでは、トランジスタ200およびト
ランジスタ500は、バックゲートを有するトランジスタである。
図21(A)、図21(B)、図22(A)、図22(B)、および図23は、本発明の
一形態に係るトランジスタ200、トランジスタ500、および容量素子100を有する
半導体装置600の上面図および断面図である。ここでは、トランジスタ200およびト
ランジスタ500は、バックゲートを有するトランジスタである。
なお、半導体装置600は、センスアンプSA1における増幅回路62の一部と対応し、
トランジスタ200はトランジスタ31と、トランジスタ500はトランジスタ23と、
容量素子100は容量素子C11と対応する。または、トランジスタ200はトランジス
タ32と、トランジスタ500はトランジスタ24と、容量素子100は容量素子C12
と対応する。
トランジスタ200はトランジスタ31と、トランジスタ500はトランジスタ23と、
容量素子100は容量素子C11と対応する。または、トランジスタ200はトランジス
タ32と、トランジスタ500はトランジスタ24と、容量素子100は容量素子C12
と対応する。
また、センスアンプSA1における増幅回路62において、トランジスタ21およびトラ
ンジスタ22がnチャネル型のトランジスタである場合、トランジスタ500はトランジ
スタ21またはトランジスタ22と対応してもよい。
ンジスタ22がnチャネル型のトランジスタである場合、トランジスタ500はトランジ
スタ21またはトランジスタ22と対応してもよい。
図21(A)は、半導体装置600の上面図である。また、図21(B)、図22(A)
、図22(B)、および図23は、半導体装置600の断面図である。
、図22(B)、および図23は、半導体装置600の断面図である。
ここで、図21(B)は、図21(A)にA1-A2の一点鎖線で示す部位の断面図であ
り、トランジスタ200のチャネル長方向、およびトランジスタ500のチャネル幅方向
の断面を示している。図22(A)は、図21(A)にA3-A4の一点鎖線で示す部位
の断面図であり、トランジスタ200のチャネル幅方向の断面を示している。図22(B
)は、図21(A)にA5-A6の一点鎖線で示す部位の断面図であり、トランジスタ5
00のチャネル長方向の断面を示している。図23は、図21(A)にA7-A8の一点
鎖線で示す部位の断面図であり、トランジスタ200のソース領域またはドレイン領域の
断面を示している。なお、図21(A)に示す上面図では、図の明瞭化のために一部の要
素を省いて図示している。
り、トランジスタ200のチャネル長方向、およびトランジスタ500のチャネル幅方向
の断面を示している。図22(A)は、図21(A)にA3-A4の一点鎖線で示す部位
の断面図であり、トランジスタ200のチャネル幅方向の断面を示している。図22(B
)は、図21(A)にA5-A6の一点鎖線で示す部位の断面図であり、トランジスタ5
00のチャネル長方向の断面を示している。図23は、図21(A)にA7-A8の一点
鎖線で示す部位の断面図であり、トランジスタ200のソース領域またはドレイン領域の
断面を示している。なお、図21(A)に示す上面図では、図の明瞭化のために一部の要
素を省いて図示している。
半導体装置600は、トランジスタ200と、トランジスタ500と、容量素子100と
、層間膜として機能する絶縁体210、絶縁体212、絶縁体273、絶縁体274、絶
縁体280を有する。また、トランジスタ200と電気的に接続し、配線として機能する
導電体203、およびプラグとして機能する導電体240(導電体240a、導電体24
0b)とを有する。また、トランジスタ500と電気的に接続し、配線として機能する導
電体503、およびプラグとして機能する導電体540aとを有する。また、容量素子1
00と電気的に接続し、プラグとして機能する導電体540bとを有する。なお、以下に
おいて導電体540aおよび導電体540bをまとめて導電体540とする場合がある。
ここで、導電体503は導電体203と、導電体540は導電体240と、同じ層に形成
され、同様の構成を有する。よって、導電体503は導電体203の、導電体540は導
電体240の記載を参酌することができる。
、層間膜として機能する絶縁体210、絶縁体212、絶縁体273、絶縁体274、絶
縁体280を有する。また、トランジスタ200と電気的に接続し、配線として機能する
導電体203、およびプラグとして機能する導電体240(導電体240a、導電体24
0b)とを有する。また、トランジスタ500と電気的に接続し、配線として機能する導
電体503、およびプラグとして機能する導電体540aとを有する。また、容量素子1
00と電気的に接続し、プラグとして機能する導電体540bとを有する。なお、以下に
おいて導電体540aおよび導電体540bをまとめて導電体540とする場合がある。
ここで、導電体503は導電体203と、導電体540は導電体240と、同じ層に形成
され、同様の構成を有する。よって、導電体503は導電体203の、導電体540は導
電体240の記載を参酌することができる。
なお、導電体203は、絶縁体212の開口の内壁に接して第1の導電体が形成され、さ
らに内側に第2の導電体が形成されている。ここで、導電体203の上面の高さと、絶縁
体212の上面の高さは同程度にできる。なお、本実施の形態では、導電体203の第1
の導電体および導電体203の第2の導電体を積層する構成について示しているが、本発
明はこれに限られるものではない。例えば、導電体203を単層、または3層以上の積層
構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序
数を付与し、区別する場合がある。なお、導電体503も導電体203と同様の構成を有
する。
らに内側に第2の導電体が形成されている。ここで、導電体203の上面の高さと、絶縁
体212の上面の高さは同程度にできる。なお、本実施の形態では、導電体203の第1
の導電体および導電体203の第2の導電体を積層する構成について示しているが、本発
明はこれに限られるものではない。例えば、導電体203を単層、または3層以上の積層
構造として設ける構成にしてもよい。また、構造体が積層構造を有する場合、形成順に序
数を付与し、区別する場合がある。なお、導電体503も導電体203と同様の構成を有
する。
絶縁体273は、トランジスタ200、トランジスタ500、および容量素子100の上
に配置される。絶縁体274は絶縁体273上に配置される。絶縁体280は絶縁体27
4上に配置される。
に配置される。絶縁体274は絶縁体273上に配置される。絶縁体280は絶縁体27
4上に配置される。
また、導電体240は、絶縁体273、絶縁体274、および絶縁体280の開口の内壁
に接して形成されている。ここで、導電体240の上面の高さと、絶縁体280の上面の
高さは同程度にできる。なお、本実施の形態では、導電体240が2層の積層構造である
構成について示しているが、本発明はこれに限られるものではない。例えば、導電体24
0は、単層、又は3層以上の積層構造でもよい。なお、導電体540も導電体240と同
様の構成を有する。
に接して形成されている。ここで、導電体240の上面の高さと、絶縁体280の上面の
高さは同程度にできる。なお、本実施の形態では、導電体240が2層の積層構造である
構成について示しているが、本発明はこれに限られるものではない。例えば、導電体24
0は、単層、又は3層以上の積層構造でもよい。なお、導電体540も導電体240と同
様の構成を有する。
図21、図22(A)に示すように、トランジスタ200は、基板(図示せず)の上に配
置された絶縁体214および絶縁体216と、絶縁体214および絶縁体216に埋め込
まれるように配置された導電体205と、絶縁体216と導電体205の上に配置された
絶縁体220と、絶縁体220の上に配置された絶縁体222と、絶縁体222の上に配
置された絶縁体224と、絶縁体224の上に配置された酸化物230(酸化物230a
、酸化物230b、および酸化物230c)と、酸化物230の上に配置された絶縁体2
50と、絶縁体250上に配置された金属酸化物252と、金属酸化物252の上に配置
された導電体260(導電体260a、および導電体260b)と、導電体260の上に
配置された絶縁体270と、絶縁体270上に配置された絶縁体271と、少なくとも酸
化物230c、絶縁体250、金属酸化物252、および導電体260の側面と接して配
置された絶縁体275と、酸化物230上に形成された層242と、を有する。また、層
242の一方に接して導電体240aが配置される。
置された絶縁体214および絶縁体216と、絶縁体214および絶縁体216に埋め込
まれるように配置された導電体205と、絶縁体216と導電体205の上に配置された
絶縁体220と、絶縁体220の上に配置された絶縁体222と、絶縁体222の上に配
置された絶縁体224と、絶縁体224の上に配置された酸化物230(酸化物230a
、酸化物230b、および酸化物230c)と、酸化物230の上に配置された絶縁体2
50と、絶縁体250上に配置された金属酸化物252と、金属酸化物252の上に配置
された導電体260(導電体260a、および導電体260b)と、導電体260の上に
配置された絶縁体270と、絶縁体270上に配置された絶縁体271と、少なくとも酸
化物230c、絶縁体250、金属酸化物252、および導電体260の側面と接して配
置された絶縁体275と、酸化物230上に形成された層242と、を有する。また、層
242の一方に接して導電体240aが配置される。
トランジスタ200において、層242の一方がソースまたはドレインの一方として機能
し、層242の他方がソースまたはドレインの他方として機能し、導電体260がフロン
トゲートとして機能し、導電体205がバックゲートとして機能する。また、導電体24
0bは、配線BL_1または配線BL_2に相当する導電体に電気的に接続される。また
、導電体260は配線PL2に相当する導電体に電気的に接続される。
し、層242の他方がソースまたはドレインの他方として機能し、導電体260がフロン
トゲートとして機能し、導電体205がバックゲートとして機能する。また、導電体24
0bは、配線BL_1または配線BL_2に相当する導電体に電気的に接続される。また
、導電体260は配線PL2に相当する導電体に電気的に接続される。
また、図21、図22(B)に示すように、トランジスタ500は、基板(図示せず)の
上に配置された絶縁体214および絶縁体216と、絶縁体214および絶縁体216に
埋め込まれるように配置された導電体505と、絶縁体216と導電体505の上に配置
された絶縁体220と、絶縁体220の上に配置された絶縁体222と、絶縁体222の
上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530(酸化物5
30a、酸化物530b、および酸化物530c)と、酸化物530の上に配置された絶
縁体550と、絶縁体550上に配置された金属酸化物552と、金属酸化物552の上
に配置された導電体560(導電体560a、および導電体560b)と、導電体560
の上に配置された絶縁体570と、絶縁体570上に配置された絶縁体571と、少なく
とも酸化物530c、絶縁体550、金属酸化物552、および導電体560の側面と接
して配置された絶縁体575と、酸化物530上に形成された層542とを有する。また
、層542の一方に接して導電体540aが配置され、層542の他方に接して導電体5
40bが配置される。
上に配置された絶縁体214および絶縁体216と、絶縁体214および絶縁体216に
埋め込まれるように配置された導電体505と、絶縁体216と導電体505の上に配置
された絶縁体220と、絶縁体220の上に配置された絶縁体222と、絶縁体222の
上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530(酸化物5
30a、酸化物530b、および酸化物530c)と、酸化物530の上に配置された絶
縁体550と、絶縁体550上に配置された金属酸化物552と、金属酸化物552の上
に配置された導電体560(導電体560a、および導電体560b)と、導電体560
の上に配置された絶縁体570と、絶縁体570上に配置された絶縁体571と、少なく
とも酸化物530c、絶縁体550、金属酸化物552、および導電体560の側面と接
して配置された絶縁体575と、酸化物530上に形成された層542とを有する。また
、層542の一方に接して導電体540aが配置され、層542の他方に接して導電体5
40bが配置される。
トランジスタ500において、層542の一方がソースまたはドレインの一方として機能
し、層542の他方がソースまたはドレインの他方として機能し、導電体560がフロン
トゲートとして機能し、導電体505がバックゲートとして機能する。また、導電体56
0は、ノードN11またはノードN12に相当する導電体110に電気的に接続される。
し、層542の他方がソースまたはドレインの他方として機能し、導電体560がフロン
トゲートとして機能し、導電体505がバックゲートとして機能する。また、導電体56
0は、ノードN11またはノードN12に相当する導電体110に電気的に接続される。
ここで、トランジスタ500は、トランジスタ200と同じ層に形成され、同様の構成を
有する。よって、酸化物530は、酸化物230と同様の構成を有し、酸化物230の記
載を参酌することができる。導電体505は、導電体205と同様の構成を有し、導電体
205の記載を参酌することができる。絶縁体524は、絶縁体224と同様の構成を有
し、絶縁体224の記載を参酌することができる。絶縁体550は、絶縁体250と同様
の構成を有し、絶縁体250の記載を参酌することができる。金属酸化物552は、金属
酸化物252と同様の構成を有し、金属酸化物252の記載を参酌することができる。導
電体560は、導電体260と同様の構成を有し、導電体260の記載を参酌することが
できる。絶縁体570は、絶縁体270と同様の構成を有し、絶縁体270の記載を参酌
することができる。絶縁体571は、絶縁体271と同様の構成を有し、絶縁体271の
記載を参酌することができる。絶縁体575は、絶縁体275と同様の構成を有し、絶縁
体275の記載を参酌することができる。以下において、特段の記載がない限り、上記の
ようにトランジスタ500の構成は、トランジスタ200の構成の記載を参酌することが
できる。
有する。よって、酸化物530は、酸化物230と同様の構成を有し、酸化物230の記
載を参酌することができる。導電体505は、導電体205と同様の構成を有し、導電体
205の記載を参酌することができる。絶縁体524は、絶縁体224と同様の構成を有
し、絶縁体224の記載を参酌することができる。絶縁体550は、絶縁体250と同様
の構成を有し、絶縁体250の記載を参酌することができる。金属酸化物552は、金属
酸化物252と同様の構成を有し、金属酸化物252の記載を参酌することができる。導
電体560は、導電体260と同様の構成を有し、導電体260の記載を参酌することが
できる。絶縁体570は、絶縁体270と同様の構成を有し、絶縁体270の記載を参酌
することができる。絶縁体571は、絶縁体271と同様の構成を有し、絶縁体271の
記載を参酌することができる。絶縁体575は、絶縁体275と同様の構成を有し、絶縁
体275の記載を参酌することができる。以下において、特段の記載がない限り、上記の
ようにトランジスタ500の構成は、トランジスタ200の構成の記載を参酌することが
できる。
なお、トランジスタ200では、酸化物230a、酸化物230b、および酸化物230
cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。
例えば、酸化物230bの単層、酸化物230bと酸化物230aの2層構造、酸化物2
30bと酸化物230cの2層構造、または4層以上の積層構造を設ける構成にしてもよ
い。また、トランジスタ500の酸化物530についても同様である。また、トランジス
タ200では、導電体260aおよび導電体260bを積層する構成について示している
が、本発明はこれに限られるものではない。また、トランジスタ500の導電体560に
ついても同様である。
cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。
例えば、酸化物230bの単層、酸化物230bと酸化物230aの2層構造、酸化物2
30bと酸化物230cの2層構造、または4層以上の積層構造を設ける構成にしてもよ
い。また、トランジスタ500の酸化物530についても同様である。また、トランジス
タ200では、導電体260aおよび導電体260bを積層する構成について示している
が、本発明はこれに限られるものではない。また、トランジスタ500の導電体560に
ついても同様である。
容量素子100は、導電体110と、導電体110上に絶縁体130、絶縁体130上に
導電体120を有する。導電体120は、絶縁体130を介して、少なくとも一部が導電
体110と重なるように、配置されることが好ましい。また、導電体120の上に接して
導電体240bが配置される。導電体110は、トランジスタ200のソースまたはドレ
インの一方として機能する層242と接し、且つ絶縁体570および絶縁体571の開口
を介して導電体560と接する。
導電体120を有する。導電体120は、絶縁体130を介して、少なくとも一部が導電
体110と重なるように、配置されることが好ましい。また、導電体120の上に接して
導電体240bが配置される。導電体110は、トランジスタ200のソースまたはドレ
インの一方として機能する層242と接し、且つ絶縁体570および絶縁体571の開口
を介して導電体560と接する。
容量素子100において、導電体110は電極の一方として機能し、導電体120は電極
の他方として機能する。また、絶縁体130は容量素子100の誘電体として機能する。
導電体240bは、配線BL_1または配線BL_2に相当する導電体に電気的に接続さ
れる。ここで、導電体110は、トランジスタ200のソースまたはドレインの一方、お
よびトランジスタ500のゲートと接続されており、ノードN11またはノードN12と
して機能する。
の他方として機能する。また、絶縁体130は容量素子100の誘電体として機能する。
導電体240bは、配線BL_1または配線BL_2に相当する導電体に電気的に接続さ
れる。ここで、導電体110は、トランジスタ200のソースまたはドレインの一方、お
よびトランジスタ500のゲートと接続されており、ノードN11またはノードN12と
して機能する。
図21(A)に示すように、容量素子100の一部が、トランジスタ200およびトラン
ジスタ500と重畳するように形成される。これにより、トランジスタ200、トランジ
スタ500、および容量素子100の投影面積の合計を小さくし、半導体装置600の占
有面積を低減することができる。よって、上記半導体装置の微細化および高集積化が容易
になる。また、トランジスタ200、トランジスタ500、および容量素子100を同じ
工程で形成することができるので、工程を短縮し、生産性を向上させることができる。
ジスタ500と重畳するように形成される。これにより、トランジスタ200、トランジ
スタ500、および容量素子100の投影面積の合計を小さくし、半導体装置600の占
有面積を低減することができる。よって、上記半導体装置の微細化および高集積化が容易
になる。また、トランジスタ200、トランジスタ500、および容量素子100を同じ
工程で形成することができるので、工程を短縮し、生産性を向上させることができる。
なお、半導体装置600において、トランジスタ200のチャネル長方向とトランジスタ
500のチャネル長方向が直交するように、トランジスタ200、トランジスタ500お
よび容量素子100を設けているが、本実施の形態に示す半導体装置はこれに限られるも
のではない。
500のチャネル長方向が直交するように、トランジスタ200、トランジスタ500お
よび容量素子100を設けているが、本実施の形態に示す半導体装置はこれに限られるも
のではない。
次に、トランジスタ200に用いる酸化物230に係る詳細の説明を行う。以下において
、特段の記載を行わない場合、トランジスタ500の酸化物530についても酸化物23
0の記載を参酌するものとする。トランジスタ200は、チャネルが形成される領域(チ
ャネル形成領域ともいう)を含む酸化物230(酸化物230a、酸化物230b、およ
び酸化物230c)に、酸化物半導体として機能する金属酸化物(酸化物半導体ともいう
)を用いることが好ましい。
、特段の記載を行わない場合、トランジスタ500の酸化物530についても酸化物23
0の記載を参酌するものとする。トランジスタ200は、チャネルが形成される領域(チ
ャネル形成領域ともいう)を含む酸化物230(酸化物230a、酸化物230b、およ
び酸化物230c)に、酸化物半導体として機能する金属酸化物(酸化物半導体ともいう
)を用いることが好ましい。
チャネル形成領域に酸化物半導体を用いたトランジスタ200は、非導通状態において極
めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導
体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成する
トランジスタ200に用いることができる。
めてリーク電流が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導
体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成する
トランジスタ200に用いることができる。
例えば、酸化物230として、In-M-Zn酸化物(元素Mは、アルミニウム、ガリウ
ム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲル
マニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タ
ンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の
金属酸化物を用いるとよい。また、酸化物230として、In-Ga酸化物、In-Zn
酸化物を用いてもよい。
ム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲル
マニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タ
ンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の
金属酸化物を用いるとよい。また、酸化物230として、In-Ga酸化物、In-Zn
酸化物を用いてもよい。
ここで、酸化物半導体は、酸化物半導体を構成する元素の他に、アルミニウム、ルテニウ
ム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金
属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル
、タングステンなどを用いることが好ましい。
ム、チタン、タンタル、クロム、タングステン、などの金属元素が添加されることで、金
属化合物を形成し、低抵抗化する。なお、好ましくは、アルミニウム、チタン、タンタル
、タングステンなどを用いることが好ましい。
酸化物半導体に、金属元素を添加するには、例えば、酸化物半導体上に、当該金属元素を
含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。
また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位
置する酸化物半導体中の一部の酸素が当該膜などに吸収され、酸素欠損を形成し、当該界
面近傍が低抵抗化する場合がある。
含む金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜を設けるとよい。
また、当該膜を設けることで、当該膜と酸化物半導体との界面、または当該界面近傍に位
置する酸化物半導体中の一部の酸素が当該膜などに吸収され、酸素欠損を形成し、当該界
面近傍が低抵抗化する場合がある。
また、酸化物半導体上に、金属膜、金属元素を有する窒化膜、または金属元素を有する酸
化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での
熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、
当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元
素が当該膜へと拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化する
ことができる。酸化物半導体に添加された金属元素は、酸化物半導体の金属元素と、金属
化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供
することができる。
化膜を設けた後、窒素を含む雰囲気下で、熱処理を行うとよい。窒素を含む雰囲気下での
熱処理により、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜から、
当該膜の成分である金属元素が酸化物半導体へ、または酸化物半導体の成分である金属元
素が当該膜へと拡散し、酸化物半導体と、当該膜とが金属化合物を形成し、低抵抗化する
ことができる。酸化物半導体に添加された金属元素は、酸化物半導体の金属元素と、金属
化合物を形成することで、比較的安定な状態となるため、信頼性の高い半導体装置を提供
することができる。
また、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜と、酸化物半導
体との界面に、化合物層(以下、異層ともいう)が形成されていてもよい。なお、化合物
層(異層)とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成
分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層とし
て、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されてい
てもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い半導体装置を提
供することができる。
体との界面に、化合物層(以下、異層ともいう)が形成されていてもよい。なお、化合物
層(異層)とは、金属膜、金属元素を有する窒化膜、または金属元素を有する酸化膜の成
分と、酸化物半導体の成分とを含む金属化合物を有する層とする。例えば、化合物層とし
て、酸化物半導体の金属元素と、添加された金属元素とが、合金化した層が形成されてい
てもよい。当該合金化した層は、比較的安定な状態であり、信頼性の高い半導体装置を提
供することができる。
また、酸化物半導体に存在する水素は、酸化物半導体の低抵抗化した領域に拡散し、低抵
抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸
化物半導体に存在する酸素欠損中の水素は、250℃以上の熱処理によって、酸素欠損か
ら抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸
素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によっ
て、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵
抗化し、低抵抗化していない酸化物半導体は、高純度化(水、水素などの不純物の低減)
し、より高抵抗化する傾向がある。
抗化した領域に存在する酸素欠損の中に入った場合、比較的安定な状態となる。また、酸
化物半導体に存在する酸素欠損中の水素は、250℃以上の熱処理によって、酸素欠損か
ら抜け出し、酸化物半導体の低抵抗化した領域に拡散し、低抵抗化した領域に存在する酸
素欠損の中に入り、比較的安定な状態となることがわかっている。従って、熱処理によっ
て、酸化物半導体の低抵抗化した領域、または金属化合物が形成された領域は、より低抵
抗化し、低抵抗化していない酸化物半導体は、高純度化(水、水素などの不純物の低減)
し、より高抵抗化する傾向がある。
また、酸化物半導体は、水素、または窒素などの不純物元素が存在すると、キャリア密度
が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸
素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。
また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する
ことがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
が増加する。酸化物半導体中の水素は、金属原子と結合する酸素と反応して水になり、酸
素欠損を形成する場合がある。当該酸素欠損に水素が入ると、キャリア密度は増加する。
また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する
ことがある。つまり、窒素、または水素を有する酸化物半導体は、低抵抗化される。
従って、酸化物半導体に、金属元素、並びに、水素、および窒素などの不純物元素を、選
択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることがで
きる。つまり、酸化物230を選択的に低抵抗化することで、島状に加工した酸化物23
0に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領
域として機能する低抵抗化した領域を設けることができる。
択的に添加することで、酸化物半導体に高抵抗領域、および低抵抗領域を設けることがで
きる。つまり、酸化物230を選択的に低抵抗化することで、島状に加工した酸化物23
0に、キャリア密度が低い半導体として機能する領域と、ソース領域、またはドレイン領
域として機能する低抵抗化した領域を設けることができる。
ここで、図21(B)において破線で囲む、選択的に低抵抗化した酸化物230bを含む
領域239の拡大図を図24に示す。
領域239の拡大図を図24に示す。
図24に示すように、酸化物230は、トランジスタのチャネル形成領域として機能する
領域234と、ソース領域またはドレイン領域として機能する領域231(領域231a
、および領域231b)と、領域234と領域231との間に設けられる領域232(領
域232a、および領域232b)とを有する。
領域234と、ソース領域またはドレイン領域として機能する領域231(領域231a
、および領域231b)と、領域234と領域231との間に設けられる領域232(領
域232a、および領域232b)とを有する。
ソース領域またはドレイン領域として機能する領域231は、酸素濃度が低く、低抵抗化
した領域である。また、チャネル形成領域として機能する領域234は、ソース領域また
はドレイン領域として機能する領域231よりも、酸素濃度が高く、キャリア密度が低い
高抵抗領域である。また、領域232は、ソース領域またはドレイン領域として機能する
領域231よりも、酸素濃度が高く、キャリア密度が低い、かつ、チャネル形成領域とし
て機能する領域234よりも、酸素濃度が低く、キャリア密度が高い領域である。
した領域である。また、チャネル形成領域として機能する領域234は、ソース領域また
はドレイン領域として機能する領域231よりも、酸素濃度が高く、キャリア密度が低い
高抵抗領域である。また、領域232は、ソース領域またはドレイン領域として機能する
領域231よりも、酸素濃度が高く、キャリア密度が低い、かつ、チャネル形成領域とし
て機能する領域234よりも、酸素濃度が低く、キャリア密度が高い領域である。
なお、領域231は、金属元素、並びに水素、および窒素などの不純物元素、の少なくと
も一つの濃度が領域232、および領域234よりも高いことが好ましい。
も一つの濃度が領域232、および領域234よりも高いことが好ましい。
例えば、領域231は、酸化物230が有する金属元素の他に、アルミニウム、ルテニウ
ム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか
一つまたは複数の金属元素を有することが好ましい。
ム、チタン、タンタル、タングステン、クロムなどの金属元素の中から選ばれるいずれか
一つまたは複数の金属元素を有することが好ましい。
領域231を形成するために、例えば、酸化物230に接して、金属元素を有する膜を設
ければよい。当該金属元素を有する膜は、領域231の形成後に、島状にパターニングし
て導電体110となる。なお、当該金属元素を有する膜として、金属膜、金属元素を有す
る酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素
を有する膜と、酸化物230との界面に、層242が形成されていてもよい。例えば、層
242は、酸化物230の上面および側面に形成される場合がある。なお、層242は、
当該金属元素を有する膜の成分と、酸化物230の成分とを含む金属化合物を有する層と
し、化合物層と呼ぶこともできる。例えば、層242として、酸化物230中の金属元素
と、添加された金属元素とが、合金化した層が形成されていてもよい。
ければよい。当該金属元素を有する膜は、領域231の形成後に、島状にパターニングし
て導電体110となる。なお、当該金属元素を有する膜として、金属膜、金属元素を有す
る酸化膜、または金属元素を有する窒化膜を用いることができる。その際、当該金属元素
を有する膜と、酸化物230との界面に、層242が形成されていてもよい。例えば、層
242は、酸化物230の上面および側面に形成される場合がある。なお、層242は、
当該金属元素を有する膜の成分と、酸化物230の成分とを含む金属化合物を有する層と
し、化合物層と呼ぶこともできる。例えば、層242として、酸化物230中の金属元素
と、添加された金属元素とが、合金化した層が形成されていてもよい。
酸化物230に、金属元素が添加されることで、酸化物230中に、金属化合物が形成さ
れ、領域231を低抵抗化することができる。なお、当該金属化合物は、必ずしも、酸化
物230中に形成されていなくともよい。例えば、上記金属元素を有する膜(導電体11
0)に、金属化合物が形成されていてもよい。また、例えば、酸化物230の表面、導電
体110の表面、または導電体110と酸化物230との界面に形成された層242に設
けられていてもよい。
れ、領域231を低抵抗化することができる。なお、当該金属化合物は、必ずしも、酸化
物230中に形成されていなくともよい。例えば、上記金属元素を有する膜(導電体11
0)に、金属化合物が形成されていてもよい。また、例えば、酸化物230の表面、導電
体110の表面、または導電体110と酸化物230との界面に形成された層242に設
けられていてもよい。
従って、領域231は、層242の低抵抗化領域も含む場合がある。よって、層242の
少なくとも一部がトランジスタ200のソース領域またはドレイン領域として機能する場
合がある。
少なくとも一部がトランジスタ200のソース領域またはドレイン領域として機能する場
合がある。
領域232は、絶縁体275と重畳する領域を有する。領域232は、アルミニウム、ル
テニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、およ
び窒素などの不純物元素、の少なくとも一の濃度が領域234よりも高いことが好ましい
。例えば、酸化物230の領域231に接して、上記金属元素を有する膜を設けることで
、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する
場合がある。当該金属化合物は、酸化物230に含まれる水素を引き寄せる場合がある。
従って、領域231の近傍である領域232の水素の濃度が高くなる場合がある。
テニウム、チタン、タンタル、タングステン、クロムなどの金属元素、並びに水素、およ
び窒素などの不純物元素、の少なくとも一の濃度が領域234よりも高いことが好ましい
。例えば、酸化物230の領域231に接して、上記金属元素を有する膜を設けることで
、上記金属元素を有する膜中の成分と、酸化物半導体の成分とが、金属化合物を形成する
場合がある。当該金属化合物は、酸化物230に含まれる水素を引き寄せる場合がある。
従って、領域231の近傍である領域232の水素の濃度が高くなる場合がある。
なお、領域232a、および領域232bのいずれか一方または双方は、導電体260と
重畳する領域を有する構成としてもよい。当該構成とすることで、導電体260と、領域
232aおよび領域232bとを、オーバーラップさせることが可能となる。
重畳する領域を有する構成としてもよい。当該構成とすることで、導電体260と、領域
232aおよび領域232bとを、オーバーラップさせることが可能となる。
また、図24では、領域234、領域231、および領域232が、酸化物230bに形
成されているが、これに限られない。例えば、これらの領域は層242、層242と酸化
物230との間に形成された化合物層、酸化物230a、および酸化物230cにも、形
成されていてもよい。また、図24では、各領域の境界を、酸化物230の上面に対して
略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域2
32が酸化物230bの表面近傍では導電体260側に張り出し、酸化物230bの下面
近傍では、導電体240a側または導電体240b側に後退する形状になる場合がある。
成されているが、これに限られない。例えば、これらの領域は層242、層242と酸化
物230との間に形成された化合物層、酸化物230a、および酸化物230cにも、形
成されていてもよい。また、図24では、各領域の境界を、酸化物230の上面に対して
略垂直に表示しているが、本実施の形態はこれに限られるものではない。例えば、領域2
32が酸化物230bの表面近傍では導電体260側に張り出し、酸化物230bの下面
近傍では、導電体240a側または導電体240b側に後退する形状になる場合がある。
また、酸化物230において、各領域の境界は明確に検出することが困難な場合がある。
各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領
域ごとの段階的な変化に限らず、各領域内でも連続的に変化(グラデーションともいう)
していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水
素、および窒素などの不純物元素の濃度が減少していればよい。
各領域内で検出される金属元素、並びに水素、および窒素などの不純物元素の濃度は、領
域ごとの段階的な変化に限らず、各領域内でも連続的に変化(グラデーションともいう)
していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、並びに水
素、および窒素などの不純物元素の濃度が減少していればよい。
酸化物230を、選択的に低抵抗化するには、例えば、アルミニウム、ルテニウム、チタ
ン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少
なくとも一つを、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成
する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素とし
て、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。ま
た、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノ
ン等がある。
ン、タンタル、タングステン、クロムなどの導電性を高める金属元素、および不純物の少
なくとも一つを、所望の領域に添加すればよい。なお、不純物としては、酸素欠損を形成
する元素、または酸素欠損に捕獲される元素などを用いればよい。例えば、当該元素とし
て、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。ま
た、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、およびキセノ
ン等がある。
領域231は、上述の導電性を高める金属元素、酸素欠損を形成する元素、または酸素欠
損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図る
ことができる。
損に捕獲される元素の含有率を高くすることで、キャリア密度を高くし、低抵抗化を図る
ことができる。
領域231を低抵抗化するために、例えば、酸化物230の領域231に接して、上記金
属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元
素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属
元素を有する膜は、少なくとも、絶縁体250、金属酸化物252、導電体260、絶縁
体270、絶縁体271、および絶縁体275を介して、酸化物230上に設けることが
好ましい。なお、上記金属元素を有する膜は、10nm以上200nm以下の膜厚にする
とよい。上記金属元素を有する膜は、例えば、アルミニウム、ルテニウム、チタン、タン
タル、タングステン、クロムなどの金属元素を含む膜とする。なお、上記金属元素を有す
る膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法など
を用いて行うことができる。
属元素を有する膜を成膜するとよい。当該金属元素を有する膜としては、金属膜、金属元
素を有する酸化膜、または金属元素を有する窒化膜などを用いることができる。当該金属
元素を有する膜は、少なくとも、絶縁体250、金属酸化物252、導電体260、絶縁
体270、絶縁体271、および絶縁体275を介して、酸化物230上に設けることが
好ましい。なお、上記金属元素を有する膜は、10nm以上200nm以下の膜厚にする
とよい。上記金属元素を有する膜は、例えば、アルミニウム、ルテニウム、チタン、タン
タル、タングステン、クロムなどの金属元素を含む膜とする。なお、上記金属元素を有す
る膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法など
を用いて行うことができる。
酸化物230と上記金属元素を有する膜とが接することにより、当該金属元素を有する膜
の成分と、酸化物230の成分とが、金属化合物を形成し、低抵抗化し、領域231を形
成する。また、酸化物230と当該金属元素を有する膜との界面、または当該界面近傍に
位置する酸化物230中の酸素の一部が層242に吸収され、酸化物230に酸素欠損を
形成し、低抵抗化し、領域231を形成する場合がある。
の成分と、酸化物230の成分とが、金属化合物を形成し、低抵抗化し、領域231を形
成する。また、酸化物230と当該金属元素を有する膜との界面、または当該界面近傍に
位置する酸化物230中の酸素の一部が層242に吸収され、酸化物230に酸素欠損を
形成し、低抵抗化し、領域231を形成する場合がある。
また、酸化物230と、上記金属元素を有する膜とが、接した状態で、窒素を含む雰囲気
下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該
金属元素を有する膜の成分である金属元素が酸化物230へ、または酸化物230の成分
である金属元素が当該金属元素を有する膜へと拡散し、酸化物230と、当該金属元素を
有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物230と当該
金属元素を有する膜との間に層242が形成される。なお、その際、酸化物230の金属
元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層242
は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い半導体装
置を提供することができる。
下において熱処理を行うとよい。当該熱処理により、当該金属元素を有する膜から、当該
金属元素を有する膜の成分である金属元素が酸化物230へ、または酸化物230の成分
である金属元素が当該金属元素を有する膜へと拡散し、酸化物230と、当該金属元素を
有する膜とが金属化合物を形成し、低抵抗化する。このようにして、酸化物230と当該
金属元素を有する膜との間に層242が形成される。なお、その際、酸化物230の金属
元素と、当該金属元素を有する膜の金属元素とが、合金化してもよい。従って、層242
は合金を含む場合がある。当該合金は、比較的安定な状態であり、信頼性の高い半導体装
置を提供することができる。
上記熱処理は、例えば、250℃以上650℃以下、好ましくは300℃以上500℃以
下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、熱処理は、窒素ま
たは不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素また
は不活性ガス雰囲気で熱処理した後に、酸化性ガスを含む雰囲気で熱処理を行ってもよい
。
下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、熱処理は、窒素ま
たは不活性ガス雰囲気で行う。また、熱処理は減圧状態で行ってもよい。また、窒素また
は不活性ガス雰囲気で熱処理した後に、酸化性ガスを含む雰囲気で熱処理を行ってもよい
。
また、酸化物230中の水素は、領域231に拡散し、領域231に存在する酸素欠損の
中に入った場合、比較的安定な状態となる。また、領域234に存在する酸素欠損中の水
素は、250℃以上の熱処理によって、酸素欠損から抜け出し、領域231に拡散し、領
域231に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によ
って、領域231は、より低抵抗化し、領域234は、高純度化(水、水素などの不純物
の低減)し、より高抵抗化する。
中に入った場合、比較的安定な状態となる。また、領域234に存在する酸素欠損中の水
素は、250℃以上の熱処理によって、酸素欠損から抜け出し、領域231に拡散し、領
域231に存在する酸素欠損の中に入り、比較的安定な状態となる。従って、熱処理によ
って、領域231は、より低抵抗化し、領域234は、高純度化(水、水素などの不純物
の低減)し、より高抵抗化する。
一方、酸化物230の領域234および領域232は、導電体260および絶縁体275
と重畳しているため、金属元素の添加が抑制される。また、酸化物230の領域234、
および領域232において、酸化物230中の酸素原子が、上述した上記金属元素を有す
る膜へ吸収されることが抑制される。
と重畳しているため、金属元素の添加が抑制される。また、酸化物230の領域234、
および領域232において、酸化物230中の酸素原子が、上述した上記金属元素を有す
る膜へ吸収されることが抑制される。
また、上記金属元素を有する膜に、酸化物230の領域231、および領域231に近接
する領域232の酸素が吸収されることで、領域231、および領域232に酸素欠損が
生じる場合がある。酸化物230中の水素が、当該酸素欠損に入ることで、領域231、
および領域232のキャリア密度は増加する。従って、酸化物230の領域231、およ
び領域232は、低抵抗化される。
する領域232の酸素が吸収されることで、領域231、および領域232に酸素欠損が
生じる場合がある。酸化物230中の水素が、当該酸素欠損に入ることで、領域231、
および領域232のキャリア密度は増加する。従って、酸化物230の領域231、およ
び領域232は、低抵抗化される。
ここで、上記金属元素を有する膜が、水素を吸収する特性を有する場合、酸化物230中
の水素は、当該膜へと吸収される。従って、酸化物230中の不純物である水素を低減す
ることができる。上記金属元素を有する膜は、後に導電体110にパターニングされるの
で、酸化物230から吸収した水素の大部分は除去される。
の水素は、当該膜へと吸収される。従って、酸化物230中の不純物である水素を低減す
ることができる。上記金属元素を有する膜は、後に導電体110にパターニングされるの
で、酸化物230から吸収した水素の大部分は除去される。
層242を形成した後で、上記金属元素を有する膜の一部を除去して、島状の導電体11
0を形成する。当該金属元素を有する膜の膜厚を十分厚く、例えば10nm以上200n
m以下程度にしておくことで、導電体110に十分な導電性を与えることができる。よっ
て、導電体110も、上記金属元素を有する膜と同様に、膜厚は10nm以上200nm
以下が好ましく、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン
、クロムなどの金属元素を含むことが好ましい。また、導電体110は、金属元素を有す
る酸化膜、または金属元素を有する窒化膜としてもよい。
0を形成する。当該金属元素を有する膜の膜厚を十分厚く、例えば10nm以上200n
m以下程度にしておくことで、導電体110に十分な導電性を与えることができる。よっ
て、導電体110も、上記金属元素を有する膜と同様に、膜厚は10nm以上200nm
以下が好ましく、例えば、アルミニウム、ルテニウム、チタン、タンタル、タングステン
、クロムなどの金属元素を含むことが好ましい。また、導電体110は、金属元素を有す
る酸化膜、または金属元素を有する窒化膜としてもよい。
導電体110と酸化物230の間には、層242が形成される。層242は、上記金属元
素を有する膜の金属元素と、酸化物230の金属元素とが、合金化している場合があり、
導電体110と領域231bの間の抵抗が低減される場合がある。
素を有する膜の金属元素と、酸化物230の金属元素とが、合金化している場合があり、
導電体110と領域231bの間の抵抗が低減される場合がある。
図21(B)に示すように、導電体110は、絶縁体570および絶縁体571の開口を
介して、トランジスタ500のゲートとして機能する導電体560に接する。このように
十分な導電性を有する導電体110を用いることにより、トランジスタ200とトランジ
スタ500の間の導電性を良好にし、ノードN11またはノードN12に初期化された電
位を正確に保持することができる。さらに、このようにトランジスタ200とトランジス
タ500を同じ層に形成し、導電体110で接続することで、余計なプラグを形成して、
上層または下層でトランジスタ200とトランジスタ500を接続しなくてもよい。よっ
て、トランジスタ200及びトランジスタ500を形成する層に、形成するプラグの数を
減らすことができるので、当該プラグを通じて、トランジスタ200及びトランジスタ5
00に水素などの不純物が拡散することを抑制することができる。
介して、トランジスタ500のゲートとして機能する導電体560に接する。このように
十分な導電性を有する導電体110を用いることにより、トランジスタ200とトランジ
スタ500の間の導電性を良好にし、ノードN11またはノードN12に初期化された電
位を正確に保持することができる。さらに、このようにトランジスタ200とトランジス
タ500を同じ層に形成し、導電体110で接続することで、余計なプラグを形成して、
上層または下層でトランジスタ200とトランジスタ500を接続しなくてもよい。よっ
て、トランジスタ200及びトランジスタ500を形成する層に、形成するプラグの数を
減らすことができるので、当該プラグを通じて、トランジスタ200及びトランジスタ5
00に水素などの不純物が拡散することを抑制することができる。
ここで、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される
領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場
合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれている
と、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領
域234中の酸素欠損はできる限り低減されていることが好ましい。
領域に不純物及び酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場
合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれている
と、トランジスタはノーマリーオン特性となりやすい。従って、チャネルが形成される領
域234中の酸素欠損はできる限り低減されていることが好ましい。
そこで、図24に示すように、絶縁体250、酸化物230bの領域232、および酸化
物230cに接して、化学量論的組成を満たす酸素よりも多くの酸素(過剰酸素ともいう
)を含む絶縁体275を設けることが好ましい。つまり、絶縁体275が有する過剰酸素
が、酸化物230の領域234へと拡散することで、酸化物230の領域234における
酸素欠損を低減することができる。
物230cに接して、化学量論的組成を満たす酸素よりも多くの酸素(過剰酸素ともいう
)を含む絶縁体275を設けることが好ましい。つまり、絶縁体275が有する過剰酸素
が、酸化物230の領域234へと拡散することで、酸化物230の領域234における
酸素欠損を低減することができる。
また、絶縁体275に過剰酸素領域を設けるには、絶縁体275に接する絶縁体273と
して、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリン
グ法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することがで
きる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装
置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向す
るターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面が
プラズマによる損傷を受けにくく成膜することができ、絶縁体273となる絶縁体の成膜
時に酸化物230への成膜ダメージを小さくすることができるので好ましい。対向ターゲ
ット型のスパッタリング装置を用いた成膜法を、VDSP(Vapor Deposit
ion SP)(登録商標)と呼ぶことができる。
して、酸化物を、スパッタリング法により成膜するとよい。酸化物の成膜にスパッタリン
グ法を用いることにより、水または水素などの不純物の少ない絶縁体を成膜することがで
きる。スパッタリング法を用いる場合は、例えば、対向ターゲット型のスパッタリング装
置を用いて成膜することが好ましい。対向ターゲット型のスパッタリング装置は、対向す
るターゲット間の高電界領域に被成膜面が晒されることなく成膜できるので、被成膜面が
プラズマによる損傷を受けにくく成膜することができ、絶縁体273となる絶縁体の成膜
時に酸化物230への成膜ダメージを小さくすることができるので好ましい。対向ターゲ
ット型のスパッタリング装置を用いた成膜法を、VDSP(Vapor Deposit
ion SP)(登録商標)と呼ぶことができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタさ
れた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位E0が与え
られる。また、基板は、接地電位などの電位E1が与えられる。ただし、基板が電気的に
浮いていてもよい。また、ターゲットと基板の間には電位E2となる領域が存在する。各
電位の大小関係は、E2>E1>E0である。
れた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位E0が与え
られる。また、基板は、接地電位などの電位E1が与えられる。ただし、基板が電気的に
浮いていてもよい。また、ターゲットと基板の間には電位E2となる領域が存在する。各
電位の大小関係は、E2>E1>E0である。
プラズマ内のイオンが、電位差E2-E0によって加速され、ターゲットに衝突すること
により、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子
が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲ
ットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体
275に取り込まれる場合がある。また、プラズマ内のイオンは、電位差E2-E1によ
って加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体275内部まで到
達する。イオンが絶縁体275に取り込まれることにより、イオンが取り込まれた領域が
絶縁体275に形成される。つまり、イオンが酸素を含むイオンであった場合において、
絶縁体275に過剰酸素領域が形成される。
により、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子
が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲ
ットによって反跳し、反跳イオンとして形成された膜を通過し、被成膜面と接する絶縁体
275に取り込まれる場合がある。また、プラズマ内のイオンは、電位差E2-E1によ
って加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体275内部まで到
達する。イオンが絶縁体275に取り込まれることにより、イオンが取り込まれた領域が
絶縁体275に形成される。つまり、イオンが酸素を含むイオンであった場合において、
絶縁体275に過剰酸素領域が形成される。
絶縁体275に過剰な酸素を導入することで、絶縁体275中に過剰酸素領域を形成する
ことができる。絶縁体275の過剰な酸素は、酸化物230の領域234に供給され、酸
化物230の酸素欠損を補償することができる。
ことができる。絶縁体275の過剰な酸素は、酸化物230の領域234に供給され、酸
化物230の酸素欠損を補償することができる。
なお、絶縁体275は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有
する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領
域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、
酸化物230は、酸化膜を、酸化物230上にスパッタリング法を用いて形成したとして
も、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体27
5を、酸化物230の領域234の周辺に設けることで、酸化物230の領域234へ、
絶縁体275の過剰酸素を効果的に供給することができる。
する酸化シリコンを用いることが好ましい。酸化窒化シリコンなどの材料は、過剰酸素領
域を形成されやすい傾向がある。一方、上述の酸化窒化シリコンなどの材料と比較して、
酸化物230は、酸化膜を、酸化物230上にスパッタリング法を用いて形成したとして
も、過剰酸素領域が形成しにくい傾向がある。従って、過剰酸素領域を有する絶縁体27
5を、酸化物230の領域234の周辺に設けることで、酸化物230の領域234へ、
絶縁体275の過剰酸素を効果的に供給することができる。
また、絶縁体273は、酸化アルミニウムを用いることが好ましい。酸化アルミニウムは
、酸化物230と近接した状態で、熱処理を行うことで、酸化物230中の水素を引き抜
く場合がある。なお、酸化物230と、酸化アルミニウムとの間に層242が設けられて
いる場合、層242中の水素を酸化アルミニウムが吸収し、水素が低減された層242は
、酸化物230中の水素を吸収する場合がある。従って、酸化物230中の水素濃度を低
減することができる。また、絶縁体273と、酸化物230とを近接した状態で熱処理を
行うことで、絶縁体273から酸化物230、絶縁体224、または絶縁体222に酸素
を供給できる場合がある。
、酸化物230と近接した状態で、熱処理を行うことで、酸化物230中の水素を引き抜
く場合がある。なお、酸化物230と、酸化アルミニウムとの間に層242が設けられて
いる場合、層242中の水素を酸化アルミニウムが吸収し、水素が低減された層242は
、酸化物230中の水素を吸収する場合がある。従って、酸化物230中の水素濃度を低
減することができる。また、絶縁体273と、酸化物230とを近接した状態で熱処理を
行うことで、絶縁体273から酸化物230、絶縁体224、または絶縁体222に酸素
を供給できる場合がある。
上記構成、または上記工程を組み合わせることで、酸化物230の選択的な低抵抗化を行
うことができる。
うことができる。
つまり、酸化物230に低抵抗領域を形成する際に、ゲート電極として機能する導電体2
60、および絶縁体275をマスクとすることで、自己整合的に酸化物230は低抵抗化
する。そのため、複数のトランジスタ200を同時に形成する場合、トランジスタ間の電
気特性バラつきを小さくすることができる。また、トランジスタ200のチャネル長は、
導電体260の幅、および絶縁体275の成膜膜厚により決定され、導電体260の幅を
最小加工寸法とすることにより、トランジスタ200の微細化が可能となる。
60、および絶縁体275をマスクとすることで、自己整合的に酸化物230は低抵抗化
する。そのため、複数のトランジスタ200を同時に形成する場合、トランジスタ間の電
気特性バラつきを小さくすることができる。また、トランジスタ200のチャネル長は、
導電体260の幅、および絶縁体275の成膜膜厚により決定され、導電体260の幅を
最小加工寸法とすることにより、トランジスタ200の微細化が可能となる。
以上より、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う
電気特性を有するトランジスタを容易に提供することができる。
電気特性を有するトランジスタを容易に提供することができる。
また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導
体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物
半導体を用いたトランジスタは、非導通状態において極めてリーク電流(オフ電流)が小
さいため、低消費電力の半導体装置を提供できる。また、トランジスタ200は、オフ電
流が小さいため、ノードN11またはノードN12に初期化された電位を長期にわたり保
持することができる。
体装置を構成するトランジスタに用いることができる。また、チャネル形成領域に酸化物
半導体を用いたトランジスタは、非導通状態において極めてリーク電流(オフ電流)が小
さいため、低消費電力の半導体装置を提供できる。また、トランジスタ200は、オフ電
流が小さいため、ノードN11またはノードN12に初期化された電位を長期にわたり保
持することができる。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。
または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。ま
たは、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた
半導体装置を提供することができる。
または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。ま
たは、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた
半導体装置を提供することができる。
以下、半導体装置600の詳細な構成について説明する。また、以下において、特段の記
載を行わない場合、トランジスタ500の詳細な構成についてもトランジスタ200の詳
細な構成の記載を参酌するものとする。
載を行わない場合、トランジスタ500の詳細な構成についてもトランジスタ200の詳
細な構成の記載を参酌するものとする。
導電体203は、図21(A)、および図22(A)に示すように、チャネル幅方向に延
伸されており、導電体205に電位を印加する配線として機能する。なお、導電体203
は、絶縁体212に埋め込まれて設けることが好ましい。
伸されており、導電体205に電位を印加する配線として機能する。なお、導電体203
は、絶縁体212に埋め込まれて設けることが好ましい。
導電体205は、酸化物230、および導電体260と、重なるように配置する。また、
導電体205は、導電体203の上に接して設けるとよい。また、導電体205は、絶縁
体214および絶縁体216に埋め込まれて設けることが好ましい。
導電体205は、導電体203の上に接して設けるとよい。また、導電体205は、絶縁
体214および絶縁体216に埋め込まれて設けることが好ましい。
ここで、導電体260は、第1のゲート(フロントゲートともいう)電極として機能する
場合がある。また、導電体205は、第2のゲート(バックゲートともいう)電極として
機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加す
る電位と、連動させず、独立して変化させることで、トランジスタ200の閾値電圧を制
御することができる。特に、導電体205に負の電位を印加することにより、トランジス
タ200の閾値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したが
って、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260
に印加する電位が0Vのときのドレイン電流を小さくすることができる。
場合がある。また、導電体205は、第2のゲート(バックゲートともいう)電極として
機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加す
る電位と、連動させず、独立して変化させることで、トランジスタ200の閾値電圧を制
御することができる。特に、導電体205に負の電位を印加することにより、トランジス
タ200の閾値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したが
って、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260
に印加する電位が0Vのときのドレイン電流を小さくすることができる。
また、導電体203上に導電体205を設けることで、第1のゲート電極としての機能を
有する導電体260と、配線としての機能を有する導電体203との距離を適宜設計する
ことが可能となる。つまり、導電体203と導電体260の間に絶縁体214および絶縁
体216などが設けられることで、導電体203と導電体260の間の寄生容量を低減し
、導電体203と導電体260の間の絶縁耐圧を高めることができる。
有する導電体260と、配線としての機能を有する導電体203との距離を適宜設計する
ことが可能となる。つまり、導電体203と導電体260の間に絶縁体214および絶縁
体216などが設けられることで、導電体203と導電体260の間の寄生容量を低減し
、導電体203と導電体260の間の絶縁耐圧を高めることができる。
また、導電体203と導電体260の間の寄生容量を低減することで、トランジスタ20
0のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることがで
きる。また、導電体203と導電体260の間の絶縁耐圧を高めることで、トランジスタ
200の信頼性を向上させることができる。よって、絶縁体214および絶縁体216の
膜厚を厚くすることが好ましい。なお、導電体203の延伸方向はこれに限られず、例え
ば、トランジスタ200のチャネル長方向に延伸されてもよい。
0のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることがで
きる。また、導電体203と導電体260の間の絶縁耐圧を高めることで、トランジスタ
200の信頼性を向上させることができる。よって、絶縁体214および絶縁体216の
膜厚を厚くすることが好ましい。なお、導電体203の延伸方向はこれに限られず、例え
ば、トランジスタ200のチャネル長方向に延伸されてもよい。
なお、導電体205は、図21(A)に示すように、酸化物230、および導電体260
と重なるように配置する。また、導電体205は、酸化物230における領域234より
も、大きく設けるとよい。特に、図22(A)に示すように、導電体205は、酸化物2
30の領域234のチャネル幅方向と交わる端部よりも外側の領域においても、延伸して
いることが好ましい。つまり、酸化物230のチャネル幅方向における側面の外側の領域
において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ま
しい。
と重なるように配置する。また、導電体205は、酸化物230における領域234より
も、大きく設けるとよい。特に、図22(A)に示すように、導電体205は、酸化物2
30の領域234のチャネル幅方向と交わる端部よりも外側の領域においても、延伸して
いることが好ましい。つまり、酸化物230のチャネル幅方向における側面の外側の領域
において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ま
しい。
上記構成を有することで、導電体260、および導電体205に電位を印加した場合、導
電体260から生じる電界と、導電体205から生じる電界とがつながり、酸化物230
に形成されるチャネル形成領域を電気的に取り囲むことができる。
電体260から生じる電界と、導電体205から生じる電界とがつながり、酸化物230
に形成されるチャネル形成領域を電気的に取り囲むことができる。
つまり、第1のゲート電極としての機能を有する導電体260の電界と、第2のゲート電
極としての機能を有する導電体205の電界によって、領域234のチャネル形成領域を
電気的に取り囲むことができる。本明細書において、第1のゲート電極、および第2のゲ
ート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、
surrounded channel(S-channel)構造とよぶ。
極としての機能を有する導電体205の電界によって、領域234のチャネル形成領域を
電気的に取り囲むことができる。本明細書において、第1のゲート電極、および第2のゲ
ート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、
surrounded channel(S-channel)構造とよぶ。
また、導電体205は、絶縁体214および絶縁体216の開口の内壁に接して第1の導
電体が形成され、さらに内側に第2の導電体が形成されている。ここで、第1の導電体お
よび第2の導電体の上面の高さと、絶縁体216の上面の高さは同程度にできる。なお、
トランジスタ200では、導電体205の第1の導電体および導電体205の第2の導電
体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば
、導電体205は、単層、または3層以上の積層構造として設ける構成にしてもよい。
電体が形成され、さらに内側に第2の導電体が形成されている。ここで、第1の導電体お
よび第2の導電体の上面の高さと、絶縁体216の上面の高さは同程度にできる。なお、
トランジスタ200では、導電体205の第1の導電体および導電体205の第2の導電
体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば
、導電体205は、単層、または3層以上の積層構造として設ける構成にしてもよい。
ここで、導電体205、または導電体203の第1の導電体は、水素原子、水素分子、水
分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの
不純物の拡散を抑制する機能を有する(前記不純物が透過しにくい)導電性材料を用いる
ことが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機
能を有する(前記酸素が透過しにくい)導電性材料を用いることが好ましい。なお、本明
細書において、不純物、または酸素の拡散を抑制する機能とは、前記不純物、または前記
酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの
不純物の拡散を抑制する機能を有する(前記不純物が透過しにくい)導電性材料を用いる
ことが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機
能を有する(前記酸素が透過しにくい)導電性材料を用いることが好ましい。なお、本明
細書において、不純物、または酸素の拡散を抑制する機能とは、前記不純物、または前記
酸素のいずれか一つ、または、すべての拡散を抑制する機能とする。
導電体205、または導電体203の第1の導電体が酸素の拡散を抑制する機能を持つこ
とにより、導電体205、または導電体203の第2の導電体が酸化して導電率が低下す
ることを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては
、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いること
が好ましい。したがって、導電体205、または導電体203の第1の導電体としては、
上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、
導電体203、および導電体205を通じて、トランジスタ200側に拡散するのを抑制
することができる。
とにより、導電体205、または導電体203の第2の導電体が酸化して導電率が低下す
ることを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては
、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いること
が好ましい。したがって、導電体205、または導電体203の第1の導電体としては、
上記導電性材料を単層または積層とすればよい。これにより、水素、水などの不純物が、
導電体203、および導電体205を通じて、トランジスタ200側に拡散するのを抑制
することができる。
また、導電体205の第2の導電体は、タングステン、銅、またはアルミニウムを主成分
とする導電性材料を用いることが好ましい。なお、導電体205の第2の導電体を単層で
図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との
積層としてもよい。
とする導電性材料を用いることが好ましい。なお、導電体205の第2の導電体を単層で
図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との
積層としてもよい。
また、導電体203の第2の導電体は、配線として機能するため、導電体205の第2の
導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウ
ムを主成分とする導電性材料を用いることができる。また、導電体203の第2の導電体
は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層として
もよい。
導電体より導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウ
ムを主成分とする導電性材料を用いることができる。また、導電体203の第2の導電体
は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層として
もよい。
特に、導電体203に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用
いることが好ましい。一方、銅は拡散しやすいため、酸化物230に拡散することで、ト
ランジスタ200の電気特性を低下させる場合がある。そこで、例えば、絶縁体214に
は、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いること
で、銅の拡散を抑えることができる。
いることが好ましい。一方、銅は拡散しやすいため、酸化物230に拡散することで、ト
ランジスタ200の電気特性を低下させる場合がある。そこで、例えば、絶縁体214に
は、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いること
で、銅の拡散を抑えることができる。
なお、導電体205、絶縁体214、および絶縁体216は必ずしも設けなくともよい。
その場合、導電体203の一部が第2のゲート電極として機能することができる。
その場合、導電体203の一部が第2のゲート電極として機能することができる。
絶縁体210、および絶縁体214は、水または水素などの不純物が、基板側からトラン
ジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。した
がって、絶縁体210、および絶縁体214は、水素原子、水素分子、水分子、窒素原子
、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を
抑制する機能を有する(前記不純物が透過しにくい)絶縁性材料を用いることが好ましい
。または、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(前
記酸素が透過しにくい)絶縁性材料を用いることが好ましい。また、絶縁体280の上に
、絶縁体210または絶縁体214と同様のバリア絶縁膜として機能する絶縁体を設けて
もよい。これにより、絶縁体280の上から、水または水素などの不純物が、トランジス
タ200に混入するのを抑制することができる。
ジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。した
がって、絶縁体210、および絶縁体214は、水素原子、水素分子、水分子、窒素原子
、窒素分子、酸化窒素分子(N2O、NO、NO2など)、銅原子などの不純物の拡散を
抑制する機能を有する(前記不純物が透過しにくい)絶縁性材料を用いることが好ましい
。または、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(前
記酸素が透過しにくい)絶縁性材料を用いることが好ましい。また、絶縁体280の上に
、絶縁体210または絶縁体214と同様のバリア絶縁膜として機能する絶縁体を設けて
もよい。これにより、絶縁体280の上から、水または水素などの不純物が、トランジス
タ200に混入するのを抑制することができる。
例えば、絶縁体210として酸化アルミニウムなどを用い、絶縁体214として窒化シリ
コンなどを用いることが好ましい。絶縁体210および絶縁体214により、水素、水な
どの不純物が基板側からトランジスタ200側に拡散することを抑制することができる。
または、絶縁体210および絶縁体214により、絶縁体224などに含まれる酸素が基
板側に拡散することを抑制することができる。
コンなどを用いることが好ましい。絶縁体210および絶縁体214により、水素、水な
どの不純物が基板側からトランジスタ200側に拡散することを抑制することができる。
または、絶縁体210および絶縁体214により、絶縁体224などに含まれる酸素が基
板側に拡散することを抑制することができる。
また、導電体203の上に導電体205を積層して設ける構成にすることにより、導電体
203と導電体205の間に絶縁体214を設けることができる。ここで、導電体203
の第2の導電体に銅など拡散しやすい金属を用いても、絶縁体214として窒化シリコン
などを設けることにより、当該金属が絶縁体214より上の層に拡散するのを抑制するこ
とができる。
203と導電体205の間に絶縁体214を設けることができる。ここで、導電体203
の第2の導電体に銅など拡散しやすい金属を用いても、絶縁体214として窒化シリコン
などを設けることにより、当該金属が絶縁体214より上の層に拡散するのを抑制するこ
とができる。
また、層間膜として機能する絶縁体212、絶縁体216、および絶縁体280は、絶縁
体210、または絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を
層間膜とすることで、配線間に生じる寄生容量を低減することができる。
体210、または絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を
層間膜とすることで、配線間に生じる寄生容量を低減することができる。
例えば、絶縁体212、絶縁体216、および絶縁体280として、酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、
酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrT
iO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用い
ることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、
酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イ
ットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理して
もよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して
用いてもよい。
窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、
酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrT
iO3)または(Ba,Sr)TiO3(BST)などの絶縁体を単層または積層で用い
ることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、
酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イ
ットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理して
もよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して
用いてもよい。
絶縁体220、絶縁体222、および絶縁体224は、ゲート絶縁体としての機能を有す
る。また、トランジスタ500に設けられる絶縁体524も、絶縁体224と同様にゲー
ト絶縁体としての機能を有する。なお、本実施の形態では、絶縁体224と絶縁体524
は分離されているが、絶縁体224と絶縁体524がつながっていてもよい。
る。また、トランジスタ500に設けられる絶縁体524も、絶縁体224と同様にゲー
ト絶縁体としての機能を有する。なお、本実施の形態では、絶縁体224と絶縁体524
は分離されているが、絶縁体224と絶縁体524がつながっていてもよい。
ここで、酸化物230と接する絶縁体224は、化学量論的組成を満たす酸素よりも多く
の酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体224には、過剰酸素領域
が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物230に接
して設けることにより、酸化物230中の酸素欠損を低減し、トランジスタ200の信頼
性を向上させることができる。
の酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体224には、過剰酸素領域
が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物230に接
して設けることにより、酸化物230中の酸素欠損を低減し、トランジスタ200の信頼
性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分
析(TDS(Thermal Desorption Spectroscopy)分析
)にて、酸素分子に換算しての酸素の脱離量が1.0×1018molecules/c
m3以上、好ましくは1.0×1019molecules/cm3以上、さらに好まし
くは2.0×1019molecules/cm3以上、または3.0×1020mol
ecules/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の
表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が
好ましい。
物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分
析(TDS(Thermal Desorption Spectroscopy)分析
)にて、酸素分子に換算しての酸素の脱離量が1.0×1018molecules/c
m3以上、好ましくは1.0×1019molecules/cm3以上、さらに好まし
くは2.0×1019molecules/cm3以上、または3.0×1020mol
ecules/cm3以上である酸化物膜である。なお、上記TDS分析時における膜の
表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が
好ましい。
また、絶縁体224が、過剰酸素領域を有する場合、絶縁体222は、酸素(例えば、酸
素原子、酸素分子など)の拡散を抑制する機能を有する(前記酸素が透過しにくい)こと
が好ましい。
素原子、酸素分子など)の拡散を抑制する機能を有する(前記酸素が透過しにくい)こと
が好ましい。
絶縁体222が、酸素の拡散を抑制する機能を有することで、絶縁体224が有する過剰
酸素領域の酸素は、絶縁体220側へ拡散することなく、効率よく酸化物230へ供給す
ることができる。また、導電体205が、絶縁体224が有する過剰酸素領域の酸素と反
応することを抑制することができる。
酸素領域の酸素は、絶縁体220側へ拡散することなく、効率よく酸化物230へ供給す
ることができる。また、導電体205が、絶縁体224が有する過剰酸素領域の酸素と反
応することを抑制することができる。
絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジル
コニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)
または(Ba,Sr)TiO3(BST)などのいわゆるhigh-k材料を含む絶縁体
を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進
むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート
絶縁体として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら
、トランジスタ動作時のゲート電位の低減が可能となる。
コニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO3)
または(Ba,Sr)TiO3(BST)などのいわゆるhigh-k材料を含む絶縁体
を単層または積層で用いることが好ましい。トランジスタの微細化、および高集積化が進
むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート
絶縁体として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら
、トランジスタ動作時のゲート電位の低減が可能となる。
特に、不純物、および酸素などの拡散を抑制する機能を有する(前記不純物および前記酸
素が透過しにくい)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の
酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の
酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハ
フニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このよ
うな材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230からの酸
素の放出や、トランジスタ200の周辺部から酸化物230への水素等の不純物の混入を
抑制する層として機能する。
素が透過しにくい)絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の
酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の
酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハ
フニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このよ
うな材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230からの酸
素の放出や、トランジスタ200の周辺部から酸化物230への水素等の不純物の混入を
抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウ
ム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸
化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の
絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
ム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸
化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の
絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体220は、熱的に安定していることが好ましい。例えば、酸化シリコンおよ
び酸化窒化シリコンは、熱的に安定であるため、好適である。また、high-k材料の
絶縁体を酸化シリコンまたは酸化窒化シリコンと組み合わせることで、熱的に安定かつ比
誘電率の高い積層構造の絶縁体220を得ることができる。
び酸化窒化シリコンは、熱的に安定であるため、好適である。また、high-k材料の
絶縁体を酸化シリコンまたは酸化窒化シリコンと組み合わせることで、熱的に安定かつ比
誘電率の高い積層構造の絶縁体220を得ることができる。
なお、絶縁体220、絶縁体222、および絶縁体224が、2層以上の積層構造を有し
ていてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる
積層構造でもよい。
ていてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる
積層構造でもよい。
酸化物230は、酸化物230aと、酸化物230a上の酸化物230bと、酸化物23
0b上の酸化物230cと、を有する。酸化物230b下に酸化物230aを有すること
で、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡
散を抑制することができる。また、酸化物230b上に酸化物230cを有することで、
酸化物230cよりも上方に形成された構造物から、酸化物230bへの不純物の拡散を
抑制することができる。
0b上の酸化物230cと、を有する。酸化物230b下に酸化物230aを有すること
で、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡
散を抑制することができる。また、酸化物230b上に酸化物230cを有することで、
酸化物230cよりも上方に形成された構造物から、酸化物230bへの不純物の拡散を
抑制することができる。
なお、酸化物230は、各金属原子の原子数比が異なる酸化物により、積層構造を有する
ことが好ましい。具体的には、酸化物230aに用いる金属酸化物において、構成元素中
の元素Mの原子数比が、酸化物230bに用いる金属酸化物における、構成元素中の元素
Mの原子数比より、大きいことが好ましい。また、酸化物230aに用いる金属酸化物に
おいて、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における
、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物230bに用
いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金
属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸
化物230cは、酸化物230aまたは酸化物230bに用いることができる金属酸化物
を用いることができる。
ことが好ましい。具体的には、酸化物230aに用いる金属酸化物において、構成元素中
の元素Mの原子数比が、酸化物230bに用いる金属酸化物における、構成元素中の元素
Mの原子数比より、大きいことが好ましい。また、酸化物230aに用いる金属酸化物に
おいて、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における
、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物230bに用
いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金
属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸
化物230cは、酸化物230aまたは酸化物230bに用いることができる金属酸化物
を用いることができる。
また、酸化物230aおよび酸化物230cの伝導帯下端のエネルギーが、酸化物230
bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物
230aおよび酸化物230cの電子親和力が、酸化物230bの電子親和力より小さい
ことが好ましい。
bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物
230aおよび酸化物230cの電子親和力が、酸化物230bの電子親和力より小さい
ことが好ましい。
ここで、酸化物230a、酸化物230b、および酸化物230cの接合部において、伝
導帯下端はなだらかに変化する。換言すると、酸化物230a、酸化物230b、および
酸化物230cの接合部における伝導帯下端は、連続的に変化または連続接合するともい
うことができる。このようにするためには、酸化物230aと酸化物230bとの界面、
および酸化物230bと酸化物230cとの界面において形成される混合層の欠陥準位密
度を低くするとよい。
導帯下端はなだらかに変化する。換言すると、酸化物230a、酸化物230b、および
酸化物230cの接合部における伝導帯下端は、連続的に変化または連続接合するともい
うことができる。このようにするためには、酸化物230aと酸化物230bとの界面、
および酸化物230bと酸化物230cとの界面において形成される混合層の欠陥準位密
度を低くするとよい。
具体的には、酸化物230aと酸化物230b、酸化物230bと酸化物230cが、酸
素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成
することができる。例えば、酸化物230bがIn-Ga-Zn酸化物の場合、酸化物2
30aおよび酸化物230cとして、In-Ga-Zn酸化物、Ga-Zn酸化物、酸化
ガリウムなどを用いるとよい。
素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成
することができる。例えば、酸化物230bがIn-Ga-Zn酸化物の場合、酸化物2
30aおよび酸化物230cとして、In-Ga-Zn酸化物、Ga-Zn酸化物、酸化
ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物230bとなる。酸化物230a、酸化物23
0cを上述の構成とすることで、酸化物230aと酸化物230bとの界面、および酸化
物230bと酸化物230cとの界面における欠陥準位密度を低くすることができる。そ
のため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は高い
オン電流を得られる。
0cを上述の構成とすることで、酸化物230aと酸化物230bとの界面、および酸化
物230bと酸化物230cとの界面における欠陥準位密度を低くすることができる。そ
のため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は高い
オン電流を得られる。
また、酸化物230は、領域231、領域232、および領域234を有する。なお、領
域231の少なくとも一部は、絶縁体273と近接する領域を有する。また、領域232
は、少なくとも、絶縁体275と重畳する領域を有する。
域231の少なくとも一部は、絶縁体273と近接する領域を有する。また、領域232
は、少なくとも、絶縁体275と重畳する領域を有する。
なお、トランジスタ200をオンさせると、領域231a、または領域231bは、ソー
ス領域、またはドレイン領域として機能する。一方、領域234の少なくとも一部は、チ
ャネルが形成される領域として機能する。領域231と、領域234の間に領域232を
有することで、トランジスタ200において、オン電流を大きくし、かつ、非導通時のリ
ーク電流(オフ電流)を小さくすることができる。
ス領域、またはドレイン領域として機能する。一方、領域234の少なくとも一部は、チ
ャネルが形成される領域として機能する。領域231と、領域234の間に領域232を
有することで、トランジスタ200において、オン電流を大きくし、かつ、非導通時のリ
ーク電流(オフ電流)を小さくすることができる。
トランジスタ200において、領域232を設けることで、ソース領域およびドレイン領
域として機能する領域231と、チャネルが形成される領域234との間に高抵抗領域が
形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。
また、領域232を有することで、チャネル長方向において、ソース領域およびドレイン
領域と、第1のゲート電極(導電体260)とが重ならないため、両者の間で不要な容量
が形成されることを抑制できる。また、領域232を有することで、非導通時のリーク電
流を小さくすることができる。
域として機能する領域231と、チャネルが形成される領域234との間に高抵抗領域が
形成されないため、トランジスタのオン電流、および移動度を大きくすることができる。
また、領域232を有することで、チャネル長方向において、ソース領域およびドレイン
領域と、第1のゲート電極(導電体260)とが重ならないため、両者の間で不要な容量
が形成されることを抑制できる。また、領域232を有することで、非導通時のリーク電
流を小さくすることができる。
つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電
気特性を有するトランジスタを容易に提供することができる。例えば、トランジスタ20
0をオフ電流が小さくなる構成とし、トランジスタ500をオン電流が大きくなる構成と
することができる。
気特性を有するトランジスタを容易に提供することができる。例えば、トランジスタ20
0をオフ電流が小さくなる構成とし、トランジスタ500をオン電流が大きくなる構成と
することができる。
酸化物230は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例え
ば、領域234となる金属酸化物としては、バンドギャップが2eV以上、好ましくは2
.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属
酸化物を用いることで、トランジスタのオフ電流を低減することができる。
ば、領域234となる金属酸化物としては、バンドギャップが2eV以上、好ましくは2
.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属
酸化物を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいた
め、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法な
どを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いること
ができる。
め、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法な
どを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いること
ができる。
絶縁体250は、ゲート絶縁体として機能する。絶縁体250は、酸化物230cの上面
に接して配置することが好ましい。絶縁体250は、加熱により酸素が放出される絶縁体
を用いて形成することが好ましい。例えば、TDS分析にて、酸素分子に換算しての酸素
の脱離量が1.0×1018molecules/cm3以上、好ましくは1.0×10
19molecules/cm3以上、さらに好ましくは2.0×1019molecu
les/cm3以上、または3.0×1020molecules/cm3以上である酸
化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上70
0℃以下の範囲が好ましい。
に接して配置することが好ましい。絶縁体250は、加熱により酸素が放出される絶縁体
を用いて形成することが好ましい。例えば、TDS分析にて、酸素分子に換算しての酸素
の脱離量が1.0×1018molecules/cm3以上、好ましくは1.0×10
19molecules/cm3以上、さらに好ましくは2.0×1019molecu
les/cm3以上、または3.0×1020molecules/cm3以上である酸
化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上70
0℃以下の範囲が好ましい。
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および
窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、
酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および
窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、
酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
加熱により酸素が放出される絶縁体を、絶縁体250として、酸化物230cの上面に接
して設けることにより、絶縁体250から、酸化物230bの領域234に効果的に酸素
を供給することができる。また、絶縁体224と同様に、絶縁体250中の水または水素
などの不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上
20nm以下とするのが好ましい。
して設けることにより、絶縁体250から、酸化物230bの領域234に効果的に酸素
を供給することができる。また、絶縁体224と同様に、絶縁体250中の水または水素
などの不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上
20nm以下とするのが好ましい。
また、絶縁体250が有する過剰酸素を、効率的に酸化物230へ供給するために、金属
酸化物252を設けてもよい。従って、金属酸化物252は、絶縁体250からの酸素拡
散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物252を設けることで、
絶縁体250から導電体260への過剰酸素の拡散が抑制される。つまり、酸化物230
へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体26
0の酸化を抑制することができる。
酸化物252を設けてもよい。従って、金属酸化物252は、絶縁体250からの酸素拡
散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物252を設けることで、
絶縁体250から導電体260への過剰酸素の拡散が抑制される。つまり、酸化物230
へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体26
0の酸化を抑制することができる。
なお、金属酸化物252は、第1のゲート電極の一部としての機能を有してもよい。例え
ば、酸化物230として用いることができる酸化物半導体を、金属酸化物252として用
いることができる。その場合、導電体260をスパッタリング法で成膜することで、金属
酸化物252の電気抵抗値を低下させて導電体とすることができる。これをOC(Oxi
de Conductor)電極と呼ぶことができる。
ば、酸化物230として用いることができる酸化物半導体を、金属酸化物252として用
いることができる。その場合、導電体260をスパッタリング法で成膜することで、金属
酸化物252の電気抵抗値を低下させて導電体とすることができる。これをOC(Oxi
de Conductor)電極と呼ぶことができる。
また、金属酸化物252は、ゲート絶縁体の一部としての機能を有する場合がある。した
がって、絶縁体250に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物
252は、比誘電率が高いhigh-k材料である金属酸化物を用いることが好ましい。
当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることが
できる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電
位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(E
OT)の薄膜化が可能となる。
がって、絶縁体250に酸化シリコンや酸化窒化シリコンなどを用いる場合、金属酸化物
252は、比誘電率が高いhigh-k材料である金属酸化物を用いることが好ましい。
当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることが
できる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電
位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(E
OT)の薄膜化が可能となる。
トランジスタ200において、金属酸化物252を単層で示したが、2層以上の積層構造
としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の
一部として機能する金属酸化物とを積層して設けてもよい。
としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の
一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物252を有することで、ゲート電極として機能する場合は、導電体260から
の電界の影響を弱めることなく、トランジスタ200のオン電流の向上を図ることができ
る。または、ゲート絶縁体として機能する場合は、絶縁体250と、金属酸化物252と
の物理的な厚みにより、導電体260と、酸化物230との間の距離を保つことで、導電
体260と酸化物230との間のリーク電流を抑制することができる。従って、絶縁体2
50、および金属酸化物252との積層構造を設けることで、導電体260と酸化物23
0との間の物理的な距離、および導電体260から酸化物230へかかる電界強度を、容
易に適宜調整することができる。
の電界の影響を弱めることなく、トランジスタ200のオン電流の向上を図ることができ
る。または、ゲート絶縁体として機能する場合は、絶縁体250と、金属酸化物252と
の物理的な厚みにより、導電体260と、酸化物230との間の距離を保つことで、導電
体260と酸化物230との間のリーク電流を抑制することができる。従って、絶縁体2
50、および金属酸化物252との積層構造を設けることで、導電体260と酸化物23
0との間の物理的な距離、および導電体260から酸化物230へかかる電界強度を、容
易に適宜調整することができる。
具体的には、酸化物230に用いることができる酸化物半導体を低抵抗化することで、金
属酸化物252として用いることができる。または、ハフニウム、アルミニウム、ガリウ
ム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマ
ニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸
化物を用いることができる。
属酸化物252として用いることができる。または、ハフニウム、アルミニウム、ガリウ
ム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマ
ニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸
化物を用いることができる。
特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、
酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフ
ニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、
酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶
化しにくいため好ましい。なお、金属酸化物252は、必須の構成ではない。求めるトラ
ンジスタ特性により、適宜設計すればよい。
酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフ
ニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、
酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶
化しにくいため好ましい。なお、金属酸化物252は、必須の構成ではない。求めるトラ
ンジスタ特性により、適宜設計すればよい。
第1のゲート電極として機能する導電体260は、導電体260a、および導電体260
a上の導電体260bを有する。導電体260aは、導電体205の第1の導電体と同様
に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、
NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いるこ
とが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能
を有する導電性材料を用いることが好ましい。
a上の導電体260bを有する。導電体260aは、導電体205の第1の導電体と同様
に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N2O、NO、
NO2など)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いるこ
とが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能
を有する導電性材料を用いることが好ましい。
導電体260aが酸素の拡散を抑制する機能を持つことにより、絶縁体250、および金
属酸化物252が有する過剰酸素により、導電体260bが酸化して導電率が低下するこ
とを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例
えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好
ましい。
属酸化物252が有する過剰酸素により、導電体260bが酸化して導電率が低下するこ
とを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例
えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好
ましい。
また、導電体260bは、タングステン、銅、またはアルミニウムを主成分とする導電性
材料を用いることが好ましい。また、導電体260は、配線として機能するため、導電性
が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウム
を主成分とする導電性材料を用いることができる。また、導電体260bは積層構造とし
てもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
材料を用いることが好ましい。また、導電体260は、配線として機能するため、導電性
が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウム
を主成分とする導電性材料を用いることができる。また、導電体260bは積層構造とし
てもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、図22(A)に示すように、導電体205が、酸化物230のチャネル幅方向と交
わる端部よりも外側の領域において、延伸している場合、導電体260は、当該領域にお
いて、絶縁体250を介して、導電体205と重畳していることが好ましい。つまり、酸
化物230の側面の外側の領域において、導電体205と、絶縁体250と、導電体26
0とは、積層構造を形成することが好ましい。
わる端部よりも外側の領域において、延伸している場合、導電体260は、当該領域にお
いて、絶縁体250を介して、導電体205と重畳していることが好ましい。つまり、酸
化物230の側面の外側の領域において、導電体205と、絶縁体250と、導電体26
0とは、積層構造を形成することが好ましい。
上記構成を有することで、導電体260、および導電体205に電位を印加した場合、導
電体260から生じる電界と、導電体205から生じる電界とがつながり、酸化物230
に形成されるチャネル形成領域を電気的に取り囲むことができる。
電体260から生じる電界と、導電体205から生じる電界とがつながり、酸化物230
に形成されるチャネル形成領域を電気的に取り囲むことができる。
つまり、第1のゲート電極としての機能を有する導電体260の電界と、第2のゲート電
極としての機能を有する導電体205の電界によって、領域234のチャネル形成領域を
電気的に取り囲むことができる。
極としての機能を有する導電体205の電界によって、領域234のチャネル形成領域を
電気的に取り囲むことができる。
また、導電体260bの上に、バリア膜として機能する絶縁体270を配置してもよい。
絶縁体270は、水または水素などの不純物、および酸素の透過を抑制する機能を有する
絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用い
ることが好ましい。これにより、絶縁体270よりも上方からの酸素で導電体260が酸
化するのを抑制することができる。また、絶縁体270よりも上方からの水または水素な
どの不純物が、導電体260および絶縁体250を介して、酸化物230に混入すること
を抑制することができる。
絶縁体270は、水または水素などの不純物、および酸素の透過を抑制する機能を有する
絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用い
ることが好ましい。これにより、絶縁体270よりも上方からの酸素で導電体260が酸
化するのを抑制することができる。また、絶縁体270よりも上方からの水または水素な
どの不純物が、導電体260および絶縁体250を介して、酸化物230に混入すること
を抑制することができる。
また、絶縁体270上に、ハードマスクとして機能する絶縁体271を配置することが好
ましい。絶縁体271を設けることで、導電体260の加工の際、導電体260の側面が
概略垂直、具体的には、導電体260の側面と基板表面のなす角を、75度以上100度
以下、好ましくは80度以上95度以下とすることができる。導電体260をこのような
形状に加工することで、次に形成する絶縁体275を所望の形状に形成することができる
。
ましい。絶縁体271を設けることで、導電体260の加工の際、導電体260の側面が
概略垂直、具体的には、導電体260の側面と基板表面のなす角を、75度以上100度
以下、好ましくは80度以上95度以下とすることができる。導電体260をこのような
形状に加工することで、次に形成する絶縁体275を所望の形状に形成することができる
。
なお、絶縁体271に、水または水素などの不純物、および酸素の透過を抑制する機能を
有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合
、絶縁体270は設けなくともよい。
有する絶縁性材料を用いることで、バリア膜としての機能を兼ねさせてもよい。その場合
、絶縁体270は設けなくともよい。
バッファ層として機能する絶縁体275は、酸化物230cの側面、絶縁体250の側面
、金属酸化物252の側面、導電体260の側面、絶縁体270の側面、および絶縁体2
71の側面に接して設ける。
、金属酸化物252の側面、導電体260の側面、絶縁体270の側面、および絶縁体2
71の側面に接して設ける。
例えば、絶縁体275は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シ
リコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素
を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ま
しい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を
形成することができるため好ましい。
リコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素
を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ま
しい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。
特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を
形成することができるため好ましい。
また、絶縁体275は、過剰酸素領域を有することが好ましい。加熱により酸素が放出さ
れる絶縁体を、絶縁体275として、酸化物230c、および絶縁体250と接して設け
ることで、絶縁体250から、酸化物230bの領域234に効果的に酸素を供給するこ
とができる。また、絶縁体275中の水または水素などの不純物濃度が低減されているこ
とが好ましい。
れる絶縁体を、絶縁体275として、酸化物230c、および絶縁体250と接して設け
ることで、絶縁体250から、酸化物230bの領域234に効果的に酸素を供給するこ
とができる。また、絶縁体275中の水または水素などの不純物濃度が低減されているこ
とが好ましい。
絶縁体130は、比誘電率の大きい絶縁体を用いることが好ましく、絶縁体222などに
用いることができる絶縁体を用いればよい。例えば、アルミニウム及びハフニウムの一方
または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの
一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アル
ミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが
好ましい。また、絶縁体130は、積層構造であってもよく、例えば、酸化シリコン、酸
化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム
、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などから、2
層以上を選び積層構造としても良い。例えば、ALD法によって、酸化ハフニウム、酸化
アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化
ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、0.5nm以上5nm以下とす
る。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量
素子100とすることができる。
用いることができる絶縁体を用いればよい。例えば、アルミニウム及びハフニウムの一方
または双方の酸化物を含む絶縁体を用いることができる。アルミニウム及びハフニウムの
一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アル
ミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが
好ましい。また、絶縁体130は、積層構造であってもよく、例えば、酸化シリコン、酸
化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム
、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などから、2
層以上を選び積層構造としても良い。例えば、ALD法によって、酸化ハフニウム、酸化
アルミニウムおよび酸化ハフニウムを順に成膜し、積層構造とすることが好ましい。酸化
ハフニウムおよび酸化アルミニウムの膜厚は、それぞれ、0.5nm以上5nm以下とす
る。このような積層構造とすることで、容量値が大きく、かつ、リーク電流の小さな容量
素子100とすることができる。
図21(A)に示すように、上面図において、絶縁体130の側面は、導電体110およ
び導電体120の側面と一致しているが、これに限られるものではない。例えば、絶縁体
130をパターン形成せずに、絶縁体130がトランジスタ200およびトランジスタ5
00を覆う構成にしてもよい。
び導電体120の側面と一致しているが、これに限られるものではない。例えば、絶縁体
130をパターン形成せずに、絶縁体130がトランジスタ200およびトランジスタ5
00を覆う構成にしてもよい。
導電体120は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用
いることが好ましい。また、図示しないが、導電体120は積層構造としても良く、例え
ば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
いることが好ましい。また、図示しないが、導電体120は積層構造としても良く、例え
ば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
絶縁体273は、少なくとも層242、絶縁体275、層542、絶縁体575、および
導電体120上に設けられる。絶縁体273をスパッタリング法で成膜することで、絶縁
体275および絶縁体575へ過剰酸素領域を設けることができる。これにより、当該過
剰酸素領域から、酸化物230および酸化物530中に酸素を供給することができる。ま
た、絶縁体273を、酸化物230の層242、および酸化物530の層542上に設け
ることで、酸化物230および酸化物530中の水素を、絶縁体273へと引き抜くこと
ができる。
導電体120上に設けられる。絶縁体273をスパッタリング法で成膜することで、絶縁
体275および絶縁体575へ過剰酸素領域を設けることができる。これにより、当該過
剰酸素領域から、酸化物230および酸化物530中に酸素を供給することができる。ま
た、絶縁体273を、酸化物230の層242、および酸化物530の層542上に設け
ることで、酸化物230および酸化物530中の水素を、絶縁体273へと引き抜くこと
ができる。
例えば、絶縁体273として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジ
ルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグ
ネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることがで
きる。
ルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグ
ネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることがで
きる。
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっ
ても、水素、および窒素の拡散を抑制することができる。
ても、水素、および窒素の拡散を抑制することができる。
また、絶縁体273の上に、絶縁体274を設ける。絶縁体274は、バリア性を有し、
水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体274としては、窒化
酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリ
ア性を有する絶縁体273と、バリア性を有する絶縁体274を設けることで、層間膜な
ど、他の構造体から不純物がトランジスタ200へ拡散することを抑制することができる
。
水素濃度が低減された膜を用いることが好ましい。例えば、絶縁体274としては、窒化
酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコンなどを用いるとよい。バリ
ア性を有する絶縁体273と、バリア性を有する絶縁体274を設けることで、層間膜な
ど、他の構造体から不純物がトランジスタ200へ拡散することを抑制することができる
。
また、絶縁体274の上に、層間膜として機能する絶縁体280を設けることが好ましい
。絶縁体280は、絶縁体224などと同様に、膜中の水または水素などの不純物濃度が
低減されていることが好ましい。なお、絶縁体280の上に絶縁体210と同様の絶縁体
を設けてもよい。当該絶縁体をスパッタリング法で成膜することで、絶縁体280の不純
物を低減することができる。
。絶縁体280は、絶縁体224などと同様に、膜中の水または水素などの不純物濃度が
低減されていることが好ましい。なお、絶縁体280の上に絶縁体210と同様の絶縁体
を設けてもよい。当該絶縁体をスパッタリング法で成膜することで、絶縁体280の不純
物を低減することができる。
また、絶縁体280、絶縁体274、および絶縁体273に形成された開口に、導電体2
40a、導電体240b、導電体540a、および導電体540bを配置する。導電体2
40aおよび導電体240bは、導電体260を挟んで対向して設ける。導電体540a
および導電体540bは、導電体560を挟んで対向して設ける。なお、導電体240a
、導電体240b、導電体540a、および導電体540bの上面の高さは、絶縁体28
0の上面と、同一平面上としてもよい。
40a、導電体240b、導電体540a、および導電体540bを配置する。導電体2
40aおよび導電体240bは、導電体260を挟んで対向して設ける。導電体540a
および導電体540bは、導電体560を挟んで対向して設ける。なお、導電体240a
、導電体240b、導電体540a、および導電体540bの上面の高さは、絶縁体28
0の上面と、同一平面上としてもよい。
なお、絶縁体280、絶縁体274、および絶縁体273の開口の内壁に接して導電体2
40aが形成されている。当該開口の底部の少なくとも一部には酸化物230の領域23
1aが位置しており、導電体240aが領域231aと接する。導電体540a、導電体
540bについても同様である。
40aが形成されている。当該開口の底部の少なくとも一部には酸化物230の領域23
1aが位置しており、導電体240aが領域231aと接する。導電体540a、導電体
540bについても同様である。
ここで、図23に示すように、導電体240aは、酸化物230の側面と重畳することが
好ましい。特に、導電体240aは、酸化物230のチャネル幅方向と交わる側面におい
て、A7側の側面、およびA8側の側面の双方または一方と重畳することが好ましい。ま
た、導電体240aが、酸化物230のチャネル長方向と交わる側面において、A1側(
A2側)の側面と重畳する構成としてもよい。このように、導電体240aが、ソース領
域またはドレイン領域となる領域231、および酸化物230の側面と重畳する構成とす
ることで、導電体240aとトランジスタ200のコンタクト部の投影面積を増やすこと
なく、コンタクト部の接触面積を増加させ、導電体240aとトランジスタ200の接触
抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電
極の微細化を図りつつ、オン電流を大きくすることができる。また、酸化物230のソー
ス領域またはドレイン領域となる領域231と接する導電体110も同様に酸化物230
および層242と接することが好ましい。また、導電体540a、導電体540bについ
ても同様である。
好ましい。特に、導電体240aは、酸化物230のチャネル幅方向と交わる側面におい
て、A7側の側面、およびA8側の側面の双方または一方と重畳することが好ましい。ま
た、導電体240aが、酸化物230のチャネル長方向と交わる側面において、A1側(
A2側)の側面と重畳する構成としてもよい。このように、導電体240aが、ソース領
域またはドレイン領域となる領域231、および酸化物230の側面と重畳する構成とす
ることで、導電体240aとトランジスタ200のコンタクト部の投影面積を増やすこと
なく、コンタクト部の接触面積を増加させ、導電体240aとトランジスタ200の接触
抵抗を低減することができる。これにより、トランジスタのソース電極およびドレイン電
極の微細化を図りつつ、オン電流を大きくすることができる。また、酸化物230のソー
ス領域またはドレイン領域となる領域231と接する導電体110も同様に酸化物230
および層242と接することが好ましい。また、導電体540a、導電体540bについ
ても同様である。
導電体240a、導電体240b、導電体540a、および導電体540bは、タングス
テン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また
、導電体240a、導電体240b、導電体540a、および導電体540bは積層構造
としてもよい。
テン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また
、導電体240a、導電体240b、導電体540a、および導電体540bは積層構造
としてもよい。
ここで、例えば、絶縁体280、絶縁体274、および絶縁体273に開口を形成する際
に、酸化物230において、領域231の低抵抗化した領域が除去され、低抵抗化してい
ない酸化物230が露出する場合がある。その場合、導電体240の酸化物230と接す
る導電体(以下、導電体240の第1の導電体ともいう)に用いる導電体として、金属膜
、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低
抵抗化していない酸化物230と導電体240の第1の導電体とが接することで、金属化
合物、または酸化物230に酸素欠損が形成され、酸化物230の領域231が、低抵抗
化する。従って、導電体240の第1の導電体と接する酸化物230を低抵抗化すること
で、酸化物230と導電体240とのコンタクト抵抗を低減することができる。従って、
導電体240の第1の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル
、タングステン、などの金属元素を含むことが好ましい。導電体540も同様の構造にす
ればよい。
に、酸化物230において、領域231の低抵抗化した領域が除去され、低抵抗化してい
ない酸化物230が露出する場合がある。その場合、導電体240の酸化物230と接す
る導電体(以下、導電体240の第1の導電体ともいう)に用いる導電体として、金属膜
、金属元素を有する窒化膜、または金属元素を有する酸化膜を用いるとよい。つまり、低
抵抗化していない酸化物230と導電体240の第1の導電体とが接することで、金属化
合物、または酸化物230に酸素欠損が形成され、酸化物230の領域231が、低抵抗
化する。従って、導電体240の第1の導電体と接する酸化物230を低抵抗化すること
で、酸化物230と導電体240とのコンタクト抵抗を低減することができる。従って、
導電体240の第1の導電体は、例えば、アルミニウム、ルテニウム、チタン、タンタル
、タングステン、などの金属元素を含むことが好ましい。導電体540も同様の構造にす
ればよい。
また、導電体240および導電体540を積層構造とする場合、絶縁体280、絶縁体2
74、および絶縁体273と接する導電体には、導電体205の第1の導電体などと同様
に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが
好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸
化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑
制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用
いることで、絶縁体280より上層から水素、水などの不純物が、導電体240および導
電体540を通じて酸化物230および酸化物530に混入するのを抑制することができ
る。
74、および絶縁体273と接する導電体には、導電体205の第1の導電体などと同様
に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが
好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウムまたは酸
化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑
制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用
いることで、絶縁体280より上層から水素、水などの不純物が、導電体240および導
電体540を通じて酸化物230および酸化物530に混入するのを抑制することができ
る。
また、図示しないが、導電体240および導電体540の上面に接して配線として機能す
る導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはア
ルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積
層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよ
い。なお、当該導電体は、導電体203などと同様に、絶縁体に設けられた開口に埋め込
むように形成してもよい。
る導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはア
ルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積
層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよ
い。なお、当該導電体は、導電体203などと同様に、絶縁体に設けられた開口に埋め込
むように形成してもよい。
<半導体装置の構成材料>
以下では、半導体装置に用いることができる構成材料について説明する。以下において、
特段の記載を行わない場合、トランジスタ200に用いることができる構成材料は、トラ
ンジスタ500に用いることができるものとする。
以下では、半導体装置に用いることができる構成材料について説明する。以下において、
特段の記載を行わない場合、トランジスタ200に用いることができる構成材料は、トラ
ンジスタ500に用いることができるものとする。
以下に示す構成材料の成膜は、スパッタリング法、化学気相成長(CVD:Chemic
al Vapor Deposition)法、分子線エピタキシー(MBE:Mole
cular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed
Laser Deposition)法、または原子層堆積(ALD:Atomic
Layer Deposition)法などを用いて行うことができる。
al Vapor Deposition)法、分子線エピタキシー(MBE:Mole
cular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed
Laser Deposition)法、または原子層堆積(ALD:Atomic
Layer Deposition)法などを用いて行うことができる。
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma E
nhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CV
D)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用い
る原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(
MOCVD:Metal Organic CVD)法に分けることができる。
nhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CV
D)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用い
る原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(
MOCVD:Metal Organic CVD)法に分けることができる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズ
マを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法であ
る。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)な
どは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄
積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合があ
る。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じな
いため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中
のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
マを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法であ
る。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)な
どは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄
積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合があ
る。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じな
いため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中
のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ALD法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法であ
る。よって、欠陥の少ない膜が得られる。なお、ALD法で用いるプリカーサには炭素な
どの不純物を含むものがある。このため、ALD法により設けられた膜は、他の成膜法に
より設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の
定量は、X線光電子分光法(XPS:X-ray Photoelectron Spe
ctroscopy)を用いて行うことができる。
る。よって、欠陥の少ない膜が得られる。なお、ALD法で用いるプリカーサには炭素な
どの不純物を含むものがある。このため、ALD法により設けられた膜は、他の成膜法に
より設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の
定量は、X線光電子分光法(XPS:X-ray Photoelectron Spe
ctroscopy)を用いて行うことができる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速
度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって
、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に
、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の
高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速
度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが
好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御するこ
とができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間
を短くすることができる。したがって、半導体装置の生産性を高めることができる場合が
ある。
とができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の
組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜し
ながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜す
ることができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用い
て成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間
を短くすることができる。したがって、半導体装置の生産性を高めることができる場合が
ある。
また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はド
ライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法に
よる加工は微細加工に適している。
ライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法に
よる加工は微細加工に適している。
リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領
域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジ
ストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の
形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ
光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露
光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(
例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、
電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場
合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる
。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエ
ッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、または
ウエットエッチング処理後にドライエッチング処理を行うなどで、除去することができる
。
域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジ
ストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の
形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ
光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露
光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(
例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、
電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場
合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる
。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエ
ッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、または
ウエットエッチング処理後にドライエッチング処理を行うなどで、除去することができる
。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。
ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を
形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所
望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジス
トマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後
者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチ
ング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が
後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去す
る必要は無い。
ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を
形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所
望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジス
トマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後
者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチ
ング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が
後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去す
る必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:
Capacitively Coupled Plasma)エッチング装置を用いるこ
とができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型
電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の
電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞ
れに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに
周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するド
ライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング
装置は、例えば、誘導結合型プラズマ(ICP:Inductively Couple
d Plasma)エッチング装置などを用いることができる。
Capacitively Coupled Plasma)エッチング装置を用いるこ
とができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型
電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の
電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞ
れに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに
周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するド
ライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング
装置は、例えば、誘導結合型プラズマ(ICP:Inductively Couple
d Plasma)エッチング装置などを用いることができる。
<<基板>>
トランジスタ200およびトランジスタ500を形成する基板としては、例えば、絶縁体
基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラ
ス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニ
ア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲ
ルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウ
ム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。
さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Si
licon On Insulator)基板などがある。導電体基板としては、黒鉛基
板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基
板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体
が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半
導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられ
たものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ
素子、発光素子、記憶素子などがある。
トランジスタ200およびトランジスタ500を形成する基板としては、例えば、絶縁体
基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラ
ス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニ
ア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲ
ルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウ
ム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。
さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Si
licon On Insulator)基板などがある。導電体基板としては、黒鉛基
板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基
板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体
が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半
導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられ
たものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ
素子、発光素子、記憶素子などがある。
また、基板として、可撓性基板を用いてもよい。なお、可撓性基板上にトランジスタを設
ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離
し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトラン
ジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板
は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元
の形状に戻らない性質を有してもよい。基板は、例えば、5μm以上700μm以下、好
ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下の
厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化
することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を
有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合があ
る。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することが
できる。すなわち、丈夫な半導体装置を提供することができる。
ける方法としては、非可撓性の基板上にトランジスタを作製した後、トランジスタを剥離
し、可撓性基板である基板に転置する方法もある。その場合には、非可撓性基板とトラン
ジスタとの間に剥離層を設けるとよい。また、基板が伸縮性を有してもよい。また、基板
は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元
の形状に戻らない性質を有してもよい。基板は、例えば、5μm以上700μm以下、好
ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下の
厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化
することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を
有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合があ
る。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することが
できる。すなわち、丈夫な半導体装置を提供することができる。
可撓性基板である基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれ
らの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィ
ルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境に
よる変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が1
×10-3/K以下、5×10-5/K以下、または1×10-5/K以下である材質を
用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナ
イロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、
アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
らの繊維などを用いることができる。また、基板として、繊維を編みこんだシート、フィ
ルムまたは箔などを用いてもよい。可撓性基板である基板は、線膨張率が低いほど環境に
よる変形が抑制されて好ましい。可撓性基板である基板としては、例えば、線膨張率が1
×10-3/K以下、5×10-5/K以下、または1×10-5/K以下である材質を
用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナ
イロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリルなどがある。特に、
アラミドは、線膨張率が低いため、可撓性基板である基板として好適である。
<<絶縁体>>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物
、金属酸化窒化物、金属窒化酸化物などがある。
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物
、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により
、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、h
igh-k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が
可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いること
で、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じ
て、材料を選択するとよい。
、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、h
igh-k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が
可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いること
で、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じ
て、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウ
ム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有
する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウム
を有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
ム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有
する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウム
を有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭
素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある
。
コン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭
素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある
。
また、特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定である。そのため、例
えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることが
できる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン
、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例
えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせる
ことで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
えば、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることが
できる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン
、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。また、例
えば、酸化シリコン、および酸化窒化シリコンは、比誘電率の高い絶縁体と組み合わせる
ことで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制
する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすること
ができる。
する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすること
ができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具
体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸
化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウ
ム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタ
ルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具
体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸
化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウ
ム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタ
ルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
例えば、絶縁体273として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジ
ルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグ
ネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることがで
きる。
ルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグ
ネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることがで
きる。
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっ
ても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化
アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めること
ができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適
切な添加量を調整することができる。
ても、水素、および窒素の拡散を抑制することができる。また、酸化ハフニウムは、酸化
アルミニウムよりもバリア性が低いが、膜厚を厚くすることによりバリア性を高めること
ができる。したがって、酸化ハフニウムの膜厚を調整することで、水素、および窒素の適
切な添加量を調整することができる。
例えば、ゲート絶縁体の一部として機能する絶縁体224および絶縁体250は、過剰酸
素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコ
ンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有
する酸素欠損を補償することができる。
素領域を有する絶縁体であることが好ましい。例えば、過剰酸素領域を有する酸化シリコ
ンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有
する酸素欠損を補償することができる。
また、例えば、ゲート絶縁体の一部として機能する絶縁体222において、アルミニウム
、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることが
できる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体と
して、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物
(ハフニウムアルミネート)などを用いることが好ましい。
、ハフニウム、およびガリウムの一種または複数種の酸化物を含む絶縁体を用いることが
できる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体と
して、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物
(ハフニウムアルミネート)などを用いることが好ましい。
例えば、絶縁体220には、熱に対して安定である酸化シリコンまたは酸化窒化シリコン
を用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い
膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚(
EOT)の薄膜化が可能となる。
を用いることが好ましい。ゲート絶縁体として、熱に対して安定な膜と、比誘電率が高い
膜との積層構造とすることで、物理膜厚を保持したまま、ゲート絶縁体の等価酸化膜厚(
EOT)の薄膜化が可能となる。
上記積層構造とすることで、ゲート電極からの電界の影響を弱めることなく、オン電流の
向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チ
ャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との
間のリーク電流を抑制することができる。
向上を図ることができる。また、ゲート絶縁体の物理的な厚みにより、ゲート電極と、チ
ャネルが形成される領域との間の距離を保つことで、ゲート電極とチャネル形成領域との
間のリーク電流を抑制することができる。
絶縁体212、絶縁体216、絶縁体271、絶縁体275、および絶縁体280は、比
誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸
化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭
素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化
シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン
、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン
、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有
する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸
化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ
比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポ
リオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート
またはアクリルなどがある。
誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸
化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭
素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化
シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン
、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン
、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有
する酸化シリコンと、樹脂との積層構造を有することが好ましい。酸化シリコンおよび酸
化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ
比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポ
リオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート
またはアクリルなどがある。
絶縁体210、絶縁体214、絶縁体270、および絶縁体273としては、水素などの
不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体270お
よび絶縁体273としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシ
ウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒
化シリコンなどを用いればよい。
不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。絶縁体270お
よび絶縁体273としては、例えば、酸化アルミニウム、酸化ハフニウム、酸化マグネシ
ウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒
化シリコンなどを用いればよい。
<<導電体>>
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタ
ン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシ
ウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を
1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶
シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイド
を用いてもよい。
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタ
ン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシ
ウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を
1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶
シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイド
を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金
属元素を含む材料と、酸素を含む導電性材料とを組み合わせた積層構造としてもよい。ま
た、前述した金属元素を含む材料と、窒素を含む導電性材料とを組み合わせた積層構造と
してもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含
む導電性材料とを組み合わせた積層構造としてもよい。
属元素を含む材料と、酸素を含む導電性材料とを組み合わせた積層構造としてもよい。ま
た、前述した金属元素を含む材料と、窒素を含む導電性材料とを組み合わせた積層構造と
してもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含
む導電性材料とを組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極とし
て機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料とを組み
合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネ
ル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けること
で、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
て機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料とを組み
合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネ
ル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けること
で、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含ま
れる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属
元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルな
どの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウム
ガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成さ
れる金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁
体などから混入する水素を捕獲することができる場合がある。
れる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属
元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルな
どの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウム
ガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成さ
れる金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁
体などから混入する水素を捕獲することができる場合がある。
導電体260、導電体203、導電体205、および導電体240としては、アルミニウ
ム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステ
ン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリ
ウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いるこ
とができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気
伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
ム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステ
ン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリ
ウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いるこ
とができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気
伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
<<金属酸化物>>
酸化物230として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。
酸化物230として、酸化物半導体として機能する金属酸化物を用いることが好ましい。
以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウム
および亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イ
ットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、
ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、
ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、また
は複数種が含まれていてもよい。
および亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イ
ットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、チタン、鉄、
ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、
ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、また
は複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Mおよび亜鉛を有するIn‐M‐Zn酸化物
である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはス
ズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッ
ケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフ
ニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前
述の元素を複数組み合わせても構わない場合がある。
である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはス
ズなどとする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッ
ケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフ
ニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前
述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxi
de)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(met
al oxynitride)と呼称してもよい。
de)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(met
al oxynitride)と呼称してもよい。
[金属酸化物の構成]
以下では、本発明の一形態で開示されるトランジスタに用いることができるCAC(Cl
oud-Aligned Composite)-OSの構成について説明する。
以下では、本発明の一形態で開示されるトランジスタに用いることができるCAC(Cl
oud-Aligned Composite)-OSの構成について説明する。
なお、本明細書等において、CAAC(c-axis aligned crystal
)、およびCAC(Cloud-Aligned Composite)と記載する場合
がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一
例を表す。
)、およびCAC(Cloud-Aligned Composite)と記載する場合
がある。なお、CAACは結晶構造の一例を表し、CACは機能、または材料の構成の一
例を表す。
CAC-OSまたはCAC-metal oxideとは、材料の一部では導電性の機能
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、CAC-OSまたはCAC-metal oxideを、トランジスタの活性層
に用いる場合、導電性の機能は、キャリアとなる電子(または正孔)を流す機能であり、
絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の
機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Off
させる機能)をCAC-OSまたはCAC-metal oxideに付与することがで
きる。CAC-OSまたはCAC-metal oxideにおいて、それぞれの機能を
分離させることで、双方の機能を最大限に高めることができる。
と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する
。なお、CAC-OSまたはCAC-metal oxideを、トランジスタの活性層
に用いる場合、導電性の機能は、キャリアとなる電子(または正孔)を流す機能であり、
絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の
機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能(On/Off
させる機能)をCAC-OSまたはCAC-metal oxideに付与することがで
きる。CAC-OSまたはCAC-metal oxideにおいて、それぞれの機能を
分離させることで、双方の機能を最大限に高めることができる。
また、CAC-OSまたはCAC-metal oxideは、導電性領域、および絶縁
性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁
性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レ
ベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中
に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察さ
れる場合がある。
性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁
性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レ
ベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中
に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察さ
れる場合がある。
また、CAC-OSまたはCAC-metal oxideにおいて、導電性領域と、絶
縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm
以下のサイズで材料中に分散している場合がある。
縁性領域とは、それぞれ0.5nm以上10nm以下、好ましくは0.5nm以上3nm
以下のサイズで材料中に分散している場合がある。
また、CAC-OSまたはCAC-metal oxideは、異なるバンドギャップを
有する成分により構成される。例えば、CAC-OSまたはCAC-metal oxi
deは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記C
AC-OSまたはCAC-metal oxideをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
および高い電界効果移動度を得ることができる。
有する成分により構成される。例えば、CAC-OSまたはCAC-metal oxi
deは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナ
ローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に
、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップ
を有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有す
る成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記C
AC-OSまたはCAC-metal oxideをトランジスタのチャネル形成領域に
用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、
および高い電界効果移動度を得ることができる。
すなわち、CAC-OSまたはCAC-metal oxideは、マトリックス複合材
(matrix composite)、または金属マトリックス複合材(metal
matrix composite)と呼称することもできる。
(matrix composite)、または金属マトリックス複合材(metal
matrix composite)と呼称することもできる。
[金属酸化物の構造]
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導
体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC-OS(c-a
xis aligned crystalline oxide semiconduc
tor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxi
de semiconductor)、擬似非晶質酸化物半導体(a-like OS:
amorphous-like oxide semiconductor)および非晶
質酸化物半導体などがある。
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導
体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC-OS(c-a
xis aligned crystalline oxide semiconduc
tor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxi
de semiconductor)、擬似非晶質酸化物半導体(a-like OS:
amorphous-like oxide semiconductor)および非晶
質酸化物半導体などがある。
CAAC-OSは、c軸配向性を有し、かつa-b面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域との間で格子配列の向
きが変化している箇所を指す。
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域との間で格子配列の向
きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウン
ダリーともいう)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒
界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向にお
いて酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が
変化することなどによって、歪みを許容することができるためである。
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウン
ダリーともいう)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒
界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向にお
いて酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が
変化することなどによって、歪みを許容することができるためである。
また、CAAC-OSは、インジウム、および酸素を有する層(以下、In層)と、元素
M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構
造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換
可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)
層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M
)層と表すこともできる。
M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構
造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換
可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)
層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M
)層と表すこともできる。
CAAC-OSは結晶性の高い金属酸化物である。一方、CAAC-OSは、明確な結晶
粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくい
といえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する
場合があるため、CAAC-OSは不純物や欠陥(酸素欠損など)の少ない金属酸化物と
もいえる。したがって、CAAC-OSを有する金属酸化物は、物理的性質が安定する。
そのため、CAAC-OSを有する金属酸化物は熱に強く、信頼性が高い。
粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくい
といえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する
場合があるため、CAAC-OSは不純物や欠陥(酸素欠損など)の少ない金属酸化物と
もいえる。したがって、CAAC-OSを有する金属酸化物は、物理的性質が安定する。
そのため、CAAC-OSを有する金属酸化物は熱に強く、信頼性が高い。
nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3
nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、nc-OSは、分析方法によっては、a-like OSや非晶質酸化物半導体
と区別が付かない場合がある。
nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、nc-OSは、分析方法によっては、a-like OSや非晶質酸化物半導体
と区別が付かない場合がある。
a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する金属酸化
物である。a-like OSは、鬆または低密度領域を有する。すなわち、a-lik
e OSは、nc-OSおよびCAAC-OSと比べて、結晶性が低い。
物である。a-like OSは、鬆または低密度領域を有する。すなわち、a-lik
e OSは、nc-OSおよびCAAC-OSと比べて、結晶性が低い。
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本
発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-lik
e OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。
発明の一形態の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-lik
e OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。
[金属酸化物を有するトランジスタ]
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明す
る。
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明す
る。
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果
移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現
することができる。
移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現
することができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属
酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低く
し、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位
密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、
キャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さら
に好ましくは1×1010/cm3未満であり、1×10-9/cm3以上とすればよい
。
酸化物膜のキャリア密度を低くする場合においては、金属酸化物膜中の不純物濃度を低く
し、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位
密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、
キャリア密度が8×1011/cm3未満、好ましくは1×1011/cm3未満、さら
に好ましくは1×1010/cm3未満であり、1×10-9/cm3以上とすればよい
。
また、高純度真性または実質的に高純度真性である金属酸化物膜は、欠陥準位密度が低い
ため、トラップ準位密度も低くなる場合がある。
ため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く
、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金
属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合があ
る。
、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金
属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合があ
る。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度
を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
[不純物]
ここで、金属酸化物中における各不純物の影響について説明する。
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第14族元素の一つであるシリコンや炭素が含まれると、金属酸化
物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度
と、金属酸化物との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS
:Secondary Ion Mass Spectrometry)により得られる
濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/
cm3以下とする。
物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度
と、金属酸化物との界面近傍のシリコンや炭素の濃度(二次イオン質量分析法(SIMS
:Secondary Ion Mass Spectrometry)により得られる
濃度)を、2×1018atoms/cm3以下、好ましくは2×1017atoms/
cm3以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成
し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属
が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特
性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度
を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカ
リ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好まし
くは2×1016atoms/cm3以下にする。
し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属
が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特
性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度
を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカ
リ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm3以下、好まし
くは2×1016atoms/cm3以下にする。
また、金属酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密
度が増加し、n型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成
領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸
化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例
えば、金属酸化物中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3
未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018a
toms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
度が増加し、n型化しやすい。この結果、窒素が含まれている金属酸化物をチャネル形成
領域に用いたトランジスタはノーマリーオン特性となりやすい。したがって、当該金属酸
化物において、チャネル形成領域の窒素はできる限り低減されていることが好ましい。例
えば、金属酸化物中の窒素濃度は、SIMSにおいて、5×1019atoms/cm3
未満、好ましくは5×1018atoms/cm3以下、より好ましくは1×1018a
toms/cm3以下、さらに好ましくは5×1017atoms/cm3以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、
酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチ
ャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金
属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物
において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、
好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atom
s/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。したがって、水素が含まれている金属酸化物をチ
ャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金
属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物
において、SIMSにより得られる水素濃度を、1×1020atoms/cm3未満、
好ましくは1×1019atoms/cm3未満、より好ましくは5×1018atom
s/cm3未満、さらに好ましくは1×1018atoms/cm3未満とする。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで
、安定した電気特性を付与することができる。
、安定した電気特性を付与することができる。
本発明の一形態により、良好な電気特性を有する半導体装置を提供することができる。ま
たは、本発明の一形態により、オフ電流の小さい半導体装置を提供することができる。ま
たは、本発明の一形態により、オン電流の大きい半導体装置を提供することができる。ま
たは、本発明の一形態により、信頼性の高い半導体装置を提供することができる。または
、本発明の一形態により、微細化または高集積化が可能な半導体装置を提供することがで
きる。または、本発明の一形態により、消費電力が低減された半導体装置を提供すること
ができる。または、本発明の一形態により、生産性の高い半導体装置を提供することがで
きる。
たは、本発明の一形態により、オフ電流の小さい半導体装置を提供することができる。ま
たは、本発明の一形態により、オン電流の大きい半導体装置を提供することができる。ま
たは、本発明の一形態により、信頼性の高い半導体装置を提供することができる。または
、本発明の一形態により、微細化または高集積化が可能な半導体装置を提供することがで
きる。または、本発明の一形態により、消費電力が低減された半導体装置を提供すること
ができる。または、本発明の一形態により、生産性の高い半導体装置を提供することがで
きる。
なお、本実施の形態に示す構成、構造、方法などは、少なくともその一部を本明細書に記
載する他の実施の形態に示す構成、構造、方法などと適宜組み合わせて実施することがで
きる。
載する他の実施の形態に示す構成、構造、方法などと適宜組み合わせて実施することがで
きる。
(実施の形態3)
本実施の形態では、本発明の一形態に係わる半導体装置10が組み込まれた電子部品およ
び電子機器の一例を示す。
本実施の形態では、本発明の一形態に係わる半導体装置10が組み込まれた電子部品およ
び電子機器の一例を示す。
<電子部品>
半導体装置10が組み込まれた電子部品の例を、図25(A)、(B)を用いて説明する
。
半導体装置10が組み込まれた電子部品の例を、図25(A)、(B)を用いて説明する
。
図25(A)に示す電子部品7000はICチップであり、リードおよび回路部を有する
。電子部品7000は、例えば、プリント基板7002に実装される。このようなICチ
ップが複数組み合わされて、それぞれがプリント基板7002上で電気的に接続されるこ
とで電子部品が実装された基板(実装基板7004)が完成する。
。電子部品7000は、例えば、プリント基板7002に実装される。このようなICチ
ップが複数組み合わされて、それぞれがプリント基板7002上で電気的に接続されるこ
とで電子部品が実装された基板(実装基板7004)が完成する。
電子部品7000の回路部は、例えば、基板7031、層7032、層7033が積層さ
れた構造である。
れた構造である。
基板7031としてシリコンなどの半導体基板を用いた場合、基板7031にCPU(C
entral Processing Unit)などの集積回路を形成し、その上にO
Sトランジスタを有する層7032を形成してもよい。
entral Processing Unit)などの集積回路を形成し、その上にO
Sトランジスタを有する層7032を形成してもよい。
層7032は、上記実施の形態に示すOSトランジスタを有する。例えば、センスアンプ
回路60、駆動回路80、メインアンプ81、入出力回路82などを、層7032に設け
ることができる。
回路60、駆動回路80、メインアンプ81、入出力回路82などを、層7032に設け
ることができる。
層7033は、複数のメモリセルMCを有する。当該メモリセルMCとして、例えば、D
OSRAM(登録商標)などのOSトランジスタを用いたメモリセル(以下、OSメモリ
と呼ぶ)を用いることができる。
OSRAM(登録商標)などのOSトランジスタを用いたメモリセル(以下、OSメモリ
と呼ぶ)を用いることができる。
OSメモリは、他の半導体素子に積層させて設けることができるため、電子部品7000
を小型化することができる。また、OSトランジスタは、オフ状態でのリーク電流(オフ
電流)が非常に小さいため、リフレッシュ期間が長く消費電力の少ないメモリを作製する
ことができる。すなわち、電子部品7000の消費電力を低減させることができる。
を小型化することができる。また、OSトランジスタは、オフ状態でのリーク電流(オフ
電流)が非常に小さいため、リフレッシュ期間が長く消費電力の少ないメモリを作製する
ことができる。すなわち、電子部品7000の消費電力を低減させることができる。
上記OSメモリは、層7033ではなく、層7032に設けてもよい。そうすることで、
ICチップの製造工程を短縮することができる。
ICチップの製造工程を短縮することができる。
層7033はOSメモリ以外に、ReRAM(Resistive Random Ac
cess Memory)、MRAM(Magnetoresistive Rando
m Access Memory)、PRAM(Phase change RAM)、
FeRAM(Ferroelectric RAM)などのメモリを設けてもよい。
cess Memory)、MRAM(Magnetoresistive Rando
m Access Memory)、PRAM(Phase change RAM)、
FeRAM(Ferroelectric RAM)などのメモリを設けてもよい。
図25(A)では、電子部品7000のパッケージにQFP(Quad Flat Pa
ckage)を適用しているが、パッケージの形態はこれに限定されない。
ckage)を適用しているが、パッケージの形態はこれに限定されない。
図25(B)に示す電子部品7400はカメラモジュールであり、イメージセンサチップ
7451を内蔵している。
7451を内蔵している。
電子部品7400は、イメージセンサチップ7451を固定するパッケージ基板7411
、レンズカバー7421、およびレンズ7435等を有する。また、パッケージ基板74
11およびイメージセンサチップ7451の間には、撮像装置の駆動回路および信号変換
回路などの機能を有するICチップ7490も設けられており、SiP(System
in package)としての構成を有している。
、レンズカバー7421、およびレンズ7435等を有する。また、パッケージ基板74
11およびイメージセンサチップ7451の間には、撮像装置の駆動回路および信号変換
回路などの機能を有するICチップ7490も設けられており、SiP(System
in package)としての構成を有している。
ランド7441は電極パッド7461と電気的に接続され、電極パッド7461はイメー
ジセンサチップ7451またはICチップ7490と、ワイヤ7471によって電気的に
接続されている。なお、図25(B)は、電子部品7400の内部を示すために、レンズ
カバー7421およびレンズ7435の一部を省略して図示している。
ジセンサチップ7451またはICチップ7490と、ワイヤ7471によって電気的に
接続されている。なお、図25(B)は、電子部品7400の内部を示すために、レンズ
カバー7421およびレンズ7435の一部を省略して図示している。
イメージセンサチップ7451の回路部は、例えば、基板7031、層7032、層70
33、層7034が積層された構造である。
33、層7034が積層された構造である。
基板7031、層7032および層7033の詳細は、上記の電子部品7000の説明を
援用する。
援用する。
層7034は受光素子を有する。当該受光素子として、例えば、セレン系材料を光電変換
層としたpn接合型フォトダイオードなどを用いることができる。セレン系材料を用いた
光電変換素子は、可視光に対する外部量子効率が高く、高感度の光センサを実現すること
ができる。
層としたpn接合型フォトダイオードなどを用いることができる。セレン系材料を用いた
光電変換素子は、可視光に対する外部量子効率が高く、高感度の光センサを実現すること
ができる。
セレン系材料は、p型半導体として用いることができる。セレン系材料としては、単結晶
セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化
合物(CIS)、または、銅、インジウム、ガリウム、セレンの化合物(CIGS)など
を用いることができる。
セレンや多結晶セレンなどの結晶性セレン、非晶質セレン、銅、インジウム、セレンの化
合物(CIS)、または、銅、インジウム、ガリウム、セレンの化合物(CIGS)など
を用いることができる。
上記pn接合型フォトダイオードのn型半導体は、バンドギャップが広く、可視光に対し
て透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物
、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができ
る。
て透光性を有する材料で形成することが好ましい。例えば、亜鉛酸化物、ガリウム酸化物
、インジウム酸化物、錫酸化物、またはそれらが混在した酸化物などを用いることができ
る。
また、層7034が有する受光素子として、p型シリコン半導体とn型シリコン半導体を
用いたpn接合型フォトダイオードを用いてもよい。また、p型シリコン半導体とn型シ
リコン半導体の間にi型シリコン半導体層を設けた、pin接合型フォトダイオードであ
ってもよい。
用いたpn接合型フォトダイオードを用いてもよい。また、p型シリコン半導体とn型シ
リコン半導体の間にi型シリコン半導体層を設けた、pin接合型フォトダイオードであ
ってもよい。
上記シリコンを用いたフォトダイオードは、単結晶シリコンを用いて形成することができ
る。このとき、層7033と層7034とは、貼り合わせ工程を用いて電気的な接続を得
ることが好ましい。また、上記シリコンを用いたフォトダイオードは、非晶質シリコン、
微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる。
る。このとき、層7033と層7034とは、貼り合わせ工程を用いて電気的な接続を得
ることが好ましい。また、上記シリコンを用いたフォトダイオードは、非晶質シリコン、
微結晶シリコン、多結晶シリコンなどの薄膜を用いて形成することもできる。
<電子機器>
次に、上記電子部品を備えた電子機器の例を、図26および図27を用いて説明する。
次に、上記電子部品を備えた電子機器の例を、図26および図27を用いて説明する。
図26(A)に示すロボット2100は、演算装置2110、照度センサ2101、マイ
クロフォン2102、上部カメラ2103、スピーカ2104、ディスプレイ2105、
下部カメラ2106および障害物センサ2107、移動機構2108を備える。
クロフォン2102、上部カメラ2103、スピーカ2104、ディスプレイ2105、
下部カメラ2106および障害物センサ2107、移動機構2108を備える。
ロボット2100において、演算装置2110、照度センサ2101、上部カメラ210
3、ディスプレイ2105、下部カメラ2106および障害物センサ2107等に、上記
電子部品を使用することができる。
3、ディスプレイ2105、下部カメラ2106および障害物センサ2107等に、上記
電子部品を使用することができる。
マイクロフォン2102は、使用者の話し声および環境音等を検知する機能を有する。ま
た、スピーカ2104は、音声を発する機能を有する。ロボット2100は、マイクロフ
ォン2102およびスピーカ2104を用いて、使用者とコミュニケーションをとること
が可能である。
た、スピーカ2104は、音声を発する機能を有する。ロボット2100は、マイクロフ
ォン2102およびスピーカ2104を用いて、使用者とコミュニケーションをとること
が可能である。
ディスプレイ2105は、種々の情報の表示を行う機能を有する。ロボット2100は、
使用者の望みの情報をディスプレイ2105に表示することが可能である。ディスプレイ
2105は、タッチパネルを搭載していてもよい。
使用者の望みの情報をディスプレイ2105に表示することが可能である。ディスプレイ
2105は、タッチパネルを搭載していてもよい。
上部カメラ2103および下部カメラ2106は、ロボット2100の周囲を撮影する機
能を有する。また、障害物センサ2107は、移動機構2108を用いてロボット210
0が前進する際の進行方向における障害物の有無を察知することができる。ロボット21
00は、上部カメラ2103、下部カメラ2106および障害物センサ2107を用いて
、周囲の環境を認識し、安全に移動することが可能である。
能を有する。また、障害物センサ2107は、移動機構2108を用いてロボット210
0が前進する際の進行方向における障害物の有無を察知することができる。ロボット21
00は、上部カメラ2103、下部カメラ2106および障害物センサ2107を用いて
、周囲の環境を認識し、安全に移動することが可能である。
図26(B)に、互いに別々の言語で話す複数の人間のコミュニケーションにおいて、携
帯型情報端末2130に同時通訳を行わせる状況を示す。
帯型情報端末2130に同時通訳を行わせる状況を示す。
携帯型情報端末2130は、マイクロフォンおよびスピーカ等を有し、使用者の話し声を
認識してそれを話し相手の話す言語に翻訳する機能を有する。携帯型情報端末2130の
演算装置に、上記電子部品を使用することができる。
認識してそれを話し相手の話す言語に翻訳する機能を有する。携帯型情報端末2130の
演算装置に、上記電子部品を使用することができる。
また、図26(B)において、使用者は携帯型マイクロフォン2131を有する。携帯型
マイクロフォン2131は、無線通信機能を有し、検知した音声を携帯型情報端末213
0に送信する機能を有する。
マイクロフォン2131は、無線通信機能を有し、検知した音声を携帯型情報端末213
0に送信する機能を有する。
図27は、掃除ロボットの一例を示す模式図である。
掃除ロボット5100は、上面に配置されたディスプレイ5101、側面に配置された複
数のカメラ5102、ブラシ5103、操作ボタン5104等を有する。また、図示され
ていないが、掃除ロボット5100の下面には、タイヤ、吸い込み口等が備えられている
。掃除ロボット5100は、その他に赤外線センサ、超音波センサ、加速度センサ、ピエ
ゾセンサ、光センサ、ジャイロセンサなどの各種センサを備えている。また、掃除ロボッ
ト5100は、無線による通信手段を備えている。
数のカメラ5102、ブラシ5103、操作ボタン5104等を有する。また、図示され
ていないが、掃除ロボット5100の下面には、タイヤ、吸い込み口等が備えられている
。掃除ロボット5100は、その他に赤外線センサ、超音波センサ、加速度センサ、ピエ
ゾセンサ、光センサ、ジャイロセンサなどの各種センサを備えている。また、掃除ロボッ
ト5100は、無線による通信手段を備えている。
カメラ5102に、上記電子部品を用いることができる。
掃除ロボット5100は自走し、ゴミ5120を検知し、下面に設けられた吸い込み口か
らゴミを吸引することができる。
らゴミを吸引することができる。
また、掃除ロボット5100はカメラ5102が撮影した画像を解析し、壁、家具または
段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラ
シ5103に絡まりそうな物体を検知した場合は、ブラシ5103の回転を止めることが
できる。
段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラ
シ5103に絡まりそうな物体を検知した場合は、ブラシ5103の回転を止めることが
できる。
ディスプレイ5101には、バッテリーの残量や、吸引したゴミの量などを表示すること
ができる。また、掃除ロボット5100が走行した経路をディスプレイ5101に表示さ
せてもよい。また、ディスプレイ5101にタッチパネルを設け、操作ボタン5104を
ディスプレイ5101に表示してもよい。
ができる。また、掃除ロボット5100が走行した経路をディスプレイ5101に表示さ
せてもよい。また、ディスプレイ5101にタッチパネルを設け、操作ボタン5104を
ディスプレイ5101に表示してもよい。
掃除ロボット5100は、スマートフォンなどの携帯型情報端末5140と通信すること
ができる。カメラ5102が撮影した画像は、携帯型情報端末5140に表示させること
ができる。そのため、掃除ロボット5100の持ち主は、外出先からでも、部屋の様子を
知ることができる。
ができる。カメラ5102が撮影した画像は、携帯型情報端末5140に表示させること
ができる。そのため、掃除ロボット5100の持ち主は、外出先からでも、部屋の様子を
知ることができる。
なお、本実施の形態は、本明細書に記載する他の実施の形態と適宜組み合わせて実施する
ことができる。
ことができる。
ASW1 アナログスイッチ
ASW4 アナログスイッチ
BL_1 配線
BL_2 配線
C0 容量素子
C11 容量素子
C12 容量素子
E0 電位
E1 電位
E2 電位
E2-E0 電位差
E2-E1 電位差
GBL_1 配線
GBL_2 配線
IN1 入力端子
IN2 入力端子
OUT1 出力端子
OUT2 出力端子
MC_1 メモリセル
MC_2 メモリセル
N11 ノード
N12 ノード
OS1 トランジスタ
OS2 トランジスタ
PL1 配線
PL2 配線
PL3 配線
R11 抵抗素子
R12 抵抗素子
SA1 センスアンプ
SA2 センスアンプ
SW1 スイッチ
SW4 スイッチ
T1 期間
T2 期間
T3 期間
T4 期間
Vbl1 電位
Vbl2 電位
Vn11 電位
Vn12 電位
WL_1 配線
WL_2 配線
10 半導体装置
21 トランジスタ
22 トランジスタ
23 トランジスタ
24 トランジスタ
25 トランジスタ
26 トランジスタ
27 トランジスタ
28 トランジスタ
29 トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
38 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
44 トランジスタ
45 トランジスタ
46 トランジスタ
60 センスアンプ回路
62 増幅回路
63 スイッチ回路
64 プリチャージ回路
65 増幅回路
66 増幅回路
70 セルアレイ
80 駆動回路
81 メインアンプ
82 入出力回路
100 容量素子
110 導電体
120 導電体
130 絶縁体
200 トランジスタ
203 導電体
205 導電体
210 絶縁体
212 絶縁体
214 絶縁体
216 絶縁体
220 絶縁体
222 絶縁体
224 絶縁体
230 酸化物
230a 酸化物
230b 酸化物
230c 酸化物
231 領域
231a 領域
231b 領域
232 領域
232a 領域
232b 領域
234 領域
239 領域
240 導電体
240a 導電体
240b 導電体
242 層
250 絶縁体
252 金属酸化物
260 導電体
260a 導電体
260b 導電体
270 絶縁体
271 絶縁体
273 絶縁体
274 絶縁体
275 絶縁体
280 絶縁体
500 トランジスタ
503 導電体
505 導電体
524 絶縁体
530 酸化物
530a 酸化物
530b 酸化物
530c 酸化物
540 導電体
540a 導電体
540b 導電体
542 層
550 絶縁体
552 金属酸化物
560 導電体
560a 導電体
560b 導電体
570 絶縁体
571 絶縁体
575 絶縁体
600 半導体装置
2100 ロボット
2101 照度センサ
2102 マイクロフォン
2103 上部カメラ
2104 スピーカ
2105 ディスプレイ
2106 下部カメラ
2107 障害物センサ
2108 移動機構
2110 演算装置
2130 携帯型情報端末
2131 携帯型マイクロフォン
5100 掃除ロボット
5101 ディスプレイ
5102 カメラ
5103 ブラシ
5104 操作ボタン
5120 ゴミ
5140 携帯型情報端末
7000 電子部品
7002 プリント基板
7004 実装基板
7031 基板
7032 層
7033 層
7034 層
7400 電子部品
7411 パッケージ基板
7421 レンズカバー
7435 レンズ
7441 ランド
7451 イメージセンサチップ
7461 電極パッド
7471 ワイヤ
7490 ICチップ
ASW4 アナログスイッチ
BL_1 配線
BL_2 配線
C0 容量素子
C11 容量素子
C12 容量素子
E0 電位
E1 電位
E2 電位
E2-E0 電位差
E2-E1 電位差
GBL_1 配線
GBL_2 配線
IN1 入力端子
IN2 入力端子
OUT1 出力端子
OUT2 出力端子
MC_1 メモリセル
MC_2 メモリセル
N11 ノード
N12 ノード
OS1 トランジスタ
OS2 トランジスタ
PL1 配線
PL2 配線
PL3 配線
R11 抵抗素子
R12 抵抗素子
SA1 センスアンプ
SA2 センスアンプ
SW1 スイッチ
SW4 スイッチ
T1 期間
T2 期間
T3 期間
T4 期間
Vbl1 電位
Vbl2 電位
Vn11 電位
Vn12 電位
WL_1 配線
WL_2 配線
10 半導体装置
21 トランジスタ
22 トランジスタ
23 トランジスタ
24 トランジスタ
25 トランジスタ
26 トランジスタ
27 トランジスタ
28 トランジスタ
29 トランジスタ
31 トランジスタ
32 トランジスタ
33 トランジスタ
34 トランジスタ
35 トランジスタ
38 トランジスタ
41 トランジスタ
42 トランジスタ
43 トランジスタ
44 トランジスタ
45 トランジスタ
46 トランジスタ
60 センスアンプ回路
62 増幅回路
63 スイッチ回路
64 プリチャージ回路
65 増幅回路
66 増幅回路
70 セルアレイ
80 駆動回路
81 メインアンプ
82 入出力回路
100 容量素子
110 導電体
120 導電体
130 絶縁体
200 トランジスタ
203 導電体
205 導電体
210 絶縁体
212 絶縁体
214 絶縁体
216 絶縁体
220 絶縁体
222 絶縁体
224 絶縁体
230 酸化物
230a 酸化物
230b 酸化物
230c 酸化物
231 領域
231a 領域
231b 領域
232 領域
232a 領域
232b 領域
234 領域
239 領域
240 導電体
240a 導電体
240b 導電体
242 層
250 絶縁体
252 金属酸化物
260 導電体
260a 導電体
260b 導電体
270 絶縁体
271 絶縁体
273 絶縁体
274 絶縁体
275 絶縁体
280 絶縁体
500 トランジスタ
503 導電体
505 導電体
524 絶縁体
530 酸化物
530a 酸化物
530b 酸化物
530c 酸化物
540 導電体
540a 導電体
540b 導電体
542 層
550 絶縁体
552 金属酸化物
560 導電体
560a 導電体
560b 導電体
570 絶縁体
571 絶縁体
575 絶縁体
600 半導体装置
2100 ロボット
2101 照度センサ
2102 マイクロフォン
2103 上部カメラ
2104 スピーカ
2105 ディスプレイ
2106 下部カメラ
2107 障害物センサ
2108 移動機構
2110 演算装置
2130 携帯型情報端末
2131 携帯型マイクロフォン
5100 掃除ロボット
5101 ディスプレイ
5102 カメラ
5103 ブラシ
5104 操作ボタン
5120 ゴミ
5140 携帯型情報端末
7000 電子部品
7002 プリント基板
7004 実装基板
7031 基板
7032 層
7033 層
7034 層
7400 電子部品
7411 パッケージ基板
7421 レンズカバー
7435 レンズ
7441 ランド
7451 イメージセンサチップ
7461 電極パッド
7471 ワイヤ
7490 ICチップ
Claims (2)
- 第1の回路と、
第2の回路と、を有するセンスアンプであって、
前記センスアンプは、第1の配線と、第2の配線と、に電気的に接続され、
前記第1の回路は、第1のインバータと、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、
前記第2の回路は、第2のインバータと、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、
前記第1の容量素子の第1端子は、前記第1の配線と電気的に接続され、
前記第1の容量素子の第2端子は、前記第1のインバータの入力端子と電気的に接続され、
前記第1のトランジスタは、前記第1のインバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、
前記第2のトランジスタは、前記第1のインバータの出力端子と前記第2の配線とを、導通または非導通とするスイッチとしての機能を有し、
前記第2の容量素子の第1端子は、前記第2の配線と電気的に接続され、
前記第2の容量素子の第2端子は、前記第2のインバータの入力端子と電気的に接続され、
前記第3のトランジスタは、前記第2のインバータの入力端子と出力端子とを、導通または非導通とするスイッチとしての機能を有し、
前記第4のトランジスタは、前記第2のインバータの出力端子と前記第1の配線とを、導通または非導通とするスイッチとしての機能を有し、
前記センスアンプは、第1の動作乃至第4の動作を含む、初期化動作を行う機能を有し、
前記第1の動作は、前記第1のトランジスタを用いて、前記第1のインバータの入力端子と出力端子との間を導通状態にする、
前記第2の動作は、前記第3のトランジスタを用いて、前記第2のインバータの入力端子と出力端子との間を導通状態にする、
前記第3の動作は、前記第2のトランジスタを用いて、前記第1のインバータの出力端子と前記第2の配線との間を導通状態にする、
前記第4の動作は、前記第4のトランジスタを用いて、前記第2のインバータの出力端子と前記第1の配線との間を導通状態にする、センスアンプ。 - 請求項1において、
前記第1のトランジスタおよび前記第3のトランジスタは、チャネル形成領域に金属酸化物を含む、センスアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023190605A JP2024020315A (ja) | 2017-08-24 | 2023-11-08 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017161320 | 2017-08-24 | ||
JP2017161320 | 2017-08-24 | ||
JP2018154797A JP7169120B2 (ja) | 2017-08-24 | 2018-08-21 | センスアンプ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154797A Division JP7169120B2 (ja) | 2017-08-24 | 2018-08-21 | センスアンプ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023190605A Division JP2024020315A (ja) | 2017-08-24 | 2023-11-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023015156A true JP2023015156A (ja) | 2023-01-31 |
JP7383775B2 JP7383775B2 (ja) | 2023-11-20 |
Family
ID=65439979
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154797A Active JP7169120B2 (ja) | 2017-08-24 | 2018-08-21 | センスアンプ |
JP2022172854A Active JP7383775B2 (ja) | 2017-08-24 | 2022-10-28 | センスアンプ |
JP2023190605A Pending JP2024020315A (ja) | 2017-08-24 | 2023-11-08 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018154797A Active JP7169120B2 (ja) | 2017-08-24 | 2018-08-21 | センスアンプ |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023190605A Pending JP2024020315A (ja) | 2017-08-24 | 2023-11-08 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11164621B2 (ja) |
JP (3) | JP7169120B2 (ja) |
KR (2) | KR20230149867A (ja) |
CN (2) | CN111033620B (ja) |
TW (2) | TW202329108A (ja) |
WO (1) | WO2019038618A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023090454A (ja) * | 2021-12-17 | 2023-06-29 | キオクシア株式会社 | 記憶装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH103789A (ja) * | 1996-06-14 | 1998-01-06 | Fujitsu Ltd | トランジスタのしきい値補正回路及び半導体記憶装置並びにしきい値補正方法 |
US20060044903A1 (en) * | 2004-08-31 | 2006-03-02 | Micron Technology, Inc. | Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets |
JP2017511949A (ja) * | 2014-03-04 | 2017-04-27 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 低電力ナノメートルフラッシュメモリ装置において使用される改良型感知回路 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2734137A1 (de) * | 1977-07-28 | 1979-02-08 | Siemens Ag | Leseschaltung fuer digitale speicherelemente |
JP3279615B2 (ja) * | 1991-04-15 | 2002-04-30 | 株式会社日立製作所 | 半導体装置 |
JPH05314771A (ja) * | 1992-05-15 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 記憶装置 |
US7142030B2 (en) | 2002-12-03 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Data latch circuit and electronic device |
US7402506B2 (en) * | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
JP2007141399A (ja) | 2005-11-21 | 2007-06-07 | Renesas Technology Corp | 半導体装置 |
JP4650553B2 (ja) | 2008-10-20 | 2011-03-16 | ソニー株式会社 | 液晶表示パネル |
KR101053525B1 (ko) * | 2009-06-30 | 2011-08-03 | 주식회사 하이닉스반도체 | 감지 증폭기 및 이를 이용한 반도체 집적회로 |
CN104332177B (zh) | 2009-11-20 | 2018-05-08 | 株式会社半导体能源研究所 | 非易失性锁存电路和逻辑电路,以及使用其的半导体器件 |
EP2523189B1 (en) | 2010-01-08 | 2014-09-03 | Nippon Telegraph And Telephone Corporation | Encoding method, decoding method, encoder apparatus, decoder apparatus, program and recording medium |
WO2012029638A1 (en) | 2010-09-03 | 2012-03-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
TWI552345B (zh) | 2011-01-26 | 2016-10-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
TWI616873B (zh) | 2011-05-20 | 2018-03-01 | 半導體能源研究所股份有限公司 | 儲存裝置及信號處理電路 |
JP2013070462A (ja) * | 2011-09-21 | 2013-04-18 | Elpida Memory Inc | 半導体装置及びこれを備える情報処理装置 |
US8792293B2 (en) * | 2012-10-26 | 2014-07-29 | Lsi Corporation | Single-ended sense amplifier for solid-state memories |
JP2014096191A (ja) * | 2012-11-09 | 2014-05-22 | Renesas Electronics Corp | 半導体記憶装置 |
KR102070977B1 (ko) | 2013-08-01 | 2020-01-29 | 삼성전자주식회사 | 감지 증폭기 및 그것을 포함하는 메모리 장치 |
KR102161737B1 (ko) * | 2013-12-02 | 2020-10-05 | 삼성전자주식회사 | 반도체 메모리 장치의 비트라인 센싱 방법 |
TWI767772B (zh) | 2014-04-10 | 2022-06-11 | 日商半導體能源研究所股份有限公司 | 記憶體裝置及半導體裝置 |
JP2016019091A (ja) | 2014-07-07 | 2016-02-01 | 株式会社リコー | Da変換器のテスト回路及びad変換器のテスト回路 |
KR102234600B1 (ko) * | 2014-07-09 | 2021-04-02 | 삼성전자주식회사 | 트랜지스터들 간의 미스매치를 보상할 수 있는 비트라인 센스 증폭기 및 이를 포함하는 반도체 메모리 장치 |
US10522693B2 (en) | 2015-01-16 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Memory device and electronic device |
US9627034B2 (en) * | 2015-05-15 | 2017-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
US9514816B1 (en) * | 2015-06-15 | 2016-12-06 | Cypress Semiconductor Corporation | Non-volatile static RAM and method of operation thereof |
JP2017108397A (ja) * | 2015-11-30 | 2017-06-15 | 株式会社半導体エネルギー研究所 | 信号処理回路、及び該信号処理回路を有する半導体装置 |
JP2018195794A (ja) | 2017-05-19 | 2018-12-06 | 株式会社半導体エネルギー研究所 | 記憶装置 |
KR102643532B1 (ko) * | 2018-08-28 | 2024-03-06 | 에스케이하이닉스 주식회사 | 비트라인 센스앰프 회로 |
-
2018
- 2018-08-09 US US16/636,366 patent/US11164621B2/en active Active
- 2018-08-09 KR KR1020237035434A patent/KR20230149867A/ko not_active Application Discontinuation
- 2018-08-09 KR KR1020207005829A patent/KR102592794B1/ko active IP Right Grant
- 2018-08-09 CN CN201880051234.5A patent/CN111033620B/zh active Active
- 2018-08-09 WO PCT/IB2018/055988 patent/WO2019038618A1/en active Application Filing
- 2018-08-09 CN CN202311459574.0A patent/CN117711460A/zh active Pending
- 2018-08-21 TW TW112111805A patent/TW202329108A/zh unknown
- 2018-08-21 TW TW107129169A patent/TWI800524B/zh active
- 2018-08-21 JP JP2018154797A patent/JP7169120B2/ja active Active
-
2021
- 2021-09-27 US US17/485,652 patent/US12040009B2/en active Active
-
2022
- 2022-10-28 JP JP2022172854A patent/JP7383775B2/ja active Active
-
2023
- 2023-11-08 JP JP2023190605A patent/JP2024020315A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH103789A (ja) * | 1996-06-14 | 1998-01-06 | Fujitsu Ltd | トランジスタのしきい値補正回路及び半導体記憶装置並びにしきい値補正方法 |
US20060044903A1 (en) * | 2004-08-31 | 2006-03-02 | Micron Technology, Inc. | Switched capacitor DRAM sense amplifier with immunity to mismatch and offsets |
JP2017511949A (ja) * | 2014-03-04 | 2017-04-27 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | 低電力ナノメートルフラッシュメモリ装置において使用される改良型感知回路 |
Also Published As
Publication number | Publication date |
---|---|
US20220084580A1 (en) | 2022-03-17 |
TWI800524B (zh) | 2023-05-01 |
JP7383775B2 (ja) | 2023-11-20 |
KR20230149867A (ko) | 2023-10-27 |
US20200168266A1 (en) | 2020-05-28 |
CN111033620A (zh) | 2020-04-17 |
TW201921353A (zh) | 2019-06-01 |
JP7169120B2 (ja) | 2022-11-10 |
KR20200040785A (ko) | 2020-04-20 |
US11164621B2 (en) | 2021-11-02 |
US12040009B2 (en) | 2024-07-16 |
WO2019038618A1 (en) | 2019-02-28 |
KR102592794B1 (ko) | 2023-10-20 |
JP2019040660A (ja) | 2019-03-14 |
TW202329108A (zh) | 2023-07-16 |
CN111033620B (zh) | 2023-11-21 |
CN117711460A (zh) | 2024-03-15 |
JP2024020315A (ja) | 2024-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7200340B2 (ja) | 撮像装置 | |
JP7118213B2 (ja) | 撮像装置 | |
US10418400B2 (en) | Imaging device | |
TWI679891B (zh) | 成像裝置及電子裝置 | |
JP6845299B2 (ja) | 撮像装置 | |
JP2023075106A (ja) | 半導体装置の演算方法 | |
TWI702583B (zh) | 類比運算電路、半導體裝置及電子機器 | |
JP2024020315A (ja) | 半導体装置 | |
WO2018220471A1 (ja) | 記憶装置及びその動作方法 | |
JP2018201003A (ja) | 半導体装置及び電子機器 | |
JP2018195794A (ja) | 記憶装置 | |
JP7200096B2 (ja) | 半導体装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7383775 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |