TWI658516B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI658516B
TWI658516B TW107107928A TW107107928A TWI658516B TW I658516 B TWI658516 B TW I658516B TW 107107928 A TW107107928 A TW 107107928A TW 107107928 A TW107107928 A TW 107107928A TW I658516 B TWI658516 B TW I658516B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
oxygen
semiconductor film
Prior art date
Application number
TW107107928A
Other languages
English (en)
Other versions
TW201839861A (zh
Inventor
山崎舜平
佐藤裕平
佐藤惠司
丸山哲紀
肥塚純一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201839861A publication Critical patent/TW201839861A/zh
Application granted granted Critical
Publication of TWI658516B publication Critical patent/TWI658516B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性來提供可靠性高的半導體裝置。在包括氧化物半導體膜的電晶體的製造製程中，對氧化物半導體膜進行氧摻雜處理，然後對氧化物半導體膜及設置在氧化物半導體膜上的氧化鋁膜進行熱處理，來形成包括含有超過化學計量組成比的氧的區域的氧化物半導體膜。在使用該氧化物半導體膜的電晶體中，臨界電壓的變化量在偏壓-熱壓力測試(BT測試)前後也得到降低，從而可以形成可靠性高的電晶體。

Description

半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
另外，在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，矽類半導體材料被廣泛地周知。但是，作為其他材料，氧化物半導體受到關注。
例如，已經公開了，作為電晶體的主動層使用電子載子濃度低於1018/cm3的包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物的電晶體(參照專利文獻1)。
[專利文獻1] 日本專利申請公開第2006-165528號公 報
但是，在具有氧化物半導體的半導體裝置中，當該氧化物半導體具有氧缺損時，其導電率有可能變化。該現象是導致使用氧化物半導體的電晶體的電特性變動的主要原因。
鑒於上述問題，本發明的一個實施例的目的之一是對使用氧化物半導體的半導體裝置賦予穩定的電特性來提供可靠性高的半導體裝置。
在包括氧化物半導體膜的電晶體的製造製程中，對氧化物半導體膜進行氧摻雜處理，然後對氧化物半導體膜及設置在氧化物半導體膜上的氧化鋁膜進行熱處理，來形成具有包含超過化學計量組成比的氧的區域的氧化物半導體膜。另外，也可以藉由對氧化物半導體膜進行熱處理來去除包含氫原子的雜質。更具體地，例如可以採用如下製造方法。
本發明的一個實施例為一種半導體裝置的製造方法，包括如下步驟：形成氧化矽膜；形成接觸於氧化矽膜的氧化物半導體膜；在氧化物半導體膜上形成氧化鋁膜；對氧化物半導體膜進行氧摻雜處理來對氧化物半導體膜供應氧，而在氧化物半導體膜中形成氧多於化學計量組成比的區域；以及對供應了氧的氧化物半導體膜及氧化鋁膜進行熱處理。
另外，本發明的另一個實施例為一種半導體裝置的製造製程，包括如下步驟：形成氧化矽膜；形成接觸於氧化矽膜的氧化物半導體膜；對氧化物半導體膜進行第一熱處理來去除氧化物半導體膜中的氫原子；對氧化物半導體膜進行氧摻雜處理來對氧化物半導體膜供應氧，而在氧化物半導體膜中形成氧多於化學計量組成比的區域；以及在氧化物半導體膜上形成氧化鋁膜，並進行第二熱處理。
另外，在上述半導體裝置的製造方法中，較佳的是，在形成氧化矽膜之後以不暴露於大氣的方式連續形成氧化物半導體膜。
另外，在上述的半導體裝置的製造方法中，較佳的是，將藉由氧摻雜處理導入的氧化物半導體膜中的氧濃度峰值設定為1×1018/cm3以上且3×1021/cm3以下。
另外，在上述半導體裝置的製造方法中，也可以在氧化物半導體膜和氧化鋁膜之間形成氧化物絕緣膜。
在具有氧化物半導體膜的電晶體的製造製程中，藉由進行氧摻雜處理，然後在設置有具有防止水(包括氫)侵入到氧化物半導體膜的功能及防止氧從氧化物半導體膜脫離的功能的氧化鋁膜的狀態下進行熱處理，來可以在氧化物半導體膜中(塊中)或絕緣膜與氧化物半導體膜的介面中設置至少一個具有超過該膜的化學計量組成比的氧的區域(也稱為氧過剩區)。另外，藉由氧摻雜處理添加的氧有可能存在於氧化物半導體的晶格之間。
另外，較佳的是，藉由熱處理對氧化物半導體膜進行 脫水化或脫氫化處理，來去除氧化物半導體膜中的氫原子或水等包含氫原子的雜質，而使氧化物半導體膜高純度化。另外，較佳的是，使藉由氧摻雜處理添加的氧量多於藉由脫水化或脫氫化處理被高純度化了的氧化物半導體膜中的氫量。
注意，上述“氧摻雜處理”是指將氧(至少包含氧自由基、氧原子、氧離子中的任一種)添加到塊中的處理。另外，該術語“塊”是為了明確顯示不僅對薄膜表面而且對薄膜內部添加氧而使用。另外，“氧摻雜處理”包括“氧離子植入處理”或將電漿化的氧添加到塊中的“氧電漿摻雜”。按照下述考量就很容易理解。但是，以下說明只不過是一個考量而已。
一般地，包含在氧化物半導體膜中的氧在氧化物半導體中動態地(dynamically)重複下述算式(1)所示的與金屬元素的接合及脫離的反應。因為氧脫離了的金屬元素具有懸空鍵，所以在氧化物半導體膜中氧缺損存在於氧脫離了的部分。
在根據所公開的發明的一個實施例的氧化物半導體膜中，因為含有過剩的氧(較佳的是超過化學計量組成比的氧)，所以可以迅速填補該氧缺損。由此，可以減少存在於膜中的起因於氧缺損的DOS(density of state：狀態密 度)。例如，在氧化物半導體膜含有與化學計量組成比一致的量的氧時的DOS的平均密度為1018cm-3以上且1019cm-3以下左右的情況下，包含超過化學計量組成比的氧的氧化物半導體中的DOS的平均密度有可能成為1015cm-3以上且1016cm-3以下左右。
另外，已經確認到如下傾向，即：氧化物半導體膜的膜厚度越厚電晶體的臨界電壓的偏差越大。可以推測這是由於如下緣故：氧化物半導體膜中的氧缺陷是臨界電壓變動的一個原因，而氧化物半導體膜的厚度越厚該氧缺陷越多。如上所述，在根據所公開的發明的一個實施例的電晶體中，由於藉由氧摻雜處理增大氧化物半導體膜中的氧含量，所以可以迅速填補因上述算式(1)的動性的反應而產生的膜中的氧缺陷。因此，因為根據所公開的發明的一個實施例的電晶體能夠使形成起因於氧缺陷的施體能階的時間短而實際上消除施體能階，所以能夠抑制臨界電壓的偏差。
藉由使氧化物半導體膜含有過剩的氧並為了防止該氧的放出而在氧化物半導體膜上設置氧化鋁膜，可以防止在氧化物半導體中及氧化物半導體與在其上下接觸的層的介面產生缺陷且缺陷增加。也就是說，因為使氧化物半導體膜包含的過剩的氧起到填埋氧空位缺陷的作用，所以可以提供具有穩定的電特性的可靠性高的半導體裝置。
106‧‧‧元件分離絕緣膜
108‧‧‧閘極絕緣膜
110‧‧‧閘極電極層
116‧‧‧通道形成區
120‧‧‧雜質區
124‧‧‧金屬化合物區
128‧‧‧絕緣膜
130‧‧‧絕緣膜
140‧‧‧電晶體
142a‧‧‧汲極電極層
142b‧‧‧源極電極層
144‧‧‧氧化物半導體膜
146‧‧‧閘極絕緣膜
148a‧‧‧閘極電極層
148b‧‧‧電極層
150‧‧‧絕緣膜
152‧‧‧絕緣膜
162‧‧‧電晶體
164‧‧‧電容元件
185‧‧‧基板
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣膜
403‧‧‧氧化物半導體膜
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
410‧‧‧電晶體
420‧‧‧電晶體
421‧‧‧氧
502‧‧‧閘極絕緣膜
506‧‧‧基底絕緣膜
510‧‧‧電晶體
520‧‧‧電晶體
601‧‧‧基板
602‧‧‧光電二極體
606a‧‧‧半導體膜
606b‧‧‧半導體膜
606c‧‧‧半導體膜
608‧‧‧黏合層
613‧‧‧基板
631‧‧‧絕緣膜
632‧‧‧絕緣膜
633‧‧‧層間絕緣膜
634‧‧‧層間絕緣膜
640‧‧‧電晶體
641‧‧‧電極層
642‧‧‧電極層
643‧‧‧導電層
645‧‧‧閘極電極層
656‧‧‧電晶體
658‧‧‧光電二極體重設信號線
659‧‧‧閘極信號線
671‧‧‧光電感測器輸出信號線
672‧‧‧光電感測器參考信號線
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚聲器
2800‧‧‧外殼
2801‧‧‧外殼
2802‧‧‧顯示面板
2803‧‧‧揚聲器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧影像拍攝用透鏡
2808‧‧‧外部連接端子
2810‧‧‧太陽能電池單元
2811‧‧‧外部儲存槽
3001‧‧‧主體
3002‧‧‧外殼
3003‧‧‧顯示部
3004‧‧‧鍵盤
3021‧‧‧主體
3022‧‧‧觸控筆
3023‧‧‧顯示部
3024‧‧‧操作按鈕
3025‧‧‧外部介面
3051‧‧‧主體
3053‧‧‧取景器
3054‧‧‧操作開關
3056‧‧‧電池
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極層
4016‧‧‧端子電極層
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣膜
4021‧‧‧絕緣膜
4023‧‧‧絕緣膜
4024‧‧‧絕緣膜
4030‧‧‧電極層
4031‧‧‧電極層
4032‧‧‧絕緣膜
4033‧‧‧絕緣膜
4510‧‧‧分隔壁
4511‧‧‧電致發光層
4513‧‧‧發光元件
4514‧‧‧填充材料
4612‧‧‧空洞
4613‧‧‧球形粒子
4614‧‧‧填充材料
4615a‧‧‧黑色區域
4615b‧‧‧白色區域
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
在圖式中：圖1A至圖1C為說明半導體裝置的一個實施例的平面圖及剖面圖；圖2A至圖2D為說明半導體裝置的製造方法的一個實施例的圖；圖3A至圖3C為說明半導體裝置的一個實施例的平面圖及剖面圖；圖4A至圖4C為說明半導體裝置的一個實施例的平面圖及剖面圖；圖5A至圖5D為說明半導體裝置的製造方法的一個實施例的圖；圖6A至圖6C為說明半導體裝置的一個實施例的平面圖及剖面圖；圖7A至圖7C為說明半導體裝置的一個實施例的圖；圖8A至圖8C為說明半導體裝置的一個實施例的圖；圖9為說明半導體裝置的一個實施例的圖；圖10為說明半導體裝置的一個實施例的圖；圖11為說明半導體裝置的一個實施例的圖；圖12A及圖12B為說明半導體裝置的一個實施例的圖；圖13A至圖13F為示出電子裝置的圖；圖14A1至圖14B2為示出SIMS的測定結果的圖； 圖15A1至圖15B2為示出SIMS的測定結果的圖；圖16A至圖16D為示出TDS的測定結果的圖；以及圖17A至圖17D為示出TDS的測定結果的圖。
下面，使用圖式對本說明書所公開的發明的實施例進行詳細說明。但是，本說明書所公開的發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以被變換為各種各樣的形式。因此，本說明書所公開的發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。
另外，為方便起見而使用諸如“第一”、“第二”之類的序數詞，該序數不表示製程順序或層疊順序。另外，其在本說明書中不表示作為特定發明事項的固有名稱。
實施例1
在本實施例中，參照圖1A至圖3C對半導體裝置及半導體裝置的製造方法的一個實施例進行說明。在本實施例中示出作為半導體裝置的一個例子的具有氧化物半導體膜的電晶體。
圖1A至圖1C示出作為半導體裝置的例子的底閘型電晶體410的剖面圖及平面圖。圖1A是平面圖，而圖1B及圖1C是沿著圖1A中的剖面A-B及剖面C-D的剖面圖。另外，在圖1A中，為了簡化起見，省略電晶體410 的構成要素的一部分(例如，絕緣膜407等)。
圖1A至圖1C所示的電晶體410在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a、汲極電極層405b及絕緣膜407。
在圖1A至圖1C所示的電晶體410中，氧化物半導體膜403是進行了氧摻雜處理而具有氧過剩區的氧化物半導體膜。藉由進行氧摻雜處理，可以使氧化物半導體膜403含有為填補膜中的氧缺陷足夠的量的氧，所以可以實現可靠性得到提高的電晶體410。
另外，作為絕緣膜407，設置有氧化鋁膜。因為氧化鋁具有不易使水分、氧、其他雜質透過的阻擋功能，所以可以防止在裝置完成後水分等雜質從外部侵入。另外，可以防止從氧化物半導體膜403放出氧。另外，絕緣膜407具有氧過剩區更佳。
另外，較佳的是，閘極絕緣膜402具有氧過剩區。在閘極絕緣膜402具有氧過剩區時，可以防止氧從氧化物半導體膜403移動到閘極絕緣膜402，且可以從閘極絕緣膜402將氧供應到氧化物半導體膜403。
另外，也可以在電晶體410上還設置有絕緣物。另外，也可以為了將源極電極層405a及汲極電極層405b與佈線電連接，在閘極絕緣膜402等之中形成有開口。此外，在氧化物半導體膜403的上方還可以具有第二閘極電極。另外，也可以將氧化物半導體膜403加工為島狀。
圖2A至圖2D示出電晶體410的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成導電膜，然後利用光微影製程形成閘極電極層401。另外，也可以使用噴墨法形成抗蝕劑掩模。當使用噴墨法形成抗蝕劑掩模時不需要光掩模，由此可以降低製造成本。
對可以用於具有絕緣表面的基板400的基板沒有大限制，但是基板400需要至少具有能夠承受後面進行的熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃和硼矽酸鋁玻璃等、陶瓷基板、石英基板、藍寶石基板等。另外，作為基板400，也可以採用矽或碳化矽等的單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板、SOI基板等，並且也可以在這些基板上設置有半導體元件。
此外，作為基板400也可以使用撓性基板。在使用撓性基板時，既可以在撓性基板上直接形成包括氧化物半導體膜的電晶體，又可以在其他製造基板上形成包括氧化物半導體膜的電晶體，然後從製造基板剝離並轉置到撓性基板上。另外，為了將它從製造基板剝離並轉置到撓性基板上，較佳的是，在製造基板與包括氧化物半導體膜的電晶體之間設置剝離層。
也可以在基板400與閘極電極層401之間設置用作基底膜的絕緣膜。該基底膜有防止雜質元素從基板400擴散的功能，並且可以使用選自氮化矽膜、氧化矽膜、氮氧化 矽膜和氧氮化矽膜中的一種或多種膜的疊層結構而形成。
另外，閘極電極層401可以藉由電漿CVD法或濺射法等使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層來形成。
接著，在閘極電極層401上形成閘極絕緣膜402。在本實施例中，藉由電漿CVD法或濺射法等形成氧化矽膜，而形成閘極絕緣膜402。另外，閘極絕緣膜402也可以為氧化矽膜與含有氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或它們的混合材料的膜的疊層結構。但是，較佳的是，使氧化矽膜與後面形成的氧化物半導體膜403接觸。
另外，使用μ波(例如，頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣層，所以在形成閘極絕緣膜402時利用該方法是較佳的。這是由於藉由使被高純度化的氧化物半導體與高品質閘極絕緣膜密接來可以降低介面能階而使介面特性良好的緣故。
另外，作為閘極絕緣膜，也可以使用藉由成膜後的熱處理來使膜質及與氧化物半導體的介面特性得到改善的絕緣層。總之，只要是作為閘極絕緣膜的膜質良好並能夠降低與氧化物半導體的介面態密度來形成良好的介面的層即可。
另外，在閘極絕緣膜402具有氧過剩區時，藉由閘極絕緣膜402所包含的過剩的氧可以填補氧化物半導體膜 403的氧缺損，所以是較佳的。
接著，在閘極絕緣膜402上形成厚度為2nm以上且200nm以下，較佳地為5nm以上且30nm以下的氧化物半導體膜403(參照圖2A)。
氧化物半導體膜403使用包含選自In、Ga、Zn及Sn中的兩種以上的金屬氧化物材料，即可。例如，使用四元金屬氧化物的In-Sn-Ga-Zn-O類材料；三元金屬氧化物的In-Ga-Zn-O類材料、In-Sn-Zn-O類材料、In-Al-Zn-O類材料、Sn-Ga-Zn-O類材料、Al-Ga-Zn-O類材料、Sn-Al-Zn-O類材料；二元金屬氧化物的In-Zn-O類材料、Sn-Zn-O類材料、Al-Zn-O類材料、Zn-Mg-O類材料、Sn-Mg-O類材料、In-Mg-O類材料、In-Ga-O類材料；In-O類材料、Sn-O類材料、Zn-O類材料等，即可。另外，也可以使上述氧化物半導體包含In、Ga、Sn、Zn以外的元素，例如SiO2。
這裏，例如，In-Ga-Zn-O類氧化物半導體是指具有銦(In)、鎵(Ga)、鋅(Zn)的氧化物半導體，對其組成比沒有特別的限制。
另外，作為氧化物半導體膜403，可以使用由化學式InMO3(ZnO)m(m>0)表示的薄膜。在此，M表示選自Zn、Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，有Ga、Ga及Al、Ga及Mn或Ga及Co等。
另外，當作為氧化物半導體使用In-Zn-O類材料時， 將所使用的靶材的組成比設定為使原子數比為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳地設定為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳地為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用來形成In-Zn-O類氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。
氧化物半導體膜處於單晶、多晶(polycrystal)或非晶等狀態。
另外，作為氧化物半導體膜403，也可以使用CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸取向結晶氧化物半導體)膜。
CAAC-OS膜不是完全的單晶，也不是完全的非晶。CAAC-OS膜是在非晶相中具有結晶部及非晶部的結晶-非晶混合相結構的氧化物半導體膜。另外，在很多情況下，該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外，在使用透射電子顯微鏡(TEM：Transmission Electron Microscope)觀察時的影像中，包括在CAAC-OS膜中的非晶部與結晶部的邊界不明確。另外，在利用TEM觀察時的影像中，在CAAC-OS膜中不能觀察到晶界(grain boundary)。因此，在CAAC-OS膜中，起因於晶界的電子遷移率的降低得到抑制。
包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或CAAC-OS膜表面的 法線向量的方向上一致，在從垂直於ab面的方向看時具有三角形或六角形的原子排列，且在從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，不同結晶部的a軸及b軸的方向也可以彼此不同。在本說明書中，在只記載“垂直”時，也包括85°以上且95°以下的範圍。另外，在只記載“平行”時，也包括-5°以上且5°以下的範圍。
另外，在CAAC-OS膜中，結晶部的分佈也可以不均勻。例如，在CAAC-OS膜的形成過程中，在從氧化物半導體膜的表面一側進行結晶生長時，與被形成面近旁相比，有時在表面近旁結晶部所占的比率高。另外，藉由對CAAC-OS膜添加雜質，有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC-OS膜中的結晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致，所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外，結晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。藉由進行成膜或在成膜之後進行加熱處理等的結晶生長處理來形成結晶部。
使用CAAC-OS膜的電晶體可以降低因照射可見光或紫外光而產生的電特性變動。因此，該電晶體的可靠性高。
另外，也可以用氮取代構成CAAC-OS膜的氧的一部分。
氧化物半導體膜403藉由濺射法、分子束外延法、原子層沉積法或脈衝雷射蒸鍍法形成。在此，可以利用濺射法形成。
在作為氧化物半導體膜403使用CAAC-OS膜時，一邊加熱基板400一邊形成氧化物半導體膜403即可，並且加熱基板400的溫度為150℃以上且450℃以下，較佳地為200℃以上且350℃以下。另外，藉由在形成氧化物半導體膜時將加熱基板的溫度設定為高，可以形成相對於非晶部的結晶部所占的比率高的CAAC-OS膜。
在藉由濺射法形成氧化物半導體膜403時，較佳的是，盡可能地降低氧化物半導體膜403所包含的氫濃度。為了降低氫濃度，作為供應到濺射裝置的處理室內的氛圍氣體，適當地使用去除了氫、水、羥基或氫化物等雜質的高純度稀有氣體(典型地，氬)、氧、以及稀有氣體和氧的混合氣體。再者，作為該處理室的排氣，將排出水的能力高的低溫泵和排出氫的能力高的濺射離子泵組合而使用，即可。
另外，也可以以不暴露於大氣的方式連續形成閘極絕緣膜402及氧化物半導體膜403。例如，也可以在藉由熱處理或電漿處理去除附著於形成在基板400上的閘極電極層401表面的包含氫的雜質之後以不暴露於大氣的方式形成閘極絕緣膜402，接著以不暴露於大氣的方式形成氧化 物半導體膜403。藉由採用上述方法，可以降低附著於閘極電極層401表面的包含氫的雜質，並抑制大氣成分附著於閘極電極層401與閘極絕緣膜402的介面及閘極絕緣膜402與氧化物半導體膜403的介面。其結果，可以製造電特性良好且可靠性高的電晶體410。
在形成氧化物半導體膜403後，較佳的是，對氧化物半導體膜403進行熱處理(第一熱處理)。藉由該第一熱處理，可以去除氧化物半導體膜403中的過剩的氫(包括水及羥基)。再者，藉由該第一熱處理，也可以去除閘極絕緣膜402中的過剩的氫(包括水或羥基)。將第一熱處理的溫度設定為250℃以上且700℃以下，較佳地設定為450℃以上且600℃以下或低於基板的應變點的溫度。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氛圍下以450℃加熱1小時。在該期間，不使氧化物半導體膜403接觸於大氣，以避免水或氫的混入。
熱處理裝置不限於電爐，還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金鹵燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝 置是使用高溫氣體進行熱處理的裝置。作為氣體，使用氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如，作為第一熱處理，也可以採用GRTA處理，即將被處理物放入被加熱的惰性氣體氛圍中，進行幾分鐘的加熱，然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理，可以在短時間內進行高溫熱處理。另外，即使溫度條件超過被處理物的耐熱溫度，也可以應用該方法。另外，在處理中，還可以將惰性氣體轉換為含有氧的氣體。這是因為如下緣故：藉由在含有氧的氛圍中進行第一熱處理，可以降低由於氧缺損而引起的能隙中的缺陷能階。
另外，較佳的是，作為惰性氣體氛圍，採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍。例如，將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上，較佳地設定為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳地為0.1ppm以下)。
另外，因為上述熱處理(第一熱處理)具有去除氫或水等的作用，所以也可以將該熱處理稱為脫水化處理或脫氫化處理等。例如，也可以以在氧摻雜處理之後等時序進行該脫水化處理、脫氫化處理。另外，該脫水化處理、脫氫化處理不限於進行一次，而也可以進行多次。
接著，在氧化物半導體膜403上形成成為源極電極層 及汲極電極層(包括使用與此相同的層形成的佈線)的導電膜並將其加工來形成源極電極層405a及汲極電極層405b(參照圖2B)。
作為用於源極電極層405a及汲極電極層405b的導電膜，使用能夠承受後面的熱處理製程的材料。例如，可以使用含有選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外，還可以在Al、Cu等的金屬膜的下側和上側中的一者或兩者上層疊Ti、Mo、W等的高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)。另外，也可以使用導電金屬氧化物形成用於源極電極層及汲電極層的導電膜。作為導電金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫(In2O3-SnO2，簡稱為ITO)、氧化銦氧化鋅(In2O3-ZnO)或者在這些金屬氧化物材料中含有氧化矽的材料。
另外，較佳的是，當對導電膜進行蝕刻時，使蝕刻條件最適化以防止氧化物半導體膜403被蝕刻而被分斷。但是，很難獲得僅對導電膜進行蝕刻而完全不對氧化物半導體膜403進行蝕刻的條件，當對導電膜進行蝕刻時，也有時氧化物半導體膜403的只有一部分被蝕刻，而氧化物半導體膜403成為具有槽部(凹部)的氧化物半導體膜。
接著，覆蓋源極電極層405a及汲極電極層405b，形成與氧化物半導體膜403的一部分接觸的絕緣膜407。
作為絕緣膜407，可以使用氧化鋁膜。氧化鋁具有不易使水分、氧、其他雜質透過的阻擋功能。因此，藉由在氧化物半導體膜403上設置氧化鋁膜，該氧化鋁膜用作鈍化膜，可以防止在裝置完成之後水分等雜質從外部侵入到氧化物半導體膜403。另外，可以防止從氧化物半導體膜403放出氧。
作為絕緣膜407，至少將其厚度形成為1nm以上，並可以適當地採用濺射法等的不使水、氫等的雜質混入到絕緣膜407的方法來形成。當絕緣膜407包含氫時，有如下憂慮：因該氫侵入到氧化物半導體膜或該氫抽出氧化物半導體膜中的氧而發生氧化物半導體膜的背通道的低電阻化(N型化)，而形成寄生通道。因此，為了儘量不使絕緣膜407包含氫，在成膜方法中不使用氫是重要的。
較佳的是，作為在形成絕緣膜407時使用的濺射氣體，使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。
另外，絕緣膜407至少具有氧化鋁膜即可，而也可以採用氧化鋁膜與包含其他無機絕緣材料的膜的疊層結構。
接著，對氧化物半導體膜403進行氧摻雜處理，來形成氧過剩區(參照圖2C)。藉由進行氧摻雜處理，將氧421供應到氧化物半導體膜403來使絕緣膜407與氧化物半導體膜403的介面、氧化物半導體膜403中及氧化物半導體膜403與閘極絕緣膜402的介面中的至少一個含有過剩的氧。藉由在氧化物半導體膜403中形成氧過剩區，可 以迅速填補氧缺損。由此，可以降低氧化物半導體膜403中的電荷捕捉中心。
藉由氧摻雜處理來使氧化物半導體膜403包含超過氧化物半導體膜403的化學計量組成比的程度的氧。例如，較佳的是，將藉由氧摻雜處理導入的氧化物半導體膜403中的氧的濃度峰值設定為1×1018/cm3以上且3×1021/cm3以下。所摻雜的氧421包含氧自由基、氧原子及/或氧離子。另外，氧過剩區存在於氧化物半導體膜的一部分(也包括介面)即可。
另外，在氧化物半導體中，氧是主要成分材料之一。因此，難以藉由SIMS(Secondary Ion Mass Spectrometry；二次離子質譜測定技術)等的方法正確估計氧化物半導體膜中的氧濃度。也就是說，難以判斷是否有意地對氧化物半導體膜添加了氧。
另外，氧有17O或18O等同位素，並且，一般認為自然界中的它們的存在比率分別是氧原子整體中的0.037%、0.204%左右。也就是說，氧化物半導體膜中的上述同位素的濃度為藉由SIMS等的方法可以估計的程度，因此藉由測量這些濃度，有時可以進一步正確地估計氧化物半導體膜中的氧濃度。由此，也可以藉由測量這些濃度來判斷是否有意地對氧化物半導體膜添加了氧。
另外，添加到氧化物半導體膜(包含在氧化物半導體膜中)的氧421中的一部分也可以在氧化物半導體中具有氧的懸空鍵。這是因為，具有懸空鍵的氧可以與有可能殘 留在膜中的氫接合而使氫固定化(不動離子化)的緣故。
也可以使用包含氧的氣體並利用電漿產生裝置或臭氧產生裝置來供給所摻雜的氧(氧自由基、氧原子及/或氧離子)。更明確地說，例如，可以使用用於對半導體裝置進行蝕刻處理的裝置、用於對抗蝕劑掩模進行灰化的裝置等來產生氧421，從而對氧化物半導體膜403進行氧摻雜處理。
另外，只要在形成氧化物半導體膜403之後，就可以對氧化物半導體膜403進行氧摻雜處理，例如也可以在形成源極電極層405a及汲極電極層405b之前對氧化物半導體膜403進行氧摻雜處理。
在進行氧摻雜處理之後進行熱處理(較佳地為第二熱處理)。較佳的是，將該熱處理的溫度設定為350℃以上且650℃以下，更佳地設定為450℃以上且650℃以下或低於基板的應變點。該熱處理在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳地為1ppm以下，更佳地為10ppb以下的空氣)或稀有氣體(氬、氦等)氛圍下進行，即可。但是，較佳的是，上述氮、氧、超乾燥空氣或稀有氣體等的氛圍不含有水、氫等。另外，較佳的是，將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
藉由上述製程可以形成抑制了氧缺損形成的氧化物半 導體膜403。另外，也可以藉由第二熱處理從作為含有氧的絕緣膜的閘極絕緣膜402將構成氧化物半導體的主要成分材料之一的氧供應到氧化物半導體膜403。另外，在作為氧化物半導體膜403採用CAAC-OS膜時，有時因氧摻雜處理而包括在氧化物半導體膜403中的結晶結構錯亂而非晶化，但是藉由在氧摻雜處理之後進行熱處理，可以再次實現晶化。
另外，氧摻雜處理及氧摻雜處理之後的熱處理(第二熱處理)的時序不侷限於本實施例的結構，但是該熱處理需要至少在形成絕緣膜407之後進行。這是因為如下緣故：用作絕緣膜407的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果，因此藉由在形成絕緣膜407之後進行熱處理，可以防止從氧化物半導體膜403放出氧。
藉由對氧化物半導體膜進行脫水化處理或脫氫化處理及氧摻雜處理，可以以儘量不使氧化物半導體膜403包含其主要成分以外的雜質的方式使氧化物半導體膜403高純度化，來形成i型(本質半導體)或無限趨近於i型的氧化物半導體膜。在被高純度化的氧化物半導體膜403中，來源於施體的載子極少(近於零)，而載子濃度低於1×1014/cm3，較佳地低於1×1012/cm3，更佳地低於1×1011/cm3。
藉由上述製程形成電晶體410(參照圖2D)。在電晶體410中，藉由利用氧摻雜處理製造氧過剩區，可以抑制 氧化物半導體膜中或介面中的氧缺損形成，而降低或實質上去除起因於氧缺損的能隙中的施體能階。另外，藉由氧摻雜處理或之後的熱處理對氧化物半導體膜403供應氧，可以填補氧化物半導體膜403的氧缺損。另外，藉由該供應了的氧可以使殘留在氧化物半導體膜403中的氫離子固定化。因此，電晶體410的電特性的變動得到抑制，而電晶體410在電性上穩定。
另外，較佳的是，對電晶體410進行以脫水化或脫氫化為目的的熱處理，藉由該熱處理可以形成包括意圖性地從氧化物半導體膜去除了氫、水、羥基或氫化物(也稱為氫化合物)等雜質來形成的氧化物半導體膜403的電晶體。
圖3A至圖3C示出根據本實施例的電晶體的另一個結構例子。圖3A是電晶體420的平面圖，並且圖3B和圖3C是沿著圖3A中的剖面E-F和剖面G-H的剖面圖。注意，在圖3A中，為了簡化起見，省略電晶體420的構成要素的一部分(例如，絕緣膜407等)。
圖3A至圖3C所示的電晶體420與圖1A至圖1C所示的電晶體410同樣在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣膜402、氧化物半導體膜403、源極電極層405a、汲極電極層405b及絕緣膜407。
圖3A至圖3C所示的電晶體420與圖1A至圖1C所示的電晶體410的不同之處之一為源極電極層405a及汲電極層405b與氧化物半導體膜403的層疊順序。換言 之，電晶體420具有：接觸於閘極絕緣膜402的源極電極層405a及汲極電極層405b；以及設置在源極電極層405a及汲極電極層405b上且至少與閘極絕緣膜402部分接觸的氧化物半導體膜403。作為詳細內容，可以參照電晶體410的說明。
在採用圖3A至圖3C所示的結構時也可以得到與採用圖1A至圖1C所示的結構時相同的效果。
在本實施例所示的電晶體中，藉由利用氧摻雜處理增大氧化物半導體膜中的氧含量，可以抑制電偏壓應力或熱應力所引起的退化，並可以降低光所導致的退化。另外，藉由氧摻雜處理在氧化物半導體膜中形成氧過剩區，可以填補膜中的氧缺損。再者，藉由利用熱處理從氧化物半導體去除氫、水、羥基或氫化物(也稱為氫化合物)等包含氫原子的雜質，包括實現了高純度化及i型(本質)化的氧化物半導體膜，抑制臨界電壓等電特性變動，從而可以實現在電性上穩定的電晶體。
如上所述，根據本實施例可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。另外，可以提供可靠性高的半導體裝置。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例2
在本實施例中，參照圖4A至圖6C對半導體裝置及 半導體裝置的製造方法的另一個實施例進行說明。另外，可以與實施例1同樣地進行與實施例1相同的部分或具有同樣的功能的部分及製程，因此省略重複說明。另外，省略相同部分的詳細說明。
圖4A至圖4C示出作為半導體裝置的例子的頂閘型電晶體510的剖面圖及平面圖。圖4A是平面圖，而圖4B及圖4C是沿著圖4A中的剖面I-J及剖面K-L的剖面圖。另外，在圖4A中，為了簡化起見，省略電晶體510的構成要素的一部分(例如，絕緣膜407等)。
圖4A至圖4C所示的電晶體510在具有絕緣表面的基板400上包括基底絕緣膜506、氧化物半導體膜403、源極電極層405a、汲極電極層405b、閘極絕緣膜502、閘極電極層401及絕緣膜407。
在圖4A至圖4C所示的電晶體510中，較佳的是，基底絕緣膜506和閘極絕緣膜502中的至少一方具有氧過剩區。這是因為如下緣故：在與氧化物半導體膜403接觸的絕緣膜具有氧過剩區時，可以防止氧從氧化物半導體膜403移動到與其接觸的絕緣膜，且可以從與氧化物半導體膜403接觸的絕緣膜將氧供應到氧化物半導體膜403。
圖5A至圖5D示出電晶體510的製造方法的一個例子。
首先，在具有絕緣表面的基板400上形成基底絕緣膜506之後，接觸於基底絕緣膜506地形成氧化物半導體膜403(參照圖5A)。另外，較佳的是，在形成氧化物半導 體膜403之後對氧化物半導體膜403進行熱處理(第一熱處理)。
在本實施例中，藉由電漿CVD法或濺射法等形成氧化矽膜來形成基底絕緣膜506。另外，基底絕緣膜506也可以為氧化矽膜與含有氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、氧化鉿、氧化鎵或它們的混合材料的膜的疊層結構。但是，較佳的是，使氧化矽膜與在後面形成的氧化物半導體膜403接觸。
另外，在基底絕緣膜506具有氧過剩區時，藉由基底絕緣膜506所包含的過剩的氧可以填補氧化物半導體膜403的氧缺損，所以是較佳的。為了在基底絕緣膜506中形成氧過剩區，例如，在氧氛圍下或在氧和稀有氣體的混合氛圍下進行成膜即可。或者，也可以在氧氛圍下進行熱處理。
另外，也可以以不暴露於大氣的方式連續形成基底絕緣膜506及氧化物半導體膜403。例如，也可以在藉由熱處理或電漿處理去除附著於基板400表面上的包含氫的雜質之後以不暴露於大氣的方式形成基底絕緣膜506，接著以不暴露於大氣的方式形成氧化物半導體膜403。藉由採用上述方法，可以降低附著於基板400表面上的包含氫的雜質，並抑制大氣成分附著於基底絕緣膜506與氧化物半導體膜403的介面。其結果，可以製造電特性良好且可靠性高的電晶體510。
接著，與圖2B所示的製程同樣，在氧化物半導體膜 403上形成成為源極電極層及汲極電極層(包括使用與此相同的層形成的佈線)的導電膜並將其加工來形成源極電極層405a及汲極電極層405b(參照圖5B)。
接著，覆蓋源極電極層405a及汲電極層405b，形成與氧化物半導體膜403的一部分接觸的閘極絕緣膜502。
閘極絕緣膜502可以使用CVD法或濺射法等形成。另外，較佳的是，閘極絕緣膜502含有氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0，y>0))、鋁酸鉿(HfAlxOy(x>0，y>0))、添加有氮的矽酸鉿、添加有氮的鋁酸鉿等。閘極絕緣膜502可以採用單層結構或將上述材料組合來形成的疊層結構。另外，對其厚度沒有特別的限制，但是在將半導體裝置微型化時，為了確保電晶體的工作，較佳的是，將其厚度設定為薄。例如，在使用氧化矽時，可以將其厚度設定為1nm以上且100nm以下，較佳地設定為10nm以上且50nm以下。
當如上所述那樣將閘極絕緣膜形成為較薄時，存在由於隧道效應等而發生閘極洩漏的問題。為了解決閘極洩漏的問題，可以使用如氧化鉿、氧化鉭、氧化釔、矽酸鉿、鋁酸鉿、添加有氮的矽酸鉿、添加有氮的鋁酸鉿等的高介電常數(high-k)材料作為閘極絕緣膜502。藉由將high-k材料用於閘極絕緣膜502，不但可以確保電特性，而且可以增大膜厚度，以抑制閘極洩漏。另外，也可以採用含有high-k材料的膜與含有氧化矽、氮化矽、氧氮化矽、 氮氧化矽等中的任一種的膜的疊層結構。
接著，與圖2C所示的製程同樣，對氧化物半導體膜403進行氧摻雜處理，來形成氧過剩區(參照圖5C)。藉由進行氧摻雜處理，將氧421供應到氧化物半導體膜403來使基底絕緣膜506與氧化物半導體膜403的介面、氧化物半導體膜403中及氧化物半導體膜403與閘極絕緣膜502的介面中的任一個含有氧。藉由在氧化物半導體膜403中形成氧過剩區，可以迅速填補氧缺損。由此，可以降低氧化物半導體膜403中的電荷捕捉中心。
另外，只要在形成氧化物半導體膜403之後，就可以對氧化物半導體膜403進行氧摻雜處理，例如也可以在形成源極電極層405a及汲電極層405b之前對氧化物半導體膜403進行氧摻雜處理。
接著，在閘極絕緣膜502上形成導電膜，然後藉由光微影製程形成閘極電極層401。然後，覆蓋閘極電極層401形成與閘極絕緣膜502接觸的絕緣膜407(參照圖5D)。
在形成絕緣膜407之後進行熱處理(較佳地為第二熱處理)。較佳的是，將該熱處理的溫度設定為350℃以上且650℃以下，更佳地設定為450℃以上且650℃以下或低於基板的應變點。該熱處理在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳地為1ppm以下，更佳地為10ppb以下的空氣)或稀有氣體(氬、氦等)氛圍下進行，即可。但是，較佳的是，上述氮、氧、超乾燥空氣或 稀有氣體等的氛圍不含有水、氫等。另外，較佳的是，將引入到加熱處理裝置中的氮、氧或稀有氣體的純度設定為6N(99.9999%)以上，較佳地設定為7N(99.99999%)以上(即，將雜質濃度設定為1ppm以下，較佳地設定為0.1ppm以下)。
另外，氧摻雜處理及氧摻雜處理之後的熱處理(第二熱處理)的時序不侷限於本實施例的結構，但是該熱處理需要至少在形成絕緣膜407之後進行。這是因為如下緣故：用作絕緣膜407的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果，因此藉由在形成絕緣膜407之後進行熱處理，可以防止從氧化物半導體膜403放出氧。
藉由上述製程形成包括抑制了氧缺損的形成的氧化物半導體膜403的電晶體510(參照圖5D)。在電晶體510中，藉由利用氧摻雜處理製造氧過剩區，可以抑制氧化物半導體膜中或介面中的氧缺損的形成，而降低或實質上去除起因於氧缺損的能隙中的施體能階。另外，藉由氧摻雜處理或之後的熱處理對氧化物半導體膜403供應氧，可以填補氧化物半導體膜403的氧缺損。另外，藉由該供應了的氧可以使殘留在氧化物半導體膜403中的氫離子固定化。因此，電晶體510的電特性變動得到抑制，而電晶體510在電性上穩定。
另外，較佳的是，對電晶體510進行以脫水化或脫氫化為目的的熱處理，藉由該熱處理可以形成包括意圖性地 從氧化物半導體膜去除了氫、水、羥基或氫化物(也稱為氫化合物)等雜質來形成的氧化物半導體膜403的電晶體。藉由對氧化物半導體膜進行脫水化處理或脫氫化處理及氧摻雜處理，可以以儘量不使氧化物半導體膜包含其主要成分以外的雜質的方式使氧化物半導體膜高純度化，來形成i型(本質半導體)或無限趨近於i型的氧化物半導體膜。在被高純度化的氧化物半導體膜403中，載子極少(近於零)。
圖6A至圖6C示出根據本實施例的電晶體的另一個結構例子。圖6A是電晶體520的平面圖，並且圖6B和圖6C是沿著圖6A中的剖面M-N和剖面O-P的剖面圖。注意，在圖6A中，為了簡化起見，省略電晶體520的構成要素的一部分(例如，絕緣膜407等)。
圖6A至圖6C所示的電晶體520與圖4A至圖4C所示的電晶體510同樣在具有絕緣表面的基板400上包括基底絕緣膜506、氧化物半導體膜403、源極電極層405a、汲極電極層405b、閘極絕緣膜502、閘極電極層401及絕緣膜407。
圖6A至圖6C所示的電晶體520與圖4A至圖4C所示的電晶體510的不同之處之一為源極電極層405a及汲極電極層405b與氧化物半導體膜403的層疊順序。換言之，電晶體520具有：接觸於基底絕緣膜506的源極電極層405a及汲極電極層405b；以及設置在源極電極層405a及汲極電極層405b上且至少與基底絕緣膜506部分接觸 的氧化物半導體膜403。作為詳細內容，可以參照電晶體510的說明。
在採用圖6A至圖6C所示的結構時也可以得到與採用圖4A至圖4C所示的結構時相同的效果。
在本實施例所示的電晶體中，藉由利用氧摻雜處理增大氧化物半導體膜中的氧含量，可以抑制電偏壓應力或熱應力所引起的退化，並可以降低光所導致的退化。另外，藉由氧摻雜處理在氧化物半導體膜中形成氧過剩區，可以填補膜中的氧缺損。再者，藉由利用熱處理從氧化物半導體去除氫、水、羥基或氫化物(也稱為氫化合物)等包含氫原子的雜質，包括實現了高純度化及i型(本質)化的氧化物半導體膜，抑制臨界電壓等電特性變動，從而可以實現在電性上穩定的電晶體。
如上所述，可以提供使用具有穩定的電特性的氧化物半導體的半導體裝置。另外，可以提供可靠性高的半導體裝置。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例3
藉由使用實施例1或2所例示的電晶體來可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，藉由將包括電晶體的驅動電路的一部分或全部與像素部一體地形成在相同的基板上，可以形成系統整合型面板 (system-on-panel)。
在圖8A中，設置在第一基板4001上的像素部4002由以圍繞像素部4002的方式設置的密封材料4005及第二基板4006密封。在圖8A中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的掃描線驅動電路4004及信號線驅動電路4003。此外，供給到信號線驅動電路4003、掃描線驅動電路4004及像素部4002的各種信號及電位從FPC(Flexible printed circuit：撓性印刷電路)4018a、4018b供給。
在圖8B和圖8C中，以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，包括顯示元件的像素部4002及掃描線驅動電路4004與顯示元件一起由第一基板4001、密封材料4005以及第二基板4006密封。在圖8B和圖8C中，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上的信號線驅動電路4003。在圖8B和圖8C中，供給到信號線驅動電路4003、掃描線驅動電路4004及像素部4002的各種信號及電位從FPC4018供給。
此外，圖8B和圖8C示出另行形成信號線驅動電路4003並且將該信號線驅動電路4003安裝到第一基板4001 的實例，但是本實施例不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝，又可以另行僅形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
注意，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass，玻璃上晶片)方法、引線接合方法或者TAB(Tape Automated Bonding，卷帶式自動接合)方法等。圖8A是藉由COG方法安裝信號線驅動電路4003、掃描線驅動電路4004的例子，圖8B是藉由COG方法安裝信號線驅動電路4003的例子，而圖8C是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外，顯示裝置還包括：安裝有連接器諸如FPC、TAB膠帶或TCP的模組；在TAB膠帶或TCP的端部上設置有印刷線路板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及掃描線驅動電路包括多個電晶體，並且，可以應用實施例1或2所例示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元 件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence，電致發光)、有機EL等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒體。
參照圖9至圖11對半導體裝置的一種實施例進行說明。圖9至圖11相當於沿著圖8B的線Q-R的剖面圖。
如圖9至圖11所示，半導體裝置包括連接端子電極層4015及端子電極層4016，並且，連接端子電極層4015及端子電極層4016藉由各向異性導電膜4019電連接到FPC4018所包括的端子。
連接端子電極層4015由與第一電極層4030相同的導電膜形成，並且，端子電極層4016由與電晶體4010、電晶體4011的源極電極層及汲極電極層相同的導電膜形成。
此外，設置在第一基板4001上的像素部4002、掃描線驅動電路4004包括多個電晶體，並且，在圖9至圖11中例示像素部4002所包括的電晶體4010、掃描線驅動電路4004所包括的電晶體4011。在圖9中，在電晶體4010、電晶體4011上設置有絕緣膜4020、絕緣膜4024，並且在圖10和圖11中還設置有絕緣膜4021。另外，絕緣膜4023是用作基底膜的絕緣膜。
在本實施例中，作為電晶體4010、電晶體4011，可以使用實施例1或2所示的電晶體。
電晶體4010、電晶體4011是具有高純度化且抑制了氧缺損的形成的氧化物半導體膜的電晶體。因此，電晶體4010及電晶體4011的電特性的變動得到抑制，所以在電性上是穩定的。
因此，作為圖9至圖11所示的本實施例的半導體裝置，可以提供可靠性高的半導體裝置。
此外，在本實施例中示出在絕緣膜上的與驅動電路用電晶體4011的氧化物半導體膜的通道形成區重疊的位置設置有導電層的例子。藉由將導電層設置在與氧化物半導體膜的通道形成區重疊的位置，可以進一步降低BT測試前後的電晶體4011的臨界電壓的變化量。另外，導電層的電位可以與電晶體4011的閘極電極層相同或不同，並也可以用作第二閘極電極層。另外，導電層的電位也可以為GND、0V或浮動狀態。
此外，該導電層還具有遮蔽外部的電場，即不使外部的電場作用到內部(包括薄膜電晶體的電路部)的功能(尤其是，遮蔽靜電的靜電遮蔽功能)。利用導電層的遮蔽功能，可以防止由於靜電等外部的電場的影響而使電晶體的電特性變動。
設置在像素部4002中的電晶體4010電連接到顯示元件，而構成顯示面板。顯示元件只要可以進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
圖9示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。在圖9中，作為顯示元件的液晶元件4013包括 第一電極層4030、第二電極層4031以及液晶層4008。注意，以夾持液晶層4008的方式設置有用作配向膜的絕緣膜4032、絕緣膜4033。第二電極層4031設置在第二基板4006一側，並且，第一電極層4030和第二電極層4031夾著液晶層4008而層疊。
此外，元件符號4035是藉由對絕緣膜選擇性地進行蝕刻而獲得的柱狀間隔物，並且它是為控制液晶層4008的厚度(單元間隙)而設置的。另外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、近晶相、立方相、手征向列相、均質相等。
另外，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有幾wt%以上的手性試劑的液晶組成物用於液晶層。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，並且其具有光學各向同性，所以不需要取向處理，從而視角依賴性小。另外，由於不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，並可以降低製造製程中的液晶顯示裝置的不良、破損。從而，可以提高液晶顯示裝置的生產率。在使用氧 化物半導體膜的電晶體中，電特性因靜電而有可能顯著地變動而越出設計範圍。因此，將藍相的液晶材料用於具有使用氧化物半導體膜的電晶體的液晶顯示裝置是更有效的。
此外，液晶材料的固有電阻為1×109Ω．cm以上，較佳地為1×1011Ω．cm以上，更佳地為1×1012Ω．cm以上。注意，本說明書中的固有電阻的值為以20℃測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在所定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的尺寸。考慮到電晶體的截止電流等設定儲存電容器的尺寸，即可。藉由使用具有高純度且包括氧過剩區的氧化物半導體膜的電晶體，設置具有各像素中的液晶電容的三分之一以下，較佳地為五分之一以下的電容的儲存電容器，就足夠了。
在本實施例中使用的具有高純度化且抑制了氧缺損的形成的氧化物半導體膜的電晶體可以降低截止狀態下的電流值(截止電流值)。因此，可以延長視頻信號等的電信號的保持時間，並且，在電源的導通狀態下也可以延長寫入間隔。因此，可以降低刷新工作的頻率，所以可以抑制耗電量。
此外，在本實施例中使用的具有高純度化且抑制了氧缺損的形成的氧化物半導體膜的電晶體可以得到較高的場效應遷移率，所以可以進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同 一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為不需要作為驅動電路另行使用利用矽晶片等形成的半導體裝置，所以可以縮減半導體裝置的部件數。另外，在像素部中也藉由使用能夠進行高速驅動的電晶體，可以提供高品質的影像。
液晶顯示裝置可以採用TN(Twisted Nematic，扭曲向列)模式、IPS(In-Plane-Switching，平面內轉換)模式、FFS(Fringe Field Switching，邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell，軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence，光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal，鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal，反鐵電性液晶)模式等。
此外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直取向構型)模式、ASV(Advanced Super View：進階超視)模式等。另外，也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的一種方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外，也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多疇 化或多域設計的方法。
此外，在顯示裝置中，適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，作為像素部中的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，當進行彩色顯示時在像素中控制的顏色因素不侷限於RGB(R顯示紅色，G顯示綠色，B顯示藍色)的三種顏色。例如，也可以採用RGBW(W顯示白色)或對RGB追加黃色(yellow)、青色(cyan)、紫紅色(magenta)等中的一種顏色以上的顏色。注意，也可以按每個顏色因素的點使其顯示區域的大小不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於單色顯示的顯示裝置。
此外，作為顯示裝置所包括的顯示元件，可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區別，一般地，前者被稱為有機EL元件，而後者被稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子及電洞分別從一對電極注入到包括具有發光性的有機化合物的層，以使電流流過。並且，藉由這些載子(電子及電洞)重新結合，具有發光性的有機化合物形成激發態，當從該激發態回到基態時發光。由於這種機理，這種發光元 件被稱為電流激發型發光元件。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏合劑中，並且其發光機理是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間，並且該夾著發光層的介電層由電極夾住，其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。注意，這裏作為發光元件使用有機EL元件進行說明。
為了取出發光，使發光元件的一對電極中的至少一個具有透光性即可。並且，在基板上形成電晶體及發光元件，作為發光元件，有從與基板相反一側的表面取出發光的頂部發射；從基板一側的表面取出發光的底部發射；從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件，可以應用上述任一種發射結構的發光元件。
圖10示出作為顯示元件使用發光元件的發光裝置的例子。作為顯示元件的發光元件4513電連接到設置在像素部4002中的電晶體4010。注意，發光元件4513的結構是由第一電極層4030、電致發光層4511、第二電極層4031構成的疊層結構，但是，不侷限於圖10所示的結構。根據從發光元件4513取出的光的方向等，可以適當地改變發光元件4513的結構。
分隔壁4510使用有機絕緣材料或無機絕緣材料形成。尤其是，較佳的是，使用感光樹脂材料，在第一電極層4030上形成開口部，並且將該開口部的側壁形成為具有連續曲率的傾斜面。
電致發光層4511可以使用一個層構成，也可以使用多個層的疊層構成。
為了防止氧、氫、水分、二氧化碳等侵入到發光元件4513中，也可以在第二電極層4031及分隔壁4510上形成保護膜。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。此外，在由第一基板4001、第二基板4006以及密封材料4005密封的空間中設置有填充材料4514並被密封。如此，為了不暴露於外氣，較佳的是，使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
作為填充材料4514，除了氮或氬等惰性氣體以外，也可以使用紫外線固化樹脂、熱固性樹脂，並且，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如，作為填充材料使用氮，即可。
另外，如果需要，則也可以在發光元件的射出表面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4板，λ/2板)、濾色片等的光學薄膜。此外，也可以在偏光板、圓偏光板上設置防反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反 射光而可以降低眩光的處理。
此外，作為顯示裝置，也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優勢：與紙同樣的易讀性；其耗電量比其他顯示裝置的耗電量低；形狀薄且輕。
作為電泳顯示裝置，有各種各樣的形式，但是它是多個包括具有正電荷的第一粒子和具有負電荷的第二粒子的微膠囊分散在溶劑或溶質中，並且，藉由對微膠囊施加電場，使微膠囊中的粒子彼此移動到相對方向，以只顯示集合在一方側的粒子的顏色的裝置。注意，第一粒子或第二粒子包括染料，並當沒有電場時不移動。此外，第一粒子的顏色和第二粒子的顏色不同(包括無色)。
如此，電泳顯示裝置是利用介電常數高的物質移動到高電場區域，即所謂的介電泳效應(dielectrophoretic effect)的顯示器。
分散有上述微囊的溶劑被稱為電子墨水，並且該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用濾色片、具有色素的粒子來進行彩色顯示。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料即可。
此外，作為電子紙，也可以應用使用旋轉球顯示方式 的顯示裝置。旋轉球顯示方式是如下方法，即將分別塗為白色和黑色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，使第一電極層與第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
圖11示出半導體裝置的一個實施例的主動矩陣型電子紙。圖11所示的電子紙是使用旋轉球顯示方式的顯示裝置的例子。旋轉球顯示方式是指將分別塗為白色和黑色的球形粒子配置在用於顯示元件的電極層之間，使電極層之間產生電位差來控制球形粒子的方向，以進行顯示的方法。
在連接到電晶體4010的第一電極層4030與設置在第二基板4006上的第二電極層4031之間設置有球形粒子4613，在該球形粒子4613中，在填充有液體的空洞4612內具有黑色區域4615a及白色區域4615b，並且，球形粒子4613的周圍填充有樹脂等填充材料4614。第二電極層4031相當於共用電極層(反電極層)。第二電極層4031電連接到公共電位線。
注意，在圖9至圖11中，作為第一基板4001、第二基板4006，除了玻璃基板以外，也可以使用具有撓性的基板。例如，可以使用具有透光性的塑膠基板等。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；玻璃纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，也可以使用具有由PVF薄膜或 聚酯薄膜夾住鋁箔的結構的薄片。
在本實施例中，作為絕緣膜4020使用氧化矽膜，而作為絕緣膜4024使用氧化鋁膜。絕緣膜4020、絕緣膜4024可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜4024設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜放出作為構成氧化物半導體的主要成分材料的氧。
另外，與氧化物半導體膜接觸地設置的用作絕緣膜4020的氧化矽膜具有將氧供應到氧化物半導體膜的功能。因此，較佳的是，絕緣膜4020為含有多量的氧的氧化物絕緣膜。
電晶體4010及電晶體4011具有高純度化並抑制了氧缺損的形成的氧化物半導體膜。另外，電晶體4010及電晶體4011作為閘極絕緣膜具有氧化矽膜。包括在電晶體4010及電晶體4011中的氧化物半導體膜藉由氧摻雜處理形成有具有超過化學計量組成比的氧的區域，並且在用作絕緣膜4024的氧化鋁膜設置於氧化物半導體膜上的狀態下進行摻雜後的加熱處理，從而可以防止因該加熱處理而從氧化物半導體膜放出氧。因此，可以得到包括氧含量超過化學計量組成比的區域的氧化物半導體膜。
另外，包括在電晶體4010及電晶體4011中的氧化物半導體膜是藉由形成氧化物半導體膜之後的加熱處理和氧摻雜處理之後的加熱處理中的至少一方實現脫水化或脫氫化的高純度膜。因此，藉由將該氧化物半導體膜用於電晶體4010及電晶體4011，可以降低起因於氧缺損的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。
另外，作為用作平坦化絕緣膜的絕緣膜4021，可以使用丙烯酸樹脂、聚醯亞胺、苯並環丁烯類樹脂、聚醯胺、環氧樹脂等具有耐熱性的有機材料。此外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣膜4021。
對絕緣膜4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等形成絕緣膜4021。
顯示裝置藉由使來自光源或顯示元件的光透過來進行顯示。因此，設置在光透過的像素部中的基板、絕緣膜、導電膜等薄膜全都對可見光的波長區域的光具有透光性。
作為對顯示元件施加電壓的第一電極層及第二電極層(也稱為像素電極層、共用電極層、反電極層等)，根據取出光的方向、設置電極層的地方以及電極層的圖案結構 選擇其透光性、反射性，即可。
作為第一電極層4030、第二電極層4031，可以使用含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦錫氧化物(以下表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等具有透光性的導電材料。
此外，第一電極層4030、第二電極層4031可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等金屬、其合金或其金屬氮化物中的一種或多種來形成。
此外，第一電極層4030、第二電極層4031可以使用包括導電高分子(也稱為導電聚合體)的導電組成物來形成。作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
此外，由於電晶體容易被靜電等破壞，所以較佳的是設置用來保護驅動電路的保護電路。較佳的是，保護電路使用非線性元件構成。
如上所述，藉由應用實施例1或2所示的電晶體，可以提供具有各種各樣的功能的半導體裝置。
實施例4
藉由使用實施例1或2所例示的電晶體，可以製造具有讀取目標物的資訊的影像感測器功能的半導體裝置。
圖12A示出具有影像感測器功能的半導體裝置的一個例子。圖12A是光電感測器的等效電路，而圖12B是示出光電感測器的一部分的剖面圖。
光電二極體602的一個電極電連接到光電二極體重設信號線658，而光電二極體602的另一個電極電連接到電晶體640的閘極。電晶體640的源極電極和汲極電極中的一個電連接到光電感測器參考信號線672，而電晶體640的源極電極和汲極電極中的另一個電連接到電晶體656的源極電極和汲極電極中的一個。電晶體656的閘極電連接到閘極信號線659，電晶體656的源極電極和汲極電極中的另一個電連接到光電感測器輸出信號線671。
注意，在本說明書的電路圖中，為了使使用氧化物半導體膜的電晶體一目了然，將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖12A中，電晶體640和電晶體656是如實施例1或實施例2的電晶體所示的使用藉由氧摻雜處理形成了氧過剩區的氧化物半導體膜的電晶體。
圖12B是示出光電感測器中的光電二極體602和電晶體640的剖面圖，其中在具有絕緣表面的基板601(TFT基板)上設置有用作感測器的光電二極體602和電晶體640。藉由使用黏合層608，在光電二極體602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜631、絕緣膜632、層間絕緣膜633以及層間絕緣膜634。光電二極體602設置在層間絕緣膜633上，並且光電二極體602具有如下結構：在形成於層間絕緣膜633上的電極層641a和設置在層間絕緣膜634上的電極層642之間從層間絕緣膜633一側按順序層疊有第一半導體膜606a、第二半導體膜606b及第三半導體膜606c。
電極層641a與形成在層間絕緣膜634中的導電層643電連接，並且電極層642藉由電極層641b與閘極電極層645電連接。閘極電極層645與電晶體640的閘極電極層電連接，並且光電二極體602與電晶體640電連接。
在此，例示一種pin型光電二極體，其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(I型半導體膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜，而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如，硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是，在使用離子植入法等引入雜質元素之後進 行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是，將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜)，而可以由非晶矽膜形成。為了形成第二半導體膜606b，藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳的是，將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜，而可以由包含賦予n型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如，磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體，可以使用矽烷(SiH4)。另外，也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外，也可以使用如下方法：在形成不包含雜質元素的非晶矽膜之後，使用擴散法或離子植入法將雜質元素引入到該非晶矽膜。較佳的是，在使用離子植入法等引入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下，作為形成非晶矽膜的方法，可以使用LPCVD法、氣相生長法或濺射法等。較佳的是，將第三半導體膜606c的厚度設定為20nm 以上且200nm以下。
此外，第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成，而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor：SAS)形成。
在考慮吉布斯自由能時，微晶半導體屬於介於非晶和單晶之間的中間亞穩態。即，微晶半導體處於自由能穩定的第三態，且具有短程有序和晶格畸變。此外，柱狀或針狀晶體在相對於基板表面的法線方向上生長。作為微晶半導體的典型例子的微晶矽，其拉曼光譜向表示單晶矽的520cm-1的低波數一側偏移。亦即，微晶矽的拉曼光譜的峰值位於表示單晶矽的520cm-1和表示非晶矽的480cm-1之間。另外，包含至少1at.%或其以上的氫或鹵素，以終結懸空鍵。還有，藉由包含氦、氬、氪、氖等的稀有氣體元素來進一步促進晶格畸變，提高穩定性而得到優良的微晶半導體膜。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD設備形成。典型地，可以使用氫稀釋SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的氫化矽來形成該微晶半導體膜。此外，除了氫化矽和氫之外，也可以使用選自氦、氬、氪、氖中的一種或多種稀有氣體元素進行稀釋來形成微晶半導體膜。在上述情況下，將氫的流量比設定為氫化矽的5倍以上且200倍以下，較佳地設定為50倍以 上且150倍以下，更佳地設定為100倍。再者，也可以在含矽的氣體中混入CH4、C2H6等的碳化物氣體、GeH4、GeF4等的鍺化氣體、F2等。
此外，由於光電效應生成的電洞的遷移率低於電子的遷移率，因此當p型半導體膜側的表面用作光接收面時，pin型光電二極體具有較好的特性。這裏示出將光電二極體602從形成有pin型光電二極體的基板601的面接收的光622轉換為電信號的例子。此外，來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光，因此，較佳的是，電極層使用具有遮光性的導電膜。另外，也可以將n型半導體膜側的表面用作光接收面。
藉由使用絕緣材料且根據材料使用濺射法、電漿CVD法、SOG法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷、刮刀、輥塗機、幕式塗布機、刮刀式塗布機等，來可以形成絕緣膜632、層間絕緣膜633、層間絕緣膜634。
在本實施例中，作為絕緣膜631使用氧化鋁膜。絕緣膜631可以藉由濺射法或電漿CVD法形成。
在氧化物半導體膜上作為絕緣膜631設置的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果。
因此，氧化鋁膜用作保護膜，而防止在製造製程中及之後成為變動原因的氫、水分等雜質混入到氧化物半導體膜，並防止從氧化物半導體膜放出作為構成氧化物半導體 的主要成分材料的氧。
在本實施例中，電晶體640具有高純度化並抑制了氧缺損的形成的氧化物半導體膜。另外，電晶體640作為閘極絕緣膜具有氧化矽膜。包括在電晶體640中的氧化物半導體膜藉由氧摻雜處理形成有具有超過化學計量組成比的氧的區域，並且在用作絕緣膜631的氧化鋁膜設置於氧化物半導體膜上的狀態下進行摻雜後的加熱處理，從而可以防止因該加熱處理而從氧化物半導體膜放出氧。因此，可以得到包括氧含量超過化學計量組成比的區域的氧化物半導體膜。
另外，包括在電晶體640中的氧化物半導體膜是藉由形成氧化物半導體膜之後的加熱處理和氧摻雜處理之後的加熱處理中的至少一方實現脫水化或脫氫化的高純度膜。因此，藉由將該氧化物半導體膜用於電晶體640，可以降低起因於氧缺損的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。
作為絕緣膜632，可以使用無機絕緣材料，諸如氧化矽層、氧氮化矽層、氧化鋁層、氧氮化鋁層等氧化物絕緣膜、氮化矽層、氮氧化矽層、氮化鋁層、氮氧化鋁層等氮化物絕緣膜的單層或疊層。
較佳的是，作為層間絕緣膜633、層間絕緣膜634，採用用作減少表面凹凸的平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、層間絕緣膜634，例如可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯樹脂、聚醯胺或環氧樹脂等 具有耐熱性的有機絕緣材料。除了上述有機絕緣材料之外，也可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的單層或疊層。
藉由檢測入射到光電二極體602的光，可以讀取檢測目標的資訊。另外，在讀取檢測目標的資訊時，可以使用背光等的光源。
如上所述，在具有高純度化且含有過剩的填補氧缺損的氧的氧化物半導體膜的電晶體中，電特性的變動得到抑制，在電性上穩定。因此，藉由使用該電晶體，可以提供可靠性高的半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而使用。
實施例5
可以將實施例1或2所例示的電晶體適用於具有層疊多個電晶體的積體電路的半導體裝置。在本實施例中，作為半導體裝置的一個例子，示出儲存媒體(記憶元件)的例子。
在本實施例中，製造一種半導體裝置，該半導體裝置包括：形成在單晶半導體基板上的第一電晶體；以及隔著絕緣膜在第一電晶體的上方使用半導體膜形成的第二電晶體。
圖7A至圖7C是半導體裝置的結構的一個例子。圖 7A示出半導體裝置的剖面，而圖7B示出半導體裝置的平面。這裏，圖7A相當於沿著圖7B的C1-C2及D1-D2的剖面。另外，圖7C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。
圖7A及圖7B所示的半導體裝置的下部具有使用第一半導體材料的電晶體140，上部具有使用第二半導體材料的電晶體162。可以將實施例1或2所例示的電晶體適用於電晶體162。在本實施例中示出作為電晶體162使用具有與實施例2所示的電晶體510相同的結構的電晶體的例子。
層疊的電晶體140的半導體材料及結構可以與電晶體162的半導體材料及結構相同或不同。在本實施例中示出分別使用具有適於儲存介質(記憶元件)的電路的材料及結構的電晶體的例子，作為第一半導體材料使用氧化物半導體以外的半導體材料，而作為第二半導體材料使用氧化物半導體。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳的是使用單晶半導體。另外，也可以使用有機半導體材料等。使用這種半導體材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於其特性而能夠長時間地保持電荷。
電晶體140包括：設置在包含半導體材料(例如，矽等)的基板185中的通道形成區116；夾著通道形成區116地設置的雜質區120；與雜質區120接觸的金屬化合 物區124；設置在通道形成區116上的閘極絕緣膜108；以及設置在閘極絕緣膜108上的閘極電極層110。
作為包含半導體材料的基板185，可以使用矽或碳化矽等單晶半導體基板、多晶半導體基板、矽鍺等的化合物半導體基板或SOI基板等。另外，一般來說，“SOI基板”是指在絕緣表面上設置有矽半導體膜的基板。但是，在本說明書等中“SOI基板”還是指在絕緣表面上設置有包含矽以外的材料的半導體膜的基板。也就是說，“SOI基板”所具有的半導體膜不侷限於矽半導體膜。另外，SOI基板還包括在玻璃基板等絕緣基板上隔著絕緣膜設置有半導體膜的基板。
作為SOI基板的製造方法，可以使用以下方法：藉由對鏡面拋光薄片注入氧離子之後進行高溫加熱來離表面有一定深度的區域中形成氧化層，並消除產生在表面層中的缺陷，而製造SOI基板的方法；藉由熱處理使照射氫離子來形成的微孔生長來將半導體基板劈開的方法；或在絕緣表面上藉由結晶生長形成單晶半導體膜的方法等。
例如，從單晶半導體基板的一個面添加離子，來在離單晶半導體基板的一個面有一定深度的區域中形成脆化層，而在單晶半導體基板的一個面上和元件基板上中的任一方形成絕緣膜。在單晶半導體基板與元件基板夾著絕緣膜重疊的狀態下進行熱處理來使脆化層中產生裂縫而在脆化層處分開單晶半導體基板，從而從單晶半導體基板將用作半導體膜的單晶半導體膜形成到元件基板上。另外，也 可以適用使用上述方法製造的SOI基板。
在基板185上以圍繞電晶體140的方式設置有元件分離絕緣膜106。另外，為了實現高集體化，如圖7A所示，較佳的是採用電晶體140不具有側壁絕緣膜的結構。另一方面，在重視電晶體140的特性的情況下，也可以在閘極電極層110的側面設置側壁絕緣膜，並設置包括雜質濃度不同的區域的雜質區120。
使用單晶半導體基板的電晶體140能夠進行高速工作。因此，藉由作為讀出用電晶體使用該電晶體，可以高速地進行資訊的讀出。
在本實施例中以覆蓋電晶體140的方式形成兩個絕緣膜。另外，覆蓋電晶體140的絕緣膜可以採用單層結構或三層以上的疊層結構。但是，作為接觸於包括在設置於上部的電晶體162中的氧化物半導體膜的絕緣膜，使用氧化矽膜。
作為形成電晶體162和電容元件164之前的處理，對該兩個絕緣膜進行CMP處理來形成平坦化的絕緣膜128及絕緣膜130，同時使閘極電極層110的上面露出。
作為絕緣膜128、絕緣膜130，典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。絕緣膜128、絕緣膜130可以使用電漿CVD法或濺射法等形成。
另外，可以使用聚醯亞胺、丙烯酸樹脂、苯並環丁烯 類樹脂等有機材料。另外，除了上述有機材料以外，也可以使用低介電常數材料(low-k材料)等。在使用有機材料時，也可以使用旋塗法、印刷法等濕處理形成絕緣膜128、絕緣膜130。
在本實施例中作為絕緣膜128利用濺射法形成50nm厚的氧氮化矽膜，並且作為絕緣膜130利用濺射法形成550nm厚的氧化矽膜。
然後，在藉由CMP處理充分實現了平坦化的絕緣膜130上形成氧化物半導體膜，並且將其加工來形成島狀氧化物半導體膜144。另外，較佳的是，在形成氧化物半導體膜之後進行用於脫水化或脫氫化的熱處理。
接著，在閘極電極層110、絕緣膜128、絕緣膜130等上形成導電層，對該導電層選擇性地進行蝕刻來形成源極電極層或汲極電極層142a、汲極電極層或源極電極層142b。
導電層可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法形成。此外，作為導電層的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的一種或多種的材料。
導電層既可以採用單層結構又可以採用兩層以上的疊層結構。例如，可以舉出鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦 膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，存在容易將該導電層加工為具有錐形形狀的源極電極層或汲極電極層142a及汲極電極層或源極電極層142b的優點。
上部電晶體162的通道長度(L)由源極電極層或汲極電極層142a的下端部與汲極電極層或源極電極層142b的下端部之間的間隔而決定。另外，在形成通道長度(L)短於25nm的電晶體的情況下，當進行用來形成掩模的曝光時，較佳的是使用波長極短，即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)。
接著，形成接觸於氧化物半導體膜144的一部分的閘極絕緣膜146。作為閘極絕緣膜146，可以藉由電漿CVD法或濺射法等形成氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜或氧化鉿膜等。
在形成閘極絕緣膜146之後，進行氧摻雜處理來在氧化物半導體膜144中形成氧過剩區。
接著，在閘極絕緣膜146上的與氧化物半導體膜144重疊的區域中形成閘極電極層148a，並且在與源極電極層或汲電極層142a重疊的區域中形成電極層148b。
閘極電極層148a及電極層148b可以藉由在閘極絕緣膜146上形成導電層之後對該導電層選擇性地進行蝕刻來形成。
接著，在閘極絕緣膜146、閘極電極層148a及電極層148b上形成包括氧化鋁膜的絕緣膜150。在絕緣膜150 為疊層結構的情況下，也可以使用藉由電漿CVD法或濺射法等形成的氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鎵膜與氧化鋁膜的疊層。
在形成絕緣膜150之後進行熱處理(較佳的為第二熱處理)。較佳的是，將該熱處理的溫度設定為350℃以上且650℃以下，更佳地設定為450℃以上且650℃以下或低於基板的應變點。另外，氧摻雜處理及氧摻雜處理之後的熱處理(第二熱處理)的時序不侷限於本實施例的結構，但是該熱處理需要至少在形成絕緣膜150(更具體地，氧化鋁膜)之後進行。這是因為如下緣故：用作絕緣膜150的氧化鋁膜具有高遮斷效果(阻擋效果)，即不使氫、水分等雜質及氧的兩者透過膜的效果，因此藉由在形成絕緣膜150之後進行熱處理，可以防止從氧化物半導體膜144放出氧。
接著，在電晶體162及絕緣膜150上形成絕緣膜152。絕緣膜152可以使用濺射法或CVD法等形成。另外，也可以使用含有氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁等無機絕緣材料的材料形成。
接下來，在閘極絕緣膜146、絕緣膜150及絕緣膜152中形成到達汲電極層或源極電極層142b的開口。藉由使用掩模等選擇性地進行蝕刻來形成該開口。
然後，在上述開口中形成接觸於汲極電極層或源極電極層142b的佈線156。另外，圖7A不示出汲極電極層或 源極電極層142b與佈線156的連接部分。
佈線156在使用濺射法等的PVD法或電漿CVD法等的CVD法形成導電層之後對該導電層進行蝕刻加工來形成。另外，作為導電層的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W中的元素或以上述元素為成分的合金等。也可以使用選自Mn、Mg、Zr、Be、Nd、Sc中的任一種或多種的材料。詳細內容與源極電極層或汲極電極層142a等相同。
藉由上述製程製造電晶體162及電容元件164。電晶體162具有高純度化且含有填補氧缺損的過剩的氧的氧化物半導體膜144。因此，電晶體162得到抑制電特性變動並在電性上穩定。電容元件164具有源極電極層或汲極電極層142a、閘極絕緣膜146及電極層148b。
另外，在圖7A至圖7C所示的電容元件164中，藉由利用閘極絕緣膜146，可以充分確保源極電極層或汲極電極層142a與電極層148b之間的絕緣性。當然，為了確保足夠的電容，也可以採用還具有絕緣膜的電容元件164。另外，在不需要電容器的情況下，也可以採用不設置電容元件164的結構。
圖7C示出將上述半導體裝置用作記憶元件時的電路圖的一個例子。在圖7C中，電晶體162的源極電極層和汲極電極層中的一方與電容元件164的電極層的一方與電晶體140的閘極電極層電連接。另外，第一佈線(1st Line：也稱為源極電極線)與電晶體140的源極電極層電 連接，第二佈線(2nd Line：也稱為位元線)與電晶體140的汲極電極層電連接。另外，第三佈線(3rd Line：也稱為第一信號線)與電晶體162的源極電極層和汲極電極層中的另一方電連接，並且第四佈線(4th Line：也稱為第二信號線)與電晶體162的閘極電極層電連接。並且，第五佈線(5th Line：也稱為字線)與電容元件164的電極層的另一方電連接。
由於使用氧化物半導體的電晶體162的截止電流極小，所以藉由使電晶體162處於截止狀態，可以極長時間地保持電晶體162的源極電極層和汲極電極層中的一方與電容元件164的電極層的一方與電晶體140的閘極電極層電連接的節點(以下，節點FG)的電位。此外，藉由具有電容元件164，可以容易保持施加到節點FG的電荷，並且，可以容易讀出所保持的資訊。
在使半導體裝置儲存資訊時(寫入)，首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，來使電晶體162處於導通狀態。由此，第三佈線的電位被供給到節點FG，由此節點FG積蓄所定量的電荷。這裏，施加賦予兩種不同電位位準的電荷(以下，稱為低(Low)位準電荷、高(High)位準電荷)中的任一種。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位來使電晶體162處於截止狀態，節點FG變為浮動狀態，從而節點FG處於保持所定的電荷的狀態。如上所述，藉由使節點FG積蓄並保持所定量的電荷，可以使儲 存單元儲存資訊。
因為電晶體162的截止電流極小，所以供給到節點FG的電荷被長時間地保持。因此，不需要刷新工作或者可以使刷新工作的頻率變為極低，從而可以充分降低耗電量。此外，即使沒有電力供給，也可以在較長期間內保持儲存內容。
在讀出所儲存的資訊的情況(讀出)下，當在對第一佈線供給所定的電位(恆定電位)的狀態下對第五佈線施加適當的電位(讀出電位)時，對應於保持於節點FG的電荷量而電晶體140處於不同的狀態。這是因為如下緣故：通常，在電晶體140是n通道型時，節點FG保持High位準電荷時的電晶體140的外觀臨界值Vth_H低於節點FG保持Low位準電荷時的電晶體140的外觀臨界值Vth_L。在此，外觀臨界值是指為了使電晶體140處於“導通狀態”而需要的第五佈線的電位。因此，藉由將第五佈線的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別節點FG所保持的電荷。例如，在寫入中在被施加High位準電荷的情況下，當第五佈線的電位為V0(>Vth_H)時，電晶體140處於“導通狀態”。在被施加Low位準電荷的情況下，即使第五佈線的電位為V0(<Vth_L)，電晶體140也保持“截止狀態”。由此，藉由控制第五佈線的電位來讀出電晶體140的導通狀態或截止狀態(讀出第二佈線的電位)，可以讀出所儲存的資訊。
此外，當重寫所儲存的資訊時，藉由對利用上述寫入 保持所定量的電荷的節點FG供給新電位，來使節點FG保持有關新資訊的電荷。明確而言，將第四佈線的電位設定為使電晶體162處於導通狀態的電位，來使電晶體162處於導通狀態。由此，第三佈線的電位(有關新資訊的電位)供給到節點FG，節點FG積蓄所定量的電荷。然後，藉由將第四佈線的電位設定為使電晶體162處於截止狀態的電位，來使電晶體162處於截止狀態，從而使節點FG保持有關新資訊的電荷。也就是說，藉由在利用第一寫入使節點FG保持所定量的電荷的狀態下，進行與第一寫入相同的工作(第二寫入)，可以重寫儲存的資訊。
本實施例所示的電晶體162藉由使用高純度化且包含填補氧缺損的過剩的氧的氧化物半導體膜144，可以充分降低電晶體162的截止電流。並且，藉由使用這種電晶體，可以得到能夠在極長期間內保持儲存內容的半導體裝置。
如上所述，在具有高純度化且包含填補氧缺損的過剩的氧的氧化物半導體膜的電晶體中，電特性變動得到抑制而在電性上穩定。因此，藉由使用該電晶體，可以提供可靠性高的半導體裝置。
本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。
實施例6
可以將本說明書所公開的半導體裝置應用於多種電子 裝置(包括遊戲機)。作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的監視器、數位相機、數位攝像機等影像拍攝裝置、數位相框、行動電話機(也稱為手機、行動電話裝置)、可攜式遊戲機、移動資訊終端、聲音再現裝置、彈子機等大型遊戲機等。以下，對具備在上述實施例中說明的半導體裝置的電子裝置的例子進行說明。
圖13A示出筆記本型個人電腦，包括主體3001、外殼3002、顯示部3003以及鍵盤3004等。藉由將上述實施例中的任一實施例所示的半導體裝置應用於顯示部3003，可以提供可靠性高的筆記本型個人電腦。
圖13B示出可攜式資訊終端(PDA)，在主體3021中設置有顯示部3023、外部介面3025以及操作按鈕3024等。另外，還具備操作個人數位助理的觸控筆3022。藉由將上述實施例中的任一實施例所示的半導體裝置應用於顯示部3023，可以提供可靠性更高的可攜式資訊終端(PDA)。
圖13C示出電子書閱讀器的一個例子。例如，電子書閱讀器由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703由軸部2711形成為一體，且可以以該軸部2711為軸進行開閉工作。藉由採用這種結構，可以進行如紙的書籍那樣的工作。
外殼2701組裝有顯示部2705，而外殼2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以 是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如可以在右邊的顯示部(圖13C中的顯示部2705)中顯示文章而在左邊的顯示部(圖13C中的顯示部2707)中顯示影像。藉由將上述實施例中的任一實施例所示的半導體裝置應用於顯示部2705和顯示部2707，可以提供可靠性高的電子書閱讀器。當作為顯示部2705使用半透過型或反射型液晶顯示裝置時，可以預料電子書閱讀器在較明亮的情況下也被使用，因此也可以設置太陽能電池而進行利用太陽能電池的發電及利用電池的充電。另外，當作為電池使用鋰離子電池時，有可以實現小型化等的優點。
此外，在圖13C中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源開關2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，在與外殼的顯示部相同的面上可以設置鍵盤、指向裝置等。另外，也可以採用在外殼的背面或側面具備外部連接端子(耳機端子、USB端子等)、記錄媒體插入部等的結構。再者，電子書閱讀器也可以具有電子詞典的功能。
此外，電子書閱讀器也可以採用能夠以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書閱讀器伺服器購買所希望的書籍資料等，然後下載的結構。
圖13D示出行動電話，由外殼2800及外殼2801的兩個外殼構成。外殼2801具備顯示面板2802、揚聲器2803、麥克風2804、指向裝置2806、影像拍攝用透鏡 2807、外部連接端子2808等。此外，外殼2800具備對行動電話進行充電的太陽能電池單元2810、外部儲存槽2811等。另外，在外殼2801內組裝有天線。藉由將上述實施例中的任一實施例所示的半導體裝置應用於顯示面板2802，可以提供可靠性高的行動電話。
另外，顯示面板2802具備觸摸屏，圖13D使用虛線示出作為影像被顯示出來的多個操作鍵2805。另外，還安裝有用來將由太陽能電池單元2810輸出的電壓升壓到各電路所需的電壓的升壓電路。
顯示面板2802根據使用方式適當地改變顯示的方向。另外，由於在與顯示面板2802同一面上設置影像拍攝用透鏡2807，所以可以實現可視電話。揚聲器2803及麥克風2804不侷限於音頻通話，還可以進行可視通話、錄音、再生等。再者，滑動外殼2800和外殼2801而可以處於如圖13D那樣的展開狀態和重疊狀態，所以可以實現適於攜帶的小型化。
外部連接端子2808可以與AC適配器及各種電纜如USB電纜等連接，並可以進行充電及與個人電腦等的資料通訊。另外，藉由將記錄媒體插入到外部儲存槽2811中，可以對應於更大量資料的保存及移動。
另外，也可以是除了上述功能以外還具有紅外線通信功能、電視接收功能等的行動電話。
圖13E示出數位攝像機，其包括主體3051、顯示部(A)3057、取景器3053、操作開關3054、顯示部(B) 3055以及電池3056等。藉由將上述實施例中的任一實施例所示的半導體裝置應用於顯示部(A)3057及顯示部(B)3055，可以提供可靠性高的數位攝像機。
圖13F示出電視機的一個例子。在電視機中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外，在此示出利用支架9605支撐外殼9601的結構。藉由將上述實施例中的任一實施例所示的半導體裝置應用於顯示部9603，可以提供可靠性高的電視機。
可以藉由利用外殼9601所具備的操作開關或另行提供的遙控器進行電視機的操作。或者，也可以採用在遙控器中設置顯示部的結構，該顯示部顯示從該遙控器輸出的資訊。
另外，電視機採用具備接收機、資料機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由資料機連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
本實施例可以與其他實施例所示的結構適當地組合而使用。
範例
在本範例中，對在根據所公開的發明的半導體裝置中使用的氧化鋁膜的阻擋特性進行評價。圖14A1至圖17D示出其結果。作為評價方法，使用二次離子質譜分析法 (SIMS：Secondary Ion Mass Spectrometry)和TDS(Thermal Desorption Spectrometry：熱脫附譜法)分析法。
首先，示出藉由SIMS分析進行的評價。作為樣品，製造兩種樣品：在玻璃基板上藉由濺射法形成100nm厚的氧化矽膜而成的比較例樣品A；以及在玻璃基板上藉由濺射法形成100nm厚的氧化矽膜並在氧化矽膜上藉由濺射法形成100nm厚的氧化鋁膜而成的實施例樣品A。
作為比較例樣品A及實施例樣品A，以下示出氧化矽膜的成膜條件：作為靶材使用氧化矽(SiO2)靶材；玻璃基板與靶材的距離為60mm；壓力為0.4Pa；電源電力為1.5kW；氧(氧流量為50sccm)氛圍下；以及基板溫度為100℃。
以下示出實施例樣品A中的氧化鋁膜的成膜條件：作為靶材使用氧化鋁(Al2O3)靶材；玻璃基板與靶材的距離為60mm；壓力為0.4Pa；電源電力為1.5kW；氬及氧(氬流量為25sccm；氧流量為25sccm)氛圍下；以及基板溫度為250℃。
對比較例樣品A及實施例樣品A進行壓力鍋測試(PCT：Pressure Cooker Test)。在本實施例中，作為PCT測試，在溫度為130℃，濕度為85%，H2O(水)：D2O(重水)=3：1氛圍，氣壓為2.3(0.23MPa)的條件下保持比較例樣品A及實施例樣品A100小時。
作為SIMS分析，使用SSDP(Substrate Side Depth Profile：基板側深度輪廓)-SIMS來測定PCT測試前和PCT測試後的比較例樣品A及實施例樣品A的H原子及D原子的濃度。
圖14A1及圖14A2示出利用SIMS測定的比較例樣品A中的H原子及D原子的濃度分佈，其中圖14A1為PCT測試前的濃度分佈，而圖14A2為PCT測試後的濃度分佈。在圖14A1及圖14A2中，D原子expected分佈是以D原子的存在比為0.015%來根據H原子的分佈算出的存在於自然界的D原子的濃度分佈。因此，因PCT測試而混入到樣品中的D原子量為實際測定的D原子濃度與D原子預期(expected)濃度的差。圖14B1及圖14B2示出從實際測定的D原子濃度減去D原子expected濃度的D原子的濃度分佈，其中圖14B1為PCT測試前的濃度分佈，而圖14B2為PCT測試後的濃度分佈。
同樣地，圖15A1及圖15A2示出利用SIMS測定的實施例樣品A中的H原子及D原子的濃度分佈，其中圖15A1為PCT測試前的濃度分佈，而圖15A2為PCT測試後的濃度分佈。另外，圖15B1及圖15B2示出從實際測定的D原子濃度減去D原子預期(expected)濃度的D原子的濃度分佈，其中圖15B1為PCT測試前的濃度分佈，而圖15B2為PCT測試後的濃度分佈。
另外，本實施例的SIMS分析結果都示出使用氧化矽膜的標準樣品來定量的結果。
如圖14A1至圖14B2所示，在PCT測試之前實際測 定的D原子的濃度分佈與D原子expected分佈重疊，而在PCT測試之後實際測定的D原子的濃度分佈增大成高濃度，由此可知D原子混入到氧化矽膜中。因此，可以確認到，比較例樣品的氧化矽膜對來自外部的水分(H2O、D2O)具有低阻擋性。
另一方面，如圖15A1至圖15B2所示，在將氧化鋁膜層疊在氧化矽膜上的實施例樣品A中，在PCT測試後D原子也只侵入到氧化鋁膜表面近旁的區域，而不侵入到離氧化鋁膜表面有深於30nm左右的區域及氧化矽膜。由此，可以確認到，氧化鋁膜對來自外部的水分(H2O、D2O)具有高阻擋性。
接著，示出藉由TDS分析進行的評價。作為實施例，製造如下實施例樣品B，即在該實施例樣品B中在玻璃基板上藉由濺射法形成有100nm厚的氧化矽膜，且在氧化矽膜上藉由濺射法形成有20nm厚的氧化鋁膜。另外，作為比較例，製造如下比較例樣品B，即在藉由TDS分析測定實施例樣品B之後，從實施例樣品B去除氧化鋁膜，來形成在玻璃基板上只形成有氧化矽膜的比較例樣品B。
作為比較例樣品B及實施例樣品B中的氧化矽膜的形成條件，採用如下條件：作為靶材使用氧化矽(SiO2)靶材；玻璃基板與靶材的距離為60mm；壓力為0.4Pa；電源電力為1.5kW；氧(氧流量為50sccm)氛圍下；以及基板溫度為100℃。
在實施例樣品B中，作為氧化鋁膜的形成條件，採用如下條件：作為靶材使用氧化鋁(Al2O3)靶材；玻璃基板與靶材的距離為60mm；壓力為0.4Pa；電源電力為1.5kW；氬及氧(氬流量為25sccm：氧流量為25sccm)氛圍下；以及基板溫度為250℃。
分別在300℃的加熱處理、450℃的加熱處理、600℃的加熱處理的條件下，在氮氛圍下對比較例樣品B及實施例樣品B進行1小時的處理來製造樣品。
對分別在不進行加熱處理、300℃的加熱處理、450℃的加熱處理、600℃的加熱處理的4個條件下製造的比較例樣品B及實施例樣品B進行TDS分析。圖16A至圖17D示出測定比較例樣品B及實施例樣品B來得到的M/z=32(O2)的TDS光譜，其中圖16A及圖17A示出對比較例樣品B及實施例樣品B不進行加熱處理時的TDS光譜，圖16B及圖17B示出對比較例樣品B及實施例樣品B進行300℃的加熱處理時的TDS光譜，圖16C及圖17C示出對比較例樣品B及實施例樣品B進行450℃的加熱處理時的TDS光譜，而圖16D及圖17D示出對比較例樣品B及實施例樣品B進行600℃時的加熱處理的TDS光譜。
如圖16A至圖16D所示，作為比較例樣品B，在不進行加熱處理的圖16A中從氧化矽膜放出氧，但是在進行300℃的加熱處理的圖16B中氧放出量大幅度地減少，而在進行450℃的加熱處理的圖16C及進行600℃的加熱處 理的圖16D中氧放出量為TDS測定的背景值以下。
根據圖16A至圖16D的結果可知，包含在氧化矽膜中的過剩的氧中的9成以上藉由300℃的加熱處理從氧化矽膜中放出到外部，而包含在氧化矽膜中的幾乎所有過剩的氧藉由450℃、600℃的加熱處理放出到氧化矽膜的外部。由此，可以確認到氧化矽膜對氧具有低阻擋性。
另一方面，如圖17A至圖17D所示，作為將氧化鋁膜形成在氧化矽膜上的實施例樣品B，在進行300℃、450℃、600℃的加熱處理的樣品也放出與不進行加熱處理時同等的量的氧。
根據圖17A至圖17D的結果可知，藉由將氧化鋁膜形成在氧化矽膜上，即使進行加熱處理，包含在氧化矽膜中的過剩的氧也不易放出到外部，而極長時間地保持在氧化矽膜中含有氧的狀態。由此可以確認到，氧化鋁膜對氧具有高阻擋性。
根據上述結果可以確認到，氧化鋁膜對氫及水分具有阻擋性並對氧具有阻擋性，因此可以適用於阻擋氫、水分及氧的障壁膜。
因此，可以將氧化鋁膜用作如下保護膜，該保護膜在包括氧化物半導體膜的電晶體的製造製程中及之後防止成為變動原因的氫、水分等雜質混入到氧化物半導體膜並防止從氧化物半導體膜放出作為構成氧化物半導體的主要成分材料的氧。
另外，由於氫、水分等雜質不混入到所形成的氧化物 半導體膜，所以該氧化物半導體膜為高純度氧化物半導體膜。並且，由於防止氧放出，所以該氧化物半導體膜包括氧含量超過該氧化物半導體的化學計量組成比的區域。由此，藉由將該氧化物半導體膜用於電晶體，可以降低因氧缺損而產生的電晶體的臨界電壓Vth的偏差、臨界電壓的漂移△Vth。

Claims (9)

  1. 一種半導體裝置的製造方法，該方法包含以下步驟：形成第一絕緣膜；在該第一絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成第二絕緣膜，其中該第二絕緣膜包含氧；在該第二絕緣膜上形成閘極電極；在該閘極電極及該第二絕緣膜上形成鋁氧化物膜，該鋁氧化物膜接觸該閘極電極及該第二絕緣膜；以及在形成該鋁氧化物膜後，進行熱處理以對該氧化物半導體膜供應氧。
  2. 一種半導體裝置的製造方法，該方法包含以下步驟：形成第一絕緣膜；在該第一絕緣膜上形成氧化物半導體膜；在該氧化物半導體膜上形成第二絕緣膜，其中該第二絕緣膜包含氧過剩區；在該第二絕緣膜上形成閘極電極；在該閘極電極及該第二絕緣膜上形成鋁氧化物膜，該鋁氧化物膜接觸該閘極電極及該第二絕緣膜；以及在形成該鋁氧化物膜後，進行熱處理以對該氧化物半導體膜供應氧。
  3. 一種半導體裝置的製造方法，該方法包含以下步 驟：形成第一絕緣膜；在該第一絕緣膜上形成氧化物半導體膜，該氧化物半導體膜接觸該第一絕緣膜；在該氧化物半導體膜上形成第二絕緣膜，該第二絕緣膜接觸該氧化物半導體膜，其中該第二絕緣膜包含氧；在該第二絕緣膜上形成閘極電極，該閘極電極接觸該第二絕緣膜；在該閘極電極及該第二絕緣膜上形成鋁氧化物膜，該鋁氧化物膜接觸該閘極電極及該第二絕緣膜；以及在形成該鋁氧化物膜後，進行熱處理以對該氧化物半導體膜供應氧。
  4. 一種半導體裝置的製造方法，該方法包含以下步驟：形成第一絕緣膜；在該第一絕緣膜上形成氧化物半導體膜，該氧化物半導體膜接觸該第一絕緣膜；在該氧化物半導體膜上形成第二絕緣膜，該第二絕緣膜接觸該氧化物半導體膜，其中該第二絕緣膜包含氧過剩區；在該第二絕緣膜上形成閘極電極，該閘極電極接觸該第二絕緣膜；在該閘極電極及該第二絕緣膜上形成鋁氧化物膜，該鋁氧化物膜接觸該閘極電極及該第二絕緣膜；以及 在形成該鋁氧化物膜後，進行熱處理以對該氧化物半導體膜供應氧。
  5. 根據申請專利範圍第1至4項任一項之方法，其中該氧化物半導體膜包含銦、鎵和鋅。
  6. 根據申請專利範圍第1至4項任一項之方法，其中該氧化物半導體膜包含結晶部。
  7. 根據申請專利範圍第1至4項任一項之方法，其中該第二絕緣膜的厚度大於或等於1nm且小於或等於100nm。
  8. 根據申請專利範圍第1至4項任一項之方法，其進一步包含以下步驟：在形成該氧化物半導體膜後，在該氧化物半導體膜上進行氧摻雜處理。
  9. 根據申請專利範圍第8項之方法，其中該熱處理是在進行氧摻雜處理之後進行。
TW107107928A 2011-03-11 2012-03-06 半導體裝置的製造方法 TWI658516B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-054786 2011-03-11
JP2011054786 2011-03-11

Publications (2)

Publication Number Publication Date
TW201839861A TW201839861A (zh) 2018-11-01
TWI658516B true TWI658516B (zh) 2019-05-01

Family

ID=46795940

Family Applications (4)

Application Number Title Priority Date Filing Date
TW107107928A TWI658516B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法
TW101107466A TWI541904B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法
TW105113281A TWI602249B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法
TW106114663A TWI624878B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
TW101107466A TWI541904B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法
TW105113281A TWI602249B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法
TW106114663A TWI624878B (zh) 2011-03-11 2012-03-06 半導體裝置的製造方法

Country Status (4)

Country Link
US (5) US8828794B2 (zh)
JP (5) JP6046358B2 (zh)
KR (4) KR102084921B1 (zh)
TW (4) TWI658516B (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8956912B2 (en) 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9105658B2 (en) 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI495138B (zh) * 2013-04-12 2015-08-01 Shunt Free Tech 光伏打元件製造方法
DE112014002485T5 (de) * 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6142200B2 (ja) * 2013-09-30 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
US9761443B2 (en) * 2014-01-31 2017-09-12 The Regents Of The University Of California Method for passivating surfaces, functionalizing inert surfaces, layers and devices including same
CN103824887B (zh) * 2014-02-24 2016-11-09 昆山龙腾光电有限公司 金属氧化物半导体薄膜晶体管及其制作方法
US9564535B2 (en) 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN112233982A (zh) 2014-02-28 2021-01-15 株式会社半导体能源研究所 半导体装置的制造方法
JP6559444B2 (ja) 2014-03-14 2019-08-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102259172B1 (ko) 2014-05-30 2021-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이의 제조 방법, 및 전자 장치
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
US10032888B2 (en) 2014-08-22 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and electronic appliance having semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20240090743A (ko) 2015-02-04 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
JP6744108B2 (ja) 2015-03-02 2020-08-19 株式会社半導体エネルギー研究所 トランジスタ、トランジスタの作製方法、半導体装置および電子機器
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN105097942A (zh) * 2015-06-12 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、氧化物背板和显示装置
WO2017081579A1 (en) 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851814B2 (ja) 2015-12-29 2021-03-31 株式会社半導体エネルギー研究所 トランジスタ
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614505B (zh) * 2017-02-18 2018-02-11 以紫外光照射提高矽基表面原生氧化層品質之裝置與方法
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109817724A (zh) * 2019-02-01 2019-05-28 武汉华星光电半导体显示技术有限公司 阵列基板和阵列基板的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032665A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (223)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5942089A (en) * 1996-04-22 1999-08-24 Northwestern University Method for sputtering compounds on a substrate
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5658806A (en) * 1995-10-26 1997-08-19 National Science Council Method for fabricating thin-film transistor with bottom-gate or dual-gate configuration
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP4421632B2 (ja) * 1996-01-19 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7563514B2 (en) * 2004-02-27 2009-07-21 Sumitomo Metal Mining Co., Ltd. Transparent conductive film and transparent conductive base material utilizing the same
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7642573B2 (en) 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073698A (ja) 2005-09-06 2007-03-22 Canon Inc トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP4614148B2 (ja) * 2006-05-25 2011-01-19 富士電機ホールディングス株式会社 酸化物半導体及び薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
AU2008340434B2 (en) * 2007-12-21 2014-02-06 Boehringer Ingelheim Animal Health USA Inc. The use of 6-halogeno-[1,2,4]-triazolo-[1,5-a]-pyrimidine compounds for combating pests in and on animals
CN101910450B (zh) * 2007-12-27 2012-08-29 Jx日矿日石金属株式会社 a-IGZO氧化物薄膜的制备方法
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2009117438A2 (en) * 2008-03-20 2009-09-24 Applied Materials, Inc. Process to make metal oxide thin film transistor array with etch stopping layer
US20090278120A1 (en) * 2008-05-09 2009-11-12 Korea Institute Of Science And Technology Thin Film Transistor
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101681483B1 (ko) * 2008-09-12 2016-12-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101623224B1 (ko) * 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2421030B1 (en) 2008-09-19 2020-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010038819A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5484853B2 (ja) 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
CN103730509B (zh) 2008-11-07 2018-03-30 株式会社半导体能源研究所 半导体器件
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
CN103456794B (zh) * 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
JP4752925B2 (ja) * 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5617174B2 (ja) * 2009-02-27 2014-11-05 大日本印刷株式会社 トランジスタ素子の製造方法
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20100135544A (ko) * 2009-06-17 2010-12-27 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101604577B1 (ko) * 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101422362B1 (ko) 2009-07-10 2014-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 패널 및 전자 기기
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
JP5312241B2 (ja) * 2009-07-15 2013-10-09 日本発條株式会社 ヘッドサスペンション及びヘッドサスペンションの製造方法
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180112107A (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102526493B1 (ko) * 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
US8115883B2 (en) * 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN102484140B (zh) * 2009-09-04 2015-04-22 株式会社半导体能源研究所 半导体器件的制造方法
WO2011043182A1 (en) * 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for removing electricity and method for manufacturing semiconductor device
KR101991006B1 (ko) * 2009-10-08 2019-06-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101943109B1 (ko) * 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101470303B1 (ko) * 2009-12-08 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074506A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
JPWO2011093506A1 (ja) * 2010-02-01 2013-06-06 日本電気株式会社 アモルファス酸化物薄膜、これを用いた薄膜トランジスタ及びその製造方法
KR101399609B1 (ko) * 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR20180001562A (ko) * 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101069B4 (de) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101540039B1 (ko) * 2010-04-23 2015-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20130054275A (ko) * 2010-04-23 2013-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2012004371A (ja) * 2010-06-17 2012-01-05 Sony Corp 薄膜トランジスタおよび表示装置
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US8508276B2 (en) * 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
TWI521612B (zh) * 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105931967B (zh) * 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9385238B2 (en) * 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8718224B2 (en) * 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102650786B (zh) * 2012-04-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制造方法和显示装置
US9320111B2 (en) * 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP6300489B2 (ja) * 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102241249B1 (ko) * 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
US9379138B2 (en) * 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
KR20240090743A (ko) * 2015-02-04 2024-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032665A1 (en) * 2008-08-08 2010-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP6046358B2 (ja) 2016-12-14
JP2021007158A (ja) 2021-01-21
KR20240041295A (ko) 2024-03-29
US11387116B2 (en) 2022-07-12
US9362136B2 (en) 2016-06-07
JP6767550B2 (ja) 2020-10-14
JP2019220697A (ja) 2019-12-26
JP2018082196A (ja) 2018-05-24
JP2017022390A (ja) 2017-01-26
TW201250859A (en) 2012-12-16
JP2012209546A (ja) 2012-10-25
KR20120104097A (ko) 2012-09-20
KR20210110279A (ko) 2021-09-07
US10002775B2 (en) 2018-06-19
TWI602249B (zh) 2017-10-11
TW201630079A (zh) 2016-08-16
TW201730985A (zh) 2017-09-01
TWI541904B (zh) 2016-07-11
US20200203183A1 (en) 2020-06-25
KR20200023346A (ko) 2020-03-04
KR102084921B1 (ko) 2020-03-05
US20180277392A1 (en) 2018-09-27
TW201839861A (zh) 2018-11-01
JP6268244B2 (ja) 2018-01-24
KR102298155B1 (ko) 2021-09-07
US20140370657A1 (en) 2014-12-18
US20120231580A1 (en) 2012-09-13
US8828794B2 (en) 2014-09-09
TWI624878B (zh) 2018-05-21
US10615052B2 (en) 2020-04-07
US20160284564A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR102298155B1 (ko) 반도체 장치의 제작 방법
KR102186341B1 (ko) 반도체 장치의 제작 방법
KR101961847B1 (ko) 반도체 장치의 제작 방법
TWI631628B (zh) 半導體裝置的製造方法
JP6473773B2 (ja) 半導体装置の作製方法
KR20240091247A (ko) 반도체 장치