CN104795323B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN104795323B
CN104795323B CN201510189236.9A CN201510189236A CN104795323B CN 104795323 B CN104795323 B CN 104795323B CN 201510189236 A CN201510189236 A CN 201510189236A CN 104795323 B CN104795323 B CN 104795323B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
electrode
transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510189236.9A
Other languages
English (en)
Other versions
CN104795323A (zh
Inventor
山崎舜平
坂田淳郎
坂田淳一郎
大原宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN104795323A publication Critical patent/CN104795323A/zh
Application granted granted Critical
Publication of CN104795323B publication Critical patent/CN104795323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体装置及其制造方法。提供高批量生产性、使用新的半导体材料且适于大电力应用的半导体装置。为了降低氧化物半导体膜中的水分或氢等杂质而在形成氧化物半导体膜之后在氧化物半导体膜露出的状态下进行第一加热处理。接着，为了进一步降低氧化物半导体膜中的水分或氢等杂质而使用离子注入法或离子掺杂法等对氧化物半导体膜添加氧，然后在氧化物半导体膜露出的状态下进行第二加热处理。

Description

半导体装置及其制造方法
本申请是申请日为2010年11月15日、申请号为201080054058.4、发明名称为“半导体装置及其制造方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及一种使用氧化物半导体制造的半导体装置及其制造方法。
背景技术
对于半导体装置来说，使用形成在绝缘表面上的半导体膜形成的晶体管是不可缺少的半导体元件。因为在晶体管的制造中对衬底的耐热温度有限制，所以其激活层具有可以以较低温度形成的非晶硅、通过使用激光或催化剂元素的晶化而得到的多晶硅等的晶体管成为用于半导体显示装置的晶体管的主流。
近年来，被称为氧化物半导体的显示半导体特性的金属氧化物作为兼有多晶硅所具有的高迁移率和非晶硅所具有的均匀的元件特性的新的半导体材料引人注目。金属氧化物用于多种用途，例如作为众所周知的金属氧化物的氧化铟用于液晶显示装置等中的透明电极材料。作为显示半导体特性的金属氧化物，例如有氧化钨、氧化锡、氧化铟、氧化锌等，并且已知将上述显示半导体特性的金属氧化物用于沟道形成区的晶体管(专利文献1以及专利文献2)。
[专利文献1]日本专利申请公开2007-123861号公报
[专利文献2]日本专利申请公开2007-96055号公报
发明内容
作为用于半导体装置的晶体管，优选其随时间的劣化所导致的阈值电压的不均匀小且截止电流低等。通过使用随时间的劣化所导致的阈值电压的偏差小的晶体管，可以提高半导体装置的可靠性。另外，通过使用截止电流低的晶体管，可以抑制半导体装置的耗电量。
本发明的目的之一是提供可靠性高的半导体装置的制造方法。或者，本发明的目的之一是提供耗电量低的半导体装置的制造方法。或者，本发明的目的之一是提供可靠性高的半导体装置。或者，本发明的目的之一是提供耗电量低的半导体装置。
另外，目前，在高耐压的被称为用来控制大电流的功率器件(power device)的半导体装置中，作为半导体材料主要使用硅。但是，一般认为使用硅形成的半导体元件的物理特性已达到了理论值的极限，因此为了实现更高耐压且能够进一步抑制大电流的功率器件，需要能够提高特性的新的半导体材料。作为可能提高高耐压性、高转换效率、高速开关等各种特性的半导体材料，例如可以举出碳化硅、氮化镓等化合物半导体。碳化硅的带隙是3.26eV，氮化镓的带隙是3.39eV，两者都具有硅的带隙的大约3倍左右的大带隙。因此，已知此类化合物半导体有利于半导体装置的耐压的提高、电力损失的降低等。
但是，碳化硅、氮化镓等化合物半导体具有工艺温度高的问题。碳化硅的工艺温度大约为1500℃，氮化镓的工艺温度大约为1100℃左右，因此不可以将其形成在耐热温度低的玻璃衬底上。据此，因为不能利用廉价的玻璃衬底且化合物半导体不能够对应衬底的大型化，所以使用碳化硅、氮化镓等的化合物半导体形成的半导体装置的批量生产性低，而成为难以实现实用化的原因。
鉴于上述问题，本发明的目的之一是提供具有高批量生产性的使用新的半导体材料形成的用于大电力的半导体装置。
本发明人注意到存在于氧化物半导体膜中的氢、水等杂质是造成晶体管的阈值电压漂移等随时间的劣化的原因。已知在通过溅射等形成的氧化物半导体膜中包含多量的氢或水等杂质。因此，在本发明的一个方式中，为了减少氧化物半导体膜中的水分或氢等杂质，在形成氧化物半导体膜之后，在氧化物半导体膜露出的状态下，在减压气氛、氮或稀有气体等惰性气体气氛、氧气体气氛或超干燥空气(使用CRDS(cavity ring-down laserspectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)气氛下进行第一加热处理。接着，为了进一步降低氧化物半导体膜中的水分或氢等杂质，在使用离子注入法或离子掺杂法等对氧化物半导体膜添加氧之后，再次在氧化物半导体膜露出的状态下，在减压气氛、氮或稀有气体等惰性气体气氛、氧气体气氛或超干燥空气(使用CRDS(cavity ring-downlaser spectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)气氛下进行第二加热处理。
虽然通过第一加热处理氧化物半导体膜中的水分或氢等杂质被降低，但是并没有被完全去除，而还有改善的余地。可以认为这是因为还存在与构成氧化物半导体的金属键合的氢或羟基。在本发明中，通过使用离子注入法或离子掺杂法等对氧化物半导体膜添加氧，来切断构成氧化物半导体的金属与氢之间的键或该金属与羟基之间的键并使该氢或羟基与氧起反应，来生成水。并且，通过在氧的添加之后进行第二加热处理，可以容易使残留的氢或羟基等杂质作为水而脱离。
如果通过水分、氢等杂质的脱离而可以得到i型(本征)半导体或实质上i型的氧化物半导体，则可以防止因上述杂质而导致的如阈值电压漂移等的晶体管特性的恶化，从而降低截止电流。具体而言，去除包含在氧化物半导体中的氢或水等杂质，并使利用二次离子质谱分析法(SIMS：Secondary Ion Mass Spectroscopy)测定出的氧化物半导体所包含的氢浓度的测定值为5×1019/cm3以下，优选为5×1018/cm3以下，更优选为5×1017/cm3以下，进一步优选低于1×1016/cm3。另外，使可以利用霍尔效应测量来测定出的氧化物半导体膜的载流子密度为低于1×1014/cm3，优选为低于1×1012/cm3，更优选为测定界限以下，即低于1×1011/cm3。换言之，氧化物半导体膜的载流子密度无限趋近于0。另外，氧化物半导体的带隙是2eV以上，优选是2.5eV以上，更优选是3eV以上。通过使用氢浓度被充分地降低而被高纯度化的氧化物半导体膜，可以降低晶体管的截止电流。
上述两次的加热处理优选在300℃以上且850℃以下(或玻璃衬底的应变点以下)的温度范围内进行。注意，该加热处理不超过所使用的衬底的耐热温度。已使用TDS(Thermal Desorption Spectroscopy：热脱附谱分析)确认了通过加热处理得到的水或氢的脱离效果。
作为加热处理，利用在炉中进行的热处理或快速热退火法(RTA法)。RTA法有使用灯光源的方法以及将衬底移动到被加热的气体中而进行短时间的热处理的方法。当使用RTA法时，可以使热处理所需的时间短于0.1小时。
具体而言，例如即使使用通过上述方法被高纯度化的氧化物半导体膜的晶体管是沟道宽度W是1×104μm且沟道长度L是3μm的元件，也可以得到10-13A以下的截止电流、0.1V/dec.左右(栅极绝缘膜的厚度是100nm)的亚阈值(S值)的特性。因此，该晶体管的在栅电极和源电极之间的电压是0以下的状态下的截止电流，即泄漏电流与使用具有结晶性的硅的晶体管相比非常低。
另外，在使用被高纯度化的氧化物半导体(purified OS)形成的晶体管中，几乎不呈现截止电流的温度依赖性。可以认为这是因为通过去除在氧化物半导体中成为电子供体(施主)的杂质氧化物半导体被高纯度化，而导电型无限趋近于本征型，费米能级位于禁止带中央的缘故。另外，氧化物半导体的能隙是3eV以上且热激发载流子极少也是原因之一。另外，源电极及漏电极处于简并状态也是不呈现温度依赖性的原因之一。晶体管主要根据从简并状态的源电极注入到氧化物半导体的载流子而工作，且没有载流子密度的温度依赖性，因此可以解释上述特性(截止电流不受温度影响)。
作为氧化物半导体，可以采用：四元金属氧化物的In-Sn-Ga-Zn-O类氧化物半导体；三元金属氧化物的In-Ga-Zn-O类氧化物半导体、In-Sn-Zn-O类氧化物半导体、In-Al-Zn-O类氧化物半导体、Sn-Ga-Zn-O类氧化物半导体、Al-Ga-Zn-O类氧化物半导体、Sn-Al-Zn-O类氧化物半导体；二元金属氧化物的In-Zn-O类氧化物半导体、Sn-Zn-O类氧化物半导体、Al-Zn-O类氧化物半导体、Zn-Mg-O类氧化物半导体、Sn-Mg-O类氧化物半导体、In-Mg-O类氧化物半导体、In-Ga-O类氧化物半导体；以及In-O类氧化物半导体、Sn-O类氧化物半导体、Zn-O类氧化物半导体等。注意，在本说明书中，例如In-Sn-Ga-Zn-O类氧化物半导体是指具有铟(In)、锡(Sn)、镓(Ga)、锌(Zn)的金属氧化物，而对其化学计量组成比没有特别的限制。另外，上述氧化物半导体也可以包含硅。
或者，可以利用化学式InMO3(ZnO)m(m>0)表示氧化物半导体。在此，M表示选自Ga、Al、Mn及Co中的一种或更多种金属元素。
在此，说明氧化物半导体膜中及导电膜中的氢浓度的分析。使用二次离子质谱(SIMS：Secondary Ion Mass Spectroscopy)测量氧化物半导体膜中及导电膜中的氢浓度。在SIMS分析中，由于其原理而难以获得样品表面附近或材质不同的膜的叠层界面附近的准确数据。因此，当使用SIMS来分析膜中的厚度方向上的氢浓度分布时，采用在对象的膜所存在的范围中没有值的极端变动且可以获得大致一定的值的区域中的平均值作为氢浓度。另外，当测定对象的膜的厚度薄时，有时因受到邻接的膜内的氢浓度的影响而找不到可以获得大致一定的值的区域。此时，采用该膜所存在的区域中的氢浓度的最大值或最小值作为该膜中的氢浓度。另外，当在该膜所存在的区域中不存在具有最大值的山形峰值、具有最小值的谷形峰值时，采用拐点的值作为氢浓度。
晶体管可以采用底栅型、顶栅型或底接触型。底栅型晶体管具有：绝缘表面上的栅电极；栅电极上的栅极绝缘膜；栅极绝缘膜上的与栅电极重叠的氧化物半导体膜；氧化物半导体膜上的源电极、漏电极；以及源电极、漏电极及氧化物半导体膜上的绝缘膜。顶栅型晶体管具有：绝缘表面上的氧化物半导体膜；氧化物半导体膜上的栅极绝缘膜；在栅极绝缘膜上与氧化物半导体膜重叠且用作导电膜的栅电极；源电极；漏电极；以及源电极、漏电极及氧化物半导体膜上的绝缘膜。底接触型晶体管具有：绝缘表面上的栅电极；栅电极上的栅极绝缘膜；栅极绝缘膜上的源电极、漏电极；位于源电极、漏电极上且在栅极绝缘膜上与栅电极重叠的氧化物半导体膜；以及源电极、漏电极及氧化物半导体膜上的绝缘膜。
另外，无论是在利用溅射等形成氧化物半导体膜时，还是在形成之后，存在于氧化物半导体膜周围的氢或水都容易被引入到氧化物半导体膜中。由于水或氢容易形成施主能级，因此对于氧化物半导体本身来说水或氢是杂质。因此，在本发明的一个方式中，在形成源电极和漏电极之后，也可以以覆盖源电极、漏电极及氧化物半导体膜的方式形成由高阻挡性的绝缘材料形成的绝缘膜。上述绝缘膜优选使用高阻挡性的绝缘材料。例如，作为高阻挡性的绝缘膜，可以使用氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等。当使用多个层叠的绝缘膜时，将所包含的氮的比率比上述高阻挡性的绝缘膜低的氧化硅膜、氧氮化硅膜等绝缘膜形成在离氧化物半导体膜近的一侧。并且，以夹着氮比率低的绝缘膜重叠于源电极、漏电极及氧化物半导体膜的方式形成具有阻挡性的绝缘膜。通过使用具有阻挡性的绝缘膜，可以防止水分或氢等杂质侵入到氧化物半导体膜内、栅极绝缘膜内或者氧化物半导体膜和其他绝缘膜的界面及其近旁。
另外，也可以在栅电极和氧化物半导体膜之间形成如下栅极绝缘膜，该栅极绝缘膜层叠有使用高阻挡性的材料形成的绝缘膜及如氧化硅膜、氧氮化硅膜等的氮比率低的绝缘膜。氧化硅膜、氧氮化硅膜等绝缘膜形成在具有阻挡性的绝缘膜和氧化物半导体膜之间。通过使用具有阻挡性的绝缘膜，可以防止如水分或氢等的气氛中的杂质或包含在衬底内的如碱金属、重金属等的杂质侵入到氧化物半导体膜内、栅极绝缘膜内或者氧化物半导体膜和其他绝缘膜的界面及其近旁。
本发明可以提供可靠性高的半导体装置的制造方法。另外，本发明可以提供耗电量低的半导体装置的制造方法。另外，本发明可以提供可靠性高的半导体装置。另外，本发明可以提供耗电量低的半导体装置。
另外，因为可以以低成膜温度制造高耐压的半导体元件，所以可提供具有高批量生产性且用于大电力的半导体装置。
附图说明
在附图中：
图1A至图1E是示出半导体装置的制造方法的图；
图2A至图2C是示出半导体装置的制造方法的图；
图3A至图3C是示出半导体装置的制造方法的图；
图4A至图4E是示出半导体装置的制造方法的图；
图5A至图5E是示出半导体装置的制造方法的图；
图6A至图6C是示出半导体装置的制造方法的图；
图7A和图7B是半导体装置的俯视图；
图8A至图8C是示出半导体装置的制造方法的图；
图9是半导体装置的俯视图；
图10A至图10C是示出半导体装置的制造方法的图；
图11A和图11B分别是电子纸的俯视图以及截面图；
图12A和图12B是半导体显示装置的框图；
图13A和图13B是说明信号线驱动电路的结构的图；
图14A和图14B是示出移位寄存器的结构的电路图；
图15A和图15B分别是示出移位寄存器的一个方式的图以及说明其工作的时序图；
图16是液晶显示装置的截面图；
图17是示出液晶显示装置的模块的结构的图；
图18A至图18C是发光装置的截面图；
图19A至图19F是使用半导体装置形成的电子设备的图；
图20是使用氧化物半导体形成的反交错型的晶体管的纵截面图；
图21是沿着图20所示的截面A-A’的能带图(示意图)；
图22A是示出对栅电极(GE)施加正电位(+VG)的状态的图；图22B是示出对栅电极(GE)施加负电位(-VG)的状态的图；
图23是示出真空能级和金属的功函数(φM)的关系、真空能级和氧化物半导体的电子亲和力(χ)的关系的图。
具体实施方式
下面，关于本发明的实施方式参照附图进行详细说明。但是，本发明并不局限于以下说明。所属技术领域的普通技术人员可以很容易地理解一个事实就是本发明的方式和详细内容在不脱离其宗旨及其范围的条件下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限于以下所示的实施方式的记载内容。
本发明可以用来制造微处理器、如图像处理电路等的集成电路、RF标签、半导体显示装置等任何种类的半导体装置。半导体装置是指通过利用半导体特性而能够工作的所有装置，因此半导体显示装置、半导体电路以及电子设备都是半导体装置。半导体显示装置包括液晶显示装置、在各像素中具有以有机发光元件(OLED)为代表的发光元件的发光装置、电子纸、DMD(数字微镜装置)、PDP(等离子体显示面板)及FED(场致发射显示器)等，在驱动电路中具有利用半导体膜形成的电路元件的其他半导体显示装置也包括在其范畴内。
实施方式1
将沟道蚀刻结构的底栅型晶体管为例子，而对根据本发明的一个方式的半导体装置所具有的晶体管的结构和该晶体管的制造方法进行说明。
如图1A所示那样，在衬底100上形成栅电极101。
对可以用作具有绝缘表面的衬底100的衬底没有特别的限制，但是需要至少具有能够承受后面的加热处理的程度的耐热性。例如，可以使用利用熔融法或浮法而制造的玻璃衬底。当后面的加热处理的温度较高时，作为玻璃衬底优选使用应变点为730℃以上的玻璃衬底。另外，作为玻璃衬底，例如使用如铝硅酸盐玻璃、铝硼硅酸盐玻璃或钡硼硅酸盐玻璃等的玻璃材料。另外，通常通过使其包含的氧化钡(BaO)的量多于其包含的氧化硼，可以获得更实用的耐热玻璃。因此，优选使用其包含的BaO多于其包含的B2O3的玻璃衬底。
另外，还可以使用如陶瓷衬底、石英衬底、蓝宝石衬底等的由绝缘体构成的衬底代替上述玻璃衬底。此外，也可以使用晶化玻璃等。另外，还可以使用在不锈钢合金等金属衬底表面上设置有绝缘膜的衬底。
另外，一般而言，由塑料等具有柔性的合成树脂构成的衬底具有耐热温度较低的趋势，若能够耐受后面的制造工序中的处理温度，则可以用作衬底100。作为塑料衬底，可以举出以聚对苯二甲酸乙二醇酯(PET)为代表的聚酯、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈－丁二烯－苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等。
在衬底100和栅电极101之间，也可以形成成为基底膜的绝缘膜。作为基底膜，例如可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氮化铝膜和氮氧化铝膜中的一种的单层或层叠它们中的多种的结构。尤其是作为基底膜使用高阻挡性的绝缘膜例如氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等，可以防止水分或氢等的气氛中的杂质或者包含在衬底100内的碱金属、重金属等的杂质进入到氧化物半导体膜内、栅极绝缘膜内或氧化物半导体膜和其他绝缘膜之间的界面和其近旁。
另外，在本说明书中，氧氮化物是指在其组成中氧的含量多于氮的含量的物质。此外，氮氧化物是指在其组成中氮的含量多于氧的含量的物质。
作为栅电极101的材料，可以使用钼、钛、铬、钽、钨、钕、钪等金属材料、以这些金属材料为主要成分的合金材料的导电膜或这些金属的氮化物的单层或叠层。另外，若能够耐受后面的工序中进行的加热处理的温度，则作为上述金属材料可以使用铝或铜。铝或铜为了避免耐热性或腐蚀性的问题，优选与高熔点金属材料组合而使用。作为高熔点金属材料，可以使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为具有两层结构的栅电极101，优选采用：在铝膜上层叠有钼膜的两层结构；在铜膜上层叠有钼膜的两层结构；在铜膜上层叠有氮化钛膜或氮化钽膜的两层结构；层叠有氮化钛膜和钼膜的两层结构。作为具有三层结构的栅电极101，优选采用将铝膜、铝和硅的合金膜、铝和钛的合金膜或铝和钕的合金膜用作中间层，将钨膜、氮化钨膜、氮化钛膜和钛膜中选择的两种膜用作上方和下方的层而层叠的结构。
另外，通过作为栅电极101使用氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金、氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等的具有透光性的氧化物导电膜，可以提高像素部的开口率。
栅电极101的厚度为10nm至400nm，优选为100nm至200nm。在本实施方式中，在通过使用钨靶材的溅射法形成150nm的用于栅电极的导电膜之后，通过蚀刻将该导电膜加工(构图)为所希望的形状，形成栅电极101。另外，若所形成的栅电极的端部的形状为锥形形状，则层叠在其上的栅极绝缘膜的覆盖性提高，因此是优选的。另外，也可以使用喷墨法形成抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以缩减制造成本。
接着，在栅电极101上形成栅极绝缘膜102。栅极绝缘膜102使用等离子体CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜、氧化钽膜的单层或叠层形成。栅极绝缘膜102优选尽量不包含水分、氢等的杂质。在通过溅射法形成氧化硅膜时，作为靶材使用硅靶材或石英靶材，并且作为溅射气体使用氧或氧及氩的混合气体来进行。
由于通过去除杂质实现被i型化或实质上实现被i型化的氧化物半导体(被高纯度化的氧化物半导体)对界面能级或界面电荷非常敏感，所以与栅极绝缘膜102之间的界面很重要。由此，与被高纯度化的氧化物半导体接触的栅极绝缘膜(GI)需要有高质量。
例如，使用微波(2.45GHz)的高密度等离子体CVD可以形成致密的耐压高的高质量的绝缘膜，因此是优选的。通过使被高纯度化的氧化物半导体与高质量的栅极绝缘膜密接，可以降低界面能级并使界面特性良好。
当然，若作为栅极绝缘膜可以形成良好的绝缘膜，则可以应用其他成膜方法诸如溅射法或等离子体CVD法等。另外，由成膜后的热处理改进栅极绝缘膜的膜质及/或与氧化物半导体之间的界面特性。无论上述哪一种情况，使用如下栅极绝缘膜即可：不仅作为栅极绝缘膜的膜质良好，而且降低与氧化物半导体之间的界面态密度，并可以形成良好的界面。
也可以形成具有如下结构的栅极绝缘膜102，即层叠有使用高阻挡性的材料形成的绝缘膜、所包含的氮的比率低的诸如氧化硅膜或氧氮化硅膜等的绝缘膜。在此情况下，将氧化硅膜、氧氮化硅膜等的绝缘膜形成在具有阻挡性的绝缘膜和氧化物半导体膜之间。作为高阻挡性的绝缘膜，例如可以举出氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等。通过使用具有阻挡性的绝缘膜，可以防止水分或氢等的气氛中的杂质或包含在衬底内的碱金属、重金属等的杂质侵入到氧化物半导体膜内、栅极绝缘膜102内或者氧化物半导体膜和其他绝缘膜的界面及其近旁。另外，通过以与氧化物半导体膜接触的方式形成所包含的氮的比率低的氧化硅膜、氧氮化硅膜等的绝缘膜，可以防止使用高阻挡性的材料的绝缘膜直接接触于氧化物半导体膜。
例如，也可以作为第一栅极绝缘膜通过溅射法形成厚度为50nm以上且200nm以下的氮化硅膜(SiNy(y>0))，在第一栅极绝缘膜上作为第二栅极绝缘膜层叠厚度为5nm以上且300nm以下的氧化硅膜(SiOx(x>0))，来形成厚度为100nm的栅极绝缘膜102。栅极绝缘膜102的厚度根据晶体管被要求的特性适当地设定即可，也可以为350nm至400nm左右。
在本实施方式中，形成具有如下结构的栅极绝缘膜102，在通过溅射法形成的厚度为50nm的氮化硅膜上层叠有通过溅射法形成的厚度为100nm的氧化硅膜。
另外，为了使栅极绝缘膜102中尽量不包含氢、羟基及水分，作为成膜的预处理，优选在溅射装置的预热室中对形成有栅电极101的衬底100进行预热，使吸附到衬底100的氢、水分等杂质脱离并排出。另外，将预热的温度设定为100℃以上且400℃以下，优选设定为150℃以上且300℃以下。另外，设置在预热室中的排气单元优选是低温泵。另外，可以省略该预热处理。
接着，在栅极绝缘膜102上形成厚度为2nm以上且200nm以下，优选为3nm以上且50nm以下，更优选为3nm以上且20nm以下的氧化物半导体膜103。氧化物半导体膜103使用氧化物半导体作为靶材，并使用溅射法形成。另外，氧化物半导体膜103可以在稀有气体(例如，氩)气氛下、在氧气氛下或者在包含稀有气体(例如，氩)及氧的气氛下通过溅射法来形成。
另外，优选在使用溅射法形成氧化物半导体膜103之前，进行引入氩气体并产生等离子体的反溅射，而去除附着在栅极绝缘膜102的表面上的灰尘。反溅射是指在不对靶材一侧施加电压的情况下使用RF电源在氩气氛下对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛添加氧、一氧化二氮等的气氛下进行。另外，也可以在对氩气氛添加氯、四氟化碳等的气氛下进行。
氧化物半导体膜103可以使用上述那样的氧化物半导体。
在本实施方式中，将通过使用包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材的溅射法而得到的厚度为30nm的In-Ga-Zn-O类非单晶膜用于氧化物半导体膜103。作为上述靶材，例如可以使用具有各金属的原子比为In：Ga：Zn＝1：1：0.5、In：Ga：Zn＝1：1：1或In：Ga：Zn＝1：1：2的组成比的氧化物半导体靶材。另外，可以在稀有气体(典型的是氩)气氛下、在氧气氛下或者在包含稀有气体(典型的是氩)及氧的气氛下通过溅射法来形成氧化物半导体膜103。此外，在利用溅射法的情况下，也可以使用包括2wt％以上且10wt％以下的SiO2的靶材进行成膜。另外，包含In、Ga及Zn的氧化物半导体靶材的填充率为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高填充率的氧化物半导体靶材，所形成的氧化物半导体膜成为致密的膜。
在保持为减压状态的处理室内保持衬底，一边去除处理室内的残留水分一边引入去除了氢及水分的溅射气体，使用金属氧化物作为靶材在衬底100上形成氧化物半导体膜103。在成膜时，也可以将衬底温度设定为100℃以上且600℃以下，优选设定为200℃以上且400℃以下。通过一边加热衬底一边进行成膜，可以降低形成了的氧化物半导体膜所包含的杂质浓度。另外，可以减少因溅射产生的缺陷。为了去除处理室内的残留水分，优选使用吸附型真空泵。例如，优选使用低温泵、离子泵、钛升华泵。另外，作为排气单元，也可以使用设置有冷阱的涡轮泵。由于使用低温泵排气的成膜室排出例如氢原子、水(H2O)等包含氢原子的化合物(优选也排出包含碳原子的化合物)等，所以可以降低在该成膜室中形成的氧化物半导体膜所包含的杂质浓度。
作为成膜条件的一个例子，应用如下条件，即衬底和靶材之间的距离为100mm，压力为0.6Pa，直流(DC)电源为0.5kW，在氧(氧流量比率为100％)气氛下。另外，脉冲直流(DC)电源是优选的，因为可以减少在成膜时发生的称为微粒的灰尘并可以实现均匀的膜厚分布。氧化物半导体膜优选为5nm以上且30nm以下。另外，由于根据所应用的氧化物半导体材料适当的厚度不同，所以根据材料适当地选择厚度即可。
另外，为了使氧化物半导体膜103中尽量不包含氢、羟基及水分，作为成膜的预处理，优选在溅射装置的预热室中对形成了栅极绝缘膜102的衬底100进行预热，使吸附到衬底100的氢、水分等杂质脱离并排出。另外，将预热的温度设定为100℃以上且400℃以下，优选为150℃以上且300℃以下。另外，设置在预热室中的排气单元优选是低温泵。另外，可以省略该预热处理。另外，该预热也可以在形成绝缘膜113之前，对形成了源电极111及漏电极112的衬底100同样地进行。
作为溅射法，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，并且还有以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同的材料膜，又可以在同一处理室中使多种材料同时放电而进行成膜。
另外，有利用磁控管溅射法或ECR溅射法的溅射装置，磁控管溅射法在处理室内具备磁体机构，ECR溅射法不使用辉光放电而利用使用微波来产生的等离子体。
另外，作为使用溅射法的成膜方法，还有：在成膜时使靶材物质与溅射气体成分产生化学反应而形成它们的化合物薄膜的反应溅射法；以及在成膜时对衬底也施加电压的偏压溅射法。
也可以以不接触于大气的方式连续形成栅极绝缘膜102及氧化物半导体膜103。通过不接触于大气地连续形成，可以不被如水或烃等的大气成分或悬浮在大气中的杂质元素污染地形成各叠层界面，因此可以降低晶体管特性的不均匀性。
接着，如图1B所示，通过蚀刻等将氧化物半导体膜103加工(构图)为所希望的形状，在与栅电极101重叠的位置在栅极绝缘膜102上形成岛状氧化物半导体膜104。
也可以通过喷墨法形成用来形成岛状氧化物半导体膜104的抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
另外，当在栅极绝缘膜102中形成接触孔时，其工序可以与形成岛状氧化物半导体膜104同时进行。
另外，用来形成岛状氧化物半导体膜104的蚀刻可以采用干蚀刻及湿蚀刻中的一方或双方。作为用于干蚀刻的蚀刻气体，优选使用含氯的气体(氯类气体，例如氯(Cl2)、氯化硼(BCl3)、氯化硅(SiCl4)或四氯化碳(CCl4)等)。另外，还可以使用含氟的气体(氟类气体，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氢(HBr)、氧(O2)或对上述气体添加了氦(He)或氩(Ar)等的稀有气体的气体等。
作为干蚀刻法，可以使用平行平板型RIE(反应性离子蚀刻)法或ICP(感应耦合等离子体)蚀刻法。适当地调节蚀刻条件(施加到线圈形电极的电力量、施加到衬底一侧的电极的电力量、衬底一侧的电极温度等)，以便可以蚀刻为所希望的加工形状。
作为用于湿蚀刻的蚀刻液，可以使用将磷酸、醋酸及硝酸混合而成的溶液、柠檬酸或草酸等的有机酸等。此外，也可以使用ITO-07N(关东化学株式会社制造)。另外，通过清洗去除湿蚀刻后的蚀刻液以及被蚀刻掉的材料。可以精制含有被去除掉的材料的蚀刻剂的废液，并重复使用废液中含有的材料。从该蚀刻之后的废液收集氧化物半导体膜中含有的如铟等的材料并重复使用，来可以有效利用资源并降低成本。
另外，优选在后续工序的形成导电膜之前进行反溅射，去除附着在岛状氧化物半导体膜104及栅极绝缘膜102的表面的抗蚀剂残渣等。
接着，在减压气氛、氮或稀有气体等惰性气体气氛、氧气体气氛或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)气氛下，对氧化物半导体膜104进行第一加热处理。通过对氧化物半导体膜104进行加热处理，如图1C所示，形成水分、氢被脱离的氧化物半导体膜105。具体而言，以300℃以上且850℃以下(或玻璃衬底的应变点以下的温度)进行加热处理即可。通过使用RTA法，可以以短时间内进行脱水化或脱氢化，由此也可以以超过玻璃衬底的应变点的温度进行第一加热处理。在本实施方式中，使用加热处理装置中之一的电炉，在氮气氛下在衬底温度达到450℃的状态下对氧化物半导体膜104进行1小时的加热处理之后，不接触于大气并防止水和氢的再次混入，而得到氧化物半导体膜105。
注意，加热处理装置不局限于电炉而可以具备利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA(Gas Rapid ThermalAnneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等的RTA(Rapid Thermal Anneal：快速热退火)装置。LRTA装置是利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行加热处理的装置。
例如，作为第一加热处理，也可以进行GRTA，在该GRTA中，将衬底移动到加热到650℃至700℃的高温的气体中，进行几分钟的加热后，移动衬底并从加热到高温的气体中取出该衬底。通过使用GRTA可以在短时间内进行高温加热处理。
另外，在加热处理中，优选在氮或氦、氖、氩等的稀有气体中不包含水、氢等。或者，优选将导入于加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N(99.9999％)以上，更优选为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选为0.1ppm以下)。
接着，如图1D所示，使用离子注入法或离子掺杂法对氧化物半导体膜添加氧。通过使用离子注入法或离子掺杂法等对氧化物半导体膜105添加氧，形成添加有过多的氧的氧化物半导体膜107。通过添加氧，切断构成氧化物半导体的金属与氢的键或该金属与羟基的键，并使氢或羟基与氧起反应，来生成水。由此，可以由后面进行的第二加热处理使杂质的氢或羟基作为水容易脱离。
在离子注入法中，使源气体成为等离子体，提取该等离子体所包括的离子种并且进行质量分离，使具有指定质量的离子种加速，并且用加速了的离子种作为离子束来照射被处理物。在离子掺杂法中，使源气体成为等离子体，通过指定的电场的作用来提取该等离子体所包括的离子种，不对所提取的离子种进行质量分离而使它加速，并且用加速了的离子种作为离子束来照射被处理物。通过使用进行质量分离的离子注入法添加氧，可以防止金属元素等的杂质与氧一起被添加在氧化物半导体膜中。另外，由于离子掺杂法与离子注入法相比可以增大离子束的照射面积，所以通过使用离子掺杂法添加氧，可以缩短节拍时间(takt time)。
在使用氧气体利用离子注入法添加氧的情况下，将加速电压设定为5kV以上且100kV以下，将剂量设定为1×1013ions/cm2(离子/平方厘米)以上且1×1016ions/cm2以下即可。
另外，也可以在使用离子注入法对氧化物半导体膜105添加氧的同时，在300℃以上且850℃以下(或者玻璃衬底的应变点以下的温度)的范围内对形成有氧化物半导体膜105的衬底进行加热处理。
接着，进行第二加热处理。第二加热处理可以在与第一加热处理相似的条件下进行。具体而言，可在减压气氛、氮或稀有气体等惰性气体气氛、氧气体气氛或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)气氛下，进行加热处理。通过使用RTA法，可以在短时间内进行脱水化或脱氢化，由此也可以以超过玻璃衬底的应变点的温度进行第二加热处理。在本实施方式中，使用加热处理装置中之一的电炉，在氮气氛下在衬底温度达到450℃的状态下进行1小时的加热处理之后，不接触于大气并防止水或氢的再次混入，而如图1E所示那样得到氧化物半导体膜108。另外，上述加热处理也可以在形成岛状氧化物半导体膜108之后进行多次。
在本发明的一个方式中，通过对氧化物半导体膜105添加氧，切断构成氧化物半导体的金属与氢的键或该金属与羟基的键并使该氢或羟基与氧起反应，来生成水。由此，通过在氧的添加之后进行第二加热处理，可以容易使膜中残留的氢或羟基等的杂质作为水而脱离。由此，通过上述加热处理形成的岛状氧化物半导体膜108由于进行第一加热处理也不被去除的水分或氢等杂质被去除，所以与第一加热处理后的氧化物半导体膜105相比，可以进一步实现i型(本征半导体)或更趋近于i型。由于通过水分、氢等杂质的脱离而可以使岛状氧化物半导体膜成为i型(本征半导体)或实质上i型的氧化物半导体，所以可以防止因上述杂质而导致的阈值电压漂移等的晶体管特性的退化，而降低截止电流。
另外，在85℃的温度下，对栅极施加的电压为2×106V/cm，12小时的栅极偏压-热压力测试(BT测试)中，对氧化物半导体添加有杂质，杂质与氧化物半导体的主要成分的键合因强电场(B：偏压)和高温(T：温度)被切断，而所产生的悬空键引起阈值电压(Vth)的漂移。但是，如上所述那样通过使栅极绝缘膜和氧化物半导体膜的界面特性良好，并且尽量去除氧化物半导体膜中的杂质，尤其是氢或水等，可以得到相对于BT测试具有稳定性的晶体管。
注意，加热处理装置不局限于电炉而可以具备利用电阻发热体等的发热体所产生的热传导或热辐射对被处理物进行加热的装置。例如，可以使用GRTA(Gas Rapid ThermalAnneal：气体快速热退火)装置、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)装置等的RTA(Rapid Thermal Anneal：快速热退火)装置。LRTA装置是利用从卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯等的灯发出的光(电磁波)的辐射加热被处理物的装置。GRTA装置是使用高温的气体进行加热处理的装置。
例如，作为第二加热处理，也可以进行GRTA，在该GRTA中，将衬底移动到加热到650℃至700℃的高温的气体中，进行几分钟的加热后，移动衬底并从加热到高温的气体中取出该衬底。通过使用GRTA可以在短时间内进行高温加热处理。
另外，在加热处理中，优选在氮或氦、氖、氩等的稀有气体中不包含水、氢等。或者，优选将导入于加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N(99.9999％)以上，更优选为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选为0.1ppm以下)。
通过上述工序可以降低氧化物半导体膜中的氢浓度，从而可以实现高纯度化。由此可以实现氧化物半导体膜的稳定化。另外，通过玻璃转变温度以下的加热处理，可以形成载流子密度极少，且带隙宽的氧化物半导体膜。由此，由于可以使用大面积衬底制造晶体管，所以可以提高批量生产性。另外，通过使用该氢浓度被降低的被高纯度化的氧化物半导体膜，可以制造耐压性高，短沟道效果低，且导通截止比高的晶体管。
接着，如图2A所示，在栅极绝缘膜102以及氧化物半导体膜108上形成成为源电极及漏电极(包括使用与源电极及漏电极相同的层形成的布线)的导电膜之后，对该导电膜进行构图，形成源电极111、漏电极112。使用溅射法或真空蒸镀法形成导电膜即可。作为成为源电极及漏电极(包括使用与源电极及漏电极相同的层形成的布线)的导电膜的材料，可以举出选自Al、Cr、Cu、Ta、Ti、Mo、W中的元素、以上述元素为成分的合金、组合上述元素的合金膜等。另外，也可以采用在Al、Cu等的金属膜的下一侧或上一侧层叠Cr、Ta、Ti、Mo、W等的高熔点金属膜的结构。另外，通过使用添加有防止产生在Al膜中的小丘(hillock)或晶须(whisker)的元素诸如Si、Ti、Ta、W、Mo、Cr、Nd、Sc、Y等的Al材料，可以提高耐热性。
另外，导电膜可以采用单层结构或两层以上的叠层结构。例如，可以举出：包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；Ti膜、层叠在该Ti膜上的铝膜、在其上层叠的Ti膜的三层结构等。
另外，作为成为源电极及漏电极(包括使用与源电极及漏电极相同的层形成的布线)的导电膜，也可以使用导电性的金属氧化物形成。作为导电性的金属氧化物，可以使用氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氧化铟氧化锡合金(In2O3-SnO2，简称为ITO)、氧化铟氧化锌合金(In2O3-ZnO)或在所述金属氧化物材料中包含硅或氧化硅的材料。
在形成导电膜之后进行加热处理的情况下，优选使导电膜具有承受该加热处理的耐热性。
在导电膜上形成抗蚀剂掩模，选择性地进行蚀刻来形成源电极111、漏电极112，然后去除抗蚀剂掩模。
作为光刻工序中的形成抗蚀剂掩模时的曝光使用紫外线、KrF激光束、ArF激光束。根据在氧化物半导体膜108上相邻的源电极的下端部与漏电极的下端部的距离决定后面形成的晶体管的沟道长度L。另外，在进行沟道长度L短于25nm的曝光时，使用其波长极短，即几nm至几十nm的超紫外线(Extreme Ultraviolet)进行光刻工序中的形成抗蚀剂掩模时的曝光。使用超紫外线的曝光的分辨率高且其聚焦深度也大。从而，也可以将后面形成的晶体管的沟道长度L设定为10nm以上且1000nm以下，并可以使电路的工作速度高速化，还可以使截止电流值极小，由此也可以实现低耗电量化。
另外，适当地调节各个材料及蚀刻条件，以便在对导电膜进行蚀刻时，氧化物半导体膜108尽可能不被去除。
在本实施方式中，作为导电膜使用钛膜，使用包含氨和过氧化氢水的溶液(氨水和过氧化氢以及纯水的混合液)，对导电膜进行湿蚀刻，形成源电极111、漏电极112。作为包含氨水和过氧化氢以及纯水的溶液，具体而言使用以体积比为5：2：2混合31wt％的过氧化氢水、28wt％的氨水以及水的水溶液。或者，也可以使用包含氯(Cl2)、氯化硼(BCl3)等的气体对导电膜进行干蚀刻。
在通过进行上述构图形成源电极111和漏电极112时，有时由于岛状氧化物半导体膜108的露出的部分的一部分被蚀刻，所以在岛状氧化物半导体膜108中形成槽部(凹部)。另外，也可以通过喷墨法形成用来形成源电极111、漏电极112的抗蚀剂掩模。当使用喷墨法形成抗蚀剂掩模时不需要光掩模，由此可以降低制造成本。
另外，为了缩减在光刻工序中使用的光掩模数量及工序数，还可以使用由多级灰度掩模形成的抗蚀剂掩模来进行蚀刻工序，该多级灰度掩模是所透过的光具有多种强度的掩模。使用多级灰度掩模形成的抗蚀剂掩模呈具有多种厚度的形状，并且进行蚀刻来可以进一步地改变其形状，所以可以将其用于加工为不同图案的多个蚀刻工序。因此，利用一个多级灰度掩模可以形成对应于至少两种以上的不同图案的抗蚀剂掩模。因此，可以减少曝光掩模数量，并且可以削减对应的光刻工序，所以可以简化工序。
接着，进行使用N2O、N2或Ar等的气体的等离子体处理。通过该等离子体处理去除附着在被露出的氧化物半导体膜的表面上的吸附水等。另外，也可以使用氧和氩的混合气体进行等离子体处理。
另外，在进行等离子体处理后，如图2B所示，覆盖源电极111、漏电极112及氧化物半导体膜108地形成绝缘膜113。绝缘膜113优选尽量不包含水分、氢等的杂质，既可以是单层的绝缘膜又可以由层叠的多个绝缘膜构成。当在绝缘膜113中含有氢时，会导致对氧化物半导体膜进入氢或者氢所引起的从氧化物半导体膜中的氧的抽出，从而导致氧化物半导体膜的背沟道部低电阻化(n型化)而形成寄生沟道。因此，为了使绝缘膜113尽量地不含有氢，作为成膜方法，不使用氢是优选的。上述绝缘膜113优选使用高阻挡性的材料。例如，作为高阻挡性的绝缘膜，可以使用氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等。当使用层叠的多个绝缘膜时，将氮的比率比上述高阻挡性的绝缘膜低的诸如氧化硅膜或氧氮化硅膜等的绝缘膜形成在离氧化物半导体膜108近的一侧。并且，以夹着氮比率低的绝缘膜并重叠于源电极111、漏电极112及氧化物半导体膜108的方式形成具有阻挡性的绝缘膜。通过使用具有阻挡性的绝缘膜，可以防止水分或氢等的杂质侵入到氧化物半导体膜108内、栅极绝缘膜102内或者氧化物半导体膜108和其他绝缘膜的界面及其近旁。另外，通过与氧化物半导体膜108接触地形成氮的比率低的诸如氧化硅膜或氧氮化硅膜等的绝缘膜，可以防止使用高阻挡性的材料形成的绝缘膜直接接触于氧化物半导体膜108。
在本实施方式中，形成具有在通过溅射法形成的厚度为200nm的氧化硅膜上层叠通过溅射法形成的厚度为100nm的氮化硅膜的结构的绝缘膜113。将成膜时的衬底温度设定为室温以上且300℃以下即可，在本实施方式中设定为100℃。
另外，也可以在形成绝缘膜113之后进行加热处理。加热处理在氮或稀有气体(氩、氦等)的气氛下优选以200℃以上且400℃以下，例如250℃以上且350℃以下进行。在本实施方式中，例如在氮气氛下以250℃进行1小时的加热处理。或者，也可以在形成源电极111、漏电极112之前，与对氧化物半导体膜进行的前面的加热处理同样地进行高温且短时间的RTA处理。通过在设置在源电极111和漏电极112之间的氧化物半导体膜108的露出区与包含氧的绝缘膜113接触地设置之后，进行加热处理，对氧化物半导体膜108供应氧，由此可以选择性地使氧化物半导体膜108的与绝缘膜113接触的区域成为氧过剩状态。其结果是可以实现满足化学计量组成比的结构，与栅电极101重叠的沟道形成区成为I型，可以提高晶体管的电特性，并可以减少电特性的不均匀性。进行该加热处理的时机只要是形成绝缘膜113之后就没有特别的限制，而通过兼作该加热处理与其他工序例如形成树脂膜时的加热处理、用来使透明导电膜低电阻化的加热处理，可以不增加工序数地进行。
通过上述工序形成晶体管114。
注意，沿图1C中的虚线A1-A2所取的截面图相当于图1A。在图2C中示出图2B所示的晶体管114的俯视图。另外，图2C中的虚线A1-A2的截面图相当于图2B。
晶体管114具有形成在具有绝缘表面的衬底100上的栅电极101、栅电极101上的栅极绝缘膜102、栅极绝缘膜102上的与栅电极101重叠的氧化物半导体膜108、形成在氧化物半导体膜108上的一对源电极111和漏电极112。作为晶体管114的构成要素还可以包括形成在氧化物半导体膜108上的绝缘膜113。图2C所示的晶体管114具有在源电极111和漏电极112之间氧化物半导体膜108的一部分被蚀刻的沟道蚀刻结构。
另外，虽然在实施方式1中晶体管114使用单栅极结构的晶体管而说明，但是也可以根据需要形成具有多个沟道形成区的多栅极结构的晶体管。
接着，通过在绝缘膜113上形成导电膜之后对该导电膜进行构图，如图3A所示，也可以在与氧化物半导体膜108重叠的位置形成背栅电极115。背栅电极115可以使用与栅电极101或源电极111或漏电极112同样的材料、结构而形成。
背栅电极115的厚度为10nm至400nm，优选为100nm至200nm。在本实施方式中，形成具有层叠有钛膜、铝膜、钛膜的结构的导电膜。然后，通过光刻法形成抗蚀剂掩模，通过蚀刻去除不需要的部分，将该导电膜加工(构图)为所希望的形状，来形成背栅电极115。
接着，如图3B所示，覆盖背栅电极115地形成绝缘膜116。绝缘膜116优选使用高阻挡性的材料来形成，该高阻挡性的材料可以防止气氛中的水分、氢、氧等影响到晶体管114的特性。例如，作为高阻挡性的绝缘膜，通过等离子体CVD法或溅射法等使用氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等的单层或叠层来形成。为了得到阻挡性的效果，优选的是绝缘膜116的厚度例如为15nm至400nm。
在本实施方式中，通过等离子体CVD法形成300nm厚的绝缘膜。成膜条件是：硅烷气体的流量为4sccm，一氧化二氮的流量为800sccm，衬底温度为400℃。
图3B是沿图3C中的虚线A1-A2所取的截面图。在图3C中示出图3B所示的半导体装置的俯视图。图3B相当于图3C中的虚线A1-A2的截面图。
注意，在图3B中例示背栅电极115覆盖整个氧化物半导体膜108的情况，但是本发明的实施方式不局限于该结构。背栅电极115至少与氧化物半导体膜108所具有的沟道形成区的一部分重叠即可。
背栅电极115既可以为电绝缘的浮置状态又可以为被施加电位的状态。在后一种情况下，对背栅电极115既可以施加与栅电极101相同的高低的电位，又可以施加接地等的固定电位。通过控制对背栅电极115施加的电位的高低，可以控制晶体管114的阈值电压。
以下说明如本实施方式那样尽量去除在氧化物半导体膜中含有的氢、水等的杂质，使氧化物半导体膜高纯度化，这对晶体管的特性带来怎样的影响。
图20示出使用氧化物半导体的晶体管的截面图。在栅电极(GE)上隔着栅极绝缘膜(GI)设置氧化物半导体膜(OS)，在其上设置源电极(S)及漏电极(D)，并且在源电极(S)及漏电极(D)上设置绝缘膜。
图21示出沿着图20所示的A-A'截面的能带图(模式图)。另外，在图21中，黑色圆点(●)示出电子，并且白色圆点(○)示出空穴，它们分别具有电荷-q、电荷+q。在对漏电极(D)施加正电压(VD>0)的情况下，虚线示出不对栅电极(GE)施加电压的情况(VG＝0)，而实线示出对栅电极(GE)施加正电压的情况(VG>0)。在不对栅电极(GE)施加电压的情况下，因为势垒高所以载流子(电子)不从源电极(S)注入到氧化物半导体膜(OS)一侧，而示出电流不流过的截止状态。另一方面，在对栅电极(GE)施加正电压的情况下，势垒降低，而示出在氧化物半导体膜(OS)中电流流过的导通状态。
图22A和图22B是沿着图20的B-B'的截面的能带图(模式图)。图22A示出对栅电极(GE)施加正电压(VG>0)的状态，即在源电极和漏电极之间流过载流子(电子)的导通状态。此外，图22B示出对栅电极(GE)施加负电压(VG<0)的截止状态(少数载流子不流过)。
图23示出真空能级和金属的功函数(φM)及氧化物半导体的电子亲和力(χ)之间的关系。
由于在常温下金属中的电子处于简并状态(degenerate state)，所以费米能级位于传导带内。另一方面，现有的氧化物半导体一般是n型，在此情况下的费密能级(Ef)从位于带隙中间的本征费密能级(Ei)离开而位于与传导带(Ec)接近的部分。另外，一般认为，因为在氧化物半导体中氢的一部分会成为施主，所以氢是氧化物半导体成为n型化的原因中之一。另外，一般认为，氧缺陷也是导致n型化的原因中之一。
针对于此，根据本发明的一个实施方式的氧化物半导体是如下氧化物半导体，即：通过从氧化物半导体去除n型杂质的氢并以尽量不包含氧化物半导体的主要成分以外的杂质的方式进行高纯度化，并去除氧缺陷，实现本征(i型)或实质上本征型氧化物半导体。也就是说，其特征是：不是添加杂质实现氧化物半导体的i型化，而是通过尽量去除氢、水等的杂质、氧缺陷来高纯度化，得到i型(本征半导体)或实质上i型(本征半导体)的氧化物半导体。通过采用上述结构，如箭头所示那样，可以使费密能级(Ef)基本接近与本征费米能级(Ei)相同的程度。
氧化物半导体的带隙(Eg)为3.15eV，并且电子亲和力(χ)被认为是4.3eV。构成源电极及漏电极的钛(Ti)的功函数与氧化物半导体的电子亲和力(χ)大致相等。在此情况下，在金属-氧化物半导体界面中，不形成肖特基型的电子势垒。
也就是说，在金属的功函数(φM)和氧化物半导体的电子亲和力(χ)相等的情况下，当两者接触时得到图21所示的能带图(模式图)。
在图21中，黑色圆点(●)表示电子，并且当对漏电极施加正电位时，电子跨越势垒(h)注入到氧化物半导体，然后流向漏电极。虽然在此情况下，势垒(h)的高度根据栅极电压及漏极电压而变化，但是当被施加正的漏极电压时，势垒(h)的高度为比不施加电压的图21的势垒的高度，即带隙(Eg)的1/2小的值。
此时，如图22A所示那样，电子移动在栅极绝缘膜和被高纯度化的氧化物半导体之间的界面沿着氧化物半导体一侧的能量稳定的最底部。
此外，在图22B中，因为当对栅电极(GE)施加负电压时，实质上没有少数载流子的空穴，所以电流成为基本近于0的值。
例如，即使晶体管的沟道宽度(W)为1×104μm，且沟道长度(L)为3μm，截止电流也为10-13A以下，可以得到0.1V/dec.的亚阈值(S值)(subthreshold swing value)(栅极绝缘膜的厚度为100nm)。
像这样，通过以尽量不包含氧化物半导体的主要成分以外的水、氢等的杂质的方式实现氧化物半导体膜的高纯度化，可以实现优良的晶体管工作。
注意，虽然在本实施方式中说明在将氧化物半导体膜103加工为所希望的形状来形成岛状氧化物半导体膜104之后，进行第一加热处理、氧的添加、第二加热处理的制造方法，但是本发明不局限于该结构。也可以在对形成岛状氧化物半导体膜104之前的氧化物半导体膜103进行第一加热处理、氧的添加、第二加热处理之后，对氧化物半导体膜的形状进行加工来形成岛状氧化物半导体膜。或者，也可以在对氧化物半导体膜103进行第一加热处理之后对氧化物半导体膜的形状进行加工来形成岛状氧化物半导体膜，然后对该岛状氧化物半导体膜进行氧的添加、第二加热处理。或者，也可以在对氧化物半导体膜103进行第一加热处理、氧的添加之后，对氧化物半导体膜的形状进行加工来形成岛状氧化物半导体膜，然后对该岛状氧化物半导体膜进行第二加热处理。
使用图4A至图4E对在对氧化物半导体膜103进行第一加热处理、氧的添加、第二加热处理之后，对氧化物半导体膜的形状进行加工来形成岛状氧化物半导体膜的情况下的制造方法进行说明。
首先，根据上述制造工序，在衬底100上形成栅电极101之后，在栅电极101上依次层叠形成栅极绝缘膜102、氧化物半导体膜103，来制造图1A所示的状态，即图4A所示的状态。接着，如图4B所示，对氧化物半导体膜103进行第一加热处理，形成水分、氢脱离了的氧化物半导体膜150。至于第一加热处理的条件已经说明了，所以在此省略说明。
接着，如图4C所示，通过利用离子掺杂法或离子注入法等对氧化物半导体膜150添加氧，形成添加有过剩的氧的氧化物半导体膜151。对具体的氧的添加方法已经说明了，所以在此省略其说明。通过添加氧，切断构成氧化物半导体的金属与氢的键或该金属与羟基的键，并使氢或羟基与氧起反应，来生成水。由此，可以由后面进行的第二加热处理使杂质的氢或羟基作为水容易脱离。也可以在使用离子注入法对氧化物半导体膜150添加氧的同时，在300℃以上且850℃以下(或者玻璃衬底的应变点以下的温度)的范围内对形成有氧化物半导体膜150的衬底进行加热处理。
接着，进行第二加热处理。第二加热处理可以在与第一加热处理同样的条件下进行。通过进行第二加热处理，如图4D所示那样得到氧化物半导体膜152。通过对氧化物半导体膜150添加氧，切断构成氧化物半导体的金属与氢的键或该金属与羟基的键，并使氢或羟基与氧起反应，来生成水。由此，通过在添加氧之后进行第二加热处理，可以容易使膜中残留的氢或羟基等的杂质作为水而脱离。由此，通过上述加热处理形成的岛状氧化物半导体膜152由于进行第一加热处理也不被去除的水分或氢等杂质被去除，所以与第一加热处理后的氧化物半导体膜150相比，可以进一步实现i型(本征半导体)或更趋近于i型。由于通过水分、氢等杂质的脱离而可以得到i型(本征半导体)或实质上i型的氧化物半导体，所以可以防止因上述杂质而导致的阈值电压漂移等的晶体管特性的退化，而降低截止电流。
接着，如图4E所示，通过蚀刻等将氧化物半导体膜152加工(构图)为所希望的形状，在与栅电极101重叠的位置在栅极绝缘膜102上形成岛状氧化物半导体膜153。对具体的蚀刻方法已经说明了，所以在此省略其说明。
另外，优选的是在随后进行的形成图2A所示的源电极和漏电极的工序之前，进行反溅射并去除附着在岛状氧化物半导体膜153及栅极绝缘膜102表面的抗蚀剂残渣等。
通过上述工序可以降低氧化物半导体膜中的氢浓度，从而可以实现高纯度化。由此可以实现氧化物半导体膜的稳定化。另外，通过玻璃转变温度以下的加热处理，可以形成载流子密度极少，且带隙宽的氧化物半导体膜。由此，由于可以使用大面积衬底制造晶体管，所以可以提高批量生产性。另外，通过使用该氢浓度被降低的被高纯度化的氧化物半导体膜，可以制造耐压性高，短沟道效果低，且导通截止比高的晶体管。
实施方式2
在本实施方式中，对能够控制更高电压或更大电流的适合于功率器件(powerdevice)的晶体管的结构及制造方法进行说明。另外，可以与实施方式1同样地进行与实施方式1同样的部分或具有同样的功能的部分以及工序，因此省略重复说明。
如图5A所示，在衬底200上形成成为基底膜的绝缘膜201之后形成第一电极202。
用于衬底200的衬底参照实施方式1所示的衬底100的记载即可。另外，绝缘膜201的材料、结构及厚度参照实施方式1所示的基底膜的记载即可。
第一电极202使用选自铝、铬、铜、钽、钛、钼、钨、钇中的金属元素、以上述金属元素为成分的合金、组合上述金属元素的合金等来形成。另外，可以使用选自锰、镁、锆、铍、钍中的任一种或更多种的金属元素。另外，第一电极202可以采用单层结构或两层以上的叠层结构。例如，可以举出：包含硅的铝膜的单层结构；在铝膜上层叠钛膜的两层结构；在钨膜上层叠钛膜的两层结构；钛膜、层叠在该钛膜上的铝膜、在其上层叠的钛膜的三层结构等。另外，也可以使用：组合铝与选自钛、钽、钨、钼、铬、钕、钪中的一种或更多种元素的膜、合金膜或氮化物膜。
另外，作为第一电极202可以使用具有透光性的导电材料如氧化铟锡、包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锌、添加有氧化硅的氧化铟锡等。另外，也可以采用上述具有透光性的导电性材料和上述金属元素的叠层结构。
在衬底200上通过溅射法、CVD法或真空蒸镀法形成导电膜，在该导电膜上通过光刻工序形成抗蚀剂掩模，使用该抗蚀剂掩模对导电膜进行蚀刻，而可以形成第一电极202。或者，不使用光刻工序，而通过印刷法、喷墨法形成第一电极202，可以缩减工序数。另外，当将第一电极202的端部形成为锥形形状时，提高后面形成的栅极绝缘膜的覆盖性，所以是优选的。通过将第一电极202的端部与绝缘膜201的角度设定为30°以上且60°以下，优选为40°以上且50°以下，可以提高后面形成的栅极绝缘膜的覆盖性。
在本实施方式中，作为成为第一电极202的导电膜，通过溅射法形成厚度为50nm的钛膜，形成厚度为100nm的铝膜，并形成厚度为50nm的钛膜。接着，使用利用光刻工序形成的抗蚀剂掩模进行蚀刻，形成第一电极202。另外，通过利用喷墨法形成抗蚀剂掩模代替利用光刻工序形成的抗蚀剂掩模，可以缩减工序数。
接着，在第一电极202上形成岛状氧化物半导体膜203。氧化物半导体膜203可以通过溅射法、涂布法、印刷法等形成。在本实施方式中，在通过溅射法在第一电极202上形成氧化物半导体膜之后，利用蚀刻等将该氧化物半导体膜加工为所希望的形状，形成岛状氧化物半导体膜203。另外，氧化物半导体膜可以在稀有气体(例如氩)气氛下、在氧气氛下或在稀有气体(例如氩)及氧气氛下通过溅射法形成。
另外，用来形成岛状氧化物半导体膜203的蚀刻参照实施方式1所示的用来形成岛状氧化物半导体膜的蚀刻的记载而实施即可。另外，通过蚀刻形成的岛状氧化物半导体膜203的端部与第一电极202的角度为30°以上且60°以下，优选为40°以上且50°以下，而可以提高后面形成的栅极绝缘膜的覆盖性，所以是优选的。
另外，优选在使用溅射法形成氧化物半导体膜之前，进行引入氩气体并产生等离子体的反溅射，而去除附着在第一电极202的上表面上的灰尘。反溅射是指在不对靶材一侧施加电压的情况下使用RF电源在氩气氛下对衬底一侧施加电压来在衬底附近形成等离子体以进行表面改性的方法。另外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛添加氧、一氧化二氮等的气氛下进行。另外，也可以在对氩气氛添加氯、四氟化碳等的气氛下进行。
氧化物半导体膜203可以使用上述那样的氧化物半导体。
在本实施方式中，将通过使用包含In(铟)、Ga(镓)及Zn(锌)的氧化物半导体靶材的溅射法而得到的厚度为30nm的In-Ga-Zn-O类非单晶膜用于氧化物半导体膜203。作为上述靶材，例如可以使用具有各金属的原子比为In：Ga：Zn＝1：1：0.5、In：Ga：Zn＝1：1：1或In：Ga：Zn＝1：1：2的组成比的氧化物半导体靶材。另外，可以在稀有气体(典型的是氩)气氛下、在氧气氛下或者在稀有气体(典型的是氩)及氧气氛下通过溅射法来形成氧化物半导体膜。此外，在利用溅射法的情况下，也可以使用包括2wt％以上且10wt％以下的SiO2的靶材进行成膜。另外，包含In、Ga及Zn的氧化物半导体靶材的填充率为90％以上且100％以下，优选为95％以上且99.9％以下。通过使用高填充率的氧化物半导体靶材，所形成的氧化物半导体膜成为致密的膜。
在保持为减压状态的处理室内保持衬底，一边去除处理室内的残留水分一边引入去除了氢及水分的溅射气体，使用金属氧化物作为靶材在衬底200上形成氧化物半导体膜203。在成膜时，也可以将衬底温度设定为100℃以上且600℃以下，优选为200℃以上且400℃以下。通过一边加热衬底一边进行成膜，可以降低形成了的氧化物半导体膜所包含的杂质浓度。另外，可以减少因溅射产生的缺陷。为了去除处理室内的残留水分，优选使用吸附型真空泵。例如，优选使用低温泵、离子泵、钛升华泵。另外，作为排气单元，也可以使用设置有冷阱的涡轮泵。由于使用低温泵排气的成膜室排出例如氢原子、水(H2O)等包含氢原子的化合物(优选也排出包含碳原子的化合物)等，所以可以降低在该成膜室中形成的氧化物半导体膜所包含的杂质浓度。
在本实施方式中，作为氧化物半导体膜的成膜条件的一个例子，应用如下条件，即衬底温度为室温，衬底和靶材之间的距离为110mm，压力为0.4Pa，直流(DC)电源为0.5kW，在氧及氩(氧流量15sccm：氩流量30sccm)气氛下。另外，脉冲直流(DC)电源是优选的，因为可以减少在成膜时发生的称为微粒的灰尘并可以实现均匀的膜厚分布。氧化物半导体膜的厚度为1μm以上，优选为3μm以上，更优选为10μm以上。另外，由于根据所应用的氧化物半导体膜材料适当的厚度不同，所以根据材料适当地选择厚度即可。
另外，为了使氧化物半导体膜203中尽量不包含氢、羟基及水分，作为成膜的预处理，优选在溅射装置的预热室中对形成了第一电极202的衬底200进行预热，使吸附到衬底200的氢、水分等杂质脱离并排出。另外，将预热的温度设定为100℃以上且400℃以下，优选为150℃以上且300℃以下。另外，设置在预热室中的排气单元优选是低温泵。另外，可以省略该预热处理。另外，该预热也可以在形成绝缘膜之前，对形成了栅电极的衬底200同样地进行。
作为溅射法，有作为溅射电源使用高频电源的RF溅射法、DC溅射法，并且还有以脉冲方式施加偏压的脉冲DC溅射法。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同的材料膜，又可以在同一处理室中使多种材料同时放电而进行成膜。
另外，有利用磁控管溅射法或ECR溅射法的溅射装置，磁控管溅射法在处理室内具备磁体机构，ECR溅射法不使用辉光放电而利用使用微波来产生的等离子体。
另外，作为使用溅射法的成膜方法，还有：在成膜时使靶材物质与溅射气体成分产生化学反应而形成它们的化合物薄膜的反应溅射法；以及在成膜时对衬底也施加电压的偏压溅射法。
接着，在减压气氛、氮或稀有气体等惰性气体气氛、氧气体气氛或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)气氛下，对氧化物半导体膜203进行第一加热处理。通过对氧化物半导体膜203进行加热处理，如图5B所示，形成水分、氢被脱离的氧化物半导体膜205。具体而言，以300℃以上且850℃以下(或玻璃衬底的应变点以下的温度)进行加热处理即可。通过使用RTA法，可以在短时间内进行脱水化或脱氢化，由此也可以以超过玻璃衬底的应变点的温度进行第一加热处理。在本实施方式中，使用加热处理装置中之一的电炉，在氮气氛下在衬底温度达到450℃的状态下对氧化物半导体膜203进行1小时的加热处理之后，不接触于大气并防止水或氢的再次混入，而得到氧化物半导体膜205。
另外，由于已经在实施方式1中描述了用于第一加热处理的加热处理装置的详细说明，所以在此省略说明。
另外，在加热处理中，优选在氮或氦、氖、氩等的稀有气体中不包含水分、氢等。或者，优选将导入于加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N(99.9999％)以上，更优选为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选为0.1ppm以下)。
接着，如图5C所示，使用离子注入法或离子掺杂法对氧化物半导体膜205添加氧。通过使用离子注入法或离子掺杂法等对氧化物半导体膜205添加氧，形成添加有过多的氧的氧化物半导体膜207。通过添加氧，切断构成氧化物半导体的金属与氢的键或该金属与羟基的键，并使氢或羟基与氧起反应，来生成水。由此，可以由后面进行的第二加热处理使杂质的氢或羟基作为水容易脱离。
在使用氧气体利用离子注入法添加氧的情况下，将加速电压设定为5kV以上且100kV以下，将剂量设定为1×1013ions/cm2以上且1×1016ions/cm2以下即可。
另外，也可以在使用离子注入法对氧化物半导体膜205添加氧的同时，在300℃以上且850℃以下(或者玻璃衬底的应变点以下的温度)的范围内对形成有氧化物半导体膜205的衬底进行加热处理。
接着，进行第二加热处理。第二加热处理可以在与第一加热处理同样的条件下进行。具体而言，在减压气氛、氮或稀有气体等惰性气体气氛、氧气体气氛或超干燥空气(使用CRDS(cavity ring-down laser spectroscopy：光腔衰荡光谱法)方式的露点计进行测定时的水分量是20ppm(露点换算，-55℃)以下，优选的是1ppm以下，更优选的是10ppb以下的空气)气氛下，以300℃以上且850℃以下(或玻璃衬底的应变点以下的温度)进行加热处理。通过使用RTA法，可以在短时间内进行脱水化或脱氢化，由此也可以以超过玻璃衬底的应变点的温度进行第二加热处理。在本实施方式中，使用加热处理装置中之一的电炉，在氮气氛下在衬底温度达到450℃的状态下进行1小时的加热处理之后，不接触于大气并防止水或氢的再次混入，而得到氧化物半导体膜208。另外，上述加热处理也可以在形成岛状氧化物半导体膜208之后进行多次。
在本发明的一个方式中，通过对氧化物半导体膜205添加氧，切断构成氧化物半导体的金属与氢的键或该金属与羟基的键并使该氢或羟基与氧起反应，来生成水。由此，通过在氧的添加之后进行第二加热处理，可以容易使膜中残留的氢或羟基等的杂质作为水而脱离。由此，通过上述加热处理形成的岛状氧化物半导体膜208由于进行第一加热处理也不被去除的水分或氢等杂质被去除，所以与第一加热处理后的氧化物半导体膜205相比，可以进一步实现i型(本征半导体)或更趋近于i型。由于通过水分、氢等杂质的脱离而可以得到i型(本征半导体)或实质上i型的氧化物半导体，所以可以防止因上述杂质而导致的阈值电压漂移等的晶体管特性的退化，而降低截止电流。
另外，在85℃的温度下，对栅极施加的电压为2×106V/cm，12小时的栅极偏压-热压力测试(BT测试)中，对氧化物半导体添加有杂质，杂质与氧化物半导体的主要成分的键合因强电场(B：偏压)和高温(T：温度)被切断，而所产生的悬空键引起阈值电压(Vth)的漂移。但是，如上所述那样通过使栅极绝缘膜和氧化物半导体膜的界面特性良好，并且尽量去除氧化物半导体膜中的杂质，尤其是氢或水等，可以得到相对于BT测试具有稳定性的晶体管。
另外，由于已经在实施方式1中描述了用于第二加热处理的加热处理装置的详细说明，所以在此省略说明。
另外，在加热处理中，优选在氮或氦、氖、氩等的稀有气体中不包含水分、氢等。或者，优选将导入于加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度设定为6N(99.9999％)以上，更优选为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选为0.1ppm以下)。
通过上述工序可以降低氧化物半导体膜中的氢浓度，并可以实现高纯度化。由此可以实现氧化物半导体膜的稳定化。另外，通过玻璃转变温度以下的加热处理，可以形成载流子密度极少，且带隙宽的氧化物半导体膜。由此，由于可以使用大面积衬底制造晶体管，所以可以提高批量生产性。另外，通过使用该氢浓度被降低的被高纯度化的氧化物半导体膜，可以制造耐压性高，短沟道效果低，且导通截止比高的晶体管。
接着，如图5E所示，在氧化物半导体膜208上形成第二电极211。作为用于第二电极211的导电膜的材料、结构可以采用与第一电极202同样的方式。另外，第二电极211的制造方法可以与第一电极202同样地实施。
在本实施方式中，通过光刻工序在成为第二电极211的导电膜上形成抗蚀剂掩模，使用该抗蚀剂掩模对导电膜进行蚀刻，形成第二电极211。在此，作为成为第二电极211的导电膜，按顺序层叠厚度为50nm的钛膜、厚度为100nm的铝膜以及厚度为50nm的钛膜。通过将第二电极211的端部与氧化物半导体膜208的角度设定为30°以上且60°以下，优选为40°以上且50°以下，而可以提高后面形成的栅极绝缘膜的覆盖性，所以是优选的。另外，第二电极211设在与第一电极202隔开的位置并不与第一电极202接触地形成。
将第一电极202和第二电极211中的一方用作晶体管的源电极，并且将第一电极202和第二电极211中的另一方用作晶体管的漏电极。
也可以在形成第二电极211之后进行加热处理。将加热处理的温度设定为400℃以上且850℃以下，优选为400℃以上且低于衬底的应变点。在本实施方式中，在加热处理装置中之一的电炉中引入衬底，且在氮、稀有气体等的惰性气体气氛下对氧化物半导体膜208以450℃进行1小时的加热处理之后，不接触于大气并防止氢、水、羟基或氢化物等再次侵入到氧化物半导体膜，进一步降低氢浓度并使氧化物半导体膜高纯度化，从而可以得到i型化或实质上i型化的氧化物半导体膜。
另外，在上述加热处理中，优选在氮或氦、氖、氩等的稀有气体中不包含氢、水、羟基或氢化物等。或者，优选将导入于加热处理装置中的氮或氦、氖、氩等的稀有气体的纯度为6N(99.9999％)以上，更优选设定为7N(99.99999％)以上(即，将杂质浓度设定为1ppm以下，优选为0.1ppm以下)。
图7A示出图5E的第一电极202、氧化物半导体膜208、第二电极211的俯视图。另外，图7A中的虚线B1-B2的截面图相当于图5E。
接着，如图6A所示，覆盖第一电极202、氧化物半导体膜208、第二电极211地形成栅极绝缘膜212，并在栅极绝缘膜212上形成栅电极213。栅极绝缘膜212使用等离子体CVD法或溅射法等并使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、氧化铪膜、氧化钽膜的单层或叠层形成。
另外，作为栅极绝缘膜212使用铪硅酸盐(HfSiOx)、添加有N的HfSixOy、添加有氮的铪铝酸盐(HfAlOx)、氧化铪、氧化钇等的high-k材料，来可以减少栅极泄漏。还可以采用high-k材料和氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜和氧化铝膜中的任一个以上的叠层结构。栅极绝缘膜212的厚度为50nm以上且500nm以下即可。通过使栅极绝缘膜212的厚度增厚，可以减少栅极泄漏电流。
栅极绝缘膜212优选尽量不包含水分、氢等的杂质。在通过溅射法形成氧化硅膜时，作为靶材使用硅靶材或石英靶材，并且作为溅射气体使用氧或氧及氩的混合气体来进行。
由于通过去除杂质被i型化或实质上被i型化的氧化物半导体(被高纯度化的氧化物半导体)对界面能级或界面电荷非常敏感，所以与栅极绝缘膜212之间的界面很重要。由此，与被高纯度化的氧化物半导体接触的栅极绝缘膜(GI)需要有高质量。
例如，使用微波(2.45GHz)的高密度等离子体CVD可以形成致密的绝缘耐压高的高质量的绝缘膜，因此是优选的。通过使被高纯度化的氧化物半导体与高质量的栅极绝缘膜密接，可以降低界面能级并使界面特性良好。
当然，若作为栅极绝缘膜212可以形成良好的绝缘膜，则可以应用其他成膜方法诸如溅射法或等离子体CVD法等。另外，也可以使用由成膜后的热处理改进栅极绝缘膜212的膜质及与氧化物半导体之间的界面特性的绝缘膜。无论上述哪一种情况，使用如下栅极绝缘膜即可：不仅作为栅极绝缘膜的膜质良好，而且降低与氧化物半导体膜之间的界面态密度，并可以形成良好的界面。
也可以形成具有层叠有使用高阻挡性的材料形成的绝缘膜、所包含的氮的比率低的氧化硅膜以及氧氮化硅膜等的绝缘膜的结构的栅极绝缘膜212。在此情况下，将氧化硅膜、氧氮化硅膜等的绝缘膜形成在具有阻挡性的绝缘膜和氧化物半导体膜之间。作为高阻挡性的绝缘膜，例如可以举出氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等。通过使用具有阻挡性的绝缘膜，可以防止水分或氢等的气氛中的杂质或包含在衬底内的碱金属、重金属等的杂质侵入到氧化物半导体膜内、栅极绝缘膜212内或者氧化物半导体膜和其他绝缘膜的界面及其近旁。另外，通过以与氧化物半导体膜接触的方式形成所包含的氮的比率低的氧化硅膜、氧氮化硅膜等的绝缘膜，可以防止使用高阻挡性的材料的绝缘膜直接接触于氧化物半导体膜。
例如，作为第一栅极绝缘膜形成厚度为5nm以上且300nm以下的氧化硅膜(SiOx(x>0))，在第一栅极绝缘膜上作为第二栅极绝缘膜通过溅射法层叠厚度为50nm以上且200nm以下的氮化硅膜(SiNy(y>0))来形成厚度为100nm的栅极绝缘膜。在本实施方式中，在如下条件下利用RF溅射法形成厚度为100nm的氧化硅膜：压力为0.4Pa；高频电源为1.5kW；包含氧及氩(氧流量25sccm：氩流量25sccm＝1：1)的气氛。
另外，为了使栅极绝缘膜212中尽量不包含氢、羟基及水分，作为成膜的预处理，优选在溅射装置的预热室中对形成有第一电极202、氧化物半导体膜208及第二电极211的衬底200进行预热，使吸附到衬底200的氢、水分等杂质脱离并排出。另外，将预热的温度设定为100℃以上且400℃以下，优选为150℃以上且300℃以下。另外，设置在预热室中的排气单元优选是低温泵。另外，可以省略该预热处理。
另外，也可以在形成栅极绝缘膜212之后进行加热处理。加热处理在大气气氛下或在惰性气体气氛(氮或氦、氖、氩等)下优选以200℃以上且400℃以下，例如250℃以上且350℃以下进行。在本实施方式中，例如在氮气氛下以250℃进行1小时的加热处理。由于通过进行上述加热处理，在氧化物半导体膜208与构成栅极绝缘膜212的氧化硅接触的状态下对氧化物半导体膜208进行加热，所以即使在第二加热处理中发生氧缺陷，也可以从氧化硅供应氧，减少成为施主的氧缺陷，并实现满足化学计量组成比的结构，从而可以使氧化物半导体膜208i型化或实质上i型化。该加热处理的时序只要进行在形成栅极绝缘膜212之后就没有特别的限制，而也可以在其他工序，例如形成栅电极213、绝缘膜214或布线215、布线216、布线217中的任一个之后进行。另外，通过兼作用来使透明导电膜低电阻化的加热处理等其他加热处理，可以不增加工序数地进行。
作为栅电极213的材料，可以使用利用钼、钛、铬、钽、钨、钕、钪等金属材料、以这些金属材料为主要成分的合金材料的导电膜或这些金属的氮化物的单层或叠层。另外，若能够耐受后面的工序中进行的加热处理的温度，则作为上述金属材料可以使用铝、铜。铝或铜为了避免耐热性或腐蚀性的问题，优选与高熔点金属材料组合而使用。作为高熔点金属材料，可以使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为具有两层结构的栅电极213，优选采用：在铝膜上层叠有钼膜的两层结构；在铜膜上层叠有钼膜的两层结构；在铜膜上层叠有氮化钛膜或氮化钽膜的两层结构；层叠有氮化钛膜和钼膜的两层结构。作为具有三层结构的栅电极213，优选采用：将铝膜、铝和硅的合金膜、铝和钛的合金膜或铝和钕的合金膜用作中间层，将钨膜、氮化钨膜、氮化钛膜和钛膜中的任两种膜用作上方和下方的层而层叠的结构。
另外，通过作为栅电极213使用氧化铟、氧化铟氧化锡合金、氧化铟氧化锌合金、氧化锌、氧化锌铝、氧氮化锌铝、氧化锌镓等的具有透光性的氧化物导电膜，可以提高像素部的开口率。
栅电极213的厚度为10nm至400nm，优选为100nm至200nm。在本实施方式中，在通过使用钨靶材的溅射法形成150nm的用于栅电极的导电膜之后，通过蚀刻将该导电膜加工(构图)为所希望的形状，形成栅电极213。至少夹着栅极绝缘膜212在与氧化物半导体膜208的端部重叠的位置形成栅电极213即可。在氧化物半导体膜208的端部中夹着该栅极绝缘膜212的与栅电极213重叠的部分218形成沟道形成区。另外，若所形成的栅电极213的端部的形状为锥形形状，则层叠在其上的绝缘膜214的覆盖性提高，因此是优选的。另外，也可以使用喷墨法形成抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以缩减制造成本。
接着，如图6B所示，在覆盖第一电极202、氧化物半导体膜208、第二电极211、栅极绝缘膜212以及栅电极213地形成绝缘膜214之后，形成接触孔221、接触孔222、接触孔223。绝缘膜214优选尽量不包含水分、氢等的杂质，既可以是单层的绝缘膜又可以由层叠的多个绝缘膜构成。作为绝缘膜214例如使用氧化物绝缘膜(诸如氧化硅膜、氧氮化硅膜、氧化铝膜或氧氮化铝膜等)或氮化物绝缘膜(诸如氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等)。或者，可以采用氧化物绝缘膜及氮化物绝缘膜的叠层。通过作为上述绝缘膜214使用高阻挡性的绝缘膜例如氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等，可以防止水分或氢等的杂质侵入到氧化物半导体膜208内、栅极绝缘膜212内或氧化物半导体膜208和其他绝缘膜的界面及其近旁。
在本实施方式中形成具有在通过溅射法形成的厚度为200nm的氧化硅膜上层叠通过溅射法形成的厚度为100nm的氮化硅膜的结构的绝缘膜214。另外，在通过溅射法形成绝缘膜214的情况下，也可以将衬底200加热到100℃至400℃的温度，并引入包含去除氢、水、羟基或氢化物等的高纯度氮的溅射气体使用硅半导体的靶材形成绝缘膜214。在此情况下，优选的是一边去除残留在处理室内的氢、水、羟基或氢化物等一边形成绝缘膜。
另外，也可以在形成绝缘膜214之后进行加热处理。加热处理在惰性气体气氛(氮或氦、氖、氩等)下优选以200℃以上且400℃以下，例如250℃以上且350℃以下进行。
可以通过光刻工序形成抗蚀剂掩模，并对栅极绝缘膜212及绝缘膜214的一部分进行蚀刻而选择性地去除来形成接触孔221、接触孔222、接触孔223。通过形成接触孔221，栅电极213的一部分被露出。通过形成接触孔222，第二电极211的一部分被露出。通过形成接触孔223，栅电极213的一部分被露出。另外，也可以在形成这些接触孔时，在第一电极202的不被栅电极213覆盖的区域中形成使第一电极202被露出的接触孔。
接着，如图6C所示，在覆盖接触孔221、接触孔222、接触孔223地在绝缘膜214上形成导电膜之后，通过蚀刻等将该导电膜加工为所希望的形状，形成布线215、布线216、布线217。另外，也可以使用喷墨法形成用来蚀刻的抗蚀剂掩模。当通过喷墨法形成抗蚀剂掩模时不使用光掩模，因此可以缩减制造成本。
布线215通过接触孔221连接于栅电极213。布线216通过接触孔222连接于第二电极211。布线217通过接触孔223连接于栅电极213。另外，也可以在形成这些布线时，形成通过接触孔连接于第一电极202的布线。
布线215、布线216、布线217可以使用具有与第一电极202同样的结构、材料的导电膜，并使用同样的制造方法形成。
通过上述工序形成晶体管220。
图7B示出图6C所示的晶体管220的俯视图。另外，图7B中的虚线B1-B2的截面图相当于图6C。在图7B中，布线230是与布线215、布线216、布线217同时形成的布线，并通过接触孔231连接于第一电极202。
上述那样通过降低氧化物半导体膜中的氢浓度，而可以实现高纯度化。由此可以实现氧化物半导体膜的稳定化。另外，通过玻璃转变温度以下的加热处理，可以形成载流子密度极少，且带隙宽的氧化物半导体膜。由此，由于可以使用大面积衬底制造晶体管，所以可以提高批量生产性。另外，通过使用该氢浓度被降低的被高纯度化的氧化物半导体膜，可以制造耐压性高，短沟道效果低，且导通截止比高的晶体管。
另外，在本实施方式中，虽然在氧化物半导体膜208中形成在与第二电极211不同的区域中的所有部分由栅电极213覆盖，但是本发明不局限于该结构。在氧化物半导体膜208中，形成在与第二电极211不同的区域中的部分的至少一部分由栅电极213覆盖即可。另外，也可以在第一电极202和第二电极211中用作漏电极的电极连接于栅电极213。通过用作漏电极的电极连接于栅电极213，可以使该晶体管用作二极管。
另外，根据晶体管的极性及施加到各电极的电位的高低差而晶体管所具有的“源电极”和“漏电极”的术语被互换。一般而言，在n沟道型晶体管中，将被施加低电位的电极称为源电极，而将被施加高电位的电极称为漏电极。另外，在p沟道型晶体管中，将被施加低电位的电极称为漏电极，而将被施加高电位的电极称为源电极。在本说明书中，为了方便起见，假设源电极和漏电极的名称被决定而说明晶体管的连接关系，但是实际上根据上述电位的关系互换源电极和漏电极的名称。
另外，在本说明书中“连接”是指电连接，并相当于能够传送电流或电压的状态。
在此，说明本实施方式所示的晶体管的漏极耐压。
当半导体中的电场到达某个阈值时，产生碰撞离子化，在耗尽层内由高电场加速的载流子碰撞到晶格，而产生电子和空穴对。当电场更高时，因碰撞离子化而产生的电子和空穴对还由电场加速，反复碰撞离子化，而产生电流以指数函数的方式增加的雪崩击穿(avalanche breakdown)。由于载流子(电子、空穴)具有半导体的带隙以上的动能而产生碰撞离子化。由此，带隙越大，产生碰撞离子化的电场越高。
由于氧化物半导体的带隙为3.15eV，该带隙大于硅的带隙即1.74eV，所以不容易产生雪崩击穿。由此，使用氧化物半导体的晶体管的漏极耐压高，即使施加高电场也不容易出现导通电流的指数函数的快速上升。
接着，说明使用氧化物半导体的晶体管的热载流子退化。
热载流子退化是指被加速至高速的电子在沟道中的漏极附近注入到的栅极绝缘膜中并成为固定电荷，或者由于在栅极绝缘膜界面形成陷阱能级而产生阈值电压的变动或栅极泄漏等的晶体管特性的退化的情况。热载流子退化的主要原因是沟道热电子注入(CHE注入)及漏雪崩热载流子注入(DAHC注入)。
由于硅的带隙窄，所以容易由雪崩击穿如雪崩那样发生电子，并以能够越过栅极绝缘膜的势垒的方式被加速至高速的电子数增加。然而，由于本实施方式所示的氧化物半导体的带隙宽，所以不容易发生雪崩击穿，并与硅相比对热载流子退化的耐性高。另外，虽然高耐压材料的一种的碳化硅的带隙和氧化物半导体的带隙相等，但是由于氧化物半导体的迁移率比碳化硅的迁移率小两个数量级，所以电子不容易被加速，与碳化硅相比不容易发生热载流子退化，并且漏极耐压高。
以上所述，使用氧化物半导体的晶体管的漏极耐压高，具体而言，能够具有100V以上，优选具有500V，更优选具有1kV以上的漏极耐压。
在此，以下示出对使用碳化硅的晶体管(晶体管的典型例子)和使用氧化物半导体的晶体管进行比较的情况。在此，作为碳化硅使用4H-SiC。
氧化物半导体和4H-SiC具有几个共同点。本征载流子密度是其中的一个例子。根据费米-狄拉克分布，氧化物半导体的本征载流子密度被估计为10-7cm-3左右，这与4H-SiC的6.7×10-11cm-3同样，显示极为低的数值。
另外，因为氧化物半导体的能带隙为3.0eV至3.5eV，并且4H-SiC的能带隙为3.26eV，所以从宽带隙半导体的这一点来看，氧化物半导体和碳化硅也具有共同点。
然而，使用氧化物半导体的晶体管的制造温度和使用碳化硅的晶体管的制造温度大不一样。碳化硅通常需要1500℃至2000℃的热处理。另一方面，通过在300℃至500℃(玻璃转变温度以下，最高为700℃左右)的温度下进行热处理，可以制造氧化物半导体，并可以在大面积衬底上制造晶体管。另外，可以提高处理量。
另外，由于使用碳化硅的晶体管使用PN结，所以需要进行成为施主或受主的杂质(磷、硼等)的掺杂工序，而制造工序数增加。另一方面，由于使用氧化物半导体的晶体管不需要设置PN结，所以可以缩减制造工序，提高处理量，还可以使用大面积衬底。
另外，虽然对氧化物半导体中的带隙内的DOS(态密度：density of state)等的物性已在进行各种各样的研究，但是这些研究不包括充分降低DOS本身的技术思想。在本实施方式中，通过从氧化物半导体中去除会成为DOS的原因的水或氢，制造被高纯度化的氧化物半导体。这是基于充分降低DOS本身的技术思想。由此，可以制造极为优良的工业产品。
再者，通过将氧供给给由氧缺陷而产生的金属的悬空键以减少由氧缺陷而起的DOS，可以得到更被高纯度化(i型)的氧化物半导体。例如，通过密接沟道形成区地形成氧过剩的氧化膜并从该氧化膜供给氧，可以减少由氧缺陷而起的DOS。
氧化物半导体中的缺陷被认为起因于由氢过剩导致的传导带下0.1eV至0.2eV的较浅能级、由氧不足导致的较深能级等。尽可能地去除氢并充分供给氧以消除上述缺陷的技术思想是对的。
另外，一般来说，氧化物半导体为n型，但是在本实施方式中，通过去除杂质，尤其是水或氢，实现i型化。在这一点上，不是如硅等那样添加杂质而实现i型化，因此可以说本发明的实施方式包括从来没有的技术思想。
另外，通过使氧化物半导体i型化，晶体管的温度特性良好，典型的是在-25℃至150℃的温度范围内晶体管的电流电压特性几乎没有导通电流、截止电流、电场效应迁移率、S值以及阈值电压的变动。即，几乎没有因温度而发生的电流电压特性的退化。
另外，使用本实施方式所示的氧化物半导体的晶体管的迁移率比使用碳化硅的晶体管的迁移率小两个数量级左右，但是通过提高漏电压、增大沟道宽度(W)，可以提高晶体管的电流值，并可以提高器件特性。
本实施方式的技术思想是如下思想，不在氧化物半导体中添加杂质，与此相反，通过意图性地去除不需要的如水、氢那样的杂质，使氧化物半导体本身高纯度化。换言之，去除构成施主能级的水或氢，并减少氧缺陷，充分供给构成氧化物半导体的主要成分的氧，使氧化物半导体高纯度化。
通过形成氧化物半导体膜，使用SIMS(二次离子质谱分析法)测量出1020cm-3级的氢浓度。意图性地去除该成为施主能级的原因的水或氢，对氧化物半导体还添加随着去除水或氢的同时减少的氧(氧化物半导体的成分之一)，由此使氧化物半导体高纯度化，并实现在电学上i型(本征)的半导体。
另外，在本实施方式中，氧化物半导体中的水、氢的含量越少越好，并且载流子也越少越好。换言之，载流子密度低于1×1014cm-3，优选低于1×1012cm-3，更优选低于测量极限以下的1×1011cm-3。再者，在本实施方式的技术思想中载流子密度近于0或等于0是理想的。通过降低氧化物半导体中的载流子，优选消除氧化物半导体中的载流子，在晶体管中氧化物半导体起载流子穿过的通路(路径)的作用。其结果是，氧化物半导体是被高纯度化的i型(本征)半导体，没有载流子，或使载流子极少，可以在晶体管的截止状态下使截止电流Ioff极低，这是本实施方式的技术思想。
另外，当氧化物半导体用作通路(路径)，并且氧化物半导体本身是没有载流子或有极少载流子的被高纯度化的i型(本征)氧化物半导体时，从源电极、漏电极供给载流子。
另外，具有本实施方式所示的结构的晶体管与如实施方式1所示那样的沟道形成为与衬底大致平行的横向晶体管相比，可以减少衬底表面上的占有面积。其结果是可以实现晶体管的微细化。
像这样，通过以尽量不包含氧化物半导体膜的主要成分以外的杂质，典型的是氢、水、羟基或氢化物等的方式实现高纯度化，可以使晶体管的工作良好。尤其是可以提高耐压性，降低短沟道效果，并提高导通截止比。
本实施方式可以与上述实施方式适当地组合而实施。
实施方式3
在本实施方式中，以沟道保护结构的底栅型晶体管为例子，对半导体装置的结构及制造方法进行说明。注意，因为与实施方式1相同部分或具有相同功能的部分及工序可以与实施方式1同样地进行，所以省略重复的说明。
如实施方式1的图1E所示，到第二加热处理的工序为止使用同样的方式进行处理。接着，如图8A所示，以重叠于氧化物半导体膜108内的与栅电极101重叠的区域，即以重叠于沟道形成区的方式在氧化物半导体膜108上形成沟道保护膜130。通过设置沟道保护膜130，可以防止在后面的工序中对氧化物半导体膜108中的成为沟道形成区的部分造成损伤(蚀刻时的等离子体或蚀刻剂所导致的厚度减少等)。因此，可以提高晶体管的可靠性。
沟道保护膜130可以使用包含氧的无机材料(氧化硅、氧氮化硅、氮氧化硅等)。沟道保护膜130可以使用等离子体CVD法或热CVD法等气相生长法或溅射法形成。在形成沟道保护膜130之后，对沟道保护膜130进行蚀刻来加工其形状。在此，通过溅射法形成氧化硅膜，使用利用光刻法形成的掩模对该氧化硅膜进行蚀刻加工而形成沟道保护膜130。
另外，也可以在形成沟道保护膜130之后进行加热处理。在惰性气体气氛(氮或氦、氖、氩等)下优选以200℃以上且400℃以下的温度，例如以250℃以上且350℃以下的温度进行加热处理。在本实施方式中，例如在氮气氛下以250℃的温度进行1小时的加热处理。通过以彼此接触的方式设置氧化物半导体膜108的成为沟道形成区的部分和作为包含氧的绝缘膜的沟道保护膜130之后进行加热处理，向氧化物半导体膜108供应氧，因此可以选择性地使氧化物半导体膜108的接触于沟道保护膜130的区域处于氧过剩状态。其结果是，即使在氧化物半导体膜108的至少接触于沟道保护膜130的区域中由于第二加热处理产生了氧缺陷的情况下，也可以降低成为施主的氧缺陷而满足化学计量组成比，且重叠于栅电极101的沟道形成区成为i型化或实质上成为i型化，从而可以提高晶体管的电特性并减轻电特性的偏差。进行该加热处理的时机只要在形成沟道保护膜130之后就没有特别的限制，并且例如通过将该加热处理兼作形成树脂膜时的加热处理或用来将透明导电膜低电阻化的加热处理，可以在不增加工序数的条件下进行该加热处理。
接着，如图8B所示，通过在氧化物半导体膜108上形成成为源电极及漏电极(包括使用与源电极及漏电极相同的层形成的布线)的导电膜，然后利用蚀刻等将该导电膜加工为所希望的形状，来形成源电极131、漏电极132。源电极131、漏电极132的材料、厚度、结构及制造方法可以参照关于实施方式1所示的源电极111、漏电极112的记载说明。
接着，进行使用N2O、N2或Ar等气体的等离子体处理。通过该等离子体处理去除附着到露出的氧化物半导体膜表面的吸着水等。另外，也可以使用氧和氩的混合气体进行等离子体处理。
另外，在进行等离子体处理之后，如图8C所示，覆盖源电极131、漏电极132、沟道保护膜130及氧化物半导体膜108地形成绝缘膜133。绝缘膜133的材料、厚度、结构及制造方法可以参照关于实施方式1所示的绝缘膜113的说明。
另外，也可以在形成绝缘膜133之后进行加热处理。在惰性气体气氛(氮或氦、氖、氩等)下优选以200℃以上且400℃以下，例如250℃以上且350℃以下的温度进行加热处理。在本实施方式中，例如在氮气氛下以250℃的温度进行1小时的加热处理。
通过上述工序形成晶体管140。
图9示出图8C所示的晶体管140的俯视图。注意，沿着图9的虚线C1-C2的截面图相当于图8C。
通过上述制造方法形成的晶体管140具有栅电极101、栅电极101上的栅极绝缘膜102、栅极绝缘膜102上的氧化物半导体膜108、氧化物半导体膜108上的沟道保护膜130、氧化物半导体膜108上的源电极131及漏电极132。晶体管140还可以具有在氧化物半导体膜108、源电极131、漏电极132及沟道保护膜130上的绝缘膜133。
另外，虽然使用单栅结构的晶体管说明晶体管140，但是也可以根据需要形成具有多个沟道形成区的多栅结构的晶体管。
接着，也可以通过在绝缘膜133上形成导电膜，然后对该导电膜进行构图，而如图10A所示在重叠于氧化物半导体膜108的位置上形成背栅电极145。背栅电极145可以使用与栅电极101或源电极131或漏电极132相同的材料及结构而形成。
背栅电极145的厚度是10nm至400nm，优选是100nm至200nm。在本实施方式中，形成层叠有钛膜、铝膜、钛膜的导电膜。并且，通过光刻法形成抗蚀剂掩模，利用蚀刻去除不需要的部分，并将该导电膜加工(构图)为所希望的形状，以形成背栅电极145。
接着，如图10B所示，覆盖背栅电极145地形成绝缘膜146。绝缘膜146优选使用可以防止气氛中的水分、氢、氧等对晶体管140的特性造成影响的高阻挡性的材料。例如，可以通过等离子体CVD法或溅射法等形成氮化硅膜、氮氧化硅膜、氮化铝膜或氮氧化铝膜等的单层或叠层作为高阻挡性的绝缘膜。为了得到阻挡性效果，例如优选将绝缘膜146的厚度形成为15nm至400nm。
在本实施方式中，通过等离子体CVD法形成300nm的绝缘膜。膜的形成条件是：硅烷气体的流量是4sccm；一氧化二氮(N2O)的流量是800sccm；并且衬底温度是400℃。
图10C示出图10B所示的半导体装置的俯视图。图10B相当于沿着图10C的虚线C1-C2的截面图。
注意，虽然图10B例示背栅电极145覆盖整个氧化物半导体膜108的情况，但是本发明不局限于该结构。背栅电极145至少重叠于氧化物半导体膜108所具有的沟道形成区的一部分即可。
背栅电极145可以处于电绝缘的浮动状态或被施加电位的状态。当背栅电极145处于被施加电位的状态时，可以对背栅电极145施加与栅电极101相同水平的电位或接地等固定电位。通过控制施加到背栅电极145的电位水平，可以控制晶体管140的阈值电压。
本实施方式可以与上述实施方式适当地组合而实施。
实施方式4
在本实施方式中，说明使用本发明的制造方法形成的半导体显示装置之一的被称为电子纸或数码纸的半导体显示装置的结构。
电子纸使用能够通过施加电压来控制灰度的具有存储性的显示元件。具体而言，用于电子纸的显示元件可以使用：非水电泳型显示元件；在两个电极之间的高分子材料中分散有液晶小滴的PDLC(polymer dispersed liquid crystal：聚合物分散液晶)方式的显示元件；在两个电极之间具有手性向列液晶或胆甾液晶的显示元件；或者在两个电极之间具有带电的微粒并利用电场使该微粒在粉体中移动的粉体移动方式的显示元件等。另外，非水电泳型显示元件包括：在两个电极之间夹有分散有带电的微粒的分散液的显示元件；在夹有绝缘膜的两个电极上具有分散有带电的微粒的分散液的显示元件；在两个电极之间将具有分别带着不同电荷的双色半球的扭转球分散在溶剂中的显示元件；以及在两个电极之间具有溶液中分散有多个带电的微粒的微胶囊的显示元件等。
图11A示出电子纸的像素部700、信号线驱动电路701和扫描线驱动电路702的俯视图。
像素部700具有多个像素703。另外，从信号线驱动电路701多个信号线707被引至像素部700内。从扫描线驱动电路702多个扫描线708被引至像素部700内。
各像素703具有晶体管704、显示元件705、存储电容器706。晶体管704的栅电极连接到扫描线708之一。另外，晶体管704的源电极和漏电极中的一方连接到信号线707之一，晶体管704的源电极和漏电极中的另一方连接到显示元件705的像素电极。
注意，虽然在图11A中为了保持施加到显示元件705的像素电极和对置电极之间的电压而与显示元件705并联地连接有存储电容器706，但是只要显示元件705具有足够高的存储性以维持显示，就不需要必须设置存储电容器706。
注意，虽然在图11A中对在各像素中设置一个用作开关元件的晶体管的有源矩阵型像素部的结构进行了说明，但是根据本发明的一个方式的电子纸不局限于该结构。设置在像素中的晶体管的数目可以为多个。除了晶体管以外还可以连接有如电容器、电阻器或线圈等的元件。
在图11B中，以具有微胶囊的电泳型电子纸为例子，示出设置在各像素703中的显示元件705的截面图。
显示元件705具有像素电极710、对置电极711、被像素电极710及对置电极711施加电压的微胶囊712。晶体管704的源电极和漏电极713中的一方连接到像素电极710。
氧化钛等带正电的白色颜料和碳黑等带负电的黑色颜料与油等分散介质一起被封入微胶囊712内。通过根据施加到像素电极710的视频信号的电压对像素电极和对置电极之间施加电压，将黑色颜料引到正电极一侧并将白色颜料引到负电极一侧，而可以显示灰度。
另外，在图11B中，在像素电极710和对置电极711之间微胶囊712由具有透光性的树脂714固定。但是，本发明不局限于该结构。由微胶囊712、像素电极710和对置电极711形成的空间也可以填充有空气、惰性气体等气体。但是，此时优选使用黏合剂将微胶囊712固定到像素电极710和对置电极711中的一方或双方。
另外，显示元件705所具有的微胶囊712的数目不需要如图11B所示那样为多个。既可以采用一个显示元件705具有多个微胶囊712的结构，又可以采用多个显示元件705具有一个微胶囊712的结构。例如，假设两个显示元件705共有一个微胶囊712，对一方的显示元件705所具有的像素电极710施加正电压，对另一方的显示元件705所具有的像素电极710施加负电压。此时，在与被施加正电压的像素电极710重叠的区域中，在微胶囊712内，黑色颜料被引到像素电极710一侧，而白色颜料被引到对置电极711一侧。反之，在与被施加负电压的像素电极710重叠的区域中，在微胶囊712内，白色颜料被引到像素电极710一侧，而黑色颜料被引到对置电极711一侧。
接着，以上述电泳型电子纸为例子对电子纸的具体驱动方法进行说明。
电子纸的工作可以分为以下几个期间进行说明：初始化期间、写入期间、保持期间。
通过在转换进行显示的图像之前首先在初始化期间暂时将像素部内的各像素的灰度统一，而使显示元件初始化。通过将显示元件初始化，可以防止余象。具体而言，在电泳型中，以使各像素的显示为白色或黑色的方式利用显示元件705所具有的微胶囊712调整显示的灰度。
在本实施方式中，对将显示黑色的初始化视频信号输入到像素之后将显示白色的初始化视频信号输入到像素时的初始化工作进行说明。例如，在向对置电极711一侧进行图像显示的电泳型电子纸中，首先，以使微胶囊712内的黑色颜料朝向对置电极711一侧移动并使白色颜料朝向像素电极710一侧移动的方式对显示元件705施加电压。接着，以使微胶囊712内的白色颜料朝向对置电极711一侧移动并使黑色颜料朝向像素电极710一侧移动的方式对显示元件705施加电压。
另外，当仅向像素输入一次初始化视频信号时，由于在初始期间之前显示的灰度，微胶囊712内的白色颜料和黑色颜料的移动有时中途停止，而在初始化期间结束之后显示在像素之间的灰度也有可能产生偏差。因此，优选通过对像素电极710施加相对于共同电压Vcom为负的电压-Vp多次来显示黑色，并且通过对像素电极710施加相对于共同电压Vcom为正的电压Vp多次来显示白色。
另外，当在初始化期间之前各像素的显示元件所显示的灰度不同时，需要输入初始化视频信号的最少次数也不同。因此，也可以根据在初始化期间之前显示的灰度而改变对每个像素输入初始化视频信号的次数。此时，优选对不需要输入初始化视频信号的像素输入共同电压Vcom。
另外，为了多次对像素电极710施加初始化视频信号的电压Vp或电压-Vp，在对各扫描线施加选择信号的脉冲的期间中，多次地进行如下一串连的工作，即对具有该扫描线的行(line)的像素输入初始化视频信号。通过将作为初始化视频信号的电压Vp或电压-Vp施加到像素电极710多次，可以使微胶囊712内的白色颜料和黑色颜料的移动收敛，以防止各像素之间产生灰度的偏差，从而可以使像素部的像素初始化。
另外，在初始化期间，也可以不在显示黑色之后显示白色而在显示白色之后显示黑色。或者，在初始化期间，也可以在各像素中显示白色之后显示黑色然后再显示白色。
另外，在像素部内的所有像素中，不需要同时开始初始化期间。例如，也可以使各像素或属于同一行(line)的各像素等的开始初始化期间的时序各不相同。
接着，在写入期间对像素输入具有图像信息的视频信号。
当利用整个像素部进行图像显示时，在一个帧期间对所有的扫描线依次输入电压的脉冲移动的选择信号。并且，在选择信号出现脉冲的一行期间内，对所有信号线输入具有图像信息的视频信号。
微胶囊712内的白色颜料和黑色颜料根据施加到像素电极710的视频信号的电压移动到像素电极710一侧或对置电极711一侧，由此显示元件705进行灰度显示。
另外，优选在写入期间也与初始化期间同样地对像素电极710施加视频信号的电压多次。因此，在向各扫描线施加选择信号的脉冲的期间中，多次地进行如下一串连的工作，即对具有该扫描线的行(line)的像素输入初始化视频信号。
接着，在保持期间，在通过信号线对所有像素输入共同电压Vcom之后，不进行对扫描线的选择信号的输入或对信号线的视频信号的输入。因此，因为只要不对像素电极710和对置电极711之间施加正电压或负电压，显示元件705所具有的微胶囊712内的白色颜料和黑色颜料则保持其配置，所以显示元件705所显示的灰度被保持。因此，在保持期间也维持显示在写入期间写入的图像。
另外，用于电子纸的显示元件改变灰度时所需的电压比用于液晶显示装置的液晶元件或用于发光装置的有机发光元件等发光元件高。因此，在写入期间在用于开关元件的像素的晶体管704中源电极和漏电极之间的电位差变大，因此截止电流升高，像素电极710的电位变动而容易产生显示失真。另外，在本发明的一个方式中，将杂质浓度极低的氧化物半导体膜用于晶体管704的激活层。因此，在晶体管704中，栅电极和源电极之间的电压大致为0时的截止电流即泄漏电流非常低。因此，在写入期间，即使晶体管704的源电极和漏电极之间的电位差大，也可以抑制截止电流并防止因像素电极710的电位变动而产生的显示失真。另外，在用作开关元件的像素的晶体管704中，因为在写入期间源电极和漏电极之间的电位差变大，所以容易劣化。但是，在本发明的一个方式中，由于可以将晶体管704的随时间的恶化而导致的阈值电压的偏差抑制为小，因此可以提高电子纸的可靠性。
本实施方式可以与上述实施方式组合而实施。
实施方式5
图12A示出有源矩阵型半导体显示装置的框图的一个例子。在显示装置的衬底5300上包括像素部5301、第一扫描线驱动电路5302、第二扫描线驱动电路5303、信号线驱动电路5304。在像素部5301中配置有从信号线驱动电路5304延伸的多个信号线以及从第一扫描线驱动电路5302及第二扫描线驱动电路5303延伸的多个扫描线。此外，在扫描线与信号线的交叉区中分别具有显示元件的像素被配置为矩阵状。另外，显示装置的衬底5300通过FPC(柔性印刷电路)等连接部连接于时序控制电路5305(也称为控制器、控制IC)。
在图12A中，第一扫描线驱动电路5302、第二扫描线驱动电路5303、信号线驱动电路5304与像素部5301形成在同一衬底5300上。由此，设置在外部的诸如驱动电路等构件的数量减少，所以不仅可以实现显示装置的小型化，而且可以通过缩减装配工序或检查工序而实现成本的降低。另外，当在衬底5300的外部设置驱动电路时，需要延伸布线，且布线之间的连接数增加。当在相同衬底5300上设置驱动电路时，可以减少上述布线之间的连接数。因此，可以防止因驱动电路和像素部的连接不良而导致的成品率的降低以及因连接部分的机械强度低而导致的可靠性的降低。
另外，作为一个例子，时序控制电路5305向第一扫描线驱动电路5302供应第一扫描线驱动电路启动信号(GSP1)、扫描线驱动电路时钟信号(GCK1)。此外，作为一个例子，时序控制电路5305向第二扫描线驱动电路5303供应第二扫描线驱动电路启动信号(GSP2)(也称为起始脉冲)、扫描线驱动电路时钟信号(GCK2)。时序控制电路5305向信号线驱动电路5304供应信号线驱动电路启动信号(SSP)、信号线驱动电路时钟信号(SCK)、视频信号数据(DATA)(也简称为视频信号)及锁存信号(LAT)。另外，可以省略第一扫描线驱动电路5302和第二扫描线驱动电路5303中的一方。
图12B示出将驱动频率低的电路(例如，第一扫描线驱动电路5302、第二扫描线驱动电路5303)与像素部5301形成在同一衬底5300上，而将信号线驱动电路5304与像素部5301形成在不同的衬底上的结构。另外，也可以与像素部5301一起将信号线驱动电路5304中的用于取样电路的模拟开关等驱动频率低的电路部分地形成在一个衬底5300上。如此，通过部分地采用系统整合型面板(system-on-panel)，可以享受系统整合型面板的一定程度的优点，即避免上述因连接不良而导致的成品率的降低以及连接部分的机械强度低等的问题以及通过缩减装配工序或检查工序降低成本等。再者，与将像素部5301、第一扫描线驱动电路5302、第二扫描线驱动电路5303及信号线驱动电路5304都形成在同一衬底上的系统整合型面板相比，可以提高驱动频率高的电路的性能，并可以形成当使用单晶半导体时难以实现的面积宽的像素部。
接着，对使用n沟道型晶体管的信号线驱动电路的结构进行说明。
图13A所示的信号线驱动电路具有移位寄存器5601及取样电路5602。取样电路5602具有多个开关电路5602_1至5602_N(N是自然数)。开关电路5602_1至5602_N分别具有多个n沟道型晶体管5603_1至5603_k(k是自然数)。
以开关电路5602_1为例对信号线驱动电路的连接关系进行说明。注意，以下将晶体管所具有的源电极和漏电极中的任一方称为第一端子，而将另一方称为第二端子。
晶体管5603_1至5603_k的第一端子分别连接到布线5604_1至5604_k。对布线5604_1至5604_k分别输入视频信号。晶体管5603_1至5603_k的第二端子分别连接到信号线S1至Sk。晶体管5603_1至5603_k的栅电极连接到移位寄存器5601。
移位寄存器5601对布线5605_1至5605_N依次输出具有高电平的电压(H电平)的时序信号，并能够依次选择开关电路5602_1至5602_N。
开关电路5602_1具有利用晶体管5603_1至5603_k的开关控制布线5604_1至5604_k与信号线S1至Sk的导通状态(第一端子和第二端子之间的导通)的功能，即控制是否将布线5604_1至5604_k的电位供应给信号线S1至Sk的功能。
接着，参照图13B的时序图说明图13A的信号线驱动电路的工作。图13B作为一个例子示出从移位寄存器5601分别输入到布线5605_1至5605_N的时序信号Sout_1至Sout_N以及输入到布线5604_1至5604_k的视频信号Vdata_1至Vdata_k的时序图。
另外，信号线驱动电路的一个工作期间相当于显示装置中的一个行期间。在图13B中，例示将一个行期间分割为期间T1至期间TN的情况。期间T1至期间TN分别是用来对属于被选择的行的像素写入视频信号的期间。
在期间T1至期间TN中，移位寄存器5601将H电平的时序信号依次输出到布线5605_1至5605_N。例如，在期间T1中，移位寄存器5601将H电平的信号输出到布线5605_1。由此，开关电路5602_1所具有的晶体管5603_1至5603_k导通，所以布线5604_1至5604_k与信号线S1至Sk彼此电连接。此时，对布线5604_1至5604_k输入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分别通过晶体管5603_1至5603_k写入到属于被选择的行的像素中的第一列至第k列的像素。通过上述步骤，在期间T1至TN中，对属于被选择的行的像素的每k列按顺序写入视频信号。
如上所述，通过对每多个列的像素写入视频信号，可以减少视频信号的数量或布线的数量。因此，可以减少与控制器等的外部电路的连接数量。此外，通过对每多个列的像素写入视频信号，可以延长写入时间，因此可以防止视频信号的写入不足。
接着，参照图14A至图15B说明用于信号线驱动电路或扫描线驱动电路的移位寄存器的一个方式。
移位寄存器具有第一脉冲输出电路10_1至第N脉冲输出电路10_N(N是3以上的自然数)(参照图14A)。向第一脉冲输出电路10_1至第N脉冲输出电路10_N从第一布线11供应第一时钟信号CK1，从第二布线12供应第二时钟信号CK2，从第三布线13供应第三时钟信号CK3，从第四布线14供应第四时钟信号CK4。另外，对第一脉冲输出电路10_1输入来自第五布线15的起始脉冲SP1(第一起始脉冲)。此外，对第二级以后的第n脉冲输出电路10_n(n是2以上且N以下的自然数)输入来自前一级的脉冲输出电路10_n-1的信号(称为前级信号OUT(n-1))。另外，对第一脉冲输出电路10_1输入来自后二级的第三脉冲输出电路10_3的信号。类似地，对第二级以后的第n脉冲输出电路10_n输入来自后二级的第(n+2)脉冲输出电路10_(n+2)的信号(称为后级信号OUT(n+2))。从而,从各级的脉冲输出电路输出用来输入到后级及/或前二级的脉冲输出电路的第一输出信号(OUT(1)(SR)至OUT(N)(SR))以及输入到其他电路等第二输出信号(OUT(1)至OUT(N))。另外，如图14A所示，由于不对移位寄存器的最后级的两个级输入后级信号OUT(n+2)，所以作为一个例子，采用另行分别输入第二起始脉冲SP2、第三起始脉冲SP3的结构即可。
另外，时钟信号(CK)是以一定间隔反复H电平和L电平(低电平的电压)的信号。在此，第一时钟信号(CK1)至第四时钟信号(CK4)依次迟延1/4周期。在本实施方式中，利用第一时钟信号(CK1)至第四时钟信号(CK4)进行脉冲输出电路的驱动的控制等。
第一输入端子21、第二输入端子22及第三输入端子23电连接到第一布线11至第四布线14中的任一个。例如，在图14A中，在第一脉冲输出电路10_1中，第一输入端子21电连接到第一布线11，第二输入端子22电连接到第二布线12，并且第三输入端子23电连接到第三布线13。此外，在第二脉冲输出电路10_2中，第一输入端子21电连接到第二布线12，第二输入端子22电连接到第三布线13，并且第三输入端子23电连接到第四布线14。
第一脉冲输出电路10_1至第N脉冲输出电路10_N分别具有第一输入端子21、第二输入端子22、第三输入端子23、第四输入端子24、第五输入端子25、第一输出端子26、第二输出端子27(参照图14B)。在第一脉冲输出电路10_1中，对第一输入端子21输入第一时钟信号CK1，对第二输入端子22输入第二时钟信号CK2，对第三输入端子23输入第三时钟信号CK3，对第四输入端子24输入起始脉冲，对第五输入端子25输入后级信号OUT(3)，从第一输入端子26输出第一输出信号OUT(1)(SR)，从第二输出端子27输出第二输出信号OUT(1)。
接着，参照图15A示出脉冲输出电路的具体的电路结构的一个例子。
各脉冲输出电路具有第一晶体管31至第十三晶体管43(参照图15A)。此外，除了上述第一输入端子21至第五输入端子25以及第一输出端子26、第二输出端子27以外，还从被供应第一高电源电位VDD的电源线51、被供应第二高电源电位VCC的电源线52、被供应低电源电位VSS的电源线53向第一晶体管31至第十三晶体管43供应信号或电源电位。在此，示出图15A的各电源线的电源电位的关系：即第一电源电位VDD是第二电源电位VCC以上的电位，并且第二电源电位VCC是大于第三电源电位VSS的电位。此外，第一时钟信号(CK1)至第四时钟信号(CK4)是以一定间隔反复H电平和L电平的信号，并且当H电平时电位为VDD，并且当L电平时电位为VSS。另外，通过使电源线51的电位VDD高于电源线52的电位VCC，可以不影响到工作地将施加到晶体管的栅电极的电位抑制得低，并降低晶体管的阈值电压的漂移，而可以抑制劣化。
在图15A的第一晶体管31中，第一端子电连接到电源线51，第二端子电连接到第九晶体管39的第一端子，栅电极电连接到第四输入端子24。在第二晶体管32中，第一端子电连接到电源线53，第二端子电连接到第九晶体管39的第一端子，栅电极电连接到第四晶体管34的栅电极。在第三晶体管33中，第一端子电连接到第一输入端子21，第二端子电连接到第一输出端子26。在第四晶体管34中，第一端子电连接到电源线53，第二端子电连接到第一输出端子26。在第五晶体管35中，第一端子电连接到电源线53，第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极电连接到第四输入端子24。在第六晶体管36中，第一端子电连接到电源线52，第二端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极电连接到第五输入端子25。在第七晶体管37中，第一端子电连接到电源线52，第二端子电连接到第八晶体管38的第二端子，栅电极电连接到第三输入端子23。在第八晶体管38中，第一端子电连接到第二晶体管32的栅电极及第四晶体管34的栅电极，栅电极电连接到第二输入端子22。在第九晶体管39中，第一端子电连接到第一晶体管31的第二端子及第二晶体管32的第二端子，第二端子电连接到第三晶体管33的栅电极及第十晶体管40的栅电极，栅电极电连接到电源线52。在第十晶体管40中，第一端子电连接到第一输入端子21，第二端子电连接到第二输出端子27，栅电极电连接到第九晶体管39的第二端子。在第十一晶体管41中，第一端子电连接到电源线53，第二端子电连接到第二输出端子27，栅电极电连接到第二晶体管32的栅电极及第四晶体管34的栅电极。在第十二晶体管42中，第一端子电连接到电源线53，第二端子电连接到第二输出端子27，栅电极电连接到第七晶体管37的栅电极。在第十三晶体管43中，第一端子电连接到电源线53，第二端子电连接到第一输出端子26，栅电极电连接到第七晶体管37的栅电极。
在图15A中，以第三晶体管33的栅电极、第十晶体管40的栅电极以及第九晶体管39的第二端子的连接部分为节点A。此外，以第二晶体管32的栅电极、第四晶体管34的栅电极、第五晶体管35的第二端子、第六晶体管36的第二端子、第八晶体管38的第一端子以及第十一晶体管41的栅电极的连接部分为节点B(参照图15A)。
在此，图15B示出图15A所示的具备多个脉冲输出电路的移位寄存器的时序图。
此外，如图15A所示，通过设置其栅电极被施加第二电源电位VCC的第九晶体管39，在自举工作的前后有如下优点。
在没有其栅电极被施加第二电位VCC的第九晶体管39的情况下，当因自举工作而节点A的电位上升时，第一晶体管31的第二端子的源电极电位上升，而变成高于第一电源电位VDD的电位。然后，第一晶体管31的源电极转换为第一端子一侧，即电源线51一侧。因此，在第一晶体管31中，因为对栅电极和源电极之间以及栅电极和漏电极之间施加较大的偏压，所以栅电极和源电极之间以及栅电极和漏电极之间受到较大的压力，这会导致晶体管的劣化。于是，通过设置其栅电极被施加第二电源电位VCC的第九晶体管39，虽然因自举工作而节点A的电位上升，但是可以不使第一晶体管31的第二端子的电位上升。换言之，通过设置第九晶体管39，可以将对第一晶体管31的栅电极和源电极之间施加的负偏压的值设定得小。由此，由于通过采用本实施方式的电路结构来可以将施加到第一晶体管31的栅电极和源电极之间的负偏压设定得小，所以可以抑制因压力而导致的第一晶体管31的劣化。
此外，只要在第一晶体管31的第二端子和第三晶体管33的栅电极之间以通过第一端子和第二端子连接的方式设置第九晶体管39，就对设置第九晶体管39的结构没有特别的限制。另外，在采用具有多个本实施方式的脉冲输出电路的移位寄存器时，具有如下优点：在其级数与扫描线驱动电路相比多的信号线驱动电路中，可以省略第九晶体管39从而可以减少晶体管的数量。
另外，通过作为第一晶体管31至第十三晶体管43的激活层使用氧化物半导体，可以降低晶体管的截止电流并提高导通电流及场效应迁移率，并且还可以降低劣化的程度，所以可以减少电路内的错误工作。此外，使用氧化物半导体的晶体管的因其栅电极被施加高电位而导致的劣化的程度比使用非晶硅的晶体管小。由此，即使对供应第二电源电位VCC的电源线供应第一电源电位VDD也可以得到相似的工作，并且可以减少引导电路之间的电源线的数量，因此可以实现电路的小型化。
另外，即使替换接线关系，即，将从第三输入端子23向第七晶体管37的栅电极供应时钟信号及从第二输入端子22向第八晶体管38的栅电极供应的时钟信号变为从第二输入端子22向第七晶体管37的栅电极供应时钟信号及从第三输入端子23向第八晶体管38的栅电极供应时钟信号，也能够获得同样的作用。此时，在图15A所示的移位寄存器中，通过从第七晶体管37及第八晶体管38的状态都是导通状态变化到第七晶体管37截止且第八晶体管38导通的状态，然后成为第七晶体管37截止且第八晶体管38截止的状态，由第二输入端子22及第三输入端子23的电位降低所产生的节点B的电位的降低发生两次，该节点B的电位的降低起因于第七晶体管37的栅电极的电位的降低及第八晶体管38的栅电极的电位的降低。另一方面，在图15A所示的移位寄存器中，通过从第七晶体管37及第八晶体管38的状态都是导通状态变化到第七晶体管37导通而第八晶体管38截止的状态，然后成为第七晶体管37截止且第八晶体管38截止的状态，而由第二输入端子22及第三输入端子23的电位的降低所产生的节点B的电位的降低仅发生一次，该节点B的电位的降低起因于第八晶体管38的栅电极的电位的降低。由此，优选采用从第三输入端子23向第七晶体管37的栅电极供应时钟信号CK3，且从第二输入端子22向第八晶体管38的栅电极供应时钟信号CK2的连接结构。这是因为这样会可以减少节点B的电位的变动次数并降低噪声的缘故。
像这样，通过采用在将第一输出端子26及第二输出端子27的电位保持为L电平的期间中对节点B定期供应H电平的信号的结构，可以抑制脉冲输出电路的错误工作。
本实施方式可以与上述实施方式组合而实施。
实施方式6
根据本发明的一个方式的液晶显示装置使用截止电流低且可靠性高的晶体管，因此具有高可见度和高可靠性。在本实施方式中，对根据本发明的一个方式的液晶显示装置的结构进行说明。
图16示出根据本发明的一个方式的液晶显示装置的像素的截面图作为一个例子。图16所示的晶体管1401包括：形成在绝缘表面上的栅电极1402；栅电极1402上的栅极绝缘膜1403；在栅极绝缘膜1403上重叠于栅电极1402的氧化物半导体膜1404；以及叠层在氧化物半导体膜1404上的用作源电极或漏电极的一对导电膜1406a及导电膜1406b。另外，作为晶体管1401的构成要素，还可以包括形成在氧化物半导体膜1404上的绝缘膜1407。绝缘膜1407以覆盖栅电极1402、栅极绝缘膜1403、氧化物半导体膜1404、导电膜1406a以及导电膜1406b的方式形成。
在绝缘膜1407上形成有绝缘膜1408。在绝缘膜1407、绝缘膜1408的一部分中设有开口部，并且在该开口部中以接触于导电膜1406b的方式形成有像素电极1410。
另外，在绝缘膜1408上形成有用来控制液晶元件的液晶盒间隙的间隔物1417。间隔物1417可以通过将绝缘膜蚀刻为所希望的形状而形成，但是也可以通过在绝缘膜1408上分散填料来控制液晶盒间隙。
并且，在像素电极1410上形成有取向膜1411。另外，与像素电极1410相对的位置设置有对置电极1413，在对置电极1413的接近于像素电极1410一侧形成有取向膜1414。取向膜1411、取向膜1414可以使用聚酰亚胺、聚乙烯醇等有机树脂形成，并且对其表面进行如摩擦处理等的用来使液晶分子按一定方向排列的取向处理。可以通过边对取向膜施加压力边滚动裹有尼龙等布的磙子并以一定方向对上述取向膜的表面进行磨擦，来进行摩擦处理。另外，也可以不进行取向处理而使用氧化硅等无机材料并通过蒸镀法来直接形成具有取向特性的取向膜1411、取向膜1414。
而且，在像素电极1410和对置电极1413之间的被密封剂1416围绕的区域中设置有液晶1415。作为液晶1415的注入，既可以使用分配器方法(滴落法)也可以使用浸渍法(泵浦方式)。另外，密封剂1416中也可以混入填料。
另外，使用像素电极1410、对置电极1413、液晶1415形成的液晶元件也可以与能够透过特定波长区域的光的滤色片重叠。将滤色片形成在形成有对置电极1413的衬底(对置衬底)1420上即可。也可以在将分散有颜料的丙烯酸类树脂等有机树脂涂在衬底1420上之后，使用光刻法选择性地形成滤色片。另外，也可以在将分散有颜料的聚酰亚胺类树脂涂在衬底1420上之后，使用蚀刻选择性地形成滤色片。或者，也可以通过使用喷墨法等液滴喷射法来选择性地形成滤色片。
另外，也可以在像素之间形成能够遮蔽光的遮蔽膜，以便防止观察到像素之间的液晶1415的取向无序所导致的向错。作为遮蔽膜，可以使用碳黑、低价氧化钛(low-valenttitanium oxide)等包含黑色颜料的有机树脂。或者，也可以利用使用铬的膜形成遮蔽膜。
作为像素电极1410和对置电极1413，例如可以使用含有氧化硅的氧化铟锡(ITSO)、氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加有镓的氧化锌(GZO)等透明导电材料。注意，虽然在本实施方式中示出将透过光的导电膜用于像素电极1410及对置电极1413来制造透过型液晶元件的例子，但是本发明不局限于该结构。根据本发明的一个方式的液晶显示装置也可以为半透过型或反射型。
注意，虽然在本实施方式中，作为液晶显示装置示出TN(扭转向列)型，但是本发明的薄膜晶体管也可以用于如VA(垂直定向)型、OCB(光学补偿弯曲)型、IPS(平面内切换)型等其他的液晶显示装置。
另外，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相之一，是指当对胆甾相液晶进行升温时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围而将混合有5wt％以上的手性试剂的液晶组成物用于液晶1415。包含显示蓝相的液晶和手性试剂的液晶组成物的响应时间短，即为10μsec.以上且100μsec.以下，并且由于其具有光学各向同性而不需要取向处理，从而视角依赖性小。
图17是示出本发明的液晶显示装置的结构的立体图的一个例子。图17所示的液晶显示装置具有：在一对衬底之间形成有液晶元件的液晶面板1601；第一扩散板1602；棱镜片1603；第二扩散板1604；导光板1605；反射板1606；光源1607；以及电路板1608。
将液晶面板1601、第一扩散板1602、棱镜片1603、第二扩散板1604、导光板1605、反射板1606按顺序层叠。光源1607设置在导光板1605的端部，并且扩散到导光板1605的内部的来自光源1607的光通过第一扩散板1602、棱镜片1603以及第二扩散板1604均匀性地照射到液晶面板1601。
注意，虽然在本实施方式中使用第一扩散板1602和第二扩散板1604，但是扩散板的数量不局限于此，还可以是单个或者三个以上。并且，扩散板设置在导光板1605和液晶面板1601之间即可。因此，既可以只在与棱镜片1603相比更接近于液晶面板1601的一侧设置扩散板，也可以只在与棱镜片1603相比更接近于导光板1605的一侧设置扩散板。
此外，棱镜片1603不局限于图17所示的截面是锯齿状的形状，只要是能够将来自导光板1605的光聚焦到液晶面板1601一侧的形状即可。
在电路板1608中设置有生成输入到液晶面板1601的各种信号的电路或者对这些信号进行处理的电路等。并且，在图17中，电路板1608与液晶面板1601通过FPC(柔性印刷电路)1609连接。注意，上述电路可以利用COG(玻璃上芯片安装)法连接到液晶面板1601，或者也可以利用COF(薄膜上芯片安装)法将上述电路的一部分连接到FPC1609。
在图17中，示出在电路板1608上设置有控制光源1607的驱动的控制类电路，并且该控制类电路与光源1607通过FPC1610连接的例子。但是，上述控制类电路也可以形成在液晶面板1601上，此时，液晶面板1601与光源1607通过FPC等连接。
注意，虽然图17例示在液晶面板1601的端部配置光源1607的边缘照光型的光源，但是本发明的液晶显示装置也可以是在液晶面板1601的正下方配置光源1607的正下型。
本实施方式可以与上述实施方式适当地组合而实施。
实施方式7
在本实施方式中，对将本发明的一个方式的晶体管用于像素的发光装置的结构进行说明。在本实施方式中，参照图18A至图18C说明当用来驱动发光元件的晶体管为n沟道晶体管时的像素的截面结构。另外，虽然在图18A至图18C中对第一电极是阴极且第二电极是阳极的情况进行说明，但是也可以采用第一电极是阳极且第二电极是阴极的结构。
图18A是当晶体管6031为n沟道晶体管且从第一电极6034一侧取出来自发光元件6033的光时的像素的截面图。晶体管6031被绝缘膜6037覆盖，在绝缘膜6037上形成有具有开口部的隔壁6038。在隔壁6038的开口部中部分露出有第一电极6034，并且在该开口部按顺序层叠有第一电极6034、场致发光层6035、第二电极6036。
第一电极6034使用透过光的材料或将其形成为能够透过光的厚度形成，并且可以使用低功函数的金属、合金、导电化合物以及它们的混合物等形成。具体地说，可以使用：Li或Cs等的碱金属；Mg、Ca、Sr等的碱土金属；包含它们的合金(Mg:Ag、Al:Li、Mg:In等)；它们的化合物(氟化钙或氮化钙)；以及Yb或Er等的稀土金属。另外，当设置电子注入层时,也可以使用铝层等其它的导电膜。并且，将第一电极6034形成为能够透过光的膜厚(优选为5nm至30nm左右)。再者，也可以使用透光性氧化物导电材料以接触于具有透过光的程度的膜厚的上述导电膜之上或其下的方式形成具有透光性的导电膜，来抑制第一电极6034的薄层电阻。此外，也可以仅仅使用利用了氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加了镓的氧化锌(GZO)等其它透光性氧化物导电材料的导电膜。另外，也可以使用对ITSO或包含氧化硅的氧化铟混合2％至20％的氧化锌(ZnO)的物质。在使用透光性氧化物导电材料时，优选在场致发光层6035中设置电子注入层。
另外，第二电极6036使用反射或遮蔽光的材料及膜厚形成，且使用适合于用作阳极的材料形成。例如，可以将如下结构用于第二电极6036，该结构是：由氮化钛、氮化锆、钛、钨、镍、铂、铬、银、铝等中的一种或更多种构成的单层膜；以氮化钛为主要成分的氮化钛膜和以铝为主要成分的膜的叠层；氮化钛膜、以铝为主要成分的膜及氮化钛膜的三层结构等。
场致发光层6035由单层或多个层构成。当场致发光层6035由多个层构成时，从载流子传输特性的观点而言，可以将这些层分类为空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等。当场致发光层6035除了发光层之外，还至少具有空穴注入层、空穴传输层、电子传输层和电子注入层中的任何层时，电子注入层、电子传输层、发光层、空穴传输层和空穴注入层以这种顺序层叠在第一电极6034上。此外，各层的边界不需要必须很清楚，存在形成各层的材料部分混合，使得界面不清楚的情况。各个层可以使用有机类材料或无机类材料。作为有机类材料，可以使用高、中或低分子类材料中的任何一种。另外，中分子类材料相当于重复结构单元的数目(聚合度)大约为2至20的低聚合物。空穴注入层和空穴传输层没有严格的区别，空穴传输性(空穴迁移率)无论对空穴注入层还是空穴传输层都是十分重要的的特性，从这一点上来看空穴注入层和空穴传输层是相同的。为方便起见，将形成在与阳极接触一侧的层称为空穴注入层，而将与空穴注入层接触的层称为空穴传输层来对其进行区分。电子传输层和电子注入层也是如此，将与阴极接触的层称作电子注入层，将与电子注入层接触的层称作电子传输层。发光层有时还兼作电子传输层,因此也称为发光性电子传输层。
在图18A所示的像素中,发光元件6033发出的光如空心箭头所示可以从第一电极6034一侧提取。
接着，图18B示出当晶体管6041为n型且从第二电极6046一侧取出来自发光元件6043的光时的像素的截面图。晶体管6041被绝缘膜6047覆盖，在绝缘膜6047上形成有具有开口部的隔壁6048。在隔壁6048的开口部中露出有第一电极6044的一部分，并且在该开口部中按顺序层叠有第一电极6044、场致发光层6045、第二电极6046。
第一电极6044可以使用反射或遮蔽光的材料及膜厚形成，并使用低功函数的金属、合金、导电化合物、以及它们的混合物等形成。具体地说，可以使用：Li或Cs等碱金属；Mg、Ca、Sr等碱土金属；包含它们的合金(Mg:Ag、Al:Li、Mg:In等)；它们的化合物(氟化钙或氮化钙)；以及Yb或Er等稀土金属。当设置电子注入层时,也可以使用铝等其它导电膜。
另外，第二电极6046使用透过光的材料或将其形成为能够透过光的厚度形成。例如，第二电极6046可以使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、添加了镓的氧化锌(GZO)等其它透光性氧化物导电材料形成。另外，第二电极6046也可以使用对ITSO或者包含氧化硅的氧化铟混合2％至20％的氧化锌(ZnO)的物质来形成。除了上述透光性氧化物导电材料之外,第二电极6046还可以使用如下结构，该结构是：例如由氮化钛、氮化锆、钛、钨、镍、铂、铬、银、铝等中的一种或更多种形成的单层膜；氮化钛膜和以铝为主要成分的膜的叠层；以及氮化钛膜、以铝为主要成分的膜及氮化钛膜的三层结构等。然而,当使用除了透光性氧化物导电材料之外的材料时，使用将其形成为能够透过光的厚度(优选为5nm至30nm左右)形成第二电极6046。
场致发光层6045可以与图18A所示的场致发光层6035类似地形成。
在图18B所示的像素中,发光元件6043发出的光如空心箭头所示可以从第二电极6046一侧提取。
接着，图18C是当晶体管6051为n沟道晶体管且从第一电极6054一侧及第二电极6056一侧取出来自发光元件6053的光时的像素的截面图。晶体管6051被绝缘膜6057覆盖，在绝缘膜6057上形成有具有开口部的隔壁6058。在隔壁6058的开口部中露出有第一电极6054的一部分，并且在该开口部中按顺序层叠有第一电极6054、场致发光层6055、第二电极6056。
第一电极6054可以与图18A所示的第一电极6034类似地形成。另外，第二电极6056可以与图18B所示的第二电极6046类似地形成。场致发光层6055可以与图18A所示的场致发光层6035类似地形成。
在图18C所示的像素中,发光元件6053发出的光如空心箭头所示可以从第一电极6054一侧及第二电极6056一侧提取。
本实施方式可以与其他实施方式适当地组合而实施。
实施例1
通过使用根据本发明的一个方式的半导体装置，可以提供高可靠性的电子设备、耗电量低的电子设备。另外，通过使用根据本发明的一个方式的半导体显示装置，可以提供高可靠性的电子设备、高可见度的电子设备、低耗电量的电子设备。尤其是在难以经常被供应电力的携带用的电子设备中，通过作为结构要素追加根据本发明的一个方式的低耗电量的半导体装置或半导体显示装置，可以获得如下优点：连续使用时间变长。另外，通过使用截止电流低的晶体管，不需要用来弥补高截止电流的冗长的电路设计，所以可以提高用于半导体装置的集成电路的集成度，从而可以实现高性能的半导体装置。
另外，因为在本发明的半导体装置中可以抑制制造工序中的加热处理的温度，所以在其耐热性比玻璃低的由塑料等具有挠性的合成树脂构成的衬底上也可以制造特性优异且高可靠性的晶体管。因此，通过使用本发明的一个方式的制造方法，可以提供高可靠性、轻量且挠性的半导体装置。作为塑料衬底，可以举出以聚对苯二甲酸乙二醇酯(PET)为代表的聚酯、聚醚砜(PES)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚酰亚胺(PEI)、聚芳酯(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺、丙烯腈－丁二烯－苯乙烯树脂、聚氯乙烯、聚丙烯、聚乙酸乙烯酯、丙烯酸树脂等。
根据本发明的一个方式的半导体装置可以用于显示装置、笔记本式个人计算机、具备记录媒体的图像再现装置(典型地是，能够再现如数字通用磁盘(DVD)等记录媒体并具有能够显示其图像的显示器的装置)。此外，作为可以使用根据本发明的一个方式的半导体装置的电子设备，可以举出移动电话、便携式游戏机、便携式信息终端、电子书阅读器、摄像机、数码相机、护目镜型显示器(头盔显示器)、导航系统、音频再现装置(车载音响、数字音频播放器等)、复印机、传真机、打印机、复合式打印机、自动取款机(ATM)、自动售货机等。图19A至图19F示出这些电子设备的具体例子。
图19A是电子书阅读器，包括框体7001、显示部7002等。根据本发明的一个方式的半导体显示装置可以用于显示部7002。通过将根据本发明的一个方式的半导体显示装置用于显示部7002，可以提供高可靠性的电子书阅读器、能够进行高可见度的图像显示的电子书阅读器、低耗电量的电子书阅读器。另外，根据本发明的一个方式的半导体装置可以用于用来控制电子书阅读器的驱动的集成电路。通过将根据本发明的一个方式的半导体装置用于用来控制电子书阅读器的驱动的集成电路，可以提供高可靠性的电子书阅读器、低耗电量的电子书阅读器、高性能的电子书阅读器。另外，因为通过使用具有挠性的衬底，可以使半导体装置、半导体显示装置具有挠性，所以可以提供挠性、轻量且使用方便的电子书阅读器。
图19B是显示装置，包括框体7011、显示部7012、支撑台7013等。根据本发明的一个方式的半导体显示装置可以用于显示部7012。通过将根据本发明的一个方式的半导体显示装置用于显示部7012，可以提供高可靠性的显示装置、能够进行高可见度的图像显示的显示装置、低耗电量的显示装置。另外，根据本发明的一个方式的半导体装置可以用于用来控制显示装置的驱动的集成电路。通过将根据本发明的一个方式的半导体装置用于用来控制显示装置的驱动的集成电路，可以提供高可靠性的显示装置、低耗电量的显示装置、高性能的显示装置。另外，显示装置包括用于个人计算机、TV播放接收、广告显示等的所有信息显示用显示装置。
图19C是显示装置，包括框体7021、显示部7022等。根据本发明的一个方式的半导体显示装置可以用于显示部7022。通过将根据本发明的一个方式的半导体显示装置用于显示部7022，可以提供高可靠性的显示装置、能够进行高可见度的图像显示的显示装置、低耗电量的显示装置。另外，根据本发明的一个方式的半导体装置可以用于用来控制显示装置的驱动的集成电路。通过将根据本发明的一个方式的半导体装置用于用来控制显示装置的驱动的集成电路，可以提供高可靠性的显示装置、低耗电量的显示装置、高性能的显示装置。另外，因为通过使用具有挠性的衬底，可以使半导体装置、半导体显示装置也具有挠性，所以可以提供具有挠性、轻量且使用方便的半导体装置。因此，可以如图19C所示那样将显示装置固定到布料等而使用，由此显示装置的应用范围大幅拓宽。
图19D是便携式游戏机，包括框体7031、框体7032、显示部7033、显示部7034、麦克风7035、扬声器7036、操作键7037、触控笔7038等。根据本发明的一个方式的半导体显示装置可以用于显示部7033或显示部7034。通过将根据本发明的一个方式的半导体显示装置用于显示部7033、显示部7034，可以提供高可靠性的便携式游戏机、能够进行高可见度的图像显示的便携式游戏机、低耗电量的便携式游戏机。另外，根据本发明的一个方式的半导体装置可以用于用来控制便携式游戏机的驱动的集成电路。通过将根据本发明的一个方式的半导体装置用于用来控制便携式游戏机的驱动的集成电路，可以提供高可靠性的便携式游戏机、低耗电量的便携式游戏机、高性能的便携式游戏机。另外，图19D所示的便携式游戏机具有显示部7033和显示部7034的两个显示部，但是便携式游戏机所具有的显示部的数目不局限于此。
图19E是移动电话机，包括框体7041、显示部7042、声音输入部7043、声音输出部7044、操作键7045、光接收部7046等。通过将由光接收部7046接收的光转换为电信号，可以提取外部的图像。根据本发明的一个方式的半导体显示装置可以用于显示部7042。通过将根据本发明的一个方式的半导体显示装置用于显示部7042，可以提供高可靠性的移动电话机、能够进行高可见度的图像显示的移动电话机、低耗电量的移动电话机。另外，根据本发明的一个方式的半导体装置可以用于用来控制移动电话机的驱动的集成电路。通过将根据本发明的一个方式的半导体装置用于用来控制移动电话机的驱动的集成电路，可以提供高可靠性的移动电话机、低耗电量的移动电话机、高性能的移动电话机。
图19F是便携式信息终端，包括框体7051、显示部7052、操作键7053等。在图19F所示的便携式信息终端中，也可以将调制解调器装在框体7051的内部。根据本发明的一个方式的半导体显示装置可以用于显示部7052。通过将根据本发明的一个方式的半导体显示装置用于显示部7052，可以提供高可靠性的便携式信息终端、能够进行高可见度的图像显示的便携式信息终端、低耗电量的便携式信息终端。另外，根据本发明的一个方式的半导体装置可以用于用来控制便携式信息终端的驱动的集成电路。通过将根据本发明的一个方式的半导体装置用于用来控制便携式信息终端的驱动的集成电路，可以提供高可靠性的便携式信息终端、低耗电量的便携式信息终端、高性能的便携式信息终端。
本实施例可以与上述实施方式适当地组合而实施。
本说明书根据2009年12月4日在日本专利局受理的日本专利申请编号2009-277086而制作，所述申请内容包括在本说明书中。
符号说明
10 脉冲输出电路 11 布线 12 布线 13 布线
14 布线 15 布线 21 输入端子 22 输入端子
23 输入端子 24 输入端子 25 输入端子 26 输出端子
27 输出端子 31 晶体管 32 晶体管 33 晶体管
34 晶体管 35 晶体管 36 晶体管 37 晶体管
38 晶体管 39 晶体管 40 晶体管 41 晶体管
42 晶体管 43 晶体管 51 电源线 52 电源线
53 电源线 100 衬底 101 栅电极 102 栅极绝缘膜
103 氧化物半导体膜 104 氧化物半导体膜
105 氧化物半导体膜 107 氧化物半导体膜
108 氧化物半导体膜 111 源电极 112 漏电极
113 绝缘膜 114 晶体管 115 背栅电极 116 绝缘膜
130 沟道保护膜 131 源电极 132 漏电极 133 绝缘膜
140 晶体管 145 背栅电极 146 绝缘膜
150 氧化物半导体膜 151 氧化物半导体膜
152 氧化物半导体膜 153 氧化物半导体膜
200 衬底 201 绝缘膜 202 电极
203 氧化物半导体膜 205 氧化物半导体膜
207 氧化物半导体膜 208 氧化物半导体膜
211 电极 212 栅极绝缘膜 213 栅电极 214 绝缘膜
215 布线 216 布线 217 布线 218 部分
220 晶体管 221 接触孔 222 接触孔 223 接触孔
230 布线 231 接触孔 700 像素部
701 信号线驱动电路 702 扫描线驱动电路
703 像素 704 晶体管 705 显示元件 706 存储电容器
707 信号线 708 扫描线 710 像素电极 711 对置电极
712 微胶囊 713 源电极或漏电极 714 树脂
1401 晶体管 1402 栅电极 1403 栅极绝缘膜
1404 氧化物半导体膜 1406a 导电膜 1406b 导电膜
1407 绝缘膜 1408 绝缘膜 1410 像素电极 1411 取向膜
1413 对置电极 1414 取向膜 1415 液晶 1416 密封剂
1417 间隔物 1420 衬底 1601 液晶面板 1602 扩散板
1603 棱镜片 1604 扩散板 1605 导光板 1606 反射板
1607 光源 1608 电路板 1609 FPC 1610 FPC
5300 衬底 5301 像素部 5302 扫描线驱动电路
5303 扫描线驱动电路 5304 信号线驱动电路
5305 时序控制电路 5601 移位寄存器 5602 取样电路
5603 晶体管 5604 布线 5605 布线 6031 晶体管
6033 发光元件 6034 电极 6035 场致发光层
6036 电极 6037 绝缘膜 6038 隔壁
6041 晶体管 6043 发光元件 6044 电极
6045 场致发光层 6046 电极 6047 绝缘膜 6048 隔壁
6051 晶体管 6053 发光元件 6054 电极
6055 场致发光层 6056 电极 6057 绝缘膜 6058 隔壁
7001 框体 7002 显示部 7011 框体 7012 显示部
7013 支撑台 7021 框体 7022 显示部 7031 框体
7032 框体 7033 显示部 7034 显示部 7035 麦克风
7036 扬声器 7037 操作键 7038 触控笔 7041 框体
7042 显示部 7043 声音输入部 7044 声音输出部
7045 操作键 7046 光接收部 7051 框体
7052 显示部 7053 操作键

Claims (10)

1.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体膜；
通过对所述氧化物半导体膜进行蚀刻来形成岛状氧化物半导体膜；
对所述岛状氧化物半导体膜进行第一加热处理；
通过离子注入法或离子掺杂法对进行了所述第一加热处理的所述岛状氧化物半导体膜添加氧；
对添加了所述氧的所述岛状氧化物半导体膜进行第二加热处理；以及
在所述第二加热处理之后对所述岛状氧化物半导体膜进行等离子体处理。
2.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：在所述第二加热处理之后形成源电极及漏电极。
3.根据权利要求1所述的半导体装置的制造方法，其中所述第二加热处理在水分量为20ppm以下的空气中进行。
4.根据权利要求1所述的半导体装置的制造方法，其中添加氧的步骤以1×1013ions/cm2至1×1016ions/cm2的剂量来进行。
5.根据权利要求1所述的半导体装置的制造方法，其中所述等离子体处理使用N2O、N2或Ar来进行。
6.一种半导体装置的制造方法，包括如下步骤：
在衬底上形成栅电极；
在所述栅电极上形成栅极绝缘膜；
在所述栅极绝缘膜上形成氧化物半导体膜；
通过对所述氧化物半导体膜进行蚀刻来形成岛状氧化物半导体膜；
对所述岛状氧化物半导体膜进行第一加热处理；
通过离子注入法或离子掺杂法对进行了所述第一加热处理的所述岛状氧化物半导体膜添加氧；
对添加了所述氧的所述岛状氧化物半导体膜进行第二加热处理；
在所述岛状氧化物半导体膜上形成绝缘膜；以及
在所述绝缘膜上形成背栅电极。
7.根据权利要求6所述的半导体装置的制造方法，还包括如下步骤：在所述第二加热处理之后形成源电极及漏电极。
8.根据权利要求6所述的半导体装置的制造方法，其中所述第二加热处理在水分量为20ppm以下的空气中进行。
9.根据权利要求6所述的半导体装置的制造方法，其中添加氧的步骤以1×1013ions/cm2至1×1016ions/cm2的剂量来进行。
10.根据权利要求6所述的半导体装置的制造方法，其中所述背栅电极比所述岛状氧化物半导体膜宽。
CN201510189236.9A 2009-12-04 2010-11-15 半导体装置及其制造方法 Active CN104795323B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009277086 2009-12-04
JP2009-277086 2009-12-04
CN201080054058.4A CN102640272B (zh) 2009-12-04 2010-11-15 半导体装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201080054058.4A Division CN102640272B (zh) 2009-12-04 2010-11-15 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104795323A CN104795323A (zh) 2015-07-22
CN104795323B true CN104795323B (zh) 2017-12-29

Family

ID=44082439

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510189236.9A Active CN104795323B (zh) 2009-12-04 2010-11-15 半导体装置及其制造方法
CN201080054058.4A Active CN102640272B (zh) 2009-12-04 2010-11-15 半导体装置及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201080054058.4A Active CN102640272B (zh) 2009-12-04 2010-11-15 半导体装置及其制造方法

Country Status (7)

Country Link
US (2) US9224609B2 (zh)
EP (1) EP2507823B1 (zh)
JP (10) JP5127914B2 (zh)
KR (2) KR101797253B1 (zh)
CN (2) CN104795323B (zh)
TW (2) TWI562242B (zh)
WO (1) WO2011068037A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP2494601A4 (en) 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
CN104795323B (zh) 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101435970B1 (ko) * 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8536571B2 (en) * 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI658516B (zh) * 2011-03-11 2019-05-01 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8643008B2 (en) 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101506303B1 (ko) * 2011-09-29 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US8716708B2 (en) * 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
KR102067051B1 (ko) 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6055596B2 (ja) * 2012-01-17 2016-12-27 旭化成エレクトロニクス株式会社 ホール素子
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6016455B2 (ja) * 2012-05-23 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US9320111B2 (en) * 2012-05-31 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US8981359B2 (en) * 2012-12-21 2015-03-17 Lg Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9608122B2 (en) 2013-03-27 2017-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP2015005672A (ja) * 2013-06-21 2015-01-08 出光興産株式会社 酸化物トランジスタ
JP6111171B2 (ja) * 2013-09-02 2017-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
DE102013112493B3 (de) 2013-11-13 2015-04-09 Sensata Technologies Bermuda Ltd Temperatursensor
JP6142300B2 (ja) * 2013-12-02 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
US9613878B2 (en) 2013-12-06 2017-04-04 Infineon Technologies Dresden Gmbh Carrier and a method for processing a carrier
US9560765B2 (en) 2013-12-06 2017-01-31 Infineon Technologies Dresden Gmbh Electronic device, a method for manufacturing an electronic device, and a method for operating an electronic device
US9263357B2 (en) 2013-12-06 2016-02-16 Infineon Technologies Dresden Gmbh Carrier with hollow chamber and support structure therein
US10096489B2 (en) * 2014-03-06 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102318728B1 (ko) * 2014-04-18 2021-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 이를 가지는 표시 장치
WO2016067161A1 (ja) * 2014-10-28 2016-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP6506973B2 (ja) * 2015-01-21 2019-04-24 株式会社ジャパンディスプレイ 表示装置
CN107408579B (zh) * 2015-03-03 2021-04-02 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN105321827A (zh) * 2015-10-26 2016-02-10 华南理工大学 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
WO2017158967A1 (ja) 2016-03-18 2017-09-21 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
CN101506986A (zh) * 2006-08-23 2009-08-12 佳能株式会社 使用非晶氧化物半导体膜的薄膜晶体管的制造方法

Family Cites Families (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307150B2 (ja) 1995-03-20 2002-07-24 ソニー株式会社 アクティブマトリクス型表示装置
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS635325A (ja) * 1986-06-25 1988-01-11 Hitachi Ltd 液晶表示装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01306820A (ja) 1988-06-03 1989-12-11 Hitachi Ltd 液晶表示装置
JPH0548096A (ja) 1991-08-07 1993-02-26 Hitachi Ltd 薄膜トランジスタ
JPH05243223A (ja) * 1992-02-28 1993-09-21 Fujitsu Ltd 集積回路装置の製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
US7650210B2 (en) * 1995-06-07 2010-01-19 Automotive Technologies International, Inc. Remote vehicle diagnostic management
JP2780673B2 (ja) * 1995-06-13 1998-07-30 日本電気株式会社 アクティブマトリクス型液晶表示装置およびその製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
KR100312548B1 (ko) 1995-10-12 2001-12-28 니시무로 타이죠 배선막,배선막형성용스퍼터타겟및이를이용한전자부품
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6358819B1 (en) * 1998-12-15 2002-03-19 Lsi Logic Corporation Dual gate oxide process for deep submicron ICS
JP3492634B2 (ja) * 1999-03-17 2004-02-03 インフィネオン テクノロジース エスシー３００ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディートゲゼルシャフト 半導体ウェーハ上のギャップの充填方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR20010057116A (ko) * 1999-12-18 2001-07-04 박종섭 전기적 특성을 개선시키기 위한 박막 트랜지스터의 제조방법
US6681992B2 (en) * 2000-08-03 2004-01-27 Tomomi Iihama Image reading apparatus
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004071623A (ja) 2002-08-01 2004-03-04 Casio Comput Co Ltd フォトセンサ
KR100464935B1 (ko) 2002-09-17 2005-01-05 주식회사 하이닉스반도체 불화붕소화합물 도핑에 의한 초박형 에피채널을 갖는반도체소자의 제조 방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004179450A (ja) 2002-11-28 2004-06-24 Sharp Corp 半導体装置およびその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) * 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4194508B2 (ja) * 2004-02-26 2008-12-10 三洋電機株式会社 半導体装置の製造方法
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP2006250985A (ja) * 2005-03-08 2006-09-21 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
KR101298940B1 (ko) 2005-08-23 2013-08-22 주식회사 동진쎄미켐 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101219046B1 (ko) 2005-11-17 2013-01-08 삼성디스플레이 주식회사 표시장치와 이의 제조방법
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007293072A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466940B2 (ja) * 2007-04-05 2014-04-09 出光興産株式会社 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP2009194351A (ja) 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
WO2008139859A1 (en) 2007-04-27 2008-11-20 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
KR100858821B1 (ko) 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100884883B1 (ko) * 2007-06-26 2009-02-23 광주과학기술원 아연산화물 반도체 및 이를 제조하기 위한 방법
KR101455304B1 (ko) 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5141761B2 (ja) * 2008-02-27 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009211009A (ja) * 2008-03-06 2009-09-17 Hitachi Displays Ltd 液晶表示装置
JP2009217862A (ja) 2008-03-07 2009-09-24 Panasonic Corp 情報記録媒体、並びにターゲットおよびそれを用いた情報記録媒体の製造方法
JP5467728B2 (ja) 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
JP2009253204A (ja) 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
KR101593443B1 (ko) * 2009-02-19 2016-02-12 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101787353B1 (ko) * 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101995704B1 (ko) * 2009-11-20 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN104795323B (zh) * 2009-12-04 2017-12-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR101943109B1 (ko) * 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2013084846A1 (ja) * 2011-12-05 2013-06-13 シャープ株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073559A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
CN101506986A (zh) * 2006-08-23 2009-08-12 佳能株式会社 使用非晶氧化物半导体膜的薄膜晶体管的制造方法

Also Published As

Publication number Publication date
US10332996B2 (en) 2019-06-25
JP2018174328A (ja) 2018-11-08
US20160093734A1 (en) 2016-03-31
WO2011068037A1 (en) 2011-06-09
JP5347073B2 (ja) 2013-11-20
KR20130049834A (ko) 2013-05-14
JP2011139051A (ja) 2011-07-14
EP2507823A4 (en) 2014-05-14
KR20120104572A (ko) 2012-09-21
JP6994055B2 (ja) 2022-02-03
JP2023169146A (ja) 2023-11-29
JP2014081648A (ja) 2014-05-08
JP2012212941A (ja) 2012-11-01
CN104795323A (zh) 2015-07-22
EP2507823A1 (en) 2012-10-10
KR101291485B1 (ko) 2013-07-30
TW201701365A (zh) 2017-01-01
JP6069283B2 (ja) 2017-02-01
CN102640272A (zh) 2012-08-15
JP2013102191A (ja) 2013-05-23
KR101797253B1 (ko) 2017-11-13
CN102640272B (zh) 2015-05-20
JP2022051731A (ja) 2022-04-01
JP5886819B2 (ja) 2016-03-16
JP2020074435A (ja) 2020-05-14
JP2015065446A (ja) 2015-04-09
TW201131664A (en) 2011-09-16
TWI562242B (en) 2016-12-11
US20110136302A1 (en) 2011-06-09
EP2507823B1 (en) 2018-09-26
JP5127914B2 (ja) 2013-01-23
JP6649986B2 (ja) 2020-02-19
JP2017098562A (ja) 2017-06-01
US9224609B2 (en) 2015-12-29
TWI623979B (zh) 2018-05-11

Similar Documents

Publication Publication Date Title
CN104795323B (zh) 半导体装置及其制造方法
JP7258081B2 (ja) 半導体装置の作製方法
KR101754701B1 (ko) 반도체 장치 및 이를 제조하기 위한 방법
CN105140132B (zh) 半导体装置及其制造方法
TW201724283A (zh) 半導體裝置製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant