JP5141761B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5141761B2
JP5141761B2 JP2010500481A JP2010500481A JP5141761B2 JP 5141761 B2 JP5141761 B2 JP 5141761B2 JP 2010500481 A JP2010500481 A JP 2010500481A JP 2010500481 A JP2010500481 A JP 2010500481A JP 5141761 B2 JP5141761 B2 JP 5141761B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
zrb
cumn
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010500481A
Other languages
English (en)
Other versions
JPWO2009107205A1 (ja
Inventor
信幸 大塚
紀嘉 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2009107205A1 publication Critical patent/JPWO2009107205A1/ja
Application granted granted Critical
Publication of JP5141761B2 publication Critical patent/JP5141761B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に微細化、高集積化を実現し得る半導体装置及びその製造方法に関する。
近時、導体プラグや配線の低抵抗化を実現すべく、導体プラグや配線の材料としてＣｕを用いることが注目されている。
Ｃｕ膜はドライエッチングを行うことが困難な材料である。このため、層間絶縁膜にコンタクトホールや溝を形成し、かかるコンタクトホールや溝が形成された層間絶縁膜上にＣｕ膜を形成し、この後、層間絶縁膜の表面が露出するまでＣｕ膜を研磨することにより、コンタクトホール内や溝内にＣｕ膜が埋め込まれる。このようにしてＣｕ膜をコンタクトホール内や溝内に埋め込む手法は、ダマシン法と称されている。
Ｃｕより成る導体プラグや配線が層間絶縁膜に直接接すると、導体プラグ中や配線中のＣｕ原子が層間絶縁膜中に拡散してしまい、短絡等の問題を引き起こしてしまう。このため、コンタクトホール内や溝内には、Ｃｕ原子の拡散を防止するためのバリア膜が形成される。かかるバリア膜の材料としては、例えばＴａ膜等が用いられている。
近時、半導体装置の更なる微細化を実現すべく、導体プラグを埋め込むためのコンタクトホールの径や、配線を埋め込むための溝の幅を著しく小さくすることが要求されている。コンタクトホールの径を著しく小さくするためには、バリア膜を極めて薄くすることが必要となる。
なお、本願発明の背景技術としては以下のようなものがある。
特開平２−６２０３５号公報 特開２００３−２１８１９８号公報 特開２００５−２７７３９０号公報 特開２００７−５９６６０号公報 特開２００６−５７１６２号公報 特開２００２−１４６５３５号公報 特開２００７−２７２５９号公報 特開２００７−９６２４１号公報 特開２００１−２３０２１９号公報 特開２００７−１４１９２７号公報 T. Usui et al., "Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOyBarrier Layer", International Interconnect Technology Conference, 2005 (IITC 2005), June 6-8, 2005, pp. 188-190 Junghwan Sung et al., Remote-Plasma chemical vapor deposition of conformal ZrB2 films at low temperature: A promising diffusion barrier for ultralarge scale integrated electronics", Journal of Applied Physics, Volume 91, Number 6, pp. 3904-3911 (2002).
しかしながら、Ｔａ等より成るバリア膜を極めて薄く形成した場合には、バリア膜のバリア性の劣化を招いてしまう。特に、多孔質材料等より成る層間絶縁膜からは大量の水分や酸素ガスが放出される。このため、多孔質材料等より成る層間絶縁膜を用いた場合には、かかる水分や酸素ガス等によってバリア膜が著しく劣化してしまう。
本発明の目的は、信頼性を損なうことなく、導体プラグや配線の微細化を実現し得る半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、半導体基板上に形成された第１の導電体と、前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、前記開口部内に形成されたＺｒを含む化合物より成る第１の膜と、前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、前記開口部内に埋め込まれたＣｕを含む第２の導電体とを有することを特徴とする半導体装置が提供される。
また、本発明の他の観点によれば、半導体基板上に形成された第１の導電体と、前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、前記開口部内に形成された多結晶質の第１の膜と、前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、前記開口部内に埋め込まれたＣｕを含む第２の導電体とを有することを特徴とする半導体装置が提供される。
また、半導体基板上に第１の導電体を形成する工程と、前記半導体基板上及び前記第１の導電体上に絶縁膜を形成する工程と、前記第１の導電体に達する開口部を前記絶縁膜に形成する工程と、前記開口部内に、Ｚｒを含む化合物より成る第１の膜を形成する工程と、前記開口部内における前記第１の膜上に、ＣｕとＭｎとを含む第２の膜を形成する工程と、前記開口部内にＣｕを含む第２の導電体を形成する工程と、熱処理を行うことにより、前記第２の膜中のＭｎを酸化させ、前記第２の膜をＭｎを含む酸化物より成る第３の膜に変化させる工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒを含む化合物より成る第１の膜と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎを含む酸化物より成る第２の膜とにより、下地膜が構成されている。本発明によれば、密着性やバリア性を損なうことなく下地膜の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
図１は、本発明の第１実施形態による半導体装置を示す断面図である。 図２は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図４は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図５は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図６は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 図７は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 図８は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 図９は、本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その８）である。 図１０は、本発明の第１実施形態の変形例（その１）による半導体装置を示す断面図である。 図１１は、本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図（その１）である。 図１２は、本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図（その２）である。 図１３は、本発明の第１実施形態の変形例（その１）による半導体装置の製造方法を示す工程断面図（その３）である。 図１４は、本発明の第１実施形態の変形例（その２）による半導体装置を示す断面図である。 図１５は、本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図（その１）である。 図１６は、本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図（その２）である。 図１７は、本発明の第１実施形態の変形例（その２）による半導体装置の製造方法を示す工程断面図（その３）である。 図１８は、本発明の第２実施形態による半導体装置を示す断面図である。 図１９は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２０は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２１は、本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２２は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２３は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２４は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図２５は、本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図２６は、本発明の第４実施形態による半導体装置を示す断面図である。 図２７は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図２８は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図２９は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図３０は、本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 図３１は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 図３２は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 図３３は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 図３４は、本発明の第５実施形態による半導体装置の製造方法を示す工程断面図（その４）である。
符号の説明
１０…半導体基板
１２…素子分離領域
１４…ゲート絶縁膜
１６…ゲート電極
１８…ソース／ドレイン拡散層
１８ａ、１８ｂ…不純物拡散領域
２０…サイドウォール絶縁膜
２２…トランジスタ
２４…層間絶縁膜
２６…保護膜
２８…コンタクトホール
３０…バリア膜
３２…導体プラグ
３４…層間絶縁膜
３６…溝
３８…バリア膜
４０…シード膜
４２…Ｃｕ膜
４４…配線
４６…キャップ膜
４７…層間絶縁膜
４８…エッチングストッパ膜
５０…層間絶縁膜
５２…コンタクトホール
５４…溝
５８…開口部
６０…第１の膜、ＺｒＢ２膜
６０ａ…ＺｒＢＮ膜
６０ｂ…ＺｒＮ膜
６１…ＣｕＭｎ膜
６２…ＭｎＯＸ膜
６３…下地膜
７０…導電体
７０ａ…導体プラグ
７０ｂ…配線
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法を図１乃至図９を用いて説明する。
（半導体装置）
まず、本実施形態による半導体装置を図１を用いて説明する。図１は、本実施形態による半導体装置を示す断面図である。
図１に示すように、例えばシリコンより成る半導体基板１０には、素子領域を画定する素子分離領域１２が形成されている。
素子分離領域１２により画定された素子領域上には、例えば膜厚１．５〜１０ｎｍのゲート絶縁膜１４を介してゲート電極１６が形成されている。
ゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ちエクステンション領域１８ａが形成されている。
ゲート電極１６の側壁部分には、シリコン酸化膜より成るサイドウォール絶縁膜２０が形成されている。
サイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内には、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成されている。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成されている。
こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２２が形成されている。
トランジスタ２２が形成された半導体基板１０上には、例えばシリコン酸化膜より成る層間絶縁膜２４が形成されている。層間絶縁膜２４の膜厚は、例えば３００ｎｍとする。
層間絶縁膜２４上には、例えばＳｉＯＣより成る保護膜２６が形成されている。保護膜２６の膜厚は、例えば５０ｎｍ程度とする。
なお、ここでは、保護膜２６の材料としてＳｉＯＣ膜を用いる場合を例に説明したが、保護膜２６の材料はＳｉＯＣ膜に限定されるものではない。例えば、ＳｉＣ膜、ＳｉＮ膜等を保護膜２６として用いることも可能である。
保護膜２６及び層間絶縁膜２４には、ソース／ドレイン拡散層１８に達するコンタクトホール２８が形成されている。
コンタクトホール２８内には、例えばＴｉＮより成るバリアメタル膜３０が形成されている。バリアメタル膜３０の膜厚は、例えば２５ｎｍとする。
バリアメタル膜３０が形成されたコンタクトホール２８内には、例えばタングステンより成る導体プラグ３２が埋め込まれている。
導体プラグ３２が埋め込まれた保護膜２６上には、例えば低誘電率膜より成る層間絶縁膜３４が形成されている。層間絶縁膜３４としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜３４の膜厚は、例えば１５０ｎｍとする。
なお、ここでは、層間絶縁膜３４として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜３４は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜３４として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜３４として、通常のシリコン酸化膜を用いてもよい。
層間絶縁膜３４には、導体プラグ３２の上面を露出する溝３６が形成されている。かかる溝３６は、後述する配線４４を埋め込むためのものである。溝３６の幅は、例えば７０ｎｍ〜３μｍ程度とする。
溝３６の側面及び底面には、例えばＴａより成るバリア膜３８が形成されている。バリアメタル膜３８の膜厚は、例えば１０ｎｍ程度とする。溝３６の幅は、７０ｎｍ〜３μｍ程度と比較的大きいため、バリアメタル膜３８の厚さは比較的厚く設定し得る。バリアメタル膜３８を比較的厚く形成し得るため、層間絶縁膜３４から水分や酸素が放出されたとしても、バリアメタル膜３８のバリア性が著しく劣化してしまうことはない。従って、溝３６内に形成するバリアメタル膜３８の材料として、Ｔａ等を用いることが可能である。
なお、ここでは、バリアメタル膜３８の材料としてＴａ膜を用いる場合を例に説明したが、バリアメタル膜３８の材料はＴａ膜に限定されるものではない。例えば、Ｔｉ膜、ＴａＮ膜、ＴｉＮ膜等をバリアメタル膜３８として用いてもよい。
バリアメタル膜３８が形成された溝３６内には、Ｃｕ又はＣｕ合金より成る配線４４が埋め込まれている。
配線４４が埋め込まれた層間絶縁膜３４上には、例えばＳｉＣより成るキャップ膜４６が形成されている。キャップ膜４６の膜厚は、例えば５０ｎｍ程度とする。かかるキャップ膜４６は、層間絶縁膜４７等をエッチングする際にエッチングストッパとなるものである。
なお、ここでは、キャップ膜４６の材料としてＳｉＣ膜を用いる場合を例に説明したが、キャップ膜４６の材料はＳｉＣ膜に限定されるものではない。例えば、ＳｉＣ膜、ＳｉＯＮ膜、ＳｉＯＣ膜、ＳｉＯＮ膜等をキャップ膜４６として用いてもよい。
キャップ膜４６上には、例えば低誘電率膜より成る層間絶縁膜４７が形成されている。層間絶縁膜４７としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜４７の膜厚は、例えば１５０ｎｍとする。
なお、ここでは、層間絶縁膜４７として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜４７は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜４７として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜４７として、通常のシリコン酸化膜を用いてもよい。
層間絶縁膜４７上には、例えばＳｉＣより成るエッチングストッパ膜４８が形成されている。かかるエッチングストッパ膜４８の膜厚は、例えば３０ｎｍ程度とする。
なお、ここでは、エッチングストッパ膜４８の材料としてＳｉＣ膜を用いる場合を例に説明したが、エッチングストッパ４８はＳｉＣ膜に限定されるものではない。例えば、ＳｉＮ膜、ＳｉＯＣ膜、ＳｉＯＮ膜等を、エッチングストッパ膜４８として用いてもよい。
エッチングストッパ膜４８上には、例えば低誘電率膜より成る層間絶縁膜５０が形成されている。層間絶縁膜５０としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜５０の膜厚は、例えば１５０ｎｍとする。
なお、ここでは、層間絶縁膜５０として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜５０は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜５０として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜５０として、通常のシリコン酸化膜を用いてもよい。
エッチングストッパ膜４８、層間絶縁膜４７及びキャップ膜４６には、配線４４に達するコンタクトホール５２が形成されている。かかるコンタクトホール５２は、導体プラグ７０ａを埋め込むためのものである。コンタクトホール５２の径は、例えば１００ｎｍ以下とする。
層間絶縁膜５０には、コンタクトホール５２の上部に接続された溝５４が形成されている。かかる溝５４は、配線７０ｂを埋め込むためのものである。溝５４の幅は、例えば１００ｎｍ以下とする。
こうして、コンタクトホール５２と、コンタクトホール５２の上部に接続された溝５４とを有する開口部５８が形成されている。
開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０が形成されている。ここでは、第１の膜６０の材料として、ＺｒＢ２膜が用いられている。ＺｒＢ２膜６０は、コンタクトホール５２の側面及び底面、並びに、溝５４の側面及び底面に形成されている。ＺｒＢ２膜６０は、多結晶質の導電膜である。ＺｒＢ２膜６０には、炭素が含まれていない。ＺｒＢ２膜６０は、ほぼ均一な膜厚で形成されている。ＺｒＢ２膜６０の膜厚は、例えば１ｎｍ〜１０ｎｍとする。より好ましくは、ＺｒＢ２膜６０の膜厚は、１ｎｍ〜５ｎｍとする。
本実施形態において、第１の膜６０の材料としてＺｒＢ２膜を用いているのは、以下のような理由によるものである。
即ち、ＺｒＢ２膜６０は、Ｚｒを含む材料であるため、Ｃｕより成る導体プラグ７０ａ及び配線７０ｂの下地に対する密着性を確保するのに適している。
また、ＺｒＢ２膜６０はＣＶＤ（Chemical Vapor Deposition、化学気相成長）法により形成することが可能であるため、薄く均一に形成することが可能である。しかも、ＺｒＢ２膜６０は、薄く形成した場合であっても十分な密着性を確保し得る。第１の膜６０の膜厚を薄く設定し得るため、後述する下地膜６３の膜厚を薄く設定することが可能となる。このため、第１の膜６０の材料としてＺｒＢ２膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
また、ＺｒＢ２膜６０は無機原料を用いて形成することが可能であるため、炭素を含まないＺｒＢ２膜６０を形成することが可能である。有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４を用いて形成されたＺｒＢ２膜の比抵抗は６００μΩ・ｃｍ以上と比較的大きいのに対し、無機原料であるＺｒ（ＢＨ４）４を用いて形成されたＺｒＢ２膜の比抵抗は４．６μΩ・ｃｍ程度と極めて小さい。このように、第１の膜６０として炭素を含まないＺｒＢ２膜を用いれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
また、ＺｒＢ２膜６０の膜質は、多結晶質である。多結晶膜には結晶粒界が存在しているため、酸素が通り抜けやすい。即ち、層間絶縁膜４７、５０等から放出される酸素が、ＺｒＢ２膜６０の結晶粒界を介してＣｕＭｎ膜６１（図８参照）に供給されやすい。このため、第１の膜６０の材料としてＺｒＢ２膜を用いれば、ＣｕＭｎ膜６１をＭｎＯＸ膜６２に確実に変化させることが可能となる。
このような理由により、本実施形態では、第１の膜６０の材料としてＺｒＢ２膜を用いている。
ＺｒＢ２膜６０が形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成されている。第２の膜６２は、第１の膜６０に接している。第２の膜６２の膜厚は、２〜５ｎｍ程度である。ＭｎＯＸより成る第２の膜６２は、Ｃｕの拡散を防止するバリア膜として機能する。
本実施形態において、第２の膜６２としてＭｎＯＸ膜を形成しているのは、以下のような理由によるものである。
即ち、ＭｎＯＸ膜６２は、層間絶縁膜５０、４７等から放出される酸素を用いてＣｕＭｎ膜６１を酸化することにより、コンタクトホール５２の側面、並びに、溝５４の側面及び底面に形成し得る。
また、ＭｎＯＸ膜６２は、膜厚を薄く設定した場合であっても、Ｃｕの拡散を十分に防止し得る。第１の膜６０の膜厚のみならず、第２の膜６２の膜厚をも薄く設定し得るため、第１の膜６０と第２の膜６２とから成る下地膜６３の膜厚を薄く設定することが可能となる。このため、第２の膜６２の材料としてＭｎＯＸ膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
このような理由により、本実施形態では、第２の膜６２としてＭｎＯＸ膜を形成している。
コンタクトホール５２の底部における第１の膜６０上には、ＣｕＭｎより成る導電膜６１が形成されている。かかる導電膜６１の膜厚は、例えば５ｎｍ程度である。
下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
こうして、本実施形態による半導体装置が構成されている。
このように、本実施形態では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＢ２膜６０と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が構成されている。本実施形態によれば、密着性やバリア性を損なうことなく下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２乃至図９を用いて説明する。図２乃至図９は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、図２（ａ）に示すように、例えばシリコンより成る半導体基板１０に、素子領域を画定する素子分離領域１２を形成する。素子分離領域１２は、例えばＳＴＩ（Shallow Trench Isolation）法により形成することができる。
次に、全面に、膜厚１．５〜１０ｎｍのゲート絶縁膜１４を形成する。ゲート絶縁膜１４は、例えば熱酸化法により形成することできる。
次に、全面に、膜厚１００ｎｍのポリシリコン膜を形成する。この後、フォトリソグラフィ技術を用い、ポリシリコン膜をゲート電極１６の形状にパターニングする。ポリシリコン膜をパターニングする際には、例えば異方性のドライエッチングを用いる。こうして、ポリシリコンより成るゲート電極１６が形成される。
次に、例えばイオン注入法により、ゲート電極１６をマスクとして、ゲート電極１６の両側の半導体基板１０内にドーパント不純物を導入する。こうして、ゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の浅い領域を構成する不純物拡散領域１８ａ、即ち、エクステンション領域１８ａが形成される。
次に、全面に、例えばＣＶＤ法により、膜厚４０〜５０ｎｍのシリコン酸化膜を形成する。
次に、シリコン酸化膜を異方性エッチングする。こうして、ゲート電極１６の側壁部分に、シリコン酸化膜から成るサイドウォール絶縁膜２０が形成される。
次に、例えばイオン注入法により、ゲート電極１６及びサイドウォール絶縁膜２０をマスクとして、半導体基板１０内にドーパント不純物を導入する。こうして、側壁部分にサイドウォール絶縁膜２０が形成されたゲート電極１６の両側の半導体基板１０内に、エクステンションソース／ドレイン構造の深い領域を構成する不純物拡散領域１８ｂが形成される。浅い不純物拡散領域１８ａと深い不純物拡散領域１８ｂとにより、エクステンションソース／ドレイン構造のソース／ドレイン拡散層１８が構成される。
次に、例えばＲＴＡ（Rapid Thermal Annealing）法により、ソース／ドレイン拡散層１８に導入されたドーパント不純物を活性化するための熱処理を行う。
こうして、ゲート電極１６とソース／ドレイン拡散層１８とを有するトランジスタ２２が形成される。
次に、図２（ｂ）に示すように、全面に、例えばＣＶＤ法により、例えばシリコン酸化膜より成る層間絶縁膜２４を形成する。層間絶縁膜２４の膜厚は、例えば３００ｎｍとする。
次に、全面に、例えばＣＶＤ法により、例えばＳｉＯＣより成る保護膜２６を形成する。保護膜２６の膜厚は、例えば５０ｎｍ程度とする。
なお、ここでは、保護膜２６の材料としてＳｉＯＣ膜を用いる場合を例に説明したが、保護膜２６の材料はＳｉＯＣ膜に限定されるものではない。例えば、ＳｉＣ膜、ＳｉＮ膜等を保護膜２６として用いることも可能である。
次に、フォトリソグラフィ技術を用い、保護膜２６及び層間絶縁膜２４に、ソース／ドレイン拡散層１８に達するコンタクトホール２８を形成する（図２（ｃ）参照）。
次に、全面に、例えばスパッタリング法により、バリアメタル膜３０を形成する。バリアメタル膜３０の材料としては、例えばＴｉＮ膜を用いる。バリアメタル膜３０の厚さは、例えば２５ｎｍとする。
次に、全面に、例えばＣＶＤ法により、例えばタングステンより成る導電膜３２を形成する。導電膜３２の膜厚は、例えば２００ｎｍとする。
次に、例えばＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）により、保護２６の表面が露出するまで導電膜３２を研磨する。これにより、タングステンより成る導電性プラグ３２がコンタクトホール２８内に埋め込まれる（図３（ａ）参照）。
次に、図３（ｂ）に示すように、全面に、例えば低誘電率膜より成る層間絶縁膜３４を形成する。層間絶縁膜３４としては、例えば多孔質の低誘電率膜を形成する。層間絶縁膜３４の膜厚は、例えば１５０ｎｍとする。
なお、ここでは、層間絶縁膜３４として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜３４は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜３４として、空孔が形成されていない低誘電率膜を形成してもよい。また、層間絶縁膜３４として、通常のシリコン酸化膜を形成してもよい。
次に、フォトリソグラフィ技術を用い、導体プラグ３２の上面を露出する溝３６を層間絶縁膜３４に形成する。かかる溝３６は、後述する配線３８を埋め込むためのものである。溝３６の幅は、例えば７０ｎｍ〜３μｍとする（図３（ｃ）参照）。
次に、図４（ａ）に示すように、全面に、例えばスパッタリング法により、例えばＴａより成るバリア膜３８を形成する。バリア膜３８の膜厚は、例えば１０ｎｍ程度とする。溝３６の幅は７０ｎｍ〜３μｍ程度と比較的大きいため、バリア膜３８の厚さは比較的厚く設定し得る。バリア膜３８を比較的厚く形成し得るため、層間絶縁膜３４から水分や酸素が放出されたとしても、バリア膜３８のバリア性が著しく劣化してしまうことはない。従って、溝３６内に形成するバリア膜３８の材料としては、Ｔａ等を用いることが可能である。
なお、ここでは、バリアメタル膜３８の材料としてＴａ膜を形成する場合を例に説明したが、バリアメタル膜３８の材料はＴａ膜に限定されるものではない。例えば、Ｔｉ膜、ＴａＮ膜、ＴｉＮ膜等をバリアメタル膜３８として形成してもよい。
次に、図４（ｂ）に示すように、全面に、例えばスパッタリング法により、Ｃｕより成るシード膜４０を形成する。シード層４０の膜厚は、例えば５０ｎｍとする。
次に、図５（ａ）に示すように、全面に、例えば電気めっき法により、Ｃｕ膜４２を形成する。Ｃｕ膜４２の膜厚は、例えば１μｍとする。
次に、例えばＣＭＰ法により、層間絶縁膜３４の表面が露出するまで、Ｃｕ膜４２、Ｓシード膜４０及びバリア膜３８を研磨する。
こうして、シングルダマシン法により、Ｃｕより成る配線４４が溝３６内に埋め込まれる（図５（ｂ）参照）。
次に、全面に、例えばＣＶＤ法により、例えばＳｉＣより成るキャップ膜４６を形成する。キャップ膜４６の膜厚は、例えば３０ｎｍ程度とする。かかるキャップ膜４６は、層間絶縁膜４７等をエッチングする際にエッチングストッパとなるものである。
次に、全面に、例えばＣＶＤ法により、例えば低誘電率膜より成る層間絶縁膜４７を形成する。層間絶縁膜４７としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜４７の膜厚は、例えば１５０ｎｍとする。
なお、ここでは、層間絶縁膜４７として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜４７は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜４７として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜４７として、通常のシリコン酸化膜を用いてもよい。
次に、全面に、例えばＣＶＤ法により、例えばＳｉＣより成るエッチングストッパ膜４８を形成する。かかるエッチングストッパ膜４８の膜厚は、例えば２０ｎｍ程度とする。
なお、ここでは、エッチングストッパ膜４８としてＳｉＣ膜を形成する場合を例に説明したが、エッチングストッパ４８はＳｉＣ膜に限定されるものではない。例えば、ＳｉＮ膜、ＳｉＯＣ膜、ＳｉＯＮ膜等を、エッチングストッパ膜４８として形成してもよい。
次に、全面に、例えばＣＶＤ法により、例えば低誘電率膜より成る層間絶縁膜５０を形成する（図６（ａ）参照）。層間絶縁膜５０としては、例えば多孔質の低誘電率膜を用いる。層間絶縁膜５０の膜厚は、例えば１５０ｎｍとする。
なお、ここでは、層間絶縁膜５０として多孔質の低誘電率膜を形成する場合を例に説明したが、層間絶縁膜５０は多孔質の低誘電率膜に限定されるものではない。例えば、層間絶縁膜５０として、空孔が形成されていない低誘電率膜を用いてもよい。また、層間絶縁膜５０として、通常のシリコン酸化膜を用いてもよい。
次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、コンタクトホール５２を形成するための開口部（図示せず）をフォトレジスト膜に形成する。
次に、フォトレジスト膜をマスクとして、配線４４に達するコンタクトホール５２を形成する。この後、フォトレジスト膜を剥離する。
次に、例えばスピンコート法により、フォトレジスト膜（図示せず）を形成する。
次に、フォトリソグラフィ技術を用い、溝５４を形成するための開口部（図示せず）をフォトレジスト膜に形成する。
次に、フォトレジスト膜をマスクとし、エッチングストッパ膜４６をストッパとして、層間絶縁膜５０をエッチングする。
こうして、配線４４に達するコンタクトホール５２と、コンタクトホール５２の上部に接続された溝５４とを含む開口部５８が、層間絶縁膜４７、５０に形成される（図６（ｂ）参照）。
次に、図７（ａ）に示すように、全面に、例えばリモートプラズマＣＶＤ法により、ＺｒＢ２膜６０を形成する。ＺｒＢ２膜６０の膜厚は、例えば１ｎｍ〜１０ｎｍとする。より好ましくは、ＺｒＢ２膜６０の膜厚は１ｎｍ〜５ｎｍとする。ＺｒＢ２膜６０を形成する際の原料としては、無機原料であるＺｒ（ＢＨ４）４を用いる。Ｚｒ（ＢＨ４）４は、固体原料である。ＺｒＢ２膜６０の成膜条件は、例えば以下の通りとする。キャリアガスとしては、例えばＡｒガスを用いる。プラズマを生成するためのガスとしては、例えばＨ２ガスを用いる。基板温度は、例えば１５０〜２５０℃とする。成膜室内の圧力は、例えば１００Ｐａ程度とする。
本実施形態において、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢ２膜６０を形成するのは、以下のような理由によるものである。
即ち、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４を用いて形成されたＺｒＢ２膜は、ＺｒＢ２膜中に炭素が含まれているため、比抵抗が６００μΩ・ｃｍ以上と比較的大きいのに対し、無機原料であるＺｒ（ＢＨ４）４を用いて形成されたＺｒＢ２膜６０は、ＺｒＢ２膜６０中に炭素が含まれていないため、比抵抗が４．６μΩ・ｃｍ程度と極めて小さい。このため、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢ２膜６０を形成すれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
また、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４の蒸気圧は、１２０℃にて０．１Ｔｏｒｒであるのに対し、無機原料であるＺｒ（ＢＨ４）４の蒸気圧は、２５℃にて１７Ｔｏｒｒである。即ち、Ｚｒ（ＢＨ４）４は、蒸気圧が比較的高いため、リアクタや配管に原料の残留物が付着しにくく、取り扱いが比較的容易である。
このような理由により、本実施形態では、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢ２膜６０を形成する。
次に、図７（ｂ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。
本実施形態において、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成するのは、以下のような理由によるものである。
即ち、Ｍｎの濃度が１原子％より小さいＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成した場合には、ＣｕＭｎ膜６１中におけるＭｎの量が少なすぎるため、後工程において十分な膜厚のＭｎＯＸ膜６２を形成することが困難である。一方、Ｍｎの濃度が３０原子％より大きいＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成した場合には、良質なＣｕＭｎ膜６１を形成することが困難である。
このような理由により、本実施形態では、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いてＣｕＭｎ膜６１を形成する。
このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
次に、図８（ａ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。Ｃｕ膜７０の膜厚は、例えば１μｍ程度とする。
次に、熱処理を行う。熱処理温度は、例えば２００℃程度とする。熱処理時間は、例えば１２０秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図８（ｂ）参照）即ち、ＭｎＯＸ膜６２が、自己形成されることとなる。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば１〜５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢ２膜６０上にＣｕＭｎ膜６１が残存することとなる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図９参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本実施形態による半導体装置が製造される。
このように、本実施形態では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＢ２膜６０と、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が形成される。本実施形態によれば、密着性やバリア性を損なうことなく、下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
また、本実施形態によれば、多結晶膜であるＺｒＢ２膜６０が用いられるため、層間絶縁膜４７，５０等から放出される酸素が、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に容易に到達する。このため、本実施形態によれば、層間絶縁膜４７，５０等から放出される酸素を、ＣｕＭｎ膜６１中のＭｎと確実に反応させることができ、ＭｎＯＸ膜６２を確実に形成することができる。本実施形態によれば、Ｃｕの拡散を防止するＭｎＯＸ膜６２を確実に形成することができるため、信頼性や製造歩留まりを十分に確保することが可能となる。
また、本実施形態によれば、ＣｕＭｎ膜６１がＣｕ膜７０を電気めっき法により形成する際のシード膜として機能するため、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。このため、コンタクトホール５２内に十分な大きさの開口部が形成されている状態で、Ｃｕ膜７０が電気めっき法により形成される。本実施形態によれば、コンタクトホール５２内に十分な大きさの開口部が形成されている状態で、Ｃｕ膜７０を電気めっき法により形成するため、めっき液がコンタクトホール５２内に十分に供給される。このため、本実施形態によれば、信頼性や製造歩留まりを十分に確保することが可能となる。
（変形例（その１））
次に、本実施形態による半導体装置及びその製造方法の変形例（その１）を図１０乃至図１３を用いて説明する。図１０は、本変形例による半導体装置を示す断面図である。
本変形例による半導体装置は、第１の膜６０ａの材料としてＺｒＢＮ膜が用いられていることに特徴がある。
図１０に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０ａが形成されている。ここでは、第１の膜６０ａの材料として、ＺｒＢＮ膜が用いられている。ＺｒＢＮ膜６０ａは、コンタクトホール５２の側面及び底面、並びに、溝５４の側面及び底面に形成されている。ＺｒＢＮ膜６０ａは、非晶質の導電膜である。ＺｒＢＮ膜６０ａには、炭素が含まれていない。ＺｒＢＮ膜６０ａは、ほぼ均一な膜厚で形成されている。ＺｒＢＮ膜６０ａの膜厚は、例えば１ｎｍ〜１０ｎｍとする。より好ましくは、ＺｒＢＮ膜６０の膜厚は、１ｎｍ〜５ｎｍとする。
本変形例において、第１の膜６０ａの材料としてＺｒＢＮ膜を用いているのは、以下のような理由によるものである。
即ち、ＺｒＢＮ膜６０ａは、ＺｒＢ２膜と同様にＺｒを含む材料であるため、Ｃｕより成る導体プラグ７０ａ及び配線７０ｂの下地に対する密着性を確保するのに適している。
また、ＺｒＢＮ膜６０ａは、ＺｒＢ２膜と同様にＣＶＤ法により形成することが可能であるため、薄く均一に形成することが可能である。しかも、ＺｒＢＮ膜６０ａは、薄く形成した場合であっても十分な密着性を確保し得る。第１の膜６０ａの膜厚を薄く設定し得るため、下地膜６３の膜厚を薄く設定することが可能となる。このため、第１の膜６０ａの材料としてＺｒＢＮ膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
また、ＺｒＢＮ膜６０は無機原料を用いて形成することが可能であるため、炭素を含まないＺｒＢＮ膜６０を形成することが可能である。無機原料を用いて形成されたＺｒＢＮ膜は炭素を含まないため、比抵抗値が極めて小さい。このため、第１の膜６０ａとして炭素を含まないＺｒＢＮ膜を用いれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
このような理由により、本変形例では、第１の膜６０ａの材料としてＺｒＢＮ膜を用いている。
なお、ＺｒＢＮ膜６０ａは非晶質の導電膜であるが、層間絶縁膜４７、５０等から放出される酸素は、ＺｒＢＮ膜６０ａをある程度通り抜ける。従って、第１の膜６０ａの材料としてＺｒＢＮ膜を用いたとしても、ＣｕＭｎ膜６１をＭｎＯＸ膜６２に変化させることが可能である。
ＺｒＢＮ膜６０ａが形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢＮ膜６０ａが形成されたコンタクトホール５２の側面、並びに、ＺｒＢＮ膜６０ａが形成された溝５４の側面及び底面に形成されている。第２の膜６２の膜厚は、２〜５ｎｍ程度である。ＭｎＯＸより成る第２の膜６２は、Ｃｕの拡散を防止するバリア膜として機能する。
コンタクトホール５２の底部における第１の膜６０ａ上には、ＣｕＭｎより成る導電膜６１が形成されている。かかる導電膜６１の膜厚は、例えば１〜５ｎｍ程度である。
下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
こうして、本変形例による半導体装置が構成されている。
このように、本変形例では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＢＮ膜６０ａと、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が構成されている。本変形例によっても、密着性やバリア性を損なうことなく下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
次に、本変形例による半導体装置の製造方法を図１１乃至図１３を用いて説明する。図１１乃至図１３は、本変形例による半導体装置の製造方法を示す工程断面図である。
まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１１（ａ）参照）。
次に、図１１（ｂ）に示すように、全面に、例えばリモートプラズマＣＶＤ法により、ＺｒＢＮ膜６０ａを形成する。ＺｒＢＮ膜６０ａの膜厚は、例えば１ｎｍ〜１０ｎｍとする。より好ましくは、ＺｒＢＮ膜６０ａの膜厚は、１ｎｍ〜５ｎｍとする。ＺｒＢＮ膜６０ａを形成する際の原料としては、例えば、無機原料であるＺｒ（ＢＨ４）４を用いる。ＺｒＢＮ膜６０ａの成膜条件は、例えば以下の通りとする。キャリアガスとしては、例えばＡｒガスを用いる。プラズマを生成するためのガスとしては、例えばＮＨ３ガスとＨ２ガスとを用いる。基板温度は、例えば１８０〜３００℃とする。成膜室内の圧力は、例えば１５０Ｐａ程度とする。
本変形例において、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢＮ膜６０ａを形成するのは、以下のような理由によるものである。
即ち、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４を用いて形成されたＺｒＢＮ膜は、膜中に炭素が含まれているため、比抵抗が比較的大きいのに対し、無機原料であるＺｒ（ＢＨ４）４を用いて形成されたＺｒＢＮ膜６０ａは、膜中に炭素が含まれていないため、比抵抗が極めて小さい。このため、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢＮ膜６０を形成すれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
また、有機原料であるＺｒ［Ｎ（Ｃ２Ｈ５）２］４の蒸気圧は、１２０℃にて０．１Ｔｏｒｒであるのに対し、無機原料であるＺｒ（ＢＨ４）４の蒸気圧は、２５℃にて１７Ｔｏｒｒである。即ち、Ｚｒ（ＢＨ４）４は、蒸気圧が比較的高いため、リアクタや配管に原料の残留物が付着しにくく、取り扱いが比較的容易である。
このような理由により、本変形例では、無機原料であるＺｒ（ＢＨ４）４を用いてＺｒＢＮ膜６０ａを形成する。
次に、図１２（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば２〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
次に、図１２（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本変形例では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢＮ膜６０ａは非晶質膜であるが、酸素を通さないわけではない。従って、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢＮ膜６０ａ中を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図１３（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＢＮ膜６０ａが形成されたコンタクトホール５２の側面、並びに、ＺｒＢＮ膜６０ａが形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２〜５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢＮ膜６０ａ上にＣｕＭｎ膜６１が残存することとなる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢＮ膜６０ａを研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図１３（ｂ）参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本変形例による半導体装置が製造される。
このように、第１の膜６０ａの材料としてＺｒＢＮ膜を用いてもよい。
（変形例（その２））
次に、本実施形態による半導体装置及びその製造方法の変形例（その２）を図１４乃至図１７を用いて説明する。図１４は、本変形例による半導体装置を示す断面図である。
本変形例による半導体装置は、第１の膜６０ｂの材料としてＺｒＮ膜が用いられていることに特徴がある。
図１４に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０ａが形成されている。ここでは、第１の膜６０ｂの材料として、ＺｒＮ膜が用いられている。ＺｒＮ膜６０ｂは、コンタクトホール５２の側面及び底面、並びに、溝５４の側面及び底面に形成されている。ＺｒＮ膜６０ｂは、非晶質の導電膜である。ＺｒＮ膜６０ｂには、炭素が含まれていない。ＺｒＮ膜６０ｂは、ほぼ均一な膜厚で形成されている。ＺｒＮ膜６０ｂの膜厚は、例えば１ｎｍ〜１０ｎｍとする。より好ましくは、ＺｒＮ膜６０ｂの膜厚は、１ｎｍ〜５ｎｍとする。
本変形例において、第１の膜６０ｂの材料としてＺｒＮ膜を用いているのは、以下のような理由によるものである。
即ち、ＺｒＮ膜６０ｂは、ＺｒＢ２膜と同様にＺｒを含む材料であるため、Ｃｕより成る導体プラグ７０ａ及び配線７０ｂの下地に対する密着性を確保するのに適している。
また、ＺｒＮ膜６０ｂは、ＺｒＢ２膜と同様にＣＶＤ法により形成することが可能であるため、薄く均一に形成することが可能である。しかも、ＺｒＮ膜６０ｂは、薄く形成した場合であっても十分な密着性を確保し得る。第１の膜６０ｂの膜厚を薄く設定し得るため、下地膜６３の膜厚を薄く設定することが可能となる。このため、第１の膜６０ｂの材料としてＺｒＮ膜を用いれば、コンタクトホール５２の径や溝５４の幅を小さくした場合であっても、導体プラグ７０ａの径や配線７０ｂの幅を十分に大きく確保することが可能となる。
また、ＺｒＮ膜６０ｂは無機原料を用いて形成することが可能であるため、炭素を含まないＺｒＮ膜６０ｂを形成することが可能である。無機原料を用いて形成されたＺｒＮ膜は炭素を含まないため、比抵抗値が極めて小さい。このため、第１の膜６０ｂとして炭素を含まないＺｒＮ膜を用いれば、導体プラグ７０ａと配線４４との間のコンタクト抵抗を十分に低くすることが可能となる。
このような理由により、本変形例では、第１の膜６０ｂの材料としてＺｒＮ膜を用いている。
なお、ＺｒＮ膜６０ｂは非晶質の導電膜であるが、層間絶縁膜４７、５０等から放出される酸素は、ＺｒＮ膜６０ｂをある程度通り抜ける。従って、第１の膜６０ｂの材料としてＺｒＮ膜を用いたとしても、ＣｕＭｎ膜６１をＭｎＯＸ膜６２に変化させることが可能である。
ＺｒＮ膜６０ｂが形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＮ膜６０ｂが形成されたコンタクトホール５２の側面、並びに、ＺｒＮ膜６０ｂが形成された溝５４の側面及び底面に形成されている。第２の膜６２の膜厚は、例えば２〜５ｎｍ程度である。ＭｎＯＸより成る第２の膜６２は、Ｃｕの拡散を防止するバリア膜として機能する。
コンタクトホール５２の底部における第１の膜６０上には、ＣｕＭｎより成る導電膜６１が形成されている。かかる導電膜６１の膜厚は、例えば１〜５ｎｍ程度である。
下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
こうして、本変形例による半導体装置が構成されている。
このように、本変形例では、膜厚を薄く設定した場合であっても密着性を十分に確保し得るＺｒＮ膜６０ｂと、膜厚を薄く設定した場合であってもＣｕの拡散を十分に防止し得るＭｎＯＸ膜６２とにより、下地膜６３が構成されている。本変形例によっても、密着性やバリア性を損なうことなく下地膜６３の膜厚を極めて薄く設定することができるため、信頼性を損なうことなく導体プラグや配線を微細化することができる。
次に、本変形例による半導体装置の製造方法を図１５乃至図１７を用いて説明する。図１５乃至図１７は、本変形例による半導体装置の製造方法を示す工程断面図である。
まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した半導体装置の製造方法と同様であるので、説明を省略する（図１５（ａ）参照）。
次に、図１５（ｂ）に示すように、全面に、例えばＣＶＤ法により、ＺｒＮ膜６０ｂを形成する。ＺｒＮ膜６０ｂの膜厚は、例えば１〜１０ｎｍとする。より好ましくは、ＺｒＮ膜６０ａの膜厚は、１〜５ｎｍとする。ＺｒＮ膜６０ｂを形成する際の原料としては、例えば、Ｚｒ［Ｎ（Ｃ２Ｈ５）２］４を用いる。ＺｒＮ膜６０ｂの成膜条件は、例えば以下の通りとする。バブラーの設定温度は、例えば５０℃とする。キャリアガスとしては、例えばＨｅガスを用いる。Ｈｅガスの流量は、例えば２００ｓｃｃｍとする。基板温度は、例えば２００〜２５０℃とする。成膜室内の圧力は、例えば１０００Ｐａ程度とする。
次に、図１６（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
次に、図１６（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本変形例では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＮ膜６０ｂは非晶質膜であるが、酸素を通さないわけではない。従って、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＮ膜６０ｂ中を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図１７（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＮ膜６０ｂが形成されたコンタクトホール５２の側面、並びに、ＺｒＮ膜６０ｂが形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば１〜５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＮ膜６０ｂ上にＣｕＭｎ膜６１が残存することとなる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＮ膜６０ｂを研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図１７（ｂ）参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本変形例による半導体装置が製造される。
このように、第１の膜６０ｂの材料としてＺｒＮ膜を用いてもよい。
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法を図１８乃至図２１を用いて説明する。図１乃至図１７に示す第１実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置及びその製造方法は、コンタクトホール５２の底部において第１の膜６０が除去されていることに主な特徴がある。
（半導体装置）
まず、本実施形態による半導体装置を図１８を用いて説明する。図１８は、本実施形態による半導体装置を示す断面図である。
図１８に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜（密着膜）６０が形成されている。ここでは、第１の膜６０の材料として、ＺｒＢ２膜が用いられている。ＺｒＢ２膜６０は、コンタクトホール５２の側面、並びに、溝５４の側面及び底面に形成されている。コンタクトホール５２の底部においては、ＺｒＢ２膜６０は除去されている。本実施形態において、コンタクトホール５２の底部のＺｒＢ２膜６０が除去されているのは、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減するためである。
ＺｒＢ２膜６０が形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜（バリア膜）６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成されている。
ＺｒＢ２膜６０とＭｎＯＸ膜６２とにより、下地膜６３が構成されている。
コンタクトホール５２の底部における配線４４上には、ＣｕＭｎより成る導電膜６１が形成されている。
下地膜６３及び導電膜６１が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
こうして、本変形例による半導体装置が構成されている。
本実施形態による半導体装置は、コンタクトホール５２の底部においてＺｒＢ２より成る第１の膜６０が除去されていることに主な特徴がある。本実施形態では、コンタクトホール５２の底部においてＺｒＢ２膜６０が除去されているため、導体プラグ７０ａと配線４４との間にはＣｕＭｎ膜６１のみが存在している。このため、本実施形態によれば、コンタクトホール５２の底部にＺｒＢ２膜６０とＣｕＭｎ膜６１とが存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図１９乃至図２１を用いて説明する。図１９乃至図２１は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図１９（ａ）参照）。
次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２膜６０を形成する（図１９（ｂ）参照）。
次に、図２０（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
ＣｕＭｎ膜６１を成膜する際には、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１が全面に形成されるような条件で成膜を行う。ＣｕＭｎ膜６１の成膜条件は、例えば以下の通りとする。ターゲット電力は、例えば１〜１００ｋＷ程度とする。基板バイアスは、例えば１〜１００Ｗ程度とする。このような条件でＣｕＭｎ膜６１を成膜すれば、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１を全面に成膜することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。なお、溝５４の幅はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面に存在しているＺｒＢ２膜６０は、ＣｕＭｎ膜６１を成膜する際にＣｕイオン又はＭｎイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
次に、図２０（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図２１（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２〜５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢ２膜６０上にＣｕＭｎ膜６１が残存することとなる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図２１（ｂ）参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本実施形態による半導体装置が製造される。
このように、本実施形態では、コンタクトホール５２の底部のＺｒＢ２より成る第１の膜６０が除去される。本実施形態によれば、コンタクトホール５２の底部の第１の膜６０が除去されるため、導体プラグ７０ａと配線４４との間にはＣｕＭｎより成る第２の膜６１のみが存在する。このため、本実施形態によれば、コンタクトホール５２の底部に第１の膜６０と第２の膜６１とが存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法を図２２乃至図２５を用いて説明する。図２２乃至図２５は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図２１に示す第１又は第２実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置及びその製造方法は、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部の第１の膜６０を選択的に除去し、この後、ＣｕＭｎ膜６１を形成することに主な特徴がある。
まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図２２（ａ）参照）。
次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２より成る第１の膜６０を形成する（図２２（ｂ）参照）。
次に、図２３（ａ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する。コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１〜１００ｋＷ程度とする。基板バイアスは、例えば２００〜３５０Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的に除去することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。
なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
次に、図２３（ｂ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
次に、図２４（ａ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば３００秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図２４（ｂ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２〜５ｎｍ程度となる。コンタクトホール５２の底部においては、ＣｕＭｎ膜６１に酸素が供給されないため、ＭｎＯＸ膜６２が形成されない。このため、コンタクトホール５２の底部においては、ＺｒＢ２膜６０上にＣｕＭｎ膜６１が残存することとなる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図２５参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本実施形態による半導体装置が製造される。
このように、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部の第１の膜６０を選択的に除去し、この後、ＣｕＭｎより成る第２の膜６１を形成してもよい。本実施形態においても、コンタクトホール５２の底部の第１の膜６０が除去されるため、導体プラグ７０ａと配線４４との間には第２の膜６１のみが存在する。このため、本実施形態によれば、コンタクトホール５２の底部に第１の６０と第２の膜６１とが存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法を図２６乃至図３０を用いて説明する。図１乃至図２５に示す第１乃至第３実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置及びその製造方法は、コンタクトホール５２の底部においてＣｕＭｎ膜６１が除去されていることに主な特徴がある。
（半導体装置）
まず、本実施形態による半導体装置を図２６を用いて説明する。図２６は、本実施形態による半導体装置を示す断面図である。
図２６に示すように、開口部５８内には、Ｚｒを含む化合物より成る第１の膜６０が形成されている。ここでは、第１の膜６０の材料として、ＺｒＢ２膜が用いられている。ＺｒＢ２膜６０は、コンタクトホール５２の側面、並びに、溝５４の側面及び底面に形成されている。コンタクトホール５２の底部においては、ＺｒＢ２膜６０は除去されている。本実施形態において、コンタクトホール５２の底部のＺｒＢ２膜６０が除去されているのは、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減するためである。
ＺｒＢ２膜６０が形成された開口部５８内には、Ｍｎを含む酸化物より成る第２の膜６２が形成されている。ここでは、第２の膜６２として、ＭｎＯＸ膜が形成されている。第２の膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成されている。
ＺｒＢ２膜６０とＭｎＯＸ膜６２とにより、下地膜６３が構成されている。
コンタクトホール５２の底部には、ＣｕＭｎより成る導電膜６１が存在していない。
下地膜６３が形成された開口部５８内には、Ｃｕ又はＣｕ合金より成る導電体７０が埋め込まれている。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれている。
導体プラグ７０ａ及び配線７０ｂが埋め込まれた層間絶縁膜５０上には、図示しない配線が更に形成されている。
こうして、本実施形態による半導体装置が構成されている。
本実施形態による半導体装置は、コンタクトホール５２の底部においてＣｕＭｎより成る導電膜６１が除去されていることに主な特徴がある。本実施形態では、コンタクトホール５２の底部においてＣｕＭｎ膜６１が除去されているため、導体プラグ７０ａと配線４４とが直接接続されている。このため、本実施形態によれば、コンタクトホール５２の底部にＣｕＭｎ膜６１が存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を低減することが可能となる。
（半導体装置の製造方法）
次に、本実施形態による半導体装置の製造方法を図２７乃至図３０を用いて説明する。図２７乃至図３０は、本実施形態による半導体装置の製造方法を示す工程断面図である。
まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図２７（ａ）参照）。
次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２より成る第１の膜６０を形成する（図２７（ｂ）参照）。
次に、図２８（ａ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
ＣｕＭｎ膜６１を成膜する際には、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１が全面に形成されるような条件で成膜を行う。ＣｕＭｎ膜６１の成膜条件は、例えば以下の通りとする。ターゲット電力は、例えば１〜１００ｋＷ程度とする。基板バイアスは、例えば２００〜３５０Ｗ程度とする。このような条件でＣｕＭｎ膜６１を成膜すれば、コンタクトホール５２の底部に存在しているＺｒＢ２膜６０をＣｕイオン又はＭｎイオンにより選択的に除去しつつ、ＣｕＭｎ膜６１を全面に成膜することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。なお、溝５４の幅はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面に存在しているＺｒＢ２膜６０は、ＣｕＭｎ膜６１を成膜する際にＣｕイオン又はＭｎイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
次に、図２８（ｂ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する。コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１〜１０ｋＷ程度とする。基板バイアスは、例えば２００〜４００Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的に除去することができる。コンタクトホール５２の底部のＣｕＭｎ膜６１が除去されるため、良好なコンタクトを得ることが可能となる。
なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
次に、図２９（ａ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば１８０秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図２９（ｂ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば２〜５ｎｍ程度となる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図３０参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本実施形態による半導体装置が製造される。
このように、本実施形態によれば、コンタクトホール５２の底部のＣｕＭｎ膜６１を除去するため、導体プラグ７０ａと配線４４とが直接接続される。このため、本実施形態によれば、コンタクトホール５２の底部にＣｕＭｎ膜６１が存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を更に低減することが可能となる。
［第５実施形態］
本発明の第５実施形態による半導体装置の製造方法を図３１乃至図３４を用いて説明する。図３１乃至図３４は、本実施形態による半導体装置の製造方法を示す工程断面図である。図１乃至図３０に示す第１乃至第４実施形態による半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による半導体装置の製造方法は、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部における第１の膜６０を除去し、この後、ＣｕＭｎ膜６１を形成し、この後、コンタクトホール５２の底部のＣｕＭｎ膜６１を除去することに主な特徴がある。
まず、半導体基板１０に素子分離領域１２を形成する工程から、層間絶縁膜４７，５０に開口部５８を形成する工程までは、図２（ａ）乃至図６（ｂ）を用いて上述した第１実施形態による半導体装置の製造方法と同様であるので、説明を省略する（図３１（ａ）参照）。
次に、図７（ａ）を用いて上述した第１実施形態による半導体装置の製造方法と同様にして、全面に、例えばＣＶＤ法により、ＺｒＢ２より成る第１の膜６０を形成する（図３１（ｂ）参照）。
次に、図３２（ａ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する。コンタクトホール５２の底部のＺｒＢ２膜６０を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１〜１００ｋＷ程度とする。基板バイアスは、例えば２００〜３５０Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＺｒＢ２膜６０を選択的に除去することができる。コンタクトホール５２の底部のＺｒＢ２膜６０が除去されるため、良好なコンタクトを得ることが可能となる。
なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
次に、図３２（ｂ）に示すように、全面に、例えば物理気相成長法により、ＣｕＭｎ膜６１を形成する。より具体的には、例えばスパッタリング法により、ＣｕＭｎ膜６１を形成する。ＣｕＭｎ膜６１の膜厚は、例えば１０〜４０ｎｍとする。ＣｕＭｎ膜６１を形成する際に用いるターゲットとしては、Ｍｎの濃度が０．１〜３０原子％であるＣｕＭｎより成るターゲットを用いる。このようなターゲットを用いてＣｕＭｎ膜６１を形成すると、ＣｕＭｎ膜６１におけるＭｎの濃度は、例えば０．１〜１０原子％となる。
次に、図３３（ａ）に示すように、例えばＡｒイオンを用いて、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する。コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的にエッチング除去する際の条件は、例えば以下の通りとする。ターゲット電力は、例えば１〜１０ｋＷ程度とする。基板バイアスは、例えば２００〜４００Ｗとする。このような条件に設定すれば、Ａｒイオンがコンタクトホール５２の底部に集中に達し、コンタクトホール５２の底部のＣｕＭｎ膜６１を選択的に除去することができる。コンタクトホール５２の底部のＣｕＭｎ膜６１が除去されるため、良好なコンタクトを得ることが可能となる。
なお、溝５４の底面はコンタクトホール５２の径に対して十分に大きいため、溝５４の底面にはＡｒイオンは集中しない。このため、溝５４の底面に存在しているＺｒＢ２膜６０は、Ａｒイオンにより殆どエッチングされない。従って、溝５４の底面のＺｒＢ２膜６０が消失してしまうことはない。
次に、図３３（ｂ）に示すように、全面に、例えば硫酸銅浴を用い、電気めっき法により、Ｃｕ膜７０を形成する。Ｃｕ膜７０を形成する際、ＣｕＭｎ膜６１がシード膜として機能する。このため、本実施形態では、ＣｕＭｎ膜６１と別個にシード膜を形成することを要しない。
次に、熱処理を行う。熱処理温度は、例えば４００℃程度とする。熱処理時間は、例えば１８０秒程度とする。熱処理を行うと、層間絶縁膜４７，５０等から酸素が放出される。ＺｒＢ２膜６０は多結晶質の膜であるため、層間絶縁膜４７，５０等から放出された酸素は、ＺｒＢ２膜６０の結晶粒界を通って、ＣｕＭｎ膜６１に達する。これにより、層間絶縁膜４７，５０等から放出された酸素が、ＣｕＭｎ膜６１中のＭｎ原子と反応し、ＭｎＯＸ膜６２が形成される（図３４（ａ）参照）。ＭｎＯＸ膜６２は、ＺｒＢ２膜６０が形成されたコンタクトホール５２の側面、並びに、ＺｒＢ２膜６０が形成された溝５４の側面及び底面に形成される。ＭｎＯＸ膜６２の膜厚は、例えば１〜５ｎｍ程度となる。
なお、ここでは、かかる熱処理を一つの独立した工程として行う場合を例に説明したが、かかる熱処理を一つの独立した工程として行わなくてもよい。即ち、この段階で熱処理を行わなくても、後工程において絶縁膜等を形成する際に加熱が行われれば、ＭｎＯＸ膜６２を形成することが可能である。また、後工程において行われる他の熱処理によって、ＭｎＯＸ膜６２を形成することも可能である。従って、この段階で一つの独立した工程として熱処理を行わなくてもよい。
次に、例えばＣＭＰ法により、層間絶縁膜５０の表面が露出するまで、Ｃｕ膜７０、ＭｎＯＸ膜６２及びＺｒＢ２膜６０を研磨する。
こうして、デュアルダマシン法により、Ｃｕより成る導体プラグ７０ａがコンタクトホール５２内に埋め込まれ、Ｃｕより成る配線７０ｂが溝７０ｂ内に埋め込まれる。即ち、導体プラグ７０ａと、導体プラグ７０ａと一体的に形成された配線７０ｂとを有する導電体７０が、開口部５８内に埋め込まれる（図３４（ｂ）参照）。
この後、図示しない多層配線や電極パッド等を更に形成する。
こうして、本実施形態による半導体装置が製造される。
このように、ＺｒＢ２より成る第１の膜６０を形成した後に、コンタクトホール５２の底部における第１の膜６０を除去し、この後、ＣｕＭｎ膜６１を形成し、この後、コンタクトホール５２の底部のＣｕＭｎ膜６１を除去するようにしてもよい。本実施形態においても、コンタクトホール５２の底部のＣｕＭｎ膜６１が除去されるため、導体プラグ７０ａと配線４４とが直接接続される。このため、本実施形態によっても、コンタクトホール５２の底部にＣｕＭｎ膜６１が存在している場合と比較して、導体プラグ７０ａと配線４４との間のコンタクト抵抗を更に低減することが可能となる。
[変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、第２乃至第５実施形態では、第１の膜６０の材料としてＺｒＢ２膜を用いる場合を例に説明したが、第１の膜６０の材料としてＺｒＢＮ膜やＺｒＮ膜等を用いてもよい。
また、上記実施形態では、Ｚｒを含む化合物より成る第１の膜６０、６０ａ、６０ｂとして、ＺｒＢ２膜、ＺｒＢＮ膜、又は、ＺｒＮ膜を例に説明したが、Ｚｒを含む化合物より成る第１の膜６０、６０ａ、６０ｂは、ＺｒＢ２膜、ＺｒＢＮ膜、又は、ＺｒＮ膜に限定されるものではない。例えば、Ｚｒを含む化合物より成る第１の膜６０として、ＺｒＭｎ等を用いることも可能である。
また、上記実施形態では、配線４４が導体プラグ７０ａに接続される場合を例に説明したが、導体プラグ７０ａに接続される導電体は、配線４４に限定されるものではない。例えば、下層に埋め込まれた他の導体プラグ（図示せず）に導体プラグ７０ａを接続するようにしてもよい。
また、上記実施形態では、Ｚｒを含む化合物より成る第１の膜６０、６０ａ、６０ｂとして単層の膜を用いる場合を例に説明したが、第１の膜６０、６０ａ、６０ｂは単層の膜に限定されるものではない。例えば、第１の膜６０、６０ａ、６０ｂとして、ＺｒＢ２膜、ＺｒＢＮ膜、又は、ＺｒＮ膜を含む積層膜を用いてもよい。
本発明による半導体装置及びその製造方法は、導体プラグや配線を微細化するのに有用である。

Claims (11)

  1. 半導体基板上に形成された第１の導電体と、
    前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、
    前記開口部内に形成されたＺｒを含む化合物より成る第１の膜と、
    前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、
    前記開口部内に埋め込まれたＣｕを含む第２の導電体と
    を有することを特徴とする半導体装置。
  2. 請求の範囲第１項記載の半導体装置において、
    前記第１の膜は、ＺｒＢ２膜、ＺｒＢＮ膜又はＺｒＮ膜である
    ことを特徴とする半導体装置。
  3. 半導体基板上に形成された第１の導電体と、
    前記半導体基板上及び前記第１の導電体上に形成され、前記第１の導電体に達する開口部が形成された絶縁膜と、
    前記開口部内に形成された多結晶質の第１の膜と、
    前記開口部内における前記第１の膜上に形成されたＭｎを含む酸化物より成る第２の膜と、
    前記開口部内に埋め込まれたＣｕを含む第２の導電体と
    を有することを特徴とする半導体装置。
  4. 請求の範囲第３項記載の半導体装置において、
    前記第１の膜は、Ｚｒを含む化合物より成る
    ことを特徴とする半導体装置。
  5. 請求の範囲第３項又は第４項記載の半導体装置において、
    前記第１の膜は、ＺｒＢ２膜である
    ことを特徴とする半導体装置
  6. 請求の範囲第１項乃至第５項のいずれか１項に記載の半導体装置において、
    前記開口部は、前記第１の導電体に達するコンタクトホールと、前記コンタクトホールの上部に接続された溝とを含む
    ことを特徴とする半導体装置。
  7. 請求の範囲第６項記載の半導体装置において、
    前記第２の膜は、前記コンタクトホールの側面並びに前記溝の側面及び底面に形成されている
    ことを特徴とする半導体装置。
  8. 請求の範囲第７項記載の半導体装置において、
    前記第２の導電体は、前記コンタクトホールの底部において前記第１の膜に接している
    ことを特徴とする半導体装置。
  9. 半導体基板上に第１の導電体を形成する工程と、
    前記半導体基板上及び前記第１の導電体上に絶縁膜を形成する工程と、
    前記第１の導電体に達する開口部を前記絶縁膜に形成する工程と、
    前記開口部内に、Ｚｒを含む化合物より成る第１の膜を形成する工程と、
    前記開口部内における前記第１の膜上に、ＣｕとＭｎとを含む第２の膜を形成する工程と、
    前記開口部内にＣｕを含む第２の導電体を形成する工程と、
    熱処理を行うことにより、前記第２の膜中のＭｎを酸化させ、前記第２の膜をＭｎを含む酸化物より成る第３の膜に変化させる工程と
    を有することを特徴とする半導体装置の製造方法。
  10. 請求の範囲第９項記載の半導体装置の製造方法において、
    前記第１の膜は、ＺｒＢ２膜、ＺｒＢＮ膜又はＺｒＮ膜である
    ことを特徴とする半導体装置の製造方法。
  11. 請求の範囲第９項又は第１０項記載の半導体装置の製造方法において、
    前記第１の膜を形成する工程では、化学気相成長法により前記第１の膜を形成する
    ことを特徴とする半導体装置の製造方法。
JP2010500481A 2008-02-27 2008-02-27 半導体装置及びその製造方法 Expired - Fee Related JP5141761B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/053392 WO2009107205A1 (ja) 2008-02-27 2008-02-27 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2009107205A1 JPWO2009107205A1 (ja) 2011-06-30
JP5141761B2 true JP5141761B2 (ja) 2013-02-13

Family

ID=41015619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010500481A Expired - Fee Related JP5141761B2 (ja) 2008-02-27 2008-02-27 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US8415798B2 (ja)
JP (1) JP5141761B2 (ja)
WO (1) WO2009107205A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040772A (ja) * 2008-08-05 2010-02-18 Rohm Co Ltd 半導体装置の製造方法
KR101797253B1 (ko) * 2009-12-04 2017-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
JP5921977B2 (ja) * 2012-07-04 2016-05-24 株式会社アルバック バリア絶縁膜形成方法
US9224686B1 (en) * 2014-09-10 2015-12-29 International Business Machines Corporation Single damascene interconnect structure
US9418934B1 (en) * 2015-06-30 2016-08-16 International Business Machines Corporation Structure and fabrication method for electromigration immortal nanoscale interconnects
US9793213B2 (en) * 2016-02-16 2017-10-17 International Business Machines Corporation Ion flow barrier structure for interconnect metallization
US10049980B1 (en) * 2017-02-10 2018-08-14 International Business Machines Corporation Low resistance seed enhancement spacers for voidless interconnect structures
US10651084B1 (en) 2019-07-18 2020-05-12 Micron Technology, Inc. Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems and methods

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007059734A (ja) * 2005-08-26 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007287816A (ja) * 2006-04-14 2007-11-01 Sony Corp 半導体装置の製造方法
JP2008047578A (ja) * 2006-08-11 2008-02-28 Sony Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262035A (ja) 1988-08-29 1990-03-01 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP4733804B2 (ja) 2000-02-18 2011-07-27 富士通セミコンダクター株式会社 配線の形成方法
JP2002146535A (ja) 2000-11-02 2002-05-22 Anelva Corp 窒化ジルコニウム薄膜及びその作製方法と作製装置、並びに銅配線形成方法及び形成装置
JP3734447B2 (ja) 2002-01-18 2006-01-11 富士通株式会社 半導体装置の製造方法および半導体装置の製造装置
US20040056366A1 (en) * 2002-09-25 2004-03-25 Maiz Jose A. A method of forming surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP4480516B2 (ja) 2004-08-23 2010-06-16 株式会社アルバック バリア膜の形成方法
JP4523535B2 (ja) 2005-08-30 2010-08-11 富士通株式会社 半導体装置の製造方法
JP4946008B2 (ja) 2005-11-15 2012-06-06 ソニー株式会社 半導体装置および半導体装置の製造方法
US20080174021A1 (en) * 2007-01-18 2008-07-24 Samsung Electronics Co., Ltd. Semiconductor devices having metal interconnections, semiconductor cluster tools used in fabrication thereof and methods of fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027259A (ja) * 2005-07-13 2007-02-01 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2007059660A (ja) * 2005-08-25 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007059734A (ja) * 2005-08-26 2007-03-08 Sony Corp 半導体装置の製造方法および半導体装置
JP2007287816A (ja) * 2006-04-14 2007-11-01 Sony Corp 半導体装置の製造方法
JP2008047578A (ja) * 2006-08-11 2008-02-28 Sony Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2009107205A1 (ja) 2011-06-30
US8551879B2 (en) 2013-10-08
US20130196503A1 (en) 2013-08-01
US8415798B2 (en) 2013-04-09
US20100252928A1 (en) 2010-10-07
WO2009107205A1 (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
JP5141761B2 (ja) 半導体装置及びその製造方法
JP4350337B2 (ja) 半導体装置
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20070085211A1 (en) Semiconductor device and method for manufacturing the same
TW201013779A (en) Semiconductor device, and manufacturing method thereof
JP2005340808A (ja) 半導体装置のバリア構造
JPH1116918A (ja) 銅配線構造およびその製造方法
JP2012028557A (ja) 半導体装置の製造方法
JP2010045255A (ja) 半導体装置及び半導体装置の製造方法
JP2011009636A (ja) ビアホールの形成方法
US8497208B2 (en) Semiconductor device and method for manufacturing the same
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
KR100632115B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2008205177A (ja) 半導体装置及びその製造方法
JP2006351732A (ja) 半導体装置の製造方法
JP4173393B2 (ja) 半導体装置の製造方法
JP4457884B2 (ja) 半導体装置
US20140008799A1 (en) Method for fabricating metal line and device with metal line
JP3456392B2 (ja) 半導体装置の製造方法
JP2015133382A (ja) 半導体装置の製造方法
JP2010010338A (ja) 半導体装置及びその製造方法
JPH05218030A (ja) 半導体装置の製造方法
JP2010103445A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121023

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5141761

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees