JP2004071623A - フォトセンサ - Google Patents
フォトセンサ Download PDFInfo
- Publication number
- JP2004071623A JP2004071623A JP2002224808A JP2002224808A JP2004071623A JP 2004071623 A JP2004071623 A JP 2004071623A JP 2002224808 A JP2002224808 A JP 2002224808A JP 2002224808 A JP2002224808 A JP 2002224808A JP 2004071623 A JP2004071623 A JP 2004071623A
- Authority
- JP
- Japan
- Prior art keywords
- film
- light
- insulating film
- semiconductor film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 230000001681 protective effect Effects 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 abstract description 18
- 230000007257 malfunction Effects 0.000 abstract description 8
- 239000010408 film Substances 0.000 abstract 9
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 24
- 238000000034 method Methods 0.000 description 20
- 239000012535 impurity Substances 0.000 description 11
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 9
- 239000000969 carrier Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000000788 chromium alloy Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Image Input (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】光検知素子の誤動作を防止する。
【解決手段】フォトセンサ8は、透明基板17と、透明基板17の一方の面にマトリクス状に配列された複数のDG−TFT20とを備える。各ダブルゲート20は、透明基板17上に堆積したボトムゲート電極21と、ボトムゲート電極21に対向する半導体膜23と、半導体膜23の両端部に堆積したソース電極27及びドレイン電極28と、半導体膜23に対向したトップゲート電極30とを備える。保護絶縁膜31が複数のDG−TFT20を被覆し、保護絶縁膜31上に透明導電膜32が堆積している。保護絶縁膜31及びトップゲート絶縁膜29に複数のコンタクトホール34が形成され、それぞれのコンタクトホール34内に電気抵抗層33が堆積している。これら電気抵抗層33はソース電極27に接続しているとともに、透明導電膜32に接続している。
【選択図】 図2
【解決手段】フォトセンサ8は、透明基板17と、透明基板17の一方の面にマトリクス状に配列された複数のDG−TFT20とを備える。各ダブルゲート20は、透明基板17上に堆積したボトムゲート電極21と、ボトムゲート電極21に対向する半導体膜23と、半導体膜23の両端部に堆積したソース電極27及びドレイン電極28と、半導体膜23に対向したトップゲート電極30とを備える。保護絶縁膜31が複数のDG−TFT20を被覆し、保護絶縁膜31上に透明導電膜32が堆積している。保護絶縁膜31及びトップゲート絶縁膜29に複数のコンタクトホール34が形成され、それぞれのコンタクトホール34内に電気抵抗層33が堆積している。これら電気抵抗層33はソース電極27に接続しているとともに、透明導電膜32に接続している。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、フォトセンサに関する。
【0002】
【従来の技術】
被験者の指先の微細な凹凸により定義付けされる指紋を読み取る指紋読取装置が知られ、静電容量方式と光学式に大別されている。光学式指紋読取装置は、指先の凹凸によって光の反射、透過の程度が異なることを利用しており、指先からの反射光、透過光の明暗の程度を電気信号に変換するフォトセンサで指紋の画像データを取得する。
【0003】
フォトセンサとしては、光検知素子である複数のダブルゲートトランジスタがn行m列のマトリクス状に配列された構造のものがあり、これら全てのダブルゲートトランジスタが共通の透明な保護絶縁膜によって被覆されている。各ダブルゲートトランジスタは、互いに対向するトップゲート電極及びボトムゲート電極と、ボトムゲート電極とトップゲート電極の間に配設された半導体膜と、半導体膜の両端に配設されたソース電極及びドレイン電極とを備える。
【0004】
基板上においては、横方向に延在するトップゲートライン及びボトムゲートラインがそれぞれn本配列され、同一行のm個のダブルゲートトランジスタのトップゲート電極は共通のトップゲートラインに接続し、同一行のm個のダブルゲートトランジスタのボトムゲート電極は共通のボトムゲートラインに接続している。縦方向に延在するドレインライン及びソースラインがそれぞれm本配列され、同一列のn個のダブルゲートトランジスタのドレイン電極は共通のドレインラインに接続しており、同一列のn個のダブルゲートトランジスタのソース電極は共通のソースラインに接続している。ソースラインは基準電位Vssに設定されており、ドレインラインは電流検知用又は電圧検知用のドレインドライバに接続し、トップゲートラインは行ごとに順次選択するトップゲートドライバに接続し、ボトムゲートラインは行ごとに順次選択するボトムゲートドライバに接続している。
【0005】
第一走査ドライバによって選択された行が第二走査ドライバによって選択されるまでの間に、その行の各ダブルゲートトランジスタでは、半導体膜に光が入射すると半導体膜が感光し、光量に従った電子−正孔対が半導体膜の界面に発生する。そして、その行が第二走査ドライバによって選択されると、その行の各ダブルゲートトランジスタは電子−正孔対の量に従ったレベルの電流がドレイン−ソース間に流れるようになる。従って、電流レベル、又は電流レベルに従った電圧レベルをドレインドライバによって検知することで、半導体に入射した光量が検知される。
【0006】
この指紋読取装置において、指紋を読み取る際には、指先を保護絶縁膜に接触させ、フォトセンサにおいて指先の反射光や透過光の光量が検知されることで、指紋の画像データが取得されるようになっている。ところが、指先はしばしば静電気を帯びた状態にあり、帯電した指先を保護絶縁膜を載置すると、ダブルゲートトランジスタが静電気破壊する恐れがある。そこで、保護絶縁膜上に静電気放電用の導電膜を堆積すると、帯電した指先が導電膜に接触した場合に指先の電荷が導電膜を通じて放電するので、ダブルゲートトランジスタの静電気破壊を防止することができる。
【0007】
【発明が解決しようとする課題】
しかしながら、導電膜とソース電極とでは材料、形状及び構造の少なくとも一つが異なるので導電膜の接続インピーダンスはダブルゲートトランジスタのソース電極の接続インピーダンスが異なってしまい、導電膜とソース電極との間のカップリング容量に起因するカップリングノイズが、それぞれのダブルゲートトランジスタに発生する。そのため、各ダブルゲートトランジスタが誤動作する恐れがある。
そこで、本発明の課題は、ダブルゲートトランジスタといった光検知素子の誤動作を防止することである。
【0008】
【課題を解決するための手段】
以上の課題を解決するために、例えば図1〜図4に示すように、請求項1に記載の発明は、
フォトセンサ(例えば、フォトセンサ8)において、光量に応じた電流を流す電流路(例えば、半導体膜23)を備える光検知素子(例えば、ダブルゲートトランジスタ20)と、前記光検知素子の上方に設けられた静電気放電用導電性膜(例えば、透明導電膜32)と、前記電流路の一端と前記静電気放電用導電性膜とに接続された電気抵抗物(例えば、電気抵抗層33)と、を備えることを特徴とする。
請求項1に記載の発明では、電気抵抗物が電流路の一端に接続しているとともに、静電気放電用導電性膜に接続しているため、電流路の一端と静電気放電用導電性膜との間のカップリング容量がなくなり、カップリング容量に起因するカップリングノイズが発生しない。そのため、光検知素子が誤動作しないようになる。
【0009】
【発明の実施の形態】
以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。
【0010】
図1及び図2に示すように、画像入力装置としての指紋読取装置1は、指先の凹凸のパターンによって定義された指紋の明暗を電気信号に変換するフォトセンサ8と、フォトセンサ8に指先を保持する指先保持部9と、フォトセンサ8で変換された電気信号をA/D変換することで画像データを取得する撮像回路10と、光を発する光源14と、光源14の光をフォトセンサ8へと導く導光板15と、を備える。
【0011】
指先保持部9は、フォトセンサ8の表面に取り付けられている。指先保持部9には、指先の腹の大きさ程度に開口した略楕円形状の開口部16が形成されている。開口部16の内周が指先にフィットするような形状に指先保持部9が形成されている。この指先保持部9は光の透過を遮断するような不透明な材料で構成されており、開口部16のみで光が通過するようになっている。
【0012】
光源14は、発光ダイオード・有機EL素子等といった自発光素子から構成され、フォトセンサ8の裏面側においてフォトセンサ8の脇に配されている。
【0013】
導光板15は、略平板状であり、光源14に向いた側面及びフォトセンサ8に向いた表面を除き光反射材で覆われている。光源14からの光が導光板15にて面拡散して、導光板15の表面から面放射した光が透明基板17の裏面に均等に照射される。なお、導光板15と光源14の代わりに、有機EL素子といった面発光素子をフォトセンサ8の裏面に対向するように設けても良い。
【0014】
フォトセンサ8は、略平板状の透明基板17と、透明基板17の一方の面上にn行m列(n、mともに整数である。)の二次元アレイ状(つまり、マトリクス状)に配列された複数のダブルゲート型薄膜トランジスタ(以下、DG−TFTという。)20,20,…と、透明基板17の一方の面に設けられているとともに複数のDG−TFT20,20,…の周辺に配されたトップゲートドライバ11、ボトムゲートドライバ12及びドレインドライバ13と、を備える。
【0015】
透明基板17は、透光性を有するとともに絶縁性を有し、石英ガラス等といったガラス基板又はポリカーボネート等といったプラスチック基板である。なお、透明基板17の他方の面がフォトセンサ8の裏面となり、導光板15は透明基板17の他方の面に対向している。
【0016】
次に、DG−TFT20について説明する。図3は四つのDG−TFT20を示す平面図であり、図4は図3の切断線A−Aで切断して示した場合の断面図である。図3及び図4に示すように、各DG−TFT20は、ボトムゲート電極21と、半導体膜23と、不純物半導体膜25,26と、ソース電極27と、ドレイン電極28と、トップゲート電極30とを具備する。
【0017】
各DG−TFT20のボトムゲート電極21は、透明基板17上にパターニングされている。また、図1及び図3に示すように、透明基板17上には横方向に延在するn本のボトムゲートライン41が形成されており、横方向に配列された同一行の各DG−TFT20のボトムゲート電極21は共通のボトムゲートライン41に導電している。ボトムゲート電極21及びボトムゲートライン41は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの化合物からなる。ボトムゲート電極21及びボトムゲートライン41は、PVD法・CVD法等といった成膜工程、フォトリソグラフィー法等といったマスク工程、エッチング法等といった形状加工工程を順次行うことによって同時にパターニング形成される。
【0018】
図3に示すように、ボトムゲート電極21及びボトムゲートライン41の形成された透明基板17の一面に、ボトムゲート絶縁膜22が堆積している。ボトムゲート絶縁膜22は、全てのDG−TFT20,20,…に共通した層であり、全てのボトムゲート電極21,21,…及びボトムゲートライン41,41,…を被膜している。ボトムゲート絶縁膜22は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。ボトムゲート絶縁膜22は、PVD法・CVD法等といった成膜方法によって、ボトムゲート電極21及びボトムゲートライン41の形成された透明基板17の一面に成膜される。
【0019】
ボトムゲート絶縁膜22上には各DG−TFT20の半導体膜23がパターニングされており、半導体膜23はボトムゲート電極21に対向するように配置されている。半導体膜23は、平面視して略矩形状を呈しており、アモルファスシリコン等で形成された層である。半導体膜23上にチャネル保護膜24が形成されている。チャネル保護膜24は、パターニングに用いられるエッチャントから半導体膜23の界面を保護する機能を有し、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。半導体膜23に光が入射すると半導体膜23が感光し、光量に従った量の電子−正孔対がチャネル保護膜24と半導体膜23との界面付近を中心に発生する。
【0020】
不純物半導体膜25は半導体膜23の一端部に堆積しており、不純物半導体膜26は半導体膜23の他端部に堆積しており、不純物半導体膜25,26は互いに離間している。不純物半導体膜25,26は、n型の不純物イオンを含むアモルファスシリコン(n+シリコン)からなる。ボトムゲート絶縁膜22の形成された透明基板17に対してPVD法・CVD法等といった成膜工程、フォトリソグラフィー法等といったマスク工程、及びエッチング法等といった形状加工工程を適宜行うことによって、半導体膜23、チャネル保護膜24及び不純物半導体膜25,26がパターニング形成される。
【0021】
ソース電極27は不純物半導体膜25に積み重なっている。ソース電極27はDG−TFT20ごとに独立しており、全てのDG−TFT20,20,…のソース電極27は互いに絶縁している。
【0022】
ドレイン電極28は不純物半導体膜26に積み重なっている。また、図1及び図3に示すように、ボトムゲート絶縁膜22上には縦方向に延在するm本のドレインライン43が形成されており、縦方向に配列された同一列の各DG−TFT20のドレイン電極28は共通のドレインライン43に導電している。
【0023】
ソース電極27、ドレイン電極28及びドレインライン43は、導電性及び遮光性を有しており、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの化合物からなる。ソース電極27、ドレイン電極28及びドレインライン43は、PVD法・CVD法等といった成膜工程、フォトリソグラフィー法等といったマスク工程、及びエッチング法等といった形状加工工程を順次行うことによって同時にパターニング形成される。
【0024】
図3に示すように、半導体膜23、チャネル保護膜24、不純物半導体膜25,26、ソース電極27、ドレイン電極28及びドレインライン43の形成されたボトムゲート絶縁膜22の一面に、トップゲート絶縁膜29が積み重なっている。トップゲート絶縁膜29は、全てのDG−TFT20,20,…に共通した層であり、チャネル保護膜24、ソース電極27、ドレイン電極28及びドレインライン43を被覆している。トップゲート絶縁膜29は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。トップゲート絶縁膜29は、PVD法・CVD法といった成膜方法によって形成される。
【0025】
トップゲート絶縁膜29上には各々のDG−TFT20のトップゲート電極30がパターニングされており、トップゲート電極30は半導体膜23を挟んでボトムゲート電極21に対向している。また、図1及び図3に示すように、トップゲート絶縁膜29上には横方向に延在するn本のトップゲートライン44が形成されており、横方向に配列された同一行の各DG−TFT20のトップゲート電極30は共通のトップゲートライン44に導電している。トップゲート電極30及びトップゲートライン44は、導電性及び透光性を有する。例えば、トップゲート電極30及びトップゲートライン44は、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム(IZO)、酸化インジウム(In2O3)、酸化スズ(SnO2)又は酸化亜鉛(ZnO)からなる。
【0026】
図3に示すように、トップゲート電極30及びトップゲートライン44の形成されたトップゲート絶縁膜29の一面に、保護絶縁膜31が堆積している。保護絶縁膜31は、全てのDG−TFT20,20,…に共通した層であり、全てのトップゲート電極30,30,…及びトップゲートライン44,44,…を被覆している。保護絶縁膜31は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。保護絶縁膜31は、PVD法・CVD法といった成膜方法によって形成される。
【0027】
以上の各DG−TFT20は、次のような光電変換素子及びMOS型トランジスタから構成されるダブルゲート型フォトセンシング素子である。
光電変換素子は、半導体膜23、チャネル保護膜24、ソース電極27、ドレイン電極28、トップゲート絶縁膜29及びトップゲート電極30から構成され、半導体膜23に入射した光量に従った電気的特性をもつ。つまり、指先との接触面下において半導体膜23が光の受光部分となって、半導体膜23への入射光量に従った量のキャリアが半導体膜23とチャネル保護膜24との界面近傍に蓄積される。
MOS型トランジスタは、半導体膜23、ソース電極27、ドレイン電極28、ボトムゲート絶縁膜22及びボトムゲート電極21で構成される。半導体膜23は、光電変換素子及びMOSトランジスタに共通したチャネル領域(電流路)として機能する。
【0028】
トップゲート絶縁膜29及び保護絶縁膜31を貫通するコンタクトホール34が複数形成されている。複数のコンタクトホール34,34,…はそれぞれソース電極27上に形成されており、保護絶縁膜31の上層からソース電極27それぞれに通じている。これらコンタクトホール34,34,…は、保護絶縁膜31及びトップゲート絶縁膜31を部分的にエッチングすることで形成される。
【0029】
それぞれのコンタクトホール34内には電気抵抗層33が埋め込まれて堆積しており、ソース電極27に接続している。電気抵抗層33は、保護絶縁膜31上においてコンタクトホール34の周囲にも堆積しており、DG−TFT20ごとにパターニングされている。電気抵抗層33の抵抗が極端に低いと、静電気が透明導電膜32に放電して十分低い電位になる前に、電気抵抗層33を介してDG−TFT20、ひいてはDG−TFT20を経由してトップゲートドライバ11、ボトムゲートドライバ12を損壊、誤作動する恐れがあり、また電気抵抗層33の抵抗が極端に高いと、電気抵抗層33と透明導電膜32との間で電流がほとんど流れることがなく、電位差が生じてしまい寄生容量が顕著になってしまう。このため、電気抵抗層33は、比抵抗が10−5Ωcm〜108Ωcmの範囲内が好ましい。
【0030】
複数の電気抵抗層33がパターニングされた保護絶縁膜31の一面に、基準電位Vssに設定された透明導電膜32が積み重なっている。基準電位Vssはその絶対値が静電気程度の数keVよりも少なくとも1桁以上、好ましくは2桁以上小さい電圧に設定され、接地電位が最も望ましい。透明導電膜32は、導電性及び透光性を有し、例えばITO、IZO、In2O3、SnO2又はZnOからなる。透明導電膜32は、複数の電気抵抗層33全てに接続されている。なお、図1においてDG−TFT20ごとに電気抵抗層33の一方の端が基準電位Vssに設定されているように示されているが、実際には複数の電気抵抗層33の一方の端が、基準電位Vssに設定された透明導電膜32に接続されているため、複数の電気抵抗層33の電位は共通の基準電位Vssになっている。
【0031】
次に、指紋読取装置1の回路について説明する。
図1に示すように、各ボトムゲートライン41はボトムゲートドライバ12に接続されている。各トップゲートライン44は、トップゲートドライバ11に接続されている。
【0032】
トップゲートドライバ11はいわゆるシフトレジスタである。つまり、トップゲートドライバ11は、1行目のトップゲートライン44からn行目のトップゲートライン44の順(n行目の次は1行目)にハイレベルのリセットパルスを出力する。
ボトムゲートドライバ12はいわゆるシフトレジスタである。つまり、ボトムゲートドライバ12は一行目のボトムゲートライン41からn行目のボトムゲートライン41の順にハイレベルのリードパルスを出力する。
トップゲートドライバ11がi行目(iは1〜nの何れかの整数)のトップゲートライン44にリセットパルスを出力してから、ボトムゲートドライバ12がi行目のボトムゲートライン41にリードパルスを出力するように、トップゲートドライバ11及びボトムゲートドライバ12が出力信号をシフトする。
【0033】
ドレインドライバ13は、リセットパルスが出力されてからリードパルスが出力されるまでの間に、全ての全てのドレインライン43,43,…に所定レベル(ハイレベル)のプリチャージパルスを出力する。更に、ドレインドライバ13は、ドレインライン43,43,…の電圧を増幅して、撮像回路10に出力する。撮像回路10は、リードパルスが出力されてから所定時間経過後のドレインライン43,43,…の電圧を検出したり、或いは、リードパルスが出力されてからドレインライン43,43,…の電圧が所定閾値電圧に至るまでの時間を検出したりすることによって、指先の光学像(つまり、指紋パターン)のデータを取得する。
【0034】
次に、指紋読取装置1の作用について説明する。
指先を透明導電膜32上に載置すると、透明導電膜32が基準電位Vssに設定されているから、指先に帯電された電荷が透明導電膜32を通じて放電される。そのため、DG−TFT20が静電気から保護される。
【0035】
また、指先を透明導電膜32に載置すると、指紋読取装置1は、トップゲートドライバ11、ボトムゲートドライバ12及びドレインドライバ13によって各DG−TFT20を駆動する。
【0036】
即ち、i行目のトップゲートライン44にリセットパルスが出力されると、i行目の各DG−TFT20の半導体膜23とチャネル保護膜24との界面近傍に蓄積されたキャリアが、トップゲート電極30の電圧により反発して吐出される。
【0037】
そして、i行目のトップゲートライン44のリセットパルスが終了すると、指先で反射した反射光の光量に応じた量のキャリアが、半導体膜23とチャネル保護膜24との界面近傍に蓄積される。ここで、指紋の凸部は透明導電膜32に密接し、指紋の凹部は透明導電膜32から離れている。凸部が透明導電膜32に密接しているため、導光板15からの光が透明導電膜32を介して凸部に高強度で入射することができ、凸部において反射した反射光が殆ど減衰しないで半導体膜23へ入射する。一方、指紋の凹部が透明導電膜32に密接していないため、導光板15からの光が低強度で凹部に入射する上、光が指紋の凹部と透明導電膜32の表面との間で乱反射している間に空気中で減衰するため、十分な光量の光が半導体膜23に入射しない。従って、指先の凹凸による指紋パターンに応じた強度の反射光がそれぞれのDG−TFT20の半導体膜23へ入射し、それぞれのDG−TFT20の半導体膜23への入射光量に従って、蓄積されるキャリアの量が定まる。
【0038】
次いで、ドレインドライバ13から全てのドレインライン43,43,…にプリチャージパルスが出力される。この場合、i行目の各DG−TFT20のトップゲート電極30にリセットパルスが出力されていないとともに、ボトムゲート電極21にもリードパルスが出力されていないため、半導体膜23にnチャネルが形成されないから、プリチャージパルスによってドレイン電極28に電荷がチャージされる。
【0039】
プリチャージパルスの終了とほぼ同時にリードパルスがi行目のボトムゲートライン41に出力されると、i行目の各DG−TFT20のボトムゲート電極21の電圧によって半導体膜23にチャネルが形成され、i行目の各DG−TFT20がオン状態になる。従って、i行目の各DG−TFT20のドレイン電極28及びドレインライン43,43,…の電圧は、ドレイン−ソース間電流によって時間の経過とともに徐々に低下する傾向を示す。
【0040】
ここで、半導体膜23に入射される光量が少ない程、トップゲート電極30の負電界により半導体膜23の界面に蓄積されるキャリアのうちの正孔が少なくなるため、半導体膜23の内部の空乏層がより広くなる。そのため、半導体23に入射される光量が少なくなるにつれて、ボトムゲート電極21にリードパルスが入力されても半導体膜23がより高抵抗になり、DG−TFT20ではソース、ドレイン間を流れる電流のレベルが低くなり、所定の期間中のドレインライン43の電圧の変位が小さくなる。逆に、半導体膜23に入射される光量が多い程、半導体膜23の界面に蓄積されるキャリアのうちの正孔がより多くなり、nチャネルを形成を阻害するためのトップゲート電極30の負電界を緩和又は相殺するため、半導体膜23の内部の空乏層がより狭くなる。そのため、半導体膜23に入射される光量が多くなるにつれて、ボトムゲート電極21にリードパルスが入力されると半導体膜23がより低抵抗になり、DG−TFT20ではソース、ドレイン間を流れる電流のレベルが高くなり、所定の期間中にドレインライン43の電圧のレベルが大きく変位する。このように、リセットパルスの終了からリードパルスの始まりまでの間に半導体膜23に入射した光の光量に応じて、リードパルスが出力されている最中に半導体膜23に流れ電流のレベルが定まる。
【0041】
したがって、ドレインライン43の電圧の変化傾向(変化率)は、指先から半導体膜23に入射した光量に深く関連する。ドレインドライバ13が、リードパルスが出力されてから所定の時間経過後の各ドレインライン43の電圧を検出して撮像回路10に出力することにより、又は、各ドレインライン43が所定の閾値電圧に至るまでの時間を検出して撮像回路10に出力することにより、撮像回路10は指先からの反射光の光量を換算する。また、ドレインドライバ13が、リードパルスが出力さている最中に各ドレインライン43に流れる電流のレベルを検出して撮像回路10に出力することにより、撮像回路10が指先からの反射光の光量を換算しても良い。
全ての行の各DG−TFT20にも同等の処理手順を繰り返すことにより、撮像回路10によって指先の指紋画像データが取得される。
【0042】
以上のように、本実施の形態によれば、基準電位Vssに設定された透明導電膜32がフォトセンサ8の表層に設けられているため、指先に帯電された静電気から各DG−TFT20が保護される。
また、それぞれのソース電極27が電気抵抗層33を介して共通の透明導電膜32に接続されているため、全てのソース電極27,27,…の接続インピーダンスが等しくなる。そのため、全てのソース電極27,27,…の電位が互いに等しくなり、全てのDG−TFT20,20,…の電気的特性が互いに等しくなる。従って、全てのDG−TFT20,20,が全体として誤動作しない。
また、ソース電極27が電気抵抗層33を介して透明導電膜32に接続されているため、ソース電極27と透明導電膜32との間のカップリング容量がない。そのため、各々のDG−TFT20は、カップリング容量に起因する誤動作をすることがない。
【0043】
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、ソース電極27、ドレイン電極28及びドレインライン43が、ITO、IZO、In2O3、SnO2又はZnOからなっていても良い。この場合には、ソース電極27、ドレイン電極28及びドレインライン43が透光性を有するから半導体膜23に入射する光の強度が強くなるため、半導体膜23が感光しやすくなる。
【0044】
【発明の効果】
本発明によれば、それぞれのソース電極と導電性膜との間のカップリング容量がなくなるから、カップリング容量に起因するカップリングノイズが発生しない。従って、光検知素子が誤動作しない。
【図面の簡単な説明】
【図1】指紋読取装置の全体的な構成を概略的に示した図面。
【図2】図1に示した切断線C−Cで破断して示した断面図。
【図3】四つのダブルゲートトランジスタを示した平面図。
【図4】図3に示した切断線A−Aで破断して示した断面図。
【符号の説明】
8 フォトセンサ
20 ダブルゲートトランジスタ(光検知素子)
23 半導体膜(電流路)
25,26 不純物半導体膜
27 ソース電極
29 トップゲート絶縁膜
31 保護絶縁膜(絶縁膜)
32 透明導電膜(静電気放電用導電性膜)
33 電気抵抗層(電気抵抗物)
34 コンタクトホール
【発明の属する技術分野】
本発明は、フォトセンサに関する。
【0002】
【従来の技術】
被験者の指先の微細な凹凸により定義付けされる指紋を読み取る指紋読取装置が知られ、静電容量方式と光学式に大別されている。光学式指紋読取装置は、指先の凹凸によって光の反射、透過の程度が異なることを利用しており、指先からの反射光、透過光の明暗の程度を電気信号に変換するフォトセンサで指紋の画像データを取得する。
【0003】
フォトセンサとしては、光検知素子である複数のダブルゲートトランジスタがn行m列のマトリクス状に配列された構造のものがあり、これら全てのダブルゲートトランジスタが共通の透明な保護絶縁膜によって被覆されている。各ダブルゲートトランジスタは、互いに対向するトップゲート電極及びボトムゲート電極と、ボトムゲート電極とトップゲート電極の間に配設された半導体膜と、半導体膜の両端に配設されたソース電極及びドレイン電極とを備える。
【0004】
基板上においては、横方向に延在するトップゲートライン及びボトムゲートラインがそれぞれn本配列され、同一行のm個のダブルゲートトランジスタのトップゲート電極は共通のトップゲートラインに接続し、同一行のm個のダブルゲートトランジスタのボトムゲート電極は共通のボトムゲートラインに接続している。縦方向に延在するドレインライン及びソースラインがそれぞれm本配列され、同一列のn個のダブルゲートトランジスタのドレイン電極は共通のドレインラインに接続しており、同一列のn個のダブルゲートトランジスタのソース電極は共通のソースラインに接続している。ソースラインは基準電位Vssに設定されており、ドレインラインは電流検知用又は電圧検知用のドレインドライバに接続し、トップゲートラインは行ごとに順次選択するトップゲートドライバに接続し、ボトムゲートラインは行ごとに順次選択するボトムゲートドライバに接続している。
【0005】
第一走査ドライバによって選択された行が第二走査ドライバによって選択されるまでの間に、その行の各ダブルゲートトランジスタでは、半導体膜に光が入射すると半導体膜が感光し、光量に従った電子−正孔対が半導体膜の界面に発生する。そして、その行が第二走査ドライバによって選択されると、その行の各ダブルゲートトランジスタは電子−正孔対の量に従ったレベルの電流がドレイン−ソース間に流れるようになる。従って、電流レベル、又は電流レベルに従った電圧レベルをドレインドライバによって検知することで、半導体に入射した光量が検知される。
【0006】
この指紋読取装置において、指紋を読み取る際には、指先を保護絶縁膜に接触させ、フォトセンサにおいて指先の反射光や透過光の光量が検知されることで、指紋の画像データが取得されるようになっている。ところが、指先はしばしば静電気を帯びた状態にあり、帯電した指先を保護絶縁膜を載置すると、ダブルゲートトランジスタが静電気破壊する恐れがある。そこで、保護絶縁膜上に静電気放電用の導電膜を堆積すると、帯電した指先が導電膜に接触した場合に指先の電荷が導電膜を通じて放電するので、ダブルゲートトランジスタの静電気破壊を防止することができる。
【0007】
【発明が解決しようとする課題】
しかしながら、導電膜とソース電極とでは材料、形状及び構造の少なくとも一つが異なるので導電膜の接続インピーダンスはダブルゲートトランジスタのソース電極の接続インピーダンスが異なってしまい、導電膜とソース電極との間のカップリング容量に起因するカップリングノイズが、それぞれのダブルゲートトランジスタに発生する。そのため、各ダブルゲートトランジスタが誤動作する恐れがある。
そこで、本発明の課題は、ダブルゲートトランジスタといった光検知素子の誤動作を防止することである。
【0008】
【課題を解決するための手段】
以上の課題を解決するために、例えば図1〜図4に示すように、請求項1に記載の発明は、
フォトセンサ(例えば、フォトセンサ8)において、光量に応じた電流を流す電流路(例えば、半導体膜23)を備える光検知素子(例えば、ダブルゲートトランジスタ20)と、前記光検知素子の上方に設けられた静電気放電用導電性膜(例えば、透明導電膜32)と、前記電流路の一端と前記静電気放電用導電性膜とに接続された電気抵抗物(例えば、電気抵抗層33)と、を備えることを特徴とする。
請求項1に記載の発明では、電気抵抗物が電流路の一端に接続しているとともに、静電気放電用導電性膜に接続しているため、電流路の一端と静電気放電用導電性膜との間のカップリング容量がなくなり、カップリング容量に起因するカップリングノイズが発生しない。そのため、光検知素子が誤動作しないようになる。
【0009】
【発明の実施の形態】
以下に、図面を用いて本発明の具体的な態様を説明する。ただし、発明の範囲を図示例に限定するものではない。
【0010】
図1及び図2に示すように、画像入力装置としての指紋読取装置1は、指先の凹凸のパターンによって定義された指紋の明暗を電気信号に変換するフォトセンサ8と、フォトセンサ8に指先を保持する指先保持部9と、フォトセンサ8で変換された電気信号をA/D変換することで画像データを取得する撮像回路10と、光を発する光源14と、光源14の光をフォトセンサ8へと導く導光板15と、を備える。
【0011】
指先保持部9は、フォトセンサ8の表面に取り付けられている。指先保持部9には、指先の腹の大きさ程度に開口した略楕円形状の開口部16が形成されている。開口部16の内周が指先にフィットするような形状に指先保持部9が形成されている。この指先保持部9は光の透過を遮断するような不透明な材料で構成されており、開口部16のみで光が通過するようになっている。
【0012】
光源14は、発光ダイオード・有機EL素子等といった自発光素子から構成され、フォトセンサ8の裏面側においてフォトセンサ8の脇に配されている。
【0013】
導光板15は、略平板状であり、光源14に向いた側面及びフォトセンサ8に向いた表面を除き光反射材で覆われている。光源14からの光が導光板15にて面拡散して、導光板15の表面から面放射した光が透明基板17の裏面に均等に照射される。なお、導光板15と光源14の代わりに、有機EL素子といった面発光素子をフォトセンサ8の裏面に対向するように設けても良い。
【0014】
フォトセンサ8は、略平板状の透明基板17と、透明基板17の一方の面上にn行m列(n、mともに整数である。)の二次元アレイ状(つまり、マトリクス状)に配列された複数のダブルゲート型薄膜トランジスタ(以下、DG−TFTという。)20,20,…と、透明基板17の一方の面に設けられているとともに複数のDG−TFT20,20,…の周辺に配されたトップゲートドライバ11、ボトムゲートドライバ12及びドレインドライバ13と、を備える。
【0015】
透明基板17は、透光性を有するとともに絶縁性を有し、石英ガラス等といったガラス基板又はポリカーボネート等といったプラスチック基板である。なお、透明基板17の他方の面がフォトセンサ8の裏面となり、導光板15は透明基板17の他方の面に対向している。
【0016】
次に、DG−TFT20について説明する。図3は四つのDG−TFT20を示す平面図であり、図4は図3の切断線A−Aで切断して示した場合の断面図である。図3及び図4に示すように、各DG−TFT20は、ボトムゲート電極21と、半導体膜23と、不純物半導体膜25,26と、ソース電極27と、ドレイン電極28と、トップゲート電極30とを具備する。
【0017】
各DG−TFT20のボトムゲート電極21は、透明基板17上にパターニングされている。また、図1及び図3に示すように、透明基板17上には横方向に延在するn本のボトムゲートライン41が形成されており、横方向に配列された同一行の各DG−TFT20のボトムゲート電極21は共通のボトムゲートライン41に導電している。ボトムゲート電極21及びボトムゲートライン41は、導電性及び遮光性を有し、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの化合物からなる。ボトムゲート電極21及びボトムゲートライン41は、PVD法・CVD法等といった成膜工程、フォトリソグラフィー法等といったマスク工程、エッチング法等といった形状加工工程を順次行うことによって同時にパターニング形成される。
【0018】
図3に示すように、ボトムゲート電極21及びボトムゲートライン41の形成された透明基板17の一面に、ボトムゲート絶縁膜22が堆積している。ボトムゲート絶縁膜22は、全てのDG−TFT20,20,…に共通した層であり、全てのボトムゲート電極21,21,…及びボトムゲートライン41,41,…を被膜している。ボトムゲート絶縁膜22は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。ボトムゲート絶縁膜22は、PVD法・CVD法等といった成膜方法によって、ボトムゲート電極21及びボトムゲートライン41の形成された透明基板17の一面に成膜される。
【0019】
ボトムゲート絶縁膜22上には各DG−TFT20の半導体膜23がパターニングされており、半導体膜23はボトムゲート電極21に対向するように配置されている。半導体膜23は、平面視して略矩形状を呈しており、アモルファスシリコン等で形成された層である。半導体膜23上にチャネル保護膜24が形成されている。チャネル保護膜24は、パターニングに用いられるエッチャントから半導体膜23の界面を保護する機能を有し、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。半導体膜23に光が入射すると半導体膜23が感光し、光量に従った量の電子−正孔対がチャネル保護膜24と半導体膜23との界面付近を中心に発生する。
【0020】
不純物半導体膜25は半導体膜23の一端部に堆積しており、不純物半導体膜26は半導体膜23の他端部に堆積しており、不純物半導体膜25,26は互いに離間している。不純物半導体膜25,26は、n型の不純物イオンを含むアモルファスシリコン(n+シリコン)からなる。ボトムゲート絶縁膜22の形成された透明基板17に対してPVD法・CVD法等といった成膜工程、フォトリソグラフィー法等といったマスク工程、及びエッチング法等といった形状加工工程を適宜行うことによって、半導体膜23、チャネル保護膜24及び不純物半導体膜25,26がパターニング形成される。
【0021】
ソース電極27は不純物半導体膜25に積み重なっている。ソース電極27はDG−TFT20ごとに独立しており、全てのDG−TFT20,20,…のソース電極27は互いに絶縁している。
【0022】
ドレイン電極28は不純物半導体膜26に積み重なっている。また、図1及び図3に示すように、ボトムゲート絶縁膜22上には縦方向に延在するm本のドレインライン43が形成されており、縦方向に配列された同一列の各DG−TFT20のドレイン電極28は共通のドレインライン43に導電している。
【0023】
ソース電極27、ドレイン電極28及びドレインライン43は、導電性及び遮光性を有しており、例えばクロム、クロム合金、アルミ若しくはアルミ合金又はこれらの化合物からなる。ソース電極27、ドレイン電極28及びドレインライン43は、PVD法・CVD法等といった成膜工程、フォトリソグラフィー法等といったマスク工程、及びエッチング法等といった形状加工工程を順次行うことによって同時にパターニング形成される。
【0024】
図3に示すように、半導体膜23、チャネル保護膜24、不純物半導体膜25,26、ソース電極27、ドレイン電極28及びドレインライン43の形成されたボトムゲート絶縁膜22の一面に、トップゲート絶縁膜29が積み重なっている。トップゲート絶縁膜29は、全てのDG−TFT20,20,…に共通した層であり、チャネル保護膜24、ソース電極27、ドレイン電極28及びドレインライン43を被覆している。トップゲート絶縁膜29は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。トップゲート絶縁膜29は、PVD法・CVD法といった成膜方法によって形成される。
【0025】
トップゲート絶縁膜29上には各々のDG−TFT20のトップゲート電極30がパターニングされており、トップゲート電極30は半導体膜23を挟んでボトムゲート電極21に対向している。また、図1及び図3に示すように、トップゲート絶縁膜29上には横方向に延在するn本のトップゲートライン44が形成されており、横方向に配列された同一行の各DG−TFT20のトップゲート電極30は共通のトップゲートライン44に導電している。トップゲート電極30及びトップゲートライン44は、導電性及び透光性を有する。例えば、トップゲート電極30及びトップゲートライン44は、錫ドープ酸化インジウム(ITO)、亜鉛ドープ酸化インジウム(IZO)、酸化インジウム(In2O3)、酸化スズ(SnO2)又は酸化亜鉛(ZnO)からなる。
【0026】
図3に示すように、トップゲート電極30及びトップゲートライン44の形成されたトップゲート絶縁膜29の一面に、保護絶縁膜31が堆積している。保護絶縁膜31は、全てのDG−TFT20,20,…に共通した層であり、全てのトップゲート電極30,30,…及びトップゲートライン44,44,…を被覆している。保護絶縁膜31は、絶縁性及び透光性を有し、例えば窒化シリコン又は酸化シリコンからなる。保護絶縁膜31は、PVD法・CVD法といった成膜方法によって形成される。
【0027】
以上の各DG−TFT20は、次のような光電変換素子及びMOS型トランジスタから構成されるダブルゲート型フォトセンシング素子である。
光電変換素子は、半導体膜23、チャネル保護膜24、ソース電極27、ドレイン電極28、トップゲート絶縁膜29及びトップゲート電極30から構成され、半導体膜23に入射した光量に従った電気的特性をもつ。つまり、指先との接触面下において半導体膜23が光の受光部分となって、半導体膜23への入射光量に従った量のキャリアが半導体膜23とチャネル保護膜24との界面近傍に蓄積される。
MOS型トランジスタは、半導体膜23、ソース電極27、ドレイン電極28、ボトムゲート絶縁膜22及びボトムゲート電極21で構成される。半導体膜23は、光電変換素子及びMOSトランジスタに共通したチャネル領域(電流路)として機能する。
【0028】
トップゲート絶縁膜29及び保護絶縁膜31を貫通するコンタクトホール34が複数形成されている。複数のコンタクトホール34,34,…はそれぞれソース電極27上に形成されており、保護絶縁膜31の上層からソース電極27それぞれに通じている。これらコンタクトホール34,34,…は、保護絶縁膜31及びトップゲート絶縁膜31を部分的にエッチングすることで形成される。
【0029】
それぞれのコンタクトホール34内には電気抵抗層33が埋め込まれて堆積しており、ソース電極27に接続している。電気抵抗層33は、保護絶縁膜31上においてコンタクトホール34の周囲にも堆積しており、DG−TFT20ごとにパターニングされている。電気抵抗層33の抵抗が極端に低いと、静電気が透明導電膜32に放電して十分低い電位になる前に、電気抵抗層33を介してDG−TFT20、ひいてはDG−TFT20を経由してトップゲートドライバ11、ボトムゲートドライバ12を損壊、誤作動する恐れがあり、また電気抵抗層33の抵抗が極端に高いと、電気抵抗層33と透明導電膜32との間で電流がほとんど流れることがなく、電位差が生じてしまい寄生容量が顕著になってしまう。このため、電気抵抗層33は、比抵抗が10−5Ωcm〜108Ωcmの範囲内が好ましい。
【0030】
複数の電気抵抗層33がパターニングされた保護絶縁膜31の一面に、基準電位Vssに設定された透明導電膜32が積み重なっている。基準電位Vssはその絶対値が静電気程度の数keVよりも少なくとも1桁以上、好ましくは2桁以上小さい電圧に設定され、接地電位が最も望ましい。透明導電膜32は、導電性及び透光性を有し、例えばITO、IZO、In2O3、SnO2又はZnOからなる。透明導電膜32は、複数の電気抵抗層33全てに接続されている。なお、図1においてDG−TFT20ごとに電気抵抗層33の一方の端が基準電位Vssに設定されているように示されているが、実際には複数の電気抵抗層33の一方の端が、基準電位Vssに設定された透明導電膜32に接続されているため、複数の電気抵抗層33の電位は共通の基準電位Vssになっている。
【0031】
次に、指紋読取装置1の回路について説明する。
図1に示すように、各ボトムゲートライン41はボトムゲートドライバ12に接続されている。各トップゲートライン44は、トップゲートドライバ11に接続されている。
【0032】
トップゲートドライバ11はいわゆるシフトレジスタである。つまり、トップゲートドライバ11は、1行目のトップゲートライン44からn行目のトップゲートライン44の順(n行目の次は1行目)にハイレベルのリセットパルスを出力する。
ボトムゲートドライバ12はいわゆるシフトレジスタである。つまり、ボトムゲートドライバ12は一行目のボトムゲートライン41からn行目のボトムゲートライン41の順にハイレベルのリードパルスを出力する。
トップゲートドライバ11がi行目(iは1〜nの何れかの整数)のトップゲートライン44にリセットパルスを出力してから、ボトムゲートドライバ12がi行目のボトムゲートライン41にリードパルスを出力するように、トップゲートドライバ11及びボトムゲートドライバ12が出力信号をシフトする。
【0033】
ドレインドライバ13は、リセットパルスが出力されてからリードパルスが出力されるまでの間に、全ての全てのドレインライン43,43,…に所定レベル(ハイレベル)のプリチャージパルスを出力する。更に、ドレインドライバ13は、ドレインライン43,43,…の電圧を増幅して、撮像回路10に出力する。撮像回路10は、リードパルスが出力されてから所定時間経過後のドレインライン43,43,…の電圧を検出したり、或いは、リードパルスが出力されてからドレインライン43,43,…の電圧が所定閾値電圧に至るまでの時間を検出したりすることによって、指先の光学像(つまり、指紋パターン)のデータを取得する。
【0034】
次に、指紋読取装置1の作用について説明する。
指先を透明導電膜32上に載置すると、透明導電膜32が基準電位Vssに設定されているから、指先に帯電された電荷が透明導電膜32を通じて放電される。そのため、DG−TFT20が静電気から保護される。
【0035】
また、指先を透明導電膜32に載置すると、指紋読取装置1は、トップゲートドライバ11、ボトムゲートドライバ12及びドレインドライバ13によって各DG−TFT20を駆動する。
【0036】
即ち、i行目のトップゲートライン44にリセットパルスが出力されると、i行目の各DG−TFT20の半導体膜23とチャネル保護膜24との界面近傍に蓄積されたキャリアが、トップゲート電極30の電圧により反発して吐出される。
【0037】
そして、i行目のトップゲートライン44のリセットパルスが終了すると、指先で反射した反射光の光量に応じた量のキャリアが、半導体膜23とチャネル保護膜24との界面近傍に蓄積される。ここで、指紋の凸部は透明導電膜32に密接し、指紋の凹部は透明導電膜32から離れている。凸部が透明導電膜32に密接しているため、導光板15からの光が透明導電膜32を介して凸部に高強度で入射することができ、凸部において反射した反射光が殆ど減衰しないで半導体膜23へ入射する。一方、指紋の凹部が透明導電膜32に密接していないため、導光板15からの光が低強度で凹部に入射する上、光が指紋の凹部と透明導電膜32の表面との間で乱反射している間に空気中で減衰するため、十分な光量の光が半導体膜23に入射しない。従って、指先の凹凸による指紋パターンに応じた強度の反射光がそれぞれのDG−TFT20の半導体膜23へ入射し、それぞれのDG−TFT20の半導体膜23への入射光量に従って、蓄積されるキャリアの量が定まる。
【0038】
次いで、ドレインドライバ13から全てのドレインライン43,43,…にプリチャージパルスが出力される。この場合、i行目の各DG−TFT20のトップゲート電極30にリセットパルスが出力されていないとともに、ボトムゲート電極21にもリードパルスが出力されていないため、半導体膜23にnチャネルが形成されないから、プリチャージパルスによってドレイン電極28に電荷がチャージされる。
【0039】
プリチャージパルスの終了とほぼ同時にリードパルスがi行目のボトムゲートライン41に出力されると、i行目の各DG−TFT20のボトムゲート電極21の電圧によって半導体膜23にチャネルが形成され、i行目の各DG−TFT20がオン状態になる。従って、i行目の各DG−TFT20のドレイン電極28及びドレインライン43,43,…の電圧は、ドレイン−ソース間電流によって時間の経過とともに徐々に低下する傾向を示す。
【0040】
ここで、半導体膜23に入射される光量が少ない程、トップゲート電極30の負電界により半導体膜23の界面に蓄積されるキャリアのうちの正孔が少なくなるため、半導体膜23の内部の空乏層がより広くなる。そのため、半導体23に入射される光量が少なくなるにつれて、ボトムゲート電極21にリードパルスが入力されても半導体膜23がより高抵抗になり、DG−TFT20ではソース、ドレイン間を流れる電流のレベルが低くなり、所定の期間中のドレインライン43の電圧の変位が小さくなる。逆に、半導体膜23に入射される光量が多い程、半導体膜23の界面に蓄積されるキャリアのうちの正孔がより多くなり、nチャネルを形成を阻害するためのトップゲート電極30の負電界を緩和又は相殺するため、半導体膜23の内部の空乏層がより狭くなる。そのため、半導体膜23に入射される光量が多くなるにつれて、ボトムゲート電極21にリードパルスが入力されると半導体膜23がより低抵抗になり、DG−TFT20ではソース、ドレイン間を流れる電流のレベルが高くなり、所定の期間中にドレインライン43の電圧のレベルが大きく変位する。このように、リセットパルスの終了からリードパルスの始まりまでの間に半導体膜23に入射した光の光量に応じて、リードパルスが出力されている最中に半導体膜23に流れ電流のレベルが定まる。
【0041】
したがって、ドレインライン43の電圧の変化傾向(変化率)は、指先から半導体膜23に入射した光量に深く関連する。ドレインドライバ13が、リードパルスが出力されてから所定の時間経過後の各ドレインライン43の電圧を検出して撮像回路10に出力することにより、又は、各ドレインライン43が所定の閾値電圧に至るまでの時間を検出して撮像回路10に出力することにより、撮像回路10は指先からの反射光の光量を換算する。また、ドレインドライバ13が、リードパルスが出力さている最中に各ドレインライン43に流れる電流のレベルを検出して撮像回路10に出力することにより、撮像回路10が指先からの反射光の光量を換算しても良い。
全ての行の各DG−TFT20にも同等の処理手順を繰り返すことにより、撮像回路10によって指先の指紋画像データが取得される。
【0042】
以上のように、本実施の形態によれば、基準電位Vssに設定された透明導電膜32がフォトセンサ8の表層に設けられているため、指先に帯電された静電気から各DG−TFT20が保護される。
また、それぞれのソース電極27が電気抵抗層33を介して共通の透明導電膜32に接続されているため、全てのソース電極27,27,…の接続インピーダンスが等しくなる。そのため、全てのソース電極27,27,…の電位が互いに等しくなり、全てのDG−TFT20,20,…の電気的特性が互いに等しくなる。従って、全てのDG−TFT20,20,が全体として誤動作しない。
また、ソース電極27が電気抵抗層33を介して透明導電膜32に接続されているため、ソース電極27と透明導電膜32との間のカップリング容量がない。そのため、各々のDG−TFT20は、カップリング容量に起因する誤動作をすることがない。
【0043】
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、ソース電極27、ドレイン電極28及びドレインライン43が、ITO、IZO、In2O3、SnO2又はZnOからなっていても良い。この場合には、ソース電極27、ドレイン電極28及びドレインライン43が透光性を有するから半導体膜23に入射する光の強度が強くなるため、半導体膜23が感光しやすくなる。
【0044】
【発明の効果】
本発明によれば、それぞれのソース電極と導電性膜との間のカップリング容量がなくなるから、カップリング容量に起因するカップリングノイズが発生しない。従って、光検知素子が誤動作しない。
【図面の簡単な説明】
【図1】指紋読取装置の全体的な構成を概略的に示した図面。
【図2】図1に示した切断線C−Cで破断して示した断面図。
【図3】四つのダブルゲートトランジスタを示した平面図。
【図4】図3に示した切断線A−Aで破断して示した断面図。
【符号の説明】
8 フォトセンサ
20 ダブルゲートトランジスタ(光検知素子)
23 半導体膜(電流路)
25,26 不純物半導体膜
27 ソース電極
29 トップゲート絶縁膜
31 保護絶縁膜(絶縁膜)
32 透明導電膜(静電気放電用導電性膜)
33 電気抵抗層(電気抵抗物)
34 コンタクトホール
Claims (3)
- 光量に応じた電流を流す電流路を備える光検知素子と、
前記光検知素子の上方に設けられた静電気放電用導電性膜と、
前記電流路の一端と前記静電気放電用導電性膜とに接続された電気抵抗物と、
を備えることを特徴とするフォトセンサ。 - 前記電流路は半導体膜であり、前記光検知素子は前記電流路の一端にソース電極が接続されたダブルゲートトランジスタであり、前記電気抵抗物は、前記ダブルゲートトランジスタ上部に堆積された絶縁膜に設けられたコンタクトホールに埋設されていることを特徴とする請求項1に記載のフォトセンサ。
- 前記電気抵抗物は、比抵抗が10−5Ωcm〜108Ωcmの範囲内であることを特徴とする請求項1又は請求項2に記載のフォトセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224808A JP2004071623A (ja) | 2002-08-01 | 2002-08-01 | フォトセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002224808A JP2004071623A (ja) | 2002-08-01 | 2002-08-01 | フォトセンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004071623A true JP2004071623A (ja) | 2004-03-04 |
Family
ID=32012665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002224808A Pending JP2004071623A (ja) | 2002-08-01 | 2002-08-01 | フォトセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004071623A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201435A (ja) * | 2009-07-03 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8704219B2 (en) | 2010-03-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2015065446A (ja) * | 2009-12-04 | 2015-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2018190992A (ja) * | 2008-10-24 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
2002
- 2002-08-01 JP JP2002224808A patent/JP2004071623A/ja active Pending
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018190992A (ja) * | 2008-10-24 | 2018-11-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10211231B2 (en) | 2009-07-03 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US10714503B2 (en) | 2009-07-03 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US11978741B2 (en) | 2009-07-03 | 2024-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9130046B2 (en) | 2009-07-03 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US8735884B2 (en) | 2009-07-03 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor |
US9812465B2 (en) | 2009-07-03 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9837441B2 (en) | 2009-07-03 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US11637130B2 (en) | 2009-07-03 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
JP2013201435A (ja) * | 2009-07-03 | 2013-10-03 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US11257847B2 (en) | 2009-07-03 | 2022-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
US9224609B2 (en) | 2009-12-04 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device using oxide semiconductor |
US10332996B2 (en) | 2009-12-04 | 2019-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2015065446A (ja) * | 2009-12-04 | 2015-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8704219B2 (en) | 2010-03-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4658443B2 (ja) | 画像入力装置 | |
KR100428405B1 (ko) | 포토센서 어레이 및 그 제조방법 | |
JP4183990B2 (ja) | 薄膜フォトトランジスタ及びそれを用いたアクティブマトリクス基板並びにそれを用いた画像読み取り装置。 | |
KR101810608B1 (ko) | 광센싱 장치 및 그 구동 방법, 광센싱 장치를 포함하는 광터치 스크린 장치 | |
JP2008096523A (ja) | 表示装置 | |
US10707251B2 (en) | Array substrate for digital X-ray detector, and digital X-ray detector including the same | |
CN111129045A (zh) | 数字x射线检测器和用于其的薄膜晶体管阵列衬底 | |
KR101393633B1 (ko) | 엑스레이 검출 패널, 엑스레이 검출기 및 엑스레이검출기의 구동 방법 | |
KR102670831B1 (ko) | 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법 | |
CN111753627A (zh) | 指纹传感器及包括指纹传感器的显示设备 | |
CN111081724A (zh) | 薄膜晶体管阵列基板和包含其的数字x射线检测器 | |
JP5710904B2 (ja) | X線検出器 | |
CN113711362B (zh) | 包括薄膜晶体管和有机光电二极管的图像传感器阵列器件 | |
WO2021039161A1 (ja) | 検出装置 | |
KR102670832B1 (ko) | 디지털 엑스레이 검출장치 | |
KR100608571B1 (ko) | 박막 트랜지스터형 광 감지소자 | |
CN115088025A (zh) | 光学传感器阵列基板及光学指纹采集器 | |
JP2004071623A (ja) | フォトセンサ | |
KR101843284B1 (ko) | 디지털 엑스레이 검출장치 및 그 제조방법 | |
KR102619971B1 (ko) | 디지털 엑스레이 검출장치 및 그 제조방법 | |
CN111081715B (zh) | 薄膜晶体管阵列基板和包括其的数字x射线检测器 | |
KR20180060770A (ko) | 디지털 엑스레이 검출장치 및 그 제조방법 | |
WO2000060530A1 (en) | Planar optical image sensor and system for generating an electronic image of a relief object for fingerprint reading | |
US12046688B2 (en) | Light sensing unit of light sensing device | |
JP4253835B2 (ja) | 画像読取装置 |