KR20180060770A - 디지털 엑스레이 검출장치 및 그 제조방법 - Google Patents

디지털 엑스레이 검출장치 및 그 제조방법 Download PDF

Info

Publication number
KR20180060770A
KR20180060770A KR1020160160648A KR20160160648A KR20180060770A KR 20180060770 A KR20180060770 A KR 20180060770A KR 1020160160648 A KR1020160160648 A KR 1020160160648A KR 20160160648 A KR20160160648 A KR 20160160648A KR 20180060770 A KR20180060770 A KR 20180060770A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
disposed
digital
gate
Prior art date
Application number
KR1020160160648A
Other languages
English (en)
Other versions
KR102572403B1 (ko
Inventor
정승용
전혜지
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160160648A priority Critical patent/KR102572403B1/ko
Publication of KR20180060770A publication Critical patent/KR20180060770A/ko
Application granted granted Critical
Publication of KR102572403B1 publication Critical patent/KR102572403B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/36Devices specially adapted for detecting X-ray radiation
    • H01L27/308
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/868PIN diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/085Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors the device being sensitive to very short wavelength, e.g. X-ray, Gamma-rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Measurement Of Radiation (AREA)

Abstract

본 발명에 다른 디지털 엑스레이 검출장치는 복수의 광감지화소를 포함하는 기판과, 광감지화소 각각에 배치된 박막트랜지스터와 광감지화소에 배치되어 광을 전기신호로 변환하는 포토컨덕터와, 포토컨덕터 상부에 배치된 바이어스라인으로 구성되며, 포토다이오드의 제1전극은 박막트랜지스터의 게이트전극의 형성공정시 형성되므로, 구조가 간단하게 제조공정을 단축시킬 수 있게 된다.

Description

디지털 엑스레이 검출장치 및 그 제조방법{DIGITAL X-RAY DETECTOR AND METHOD OF FABRICATING THEREOF}
본 발명은 제조공정이 단순화된 디지털 엑스레이 검출장치 및 그 제조방법에 관한 것이다.
엑스레이(X-Ray)는 단파장으로 피사체를 쉽게 투과할 수 있으며, 피사체 내부의 밀도에 따라 엑스레이의 투과량이 결정된다. 따라서, 투과되는 엑스레이의 투과량을 검출함으로써 피사체의 내부 구조를 관측할 수 있게 된다.
일반적으로, 의료용 등에 광범위하게 사용되고 있는 필름인화방식의 엑스레이 촬영법은 필름 촬영후 인화과정을 거쳐야 하기 때문에 일정시간이 흐른 후 그 결과물을 인지할 수 있다는 단점이 존재하였으며, 촬영후 필름의 보관 및 보존에 있어서 많은 문제점이 있었다.
이러한 문제를 해결하기 위해, 근래 디지털데이터를 이용한 디지털 엑스레이 검출장치(DXD;Digital X-ray Detector)가 제안되고 있다. 종래의 아날로그 엑스레이 검출장치에서는 별도의 필름을 구비하여 피사체를 촬영한 후 촬영된 필름을 인화지에 전사하는데 반해, 디지털 엑스레이 검출장치에서는 별도의 필름과 인화지를 사용하지 않고 피사체의 내부구조를 표시한다. 즉, 디지털 엑스레이 검출장치에서는 피사체를 투과하는 엑스레이를 가시광선영역의 광으로 변환시킨 후, 변환된 가시광선영역의 광을 전자신호로 변환시키고 전자신호를 다시 영상신호를 변환하여 피사체의 구조를 표시한다.
따라서, 디지털 엑스레이 검출장치에서는 피사체를 표시하기 위해, 엑스레이를 가시광선영역의 광으로 변환시키는 구성, 가시광선영역의 광을 전자신호로 변환시키는 구성, 전자신호를 영상신호로 변환시키는 구성이 필요하게 되므로, 디지털 엑스레이검출장치의 구조가 복잡하고 제조공정이 복잡하게 된다.
본 발명은 상기한 점을 감안하여 이루어진 것으로, 구조가 단순하고 제조공정을 단축시킬 수 있는 디지털 엑스레이 검출장치 및 그 제조방법을 제공하는 것을 목적으로 하다.
상기한 목적을 달성하기 위해, 본 발명에 다른 디지털 엑스레이 검출장치는 복수의 광감지화소를 포함하는 기판과, 상기 광감지화소 각각에 배치된 박막트랜지스터와 상기 광감지화소에 배치되어 광을 전기신호로 변환하는 포토컨덕터와, 상기 포토컨덕터 상부에 배치된 바이어스라인으로 구성되며, 상기 포토컨덕터는 기판상에 배치된 제1전극, 상기 제1전극 위에 배치된 PIN 다이오드, 상기 PIN 다이오드 위에 배치된 제2전극으로 구성된다. 이때, 상기 포토다이오드의 제1전극은 박막트랜지스터의 게이트전극의 형성공정시 형성된다. 따라서, 별도의 제1전극이 필요없게 되므로, 구조가 간단하게 제조공정을 단축시킬 수 있게 된다.
또한, 본 발명에서는 박막트랜지스터의 소스전극과 드레인전극을 별도의 금속층으로 형성하는 것이 아니라 반도체층의 일부를 도핑하여 도체화함으로써 형성된다. 따라서, 소스전극 및 드레인전극이 반도체층과 동일층에서 반도체층으로부터 연장된 구성으로 이루어진다.
상기 PIN다이오드는 P형 반도체층, 진성반도체층, N형반도체층으로 구성되며, 이때 상기 PIN다이오드의 반도체층은 비정질실리콘, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge으로 이루어진 일군으로부터 선택된 물질로 이루어진다.
바이어스라인은 게이트라인 또는 데이터라인과 평행하게 복수개 배치되며, 포토컨덕터 상부에는 신틸레이터부가 배치된다.
본 발명에서는 포토컨덕터(PC)의 제1전극을 박막트랜지스터의 게이트전극과 동일한 금속으로 형성하므로, 별도의 제1전극용 금속층이 필요없게 되므로, 구조가 단순해지고 제조공정이 감축된다.
또한, 본 발명에서는 박막트랜지스터의 소스전극 및 드레인전극을 반도체층을 도체화하여 형성하므로, 소스전극 및 드레인전극용의 별도의 금속층이 필요없게 되므로 제조공정이 더욱 단순화되고 제조비용을 절감할 수 있게 된다.
도 1은 본 발명에 따른 디지털 엑스레이 검출장치의 구조를 개략적으로 나타내는 평면도.
도 2는 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소의 회로구성도.
도 3은 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소의 구조를 나타내는 평면도.
도 4는 도 3의 I-I'선 단면도.
도 5a-도 5e는 본 발명에 따른 디지털 엑스레이 검출장치의 제조방법을 나타내는 도면.
이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.
도 1은 본 발명에 따른 디지털엑스레이 검출장치를 개략적으로 나타내는 도면이고 도 2는 본 발명에 따른 디지털엑스레이 검출장치의 광감지화소의 회로구성도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 제1실시예에 따른 디지털 엑스레이 검출장치는 엑스레이 검출패널(110)과, 게이트구동부(130), 리드아웃회로부(160), 타이밍제어부(170) 및 바이어스전압 공급부(150)가 포함된다.
검출패널(110)에서는 광원으로부터 방출된 엑스레이를 감지하고, 감지된 신호를 광전변환하여 전기적인 검출신호로 출력한다. 검출패널(110)에는 복수의 광감지화소(P)가 배치된다. 이때, 상기 광감지화소(P)는 수평방향으로 배열된 복수의 게이트라인(GL)과 수직방향으로 배열된 복수의 데이터라인(DL)에 의해 각각 화소영역이 정의된다.
상기 광감지화소(P)는 입력되는 엑스레이를 감지하여 전기적인 신호를 출력한다. 도 2에 도시된 바와 같이, 각각의 광감지화소(P)는 엑스레이를 감지하여 검출전압과 같은 전기신호로 변환하는 포토컨덕터(PC)와, 포토컨덕터(PC)에 의해 변환된 검출전압을 충전하는 커패시터(Cst)와, 게이트신호가 인가됨에 따라 구동하여 커패시터(Cst)에 저장된 검출전압과 같은 전기신호를 외부로 전달하는 박막트랜지스터(TFT)를 포함한다.
상기 포토컨덕터(PC)는 엑스레이발생장치로부터 방출된 엑스레이를 전기적인 신호로 변환할 수 있는 물질로 구성된다. 상기 포토컨덕터(PC)는 예를 들어 a-Se, HgI2,CdTe, PbO, PbI2, BiI3, GaAs, Ge 등으로 구성될 수 있다.
상기 커패시터(Cst)는 포토컨덕터(PC)에 의해 변환된 전기적인 신호를 충전한다. 상기 커패시터(Cst)는 박막트랜지스터(TFT)의 소스전극에 일단이 연결되고 바이어스라인(VL)에 타단이 연결된다. 상기 박막트랜지스터(TFT)는 주사신호를 인가하는 게이트라인(GL)에 게이트전극이 연결되고 검출신호를 전달하는 데이터라인(DL)에 드레인전극이 연결되며 커패시터(Cst)의 일단에 소스전극이 연결된다.
상기 게이트구동부(130)는 게이트라인(GL)을 통해 게이트온 전압레벨을 갖는 게이트신호를 순차적으로 출력한다. 이때, 상기 게이트온 전압레벨은 광감지화소(P)의 박막트랜지스터를 턴-온(turn-on)할 수 있는 전압레벨로서, 상기 광감지화소(P)의 박막트랜지스터가 상기 게이트신호에 응답하여 동작한다.
상기 게이트구동부(130)는 집적회로(IC) 형태로 형성되어 검출패널(110) 위에 직접 실장되거나 상기 검출패널(110)에 접속되는 외부기판(예를 들면, FPC(Flexible Printed Circuit Board)상에 실장될 수도 있지만, 트랜지스터와 같은 각종 소자가 포토공정을 통해 GIP(Gate In Panel) 형태로 검출패널(110) 상에 직접 적층되어 형성될 수도 있다.
바이어스전압 공급부(150)는 바이어스라인(VL)을 통해 광감지화소(P)에 바이어스전압 또는 역바이어스전압을 공급한다. 이때, 상기 바이어스라인(VL)은 접지전압(또는 공통전압)에 대응되는 전압이 공급된다.
리드아웃 회로부(160)는 게이트신호에 응답하여 턴-온된 박막트랜지스터(TFT)로부터 출력되는 검출신호를 리드아웃한다. 상기 박막트랜지스터(TFT)가 턴-온됨에 따라 커패시터(Cst)에 저장된 검출신호가 상기 박막트랜지스터(TFT) 및 데이터라인(DL)을 통해 리드아웃 회로부(160)로 입력된다.
상기 리드아웃 회로부(160)는 오프셋이미지를 리드아웃하는 오프셋 리드아웃구간과, 엑스레이노광 후 광감지화소(P)로부터 출력되는 검출신호를 리드아웃하는 엑스레이 리드아웃구간으로 구성된다. 상기 리드아웃 회로부(160)는 신호검출부 및 멀티플렉서 등을 포함할 수 있다. 또한, 상기 신호검출부는 데이터라인(DL)과 일대일 대응하는 복수의 증폭회로부를 포함하고, 각각의 증폭회로부는 증폭기, 커패시터 및 리셋소자 등을 포함할 수 있다.
상기 타이밍제어부(180)는 제어신호를 생성한 후 출력하여 상기 게이트구동부(130) 및 리드아웃 회로부(160)를 제어한다. 이때, 상기 게이트구동부(130)에 공급되는 제어신호는 개시신호(STV) 및 클럭신호(CPV)을 포함할 수 있으며, 리드아웃 회로부(160)에 공급되는 제어신호는 리드아웃 제어신호(ROC) 및 리드아웃 클럭신호(CLK)를 포함할 수 있다.
도 3은 본 발명에 따른 디지털 엑스레이 검출장치의 광감지화소(P)의 구조를 나타내는 도면이다. 검출패널에는 광감지화소(P)가 실질적으로 세로 및 가로방향을 따라 매트릭스형상으로 n×m(여기서, n,m은 자연수)개가 배열되지만, 도면에서는 설명의 편의를 위해 하나의 광감지화소(P)만을 도시하였다.
도 3에 도시된 바와 같이, 검출패널에는 복수의 게이트라인(GL)과 데이터라인(DL)이 서로 수직으로 배치되어 복수의 광감지화소(P)를 정의하며, 각각의 광감지화소(P)내에는 박막트랜지스터(TFT)가 배치된다.
상기 박막트랜지스터(TFT)는 상기 게이트라인(GL)과 접속되어 외부로부터 게이트신호가 인가되는 게이트전극(211)과, 상기 게이트전극(211) 위에 배치된 반도체층(212)과, 상기 데이터라인(DL)에 접속되어 검출된 커패시터(Cst)에 저장된 검출전압과 같은 전기신호를 외부로 출력하는 소스전극(214) 및 드레인전극(215)으로 구성된다. 이때, 상기 소스전극(214) 및 드레인전극(215)은 반도체층(212)과 동시에 형성되는데, 상기 소스전극(214)과 드레인전극(215)은 도체화된 반도체층이다.
상기 광감지화소(P) 내에는 포토컨덕터(PC)가 구비된다. 상기 포토컨덕터(PC)는 입사되는 광을 감지하여 검출전압과 같은 전기신호로 변환하는 것으로, 광감지화소(P)의 전체 영역에 걸쳐 형성된다. 상기 포토컨덕터(PC)는 광을 전기신호로 변환할 수만 있다면 어떠한 구성이라도 가능하지만, 본 발명에서는 포토컨덕터(PC)로서 주로 포토다이오드를 사용한다. 다시 말해서, 본 발명에서는 상기 포토컨덕터(PC)로서, P형 반도체층, 진성 반도체층 및 N형 반도체로 이루어진 PIN다이오드(254) 구조의 포토다이오드를 사용한다.
상기 PIN다이오드(254)의 상부 및 하부에는 각각 제1전극(252) 및 제2전극(256)이 배치되며, 제2전극(256) 위에는 설정된 폭의 바이어스라인(VL)이 배치되어 상기 PIN다이오드(254)에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 상기 제1전극(252) 및 제2전극(256)은 실질적으로 PIN다이오드(254)와 동일한 면적으로 형성되어 광감지화소(P)내에 배치되지만, 도면에서는 설명의 편의를 위해 제1전극(252) 및 제2전극(256), PIN다이오드(254)를 다른 면적으로 도시하였다.
상기 제1전극(252)과 박막트랜지스터(TFT)의 게이트전극(211)은 동일한 평면상에 일정된 거리 이격되어 배치된다. 상기 제1전극(252)과 박막트랜지스터(TFT)의 게이트전극(211)은 동일한 금속으로 구성될 수 있다.
도면에는 도시하지 않았지만, 상기 제2전극(256)과 바이어스라인(VL) 사이에는 절연층이 구비되며, 제1컨택홀(264)에 의해 상기 제2전극(256)과 바이어스라인(VL)이 전기적으로 접속되어, 바이어스전압 또는 역바이어스전압이 상기 바이어스라인(VL)을 통해 제2전극(256)으로 인가된다. 상기 바이어스라인(VL)은 세로방향, 즉 데이터라인(DL)과 대략 평행하게 배치되어 세로방향으로 배치된 복수의 광감지화소(P)열에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 도면에는 도시하지 않았지만, 상기 바이어스라인(VL)은 감광지화소(P)의 복수열 각각에 하나씩 배치된다.
상기 바이어스라인(VL)과 데이터라인(DL)은 동일 층에 배치된다. 상기 제2전극(256)과 바이어스라인(VL) 사이에 배치되는 절연층은 반도체층(212)의 상부에도 연장되며, 상기 바이어스라인(VL)과 데이터라인(DL)은 절연층 상에 배치된다. 바이어스라인(VL)과 마찬가지로 반도체층(212) 상부의 절연층에도 제2컨택홀(265)이 형성되어, 상기 제2컨택홀(265)을 통해 바어이스라인(VL)이 도체화된 드레인전극(215)과 전기적으로 접속된다.
이때, 상기 드레인전극(215)이 도체화된 반도체층으로 구성되지 않고 상기 데이터라인(DL)을 형성하는 금속층의 일부로 구성될 수 있다. 이 경우, 상기 데이터라인(DL)이 반도체층(212)과 오믹컨택하여 드레인전극의 기능을 하게 된다.
또한, 도면에는 도시하지 않았지만, 상기 PIN다이오드(254)의 상부에는 신틸레이터부(sintillator unit)가 구비된다. 상기 신틸레이터부는 입력되는 엑스레이와 충돌하여 발광함으로써 엑스레이를 가시광선영역의 광으로 변환하여 출력한다.
상기 신틸레이터부는 신틸레이터물질이 직접 적층된 막형상으로 구성될 수도 있지만, 본 발명에서는 상기 신틸레이터부가 필름형태로 구성되어 포토컨덕터(PC) 상부에 부착된다.
도면에는 도시하지 않았지만, 검출패널(110)의 외곽영역에는 각각 게이트패드, 데이터패드 및 바이어스패드가 형성되어 검출패널(110)의 게이트라인, 데이터라인 및 바이어스라인을 외부의 게이트구동부(130), 리드아웃회로부(160) 및 바이어스전압 공급부(150)와 전기적으로 접속한다.
상기와 같은 구조의 디지털 엑스레이 검출장치에서는 피사체를 투과한 엑스레이가 입사되면, 신틸레이터부에서 입력되는 엑스레이를 가시광선영역의 광으로 변환하며 출력하며, 출력된 가시광선영역의 광이 PIN다이오드(254)로 입력된다. 광이 입력됨에 따라 PIN다이오드(254)의 진성반도체층이 P형 반도체층과 N형 반도체층에 의해 공핍(Depletion)이 되어 내부에 전기장이 발생하게 되고, 광에 의해 생성되는 정공과 전자가 상기 전기장에 의해 드리프트(Drift)되어 각각 P형 반도체층 및 N형 반도체층에서 수집되어 전류가 발생한다.
게이트신호가 게이트라인(GL)을 통해 박막트랜지스터(TFT)에 인가되어 상기 박막트랜지스터(TFT)가 턴-온되면, PIN다이오드(254)에 발생한 전류가 제1전극(252)에서 상기 박막트랜지스터(TFT)를 통해 검출신호로서 외부로 출력되며, 출력된 검출신호는 리드아웃 회로부(160)로 입력되어 리드아웃된다.
이와 같이, 본 발명에 따른 디지털 엑스레이 검출장치에서는 복수의 광감지화소(P)에서 입력되는 엑스레이를 전기신호를 변환하여 출력하고 출력된 검출신호를 리드아웃함으로써 피사체를 투과한 엑스레이를 판독할 수 있게 된다.
따라서, 종래의 아날로그 엑스레이 검출장치에 비해, 별도의 필름과 인화지가 필요없게 될 뿐만 아니라 촬영후 필름의 보관 및 보존이 필요없게 된다. 또한, 촬영된 엑스레이의 검출신호를 실시간으로 리드아웃할 수 있게 되어, 신속한 피사체 내부구조의 검사가 가능하게 된다.
이하에서는 첨부한 도면을 참조하여 본 발명에 따른 디지털 엑스레이 검출장치에 대해 좀더 상세히 설명한다.
도 4는 도 3의 I-I'선 단면도로서, 본 발명에 따른 디지털 엑스레이 검출장치의 하나의 광감지화소(P)의 구조를 나타내는 도면이다.
도 4에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 기판(210) 상에는 박막트랜지스터(TFT)가 배치된다.
상기 박막트랜지스터(TFT)는 기판(210)에 배치된 게이트전극(211)과, 상기 게이트전극(211) 위에 배치된 게이트절연층(221)과, 상기 게이트절연층(221) 위에 배치된 반도체층(212)과 소스전극(214) 및 드레인전극(215)으로 구성된다.
상기 게이트전극(211)은 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있으며, 게이트절연층(221)은 SiOx 또는 SiNx와 같은 무기절연물질로 이루어진 단일층 또는 SiOx 및 SiNx으로 이루어진 이중의 층으로 이루어질 수 있다.
상기 반도체층(212)은 비정질실리콘과 같은 비정질반도체로 구성될 수도 있고, IGZO(Indium Gallium Zinc Oxide), TiO2, ZnO, WO3, SnO2와 같은 산화물반도체로 구성될 수 있다. 산화물반도체로 반도체층(212)을 형성하는 경우, 박막트랜지스터(TFT)의 크기를 감소시킬 수 있고 구동전력을 감소시킬 수 있고 전기이동도를 향상시킬 수 있게 된다. 따라서, 디지털 엑스레이 검출장치의 필팩터(fill factor)를 향상시키고 노이즈를 감소시킬 수 있을 뿐만 아니라 빠른 데이터의 판독에 따라 동영상 엑스레이의 검출이 가능하게 된다.
물론, 본 발명에 따른 디지털 엑스레이 검사장치의 박막트랜지스터의 반도체층이 산화물반도체물질에 한정되는 것이 아니라, 현재 박막트랜지스터에 사용되는 모든 종류의 반도체물질을 사용할 수 있을 것이다.
상기 소스전극(214) 및 드레인전극(215)은 도체화된 반도체로 구성된다. 이때, 상기 소스전극(214) 및 드레인전극(215)은 IGZO, TiO2, ZnO, WO3, SnO2와 같은 산화물반도체를 도체화하여 형성할 수도 있고 다결정실리콘을 결정화하여 도체화하여 형성할 수도 있다.
상기 박막트랜지스터(TFT)가 배치된 기판(210)에는 제1보호층(222)이 적층된다. 이때, 상기 제1보호층(222)은 박막트랜지스터가 배치되는 광감지화소의 외곽영역과 광감지화소(P), 광감지화소(P)와 광감지화소(P) 사이의 영역에만 형성되고 광감지화소(P)의 내부에는 형성되지 않는다. 상기 제1보호층(222)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제1보호층(222)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성할 수도 있다.
상기 광감지화소(P)의 기판(210) 위에는 제1전극(252), PIN다이오드(254) 및 제2전극(256)이 배치된다. 상기 제1전극(252), PIN다이오드(254a) 및 제2전극(256)은 포토컨덕터(PC)를 형성하여 입사되는 광을 전기신호로 변환시킨다.
상기 박막트랜지스터(TFT)의 게이트전극(211)과 일정 거리 이격되어 기판(210)에 배치된다. 상기 제1전극(252)의 게이트전극(211)과 마찬가지로 Cr, Mo, Ta, Cu, Ti, Al 또는 Al합금 등의 금속 또는 이들의 합금으로 형성될 수 있다. 상기 제2전극(256)은 ITO나 IZO와 같은 투명한 금속산화물로 구성될 수 있다.
상기 PIN다이오드(254)은 제1전극(252)으로부터 N형 반도체층, 진성반도체층, P형 반도체층이 순차적으로 적층됨으로써 구성된다. 제1전극(252) 및 제2전극(256)에 바이어스전압 또는 역바이어스전압이 인가된 상태에서 광이 조사되면 진성반도체층에서 정공과 전자가 생성되며 정공이 P형 반도체층으로 이동하고 전자는 N형 반도체층으로 이동하여 상기 제1전극(252)을 통해 전류가 출력된다.
상기 반도체층으로는 비정질실리콘(a-Si)을 주로 사용하지만, 이러한 물질에 한정되는 것이 아니라 HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 과 같은 다양한 반도체물질이 사용될 수 있다.
상기 포토컨덕터(PC)가 구비된 기판(210) 위에는 제2보호층(224)이 적층된다. 상기 제2보호층(224)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제2보호층(224)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성될 수도 있다.
상기 포토컨덕터(PC) 상부의 제2보호층(224)에는 바이어스라인(VL)이 배치되어 제2보호층(224)에 형성된 제1컨택홀(264)을 통해 포토컨덕터(PC)의 제2전극(256)과 전기적으로 접속된다. 또한, 드레인전극(215) 상부의 제2보호층(224) 위에는 데이터라인(DL)이 배치되어, 제1보호층(222) 및 제2보호층(224)에 형성된 제2컨택홀(265)을 통해 박막트랜지스터의 드레인전극(215)과 전기적으로 접속된다.
상기 바이어스라인(VL)은 바이어스전압 공급부(150)와 접속되어 PIN다이오드(254)에 바이어스전압 또는 역바이어스전압을 인가한다. 이때, 상기 바이어스라인(VL)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금과 같이 전도성이 좋은 금속으로 구성될 수 있다.
상기 데이터라인(DL)은 Cr, Mo, Ta, Cu, Ti, Al, Al합금과 같이 전도성이 좋은 금속으로 구성될 수 있다. 상기 데이터라인(DL)과 바이어스라인(VL)은 서로 다른 금속으로 다른 공정에 의해 형성될 수 있지만, 동일한 금속으로 동일한 공정에 의해 형성되는 것이 바람직하다.
상기 데이터라인(DL)은 도체화된 드레인전극(215)과 전기적으로 접속되어 포토컨덕터(PC)에서 검출된 신호를 외부로 출력한다. 그러나, 상기 데이터라인(DL)은 드레인전극(215)의 역할을 할 수도 있다. 즉, 반도체층(212)의 일부 영역에만 도핑을 실시하여 일부 영역만을 도체화하여 소스전극(214)을 형성하며, 데이터라인(DL)을 직접 제2컨택홀(265)을 통해 반도체층(212)에 오믹컨택함으로써 도체화된 드레인전극(215) 대신 데이터라인(DL)의 일부를 드레인전극으로 구성할 수 있다.
이와 같이, 데이터라인(DL)과 바이어스라인(VL)을 동일한 금속으로 동일한 층에 배치함으로써, 데이터라인(DL)을 형성하기 위한 별도의 금속층 패턴공정이 제거되므로, 제조공정을 대폭 단순화시킬 수 있게 된다.
상기 바이어스라인(VL)이 배치된 제2보호층(224) 위에는 제3보호층(225)이 구비되며, 그 위에 신틸레이터층(270)이 배치된다.
상기 제3보호층(225)은 포토아크릴과 같은 유기절연물질로 형성될 수도 있고 SiOx나 SiNx와 같은 무기절연물질로 형성될 수 있다. 또한, 상기 제3보호층(225)은 유기절연층/무기절연층, 무기절연층/유기절연층/무기절연층의 복수의 층으로 구성할 수도 있다.
상기 신틸레이터부(270)는 피사체를 투과한 엑스레이를 가시광선대역의 광으로 변환시킨다. 상기 신틸레이터부(270)는 탈륨(Tl) 또는 나트륨(Na)이 도핑된 요드화 세슘(CsI) 등의 할로겐화합물로 형성되거나, 가돌리늄(gadolinium)이나 황산화물(GOS) 등의 산화물계 화합물로 형성될 수 있다.
상술한 바와 같이, 본 발명에서는 포토컨덕터(PC)의 제1전극(252)을 박막트랜지스터(TFT)의 게이트전극(211)과 동일한 금속으로 형성하므로, 별도의 제1전극용 금속층이 필요없게 되므로, 구조가 단순해지고 제조공정이 감축된다. 또한, 박막트랜지스터(TFT)의 소스전극(214) 및 드레인전극(215)를 반도체층(212)을 도체화하여 형성하므로, 소스전극 및 드레인전극용의 별도의 금속층이 필요없게 되므로 제조공정이 단순화되고 제조비용을 절감할 수 있게 되는데, 이에 대해 좀더 자세히 설명한다.
도 5a-도 5e는 본 발명에 따른 디지털 엑스레이 검출장치의 제조방법을 나타내는 도면이다.
우선, 도 5a에 도시된 바와 같이, 유리나 플라스틱과 같은 투명한 기판(210) 위에 Cr, Mo, Ta, Cu, Ti, Al, Al합금 등과 같은 금속 또는 이들의 합금을 적층하고 에칭하여 기판(210) 위에 게이트전극(211) 및 제1전극(252)을 형성한다. 이어서, 기판(210) 사에 SiOx나 SiNx 등과 같은 무기절연물질을 CVD(Chemical Vapor Deposition)법에 의해 적층하고 에칭하여 게이터전극(211)의 상부 및 제1전극(152)의 일부 영역 상부에 게이트절연층(221)을 형성한다.
이어서, 도 5b에 도시된 바와 같이, 기판(210) 전체에 걸쳐 IGZO, TiO2, ZnO, WO3, SnO2 등과 같은 산화물반도체 또는 다결정실리콘과 같은 반도체층(212a)을 CVD법에 의해 적층한 후, 드라이에칭(D/E) 또는 도핑법(Dop)에 의해 상기 반도체층(212a)을 식각 및 도체화(Metalization)한다. 다시 말해서, 상기 반도체층(212a)을 포토레지스트의 노광공정을 거쳐 패터닝함과 동시에 도핑하여, 도 5c에 도시된 바와 같이, 게이트전극(211) 상부의 게이트절연층(221) 위에 반도체층(212)을 형성하고 그 양측에 도체화된 반도체물질로 이루어진 소스전극(214) 및 드레인전극(215)을 형성한다.
이때, 상기 소스전극(214)은 제1전극(252)의 상부의 일부 영역위로 연장되어 상기 소스전극(214)이 제1전극(252)과 전기적으로 접속된다.
그 후, 도 5d에 도시된 바와 같아. 유기절연물질 또는/및 무기절연물질을 적층하고 에칭하여 박막트랜지스터 상부 및 광감지화소(P)들 사이 영역에 제1보호층(222)을 형성한 후, 상기 제1전극(252) 위에 N형 분순물이 도핑된 반도체물질, 진성반도체물질, P형 불순물이 도핑된 반도체물질, ITO 및 IZO와 같은 투명도전물질을 적층하고 에칭하여 상기 제1전극(252) 위에 PIN다이오드(254) 및 제2전극(256)을 형성한다. 이때, 상기 반도체물질로는 비정질실리콘(a-Si), HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 등을 사용할 수 있다.
또한, 비정질실리콘(a-Si), HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge 등의 반도체물질을 적층하고 N형 불순물을 도핑한 후, 다시 반도체물질을 적층하고 적층된 반도체층의 상부 영역에 P형 불순물을 도핑하여 PIN다이오드(254)를 형성할 수도 있다.
그 후, 도 5e에 도시된 바와 같이, 상기 PIN다이오드(254)가 형성된 기판(210) 상에 유기절연물질, 유기절연물질/무기절연물질 또는 무기절연물질/유기절연물질/무기절연물질을 적층하여 제2보호층(224)를 형성하고, 상기 제2보호층(224)을 에칭하여 컨택홀(264)를 형성한 후, 상기 제2보호층(224) 위에 Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금을 적층하고 에칭하여 상기 제2보호층(224) 위에 데이터라인(DL) 및 바이어스라인(VL)을 형성한다. 이때, 상기 바이어스라인(VL)은 제2보호층(224)에 형성된 제1컨택홀(264)을 통해 제2전극(256)과 전기적으로 접속되며, 데이터라인(DL)은 제1보호층(222) 및 제2보호층(224)에 형성된 제2컨택홀(265)를 통해 드레인전극(215) 또는 반도체층(212)에 접속된다.
이어서, 제2전극(256)이 형성된 제2보호층(224) 위에 포토아크릴과 같은 유기절연물질 및/또는 SiOx나 SiNx와 같은 무기절연물질을 적층하여 유기절연층, 유기절연층/무기절연층 또는 무기절연층/유기절연층/무기절연층으로 이루어진 제3보호층(225)을 형성한다.
이어서, 상기 제3보호층(225) 위에 탈륨(Tl) 또는 나트륨(Na)이 도핑된 요드화 세슘(CsI) 등의 할로겐화합물이나 가돌리늄(gadolinium)이나 황산화물(GOS) 등의 산화물계 화합물로 이루어진 필름을 부착하거나 할로겐화합물이나 산화물계 화합물을 직접 적층하여 신틸레이트층(270)을 형성함으로써 디지털 엑스레이 검출장치를 완성한다.
도 5e에 도시된 바와 같이, 상기 PIN다이오드(254)가 형성된 기판(210) 상에 유기절연물질, 유기절연물질/무기절연물질 또는 무기절연물질/유기절연물질/무기절연물질을 적층하여 제2보호층(224)를 형성하고, 상기 제2보호층(224)을 에칭하여 컨택홀(264)를 형성한 후, 상기 제2보호층(224) 위에 Cr, Mo, Ta, Cu, Ti, Al과 같은 금속 또는 이들의 합금을 적층하고 에칭하여 상기 제2보호층(224) 위에 데이터라인(DL) 및 바이어스라인(VL)을 형성한다. 이때, 상기 바이어스라인(VL)은 제2보호층(224)에 형성된 제1컨택홀(264)을 통해 제2전극(256)과 전기적으로 접속되며, 데이터라인(DL)은 제1보호층(222) 및 제2보호층(224)에 형성된 제2컨택홀(265)를 통해 드레인전극(215) 또는 반도체층(212)에 접속된다
상술한 바와 같이, 본 발명에서는 기판(210) 상에 박막트랜지스터의 게이트전극(211)을 형성할 때, PIN다이오드이 제1전극(252)을 형성할 뿐만 아니라 반도체층(212)을 도핑하여 일부 영역을 도체화함으로써 소스전극(214) 및 드레인전극(215)을 형성한다.
일반적으로, 디지털 엑스레이 검출장치에서는 PIN다이오드의 제1전극을 박막트랜지스터의 게이트전극과는 별개로 금속층을 적층한 후 마스크를 사용하여 에칭함으로써 형성하며, 박막트랜지스터의 소스전극 및 드레인전극 역시 금속층을 적층한 후 마스크를 에칭함으로써 형성된다.
따라서, 본 발명에서는 제1전극 형성용 마스크공정과 소스전극 및 드레인전극 형성용 마?공정이 필요없게 되므로, 2매의 마스크공정을 생략할 수 있게 되어, 제조공정이 대폭 단순화되고 제조비용을 절감할 수 있게 된다.
한편, 상술한 설명에서는 본 발명의 디지털 엑스레이 검출장치를 특정 구조로 한정하여 설명하고 있지만, 본 발명이 이러한 특정 구조에 한정되는 것은 아니다. 상술한 디지털 엑스레이 검출장치의 구조는 설명의 편의를 위해 예시된 것으로 본 발명을 한정하는 것이 아니라 다양한 구조의 디지털 엑스레이 검출장치 및 제조방법에 적용될 수 있을 것이다.
GL : 게이트라인 DL : 데이터라인
VL : 바이어스라인 211 : 게이트전극
212: 반도체층 213 : 소스전극
214 : 드레인전극 252 : 제1전극
254 : PIN다이오드 256 : 제2전극
270 : 신틸레이터부

Claims (14)

  1. 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 광감지화소를 포함하는 기판;
    상기 광감지화소 각각에 배치된 박막트랜지스터;
    상기 광감지화소에 배치되어 광을 전기신호로 변환하며, 상기 기판 상에 배치된 제1전극, 상기 제1전극 위에 배치된 PIN 다이오드, 상기 PIN 다이오드 위에 배치된 제2전극으로 이루어진 포토컨덕터; 및
    상기 포토컨덕터 상부에 배치된 바이어스라인으로 구성된 디지털 엑스레이 검출장치.
  2. 제1항에 있어서, 상기 박막트랜지스터는,
    기판 위에 배치된 게이트전극;
    상기 게이트전극 위에 적층된 게이트절연층; 및
    상기 게이트절연층 위에 배치된 반도체층, 소스전극 및 드레인전극을 포함하는 디지털 엑스레이 검출장치.
  3. 제2항에 있어서, 상기 게이트전극과 제1전극은 동일 금속으로 구성된 디지털 엑스레이 검출장치.
  4. 제2항에 있어서, 상기 소스전극 및 드레인전극은 도체화된 반도체층으로 구성된 디지털 엑스레이 검출장치.
  5. 제4항에 있어서, 상기 소스전극 및 드레인전극은 반도체층으로부터 연장되고, 소스전극은 제1전극 상부의 일부 영역과 오버랩되는 디지털 엑스레이 검출장치.
  6. 제1항에 있어서, PIN다이오드는 P형 반도체층, 진성반도체층, N형반도체층으로 구성된 디지털 엑스레이 검출장치.
  7. 제6항에 있어서, 상기 PIN다이오드의 반도체층은 비정질실리콘, HgI2, CdTe, PbO, PbI2, BiI3, GaAs, Ge으로 이루어진 일군으로부터 선택된 물질로 구성된 디지털 엑스레이 검출장치.
  8. 제1항에 있어서, 상기 데이터라인은 바이어스라인과 동일층에 배치되는 디지털 엑스레이 검출장치.
  9. 제1항에 있어서, 상기 포토컨덕터 상부에 배치된 신틸레이터부을 추가로 포함하는 디지털 엑스레이 검출장치.
  10. 기판 상에 게이트전극 및 제1전극을 형성하는 단계;
    상기 게이트전극 위에 반도체층, 소스전극 및 드레인전극을 형성하는 단계; 및
    상기 제1전극 위에 PIN 다이오드 및 제2전극을 형성하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.
  11. 제10항에 있어서, 상기 게이트전극 및 제1전극을 형성하는 단계는,
    상기 기판 상에 금속층을 적층하는 단계; 및
    상기 금속층을 에칭하여 게이트전극 및 제1전극을 형성하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.
  12. 제10항에 있어서, 상기 반도체층, 소스전극 및 드레인전극을 형성하는 단계는,
    상기 기판 상에 반도체층를 적층하는 단계; 및
    상기 반도체층을 에칭하고 도핑하여 반도체층 및 도체화된 소스전극과 드레인전극을 형성하는 단계로 구성된 디지털 엑스레이 검출장치 제조방법.
  13. 제12항에 있어서,
    상기 반도체층 상부 및 제2전극 상부에 데이터라인 및 바이어스라인을 형성하는 단계; 및
    상기 바이어스라인 상부에 신틸레이터부을 형성하는 단계를 추가로 포함하는 디지털 엑스레이 검출장치 제조방법.
  14. 제13항에 있어서, 상기 데이터라인 및 바이어스라인은 동시에 형성되는 디지털 엑스레이 검출장치 제조방법.
KR1020160160648A 2016-11-29 2016-11-29 디지털 엑스레이 검출장치 및 그 제조방법 KR102572403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160160648A KR102572403B1 (ko) 2016-11-29 2016-11-29 디지털 엑스레이 검출장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160160648A KR102572403B1 (ko) 2016-11-29 2016-11-29 디지털 엑스레이 검출장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20180060770A true KR20180060770A (ko) 2018-06-07
KR102572403B1 KR102572403B1 (ko) 2023-08-29

Family

ID=62621512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160160648A KR102572403B1 (ko) 2016-11-29 2016-11-29 디지털 엑스레이 검출장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102572403B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137307A (ko) * 2019-05-29 2020-12-09 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 이의 제조 방법
KR20200137306A (ko) * 2019-05-29 2020-12-09 엘지디스플레이 주식회사 디지털 엑스레이 검출기 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014695A (ja) * 2002-06-05 2004-01-15 Canon Inc 光電変換装置、放射線検出装置及びシステム
KR20110003775A (ko) * 2009-07-06 2011-01-13 주성엔지니어링(주) 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법
JP2012227538A (ja) * 2012-06-19 2012-11-15 Canon Inc 放射線撮像装置及び放射線撮像システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004014695A (ja) * 2002-06-05 2004-01-15 Canon Inc 光電変換装置、放射線検出装置及びシステム
KR20110003775A (ko) * 2009-07-06 2011-01-13 주성엔지니어링(주) 금속 산화물 반도체 박막 트랜지스터 및 이의 제조 방법
JP2012227538A (ja) * 2012-06-19 2012-11-15 Canon Inc 放射線撮像装置及び放射線撮像システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200137307A (ko) * 2019-05-29 2020-12-09 엘지디스플레이 주식회사 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 이의 제조 방법
KR20200137306A (ko) * 2019-05-29 2020-12-09 엘지디스플레이 주식회사 디지털 엑스레이 검출기 및 이의 제조 방법

Also Published As

Publication number Publication date
KR102572403B1 (ko) 2023-08-29

Similar Documents

Publication Publication Date Title
CN110034137B (zh) 用于柔性数字x射线探测器的面板及其制造方法
US20120305777A1 (en) Radiation image pickup device and radiation image pickup display system including the same
CN110034134B (zh) 用于x射线探测器的阵列基板以及包括其的x射线探测器
KR102670831B1 (ko) 광차단층을 구비한 디지털 엑스레이 검출장치 및 그 제조방법
CN110010630B (zh) 数字x射线检测器面板及包括其的x射线系统
KR20180044681A (ko) 검출효율이 향상된 디지털 엑스레이 검출장치 및 그 제조방법
KR20200043792A (ko) 고해상도 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판 및 이를 포함하는 고해상도 디지털 엑스레이 검출기
KR101971111B1 (ko) 엑스레이 검출장치
US10707251B2 (en) Array substrate for digital X-ray detector, and digital X-ray detector including the same
KR102572403B1 (ko) 디지털 엑스레이 검출장치 및 그 제조방법
US11515354B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device including the same
CN112018136B (zh) 数字x射线检测仪、数字x射线检测装置及其制造方法
KR102619971B1 (ko) 디지털 엑스레이 검출장치 및 그 제조방법
KR102670832B1 (ko) 디지털 엑스레이 검출장치
JP2014122903A (ja) 放射線検出器および放射線画像撮影装置
KR101843284B1 (ko) 디지털 엑스레이 검출장치 및 그 제조방법
KR102520453B1 (ko) X선 검출기
US11769783B2 (en) Thin film transistor array substrate for digital X-ray detector device and digital X-ray detector device and manufacturing method thereof
US11335706B2 (en) Thin film transistor array substrate for high-resolution digital X-ray detector and high-resolution digital X-ray detector including the same
KR102631600B1 (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR101858356B1 (ko) 수소침투가 방지된 디지털 엑스레이 검출장치
KR102631651B1 (ko) 필팩터가 향상된 디지털 엑스레이 검출장치
KR102520982B1 (ko) 디지털 엑스레이 검출기용 어레이 기판과 이를 포함하는 디지털 엑스레이 검출기 및 그 제조 방법
KR20190075728A (ko) 디지털 엑스레이 검출기 패널 및 그 제조 방법
KR20210080903A (ko) 디지털 엑스레이 검출기용 박막 트랜지스터 어레이 기판과 이를 포함하는엑스레이 검출기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant