CN105321827A - 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管 - Google Patents

湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管 Download PDF

Info

Publication number
CN105321827A
CN105321827A CN201510705040.0A CN201510705040A CN105321827A CN 105321827 A CN105321827 A CN 105321827A CN 201510705040 A CN201510705040 A CN 201510705040A CN 105321827 A CN105321827 A CN 105321827A
Authority
CN
China
Prior art keywords
active layer
preparation
film transistor
annealing
wet etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510705040.0A
Other languages
English (en)
Inventor
兰林锋
肖鹏
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201510705040.0A priority Critical patent/CN105321827A/zh
Publication of CN105321827A publication Critical patent/CN105321827A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种湿法刻蚀型氧化物薄膜晶体管的制备方法,包括栅极、栅绝缘层、有源层及源漏电极的制备,在栅极绝缘层上制备有源层,对有源层采用湿法刻蚀图形化后,对图形化的有源层进行退火处理,然后再在退火处理后的有源层上直接制备源漏电极薄膜层,并对源漏电极薄膜层采用湿法刻蚀图形化形成源漏电极。本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。

Description

湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
技术领域
本发明涉及半导体领域,特别涉及一种湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的金属氧化物薄膜晶体管。
背景技术
薄膜晶体管(TFT,ThinFilmTransistor)主要应用于控制和驱动液晶显示器(LCD,LiquidCrystalDisplay)、有机发光二极管(OLED,OrganicLight-EmittingDiode)显示器的子像素,是平板显示领域中最重要的电子器件之一。
相比传统的低温多晶硅基TFT,氧化物TFT工艺温度低,均匀性好,在柔性显示和大面积显示领域具有更大的潜力。因此,氧化物TFT技术自诞生以来便备受业界关注。
相较而言,背沟道刻蚀结构制作工艺较为简单,并且与传统非晶硅制作工艺相同,设备投资和生产成本都较低廉。但其存在的主要问题是氧化物半导体薄膜大多对酸性刻蚀液比较敏感,很容易在源漏电极的刻蚀过程中被刻蚀液所腐蚀,导致器件性能恶化。
针对作为TFT有源层的氧化物半导体薄膜对酸十分敏感的特点,薄膜晶体管通常采用刻蚀阻挡层结构。即在有源层生成之后,制作一层刻蚀阻挡层,再在刻蚀阻挡层之上沉积金属层并且图形化作为源漏电极。由于刻蚀阻挡层的作用使得源漏电极刻蚀过程中能够保护有源层不被腐蚀,此种方法有效地解决了氧化物半导体有源层对酸性刻蚀液敏感的问题,目前该结构的薄膜晶体管已商业化。但其需要增加额外的光刻掩膜版制作刻蚀阻挡层,导致工艺复杂,制作成本高。
故,针对现有技术不足提供一种湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的金属氧化物薄膜晶体管以克服现有技术不足甚为必要。
发明内容
本发明的目的在于提供了一种湿法刻蚀型氧化物薄膜晶体管的制备方法及通过该方法制备的薄膜晶体管,该制备方法能够避免源漏电极图形化过程中对有源层造成的损伤,且制备工艺简单、所制备的薄膜晶体管性能良好。
本发明的上述目的通过如下技术手段实现。
一种湿法刻蚀型氧化物薄膜晶体管的制备方法,包括栅极、栅绝缘层、有源层及源漏电极的制备,在栅极绝缘层上制备有源层,对有源层采用湿法刻蚀图形化后,对图形化的有源层进行退火处理,然后再在退火处理后的有源层上直接制备源漏电极薄膜层,并对源漏电极薄膜层采用湿法刻蚀图形化形成源漏电极。
优选的,上述有源层为氧化物半导体薄膜;
作为有源层的氧化物半导体薄膜未进行退火处理时在刻蚀液中的刻蚀速率大于30nm/min,载流子浓度小于1018cm–3
作为有源层的氧化物半导体薄膜进行退火处理后,在刻蚀液中刻蚀速率小于2nm/min,载流子浓度小于1018cm–3
源漏电极在刻蚀液中的刻蚀速率大于60nm/min。
优选的,作为有源层的氧化物半导体薄膜具体是在200~300℃下退火处理25至40分钟。
优选的,作为有源层的氧化物半导体薄膜具体是在200℃或者300℃下退火处理30分钟,退火处理具体在空气、氧气、氮气或者氩气的气氛中进行。
优选的,上述有源层有源层含有锆、铪、钛或锡中的至少一种。
优选的,上述有源层的厚度设置为10~100nm。
优选的,栅极、栅绝缘层也是采用湿法刻蚀图形化。
优选的,有源层和源漏电极采用相同的刻蚀液刻蚀。
优选的,上述刻蚀液为5%浓度的硝酸、10%浓度的乙酸以及70%浓度的磷酸按照1:1:1的比例共混而成的溶液或者为盐酸或者为硫酸。
本发明提供的氧化物薄膜晶体管,通过上述的制备方法制备而成。
本发明的一种湿法刻蚀型氧化物薄膜晶体管的制备方法,包括栅极、栅绝缘层、有源层及源漏电极的制备,在栅极绝缘层上制备有源层,对有源层采用湿法刻蚀图形化后,对图形化的有源层进行退火处理,然后再在退火处理后的有源层上直接制备源漏电极薄膜层,并对源漏电极薄膜层采用湿法刻蚀图形化形成源漏电极。该制备方法利用有源层在退火处理后耐刻蚀的特性,先将有源层刻蚀后,再对有源层进行退火处理,将源漏电极薄膜制备于退火处理后的有源层上,在源漏电极薄膜刻蚀的过程中,因为退火处理后的有源层耐刻蚀性能增强,源漏电极的刻蚀图形化过程不会损伤有源层。本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
附图说明
利用附图对本发明作进一步的说明,但附图中的内容不构成对本发明的任何限制。
图1是本发明实施例3中所制备的一种氧化物薄膜晶体管的结构示意图;
图2是实施例3中源、漏电极的偏光显微镜照片;
图3是实施例3中薄膜晶体管在退火150℃下的转移特性曲线。
具体实施方式
实施例1。
一种湿法刻蚀型氧化物薄膜晶体管的制备方法,包括栅极、栅绝缘层、有源层及源漏电极的制备。制备过程具体包括:在栅极绝缘层上制备有源层,对有源层采用湿法刻蚀图形化后,对图形化的有源层进行退火处理,然后再在退火处理后的有源层上直接制备源漏电极薄膜层,并对源漏电极薄膜层采用湿法刻蚀图形化形成源漏电极。
该制备方法利用有源层在退火处理前后耐刻蚀特性的改变,未退火处理的有源层容易刻蚀,退火处理后的有源层耐刻蚀性能增强。制备过程中,先将有源层刻蚀后,再对有源层进行退火处理,将源漏电极薄膜制备于退火处理后的有源层上,在源漏电极薄膜刻蚀的过程中,因为退火处理后的有源层耐刻蚀性能增强,源漏电极的刻蚀图形化过程不会损伤有源层。
本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好的特点。
实施例2。
一种湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例1相同,不同之处在于,还具有如下技术特征:有源层为氧化物半导体薄膜,该氧化物半导体薄膜的材质含有锆、铪、钛或锡。有源层可以通过共溅射方法或者直接溅射方法制备而成,其厚度设置为10~100nm,优选为10~50nm。
作为有源层的氧化物半导体薄膜未进行退火处理时在刻蚀液中的刻蚀速率大于30nm/min,载流子浓度小于1018cm–3。作为有源层的氧化物半导体薄膜进行退火处理后,在刻蚀液中刻蚀速率小于2nm/min,载流子浓度小于1018cm–3。源漏电极在刻蚀液中的刻蚀速率大于60nm/min。
利用有源层在退火处理前后耐刻蚀特性的改变,未退火处理的有源层容易刻蚀,退火处理后的有源层耐刻蚀性能增强。制备过程中,先将有源层刻蚀后,再对有源层进行退火处理,将源漏电极薄膜制备于退火处理后的有源层上,在源漏电极薄膜刻蚀的过程中,因为退火处理后的有源层耐刻蚀性能增强,源漏电极的刻蚀图形化过程不会损伤有源层。
为了使薄膜晶体管具有良好的开关特性,有源层需是半导体材料,即载流子浓度需小于1018cm–3。若载流子浓度过高,如氧化铟锡(ITO,载流子浓度大于1019cm–3),会导致薄膜晶体管器件无法关断而无法实现平板显示领域中的应用。有源层中包含锆、铪、钛或锡,能提高其抗刻蚀性。
具体的,刻蚀液为5%浓度的硝酸、10%浓度的乙酸以及70%浓度的磷酸按照1:1:1的比例共混而成的溶液或者为盐酸或者为硫酸。有源层和源漏电极采用相同的刻蚀液刻蚀。
具体的,作为有源层的氧化物半导体薄膜具体是在200~300℃下退火处理25至40分钟。优选在在200℃或者300℃下退火处理30分钟,退火处理可在空气、氧气、氮气或者氩气的气氛中进行。
栅极、栅绝缘层的制备采用常规的溅射方法制备,并采用湿法刻蚀方法图形化,在此不再赘述。
本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好的特点。
实施例3。
以具体制备例说明本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,具体制备工序如下:
(1)栅极制备:首先在玻璃基板10上通过溅射的方法沉积一层厚度为300nm的铝钕合金薄膜,通过光刻的方法进行图形化,得到栅极11。
(2)绝缘层制备:通过阳极氧化的方法制备绝缘层12,厚度200nm。阳极氧化过程:将制造好Al-Nd栅极的基板放入电解质溶液中作为阳极,石墨或导电金属板放入电解质溶液中作为阴极,先在阳极和阴极之间加恒定的电流,此电流最优选的值为0.1mA/cm2,阳极和阴极之间的电压将随时间线性升高,当电压达到设定值150V时恒定这个电压,直至阳极和阴极之间的电流小于0.01mA/cm2时,将基片取出并在异丙醇中反复漂洗,用氮气吹干,这时栅极11表面形成一层氧化膜,此氧化膜即为绝缘层12;所采用的电解质溶液为酒石酸铵、乙二醇和水的混合液。
(3)有源层的制备:在绝缘层12上通过直接溅射的方法沉积氧化物半导体薄膜,并通过光刻的方法进行图形化形成有源层13。这里氧化物半导体薄膜为(ZrO2)0.5(In2O3)0.95,此步骤中氧化物半导体薄膜未经退火处理,采用刻蚀液为钼铝钼刻蚀液。
(4)源、漏电极的制备:将含有有源层13的基板在空气中进行200℃下退火处理30min,然后通过溅射的方法在其上沉积金属Al薄膜,并通过湿法刻蚀的方法图形化形成源、漏电极14a、14b。如图1所示。
研究发现,氧化物半导体薄膜的有源层在空气中经200℃下30分钟退火处理后有较好的抗刻蚀性能,可以有效地保护源、漏电极图形化的过程中刻蚀液对背沟道的损伤。
图2是本实施例中源、漏电极的偏光显微镜照片,从图中可以看出200℃下退火处理后的(ZrO2)0.5(In2O3)0.95薄膜具有较好的抗刻蚀性能,可直接在背沟道上用湿法刻蚀的方法图形化源、漏电极而不损伤有源层。
图3是本实施例薄膜晶体管在后退火150℃下的转移特性曲线。从图中可以看出背沟道刻蚀结构的氧化物薄膜晶体表现出了优异的电学性能,其饱和迁移率μsat高达31.1cm2V-1s-1,亚阀陡度S为0.38V/decade,开启电压Von–1.23V,电流开关比Ion/Ioff达4.7×107。这说明该氧化物半导体薄膜及制备方法极大地提高了薄膜的抗刻蚀性能,能有效保护源、漏电极刻蚀过程刻蚀液对有源层的损伤。
实施例4。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:本发明中的作为有源层的氧化物薄膜选择包含掺杂氧化物MO和氧化铟,化学式为(MO)x(In2O3)y或掺杂氧化物MO和氧化锡,化学式为(MO)x(SnO2)y
其中,x和y表示(MO)x(In2O3)y或(MO)x(SnO2)y中MO和In2O3或SnO2各自所占的质量百分比;其中,0.1%<x≤10%,90%≤y<99.9%,并且x+y=1。
本发明实施例中作为有源层的氧化物薄膜可以通过共溅射或直接溅射的方法制备。
共溅射的方法具体是:
将掺杂氧化物和氧化铟两种原料分别制造成两个靶材安装在两个不同靶位上同时溅射,通过调节不同靶位的溅射功率控制两种原料的比例,以达到目标比例氧化物半导体薄膜的要求,所制备的氧化物半导体薄膜厚度为5~100nm,优选为10~50nm。
直接溅射的方法具体是:
将掺杂氧化物和氧化铟两种原料按目标质量分数混合均匀制成靶材,安装在一个靶位上进行溅射成膜。所制备的氧化物半导体薄膜厚度为5~100nm,优选为10~50nm。
将溅射的薄膜在空气中、氧气、氮气、氩气等任意一种气氛中进行退火处理,再将退火处理的薄膜浸泡在刻蚀液中研究其抗刻蚀性能。所采用的刻蚀液为钼铝钼刻蚀液(5%HNO3+10%乙酸+70%H3PO4)、盐酸或硫酸中的一种。
实践发现,作为有源层的氧化物半导体薄膜未进行退火处理时在刻蚀液中的刻蚀速率大于30nm/min,作为有源层的氧化物半导体薄膜进行退火处理后,在刻蚀液中刻蚀速率小于2nm/min。可见,退火处理能够提高氧化物半导体薄膜的耐刻蚀性能,可以利用此性质避免源漏电极刻蚀图形化过程对有源层造成的损伤。
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
实施例5。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:作为有源层的氧化物半导体薄膜的材料包括掺杂氧化物氧化锆和氧化铟,其化学式为(ZrO2)x(In2O3)y;其中,x、y为ZrO2和In2O3各自所占的质量百分比,并且x+y=1;以ZrO2含量分别为1wt.%、5wt.%、10wt.%的样品作为样品进行性能研究。
氧化物半导体薄膜采用如下方法制备而成:将上述比例的原料制成一个靶材,使用直接溅射的方法制造成薄膜。所述直接溅射的方法为将事先按目标比例混合各种原料,再统一使用所述混合各种原料所制成的一个靶材直接溅射成膜,厚度为30nm。
退火处理:在空气中对所制备的氧化物半导体薄膜分别在100℃、200℃、300℃下进行退火处理,退火时间为30min。
将不同温度退火的氧化物薄膜浸泡在钼铝钼刻蚀液中研究其抗刻蚀性能。表一列出了本实施例中不同比例氧化物半导体薄膜的抗刻蚀性能与温度的关系。从表一可以看出本实施例中三种不同比例氧化物薄膜的薄膜在退火前不具有抗刻蚀性,刻蚀速率均大于30nm/min;当退火温度超过200℃时薄膜抗刻蚀性能优异,刻蚀速率小于2nm/min。
表一
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
实施例6。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:作为有源层的氧化物半导体薄膜的材料包括掺杂氧化物氧化钕和氧化铟,其化学式为(Nd2O3)x(In2O3)y;其中,x、y为Nd2O3和In2O3各自所占的质量百分数,并且x+y=1;以Nd2O3含量分别为1wt.%、5wt.%、10wt.%的样品进行性能研究。
氧化物半导体薄膜的制备方法:将上述比例的原料制成一个靶材,使用直接溅射的方法制造成薄膜。所述直接溅射的方法为将事先按目标比例混合各种原料,再统一使用所述混合各种原料所制成的一个靶材直接溅射,制造薄膜,厚度为30nm。
退火处理:在空气中对所制备的薄膜分别在100℃、200℃、300℃下退火处理,退火时间30min。
将不同温度退火的氧化物薄膜浸泡在钼铝钼刻蚀液中研究其抗刻蚀性能。
表二列出了该实施例中不同比例氧化物半导体薄膜的抗刻蚀性能与温度的关系。从表二可以看出本实施例中三种不同比例氧化物薄膜的薄膜在退火前不具有抗刻蚀性,刻蚀速率均大于30nm/min;当退火温度超过200℃时薄膜抗刻蚀性能优异,刻蚀速率小于2nm/min。
表二
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
实施例7。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:作为有源层的氧化物半导体薄膜的材料包括掺杂氧化物氧化镧和氧化铟,其化学式为(La2O3)x(In2O3)y;其中,x、y为La2O3和In2O3各自所占的质量百分数;这里以La2O3的含量分别为1wt.%、5wt.%、10wt.%的样品进行性能研究。。
氧化物半导体薄膜的制备方法:将上述比例的原料制成一个靶材,使用直接溅射的方法制造成薄膜。所述直接溅射的方法为将事先按目标比例混合各种原料,再统一使用所述混合各种原料所制成的一个靶材直接溅射,制造薄膜,厚度为30nm。
退火处理:在空气中对所制备的薄膜分别在100℃、200℃、300℃下进行退火处理,退火时间30min。
将不同温度退火的氧化物薄膜浸泡在钼铝钼刻蚀液中研究其抗刻蚀性能。
表三
表三列出了该实施例中不同比例氧化物半导体薄膜的抗刻蚀性能与温度的关系。从表三可以看出本实施例中三种不同比例氧化物薄膜的薄膜在退火前不具有抗刻蚀性,刻蚀速率均大于30nm/min;当退火温度超过200℃时薄膜抗刻蚀性能优异,刻蚀速率小于2nm/min。
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
实施例8。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:作为有源层的氧化物半导体薄膜的材料包括掺杂氧化物氧化钪和氧化铟,其化学式为(Sc2O3)x(In2O3)y;其中,x、y为Sc2O3和In2O3各自所占的质量百分数;这里以Sc2O3的含量分别为1wt.%、5wt.%、10wt.%的样品进行性能研究。
氧化物半导体薄膜的制备方法:将上述比例的原料制成一个靶材,使用直接溅射的方法制造成薄膜。所述直接溅射的方法为将事先按目标比例混合各种原料,再统一使用所述混合各种原料所制成的一个靶材直接溅射,制造薄膜,厚度为30nm。
退火处理:在空气中对所制备的薄膜分别在100℃、200℃、300℃下进行退火处理,退火时间30min。
将不同温度退火的氧化物薄膜浸泡在钼铝钼刻蚀液中研究其抗刻蚀性能。
表四列出了该实施例中不同比例氧化物半导体薄膜的抗刻蚀性能与温度的关系。从表四可以看出本实施例中三种不同比例氧化物薄膜的薄膜在退火前不具有抗刻蚀性,刻蚀速率均大于30nm/min;当退火温度超过200℃时薄膜抗刻蚀性能优异,刻蚀速率小于2nm/min。
表四
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
实施例9。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:作为有源层的氧化物半导体薄膜的材料包括掺杂氧化物氧化硅和氧化铟,其化学式为(SiO2)x(SnO2)y;其中,x、y为SiO2和SnO2各自所占的质量百分数;这里以SiO2的量分别为1wt.%、5wt.%、10wt.%的样品进行性能研究。
氧化物半导体薄膜的制备方法:将上述比例的原料制成一个靶材,使用直接溅射的方法制造成薄膜。所述直接溅射的方法为将事先按目标比例混合各种原料,再统一使用所述混合各种原料所制成的一个靶材直接溅射,制造薄膜,厚度为30nm。
退火处理:在空气中对所制备的薄膜分别在100℃、200℃、300℃下进行退火处理,退火时间30min。
将不同温度退火的氧化物薄膜浸泡在钼铝钼刻蚀液中研究其抗刻蚀性能。
表五列出了该实施例中不同比例氧化物半导体薄膜的抗刻蚀性能与温度的关系。从表五可以看出本实施例中三种不同比例氧化物薄膜的薄膜在退火前不具有抗刻蚀性,刻蚀速率均大于30nm/min;当退火温度超过200℃时薄膜抗刻蚀性能优异,刻蚀速率小于2nm/min。
表五
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
实施例10。
本发明的湿法刻蚀型氧化物薄膜晶体管的制备方法,其它特征与实施例3相同,不同之处在于:作为有源层的氧化物半导体薄膜的材料包括掺杂氧化物氧化锆和氧化锡,其化学式为(ZrO2)x(SnO2)y;其中,x、y为ZrO2和SnO2各自所占的质量百分数;这里以ZrO2含量分别为1wt.%、5wt.%、10wt.%的样品进行性能研究。
氧化物半导体薄膜的制备方法:
将上述比例的原料制成一个靶材,使用直接溅射的方法制造成薄膜。所述直接溅射的方法为将事先按目标比例混合各种原料,再统一使用所述混合各种原料所制成的一个靶材直接溅射,制造薄膜,厚度为30nm。
退火处理:在空气中对所制备的薄膜分别在100℃、200℃、300℃下进行退火处理,退火时间30min。
将不同温度退火的氧化物薄膜浸泡在钼铝钼刻蚀液中研究其抗刻蚀性能。
表六列出了该实施例中不同比例氧化物半导体薄膜的抗刻蚀性能与温度的关系。从表六可以看出本实施例中三种不同比例氧化物薄膜的薄膜在退火前不具有抗刻蚀性,刻蚀速率均大于30nm/min;当退火温度超过200℃时薄膜抗刻蚀性能优异,刻蚀速率小于2nm/min。
表六
利用有源层退火前后耐刻蚀性能特性,本发明的制备方法解决了源漏电极刻蚀对有源层造成的损伤,且不需要像现有技术中那样制备刻蚀阻挡层增加特殊的光刻工艺,具有制备工艺简单,所制备的薄膜晶体管性能良好。
最后应当说明的是,以上实施例仅用以说明本发明的技术方案而非对本发明保护范围的限制,尽管参照较佳实施例对本发明作了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的实质和范围。

Claims (10)

1.一种湿法刻蚀型氧化物薄膜晶体管的制备方法,包括栅极、栅绝缘层、有源层及源漏电极的制备,其特征在于:在栅极绝缘层上制备有源层,对有源层采用湿法刻蚀图形化后,对图形化的有源层进行退火处理,然后再在退火处理后的有源层上直接制备源漏电极薄膜层,并对源漏电极薄膜层采用湿法刻蚀图形化形成源漏电极。
2.根据权利要求1所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:
所述有源层为氧化物半导体薄膜;
作为有源层的氧化物半导体薄膜未进行退火处理时在刻蚀液中的刻蚀速率大于30nm/min,载流子浓度小于1018cm–3
作为有源层的氧化物半导体薄膜进行退火处理后,在刻蚀液中刻蚀速率小于2nm/min,载流子浓度小于1018cm–3
源漏电极在刻蚀液中的刻蚀速率大于60nm/min。
3.根据权利要求2所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:作为有源层的氧化物半导体薄膜具体是在200~300℃下退火处理25至40分钟。
4.根据权利要求3所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:作为有源层的氧化物半导体薄膜具体是在200℃或者300℃下退火处理30分钟,退火处理具体在空气、氧气、氮气或者氩气的气氛中进行。
5.根据权利要求1至4任意一项所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:所述有源层含有锆、铪、钛或锡中的至少一种。
6.根据权利要求5所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:所述有源层的厚度设置为10~100nm。
7.根据权利要求1至6任意一项所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:栅极、栅绝缘层也是采用湿法刻蚀图形化。
8.根据权利要求7所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:有源层和源漏电极采用相同的刻蚀液刻蚀。
9.根据权利要求8所述的湿法刻蚀型氧化物薄膜晶体管的制备方法,其特征在于:所述刻蚀液为5%浓度的硝酸、10%浓度的乙酸以及70%浓度的磷酸按照1:1:1的比例共混而成的溶液或者为盐酸或者为硫酸。
10.一种氧化物薄膜晶体管,其特征在于,通过如权利要求1至9任意一项所述的制备方法制备而成。
CN201510705040.0A 2015-10-26 2015-10-26 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管 Pending CN105321827A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510705040.0A CN105321827A (zh) 2015-10-26 2015-10-26 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510705040.0A CN105321827A (zh) 2015-10-26 2015-10-26 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管

Publications (1)

Publication Number Publication Date
CN105321827A true CN105321827A (zh) 2016-02-10

Family

ID=55248955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510705040.0A Pending CN105321827A (zh) 2015-10-26 2015-10-26 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管

Country Status (1)

Country Link
CN (1) CN105321827A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112361A (ja) * 2015-12-15 2017-06-22 株式会社リコー 電界効果型トランジスタの製造方法
WO2017124672A1 (en) * 2016-01-22 2017-07-27 Boe Technology Group Co., Ltd. Oxide semiconductor material, thin-film transistor, and fabrication method thereof
CN107170833A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种非晶氧化物薄膜晶体管及其制备方法
CN107731930A (zh) * 2017-10-12 2018-02-23 华南理工大学 一种氧化锡基半导体薄膜晶体管及其制备方法
CN113913764A (zh) * 2021-09-30 2022-01-11 浙江师范大学 一种高迁移率透明导电氧化物薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
WO2011068037A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103794652A (zh) * 2014-02-25 2014-05-14 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法
CN104904017A (zh) * 2012-12-28 2015-09-09 株式会社神户制钢所 薄膜晶体管及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
WO2011068037A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104904017A (zh) * 2012-12-28 2015-09-09 株式会社神户制钢所 薄膜晶体管及其制造方法
CN103794652A (zh) * 2014-02-25 2014-05-14 华南理工大学 金属氧化物半导体薄膜晶体管及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017112361A (ja) * 2015-12-15 2017-06-22 株式会社リコー 電界効果型トランジスタの製造方法
WO2017124672A1 (en) * 2016-01-22 2017-07-27 Boe Technology Group Co., Ltd. Oxide semiconductor material, thin-film transistor, and fabrication method thereof
CN107170833A (zh) * 2017-06-14 2017-09-15 华南理工大学 一种非晶氧化物薄膜晶体管及其制备方法
CN107731930A (zh) * 2017-10-12 2018-02-23 华南理工大学 一种氧化锡基半导体薄膜晶体管及其制备方法
CN113913764A (zh) * 2021-09-30 2022-01-11 浙江师范大学 一种高迁移率透明导电氧化物薄膜及其制备方法
CN113913764B (zh) * 2021-09-30 2023-05-16 浙江师范大学 一种高迁移率透明导电氧化物薄膜及其制备方法

Similar Documents

Publication Publication Date Title
CN102859670B (zh) 成膜方法
CN102157563B (zh) 金属氧化物薄膜晶体管制备方法
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN102637591B (zh) 一种氧化物半导体上电极层的刻蚀方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
JP2007305658A (ja) 酸化物トランジスタ及びその製造方法
CN102157562B (zh) 底栅金属氧化物薄膜晶体管的制备方法
TWI551703B (zh) Thin film transistor
CN103325842B (zh) 氧化物半导体薄膜及一种薄膜晶体管
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN104916546A (zh) 阵列基板的制作方法及阵列基板和显示装置
EP3291304B1 (en) Oxide semiconductor thin film, thin-film transistor, and preparation method and device
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
CN107527946A (zh) 氧化物半导体薄膜、氧化物薄膜晶体管及其制备方法
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
JP2012189725A (ja) Ti合金バリアメタルを用いた配線膜および電極、並びにTi合金スパッタリングターゲット
KR20200084653A (ko) CuI 채널층을 구비한 박막 트랜지스터 및 그 제조 방법
US11049976B2 (en) Thin-film transistor, oxide semiconductor film, and sputtering target
CN101692484A (zh) 一种倒置结构有机发光装置及其制作方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN105572990A (zh) 阵列基板及其制造方法、液晶显示面板
CN108987471B (zh) 工况nbts稳定性良好的氧化物半导体薄膜及其晶体管
WO2016035503A1 (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160210