JP2017112361A - 電界効果型トランジスタの製造方法 - Google Patents

電界効果型トランジスタの製造方法 Download PDF

Info

Publication number
JP2017112361A
JP2017112361A JP2016224441A JP2016224441A JP2017112361A JP 2017112361 A JP2017112361 A JP 2017112361A JP 2016224441 A JP2016224441 A JP 2016224441A JP 2016224441 A JP2016224441 A JP 2016224441A JP 2017112361 A JP2017112361 A JP 2017112361A
Authority
JP
Japan
Prior art keywords
active layer
effect transistor
field effect
conductive film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016224441A
Other languages
English (en)
Other versions
JP6907512B2 (ja
JP2017112361A5 (ja
Inventor
嶺秀 草柳
Minehide Kusayanagi
嶺秀 草柳
植田 尚之
Naoyuki Ueda
尚之 植田
中村 有希
Yuki Nakamura
有希 中村
由希子 安部
Yukiko Abe
由希子 安部
真二 松本
Shinji Matsumoto
真二 松本
雄司 曽根
Yuji Sone
雄司 曽根
遼一 早乙女
Ryoichi Saotome
遼一 早乙女
定憲 新江
Sadanori Niie
定憲 新江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to US15/376,895 priority Critical patent/US10204799B2/en
Publication of JP2017112361A publication Critical patent/JP2017112361A/ja
Priority to US16/232,611 priority patent/US20190148168A1/en
Publication of JP2017112361A5 publication Critical patent/JP2017112361A5/ja
Application granted granted Critical
Publication of JP6907512B2 publication Critical patent/JP6907512B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】エッチングストッパ層を用いることなくソース電極及びドレイン電極のパターニングを行うことが可能な電界効果型トランジスタの製造方法を提供する。【解決手段】ゲート電極12と、ソース及びドレイン電極15、16と、ソース及びドレイン電極との間にチャネルを形成する活性層14と、ゲート電極と活性層との間に設けられたゲート絶縁層13と、を有する電界効果型トランジスタの製造方法であって、酸化物半導体からなる活性層を成膜する工程と、ソース及びドレイン電極となる導電膜150を、活性層を被覆して成膜する工程と、ウェットエッチングを含む工程により導電膜をパターニングし、ソース及びドレイン電極を形成する工程と、該形成工程に用いる導電膜のエッチング液に対し、活性層のエッチングレートが導電膜のエッチングレートよりも低くなるように、エッチング液に対して活性層に耐性を付与する処理工程と、を有する。【選択図】図3

Description

本発明は、電界効果型トランジスタの製造方法に関する。
電界効果型トランジスタの一例として、酸化物半導体を活性層に用いた電界効果型トランジスタが知られている。酸化物半導体を活性層に用いた電界効果型トランジスタにおいて、ソース電極及びドレイン電極のパターニングを行う際に、活性層が酸性溶液等のエッチング液に晒されるおそれがある。一般に、活性層を構成する酸化物半導体は、ソース電極及びドレイン電極のエッチング液に対しても容易に溶解される。そのため、ソース電極及びドレイン電極のパターニングを行う際に、ソース電極及びドレイン電極のエッチング液により酸化物半導体がダメージを受けないよう、酸化物半導体上にエッチングストッパ層が形成され、酸化物半導体が直接エッチング液に晒されないようにする(例えば、非特許文献1参照)。
しかしながら、電界効果型トランジスタの製造工程において、電界効果型トランジスタの層構成が多くなるほど、フォトリソグラフィによる作製工程が多くなり、又、フォトリソグラフィによる作製工程で用いるフォトマスクが多く必要となる。そのため、エッチングストッパ層を用いると電界効果型トランジスタの製造工程が煩雑となる。そこで、エッチングストッパ層を必要としない電界効果型トランジスタの製造方法が求められている。
本発明は、上記の点に鑑みてなされたものであり、エッチングストッパ層を用いることなくソース電極及びドレイン電極のパターニングを行うことが可能な電界効果型トランジスタの製造方法を提供することを目的とする。
本電界効果型トランジスタの製造方法は、ゲート電圧を印加するためのゲート電極と、前記ゲート電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間にチャネルを形成する活性層と、前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、を有する電界効果型トランジスタの製造方法であって、酸化物半導体からなる前記活性層を成膜する工程と、前記ソース電極及び前記ドレイン電極となる導電膜を、前記活性層を被覆して成膜する工程と、ウェットエッチングを含む工程により前記導電膜をパターニングし、前記ソース電極及び前記ドレイン電極を形成する工程と、前記ソース電極及び前記ドレイン電極を形成する工程に用いる前記導電膜のエッチング液に対し、前記活性層のエッチングレートが前記導電膜のエッチングレートよりも低くなるように、前記エッチング液に対して前記活性層に耐性を付与する処理工程と、を有することを要件とする。
開示の技術によれば、電界効果型トランジスタの製造に必要なフォトマスクの枚数を減らすと共に、エッチングストッパ層を用いることなくソース電極及びドレイン電極のパターニングを行うことが可能な電界効果型トランジスタの製造方法を提供できる。
第1の実施の形態に係る電界効果型トランジスタを例示する断面図である。 第1の実施の形態に係る電界効果型トランジスタの製造工程を例示する図(その1)である。 第1の実施の形態に係る電界効果型トランジスタの製造工程を例示する図(その2)である。 第1の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。 実施例1及び比較例1の条件を示す図である。 実施例2及び比較例2の条件を示す図(その1)である。 実施例2及び比較例2の条件を示す図(その2)である。 第2の実施の形態におけるテレビジョン装置の構成を示すブロック図である。 第2の実施の形態におけるテレビジョン装置の説明図(その1)である。 第2の実施の形態におけるテレビジョン装置の説明図(その2)である。 第2の実施の形態におけるテレビジョン装置の説明図(その3)である。 第2の実施の形態における表示素子の説明図である。 第2の実施の形態における有機ELの説明図である。 第2の実施の形態におけるテレビジョン装置の説明図(その4) 第2の実施の形態における他の表示素子の説明図(その1)である。 第2の実施の形態における他の表示素子の説明図(その2)である。
以下、図面を参照して発明を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第1の実施の形態〉
[電界効果型トランジスタの構造]
図1は、第1の実施の形態に係る電界効果型トランジスタを例示する断面図である。図1を参照するに、電界効果型トランジスタ10は、基材11と、ゲート電極12と、ゲート絶縁層13と、活性層14と、ソース電極15と、ドレイン電極16とを有するボトムゲート/トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10は、本発明に係る電界効果型トランジスタの代表的な一例である。
電界効果型トランジスタ10では、絶縁性の基材11上にゲート電極12が形成され、更に、ゲート電極12を覆うようにゲート絶縁層13が形成されている。ゲート絶縁層13上には活性層14が形成され、活性層14においてチャネルが形成されるように、活性層14上にソース電極15及びドレイン電極16が形成されている。以下、電界効果型トランジスタ10の各構成要素について、詳しく説明する。
なお、本実施の形態では、便宜上、活性層14側を上側又は一方の側、基材11側を下側又は他方の側とする。又、各部位の活性層14側の面を上面又は一方の面、基材11側の面を下面又は他方の面とする。但し、電界効果型トランジスタ10は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を基材11の上面の法線方向から視ることを指し、平面形状とは対象物を基材11の上面の法線方向から視た形状を指すものとする。又、基材11上の各部位の積層方向に切った断面を縦断面、基材11上の各部位の積層方向に垂直な方向(基材11の上面に平行な方向)に切った断面を横断面とする。
基材11の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
基材11の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ガラス基材、セラミック基材、プラスチック基材、フィルム基材等を用いることができる。ガラス基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無アルカリガラス、シリカガラス等が挙げられる。又、プラスチック基材やフィルム基材としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、ポリカーボネート(PC)、ポリイミド(PI)、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等が挙げられる。なお、基材11としては、表面の清浄化及び密着性向上の点で、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。
ゲート電極12は、基材11上の所定領域に形成されている。ゲート電極12は、ゲート電圧を印加するための電極である。ゲート電極12の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ニッケル(Ni)、クロム(Cr)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)等の金属、これらの合金、これら金属の混合物等を用いることができる。又、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物等を用いてもよい。ゲート電極12の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、10nm〜1μmが好ましく、50nm〜300nmがより好ましい。
ゲート絶縁層13は、ゲート電極12と活性層14との間に設けられ、ゲート電極12と活性層14とを絶縁するための層である。ゲート絶縁層13の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、無機絶縁材料、有機絶縁材料等を用いることができる。無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物等が挙げられる。又、有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂等が挙げられる。ゲート絶縁層13の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、50nm〜3μmが好ましく、100nm〜1μmがより好ましい。
活性層14は、ゲート絶縁層13上に形成された酸化物半導体からなる薄膜であり、ゲート絶縁層13を介してゲート電極12と対向するように配置されている。活性層14は、例えばn型酸化物半導体から形成することができる。
活性層14を構成するn型酸化物半導体は、特に制限はなく、目的に応じて適宜選択することができるが、インジウム(In)、Zn、スズ(Sn)、及びTiの少なくとも何れかと、アルカリ土類元素、又は希土類元素と、Al、Hf、及びZrの何れかを含有することが好ましく、Inとアルカリ土類元素、希土類元素、Al、Hf、及びZrの何れかを含有することがより好ましい。
アルカリ土類元素としては、ベリリウム(Be)、Mg、カルシウム(Ca)、ストロンチウム(Sr)、バリウム(Ba)、ラジウム(Ra)等が挙げられる。
希土類元素としては、スカンジウム(Sc)、イットリウム(Y)、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、プロメチウム(Pm)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等が挙げられる。
酸化物半導体は、酸素欠損量によって電子キャリア濃度が1018cm−3〜1020cm−3程度に変化する。但し、酸化物半導体は酸素欠損ができやすい性質があり、酸化物半導体膜形成後の後工程で、意図しない酸素欠損ができる場合がある。例えば、上述したn型酸化物半導体を構成する金属元素のインジウムの酸化物である酸化インジウムでは、インジウムよりも酸素と結合しやすいアルカリ土類元素や希土類元素との主に二つの金属から酸化物を形成することは、意図しない酸素欠損を防ぐと共に、組成の制御が容易となり電子キャリア濃度を適切に制御しやすい点で特に好ましい。インジウム以外のn型酸化物半導体を構成する金属元素の酸化物に関しても同様である。
又、活性層14を構成するn型酸化物半導体は、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、ドーパントの価数が、n型酸化物半導体を構成する金属イオン(但し、ドーパントを除く)の価数よりも大きいことが好ましい。なお、置換ドーピングは、n型ドーピングともいう。
ソース電極15及びドレイン電極16は、ゲート絶縁層13上に形成されている。ソース電極15及びドレイン電極16は、活性層14の一部を被覆し、所定の間隔を隔てて形成されている。ソース電極15及びドレイン電極16は、ゲート電極12へのゲート電圧の印加に応じて電流を取り出すための電極である。なお、ソース電極15及びドレイン電極16と共に、ソース電極15及びドレイン電極16と接続される配線が同一層に形成される。
ソース電極15及びドレイン電極16となる導電膜150の材料としては、特に制限はなく、目的に応じて適宜選択することができるが、例えば、アルミニウム(Al)、白金(Pt)、パラジウム(Pd)、金(Au)、銀(Ag)、銅(Cu)、亜鉛(Zn)、ニッケル(Ni)、クロム(Cr)、タンタル(Ta)、モリブデン(Mo)、チタン(Ti)等の金属、これらの合金、これら金属の混合物等を用いることができる。
特に活性層14上でのウェットエッチングによるパターニングに使用するエッチング液の観点からAl、Mo、Al又はMoの何れかを含む合金、酸化インジウムを含む導電性酸化物を用いることがより好ましい。Alを含む合金は、Al以外に例えば、ケイ素(Si)、Ti、Cu、Ta、Nd、Zn、Ni等が含まれる。Moを含む合金は、Mo以外に例えば、Ti、Nb、Ta、Cr,バナジウム(V)、タングステン(W)等が含まれる。
酸化インジウムを含む導電性酸化物は、例えばITO(Indium Tin Oxide)、IZO(Indium Zinc Oxide)、IWO(Indium Tungsten Oxide)、IGO(Indium Gallium Oxide)等が挙げられるが、ウェットエッチングの観点から、導電膜150の段階ではより結晶性が低い状態が好ましい。
又、ソース電極15及びドレイン電極16は導電膜150となる材料の積層膜としてもよい。この場合も活性層14上でのウェットエッチングによるパターニングに使用するエッチング液の観点から、積層膜の最下層がAl、Mo、Al又はMoの何れかを含む合金、酸化インジウムを含む導電性酸化物の何れかであることがより好ましい。
ソース電極15及びドレイン電極16の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、10nm〜1μmが好ましく、50nm〜300nmがより好ましい。
[電界効果型トランジスタの製造方法]
次に、図1に示す電界効果型トランジスタの製造方法について説明する。図2は、第1の実施の形態に係る電界効果型トランジスタの製造工程を例示する図である。
まず、図2(a)に示す工程では、ガラス基材等からなる基材11を準備する。そして、基材11上に、真空蒸着法等によりアルミニウム(Al)等からなる導電膜を形成し、形成した導電膜をフォトリソグラフィとエッチングによりパターニングして所定形状のゲート電極12を形成する。基材11の表面の清浄化及び密着性向上の点で、ゲート電極12を形成する前に、酸素プラズマ、UVオゾン、UV照射洗浄等の前処理が行われることが好ましい。基材11、ゲート電極12の材料や厚さは、前述の通り適宜選択することができる。
次に、図2(b)に示す工程では、基材11上に、スパッタ法等により、ゲート電極12を被覆するゲート絶縁層13を形成する。ゲート絶縁層13は、例えば、酸化ケイ素を成膜することによって形成できるが、ゲート絶縁層13の材料や厚さは、前述の通り適宜選択することができる。
次に、図2(c)に示す工程では、ゲート絶縁層13上の全面に酸化物半導体層140を形成する。酸化物半導体層140の形成方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、パルスレーザーデポジッション(PLD)法、化学気相蒸着(CVD)法、原子層蒸着(ALD)法等の真空プロセスや、酸化物形成用塗布液を用いたディップコーティング、スピンコート、ダイコート等の溶液プロセスにより成膜することができる。酸化物半導体層140は、例えばn型酸化物半導体から形成することができる。形成した酸化物半導体層140は結晶質と非晶質とが混在してもよい。
酸化物半導体層140の形成に酸化物形成用塗布液を用いる場合、その溶剤を除去する方法としては、特に制限はなく、目的に応じて適宜選択することができるが、加熱により溶剤を除去する方法が好ましい。前記加熱の温度としては、30℃〜300℃が好ましく、50℃〜250℃がより好ましい。前記加熱の時間としては、特に制限はなく、目的に応じて適宜選択することができる。
次に、図3(a)に示す工程では、ゲート絶縁層13上の全面に形成された酸化物半導体層140をフォトリソグラフィとウェットエッチングによりパターニングして所定形状にし、活性層14を形成する。酸化物半導体層140をエッチングする際にはPAN(燐酸・酢酸・硝酸の混合溶液)等の酸性エッチング液を用いることができるが、活性層14のパターニングを精度良く行うためには、例えば蓚酸等の弱酸性エッチング液を用いることが好ましい。なお、活性層14を形成する際には、酸化物半導体層140の形成を行う際に、メタルマスクを介して成膜することでフォトリソグラフィとウェットエッチングを行わずに活性層14を形成しても良い。
次に、図3(b)に示す工程では、真空蒸着法等によりアルミニウム(Al)等からなる導電膜150を、活性層14を被覆して成膜する。次に、図3(c)に示す工程では、フォトリソグラフィとウェットエッチングにより導電膜150をパターニングして所定形状のソース電極15及びドレイン電極16を形成する。ソース電極15及びドレイン電極16の材料や厚さは、前述の通り適宜選択することができる。
導電膜150のウェットエッチングには酸性エッチング液が用いられる。特に、導電膜150の材料である、Al、Mo、Al又はMoの何れかを含む合金はPAN系のエッチング液によって、酸化インジウムを含む導電性酸化物は蓚酸系エッチング液によって精度良くパターニングすることが可能である。前記燐酸、硝酸、酢酸の混合溶液の混合比は目的により適宜選択できるが、例えば混合比は燐酸40〜70%、酢酸20〜40%、硝酸1〜10%とすることがより好ましい。
なお、導電膜150の積層膜の最下層にAl又はAlを含む合金を用いる場合、Al又はAlを含む合金の上層には、Mo又はMoの合金、Ti又はTiの合金の順序で積層することで、導電膜150のパターニングを行う際のエッチング液の選択性を広げることができる。
前述のような構成で導電膜150を成膜した場合には、最下層のAl又はAlの合金のエッチング液にPAN系ではなく、有機アルカリ系のエッチング液を用いることができる。有機アルカリ系のエッチング液を用いたパターニングにおいては、パターニングのマスクに用いるレジストが溶解するが、最下層のAl又はAlの合金の上層に、有機アルカリ系のエッチング液に対し、溶解しない金属を用いることで、最下層のAl又はAlの合金をパターニングすることが可能となる。
積層膜の構成としては例えば、Al又はAlの合金の上層にMo又はMoの合金、Ti又はTiの合金を積層し、パターニングの際にはMo又はMoの合金、Ti又はTiの合金を先にエッチングして上層のパターンを形成しておくことで、Alを有機アルカリ系のエッチング液でエッチングする際のマスクとすることができる。
この際、Ti又はTiの合金はフッ酸系のエッチング液で、Mo又はMoの合金はPAN系のエッチング液でエッチングする。この場合のMoのエッチングに用いるPAN系のエッチング液は、前述した混合比ではなく、燐酸1〜10%、酢酸30〜45%、硝酸20〜35%とすることで最下層のAlとのエッチングレートの選択比をつけることができる。
しかしながら、これらのエッチング液は酸化物半導体層140のエッチング液と共通している。
そこで、活性層14が導電膜150をエッチングする際に用いるエッチング液によって溶解することを防止するための処理を行う。この工程により、活性層14に対するエッチングレートが導電膜150に対するエッチングレートよりも低くなる。ここで、ソース電極15及びドレイン電極16を形成する工程で用いるエッチング液の活性層14に対するエッチングレートは、このエッチング液の導電膜150に対するエッチングレートの1/10以下であることが好ましい。活性層14にダメージを与えることを回避できるからである。
導電膜150のエッチング液に対する耐性を付与するための活性層14に実施する処理工程は加熱処理が挙げられる。ここで、加熱処理とは、オーブンのような熱源を有する装置によって基板全体を加熱する処理を指す。例えば、図2(c)に示す工程において酸化物半導体層140を成膜した温度以上の温度で、活性層14に対して加熱処理を行う。この加熱処理により、活性層14にPAN系、蓚酸系等の酸性エッチング液に対する耐性を付与することができる。酸化物半導体層140は加熱処理前と比較して非晶質の割合が少なくなっていることが望ましく、加熱処理の温度は200℃以上500℃以下(但し、酸化物半導体層140を成膜した温度以上の温度)が好ましい。
この処理工程は、活性層14の形成後から、導電膜150のエッチング前までに実施すれば良いが、導電膜150の表面が加熱処理によって容易に酸化される場合、導電膜150のエッチングレートが大幅に変化するなどの影響を与える虞があるため、例えば図3(a)に示す工程と図3(b)に示す工程との間に実施することが望ましい。
又、導電膜150のエッチング液に対する耐性を付与するための活性層14に実施する処理工程はレーザー照射処理を用いることができる。レーザー照射処理は、光源からレーザー光を基板表面に照射し、瞬間的に基板表面の薄膜を加熱することで、薄膜を改質する処理である。
この光源には、エキシマレーザー(KrF(波長248nm)、XeCl(波長308nm)、Nd−YAGレーザー(波長1064nm(基本波)、532nm(2倍波)、355nm(3倍波)266nm(4倍波))など活性層14がもつ吸収波長に合わせて適宜選択して用いることができる。
活性層14にレーザー照射処理を行う場合、導電膜150のエッチング液に直接曝される領域が活性層14の表面層のみであるため、レーザー照射によって改質するのは活性層14の表面層だけでも良い。この場合、表面層の厚さは2〜10nmの範囲である。
また、レーザー照射を行う際に、活性層の下層に下部電極層を有するデバイスのように、活性層の下層に金属電極がある場合、活性層や基板等に吸収波長がない光源を用いても、下層の金属電極がレーザー光を吸収されることで、結果的に上層の活性層も加熱処理することが可能である。活性層の下層に下部電極層を有するデバイスとは、例えば、ボトムゲートトップコンタクト型の電界効果型トランジスタ等を指す。同様に活性層の上層に金属電極がある場合、上層の金属電極がレーザー光を吸収し下層の活性層の加熱処理が可能である。
活性層14にPAN系、蓚酸系等の酸性エッチング液、有機アルカリ系のエッチング液に対する耐性を付与することにより、ソース電極15及びドレイン電極16をPAN系、蓚酸系、有機アルカリ系等のエッチング液を用いてエッチングしても、活性層14にダメージを与えることがない。すなわち、特別なエッチングストッパ層を設けることなく、ソース電極15及びドレイン電極16をウェットエッチングすることができる。
以上の工程により、ボトムゲート/トップコンタクト型の電界効果型トランジスタ10を作製できる。
このように、発明者等は、種々の実験等を繰り返し行った結果、酸化物半導体層を活性層とする電界効果型トランジスタの製造方法において、図3(a)に示す工程と図3(b)に示す工程との間に、酸化物半導体層140を成膜した温度以上の温度で活性層14に対して加熱処理を行う熱処理工程を設けることにより、活性層14が、図3(c)に示す工程で用いるPAN系、蓚酸系等の酸性エッチング液、有機アルカリ系のエッチング液に対し殆どエッチングされることなく膜として残ることを見出した。
〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、トップゲート/トップコンタクト型の電界効果型トランジスタの例を示す。なお、第1の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図4は、第1の実施の形態の変形例に係る電界効果型トランジスタを例示する断面図である。図4を参照するに、電界効果型トランジスタ10Aは、トップゲート/トップコンタクト型の電界効果型トランジスタである。なお、電界効果型トランジスタ10Aは、本発明に係る電界効果型トランジスタの代表的な一例である。
電界効果型トランジスタ10Aは、電界効果型トランジスタ10(図1参照)とは層構造が異なっている。具体的には、電界効果型トランジスタ10Aは、基材11と、基材11上に形成されたソース電極15及びドレイン電極16と、ソース電極15とドレイン電極16との間に形成された活性層14と、活性層14、ソース電極15、及びドレイン電極16上に形成されたゲート絶縁層13と、ゲート絶縁層13上に形成されたゲート電極12とを有している。
本発明に係る電界効果型トランジスタの層構造は、特に制限はなく、図1や図4に示す構造を、目的に応じて適宜選択することができる。
なお、トップゲート/トップコンタクト型の電界効果型トランジスタは、活性層の形成並びにソース電極及びドレイン電極の形成後に、ゲート絶縁層の形成及びゲート電極の形成を行うことで製造できる。ソース電極及びドレイン電極の形成に用いるエッチング液等については第1の実施の形態と同様である。
[実施例1−1]
実施例1−1では、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタを作製した。
(ゲート電極の形成)
ガラスからなる基材11上に、スパッタ法を用いて100nmの厚みになるようにAl膜を形成した。形成したAl膜上にフォトリソグラフィによりレジストパターンを形成し、エッチングを行って、所定形状のゲート電極12を形成した。
(ゲート絶縁層の形成)
次に、スパッタ法により、200nmの厚みになるようにSiONを成膜することによって、ゲート絶縁層13を形成した。
(活性層の形成)
まず、ゲート絶縁層13上に、RFマグネトロンスパッタリング法により、活性層14となるAlをドーピングしたMgIn(In−Mg−Al−O)を50nmの膜厚で成膜した。ターゲットにはMgIn1.99Al0.01の組成を有する多結晶焼結体を用いた。スパッタガスとしてアルゴンガス及び酸素ガスを導入した。全圧を1.1Paに固定し、酸素濃度を20体積%とした。なお、基材11の温度制御は行わなかった。スパッタ中は基材11の温度が自然に上昇するが、40℃以下に保たれることが分かっている。すなわち、In−Mg−Al−O膜の成膜温度は、40℃以下である。パターニングはメタルマスクを介して成膜することで活性層14を形成した。
(活性層への処理)
形成した活性層14を更にオーブンを用いて、大気中350℃1時間で加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてAl膜を形成した。次に、形成したAl膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−2]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計130nmの厚みになるように導電膜150としてAl膜100nm、Mo膜30nmの積層膜を形成した。次に、形成したAl膜、Mo膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−3]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計130nmの厚みになるように導電膜150としてMo膜100nm、Ti膜30nmの積層膜を形成した。次に、形成したMo膜、Ti膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、Ti膜をフッ酸系のエッチング液、Mo膜をPAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−4]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて130nmの厚みになるように導電膜150として、In系透明導電膜である酸化インジウムにSnを10wt%ドープしたITO膜100nm、Mo膜30nmを連続成膜し積層膜を形成した。次に、形成した積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、Mo膜をPAN系、ITO膜を蓚酸系エッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。
[実施例1−5]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてSiを0.5wt%含む、AlSi合金膜を形成した。次に、形成したAlSi膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−6]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計130nmの厚みになるように導電膜150としてWを1wt%含むMoW合金膜100nm、Ti膜30nmの積層膜を形成した。次に、形成したMoW膜、Ti膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、Ti膜をフッ酸系のエッチング液、MoW膜をPAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−7]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてWを1wt%含むMoW膜100nmを形成した。次に、形成したMoW膜上にフォトリソグラフィによりレジストパターンを形成した。そしてPAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−8]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150として、In系透明導電膜である酸化インジウムにSnを10wt%ドープしたITO膜を形成した。次に、形成したITO膜上にフォトリソグラフィによりレジストパターンを形成した。そして、蓚酸系エッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。
[実施例1−9]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計160nmの厚みになるように導電膜150としてAl膜100nm、Mo膜30nm、Ti膜30nmの順に連続成膜し積層膜を形成した。次に、形成したAl膜、Mo膜、Ti膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、Ti膜をフッ酸系のエッチング液、Mo膜をPAN系のエッチング液によるエッチングを行ってAl膜上に上層のパターンを形成した。最下層のAl膜は、上層のパターンをマスクとして、有機アルカリ系のエッチング液によってエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−10]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてTi膜を形成した。次に、形成したTi膜上にフォトリソグラフィによりレジストパターンを形成した。そして、フッ酸系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−11]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150として、In系透明導電膜である酸化インジウムにSnを10wt%ドープしたITO膜を形成した。次に、形成したITO膜上にフォトリソグラフィによりレジストパターンを形成した。そして、蓚酸系エッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。
[実施例1−12]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に対して、図5に記載のようにオーブンで加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計120nmの厚みになるように導電膜150としてMo膜60nm、Al膜60nmの積層膜を形成した。次に、形成したMo膜、Al膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−13]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に加熱処理ではなくレーザー照射処理を行った。レーザー照射処理は、図5に記載のように形成した活性層14に対し、エキシマレーザー(KrF、波長248nm)を基板表面のエネルギー密度が500mJ/cmになるように照射した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計160nmの厚みになるように導電膜150としてAl膜100nm、Mo膜30nm、Ti膜30nmの順に連続成膜し積層膜を形成した。次に、形成したAl膜、Mo膜、Ti膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、Ti膜をフッ酸系のエッチング液、Mo膜をPAN系のエッチング液によるエッチングを行ってAl膜上に上層のパターンを形成した。最下層のAl膜は、上層のパターンをマスクとして、有機アルカリ系のエッチング液によってエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−14]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に加熱処理ではなくレーザー照射処理を行った。レーザー照射処理は、図5に記載のように形成した活性層14に対し、エキシマレーザー(KrF、波長248nm)を基板表面のエネルギー密度が500mJ/cmになるように照射した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてAl膜を形成した。次に、形成したAl膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−15]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に加熱処理ではなくレーザー照射処理を行った。レーザー照射処理は、図5に記載のように形成した活性層14に対し、Nd−YAGレーザー(4倍波、波長266nm)を基板表面のエネルギー密度が500mJ/cmになるように照射した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてMo膜を形成した。次に、形成したMo膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例1−16]
上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(活性層の形成)
活性層14作製プロセスの焼結体ターゲットを図5に示すように変えて活性層を成膜した。
(活性層への処理)
形成した活性層14に加熱処理ではなくレーザー照射処理を行った。レーザー照射処理は、図5に記載のように形成した活性層14に対し、Nd−YAGレーザー(4倍波、波長266nm)を基板表面のエネルギー密度が500mJ/cmになるように照射した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて合計160nmの厚みになるように導電膜150としてAl膜100nm、Mo膜30nm、Ti膜30nmの順に連続成膜し積層膜を形成した。次に、形成したAl膜、Mo膜、Ti膜の積層膜上にフォトリソグラフィによりレジストパターンを形成した。そして、Ti膜をフッ酸系のエッチング液、Mo膜をPAN系のエッチング液によるエッチングを行ってAl膜上に上層のパターンを形成した。最下層のAl膜は、上層のパターンをマスクとして、有機アルカリ系のエッチング液によってエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[比較例1−1]
比較例1−1では、図5に示すようにソース電極及びドレイン電極の形成におけるエッチング液に対して、活性層に耐性を付与するための加熱処理を、活性層のパターン形成後に行わない以外は実施例1−1と同様にして、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタを作製した。
[比較例1−2]
比較例1−2では、図5に示すようにソース電極及びドレイン電極の形成におけるエッチング液に対して、活性層に耐性を付与するための加熱処理を、活性層のパターン形成後に行わない以外は実施例1−7と同様にして、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタを作製した。
[実施例2−1]
実施例2−1では、上述した実施例1−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例1−1と同様にして、電界効果型トランジスタを作製した。
(酸化物形成用塗布液の作製)
2−エチルヘキサン酸イットリウム溶液(Y:8質量%)と2−エチルヘキサン酸インジウムトルエン溶液(In:5質量%)とチタンn―ブトキシドとを用意し、金属元素が各々5mmol、99.8mmol、0.2mmolとなるように秤量し、ビーカーに800mLとを加え、室温で混合して溶解させ、酸化物形成用塗布液2−1を作製した。
(活性層の形成)
ゲート絶縁層13上に、酸化物形成用塗布液1をスピンコーターで塗布した。大気雰囲気中120℃、1時間オーブンで乾燥させた後、大気雰囲気中200℃、1時間で焼成して酸化物半導体層140を得た。形成した酸化物半導体層140上にフォトリソグラフィによりレジストパターンを形成し、蓚酸系エッチング液よるエッチングを行ってゲート絶縁層13上に活性層14を形成した。なお、形成された活性層14の厚さは30nmであった。
(活性層への処理)
形成した活性層14を図7に記載のように更にオーブンを用いて、大気中350℃1時間で加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150として、In系透明導電膜である酸化インジウムにSnを10wt%ドープしたITO膜を形成した。次に、形成したITO膜上にフォトリソグラフィによりレジストパターンを形成した。そして、蓚酸系エッチング液によるエッチングを行って、活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。
[実施例2−2]
実施例2−2では、上述した実施例2−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例2−1と同様にして、電界効果型トランジスタを作製した。
(酸化物形成用塗布液の作製)
図6に記載する原料組成で、実施例2−1と同様の方法で、酸化物形成用塗布液2−2を作製した。
(活性層の形成)
酸化物形成用塗布液2−2を用いて、実施例2−1と同様の方法で、活性層14を形成した。
(活性層への処理)
形成した活性層14に図7に記載のように加熱処理ではなくレーザー照射処理を行った。レーザー照射処理は、形成した活性層14に対し、Nd−YAGレーザー(4倍波、波長266nm)を基板表面のエネルギー密度が500mJ/cmになるように照射した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてCuを5wt%含むAlCu合金膜を形成した。次に、形成したAlCu膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系エッチング液によるエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例2−3]
実施例2−3では、上述した実施例2−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例2−1と同様にして、電界効果型トランジスタを作製した。
(酸化物形成用塗布液の作製)
図6に記載する原料組成で、実施例2−1と同様の方法で、酸化物形成用塗布液2−3を作製した。
(活性層の形成)
酸化物形成用塗布液2−3を用いて、実施例2−1と同様の方法で、活性層14を形成した。
(活性層への処理)
形成した活性層14に図7に記載のように加熱処理ではなくレーザー照射処理を行った。レーザー照射処理は、形成した活性層14に対し、エキシマレーザー(KrF、波長248nm)を基板表面のエネルギー密度が500mJ/cmになるように照射した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてCu膜を形成した。次に、形成したCu膜上にフォトリソグラフィによりレジストパターンを形成した。そして、過酸化水素系のエッチング液によるエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[実施例2−4]
実施例2−4では、上述した実施例2−1の電界効果型トランジスタ作製方法において、以下に記載する内容以外は実施例2−1と同様にして、電界効果型トランジスタを作製した。
(酸化物形成用塗布液の作製)
図6に記載する原料組成で、実施例2−1と同様の方法で、酸化物形成用塗布液2−4を作製した。
(活性層の形成)
酸化物形成用塗布液2−4を用いて、実施例2−1と同様の方法で、活性層14を形成した。
(活性層への処理)
形成した活性層14を図7に記載のように更にオーブンを用いて、大気中350℃1時間で加熱処理した。
(ソース電極及びドレイン電極の形成)
活性層14上に、スパッタ法を用いて100nmの厚みになるように導電膜150としてMo膜を形成した。次に、形成したMo膜上にフォトリソグラフィによりレジストパターンを形成した。そして、PAN系のエッチング液によるエッチングを行って活性層14上に所定形状のソース電極15及びドレイン電極16を形成した。以上により、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタが完成した。
[比較例2−1]
比較例2−1では、図7に示すようにソース電極及びドレイン電極の形成におけるエッチング液に対して、活性層に耐性を付与するための加熱処理を、活性層のパターン形成後に行わない以外は実施例2−1と同様にして、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタを作製した。
[比較例2−2]
比較例2−2では、図7に示すようにソース電極及びドレイン電極の形成におけるエッチング液に対して、活性層に耐性を付与するための加熱処理を、活性層のパターン形成後に行わない以外は実施例2−3と同様にして、図1に示すボトムゲート/トップコンタクト型の電界効果型トランジスタを作製した。
[実施例及び比較例のまとめ]
実施例1−1〜1−16、比較例1−1〜1−2の内容及び結果を図5にまとめた。図5には、ソース電極15及びドレイン電極16の形成工程における活性層14のパターンの有無を○×で示している。
ここで、活性層14のパターンの有無は、原子間力顕微鏡による活性層14の膜厚を計測することで確認を行った。原子間力顕微鏡による計測では、活性層14とゲート絶縁層の段差を膜厚とみなした。ソース電極15及びドレイン電極16の形成工程においてゲート絶縁層がエッチングされ、活性層14とゲート絶縁層の段差計測が困難だった場合、反射分光法によって活性層14の膜厚を光学的に求めた。ソース電極15及びドレイン電極16の形成工程前の活性層14のパターンの膜厚と比較して、ソース電極15及びドレイン電極16の形成工程後の活性層14のパターンの膜厚に5nm以上の減少が確認されなかった場合を○、5nm以上の減少が確認された場合を×とした。
図5より、実施例1−1〜1−16の全てにおいて、ソース電極15及びドレイン電極16の形成工程における導電膜150のエッチングによって活性層14のパターンが溶解することなく残っていることが分かる。
又、実施例1−1〜1−16において、ソース電極15及びドレイン電極16のエッチングにPAN系のエッチング液や蓚酸系エッチング液を用いても活性層14は全くエッチングされないか殆どエッチングされない。
一方で、比較例1−1〜1−2において、ソース電極15及びドレイン電極16の形成工程における導電膜150のエッチングによって活性層14のパターンが溶解し、パターンを残すことができなかったことが分かる。
又、活性層14の形成を真空プロセスのスパッタ法ではなく、ウェットプロセスとした実施例2−1〜2−4、比較例2−1〜2−2の内容及び結果を図6及び図7にまとめた。図7に、図5と同様に、ソース電極15及びドレイン電極16の形成工程における活性層14のパターンの有無を○×で示している。パターンの有無の確認の方法は前述した通りである。
図7より、実施例2−1〜2−4の全てにおいて、ソース電極15及びドレイン電極16の形成工程における導電膜150のエッチングによって活性層14のパターンが溶解することなく残っていることが分かる。
又、実施例2−1〜2−4において、ソース電極15及びドレイン電極16のエッチングにPAN系のエッチング液や蓚酸系エッチング液を用いても活性層14は全くエッチングされないか殆どエッチングされない。
一方で、比較例2−1〜2−2において、ソース電極15及びドレイン電極16の形成工程における導電膜150のエッチングによって活性層14のパターンが溶解し、パターンを残すことができなかったことが分かる。
以上により、活性層14に適切な条件で加熱処理、レーザー照射処理を施すことにより、活性層14にPAN系等の酸性エッチング液、有機アルカリ系エッチング液に対する耐性を付与できることが確認された。
このように、各実施例に係る電界効果型トランジスタの製造方法により、エッチングストッパ層を用いることなくソース電極及びドレイン電極のパターニングを行うことが可能であり、その際、活性層14にダメージを与えることがない(活性層14は殆どエッチングされない)ことが確認された。その結果、各実施例に係る電界効果型トランジスタは、良好な電気特性と動作安定性を得ることが可能となる。なお、良好な電気特性とは、例えば、低いオフ電流、高いオン電流、低いSS(電流を一桁増加させるために必要な電圧:Sub-threshold Slope)等を含むものである。
〈第2の実施の形態〉
第2の実施の形態では、第1の実施の形態に係る電界効果型トランジスタを用いた表示素子、表示装置、及びシステムの例を示す。なお、第2の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
(表示素子)
第2の実施の形態に係る表示素子は、少なくとも、光制御素子と、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス(EL)素子、エレクトロクロミック(EC)素子、液晶素子、電気泳動素子、エレクトロウェッティング素子等が挙げられる。
駆動回路としては、第1の実施の形態に係る電界効果型トランジスタを有する限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
第2の実施の形態に係る表示素子は、第1の実施の形態に係る電界効果型トランジスタを有しているため、良好な電気特性と動作安定性を得ることが可能となる。その結果、高品質の表示を行うことが可能となる。
(表示装置)
第2の実施の形態に係る表示装置は、少なくとも、第2の実施の形態に係る複数の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する。複数の表示素子としては、マトリックス状に配置された複数の第2の実施の形態に係る表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。
複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。
表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。
第2の実施の形態に係る表示装置は、第1の実施の形態に係る電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。
(システム)
第2の実施の形態に係るシステムは、少なくとも、第2の実施の形態に係る表示装置と、画像データ作成装置とを有する。画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを前記表示装置に出力する。
システムは、第2の実施の形態に係る表示装置を備えているため、画像情報を高精細に表示することが可能となる。
以下、第2の実施の形態に係る表示素子、表示装置、及びシステムについて、具体的に説明する。
図8には、第2の実施の形態に係るシステムとしてのテレビジョン装置500の概略構成が示されている。なお、図8における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。
第2の実施の形態に係るテレビジョン装置500は、主制御装置501、チューナ503、ADコンバータ(ADC)504、復調回路505、TS(Transport Stream)デコーダ506、音声デコーダ511、DAコンバータ(DAC)512、音声出力回路513、スピーカ514、映像デコーダ521、映像・OSD合成回路522、映像出力回路523、表示装置524、OSD描画回路525、メモリ531、操作装置532、ドライブインターフェース(ドライブIF)541、ハードディスク装置542、光ディスク装置543、IR受光器551、及び通信制御装置552等を備えている。
主制御装置501は、テレビジョン装置500の全体を制御し、CPU、フラッシュROM、及びRAM等から構成されている。フラッシュROMには、CPUにて解読可能なコードで記述されたプログラム、及びCPUでの処理に用いられる各種データ等が格納されている。又、RAMは、作業用のメモリである。
チューナ503は、アンテナ610で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ADC504は、チューナ503の出力信号(アナログ情報)をデジタル情報に変換する。復調回路505は、ADC504からのデジタル情報を復調する。
TSデコーダ506は、復調回路505の出力信号をTSデコードし、音声情報及び映像情報を分離する。音声デコーダ511は、TSデコーダ506からの音声情報をデコードする。DAコンバータ(DAC)512は、音声デコーダ511の出力信号をアナログ信号に変換する。
音声出力回路513は、DAコンバータ(DAC)512の出力信号をスピーカ514に出力する。映像デコーダ521は、TSデコーダ506からの映像情報をデコードする。映像・OSD合成回路522は、映像デコーダ521の出力信号とOSD描画回路525の出力信号を合成する。
映像出力回路523は、映像・OSD合成回路522の出力信号を表示装置524に出力する。OSD描画回路525は、表示装置524の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置532やIR受光器551からの指示に応じて表示情報が含まれる信号を生成する。
メモリ531には、AV(Audio−Visual)データ等が一時的に蓄積される。操作装置532は、例えばコントロールパネル等の入力媒体(図示省略)を備え、ユーザから入力された各種情報を主制御装置501に通知する。ドライブIF541は、双方向の通信インターフェースであり、一例としてATAPI(AT Attachment Packet Interface)に準拠している。
ハードディスク装置542は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録すると共に、ハードディスクに記録されているデータを再生する。光ディスク装置543は、光ディスク(例えば、DVD)にデータを記録すると共に、光ディスクに記録されているデータを再生する。
IR受光器551は、リモコン送信機620からの光信号を受信し、主制御装置501に通知する。通信制御装置552は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。
表示装置524は、一例として図9に示されるように、表示器700、及び表示制御装置780を有している。表示器700は、一例として図10に示されるように、複数(ここでは、n×m個)の表示素子702がマトリックス状に配置されたディスプレイ710を有している。
又、ディスプレイ710は、一例として図11に示されるように、X軸方向に沿って等間隔に配置されているn本の走査線(X0、X1、X2、X3、・・・・・、Xn−2、Xn−1)、Y軸方向に沿って等間隔に配置されているm本のデータ線(Y0、Y1、Y2、Y3、・・・・・、Ym−1)、Y軸方向に沿って等間隔に配置されているm本の電流供給線(Y0i、Y1i、Y2i、Y3i、・・・・・、Ym−1i)を有している。そして、走査線とデータ線とによって、表示素子702を特定することができる。
各表示素子702は、一例として図12に示されるように、有機EL(エレクトロルミネッセンス)素子750と、この有機EL素子750を発光させるためのドライブ回路720とを有している。すなわち、ディスプレイ710は、いわゆるアクティブマトリックス方式の有機ELディスプレイである。又、ディスプレイ710は、カラー対応の32インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。
有機EL素子750は、一例として図13に示されるように、有機EL薄膜層740と、陰極712と、陽極714とを有している。
有機EL素子750は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機EL素子750と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機EL素子750が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ITO、In、SnO、ZnO、Gaが添加されたZnO、Alが添加されたZnO、Sbが添加されたSnO等の導電性を有する透明な酸化物が用いられる。
有機EL素子750において、陰極712には、Alが用いられている。なお、Mg−Ag合金、Al−リチウム(Li)合金、ITO等を用いても良い。陽極714には、ITOが用いられている。なお、In、SnO、ZnO等の導電性を有する酸化物、Ag−Nd合金等を用いても良い。
有機EL薄膜層740は、電子輸送層742と発光層744と正孔輸送層746とを有している。そして、電子輸送層742に陰極712が接続され、正孔輸送層746に陽極714が接続されている。陽極714と陰極712との間に所定の電圧を印加すると発光層744が発光する。
又、図12に示すように、ドライブ回路720は、2つの電界効果型トランジスタ810及び820、コンデンサ830を有している。電界効果型トランジスタ810は、スイッチ素子として動作する。ゲート電極Gは、所定の走査線に接続され、ソース電極Sは、所定のデータ線に接続されている。又、ドレイン電極Dは、コンデンサ830の一方の端子に接続されている。
コンデンサ830は、電界効果型トランジスタ810の状態、すなわちデータを記憶しておくためのものである。コンデンサ830の他方の端子は、所定の電流供給線に接続されている。
電界効果型トランジスタ820は、有機EL素子750に大きな電流を供給するためのものである。ゲート電極Gは、電界効果型トランジスタ810のドレイン電極Dと接続されている。そして、ドレイン電極Dは、有機EL素子750の陽極714に接続され、ソース電極Sは、所定の電流供給線に接続されている。
そこで、電界効果型トランジスタ810が「オン」状態になると、電界効果型トランジスタ820によって、有機EL素子750は駆動される。
表示制御装置780は、一例として図14に示されるように、画像データ処理回路782、走査線駆動回路784、及びデータ線駆動回路786を有している。
画像データ処理回路782は、映像出力回路523の出力信号に基づいて、ディスプレイ710における複数の表示素子702の輝度を判断する。走査線駆動回路784は、画像データ処理回路782の指示に応じてn本の走査線に個別に電圧を印加する。データ線駆動回路786は、画像データ処理回路782の指示に応じてm本のデータ線に個別に電圧を印加する。
以上の説明から明らかなように、本実施の形態に係るテレビジョン装置500では、映像デコーダ521と映像・OSD合成回路522と映像出力回路523とOSD描画回路525とによって画像データ作成装置が構成されている。
又、上記においては、光制御素子が有機EL素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。
例えば、光制御素子が液晶素子の場合は、上記ディスプレイ710として、液晶ディスプレイ用いる。この場合においては、図15に示されるように、表示素子703における電流供給線は不要となる。
又、この場合では、一例として図16に示されるように、ドライブ回路730は、図12に示される電界効果型トランジスタ(810、820)と同様な1つの電界効果型トランジスタ840のみで構成することができる。電界効果型トランジスタ840では、ゲート電極Gが所定の走査線に接続され、ソース電極Sが所定のデータ線に接続されている。又、ドレイン電極Dが液晶素子770の画素電極、及びコンデンサ760に接続されている。なお、図16における符号762、772は、夫々コンデンサ760、液晶素子770の対向電極(コモン電極)である。
又、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記表示装置524を備えていれば良い。例えば、コンピュータ(パソコンを含む)と表示装置524とが接続されたコンピュータシステムであっても良い。
又、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子BOOK、PDA(Personal Digital Assistant)等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に表示装置524を用いることができる。又、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に表示装置524を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に表示装置524を用いることができる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
10、10A 電界効果型トランジスタ
11 基材
12 ゲート電極
13 ゲート絶縁層
14 活性層
15 ソース電極
16 ドレイン電極
140 酸化物半導体層
150 導電膜
Je-hun Lee et al. SID 08 DIGEST, 42-2(625頁),2008年

Claims (17)

  1. ゲート電圧を印加するためのゲート電極と、
    前記ゲート電圧の印加に応じて電流を取り出すためのソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間にチャネルを形成する活性層と、
    前記ゲート電極と前記活性層との間に設けられたゲート絶縁層と、
    を有する電界効果型トランジスタの製造方法であって、
    酸化物半導体からなる前記活性層を成膜する工程と、
    前記ソース電極及び前記ドレイン電極となる導電膜を、前記活性層を被覆して成膜する工程と、
    ウェットエッチングを含む工程により前記導電膜をパターニングし、前記ソース電極及び前記ドレイン電極を形成する工程と、
    前記ソース電極及び前記ドレイン電極を形成する工程に用いる前記導電膜のエッチング液に対し、前記活性層のエッチングレートが前記導電膜のエッチングレートよりも低くなるように、前記エッチング液に対して前記活性層に耐性を付与する処理工程と、を有することを特徴とする電界効果型トランジスタの製造方法。
  2. 前記処理工程が加熱処理工程であることを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
  3. 前記加熱処理工程における加熱温度は、前記活性層を成膜する工程における成膜温度よりも高いことを特徴とする請求項2記載の電界効果型トランジスタの製造方法。
  4. 前記加熱温度は200℃以上500℃以下であることを特徴とする請求項3記載の電界効果型トランジスタの製造方法。
  5. 前記ソース電極及びドレイン電極となる導電膜が、Al、又はMoの何れかを含む導電膜であることを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
  6. 前記ソース電極及び前記ドレイン電極を形成する工程に用いる前記導電膜のエッチング液が、燐酸、酢酸、及び硝酸の少なくとも何れか一つを含むことを特徴とする請求項5記載の電界効果型トランジスタの製造方法。
  7. 前記ソース電極及びドレイン電極となる導電膜が、前記Al、又はMoの何れかを含む導電膜を最下層とする積層膜であることを特徴とする請求項5記載の電界効果型トランジスタの製造方法。
  8. 前記ソース電極及びドレイン電極となる導電膜が、前記Alを含む導電膜を最下層とする積層膜を有し、前記積層膜の最下層より上の層をパターニングしてできた上層のパターンを前記最下層のエッチングの際にマスクとし、前記最下層をエッチングすることを特徴とする請求項5記載の電界効果型トランジスタの製造方法。
  9. 前記最下層のAlを含む導電膜のエッチング液が有機アルカリ溶液を少なくとも含むエッチング液でエッチングすることを特徴とする請求項8記載の電界効果型トランジスタの製造方法。
  10. 前記ソース電極及びドレイン電極となる導電膜が、酸化インジウムを含む導電膜であることを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
  11. 前記ソース電極及びドレイン電極を形成する工程に用いる前記導電膜のエッチング液が蓚酸を含むことを特徴とする請求項10記載の電界効果型トランジスタの製造方法。
  12. 前記ソース電極及びドレイン電極となる導電膜が、酸化インジウムを含む導電膜を最下層とする積層膜であることを特徴とする請求項10記載の電界効果型トランジスタの製造方法。
  13. 前記処理工程がレーザー照射であることを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
  14. 前記酸化物半導体がIn、Zn、Sn、及びTiの少なくとも何れかを含有することを
    特徴とする請求項1記載の電界効果型トランジスタの製造方法。
  15. 前記酸化物半導体がアルカリ土類元素の少なくとも何れかを含有することを特徴とする請求項14記載の電界効果型トランジスタの製造方法。
  16. 前記酸化物半導体が希土類元素の少なくとも何れかを含有することを特徴とする請求項14記載の電界効果型トランジスタの製造方法。
  17. 前記酸化物半導体は、n型であって、2価のカチオン、3価のカチオン、4価のカチオン、5価のカチオン、6価のカチオン、7価のカチオン、及び8価のカチオンの少なくとも何れかのドーパントで置換ドーピングされており、
    前記ドーパントの価数は、前記酸化物半導体を構成する金属イオン(但し、前記ドーパントを除く)の価数よりも大きいことを特徴とする請求項1記載の電界効果型トランジスタの製造方法。
JP2016224441A 2015-12-15 2016-11-17 電界効果型トランジスタの製造方法 Active JP6907512B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/376,895 US10204799B2 (en) 2015-12-15 2016-12-13 Method for manufacturing a field-effect transistor
US16/232,611 US20190148168A1 (en) 2015-12-15 2018-12-26 Method for manufacturing a field-effect transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015244316 2015-12-15
JP2015244316 2015-12-15

Publications (3)

Publication Number Publication Date
JP2017112361A true JP2017112361A (ja) 2017-06-22
JP2017112361A5 JP2017112361A5 (ja) 2019-12-05
JP6907512B2 JP6907512B2 (ja) 2021-07-21

Family

ID=59079757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016224441A Active JP6907512B2 (ja) 2015-12-15 2016-11-17 電界効果型トランジスタの製造方法

Country Status (2)

Country Link
US (2) US10204799B2 (ja)
JP (1) JP6907512B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098369A1 (ja) * 2017-11-20 2019-05-23 株式会社アルバック 酸化物半導体薄膜
US10818770B2 (en) 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11315961B2 (en) 2017-03-17 2022-04-26 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
JP7326795B2 (ja) 2019-03-20 2023-08-16 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212796A (ja) * 1988-06-29 1990-01-17 Nippon Seiki Co Ltd 薄膜el素子の電極形成方法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2010165999A (ja) * 2009-01-19 2010-07-29 Fujifilm Corp 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2011243974A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012252098A (ja) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp 薄膜トランジスタ基板およびその製造方法
JP2014197662A (ja) * 2012-12-28 2014-10-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
CN105321827A (zh) * 2015-10-26 2016-02-10 华南理工大学 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245180B1 (ko) * 1996-05-29 2000-02-15 니시무로 타이죠 감광성 조성물 및 그를 이용한 패턴 형성방법
JP2010123758A (ja) * 2008-11-19 2010-06-03 Nec Corp 薄膜デバイス及びその製造方法
PT104482A (pt) * 2009-04-01 2010-10-01 Univ Nova De Lisboa Método de fabrico e criação de transístores de filme fino electrocrómicos de estrutura lateral ou vertical utilizando substratos vitrocerâmicos, poliméricos, metálicos ou de papel celulósico natural, sintético ou misto funcionalizados ou não funciona
JP5640478B2 (ja) * 2009-07-09 2014-12-17 株式会社リコー 電界効果型トランジスタの製造方法及び電界効果型トランジスタ
JP6064314B2 (ja) * 2010-11-29 2017-01-25 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP5783094B2 (ja) * 2011-11-30 2015-09-24 株式会社リコー p型酸化物、p型酸化物製造用組成物、p型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP5929132B2 (ja) * 2011-11-30 2016-06-01 株式会社リコー 金属酸化物薄膜形成用塗布液、金属酸化物薄膜の製造方法、及び電界効果型トランジスタの製造方法
JP6051960B2 (ja) * 2012-03-19 2016-12-27 株式会社リコー 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6015389B2 (ja) * 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6454974B2 (ja) * 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
JP6421446B2 (ja) * 2013-06-28 2018-11-14 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6394171B2 (ja) * 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6651714B2 (ja) * 2014-07-11 2020-02-19 株式会社リコー n型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0212796A (ja) * 1988-06-29 1990-01-17 Nippon Seiki Co Ltd 薄膜el素子の電極形成方法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20100283055A1 (en) * 2005-12-02 2010-11-11 Kazuyoshi Inoue Tft substrate and tft substrate manufacturing method
WO2007063966A1 (ja) * 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Tft基板及びtft基板の製造方法
WO2008096768A1 (ja) * 2007-02-09 2008-08-14 Idemitsu Kosan Co., Ltd. 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ基板及び画像表示装置と、画像表示装置と、半導体デバイス
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2010165999A (ja) * 2009-01-19 2010-07-29 Fujifilm Corp 薄膜トランジスタの製造方法及び電気光学装置の製造方法
JP2011243974A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20140170809A1 (en) * 2010-04-23 2014-06-19 Semiconductor Energy Laboratory Co., Ltd. Method For Manufacturing Semiconductor Device
JP2012252098A (ja) * 2011-06-01 2012-12-20 Mitsubishi Electric Corp 薄膜トランジスタ基板およびその製造方法
JP2014197662A (ja) * 2012-12-28 2014-10-16 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
CN105321827A (zh) * 2015-10-26 2016-02-10 华南理工大学 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019098369A1 (ja) * 2017-11-20 2019-05-23 株式会社アルバック 酸化物半導体薄膜
KR20200066372A (ko) * 2017-11-20 2020-06-09 가부시키가이샤 아루박 산화물 반도체 박막
JPWO2019098369A1 (ja) * 2017-11-20 2020-11-19 株式会社アルバック 酸化物半導体薄膜
KR102376258B1 (ko) * 2017-11-20 2022-03-17 가부시키가이샤 아루박 산화물 반도체 박막
US10818770B2 (en) 2018-07-23 2020-10-27 Ricoh Company, Ltd. Metal oxide, field-effect transistor, and method for producing the same

Also Published As

Publication number Publication date
JP6907512B2 (ja) 2021-07-21
US20170186626A1 (en) 2017-06-29
US20190148168A1 (en) 2019-05-16
US10204799B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
JP6562089B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP6907512B2 (ja) 電界効果型トランジスタの製造方法
KR102483109B1 (ko) 금속 산화물, 전계 효과형 트랜지스터, 및 전계 효과형 트랜지스터의 제조 방법
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US11315961B2 (en) Field-effect transistor, method for producing same, display element, display device, and system
JP5716407B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
JP6852296B2 (ja) 電界効果型トランジスタの製造方法
JP2017098536A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム、及び電界効果型トランジスタの製造方法
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
TWI724472B (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
JP2017118043A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP2018157167A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム
JP2019179862A (ja) 電界効果型トランジスタの製造方法
JP2019165053A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、システム、及び製造方法
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191018

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191018

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R151 Written notification of patent or utility model registration

Ref document number: 6907512

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151