JP2022145974A - 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム - Google Patents

Abstract

【課題】ソース電極及びドレイン電極が、高温で処理される場合でも、半導体層との接触抵抗と配線抵抗を低くすることができる電界効果型トランジスタの提供。【解決手段】ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層とを有し、前記ソース電極及び前記ドレイン電極が、タングステン又はタングステン合金により形成される層を有する電界効果型トランジスタである。【選択図】図１

Description

本発明は、電界効果型トランジスタ、表示素子、画像表示装置、及びシステムに関する。

近年、フラットパネルディスプレイにおいては、アクティブマトリックス薄膜トランジスタ（ＡＭ－ＴＦＴ）をバックプレーンとする液晶ディスプレイ（ＬＣＤ）、有機ＥＬディスプレイなどが主流となっている。電界効果型トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；ＦＥＴ）の一例である薄膜トランジスタ（ＴＦＴ）に使用される半導体は、例えば、アモルファスシリコン（ａ－Ｓｉ）、低温ポリシリコン（ＬＴＰＳ）、及びＩｎ－Ｇａ－Ｚｎ－Ｏ（ＩＧＺＯ）系の酸化物半導体の３種類に大別できるが、これらの中でも、酸化物半導体ＴＦＴ（酸化物ＴＦＴ）に対する期待は大きく、世界中で研究開発が行われている（例えば、非特許文献１参照）。

さらに、ディスプレイの大画面化、高解像度化、画素サイズの微細化が進展するに連れて、ＴＦＴにおけるソース電極及びドレイン電極には、Ａｌ、Ｍｏ、Ｔｉ、Ｃｕ等の金属が検討されている（例えば、特許文献１参照）。このようなＴＦＴにおけるソース電極及びドレイン電極においては、半導体との接触抵抗の低減と配線抵抗の低減が求められている。

特に、酸化物ＴＦＴにおいては、一般的な形成の過程において、半導体、ソース電極、及びドレイン電極の形成後に比較的高温（４００℃～５００℃）のプロセスが存在するため、電極膜の酸化や剥離等が、半導体との接触抵抗と配線抵抗に影響を与える。加えて、酸化物ＴＦＴにおいては、ソース電極及びドレイン電極のパターンの形成時において、半導体層へのダメージが低いことも要求される。

本発明は、ソース電極及びドレイン電極が、高温で処理される場合でも、半導体層との接触抵抗と配線抵抗を低くすることができる電界効果型トランジスタを提供することを目的とする。

上記の課題を解決するための手段としての本発明の電界効果型トランジスタは、
ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層とを有し、
ソース電極及びドレイン電極が、タングステン又はタングステン合金により形成される層を有する。

本発明によると、ソース電極及びドレイン電極が、高温で処理される場合でも、半導体層との接触抵抗と配線抵抗を低くすることができる電界効果型トランジスタを提供することができる。

図１は、ボトムゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略構成図である。 図２は、ボトムゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略構成図である。 図３は、トップゲート／ボトムコンタクトの電界効果型トランジスタの一例を示す概略構成図である。 図４は、トップゲート／トップコンタクトの電界効果型トランジスタの一例を示す概略構成図である。 図５は、トップゲート／ＩＬＤの電界効果型トランジスタの一例を示す概略構成図である。 図６Ａは、本発明の電界効果型トランジスタの製造方法の一例を示す図である（その１）。 図６Ｂは、本発明の電界効果型トランジスタの製造方法の一例を示す図である（その２）。 図６Ｃは、本発明の電界効果型トランジスタの製造方法の一例を示す図である（その３）。 図６Ｄは、本発明の電界効果型トランジスタの製造方法の一例を示す図である（その４）。 図７は、他の実施の形態におけるテレビジョン装置の構成の一例を示すブロック図である。 図８は、他の実施の形態におけるテレビジョン装置の一例の説明図（１）である。 図９は、他の実施の形態におけるテレビジョン装置の一例の説明図（２）である。 図１０は、他の実施の形態におけるテレビジョン装置の一例の説明図（３）である。 図１１は、他の実施の形態における表示素子の一例の説明図である。 図１２は、他の実施の形態における有機ＥＬの一例の説明図である。 図１３は、他の実施の形態におけるテレビジョン装置の一例の説明図（４）である。 図１４は、他の実施の形態における他の表示素子の一例の説明図（１）である。 図１５は、他の実施の形態における他の表示素子の一例の説明図（２）である。 図１６は、実施例１の電界効果型トランジスタにおける、ＩＶ特性を表すグラフの一例である。 図１７は、比較例１の電界効果型トランジスタにおける、ＩＶ特性を表すグラフの一例である。

（電界効果型トランジスタ）
本発明の電界効果型トランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層と、を少なくとも有し、更に必要に応じて、基材などのその他の部材を有する。

ここで、本発明は、従来技術の電界効果型トランジスタでは、ソース電極及びドレイン電極において、高温で処理する際に抵抗の増大、及び電極の剥離が生じてしまう場合や、パターンを形成する際に半導体層にダメージを与えてしまう場合があり、更には、半導体層との接触抵抗と配線抵抗を低くすることが難しいという、本発明者らの知見に基づくものである。
ここで、上述したように、酸化物ＴＦＴは、半導体、ソース電極及びドレイン電極の形成後に比較的高温（４００℃～５００℃）のプロセスを経て作製されるため、高温環境下での、これらの電極を形成する金属膜の酸化や剥離等が、半導体との接触抵抗と配線抵抗に影響を与える。しかしながら、上述した従来技術のように、ソース電極及びドレイン電極として、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｃｕ（銅）等の金属膜を用いる場合には、高温環境下で酸化や剥離等が生じ、半導体との接触抵抗と配線抵抗が増大してしまう場合がある。
さらに、酸化物ＴＦＴを作製する際に、ソース電極及びドレイン電極のパターンを形成するときに、これらの電極を形成している金属が半導体層に拡散して、半導体層にダメージを与えてしまう場合がある。
このように、従来技術の電界効果型トランジスタは、酸化物ＴＦＴの製造プロセスに適したものではなく、半導体との接触抵抗と配線抵抗を低くすることが困難であった。

そこで、本発明者らは、ソース電極及びドレイン電極における、高温で処理する際の、抵抗の増大、電極の剥離を抑制でき、パターンを形成する際の半導体層へのダメージを抑制でき、半導体層との接触抵抗と配線抵抗を低くすることができる電界効果型トランジスタについて鋭意検討を重ね、更に以下の知見を得た。
すなわち、本発明者らは、ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層とを有し、ソース電極及びドレイン電極が、タングステン又はタングステン合金により形成される層を有する電界効果型トランジスタとすることにより、ソース電極及びドレイン電極における、高温で処理する際の、抵抗の増大、電極の剥離を抑制でき、パターンを形成する際の半導体層へのダメージを抑制でき、半導体層との接触抵抗と配線抵抗を低くすることができることを知見した。

ここで、本発明の電界効果型トランジスタは、ソース電極及びドレイン電極が、タングステン（Ｗ）又はタングステン合金（タングステンを含む合金、Ｗ合金）により形成される層を有する。こうすることにより、例えば、酸化物ＴＦＴを作製する際に、半導体層、ソース電極、及びドレイン電極の形成後の高温プロセスによって、Ｗ又はＷ合金により形成される層における表面又は界面が酸化しても、ＡｌやＭｏで形成される層を用いる場合とは異なり、ＷＯ_ｘ（タングステンの酸化物）は高い導電性を維持することができるため、半導体層との接触抵抗と配線抵抗も低く維持できる。さらに、Ｗ又はＷ合金により形成される層は、熱に対する耐久性が高いため、Ｔｉで形成される層を用いる場合等とは異なり、層が剥離することを抑制することができる。
さらに、酸化物ＴＦＴを作製する際に、ソース電極及びドレイン電極のパターンを形成するときにおいても、Ｗ又はＷ合金により形成される層は安定性が高いため、ソース電極及びドレイン電極の金属が半導体層に拡散して、半導体層にダメージを与えてしまうことを抑制することができる。
このように、本発明の電界効果型トランジスタは、酸化物ＴＦＴの製造プロセスに適したものであるとともに、半導体との接触抵抗と配線抵抗を低くすることができる。

つまり、本発明の電界効果型トランジスタにおいては、ソース電極及びドレイン電極が、タングステン（Ｗ）又はタングステン合金（Ｗ合金）により形成される層を有することにより、ソース電極及びドレイン電極が、高温で処理される場合でも、半導体層との接触抵抗と配線抵抗を低くすることができる。このため、本発明では、例えば、酸化物ＴＦＴの製造プロセスに適するとともに、高い特性を有する高性能な電界効果型トランジスタを提供することができる。

以下では、本発明の電界効果型トランジスタにおける各要素について、詳細に説明する。

＜ソース電極、及びドレイン電極＞
本発明の電界効果型トランジスタにおけるソース電極及びドレイン電極は、タングステン（Ｗ）又はタングステン合金（Ｗ合金）により形成される層を有する。
また、ソース電極及びドレイン電極は、Ｗ又はＷ合金により形成される層以外の層を有していてもよい。つまり、ソース電極及びドレイン電極は、Ｗ又はＷ合金により形成される層を少なくとも有し、必要に応じて他の層を有するようにして、多層構造とすることができる。

ここで、Ｗ又はＷ合金により形成される層におけるＷの割合としては、層の全体の質量に対して、Ｗの割合が多い程好ましく、１００質量％が特に好ましい。このように、Ｗ又はＷ合金により形成される層におけるＷの割合を高くすることで、高温で処理する際の抵抗の増大及び剥離と、パターンを形成する際の半導体層へのダメージを更に抑制でき、半導体層との接触抵抗と配線抵抗を更に低くすることができる。
また、タングステン合金（Ｗ合金）としては、タングステンを含む合金であれば特に制限はなく、目的に応じて適宜選択することができる。

また、本発明においては、ソース電極及びドレイン電極のタングステン又はタングステン合金により形成される層が半導体層と接することが好ましい。さらに、後述するように、半導体層が酸化物半導体により形成された酸化物半導体層である場合についても、ソース電極及びドレイン電極のタングステン又はタングステン合金により形成される層が酸化物半導体層と接することが好ましい。こうすることにより、ソース電極及びドレイン電極と、半導体層（特に、酸化物半導体層）との間の接触抵抗をより低くすることができる。

さらに、本発明では、ソース電極及びドレイン電極が、金、銅、アルミニウム、又は、これらの金属の少なくともいずれかを含む合金で形成される配線抵抗抑制層を更に有することが好ましい。つまり、本発明では、ソース電極及びドレイン電極において、低抵抗金属である金、銅、アルミニウム、又はこれらの合金で形成される配線抵抗抑制層を更に設けることにより、ソース電極及びドレイン電極における配線抵抗をより低くすることができる。より具体的には、Ｗの抵抗率は、１０^－５Ωｃｍ程度であるため、より抵抗率が低い、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）や、これらの金属を含む合金で形成される層をソース電極及びドレイン電極が有することで、配線抵抗をより低くすることができる。
ソース電極及びドレイン電極における配線抵抗抑制層の位置としては、特に制限はなく、目的に応じて適宜選択することができるが、タングステン又はタングステン合金により形成される層と接する位置であることが好ましい。言い換えると、本発明においては、ソース電極及びドレイン電極のタングステン又はタングステン合金により形成される層が、配線抵抗抑制層と接することが好ましい。
また、金、銅、及びアルミニウムの少なくともいずれかを含む合金としては、特に制限はなく、目的に応じて適宜選択することができるが、銅（Ｃｕ）合金を好適に用いることができる。

加えて、本発明においては、タングステン、チタン、アルミニウム、モリブデン、又は、これらの金属の少なくともいずれかを含む合金で形成される酸化及びヒロック防止層を更に有することが好ましい。より具体的には、本発明では、ソース電極及びドレイン電極の配線抵抗抑制層の少なくとも一部が、タングステン、チタン、アルミニウム、モリブデン、又は、これらの金属の少なくともいずれかを含む合金で形成される酸化及びヒロック防止層により被覆されていることが好ましい。
こうすることで、本発明では、酸化及びヒロック防止層により配線抵抗抑制層を被覆して、配線抵抗抑制層の表面が酸化すること及びヒロック（半球状の突起物）の発生を抑制することができ、例えば、酸化により配線抵抗が増大してしまうことを抑制できる。
また、ソース電極及びドレイン電極における酸化及びヒロック防止層の位置としては、配線抵抗抑制層の酸化を抑制可能な位置であれば特に制限はなく、目的に応じて適宜選択することができる。ソース電極及びドレイン電極における酸化及びヒロック防止層の位置としては、例えば、配線抵抗抑制層と接する位置であることが好ましい。より具体的には、本発明では、酸化及びヒロック防止層が、配線抵抗抑制層の上部（配線抵抗抑制層における基材と反対側の表面）と接するように形成され、配線抵抗抑制層の露出表面となり得る領域を被覆することにより、配線抵抗抑制層の表面が酸化すること及びヒロックの発生をより確実に抑制することができる。

ソース電極及びドレイン電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ以上２μｍ以下が好ましく、７０ｎｍ以上１μｍ以下がより好ましい。

ここで、ソース電極及びドレイン電極を作製する方法としては、例えば、スパッタ法（スパッタリング法）で成膜した後、フォトリソグラフィープロセスでパターン形成することにより作製することができる。スパッタリング法としては、例えば、ＤＣマグネトロンスパッタリング法を好適に用いることができる
タングステン又はタングステン合金により形成される層は、例えば、ウェットエッチング及びドライエッチングのいずれでも形成することが可能である。これらの中でも、ングステン又はタングステン合金により形成される層を作製する方法としては、過酸化水素／有機酸混合系エッチャントを使用するウェットエッチングにより形成することが、酸化物半導体とのエッチングコントラストを向上させることができるため、好ましい。

＜ゲート電極＞
ゲート電極としては、例えば、ゲート電圧を印加するための電極であれば、特に制限はなく、目的に応じて適宜選択することができる。

ゲート電極の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、白金、パラジウム、金、銀、銅、亜鉛、アルミニウム、ニッケル、クロム、タンタル、モリブデン、タングステン、チタン等の金属、これらの合金、これら金属の混合物、積層膜などが挙げられる。また、酸化インジウム、酸化亜鉛、酸化スズ、酸化ガリウム、酸化ニオブ等の導電性酸化物、これらの複合化合物、これらの混合物、積層膜などが挙げられる。

ゲート電極の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、４０ｎｍ以上２μｍ以下が好ましく、７０ｎｍ以上１μｍ以下がより好ましい。

＜半導体層＞
半導体層（活性層）は、例えば、ソース電極とドレイン電極との間にチャネルを形成するための、半導体材料による層とすることができる。

半導体層の材料（半導体材料）としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、多結晶シリコン（ｐ－Ｓｉ）、アモルファスシリコン（ａ－Ｓｉ）、酸化物半導体、ペンタセン等の有機半導体等が挙げられる。これらの中でも、ゲート絶縁層との界面の安定性の点から、酸化物半導体が好ましい。

半導体層は、例えば、ｎ型酸化物半導体から形成することができる。
半導体層を形成するｎ型酸化物半導体としては、特に制限はなく、目的に応じて適宜選択することができるが、インジウム（Ｉｎ）、Ｚｎ、スズ（Ｓｎ）、及びＴｉの少なくともいずれかと、希土類元素及びアルカリ土類元素の少なくともいずれかを含有することが好ましく、Ｉｎと、希土類元素及びアルカリ土類元素の少なくともいずれかとを含有することがより好ましい。

希土類元素としては、例えば、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、プロメチウム（Ｐｍ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）が挙げられる。
アルカリ土類元素としては、例えば、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、バリウム（Ｂａ）が挙げられる。

半導体層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１ｎｍ以上２００ｎｍ以下が好ましく、５ｎｍ以上１００ｎｍ以下がより好ましい。

＜ゲート絶縁層＞
ゲート絶縁層としては、ゲート電極と半導体層との間に形成された絶縁性を有する層であれば、特に制限はなく、目的に応じて適宜選択することができる。
ゲート絶縁層の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無機絶縁材料、有機絶縁材料などが挙げられる。

無機絶縁材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化イットリウム、酸化ランタン、酸化ハフニウム、酸化ジルコニウム、窒化ケイ素、窒化アルミニウム、これらの混合物などが挙げられる。
有機絶縁材料としては、例えば、ポリイミド、ポリアミド、ポリアクリレート、ポリビニルアルコール、ノボラック樹脂などが挙げられる。

ゲート絶縁層の平均厚みとしては、特に制限はなく、目的に応じて適宜選択することができるが、１０ｎｍ以上１，０００ｎｍ以下が好ましく、５０ｎｍ以上５００ｎｍ以下がより好ましい。

＜基材＞
基材の形状、構造、及び大きさとしては、特に制限はなく、目的に応じて適宜選択することができる。
基材としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ガラス基材、プラスチック基材などが挙げられる。
ガラス基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、無アルカリガラス、シリカガラスなどが挙げられる。
プラスチック基材の材質としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ポリカーボネート（ＰＣ）、ポリイミド（ＰＩ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）などが挙げられる。
なお、基材に対しては、表面の清浄化及び密着性向上の点で、酸素プラズマ、ＵＶオゾン、ＵＶ照射洗浄などの前処理が行われることが好ましい。

＜電界効果型トランジスタの構造＞
電界効果型トランジスタの構造としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、ボトムゲート／ボトムコンタクト型（図１）、ボトムゲート／トップコンタクト型（図２）、トップゲート／ボトムコンタクト型（図３）、トップゲート／トップコンタクト型（図４）、ＴＧ－ＩＬＤ（トップゲート－層間絶縁層）構造（図５）などが挙げられる。
なお、図１から図５において、符号「１」は基材、符号「２」はゲート電極、符号「３」はゲート絶縁層、符号「４」はソース電極、符号「５」はドレイン電極、符号「６」は半導体層、符号「７」は第１のゲート絶縁層、符号「８」は第２のゲート絶縁層、符号「９」は第３のゲート絶縁層をそれぞれ表す。

また、本発明の電界効果型トランジスタは、液晶ディスプレイ、有機ＥＬディスプレイ、エレクトロクロミックディスプレイ等の画素駆動回路及び論理回路用の電界効果型トランジスタに好適に用いることができる。

（電界効果型トランジスタの製造方法）
本発明の電界効果型トランジスタの製造方法としては、ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層とを有し、ソース電極及びドレイン電極が、タングステン又はタングステン合金により形成される層を有する、電界効果型トランジスタを製造できれば、特に制限はなく、目的に応じて適宜選択することができる。
本発明の電界効果型トランジスタの製造方法としては、例えば、ゲート絶縁層を形成する工程（ゲート絶縁層形成工程）、ゲート電極形成工程、ソース電極及びドレイン電極形成工程、半導体層形成工程を含み、更に必要に応じてその他の工程を含む方法を用いることができる。

＜ゲート絶縁層形成工程＞
ゲート絶縁層形成工程としては、ゲート絶縁層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができる。ゲート絶縁層形成工程としては、例えば、金属酸化物膜形成用の塗布液を塗布してゲート絶縁層を形成する工程とすることができ、より具体的には、金属酸化物膜形成用の塗布液を塗布し、乾燥させた後に焼成を行うことを含む工程とすることができる。

また、金属酸化物膜形成用の塗布液としては、例えば、金属源と、アルカリと、溶媒とを少なくとも含有し、更に必要に応じて、その他の成分を含有するものを用いることができる。
金属源としては、例えば、無機塩、酸化物、水酸化物、金属錯体、有機酸塩などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
アルカリとしては、例えば、有機アルカリ、無機アルカリなどが挙げられる。有機アルカリとしては、第４級アンモニウム塩、第４級アンモニウムヒドロキシド、アミノアルコールが好ましい。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
溶媒としては、例えば、有機酸、有機酸エステル、芳香族化合物、ジオール、グリコールエーテル、非プロトン性極性溶媒、アルカン化合物、アルケン化合物、エーテル、アルコール、水などが挙げられる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。

塗布液を塗布する方法としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、スクリーン印刷法、ロールコート法、ディップコート法、スピンコート法、ダイコート法、インクジェット法、ナノインプリント法などが挙げられる。これらの中でも、スピンコート法及びダイコート法は既存のフォトリソグラフィー技術と組み合わせることが容易である点で好ましい。

塗布した塗布液の乾燥を行う際の条件は、金属酸化物膜形成用の塗布液中の揮発成分を除去できる条件であれば、特に制限はなく、目的に応じて適宜選択することができる。なお、塗布した塗布液の乾燥において、揮発成分を完全に除去する必要はなく、焼成を阻害しない程度に揮発成分を除去できればよい。

乾燥させた塗布液の焼成の温度としては、塗布液に含有する金属元素が酸化物を形成する温度以上、かつ塗布対象物の熱変形温度以下であれば、特に制限はなく、目的に応じて適宜選択することができるが、１５０℃以上６００℃以下が好ましい。
乾燥させた塗布液の焼成の雰囲気としては、特に制限はなく、目的に応じて適宜選択することができ、例えば、酸素中や空気中などの酸素を含む雰囲気が好ましい。こうすることにより、金属源や溶媒中に含まれる有機物や陰イオンを酸化、ガス化するなどして、膜中より除去することができる。また、窒素中やアンモニア蒸気中など窒素を含む雰囲気で焼成することにより、膜中に窒素を取り込むことが可能で、酸窒化物膜を形成し、比誘電率、熱膨張係数などの膜物性を制御することができる。
乾燥させた塗布液の焼成の時間としては、特に制限はなく、目的に応じて適宜選択することができる。

＜ゲート電極形成工程＞
ゲート電極形成工程としては、ゲート電極を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。

＜ソース電極及びドレイン電極形成工程＞
ソース電極及びドレイン電極形成工程としては、ソース電極及びドレイン電極を離間して形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。

＜半導体層形成工程＞
半導体層形成工程としては、半導体層を形成する工程であれば、特に制限はなく、目的に応じて適宜選択することができ、例えば、スパッタ法、ディップコーティング法等による成膜後、フォトリソグラフィーによってパターニングする工程、インクジェット、ナノインプリント、グラビア等の印刷プロセスによって、所望の形状を直接成膜する工程などが挙げられる。

ここで、ボトムゲート／トップコンタクト型の電界効果型トランジスタの製造方法の一例について、図６Ａ～図６Ｄを参照してより具体的に説明する。
図６Ａ～図６Ｄに示す例では、初めに、ガラス基板等からなる基材１上に、スパッタ法等によりアルミニウム等からなる導電体膜を形成し、形成した導電体膜をフォトリソグラフィーによりパターニングすることによりゲート電極２を形成する（図６Ａ）。
次いで、ゲート電極２を覆うようにゲート電極２及び基材１上にゲート絶縁層３を形成する（図６Ｂ）。ゲート絶縁層３は、例えば、金属酸化物膜形成用の塗布液を塗布し、乾燥させた後に焼成を行うことによって、得られる。
次いで、ゲート絶縁層３上に、例えば、スパッタ法等により酸化物半導体膜を形成し、形成した酸化物半導体膜をエッチングによりパターニングすることにより、半導体層６を形成する（図６Ｃ）。
次いで、ゲート絶縁層３及び半導体層６上に、例えば、スパッタ法等によりタングステン／銅／タングステン等からなる導電体膜を形成し、形成した導電体膜をフォトリソグラフィーによりパターニングすることにより本発明のソース電極４及びドレイン電極５を形成する（図６Ｄ）。
図６Ａ～図６Ｄに示す例では、以上のようにして、電界効果型トランジスタを製造することができる。

（表示素子）
本発明の表示素子は、少なくとも、光制御素子と、本発明の電界効果型トランジスタと、光制御素子を駆動する駆動回路とを有し、更に必要に応じて、その他の部材を有する。

光制御素子としては、駆動信号に応じて光出力を制御する素子である限り、特に制限はなく、目的に応じて適宜選択することができ、例えば、エレクトロルミネッセンス（ＥＬ）素子、エレクトロクロミック（ＥＣ）素子、液晶素子、電気泳動素子、エレクトロウェッティング素子などが挙げられる。

電界効果型トランジスタとしては、上述した本発明の電界効果型トランジスタを用いることができる。このように、本発明の表示素子における電界効果型トランジスタの好ましい形態等は、本発明の電界効果型トランジスタと同様とすることができる。

駆動回路としては、光制御素子を駆動する回路有するものであれば、特に制限はなく、目的に応じて適宜選択することができる。
その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。

他の実施の形態に係る表示素子は、本発明の電界効果型トランジスタを有しているため、ゲート絶縁が良好な絶縁性を維持しており、良好な電気特性を得ることができる。その結果、高品質の表示を行うことが可能となる。

（画像表示装置）
本発明の画像表示装置は、少なくとも、複数の本発明の表示素子と、複数の配線と、表示制御装置とを有し、更に必要に応じて、その他の部材を有する
本発明の画像表示装置は、画像データに応じた画像を表示する装置である。

複数の表示素子としては、マトリックス状に配置された複数の本発明の表示素子である限り、特に制限はなく、目的に応じて適宜選択することができる。

複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧と画像データ信号とを個別に印加可能である限り、特に制限はなく、目的に応じて適宜選択することができる。つまり、画像表示装置における複数の配線は、複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加する

表示制御装置としては、画像データに応じて、各電界効果型トランジスタのゲート電圧と信号電圧とを複数の配線を介して個別に制御可能である限り、特に制限はなく、目的に応じて適宜選択することができる。

その他の部材としては、特に制限はなく、目的に応じて適宜選択することができる。

上述したように、本発明の画像表示装置は、マトリックス状に配置された複数の本発明の表示素子と、複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、画像データに応じて、各電界効果型トランジスタのゲート電圧を複数の配線を介して個別に制御する表示制御装置と、を有する。こうすることにより、本発明の画像表示装置は、本発明の電界効果型トランジスタを備えた表示素子を有しているため、高品質の画像を表示することが可能となる。

（システム）
本発明のシステムは、少なくとも、本発明の画像表示装置と、画像データ作成装置とを有する。

画像データ作成装置は、表示する画像情報に基づいて画像データを作成し、画像データを画像表示装置に出力する装置であれば、特に制限はなく、目的に応じて適宜選択することができる。

本発明のシステムは、本発明の画像表示装置と、表示する画像情報に基づいて画像データを作成し、画像データを前記画像表示装置に出力する画像データ作成装置と、を有する。つまり、本発明のシステムは、本発明の画像表示装置を備えているため、画像情報を高精細に表示することが可能となる。

以下、本発明における、他の実施の形態に係る表示素子、画像表示装置、及びシステムについて、具体的に説明する。

図７には、他の実施の形態に係るシステムとしてのテレビジョン装置５００の概略構成が示されている。なお、図７における接続線は、代表的な信号や情報の流れを示すものであり、各ブロックの接続関係の全てを表すものではない。

他の実施の形態に係るテレビジョン装置５００は、主制御装置５０１、チューナ５０３、ＡＤコンバータ（ＡＤＣ）５０４、復調回路５０５、ＴＳ（Ｔｒａｎｓｐｏｒｔ Ｓｔｒｅａｍ）デコーダ５０６、音声デコーダ５１１、ＤＡコンバータ（ＤＡＣ）５１２、音声出力回路５１３、スピーカ５１４、映像デコーダ５２１、映像・ＯＳＤ合成回路５２２、映像出力回路５２３、画像表示装置５２４、ＯＳＤ描画回路５２５、メモリ５３１、操作装置５３２、ドライブインターフェース（ドライブＩＦ）５４１、ハードディスク装置５４２、光ディスク装置５４３、ＩＲ受光器５５１、及び通信制御装置５５２等を備えている。

主制御装置５０１は、テレビジョン装置５００の全体を制御し、ＣＰＵ、フラッシュＲＯＭ、及びＲＡＭ等から構成されている。フラッシュＲＯＭには、ＣＰＵにて解読可能なコードで記述されたプログラム、及びＣＰＵでの処理に用いられる各種データ等が格納されている。又、ＲＡＭは、作業用のメモリである。

チューナ５０３は、アンテナ６１０で受信された放送波の中から、予め設定されているチャンネルの放送を選局する。ＡＤＣ５０４は、チューナ５０３の出力信号（アナログ情報）をデジタル情報に変換する。復調回路５０５は、ＡＤＣ５０４からのデジタル情報を復調する。

ＴＳデコーダ５０６は、復調回路５０５の出力信号をＴＳデコードし、音声情報及び映像情報を分離する。音声デコーダ５１１は、ＴＳデコーダ５０６からの音声情報をデコードする。ＤＡコンバータ（ＤＡＣ）５１２は、音声デコーダ５１１の出力信号をアナログ信号に変換する。

音声出力回路５１３は、ＤＡコンバータ（ＤＡＣ）５１２の出力信号をスピーカ５１４に出力する。映像デコーダ５２１は、ＴＳデコーダ５０６からの映像情報をデコードする。映像・ＯＳＤ合成回路５２２は、映像デコーダ５２１の出力信号とＯＳＤ描画回路５２５の出力信号を合成する。

映像出力回路５２３は、映像・ＯＳＤ合成回路５２２の出力信号を画像表示装置５２４に出力する。ＯＳＤ描画回路５２５は、画像表示装置５２４の画面に文字や図形を表示するためのキャラクタ・ジェネレータを備えており、操作装置５３２やＩＲ受光器５５１からの指示に応じて表示情報が含まれる信号を生成する。

メモリ５３１には、ＡＶ（Ａｕｄｉｏ－Ｖｉｓｕａｌ）データ等が一時的に蓄積される。操作装置５３２は、例えばコントロールパネル等の入力媒体（図示省略）を備え、ユーザから入力された各種情報を主制御装置５０１に通知する。ドライブＩＦ５４１は、双方向の通信インターフェースであり、一例としてＡＴＡＰＩ（ＡＴ Ａｔｔａｃｈｍｅｎｔ Ｐａｃｋｅｔ Ｉｎｔｅｒｆａｃｅ）に準拠している。

ハードディスク装置５４２は、ハードディスクと、このハードディスクを駆動するための駆動装置等から構成されている。駆動装置は、ハードディスクにデータを記録するとともに、ハードディスクに記録されているデータを再生する。光ディスク装置５４３は、光ディスク（例えば、ＤＶＤ）にデータを記録するとともに、光ディスクに記録されているデータを再生する。

ＩＲ受光器５５１は、リモコン送信機６２０からの光信号を受信し、主制御装置５０１に通知する。通信制御装置５５２は、インターネットとの通信を制御する。インターネットを介して各種情報を取得することができる。

画像表示装置５２４は、一例として図８に示されるように、表示器７００、及び表示制御装置７８０を有している。表示器７００は、一例として図９に示されるように、複数（ここでは、ｎ×ｍ個）の表示素子７０２がマトリックス状に配置されたディスプレイ７１０を有している。

また、ディスプレイ７１０は、一例として図１０に示されるように、Ｘ軸方向に沿って等間隔に配置されているｎ本の走査線（Ｘ０、Ｘ１、Ｘ２、Ｘ３、・・・・・、Ｘｎ－２、Ｘｎ－１）、Ｙ軸方向に沿って等間隔に配置されているｍ本のデータ線（Ｙ０、Ｙ１、Ｙ２、Ｙ３、・・・・・、Ｙｍ－１）、Ｙ軸方向に沿って等間隔に配置されているｍ本の電流供給線（Ｙ０ｉ、Ｙ１ｉ、Ｙ２ｉ、Ｙ３ｉ、・・・・・、Ｙｍ－１ｉ）を有している。そして、走査線とデータ線とによって、表示素子７０２を特定することができる。

各表示素子７０２は、一例として図１１に示されるように、有機ＥＬ（エレクトロルミネッセンス）素子７５０と、この有機ＥＬ素子７５０を発光させるためのドライブ回路７２０とを有している。すなわち、ディスプレイ７１０は、いわゆるアクティブマトリックス方式の有機ＥＬディスプレイである。又、ディスプレイ７１０は、カラー対応の３２インチ型のディスプレイである。なお、大きさは、これに限定されるものではない。

有機ＥＬ素子７５０は、一例として図１２に示されるように、有機ＥＬ薄膜層７４０と、陰極７１２と、陽極７１４とを有している。

有機ＥＬ素子７５０は、例えば、電界効果型トランジスタの横に配置することができる。この場合、有機ＥＬ素子７５０と電界効果型トランジスタとは、同一の基材上に形成することができる。但し、これに限定されず、例えば、電界効果型トランジスタの上に有機ＥＬ素子７５０が配置されても良い。この場合には、ゲート電極に透明性が要求されるので、ゲート電極には、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、Ｇａが添加されたＺｎＯ、Ａｌが添加されたＺｎＯ、Ｓｂが添加されたＳｎＯ２等の導電性を有する透明な酸化物が用いられる。

有機ＥＬ素子７５０において、陰極７１２には、Ａｌが用いられている。なお、Ｍｇ－Ａｇ合金、Ａｌ－Ｌｉ合金、ＩＴＯ等を用いても良い。陽極７１４には、ＩＴＯが用いられている。なお、Ｉｎ２Ｏ３、ＳｎＯ２、ＺｎＯ等の導電性を有する酸化物、Ａｇ－Ｎｄ合金等を用いても良い。

有機ＥＬ薄膜層７４０は、電子輸送層７４２と発光層７４４と正孔輸送層７４６とを有している。そして、電子輸送層７４２に陰極７１２が接続され、正孔輸送層７４６に陽極７１４が接続されている。陽極７１４と陰極７１２との間に所定の電圧を印加すると発光層７４４が発光する。

また、図１１に示すように、ドライブ回路７２０は、２つの電界効果型トランジスタ８１０及び８２０、コンデンサ８３０を有している。電界効果型トランジスタ８１０は、スイッチ素子として動作する。ゲート電極Ｇは、所定の走査線に接続され、ソース電極Ｓは、所定のデータ線に接続されている。又、ドレイン電極Ｄは、コンデンサ８３０の一方の端子に接続されている。

コンデンサ８３０は、電界効果型トランジスタ８１０の状態、すなわちデータを記憶しておくためのものである。コンデンサ８３０の他方の端子は、所定の電流供給線に接続されている。

電界効果型トランジスタ８２０は、有機ＥＬ素子７５０に大きな電流を供給するためのものである。ゲート電極Ｇは、電界効果型トランジスタ８１０のドレイン電極Ｄと接続されている。そして、ドレイン電極Ｄは、有機ＥＬ素子７５０の陽極７１４に接続され、ソース電極Ｓは、所定の電流供給線に接続されている。

そこで、電界効果型トランジスタ８１０が「オン」状態になると、電界効果型トランジスタ８２０によって、有機ＥＬ素子７５０は駆動される。

表示制御装置７８０は、一例として図１３に示されるように、画像データ処理回路７８２、走査線駆動回路７８４、及びデータ線駆動回路７８６を有している。

画像データ処理回路７８２は、映像出力回路５２３の出力信号に基づいて、ディスプレイ７１０における複数の表示素子７０２の輝度を判断する。走査線駆動回路７８４は、画像データ処理回路７８２の指示に応じてｎ本の走査線に個別に電圧を印加する。データ線駆動回路７８６は、画像データ処理回路７８２の指示に応じてｍ本のデータ線に個別に電圧を印加する。

以上の説明から明らかなように、本実施の形態に係るテレビジョン装置５００では、映像デコーダ５２１と映像・ＯＳＤ合成回路５２２と映像出力回路５２３とＯＳＤ描画回路５２５とによって画像データ作成装置が構成されている。

また、上記においては、光制御素子が有機ＥＬ素子の場合について説明したが、これに限定されるものではなく、液晶素子、エレクトロクロミック素子、電気泳動素子、エレクトロウェッティング素子であってもよい。

例えば、光制御素子が液晶素子の場合は、上記ディスプレイ７１０として、液晶ディスプレイ用いる。この場合においては、図１４に示されるように、表示素子７０３における電流供給線は不要となる。

また、この場合では、一例として図１５に示されるように、ドライブ回路７３０は、図１１に示される電界効果型トランジスタ（８１０、８２０）と同様な１つの電界効果型トランジスタ８４０のみで構成することができる。電界効果型トランジスタ８４０では、ゲート電極Ｇが所定の走査線に接続され、ソース電極Ｓが所定のデータ線に接続されている。又、ドレイン電極Ｄが液晶素子７７０の画素電極、及びコンデンサ７６０に接続されている。なお、図１５における符号７６２、７７２は、夫々コンデンサ７６０、液晶素子７７０の対向電極（コモン電極）である。

また、上記実施の形態では、システムがテレビジョン装置の場合について説明したが、これに限定されるものではない。要するに画像や情報を表示する装置として上記画像表示装置５２４を備えていれば良い。例えば、コンピュータ（パーソナルコンピュータを含む）と画像表示装置５２４とが接続されたコンピュータシステムであっても良い。

また、携帯電話、携帯型音楽再生装置、携帯型動画再生装置、電子ＢＯＯＫ、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）等の携帯情報機器、スチルカメラやビデオカメラ等の撮像機器における表示手段に画像表示装置５２４を用いることができる。また、車、航空機、電車、船舶等の移動体システムにおける各種情報の表示手段に画像表示装置５２４を用いることができる。更に、計測装置、分析装置、医療機器、広告媒体における各種情報の表示手段に画像表示装置５２４を用いることができる。

以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。

以下、本発明の実施例について説明するが、本発明は下記実施例に何ら限定されるものではない。

（実施例１）
＜電界効果型トランジスタの作製＞
－ゲート電極の形成－
無アルカリガラス基板を、中性洗剤、純水、及びイソプロピルアルコールを用いて超音波洗浄した。この基板を乾燥させた後、更にＵＶ－オゾン処理を９０℃で１０分間行った。そして、ＵＶ－オゾン処理を行った無アルカリガラス基板に、ＤＣマグネトロンスパッタリング法によりアルミニウム（Ａｌ）合金を１００ｎｍ、チタン（Ｔｉ）を２０ｎｍとなるように成膜した後、フォトリソグラフィー法によりパターニングし、ゲート電極を形成した。

－ゲート絶縁層の形成－
次に、下記の方法で作製したゲート絶縁膜形成用塗布液を、スピンコーターを用いて基板に塗布した。
続いて、ゲート絶縁膜形成用塗布液を塗布した基板を１４０℃で１０分間乾燥させた後、大気雰囲気中３５０℃で１時間焼成して、フォトリソグラフィー法によりパターニング後、４００℃の酸素気流中で１時間アニールし、ゲート絶縁層を得た。得られたゲート絶縁層の平均厚みは約１３０ｎｍであった。

－－ゲート絶縁膜形成用塗布液－－
濃度２Ｍ（ｍｏｌ／Ｌ）の、硝酸ランタン水溶液、硝酸マグネシウム水溶液、及び硝酸ジルコニル水溶液を、各々６４５ｍＬ、６０ｍＬ、６１５ｍＬで混合し、更に、エチレングリコールイソプロピルエーテル１２７０ｍＬ、プロピレングリコール７１０ｍＬ、４－メチル－２－ペンタノール７１０ｍＬ、Ｎ－メチルジエタノールアミン６４０ｍＬ、超純水６４０ｍＬを加えて混合することにより、ゲート絶縁膜形成用塗布液を作製した。

－半導体層（活性層）の形成－
次いで、下記の方法で作製したｎ型酸化物半導体膜形成用塗布液を、スピンコーターでゲート絶縁層を形成した基板に塗布した。そして、ｎ型酸化物半導体膜形成用塗布液を塗布した基板を、大気雰囲気中１２０℃、１時間オーブンで乾燥させた後、大気雰囲気中４００℃で１時間焼成してｎ型酸化物半導体膜を得た。さらに、ｎ型酸化物半導体膜にフォトリソグラフィーを行うことにより、所定の形状の半導体層（活性層）を得た。

－－ｎ型酸化物半導体膜形成用塗布液－－
濃度２Ｍ（ｍｏｌ／Ｌ）の硝酸ランタン水溶液２０ｍＬ、濃度１Ｍの硝酸インジウム水溶液８００ｍＬ、及び濃度０．０４Ｍのメタタングステン酸アンモニウム水溶液４０ｍＬに、エチレングリコールイソプロピルエーテル１３６０ｍＬ、プロピレングリコール１３６０ｍＬ、４－メチル－２－ペンタノール１３６０ｍＬ、超純水５００ｍＬを加え混合し、ｎ型酸化物半導体膜形成用塗布液を作製した。

－ソース電極及びドレイン電極の形成－
次に、ＤＣマグネトロンスパッタリング法でタングステン（Ｗ）を３０ｎｍ、更に連続してアルミニウム合金を１００ｎｍ成膜し、フォトリソグラフィー法によりパターニングすることにより、ソース電極及びドレイン電極を形成した。このとき、ソース及びドレイン電極長で規定されるチャネル幅は３０μｍ、ソース－ドレイン電極間隔で規定されるチャネル長は１０μｍとした。
以上により、実施例１の電界効果型トランジスタを作製した。

（実施例２～６）
実施例１において、ソース電極及びドレイン電極を、以下の金属膜に変えた以外は、実施例１と同様にして、電界効果型トランジスタを作製した。なお、下記の記載においては、金属又は合金の記載順に、基材に近い場所に位置することを表す。
・実施例２：タングステン３０ｎｍ／銅１００ｎｍ／タングステン３０ｎｍ
・実施例３：タングステン３０ｎｍ／銅合金１００ｎｍ／アルミニウム合金３０ｎｍ
・実施例４：タングステン３０ｎｍ／金１００ｎｍ／モリブデン３０ｎｍ
・実施例５：タングステン３０ｎｍ／アルミニウム１００ｎｍ／チタン３０ｎｍ
・実施例６：タングステン合金１５０ｎｍ

実施例２～５において、基材に最も近い場所に位置するタングステンの層（１層目）上の、銅の層、銅合金の層、アルミニウム合金の層、及びアルミニウムの層（２層目）が、配線抵抗抑制層となる。
実施例２～５において、配線抵抗抑制層（２層目）上の、タングステンの層、アルミニウム合金の層、及びモリブデンの層（３層目）が、酸化及びヒロック防止層となる。特に第２層目がアルミニウム又はアルミニウム合金の場合に、ヒロック防止の効果が顕著となる（実施例４）。

（比較例１）
実施例１において、ソース電極及びドレイン電極を、以下の金属膜に変えた以外は、実施例１と同様にして、電界効果型トランジスタを作製した。なお、下記の記載においては、金属又は合金の記載順に、基材に近い場所に位置することを表す。
・比較例１：チタン３０ｎｍ／アルミ合金１００ｎｍ

図１６は、実施例１の電界効果型トランジスタにおける、ＩＶ特性を表すグラフの一例である。図１７は、比較例１の電界効果型トランジスタにおける、ＩＶ特性を表すグラフの一例である。図１６及び図１７において、横軸は電圧、縦軸は電流を意味する。
図１６及び図１７を比較すると、実施例１ではＩＶ特性がオーミック（線形）であるが、比較例１ではヒステリシスが観測され、実施例１の方が、接触抵抗が低いことがわかる。この特性は、２５０℃のポストアニール後でも同様であり、実施例１のソース電極及びドレイン電極が、高温で処理する際の、半導体層との接触抵抗を低くすることができることを示している。このように、実施例１の電界効果型トランジスタの方が、比較例１の電界効果型トランジスタと比べて、高い性能を有することを確認できた。

本発明の態様は、例えば、以下のとおりである。
＜１＞ ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層とを有し、
前記ソース電極及び前記ドレイン電極が、タングステン又はタングステン合金により形成される層を有する、ことを特徴とする電界効果型トランジスタである。
＜２＞ 前記半導体層が酸化物半導体により形成された酸化物半導体層である、前記＜１＞に記載の電界効果型トランジスタである。
＜３＞ 前記ソース電極及び前記ドレイン電極のタングステン又はタングステン合金により形成される層が前記半導体層と接する、前記＜１＞から＜２＞のいずれかに記載の電界効果型トランジスタである。
＜４＞ 前記ソース電極及び前記ドレイン電極が、金、銅、アルミニウム、又は、これらの金属の少なくともいずれかを含む合金で形成される配線抵抗抑制層を更に有する、前記＜１＞から＜３＞のいずれかに記載の電界効果型トランジスタである。
＜５＞ 前記ソース電極及び前記ドレイン電極のタングステン又はタングステン合金により形成される層が、前記配線抵抗抑制層と接する、前記＜４＞に記載の電界効果型トランジスタである。
＜６＞ 前記ソース電極及び前記ドレイン電極の前記配線抵抗抑制層の少なくとも一部が、タングステン、チタン、アルミニウム、モリブデン、又は、これらの金属の少なくともいずれかを含む合金で形成される酸化及びヒロック防止層により被覆されている、前記＜４＞から＜５＞のいずれかに記載の電界効果型トランジスタである。
＜７＞ 駆動信号に応じて光出力が制御される光制御素子と、
前記＜１＞から＜６＞のいずれかに記載の電界効果型トランジスタと、
前記光制御素子を駆動する駆動回路と、
を有することを特徴とする表示素子である。
＜８＞ 光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する前記＜７＞に記載の表示素子である。
＜９＞ 画像データに応じた画像を表示する画像表示装置であって、
マトリックス状に配置された複数の前記＜７＞から＜８＞のいずれかに記載の表示素子と、
前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置と、
を有することを特徴とする画像表示装置である。
＜１０＞ 前記＜９＞に記載の画像表示装置と、
表示する画像情報に基づいて画像データを作成し、該画像データを前記画像表示装置に出力する画像データ作成装置と、
を有することを特徴とするシステムである。

前記＜１＞から＜６＞のいずれかに記載の電界効果型トランジスタ、前記＜７＞から＜８＞のいずれかに記載の表示素子、前記＜９＞に記載の画像表示装置、及び前記＜１０＞に記載のシステムは、従来における諸問題を解決し、本発明の目的を達成することができる。

１ 基材
２ ゲート電極
３ ゲート絶縁層
４ ソース電極
５ ドレイン電極
６ 半導体層
７ 第１の層間絶縁層
８ 第２の層間絶縁層
９ 第３の層間絶縁層

特開２０１８－０１４３７３号公報

Ｐｒｅｓｅｎｔ ｓｔａｔｕｓ ｏｆ ａｍｏｒｐｈｏｕｓ Ｉｎ－Ｇａ－Ｚｎ－Ｏ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ Ｔｏｓｈｉｏ Ｋａｍｉｙａ， Ｋｅｎｊｉ Ｎｏｍｕｒａ ａｎｄ Ｈｉｄｅｏ Ｈｏｓｏｎｏ， Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ａｄｖ． Ｍａｔｅｒ． １１ （２０１０） ０４４３０５ （２３ｐｐ）

Claims (10)

1. ソース電極と、ドレイン電極と、ゲート電極と、半導体層と、ゲート絶縁層とを有し、
   前記ソース電極及び前記ドレイン電極が、タングステン又はタングステン合金により形成される層を有する、ことを特徴とする電界効果型トランジスタ。
2. 前記半導体層が酸化物半導体により形成された酸化物半導体層である、請求項１に記載の電界効果型トランジスタ。
3. 前記ソース電極及び前記ドレイン電極のタングステン又はタングステン合金により形成される層が前記半導体層と接する、請求項１から２のいずれかに記載の電界効果型トランジスタ。
4. 前記ソース電極及び前記ドレイン電極が、金、銅、アルミニウム、又は、これらの金属の少なくともいずれかを含む合金で形成される配線抵抗抑制層を更に有する、請求項１から３のいずれかに記載の電界効果型トランジスタ。
5. 前記ソース電極及び前記ドレイン電極のタングステン又はタングステン合金により形成される層が、前記配線抵抗抑制層と接する、請求項４に記載の電界効果型トランジスタ。
6. 前記ソース電極及び前記ドレイン電極の前記配線抵抗抑制層の少なくとも一部が、タングステン、チタン、アルミニウム、モリブデン、又は、これらの金属の少なくともいずれかを含む合金で形成される酸化及びヒロック防止層により被覆されている、請求項４から５のいずれかに記載の電界効果型トランジスタ。
7. 駆動信号に応じて光出力が制御される光制御素子と、
   請求項１から６のいずれかに記載の電界効果型トランジスタと、
   前記光制御素子を駆動する駆動回路と、
   を有することを特徴とする表示素子。
8. 前記光制御素子が、エレクトロルミネッセンス素子、エレクトロクロミック素子、液晶素子、電気泳動素子、及びエレクトロウェッティング素子のいずれかを有する請求項７に記載の表示素子。
9. 画像データに応じた画像を表示する画像表示装置であって、
   マトリックス状に配置された複数の請求項７から８のいずれかに記載の表示素子と、
   前記複数の表示素子における各電界効果型トランジスタにゲート電圧を個別に印加するための複数の配線と、
   前記画像データに応じて、前記各電界効果型トランジスタのゲート電圧を前記複数の配線を介して個別に制御する表示制御装置と、
   を有することを特徴とする画像表示装置。
10. 請求項９に記載の画像表示装置と、
    表示する画像情報に基づいて画像データを作成し、前記画像データを前記画像表示装置に出力する画像データ作成装置と、
    を有することを特徴とするシステム。
    
    

Images