TWI673874B - 場效電晶體及其製造方法、顯示元件、顯示裝置及系統 - Google Patents

場效電晶體及其製造方法、顯示元件、顯示裝置及系統 Download PDF

Info

Publication number
TWI673874B
TWI673874B TW107109032A TW107109032A TWI673874B TW I673874 B TWI673874 B TW I673874B TW 107109032 A TW107109032 A TW 107109032A TW 107109032 A TW107109032 A TW 107109032A TW I673874 B TWI673874 B TW I673874B
Authority
TW
Taiwan
Prior art keywords
electrode
effect transistor
insulating film
gate insulating
film
Prior art date
Application number
TW107109032A
Other languages
English (en)
Other versions
TW201838185A (zh
Inventor
新江定憲
安藤友一
中村有希
安部由希子
松本真二
曾根雄司
植田尚之
早乙女遼一
草柳嶺秀
Original Assignee
日商理光股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商理光股份有限公司 filed Critical 日商理光股份有限公司
Publication of TW201838185A publication Critical patent/TW201838185A/zh
Application granted granted Critical
Publication of TWI673874B publication Critical patent/TWI673874B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

為使場效電晶體小型化(目的)，本發明提供一種場效電晶體(實現目的的手段)，包括：一半導體薄膜，形成在一基底上；一閘極絕緣薄膜，形成在該半導體薄膜的一部分上；一閘極電極，形成在該閘極絕緣薄膜上；以及一源極電極和一汲極電極，形成為與該半導體薄膜接觸，其中，該源極電極和該汲極電極的厚度小於該閘極絕緣薄膜的厚度，以及該閘極絕緣薄膜包括不與該源極電極或該汲極電極接觸的一區域。

Description

場效電晶體及其製造方法、顯示元件、顯示裝置及系統
本發明主要涉及一種場效電晶體及其製造方法、一種顯示元件、一種顯示裝置及一種系統。
場效電晶體(Field-effect Transistor,FET)具有低閘極電流和平坦結構。因此，與雙極性電晶體相比，場效電晶體可以容易地製造並且也可以容易地整合。由於這些原因，場效電晶體廣泛使用於現有電子裝置中的積體電路內。
在這種場效電晶體中，矽化物半導體、氧化物半導體以及有機半導體被用於半導體薄膜。此種場效電晶體的示例包括場效電晶體，該場效電晶體使用具有自我對準結構的氧化物半導體薄膜。該場效電晶體具有以下之結構：半導體薄膜被層間絕緣層覆蓋、在該層間絕緣層中形成複數個接觸孔、以及在該絕緣層上形成的源極電極和汲極電極通過該等接觸孔連接到源極區和汲極區。此外，場效電晶體的氧化物半導體薄膜設置有通道形成區以及電阻低於該通道形成區的低電阻區。此外，在該通道形成區與該低電阻區之間形成雜質區(例如，參照專利文獻1)。
《引用列表》
《專利文獻》
《專利文獻1》日本特許公開第2013-175710號
然而，需要上述場效電晶體的結構以允許形成複數個接觸孔、一源極電極和一汲極電極的位置的變化。因此，上述場效電晶體的結構不適合小型化。此外，鑒於在通道形成區域與低電阻區之間形成雜質區，上述場效電晶體不適合小型化。
鑒於上述情況，本發明實施例的目的是使場效電晶體小型化。
一場效電晶體，包括：一半導體薄膜，形成在一基底上；一閘極絕緣薄膜，形成在該半導體薄膜的一部分上；一閘極電極，形成在該閘極緣膜上；和一源極電極和一汲極電極，形成為與該半導體薄膜接觸，其中，該源極電極和該汲極電極的厚度小於該閘極絕緣薄膜的厚度，以及該閘極絕緣薄膜包括不與該源極電極或該汲極電極接觸的一區域。
根據本發明的至少一個實施例，場效電晶體可以小型化。
10‧‧‧場效電晶體
10A‧‧‧場效電晶體
10B‧‧‧場效電晶體
10C‧‧‧場效電晶體
10D‧‧‧場效電晶體
10E‧‧‧場效電晶體
11‧‧‧基底
12‧‧‧半導體薄膜
13‧‧‧閘極絕緣薄膜
14‧‧‧閘極電極
14A‧‧‧閘極電極
14B‧‧‧閘極電極
14C‧‧‧閘極電極
14D‧‧‧閘極電極
14E‧‧‧閘極電極
15‧‧‧源極電極
16‧‧‧汲極電極
17‧‧‧閘極電極覆蓋層
141‧‧‧導電薄膜
142‧‧‧導電薄膜
143‧‧‧導電薄膜
300‧‧‧保護層(蝕刻遮罩)
310‧‧‧保護層(蝕刻遮罩)
320‧‧‧保護層(蝕刻遮罩)
500‧‧‧電視機
501‧‧‧主控制器
503‧‧‧調諧器
504‧‧‧類比至數位轉換器
505‧‧‧解調電路
506‧‧‧傳輸流解碼器
511‧‧‧音訊解碼器
512‧‧‧數位至類比轉換器
513‧‧‧音訊輸出電路
514‧‧‧揚聲器
521‧‧‧視訊解碼器
522‧‧‧視訊/OSD合成電路
523‧‧‧視訊輸出電路
524‧‧‧顯示裝置
525‧‧‧OSD渲染電路
531‧‧‧記憶體
532‧‧‧操作裝置
541‧‧‧驅動介面
542‧‧‧硬碟驅動器
543‧‧‧光碟驅動器
551‧‧‧紅外線光感測器
552‧‧‧通訊控制器
610‧‧‧天線
620‧‧‧遙控發射器
700‧‧‧顯示單元
702‧‧‧顯示元件
703‧‧‧顯示元件
710‧‧‧顯示器
712‧‧‧陰極
714‧‧‧陽極
720‧‧‧驅動電路
730‧‧‧驅動電路
740‧‧‧有機電致發光薄膜層
742‧‧‧電子傳輸層
744‧‧‧發光層
746‧‧‧電洞傳輸層
750‧‧‧有機電致發光元件
760‧‧‧電容器
762‧‧‧相對電極(共同電極)
770‧‧‧液晶元件
772‧‧‧相對電極(共同電極)
780‧‧‧顯示控制單元
782‧‧‧影像資料處理電路
784‧‧‧掃描線驅動電路
786‧‧‧資料線驅動電路
810‧‧‧場效電晶體
820‧‧‧場效電晶體
830‧‧‧電容器
840‧‧‧場效電晶體
D‧‧‧汲極電極
G‧‧‧閘極電極
S‧‧‧源極電極
X0~Xn-1‧‧‧掃描線
Y0~Ym-1‧‧‧資料線
Y0i~Ym-1i‧‧‧電流供給線
圖1A是說明第一實施例的場效電晶體的剖面圖；圖1B是說明第一實施例的場效電晶體的平面圖；圖2A是說明用於製作第一實施例的場效電晶體的過程的圖(部份1)；圖2B是說明用於製作第一實施例的場效電晶體的過程的圖(部份1)；圖2C是說明用於製作第一實施例的場效電晶體的過程的圖(部份1)；圖2D是說明用於製作第一實施例的場效電晶體的過程的圖(部份1)；圖3A是說明用於製作第一實施例的場效電晶體的過程的圖(部份2)；圖3B是說明用於製作第一實施例的場效電晶體的過程的圖(部份2)；圖3C是說明用於製作第一實施例的場效電晶體的過程的圖(部份2)；圖4是說明第二實施例的場效電晶體的剖面圖；圖5是說明第三實施例的場效電晶體的剖面圖；圖6A是說明用於製作第三實施例的場效電晶體的過程的圖；圖6B是說明用於製作第三實施例的場效電晶體的過程的圖；圖6C是說明用於製作第三實施例的場效電晶體的過程的圖； 圖7是說明第四實施例的場效電晶體的剖面圖；圖8A是說明用於製作第四實施例的場效電晶體的過程的圖；圖8B是說明用於製作第四實施例的場效電晶體的過程的圖；圖8C是說明用於製作第四實施例的場效電晶體的過程的圖；圖8D是說明用於製作第四實施例的場效電晶體的過程的圖；圖9是說明第五實施例的場效電晶體的剖面圖；圖10是說明第六實施例的場效電晶體的剖面圖；圖11是說明在示例1中所製作的場效電晶體的特性的圖；圖12是說明第七實施例的電視設備的配置的方塊圖；圖13是第七實施例的電視設備的說明圖(部分1)；圖14是第七實施例的電視設備的說明圖(部分2)；圖15是第七實施例的電視設備的說明圖(部分3)；圖16是第七實施例的顯示元件的說明圖；圖17是第七實施例的有機電致發光(Electroluminescent,EL)元件的說明圖；圖18是第七實施例的該電視設備的說明圖(部分4)；圖19是第七實施例的另一顯示元件的說明圖(部分1)；以及圖20是第七實施例的另一顯示元件的說明圖(部分2)。
以下，將參照圖式描述本發明的實施例。
在圖式中，相同的元件由相同的元件符號表示，並且可以省略其重複描述。以下將參考所附圖式詳細說明本發明，其示例在所附圖式中展示。
<第一實施例>
<場效電晶體的配置>
圖1A和圖1B是說明第一實施例的場效電晶體的圖。圖1A是剖面圖，圖1B是平面圖。圖1A說明了沿著圖1B的A-A線所截取的垂直剖面圖。為了便於說明，在圖1B的平面圖中所示的一些元件使用與在圖1A的剖面圖中使用之相同的影線來表示。
參照圖1A和1B，場效電晶體10是頂部閘極/頂部接觸場效電晶體，其包括：基底11；半導體薄膜12；閘極絕緣薄膜13；閘極電極14；源極 電極15；汲極電極16；以及閘極電極覆蓋層17。場效電晶體10可以是頂部閘極/底部接觸場效電晶體。場效電晶體10是半導體裝置的典型示例。
在本實施例中，為了方便起見，閘極電極覆蓋層17側表示為上側或一側，而基底11側表示為下側或另一側。此外，將閘極電極覆蓋層17側上的各個元件的表面表示為上表面或一表面，並且將基底11側上的各個元件的表面表示為下表面或另一表面。然而，場效電晶體10可以上下顛倒使用或可以任意角度設置。而且，平面圖是指從基底11的上表面沿法線方向(z軸方向)觀察物體。平面形狀是指從法線方向(z軸方向)的基底11的上表面觀察時的物體形狀。此外，垂直剖面是指在基底11上的各個元件在層疊方向上的剖面。橫切面是指在與層疊方向垂直的方向(平行於基底11的上表面的方向)上的基底11上的各個元件的剖面。
在場效電晶體10中，半導體薄膜12形成在絕緣基底11上的預定區域中。閘極絕緣薄膜13形成在半導體薄膜12的預定區域上。而且，在閘極絕緣薄膜13上形成與閘極絕緣薄膜13具有相同圖案的閘極電極14。此外，覆蓋基底11和半導體薄膜12的源極電極15和汲極電極16形成有置於源極電極15與汲極電極16之間的閘極絕緣薄膜13，從而在半導體薄膜12中形成通道。此外，閘極電極覆蓋層17形成在閘極電極14上。
如同在此使用的，與閘極絕緣薄膜相同的圖案是指在平面圖中閘極電極與閘極絕緣薄膜大致重疊的圖案。而且，大致上重疊，當然包括其中閘極緣膜和閘極電極具有相同形狀的情況，並且還包括如下所述的情況：閘極電極的下表面的外緣部分從閘極絕緣薄膜的上表面的周邊突出數百nm的情況；以及閘極絕緣薄膜的上表面的外緣部分從閘極電極的下表面的周邊突出數百nm的情況。在下文中，將詳細描述場效電晶體10的各個元件。
基底11是其上形成有半導體薄膜12的絕緣構件。基底11的形狀、結構和尺寸沒有特別限制，並且可以根據目的適當選擇。舉例說明，在圖1A和圖1B中，基底11的平面形狀形成近似正方形的形狀。
基底11的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用玻璃基底、塑料基底等。玻璃基底沒有特別限制，可以根據目的適當選擇。玻璃基底的示例包括無鹼玻璃和二氧化矽玻璃。
塑料基底沒有特別限制，可以根據目的適當選擇。塑料基底的示例包括聚碳酸酯(PC)、聚醯亞胺(PI)、聚乙烯對苯二酸酯(PET)和聚奈二甲酸二乙酯(PEN)。
半導體薄膜12形成在基底11的預定區域上。半導體薄膜12的形狀、結構和尺寸沒有特別限制，並且可以根據目的適當選擇。舉例說明，在圖1A和圖1B中，半導體薄膜12的平面形狀形成為矩形形狀，其中長邊在x軸方向上。位於源極電極15與汲極電極16之間的半導體薄膜12作為通道區。半導體薄膜12的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為5nm至1μm，並且更佳為10nm至0.5μm。
半導體薄膜12的材料沒有特別限制，並且可以根據目的適當選擇。材料的示例包括諸如多晶矽(p-Si)、非晶矽(a-Si)、氧化物半導體和並五苯的有機半導體。其中，就與閘極絕緣薄膜13的介面的穩定性而言，較佳使用氧化物半導體。
作為構成半導體薄膜12的氧化物半導體，可以使用n型氧化物半導體。n型氧化物半導體沒有特別限制，可以根據目的適當選擇。較佳地，n型氧化物半導體包括銦(In)、鋅(Zn)、錫(Sn)以及鈦中的至少任一種，並且還包括鹼土元素或稀土元素。較佳地，n型氧化物半導體包括銦，並且還包括鹼土元素或稀土元素。
鹼土元素的示例包括鈹(Be)、鎂(Mg)、鈣(Ca)、鍶(Sr)、鋇(Ba)以及鐳(Ra)。
稀土元素的示例包括鈧(Sc)、釔(Y)、鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鎦(Lu)。
根據氧缺陷的量，氧化銦的電子載體密度變化大約1018cm-3至1020cm-3。氧化銦往往有氧缺陷。因此，在形成含有氧化物的半導體薄膜後，在後處理期間可能會產生意外的氧缺陷。氧化物較佳主要由兩種金屬形成，其為銦和鹼土元素或稀土元素，這兩者比銦更容易與氧結合。這使得可以容易地控制組成，同時防止產生意外的氧缺陷。因此，電子載體密度也可以被適當地控制。
另外，構成半導體薄膜12的n型氧化物半導體以從二價陽離子、三價陽離子、四價陽離子、五價陽離子、六價陽離子、七價陽離子以及八價陽 離子中選出的至少一種摻雜物進行置換摻雜。較佳地，摻雜物的價數可以大於構成n型氧化物半導體的金屬離子(除了摻雜物以外)的價數。置換摻雜也被稱為n型摻雜。
閘極絕緣薄膜13設置在半導體薄膜12的一部分與閘極電極14之間。閘極絕緣薄膜13包括不與源極電極15或汲極電極16接觸的一區域。閘極絕緣薄膜13的形狀、結構和尺寸沒有特別限制，並且可以根據目的適當選擇。舉例說明，在圖1A和圖1B中，閘極絕緣薄膜13的平面形狀形成為矩形形狀，其中長邊在x軸方向上。閘極絕緣薄膜13的一部分從半導體薄膜12的上表面沿著y軸方向延伸並直接形成在基底11上。
閘極絕緣薄膜13是用於使閘極電極14、半導體薄膜12、源極電極15以及汲極電極16彼此絕緣的層。閘極絕緣薄膜13的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為50nm至1000nm，並且更佳為100nm至500nm。
例如，閘極絕緣薄膜13是氧化物薄膜。氧化物薄膜包含：為鹼土金屬的A群元素；以及為鎵(Ga)、鈧(Sc)、釔(Y)和鑭系元素中的至少一種的B群元素。氧化物薄膜較佳包含C群元素，該C群元素為Zr(鋯)和Hf(鉿)的至少一種，並且根據需要還包含其他成份。氧化物薄膜可以包括一種鹼土金屬元素或者可以包括兩種或更多種鹼土金屬元素。
鑭系元素的示例包括鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、鉕(Pm)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鎦(Lu)。
氧化物薄膜含有順電非晶氧化物，或較佳由順電非晶氧化物形成。順電非晶氧化物在大氣中是穩定的，並且可以在廣泛的組成範圍中穩定地形成非晶結構。晶體可以包含在氧化物薄膜的一部分中。
鹼土金屬氧化物往往會與大氣中的水分或二氧化碳反應，且很容易轉化為氫氧化物或碳酸鹽。因此，這種鹼土氧化物本身不適用於電子裝置。另外，Ga、Sc、Y以及Ce以外之鑭系元素的簡單氧化物容易結晶而產生漏電流。但是，含有鹼土金屬以及除Ga、Sc、Y以及Ce以外之鑭系元素的氧化物在大氣中穩定，可以在廣泛的組成範圍內形成非晶薄膜。在鑭系元素中，具體地，Ce 變成四價，並與鹼土金屬一起形成具有鈣鈦礦結構的晶體。因此，為了獲得非晶相，希望是除了Ce之外的鑭系元素。
對於含有鹼土金屬和Ga的氧化物，存在有尖晶石結構等晶相。然而，與具有鈣鈦礦結構的晶體相比，除非溫度非常高(通常，在1000℃以上)，否則這些晶體不會沉澱。而且，尚未有關於含有鹼土金屬及除Sc、Y和Ce以外之鑭系元素的氧化物的穩定晶相的報告被提出。即使在高溫後處理之後，晶體也很少從非晶相沉澱。另外，當包含鹼土金屬和除Ga、Sc、Y以及Ce之外的鑭系元素的氧化物由三種或更多種金屬元素形成時，非晶相變得更加穩定。
包含在氧化物薄膜中的每種元素的含量沒有特別的限制。然而，氧化物薄膜較佳地包括從各個元素組中選擇的金屬元素，以形成能夠保持穩定的非晶形的組成。
為了製造介電係數高的薄膜，較佳地增加Ba、Sr、Lu以及La等元素的組成比。
由於本實施例的氧化物薄膜可以在廣泛的組成範圍內形成非晶薄膜，因此物理性質也可以被廣泛地控制。例如，本實施例的氧化物薄膜的介電係數一般大約為6至20，且相較於SiO2係足夠地高。但是，藉由選擇組成，可以根據使用目的將介電係數調整到適當的值。
此外，本實施例的氧化物薄膜的熱膨脹係數相當於一般配線材料或半導體材料的熱膨脹係數，即10-6至10-5。因此，與具有10-7的熱膨脹係數的SiO2相比，本實施例的氧化物薄膜即使在重複地進行加熱過程之後也很少出現薄膜剝離等問題。特別是，對於諸如a-IGZO的氧化物半導體，形成有利的介面。
因此，通過使用本實施例的氧化物薄膜可以提供高性能的半導體裝置。
然而，閘極絕緣薄膜13並不限於包含至少A群元素和B群元素的氧化物薄膜，並且較佳地包含C群元素。例如，閘極絕緣薄膜13可以是含有Si和鹼土金屬的氧化物薄膜。此外，例如，閘極絕緣薄膜13可以是由SiO2、SiN、SiON或Al2O3形成的薄膜。
閘極電極14形成在閘極絕緣薄膜13上。閘極電極14是施加閘極電壓的電極。閘極電極14與半導體薄膜12相對設置，閘極絕緣薄膜13置於其間。
閘極電極14的形狀、結構和尺寸沒有特別限制，並且可以根據目的適當選擇。舉例說明，在圖1A和圖1B中，閘極絕緣薄膜13的平面形狀形成為矩形形狀，其中長邊在y軸方向上。在平面圖中，閘極電極14與閘極絕緣薄膜13大致重疊。
閘極電極14的材料沒有特別限制，並且可以根據目的適當選擇。該材料的實例包括鋁(Al)、鉑(Pt)、鈀(Pd)、金(Au)、銀(Ag)、銅(Cu)、鋅(Zn)、鎳(Ni)、鉻(Cr)、鉭(Ta)、鉬(Mo)、鈦(Ti)、該等金屬的合金、以及該等金屬的混合物。
此外，閘極電極14的材料的示例包括氧化銦、氧化鋅、氧化錫、氧化鎵和氧化鈮等導電氧化物、該等氧化物的錯合物，以及該等氧化物的混合物。另外，也可以使用聚乙烯二氧噻吩(PEDOT)、聚苯胺(PANI)等有機導體。閘極電極14的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至1μm，並且更佳為50nm至300nm。
源極電極15和汲極電極16形成在基底11上並與半導體薄膜12接觸。源極電極15和汲極電極16形成為覆蓋半導體薄膜12的一部分，並且形成為彼此隔開預定距離，以作為通道區。源極電極15和汲極電極16是在閘極電極14施加閘極電壓時使電流流過的電極。
源極電極15和汲極電極16的形狀、結構和尺寸沒有特別限制，並且可以根據目的適當選擇。舉例說明，在圖1A和1B中，源極電極15和汲極電極16的平面形狀形成為矩形形狀，其中長邊在x軸方向上。
源極電極15和汲極電極16的材料沒有特別限制，並且可以根據目的適當選擇。該材料的實例包括鋁、金、鉑、鈀、銀、銅、鋅、鎳、鉻、鉭、鉬、鈦、該等金屬的合金、以及該等金屬的混合物。另外，可以使用氧化銦、氧化鋅、氧化錫、氧化鎵、氧化鈮等導電性氧化物、該等氧化物的錯合物、以及該等氧化物的混合物。源極電極15和汲極電極16可以使用這些材料的層狀結構。
源極電極15和汲極電極16的平均厚度沒有特別限制，並且可以根據目的適當選擇。然而，源極電極15和汲極電極16的平均厚度形成為小於閘極絕緣薄膜13的平均厚度。
這可以防止源極電極15和汲極電極16與閘極電極14接觸。因此，可以抑制源極電極15與閘極電極14之間的漏電流，並且也抑制了汲極電極16與閘極電極14之間的漏電流。因此，可以獲得有利的電晶體特性。
閘極電極覆蓋層17形成在閘極電極14的預定區域上。閘極電極覆蓋層17形成為與閘極電極14接觸，而不與構成包含源極電極15和汲極電極16的場效電晶體10的其他元件接觸。
閘極電極覆蓋層17是由與源極電極15和汲極電極16相同的材料形成的層，並且具有與源極電極15和汲極電極16幾乎相同的厚度。源極電極15、汲極電極16和閘極電極覆蓋層17的組合平面形狀形成為矩形形狀，其長邊位於x軸方向。然而，源極電極15、汲極電極16和閘極電極覆蓋層17彼此間隔開，並且彼此不電性連接。
<製造場效電晶體的方法>
以下，將描述用於製造圖1A和圖1B所示的場效電晶體的方法。圖2A至圖2D和圖3A至圖3C是說明用於製作第一實施例的場效電晶體的過程的圖。
首先，在圖2A所示的步驟中，準備基底11，例如，為玻璃基底。半導體薄膜12形成在基底11的整個表面上。如上所述，可以適當選擇基底11的材料和厚度。另外，為了清潔基底11的表面並提高黏合性，較佳地進行諸如氧電漿、UV臭氧和UV輻射清潔的預處理。
用於形成半導體薄膜12的方法沒有特別限制，並且可以根據目的適當選擇。用於形成薄膜的方法的示例包括真空製程，例如濺射法、脈衝雷射沉積(PLD)法、化學氣相沉積(CVD)法和原子層沉積(ALD)法，且也包含溶液製程，例如浸塗法、旋塗法、晶塗法等。如上所述，可以適當選擇半導體薄膜12的材料和厚度。
在形成半導體薄膜12之後，在半導體薄膜12的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。因此，形成覆蓋半導體薄膜12上的預定區域的保護層300(蝕刻遮罩)。
接下來，在圖2B所示的步驟中，使用保護層300作為蝕刻遮罩，通過蝕刻去除半導體薄膜12未被保護層300覆蓋的區域。例如，可以通過濕式蝕刻去除半導體薄膜12。
接下來，在圖2C所示的步驟中，在去除保護層300之後，覆蓋半導體薄膜12的閘極絕緣薄膜13和閘極電極14依序地層疊在基底11的整個表面上。
用於形成閘極絕緣薄膜13的方法沒有特別限制，並且可以根據目的適當選擇。用於形成薄膜的方法的示例包括真空製程，例如濺射法、脈衝雷射沉積(PLD)法、化學氣相沉積(CVD)法和原子層沉積(ALD)法，且也包含溶液製程，例如浸塗法、旋塗法、晶塗法等。如上所述，可以適當選擇閘極絕緣薄膜13的材料和厚度。
用於形成閘極電極14的方法沒有特別限制，並且可以根據目的適當選擇。示例包括真空製程，例如濺射法、脈衝雷射沉積(PLD)法、化學氣相沉積(CVD)法和原子層沉積(ALD)法，且也包含溶液製程，例如浸塗法、旋塗法、晶塗法等。如上所述，可以適當選擇閘極電極14的材料和厚度。
在形成閘極絕緣薄膜13和閘極電極14之後，在閘極電極14的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。因此，形成覆蓋閘極電極14上的預定區域的保護層310(蝕刻遮罩)。
接下來，在圖2D所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除閘極電極14未被保護層310覆蓋的區域。隨後，通過蝕刻去除閘極絕緣薄膜13未被保護層310覆蓋的區域。
例如，當閘極電極14由Al、Mo或含有Al和Mo中的一種的合金形成時，可以透過使用PAN(磷酸-乙酸-硝酸)基蝕刻溶液蝕刻閘極電極14。PAN基蝕刻溶液是磷酸、硝酸和乙酸的混合溶液。
另外，當閘極絕緣薄膜13是至少包含上述A群元素和B群元素的氧化物薄膜時，可以通過使用包含至少以下任一種的蝕刻溶液來蝕刻閘極絕緣薄膜13：鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及過氧化氫。
此外，當閘極絕緣薄膜13是含有Si的氧化物薄膜時，通過使用含有氫氟酸、氟化銨、氟化氫銨和有機鹼中的至少一種的蝕刻溶液，可以蝕刻閘極絕緣薄膜13。
而且，保護層310對PAN基蝕刻溶液具有抗蝕刻性。
因此，通過僅執行一次遮罩製作過程(亦即，用於形成保護層310的過程)，可以蝕刻閘極電極14和閘極絕緣薄膜13。例如，可以通過使用相同的遮罩(保護層310)來執行蝕刻。亦即，與傳統技術不同，不需要為了閘極電極14的蝕刻和閘極絕緣薄膜13的蝕刻而製造單獨的遮罩。
接下來，在圖3A所示的步驟中，當去除保護層310後，覆蓋基底11和半導體薄膜12的源極電極15和汲極電極16形成為具有置於源極電極15與汲極電極16之間的閘極絕緣薄膜13，從而在半導體薄膜12中形成通道。同時，閘極電極覆蓋層17形成在閘極電極14上。
用於形成源極電極15、汲極電極16以及閘極電極覆蓋層17的方法沒有特別限制，並且可以根據目的適當選擇。該方法的示例包括透過使用以下形成膜的方法：濺射法、真空沉積法、浸塗法、旋塗法、以及晶塗法，隨後通過光刻對薄膜進行圖案化加工。源極電極15、汲極電極16和閘極電極覆蓋層17的材料和厚度可以如上所述適當選擇。
在形成源極電極15、汲極電極16以及閘極電極覆蓋層17之後，在源極電極15、汲極電極16以及閘極電極覆蓋層17的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。因此，形成覆蓋源極電極15、汲極電極16和閘極電極覆蓋層17上的預定區域的保護層320(蝕刻遮罩)。
接下來，在圖3B所示的步驟中，使用保護層320作為蝕刻遮罩，通過蝕刻去除源極電極15和汲極電極16未被保護層320覆蓋的區域。例如，源極電極15和汲極電極16的區域可以通過濕式蝕刻去除。閘極電極覆蓋層17完全被保護層320覆蓋。因此，閘極電極覆蓋層17未被蝕刻。
接下來，在圖3C所示的步驟中，去除保護層320。因此，產生了自我對準頂部閘極場效電晶體10。
第一實施例的場效電晶體10形成為使得源極電極15和汲極電極16與半導體薄膜12接觸。與傳統技術不同，第一實施例的場效電晶體10不需要其中形成在層間絕緣層上的源極電極和汲極電極通過接觸孔連接到半導體薄膜12的源極區和汲極區的結構。另外，不需要形成雜質區等。因此，場效電晶體10可以小型化。
此外，場效電晶體10是自我對準方式(自我對準結構)場效電晶體，其中源極電極15和汲極電極16通過使用閘極絕緣薄膜13作為遮罩以自我對準的方式製造。這允許基於閘極絕緣薄膜13的寬度控制通道長度，使得可以讓場效電晶體10小型化。
此外，在場效電晶體10中，閘極絕緣薄膜13的平面形狀與閘極電極14的平面形狀基本相同。因此，可以減少寄生電容。結果，可以改善場效電晶體10的開關特性。
此外，源極電極15和汲極電極16的厚度小於閘極絕緣薄膜13的厚度。這防止了源極電極15和汲極電極16與閘極電極14接觸。而且，由於源極電極15和汲極電極16很薄，所以源極電極15與閘極電極覆蓋層17之間以及汲極電極16與閘極電極覆蓋層17之間形成高度差。這確保了源極電極15和汲極電極16與閘極電極覆蓋層17分離。因此，可以抑制源極電極15與閘極電極14之間的漏電流、以及汲極電極16與閘極電極14之間的漏電流。因此，可以獲得有利的電晶體特性。
另外，在場效電晶體10中，閘極電極14和閘極絕緣薄膜13採用相同的遮罩進行蝕刻。由此，與傳統的製造流程相比，其允許減少用於場效電晶體10的過程中所使用的蝕刻遮罩的數量，以能夠簡化用於製造場效電晶體10的過程。
<第二實施例>
第二實施例說明一個閘極電極形成懸垂(overhang)形狀的示例。在第二實施例中，可以省略與上述實施例相同的元件的描述。
圖4是說明第二實施例的場效電晶體的剖面圖。圖4中所示的場效電晶體10A與場效電晶體10(參見圖1A)之間的區別在於，閘極電極14被閘極電極14A取代。
閘極電極14A形成為懸垂形狀。亦即，閘極絕緣薄膜13包括其寬度比閘極電極14A更窄的區域。
在圖4的示例中，閘極電極14A的側面垂直於基底11的上表面。閘極電極14A的下表面的外緣部分從閘極絕緣薄膜13的上表面的周邊突出。亦即，在閘極電極14A的整個區域中，閘極電極14A的寬度比閘極絕緣薄膜13 的寬度更寬。例如，懸垂量(圖4的剖面中所示的閘極電極14A與閘極絕緣薄膜13之間的寬度差)可以設定為大約100nm至數百nm。
然而，閘極電極14A的側面不需要垂直於基底11的上表面。閘極電極14A可以形成為朝著閘極絕緣薄膜13變窄的向下錐形，或者可以形成為朝著閘極絕緣薄膜13變寬的向上錐形。亦即，只要閘極絕緣薄膜13具有寬度比閘極電極14A的寬度更窄的區域，則閘極絕緣薄膜13可以形成為任何形狀。
懸垂形狀的閘極電極14A可以透過控制圖2D所示的步驟中的濕式蝕刻過程來製造。亦即，通過控制濕式蝕刻過程，能夠製造具有寬度窄於閘極電極14A的寬度的區域的閘極絕緣薄膜13。
以此方式，第二實施例的場效電晶體10A具有與第一實施例的場效電晶體10相似的結構。因此，場效電晶體10A可以小型化。
此外，在場效電晶體10A中，閘極電極14A形成為懸垂形狀，閘極絕緣薄膜13具有寬度比閘極電極14A的寬度更窄的區域。這確保了源極電極15和汲極電極16與閘極電極覆蓋層17分離。而且，源極電極15和汲極電極16的厚度小於閘極絕緣薄膜13的厚度。由於這種協同效應，可以抑制源極電極15與閘極電極14A之間的漏電流、以及汲極電極16與閘極電極14A之間的漏電流。因此，可以獲得有利的電晶體特性。
<第三實施例>
第三實施例說明了一個閘極電極具有底切的示例。在第三實施例中，可以省略與上述實施例相同的元件的描述。
<場效電晶體的結構>
圖5是說明第三實施例的場效電晶體的剖面圖。圖5中所示的場效電晶體10B與場效電晶體10(參見圖1A)之間的區別在於，閘極電極14被閘極電極14B取代。
閘極電極14B具有底切(undercut)。亦即，閘極電極14B包括寬度比閘極絕緣薄膜13更窄的區域。
在圖5的示例中，閘極電極14B是在導電薄膜141上層疊有導電薄膜142的多層薄膜。在構成閘極電極14B的多層薄膜中，層的寬度朝著閘極絕緣薄膜13逐層變窄。更具體而言，導電薄膜141的寬度比導電薄膜142的寬 度更窄。因此，導電薄膜142的下表面的外緣部分從導電薄膜141的上表面的周邊突出。而且，導電薄膜141的寬度比閘極絕緣薄膜13的寬度更窄。因此，閘極絕緣薄膜13的上表面的外緣部分從導電薄膜141的下表面的周邊突出。
例如，底切量(圖5的剖面中所示的導電薄膜141與導電薄膜142之間的寬度差)可以設定為大約100nm至數百nm。
導電薄膜141的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用金屬、合金、複數個金屬的混合物、以及金屬薄膜以外的導電薄膜，其可以通過使用有機鹼溶液作為蝕刻溶液來進行蝕刻。該材料的實例包括鋁(Al)、Al合金(主要含有Al的合金)、以及具有導電性的氧化物薄膜。
有機鹼溶液的示例包括強鹼性溶液如四甲基氫氧化銨(TMAH基)、2-羥乙基三甲基氯化銨(膽鹼基)、以及單乙醇胺溶液。
導電薄膜142的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用金屬、合金、複數個金屬的混合物、以及金屬薄膜以外的導電薄膜，其對有機鹼溶液具有抗蝕刻性，並且對於預定的蝕刻溶液具有比導電薄膜141更高的蝕刻速率。材料的實例包括鉬(Mo)、鎢(W)、鈦(Ti)、鉭(Ta)、鉻(Cr)、銅(Cu)和鎳(Ni)等金屬、該等金屬的合金、該等金屬的混合物、以及具有導電性的氧化物薄膜。
導電薄膜141的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至200nm，並且更佳為50nm至100nm。導電薄膜142的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至200nm，並且更佳為50nm至100nm。
<製造場效電晶體的方法>
為了製造場效電晶體10B，首先執行與圖2A和圖2B中描述的步驟類似的步驟。接下來，在圖6A所示的步驟中，在去除保護層300之後，覆蓋半導體薄膜12的閘極絕緣薄膜13形成在基底11的整個表面上。此外，導電薄膜141和導電薄膜142依序地層疊在閘極絕緣薄膜13上。用於形成閘極絕緣薄膜13的方法如以上所述。
用於形成導電薄膜141和導電薄膜142的方法沒有特別限制，並且可以根據目的適當選擇。方法的示例包括真空製程，例如濺射法、脈衝雷射沉積(PLD)法、化學氣相沉積(CVD)法和原子層沉積(ALD)法，且也包含溶液製程，例如浸塗法、旋塗法、晶塗法等。其他實例包括諸如噴墨印刷、奈米壓印和凹版印刷的印刷製程。
作為這裡的示例，選擇一種能夠透過使用有機鹼溶液作為蝕刻溶液來蝕刻的材料(例如，Al合金)作為導電薄膜141的材料。選擇一種具有比導電薄膜141更高之用於預定蝕刻溶液的蝕刻速率的材料(例如Mo合金)作為導電薄膜142的材料。
在形成導電薄膜142之後，在導電薄膜142的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。結果，形成覆蓋導電薄膜142上的預定區域的保護層310(蝕刻遮罩)。
接下來，在圖6B所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除導電薄膜142未被保護層310覆蓋的區域。通過使用對導電薄膜142的蝕刻速率比對導電薄膜141的蝕刻速率更高的蝕刻溶液執行蝕刻，通過蝕刻僅可以去除未被保護層310覆蓋的導電薄膜142的區域。此時，導電薄膜141難以被蝕刻。導電薄膜141的蝕刻速率與導電薄膜142的蝕刻速率的比例較佳為至少1：10。此外，保護層310對於此步驟中使用的蝕刻溶液具有抗蝕刻性。
接下來，在圖6C所示的步驟中，通過蝕刻去除導電薄膜141未被導電薄膜142覆蓋的區域。在此步驟中，使用有機鹼溶液作為蝕刻溶液。保護層310可溶於有機鹼溶液中。相反地，導電薄膜142對有機鹼溶液具有抗蝕刻性。因此，當保護層310溶解時，通過使用導電薄膜142作為遮罩，可以將導電薄膜141蝕刻成期望的形狀。此外，儘管保護層310逐漸溶解，但圖6C說明了保護層310完全溶解的狀態。在導電薄膜141被蝕刻之後，通過使用閘極電極14B作為遮罩來蝕刻閘極絕緣薄膜13。
而且，在圖6C所示的步驟中，導電薄膜142作為蝕刻遮罩。因此，例如，在執行圖6B所示的步驟之後，可以通過蝕刻預先去除保護層310，隨後，可以通過使用導電薄膜142作為蝕刻遮罩來蝕刻導電薄膜141。
在圖6C所示的步驟中，通過控制濕式蝕刻製程(例如蝕刻時間)，能夠使導電薄膜141的寬度比導電薄膜142的寬度更窄。亦即，可以形成底切(圖6C的剖面中所示的導電薄膜141與導電薄膜142之間的寬度差)。
因此，通過僅執行一次遮罩製作過程(亦即，用於形成保護層310的過程)，可以蝕刻閘極電極14B和閘極絕緣薄膜13。亦即，與傳統技術不同，不需要為了閘極電極14B的蝕刻和閘極絕緣薄膜13的蝕刻而製造單獨的遮罩。
這裡，通過單個遮罩生產過程執行蝕刻可以被表示為「使用相同遮罩的蝕刻」。亦即，「使用相同遮罩的蝕刻」的表述包括通過使用相同的保護層作為蝕刻遮罩來蝕刻複數層的情況，並且還包括當保護層被溶解而下層被蝕刻時通過使用上層作為遮罩蝕刻下層的情況。
在圖6C所示的步驟之後，通過執行與圖3A至圖3C中描述的步驟類似的步驟，產生圖5所示的自我對準頂部閘極場效電晶體10B。
第三實施例的場效電晶體10B具有與第一實施例的場效電晶體10相似的結構。因此，場效電晶體10B可以小型化。
此外，在場效電晶體10B中，閘極電極14B具有底切。在通過濺射形成源極電極15、汲極電極16以及閘極電極覆蓋層17的情況下，濺射粒子難以到達底切部分。這確保了源極電極15和汲極電極16與閘極電極覆蓋層17分離。而且，源極電極15和汲極電極16的厚度小於閘極絕緣薄膜13的厚度。由於這種協同效應，可以抑制源極電極15與閘極電極14B之間的漏電流、以及汲極電極16與閘極電極14B之間的漏電流。因此，可以獲得有利的電晶體特性。
然而，在場效電晶體10B中，源極電極15和汲極電極16的厚度不需要小於閘極絕緣薄膜13的厚度。在場效電晶體10B中，源極電極15和汲極電極16的厚度小於除了上層以外的閘極絕緣薄膜13和閘極電極14B的總厚度(亦即，閘極絕緣薄膜13的厚度加上導電薄膜141的厚度)。這防止了閘極電極14B與源極電極15和汲極電極16接觸。
<第四實施例>
第四實施例說明了一個閘極電極具有底切的另一示例。在第四實施例中，可以省略與上述實施例相同的元件的描述。
<場效電晶體的結構>
圖7是說明第四實施例的場效電晶體的剖面圖。圖7中所示的場效電晶體10C與場效電晶體10(參見圖1A)之間的區別在於，閘極電極14被閘極電極14C取代。
閘極電極14C具有底切。亦即，閘極電極14C具有寬度比閘極絕緣薄膜13更窄的區域。
在圖7的示例中，閘極電極14C是在導電薄膜141上依序地層疊有導電薄膜142與導電薄膜143的多層薄膜。在構成閘極電極14C的多層薄膜中，層的寬度朝著閘極絕緣薄膜13逐層變窄。更具體而言，導電薄膜141的寬度比導電薄膜142的寬度更窄。因此，導電薄膜142的下表面的外緣部分從導電薄膜141的上表面的周邊突出。而且，導電薄膜142的寬度比導電薄膜143的寬度更窄。因此，導電薄膜143的下表面的外緣部分從導電薄膜142的上表面的周邊突出。而且，導電薄膜141的寬度比閘極絕緣薄膜13的寬度更窄。因此，閘極絕緣薄膜13的上表面的外緣部分從導電薄膜141的下表面的周邊突出。
例如，底切量(如圖7的剖面中所示的導電薄膜141與導電薄膜142之間的寬度差)可以設定為大約100nm至數百nm。而且，例如，底切量(如圖7的剖面中所示的導電薄膜142與導電薄膜143之間的寬度差)可以設定為大約100nm至數百nm。
導電薄膜141和導電薄膜142的材料和厚度如上所述。導電薄膜143的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用金屬、合金、複數個金屬的混合物、以及金屬薄膜以外的導電薄膜，其對有機鹼溶液具有抗蝕刻性，並且對於預定的蝕刻溶液具有比導電薄膜142更高的蝕刻速率。材料的實例包括鉬(Mo)、鎢(W)、鈦(Ti)、鉭(Ta)、鉻(Cr)、銅(Cu)和鎳(Ni)等金屬、該等金屬的合金、該等金屬的混合物、以及具有導電性的氧化物薄膜。導電薄膜143的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至200nm，並且更佳為50nm至100nm。
<製造場效電晶體的方法>
為了製造場效電晶體10C，首先執行與第一實施例中圖2A和圖2B中描述的步驟類似的步驟。接下來，在圖8A所示的步驟中，在去除保護層300之後，覆蓋半導體薄膜12的閘極絕緣薄膜13形成在基底11的整個表面上。 此外，導電薄膜141、導電薄膜142以及導電薄膜143依序地層疊在閘極絕緣薄膜13上。用於形成閘極絕緣薄膜13的方法如以上所述。用於形成導電薄膜143的方法可以與用於形成導電薄膜141和142的方法相同。
作為這裡的示例，選擇一種能夠透過使用有機鹼溶液作為蝕刻溶液來蝕刻的材料(例如，Al合金)作為導電薄膜141的材料。選擇一種對有機鹼溶液具有抗蝕刻性且對於預定蝕刻溶液具有比導電薄膜141更高的蝕刻速率的材料(例如Mo合金)作為導電薄膜142的材料。此外，選擇一種對有機鹼溶液具有耐蝕刻性且對於預定蝕刻溶液具有比導電薄膜142更高的蝕刻速率的材料(例如，Ti)作為導電薄膜143的材料。
在形成導電薄膜143之後，在導電薄膜143的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。結果，形成覆蓋導電薄膜143上的預定區域的保護層310(蝕刻遮罩)。
接下來，在圖8B所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除導電薄膜143未被保護層310覆蓋的區域。通過使用對導電薄膜143的蝕刻速率比對導電薄膜142的蝕刻速率更高的蝕刻溶液執行蝕刻，通過蝕刻僅可以去除未被保護層310覆蓋的導電薄膜143的區域。此時，導電薄膜142難以被蝕刻。導電薄膜142的蝕刻速率與導電薄膜143的蝕刻速率之比例較佳為至少1：10。此外，保護層310對於此步驟中使用的蝕刻溶液具有抗蝕刻性。
接下來，在圖8C所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除導電薄膜142未被保護層310覆蓋的區域。通過使用對導電薄膜142的蝕刻速率比對導電薄膜141的蝕刻速率更高的蝕刻溶液執行蝕刻，通過蝕刻僅可以去除未被保護層310覆蓋的導電薄膜142的區域。此時，導電薄膜141難以被蝕刻。導電薄膜141的蝕刻速率與導電薄膜142的蝕刻速率之比例較佳為至少1：10。此外，保護層310對於此步驟中使用的蝕刻溶液具有抗蝕刻性。
接下來，在圖8D所示的步驟中，通過蝕刻去除導電薄膜141未被導電薄膜142與143覆蓋的區域。在此步驟中，使用有機鹼溶液作為蝕刻溶液。保護層310可溶於有機鹼溶液中。相反地，導電薄膜142和143對有機鹼溶液具有抗蝕刻性。因此，當保護層310溶解時，通過使用導電薄膜142與143作為遮罩，可以將導電薄膜141蝕刻成期望的形狀。此外，儘管保護層310逐漸 溶解，但圖8D說明了保護層310完全溶解的狀態。在導電薄膜141被蝕刻之後，通過使用閘極電極14C作為遮罩來蝕刻閘極絕緣薄膜13。
而且，在圖8D所示的步驟中，導電薄膜142和143作為蝕刻遮罩。因此，例如，在執行圖8B或圖8C所示的步驟之後，可以通過蝕刻預先去除保護層310，隨後，可以通過使用導電薄膜142和143作為蝕刻遮罩來蝕刻導電薄膜141。
在圖8D所示的步驟中，通過控制濕式蝕刻過程(例如，蝕刻時間)，能夠使導電薄膜142的寬度比導電薄膜143的寬度窄，並且能夠使導電薄膜141的寬度比導電薄膜142的寬度窄。亦即，可以形成更寬的底切(圖8D的剖面中所示的導電薄膜141與導電薄膜143之間的寬度差)。
因此，通過僅執行一次遮罩製作過程(亦即，用於形成保護層310的過程)，可以蝕刻閘極電極14C和閘極絕緣薄膜13。亦即，與傳統技術不同，不需要為了閘極電極14C的蝕刻和閘極絕緣薄膜13的蝕刻而製造單獨的遮罩。
在圖8D所示的步驟之後，通過執行與圖3A至圖3C中描述的步驟類似的步驟，產生圖7所示的自我對準頂部閘極場效電晶體10C。
第三實施例的場效電晶體10C具有與第一實施例的場效電晶體10相似的結構。因此，場效電晶體10C可以小型化。
此外，因為場效電晶體10C的閘極電極14C具有三層結構，所以與具有雙層結構的閘極電極14B相比，可以更容易地調節層的蝕刻條件。因此，場效電晶體10C的底切量可以比場效電晶體10B的底切量進一步增加。因此，在通過濺射形成源極電極15、汲極電極16以及閘極電極覆蓋層17的情況下，濺射粒子難以到達底切部分。
這進一步確保了源極電極15和汲極電極16與閘極電極覆蓋層17分離。而且，源極電極15和汲極電極16的厚度小於閘極絕緣薄膜13的厚度。由於這種協同效應，可以抑制源極電極15與閘極電極14C之間的漏電流、以及汲極電極16與閘極電極14C之間的漏電流。因此，可以獲得有利的電晶體特性。
然而，在場效電晶體10C中，源極電極15和汲極電極16的厚度不需要小於閘極絕緣薄膜13的厚度。在場效電晶體10C中，源極電極15和汲極電極16的厚度小於除了最上層以外的閘極絕緣薄膜13和閘極電極14C的總 厚度(亦即，閘極絕緣薄膜13的厚度加上導電薄膜141加上導電薄膜142的厚度)。這防止了閘極電極14C與源極電極15和汲極電極16接觸。
<第五實施例>
第五實說明具有雙層結構的閘極電極的示例，其中上電極層具有比下電極層的圖案寬度更窄的圖案寬度。在第五實施例中，可以省略與上述實施例相同的元件的描述。
<場效電晶體的結構>
圖9是說明第五實施例的場效電晶體的剖面圖。圖9中所示的場效電晶體10D與場效電晶體10(參見圖1A)之間的區別在於，閘極電極14被閘極電極14D取代。
閘極電極14D具有兩個電極層。在圖9的示例中，閘極電極14D是在導電薄膜141上層疊有導電薄膜142的多層薄膜。在構成閘極電極14D的多層薄膜中，層的寬度朝著閘極絕緣薄膜13逐層變寬。更具體而言，導電薄膜141的寬度比導電薄膜142的寬度更寬。因此，導電薄膜141的上表面的外緣部分從導電薄膜142的下表面的周邊突出。
導電薄膜141的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用金屬、合金、複數個金屬的混合物、以及金屬薄膜以外的導電薄膜，其可以通過使用有機鹼溶液作為蝕刻溶液來進行蝕刻。該材料的實例包括鋁(Al)、Al合金(主要含有Al的合金)、以及具有導電性的氧化物薄膜。
有機鹼溶液的示例包括強鹼性溶液如四甲基氫氧化銨(TMAH基)、2-羥乙基三甲基氯化銨(膽鹼基)、以及單乙醇胺溶液。
導電薄膜142的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用金屬、合金、複數個金屬的混合物、以及金屬薄膜以外的導電薄膜，其對有機鹼溶液具有抗蝕刻性，並且對於預定的蝕刻溶液具有比導電薄膜141更高的蝕刻速率。材料的實例包括鉬(Mo)、鎢(W)、鈦(Ti)、鉭(Ta)、鉻(Cr)、銅(Cu)和鎳(Ni)等金屬、該等金屬的合金、該等金屬的混合物、以及具有導電性的氧化物薄膜。
導電薄膜141的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至200nm，並且更佳為50nm至100nm。導電薄膜142的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至200nm，並且更佳為50nm至100nm。
<製造場效電晶體的方法>
為了製造場效電晶體10D，首先執行與第一實施例中圖2A和圖2B中描述的步驟類似的步驟，並且將保護層300移除。接下來，在圖6A所示的步驟中，覆蓋半導體薄膜12的閘極絕緣薄膜13形成在基底11的整個表面上。此外，導電薄膜141和導電薄膜142依序地層疊在閘極絕緣薄膜13上。用於形成閘極絕緣薄膜13的方法如以上所述。
用於形成導電薄膜141和導電薄膜142的方法沒有特別限制，並且可以根據目的適當選擇。方法的示例包括真空製程，例如濺射法、脈衝雷射沉積(PLD)法、化學氣相沉積(CVD)法和原子層沉積(ALD)法，且也包含溶液製程，例如浸塗法、旋塗法、晶塗法等。其他實例包括諸如噴墨印刷、奈米壓印、和凹版印刷的印刷製程。
作為這裡的示例，選擇一種能夠透過使用有機鹼溶液作為蝕刻溶液來蝕刻的材料(例如，Al合金)作為導電薄膜141的材料。選擇一種具有比導電薄膜141更高之用於預定蝕刻溶液的蝕刻速率的材料(例如Mo合金)作為導電薄膜142的材料。
在形成導電薄膜142之後，在導電薄膜142的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。結果，形成覆蓋導電薄膜142上的預定區域的保護層310(蝕刻遮罩)。
接下來，在圖6B所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除導電薄膜142未被保護層310覆蓋的區域。通過使用對導電薄膜142的蝕刻速率比對導電薄膜141的蝕刻速率更高的蝕刻溶液執行蝕刻，通過蝕刻僅可以去除未被保護層310覆蓋的導電薄膜142的區域。此時，導電薄膜141難以被蝕刻。導電薄膜141的蝕刻速率與導電薄膜142的蝕刻速率之比例較佳為至少1：10。此外，保護層310對於此步驟中使用的蝕刻溶液具有抗蝕刻性。
接下來，在圖6C所示的步驟中，通過蝕刻去除導電薄膜141未被導電薄膜142覆蓋的區域。在此步驟中，使用有機鹼溶液作為蝕刻溶液。保護層310可溶於有機鹼溶液中。相反地，導電薄膜142對有機鹼溶液具有抗蝕刻性。因此，當保護層310溶解時，通過使用導電薄膜142作為遮罩，可以將導電薄膜141蝕刻成期望的形狀。此外，儘管保護層310逐漸溶解，但圖6C展示了保護層310完全溶解的狀態。在導電薄膜141被蝕刻之後，通過使用閘極電極14D作為遮罩來蝕刻閘極絕緣薄膜13。
而且，在圖6C所示的步驟中，導電薄膜142作為蝕刻遮罩。因此，例如，在執行圖6B所示的步驟之後，可以通過蝕刻預先去除保護層310，隨後，可以通過使用導電薄膜142作為蝕刻遮罩來蝕刻以移除導電薄膜141。
因此，通過僅執行一次遮罩製作過程(亦即，用於形成保護層310的過程)，可以蝕刻閘極電極14D和閘極絕緣薄膜13。亦即，與傳統技術不同，不需要為了閘極電極14D的蝕刻和閘極絕緣薄膜13的蝕刻而製造單獨的遮罩。
在圖6C所示的步驟之後，通過執行與圖3A至圖3C中描述的步驟類似的步驟，產生圖9所示的自我對準頂部閘極場效電晶體10D。
第五實施例的場效電晶體10C具有與第一實施例的場效電晶體10相似的結構。因此，場效電晶體10D可以小型化。
此外，源極電極15和汲極電極16的厚度小於閘極絕緣薄膜13的厚度。這防止了使源極電極15和汲極電極16與閘極電極14D接觸。而且，由於源極電極15和汲極電極16很薄，所以源極電極15與閘極電極覆蓋層17之間以及汲極電極16與閘極電極覆蓋層17之間形成高度差。因此，可以抑制源極電極15與閘極電極14D之間的漏電流、以及汲極電極16與閘極電極14D之間的漏電流。因此，可以獲得有利的電晶體特性。
<第六實施例>
第六實施例說明了具有三層結構的閘極電極的另一示例，其中中間電極層具有底切。在第六實施例中，可以省略與上述實施例相同的元件的描述。
<場效電晶體的結構>
圖10是說明第六實施例的場效電晶體的剖面圖。圖10中所示的場效電晶體10E與場效電晶體10(參見圖1A)之間的區別在於，閘極電極14被閘極電極14E取代。
閘極電極14E具有三層結構，其中中間電極層具有底切。在圖10的示例中，閘極電極14E是在導電薄膜141上依序地層疊有導電薄膜142與導電薄膜143的多層薄膜。在構成閘極電極14E的多層薄膜中，導電薄膜142的寬度比導電薄膜141和導電薄膜143的寬度窄。
例如，底切量(如圖10的剖面中所示的導電薄膜142與導電薄膜143之間的寬度差)可以設定為大約100nm至數百nm。
導電薄膜141和導電薄膜142的材料和厚度如上所述。導電薄膜143的材料沒有特別限制，並且可以根據目的適當選擇。例如，可以使用金屬、合金、複數個金屬的混合物、以及金屬薄膜以外的導電薄膜，其對有機鹼溶液具有抗蝕刻性，並且對於預定的蝕刻溶液具有比導電薄膜142更高的蝕刻速率。材料的實例包括鉬(Mo)、鎢(W)、鈦(Ti)、鉭(Ta)、鉻(Cr)、銅(Cu)和鎳(Ni)等金屬、該等金屬的合金、該等金屬的混合物、以及具有導電性的氧化物薄膜。導電薄膜143的平均厚度沒有特別限制，可以根據目的適當選擇，但是較佳為10nm至200nm，並且更佳為50nm至100nm。
<製造場效電晶體的方法>
為了製造場效電晶體10E，首先執行與第一實施例中圖2A和圖2B中描述的步驟類似的步驟，並且將保護層300移除。接下來，在圖8A所示的步驟中，覆蓋半導體薄膜12的閘極絕緣薄膜13形成在基底11的整個表面上。此外，導電薄膜141、導電薄膜142以及導電薄膜143依序地層疊在閘極絕緣薄膜13上。用於形成閘極絕緣薄膜13的方法如以上所述。用於形成導電薄膜143的方法可以與用於形成導電薄膜141和142的方法相同。
作為這裡的示例，選擇一種能夠透過使用有機鹼溶液作為蝕刻溶液來蝕刻的材料(例如，Al合金)作為導電薄膜141的材料。選擇一種對有機鹼溶液具有抗蝕刻性且對於預定蝕刻溶液具有比導電薄膜141更高的蝕刻速率的材料(例如Mo合金)作為導電薄膜142的材料。此外，選擇一種對有機鹼溶 液具有耐蝕刻性且對於預定蝕刻溶液具有比導電薄膜142更高的蝕刻速率的材料(例如，Ti)作為導電薄膜143的材料。
在形成導電薄膜143之後，在導電薄膜143的整個表面上形成由感光樹脂製成的光阻劑，並且接受曝光和顯影過程(光刻過程)。結果，形成覆蓋導電薄膜143上的預定區域的保護層310(蝕刻遮罩)。
接下來，在圖8B所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除導電薄膜143未被保護層310覆蓋的區域。通過使用對導電薄膜143的蝕刻速率比對導電薄膜142的蝕刻速率更高的蝕刻溶液執行蝕刻，通過蝕刻僅可以去除未被保護層310覆蓋的導電薄膜143的區域。此時，導電薄膜142難以被蝕刻。導電薄膜142的蝕刻速率與導電薄膜143的蝕刻速率之比例較佳為至少1：10。此外，保護層310對於此步驟中使用的蝕刻溶液具有抗蝕刻性。
接下來，在圖8C所示的步驟中，使用保護層310作為蝕刻遮罩，通過蝕刻去除導電薄膜142未被保護層310覆蓋的區域。通過使用對導電薄膜142的蝕刻速率比對導電薄膜141的蝕刻速率更高的蝕刻溶液執行蝕刻，通過蝕刻僅可以去除未被保護層310覆蓋的導電薄膜142的區域。此時，導電薄膜141難以被蝕刻。導電薄膜141的蝕刻速率與導電薄膜142的蝕刻速率之比例較佳為至少1：10。此外，保護層310對於此步驟中使用的蝕刻溶液具有抗蝕刻性。
接下來，在圖8D所示的步驟中，通過蝕刻去除導電薄膜141未被導電薄膜142與143覆蓋的區域。在此步驟中，使用有機鹼溶液作為蝕刻溶液。保護層310可溶於有機鹼溶液中。相反地，導電薄膜142和143對有機鹼溶液具有抗蝕刻性。因此，當保護層310溶解時，通過使用導電薄膜142與143作為遮罩，可以將導電薄膜141蝕刻成期望的形狀。此外，儘管保護層310逐漸溶解，但圖8D展示了保護層310完全溶解的狀態。在導電薄膜141被蝕刻之後，通過使用閘極電極14E作為遮罩來蝕刻閘極絕緣薄膜13。
而且，在圖8D所示的步驟中，導電薄膜142和143作為蝕刻遮罩。因此，例如，在執行圖8B或圖8C所示的步驟之後，可以通過蝕刻預先去除保護層310，隨後，可以通過使用導電薄膜142和143作為蝕刻遮罩來蝕刻導電薄膜141。
因此，通過僅執行一次遮罩製作過程(亦即，用於形成保護層310的過程)，可以蝕刻閘極電極14E和閘極絕緣薄膜13。亦即，與傳統技術不同，不需要為了閘極電極14E的蝕刻和閘極絕緣薄膜13的蝕刻而製造單獨的遮罩。
在圖8D所示的步驟之後，通過執行與圖3A至圖3C中描述的步驟類似的步驟，產生圖10所示的自我對準頂部閘極場效電晶體10E。
第六實施例的場效電晶體10E具有與第一實施例的場效電晶體10相似的結構。因此，場效電晶體10E可以小型化。
而且，源極電極15和汲極電極16的厚度小於閘極絕緣薄膜13的厚度。這防止了閘極電極14E與源極電極15和汲極電極16接觸。而且，由於源極電極15和汲極電極16很薄，所以源極電極15與閘極電極覆蓋層17之間以及汲極電極16與閘極電極覆蓋層17之間形成高度差。這確保了源極電極15和汲極電極16與閘極電極覆蓋層17分離。因此，可以抑制源極電極15與閘極電極14E之間的漏電流、以及汲極電極16與閘極電極14E之間的漏電流。因此，可以獲得有利的電晶體特性。
<示例1>
在示例1中，通過使用圖2A至圖2D和圖3A至圖3C所示的製造過程來製造如圖4所示的頂部閘極場效電晶體。
首先，秤重0.1mol(35.488g)的硝酸銦(In(NO3)3‧3H2O)並溶解於100ml乙二醇單甲醚中以獲得溶液A。另外，秤重0.02mol(7.503g)的硝酸鋁(Al(NO3)3‧9H2O)並溶解於100ml乙二醇單甲醚中以獲得溶液B。另外，秤重0.005mol(1.211g)的錸氧化物(Re2O7)並溶解於500ml乙二醇單甲醚中以獲得溶液C。在室溫下將溶液A(199.9ml)、溶液B(50ml)、以及溶液C(10ml)和1,2-丙二醇(420ml)混合並攪拌，製成n型氧化物半導體的塗佈溶液。接下來，通過噴墨印刷法將用於製造n型氧化物半導體的前述塗佈溶液塗佈到基底11上，並且在大氣壓力下以300℃下烘烤1小時。得到的半導體薄膜12的厚度為50nm。接下來，在半導體薄膜12上形成作為遮罩的保護層300，並且通過光刻和蝕刻將半導體薄膜12圖案化。
接下來，在1ml甲苯中加入1.10ml 2-乙基己酸鑭甲苯溶液(LA含量7%，Wako 122-03371，Wako Chemical Ltd.生產)和0.30ml 2-乙基己酸鍶 甲苯溶液(Sr含量2%，Wako 195-09561，Wako Chemical Ltd.生產)混合，得到用於形成閘極絕緣薄膜的塗佈溶液。
接著，將0.4ml用於形成閘極絕緣薄膜的塗佈溶液滴落，並在預定條件下旋塗在基底11和半導體薄膜12上(在500rpm下旋轉5秒，然後以3000rpm旋轉20秒，並在5秒內以0rpm停止)。接著，將得到的薄膜在大氣壓力下以120℃下烘烤1小時，在O2氣體中以400℃下烘烤3小時，並且在大氣壓力下以50℃下退火1小時，以形成氧化物薄膜作為閘極絕緣薄膜13。得到的閘極絕緣薄膜13的平均厚度大約為110nm。
接著，作為閘極電極14，通過濺射法在閘極絕緣薄膜13上形成Al合金薄膜。接著，在閘極電極14上形成作為遮罩的保護層310。通過光刻和蝕刻將閘極絕緣薄膜13和閘極電極14圖案化。此時，藉由調整蝕刻過程形成圖4中所示的懸垂形狀。
接著，透過濺射法形成Al合金薄膜，以作為源極電極15和汲極電極16。由與源極電極15和汲極電極16的材料相同的材料製成並具有與源極電極15和汲極電極16的厚度幾乎相同的厚度的閘極電極覆蓋層17形成在閘極電極14上。
接下來，在源極電極15、汲極電極16和閘極電極覆蓋層17上形成用作遮罩的保護層320。通過光刻和蝕刻將源極電極15和汲極電極16圖案化。
透過除去保護層320，製造了自我對準的頂部閘極場效電晶體。
<示例2>
在示例2中，通過圖2A至圖2D和圖3A至圖3C所示的過程，以與示例1相同的方式製造如圖4所示的頂部閘極場效電晶體，其不同之處在於透過濺射法形成為Mo合金薄膜，以作為源極電極15、汲極電極16和閘極電極覆蓋層17。
<示例3>
在示例3中，通過圖2A至圖2D和圖3A至圖3C所示的過程，以與示例1相同的方式製造如圖4所示的頂部閘極場效電晶體，其不同之處在於透過濺射法形成為Mg-In基氧化物，以作為半導體薄膜12。
更具體地說，透過濺射法在由玻璃製成的基底11上形成In基氧化物半導體薄膜(半導體層)。
具有In2MgO4的多晶燒結材料用作濺射靶材。濺射室的終極真空設定為2×10-5Pa。調整濺射時所使用的氬和氧的流量，將總壓設定為0.3Pa。通過調節氧的流量，氧化物半導體薄膜中的氧量被控制並且電子載體密度也被控制。得到的氧化物半導體薄膜(半導體層)的厚度為50nm。
<示例4>
在示例4中，通過圖2A至圖2D和圖3A至圖3C所示的過程，以與示例1相同的方式製造如圖4所示的頂部閘極場效電晶體，其不同之處在於透過CVD法形成SiO2薄膜，以作為閘極絕緣薄膜13。
<對比示例1>
在對比示例1中，通過圖2A至圖2D和圖3A至圖3C所示的過程，以與示例1相同的方式製造如圖4所示的頂部閘極場效電晶體，其不同之處在於源極電極15、汲極電極16以及閘極電極覆蓋層17的厚度大於閘極絕緣薄膜13的厚度。
<對比示例2>
在對比示例2中，在按照與示例1相同的方式形成閘極絕緣薄膜13之後，在閘極絕緣薄膜13上形成第一遮罩，並且通過光刻和蝕刻將閘極絕緣薄膜13圖案化。接下來，在除去第一遮罩並按照與示例1相同的方式在圖案化的閘極絕緣薄膜13上形成閘極電極14之後，在閘極電極14上形成第二遮罩，並且通過光刻和蝕刻圖案化閘極電極14。示例1中所描述的其他步驟根據圖2A至圖2D和圖3A至圖3C所示的製造過程進行。因此，製造如圖4所示的頂部閘極場效電晶體。
<場效電晶體的評估>
使用半導體參數分析儀(B1500半導體參數分析儀，可從Agilent Technologies取得)評估示例1至4和對比示例1和2中所獲得的場效電晶體的性能。更具體地說，在源極-汲極電壓(Vds)被設定為10V並且閘極電壓(Vg)從-15V改變到+15V的情況下，測量源極-汲極電流(Ids)和閘極電流(Ig)漏 電流(Ig漏電流)以評估電流-電壓特性。表1說明了評估結果，以及在各個示例中用於產生場效電晶體的遮罩的數量。
如表1所示，在示例1至4和對比示例2中製造的場效電晶體中，Ig漏電流的值沒有問題。然而，在對比示例1中產生的場效電晶體中，Ig漏電流的值超過可接受的值。而且，在對比示例2中，儘管Ig漏電流的值沒有問題，但需要四個遮罩。與使用的遮罩數為三個的示例1至4相比，對比示例2的場效電晶體的製造過程複雜，因此不適宜。
此外，電晶體的性能評估的結果表明，如圖11所示，保持了絕緣並獲得了有利的電晶體特性。儘管圖11說明了示例1中製造的場效電晶體的特性，但是示例2至4中製造的場效電晶體表現出基本上相同的特性。
<第七實施例>
第七實施例說明了使用第一實施例的場效電晶體的顯示元件的示例、顯示裝置和系統。在第七實施例中，可以省略與上述實施例相同的元件的描述。
<顯示元件>
第七實施例的顯示元件至少包括：光控制元件；以及驅動電路，被配置以驅動光控制元件。顯示元件根據需要還包括其他構件。光控制元件不受特別限制，並且可以根據目的適當選擇，只要光控制元件是被配置以根據驅動信號控制光輸出元件即可。光控制元件的實例包括電致發光(Electroluminescent,EL)元件、電致變色(EC)元件、液晶元件、電泳元件、以及電濕潤元件。
驅動電路沒有特別限制，可以根據目的適當選擇。其他構件沒有特別限制，可以根據目的適當選擇。
由於第七實施例的顯示元件具有第一實施例的場效電晶體，所以場效電晶體可以小型化。因此，顯示元件可以縮小尺寸。
另外，在第一實施例的場效電晶體中，由於可以減小寄生電容，所以可以改善開關特性，並且由於可以抑制漏電流，所以可以提供良好的電晶體特性。因此，第七實施例的顯示元件具有高顯示品質。
<顯示裝置>
第七實施例的顯示裝置至少包括第七實施例的複數個顯示元件、複數條電線和一顯示控制單元。顯示裝置根據需要還包括其他構件。複數個顯示元件不受特別限制，並且可以根據目的適當選擇，只要複數個顯示元件是矩陣形式的第七實施例的顯示元件即可。
複數條電線沒有特別的限制，並且可以根據目的適當選擇，只要複數條電線能夠單獨施加閘極電壓，並將影像資料信號提供給複數個顯示元件中的場效電晶體。
顯示控制單元沒有特別的限制，並且可以根據目的適當選擇，只要顯示控制單元能夠基於影像資料經由複數條電線單獨地控制場效電晶體的閘極電壓和信號電壓。其他構件沒有特別限制，可以根據目的適當選擇。
由於第七實施例的顯示裝置包括第一實施例的場效電晶體，所以顯示裝置可以顯示高品質的影像。
<系統>
第七實施例的系統至少包括第七實施例的顯示裝置和影像資料產生裝置。影像資料產生裝置基於要顯示的影像資訊產生影像資料，並將影像資料輸出到顯示裝置。
由於該系統包括根據第七實施例的顯示裝置，因此可以顯示高解析影像資訊。
以下將具體描述第七實施例的顯示元件、顯示裝置以及系統。
圖12說明了第七實施例的電視設備的示意方塊結構。圖12中所示的連接線用於說明典型的信號和資訊的流動，而不是用於說明方塊之間的全部連接關係。
第七實施例的電視機500包括主控制器501、調諧器503、類比至數位轉換器(ADC)504、解調電路505、傳輸流(TS)解碼器506、音訊解碼器511、數位至類比轉換器(DAC)512、音訊輸出電路513、揚聲器514、視訊解碼器521、視訊/螢幕上顯示(On-Screen Display,OSD)合成電路522、視訊輸出電路523、顯示裝置524、OSD渲染電路525、記憶體531、操作裝置532、驅動介面(驅動IF)541、硬碟驅動器542、光碟驅動器543、紅外線光感測器551、以及通訊控制器552等。
主控制器501控制整個電視設備500，並且包括CPU、快閃ROM、以及RAM等。快閃ROM儲存可以由CPU解碼的代碼編寫的程式，並且還儲存用於CPU處理的各種類型的資料。RAM為工作記憶體。
調諧器503從由天線610接收的廣播波中選擇預設頻道。ADC 504將調諧器503的輸出信號(類比資訊)轉換為數位資訊。解調電路505解調來自ADC 504的數位資訊。
TS解碼器506解碼來自解調電路505的輸出信號，並將輸出信號分離為音訊資訊和視訊資訊。音訊解碼器511解碼來自TS解碼器506的音訊資訊。DAC 512將來自音訊解碼器511的輸出信號轉換為類比信號。
音訊輸出電路513將來自DAC 512的輸出信號輸出到揚聲器514。視訊解碼器521解碼來自TS解碼器506的視訊資訊。視訊OSD合成電路522合成來自視訊解碼器521的輸出信號和來自OSD渲染電路525的輸出信號。
視訊輸出電路523將來自視訊OSD合成電路522的輸出信號輸出到顯示裝置524。OSD渲染電路525包括用於在顯示裝置524的螢幕上顯示字形和圖形的字形產生器。另外，OSD渲染電路525根據來自操作裝置532和紅外線光感測器551的指令產生包括顯示資訊的信號。
記憶體531臨時儲存視聽(Audio-visual,AV)資料和其他資料。操作裝置532包括諸如控制面板之類的輸入媒介(圖未顯示)，並指示由使用者向主控制器501輸入的各種類型的資訊。驅動IF 541是一個互動式通訊介面。例如，驅動IF 541與高技術配置封包介面(AT attachment packet interface,ATAPI)相容。
硬碟驅動器542包含硬碟和被配置以驅動硬碟的驅動裝置。驅動裝置將資料記錄在硬碟上並再製記錄在硬碟上的資料。光碟驅動器543將資料記錄在光碟(例如DVD)上並再製記錄在光碟上的資料。
紅外線光感測器551從遙控發射器620接收光信號，並將光信號通知給主控制器501。通訊控制器552用網際網路控制通訊。通過網際網路可以獲得各種類型的資訊。
如圖13中作為示例所示，顯示裝置524包括顯示單元700和顯示控制單元780。如圖14中作為示例所示，顯示單元700包括顯示器710，其中複數個顯示元件702佈置為矩陣形式(在此為n×m個顯示元件)。
而且，如圖15中作為示例所示，顯示器710包括：n條掃描線(X0、X1、X2、X3、......、Xn-2、Xn-1)，沿著x軸方向以固定間隔佈置；m條資料線(Y0、Y1、Y2、Y3、......、Ym-1)，沿著y軸方向以固定間隔佈置；以及m條電流供給線(Y0i、Y1i、Y2i、Y3i、......、Ym-1i)，沿著y軸方向以固定間隔佈置。顯示元件702可以透過掃描線和資料線來識別。
如圖16中舉例說明，各個顯示元件702包括：有機電致發光(EL)元件750；以及驅動電路720，被配置以使有機電致發光(EL)元件750發光。亦即，顯示器710是所謂的主動矩陣系統的有機電致發光顯示器。而且，顯示器710是32英吋彩色顯示器，但顯示器710的尺寸不限於此。
如圖17中作為示例所示，有機EL元件750包括有機EL薄膜層740、陰極712和陽極714。
例如，有機EL元件750可以設置在場效電晶體的旁邊。在這種情況下，有機EL元件750和場效電晶體可形成在同一基底上。然而，本發明並不限於此。例如，有機EL元件750可以設置在場效電晶體的上方。在這種情況下，閘極電極需要具有透明性。因此，在閘極電極中使用ITO、In2O3、SnO2、以及ZnO、添加Ga的ZnO、添加Al的ZnO、以及添加Sn的SnO2等具有導電性的透明氧化物。在有機EL元件750中，鋁(Al)被用於陰極712。此外，可以使用鎂(Mg)-銀(Ag)合金、鋁(Al)-鋰(Li)合金、以及氧化錫銦(ITO)等。ITO被用於陽極714。此外，可以使用具有導電性的氧化物，例如In2O3、SnO2和ZnO以及銀(Ag)-釹(Nd)合金。
有機EL薄膜層740包括電子傳輸層742、發光層744和電洞傳輸層746。陰極712連接到電子傳輸層742。陽極714連接到電洞傳輸層746。當在陽極714與陰極712之間施加預定的電壓時，發光層744發光。
而且，如圖16所示，驅動電路720包括兩個場效電晶體810和820以及電容器830。場效電晶體810作為開關元件。閘極電極G連接到預定的掃描線，源極電極S連接到預定的資料線。而且，汲極電極D連接到電容器830的一端。
電容器830被配置以儲存一狀態，亦即，儲存場效電晶體810的資料。電容器830的另一端連接到預定的電流供應線。
場效電晶體820被配置以向有機EL元件750提供大電流。閘極電極G連接場效電晶體810的汲極電極D。汲極電極D連接到有機EL元件750的陽極714。源極電極S連接到預定的電流供應線。
當場效電晶體810導通時，有機EL元件750由場效電晶體820驅動。
如圖18的舉例說明所示，顯示控制單元780包括影像資料處理電路782、掃描線驅動電路784和資料線驅動電路786。
影像資料處理電路782根據來自視訊輸出電路523的輸出信號決定顯示器710中複數個顯示元件702的亮度。掃描線驅動電路784根據來自影像資料處理電路782的指示分別對n條掃描線施加電壓。資料線驅動電路786根據來自影像資料處理電路782的指示分別對m條資料線施加電壓。
從以上描述可以清楚地看出，在本實施例的電視設備500中，視訊解碼器521、視訊OSD合成電路522、視訊輸出電路523和OSD渲染電路525構成影像資料產生裝置。
儘管以上描述了光控制元件是有機EL元件的情況，但是光控制元件並不限於此，並且可以是液晶元件、電致變色元件、電泳元件、或是電濕潤元件。
例如，當光控制元件是液晶元件時，使用液晶顯示器作為上述顯示器710。在這種情況下，如圖19所示，顯示元件703不需要電流供給線。
此外，在這種情況下，如圖20舉例說明的，驅動電路730可以由單一場效電晶體840形成，該場效電晶體840類似於圖14所示的場效電晶體(810 和820)。在場效電晶體840中，閘極電極G連接到預定的掃描線，源極電極S連接到預定的資料線。而且，汲極電極D連接到液晶元件770的像素電極和電容器760。圖20中的元件符號762和772分別是電容器760和液晶元件770的相對電極(共同電極)。
此外，代替第一實施例的場效電晶體，驅動電路可以包括第二實施例至第四實施例的任何場效電晶體。
儘管在上述實施例中描述了系統是電視設備的情況，但是本發明的系統不限於此。亦即，只要系統包括顯示裝置524作為被配置以顯示影像和資訊的裝置，該系統就不受限制。例如，該系統可以是電腦系統(包括個人電腦)，其中電腦連接到顯示裝置524。
此外，顯示裝置524可以用作諸如行動電話、便攜式音樂播放器、便攜式視訊播放器、電子書籍、個人數位助理(PDA)等移動資訊設備中的顯示部件、以及諸如靜態照相機和攝像機之類的影像設備中的顯示部件。此外，顯示裝置524可以作為用於顯示諸如汽車、飛機、火車、以及輪船的運輸系統中之各種資訊的顯示部件。此外，顯示裝置524可以作為用於顯示測量裝置、分析裝置、醫療設備、以及廣告媒體中之各種資訊的顯示部件。
儘管已經參照實施例描述了本發明，但是本發明不限於這些實施例。在不脫離如所申請專利範圍中闡述的本發明的範疇的情況下，可以進行各種變化和修改。
本申請主張2017年3月17日向日本特許廳提交的日本專利申請第2017-053733號和2018年3月13日向日本特許廳提交的日本專利申請第2018-045946號的優先權權益，其全部內容在此引入作為參考。

Claims (15)

  1. 一種場效電晶體，包括：一半導體薄膜，形成在一基底上；一閘極絕緣薄膜，形成在該半導體薄膜的一部分上；一閘極電極，形成在該閘極絕緣薄膜上；以及一源極電極和一汲極電極，形成為與該半導體薄膜接觸，其中，該源極電極和該汲極電極的厚度小於該閘極絕緣薄膜的厚度，該閘極絕緣薄膜包括不與該源極電極或該汲極電極接觸的一區域，以及該閘極電極包括複數個導電薄膜，該複數個導電薄膜被層壓在該閘極絕緣薄膜上，以及該複數個導電薄膜的寬度朝向該閘極絕緣薄膜逐層變窄。
  2. 如申請專利範圍第1項所述之場效電晶體，其中，該場效電晶體為一頂部閘極場效電晶體。
  3. 如申請專利範圍第1項所述之場效電晶體，其中，該閘極絕緣薄膜包括其寬度比該閘極電極的寬度更窄的一區域。
  4. 一種場效電晶體，包括：一半導體薄膜，形成在一基底上；一閘極絕緣薄膜，形成在該半導體薄膜的一部分上；一閘極電極，包含複數個導電薄膜，該複數個導電薄膜形成在該閘極絕緣薄膜上；以及一源極電極和一汲極電極，形成為與該半導體薄膜接觸，其中，該複數個導電薄膜的寬度朝向該閘極絕緣薄膜逐層變窄，該源極電極和該汲極電極的厚度小於除了一最上層之外的該閘極絕緣薄膜和該閘極電極的總厚度，以及該閘極絕緣薄膜包括不與該源極電極或該汲極電極接觸的一區域。
  5. 如申請專利範圍第1項至第4項中任一項所述之場效電晶體，進一步包括：一導電薄膜，形成在該閘極電極上，並由與該源極電極和該汲極電極的材料相同的材料製成。
  6. 如申請專利範圍第1項至第4項中任一項所述之場效電晶體，其中，該半導體薄膜包括一氧化物半導體。
  7. 一種顯示元件，包括：一驅動電路；以及一光控制元件，被配置以根據來自該驅動電路的一驅動信號控制光輸出，其中，該光控制元件由根據申請專利範圍第1項至第6項中任一項所述的場效電晶體驅動。
  8. 如申請專利範圍第7項所述之顯示元件，其中，該光控制元件是一電致發光元件、一電致變色元件、一液晶元件、一電泳元件、或者一電濕潤元件。
  9. 一種顯示裝置，包括：一顯示單元，在該顯示單元中佈置有複數個顯示元件，該等顯示元件的每一個是如申請專利範圍第7項或第8項所述的顯示元件；以及一顯示控制單元，被配置以單獨地控制該複數個顯示元件。
  10. 一種顯示系統，包括：如申請專利範圍第9項所述的顯示裝置；以及一影像資料產生裝置，被配置以提供影像資料至該顯示裝置。
  11. 一種製造場效電晶體的方法，包括：在一基底上形成一半導體薄膜；在該半導體薄膜的一部分上形成一閘極絕緣薄膜；在該閘極絕緣薄膜上形成一閘極電極；藉由使用一相同遮罩進行蝕刻，圖案化該閘極電極和該閘極絕緣薄膜；以及形成與該半導體薄膜接觸的一源極電極和一汲極電極， 其中，在形成該源極電極與該汲極電極時，該源極電極與該汲極電極被形成為使得該源極電極與該汲極電極的厚度小於該閘極絕緣薄膜的厚度，以及該閘極絕緣薄膜具有不與該源極電極或該汲極電極接觸的一區域，以及其中：該閘極電極包括複數個導電薄膜，在形成該源極電極和該汲極電極時，該複數個導電薄膜層壓在該閘極絕緣薄膜上，以及在該圖案化時，執行蝕刻使得該複數個導電薄膜的寬度朝向該閘極絕緣薄膜逐層變窄。
  12. 如申請專利範圍第11項所述之製造場效電晶體的方法，其中，在形成該源極電極與該汲極電極時，以與該源極電極和該汲極電極的材料相同的材料所製成的一導電薄膜形成在該閘極電極上。
  13. 如申請專利範圍第11項所述之製造場效電晶體的方法，其中，該閘極電極係由Al、Mo或含有Al和Mo中的一種的合金形成，以及透過使用PAN(磷酸-乙酸-硝酸)基蝕刻溶液蝕刻該閘極電極，該PAN基蝕刻溶液是磷酸、硝酸和乙酸的混合溶液。
  14. 如申請專利範圍第11項所述之製造場效電晶體的方法，其中，該閘極絕緣薄膜是至少包含一A群元素和一B群元素的氧化物薄膜，以及通過使用包含至少以下任一種的蝕刻溶液來蝕刻該閘極絕緣薄膜：鹽酸、草酸、硝酸、磷酸、乙酸、硫酸以及過氧化氫，以及其中，該A群元素為鹼土金屬，以及該B群元素為鎵(Ga)、鈧(Sc)、釔(Y)和鑭系元素中的至少一種。
  15. 如申請專利範圍第11項所述之製造場效電晶體的方法，其中，該閘極絕緣薄膜是含有Si的氧化物薄膜，以及透過過使用含有氫氟酸、氟化銨、氟化氫銨和有機鹼中的至少一種的蝕刻溶液來蝕刻該閘極絕緣薄膜。
TW107109032A 2017-03-17 2018-03-16 場效電晶體及其製造方法、顯示元件、顯示裝置及系統 TWI673874B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017053733 2017-03-17
JP2017-053733 2017-03-17
JP2018-045946 2018-03-13
JP2018045946A JP2018157206A (ja) 2017-03-17 2018-03-13 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Publications (2)

Publication Number Publication Date
TW201838185A TW201838185A (zh) 2018-10-16
TWI673874B true TWI673874B (zh) 2019-10-01

Family

ID=63715761

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107109032A TWI673874B (zh) 2017-03-17 2018-03-16 場效電晶體及其製造方法、顯示元件、顯示裝置及系統

Country Status (5)

Country Link
EP (1) EP3596757A1 (zh)
JP (1) JP2018157206A (zh)
CN (1) CN110392928A (zh)
SG (1) SG11201907741PA (zh)
TW (1) TWI673874B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943837A (en) * 1987-03-11 1990-07-24 Hitachi, Ltd. Thin film semiconductor device and method of fabricating the same
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8188472B2 (en) * 2007-04-19 2012-05-29 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display having the same
TW201249748A (en) * 2011-03-31 2012-12-16 Ricoh Co Ltd P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JP2000196099A (ja) * 1998-12-28 2000-07-14 Matsushita Electronics Industry Corp 薄膜トランジスタおよびその製造方法
US7473593B2 (en) * 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates
US7649205B2 (en) * 2008-05-30 2010-01-19 Palo Alto Research Center Incorporated Self-aligned thin-film transistor and method of forming same
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
CN103199113B (zh) * 2013-03-20 2018-12-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2016111360A (ja) * 2014-11-28 2016-06-20 株式会社リコー 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
CN105870169A (zh) * 2016-04-18 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943837A (en) * 1987-03-11 1990-07-24 Hitachi, Ltd. Thin film semiconductor device and method of fabricating the same
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US8188472B2 (en) * 2007-04-19 2012-05-29 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display having the same
TW201249748A (en) * 2011-03-31 2012-12-16 Ricoh Co Ltd P-type oxide, p-type oxide-producing composition, method for producing p-type oxide, semiconductor device, display device, image display apparatus, and system

Also Published As

Publication number Publication date
SG11201907741PA (en) 2019-09-27
CN110392928A (zh) 2019-10-29
JP2018157206A (ja) 2018-10-04
TW201838185A (zh) 2018-10-16
EP3596757A1 (en) 2020-01-22

Similar Documents

Publication Publication Date Title
JP6495979B2 (ja) 半導体装置
US10115828B2 (en) Field-effect transistor, display element, image display device, and system
TWI634377B (zh) 場效型電晶體及其製造方法、顯示元件、顯示裝置及系統
JP5946633B2 (ja) 半導体装置およびその作製方法
JP2011151370A (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP2017112361A (ja) 電界効果型トランジスタの製造方法
KR102363115B1 (ko) 전계 효과형 트랜지스터, 그 제조 방법, 표시 소자, 표시 디바이스 및 시스템
JP2018157210A (ja) 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
CN110752255A (zh) 金属氧化物、场效应晶体管及其制造方法
TWI673874B (zh) 場效電晶體及其製造方法、顯示元件、顯示裝置及系統
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
TW202013524A (zh) 金屬氧化物、場效電晶體及製造該場效電晶體的方法
JP2019165053A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、システム、及び製造方法
JP2017118043A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2018148145A (ja) 電界効果型トランジスタ、表示素子、表示装置、システム