CN110392928A - 场效应晶体管、其制造方法、显示元件、显示设备以及系统 - Google Patents

场效应晶体管、其制造方法、显示元件、显示设备以及系统 Download PDF

Info

Publication number
CN110392928A
CN110392928A CN201880017391.4A CN201880017391A CN110392928A CN 110392928 A CN110392928 A CN 110392928A CN 201880017391 A CN201880017391 A CN 201880017391A CN 110392928 A CN110392928 A CN 110392928A
Authority
CN
China
Prior art keywords
effect transistor
field effect
electrode
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880017391.4A
Other languages
English (en)
Inventor
新江定宪
安藤友一
中村有希
安部由希子
松本真二
曾根雄司
植田尚之
早乙女辽一
草柳岭秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
RIKEN Institute of Physical and Chemical Research
Original Assignee
RIKEN Institute of Physical and Chemical Research
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RIKEN Institute of Physical and Chemical Research filed Critical RIKEN Institute of Physical and Chemical Research
Priority claimed from PCT/JP2018/010350 external-priority patent/WO2018169024A1/en
Publication of CN110392928A publication Critical patent/CN110392928A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(目的)使场效应晶体管小型化。(实现目的的手段)一种场效应晶体管，包括在基底上形成的半导体膜、在所述半导体膜的一部分上形成的栅极绝缘膜、在所述栅极绝缘膜上形成的栅极电极，以及与所述半导体膜接触形成的源极电极和漏极电极，其中所述源极电极和所述漏极电极的厚度小于所述栅极绝缘膜的厚度，并且所述栅极绝缘膜包括不与所述源极电极或所述漏极电极接触的区域。

Description

场效应晶体管、其制造方法、显示元件、显示设备以及系统
技术领域
本文的公开内容一般而言涉及场效应晶体管、其制造方法、显示元件、显示设备以及系统。
背景技术
场效应晶体管(FET)具有低栅极电流和扁平结构。因此，与双极晶体管相比，FET可以容易地制造并且也可以容易地集成。出于这些原因，场效应晶体管广泛用在现有电子器件中使用的集成电路中。
在这种场效应晶体管中，硅、氧化物半导体和有机半导体用于半导体膜。这种场效应晶体管的示例包括使用具有自对准结构的氧化物半导体膜的场效应晶体管。场效应晶体管具有这样的结构，其中半导体膜被层间绝缘层覆盖，接触孔在层间绝缘层中形成，并且在绝缘层上形成的源极电极和漏极电极通过接触孔连接到源极区域和漏极区域。而且，场效应晶体管的氧化物半导体膜设有沟道形成区域和低电阻区域，低电阻区域具有比沟道形成区域低的电阻。另外，在沟道形成区域和低电阻区域之间形成杂质区域(例如，参见专利文献1)。
[引用列表]
[专利文献]
[NPL1]日本未经审查的专利申请公开No.2013-175710
发明内容
[技术问题]
但是，需要上述场效应晶体管的结构以允许形成接触孔、源极电极和漏极电极的位置的变化。因此，上述场效应晶体管的结构不适合于小型化。另外，假设在沟道形成区域和低电阻区域之间形成杂质区域，那么上述场效应晶体管不适合于小型化。
鉴于上述情况，本发明的实施例的目的是使场效应晶体管小型化。
[解决问题的方法]
场效应晶体管包括在基底上形成的半导体膜、在半导体膜的一部分上形成的栅极绝缘膜、在栅极绝缘膜上形成的栅极电极，以及与半导体膜接触形成的源极电极和漏极电极，其中源极电极和漏极电极的厚度小于栅极绝缘膜的厚度，并且栅极绝缘膜包括不与源极电极或漏极电极接触的区域。
[发明的效果]
根据本公开的至少一个实施例，可以使场效应晶体管小型化。
附图说明
图1A是例示第一实施例的场效应晶体管的图；
图1B是例示第一实施例的场效应晶体管的图；
图2A是例示用于制造第一实施例的场效应晶体管的工艺的图(部分1)；
图2B是例示用于制造第一实施例的场效应晶体管的工艺的图(部分1)；
图2C是例示用于制造第一实施例的场效应晶体管的工艺的图(部分1)；
图2D是例示用于制造第一实施例的场效应晶体管的工艺的图(部分1)；
图3A是例示用于制造第一实施例的场效应晶体管的工艺的图(部分2)；
图3B是例示用于制造第一实施例的场效应晶体管的工艺的图(部分2)；
图3C是例示用于制造第一实施例的场效应晶体管的工艺的图(部分2)；
图4是例示第二实施例的场效应晶体管的横截面视图；
图5是例示第三实施例的场效应晶体管的横截面视图；
图6A是例示用于制造第三实施例的场效应晶体管的工艺的图；
图6B是例示用于制造第三实施例的场效应晶体管的工艺的图；
图6C是例示用于制造第三实施例的场效应晶体管的工艺的图；
图7是例示第四实施例的场效应晶体管的横截面视图；
图8A是例示用于制造第四实施例的场效应晶体管的工艺的图；
图8B是例示用于制造第四实施例的场效应晶体管的工艺的图；
图8C是例示用于制造第四实施例的场效应晶体管的工艺的图；
图8D是例示用于制造第四实施例的场效应晶体管的工艺的图；
图9是例示第五实施例的场效应晶体管的横截面视图；
图10是例示第六实施例的场效应晶体管的横截面视图；
图11是例示在示例1中制造的场效应晶体管的特性的图；
图12是例示第七实施例的电视装置的构造的框图；
图13是第七实施例的电视装置的说明图(部分1)；
图14是第七实施例的电视装置的说明图(部分2)；
图15是第七实施例的电视装置的说明图(部分3)；
图16是第七实施例的显示元件的说明图；
图17是第七实施例的有机电致发光(EL)元件的说明图；
图18是第七实施例的电视装置的说明图(部分4)；
图19是第七实施例的另一显示元件的说明图(部分1)；以及
图20是第七实施例的另一显示元件的说明图(部分2)。
具体实施方式
在下文中，将参考附图描述本发明的实施例。
在附图中，相同的元件由相同的标号指示，并且可以省略其重复描述。
<第一实施例>
[场效应晶体管的配置]
图1A和1B是例示第一实施例的场效应晶体管的图。图1A是横截面视图，并且图1B是平面图。图1A例示了沿着图1B的线A-A截取的垂直横截面视图。为了便于说明，在图1B的平面图中示出的一些元件通过与在图1A的横截面视图中使用的填充线相同的填充线指示。
参考1A和1B，场效应晶体管10是顶栅/顶接触场效应晶体管，包括基底11、半导体膜12、栅极绝缘膜13、栅极电极14、源极电极15、漏极电极16和栅极电极覆盖层17。场效应晶体管10可以是顶栅/底接触场效应晶体管。场效应晶体管10是半导体器件的典型示例。
在本实施例中，为方便起见，栅极电极覆盖层17侧被表示为上侧或一侧，而基底11侧被表示为下侧或另一侧。而且，栅极电极覆盖层17侧上的各个元件的表面被表示为上表面或一个表面，并且基底11侧上的各个元件的表面被表示为下表面或另一个表面。但是，场效应晶体管10可以倒置使用或者可以以任何角度部署。而且，平面图是指从基底11的上表面在法线方向(z轴方向)观察物体。平面形状是指当从基底11的上表面在法线方向(z轴方向)观察时物体的形状。此外，垂直截面是指在层叠方向上截取的基底11上的各个元件的横截面。横向截面是指在垂直于层叠方向(平行于基底11的上表面的方向)的方向上截取的基底11上的各个元件的横截面。
在场效应晶体管10中，半导体膜12在绝缘基底11上的预定区域中形成。栅极绝缘膜13在半导体膜12上的预定区域中形成。而且，具有与栅极绝缘膜13相同的图案的栅极电极14在栅极绝缘膜13上形成。另外，形成覆盖基底11和半导体膜12的源极电极15和漏极电极16，其中栅极绝缘膜13介于源极电极15和漏极电极16之间，使得在半导体膜12中形成沟道。另外，栅极电极覆盖层17在栅极电极14上形成。
如本文所使用的，与栅极绝缘膜的图案相同的图案是指在平面图中栅极电极基本上与栅极绝缘膜重叠的图案。而且，例如，基本上重叠当然包括栅极绝缘膜和栅极电极具有相同形状的情况，并且如下所述，还包括栅极电极的下表面的外边缘部分从栅极绝缘膜的上表面的周边突出几百nm的情况，以及栅极绝缘膜的上表面的外边缘部分从栅极电极的下表面的周边突出几百nm的情况。在下文中，将详细描述场效应晶体管10的各个元件。
基底11是绝缘构件，半导体膜12在该绝缘构件上形成。基底11的形状、结构和尺寸没有特别限制，并且可以取决于目的适当选择。作为示例，在图1A和1B中，基底11的平面形状形成为大致方形。
基底11的材料没有特别限制，并且可以取决于目的适当选择。例如，可以使用玻璃基底、塑料基底等。玻璃基底没有特别限制，并且可以取决于目的适当选择。玻璃基底的示例包括无碱玻璃和二氧化硅玻璃。
塑料基底没有特别限制，并且可以取决于目的适当选择。塑料基底的示例包括聚碳酸酯(PC)、聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)和聚萘二甲酸乙二醇酯(PEN)。
半导体膜12在基底11的预定区域中形成。半导体膜12的形状、结构和尺寸没有特别限制，并且可以取决于目的适当选择。作为示例，在图1A和1B中，半导体膜12的平面形状形成为矩形形状，其中长边在x轴方向上。位于源极电极15和漏极电极16之间的半导体膜12用作沟道区域。半导体膜12的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选为5nm至1μm，更优选为10nm至0.5μm。
半导体膜12的材料没有特别限制，并且可以取决于目的适当选择。材料的示例包括有机半导体，诸如多晶硅(p-Si)、非晶硅(a-Si)、氧化物半导体和并五苯。其中，就与栅极绝缘膜13的界面的稳定性而言，优选地使用氧化物半导体。
作为构成半导体膜12的氧化物半导体，可以使用n型氧化物半导体。n型氧化物半导体没有特别限制，并且可以取决于目的适当选择。优选地，n型氧化物半导体包括铟(In)、Zn、锡(Sn)和Ti中的至少任一种，并且还包括碱土元素或稀土元素。优选地，n型氧化物半导体包括In并且还包括碱土元素或稀土元素。
碱土元素的示例包括铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)和镭(Ra)。
稀土元素的示例包括钪(Sc)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镏(Lu)。
取决于氧缺陷的量，氧化铟的电子载流子密度改变约1018cm-3至1020cm-3。氧化铟倾向于具有氧缺陷。因此，在形成含有氧化物的半导体膜之后的后处理期间会产生无意的(unintentional)氧缺陷。氧化物优选地主要由两种金属形成，这两种金属是铟和碱土金属元素或稀土元素，二者都比铟更容易与氧键合。这使得有可能容易地控制组合物，同时防止产生无意的氧缺陷。因而，也可以适当地控制电子载流子密度。
而且，构成半导体膜12的n型氧化物半导体用选自二价阳离子、三价阳离子、四价阳离子、五价阳离子、六价阳离子、七价阳离子和八价阳离子的至少一种掺杂剂进行取代掺杂。优选地，掺杂剂的化合价可以大于构成n型氧化物半导体的金属离子(除掺杂剂之外)的化合价。取代掺杂也称为n型掺杂。
栅极绝缘膜13在半导体膜12的一部分和栅极电极14之间提供。栅极绝缘膜13包括不与源极电极15或漏极电极16接触的区域。栅极绝缘膜13的形状、结构和尺寸没有特别限制，并且可以取决于目的适当选择。作为示例，在图1A和1B中，栅极绝缘膜13的平面形状形成为矩形形状，其中长边在y轴方向上。栅极绝缘膜13的一部分在y轴方向上从半导体膜12的上表面延伸，并且直接在基底11上形成。
栅极绝缘膜13是用于使栅极电极14、半导体膜12、源极电极15和漏极电极16彼此绝缘的层。栅极绝缘膜13的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为50nm至1000nm，更优选地为100nm至500nm。
例如，栅极绝缘膜13是氧化物膜。氧化物膜包含作为碱土金属的A族元素和作为镓(Ga)、钪(Sc)、钇(Y)和镧系元素中的至少一种的B族元素。氧化物膜优选地含有C族元素，该C族元素是Zr(锆)和Hf(铪)中的至少一种，并且根据需要还含有其它组分。氧化物膜可以包括一种碱土金属元素或者可以包括两种或更多种碱土金属元素。
镧系元素的示例包括镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镏(Lu)。
氧化物膜含有顺电(paraelectric)非晶氧化物，或者优选地由顺电非晶氧化物形成。顺电非晶氧化物在大气中是稳定的，并且可以在各种组合物中稳定地形成非晶结构。晶体可以包括在氧化物膜的一部分中。
碱土金属氧化物倾向于与大气中的水分或二氧化碳反应，并且易于转化成氢氧化物或碳酸盐。因此，单独的这种碱土金属氧化物不适用于电子器件。另外，简单氧化物(诸如除Ga、Sc、Y和Ce之外的镧系元素)倾向于结晶并造成漏电流。但是，含有碱土金属和除Ga、Sc、Y和Ce之外的镧系元素的氧化物在大气中是稳定的，并且可以在宽范围的组合物中形成非晶膜。在镧系元素当中，Ce具体地变为四价，并与碱土金属一起形成具有钙钛矿结构的晶体。因此，为了获得非晶相，期望除Ce之外的镧系元素。
对于含有碱土金属和Ga的氧化物，存在结晶相，诸如尖晶石结构。但是，与具有钙钛矿结构的晶体相比，这些晶体不会沉淀，除非温度显著高(一般而言，在1000℃或更高)。而且，没有关于针对含有碱土金属和镧系元素(Sc，Y和Ce除外)的氧化物的稳定结晶相的报道。即使在高温下的后处理之后，晶体也很少从非晶相中沉淀出来。此外，当含有碱土金属和除Ga、Sc、Y和Ce之外的镧系元素的氧化物由三种或更多种金属元素形成时，非晶相变得更稳定。
包括在氧化物膜中的每种元素的含量没有特别限制。但是，氧化物膜优选地包括选自各个元素组的金属元素，以形成能够保持稳定的非晶态的组合物。
为了制作具有高介电常数的膜，优选地增加诸如Ba、Sr、Lu和La之类的元素的组合比。
因为本实施例的氧化物膜可以在宽范围的组合物中形成非晶膜，所以还可以广泛地控制物理性质。例如，本实施例的氧化物膜的介电常数一般为大约6至20，并且与SiO2的介电常数相比足够高。但是，通过选择组合物，可以根据使用目的将介电常数调整到适当的值。
另外，本实施例的氧化物膜的热膨胀系数等同于普通布线材料或半导体材料的热膨胀系数，其为10-6至10-5。因此，与具有10-7的热膨胀系数的SiO2相比，本实施例的氧化物膜即使在重复执行加热工艺之后也很少出现诸如膜的剥离之类的问题。特别地，对于诸如a-IGZO之类的氧化物半导体，形成良好的界面。
因此，通过使用本实施例的氧化物膜可以提供高性能半导体器件。
但是，栅极绝缘膜13不限于包含至少A族元素和B族元素的氧化物膜，并且优选地包含C族元素。例如，栅极绝缘膜13可以是包含Si和碱土金属的氧化物膜。另外，栅极绝缘膜13可以是例如由SiO2、SiN、SiON或Al2O3形成的膜。
栅极电极14在栅极绝缘膜13上形成。栅极电极14是施加栅极电压的电极。栅极电极14面对半导体膜12部署，其中栅极绝缘膜13介于它们之间。
栅极电极14的形状、结构和尺寸没有特别限制，并且可以取决于目的适当选择。作为示例，在图1A和1B中，栅极绝缘膜13的平面形状形成为矩形形状，其中长边在y轴方向上。在平面图中，栅极电极14基本上与栅极绝缘膜13重叠。
栅极电极14的材料没有特别限制，并且可以取决于目的适当选择。材料的示例包括金属，诸如铝(Al)、铂(Pt)、钯(Pd)、金(Au)、银(Ag)、铜(Cu)、锌(Zn)、镍(Ni)、铬(Cr)、钽(Ta)、钼(Mo)和钛(Ti)，它们的合金，以及这些金属的混合物。
另外，栅极电极14的材料的示例包括导电氧化物，诸如氧化铟、氧化锌、氧化锡、氧化镓和氧化铌，其络合物，以及它们的混合物。而且，可以使用有机导体，诸如聚乙烯二氧噻吩(PEDOT)和聚苯胺(PANI)。栅极电极14的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至1μm，更优选地为50nm至300nm。
源极电极15和漏极电极16在基底11上形成并与半导体膜12接触。源极电极15和漏极电极16被形成为覆盖半导体膜12的一部分，并且形成为彼此隔开预定距离，其用作沟道区域。源极电极15和漏极电极16是当栅极电压施加到栅极电极14时使得电流流动的电极。
源极电极15和漏极电极16的形状、结构和尺寸没有特别限制，并且可以取决于目的适当选择。作为示例，在图1A和1B中，源极电极15和漏极电极16的平面形状形成为矩形形状，其中长边在x轴方向上。
源极电极15和漏极电极16的材料没有特别限制，并且可以取决于目的适当选择。材料的示例包括金属，诸如铝、金、铂、钯、银、铜、锌、镍、铬、钽、钼和钛，它们的合金，以及这些金属的混合物。此外，可以使用导电氧化物，诸如氧化铟、氧化锌、氧化锡、氧化镓和氧化铌，其络合物，以及它们的混合物。源极电极15和漏极电极16可以使用这些材料的层叠结构。
源极电极15和漏极电极16的平均厚度没有特别限制，并且可以取决于目的适当选择。但是，源极电极15和漏极电极16的平均厚度形成为小于栅极绝缘膜13的平均厚度。
这防止源极电极15和漏极电极16与栅极电极14接触。因此，有可能抑制源极电极15和栅极电极14之间的漏电流，并且还抑制漏极电极16和栅极电极14之间的漏电流。因而，可以获得良好的晶体管特性。
栅极电极覆盖层17在栅极电极14上的预定区域中。栅极电极覆盖层17形成为与栅极电极14接触，而不与构成包括源极电极15和漏极电极16的场效应晶体管10的其它元件接触。
栅极电极覆盖层17是由与源极电极15和漏极电极16相同的材料形成的层，并且具有与源极电极15和漏极电极16几乎相同的厚度。源极电极15、漏极电极16和栅极电极覆盖层17的组合的平面形状形成为矩形形状，其中长边在x轴方向上。但是，源极电极15、漏极电极16和栅极电极覆盖层17彼此间隔开并且不彼此电连接。
<用于制造场效应晶体管的方法>
接下来，将描述用于制造图1A和1B中所示的场效应晶体管的方法。图2A至2D和图3A至3C是例示用于制造第一实施例的场效应晶体管的工艺的图。
首先，在图2A所示的步骤中，制备例如基底11(其是玻璃基底)。半导体膜12在基底11的整个表面上形成。基底11的材料和厚度可以如上所述适当地选择。而且，为了清洁基底11的表面并改善粘附性，优选地执行诸如氧等离子体、UV臭氧和UV辐射清洁之类的预处理。
用于形成半导体膜12的方法没有特别限制，并且可以取决于目的适当选择。用于形成膜的方法的示例包括真空工艺，诸如溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法和原子层沉积(ALD)方法，并且还包括溶液工艺，诸如浸涂法、旋涂法和模涂法。如上所述，可以适当地选择半导体膜12的材料和厚度。
在形成半导体膜12之后，在半导体膜12的整个表面上形成由光敏树脂制成的抗蚀剂，并经受曝光和显影工艺(光刻工艺)。结果，形成覆盖半导体膜12上的预定区域的抗蚀剂层300(蚀刻掩模)。
接下来，在图2B中所示的步骤中，使用抗蚀剂层300作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层300覆盖的半导体膜12的区域。例如，可以通过湿法蚀刻去除半导体膜12。
接下来，在图2C中所示的步骤中，在去除抗蚀剂层300之后，覆盖半导体膜12的栅极绝缘膜13和栅极电极14依次层叠在基底11的整个表面上。
用于形成栅极绝缘膜13的方法没有特别限制，并且可以取决于目的适当选择。用于形成膜的方法的示例包括真空工艺，诸如溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法和原子层沉积(ALD)方法，并且还包括溶液工艺，诸如浸涂法、旋涂法和模涂法。如上所述，可以适当地选择栅极绝缘膜13的材料和厚度。
用于形成栅极电极14的方法没有特别限制，并且可以取决于目的适当选择。示例包括真空工艺，诸如溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法和原子层沉积(ALD)方法，并且还包括溶液工艺，诸如浸涂法、旋涂法和模涂法。如上所述，可以适当地选择栅极电极14的材料和厚度。
在形成栅极绝缘膜13和栅极电极14之后，在栅极电极14的整个表面上形成由光敏树脂制成的抗蚀剂，并经受曝光和显影工艺(光刻工艺)。结果，形成覆盖栅极电极14上的预定区域的抗蚀剂层310(蚀刻掩模)。
接下来，在图2D中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除栅极电极14的未被抗蚀剂层310覆盖的区域。随后，通过蚀刻去除栅极绝缘膜13的未被抗蚀剂层310覆盖的区域。
例如，当栅极电极14由Al、Mo或包含Al和Mo之一的合金形成时，可以通过使用PAN(磷酸-乙酸-硝酸)基蚀刻溶液来蚀刻栅极电极14。PAN基蚀刻溶液是磷酸、硝酸和乙酸的混合溶液。
而且，当栅极绝缘膜13是包含至少上述A族元素和B族元素的氧化物膜时，可以通过使用包含盐酸、草酸、硝酸、磷酸、乙酸、硫酸和过氧化氢中至少任一种的蚀刻溶液来蚀刻栅极绝缘膜13。
另外，当栅极绝缘膜13是包含Si的氧化物膜时，可以通过使用包含氢氟酸，氟化铵，氟化氢铵和有机碱中的至少任一种的蚀刻溶液来蚀刻栅极绝缘膜13。
而且，抗蚀剂层310对PAN基蚀刻溶液具有抗蚀刻性。
因而，可以通过仅执行单个掩模制造工艺(即，用于形成抗蚀剂层310的工艺)来蚀刻栅极电极14和栅极绝缘膜13。例如，可以通过使用相同的掩模(抗蚀剂层310)来执行蚀刻。即，与常规技术不同，不需要制造单独的掩模用于蚀刻栅极电极14和用于蚀刻栅极绝缘膜13。
接下来，在图3A中所示的步骤中，在去除抗蚀剂层310之后，形成覆盖基底11和半导体膜12的源极电极15和漏极电极16，其中栅极绝缘膜13介于源极电极15和漏极电极16之间，使得在半导体膜12中形成沟道。同时，在栅极电极14上形成栅极电极覆盖层17。
用于形成源极电极15、漏极电极16和栅极电极覆盖层17的方法没有特别限制，并且可以取决于目的适当选择。方法的示例包括通过使用溅射方法、真空沉积方法、浸涂方法、旋涂方法和模涂方法形成膜，随后通过光刻图案化(pattern)所述膜。如上所述，可以适当地选择源极电极15、漏极电极16和栅极电极覆盖层17的材料和厚度。
在形成源极电极15、漏极电极16和栅极电极覆盖层17之后，在源极电极15、漏极电极16和栅极电极覆盖层17的整个表面上形成由光敏树脂制成的抗蚀剂，并经受曝光和显影工艺(光刻工艺)。因此，形成覆盖源极电极15、漏极电极16和栅极电极覆盖层17上的预定区域的抗蚀剂层320(蚀刻掩模)。
接下来，在图3B中所示的步骤中，使用抗蚀剂层320作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层320覆盖的源极电极15和漏极电极16的区域。例如，可以通过湿法蚀刻去除源极电极15和漏极电极16的区域。栅极电极覆盖层17被抗蚀剂层320完全覆盖。因此，栅极电极覆盖层17不被蚀刻。
接下来，在图3C中所示的步骤中，去除抗蚀剂层320。因而，制造自对准顶栅场效应晶体管10。
形成第一实施例的场效应晶体管10，使得源极电极15和漏极电极16与半导体膜12接触。与常规技术不同，第一实施例的场效应晶体管10不需要其中在层间绝缘层上形成的源极电极和漏极电极通过接触孔连接到半导体膜12的源极区域和漏极区域的结构。此外，不需要形成杂质区域等。因而，场效应晶体管10可以小型化。
另外，场效应晶体管10是自对准(自对准结构)场效应晶体管，其中通过使用栅极绝缘膜13作为掩模以自对准方式制造源极电极15和漏极电极16。这允许基于栅极绝缘膜13的宽度来控制沟道长度，从而使得有可能使场效应晶体管10小型化。
而且，在场效应晶体管10中，栅极绝缘膜13的平面形状与栅极电极14的平面形状基本相同。因此，可以减小寄生电容。因此，可以增强场效应晶体管10的开关特性。
此外，源极电极15和漏极电极16的厚度小于栅极绝缘膜13的厚度。这防止源极电极15和漏极电极16与栅极电极14接触。而且，因为源极电极15和漏极电极16是薄的，所以在源极电极15和栅极电极覆盖层17之间以及在漏极电极16和栅极电极覆盖层17之间形成电平差(difference inlevel)。这确保源极电极15和漏极电极16与栅极电极覆盖层17分离。因而，有可能抑制源极电极15和栅极电极14之间的漏电流以及漏极电极16和栅极电极14之间的漏电流。因此，可以获得良好的晶体管特性。
此外，在场效应晶体管10中，通过使用相同的掩模来蚀刻栅极电极14和栅极绝缘膜13。与常规的制造工艺相比，这允许减少用于制造场效应晶体管10的工艺中蚀刻掩模的数量，从而使得有可能简化制造场效应晶体管10的工艺。
<第二实施例>
第二实施例说明了栅极电极以悬垂(overhang)形状形成的示例。在第二实施例中，可以省略与上述实施例的元件相同的元件的描述。
图4是例示第二实施例的场效应晶体管的横截面视图。图4中所示的场效应晶体管10A与场效应晶体管10(参见图1A)之间的差异在于：用栅极电极14A代替栅极电极14。
栅极电极14A形成为悬垂形状。即，栅极绝缘膜13包括宽度比栅极电极14A窄的区域。
在图4的示例中，栅极电极14A的侧面垂直于基底11的上表面。栅极电极14A的下表面的外边缘部分从栅极绝缘膜13的上表面的周边突出。即，在栅极电极14A的整个区域中，栅极电极14A的宽度宽于栅极绝缘膜13的宽度。例如，悬垂量(图4的横截面中所示的栅极电极14A与栅极绝缘膜13之间的宽度差)可以被设置为大约100nm至几百nm。
但是，栅极电极14A的侧面不需要垂直于基底11的上表面。栅极电极14A可以形成朝着栅极绝缘膜13变窄的向下锥形形状，或者可以形成朝着栅极绝缘膜13变宽的向上锥形形状。即，只要栅极绝缘膜13具有其宽度窄于栅极电极14A的宽度的区域，栅极绝缘膜13可以形成为任何形状。
悬垂形状的栅极电极14A可以通过在图2D所示的步骤中控制湿法蚀刻工艺来制造。即，通过控制湿法蚀刻工艺，可以制造具有宽度窄于栅极电极14A的宽度的区域的栅极绝缘膜13。
以这种方式，第二实施例的场效应晶体管10A具有与第一实施例的场效应晶体管10类似的结构。因此，场效应晶体管10A可以小型化。
另外，在场效应晶体管10A中，栅极电极14A形成为悬垂形状，并且栅极绝缘膜13具有其宽度窄于栅极电极14A的宽度的区域。这确保源极电极15和漏极电极16与栅极电极覆盖层17分离。而且，源极电极15和漏极电极16的厚度小于栅极绝缘膜13的厚度。在这种协同效应中，有可能抑制源极电极15和栅极电极14A之间的漏电流以及漏极电极16和栅极电极14A之间的漏电流。因此，可以获得良好的晶体管特性。
<第三实施例>
第三实施例说明了其中栅极电极具有底切(undercut)的示例。在第三实施例中，可以省略与上述实施例的元件相同的元件的描述。
<场效应晶体管的结构>
图5是例示第三实施例的场效应晶体管的横截面视图。图5中示出的场效应晶体管10B与场效应晶体管10(参见图1A)之间的差异在于：用栅极电极14B代替栅极电极14。
栅极电极14B具有底切。即，栅极电极14B包括其宽度窄于栅极绝缘膜13的宽度的区域。
在图5的示例中，栅极电极14B是多层膜，其中导电膜142层叠在导电膜141上。在构成栅极电极14B的多层膜中，层的宽度朝着栅极绝缘膜13逐层变窄。更具体而言，导电膜141的宽度窄于导电膜142的宽度。因此，导电膜142的下表面的外边缘部分从导电膜141的上表面的周边突出。而且，导电膜141的宽度比栅极绝缘膜13的宽度窄。因此，栅极绝缘膜13的上表面的外边缘部分从导电膜141的下表面的周边突出。
例如，底切量(如图5的横截面中所示，导电膜141与导电膜142之间的宽度差)可以被设置为大约100nm至几百nm。
导电膜141的材料没有特别限制，并且可以取决于目的适当选择。例如，可以使用金属、合金、多种金属的混合物以及除金属膜之外的导电膜，其可以通过使用有机碱性溶液作为蚀刻溶液来蚀刻。材料的示例包括铝(Al)、Al合金(主要含Al的合金)和具有导电性的氧化物膜。
有机碱性溶液的示例包括强碱性溶液，诸如四甲基氢氧化铵(TMAH基)、2-羟乙基三甲基氢氧化铵(基于CHOLINE)和单乙醇胺溶液。
导电膜142的材料没有特别限制，并且可以取决于目的适当选择。例如，可以使用金属、合金、多种金属的混合物以及除金属膜之外的导电膜，其对有机碱性溶液具有耐蚀刻性并且对于预定的蚀刻溶液具有比对导电膜141更高的蚀刻速率。材料的示例包括金属，诸如钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铬(Cr)、铜(Cu)和镍(Ni)，其合金，这些金属的混合物，以及具有导电性的氧化物膜。
导电膜141的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至200nm，更优选地为50nm至100nm。导电膜142的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至200nm，更优选地为50nm至100nm。
<用于制造场效应晶体管的方法>
为了制造场效应晶体管10B，首先执行类似于图2A和图2B中所述步骤的步骤。接下来，在图6A中所示的步骤中，在去除抗蚀剂层300之后，在基底11的整个表面上形成覆盖半导体膜12的栅极绝缘膜13。另外，导电膜141和导电膜142依次层叠在栅极绝缘膜13上。形成栅极绝缘膜13的方法如上所述。
用于形成导电膜141和142的方法没有特别限制，并且可以取决于目的适当选择。方法的示例包括真空工艺，诸如溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法和原子层沉积(ALD)方法，并且还包括溶液工艺，诸如浸涂法、旋涂法、模涂法。其它示例包括印刷工艺，诸如喷墨印刷、纳米压印和凹版印刷。
在本文中作为示例，选择可以通过使用有机碱性溶液作为蚀刻溶液进行蚀刻的材料(例如，Al合金)作为导电膜141的材料。选择对于预定蚀刻溶液比导电膜141具有更高的蚀刻速率的材料(例如，Mo合金)作为导电膜142的材料。
在形成导电膜142之后，在导电膜142的整个表面上形成由光敏树脂制成的抗蚀剂，并接受曝光和显影工艺(光刻工艺)。因此，形成覆盖导电膜142上的预定区域的抗蚀剂层310(蚀刻掩模)。
接下来，在图6B中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层310覆盖的导电膜142的区域。通过使用其蚀刻速率对于导电膜142比对于导电膜141高的蚀刻溶液进行蚀刻，可以通过蚀刻仅去除未被抗蚀剂层310覆盖的导电膜142的区域。此时，导电膜141几乎不被蚀刻。导电膜141的蚀刻速率与导电膜142的蚀刻速率之比优选地为至少1:10。另外，抗蚀剂层310对这个步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图6C中所示的步骤中，通过蚀刻去除未被导电膜142覆盖的导电膜141的区域。在这个步骤中，使用有机碱性溶液作为蚀刻溶液。抗蚀剂层310可溶于有机碱性溶液中。相反，导电膜142对有机碱性溶液具有耐蚀刻性。因此，在抗蚀剂层310被溶解的同时，通过使用导电膜142作为掩模，可以将导电膜141蚀刻成期望的形状。另外，虽然抗蚀剂层310被逐渐溶解，但是图6C例示了其中抗蚀剂层310被完全溶解的状态。在蚀刻导电膜141之后，通过使用栅极电极14B作为掩模来蚀刻栅极绝缘膜13。
而且，在图6C中所示的步骤中，导电膜142用作蚀刻掩模。因此，例如，在图6B中所示的步骤之后，可以通过蚀刻预先去除抗蚀剂层310，随后，可以通过使用导电膜142作为蚀刻掩模来蚀刻导电膜141。
在图6C中所示的步骤中，通过控制湿法蚀刻工艺(诸如蚀刻时间)，可以使导电膜141的宽度窄于导电膜142的宽度。即，可以形成底切(图6C的横截面中所示的导电膜141与导电膜142之间的宽度差)。
因而，可以通过仅执行单个掩模制造工艺(即，用于形成抗蚀剂层310的工艺)来蚀刻栅极电极14B和栅极绝缘膜13。即，与常规技术不同，不需要制造单独的掩模用于蚀刻栅极电极14B和蚀刻栅极绝缘膜13。
在本文中，通过单个掩模制造工艺执行蚀刻可以被表述为“使用相同掩模的蚀刻”。即，表述“使用相同掩模的蚀刻”包括通过使用相同的抗蚀剂层作为蚀刻掩模来蚀刻多个层的情况，而且还包括在蚀刻下层的同时抗蚀剂层溶解时，通过使用上层作为掩模来蚀刻下层的情况。
在图6C中所示的步骤之后，通过执行与图3A至图3C中描述的步骤类似的步骤，制造图5中所示的自对准顶栅场效应晶体管10B。
第三实施例的场效应晶体管10B具有与第一实施例的场效应晶体管10类似的结构。因此，场效应晶体管10B可以小型化。
另外，在场效应晶体管10B中，栅极电极14B具有底切。在通过溅射形成源极电极15、漏极电极16和栅极电极覆盖层17的情况下，溅射颗粒几乎不到达底切部分。这确保源极电极15和漏极电极16与栅极电极覆盖层17分离。而且，源极电极15和漏极电极16的厚度小于栅极绝缘膜13的厚度。由于这种协同效应，有可能抑制源极电极15和栅极电极14B之间的漏电流以及漏极电极16和栅极电极14B之间的漏电流。因此，可以获得良好的晶体管特性。
但是，在场效应晶体管10B中，源极电极15和漏极电极16的厚度不需要小于栅极绝缘膜13的厚度。在场效应晶体管10B中，源极电极15和漏极电极16的厚度小于栅极绝缘膜13和除上层之外的栅极电极14B的总厚度(即，栅极绝缘膜13的厚度加上导电膜141的厚度)。这防止栅极电极14B与源极电极15和漏极电极16接触。
<第四实施例>
第四实施例说明了其中栅极电极具有底切的另一个示例。在第四实施例中，可以省略与上述实施例的元件相同的元件的描述。
<场效应晶体管的结构>
图7是例示第四实施例的场效应晶体管的横截面视图。图7中示出的场效应晶体管10C与场效应晶体管10(参见图1A)之间的差异在于：用栅极电极14C代替栅极电极14。
栅极电极14C具有底切。即，栅极电极14C具有其宽度窄于栅极绝缘膜13的宽度的区域。
在图7的示例中，栅极电极14C是多层膜，其中导电膜142和导电膜143顺序层叠在导电膜141上。在构成栅极电极14C的多层膜中，层的宽度朝着栅极绝缘膜13逐层变窄。更具体而言，导电膜141的宽度窄于导电膜142的宽度。因此，导电膜142的下表面的外边缘部分从导电膜141的上表面的周边突出。而且，导电膜142的宽度窄于导电膜143的宽度。因此，导电膜143的下表面的外边缘部分从导电膜142的上表面的周边突出。而且，导电膜141的宽度窄于栅极绝缘膜13的宽度。因此，栅极绝缘膜13的上表面的外边缘部分从导电膜141的下表面的周边突出。
例如，底切量(图7的横截面中所示的导电膜141和导电膜142之间的宽度差)可以被设置为大约100nm至几百nm。而且，例如，底切量(图7的横截面中所示的导电膜142和导电膜143之间的宽度差)可以被设置为大约100nm至几百nm。
导电膜141和142的材料和厚度如上所述。导电膜143的材料没有特别限制，并且可以取决于目的适当选择。例如，有可能使用金属、合金、多种金属的混合物和除金属膜之外的导电膜，其对有机碱性溶液具有耐蚀刻性并且对于预定的蚀刻溶液具有比对导电膜142更高的蚀刻速率。材料的示例包括金属，诸如钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铬(Cr)、铜(Cu)和镍(Ni)，其合金，这些金属的混合物，以及具有导电性的氧化物膜。导电膜143的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至200nm，更优选地为50nm至100nm。
<用于制造场效应晶体管的方法>
为了制造场效应晶体管10C，首先执行类似于第一实施例的图2A和图2B中所述步骤的步骤。接下来，在图8A中所示的步骤中，在去除抗蚀剂层300之后，在基底11的整个表面上方形成覆盖半导体膜12的栅极绝缘膜13。另外，导电膜141、导电膜142和导电膜143依次层叠在栅极绝缘膜13上。用于形成栅极绝缘膜13的方法如上所述。用于形成导电膜143的方法可以与用于形成导电膜141和142的方法相同。
在本文中作为示例，选择可以通过使用有机碱性溶液作为蚀刻溶液进行蚀刻的材料(例如，Al合金)作为导电膜141的材料。选择对有机碱性溶液具有耐蚀刻性并且对于预定蚀刻溶液比导电膜141具有更高的蚀刻速率的材料(例如，Mo合金)作为导电膜142的材料。另外，选择对有机碱性溶液具有耐蚀刻性并且对于预定蚀刻溶液比导电膜142具有更高的蚀刻速率的材料(例如，Ti)作为导电膜143的材料。
在形成导电膜143之后，在导电膜143的整个表面上形成由光敏树脂制成的抗蚀剂，并经受曝光和显影工艺(光刻工艺)。因此，形成覆盖导电膜143上的预定区域的抗蚀剂层310(蚀刻掩模)。
接下来，在图8B中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层310覆盖的导电膜143的区域。通过使用其蚀刻速率对于导电膜143高于对于导电膜142的蚀刻溶液执行蚀刻，可以通过蚀刻仅去除未被抗蚀剂层310覆盖的导电膜143的区域。此时，导电膜142几乎不被蚀刻。导电膜142的蚀刻速率与导电膜143的蚀刻速率之比优选地为至少1:10。另外，抗蚀剂层310对这个步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图8C中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层310覆盖的导电膜142的区域。通过使用其蚀刻速率对于导电膜142高于对于导电膜141的蚀刻溶液执行蚀刻，可以通过蚀刻仅去除未被抗蚀剂层310覆盖的导电膜142的区域。此时，导电膜141几乎不被蚀刻。导电膜141的蚀刻速率与导电膜142的蚀刻速率之比优选地为至少1:10。另外，抗蚀剂层310对这个步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图8D中所示的步骤中，通过蚀刻去除未被导电膜142和143覆盖的导电膜141的区域。在这个步骤中，使用有机碱性溶液作为蚀刻溶液。抗蚀剂层310可溶于有机碱性溶液中。相反，导电膜142和143对有机碱性溶液具有耐蚀刻性。因此，在抗蚀剂层310溶解的同时，通过使用导电膜142和143作为掩模，可以将导电膜141蚀刻成期望的形状。另外，虽然抗蚀剂层310逐渐溶解，但是图8D例示了抗蚀剂层310完全溶解的状态。在蚀刻导电膜141之后，通过使用栅极电极14C作为掩模来蚀刻栅极绝缘膜13。
而且，在图8D中所示的步骤中，导电膜142和143用作蚀刻掩模。因此，例如，在执行图8B或图8C中所示的步骤之后，可以通过蚀刻预先去除抗蚀剂层310，随后，可以通过使用导电膜142和143作为蚀刻掩模来蚀刻导电膜141。
在图8D中所示的步骤中，通过控制湿法蚀刻工艺(诸如蚀刻时间)，可以使导电膜142的宽度窄于导电膜143的宽度，并且可以使导电膜141的宽度进一步窄于导电膜142的宽度。即，可以形成更宽的底切(图8D的横截面中所示的导电膜141与导电膜143之间的宽度差)。
因而，可以通过执行仅单个掩模制造工艺(即，用于形成抗蚀剂层310的工艺)来蚀刻栅极电极14C和栅极绝缘膜13。即，与常规技术不同，不需要制造单独的掩模用于蚀刻栅极电极14C和用于蚀刻栅极绝缘膜13。
在图8D中所示的步骤之后，通过执行与图3A至图3C中描述的步骤类似的步骤，制造图7中所示的自对准顶栅场效应晶体管10C。
第四实施例的场效应晶体管10C具有与第一实施例的场效应晶体管10类似的结构。因此，场效应晶体管10C可以小型化。
另外，因为场效应晶体管10C的栅极电极14C具有三层结构，因此可以比具有双层结构的栅极电极14B更容易地调整层的蚀刻条件。因此，场效应晶体管10C的底切量可以比场效应晶体管10B的底切量进一步增加。因而，在通过溅射形成源极电极15、漏极电极16和栅极电极覆盖层17的情况下，溅射颗粒几乎不到达底切部分。
这进一步确保源极电极15和漏极电极16与栅极电极覆盖层17分离。而且，源极电极15和漏极电极16的厚度小于栅极绝缘膜13的厚度。由于这种协同效应，有可能抑制源极电极15和栅极电极14B之间的漏电流以及漏极电极16和栅极电极14C之间的漏电流。因此，可以获得良好的晶体管特性。
但是，在场效应晶体管10C中，源极电极15和漏极电极16的厚度不需要小于栅极绝缘膜13的厚度。在场效应晶体管10C中，源极电极15和漏极电极16的厚度小于除栅极绝缘膜13和最上层之外的栅极电极14C的总厚度(即，栅极绝缘膜13的厚度加上导电膜141的厚度加上导电膜142的厚度)。这防止栅极电极14C与源极电极15和漏极电极16接触。
<第五实施例>
第五实施例说明了具有双层结构的栅极电极的示例，其中上电极层具有比下电极层的图案宽度窄的图案宽度。在第五实施例中，可以省略与上述实施例的元件相同的元件的描述。
<场效应晶体管的结构>
图9是例示第五实施例的场效应晶体管的横截面视图。图9中示出的场效应晶体管10D与场效应晶体管10(参见图1A)之间的差异在于：用栅极电极14D代替栅极电极14。
栅极电极14D具有两个电极层。在图9的示例中，栅极电极14D是多层膜，其中导电膜142层叠在导电膜141上。在构成栅极电极14D的多层膜中，层的宽度朝着栅极逐层变窄。更具体而言，导电膜141的宽度窄于导电膜142的宽度。因此，导电膜141的上表面的外边缘部分从导电膜142的下表面的周边突出。
导电膜141的材料没有特别限制，并且可以取决于目的适当选择。例如，可以使用金属、合金、多种金属的混合物和除金属膜之外的导电膜，其可以通过使用有机碱性溶液作为蚀刻溶液来蚀刻。材料的示例包括铝(Al)、Al合金(主要含Al的合金)和具有导电性的氧化物膜。
有机碱性溶液的示例包括强碱性溶液，诸如四甲基氢氧化铵(TMAH基)、2-羟乙基三甲基氢氧化铵(基于CHOLINE)和单乙醇胺溶液。
导电膜142的材料没有特别限制，并且可以取决于目的适当选择。例如，可以使用金属、合金、多种金属的混合物和除金属膜之外的导电膜，其对有机碱性溶液具有耐蚀刻性并且对于预定的蚀刻溶液具有比导电膜141更高的蚀刻速率。材料的示例包括金属，诸如钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铬(Cr)、铜(Cu)和镍(Ni)，其合金，这些金属的混合物，以及具有导电性的氧化物膜。
导电膜141的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至200nm，更优选地为50nm至100nm。导电膜142的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至200nm，更优选地为50nm至100nm。
<用于制造场效应晶体管的方法>
为了制造场效应晶体管10D，。执行类似于第一实施例的图2A和图2B中所述步骤的步骤，并去除抗蚀剂层300。接下来，在图6A中所示的步骤中，在基底11的整个表面上方形成覆盖半导体膜12的栅极绝缘膜13。另外，在栅极绝缘膜13上依次层叠导电膜141和导电膜142。用于形成栅极绝缘膜13的方法如上所述。
用于形成导电膜141和142的方法没有特别限制，并且可以取决于目的适当选择。方法的示例包括真空工艺，诸如溅射方法、脉冲激光沉积(PLD)方法、化学气相沉积(CVD)方法和原子层沉积(ALD)方法，并且还包括溶液工艺，诸如浸涂法、旋涂法、模涂法。其它示例包括印刷工艺，诸如喷墨印刷、纳米压印和凹版印刷。
在本文中作为示例，选择可以通过使用有机碱性溶液作为蚀刻溶液进行蚀刻的材料(例如，Al合金)作为导电膜141的材料。选择对于预定蚀刻溶液比导电膜141具有更高的蚀刻速率的材料(例如，Mo合金)作为导电膜142的材料。
在形成导电膜142之后，在导电膜142的整个表面上形成由光敏树脂制成的抗蚀剂，并经受曝光和显影工艺(光刻工艺)。因此，形成覆盖导电膜142上的预定区域的抗蚀剂层310(蚀刻掩模)。
接下来，在图6B中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层310覆盖的导电膜142的区域。通过使用其蚀刻速率对于导电膜142比对于导电膜141更高的蚀刻溶液执行蚀刻，可以通过蚀刻去除仅未被抗蚀剂层310覆盖的导电膜142的区域。此时，导电膜141几乎不被蚀刻。导电膜141的蚀刻速率与导电膜142的蚀刻速率之比优选地为至少1:10。另外，抗蚀剂层310对这个步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图6C中所示的步骤中，通过蚀刻去除未被导电膜142覆盖的导电膜141的区域。在这个步骤中，使用有机碱性溶液作为蚀刻溶液。抗蚀剂层310可溶于有机碱性溶液中。相反，导电膜142对有机碱性溶液具有耐蚀刻性。因此，在抗蚀剂层310溶解的同时，通过使用导电膜142作为掩模，可以将导电膜141蚀刻成期望的形状。另外，虽然抗蚀剂层310逐渐溶解，但是图6C例示了抗蚀剂层310完全溶解的状态。在蚀刻导电膜141之后，通过使用栅极电极14D作为掩模来蚀刻栅极绝缘膜13。
而且，在图6C中所示的步骤中，导电膜142用作蚀刻掩模。因此，例如，在执行图6B中所示的步骤之后，可以通过蚀刻预先去除抗蚀剂层310，随后，可以使用导电膜142作为蚀刻掩模通过蚀刻来去除导电膜141。
因而，可以通过仅执行单个掩模制造工艺(即，用于形成抗蚀剂层310的工艺)来蚀刻栅极电极14D和栅极绝缘膜13。即，与常规技术不同，不需要制造单独的掩模用于蚀刻栅极电极14D和用于蚀刻栅极绝缘膜13。
在图6C中所示的步骤之后，通过执行与图3A至图3C中描述的步骤类似的步骤，制造图9中所示的自对准顶栅场效应晶体管10D。
第五实施例的场效应晶体管10D具有与第一实施例的场效应晶体管10类似的结构。因此，场效应晶体管10D可以小型化。
此外，源极电极15和漏极电极16的厚度小于栅极绝缘膜13的厚度。这防止源极电极15和漏极电极16与栅极电极14D接触。而且，因为源极电极15和漏极电极16薄，所以在源极电极15和栅极电极覆盖层17之间以及在漏极电极16和栅极电极覆盖层17之间形成电平差。因而，有可能抑制源极电极15和栅极电极14D之间的漏电流以及漏极电极16和栅极电极14D之间的漏电流。因此，可以获得良好的晶体管特性。
<第六实施例>
第六实施例说明了具有三层结构的栅极电极的另一个示例，其中中间电极层具有底切。在第六实施例中，可以省略与上述实施例的元件相同的元件的描述。
<场效应晶体管的结构>
图10是例示第六实施例的场效应晶体管的截面图。图10中所示的场效应晶体管10E与场效应晶体管10(参见图1A)之间的差异在于：用栅极电极14E代替栅极电极14。
栅极电极14E具有三层结构，其中中间电极层具有底切。在图10的示例中，栅极电极14E是多层膜，其中导电膜142和导电膜143顺序层叠在导电膜141上。在构成栅极电极14E的多层膜中，导电膜142的宽度窄于导电膜141和导电膜143的宽度。
例如，底切量(图10的横截面中所示的导电膜142与导电膜143之间的宽度差)可以被设置为大约100nm至几百nm。
导电膜141和142的材料和厚度如上所述。导电膜143的材料没有特别限制，并且可以取决于目的适当选择。例如，可以使用金属、合金、多种金属的混合物以及除金属膜之外的导电膜，其对有机碱性溶液具有耐蚀刻性并且对于预定的蚀刻溶液具有比对于导电膜142更高的蚀刻速率。材料的示例包括金属，诸如钼(Mo)、钨(W)、钛(Ti)、钽(Ta)、铬(Cr)、铜(Cu)和镍(Ni)，其合金，这些金属的混合物，以及具有导电性的氧化物膜。导电膜143的平均厚度没有特别限制，并且可以取决于目的适当选择，但优选地为10nm至200nm，更优选地为50nm至100nm。
<用于制造场效应晶体管的方法>
为了制造场效应晶体管10E，执行类似于第一实施例的图2A和图2B中所述步骤的步骤，并去除抗蚀剂层300。接下来，在图8A中所示的步骤中，覆盖半导体膜12的栅极绝缘膜13在基底11的整个表面上方形成。另外，导电膜141、导电膜142和导电膜143顺序层叠在栅极绝缘膜13上。用于形成栅极绝缘膜13的方法如上所述。用于形成导电膜143的方法可以与用于形成导电膜141和142的方法相同。
在本文中作为示例，选择可以通过使用有机碱性溶液作为蚀刻溶液进行蚀刻的材料(例如，Al合金)作为导电膜141的材料。选择对有机碱性溶液具有耐蚀刻性并且对于预定蚀刻溶液比导电膜141具有更高的蚀刻速率的材料(例如，Mo合金)作为导电膜142的材料。另外，选择对有机碱性溶液具有耐蚀刻性并且对于预定蚀刻溶液比导电膜142具有更高的蚀刻速率的材料(例如，Ti)作为导电膜143的材料。
在形成导电膜143之后，在导电膜143的整个表面上形成由光敏树脂制成的抗蚀剂，并经受曝光和显影工艺(光刻工艺)。因此，形成覆盖导电膜143上的预定区域的抗蚀剂层310(蚀刻掩模)。
接下来，在图8B中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层310覆盖的导电膜143的区域。通过使用其蚀刻速率对于导电膜143高于对于导电膜142的蚀刻溶液执行蚀刻，可以通过蚀刻仅去除未被抗蚀剂层310覆盖的导电膜143的区域。此时，导电膜142几乎不被蚀刻。导电膜142的蚀刻速率与导电膜143的蚀刻速率之比优选地为至少1:10。另外，抗蚀剂层310对这个步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图8C中所示的步骤中，使用抗蚀剂层310作为蚀刻掩模，通过蚀刻去除未被抗蚀剂层310覆盖的导电膜142的区域。通过使用其蚀刻速率对于导电膜142高于对于导电膜141的蚀刻溶液执行蚀刻，可以通过蚀刻仅去除未被抗蚀剂层310覆盖的导电膜142的区域。此时，导电膜141几乎不被蚀刻。导电膜141的蚀刻速率与导电膜142的蚀刻速率之比优选地为至少1:10。另外，抗蚀剂层310对这个步骤中使用的蚀刻溶液具有耐蚀刻性。
接下来，在图8D中所示的步骤中，通过蚀刻去除未被导电膜142和143覆盖的导电膜141的区域。在这个步骤中，使用有机碱性溶液作为蚀刻溶液。抗蚀剂层310可溶于有机碱性溶液中。相反，导电膜142和143对有机碱性溶液具有耐蚀刻性。因此，在抗蚀剂层310溶解的同时，通过使用导电膜142和143作为掩模，可以将导电膜141蚀刻成期望的形状。另外，虽然抗蚀剂层310逐渐溶解，但是图8D例示了抗蚀剂层310完全溶解的状态。在蚀刻导电膜141之后，通过使用栅极电极14E作为掩模来蚀刻栅极绝缘膜13。
而且，在图8D中所示的步骤中，导电膜142和143用作蚀刻掩模。因此，例如，在执行图8B或图8C中所示的步骤之后，可以通过蚀刻预先去除抗蚀剂层310，随后，可以通过使用导电膜142和143作为蚀刻掩模来蚀刻导电膜141。
因而，可以通过执行仅单个掩模制造工艺(即，用于形成抗蚀剂层310的工艺)来蚀刻栅极电极14E和栅极绝缘膜13。即，与常规技术不同，不需要制造单独的掩模用于蚀刻栅极电极14E和用于蚀刻栅极绝缘膜13。
在图8D中所示的步骤之后，通过执行与图3A至图3C中描述的步骤类似的步骤，制造图10中所示的自对准顶栅场效应晶体管10E。
第六实施例的场效应晶体管10E具有与第一实施例的场效应晶体管10类似的结构。因此，场效应晶体管10E可以小型化。
而且，源极电极15和漏极电极16的厚度小于栅极绝缘膜13的厚度。这防止栅极电极14E与源极电极15和漏极电极16接触。而且，因为源极电极15和漏极电极16薄，所以在源极电极15和栅极电极覆盖层17之间以及在漏极电极16和栅极电极覆盖层17之间形成电平差。这确保源极电极15和漏极电极16与栅极电极覆盖层17分离。因而，有可能抑制源极电极15和栅极电极14E之间的漏电流以及漏极电极16和栅极电极14E之间的漏电流。因此，可以获得良好的晶体管特性。
<示例1>
在示例1中，通过使用图2A至2D和图3A至3C中所示的制造工艺来制造如图4中所示的顶栅场效应晶体管。
首先，称量0.1mol(35.488g)硝酸铟(In(NO3)3·3H2O)并溶解在100ml乙二醇单甲醚中，得到溶液A。而且，称量0.02mol(7.503g)硝酸铝(Al(NO3)3·9H2O)并溶解在100ml乙二醇单甲醚中，得到溶液B。另外，称量0.005mol(1.211g)氧化铼(Re2O7)并溶解在500ml乙二醇单甲醚中，得到溶液C。将溶液A(199.9ml)、溶液B(50ml)、溶液C(10ml)和1,2-丙二醇(420ml)混合。在室温下搅拌以制备用于制备n型氧化物半导体的涂覆溶液。接下来，通过喷墨印刷法将上述用于制造n型氧化物半导体的涂覆溶液涂覆到基底11上，并在大气压下在300℃下烘烤1小时。所得半导体膜12的厚度为50nm。接下来，在半导体膜12上形成用作掩模的抗蚀剂层300，并通过光刻和蚀刻图案化半导体膜12。
接下来，在1ml甲苯中，1.10ml的2-乙基己酸镧甲苯溶液(LA含量7％，Wako 122-03371，可从Wako Chemical Ltd.获得)和0.30ml的2-乙基己酸锶甲苯溶液(Sr含量2％，Wako 195-09561，可从Wako Chemical Ltd.获得)混合，以获得用于形成栅极绝缘膜的涂覆溶液。
接下来，滴加0.4ml用于形成栅极绝缘膜的涂覆溶液，并在预定条件下旋涂在基底11和半导体膜12上(以500rpm自旋5秒，然后以3000rpm自旋20秒，并在5秒钟内以0转/分停止。接下来，将所得的膜在120℃下在大气压下干燥1小时，在O2气氛中在400℃下烘烤3小时，并在大气压下在50℃下退火1小时，以形成氧化物膜作为栅极绝缘膜13。栅极绝缘膜13的平均厚度大约为110nm。
接下来，作为栅极电极14，通过溅射法在栅极绝缘膜13上形成Al合金膜。接下来，在栅极电极14上形成用作掩模的抗蚀剂层310。通过光刻和蚀刻图案化栅极绝缘膜13和栅极电极14。此时，通过调整蚀刻工艺形成图4中所示的悬垂形状。
接下来，作为源极电极15和漏极电极16，通过溅射法形成Al合金膜。在栅极电极14上形成栅极电极覆盖层17，该栅极电极覆盖层17由与源极电极15和漏极电极16的材料相同的材料制成，并且具有与源极电极15和漏极电极16的厚度几乎相同的厚度。
接下来，在源极电极15、漏极电极16和栅极电极覆盖层17上形成用作掩模的抗蚀剂层320。通过光刻和蚀刻图案化源极电极15和漏极电极16。
通过去除抗蚀剂层320，制造自对准顶栅场效应晶体管。
<示例2>
在示例2中，以与示例1相同的方式，除了通过溅射法形成Mo合金膜作为源极电极15、漏极电极16和栅极电极覆盖层17之外，通过图2A至2D和图3A至3C所示的工艺制造如图4中所示的顶栅场效应晶体管。
<示例3>
在示例3中，以与示例1相同的方式，除了通过溅射法形成Mg-In基氧化物作为半导体膜12之外，通过图2A至2D和图3A至3C所示的工艺制造如图4中所示的顶栅场效应晶体管。
更具体而言，通过溅射法在由玻璃制成的基底11上形成In基氧化物半导体膜(半导体层)。
使用具有In2MgO4组成的多晶烧结材料作为溅射目标。溅射室中的极限真空度被设置为2×10-5Pa。调整溅射期间所使用的氩气和氧气的流速，并且总压力被设置为0.3Pa。通过调整氧气的流速，控制氧化物半导体膜中的氧气量，并且还控制电子载流子密度。所得氧化物半导体膜(半导体层)的厚度为50nm。
<示例4>
在示例4中，以与示例1相同的方式，除了通过CVD方法形成由SiO2膜组成的栅极绝缘膜13之外，通过图2A至2D和图3A至3C所示的工艺制造如图4中所示的顶栅场效应晶体管。
<比较例1>
在比较例1中，以与示例1相同的方式，除了源极电极15、漏极电极16和栅极电极覆盖层17的厚度被形成为大于栅极绝缘膜13的厚度之外，通过图2A至2D和图3A至3C所示的工艺制造如图4中所示的顶栅场效应晶体管。
<比较例2>
在比较例2中，在以与示例1相同的方式形成栅极绝缘膜13之后，在栅极绝缘膜13上形成第一掩模，并通过光刻和蚀刻图案化栅极绝缘膜13。接下来，在去除第一掩模并以与示例1相同的方式在图案化的栅极绝缘膜13上形成栅极电极14之后，在栅极电极14上形成第二掩模并且通过光刻和蚀刻图案化栅极电极14。示例1中描述的其它步骤是根据图2A至2D和3A至3C中所示的制造工艺执行的。因而，制造了如图4中所示的顶栅场效应晶体管。
<场效应晶体管的评估>
使用半导体参数分析仪(B1500半导体参数分析仪，可从Agilent Technologies获得)评估在示例1至4和比较例1和2中获得的场效应晶体管的性能。更具体而言，当源极-漏极电压(Vds)被设置为10V并且栅极电压(Vg)从-15V变为+15V时，源极-漏极电流(Ids)和栅极电流(Ig)泄漏(Ig泄漏)被测量，以评估电流-电压特性。表1说明了评估结果，以及在各个示例中用于制造场效应晶体管的掩模的数量。
[表1]
如表1中所示，在示例1至4和比较例2中制造的场效应晶体管中，Ig泄漏的值没有问题。但是，在比较例1中制造的场效应晶体管中，Ig泄漏的值超过了可接受的值。而且，在比较例2中，虽然Ig泄漏的值没有问题，但是需要四个掩模。与使用的掩模数量为三的示例1至4相比，比较例2中的场效应晶体管的制造工艺复杂，因此是不利的。
另外，晶体管的性能评估结果呈现出保持了绝缘并获得了良好的晶体管特性，如图11中所示。虽然图11例示了示例1中制造的场效应晶体管的特性，但是示例2至4中制造的场效应晶体管呈现基本相同的特性。
<第七实施例>
第七实施例说明了使用第一实施例的场效应晶体管的显示元件的示例、显示设备以及系统。在第七实施例中，可以省略与上述实施例相同的元件的元件的描述。
(显示元件)
第七实施例的显示元件至少包括光控制元件和被配置为驱动光控制元件的驱动电路。根据需要，显示元件还包括其它构件。光控制元件没有特别限制并且可以取决于目的适当选择，只要光控制元件是被配置为根据驱动信号控制光输出的元件即可。光控制元件的示例包括电致发光(EL)元件、电致变色(EC)元件、液晶元件、电泳元件和电浸润(electrowetting)元件。
驱动电路没有特别限制并且可以取决于目的适当选择。其它构件没有特别限制并且可以取决于目的适当选择。
因为第七实施例的显示元件具有第一实施例的场效应晶体管，因此可以使场效应晶体管小型化。因而，可以减小显示元件的尺寸。
而且，在第一实施例的场效应晶体管中，因为可以减小寄生电容，所以可以改善开关特性，并且还因为可以抑制漏电流，所以可以提供良好的晶体管特性。因而，第七实施例的显示元件具有高显示质量。
(显示设备)
第七实施例的显示设备至少包括多个第七实施例的显示元件、多根导线以及显示控制单元。根据需要，显示设备还包括其它构件。多个显示元件没有特别限制并且可以取决于目的适当选择，只要多个显示元件是以矩阵形式布置的第七实施例的显示元件即可。
多根导线没有特别限制并且可以取决于目的适当选择，只要多根导线能够分别施加栅极电压并将图像数据信号提供给多个显示元件中的场效应晶体管即可。
显示控制单元没有特别限制并且可以取决于目的适当选择，只要显示控制单元能够基于图像数据经由多根导线分别地控制场效应晶体管的栅极电压和信号电压即可。其它构件没有特别限制并且可以取决于目的适当选择。
因为第七实施例的显示设备包括第一实施例的场效应晶体管，因此显示设备可以显示高质量图像。
(系统)
第七实施例的系统至少包括第七实施例的显示设备和图像数据生成设备。图像数据生成设备基于要显示的图像信息生成图像数据，并将图像数据输出到显示设备。
因为系统包括根据第七实施例的显示设备，因此可以显示高清晰度图像信息。
下面将具体描述第七实施例的显示元件、显示设备和系统。
图12例示了第七实施例的电视装置的示意性框图构造。图12中所示的连接线用于说明典型信号和信息的流程，而不是用于说明块之间的整个连接关系。
第七实施例的电视装置500包括主控制器501、调谐器503、模数转换器(ADC)504、解调电路505、传输流(TS)解码器506、音频解码器511、数模(DA)转换器(DAC)512、音频输出电路513、扬声器514、视频解码器521、视频/OSD合成电路522、视频输出电路523、显示设备524、OSD渲染电路525、存储器531、操作设备532、驱动接口(驱动IF)541、硬盘驱动器542、光盘驱动器543、IR光电检测器551、通信控制器552等。
主控制器501控制整个电视装置500，并且包括CPU、闪存ROM、RAM等。闪存ROM存储用代码编写的程序，该代码可以由CPU解码，并且还存储用于CPU处理的各种类型的数据。RAM是工作存储器。
调谐器503从由天线610接收的广播波中选择预设信道。ADC 504将调谐器503的输出信号(模拟信息)转换成数字信息。解调电路505解调来自ADC 504的数字信息。
TS解码器506对来自解调电路505的输出信号进行解码，并将输出信号分离为声音信息和视频信息。音频解码器511对来自TS解码器506的声音信息进行解码。DA转换器(DAC)512将来自音频解码器511的输出信号转换成模拟信号。
音频输出电路513将来自DA转换器(DAC)512的输出信号输出到扬声器514。视频解码器521对来自TS解码器506的视频信息进行解码。视频-OSD合成电路522合成来自视频解码器521的输出信号和来自OSD渲染电路525的输出信号。
视频输出电路523将来自视频-OSD合成电路522的输出信号输出到显示设备524。OSD渲染电路525包括用于在显示设备524的屏幕上显示字符和图形的字符发生器。而且，OSD渲染电路525根据来自操作设备532和IR光电检测器551的指令生成包括显示信息的信号。
存储器531临时存储视听(AV)数据和其它数据。操作设备532包括输入介质(未示出)，诸如控制面板，并且指示由用户输入到主控制器501的各种类型的信息。驱动IF 541是交互式通信接口。例如，驱动IF 541与ATAPI(AT附接分组接口)兼容。
硬盘驱动器542包括硬盘和被配置为驱动硬盘的驱动设备。驱动设备在硬盘上记录数据并再现记录在硬盘上的数据。光盘驱动器543将数据记录在光盘(例如，DVD)上并再现记录在光盘上的数据。
IR光电检测器551从遥控发送器620接收光信号，并将光信号通知给主控制器501。通信控制器552控制与互联网的通信。可以经由互联网获得各种类型的信息。
如图13中作为示例所示，显示设备524包括显示单元700和显示控制单元780。如图14中作为示例所示，显示单元700包括显示器710，其中多个显示元件702以矩阵形式布置(在本文中，n×m个显示元件)。
而且，如图15中作为示例所示，显示器710包括沿着x轴方向以规则的间隔布置的n条扫描线(X0，X1，X2，X3，.....，Xn-2，Xn-1)，沿着y轴方向以规则的间隔布置的m条数据线(Y0，Y1，Y2，Y3，.....，Ym-1)，沿着y轴方向以规则的间隔布置的m条电流供应线(Y0i，Y1i，Y2i，Y3i，.....，Ym-1i)。可以通过扫描线和数据线识别显示元件702。
如图16中作为示例所示，各个显示元件702包括有机EL(电致发光)元件750和被配置为使有机EL(电致发光)元件750发光的驱动电路720。即，显示器710是被称为有源矩阵系统的有机EL显示器。而且，显示器710是32英寸彩色显示器，但是显示器710的尺寸不限于此。
如图17中作为示例所示，有机EL元件750包括有机EL薄膜层740、阴极712和阳极714。
例如，有机EL元件750可以部署在场效应晶体管旁边。在这种情况下，有机EL元件750和场效应晶体管可以在同一基底上形成。但是，本发明不限于此。例如，有机EL元件750可以部署在场效应晶体管上方。在这种情况下，要求栅极电极具有透明性。因此，具有导电性的透明氧化物(诸如ITO、In2O3、SnO2、ZnO、添加Ga的ZnO、添加Al的ZnO和添加Sb的SnO2)用于栅极电极。在有机EL元件750中，铝(Al)用于阴极712。而且，可以使用镁(Mg)-银(Ag)合金、铝(Al)-锂(Li)合金、氧化铟锡(ITO)等。ITO用作阳极714。另外，可以使用具有导电性的氧化物，诸如In2O3、SnO2和ZnO，以及银(Ag)-钕(Nd)合金。
有机EL薄膜层740包括电子运输层742、发光层744和空穴运输层746。阴极712连接到电子运输层742。阳极714连接到空穴运输层746。当在阳极714和阴极712之间施加预定电压时，发光层744发光。
而且，如图16中所示，驱动电路720包括两个场效应晶体管810和820以及电容器830。场效应晶体管810作为开关元件操作。栅极电极G连接到预定扫描线，并且源极电极S连接到预定数据线。而且，漏极电极D连接到电容器830的一个端子。
电容器830被配置为存储场效应晶体管810的状态，即数据。电容器830的另一个端子连接到预定的电流供应线。
场效应晶体管820被配置为向有机EL元件750供应大电流。栅极电极G连接到场效应晶体管810的漏极电极D。漏极电极D连接到有机EL元件750的阳极714。源极电极S连接到预定的电流供应线。
当场效应晶体管810接通时，有机EL元件750由场效应晶体管820驱动。
如图18中作为示例所示，显示控制单元780包括图像数据处理电路782、扫描线驱动电路784和数据线驱动电路786。
图像数据处理电路782基于来自视频输出电路523的输出信号确定显示器710中的多个显示元件702的亮度。扫描线驱动电路784根据来自图像数据处理电路782的指令分别向n条扫描线施加电压。数据线驱动电路786根据来自图像数据处理电路782的指令分别向m条数据线施加电压。
如从以上描述清楚的，在本实施例的电视装置500中，视频解码器521、视频-OSD合成电路522、视频输出电路523和OSD渲染电路525构成图像数据生成设备。
虽然上面已经描述了光控制元件是有机EL元件的情况，但是光控制元件不限于此，并且可以是液晶元件、电致变色元件、电泳元件或电浸润元件。
例如，当光控制元件是液晶元件时，液晶显示器用作上述显示器710。在这种情况下，如图19中所示，显示元件703不需要电流供应线。
另外，在这种情况下，如图20中作为示例所示，驱动电路730可以由单个场效应晶体管840形成，其类似于图14中所示的场效应晶体管(810和820)。在场效应晶体管840中，栅极电极G连接到预定扫描线，并且源极电极S连接到预定数据线。而且，漏极电极D连接到液晶元件770的像素电极和电容器760。图20中的标号762和772分别是电容器760和液晶元件770的对电极(公共电极)。
而且，代替第一实施例的场效应晶体管，驱动电路可以包括第二至第四实施例的任何场效应晶体管。
虽然在上述实施例中已经描述了系统是电视装置的情况，但是本发明的系统不限于此。即，系统不受限制，只要系统包括显示设备524作为被配置为显示图像和信息的设备即可。例如，系统可以是其中计算机连接到显示设备524的计算机系统(包括个人计算机)。
而且，显示设备524可以用作诸如移动电话、便携式音乐播放器、便携式视频播放器、电子书、个人数字助理(PDA)之类的移动信息设备以及诸如静止相机和摄像机之类的图像设备中的显示部分。另外，显示设备524可以用作用于在诸如汽车、飞机、火车和轮船之类的运输系统中显示各种信息的显示部分。另外，显示设备524可以用作用于在测量设备、分析设备、医疗装备和广告媒体中显示各种信息的显示部分。
虽然已经参考实施例描述了本发明，但是本发明不限于这些实施例。在不脱离所附权利要求中阐述的本发明的范围的情况下，可以进行各种变化和修改。
本申请基于向日本专利局于2017年3月17日提交的日本优先权申请No.2017-053733，以及于2018年3月13日提交的日本优先权申请No.2018-045946，其全部内容通过引用并入本文。
[标号列表]
10、10A、10B、10C 场效应晶体管
11 基底
12 半导体膜
13 栅极绝缘膜
14、14A、14B、14C 栅极电极
15 源极电极
16 漏极电极
17 栅极电极覆盖层
141、142、143 导电膜

Claims (15)

1.一种场效应晶体管，包括：
半导体膜，在基底上形成；
栅极绝缘膜，在所述半导体膜的一部分上形成；
栅极电极，在所述栅极绝缘膜上形成；以及
源极电极和漏极电极，与所述半导体膜接触形成，
其中所述源极电极和所述漏极电极的厚度小于所述栅极绝缘膜的厚度，以及
所述栅极绝缘膜包括不与所述源极电极或所述漏极电极接触的区域。
2.如权利要求1所述的场效应晶体管，其中所述场效应晶体管是顶栅场效应晶体管。
3.如权利要求1或2所述的场效应晶体管，其中所述栅极绝缘膜包括其宽度窄于所述栅极电极的宽度的区域。
4.如权利要求1至3中任一项所述的场效应晶体管，其中所述栅电极包括多个层。
5.如权利要求4所述的场效应晶体管，其中所述多个层的宽度朝着所述栅极绝缘膜逐层变窄。
6.一种场效应晶体管，包括：
半导体膜，在基底上形成；
栅极绝缘膜，在所述半导体膜的一部分上形成；
栅极电极，包括在所述栅极绝缘膜上形成的多个层；以及
源极电极和漏极电极，与所述半导体膜接触形成，
其中所述多个层的宽度朝着所述栅极绝缘膜逐层变窄，
所述源极电极和所述漏极电极的厚度小于所述栅极绝缘膜和除最上层之外的所述栅极电极的总厚度，以及
所述栅极绝缘膜包括不与所述源极电极或所述漏极电极接触的区域。
7.如权利要求1至6中任一项所述的场效应晶体管，包括在所述栅极电极上形成，并由与所述源极电极和所述漏极电极的材料相同的材料制成的导电膜。
8.如权利要求1至7中任一项所述的场效应晶体管，其中所述半导体膜包括氧化物半导体。
9.一种显示元件，包括：
驱动电路；以及
光控制元件，被配置为根据来自所述驱动电路的驱动信号控制光输出，
其中所述光控制元件由如权利要求1至8中任一项所述的场效应晶体管驱动。
10.如权利要求9所述的显示元件，其中所述光控制元件是电致发光元件、电致变色元件、液晶元件、电泳元件或电浸润元件。
11.一种显示设备，包括：
显示单元，其中布置有多个显示元件，所述多个显示元件中的每一个显示元件是如权利要求9或10所述的显示元件，以及
显示控制单元，被配置为分别控制所述多个显示元件。
12.一种系统，包括：
如权利要求11所述的显示设备；以及
图像数据生成设备，被配置为向所述显示设备供给图像数据。
13.一种用于制造场效应晶体管的方法，包括：
在基底上形成半导体膜；
在所述半导体膜的一部分上形成栅极绝缘膜；
在所述栅极绝缘膜上形成栅极电极；
通过使用相同的掩模蚀刻图案化所述栅极电极和栅极绝缘膜；以及
形成与所述半导体膜接触的源极电极和漏极电极，
其中，在形成所述源极电极和所述漏极电极时，形成所述源极电极和所述漏极电极，使得所述源极电极和所述漏极电极的厚度小于所述栅极绝缘膜的厚度，并且所述栅极绝缘薄膜具有不与所述源极电极或者所述漏极电极接触的区域。
14.如权利要求13所述的用于制造场效应晶体管的方法，其中，在形成所述源极电极和所述漏极电极时，在所述栅极电极上形成由与所述源极电极和所述漏极电极的材料相同的材料制成的导电膜。
15.如权利要求13或14所述的用于制造场效应晶体管的方法，其中
所述栅极电极包括多个导电膜，
在形成所述源极电极和所述漏极电极时，在所述栅极绝缘膜上层叠所述多个导电膜，以及
在所述图案化时，执行蚀刻，使得所述多个导电膜的宽度朝着所述栅极绝缘膜逐层变窄。
CN201880017391.4A 2017-03-17 2018-03-15 场效应晶体管、其制造方法、显示元件、显示设备以及系统 Pending CN110392928A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-053733 2017-03-17
JP2017053733 2017-03-17
JP2018045946A JP2018157206A (ja) 2017-03-17 2018-03-13 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2018-045946 2018-03-13
PCT/JP2018/010350 WO2018169024A1 (en) 2017-03-17 2018-03-15 Field-effect transistor, method for producing same, display element, display device, and system

Publications (1)

Publication Number Publication Date
CN110392928A true CN110392928A (zh) 2019-10-29

Family

ID=63715761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880017391.4A Pending CN110392928A (zh) 2017-03-17 2018-03-15 场效应晶体管、其制造方法、显示元件、显示设备以及系统

Country Status (5)

Country Link
EP (1) EP3596757A1 (zh)
JP (1) JP2018157206A (zh)
CN (1) CN110392928A (zh)
SG (1) SG11201907741PA (zh)
TW (1) TWI673874B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294768A1 (en) * 2008-05-30 2009-12-03 Palo Alto Research Center Incorporated Self-aligned thin-film transistor and method of forming same
CN103199113A (zh) * 2013-03-20 2013-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0687503B2 (ja) * 1987-03-11 1994-11-02 株式会社日立製作所 薄膜半導体装置
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
JP2000196099A (ja) * 1998-12-28 2000-07-14 Matsushita Electronics Industry Corp 薄膜トランジスタおよびその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7473593B2 (en) * 2006-01-11 2009-01-06 International Business Machines Corporation Semiconductor transistors with expanded top portions of gates
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd ｐ型酸化物、ｐ型酸化物製造用組成物、ｐ型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP2016111360A (ja) * 2014-11-28 2016-06-20 株式会社リコー 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
CN105870169A (zh) * 2016-04-18 2016-08-17 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090294768A1 (en) * 2008-05-30 2009-12-03 Palo Alto Research Center Incorporated Self-aligned thin-film transistor and method of forming same
JP2014123670A (ja) * 2012-12-21 2014-07-03 Panasonic Corp 薄膜トランジスタおよびその製造方法
CN103199113A (zh) * 2013-03-20 2013-07-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Also Published As

Publication number Publication date
JP2018157206A (ja) 2018-10-04
SG11201907741PA (en) 2019-09-27
TW201838185A (zh) 2018-10-16
EP3596757A1 (en) 2020-01-22
TWI673874B (zh) 2019-10-01

Similar Documents

Publication Publication Date Title
JP6495979B2 (ja) 半導体装置
CN102782858B (zh) 场效应晶体管、半导体存储器、显示元件、图像显示设备和系统
CN107204291A (zh) 场效应晶体管、存储元件、显示元件和装置及系统的制法
KR102142038B1 (ko) 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템
CN105431930A (zh) 场效应晶体管和用于生产场效应晶体管的方法
JP2011151370A (ja) 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
CN102157558A (zh) 薄膜晶体管及其制造方法、以及显示装置
US11315961B2 (en) Field-effect transistor, method for producing same, display element, display device, and system
CN110752255A (zh) 金属氧化物、场效应晶体管及其制造方法
JP2019161182A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
CN110392928A (zh) 场效应晶体管、其制造方法、显示元件、显示设备以及系统
JP6676990B2 (ja) 電界効果型トランジスタの製造方法
JP7056274B2 (ja) 電界効果型トランジスタの製造方法
JP2018110151A (ja) 電界効果型トランジスタの製造方法
JP2018014373A (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム
JP2022145974A (ja) 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191029

RJ01 Rejection of invention patent application after publication