JP2010123758A - 薄膜デバイス及びその製造方法 - Google Patents

薄膜デバイス及びその製造方法 Download PDF

Info

Publication number
JP2010123758A
JP2010123758A JP2008296068A JP2008296068A JP2010123758A JP 2010123758 A JP2010123758 A JP 2010123758A JP 2008296068 A JP2008296068 A JP 2008296068A JP 2008296068 A JP2008296068 A JP 2008296068A JP 2010123758 A JP2010123758 A JP 2010123758A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
film
film device
pulsed light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008296068A
Other languages
English (en)
Inventor
Mitsuru Nakada
充 中田
Kazue Takechi
和重 竹知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008296068A priority Critical patent/JP2010123758A/ja
Priority to US12/620,709 priority patent/US20100123132A1/en
Priority to CN200910222829A priority patent/CN101740635A/zh
Publication of JP2010123758A publication Critical patent/JP2010123758A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ディスプレイの駆動素子に活用できるような良好な特性を有する酸化物半導体TFTを、安価なガラス上や、軽くフレキシブル性を有するPET等の樹脂基板上に、再現性・歩留まり良く製造すること。
【解決手段】酸化物半導体４にパルス光を照射することにより、ガラス基板２１上、PET等の樹脂基板１上に良質な酸化物半導体膜４を形成することを可能とし、良好な特性を有する薄膜デバイスを再現性・歩留まり良く製造することを可能とした。
【選択図】図１Ａ

Description

本発明は、薄膜デバイス及びその製造方法に係り、特に、酸化物半導体を活性層に用いるように構成した薄膜デバイス及びその製造方法に関する。
酸化亜鉛（ZnO）やインジウム、ガリウム、亜鉛を含む酸化物半導体膜（酸化インジウムガリウム亜鉛膜（IGZO））等の酸化物半導体膜をチャネル層に用いた薄膜トランジスタ（TFT）の研究が盛んに行われている。このような酸化物半導体はスパッタリング法等を用いて室温で成膜できるので、PET等の樹脂基板上への酸化物半導体TFTの研究も行われている。
しかしながら、室温等の低温で酸化物半導体TFTを作製する場合、移動度が低い、信頼性が悪い、ヒステリシス性が大きい等の問題があった。これに対して、酸化物半導体特性を向上させる先行技術文献としては、例えば、特許文献１乃至３がある。
この特許文献１乃至３は、アニールやレーザアニールによる半導体膜の改質方法ついて詳しく言及されており、トランジスタの良好な電気特性を実現するための手法を規定している。
特表2006-502597号公報 特開2008-42088号公報 特開2007-123861号公報
しかしながら、安価なガラス上や、軽くフレキシブル性を有するPET等の樹脂基板上への酸化物半導体TFTの形成は、高温なアニールを必要とする。このため、特許文献１の技術では、不十分であった。
この特許文献１では、酸化物半導体を300℃から1000℃以上の温度で約１分から１時間の間でアニーリングすることによって、酸化物半導体の結晶性を改善し、電子伝達特性を改善し得るとしている。
このような１分以上のアニーリング処理は、酸化物半導体の結晶性の改善には有効であるが、600℃以上の場合では安価なガラス基板を用いることはできず、又、300℃以上の場合ではPET等の樹脂基板を用いることはできない。特に、PET等の樹脂基板上に酸化物半導体TFTを形成する場合は、150℃以下のプロセス温度で処理されるのが望ましい。
また、特許文献２では、非晶質酸化物半導体にレーザを照射することにより非晶質酸化物半導体を結晶化させることが記載されているが、非晶質酸化物半導体を結晶化させると、酸化物半導体膜の平坦性の劣化、及び結晶粒界がランダムに発生することから、基板面内でのデバイス特性のばらつきが大きくなり、特性の劣化、信頼性の劣化の原因となってしまう。例えば、インジウム、ガリウム、亜鉛を含む非晶質の酸化物半導体膜（IGZO）を結晶化させると、オン電流（ON電流）の低下等の特性の劣化、そして信頼性の劣化の原因となる。
更に、特許文献３では、基板上にゲート電極、絶縁膜、酸化物半導体を形成した後に、ゲート電極を１分以上ランプ過熱することにより、酸化物半導体を結晶化または、結晶性の改善することが記載されているが、ゲート電極を介して酸化物半導体の温度を上昇させることから、再現性・歩留まりが悪い。
又、酸化物半導体を結晶化させることで、特許文献２の場合と同様に、デバイス特性のばらつきが大きくなり、信頼性が劣化してしまう。この結果、再現性や歩留まり良好な状態でデバイスを作製することができない。
例えば、インジウム、ガリウム、亜鉛を含む非晶質の酸化物半導体膜（IGZO）を結晶化させると、ON電流の低下等の特性の劣化、信頼性の劣化の原因となる。また、ランプ加熱が１分以上と長く、安価なガラス上や、軽くフレキシブル性を有するPET等の樹脂基板上への酸化物半導体TFTの形成には適さない。
このため、上記関連技術にあっては、ディスプレイの駆動素子に活用できるような良好な特性を有する酸化物半導体TFTを、安価なガラス上や、軽くフレキシブル性を有するPET等の樹脂基板上に、再現性・歩留まり良く製造することができないという不都合があった。
〔発明の目的〕
本発明は、上記のような問題点を解決するためになされたもので、ガラス基板上、PET
等の樹脂基板上に良質な酸化物半導体膜を形成することを可能にし且つ良好な特性を有するＩＣ等の電子部品を再現性・歩留まり良く製造することを可能とした薄膜デバイス、薄膜トランジスタ及び薄膜デバイスの製造方法、を提供することを、その目的とする。
上記目的を達成するため、本発明にかかる薄膜デバイスは、基板上に成膜された酸化物半導体膜を活性層に用いる薄膜デバイスにおいて、前記酸化物半導体膜は成膜後にパルス光が照射された非晶質酸化物半導体であることを特徴とし、これにより、良好な電気特性を実現するようにした。
又、上記目的を達成するため、本発明にかかる薄膜デバイスの製造方法は、基板上に非晶質酸化物半導体からなる酸化物半導体膜を形成し、この酸化物半導体膜にパルス光を照射し、この非晶質酸化物半導体からなる酸化物半導体膜を活性層として用いる構成とし、これにより、良好な電気特性を備えた薄膜デバイスの製造を可能とした。
本発明によれば、上述したように構成したので、これによる、ガラス基板上或いはPET
等の樹脂基板上に良質な酸化物半導体膜を活性層として形成することを可能にし、良好な特性を有するＩＣ等の電子部品を再現性・歩留まり良く製造することができる、という従来にない優れた薄膜デバイス、薄膜トランジスタ及び薄膜デバイスの製造方法を提供することができる。
〔第１の実施形態〕
以下、本発明の一実施形態を図１乃至図５に基づいて説明する。
この図１Ａ乃至図１Ｂは、本第１実施形態に係る薄膜デバイス（TFT）の一連の製造方法を示す工程図である。
薄膜デバイス（TFT）の製造に際しては、図１Ａ（ａ）に示すように、まず、絶縁性基板１上にクロニウムを50nm成膜し、その後パターニングしてゲート電極２を形成する。次に、ゲート電極２を覆うゲート絶縁膜３として酸化シリコン膜を100nm成膜する。次に、ゲート絶縁膜３上に活性層として酸化物半導体膜４を20nm成膜する。
ここで、本第１実施形態にあっては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO：酸化インジウムガリウム亜鉛膜）４を、スパッタ法によって成膜する構成とした。
この酸化物半導体膜（IGZO膜）４は非晶質である。用いたスパッタターゲットはIGZOの焼結体である。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４である。
本第１実施形態にあって、上記酸化物半導体膜４としては、スパッタターゲットがインジウム、ガリウム、亜鉛の組成比が１：１：１：４である酸化物半導体膜４ついて例示したが、本発明ではこれに限定されるものではない。また、この酸化物半導体膜４については、上述したように、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、これに限定するものではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも何れか１元素を含む酸化物半導体を用いるようにしてもよい。
又、本第１実施形態では非晶質酸化物半導体膜４に代えて、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いてもよい。
ここで、酸化物半導体膜４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合は、室温で成膜することができる。このため、基板として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができ、更に、シリコン基板、金属基板などの基板を用いることができる。ここで、ゲート絶縁膜３の成膜後は、大気に曝すことなく連続して酸化物半導体膜４を成膜することが好ましい。
次に、酸化物半導体４であるIGZO膜にパルス光を照射する。本第１実施形態では、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを図１Ａ（ｂ）に示すようにIGZO膜４に向かって照射する。
ここで、パルス光の照射面積は、400μm（短軸）×150mm（長軸）であり、短軸方向に200μm間隔でスキャン照射する。即ち、任意の照射領域に対して、２度のパルス光照射が実施されたことになる。本第１実施形態で用いるパルス光の照射時間については、パルス幅（時間あたりの照射強度において最大値の少なくとも２分の１の強度を保持している時間)を20nsec.とする。
尚、パルス幅については例示であり、20nsec.に限定されることはない。このパルス幅については、酸化物半導体４が周囲の温度以上になるパルス幅以上であり且つ当該酸化物半導体４が結晶化，溶融，又は昇華しないパルス幅以下であることが好ましい。
また、上記パルス幅については、基板１から酸化物半導体膜４が剥がれる、基板１が収縮する、基板が曲がる、等の基板損傷が発生しないパルス幅以下であればよい。具体的には、パルス幅が1〜1000nsであることが好ましい。
ただし、好ましいパルス幅の値は、酸化物半導体膜４の元素構成、成膜方法、膜質、膜厚、照射光に対する吸収率、等によって大きく変化することから、用いる酸化物半導体膜４によって適宜設定すればよい。また、好ましいパルス幅は、基板１の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板によって適宜設定すればよい。
照射強度は、150mJ/cm2とする。この照射強度の値は、例示であり、150mJ/cm2に限定されることはなく、酸化物半導体膜４が周囲の温度以上になる照射強度以上であり、かつ、酸化物半導体膜４が結晶化，溶融，又は昇華しない照射強度以下であればよい。
また、基板１から酸化物半導体膜４が剥がれる、基板が収縮する、基板が曲がる、等の基板損傷が発生しない照射強度以下にするとよい。具体的には、1〜1000mJ/cm2であることが好ましい。
ただし、好ましい照射強度の値は、酸化物半導体膜４の元素構成、成膜方法、膜質、膜厚、照射光に対する吸収率等によって大きく変化することから、用いる酸化物半導体膜によって適宜設定すればよい。また、好ましい照射強度の値は、基板１の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板によって適宜設定すればよい。
照射するパルス光は、酸化物半導体膜４が吸収可能な波長が含まれていれば好ましく、具体的には、400nm以下、又は800nm以上の波長が含まれていることが好ましい。好ましいパルス光の波長については、酸化物半導体膜の元素構成、成膜方法、膜質、膜厚、照射光に対する吸収率、等によって大きく変化することから、用いる酸化物半導体膜４によって適宜設定すればよい。また、好ましいパルス光の波長については、基板１の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板によって適宜設定すればよい。
好ましい照射面積、照射回数については、酸化物半導体膜の元素構成、成膜方法、膜質、膜厚、照射光に対する吸収率等によって大きく変化することから、用いる酸化物半導体膜４によって適宜設定すればよい。又、この好ましい照射面積、照射回数については、基板の熱伝導率、照射光に対する吸収率等によっても大きく変化することから、用いる基板１によって適宜設定すればよい。
更に、照射するパルス光は、XeClエキシマレーザに限ることはなく、KrFレーザ、ArFレーザ、XeFレーザといった他のエキシマレーザでも、Arレーザ、Krレーザなどの気体レーザでも、YAGレーザなどの固体レーザでもよい。或いは、200nm〜1500nmの波長域を含むようなXeフラッシュランプを用いてもよい。
また、CWレーザ等の連続光を用いて、実質的なパルス光を実現してもよい。連続光を用いる場合では、基板に連続光を照射する時間を制御することによって、パルスレーザと同等の効果をもたらすことが可能である。
具体的には、連続光を照射しながら、基板１を移動させることで、酸化物半導体膜４に連続光が照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
更に、パルス光の代わりに、プラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。プラズマジェットの照射条件はパルス光の照射条件に準ずる。
具体的には、プラズマジェットを照射しながら、基板１を移動させることで、酸化物半導体膜にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
パルス光を照射することによって、酸化物半導体膜４の温度上昇による膜の改質と、光を吸収することによる膜の改質が同時に行われる。オーブン等を用いた酸化物半導体４の温度上昇のみによって行われる膜の改質よりも、パルス光を照射する膜の改質の方がより効果が大きい。
さらに、パルス光のパルス幅、照射強度を制御することにより、酸化物半導体膜４の上昇した熱を基板に伝えることを抑制することができる。従って、ガラス基板又は樹脂基板を用いることができる。
また、パルス光の照射条件について、酸化物半導体の温度が上昇しない程度のパルス幅、照射強度であってもよい。パルス光照射によって、酸化物半導体膜４の温度が上昇しなくても、400nm以下、または800nm以上の波長の光を酸化物半導体が吸収するだけで改善効果がある。
次に、図１Ａ（ｃ）に示すようにIGZO膜を酸化物半導体膜４として所望の形状にパターニングする。続いて、図１Ｂ（ｄ）に示すように、ゲート絶縁膜及び酸化物半導体膜４上にわたってソース・ドレイン金属膜を成膜し、該ソース・ドレイン金属膜をパターニングすることにより、ソース・ドレイン電極５を形成する。
続いて、図１Ｂ（ｅ）に示すように、ソース・ドレイン電極上を覆うとともに、ソース・ドレイン電極の間隔においては酸化物半導体膜上を覆うように、保護絶縁膜６として酸化シリコン膜を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、薄膜トランジスタ（TFT）が製造される。
図２に、XeClエキシマレーザを照射しないで作製したTFT（パルス光照射なし）と、XeClエキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流-ゲート電圧特性）を示す。ここで、チャネル長、チャネル幅は、共に100μm、ドレイン電圧は10[V]である。
パルス光照射なしのTFT特性では、ゲート電圧が20[V]におけるドレイン電流が1.9×10-7[A]であるのに対して、パルス光照射ありのTFT特性では、ゲート電圧20[V]におけるドレイン電流が3.3×10-5[A]と二桁以上の電流値の改善が見られる。また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れている。即ち、パルス光を酸化物半導体膜に照射することによってTFT特性が改善することは明らかである。
本第１実施形態では、酸化物半導体膜４の成膜後にパルス光を照射するが、これに限定されることはない。酸化物半導体膜４の成膜後のどこかの工程でパルス光を照射すればよく、例えば、酸化物半導体膜４をパターニングし、ソース・ドレイン電極５を形成した後にパルス光を照射してもよい。また、パルス光は何度でも照射しても良い。
又、本第１実施形態では、薄膜トランジスタについて例示したが、本発明はこれに制限するものではない。酸化物半導体膜４を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。更に、本第１実施形態において、パルス光照射後のIGZO膜（酸化物半導体膜）４は非晶質である。これはＸ線回折等の分析により確認することができる。
更に、本第１実施形態における薄膜デバイスの製造工程では、基板１の温度が150℃以上に達することはない。このことから、基板１はガラス基板や樹脂基板を使用することが可能である。
このように、本第１実施形態によると、ガラス基板上或いはPET等の樹脂基板上に良質な酸化物半導体膜４を形成することが可能となり、良好な特性を有する薄膜トランジスタ或いはその他の薄膜デバイスを再現性・歩留まり良く製造することができる。
〔第２の実施形態〕
次に、本第２の実施形態に係るＴＦＴ（薄膜トランジスタ）の製造方法を、上記第１の実施形態における図１Ａ，図１Ｂを利用し、図３に基づいて説明する。
ここで、前述した第１実施形態と同一の構成部材については同一の符号を用いることとする（以下、第３実施形態以降においても同じ）。
先ず、図３（ａ）において、前述した図１Ａ〜図１Ｂの場合と同様に、絶縁性基板１上にクロニウムを50nm成膜し、その後パターニングするゲート電極２を形成する。次に、ゲート電極２を覆うゲート絶縁膜３として酸化シリコン膜を100nm成膜する。次に、ゲート絶縁膜３上に活性層として酸化物半導体膜４を成膜する。
本第２実施形態においては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体（IGZO）を、スパッタ法によって20nm成膜する。このIGZO膜４は非晶質である。用いたスパッタターゲットはIGZOの焼結体である。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４である。
本第２実施形態では、スパッタターゲットがインジウム、ガリウム、亜鉛、酸素の組成比が１：１：１：４である酸化物半導体膜ついて例示したが、本発明はこれに限定するものではない。また、酸化物半導体膜４については、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、これに限定されるものではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いることができる。
又、本第２実施形態では、酸化物半導体膜４については、これを非晶質の酸化物半導体膜について例示したが、本発明はこれに限定するものではない。素材としては、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いたものであってもよい。
そして、酸化物半導体膜４として、インジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。ゲート絶縁膜３の成膜後は、大気に曝すことなく連続して酸化物半導体膜４を成膜することが好ましい。
次に、酸化物半導体膜４であるIGZO膜にパルス光を照射する。この場合、本第２実施形態では、Xe（キセノン）フラッシュランプを用いた。この場合に用いたフラッシュランプは200〜1500nmの波長を含んでおり、IGZO膜が吸収することができる。図３（ａ）に示すように酸化物半導体膜（IGZO膜）４に向かってフラッシュランプを照射する。
パルス光の照射面積は、150mm×150mmであり、照射領域に対し、1回照射する。本第２実施形態では、用いるパルス光の照射時間については、パルス幅を１msec.とする。
ここで、このパルス幅については例示であり、本発明ではパルス幅を１msec.に限定するものではなく、酸化物半導体膜４が周囲の温度以上になるパルス幅以上であり、かつ、酸化物半導体が結晶化または溶融または昇華しないパルス幅以下であればよい。
又、基板１から酸化物半導体膜４が剥がれる、基板１が収縮する、基板１が曲がる等の基板損傷が発生しないパルス幅以下であることが好ましい。具体的には、パルス幅が0.001〜100msであることが好ましい。
ただし、この好ましいパルス幅は、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４の素材や膜厚等によって、或いは用いる基板１の素材等によって大きく変化するため、用いる酸化物半導体膜４や基板１によって適宜設定すればよい。
照射強度は、5J/cm2とする。この照射強度についても、例示であり、本発明では5J/cm2に限定されることはなく、酸化物半導体が周囲の温度以上になる照射強度以上であり、かつ、酸化物半導体が結晶化または溶融または昇華しない照射強度以下であればよい。また、基板１から酸化物半導体膜４が剥がれる、基板１が収縮する、基板１が曲がる等の基板損傷が発生しない照射強度以下であればよい。具体的には、0.01〜100J/cm2であることが好ましい。
ただし、この好ましいパルス幅は、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４の素材や照射光に対する吸収率等等によって、或いは用いる基板１の素材等によって大きく変化するため、用いる酸化物半導体膜４や基板１によって適宜設定すればよい。
照射するパルス光は、酸化物半導体が吸収可能な波長が含まれていれば好ましく、具体的には、400nm以下、又は800nm以上の波長が含まれていることが好ましい。ここで、この好ましいパルス光の波長については、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４によって、或いは用いる基板によって適宜設定すればよい。
又、好ましい照射面積、照射回数についても、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４によって、或いは用いる基板によって適宜設定すればよい。
上述したパルス光の照射により、酸化物半導体膜４の温度上昇による膜の改質と、光を吸収することによる膜の改質とが同時に行われる。オーブン等を用いた酸化物半導体の温度上昇のみによって行われる膜の改質よりも、パルス光を照射する膜の改質の方がより効果が大きい。
更に、パルス光のパルス幅、照射強度を制御することにより、酸化物半導体膜４の上昇した熱を基板１に伝えることを抑制することができる。従って、ガラス基板又は樹脂基板を用いることができる。又、パルス光の照射条件について、酸化物半導体膜４の温度が上昇しない程度のパルス幅、照射強度であってもよい。パルス光照射によって、酸化物半導体４の温度が上昇しなくても、酸化物半導体が光を吸収するだけでも改善効果がある。
次に、図１Ａ（ｃ）に示す場合と同様に、酸化物半導体膜（IGZO膜）４を所望の形状にパターニングする。続いて、図１Ｂ（ｄ）に示す場合と同様に、ゲート絶縁膜３及び酸化物半導体膜４上にわたってソース・ドレイン金属膜を成膜し、該ソース・ドレイン金属膜をパターニングすることにより、ソース・ドレイン電極５を形成する。
次に、図１Ｂ（ｅ）に示す場合と同様に、ソース・ドレイン電極５上を覆うとともに、ソース・ドレイン電極５の間隔においては酸化物半導体膜４上を覆うように、保護絶縁膜として酸化シリコン膜６を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFT（薄膜トランジスタ）が製造される。
図３（ｂ）に、Xeフラッシュランプを照射しないで作製したTFT（パルス光照射なし）とXeフラッシュランプを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流−ゲート電圧特性）を示す。
チャネル長は400μm、チャネル幅は200μmである。ドレイン電圧は１０[V]である。パルス光照射なしのTFT特性では、ゲート電圧が２０[V]におけるドレイン電流が7.9×10-7[A]であるのに対して、パルス光照射ありのTFT特性では、ゲート電圧20[V]におけるドレイン電流が1.9×10-4[A]と二桁以上の電流値の改善が見られた。
また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れていた。パルス光を酸化物半導体膜に照射することによってTFT特性が改善することは明らかである。
本第２実施形態では、酸化物半導体膜４を成膜した後にパルス光を照射するが、これに限定されることはない。酸化物半導体膜４の成膜後のどこかの工程でパルス光を照射すればよく、例えば、酸化物半導体をパターニングし、ソース・ドレイン電極を形成した後にパルス光を照射してもよい。また、パルス光は何度でも照射しても良い。
又、本第２実施形態では、薄膜トランジスタについて説明するが、これに制限されることはない。酸化物半導体を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。
本第２実施形態において、パルス光照射後のIGZO膜（酸化物半導体膜）４は非晶質である。これはＸ線回折等の分析により確認することができる。
更に、本第２実施形態における薄膜デバイスの製造工程では、前述した第１実施形態の場合と同様に、基板１の温度が150℃以上に達することはない。このことから、基板はガラス基板や樹脂基板を使用することが可能である。このようにしても、前述した第１実施形態と同様の作用効果を得ることができる。
その他の構成およびその作用効果については、前述した第１実施形態の場合と同様となっている。
〔第３の実施形態〕
次に、第３実施形態を図４Ａ乃至図４Ｂに基づいて説明する。
この図４Ａ乃至図４Ｂは、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図４Ａ（ａ）に示すように、絶縁性基板１上にクロニウムを50nm成膜し、その後パターニングするゲート電極２を形成する。次に、ゲート電極２を覆うゲート絶縁膜３として酸化シリコン膜を100nm成膜する。
次に、ゲート絶縁膜３上に活性層として酸化物半導体膜４を成膜する。本第３実施形態においては、酸化物半導体膜４として酸化亜鉛（ZnO）を、スパッタ法によって10nm成膜する。上記のZnO膜（酸化物半導体膜）４は多結晶である。用いたスパッタターゲットはZnOの焼結体である。また、この酸化物半導体膜４として、ZnOを利用した場合を説明するが、本発明はこれに限定されるものではなく、インジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いることができる。
又、本第３実施形態では酸化物半導体膜４として多結晶酸化物半導体膜について例示したが、本発明はこれに限定するものではない。非晶質酸化物半導体膜、結晶酸化物半導体を用いてもよい。酸化物半導体膜４として、インジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いると、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。更に、ゲート絶縁膜３の成膜後は大気に曝すことなく連続して酸化物半導体を成膜することが好ましい。
続いて、酸化物半導体膜４であるZnO膜にパルス光を照射する。本第３実施形態ではでは、Xe（キセノン）フラッシュランプを用いた。ここで用いたフラッシュランプは、200〜1500nmの波長を含んでいおり、ZnO膜が吸収することができる。図４Ａ（ｂ）に示すように、ZnO膜（酸化物半導体膜）４に向かってフラッシュランプを照射する。パルス光の照射面積は、150mm×150mmであり、照射領域に対し、1回照射する。本実施例では用いるパルス光の照射時間については、パルス幅を１msec.とする。
ここで、パルス幅は、前述した第１実施形態の場合と同様に、１msec.に限定するものではない。又、好ましいパルス幅は、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４によって、或いは用いる基板１によって適宜設定すればよい。
照射強度は、例えば20J/cm2とする。この照射強度も例示であり、本発明ではこれを20J /cm2に限定するものではなく、酸化物半導体膜４が周囲の温度以上になる照射強度以上であり、かつ、酸化物半導体膜４が結晶化または溶融または昇華しない照射強度以下であればよい。また、基板１から酸化物半導体膜４が剥がれる、基板１が収縮する、基板１が曲がる、等の基板損傷が発生しない照射強度以下であればよい。具体的には、0.01〜100J/cm2であることが好ましい。
この好ましい照射強度は、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４によって、或いは用いる基板によって適宜設定すればよい。
照射するパルス光は、酸化物半導体が吸収可能な波長が含まれていれば好ましく、具体的には、400nm以下、または800nm以上の波長が含まれていることが好ましい。尚、この好ましいパルス光の波長については、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４によって、或いは用いる基板によって適宜設定すればよい。
又、好ましい照射面積、照射回数についても、前述した第１実施形態の場合と同様に、用いる酸化物半導体膜４によって、或いは用いる基板によって適宜設定すればよい。
次に、図４Ａ（ｃ）に示すようにZnO膜（酸化物半導体膜）４を所望の形状にパターニングする。続いて、図４Ｂ（ｄ）に示すように、ゲート絶縁膜３及び酸化物半導体膜４上にわたってソース・ドレイン金属膜を成膜し、該ソース・ドレイン金属膜をパターニングすることにより、ソース・ドレイン電極５を形成する。
続いて、図４Ｂ（ｅ）に示すように、ソース・ドレイン電極５上を覆うと共にソース・ドレイン電極５の間隔においては酸化物半導体膜４上を覆うように、保護絶縁膜６として酸化シリコン膜を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFTが製造される。
ここで、Xeフラッシュランプを照射しないで作製したTFT（パルス光照射なし）とXeフラッシュランプを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流−ゲート電圧特性）を比較してみた。
これによると、パルス光照射ありのTFTのON電流（ゲート電圧20[V]、ドレイン電圧10[V]におけるドレイン電流）は、パルス光照射なしのTFTのON電流に対し、二桁以上の上昇が見られた。また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れていた。パルス光を酸化物半導体膜に照射することによってTFT特性が改善することは明らかである。
ここで、本第３実施形態では、酸化物半導体膜４の成膜後にパルス光を照射するが、これに限定されることはない。酸化物半導体膜４の成膜後のどこかの工程でパルス光を照射すればよく、例えば、酸化物半導体をパターニングし、ソース・ドレイン電極を形成した後にパルス光を照射してもよい。また、パルス光は何度でも照射しても良い。
本第３実施形態では、薄膜トランジスタについて例示したが、上記製法はこれに限定されるものではない。酸化物半導体を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、上記パルス光を照射する工程を用いてもよい。
本第３実施形態において、パルス光照射後のZnO膜（酸化物半導体膜）４は多結晶である。これはＸ線回折等の分析により確認することができる。
本第３実施形態における薄膜デバイスの製造工程では、基板の温度が150℃以上に達することはない。このことから、基板１としてはガラス基板や樹脂基板を使用することが可能である。
その他の構成及びその作用効果は前述した第２実施形態の場合と同一となっている。
〔第４の実施形態〕
次に、第４実施形態を図５Ａ乃至図５Ｂについて説明する。
この図５Ａ乃至図５Ｂは、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図５Ａ（ａ）に示すように、絶縁性基板１上に下地絶縁膜１１として酸化シリコン膜を成膜する。パターニングするソース・ドレイン電極５を形成後、活性層として酸化物半導体膜（IGZO）４を成膜する。
第４実施形態においては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO）を、スパッタ法によって20nm成膜する。このIGZO膜は非晶質である。用いたスパッタターゲットはIGZOの焼結体である。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛の組成比が１：１：１である。
本第４実施形態では、スパッタターゲットがインジウム、ガリウム、亜鉛の組成比が１：１：１である酸化物半導体膜４ついて例示したが、本発明はこれに限定するものではない。また、酸化物半導体膜４については、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、本発明ではこれに限定するものではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いてもよい。
又、本第４実施形態では、酸化物半導体膜４についてはこれを非晶質酸化物半導体により形成する場合について説明するが、本発明は酸化物半導体膜４をこれに限定されるものではなく、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いてもよい。
酸化物半導体膜４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。
ここで、ゲート絶縁膜３の成膜後は大気に曝すことなく連続して酸化物半導体膜４を成膜することが好ましい。
次に、酸化物半導体膜４であるIGZO膜にパルス光を照射する。本第４実施形態にあっては、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを、図５Ａ（ｂ）に示すようにIGZO膜（酸化物半導体膜）４に向かって照射する。
ここで、本第４実施形態にあっては、パルス光の照射面積、パルス光の照射時間、パルス幅、照射強度、パルス光の波長、パルス光の光源、パルス光に代わるCWレーザ等の連続光の導入等、の各内容については、前述した第１実施形態に開示したものが、ここでもそのまま適用されるものとする。
又、この照射光としてのパルス光については、プラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的にいうと、プラズマジェットを照射しながら、基板１を移動させることで、酸化物半導体膜４にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
次に、図５Ａ（ｃ）に示すようにIGZO膜（酸化物半導体膜）４を所望の形状にパターニングする。続いて、図５Ｂ（ｄ）に示すように、ゲート絶縁膜３として酸化シリコン膜を100nm成膜する。
次に、図５Ｂ（ｅ）に示すようにゲート電極２としてクロミウムを100nm形成する。
続いて、図５Ｂ（ｆ）に示すように保護絶縁膜６として酸化シリコン膜を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFTが製造される。
ここで、エキシマレーザを照射しないで作製したTFT（パルス光照射なし）とエキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流−ゲート電圧特性）を比較してみた。
これによると、パルス光の照射ありのTFTのON電流（ゲート電圧20[V]、ドレイン電圧10[V]におけるドレイン電流）は、パルス光の照射なしのTFTのON電流に対し、二桁以上の上昇が見られた。また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れていた。これより、パルス光を酸化物半導体膜４に照射することによって、TFT特性が改善されることが明らかとなった。
本第４実施形態では、酸化物半導体膜４の成膜後にパルス光を照射するが、本発明ではパルス光の照射をこれに限定するものではなく、酸化物半導体の成膜後のどこかの工程でパルス光を照射すればよく、例えば、酸化物半導体膜４をパターニングし、ソース・ドレイン電極５を形成した後にパルス光を照射してもよい。また、パルス光は何度でも照射しても良い。
又、本第４実施形態では、薄膜トランジスタについて例示したが、本発明の適用を薄膜トランジスタに限定するものではなく、酸化物半導体膜４を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。
本第４実施形態において、パルス光照射後のIGZO膜（酸化物半導体膜）４は非晶質である。これはＸ線回折等の分析により確認することができる。
本第４実施形態における薄膜デバイスの製造工程では、基板の温度が150℃以上に達することはない。このことから、基板１はガラス基板や樹脂基板を使用することが可能である。このようにしても、前述した第１実施形態の場合と同等の作用効果を得ることができる。
その他の構成及びその作用効果は前述した第１実施形態の場合と同一となっている。
〔第５の実施形態〕
次に、第５実施形態を図６Ａ乃至図６Ｃに基づいて説明する。
この図６Ａ乃至図６Ｃは、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図６Ａ（ａ）に示すように、絶縁性基板１上に下地絶縁膜１１として酸化シリコン膜を成膜した後、活性層として酸化物半導体膜４を成膜する。本第５実施形態においては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO）を、スパッタ法によって20nm成膜する。上記のIGZO膜（酸化物半導体膜）４は非晶質である。用いたスパッタターゲットはIGZOの焼結体である。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛の組成比が１：１：１である。
上記スパッタターゲットがインジウム、ガリウム、亜鉛の組成比が１：１：１である酸化物半導体膜ついては、例示であり、本発明はこれに限定されるものではない。また、酸化物半導体膜４について、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、本発明はこれに限定されるむのではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いたものであってもよい。
本第５実施形態では、非晶質の酸化物半導体膜について例示したが、本発明はこれに限定されるものではない。酸化物半導体膜４としては、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いてもよい。酸化物半導体膜４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などを基板１の素材として用いてもよい。
更に、ここで、下地ゲート絶縁膜１１の成膜後に大気に曝すことなく連続して酸化物半導体４を成膜することが好ましい。
次に、酸化物半導体膜４であるIGZO膜にパルス光を照射する。本第５実施形態では、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを図６Ａ（ｂ）に示すようにIGZO膜に向かって照射する。
又、本第５実施形態にあっては、パルス光の照射面積、パルス光の照射時間、パルス幅、照射強度、パルス光の波長、パルス光の光源、パルス光に代わるCWレーザ等の連続光の導入等、の各内容については、前述した第１実施形態に開示したものが、ここでもそのまま適用されるものとする。
又，パルス光の光源を、エキシマレーザに代えてプラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的にいうと、プラズマジェットを照射しながら、基板を移動させることで、酸化物半導体膜４にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
次に、図６Ａ（ｃ）に示すようにIGZO膜（酸化物半導体膜）４を所望の形状にパターニングする。続いて、図６Ｂ（ｄ）に示すように、ゲート絶縁膜３として酸化シリコン膜を100nm成膜する。
次に、図６Ｂ（ｅ）に示すようにゲート電極２としてクロミウムを形成する。次に、図６Ｂ（ｆ）に示すように層間絶縁膜１２として酸化シリコン膜を成膜する。続いて、図６Ｃ（ｇ）に示すようにソース・ドレイン電極用のコンタクトホール１３を形成する。
次に、図６Ｃ（ｈ）に示すようにソース・ドレイン電極５を形成した後、保護絶縁膜６として酸化シリコン膜を成膜する。電気信号の入出力を行うために、ゲート絶縁膜や保護縁膜の一部をエッチングし、前述したゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFTが製造される。
ここで、エキシマレーザを照射しないで作製したTFT（パルス光照射なし）と、エキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流−ゲート電圧特性）とを比較すると、パルス光照射ありのTFTのON電流（ゲート電圧２０[V]、ドレイン電圧１０[V]におけるドレイン電流）は、パルス光照射なしのTFT
のON電流に対し、二桁以上の上昇が見られた。
また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れていた。即ち、これにより、パルス光を酸化物半導体膜に照射することによってTFT特性が改善されることが明らかとなった。
尚、本第５実施形態では、酸化物半導体膜４を成膜後にパルス光を照射するが、その照射のタイミングはこれに限定されることはない。酸化物半導体の成膜後のどこかの工程でパルス光を照射すればよく、例えば、酸化物半導体膜４をパターニングし、ソース・ドレイン電極６を形成した後にパルス光を照射してもよい。また、パルス光は何度でも照射しても良い。
更に、本第５実施形態では、薄膜トランジスタについて説明したが、本発明はこれに限定するものではなく、酸化物半導体膜を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、当該酸化物半導体膜にパルス光を照射する工程を設定してもよい。又、本第５実施形態では、パルス光照射後のIGZO膜（酸化物半導体膜）４は非晶質である。これはＸ線回折等の分析により確認することができる。
本第５実施形態における薄膜デバイスの製造工程では、基板１の温度が150℃以上に達することはない。このことから、基板はガラス基板や樹脂基板を使用することが可能である。
その他の構成およびその作用効果は、前述した第１実施形態の場合と同様である。
〔第６の実施形態〕
次に、第６実施形態を図７に基づいて説明する。
この図７に示す第６実施形態は、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図７（ａ）に示すように、絶縁性基板１上にパターニングするゲート電極２を形成した後、ゲート絶縁膜３を成膜する。次に、パターニングするソース・ドレイン電極５を形成した後、活性層として酸化物半導体膜４を成膜する。
ここで、上記酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO）を、スパッタ法によって20nm成膜する。上記のIGZO膜は非晶質である。用いたスパッタターゲットはIGZOの焼結体である。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛の組成比が１：１：１とした。
このスパッタターゲットがインジウム、ガリウム、亜鉛の組成比を１：１：１とした酸化物半導体膜４については、例示であり、本発明はこれに限定するものではない。又、この酸化物半導体膜４については、素材として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、本発明はこれに限定するものではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いるようにしてもよい。
又、この第６実施形態では、酸化物半導体膜４として非晶質酸化物半導体膜を使用する場合を例示したが、本発明はこれに限定されるものではなく、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を素材として用いるようにしてもよい。
酸化物半導体膜４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。ここで、ゲート絶縁膜３の成膜後に大気に曝すことなく連続して酸化物半導体４を成膜することが好ましい。
次に、酸化物半導体膜４であるIGZO膜に、パルス光を照射する。本第６実施形態では、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを、図７（ｂ）に示すようにIGZO膜に向かって照射する。
ここで、本第６実施形態にあっては、パルス光の照射面積、パルス光の照射時間、パルス幅、照射強度、パルス光の波長、パルス光の光源、パルス光に代わるCWレーザ等の連続光の導入等、の各内容については、前述した第１実施形態に開示したものが、そのまま適用されるものとする。
また、上記照射光については、プラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的にいうと、プラズマジェットを照射しながら、基板１を移動させることで、酸化物半導体膜４にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
次に、図７（ｃ）に示すようにIGZO膜（酸化物半導体膜）４を所望の形状にパターニングした後、保護絶縁膜６を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFTが製造される。
ここで、エキシマレーザを照射しないで作製したTFT（パルス光照射なし）とエキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流-ゲート電圧特性）を比較すると、パルス光照射ありのTFTのON電流（ゲート電圧２０[V]、ドレイン電圧１０[V]におけるドレイン電流）は、パルス光照射なしのTFTのON電流に対し、二桁以上の上昇が見られた。また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れていた。パルス光を酸化物半導体膜４に照射することによってTFT特性が改善することは明らかである。
本第６実施形態では、酸化物半導体膜４を成膜後にパルス光を照射するようにした場合を例示したが、本発明はこれに限定するものではなく、酸化物半導体の成膜後のどこかの工程でパルス光を照射すればよく、例えば、酸化物半導体膜４をパターニングし、ソース・ドレイン電極５を形成した後にパルス光を照射してもよい。また、パルス光は何度でも照射しても良い。
又、本第６実施形態では、薄膜トランジスタについて例示したが、これに限定するものではなく、例えば酸化物半導体膜を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。
本第６実施形態では、パルス光照射後のIGZO膜（酸化物半導体膜）４は、使用した全ての素材について非晶質の形態が維持されている。これはＸ線回折等の分析により確認することができる。
本第６実施形態における上記薄膜デバイスの製造工程では、基板の温度が150℃以上に達することはない。このことから、基板１はガラス基板や樹脂基板を使用することが可能である。
その他の構成及びその作用効果は前述した第１実施形態の場合と同一となっている。
〔第７の実施形態〕
次に、第７の実施形態を図８乃至図９に基づいて説明する。
この図８乃至図９に示す第７実施形態は、前述した第１及び第５の各実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図８（ａ）に示すように、絶縁性基板１上に下地絶縁膜１１を成膜した後、活性層として酸化物半導体膜４を成膜し、パターニングする。
本第７の実施形態においては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO）を、スパッタ法によって20nm成膜する。上記のIGZO膜は非晶質である。用いたスパッタターゲットはIGZOの焼結体である。ここで、IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛の組成比が１：１：１とした。
このスパッタターゲットであるIGZOのインジウム、ガリウム、亜鉛の組成比を１：１：１の酸化物半導体膜としたのは、例示であり、本発明ではこれに限定するものではない。また、酸化物半導体膜４について、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、これに限定されるむのではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いることができる。
又、本第７実施形態では非晶質酸化物半導体膜について例示したが、これに限定されるものではない。酸化物半導体膜４の素材としては、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いることができる。この場合、即ち、酸化物半導体膜４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。
更に、ここで、前述した下地絶縁膜１１を成膜した後に大気に曝すことなく連続して酸化物半導体４を成膜することが好ましい。
次に、ゲート絶縁膜３を成膜する。次に、ゲート電極２をパターニングして形成する。 続いて、上記図８（ａ）に示すように、パルス光を照射する。本第７実施形態では、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを照射する。
ゲート電極２をパルス光に対して、反射率が高い膜、または、吸収率が高い膜にすることで、ゲート電極直下の酸化物半導体膜４にはパルス光が照射されない。
レーザが照射されたIGZO膜の領域（レーザ照射領域）４Ａは抵抗が低下する。この領域をソース・ドレイン領域４ＡとしてTFTを作製すると、ソース・ドレイン領域４Ａの低抵抗化、およびソースドレイン電極とソース・ドレイン領域４Ａとのコンタクト抵抗の低抵抗化が実現でき、TFTのON電流の向上が実現できる。
ここで、本第７実施形態にあっては、パルス光の照射面積、パルス光の照射時間、パルス幅、照射強度、パルス光の波長、パルス光の光源、パルス光に代わるCWレーザ等の連続光の導入等、の各内容については、前述した第１実施形態に開示したものが、そのまま適用されるものとする。
又、照射光としてのパルス光の光源として、プラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的にいうと、プラズマジェットを照射しながら、基板１を移動させることで、酸化物半導体膜４にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
続いて、図８（ｂ）に示すように、層間絶縁膜１２及びソース・ドレイン電極５を形成した後、保護絶縁膜６を成膜する。このとき、電気信号の入出力を行うために、ゲート絶縁膜３や層間絶縁膜１２の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFTが製造される。
ここで、ソース・ドレイン領域にエキシマレーザを照射しないで作製したTFT（パルス光照射なし）とエキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流−ゲート電圧特性）を比較してみた。
すると、パルス光照射ありのTFTのON電流（ゲート電圧２０[V]、ドレイン電圧１０[V]におけるドレイン電流）は、パルス光照射なしのTFTのON電流に対し、２倍の上昇が見られた。パルス光を酸化物半導体膜４のソース・ドレイン領域４Ａに照射することによってTFT特性が改善することは明らかである。
図９に、エキシマレーザの照射強度に対するIGZO膜（20nm）のシート抵抗を示す。照射強度０は照射していないIGZO膜のシート抵抗である。照射強度によってシート抵抗が変化することがわかる。所望のソース・ドレイン領域４Ａの抵抗を、照射強度を制御することで実現できることが明らかである。
本第７実施形態では、ゲート電極２を形成した後にパルス光を照射するが、これに限定されることはない。酸化物半導体の成膜後のどこかの工程でパルス光を照射すればよい。また、パルス光は何度でも照射しても良い。
又、本第７実施形態では、薄膜トランジスタについて例示したが、本発明はこれに限定するものではない。酸化物半導体を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。
本第７実施形態において、パルス光照射後のIGZO膜（酸化物半導体膜）４は非晶質である。これはＸ線回折等の分析により確認することができる。
又、本第７実施形態における薄膜デバイスの製造工程では、基板１の温度が150℃以上に達することはない。このことから、基板１はガラス基板や樹脂基板を使用することが可能である。
その他の構成およびその作用効果については、前述した第５実施形態の場合と同様である。
〔第８の実施形態〕
次に、第８の実施形態を図１０に基づいて説明する。
この図１０に示す第８実施形態は、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図１０（ａ）に示すように、絶縁性基板１上に下地絶縁膜１１を成膜した後、ソース・ドレイン電極５をパターニングして形成する。活性層として酸化物半導体膜４を成膜しパターニングする。
本第８実施形態においては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO）を、スパッタ法によって20nm成膜する。上記のIGZO膜は非晶質であった。用いたスパッタターゲットはIGZOの焼結体である。
IGZOターゲットの組成比については、インジウム、ガリウム、亜鉛の組成比を１：１：１とした。このスパッタターゲットがインジウム、ガリウム、亜鉛の組成比１：１：１の酸化物半導体膜４としたのは例示であり、本発明はこれに限定されるものではない。また、酸化物半導体膜４について、インジウム、ガリウム、亜鉛を含む酸化物半導体膜について例示したが、本発明はこれに限定するものではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜を用いたものであってもよい。
本第８実施形態では、酸化物半導体膜４を非晶質の酸化物半導体膜とした場合を例示したが、本発明はこれに限定されるものではない。素材として、ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いることができる。ここで、酸化物半導体膜４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板１を用いることができる。
続いて、ゲート絶縁膜３を成膜し、次に、ゲート電極２をパターニングして形成する。 次に、上記図１０（ａ）に示すように、パルス光を照射する。本第８実施形態では、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを照射する。
上記ゲート電極２を、パルス光に対して反射率が高い膜又は吸収率が高い膜にすることで、ゲート電極２直下の酸化物半導体膜４にはパルス光が照射されない。
レーザが照射されたIGZO膜の領域（レーザ照射領域）４Ａは抵抗が低下する。この領域をソース・ドレイン領域４ＡとしてTFTを作製すると、ソース・ドレイン領域４Ａの低抵抗化、およびソース・ドレイン電極５とソース・ドレイン領域４Ａとのコンタクト抵抗の低抵抗化が実現でき、TFTのON電流の向上が実現できる。
ここで、本第８実施形態にあっては、パルス光の照射面積、パルス光の照射時間、パルス幅、照射強度、パルス光の波長、パルス光の光源、パルス光に代わるCWレーザ等の連続光の導入等、の各内容については、前述した第１実施形態に開示したものが、そのまま適用されるものとする。
更に、照射光としてはプラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的にいうと、プラズマジェットを照射しながら、基板１を移動させることで、酸化物半導体膜４にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
続いて、図１０（ｂ）に示すように、保護絶縁膜６を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極とソース・ドレイン電極上の一部を開口する。これにより、TFTが製造される。
ここで、ソース・ドレイン領域４Ａにエキシマレーザを照射しないで作製したTFT（パルス光照射なし）とエキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流-ゲート電圧特性）を比較すると、パルス光照射ありのTFTのON電流（ゲート電圧２０[V]、ドレイン電圧１０[V]におけるドレイン電流）は、パルス光照射なしのTFTのON電流に対し、２倍の上昇が見られた。パルス光を酸化物半導体膜４のソース・ドレイン領域４Ａに照射することによってTFT特性が改善することは明らかである。
本第８実施形態では、ゲート電極２を形成した後にパルス光を照射するが、これに限定されることはない。酸化物半導体膜４の成膜後のどこかの工程でパルス光を照射すればよい。また、パルス光は何度でも照射しても良い。
又、本第８実施形態では、薄膜トランジスタについて例示したが、これに制限するものではない。酸化物半導体膜を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。
更、本第８実施形態において、パルス光照射後のIGZO膜（酸化物半導体膜）４は非晶質である。これはＸ線回折等の分析により確認することができる。
本第８実施形態における薄膜デバイスの製造工程では、基板１の温度が150℃以上に達することはない。このことから、基板１はガラス基板や樹脂基板を使用することが可能である。
その他の構成およびその作用効果については、前述した第１実施形態の場合と同様である。
〔第９の実施形態〕
次に、第９の実施形態を図１１に基づいて説明する。
この図１１に示す第９実施形態は、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図１１（ａ）に示すように、絶縁性基板１上にパターニングしたゲート電極２を形成した後、ゲート電極２を覆うゲート絶縁膜３を成膜する。次に、ゲート絶縁膜３上に活性層として酸化物半導体膜４を成膜する。第９実施形態においては、酸化物半導体膜４として、インジウム、ガリウム、亜鉛を含む酸化物半導体膜（IGZO）を、スパッタ法によって20nm成膜する。上記のIGZO膜は非晶質であった。
用いたスパッタターゲットはIGZOの焼結体である。IGZOターゲットの組成比は、インジウム、ガリウム、亜鉛の組成比が１：１：１のものを使用した。このスパッタターゲットがインジウム、ガリウム、亜鉛の組成比１：１：１の酸化物半導体膜４としたのは例示であり、本発明はこれに限定されるものではない。また、酸化物半導体膜４について、インジウム、ガリウム、亜鉛を含む酸化物半導体膜４について例示したが、本発明はこれに限定されるむのではなく、ZnO膜等のインジウム、ガリウム、亜鉛、スズの少なくとも１元素を含む酸化物半導体膜であってもよい。
又、本第９実施形態では、非晶質の酸化物半導体膜４について例示したが、これに限定されるものではない。ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を素材として用いることができる。
酸化物半導体膜としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。更に、ここで、ゲート絶縁膜３の成膜後に大気に曝すことなく連続して酸化物半導体４を成膜することが好ましい。
次に、酸化物半導体４をパターニングする。次に、ソース・ドレイン電極５をパターニングする。
続いて、上記図１１（ａ）に示すように、酸化物半導体膜であるIGZO膜４にパルス光を照射する。本第９実施形態では、IGZO膜が吸収することができる波長308nmのXeClエキシマレーザを図２の場合と同様に、IGZO膜である酸化物半導体膜４に向かって照射する。
ここで、本第９実施形態にあっては、パルス光の照射面積、パルス光の照射時間、パルス幅、照射強度、パルス光の波長、パルス光の光源、パルス光に代わるCWレーザ等の連続光の導入等、の各内容については、前述した第１実施形態に開示したものが、そのまま適用されるものとする。
又、上記照射光であるパルス光としては、その光源としてプラズマジェットを用いてもよい。プラズマジェットを用いる場合でも、基板１にプラズマジェットを照射する時間を制御することによって、パルス光照射と同等の効果をもたらすことが可能である。具体的にいうと、プラズマジェットを照射しながら、基板１を移動させることで、酸化物半導体膜４にプラズマジェットが照射される時間を制御することができ、基板損傷を抑制しながら、パルス光照射と同様な効果をもたらすことができる。
次に、図１１（ｂ）に示すように保護絶縁膜６を成膜する。電気信号の入出力を行うために、ゲート絶縁膜３や保護絶縁膜６の一部をエッチングし、ゲート電極２とソース・ドレイン電極５上の一部を開口する。これにより、TFTが製造される。
ここで、エキシマレーザを照射しないで作製したTFT（パルス光照射なし）とエキシマレーザを照射して上記の手法で作製したTFT（パルス光照射あり）の電気特性（ドレイン電流-ゲート電圧特性）を比較してみた。
これによると、パルス光の照射ありのTFTのON電流（ゲート電圧20V、ドレイン電圧10Vにおけるドレイン電流）は、パルス光の照射なしのTFTのON電流に対し、二桁以上の上昇が見られた。また、パルス光照射ありのTFTの電気特性は、パルス光照射なしのTFTの電気特性よりヒステリシス性が小さく、スイッチング特性の性能が優れていた。パルス光を酸化物半導体膜に照射することによってTFT特性が改善することは明らかである。
本第９実施形態では、ソース・ドレイン電極５を成膜した後にパルス光を照射するが、これに限定されることはない。酸化物半導体膜４の成膜後のどこかの工程でパルス光を照射すればよい。また、パルス光は何度でも照射しても良い。
本第９実施形態では、薄膜トランジスタについて例示したが、これに制限されることはない。酸化物半導体膜を用いた薄膜ダイオードや太陽電池等の薄膜デバイスの製造において、パルス光を照射する工程を用いてもよい。
又、本第９実施形態では、パルス光を照射後のIGZO膜は非晶質である。これはＸ線回折等の分析により確認することができる。
そして、本第９実施形態における薄膜デバイスの製造工程では、基板１の温度が150℃以上に達することはない。このことから、基板１はガラス基板や樹脂基板を使用することが可能である。
その他の構成およびその作用効果については、前述した第１実施形態の場合と同様である。
〔第１０の実施形態〕
次に、第１０の実施形態を図１２に基づいて説明する。
この図１２に示す第１０実施形態は、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
先ず、図１２（ａ）に示すように、ガラス基板２１上にゲート電極２２としてクロミウムを100nm成膜し、その後、ゲート電極２２の形状にパターニングする。引き続いて、スパッタリング法により第一酸化シリコン膜（ゲート絶縁膜）２３、インジウム・ガリウム・亜鉛の酸化物からなる非晶質膜(非晶質IGZO膜)２４、第二酸化シリコン膜（チャネル保護膜）２５を積層成膜する。
ここで、ゲート絶縁膜（第一酸化シリコン膜）２３の膜厚は300nm、非晶質IGZO膜２４は半導体活性層として作用しその膜厚は20nm、第二酸化シリコン膜（チャネル保護膜）２５はチャネル保護膜として作用しその膜厚は100nmである。また、これらの各積層膜は、界面の欠陥密度を低減化するために、大気に曝すことなく連続して成膜することが望ましい。
続いて、図１２（ｂ）に示すように、Xeフラッシュランプから出射されたパルス光を第二酸化シリコン膜（チャネル保護膜）２５の上方から基板２１全面にわたり照射し、単パルス光アニールを行う。１パルス当たりのパルス照射時間は1msec.で、総照射エネルギー密度は１J/cm2である。パルス光強度の照射時間に対する変化は、矩形に近いものでも良ければ(光強度が短時間で立ち上がりまた立ち下がる)、三角波に近いものでも良い(光強度がゆっくり立ち上がりまたゆっくり立ち下がる)。
本第１０実施形態では、非晶質IGZO膜２４が、熱伝導率の小さい酸化シリコン膜、即ちゲート絶縁膜（第一酸化シリコン膜）２３と第二酸化シリコン膜（チャネル保護膜）２５とで挟まれた状態でパルス光が照射されるので、光を吸収した非晶質IGZO膜２４は短時間で効率良く加熱され、所望の構造変化を得ることができる。
その後、図１２（ｃ）に示すように第二酸化シリコン膜（チャネル保護膜）２５を所望のチャネル保護形状にパターニングする。このパターニングの手法としては、プラズマを用いたドライエッチング及びフッ酸を含む溶液を用いたウエットエッチングがある。上述のパルス光アニール処理により非晶質IGZO膜２４の構造が改善されてボンド間の化学結合が強固になり、エッチングに対する耐性が強くなっている。
従って、ドライ・ウエットエッチングいずれの場合でも第二酸化シリコン膜（チャネル保護膜）２５とのエッチング選択比が大きくなり、第二酸化シリコン膜（チャネル保護膜）２５のみを選択的にエッチングすることができる。
続いて、図１２（ｄ）に示すように非晶質IGZO膜２４をドライ又はウエットエッチング法により所望のアイランド形状にパターニングする。
更に、図１２（ｅ）に示すようにソース・ドレイン電極としてITO膜２７と金属膜２８の積層膜を成膜する。ここで、ITO膜２７を先に成膜し、非晶質IGZO膜２４とITO膜２７とが接するようにすることが望ましい。その後、この積層膜をエッチングし、所望のソース・ドレイン形状にパターニングする。
最後にパッシベーション膜として第三酸化シリコン膜（図示せず）を成膜する。電気信号の入出力を行うために、ゲート絶縁膜２３や保護絶縁膜２５の一部をエッチングし、ゲート電極２２とソース・ドレイン電極（ITO膜）２７上の一部を開口することで薄膜トランジスタが完成する。
本第１０実施形態では、第二酸化シリコン膜（チャネル保護膜）２５を成膜後にパルス光アニールを行ったが、このパルス光アニールは、非晶質IGZO膜２４の成膜後であればいつでも何回行っても良い。
例えば、第二酸化シリコン膜（チャネル保護膜）２５の成膜後のパルス光アニールに加えて、最後のパッシベーション酸化シリコン膜の成膜後にパルス光アニールを行えば、アニール効果によるパッシベーション酸化シリコン膜の高品質化や、非晶質IGZO膜２４とITO膜２７との接合から成るソース・ドレイン領域のコンタクト抵抗の低減化等の効果も期待できる。
また、単パルスに限る必要はなく、例えば１０Hzで１０パルス照射のように、複数パルスの照射でも良い。
本第１０実施形態では、非晶質酸化物半導体膜について例示したが、本発明はこれに限定するものではない。ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いてもよい。酸化物半導体膜２４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板２１として、PET等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。又、シリコン基板、金属基板などの基板を用いることができる。
その他の構成およびその作用効果については、前述した第１実施形態の場合と同様である。
〔第１１の実施形態〕
次に、第１１の実施形態を図１３に基づいて説明する。
この図１３に示す第１１実施形態は、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
ここで、前述した第１０実施形態と同一の構成部材については同一の符号を用いることとする。
先ず、図１３（ａ）に示すように、ガラス基板２１上にソース・ドレイン電極として金属膜２８とITO膜２７の積層膜を成膜する。ここでは金属膜２８を先に成膜する。その後、この積層膜をエッチングし、所望のソース・ドレイン形状にパターニングする。
引き続いて、スパッタリング法により非晶質IGZO膜（酸化物半導体膜）２４、第一酸化シリコン膜（ゲート絶縁膜）２３を積層成膜する。ここで、非晶質IGZO膜２４は半導体活性層として作用しその膜厚は30nm、第一酸化シリコン膜２３は第１ゲート絶縁膜として作用しその膜厚は100nmである。また、これらの積層膜は、界面の欠陥密度を低減化するために、大気に曝すことなく連続して成膜することが望ましい。
続いて、図１３（ｂ）に示すように、Xeフラッシュランプから出射されたパルス光を第一酸化シリコン膜（第１ゲート絶縁膜）２３の上方から基板２１全面にわたり照射し単パルス光アニールを行う。1パルス当たりのパルス照射時間は１ミリ秒で総照射エネルギー密度は１J/cm2である。パルス光強度の照射時間に対する変化は、矩形に近いものでも良ければ、三角波に近いものでも良い。
続いて、図１３（ｃ）に示すように、非晶質IGZO膜２４と第一酸化シリコン膜（第１ゲート絶縁膜）２３から成る積層成膜を所望のアイランド形状にパターニングする。更に、図１３（ｄ）に示すように第２ゲート絶縁膜として作用する第二酸化シリコン膜３３をスパッタリング法により厚さ200nmに成膜する。
続いて、図１３（ｅ）に示すようにゲート電極２２としてクロミウムを100nm成膜し、その後ゲート電極２２の形状にパターニングする。最後に、パッシベーション膜として第三酸化シリコン膜（図示せず）を成膜することで薄膜トランジスタが完成する。
本第１１実施形態では、第一酸化シリコン膜（第１ゲート絶縁膜）２３を成膜後にパルス光アニールを行ったが、本パルス光アニールは、非晶質IGZO膜２４の成膜後であればいつ行っても良い。
例えば、第二酸化シリコン膜３３の成膜後にパルス光アニールを行えば、アニール効果による第二酸化シリコン膜（第２ゲート絶縁膜）３３の高品質化等の効果も期待できる。或いは、第一酸化シリコン膜（第１ゲート絶縁膜）２３の成膜後と第二酸化シリコン膜（第２ゲート絶縁膜）成膜後のように、複数の工程でパルス光アニールを行っても良い。
ここで、本第１１実施形態では、半導体活性層として非晶質酸化物半導体膜について例示したが、本発明はこれに限定されるものではない。ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いてもよい。
半導体活性層である酸化物半導体膜２４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板２１として、PET
等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。
その他の構成およびその作用効果については、前述した第１０実施形態の場合と同様である。
〔第１２の実施形態〕
次に、第１２の実施形態を図１４に基づいて説明する。
この図１４に示す第１２実施形態は、前述した第１の実施形態におけるTFT（薄膜トランジスタ）と同等の他のTFTを製造可能とした一連の製造工程図である。
以下、これについて説明する。
ここで、前述した第１０実施形態と同一の構成部材については同一の符号を用いることとする。
先ず、図１４（ａ）に示すように、ガラス基板２１上にゲート電極２２として、クロミウムを100nmを成膜し、その後、ゲート電極２２の形状にパターニングする。
続いて、スパッタリング法により第一酸化シリコン膜（第１ゲート絶縁膜）２３、インジウム・ガリウム・亜鉛の酸化物からなる非晶質膜（非晶質IGZO膜）２４を積層成膜する。ここで第一酸化シリコン膜はゲート絶縁膜として作用しその膜厚は300nm、非晶質IGZO膜は半導体活性層（酸化物半導体膜）２４として作用しその膜厚は20nmである。また、これらの積層膜は、界面の欠陥密度を低減化するために、大気に曝すことなく連続して成膜することが望ましい。
次に、図１４（ｂ）に示すように、Xeフラッシュランプから出射されたパルス光を非晶質膜（非晶質IGZO膜）２４の上方から基板全面にわたり照射し単パルス光アニールを行う。1パルス当たりのパルス照射時間は１ミリ秒で総照射エネルギー密度は１J/cm2である。パルス光強度の照射時間に対する変化は、矩形に近いものでも良ければ、三角波に近いものでも良い。本実施例では非晶質IGZO膜の上にその他の膜が何も存在していないので、その他の膜による光干渉起因の光強度ばらつきを考慮する必要がなく、安定な光アニールプロセスを行うことができる。
その後、図１４（ｃ）に示すように、ソース・ドレインコンタクトを得るためにITO膜２７を成膜し、このITO膜２７と非晶質IGZO膜２４とを所望のアイランド形状にパターニングする。
更に、図１４（ｄ）に示すようにソース・ドレイン電極として金属膜２８を成膜し、この金属膜２８をエッチングし所望のソース・ドレイン形状にパターニングする。この際、図１４（ｅ）に示すようにソース・ドレイン電極間の不要なITO膜２７もエッチング除去する。この時、上述のパルス光アニール処理により非晶質IGZO膜２４の構造が改善され、ボンド間の化学結合が強固になり、エッチングに対する耐性が強くなっているので、非晶質IGZO膜２４のエッチング量を少なく抑えつつITO膜２７のみを選択的にエッチング除去できる。
続いて、パッシベーション膜として第二酸化シリコン膜（図示せず）を成膜し、薄膜トランジスタのドレイン電極部やゲート配線・ソース配線端子部の所望の位置にコンタクトホールを開ける。最後に透明電極としてITO膜２７を成膜し、所望の画素電極や端子部電極の形状にパターニングすることにより薄膜トランジスタアレイが完成する。
本第１２実施形態は、非晶質IGZO膜２４を成膜直後にパルス光アニールを行ったが、本パルス光アニールは、非晶質IGZO膜２４の成膜後であればいつ何回行っても良い。例えば、最後の透明電極としてITO膜２７を成膜後のパルス光アニールに加えることで、パッシベーション酸化シリコン膜の高品質化や透明電極としてITO膜２７の低抵抗化も実現できる。また、単パルスに限る必要はなく、例えば１０Hzで１０パルス照射のように、複数パルスの照射でも良い。
本第１２実施形態では、非晶質酸化物半導体膜について例示したが、これに限定されるものではない。ZnO膜等の多結晶酸化物半導体膜、結晶酸化物半導体を用いることができる。又、酸化物半導体膜（半導体活性層）２４としてインジウム、ガリウム、亜鉛、スズを含む酸化物半導体を用いる場合、室温で成膜することができるため、基板として、PET
等の樹脂基板、樹脂フィルム、ガラス基板、などを用いることができる。また、シリコン基板、金属基板などの基板を用いることができる。
その他の構成およびその作用効果については、前述した第１０実施形態の場合と同様である。
また、上記各実施形態において、酸化物半導体と基板の間に下地膜としてSiO2等の絶縁体の膜を形成することが好ましい。この下地膜を形成することによって、酸化物半導体の温度上昇に起因する基板温度上昇を抑制することができる。この下地膜の膜厚は、厚いほど基板の温度上昇を抑制することができるので、20nm以上とすることが好ましい。
更に、換言すると、本発明の主な特徴は、以下の３点になる。１．レーザ等の短パルス光を酸化物半導体に照射して、酸化物半導体の温度を上げることによって膜を改質する。２．ただし、酸化物半導体がIGZO等の非晶質酸化物半導体の場合は、短パルス光を照射しても非晶質のままとなる照射条件とする。３．ただし、酸化物半導体がZnO等の多結晶酸化物半導体の場合は、短パルス光を照射しても多結晶のままとなる照射条件とする。
本発明の第１実施形態を示す薄膜トランジスタの製造工程を示す図で、図１Ａ（ａ）乃至（ｃ）は酸化物半導体膜（半導体活性層）を形成する迄の工程を示す説明図である。 上記図１Ａの（ｃ）に続く薄膜トランジスタの製造工程を示す図で、図１Ｂ（ｄ）（ｅ）はそれぞれソース・ドレイン電極を形成する工程を示す説明図である。 本発明の第１実施形態により製造された薄膜トランジスタの特性を示す説明用の線図である。 本発明の第２実施形態における薄膜トランジスタの製造にかかる説明図で、図３（ａ）は製造工程の一部を示す説明図、図３（ｂ）は図３（ａ）の手法で得られた薄膜トランジスタの特性を示す説明用の線図である。 本発明の第３実施形態を示す薄膜トランジスタの製造工程を示す図で、図４Ａ（ａ）乃至（ｃ）は酸化物半導体膜（半導体活性層）を形成する迄の工程を示す説明図である。 上記図４Ａの（ｃ）に続く薄膜トランジスタの製造工程を示す図で、図４Ｂ（ｄ）（ｅ）はそれぞれソース・ドレイン電極を形成する工程を示す説明図である。 本発明の第４実施形態を示す薄膜トランジスタの製造工程を示す図で、図５Ａ（ａ）乃至（ｃ）は酸化物半導体膜（半導体活性層）を形成する迄の工程を示す説明図である。 上記図５Ａの（ｃ）に続く薄膜トランジスタの製造工程を示す図で、図５Ｂ（ｄ）（ｅ）（ｆ）はそれぞれゲート電極が形成される迄の工程を示す説明図である。 本発明の第５実施形態を示す薄膜トランジスタの製造工程を示す図で、図６Ａ（ａ）乃至（ｃ）は酸化物半導体膜（半導体活性層）を形成する迄の工程を示す説明図である。 上記図６Ａの（ｃ）に続く薄膜トランジスタの製造工程を示す図で、図６Ｂ（ｄ）（ｅ）（ｆ）はそれぞれゲート電極と層間絶縁膜とが形成される迄の工程を示す説明図である。 上記図６Ｂの（ｆ）に続く薄膜トランジスタの製造工程を示す図で、図６Ｃ（ｇ）（ｈ）はそれぞれソース・ドレイン電極が形成される迄の工程を示す説明図である。 本発明の第６実施形態を示す薄膜トランジスタの製造工程を示す図で、図６ａ）乃至（ｃ）は酸化物半導体膜（半導体活性層）上に保護絶縁膜が形成される迄の工程を示す説明図である。 本発明の第７実施形態を示す薄膜トランジスタの製造工程の一部を示す図で、図８（ａ）乃至（ｂ）はそれぞれソース・ドレイン電極と保護絶縁膜とが形成される迄の工程を示す説明図である。 上記図８（ａ）乃至（ｂ）に示す手法で得られた薄膜トランジスタの特性を示す説明用の線図である。 本発明の第８実施形態を示す薄膜トランジスタの製造工程の一部を示す図で、図９（ａ）乃至（ｂ）はそれぞれゲート電極と保護絶縁膜とが形成される迄の工程を示す説明図である。 本発明の第９実施形態を示す薄膜トランジスタの製造工程の一部を示す図で、図１１（ａ）乃至（ｂ）はそれぞれゲート電極と保護絶縁膜とが形成される迄の工程を示す説明図である。 本発明の第１０実施形態を示す薄膜トランジスタの製造工程の一部を示す図で、図１２（ａ）乃至（ｅ）はそれぞれ酸化物半導体膜（半導体活性層）とチャネル保護膜とが形成される迄の工程を示す説明図である。 本発明の第１１実施形態を示す薄膜トランジスタの製造工程の一部を示す図で、図１３（ａ）乃至（ｅ）はそれぞれ第二酸化シリコン膜とゲート電極とが形成される迄の工程を示す説明図である。 本発明の第１２実施形態を示す薄膜トランジスタの製造工程の一部を示す図で、図１４（ａ）乃至（ｅ）はそれぞれ酸化物半導体膜（半導体活性層）とＩＴＯ膜及び金属膜とが形成される迄の工程を示す説明図である。
符号の説明
１ 絶縁性基板
２，２２ ゲート電極
３，２３ ゲート絶縁膜
４，２４ ＩＧＺＯ膜（酸化物半導体膜）
５ ソース・ドレイン電極
６ 保護絶縁膜
１１ 下地絶縁膜
１２ 層間絶縁膜
２１ ガラス基板
２３ 第一酸化シリコン膜（ゲート絶縁膜）
２５ チャネル保護膜
２７ ＩＴＯ膜（透明電極）
２８ 金属膜（ソース・ドレイン電極）
３３ 第二酸化シリコン膜（チャネル保護膜）

Claims (27)

  1. 基板上に成膜された酸化物半導体膜を活性層に用いる薄膜デバイスにおいて、
    前記酸化物半導体膜は成膜後にパルス光が照射された非晶質酸化物半導体であることを特徴とする薄膜デバイス。
  2. 基板上に成膜された酸化物半導体膜を活性層に用いる薄膜デバイスにおいて、
    前記酸化物半導体膜は、当該酸化物半導体膜の成膜後にパルス光が照射され、当該パルス光の照射前後で結晶を含む酸化物半導体であることを特徴とする薄膜デバイス。
  3. 前記請求項１又は２に記載の薄膜デバイスにおいて、
    前記パルス光は、前記酸化物半導体膜の一部が結晶化、溶融又は昇華するエネルギーよりも低いエネルギーであることを特徴とする薄膜デバイス。
  4. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスにおいて、
    前記酸化物半導体膜は、少なくとも亜鉛、ガリウム、インジウム、スズの内の何れか一元素を含む酸化物を素材としたものであることを特徴とした薄膜デバイス。
  5. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスにおいて、
    前記酸化物半導体膜は、酸化インジウムガリウム亜鉛膜を素材としたものであることを特徴とした薄膜デバイス。
  6. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスにおいて、
    前記酸化物半導体膜は、酸化亜鉛膜を素材としたものであることを特徴とした薄膜デバイス。
  7. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスにおいて、
    前記基板は、絶縁性部材を素材としたものであることを特徴とする薄膜デバイス。
  8. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスにおいて、
    前記基板は、ガラス製又は樹脂製の何れか一方を素材とした基板であることを特徴とする薄膜デバイス。
  9. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスにおいて、
    前記パルス光に代えてプラズマジェットとしたことを特徴とする薄膜デバイス。
  10. 前記請求項１乃至３の何れか一つに記載の薄膜デバイスと、この薄膜デバイスに組み込まれるゲート電極およびソース・ドレイン電極とを備えたことを特徴とする薄膜トランジスタ。
  11. 基板上に非晶質酸化物半導体からなる酸化物半導体膜を形成し、この酸化物半導体膜にパルス光を照射し、この非晶質酸化物半導体からなる酸化物半導体膜を活性層として用いることを特徴とする薄膜デバイスの製造方法。
  12. 前記請求項１１に記載の薄膜デバイスの製造方法において、
    前記非晶質酸化物半導体からなる酸化物半導体膜に代えて、結晶を含む酸化物半導体からなる酸化物半導体膜としたことを特徴とした薄膜デバイスの製造方法。
  13. 前記請求項１１又は１２に記載の薄膜デバイスの製造方法において、
    前記パルス光は、前記酸化物半導体膜の一部が結晶化し，溶融し又は昇華するエネルギーよりも低いエネルギーのものであることを特徴とした薄膜デバイスの製造方法。
  14. 前記請求項１３に記載の薄膜デバイスの製造方法において、
    ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース・ドレイン電極及びパッシベーション膜を有する薄膜デバイスの製造方法であって、前記酸化物半導体膜の成膜後のいずれかの工程で前記パルス光を照射するようにしたことを特徴とする薄膜デバイスの製造方法。
  15. 前記請求項１１又は１２に記載の薄膜デバイスの製造方法において、
    前記パルス光が照射された酸化物半導体膜の一部をソース・ドレイン領域としたことを特徴とする薄膜デバイスの製造方法。
  16. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光のパルス幅が1〜1000nsであり、且つ、前記パルス光の１パルスあたりのエネルギー密度が1〜1000mJ/cm2であることを特徴とする薄膜デバイスの製造方法
  17. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光のパルス幅が0.001〜100msであり、且つ、前記パルス光の1パルスあたりのエネルギー密度が0.01〜100J/cm2であることを特徴とする薄膜デバイスの製造方法
  18. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光が400nm以下の波長の光を含むものであることを特徴とした薄膜デバイスの製造方法。
  19. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光が800nm以上の波長の光を含むものであることを特徴とした薄膜デバイスの製造方法。
  20. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光がエキシマレーザであることを特徴とする薄膜デバイスの製造方法。
  21. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光がフラッシュランプの出力光であることを特徴とする薄膜デバイスの製造方法。
  22. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光は、照射時間が制御された連続光であることを特徴とする薄膜デバイスの製造方法。
  23. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光に代えてプラズマジェットとしたことを特徴とする薄膜デバイスの製造方法。
  24. 前記請求項１１乃至１５の何れか一つに記載の薄膜デバイスの製造方法において、
    前記パルス光を照射する工程以外のプロセス温度が１５０℃以下に設定されていることを特徴とする薄膜デバイスの製造方法。
  25. 前記請求項２１に記載の薄膜デバイスの製造方法において、
    前記基板としてガラス基板又は樹脂基板の何れか一方を使用し、この基板上には活性層として酸化インジウムガリウム亜鉛膜を成膜し、その後に実行されるパルス光の照射に際してはフラッシュランプを使用する構成とすると共に、
    このフラッシュランプの出力光として、そのパルス幅が0.001〜100msで、且つ、当該フラッシュランプの１パルス当たりのエネルギー密度が0.01〜100J/cm2のものを使用することを特徴とした薄膜デバイスの製造方法
  26. 前記請求項２０に記載の薄膜デバイスの製造方法において、
    前記基板としてガラス基板又は樹脂基板の何れか一方を使用し、この基板上には活性層として酸化インジウムガリウム亜鉛膜を成膜し、その後に実行されるパルス光の照射に際してはエキシマレーザを使用すると共に、
    このエキシマレーザの出力光として、そのパルス幅が1〜1000nsであり、且つ、当該エキシマレーザの１パルスあたりのエネルギー密度が1〜1000mJ/cm2のものを使用することを特徴とした薄膜デバイスの製造方法
  27. 前記請求項２５又は２６に記載の薄膜デバイスの製造方法において、
    前記活性層として前記酸化インジウムガリウム亜鉛膜に代えて酸化亜鉛膜を成膜する構成としたことを特徴とする薄膜デバイスの製造方法。
JP2008296068A 2008-11-19 2008-11-19 薄膜デバイス及びその製造方法 Pending JP2010123758A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008296068A JP2010123758A (ja) 2008-11-19 2008-11-19 薄膜デバイス及びその製造方法
US12/620,709 US20100123132A1 (en) 2008-11-19 2009-11-18 Thin film device and manufacturing method of the same
CN200910222829A CN101740635A (zh) 2008-11-19 2009-11-19 薄膜器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008296068A JP2010123758A (ja) 2008-11-19 2008-11-19 薄膜デバイス及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010123758A true JP2010123758A (ja) 2010-06-03

Family

ID=42171263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008296068A Pending JP2010123758A (ja) 2008-11-19 2008-11-19 薄膜デバイス及びその製造方法

Country Status (3)

Country Link
US (1) US20100123132A1 (ja)
JP (1) JP2010123758A (ja)
CN (1) CN101740635A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2012117778A1 (ja) * 2011-02-28 2012-09-07 株式会社日立製作所 半導体装置の製造方法および半導体装置
JP2012178439A (ja) * 2011-02-25 2012-09-13 Nippon Hoso Kyokai <Nhk> 半導体デバイス及びその製造方法
JP2013074255A (ja) * 2011-09-29 2013-04-22 Ushio Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
JP2013089875A (ja) * 2011-10-20 2013-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014082356A (ja) * 2012-10-17 2014-05-08 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014086705A (ja) * 2012-10-26 2014-05-12 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法および薄膜デバイス
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014135474A (ja) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
JP2014140005A (ja) * 2012-12-20 2014-07-31 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
JP7472181B2 (ja) 2011-01-12 2024-04-22 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
JP5727204B2 (ja) 2009-12-11 2015-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI475615B (zh) * 2010-07-21 2015-03-01 Univ Nat Chiao Tung 自我對準之頂閘極薄膜電晶體及其製法
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
JP5824536B2 (ja) * 2012-01-31 2015-11-25 シャープ株式会社 半導体装置およびその製造方法
TW201405828A (zh) 2012-07-31 2014-02-01 E Ink Holdings Inc 顯示面板、薄膜電晶體及其製造方法
CN104143565B (zh) * 2014-07-28 2017-11-10 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法与显示装置
US9431244B2 (en) 2014-09-24 2016-08-30 Qualcomm Mems Technologies, Inc. Laser annealing technique for metal oxide TFT
JP6907512B2 (ja) * 2015-12-15 2021-07-21 株式会社リコー 電界効果型トランジスタの製造方法
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
TWI662330B (zh) 2018-04-19 2019-06-11 友達光電股份有限公司 主動元件基板及其製法
CN109801975A (zh) * 2019-01-15 2019-05-24 天津大学 基于非晶铟镓锌薄膜的柔性薄膜晶体管及其制造方法
KR20210078619A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 도전 패턴 형성 방법 및 도전 패턴을 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285830A (ja) * 2004-03-26 2005-10-13 Dainippon Printing Co Ltd ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406994B1 (en) * 1999-12-03 2002-06-18 Chartered Semiconductor Manufacturing Ltd. Triple-layered low dielectric constant dielectric dual damascene approach
CN1217417C (zh) * 1999-12-10 2005-08-31 株式会社半导体能源研究所 半导体器件及其制造方法
US20050112359A1 (en) * 2003-11-24 2005-05-26 Ming-Theng Wang Lotus leaf-like self-cleaning surface structure
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US7563661B2 (en) * 2006-02-02 2009-07-21 Semiconductor Energy Laboratory Co., Ltd. Crystallization method for semiconductor film, manufacturing method for semiconductor device, and laser irradiation apparatus
US7651896B2 (en) * 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005285830A (ja) * 2004-03-26 2005-10-13 Dainippon Printing Co Ltd ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276129B2 (en) 2010-06-11 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device in which oxygen deficiency in semiconductor is reduced and method for manufacturing the same
JP2012019207A (ja) * 2010-06-11 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP7472181B2 (ja) 2011-01-12 2024-04-22 株式会社半導体エネルギー研究所 半導体装置
JP2012178439A (ja) * 2011-02-25 2012-09-13 Nippon Hoso Kyokai <Nhk> 半導体デバイス及びその製造方法
WO2012117778A1 (ja) * 2011-02-28 2012-09-07 株式会社日立製作所 半導体装置の製造方法および半導体装置
JP2012178493A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 半導体装置の製造方法および半導体装置
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP2013074255A (ja) * 2011-09-29 2013-04-22 Ushio Inc 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
JP2013089875A (ja) * 2011-10-20 2013-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014082356A (ja) * 2012-10-17 2014-05-08 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014086705A (ja) * 2012-10-26 2014-05-12 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法および薄膜デバイス
JP2014135474A (ja) * 2012-12-14 2014-07-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタの製造方法
JP2014140005A (ja) * 2012-12-20 2014-07-31 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法
JP2014132621A (ja) * 2013-01-07 2014-07-17 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
US9577107B2 (en) 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film

Also Published As

Publication number Publication date
CN101740635A (zh) 2010-06-16
US20100123132A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP2010123758A (ja) 薄膜デバイス及びその製造方法
JP5576814B2 (ja) 半導体デバイス及びその製造方法
US6624445B2 (en) Semiconductor device and method of manufacturing the same
JPH07249779A (ja) 半導体装置の作製方法
US10770483B2 (en) Thin film transistor, display device and method for manufacturing thin film transistor
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP3389022B2 (ja) 半導体装置
KR100769775B1 (ko) 반도체 장치 및 그 제조 방법
JP2700277B2 (ja) 薄膜トランジスタの作製方法
KR20090131922A (ko) 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
JP2005197656A (ja) 多結晶シリコン膜の形成方法
KR100615502B1 (ko) 반도체 장치 제조 방법
US5966596A (en) Method of fabricating semiconductor devices by crystallizing amorphous silicon with nickel
JP2014140005A (ja) 薄膜トランジスタおよびその製造方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2009016667A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP3994593B2 (ja) 薄膜素子の転写方法
JP4364481B2 (ja) 薄膜トランジスタの作製方法
JP5211294B2 (ja) 半導体素子，薄膜トランジスタ，レーザーアニール装置，並びに半導体素子の製造方法
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
JP4249886B2 (ja) 薄膜半導体装置の製造方法
JP2014135474A (ja) 薄膜トランジスタの製造方法
JP2007115786A (ja) 半導体基板の製造方法及び半導体基板
JPH1197712A (ja) 半導体装置の作製方法
KR100623687B1 (ko) 반도체 소자 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111020

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131224