JP2014029976A - 薄膜デバイスの製造方法 - Google Patents
薄膜デバイスの製造方法 Download PDFInfo
- Publication number
- JP2014029976A JP2014029976A JP2012221703A JP2012221703A JP2014029976A JP 2014029976 A JP2014029976 A JP 2014029976A JP 2012221703 A JP2012221703 A JP 2012221703A JP 2012221703 A JP2012221703 A JP 2012221703A JP 2014029976 A JP2014029976 A JP 2014029976A
- Authority
- JP
- Japan
- Prior art keywords
- oxide semiconductor
- light
- thin film
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
【課題】成膜時における酸化物半導体層へのダメージを抑制し、TFT素子の特性劣化や特性ばらつきを低減するとともに、ソース・ドレイン電極の領域における抵抗分の減少を図り得る、酸化物半導体をチャネルに用いた自己整合型のTFT素子の製造方法を提供する。
【解決手段】ガラス基板1上にゲート電極膜2、ゲート絶縁膜3およびIGZO膜4(酸化物半導体層)を、この順に積層し、この後、該基板1側からIGZO膜4(酸化物半導体層)に向けてフラッシュランプ光やエキシマレーザ光等の所定の光を照射せしめて、該基板1側から見たときに、その視線上においてゲート電極膜2と重ならないIGZO膜4(酸化物半導体層)の領域4aを低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体TFTを製造する。
【選択図】図1
【解決手段】ガラス基板1上にゲート電極膜2、ゲート絶縁膜3およびIGZO膜4(酸化物半導体層)を、この順に積層し、この後、該基板1側からIGZO膜4(酸化物半導体層)に向けてフラッシュランプ光やエキシマレーザ光等の所定の光を照射せしめて、該基板1側から見たときに、その視線上においてゲート電極膜2と重ならないIGZO膜4(酸化物半導体層)の領域4aを低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体TFTを製造する。
【選択図】図1
Description
本発明は、薄膜トランジスタ等の薄膜デバイスおよびその製造方法に関し、特に、酸化物半導体をチャネルに用いるように構成したボトムゲート構造の薄膜デバイスの製造方法に関する。
近年、ディスプレイ駆動素子等に活用することを目的とした薄膜トランジスタ(以下、TFTと称することもある)として、インジウム、ガリウムおよび亜鉛を含む酸化物半導体(酸化インジウムガリウム亜鉛(InGaZnO(IGZO)))や酸化亜鉛(ZnO)等の酸化物半導体をチャネルに用いたTFTおよびその製造方法についての研究が盛んであり、実機にも種々適用されている。
このような酸化物半導体をチャネルに用いたTFTは、液晶ディスプレイ駆動用素子として周知のアモルファスシリコン(a-Si)をチャネルに用いたTFTよりも移動度が大きいという利点を有している。
また、酸化物半導体はスパッタリング等を用いて室温で成膜できるので、酸化物半導体をチャネルに用いたTFTを、ガラス基板だけではなくポリエチレンナフタレート(PEN) や ポリエーテルスルホン(PES)等の樹脂基板上に形成することも可能となる。
一方、TFT上下方向にゲート電極とソース・ドレイン電極の領域が重ならないように構成し、寄生容量の低減など特性の向上、および製造効率の向上を図った自己整合型のTFTが注目されており、このような酸化物半導体をチャネルに用いた自己整合型TFTの製造技術の確立が急務となっている。
ところで従来、酸化物半導体をチャネルに用いた自己整合型TFTを作製する際には、支持基板上にソース・ドレイン電極膜(酸化物半導体層)、ゲート絶縁膜およびゲート電極膜の順に積層して形成する。このような構造のTFTは、ゲート電極膜が酸化物半導体層の上方に形成されるため「トップゲート構造」と称される(下記非特許文献1を参照)。
"A Novel Self-AlignedTop-Gate Oxide TFT for AM-OLED displays", NarihiroMorosawa, Yoshihiro Ohshima, Mitsuo Morooka, Toshiaki Arai, and TatsuyaSasaoka, SID 11 DIGEST, 479 (2011) .
しかしながら、上述したトップゲート構造をもつ自己整合型のTFT素子を作製する場合は、酸化物半導体層上にゲート絶縁膜を成膜することから、その成膜時における酸化物半導体層へのダメージが問題となる。特に、酸化物半導体の移動度低減や、キャリア密度の変化等が生じ、TFT素子の特性劣化や特性ばらつきを引き起こすといった問題がある。
また、上述したように、TFTを自己整合型とすることにより寄生容量を低下することができるが、さらに、ソース・ドレイン電極の領域における本質的な抵抗分を低下させて、ドレイン電流減少の抑制を図ることも切望されている。
本発明は、上記事情に鑑みなされたものであり、酸化物半導体をチャネルに用いた自己整合型のTFT素子を作製する場合、成膜時における酸化物半導体層へのダメージを抑制し、TFT素子の特性劣化や特性ばらつきを低減するとともに、ソース・ドレイン電極の領域における抵抗分の減少を図り得る、自己整合型の薄膜デバイスの製造方法を提供することを目的とする。
本発明に係る薄膜デバイスの製造方法は、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体TFTを製造することを特徴とするものである。
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体TFTを製造することを特徴とするものである。
ここで、前記所定の光が、フラッシュランプ光、エキシマレーザ光およびCWレーザ光(連続光)のいずれかであることが好ましい。ここで、「フラッシュランプ」とは、用途に応じて、直管形、螺旋形、U形、環形等の形状の、石英ガラス管あるいは高シリカガラス管等の両端に電極を封止し、例えば2〜10kPaのキセノン等の希ガスや水素ガスが封入された形態をなし、短時間だけ閃光発光を行う光源である。
本発明の好ましい態様としては、前記所定の光が前記フラッシュランプであるとき、前記フラッシュランプの1パルスあたりのエネルギー密度が、0.01〜500J/cm2であることが好ましく、1パルスあたりの幅(発光時間)が、例えば、0.001〜100msecであることが好ましく、波長が、200〜1500nmの範囲内における波長を含むことが好ましい。
また、本発明の他の好ましい態様としては、前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の1パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることが好ましく、1パルスあたりの幅(発光時間)が、例えば、1〜1000nsecであることが好ましく、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことが好ましい。
なお、上述したパルス幅とは、単位時間当たりの照射強度において、最大値の少なくとも1/2の強度を保持している時間をいうものとする。
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか1つの元素を含むことが好ましい。
また、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか1つの元素を含むことが好ましい。
前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことも好ましい。
本発明に係る薄膜デバイスの製造方法によれば、基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめるようにしている。本発明方法に係る薄膜トランジスタ素子構造は、該基板側から該酸化物半導体層に向けて所定の光を照射せしめると、ゲート電極膜が照射光に対するマスク作用をなし、該酸化物半導体層には、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない領域にのみ前記所定の光が照射されることになる。これにより、該酸化物半導体層中の光照射領域に対して、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることにより、該酸化物半導体層中の酸素の結合が強力に解かれ、酸素原子が欠損し、自由電子が増加することになる。該酸化物半導体層中の光照射領域(ソース・ドレイン領域)をソース・ドレイン電極の一部として利用することで、ゲート電極膜とソース・ドレイン電極が、該基板側から見たときに、その視線上において重なることがないよう形成することができる。以上のようにして自己整合型ボトムゲート構造のTFTを作製することができる。
以下、本発明の実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
<第1実施形態>
図1は第1実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板1上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜2を形成する。
図1は第1実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板1上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜2を形成する。
次に、ゲート電極膜2上(一部は基板1上)に、プラズマCVD法を用いて、酸化ケイ素(SiO2)によるゲート絶縁膜3を250nmの厚さに形成する。
次に、ゲート絶縁膜3上にInGaZnO膜(以下、単にIGZO膜と称する:酸化物半導体層)4を30nmの厚さに形成する。IGZO膜4は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜4はアモルファス(非晶質)である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜4に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す(図1(a))。
次に、上述したように積層された素子構造体に対して、図1(b)に示すように、基板1側からIGZO膜4に向かってフラッシュランプ光(一般にはキセノンフラッシュランプ光が用いられる)を照射する。IGZO膜4の光照射領域は、丁度、ソース・ドレインの領域に相当するから、このソース・ドレインの領域にフラッシュランプ光が照射される(図1(c)を参照)。フラッシュランプ光のパルスが照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、フラッシュランプ光のパルスが照射されない領域と比較して低い抵抗をもつ領域(低抵抗IGZO膜)4´となる。これにより、ドレイン電流の低下を抑制することができる。
ここで、上記1パルスあたりのエネルギー密度(照射強度)は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記1パルスあたりのエネルギー密度(照射強度)は、その照射により、基板の収縮や反り、あるいは基板からの酸化物半導体層の剥離が発生しないような密度(強度)とする必要がある。このような観点から、フラッシュランプ光の1パルスあたりのエネルギー密度(照射強度)は、0.01〜500J/cm2であることが好ましい。
また、1パルスあたりの幅(発光時間)についても、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、例えば、0.001〜100msecに設定することが好ましい。
さらに、フラッシュランプ光の波長が、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、200〜1500nmの範囲内における波長を含むことが好ましい。
なお、上記フラッシュランプ光はIGZO膜4における吸収率が高くなる波長を含むことが好ましい。
次に、図1(d)に示すように、プラズマCVDによりSiO2よりなる保護膜5を形成する。次に、フォトリソグラフィ法およびエッチング法を用いて保護膜5にコンタクトホールを形成した後、MoやAlをスパッタリングすることで、室温環境下でソース電極膜7aおよびドレイン電極膜7bを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜7aおよびドレイン電極膜7bをパターニングする(図1(d))。このパターニングにおいては、ゲート電極膜2とソース・ドレイン電極膜7a、7bが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜2と、IGZO膜4のソース領域6aおよびドレイン領域6bとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
<第2実施形態>
以下、本発明の第2実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
図3は本実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板11上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜12を形成する。
以下、本発明の第2実施形態に係る薄膜デバイスの製造方法を図面を用いて説明する。
図3は本実施形態の製造方法の各工程を順に示すものである。
まず、ガラス基板11上に、スパッタリング法を用いて室温環境下でアルミニウム(Al)層を形成し、さらにフォトリソグラフィ法およびエッチング法を用いてアルミニウム(Al)層をパターニングしてゲート電極膜12を形成する。
次に、ゲート電極膜12上(一部は基板11上)に、プラズマCVD法を用いて、酸化ケイ素(SiO2)によるゲート絶縁膜13を200nmの厚さに形成する。
次に、ゲート絶縁膜13上にInGaZnO膜(以下、単にIGZO膜と称する:酸化物半導体層)14を50nmの厚さに形成する。IGZO膜14は、インジウム、ガリウム、亜鉛を含む酸化物半導体層であり、スパッタリング法を用いて室温環境下で形成する。このIGZO膜14はアモルファス(非晶質)である。また、この場合のスパッタターゲットとしてはIGZOの焼結体を用いる。IGZOターゲットにおける、インジウム、ガリウム、亜鉛、酸素の組成比は、例えば1:1:1:4とする。さらに、このIGZO膜14に対し、フォトリソグラフィ法及びエッチング法を用いて適切なパターニング処理を施す(図3(a))。
次に、上述したように積層された素子構造体に対して、図3(b)に示すように、基板11側からIGZO膜14に向かってエキシマレーザ光(例えばXeClエキシマレーザ)を照射する。エキシマレーザ光の一部はゲート電極膜12によって反射、吸収されるため、ゲート電極膜12上のIGZO領域(チャネル領域に相当)にはエキシマレーザ光が照射されない。一方、ゲート電極膜12が下部にないIGZO領域(ソース・ドレイン領域に相当)にはエキシマレーザ光が照射される(図3(c)を参照)。エキシマレーザ光が照射された領域は、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果が付与されることによって酸素が欠損し自由電子が増加することから、エキシマレーザ光が照射されない領域と比較して低い抵抗をもつ領域(低抵抗IGZO膜)14´となる。これにより、ドレイン電流の低下を抑制することができる。
ここで、上記1パルスあたりのエネルギー密度(照射強度)は、その照射により、酸化物半導体層中の酸素の結合が解かれ、酸素原子が欠損し、自由電子が増加するエネルギー密度とする必要がある。これにより、この領域の抵抗値が低下する。その一方、上記1パルスあたりのエネルギー密度(照射強度)は、その照射により、基板の収縮や反り、あるいは基板からの酸化物半導体層の剥離が発生しないような密度(強度)とする必要がある。このような観点から、エキシマレーザ光の1パルスあたりのエネルギー密度(照射強度)は、1〜1000mJ/cm2であることが好ましい。
また、1パルスあたりの幅(発光時間)についても、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、例えば、1〜1000nsecに設定することが好ましい。
さらに、エキシマレーザ光の波長が、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
なお、上記エキシマレーザ光はIGZO膜における吸収率が高くなる波長を含むことが好ましい。
さらに、エキシマレーザ光の波長が、上記エネルギー密度(照射強度)で説明した理由と同様の理由から、400nm以下の範囲内における波長を含むことが好ましい。
なお、上記エキシマレーザ光はIGZO膜における吸収率が高くなる波長を含むことが好ましい。
次に、図3(d)に示すように、プラズマCVDによりSiO2よりなる保護膜15を形成する。次に、フォトリソグラフィ法およびエッチング法を用いて保護膜15にコンタクトホールを形成した後、MoやAlをスパッタリングすることで、室温環境下でソース電極膜17aおよびドレイン電極膜17bを形成する。この後、フォトリソグラフィ法及びエッチング法を用いてソース電極膜17aおよびドレイン電極膜17bをパターニングする(図3(d))。このパターニングにおいては、ゲート電極膜12とソース・ドレイン電極膜17a、17bが上下方向にオーバーラップする領域がないように形成される。これにより、ゲート電極膜12と、IGZO膜14のソース領域16aおよびドレイン領域16bとが互いに対向する余地がなくなるので、寄生容量の発生を大幅に低減することができる。
照射される光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であればXeClエキシマレーザに限られるものではなく、KrFレーザ、ArFレーザ、XeFレーザ、KrClレーザ、ArClレーザ等の他のエキシマレーザとしてもよい。
以下、上記2つの実施形態に共通する事項について、説明する。
上記照射する光は、照射された領域において、光エネルギーによる直接的な作用効果と、光照射に伴う温度上昇効果によって酸素を欠損させ、自由電子を増加させることができる光であれば上記フラッシュランプ光やエキシマレーザ光に限られるものではなく、Arレーザ等の気体レーザでも、YAGレーザなどの固体レーザでもよい。また、CWレーザ等の連続光を用いることも可能である。
また、上記照射光は、酸化物半導体層には作用するが、基板1、11等にできるだけ損傷を与えないようなものである必要がある。そのような意味からも間欠的にエネルギーを付与し得る、フラッシュ光やエキシマレーザ光等のパルス光を選択することが好ましい。
また、本実施形態のものは「ボトムゲート構造」をもつTFT素子であるから、ゲート電極膜2、12が酸化物半導体層(IGZO膜4、14)よりも先に形成されるため、ゲート絶縁膜3、13の成膜時における酸化物半導体層へのダメージは無く、「トップゲート構造」をもつTFT素子のように、特性劣化や特性ばらつきを引き起こす虞が少ない。また、a-Siラインと設備的に共通化することができるので製造上便利である。
以上に説明した如くして、本実施形態に係る自己整合型ボトムゲート構造のTFTを作製することができる。
なお、上記実施形態方法においては、酸化ケイ素(SiO2)によりゲート絶縁膜3、13を形成しているが、これに限られるものではなく、上述した、酸化物半導体層の低抵抗化に使用する光(例えばフラッシュランプ光やエキシマレーザ光)に対して、より透過率が高い材料であることが好ましい。
また、上記実施形態方法においては、酸化物半導体層としてIGZO膜4、14を用いているが、これに限定されるものではなく、これに替えて、インジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくとも何れか1元素を含む酸化物半導体層を用いるようにしてもよい。また、IGZO膜4、14を構成するIGZOの組成比をI:G:Z:O=1:1:1:4としているが、この組成比はこれに限られるものではない。
また、上記実施形態方法においては、酸化物半導体層としてのIGZO膜4、14を非晶質により形成しているが、ZnO膜等の多結晶酸化物半導体層により形成してもよい。
また、酸化物半導体層としてもIGZO膜4、14をスパッタリング法を用いて成膜しているが、パルスレーザー蒸着法、電子ビーム蒸着法、塗布成膜法など他の成膜法を用いてもよい。
<実験例1>
以下、実験例1について図2を用いて説明する。
まず、図2に示すように、ガラス基板上に厚さ30nmのIGZO膜を形成した2つのサンプルを作製し、IGZO膜の抵抗率をホール効果測定法を用いて測定した。ただし、サンプル2だけに、基板側からIGZO膜に向けてフラッシュランプ光を照射した。
以下、実験例1について図2を用いて説明する。
まず、図2に示すように、ガラス基板上に厚さ30nmのIGZO膜を形成した2つのサンプルを作製し、IGZO膜の抵抗率をホール効果測定法を用いて測定した。ただし、サンプル2だけに、基板側からIGZO膜に向けてフラッシュランプ光を照射した。
フラッシュランプ光は250〜1500nmの波長を含んでおり、照射条件はパルス幅1msec、照射強度29J/cm2であった。
このとき、サンプル1、サンプル2の抵抗率はそれぞれ4.9×102Ω・cm、7.2×10-2Ω・cmであった。すなわち、サンプル2はサンプル1に対して3桁以上も抵抗率が低下しており、フラッシュランプ光をガラス基板からIGZOに向けて照射することでIGZO膜の低抵抗化を図ることができることが明らかである。
すなわち、自己整合型ボトムゲート構造のTFTにフラッシュランプ光等を照射することにより、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない酸化物半導体層の領域(ソース領域とドレイン領域)を低抵抗化することが可能となる。
これにより、酸化物半導体層の抵抗分に起因するドレイン電流の低下を抑制することが可能となる。
ここで、サンプル2の抵抗率について検討してみるに、本実施例のサンプル2として用いた厚さ30nmのIGZO膜のシート抵抗は24kΩ/□となる。これに対して、図1に示すTFT構造において、IGZO膜中のキャリアの移動度(易動度)μを10cm2/Vs、ゲート絶縁膜のSiO2の誘電率εを4(膜厚:250nm)、ゲート電圧−しきい値電圧を10Vとしてチャネル領域のシート抵抗を見積もると、最小で710kΩ/□となる。すなわち、ソース・ドレイン領域のシート抵抗をチャネル領域のシート抵抗の凡そ1/30に小さくすることができるので、ソース・ドレイン領域の抵抗に起因するドレイン電流の低下は無視できるほど小さく、良好なTFT特性が得られる。
<実験例2>
以下、実験例2について図4を用いて説明する。
まず、図4に示すように、ガラス基板上に厚さ50nmのIGZO膜を形成したサンプルを作製し、基板側からIGZO膜に向けてXeClエキシマレーザを照射した(図4(a)参照)。上記サンプルのシート抵抗を四探針測定法を用いて測定した。照射条件はパルス幅50ns、照射強度30〜400mJ/cm2であった。また、同一領域にエキシマレーザ光を10回照射した。
以下、実験例2について図4を用いて説明する。
まず、図4に示すように、ガラス基板上に厚さ50nmのIGZO膜を形成したサンプルを作製し、基板側からIGZO膜に向けてXeClエキシマレーザを照射した(図4(a)参照)。上記サンプルのシート抵抗を四探針測定法を用いて測定した。照射条件はパルス幅50ns、照射強度30〜400mJ/cm2であった。また、同一領域にエキシマレーザ光を10回照射した。
図4(b)に、IGZOのシート抵抗の照射強度依存性を示す。エキシマレーザ光を照射しないサンプル(照射強度0mJ/cm2)は3.5×107Ω/□であったが、照射強度が増大するにつれシート抵抗が低下し、150mJ/cm2で1.8×103Ω/□と4桁以上もシート抵抗が低下した。すなわち、エキシマレーザ光をガラス基板からIGZOに向けて照射することでIGZO膜の低抵抗化を図ることができることが明らかである。
すなわち、自己整合型ボトムゲート構造のTFTにエキシマレーザ光等を照射することにより、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない酸化物半導体層の領域(ソース領域とドレイン領域)を低抵抗化することが可能となる。
これにより、酸化物半導体層の抵抗分に起因するドレイン電流の低下を抑制することが可能となる。
ここで、照射強度150mJ/cm2のエキシマレーザ光を照射したサンプルのシート抵抗(1.8×103Ω/□)について検討する。図3に示すTFT構造において、IGZO膜中のキャリアの移動度(易動度)μを10cm2/Vs、ゲート絶縁膜のSiO2の誘電率εを4(膜厚:200nm)、ゲート電圧−しきい値電圧を10Vとしてチャネル領域のシート抵抗を見積もると、最小で5.6×105Ω/□となる。すなわち、ソース・ドレイン領域のシート抵抗をチャネル領域のシート抵抗の凡そ1/300に小さくすることができる。これは、チャネル領域とソース・ドレイン領域の面積が等しい場合、ソース・ドレイン領域の抵抗によるドレイン電流の低下は凡そ0.33%に抑制することができ、ソース・ドレイン領域の抵抗に起因するドレイン電流の低下は無視できるほど小さく、良好なTFT特性が得られる。
<実験例3>
以下、実験例3について図5を用いて説明する。
上記第2実施形態の製造方法により製造されたTFT(図5(a)を参照)をサンプルとし、測定した結果を以下に説明する。
以下、実験例3について図5を用いて説明する。
上記第2実施形態の製造方法により製造されたTFT(図5(a)を参照)をサンプルとし、測定した結果を以下に説明する。
上記第2実施形態の製造方法により製造されたTFTの伝達特性を図5(b)に示す。チャネル幅は1000μm,チャネル長は220μmである。比較のために、上記作製工程においてエキシマレーザ照射処理を施さず作製したTFT(比較例1)の伝達特性を同時に示す(この比較例1のチャネル幅は1000μm,チャネル長は220μmである)。この比較例1のゲート電圧−しきい値電圧は10Vである。これによりエキシマレーザ照射処理した実験例3に係るTFTはエキシマレーザ照射処理していない比較例1に係るTFTと比較してゲート電圧−しきい値電圧が10Vのときにドレイン電流が高いことが明らかである。エキシマレーザ照射処理した場合の電界効果移動度は8.2cm2/Vsであり、エキシマレーザ照射処理しない場合の電界効果移動度1.1cm2/Vsと比較して高い値が得られた。
また、従来の自己整合型ではないボトムゲート構造の比較例2に係るTFT(図6(a)を参照)を作製し、実験例3に係るTFTとこの比較例2に係るTFTの伝達特性を比較した。この比較例2に係るTFTは自己整合型の構造とはなっていないということを除き、図5(a)に示す自己整合型のTFTと同じである(この比較例2に係るTFTのチャネル幅は1000μm,チャネル長は180μmである)。また、ソース・ドレイン領域とゲート電極の重なりの領域は(図6(b)中で)左右それぞれ150μm×1000μmである。ここで、比較例2に係るTFTの伝達特性を図6(b)に示す。また、電界効果移動度は8.2cm2/Vsであった。このような結果より、本実験例に係る自己整合型のTFTは、比較例2に係るTFTと同等の電界効果移動度を確保しつつ、寄生容量を低減できることが明らかである。
次に、実験例3のTFTと同様の構造で、エキシマレーザ光の照射強度のみを60〜350mJ/cm2までの範囲に亘って変化させ、自己整合型のTFTに係るサンプルを作製し、それぞれのサンプルにおいて、電界効果移動度を測定した結果を図7に示す。図7によれば、電界効果移動度は、照射強度80〜350mJ/cm2の全範囲おいて、ほとんど一定である。したがって、本発明の上記第2実施形態に係る製造方法において、エキシマレーザ光の好ましい照射強度の範囲は少なくとも80〜350mJ/cm2を含むことが明らかである。
1、11 ガラス基板(基板)
2、12 ゲート電極膜
3、13 ゲート絶縁膜
4、14 IGZO膜
4´、14´ 低抵抗IGZO膜
4a、14a チャネル領域(IGZO膜)
5、15 保護膜(SiO2)
6a、16a ソース領域
6b、16b ドレイン領域
7a、17a ソース電極膜
7b、17b ドレイン電極膜
2、12 ゲート電極膜
3、13 ゲート絶縁膜
4、14 IGZO膜
4´、14´ 低抵抗IGZO膜
4a、14a チャネル領域(IGZO膜)
5、15 保護膜(SiO2)
6a、16a ソース領域
6b、16b ドレイン領域
7a、17a ソース電極膜
7b、17b ドレイン電極膜
Claims (10)
- 基板上にゲート電極膜、ゲート絶縁膜および酸化物半導体層を、この順に積層し、
この後、該基板側から該酸化物半導体層に向けて所定の光を照射せしめて、該基板側から見たときに、その視線上において前記ゲート電極膜と重ならない前記酸化物半導体層の領域を低抵抗化し、自己整合型ボトムゲート構造の酸化物半導体TFTを製造することを特徴とする薄膜トランジスタの製造方法。 - 前記所定の光が、フラッシュランプ光、エキシマレーザ光およびCWレーザ光のいずれかであることを特徴とする請求項1記載の薄膜トランジスタの製造方法。
- 前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の1パルスあたりのエネルギー密度が、0.01〜500J/cm2であることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光のパルス幅が、0.001〜100msecであることを特徴とする請求項1〜3のうちいずれか1項記載の薄膜トランジスタの製造方法。
- 前記所定の光が前記フラッシュランプ光であるとき、前記フラッシュランプ光の波長が、200〜1500nmの範囲におけるいずれかの波長を含むことを特徴とする請求項1〜4のうちいずれか1項記載の薄膜トランジスタの製造方法。
- 前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の1パルスあたりのエネルギー密度が、1〜1000mJ/cm2であることを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。
- 前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光のパルス幅が、1〜1000nsecであることを特徴とする請求項1、2および6のうちいずれか1項記載の薄膜トランジスタの製造方法。
- 前記所定の光が前記エキシマレーザ光であるとき、前記エキシマレーザ光の波長が、400nm以下の範囲におけるいずれかの波長を含むことを特徴とする請求項1、2、6および7のうちいずれか1項記載の薄膜トランジスタの製造方法。
- 薄膜トランジスタの製造方法において、前記酸化物半導体はインジウム、ガリウム、亜鉛、スズ、アルミニウム、シリコン、ゲルマニウム、ボロン、マンガン、チタン、モリブデンのうち少なくともいずれか1つの元素を含むことを特徴とする請求項1〜8のうちいずれか1項に記載の薄膜トランジスタの製造方法。
- 前記酸化物半導体は、酸化インジウムガリウム亜鉛を材料として含むことを特徴とする請求項1〜9のうちいずれか1項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221703A JP2014029976A (ja) | 2012-07-06 | 2012-10-03 | 薄膜デバイスの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012152987 | 2012-07-06 | ||
JP2012152987 | 2012-07-06 | ||
JP2012221703A JP2014029976A (ja) | 2012-07-06 | 2012-10-03 | 薄膜デバイスの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014029976A true JP2014029976A (ja) | 2014-02-13 |
Family
ID=50202351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012221703A Pending JP2014029976A (ja) | 2012-07-06 | 2012-10-03 | 薄膜デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014029976A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150123685A (ko) * | 2014-04-25 | 2015-11-04 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Tft 어레이기판 및 그 제조방법 |
CN105789279A (zh) * | 2016-03-11 | 2016-07-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法 |
CN107819039A (zh) * | 2017-11-09 | 2018-03-20 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置 |
GB2562185A (en) * | 2014-04-14 | 2018-11-07 | Pragmatic Printing Ltd | Electronic circuit and data storage system |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
JP2009111125A (ja) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置 |
JP2010010549A (ja) * | 2008-06-30 | 2010-01-14 | Konica Minolta Holdings Inc | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
US20100123132A1 (en) * | 2008-11-19 | 2010-05-20 | Mitsuru Nakata | Thin film device and manufacturing method of the same |
JP2010165961A (ja) * | 2009-01-19 | 2010-07-29 | Videocon Global Ltd | 薄膜トランジスタ、表示装置及びこれらの製造方法 |
JP2010272706A (ja) * | 2009-05-21 | 2010-12-02 | Videocon Global Ltd | 薄膜トランジスタ、液晶表示装置及びこれらの製造方法 |
JP2012178439A (ja) * | 2011-02-25 | 2012-09-13 | Nippon Hoso Kyokai <Nhk> | 半導体デバイス及びその製造方法 |
-
2012
- 2012-10-03 JP JP2012221703A patent/JP2014029976A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060197092A1 (en) * | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
JP2009111125A (ja) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置 |
JP2010010549A (ja) * | 2008-06-30 | 2010-01-14 | Konica Minolta Holdings Inc | 薄膜トランジスタの製造方法及び薄膜トランジスタ |
US20100123132A1 (en) * | 2008-11-19 | 2010-05-20 | Mitsuru Nakata | Thin film device and manufacturing method of the same |
JP2010123758A (ja) * | 2008-11-19 | 2010-06-03 | Nec Corp | 薄膜デバイス及びその製造方法 |
JP2010165961A (ja) * | 2009-01-19 | 2010-07-29 | Videocon Global Ltd | 薄膜トランジスタ、表示装置及びこれらの製造方法 |
JP2010272706A (ja) * | 2009-05-21 | 2010-12-02 | Videocon Global Ltd | 薄膜トランジスタ、液晶表示装置及びこれらの製造方法 |
JP2012178439A (ja) * | 2011-02-25 | 2012-09-13 | Nippon Hoso Kyokai <Nhk> | 半導体デバイス及びその製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2562185A (en) * | 2014-04-14 | 2018-11-07 | Pragmatic Printing Ltd | Electronic circuit and data storage system |
US10204683B2 (en) | 2014-04-14 | 2019-02-12 | Pragmatic Printing Ltd. | Electronic circuit and data storage system |
GB2562185B (en) * | 2014-04-14 | 2019-02-27 | Pragmatic Printing Ltd | Method of Storing and Reading Data and Data Storage System |
US10622068B2 (en) | 2014-04-14 | 2020-04-14 | Pragmatic Printing Ltd | Electronic circuit and data storage system |
KR20150123685A (ko) * | 2014-04-25 | 2015-11-04 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Tft 어레이기판 및 그 제조방법 |
JP2015211212A (ja) * | 2014-04-25 | 2015-11-24 | 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited | Tftアレイ基板、及びその製造方法 |
KR101659466B1 (ko) * | 2014-04-25 | 2016-09-23 | 에버디스플레이 옵트로닉스 (상하이) 리미티드 | Tft 어레이기판 및 그 제조방법 |
CN105789279A (zh) * | 2016-03-11 | 2016-07-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法 |
US10121900B2 (en) | 2016-03-11 | 2018-11-06 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Thin-film transistor, liquid crystal display panel, and thin-film transistor manufacturing method |
CN107819039A (zh) * | 2017-11-09 | 2018-03-20 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管、薄膜晶体管制造方法及液晶显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5576814B2 (ja) | 半導体デバイス及びその製造方法 | |
JP5059703B2 (ja) | 薄膜トランジスタ、その製造方法、これを含む有機電界発光表示装置、及びその製造方法 | |
JP2022137143A (ja) | 酸化物半導体膜の作製方法 | |
JP5294651B2 (ja) | インバータの作製方法及びインバータ | |
WO2009091013A1 (ja) | 電界効果型トランジスタ、半導体装置及びその製造方法 | |
TW201714008A (zh) | 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 | |
Cai et al. | High-performance transparent AZO TFTs fabricated on glass substrate | |
CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
JP2005303299A (ja) | 電子素子及びその製造方法 | |
WO2015123913A1 (zh) | 制作低温多晶硅薄膜晶体管和阵列基板的方法 | |
WO2017070868A1 (zh) | N型tft的制作方法 | |
JP2014029976A (ja) | 薄膜デバイスの製造方法 | |
KR20170119294A (ko) | 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법 | |
JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
JP2014140005A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP2014086705A (ja) | 薄膜トランジスタの製造方法および薄膜デバイス | |
Nakata et al. | Electrical and structural characterization of self-aligned InGaZnO thin-film transistors fabricated by excimer laser irradiation | |
US9236254B2 (en) | Substrate having thin film and method of thin film formation | |
JP2014135474A (ja) | 薄膜トランジスタの製造方法 | |
JP2014132621A (ja) | 薄膜デバイスの製造方法 | |
JP5814712B2 (ja) | 薄膜デバイスの製造方法 | |
KR20190132798A (ko) | 제논 플래쉬 램프를 이용하는 상온에서 산화물 반도체 제조 방법 | |
US9806100B2 (en) | Manufacturing method of thin film transistor array panel and thin film transistor array panel | |
WO2017206215A1 (zh) | 低温多晶硅薄膜晶体管的制作方法 | |
JP2014082356A (ja) | 薄膜デバイスの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170228 |