JP2015211212A - Ｔｆｔアレイ基板、及びその製造方法 - Google Patents

Ｔｆｔアレイ基板、及びその製造方法 Download PDF

Info

Publication number
JP2015211212A
JP2015211212A JP2014213643A JP2014213643A JP2015211212A JP 2015211212 A JP2015211212 A JP 2015211212A JP 2014213643 A JP2014213643 A JP 2014213643A JP 2014213643 A JP2014213643 A JP 2014213643A JP 2015211212 A JP2015211212 A JP 2015211212A
Authority
JP
Japan
Prior art keywords
layer
igzo
gate
insulating layer
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014213643A
Other languages
English (en)
Inventor
龍 寶 辛
Lung Pao Hsin
龍 寶 辛
添 旺 黄
Tianwang Huang
添 旺 黄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EverDisplay Optronics Shanghai Co Ltd
Original Assignee
EverDisplay Optronics Shanghai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EverDisplay Optronics Shanghai Co Ltd filed Critical EverDisplay Optronics Shanghai Co Ltd
Publication of JP2015211212A publication Critical patent/JP2015211212A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】第２の金属層の形成のために行なわれるフォトリソグラフィー工程を省略し、工程のフローを短縮し、作業の効率を向上させ、ＴＦＴのサイズを小さくする、ＴＦＴアレイ基板、およびその製造方法を提供する。【解決手段】透光性の基板上にゲートを形成し、ゲートの上方にゲートと透光性の基板を覆う第１の絶縁層を設けるステップＳ１と、第１の絶縁層の上方にＩＧＺＯ層を設けるステップＳ２と、ＩＧＺＯ層を処理してソースとドレインを形成するステップＳ３と、ＩＧＺＯ層の上方に第２の絶縁層を設けて、ＩＧＺＯ層を絶縁保護し、第２の絶縁層に、前記ＩＧＺＯ層に連通するコンタクトホールを形成するステップＳ４と、コンタクトホール内に電極を堆積するステップＳ５とを含む。【選択図】図３

Description

本発明は、薄膜トランジスタ（ＴＦＴ）アレイ基板、及びその製造方法に係り、アクティブマトリクス式有機発光ダイオード（ＡＭＯＬＥＤ）に用いられる。
現在、アクティブマトリクス式有機発光ダイオードＡＭＯＬＥＤ（Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を製造する薄膜電界効果トランジスタＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）アレイ基板は、主に低温ポリシリコン（ＬＴＰＳ）、アモルファスシリコン（ａ-Ｓｉ）を半導体材料とする。制作方法として、主にコーティング、フォトリソグラフィー、エッチングを採用している。製造フローは、図１及び図２に示されたようである。
図１に示すように、ＬＴＰＳを半導体材料とするＴＦＴアレイ基板の製造フローは、以下のようである。
Ｓ１´において、ガラス基板上にＬＴＰＳ半導体層を形成する。
Ｓ２´において、ＬＴＰＳ半導体層上にゲート絶縁層、及びゲート（Ｇａｔｅ）を有する第１の金属層を形成する。
Ｓ３´において、第１の金属層上に第１の絶縁層を形成して、第１の金属層を絶縁保護し、第１の絶縁層に当該第１の絶縁層を貫通する２つの第１のコンタクトホールを形成する。
Ｓ４´において、第１の絶縁層の上方にソース（Ｓｏｕｒｃｅ Ｅｌｅｃｔｒｏｄｅ）とドレイン（Ｄｒａｉｎ Ｅｌｅｃｔｒｏｄｅ）を有する第２の金属層を形成する。
Ｓ５´において、第２の金属層上に第２の絶縁層を形成して、第２の金属層を絶縁保護し、第２の絶縁層における上記２つの第１のコンタクトホールに対応する位置に、第１のコンタクトホールに連通する２つの第２のコンタクトホールを形成する。
Ｓ６´において、第１のコンタクトホール、及び第２のコンタクトホール内に金属材料を堆積（ｄｅｐｏｓｉｔｉｏｎ）して電極を製造する。
Ｓ７´において、電極の上方に第３の絶縁層を形成して、当該電極を絶縁保護する。
図２に示すように、ａ-Ｓｉを半導体材料とするＴＦＴアレイ基板の製造フローは、以下のようである。
Ｓ１´´において、ガラス基板上にゲート（Ｇａｔｅ）を有する第１の金属層を形成し、第１の金属層の上方に第１の絶縁層を形成して第１の金属層を絶縁保護する。
Ｓ２´´において、第１の絶縁層上にａ-Ｓｉ半導体層を形成する。
Ｓ３´´において、ａ-Ｓｉ半導体層上にソース（Ｓｏｕｒｃｅ）とドレイン（Ｄｒａｉｎ）を有する第２の金属層を形成する。
Ｓ４´´において、第２の金属層の上方に第２の絶縁層を形成して第２の金属層を絶縁保護し、第２の絶縁層に穴を開け、ソースとドレインに接触する２つのコンタクトホールを形成する。
Ｓ５´´において、２つのコンタクトホール内に金属材料を堆積して電極を製造する。
Ｓ６´´において、電極の上方に第３の絶縁層を形成して、当該電極を絶縁保護する。
現在のＡＭＯＬＥＤのＴＦＴアレイ基板の製造技術は、いずれも上記の製造フローを繰り返す必要があり、製造に時間がかかるのみならず、非常に人手がかかり、設備の稼働率にも影響を与える。
本発明の目的は、製造フローを短縮し、設備の稼働率を向上させ、ＴＦＴアレイ基板のサイズを小さくすることができるＴＦＴアレイ基板、及びその製造方法を提供することである。
上記目的を達成するために、本発明は、ＴＦＴアレイ基板の製造方法を提供し、当該製造方法は、透光性の基板上にゲートを形成し、前記ゲートの上方に前記ゲートと前記透光性の基板を覆う第１の絶縁層を設けるステップＳ１と、前記第１の絶縁層の上方に、パターニングされたＩＧＺＯ層を設けるステップＳ２と、前記ＩＧＺＯ層を処理してソースとドレインを形成するステップＳ３と、ステップＳ３により処理された前記ＩＧＺＯ層の上方に第２の絶縁層を設けて、前記ＩＧＺＯ層を絶縁保護するステップＳ４と、前記第２の絶縁層に、前記ソース／ドレインに連通するコンタクトホールを開け、当該コンタクトホール内に電極を堆積するステップＳ５と、を含む。
本発明の一実施例において、前記ステップ２において、前記ＩＧＺＯ層は、島状に前記第１の絶縁層を覆い、前記ＩＧＺＯ層は、前記ゲートの上方に位置し、且つ前記ゲートの位置に対応する第１の領域と、前記第１の領域に隣接する第２の領域を有する。
本発明の一実施例において、前記ステップ３は、ＩＧＺＯ材料層を形成し、ＩＧＺＯ材料層に対してフォトリソグラフィー工程とエッチング工程を行うことによって、ゲートの上方に位置するパターニングされたＩＧＺＯ層を形成するステップＳ３−１と、前記透光性の基板の下方から光を照射して、前記第２の領域が光照射後に導電特性を持つようにすることによって、セルフアライメント方式でソースとドレインを形成するステップＳ３−２とを含む。
本発明の一実施例において、前記第１の領域は、光照射後に半導体特性が保たれる。
本発明の一実施例において、前記ステップＳ３-２において、ＵＶ光、または近ＵＶの周波数範囲の光を利用して照射を行う。
本発明の一実施例において、前記ステップＳ１では、前記透光性の基板上に第１の金属層を形成し、フォトリソグラフィー工程とエッチング工程によって前記ゲートを形成する。
本発明の一実施例において、前記ステップＳ５では、前記コンタクトホール内に金属材料を堆積することによって前記電極を形成する。
本発明の一実施例において、第２の絶縁層を設けた後に、基板の上方から前記ＩＧＺＯ層の一部に光を照射して、キャパシタに用いられる１つの電極を形成するステップをさらに含む。
本発明の一実施例において、前記透光性の基板は、ガラス基板である。
本発明は、ＴＦＴアレイ基板をさらに提供し、当該ＴＦＴアレイ基板は、透光性の基板と、ゲートと、前記ゲートの上方に設けられている第１の絶縁層と、前記第１の絶縁層の上方に設けられ、且つＴＦＴに用いられるＩＧＺＯ層と、前記ＩＧＺＯ層の上方に設けられ、前記ＩＧＺＯ層に連通するコンタクトホールが開けられた第２の絶縁層と、前記コンタクトホールに設けられている電極と、を含み、前記ＩＧＺＯ層は、チャネル領域、およびゲートに対してセルフアライメントされたソースとドレインを含み、前記ソースとドレインは、前記チャネル領域より抵抗が小さい。
本発明の一実施例において、前記ソースとドレインは、前記ＩＧＺＯ層に対してＵＶ光、または近ＵＶの周波数範囲の光を照射することによって形成される。
本発明の一実施例において、キャパシタをさらに含み、当該キャパシタの一方の電極は、ゲートと同一の金属層に位置し、他方の電極は、ＩＧＺＯ層で形成され、且つＴＦＴに用いられるＩＧＺＯ層と同一の層に位置する。
本発明の一実施例において、前記透光性の基板は、ガラス基板である。本発明のＴＦＴアレイ基板の一実施例において、前記基板は、ガラス基板である。
本発明は、インジウム‐ガリウム‐亜鉛酸化物（ＩＧＺＯ）を半導体層として使用し、ＩＧＺＯ材料が紫外線の照射下で導体特性を有する性能を利用して、ソース、ドレイン、及びその他の金属配線を形成するとともにオーミックコンタクトを実現することができ、従来技術における、ソースとドレインを有する第２の金属層を形成するステップを省略することができる。本発明では、第２の金属層の形成を必要としないため、第２の金属層の形成のために行なわれるフォトリソグラフィー工程の作業を省略し、工程のフローを短縮し、作業の効率を向上させ、ＴＦＴのサイズを小さくすることができる。
従来のＬＴＰＳを半導体材料とするＴＦＴアレイ基板の製造フロー図である。 従来のａ‐Ｓｉを半導体材料とするＴＦＴアレイ基板の製造フロー図である。 本発明の一実施例におけるＴＦＴアレイ基板の製造方法を示すフロー図である。 図３の具体的なステップを示すフロー図である。 図３のステップＳ１〜ステップＳ６を示す模式図である。 図３のステップＳ１〜ステップＳ６を示す模式図である。 図３のステップＳ１〜ステップＳ６を示す模式図である。 図３のステップＳ１〜ステップＳ６を示す模式図である。 図３のステップＳ１〜ステップＳ６を示す模式図である。 図３のステップＳ１〜ステップＳ６を示す模式図である。
図３は、本発明の一実施例におけるＴＦＴアレイ基板の製造方法のフロー図である。図３に示すように、ＴＦＴアレイ基板の製造方法は、以下のステップを含む。
Ｓ１において、透光性の基板１０上に、ゲートＧを有するパターニングされた第１の金属層を形成し、第１の金属層の上方に第１の絶縁層２０を形成する。第１の絶縁層２０は、ゲートＧを有する第１の金属層を覆う。第１の金属層は、Ｍｏ層、Ａｌ層、Ｔｉ層、Ａｇ層、もしくはＩＴＯ層、または上記層の組み合わせからなり得る。
Ｓ２において、第１の絶縁層２０の上方に、パターニングされたインジウム‐ガリウム‐亜鉛酸化物（ＩＧＺＯ）層３０を形成する。
Ｓ３において、前記ＩＧＺＯ層３０に対して処理を行って、ＩＧＺＯ層３０にソースとドレインを形成する。
Ｓ４において、上記ステップＳ３により処理されたＩＧＺＯ層３０の上方に第２の絶縁層４０を形成して、ＩＧＺＯ層３０を絶縁保護する。そして、第２の絶縁層４０に、ＩＧＺＯ層に連通するコンタクトホール４１を形成する。
Ｓ５において、コンタクトホール４１内に金属材料を堆積して電極５０を形成する。電極５０は、Ｍｏ、Ａｌ、Ｔｉ、ＡｇもしくはＩＴＯ材料からなり、または上記材料を積層した組み合わせからなる。
Ｓ６において、電極５０の上方に第３の絶縁層６０を形成して、電極５０を絶縁する。
一実施例において、図４に示すように、ＩＧＺＯ層３０を処理するステップＳ３は、下記のステップを含む。
Ｓ３‐１において、ＩＧＺＯ材料層を形成し、ＩＧＺＯ材料層に対してフォトリソグラフィー工程とエッチング工程を行うことによって、ゲートＧの上方に位置するパターニングされたＩＧＺＯ層３０を形成する。
Ｓ３‐２において、基板１０の下方からＵＶ光または近ＵＶの周波数範囲の（ＵＶ周波数範囲に近い）光を照射する。ゲートＧによりブロックされるので、ゲートＧの上方の照射されていないＩＧＺＯ領域は依然として半導体特性を有し、一方、照射されたその他のＩＧＺＯ領域は導電特性を有することになる。このステップにより、ＩＧＺＯパターンにソースとドレインを形成することができる。
ここで、フォトリソグラフィーとは、マスク（Ｍａｓｋ）上の主なパターンをまず感光材料に転写し、マスクを介して感光材料に光線を照射した後、溶剤に浸かって、感光材料の照射された部分を溶解するか保留する技術である。このように形成されたフォトレジストパターンは、マスクと完全に一致するか互いに補い合う。フォトリソグラフィー工程は、本分野の一般技術者にとって周知の工程であるため、ここで詳細に記載しない。
図５Ａ〜図５Ｆは、図３のステップＳ１〜ステップＳ６に対応する模式図であり、図３に示す実施例のＴＦＴアレイ基板を製造する各ステップを示している。以下、それぞれ説明する。
図５Ａに示すように、ステップＳ１において、まず基板１０上に第１の金属層を形成し、その後フォトリソグラフィー工程とエッチング工程で第１の金属層に対してパターニング処理を行ってゲートＧを形成する。第１の金属層の上方に第１の絶縁層２０を形成し、当該第１の絶縁層２０は基板１０とゲートＧを覆う。
次に、図５Ｂに示すように、堆積、フォトリソグラフィーおよびエッチング工程によって、第１の金属層の上方に、パターニングされたＩＧＺＯ層３０を形成する。ＩＧＺＯ層３０は、第１の絶縁層２０上に島状に形成され、ゲートＧの真上で当該ゲートＧの位置に対応するように位置する第１の領域３１と、第１の領域３１に隣接しゲートＧの位置に対応しない２つの第２の領域３２を有する。
次に、図５Ｃに示すように、基板１０の下方からＵＶ光またはＵＶ近ＵＶの周波数範囲の光を照射する。それによって、ＩＧＺＯ層３０のうち、ゲートＧの上にある第１の領域３１は、ゲートＧによりブロックされるので照射されず、半導体特性が保たれるが、ゲートＧの位置に対応しない第２の領域３２は、照射されて導電特性を有することになる。したがって、このステップでは、セルフアライメント方式でソースとドレインを形成することができる。前記２つの第２の領域３２のうち、一方がソースを形成し、他方がドレインを形成する。
上記実施例において、近ＵＶの周波数範囲の光は、波長が３５０ｕｍ〜４５０ｕｍの範囲内の光である。なお、ＵＶ光または近ＵＶの周波数範囲の光は、単に例示に過ぎなく、本分野の技術者は、ＩＧＺＯ層を照射して導電特性を持たせるその他の光で代替してもよい、ことを理解すべきである。
次に、図５Ｄに示すように、上記ステップにより光が照射されたＩＧＺＯ層３０の上方に第２の絶縁層４０を形成して、ＩＧＺＯ層３０を絶縁保護する。その後、第２の絶縁層４０に、ＩＧＺＯ層３０のソース/ドレインに連通するコンタクトホール４１を開ける。コンタクトホール４１は、第２の絶縁層４０を貫通し、ＩＧＺＯ層３０のソース/ドレインに連通する。
次に、図５Ｅに示すように、コンタクトホール４１内に電極５０を形成する。本実施例では、金属材料の堆積によって電極５０を形成する。
次に、図５Ｆに示すように、電極５０の上に第３の絶縁層６０を形成して、電極５０を絶縁保護する。
また、一実施形態によると、第２の絶縁層４０の形成後に、第２の絶縁層４０の上に、ＴＦＴに用いられるＩＧＺＯ層３０を覆いＵＶ光を遮断するマスクを形成し、キャパシタに用いられるＩＧＺＯ層３０を露出してもいい。基板１０の上方からＵＶ光または近ＵＶの周波数範囲の光を照射して、キャパシタに用いられるＩＧＺＯ層３０が照射されて導体特性を持つようにして、キャパシタの１つの電極とする。
上記実施例において、第１、第２、第３の絶縁層は、ＳｉＯｘ、ＳｉＮｘ、ＳｉＯｘＮｙまたは有機材料からなるが、本発明ではその材料を限定しない。また、第１、第２、第３の絶縁層の材料は、必ずしも同じである必要がなく、例えば、第１の絶縁層の材料はＳｉＯｘであり、第２の絶縁層の材料はＳｉＯｘにとＳｉＮｘを加えてなるもの組み合わせであり、第３の絶縁層の材料はＳｉＮｘであってもよい。
図５Ｆに示すように、本発明の実施形態によって製造されるＴＦＴアレイ基板は、基板１０と、ゲートＧを有する第１の金属層と、ゲートＧの上方に設けられる第１の絶縁層２０と、第１の絶縁層２０の上方に設けられ、チャネル領域、ソース、およびドレインを含むＩＧＺＯ層３０と、ＩＧＺＯ層３０の上方に設けられる第２の絶縁層４０と、電極５０とを含む。第２の絶縁層４０には、ＩＧＺＯ層３０に連通するコンタクトホール４１が開けられ、電極５０は、コンタクトホール４１内に設けられている。
また、当該ＴＦＴアレイ基板は、キャパシタをさらに含む。当該キャパシタの一方の電極は、ゲートＧと同一金属層に位置し、他方の電極はＩＧＺＯ層で形成され、ＴＦＴに用いられるＩＧＺＯ層と同一層に位置する。
本発明の実施形態によれば、ＩＧＺＯ層３０にソースとドレインが形成されている。一実施例において、ＩＧＺＯ層３０は、ゲートＧの上に位置しゲートＧの位置に対応する第１の領域３１と、第１の領域３１に隣接する第２の領域３２を有する。ＵＶ光、または波長が４２０ｎｍより小さいＵＶ周波数範囲に近い光を照射して、ソースのパターンとドレインのパターンを導電化することによって、ソースとドレインを形成する。ゲートＧによってブロックされて光が照射されていない第１の領域３１は、半導体特性が保たれる。
本発明のＴＦＴアレイ基板の一実施例において、電極５０は、金属の堆積によってコンタクトホール４１内に形成される。ＴＦＴアレイ基板は、電極５０の上方に設けられる第３の絶縁層６０をさらに含む。
上記記載をまとめると、本発明の一実施例では、インジウム‐ガリウム‐亜鉛酸化物（ＩＧＺＯ）を半導体層として使用し、ＩＧＺＯ材料が紫外線の照射下で導体特性を有する性能を利用して、ソース、ドレイン、オーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）、及びその他の導電配線を同時に実現することができ、従来技術においてソースとドレインを含む第２の金属層を形成するステップを省略することができる。本発明では、第２の金属層の形成を必要としないため、第２の金属層の形成のために行なわれるフォトリソグラフィー工程とエッチング工程を省略し、工程のフローを短縮し、作業の効率を向上させ、ＴＦＴのサイズを小さくすることができる。また、ＴＦＴとキャパシタを同時に形成することができるため、工程のフローを短縮し、作業の効率を向上させる。
いくつかの代表的な実施例を参照して本発明を記載したが、使用した用語は説明のための例示的な用語であり、限定性の用語ではないことは、理解されるべきである。本発明は、本発明の思想または主旨を逸脱することなく様々な形式で具体的に実施可能であるため、上記実施例は、上述したいかなる細部にも限定されず、添付した特許請求の範囲によって限定される思想と範囲内において、広く解釈されるべきである。このため、特許請求の範囲またはその同等範囲内に属する全ての変化と変更のいずれもが特許請求の範囲に含まれるということが、理解されるべきである。

Claims (5)

  1. 透光性の基板上にゲートを形成し、前記ゲートの上方に前記ゲートと前記透光性の基板を覆う第１の絶縁層を設けるステップＳ１と、
    前記第１の絶縁層の上方に、パターニングされたＩＧＺＯ層を設けるステップＳ２と、
    前記ＩＧＺＯ層を処理してソースとドレインを形成するステップＳ３と、
    ステップＳ３により処理された前記ＩＧＺＯ層の上方に第２の絶縁層を設けて、前記ＩＧＺＯ層を絶縁保護するステップＳ４と、
    前記第２の絶縁層に、前記ソース／ドレインに連通するコンタクトホールを開け、当該コンタクトホール内に電極を堆積するステップＳ５と、
    を含むＴＦＴアレイ基板の製造方法。
  2. 前記ステップ２において、前記ＩＧＺＯ層は、島状に前記第１の絶縁層を覆い、前記ＩＧＺＯ層は、前記ゲートの上方に位置し、且つ前記ゲートの位置に対応する第１の領域と、前記第１の領域に隣接する第２の領域を有する請求項１に記載のＴＦＴアレイ基板の製造方法。
  3. 前記ステップ３は、
    ＩＧＺＯ材料層を形成し、ＩＧＺＯ材料層に対してフォトリソグラフィー工程とエッチング工程を行うことにより、ゲートの上方に位置するパターニングされたＩＧＺＯ層を形成するステップＳ３−１と、
    前記透光性の基板の下方から光を照射して、前記第２の領域が光照射後に導電特性を持つようにすることによって、セルフアライメント方式でソースとドレインを形成するステップＳ３−２とを含む請求項２に記載のＴＦＴアレイ基板の製造方法。
  4. 第２の絶縁層を設けた後に、基板の上方から前記ＩＧＺＯ層の一部に光を照射して、キャパシタに用いられる１つの電極を形成するステップをさらに含む請求項１に記載のＴＦＴアレイ基板の製造方法。
  5. 透光性の基板と、
    ゲートと、
    前記ゲートの上方に設けられている第１の絶縁層と、
    前記第１の絶縁層の上方に設けられ、且つＴＦＴに用いられるＩＧＺＯ層と、
    前記ＩＧＺＯ層の上方に設けられ、前記ＩＧＺＯ層に連通するコンタクトホールが開けられた第２の絶縁層と、
    前記コンタクトホールに設けられている電極と、
    キャパシタと、
    を含み、
    前記ＩＧＺＯ層は、チャネル領域、およびゲートに対してセルフアライメントされたソースとドレインを含み、前記ソースとドレインは、前記チャネル領域より抵抗が小さく、
    前記ソースとドレインは、前記ＩＧＺＯ層に対してＵＶ光、または近ＵＶの周波数範囲の光を照射することによって形成され、
    前記キャパシタの一方の電極は、ゲートと同一の金属層に位置し、他方の電極は、ＩＧＺＯ層で形成され、且つＴＦＴに用いられるＩＧＺＯ層と同一の層に位置するＴＦＴアレイ基板。
JP2014213643A 2014-04-25 2014-10-20 Ｔｆｔアレイ基板、及びその製造方法 Pending JP2015211212A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410170902.XA CN105097710A (zh) 2014-04-25 2014-04-25 薄膜晶体管阵列基板及其制造方法
CN201410170902.X 2014-04-25

Publications (1)

Publication Number Publication Date
JP2015211212A true JP2015211212A (ja) 2015-11-24

Family

ID=54335503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014213643A Pending JP2015211212A (ja) 2014-04-25 2014-10-20 Ｔｆｔアレイ基板、及びその製造方法

Country Status (5)

Country Link
US (1) US20150311233A1 (ja)
JP (1) JP2015211212A (ja)
KR (1) KR101659466B1 (ja)
CN (1) CN105097710A (ja)
TW (1) TWI556415B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10084014B2 (en) 2016-03-18 2018-09-25 Mitsubishi Electric Corporation Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus
US10290662B2 (en) 2015-12-11 2019-05-14 Mitsubishi Electric Corporation Manufacturing method of substrate for display device and manufacturing method of display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637950A (zh) * 2013-11-14 2015-05-20 上海和辉光电有限公司 薄膜晶体管驱动背板及其制造方法
CN105529366A (zh) * 2016-02-05 2016-04-27 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制造方法
CN105895534B (zh) * 2016-06-15 2018-10-19 武汉华星光电技术有限公司 薄膜晶体管的制备方法
KR20190062695A (ko) * 2017-11-29 2019-06-07 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN109037076A (zh) * 2018-08-16 2018-12-18 北京大学深圳研究生院 金属氧化物薄膜晶体管制备的方法
CN111599686A (zh) * 2020-05-29 2020-08-28 福建华佳彩有限公司 一种具有双层绝缘层的面板结构及制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2010114213A (ja) * 2008-11-05 2010-05-20 Sony Corp 薄膜トランジスタ基板および表示装置
JP2010165961A (ja) * 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
WO2011148537A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP2013254121A (ja) * 2012-06-07 2013-12-19 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及び液晶表示装置の製造方法
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8704217B2 (en) * 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
KR101374816B1 (ko) * 2009-09-04 2014-03-17 주식회사 엘지화학 박막 트랜지스터의 제조 방법
TW201145398A (en) * 2010-06-03 2011-12-16 Univ Nat Sun Yat Sen Method of reducing photo-leakage of the thin film transistors
US8940566B2 (en) * 2010-11-04 2015-01-27 Sharp Kabushiki Kaisha Semiconductor device, display device, and production method for semiconductor device and display device
KR101998124B1 (ko) * 2012-07-24 2019-07-09 엘지디스플레이 주식회사 어레이 기판 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
JP2010114213A (ja) * 2008-11-05 2010-05-20 Sony Corp 薄膜トランジスタ基板および表示装置
JP2010165961A (ja) * 2009-01-19 2010-07-29 Videocon Global Ltd 薄膜トランジスタ、表示装置及びこれらの製造方法
WO2011148537A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP2013254121A (ja) * 2012-06-07 2013-12-19 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及び液晶表示装置の製造方法
JP2014029976A (ja) * 2012-07-06 2014-02-13 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290662B2 (en) 2015-12-11 2019-05-14 Mitsubishi Electric Corporation Manufacturing method of substrate for display device and manufacturing method of display device
USRE49718E1 (en) 2015-12-11 2023-10-31 Trivale Technologies Manufacturing method of substrate for display device and manufacturing method of display device
US10084014B2 (en) 2016-03-18 2018-09-25 Mitsubishi Electric Corporation Array substrate for display apparatus, display apparatus, method for producing array substrate for display apparatus, and method for producing display apparatus

Also Published As

Publication number Publication date
KR20150123685A (ko) 2015-11-04
TWI556415B (zh) 2016-11-01
CN105097710A (zh) 2015-11-25
KR101659466B1 (ko) 2016-09-23
TW201541615A (zh) 2015-11-01
US20150311233A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP2015211212A (ja) Ｔｆｔアレイ基板、及びその製造方法
CN104752343B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
US9034691B2 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US9570621B2 (en) Display substrate, method of manufacturing the same
US9202896B2 (en) TFT, method of manufacturing the TFT, and method of manufacturing organic light emitting display device including the TFT
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
US9548324B2 (en) Array substrate and method for fabricating the same
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US20160043114A1 (en) Low temperature poly-silicon thin film transistor, array substrate and their manufacturing methods
KR102094847B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN104241394A (zh) 一种薄膜晶体管及相应的制备方法、显示基板和显示装置
US10332987B2 (en) Thin film transistor, manufacturing method for array substrate, array substrate and display device
JP2017208532A (ja) 完全自己整合デュアルゲート薄膜トランジスタを製造するための方法
KR102148957B1 (ko) 표시 기판 및 표시 기판의 제조 방법
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
WO2016026176A1 (zh) Tft基板的制作方法及其结构
US9553170B2 (en) Manufacturing method of thin film transistor and thin film transistor
KR102224457B1 (ko) 표시장치와 그 제조 방법
WO2016011685A1 (zh) 共平面型氧化物半导体tft基板的制作方法
US10825930B2 (en) Thin film transistor and manufacture method thereof
US10546905B2 (en) Method for manufacturing array substrate and method for manufacturing display device
KR102205307B1 (ko) 박막 트랜지스터 및 그 제조 방법, 디스플레이 패널
US20190019817A1 (en) Array substrate, manufacturing method for the same and display panel

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160208

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160510