CN104637950A - 薄膜晶体管驱动背板及其制造方法 - Google Patents
薄膜晶体管驱动背板及其制造方法 Download PDFInfo
- Publication number
- CN104637950A CN104637950A CN201310567220.8A CN201310567220A CN104637950A CN 104637950 A CN104637950 A CN 104637950A CN 201310567220 A CN201310567220 A CN 201310567220A CN 104637950 A CN104637950 A CN 104637950A
- Authority
- CN
- China
- Prior art keywords
- thin
- region
- printing opacity
- insulated substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 53
- 239000004065 semiconductor Substances 0.000 claims abstract description 161
- 239000010410 layer Substances 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims abstract description 101
- 239000010408 film Substances 0.000 claims abstract description 71
- 239000011241 protective layer Substances 0.000 claims abstract description 47
- 239000000463 material Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 23
- 238000007639 printing Methods 0.000 claims description 89
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 44
- 239000011521 glass Substances 0.000 claims description 22
- 238000000059 patterning Methods 0.000 claims description 22
- 239000011787 zinc oxide Substances 0.000 claims description 22
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 20
- 230000004888 barrier function Effects 0.000 claims description 20
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 20
- 229910003437 indium oxide Inorganic materials 0.000 claims description 16
- 229910001195 gallium oxide Inorganic materials 0.000 claims description 14
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 4
- 230000008901 benefit Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract 3
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 235000014692 zinc oxide Nutrition 0.000 description 20
- 238000006243 chemical reaction Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 description 15
- 238000000151 deposition Methods 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 12
- 230000008021 deposition Effects 0.000 description 11
- 229910052738 indium Inorganic materials 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- -1 indium gallium zinc oxides Chemical class 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Abstract
本发明提供了薄膜晶体管驱动背板及其制造方法,在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极;在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域;形成一图形化的保护层,覆盖光导半导体层,保护层上形成有露出漏极区域的像素电极接触孔;形成像素电极,通过像素电极接触孔耦接漏极区域;以及形成一绝缘层,覆盖在保护层上,露出部分像素电极,本发明通过局部转化光导半导体材料,一步形成源极区域、漏极区域和沟道,制造工序简单,提高设备稼动率。
Description
技术领域
本发明涉及薄膜晶体管驱动背板制造领域,特别是一种通过局部转化光导半导体材料,一步形成源极区域、漏极区域以及沟道的薄膜晶体管驱动背板及其制造方法。
背景技术
薄膜晶体管(TFT,Thin Film Transistor)目前主要应用于驱动液晶显示器(LCD,Liquid Crystal Display)和有机发光二极管(OLED,OrganicLight-Emitting Diode)显示器的子像素。采用薄膜晶体管阵列制成的驱动背板,是显示屏能实现更高的像素密度、开口率和提升亮度的关键部件。目前TFT-LCD普遍采用基于非晶硅作为有源层的TFT背板。但是由于非晶硅(a-Si)迁移率过低,不能满足OLED显示屏、高清TFT-LCD以及3D显示的要求。而金属氧化半导体作为薄膜晶体管的有源层材料,由于其高迁移率,低沉积温度以及透明的光学特性被视为下一代的显示背板技术。目前吸引了世界范围内研究者得关注。高迁移率的特点使其能够满足未来显示技术对于高刷新频率、大电流薄膜晶体管的要求。而低于100℃的工艺温度,使得利用金属氧化制备柔性显示器件成为可能。
目前的薄膜晶体管驱动背板分为非晶硅(a-Si)薄膜晶体管驱动背板与多晶硅(Poly-Si)薄膜晶体管驱动背板二种。
非晶硅(a-Si)薄膜晶体管驱动背板的制作工艺主要包括以下步骤:
栅极(Gate)及扫描线形成,包括栅极层金属溅射成膜,栅极光刻。
栅极绝缘层及非晶硅小岛(Island)形成,包括:PECVD三层连续成膜,小岛光刻,小岛干刻等工艺制程,在玻璃基板上形成TFT用非晶硅小岛。
源、漏电极(S/D)、数据电极和沟道(Channel)形成,包括:S/D金属层溅射成膜,S/D光刻,S/D湿刻,沟道干刻等工艺制程,最终在玻璃基板上形成TFT的源、漏电极、沟道及数据线。到此,TFT已制作完成。
保护绝缘层(Passivition)及过孔(Via)形成,包括:PECVD成膜,光刻,过孔干刻等工艺制程。经过这些工艺,最终在玻璃基板上形成TFT沟道保护绝缘层及导通过孔。
透明象素电极ITO(Indium tin oxide,氧化铟锡)的形成,包括:ITO透明电极层的溅射成膜,ITO光刻,ITO湿刻等工艺制程,在玻璃基板上形成透明象素电极。至此,整个数组工序制作完成。
而低温多晶硅(Low Temperature Poly-Silicon;LTPS)是新一代薄膜晶体管液晶显示器制造流程,所谓低温多晶硅(LTPS)技术主要是通过激光退火制程(Laser Anneal)将a-Si的薄膜转变为多晶硅(Poly-Si)薄膜层。多晶硅的晶体管电子移动速度较非晶硅提高百倍,具有显示画面反映速度快、高亮度和高分辨率等优点;此外,由于电子移动速度快,Poly-Si可作为驱动电路,因此可将周边驱动电路制作在玻璃基板上,以减轻其重量,达到轻薄化的要求。再者,由于LTPS TFT将驱动IC整合在LCD面板内,因此可降低IC成本,而且可减少IC后段加工所产生的不良率,因此亦可提升良率。
在现有技术一中,总共使用了八道光罩来制作出周边驱动电路的CMOSTFT组件,其中N-TFT具有LDD结构。
首先在一绝缘基板(例如玻璃基板)上,依序沉积一缓冲层和一非晶硅膜层,该缓冲层的作用是在避免该玻璃基板内的杂质因后续的高温制程而扩散出来。接着,使用准分子激光技术(Excimer Laser;EL)扫瞄该非晶硅膜层,使该非晶硅结晶变成多晶硅而形成一多晶硅膜层。之后,进行微影蚀刻制程,通过一第一光阻图案(使用第一道光罩),将在该玻璃基板上的多晶硅膜层图案化,以形成欲作为N-TFT和P-TFT的一多晶硅岛状物(polyisland),并接着沉积一栅极绝缘层。
接下来,进行N-TFT的N+离子注入步骤,形成一第二光阻图案(使用第二道光罩)于该栅极绝缘层上,其中该第二光阻图案将位于N-TFT的LDD结构和栅极区域的该多晶硅岛状物部份罩住以及将位于整个P-TFT区域的该多晶硅岛状物部份罩住,并接着对该多晶硅岛状物进行N+离子注入,形成N-TFT的S/D区域。
然后,剥除该第二光阻图案,并沉积一栅极金属层,再进行微影蚀刻制程,通过一第三光阻图案(使用第三道光罩),将该栅极金属层图案化,以形成N-TFT和P-TFT的栅极金属。之后,直接以该栅极金属作为罩幕进行离子注入步骤,形成N-TFT的LDD结构。
然后,形成一第四光阻图案(使用第四道光罩)以覆罩整个N-TFT区域,并对P-TFT区域进行P+离子注入步骤,以形成P-TFT的S/D区域。进行至此,N-TFT和P-TFT的主要结构已大致完成。
接下来,剥除该第四光阻图案,并沉积一介电层于该玻璃基板上,并覆盖住该栅极金属,然后对该介电层和该栅极绝缘层进行微影蚀刻制程,通过一光阻图案(使用第五道光罩),形成N-TFT和P-TFT的第一介层洞,以裸露出N-TFT和P-TFT的S/D。接着,沉积一金属层并填充该第一介层洞,然后对该金属层进行微影蚀刻制程,通过一光阻图案(使用第六道光罩),形成N-TFT和P-TFT的S/D金属电极,可作为数据线(dataline),与该LCD面板上的像素区域和该面板外部的电路作连接。
接下来,沉积一保护层于玻璃基板上,并覆盖住该S/D金属电极,对该保护层进行微影蚀刻制程,通过一光阻图案(使用第七道光罩),形成N-TFT和P-TFT的第二介层洞,以裸露出部份的S/D金属电极。接着,沉积一氧化铟锡层(ITO)并填充该第二介层洞,然后对该氧化铟锡层进行微影蚀刻制程,通过一光阻图案(使用第八道光罩),形成ITO连接电极,可与该LCD面板外部的电路作连接。
可见,现有技术的驱动背板的制造繁多,整体流程周期很长,需要大量金属材料,非常耗费人力以及影响设备稼动率。
发明内容
针对现有技术中的缺陷,本发明提供了薄膜晶体管驱动背板及其制造方法,克服了现有技术的困难,通过局部转化光导半导体材料,一步形成源极区域、漏极区域以及沟道,制造工序简单,整体流程周期短,不需要大量金属材料,减少了人力,提高了设备稼动率。
根据本发明的一个方面,提供一种薄膜晶体管,包括
一透光绝缘基板;
若干不透光的栅电极,形成于透光绝缘基板上;
一栅极绝缘膜,形成于透光绝缘基板上,覆盖栅电极;以及
一图案化的光导半导体层,形成于栅极绝缘膜上,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,超出区域通过电磁辐射转化为导体,分别为薄膜晶体管的源极区域和漏极区域。
优选地,超出区域通过一紫外线照射转化为导体。
优选地,重叠区域被遮盖,未被光线照射,仍为半导体。
优选地,光导半导体层包含铟、镓和锌氧化物。
优选地,光导半导体层从两个相对的方向超出栅电极。
优选地,透光绝缘基板的材料是玻璃或柔性介电材料。
根据本发明的另一个方面,还提供一种薄膜晶体管的制造方法,至少包括以下步骤:
在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极;以及
在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域。
优选地,电磁辐射转化步骤中,提供一紫外线,穿透透光绝缘基板,仅照射到光导半导体层超出栅电极的部分。
优选地,重叠区域被遮盖,未被光线照射,仍为半导体。
优选地,光导半导体层包含铟、镓和锌氧化物。
优选地,光导半导体层从两个相对的方向超出栅电极。
优选地,透光绝缘基板的材料是玻璃或柔性介电材料。
根据本发明的另一个方面,还提供一种薄膜晶体管驱动背板,包括
一透光绝缘基板;
若干不透光的栅电极,形成于透光绝缘基板上;
一栅极绝缘膜,形成于透光绝缘基板上,覆盖栅电极;
一图案化的光导半导体层,形成于栅极绝缘膜上,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域;以及
一图形化的保护层,覆盖光导半导体层,保护层上形成有露出漏极区域的像素电极接触孔;
像素电极,通过像素电极接触孔耦接漏极区域;以及
一绝缘层,形成于保护层上,露出部分像素电极。
优选地,超出区域通过一紫外线照射转化为导体。
优选地,重叠区域被遮盖,未被光线照射,仍为半导体。
优选地,光导半导体层包含铟、镓和锌氧化物。
优选地,光导半导体层从两个相对的方向超出栅电极。
优选地,像素电极的材料包括氧化铟锡。
根据本发明的另一个方面,还提供一种薄膜晶体管驱动背板的制造方法,至少包括以下步骤:
在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极;
在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域;
形成一图形化的保护层,覆盖光导半导体层,保护层上形成有露出漏极区域的像素电极接触孔;
形成像素电极,通过像素电极接触孔耦接漏极区域;以及
形成一绝缘层,覆盖在保护层上,露出部分像素电极。
优选地,电磁辐射转化步骤中,提供一紫外线,穿透透光绝缘基板,仅照射到光导半导体层超出栅电极的部分。
优选地,重叠区域被遮盖,未被光线照射,仍为半导体。
优选地,光导半导体层包含铟、镓和锌氧化物。
优选地,光导半导体层从两个相对的方向超出栅电极。
优选地,像素电极的材料包括氧化铟锡。
与现有技术相比,由于使用了以上技术,本发明的薄膜晶体管驱动背板及其制造方法通过局部转化光导半导体材料,一步形成源极区域、漏极区域以及沟道,制造工序简单,不需要多次使用光阻图案,整体流程周期短,不需要大量金属材料,减少了人力,提高了设备稼动率。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1示出根据本发明的第一实施例的,本发明的薄膜晶体管的制造方法的流程图;
图2A至图2B示出根据本发明的第一实施例的,本发明的薄膜晶体管在制造过程的中的结构变化示意图;
图3示出根据本发明的第二实施例的,本发明的薄膜晶体管驱动背板的制造方法的流程图;以及
图4A至图4E示出根据本发明的第二实施例的,本发明的薄膜晶体管驱动背板在制造过程的中的结构变化示意图。
图5示出根据本发明的第三实施例的,本发明的第一种薄膜晶体管显示装置的制造方法的流程图;
图6示出根据本发明的第三实施例的,本发明的第一种薄膜晶体管显示装置的结构示意图;
图7示出根据本发明的第四实施例的,本发明的第二种薄膜晶体管显示装置的制造方法的流程图;以及
图8示出根据本发明的第四实施例的,本发明的第二种薄膜晶体管显示装置的结构示意图。
附图标记
1 透光绝缘基板
2 栅电极
3 栅极绝缘膜
4 光导半导体层
41 源极区域
42 漏极区域
5 保护层
51 像素电极接触孔
6 像素电极
7 绝缘层
8 有机发光二极管显示面板的像素点
9 液晶显示面板的像素点
具体实施方式
本领域技术人员理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
第一实施例
图1示出根据本发明的第一实施例的,本发明的薄膜晶体管的制造方法的流程图。如图1所示,本发明的薄膜晶体管的制造方法,包括以下步骤:
首先,步骤S101在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极。
然后,步骤S102,在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域。
本发明的薄膜晶体管及其制造方法通过局部转化光导半导体材料,一步形成源极区域、漏极区域以及沟道。
在光导半导体层的两端上分别形成源极区域和漏极区域,实现源极和漏极的功能,省去了用金属刻蚀源极和漏极的步骤,节约了材料,也所减少了工序,缩短了制造周期。
在步骤S101中,光导半导体层包含铟、镓和锌氧化物。透光绝缘基板的材料是玻璃或柔性介电材料。像素电极的材料包括氧化铟锡。
在步骤S102中,电磁辐射转化步骤中,提供一光线,穿透透光绝缘基板,仅照射到光导半导体层超出栅电极的超出区域。重叠区域被遮盖,未被光线照射,仍为半导体。光线为紫外线。且光导半导体层从两个相对的方向超出栅电极。
图2A至图2B示出根据本发明的第一实施例的,本发明的薄膜晶体管在制造过程的中的结构变化示意图。
在图1的步骤S101,参考附图2A,薄膜晶体管的起始材料是透光绝缘基板1。透光绝缘基板1可以是玻璃或柔性介电材料。透光绝缘基板1可以为已知的或是以后会研发出来的任何一种透明的绝缘材料。透光绝缘基板1优选的是由透光的柔性介电材料形成。在其最大可处理温度或其附近退火来改善后面的处理步骤中的大小的稳定性。本实施例中,透光绝缘基板1由形成。
在透光绝缘基板1的表面上通过溅射形成不透光的栅电极2。栅电极2可以是。栅电极2可以为已知的或是以后会研发出来的任何一种导电材料。栅电极2优选的是由低阻金属形成。可以使用例如掩膜光刻等传统的光学光刻技术图形化并刻蚀沉积。实际制成过程中,还可以在透光绝缘基板1的表面上形成栅极总线、数据总线、栅极驱动电路、数据驱动电路等等。
一旦在透光绝缘基板1的表面上形成了栅电极2之后,接着就在透光绝缘基板上形成一栅极绝缘膜3。栅极绝缘膜3可以包括多种介电材料中的任何一种,可以形成(或沉积)到不同厚度。栅极绝缘膜3可以使用多种已知的形成或是沉积工艺中的任何一种形成。本实施例中,栅极绝缘膜3由SiNX形成。并采用等离子体增强化学气相沉积法(PECVD)来沉积栅极绝缘膜3。使栅极绝缘膜3完全覆盖栅电极2。
在图1的步骤S102,参考附图2B。在栅极绝缘膜3形成之后,在栅极绝缘膜3上形成一图案化的光导半导体层4,光导半导体层4可以为已知的或是以后会研发出来的任何一种光导半导体材料。本实施例中,光导半导体层4是铟镓锌氧化物(IGZO),由In2O3:Ga2O3:ZnO=1:1:1的靶材,通过溅射法进行成膜。光导半导体层4在位置上与栅电极2重叠,且范围上超出栅电极2。光导半导体层4的中部被栅电极2遮盖。光导半导体层4的两端分别从两个方向上超出栅电极2。光导半导体层4的两端不被栅电极2遮盖。
很多半导体材料对光十分敏感,无光照时,不易导电。受到光照时,就变的容易导电了。例如,常用的硫化镉半导体光敏电阻,在无光照时电阻高达几十兆欧,受到光照时电阻会减小到几十千欧。半导体受光照后电阻明显变小的现象称为“光导电”。铟镓锌氧化物(IGZO)也属于光电半导体的一种,其在可见光区域稳定,但在紫外光的照射下,阻抗会大幅减小,转化为导体。
而且,铟镓锌氧化物(IGZO)是一种透明非晶氧化物半导体(TAOS),具有迁移率高、均一性好、透明等优点,作为TFT的核心部分,有助于提高有源层的成膜质量、厚度等因素等直接影响到薄膜晶体管的器件性能。铟镓锌氧化物薄膜稳定于可见光区,其光学带隙大约为3.69eV,接近紫外光的区域。
所以,通过紫外线平行光穿过透光绝缘基板1照射光导半导体层4。光导半导体层4与栅电极2的重叠区域被遮盖,光线B不能穿过栅电极2,所以光导半导体层4的中部未被光线B照射,仍为半导体。
光导半导体层4两端的超出栅电极的超出区域,未被栅电极2遮盖,分别被紫外光线的A部分和C部分照射,两端都转变为导体。将这两个端所在的区域分别为薄膜晶体管的源极区域41和漏极区域42。光导半导体层4两端的超出栅电极的区域的长度分别为S和D,则源极区域41的宽度为S,漏极区域42的宽度为D。由于光导半导体层4的中部仍为半导体。
利用铟镓锌氧化物技术可以使显示屏功耗接近OLED,但成本更低,厚度也只比OLED只高出25%,且分辨率可以达到全高清(Full HD)乃至超高清(Ultra Definition,分辨率4k*2k)级别程度。
铟镓锌氧化物载流子迁移率是非晶硅的20至30倍,可以大大提高TFT对像素电极的充放电速率,提高像素的响应速度,实现更快的刷新率,同时更快的响应也大大提高了像素的行扫描速率,使得超高分辨率在TFT-LCD中成为可能。另外,由于晶体管数量减少和提高了每个像素的透光率,铟镓锌氧化物显示器具有更高的能效水平,而且效率更高。
在本发明中,可以通过控制栅电极2的宽度L直接形成光导半导体层4的沟道的长度L。栅电极2阻挡的B部分的光线,就在光导半导体层4上保留了等同于B部分宽度L的半导体区域,作为沟道。所以,沟道的宽度也等于L。这种方式能够简单有效地提高开口率,也有利于增大薄膜晶体管的亮度。同样地,也可以通过控制光导半导体层4两端分别的超出栅电极的区域的长度S和D,就能根据制成工艺的具体需要,有效地分别形成源极区域41和漏极区域42的长度。
继续参考附图2B,本发明的薄膜晶体管,包括:一透光绝缘基板1、若干不透光的栅电极2、一栅极绝缘膜3、一图案化的光导半导体层4、一图形化的保护层、若干像素电极6以及一绝缘层7。
栅电极2形成于透光绝缘基板1上。栅极绝缘膜3,形成于透光绝缘基板1上,覆盖栅电极2。图案化的光导半导体层4形成于栅极绝缘膜上3,光导半导体层4与栅电极2重叠,且超出栅电极2,通过电磁辐射转化光导半导体层4超出栅电极2的超出区域为导体,分别为薄膜晶体管的源极区域41和漏极区域42。保护层覆盖光导半导体层,保护层上形成有露出漏极区域42的像素电极接触孔51。像素电极6通过像素电极接触孔51耦接漏极区域42。绝缘层7形成于保护层上,露出部分像素电极6。
透光绝缘基板1的材料是玻璃或柔性介电材料。光导半导体层4包含铟、镓和锌氧化物。像素电极6的材料包括氧化铟锡。光导半导体层4从两个相对的方向超出栅电极2。光导半导体层4的超出栅电极2的部分通过一光线照射转化为导体。光导半导体层4与栅电极2的重叠区域被遮盖,未被光线照射,仍为半导体。光线为紫外线。
第二实施例
图3示出根据本发明的第二实施例的,本发明的薄膜晶体管驱动背板的制造方法的流程图。如图3所示,本发明的薄膜晶体管驱动背板的制造方法,包括以下步骤:
首先,步骤S201,在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极。
然后,步骤S202在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域。
接着,步骤S203,形成一图形化的保护层,覆盖光导半导体层,保护层上形成有露出漏极区域的像素电极接触孔。
随后,步骤S204,形成像素电极,通过像素电极接触孔耦接漏极区域。
最后,步骤S205,形成一绝缘层,覆盖在保护层上,露出部分像素电极。
本发明的薄膜晶体管驱动背板及其制造方法通过局部转化光导半导体材料,一步形成源极区域、漏极区域以及沟道。
在光导半导体层的两端上分别形成源极区域和漏极区域,实现源极和漏极的功能,省去了用金属刻蚀源极和漏极的步骤,节约了材料,也所减少了工序,缩短了制造周期。
在步骤S201中,光导半导体层包含铟、镓和锌氧化物。透光绝缘基板的材料是玻璃或柔性介电材料。像素电极的材料包括氧化铟锡。
在步骤S202中,电磁辐射转化步骤中,提供一光线,穿透透光绝缘基板,仅照射到光导半导体层超出栅电极的超出区域。重叠区域被遮盖,未被光线照射,仍为半导体。光线为紫外线。且光导半导体层从两个相对的方向超出栅电极。
图4A至图4E示出根据本发明的第二实施例的,本发明的薄膜晶体管驱动背板在制造过程的中的结构变化示意图。
在图3的步骤S201,参考附图4A,薄膜晶体管驱动背板的起始材料是透光绝缘基板1。透光绝缘基板1可以是玻璃或柔性介电材料。透光绝缘基板1可以为已知的或是以后会研发出来的任何一种透明的绝缘材料。透光绝缘基板1优选的是由透光的柔性介电材料形成。在其最大可处理温度或其附近退火来改善后面的处理步骤中的大小的稳定性。
在透光绝缘基板1的表面上通过溅射形成不透光的栅电极2。栅电极2可以为已知的或是以后会研发出来的任何一种导电材料。栅电极2优选的是由低阻金属形成。可以使用例如掩膜光刻等传统的光学光刻技术图形化并刻蚀沉积。实际制成过程中,还可以在透光绝缘基板1的表面上形成栅极总线、数据总线、栅极驱动电路、数据驱动电路等等。
一旦在透光绝缘基板1的表面上形成了栅电极2之后,接着就在透光绝缘基板上形成一栅极绝缘膜3。栅极绝缘膜3可以包括多种介电材料中的任何一种,可以形成(或沉积)到不同厚度。栅极绝缘膜3可以使用多种已知的形成或是沉积工艺中的任何一种形成。本实施例中,栅极绝缘膜3由SiNX形成。并采用等离子体增强化学气相沉积法(PECVD)来沉积栅极绝缘膜3。使栅极绝缘膜3完全覆盖栅电极2。
在图3的步骤S202,参考附图4B。在栅极绝缘膜3形成之后,在栅极绝缘膜3上形成一图案化的光导半导体层4,光导半导体层4可以为已知的或是以后会研发出来的任何一种光导半导体材料。本实施例中,光导半导体层4是铟镓锌氧化物(IGZO),由In2O3:Ga2O3:ZnO=1:1:1的靶材,通过溅射法进行成膜。光导半导体层4在位置上与栅电极2重叠,且范围上超出栅电极2。光导半导体层4的中部被栅电极2遮盖。光导半导体层4的两端分别从两个方向上超出栅电极2。光导半导体层4的两端不被栅电极2遮盖。
在本发明中,可以通过控制栅电极2的宽度L直接形成光导半导体层4的沟道的长度L。栅电极2阻挡的B部分的光线,就在光导半导体层4上保留了等同于B部分宽度L的半导体区域,作为沟道。所以,沟道的宽度也等于L。这种方式能够简单有效地提高开口率,也有利于增大薄膜晶体管驱动背板的亮度。同样地,也可以通过控制光导半导体层4两端分别的超出栅电极的区域的长度S和D,就能根据制成工艺的具体需要,有效地分别形成源极区域41和漏极区域42的长度。
在图3的步骤S203,参考附图4C。在光导半导体层4上形成源极区域41和漏极区域42之后,制作一图形化的保护层5。保护层5形成后,在栅极绝缘膜3和光导半导体层4上延伸。采用等离子体增强化学气相沉积法(PECVD)来沉积保护层5。保护层5可以包含多种介电材料中的任何一种,可以形成(或沉积)到不同厚度。也可以使用多种已知的或是以后会研发出来的材料沉积方法或是光学光刻技术中的任何一种。本实施例中,保护层5由SiNX形成。此外,保护层5的图案中,包括了像素电极接触孔51。像素电极接触孔51位于光导半导体层4中漏极区域42的上方,且露出部分漏极区域42。
在图3的步骤S204,参考附图4D。在保护层5形成之后,形成像素电极6。像素电极6灌入像素电极接触孔51,并耦接漏极区域42。像素电极6可以包含多种透明导电材料中的任何一种,可以形成(或沉积)到不同厚度。像素电极6可以使用多种已知的或是以后会研发出来的材料沉积方法或是光学光刻技术中的任何一种。本实施例中,像素电极6的材料选用氧化铟锡(ITO,或者掺锡氧化铟)。氧化铟锡主要的特性是其电学传导和光学透明的组合。然而,薄膜沉积中需要作出妥协,因为高浓度电荷载流子将会增加材料的电导率,但会降低它的透明度。氧化铟锡薄膜最通常是物理气相沉积、或者一些溅射沉积技术的方法沉积到表面。氧化铟锡是一种铟氧化物(In2O3)and锡氧化物(SnO2)的混合物,通常质量比为90%In2O3,10%SnO2。氧化铟锡薄膜还是一种重掺杂、高简并n型半导体材料,其禁带宽度接近3eV,导电率高、可见光透过率高、机械硬度强,而且化学稳定性好。
在图3的步骤S205,参考附图4E。形成像素电极6之后,形成一绝缘层7,覆盖在保护层5上,露出部分像素电极6。绝缘层7可以包含多种介电材料中的任何一种,可以形成(或沉积)到不同厚度。
继续参考附图4E,本发明的薄膜晶体管驱动背板,包括:一透光绝缘基板1、若干不透光的栅电极2、一栅极绝缘膜3、一图案化的光导半导体层4、一图形化的保护层、若干像素电极6以及一绝缘层7。
栅电极2形成于透光绝缘基板1上。栅极绝缘膜3,形成于透光绝缘基板1上,覆盖栅电极2。图案化的光导半导体层4形成于栅极绝缘膜上3,光导半导体层4与栅电极2重叠,且超出栅电极2,通过电磁辐射转化光导半导体层4超出栅电极2的超出区域为导体,分别为薄膜晶体管的源极区域41和漏极区域42。保护层覆盖光导半导体层,保护层上形成有露出漏极区域42的像素电极接触孔51。像素电极6通过像素电极接触孔51耦接漏极区域42。绝缘层7形成于保护层上,露出部分像素电极6。
透光绝缘基板1的材料是玻璃或柔性介电材料。光导半导体层4包含铟、镓和锌氧化物。像素电极6的材料包括氧化铟锡。光导半导体层4从两个相对的方向超出栅电极2。光导半导体层4的超出栅电极2的部分通过一光线照射转化为导体。光导半导体层4与栅电极2的重叠区域被遮盖,未被光线照射,仍为半导体。光线为紫外线。
第三实施例
图5示出根据本发明的第三实施例的,本发明的第一种薄膜晶体管显示装置的制造方法的流程图。如图5所示,本发明的第一种薄膜晶体管显示装置的制造方法,包括以下步骤:
首先,步骤S301,在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极。
然后,步骤S302,在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域。
之后,步骤S303,形成一图形化的保护层,覆盖光导半导体层,保护层上形成有露出漏极区域的像素电极接触孔。
接着,步骤S304,形成像素电极,通过像素电极接触孔耦接漏极区域。
随后,步骤S305,形成一绝缘层,覆盖在保护层上,露出部分像素电极。
最后,步骤S306,提供一有机发光二极管显示面板,将薄膜晶体管驱动背板上的像素电极耦接到有机发光二极管显示面板的像素点。
其中步骤S301至步骤S305均与第二实施例中的步骤S201至步骤S205相同,此处不再赘述。
显然,步骤S306是将通过本发明制成的薄膜晶体管驱动背板与有机发光二极管显示面板相结合。有机发光二极管显示面板可以为已知的或是以后会研发出来的任何一种有机发光二极管显示面板。
图6示出根据本发明的第三实施例的,本发明的第一种薄膜晶体管显示装置的结构示意图。如图6所示,本发明的第一种薄膜晶体管显示装置包括:一透光绝缘基板1、若干不透光的栅电极2、一栅极绝缘膜3、一图案化的光导半导体层4、一图形化的保护层、若干像素电极6、一绝缘层7以及有机发光二极管显示面板的像素点8。
栅电极2形成于透光绝缘基板1上。栅极绝缘膜3,形成于透光绝缘基板1上,覆盖栅电极2。图案化的光导半导体层4形成于栅极绝缘膜上3,光导半导体层4与栅电极2重叠,且超出栅电极2,通过电磁辐射转化光导半导体层4超出栅电极2的超出区域为导体,分别为薄膜晶体管的源极区域41和漏极区域42。保护层覆盖光导半导体层,保护层上形成有露出漏极区域42的像素电极接触孔(参见图4C中的附图标记51)。像素电极6通过像素电极接触孔耦接漏极区域42。绝缘层7形成于保护层上,露出部分像素电极6。薄膜晶体管驱动背板上的像素电极6耦接到有机发光二极管显示面板的像素点8。
透光绝缘基板1的材料是玻璃或柔性介电材料。光导半导体层4包含铟、镓和锌氧化物。像素电极6的材料包括氧化铟锡。光导半导体层4从两个相对的方向超出栅电极2。光导半导体层4的超出栅电极2的部分通过一光线照射转化为导体。光导半导体层4与栅电极2的重叠区域被遮盖,未被光线照射,仍为半导体。光线为紫外线。
本发明制成的薄膜晶体管驱动背板可以最大限度地与各种有机发光二极管显示面板相结合形成显示装置。
第四实施例
图7示出根据本发明的第四实施例的,本发明的第二种薄膜晶体管显示装置的制造方法的流程图。如图7所示,本发明的第二种薄膜晶体管显示装置的制造方法,包括以下步骤:
首先,步骤S401,在一透光绝缘基板上形成若干不透光的栅电极,在透光绝缘基板上形成一栅极绝缘膜,覆盖栅电极。
然后,步骤S402,在栅极绝缘膜上形成一图案化的光导半导体层,光导半导体层包含与栅电极沿透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化超出区域为导体,分别为薄膜晶体管的源极区域和漏极区域。
之后,步骤S403,形成一图形化的保护层,覆盖光导半导体层,保护层上形成有露出漏极区域的像素电极接触孔。
接着,步骤S404,形成像素电极,通过像素电极接触孔耦接漏极区域。
随后,步骤S405,形成一绝缘层,覆盖在保护层上,露出部分像素电极。
最后,步骤S406,提供一液晶显示面板,将薄膜晶体管驱动背板上的像素电极耦接到液晶显示面板的像素点。
其中步骤S401至步骤S405均与第二实施例中的步骤S201至步骤S205相同,此处不再赘述。
显然,步骤S406是将通过本发明制成的薄膜晶体管驱动背板与液晶显示面板相结合。液晶显示面板可以为已知的或是以后会研发出来的任何一种液晶显示面板。
图8示出根据本发明的第四实施例的,本发明的第二种薄膜晶体管显示装置的结构示意图。如图8所示,本发明的第二种薄膜晶体管显示装置包括:一透光绝缘基板1、若干不透光的栅电极2、一栅极绝缘膜3、一图案化的光导半导体层4、一图形化的保护层、若干像素电极6、一绝缘层7以及液晶显示面板的像素点9。
栅电极2形成于透光绝缘基板1上。栅极绝缘膜3,形成于透光绝缘基板1上,覆盖栅电极2。图案化的光导半导体层4形成于栅极绝缘膜上3,光导半导体层4与栅电极2重叠,且超出栅电极2,通过电磁辐射转化光导半导体层4超出栅电极2的超出区域为导体,分别为薄膜晶体管的源极区域41和漏极区域42。保护层覆盖光导半导体层,保护层上形成有露出漏极区域42的像素电极接触孔(参见图4C中的附图标记51)。像素电极6通过像素电极接触孔耦接漏极区域42。绝缘层7形成于保护层上,露出部分像素电极6。薄膜晶体管驱动背板上的像素电极6耦接到液晶显示面板的像素点9。
透光绝缘基板1的材料是玻璃或柔性介电材料。光导半导体层4包含铟、镓和锌氧化物。像素电极6的材料包括氧化铟锡。光导半导体层4从两个相对的方向超出栅电极2。光导半导体层4的超出栅电极2的部分通过一光线照射转化为导体。光导半导体层4与栅电极2的重叠区域被遮盖,未被光线照射,仍为半导体。光线为紫外线。
本发明制成的薄膜晶体管驱动背板可以最大限度地与各种液晶显示面板相结合形成显示装置。
综上可知,本发明的薄膜晶体管驱动背板及其制造方法通过局部转化光导半导体材料,一步形成源极区域、漏极区域以及沟道,制造工序简单,不需要多次使用光阻图案,整体流程周期短,不需要大量金属材料,减少了人力,提高了设备稼动率。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变形或修改,这并不影响本发明的实质内容。
Claims (24)
1.一种薄膜晶体管,其特征在于,包括:
一透光绝缘基板;
若干不透光的栅电极,形成于所述透光绝缘基板上;
一栅极绝缘膜,形成于所述透光绝缘基板上,覆盖所述栅电极;以及
一图案化的光导半导体层,形成于所述栅极绝缘膜上,所述光导半导体层包含与所述栅电极沿所述透光绝缘基板方向重叠区域和超出区域,所述超出区域通过电磁辐射转化为导体,分别为所述薄膜晶体管的源极区域和漏极区域。
2.如权利要求1所述的薄膜晶体管,其特征在于:所述超出区域通过一紫外线照射转化为导体。
3.如权利要求2所述的薄膜晶体管,其特征在于:所述重叠区域被遮盖,未被光线照射,仍为半导体。
4.如权利要求1所述的薄膜晶体管,其特征在于:所述光导半导体层包含铟、镓和锌氧化物。
5.如权利要求1所述的薄膜晶体管,其特征在于:所述光导半导体层从两个相对的方向超出所述栅电极。
6.如权利要求1所述的薄膜晶体管,其特征在于:所述透光绝缘基板的材料是玻璃或柔性介电材料。
7.一种薄膜晶体管的制造方法,其特征在于:至少包括以下步骤:
在一透光绝缘基板上形成若干不透光的栅电极,在所述透光绝缘基板上形成一栅极绝缘膜,覆盖所述栅电极;以及
在所述栅极绝缘膜上形成一图案化的光导半导体层,所述光导半导体层包含与所述栅电极沿所述透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化所述超出区域为导体,分别为所述薄膜晶体管的源极区域和漏极区域。
8.如权利要求7所述的薄膜晶体管的制造方法,其特征在于:所述电磁辐射转化步骤中,提供一紫外线,穿透所述透光绝缘基板,仅照射到所述光导半导体层超出所述栅电极的超出区域。
9.如权利要求8所述的薄膜晶体管的制造方法,其特征在于:所述重叠区域被遮盖,未被光线照射,仍为半导体。
10.如权利要求7所述的薄膜晶体管的制造方法,其特征在于:所述光导半导体层包含铟、镓和锌氧化物。
11.如权利要求7所述的薄膜晶体管的制造方法,其特征在于:所述光导半导体层从两个相对的方向超出所述栅电极。
12.如权利要求7所述的薄膜晶体管的制造方法,其特征在于:所述透光绝缘基板的材料是玻璃或柔性介电材料。
13.一种薄膜晶体管驱动背板,其特征在于,包括:
一透光绝缘基板;
若干不透光的栅电极,形成于所述透光绝缘基板上;
一栅极绝缘膜,形成于所述透光绝缘基板上,覆盖所述栅电极;
一图案化的光导半导体层,形成于所述栅极绝缘膜上,所述光导半导体层包含与所述栅电极沿所述透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化所述超出区域为导体,分别为所述薄膜晶体管的源极区域和漏极区域;以及
一图形化的保护层,覆盖所述光导半导体层,所述保护层上形成有露出所述漏极区域的像素电极接触孔;
像素电极,通过所述像素电极接触孔耦接所述漏极区域;以及
一绝缘层,形成于所述保护层上,露出部分所述像素电极。
14.如权利要求13所述的薄膜晶体管驱动背板,其特征在于:所述超出区域通过一紫外线照射转化为导体。
15.如权利要求14所述的薄膜晶体管驱动背板,其特征在于:所述重叠区域被遮盖,未被光线照射,仍为半导体。
16.如权利要求13所述的薄膜晶体管驱动背板,其特征在于:所述光导半导体层包含铟、镓和锌氧化物。
17.如权利要求13所述的薄膜晶体管驱动背板,其特征在于:所述光导半导体层从两个相对的方向超出所述栅电极。
18.如权利要求13所述的薄膜晶体管驱动背板,其特征在于:所述像素电极的材料包括氧化铟锡。
19.一种薄膜晶体管驱动背板的制造方法,其特征在于,至少包括以下步骤:
在一透光绝缘基板上形成若干不透光的栅电极,在所述透光绝缘基板上形成一栅极绝缘膜,覆盖所述栅电极;
在所述栅极绝缘膜上形成一图案化的光导半导体层,所述光导半导体层包含与所述栅电极沿所述透光绝缘基板方向重叠区域和超出区域,通过电磁辐射转化所述超出区域为导体,分别为所述薄膜晶体管的源极区域和漏极区域;
形成一图形化的保护层,覆盖所述光导半导体层,所述保护层上形成有露出所述漏极区域的像素电极接触孔;
形成像素电极,通过所述像素电极接触孔耦接所述漏极区域;以及
形成一绝缘层,覆盖在所述保护层上,露出部分所述像素电极。
20.如权利要求19所述的薄膜晶体管驱动背板的制造方法,其特征在于:所述电磁辐射转化步骤中,提供一紫外线,穿透所述透光绝缘基板,仅照射到所述光导半导体层超出所述栅电极的超出区域。
21.如权利要求20所述的薄膜晶体管驱动背板的制造方法,其特征在于:所述重叠区域被遮盖,未被光线照射,仍为半导体。
22.如权利要求19所述的薄膜晶体管驱动背板的制造方法,其特征在于:所述光导半导体层包含铟、镓和锌氧化物。
23.如权利要求19所述的薄膜晶体管驱动背板的制造方法,其特征在于:所述光导半导体层从两个相对的方向超出所述栅电极。
24.如权利要求19所述的薄膜晶体管驱动背板的制造方法,其特征在于:所述像素电极的材料包括氧化铟锡。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310567220.8A CN104637950A (zh) | 2013-11-14 | 2013-11-14 | 薄膜晶体管驱动背板及其制造方法 |
TW103107596A TWI563639B (en) | 2013-11-14 | 2014-03-05 | Driving back plate of thin film transistor and manufacturing method thereof |
US14/537,595 US20150129870A1 (en) | 2013-11-14 | 2014-11-10 | Tft driving backplane and method of manufacturing the same |
KR1020140156835A KR20150056052A (ko) | 2013-11-14 | 2014-11-12 | 박막 트랜지스터 구동 백 플레이트 및 그 제조방법 |
JP2014230465A JP2015095657A (ja) | 2013-11-14 | 2014-11-13 | 薄膜トランジスタの駆動バックプレート及びその製造方法 |
US15/238,057 US20160358951A1 (en) | 2013-11-14 | 2016-08-16 | Tft driving backplane and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310567220.8A CN104637950A (zh) | 2013-11-14 | 2013-11-14 | 薄膜晶体管驱动背板及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104637950A true CN104637950A (zh) | 2015-05-20 |
Family
ID=53042972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310567220.8A Pending CN104637950A (zh) | 2013-11-14 | 2013-11-14 | 薄膜晶体管驱动背板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20150129870A1 (zh) |
JP (1) | JP2015095657A (zh) |
KR (1) | KR20150056052A (zh) |
CN (1) | CN104637950A (zh) |
TW (1) | TWI563639B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900531A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
WO2017185497A1 (zh) * | 2016-04-29 | 2017-11-02 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及阵列基板制作方法 |
WO2017215043A1 (zh) * | 2016-06-15 | 2017-12-21 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法 |
WO2018161372A1 (zh) * | 2017-03-06 | 2018-09-13 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
CN111796456A (zh) * | 2020-07-09 | 2020-10-20 | Tcl华星光电技术有限公司 | 背板和背板的制备方法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102091664B1 (ko) * | 2013-09-27 | 2020-03-23 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조방법 |
CN105789279A (zh) * | 2016-03-11 | 2016-07-20 | 深圳市华星光电技术有限公司 | 薄膜晶体管、液晶显示面板及薄膜晶体管的制备方法 |
KR101831186B1 (ko) * | 2016-06-30 | 2018-02-22 | 엘지디스플레이 주식회사 | 코플라나 형태의 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치 |
CN106206796A (zh) * | 2016-07-26 | 2016-12-07 | 无锡中洁能源技术有限公司 | 一种高转化率太阳能背板结构 |
CN109216373B (zh) * | 2017-07-07 | 2021-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法 |
CN107579006B (zh) * | 2017-09-13 | 2019-08-06 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法 |
KR102468509B1 (ko) * | 2017-11-29 | 2022-11-17 | 엘지디스플레이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치 |
TWI699892B (zh) * | 2018-09-21 | 2020-07-21 | 友達光電股份有限公司 | 電子裝置及其製造方法 |
CN109148491B (zh) * | 2018-11-01 | 2021-03-16 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN112509974B (zh) * | 2020-12-01 | 2021-07-02 | 绵阳惠科光电科技有限公司 | 一种igzo阵列基板的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111125A (ja) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置 |
JP2010191107A (ja) * | 2009-02-17 | 2010-09-02 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
CN102854665A (zh) * | 2011-06-07 | 2013-01-02 | 株式会社日本显示器西 | 显示装置和电子设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP5089139B2 (ja) * | 2005-11-15 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101112655B1 (ko) * | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
KR101108176B1 (ko) * | 2010-07-07 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치 |
CN105097710A (zh) * | 2014-04-25 | 2015-11-25 | 上海和辉光电有限公司 | 薄膜晶体管阵列基板及其制造方法 |
-
2013
- 2013-11-14 CN CN201310567220.8A patent/CN104637950A/zh active Pending
-
2014
- 2014-03-05 TW TW103107596A patent/TWI563639B/zh active
- 2014-11-10 US US14/537,595 patent/US20150129870A1/en not_active Abandoned
- 2014-11-12 KR KR1020140156835A patent/KR20150056052A/ko not_active Application Discontinuation
- 2014-11-13 JP JP2014230465A patent/JP2015095657A/ja active Pending
-
2016
- 2016-08-16 US US15/238,057 patent/US20160358951A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009111125A (ja) * | 2007-10-30 | 2009-05-21 | Fujifilm Corp | 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置 |
JP2010191107A (ja) * | 2009-02-17 | 2010-09-02 | Videocon Global Ltd | 液晶表示装置及びその製造方法 |
CN102854665A (zh) * | 2011-06-07 | 2013-01-02 | 株式会社日本显示器西 | 显示装置和电子设备 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104900531A (zh) * | 2015-06-08 | 2015-09-09 | 京东方科技集团股份有限公司 | 一种氧化物薄膜晶体管、阵列基板及制作方法、显示装置 |
US10141444B2 (en) | 2015-06-08 | 2018-11-27 | Boe Technology Group Co., Ltd. | Oxide thin-film transistor with illuminated OHMIC contact layers, array substrate and methods for manufacturing the same, and display device |
WO2017185497A1 (zh) * | 2016-04-29 | 2017-11-02 | 深圳市华星光电技术有限公司 | 阵列基板、液晶显示面板及阵列基板制作方法 |
US10204941B2 (en) | 2016-04-29 | 2019-02-12 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Method for manufacturing array substrate having source and drain transfer portions integrated with channel |
US10388679B2 (en) | 2016-04-29 | 2019-08-20 | Shenzhen China Star Optoelectronics Technology Co., Ltd | Array substrate having source and drain transfer portions integrated with channel and liquid crystal display panel including same |
WO2017215043A1 (zh) * | 2016-06-15 | 2017-12-21 | 武汉华星光电技术有限公司 | 薄膜晶体管的制备方法 |
US10141433B2 (en) | 2016-06-15 | 2018-11-27 | Wuhan China Star Optoelectronics Technology Co., Ltd | Method of manufacturing thin film transistor |
WO2018161372A1 (zh) * | 2017-03-06 | 2018-09-13 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制备方法、显示装置 |
CN111796456A (zh) * | 2020-07-09 | 2020-10-20 | Tcl华星光电技术有限公司 | 背板和背板的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20150056052A (ko) | 2015-05-22 |
US20150129870A1 (en) | 2015-05-14 |
JP2015095657A (ja) | 2015-05-18 |
US20160358951A1 (en) | 2016-12-08 |
TWI563639B (en) | 2016-12-21 |
TW201519416A (zh) | 2015-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104637950A (zh) | 薄膜晶体管驱动背板及其制造方法 | |
CN110047880B (zh) | 显示面板 | |
CN106847743B (zh) | Tft基板及其制作方法 | |
CN105702623B (zh) | Tft阵列基板的制作方法 | |
CN105489552B (zh) | Ltps阵列基板的制作方法 | |
US8377760B2 (en) | Thin film transistor | |
CN106057735B (zh) | Tft背板的制作方法及tft背板 | |
CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
CN105573549A (zh) | 阵列基板、触控屏和触控显示装置及其制作方法 | |
CN105097675A (zh) | 阵列基板及其制备方法 | |
CN102651343B (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
CN104810382A (zh) | Amoled背板的制作方法及其结构 | |
US8183769B2 (en) | Organic electroluminescent display unit and method for fabricating the same | |
CN108376688A (zh) | 一种感光组件及其制备方法、阵列基板、显示装置 | |
CN105789117B (zh) | Tft基板的制作方法及制得的tft基板 | |
CN104538429A (zh) | Amoled背板的制作方法及其结构 | |
WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
CN103928343B (zh) | 薄膜晶体管及有机发光二极管显示器制备方法 | |
CN102723344B (zh) | 一种阵列基板及其制造方法和液晶显示器 | |
CN105652541A (zh) | 阵列基板的制作方法及液晶显示面板 | |
CN102064109B (zh) | 薄膜晶体管及其制造方法 | |
CN104465669A (zh) | 阵列基板及其制作方法、显示装置 | |
CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
CN104966718A (zh) | Amoled背板的制作方法及其结构 | |
CN109473448A (zh) | 阵列基板及其制备方法、液晶显示面板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150520 |