TWI699892B - 電子裝置及其製造方法 - Google Patents

電子裝置及其製造方法 Download PDF

Info

Publication number
TWI699892B
TWI699892B TW107133355A TW107133355A TWI699892B TW I699892 B TWI699892 B TW I699892B TW 107133355 A TW107133355 A TW 107133355A TW 107133355 A TW107133355 A TW 107133355A TW I699892 B TWI699892 B TW I699892B
Authority
TW
Taiwan
Prior art keywords
region
drain
source
channel
channel region
Prior art date
Application number
TW107133355A
Other languages
English (en)
Other versions
TW202013732A (zh
Inventor
黃景亮
葉家宏
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107133355A priority Critical patent/TWI699892B/zh
Priority to CN201910257765.6A priority patent/CN109920805B/zh
Priority to CN202110075162.1A priority patent/CN112951843A/zh
Publication of TW202013732A publication Critical patent/TW202013732A/zh
Application granted granted Critical
Publication of TWI699892B publication Critical patent/TWI699892B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本發明提供一種電子裝置及其製造方法。電子裝置包括基板、第一主動元件、第二主動元件、保護層以及控制電極。第一主動元件與第二主動元件位於基板上。第一主動元件包括第一源極區、第一通道區、第一汲極區、第一閘極、第一源極與第一汲極。第二主動元件包括第二源極區、第二通道區、第二汲極區、第二閘極、第二源極與第二汲極。第一通道區之材料不同於第二通道區之材料。第一源極區、第一汲極區、第二源極區與第二汲極區之材料相同。控制電極電性連接第二汲極。

Description

電子裝置及其製造方法
本發明是有關於一種電子裝置，且特別是有關於一種包括第一主動元件與第二主動元件的電子裝置及其製造方法。
在電子裝置中往往包含了許多的主動元件，為了因應各種不同的功能需求，電子裝置中可能含有一種以上的主動元件。舉例來說，在顯示裝置中，為了獲得較好的產品性能，位於驅動電路中的主動元件可能與位於畫素中的主動元件具有不同的阻抗。
在現有技術中，可以藉由調整通道區長度以獲得不同阻抗的主動元件。然而，僅通過調整主動元件的通道區長度難以應付不同功能需求。為了形成性能差異較大的主動元件，往往需要增加許多的製程步驟，這導致了電子裝置的製造成本大幅上升。
本發明提供一種電子裝置，具有低製造成本以及易於製造的優點。
本發明提供一種電子裝置的製造方法，具有低製造成本以及易於製造的優點。
本發明的至少一實施例提供一種電子裝置包括基板、第一主動元件、第二主動元件、保護層以及控制電極。第一主動元件與第二主動元件位於基板上。第一主動元件包括第一源極區、第一通道區、第一汲極區、第一閘極、第一源極與第一汲極。第一閘極對應於第一通道區設置，且與第一通道區之間夾有閘極絕緣層。第一源極與第一汲極分別對應且電性連接至第一源極區與第一汲極區。第二主動元件包括第二源極區、第二通道區、第二汲極區、第二閘極、第二源極與第二汲極。第一通道區之材料不同於第二通道區之材料。第一源極區、第一汲極區、第二源極區與第二汲極區之材料相同。第二閘極對應於第二通道區設置，且與第二通道區之間夾有閘極絕緣層。第二源極與第二汲極分別對應且電性連接至第二源極區與第二汲極區。保護層位於第一主動元件以及第二主動元件上。控制電極電性連接該第二汲極。
本發明的至少一實施例提供一種電子裝置的製造方法，包括：提供基板；形成第一源極區、第一通道區、第一汲極區、第二源極區、第二通道區以及第二汲極區於基板上，其中第一通道區之材料不同於第二通道區之材料，第一源極區、第一汲極區、第二源極區與第二汲極區之材料相同；形成閘極絕緣層於基板上；形成第一閘極與第二閘極於基板上；形成第一源極、第一汲極、第二源極與第二汲極於基板上，其中第一源極與第一汲極分別對應且電性連接至第一源極區與第一汲極區，第二源極與第二汲極分別對應且電性連接至第二源極區與第二汲極區；形成保護層於第一源極、第一汲極、第二源極與第二汲極上；形成控制電極以電性連接第二汲極。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A~圖1E是依照本發明的一實施例的一種電子裝置的製造方法的剖面示意圖。
請參考圖1A，提供基板SB。形成第一通道區CH1於基板SB上。
在本實施例中，基板SB與第一通道區CH1之間選擇性地可以具有絕緣層I0，但本發明不以此為限。
請參考圖1B，形成第一源極區SA1、第一汲極區DA1、第二源極區SA2、第二通道區CH2以及第二汲極區DA2於基板SB上。第一通道區CH1位於第一源極區SA1與第一汲極區DA1之間，第二通道區CH2位於第二源極區SA2與第二汲極區DA2之間。第二源極區SA2、第二通道區CH2以及第二汲極區DA2依序連接，且第一源極區SA1、第一通道區CH1以及第一汲極區DA1依序連接。
在本實施例中，先形成第一通道CH1於基板SB上，接著再形成第一源極區SA1、第一汲極區DA1、第二源極區SA2、第二通道區CH2以及第二汲極區DA2於基板SB上。第一通道區CH1之材料不同於第二通道區CH2之材料。第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極區DA2之材料相同。在本實施例中，第一通道區CH1的材料包括矽，例如為非晶矽、多晶矽、微晶矽或單晶矽。舉例來說，第一通道區CH1的材料包括多晶矽，且形成第一通道區CH1的製程包括低溫多晶矽（Low Temperature Poly-silicon，LTPS）製程。第二通道區CH2、第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極區DA2之材料包括金屬氧化物。本實施例是以第二通道區CH2、第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極區DA2的材料包括氧化銦鎵鋅為例。
在一些實施例中，形成第二通道區CH2、第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極區DA2的方法例如包括先形成金屬氧化物層，接著再以酸蝕刻的方式圖案化金屬氧化物層，以形成第二通道區CH2、第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極區DA2。酸蝕刻例如是使用草酸或其他合適的蝕刻液。
請參考圖1C，對第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2進行處理製程，以使第一源極區SA1與第一汲極區DA1的電阻小於第一通道區CH1的電阻，且使第二源極區SA2與第二汲極區DA2的電阻小於第二通道區CH2的電阻。在本實施例中，處理製程包括電漿處理製程（例如為氫電漿處理製程或其他電漿處理製程）。
在一些實施例中，於處理製程之前更包括形成圖案化遮罩層於第二通道區CH2上，以避免電漿處理製程直接影響第二通道區CH2的電阻。在一些實施例中，電漿處理製程為氫電漿處理製程，且在對第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2進行電漿處理製程的同時，也會對第一通道區CH1進行氫電漿處理製程，藉此可以修補第一通道區CH1中的矽鍵結，但本發明不以為限。前述圖案化遮罩層也可以形成於第一通道區CH1上。
請參考圖1D，形成閘極絕緣層GI於基板SB上。在本實施例中，形成閘極絕緣層GI於第一源極區SA1、第一汲極區DA1、第二源極區SA2、第二汲極區DA2、第一通道區CH1以及第二通道區CH2上。
形成第一閘極G1與第二閘極G2於基板SB上。在本實施例中，形成第一閘極G1與第二閘極G2於閘極絕緣層GI上。第一閘極G1對應於第一通道區CH1設置，且與第一通道區CH1之間夾有閘極絕緣層GI。第二閘極G2對應於第二通道區CH2設置，且與第二通道區CH2之間夾有閘極絕緣層GI。第一閘極G1與第二閘極G2位於同一平面或同一層絕緣層上，且例如是藉由同樣的導電材料形成，因此能減少製程所需的光罩數量。
形成絕緣層I1於第一閘極G1與第二閘極G2上。形成第一源極S1、第一汲極D1、第二源極S2與第二汲極D2於基板SB上，其中第一源極S1與第一汲極D1分別對應且電性連接至第一源極區SA1與第一汲極區DA1，第二源極S2與第二汲極D2分別對應且電性連接至第二源極區SA2與第二汲極區DA2。舉例來說，形成第一源極S1、第一汲極D1、第二源極S2與第二汲極D2於絕緣層I1上，第一源極S1與第一汲極D1分別透過開口H1、H2而連接至第一源極區SA1與第一汲極區DA1，且第二源極S2與第二汲極D2分別透過開口H3、H4而連接至第二源極區SA2與第二汲極區DA2。開口H1、H2、H3、H4至少貫穿絕緣層I1，在本實施例中，開口H1、H2、H3、H4貫穿絕緣層I1以及閘極絕緣層GI。第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2位於同一平面或同一層絕緣層上，且例如是藉由同樣的導電材料形成，因此能減少製程所需的光罩數量。
雖然在本實施例中，是先進行處理製程接著才形成絕緣層I1，但本發明不以此為限。在其他實施例中，絕緣層I1為層間介質層（interlayer dielectrically layer），且絕緣層I1與第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2接觸，藉由層間介質層中的氫元素或其他元素，可以使第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2的電阻降低。換句話說，使第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2電阻降低的處理製程不一定是電漿處理製程，且可以於形成絕緣層I1後才執行。
至此，第一主動元件T1與第二主動元件T2大致完成。第一主動元件T1與第二主動元件T2位於基板SB上。第一主動元件T1包括第一主動層SM1、第一閘極G1、第一源極S1與第一汲極D1。第一主動層SM1包括第一源極區SA1、第一汲極區DA1以及位於第一源極區SA1與第一汲極區DA1之間的第一通道區CH1。第二主動元件T2包括第二主動層SM2、第二閘極G2、第二源極S2與第二汲極D2。第二主動層SM2包括第二源極區SA2、第二汲極區DA2以及位於第二源極區SA2與第二汲極區DA2之間的第二通道區CH2。
在本實施例中，是以第一通道區CH1位於基板SB與第一閘極G1之間，且第二通道區CH2位於SB基板與第二閘極G2之間為例，也可以說第一主動元件T1與第二主動元件T2是以頂部閘極型薄膜電晶體為例，但本發明不以此為限。在其他實施例中，第一主動元件T1與第二主動元件T2可以是底部閘極型薄膜電晶體或其他形式的薄膜電晶體。
請參考圖1E，形成保護層PL於第一源極S1、第一汲極D1、第二源極S2與第二汲極D2上。換句話說，保護層PL位於第一主動元件T1以及第二主動元件T2上。形成控制電極E以電性連接第二汲極D2。在本實施例中，控制電極E形成於保護層PL上，且透過保護層PL的開口O而電性連接至第二主動元件T2的第二汲極D2。至此，電子裝置10大致完成。在一些實施例中，第一主動元件T1以及第二主動元件T2皆為N型薄膜電晶體，可以再額外形成另一P型薄膜電晶體與第一主動元件T1或第二主動元件T2共同構成互補式金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，CMOS）。
基於上述，由於第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2之材料相同，可以用同樣的處理製程調整第一主動層SM1與第二主動層SM2的電阻，不需要額外對第一主動層SM1進行其他處理製程（例如不需要對第一主動層SM1中的矽進行離子植入製程）就可以製造出具有不同性能的第一主動元件T1以及第二主動元件T2。因此，可以節省光罩的使用，使電子裝置10具有低製造成本以及易於製造的優點。
圖2是依照本發明的一實施例的一種電子裝置的上視示意圖。在此必須說明的是，圖2的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請同時參考圖1E以及圖2，在本實施例中，電子裝置10為顯示裝置。
基板SB上包括顯示區AA以及相鄰於顯示區AA的非顯示區BA。非顯示區BA上具有驅動電路SR。
在一些實施例中，第一主動元件T1位於非顯示區BA，例如位於驅動電路SR中。位於非顯示區BA的第一主動元件T1的第一通道區CH1之材料包括多晶矽，能使顯示裝置具有窄邊框的優點。在一些實施例中，第二主動元件T2位於顯示區AA，且控制電極E為畫素電極。位於顯示區AA的第二主動元件T2的第二通道區CH2之材料包括金屬氧化物（例如：氧化銦鎵鋅），能使顯示裝置能夠低頻操作，藉此獲得低耗能的優點。
在本實施例中，第一主動元件T1與第二主動元件T2皆為頂部閘極型薄膜電晶體，因此顯示裝置具有高開口率的優點。
在一些實施例中，也可以是第一主動元件T1與第二主動元件T皆位於顯示區AA中或皆位於非顯示區BA的驅動電路SR中。控制電極E可以是連接其他電子元件的連接電極。
圖3是依照本發明的一實施例的一種電子裝置的局部電路示意圖。在此必須說明的是，圖3的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請同時參考圖1E以及圖3，在本實施例中，第一主動元件T1的第一閘極G1電性連接至掃描線SL，第一主動元件T1的第一源極S1電性連接至資料線DL，第一主動元件T1的第一汲極D1電性連接至第二主動元件T2的第二閘極G2，第二主動元件T2的第二源極S2電性連接至訊號線CL，第二主動元件T2的第二源極S2電性連接至控制電極E。在一些實施例中，第二主動元件T2的第二閘極G2以及第二主動元件T2的第二源極S2可以分別電性連接至電容的兩端，但本發明不以此為限。
雖然本實施例以第一主動元件T1的第一汲極D1電性連接至第二主動元件T2的第二閘極G2為例，但本發明不以此為限。第一主動元件T1與第二主動元件T2也可以互相分離。
圖4A~圖4C是依照本發明的一實施例的一種處理製程的剖面示意圖。在此必須說明的是，圖4A~圖4C的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖4A，於源極區SA、通道區CH以及汲極區DA上形成遮罩層SH，遮罩層SH例如是以半色調光罩（halftone mask）定義出來的光阻層，遮罩層SH於通道區CH上的厚度t1大於遮罩層SH於源極區SA與汲極區DA上的厚度t2。
請參考圖4B，對遮罩層SH進行灰化製程，以形成圖案化遮罩層SH’，灰化製程例如是以氧電漿進行，但本發明不以此為限。由於遮罩層SH於通道區CH上的厚度t1大於遮罩層SH於源極區SA與汲極區DA上的厚度t2，圖案化遮罩層SH’覆蓋通道區CH且暴露出源極區SA與汲極區DA。
請參考圖4C，以圖案化遮罩層SH’為罩幕進行處理製程，以使源極區SA與汲極區DA的電阻小於通道區CH。在一些實施例中，進行處理製程以後會移除圖案化遮罩層SH’，但本發明不以此為限，圖案化遮罩層SH’也可以保留下來，作為通道區CH的保護層使用。
在一些實施例中，通道區CH、源極區SA與汲極區DA的材料包括金屬氧化物（例如氧化銦鎵鋅），且處理製程為氫處理製程或其他合適的製程，其中氫的來源可以是氫電漿或其他絕緣層中的氫。
在一些實施例中，通道區CH、源極區SA與汲極區DA的材料包括矽（例如多晶矽），且處理製程為摻雜製程，例如離子植入製程或其他合適的製程。
圖5A~圖5C是依照本發明的一實施例的一種處理製程的剖面示意圖。在此必須說明的是，圖5A~圖5C的實施例沿用圖4A~圖4C的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖5A，於源極區SA、通道區CH以及汲極區DA上形成遮罩層SH，遮罩層SH例如是以光罩定義出來的光阻層。遮罩層SH的厚度隨著遠離遮罩層SH的中央而變薄，也可以說遮罩層SH對應於光罩開口中央處的厚度大於遮罩層SH對應於光罩開口邊緣處的厚度。
請參考圖5B，對遮罩層SH進行灰化製程，以形成圖案化遮罩層SH’，灰化製程例如是以氧電漿進行，但本發明不以此為限。由於遮罩層SH的厚度隨著遠離遮罩層SH的中央而變薄，圖案化遮罩層SH’覆蓋通道區CH且暴露出源極區SA與汲極區DA。
請參考圖5C，以圖案化遮罩層SH’為罩幕進行處理製程，以使源極區SA與汲極區DA的電阻小於通道區CH。在一些實施例中，進行處理製程以後會移除圖案化遮罩層SH’，但本發明不以此為限，圖案化遮罩層SH’也可以保留下來，作為通道區CH的保護層使用。
圖6是依照本發明的一實施例的一種電子裝置的剖面示意圖。在此必須說明的是，圖6的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖6的電子裝置20與圖1E的電子裝置10的主要差異在於：電子裝置20的第一源極區SA1與第一汲極區DA1於垂直基板SB的方向y上覆蓋部分第一通道區CH1。
請參考圖6，由於的第一源極區SA1與第一汲極區DA1於垂直基板SB的方向y上覆蓋部分第一通道區CH1，第一源極區SA1與第一通道區CH1之接觸面積以及第一汲極區DA1與第一通道區CH1之接觸面積可以較大。在本實施例中，第一源極區SA1與第一通道區CH1可以較容易對位，且第一汲極區DA1與第一通道區CH1也可以較容易對位。比較不會因為第一源極區SA1與第一通道區CH1之間或者第一汲極區DA1與第一通道區CH1之間沒有對準而造成斷路。
圖7A~圖7F是依照本發明的一實施例的一種電子裝置的剖面示意圖。在此必須說明的是，圖7A~圖7F的實施例沿用圖1A~圖1E的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
請參考圖7A，形成第一通道區CH1、第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2於基板SB上。第一通道區CH1位於第一源極區SA1與第一汲極區DA1之間，且第一源極區SA1、第一通道區CH1以及第一汲極區DA1依序連接。
在本實施例中，第一通道區CH1、第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2的材料包括矽，例如為非晶矽、多晶矽、微晶矽或單晶矽。舉例來說，第一通道區CH1、第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2的材料包括多晶矽，且形成第一通道區CH1、第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2的製程包括低溫多晶矽（Low Temperature Poly-silicon，LTPS）製程。
請參考圖7B，形成第二通道區CH2於基板SB上。第二通道區CH2位於第二源極區SA2與第二汲極區DA2之間。第二源極區SA2、第二通道區CH2以及第二汲極區DA2依序連接。
在本實施例中，先形成第一通道CH1、第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2於基板SB上，接著再形成第二通道區CH2於基板SB上。第一通道區CH1材料不同於第二通道區CH2，第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極區DA2之材料相同。第二通道區CH2之材料包括金屬氧化物。本實施例是以第二通道區CH2的材料包括氧化銦鎵鋅為例。
在一些實施例中，形成第二通道區CH2的方法例如包括先形成金屬氧化物層，接著再以酸蝕刻的方式圖案化金屬氧化物層，以形成第二通道區CH2。酸蝕刻例如是使用草酸或其他合適的蝕刻液。
請參考圖7C，對第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2進行處理製程，以使第一源極區SA1與第一汲極區DA1的電阻小於第一通道區CH1的電阻，且使第二源極區SA2與第二汲極區DA2的電阻小於第二通道區CH2的電阻。在本實施例中，處理製程包括摻雜製程，例如是離子植入製程。在本實施例中，進行處理製程之後，第一源極區SA1、第一汲極區DA1、第二源極區SA2與第二汲極DA2的材料包括經摻雜的矽。第一源極區SA1與第一汲極區DA1為第一型態之經摻雜的矽，且第二源極區SA2與第二汲極區DA2為第二型態之經摻雜的矽。舉例來說，第一型態之經摻雜的矽以及第二型態之經摻雜的矽皆為N型摻雜的矽。在其他實施例中，第一型態之經摻雜的矽以及第二型態之經摻雜的矽為不同型態之經摻雜的矽。
在一些實施例中，於處理製程之前更包括形成圖案化遮罩層於第一通道區CH1上，以避免處理製程直接影響第一通道區CH1的電阻。在一些實施例中，前述圖案化遮罩層也可以形成於第二通道區CH2上。
請參考圖7D，在本實施例中，選擇性的可以進行輕摻雜製程，以形成輕摻雜區M於第一源極區SA1與第一通道區CH1之間以及第一汲極區DA1與第一通道區CH1之間。
在一些實施例中，第二源極區SA2與第二通道區CH2之間以及第二汲極區DA2與第二通道區CH2之間也可以包括輕摻雜區M，但本發明不以此為限。
請參考圖7E，形成閘極絕緣層GI於基板SB上。在本實施例中，形成閘極絕緣層GI於第一源極區SA1、第一汲極區DA1、第二源極區SA2、第二汲極區DA2、第一通道區CH1、第二通道區CH2以及輕摻雜區M上。
形成第一閘極G1與第二閘極G2於基板SB上。在本實施例中，形成第一閘極G1與第二閘極G2於閘極絕緣層GI上。第一閘極G1對應於第一通道區CH1設置，且與第一通道區CH1之間夾有閘極絕緣層GI。第二閘極G2對應於第二通道區CH2設置，且與第二通道區CH2之間夾有閘極絕緣層GI。第一閘極G1與第二閘極G2位於同一平面或同一層絕緣層上，且例如是藉由同樣的導電材料形成，因此能減少製程所需的光罩數量。
形成絕緣層I1於第一閘極G1與第二閘極G2上。形成第一源極S1、第一汲極D1、第二源極S2與第二汲極D2於基板SB上，其中第一源極S1與第一汲極D1分別對應且電性連接至第一源極區SA1與第一汲極區DA1，第二源極S2與第二汲極D2分別對應且電性連接至第二源極區SA2與第二汲極區DA2。舉例來說，形成第一源極S1、第一汲極D1、第二源極S2與第二汲極D2於絕緣層I1上，第一源極S1與第一汲極D1分別透過開口H1、H2而連接至第一源極區SA1與第一汲極區DA1，且第二源極S2與第二汲極D2分別透過開口H3、H4而連接至第二源極區SA2與第二汲極區DA2。開口H1、H2、H3、H4至少貫穿絕緣層I1，在本實施例中，開口H1、H2、H3、H4貫穿絕緣層I1以及閘極絕緣層GI。第一源極S1、第一汲極D1、第二源極S2以及第二汲極D2位於同一平面或同一層絕緣層上，且例如是藉由同樣的導電材料形成，因此能減少製程所需的光罩數量。
雖然在本實施例中，是先進行處理製程接著才形成閘極絕緣層GI、第一閘極G1與第二閘極G2，但本發明不以此為限。在其他實施例中，先形成閘極絕緣層GI、第一閘極G1與第二閘極G2，接著以第一閘極G1與第二閘極G2為罩幕進行處理製程。在一些實施例中，先形成圖案化導電層於閘極絕緣層GI上，接著以圖案化導電層為罩幕進行處理製程，然後蝕刻圖案化導電層以形成第一閘極G1與第二閘極G2，接著再以第一閘極G1與第二閘極G2為罩幕進行輕摻雜製程。
至此，第一主動元件T1與第二主動元件T2大致完成。第一主動元件T1與第二主動元件T2位於基板SB上。第一主動元件T1包括第一主動層SM1、第一閘極G1、第一源極S1與第一汲極D1。第一主動層SM1包括第一源極區SA1、第一汲極區DA1以及位於第一源極區SA1與第一汲極區DA1之間的第一通道區CH1以及輕摻雜區M。第二主動元件T2包括第二主動層SM2、第二閘極G2、第二源極S2與第二汲極D2。第二主動層SM2包括第二源極區SA2、第二汲極區DA2以及位於第二源極區SA2與第二汲極區DA2之間的第二通道區CH2。
在本實施例中，是以第一通道區CH1位於基板SB與第一閘極G1之間，且第二通道區CH2位於SB基板與第二閘極G2之間為例，也可以說第一主動元件T1與第二主動元件T2是以頂部閘極型薄膜電晶體為例，但本發明不以此為限。在其他實施例中，第一主動元件T1與第二主動元件T2可以是底部閘極型薄膜電晶體或其他形式的薄膜電晶體。
請參考圖7F，形成保護層PL於第一源極S1、第一汲極D1、第二源極S2與第二汲極D2上。換句話說，保護層PL位於第一主動元件T1以及第二主動元件T2上。形成控制電極E以電性連接第二汲極D2。在本實施例中，控制電極E形成於保護層PL上，且透過保護層PL的開口O而電性連接至控制電極E。至此，電子裝置30大致完成。
基於上述，由於第一源極區SA1、第一汲極區DA1、第二源極區SA2以及第二汲極區DA2之材料相同，可以用同樣的處理製程調整第一主動層SM1與第二主動層SM2的電阻，不需要額外對第二主動層SM2進行其他處理製程（例如不需要對第二主動層SM2中的金屬氧化物進行氫電漿處理製程）就可以製造出具有不同性能的第一主動元件T1以及第二主動元件T2。因此，可以節省光罩的使用，使電子裝置30具有低製造成本以及易於製造的優點。
圖8是依照本發明的一實施例的一種電子裝置的剖面示意圖。在此必須說明的是，圖8的實施例沿用圖7A~圖7F的實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，在此不贅述。
圖8的電子裝置40與圖7F的電子裝置30的主要差異在於：電子裝置40的第二通道區CH2於垂直基板SB的方向y上覆蓋部分第二源極區SA2與部分第二汲極區DA2。
請參考圖8，由於的第二通道區CH2於垂直基板SB的方向y上覆蓋部分第二源極區SA2與部分第二汲極區DA2，第二源極區SA2與第二通道區CH2之接觸面積以及第二汲極區DA2與第二通道區CH2之接觸面積可以較大。在本實施例中，第二源極區SA2與第二通道區CH2可以較容易對位，且第二汲極區DA2與第二通道區CH2也可以較容易對位。比較不會因為第二源極區SA2與第二通道區CH2之間或者第二汲極區DA2與第二通道區CH2之間沒有對準而造成斷路。
綜上所述，由於第一源極區、第一汲極區、第二源極區以及第二汲極區之材料相同，可以用同樣的處理製程調整第一主動層與第二主動層的電阻就可以製造出具有不同性能的第一主動元件以及第二主動元件。因此，可以節省光罩的使用，使電子裝置具有低製造成本以及易於製造的優點。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10、20、30、40:電子裝置AA:顯示區BA:非顯示區CH:通道區CH1:第一通道區CH2:第二通道區CL:訊號線D1:第一汲極D2:第二汲極DA:汲極區DA1:第一汲極區DA2:第二汲極區DL:資料線E:控制電極G1:第一閘極G2:第二閘極GI:閘極絕緣層H1、H2、H3、H4、O:開口I0、I1:絕緣層M:輕摻雜區PL:保護層S1:第一源極S2:第二源極SA:源極區SA1:第一源極區SA2:第二源極區SB:基板SH:遮罩層SH’:圖案化遮罩層SL:掃描線SM1:第一主動層SM2:第二主動層SR:驅動電路T1:第一主動元件T2:第二主動元件t1、t2:厚度y:方向
圖1A~圖1E是依照本發明的一實施例的一種電子裝置的製造方法的剖面示意圖。 圖2是依照本發明的一實施例的一種電子裝置的上視示意圖。 圖3是依照本發明的一實施例的一種電子裝置的局部電路示意圖。 圖4A~圖4C是依照本發明的一實施例的一種處理製程的剖面示意圖。 圖5A~圖5C是依照本發明的一實施例的一種處理製程的剖面示意圖。 圖6是依照本發明的一實施例的一種電子裝置的剖面示意圖。 圖7A~圖7F是依照本發明的一實施例的一種電子裝置的製造方法的剖面示意圖。 圖8是依照本發明的一實施例的一種電子裝置的剖面示意圖。
10:電子裝置
CH1:第一通道區
CH2:第二通道區
D1:第一汲極
D2:第二汲極
DA1:第一汲極區
DA2:第二汲極區
E:控制電極
G1:第一閘極
G2:第二閘極
GI:閘極絕緣層
H1、H2、H3、H4、O:開口
I0、I1:絕緣層
PL:保護層
S1:第一源極
S2:第二源極
SA1:第一源極區
SA2:第二源極區
SB:基板
SM1:第一主動層
SM2:第二主動層
T1:第一主動元件
T2:第二主動元件

Claims (18)

  1. 一種電子裝置，包括：一基板；一第一主動元件，位於該基板上，且包括：一第一源極區、一第一通道區以及一第一汲極區；一第一閘極，對應於該第一通道區設置，且與該第一通道區之間夾有一閘極絕緣層；以及一第一源極與一第一汲極，分別對應且電性連接至該第一源極區與該第一汲極區；一第二主動元件，位於該基板上，且包括：一第二源極區、一第二通道區以及一第二汲極區，其中該第一通道區之材料不同於該第二通道區之材料，該第一源極區、該第一汲極區、該第二源極區與該第二汲極區之材料相同，其中該第一源極區、該第一汲極區、該第二源極區以及該第二汲極區的材料包括金屬氧化物；一第二閘極，對應於該第二通道區設置，且與該第二通道區之間夾有該閘極絕緣層；以及一第二源極與一第二汲極，分別對應且電性連接至該第二源極區與該第二汲極區；一保護層，位於該第一主動元件以及該第二主動元件上；一控制電極，電性連接該第二汲極。
  2. 如申請專利範圍第1項所述的電子裝置，其中該第一通道區的材料包括矽。
  3. 如申請專利範圍第1項所述的電子裝置，其中該第二通道區的材料包括金屬氧化物。
  4. 如申請專利範圍第1項所述的電子裝置，其中該第一源極區與該第一汲極區的電阻小於該第一通道區的電阻，該第二源極區與該第二汲極區的電阻小於該第二通道區的電阻。
  5. 如申請專利範圍第1項所述的電子裝置，其中該第一通道區位於該基板與該第一閘極之間，且該第二通道區位於該基板與該第二閘極之間。
  6. 如申請專利範圍第1項所述的電子裝置，其中該第一源極區與該第一汲極區於垂直該基板的方向上覆蓋部分該第一通道區。
  7. 如申請專利範圍第1項所述的電子裝置，其中該第二通道區於垂直該基板的方向上覆蓋部分該第二源極區與部分該第二汲極區。
  8. 如申請專利範圍第1項所述的電子裝置，其中該第一主動元件包括一第一主動層，該第一主動層包括該第一源極區、該第一汲極區以及位於該第一源極區與該第一汲極區之間的該第一通道區，該第二主動元件包括一第二主動層，該第二主動層包括該第二源極區、該第二汲極區以及位於該第二源極區與該第二汲極區之間的該第二通道區。
  9. 如申請專利範圍第1項所述的電子裝置，其中該第一主動元件位於一非顯示區，該第二主動元件位於顯示區，且該控制電極為畫素電極。
  10. 如申請專利範圍第1項所述的電子裝置，其中該第一主動元件與該第二主動元件位於一顯示區。
  11. 一種電子裝置的製造方法，包括：提供一基板；形成一第一源極區、一第一通道區、一第一汲極區、一第二源極區、一第二通道區以及一第二汲極區於該基板上，其中該第一通道區之材料不同於該第二通道區之材料，該第一源極區、該第一汲極區、該第二源極區與該第二汲極區之材料相同，其中該第一源極區、該第一汲極區、該第二源極區以及該第二汲極區的材料包括金屬氧化物；形成一閘極絕緣層於該基板上；形成一第一閘極與一第二閘極於該基板上；形成一第一源極、一第一汲極、一第二源極與一第二汲極於該基板上，其中該第一源極與該第一汲極分別對應且電性連接至該第一源極區與該第一汲極區，該第二源極與該第二汲極分別對應且電性連接至該第二源極區與該第二汲極區；形成一保護層於該第一源極、該第一汲極、該第二源極與該第二汲極上；形成一控制電極以電性連接該第二汲極。
  12. 如申請專利範圍第11項所述的電子裝置的製造方法，其中形成該閘極絕緣層於該第一通道區以及該第二通道區上，且形成該第一閘極與該第二閘極於該閘極絕緣層上，其中該第一通道區位於該基板與該第一閘極之間，且該第二通道區位於該基板與該第二閘極之間。
  13. 如申請專利範圍第11項所述的電子裝置的製造方法，其中該第一通道區位於該第一源極區與該第一汲極區之間，該第二通道區位於該第二源極區與該第二汲極區之間。
  14. 如申請專利範圍第11項所述的電子裝置的製造方法，其中先形成該第一源極區、該第一通道區、該第一汲極區、該第二源極區以及該第二汲極區於該基板上，接著再形成該第二通道於該基板上。
  15. 如申請專利範圍第11項所述的電子裝置的製造方法，其中先形成該第一通道於該基板上，接著再形成該第一源極區、該第一汲極區、該第二源極區、該第二通道區以及該第二汲極區於該基板上。
  16. 如申請專利範圍第11項所述的電子裝置的製造方法，更包括對該第一源極區、該第一汲極區、該第二源極區以及該第二汲極區進行一處理製程，以使該第一源極區與該第一汲極區的電阻小於該第一通道區的電阻，且使該第二源極區與該第二汲極區的電阻小於該第二通道區的電阻。
  17. 如申請專利範圍第16項所述的電子裝置的製造方法，其中該處理製程包括電漿處理製程。
  18. 如申請專利範圍第16項所述的電子裝置的製造方法，於該處理製程之前更包括形成一圖案化遮罩層於該第二通道區上。
TW107133355A 2018-09-21 2018-09-21 電子裝置及其製造方法 TWI699892B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107133355A TWI699892B (zh) 2018-09-21 2018-09-21 電子裝置及其製造方法
CN201910257765.6A CN109920805B (zh) 2018-09-21 2019-04-01 电子装置及其制造方法
CN202110075162.1A CN112951843A (zh) 2018-09-21 2019-04-01 电子装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107133355A TWI699892B (zh) 2018-09-21 2018-09-21 電子裝置及其製造方法

Publications (2)

Publication Number Publication Date
TW202013732A TW202013732A (zh) 2020-04-01
TWI699892B true TWI699892B (zh) 2020-07-21

Family

ID=66968176

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133355A TWI699892B (zh) 2018-09-21 2018-09-21 電子裝置及其製造方法

Country Status (2)

Country Link
CN (2) CN112951843A (zh)
TW (1) TWI699892B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992930A (zh) * 2021-02-03 2021-06-18 Tcl华星光电技术有限公司 阵列基板的制作方法、阵列基板以及显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150129870A1 (en) * 2013-11-14 2015-05-14 Everdisplay Optronics (Shanghai) Limited Tft driving backplane and method of manufacturing the same
US20150243720A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
TWI550722B (zh) * 2011-10-07 2016-09-21 應用材料股份有限公司 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件
TWI567993B (zh) * 2010-09-03 2017-01-21 三星顯示器有限公司 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置
US20170323906A1 (en) * 2016-05-06 2017-11-09 Japan Display Inc. Display device
TWI606283B (zh) * 2016-04-08 2017-11-21 群創光電股份有限公司 顯示裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法
CN102646681B (zh) * 2006-10-04 2015-08-05 株式会社半导体能源研究所 半导体器件
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US8384439B2 (en) * 2008-11-28 2013-02-26 Samsung Electronics Co., Ltd. Semiconductor devices and methods of fabricating the same
TWI500161B (zh) * 2011-06-02 2015-09-11 Au Optronics Corp 混合式薄膜電晶體及其製造方法以及顯示面板
KR102075529B1 (ko) * 2013-05-29 2020-02-11 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
CN106601786B (zh) * 2016-11-26 2020-08-14 信利（惠州）智能显示有限公司 薄膜晶体管及其制备方法、阵列基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI567993B (zh) * 2010-09-03 2017-01-21 三星顯示器有限公司 薄膜電晶體、其製造方法、以及使用該薄膜電晶體之顯示裝置
TWI550722B (zh) * 2011-10-07 2016-09-21 應用材料股份有限公司 於基板上形成矽層之方法、形成矽氧化物層之方法及具有其之金屬氧化物薄膜電晶體元件
US20150129870A1 (en) * 2013-11-14 2015-05-14 Everdisplay Optronics (Shanghai) Limited Tft driving backplane and method of manufacturing the same
US20150243720A1 (en) * 2014-02-25 2015-08-27 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
TWI606283B (zh) * 2016-04-08 2017-11-21 群創光電股份有限公司 顯示裝置
US20170323906A1 (en) * 2016-05-06 2017-11-09 Japan Display Inc. Display device

Also Published As

Publication number Publication date
CN109920805A (zh) 2019-06-21
CN109920805B (zh) 2021-02-09
CN112951843A (zh) 2021-06-11
TW202013732A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
US10950636B2 (en) Array substrate with openings in insulation layer for auxiliary electrode and method for fabricating thereof
US7572690B2 (en) Method of fabricating CMOS thin film transistor (TFT) and CMOS TFT fabricated using the same
WO2017173712A1 (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2017128575A1 (zh) Ltps阵列基板的制作方法
WO2016175086A1 (ja) 半導体装置及びその製造方法
US6933526B2 (en) CMOS thin film transistor
US7674658B2 (en) Semiconductor device and manufacturing method thereof
WO2017117974A1 (zh) 一种阵列基板的制作方法、阵列基板和显示面板
WO2020228499A1 (zh) 晶体管器件及其制造方法、显示基板、显示装置
TWI567871B (zh) 薄膜電晶體及其製造方法
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
WO2011004624A1 (ja) 薄膜トランジスタの製造方法
US10957721B1 (en) Manufacturing method for CMOS LTPS TFT substrate
KR100307459B1 (ko) 박막트랜지스터 제조방법
KR100307457B1 (ko) 박막 트랜지스터의 제조 방법
TWI383502B (zh) 畫素結構及其製造方法
TWI699892B (zh) 電子裝置及其製造方法
TWI715344B (zh) 主動元件基板及其製造方法
WO2019210602A1 (zh) 阵列基板及其制造方法、显示面板
TW201351659A (zh) 薄膜電晶體及其製造方法
WO2020056805A1 (zh) 阵列基板及其制作方法、显示面板
US10192902B2 (en) LTPS array substrate
TW201921070A (zh) 陣列基板
TWI446449B (zh) 半導體元件及其製作方法